JP6057735B2 - 情報処理装置、情報処理装置の制御方法及びプログラム - Google Patents
情報処理装置、情報処理装置の制御方法及びプログラム Download PDFInfo
- Publication number
- JP6057735B2 JP6057735B2 JP2013007660A JP2013007660A JP6057735B2 JP 6057735 B2 JP6057735 B2 JP 6057735B2 JP 2013007660 A JP2013007660 A JP 2013007660A JP 2013007660 A JP2013007660 A JP 2013007660A JP 6057735 B2 JP6057735 B2 JP 6057735B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- information
- circuit block
- group
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Sources (AREA)
Description
図1は、本発明の一実施形態に係る情報処理装置の構成例を示すブロック図である。本実施形態に係る情報処理装置101は、演算部(半導体集積回路)102、演算要素特定部104、電源制御情報生成部105、対応情報保持部106、パラメータ設定部107、グループ情報生成部108、及びタイミング情報生成部109を有する。
8−4=4 ・・・(1)
となる。
4−2=2 ・・・(2)
となる。
2−2=0 ・・・(3)
となる。
また、本発明は、以下の処理を実行することによっても実現される。即ち、前述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (13)
- 処理を実行する演算要素を複数有し、実行する処理に応じて回路構成を動的に再構成可能な情報処理装置であって、
それぞれ少なくとも一つの前記演算要素を有する複数の回路ブロック、及び前記回路ブロック毎に電源供給を制御する電源供給制御手段を有する演算手段と、
実行する処理に係るコンフィグレーションデータに基づいて、前記演算手段が有する複数の前記演算要素の内から当該処理に使用する演算要素を決定する決定手段と、
前記決定手段により決定した演算要素を有する回路ブロックを少なくとも1つ以上含む複数の前記回路ブロックから構成されるグループ毎に電源供給を開始するタイミングを異ならせる制御手段とを備えることを特徴とする情報処理装置。 - 閾値に基づいて、前記決定手段により決定した演算要素を有する回路ブロックを少なくとも1つ以上含む一つ又は複数のグループに編成したグループ情報を生成する生成手段をさらに備えることを特徴とする請求項1記載の情報処理装置。
- 前記閾値は、一つの前記グループに含むことができる前記演算要素の数又は前記演算要素の面積であることを特徴とする請求項2記載の情報処理装置。
- 前記閾値は、電源供給開始可能な前記演算要素の数であり、前記生成手段は、複数の前記回路ブロックに含まれる前記処理に使用する演算要素の数が閾値を超えないように前記グループ情報を生成することを特徴とする請求項2記載の情報処理装置。
- 前記閾値は、電源供給開始可能な前記演算要素の面積であり、前記生成手段は、複数の前記回路ブロックに含まれる前記処理に使用する演算要素の面積が閾値を超えないように前記グループ情報を生成することを特徴とする請求項2記載の情報処理装置。
- 前記閾値を設定するパラメータ設定手段を備えることを特徴とする請求項2乃至5の何れか1項に記載の情報処理装置。
- 前記パラメータ設定手段は、電源供給を開始する際の時間間隔を設定し、
前記生成手段は、設定された時間間隔に基づいて、前記グループ毎に電源供給を開始するタイミングを異ならせたタイミング情報を生成することを特徴とする請求項6記載の情報処理装置。 - 前記生成手段は、前記決定手段により決定した演算要素を含み新たに電源供給を開始する前記回路ブロックを、一つの前記グループに含まれる前記演算要素の数又は前記演算要素の面積が前記閾値以下になるように一つ又は複数のグループに編成した前記グループ情報を生成することを特徴とする請求項2乃至7の何れか1項に記載の情報処理装置。
- それぞれ少なくとも一つの演算要素を有する複数の回路ブロック、及び前記回路ブロック毎に電源供給を制御する電源供給制御手段を有する演算手段と、前記複数の回路ブロック毎に電源供給を制御する制御手段と、を備える半導体集積回路における制御情報を生成する情報処理装置であって、
実行する処理に係るコンフィグレーションデータに基づいて、前記演算手段が有する複数の前記演算要素の内から当該処理に使用する前記演算要素を決定する決定手段と、
前記決定手段により決定した前記演算要素を含む前記回路ブロックを、一つ又は複数のグループに編成したグループ情報を生成するグループ情報生成手段と、
前記グループ情報によって編成されるグループ毎に電源供給を開始するタイミングを示すタイミング情報を生成するタイミング情報生成手段と、
前記グループ情報及び前記タイミング情報に基づいて、前記複数の回路ブロックに対する電源の供給及び遮断を制御するための制御情報を生成する制御情報生成手段とを備えることを特徴とする情報処理装置。 - 少なくとも一つの演算要素を有する複数の回路ブロック、及び前記回路ブロック毎に電源供給を制御する制御手段を有する演算手段を備え、実行する処理に応じて回路構成を動的に再構成可能な情報処理装置の制御方法であって、
実行する処理に係るコンフィグレーションデータに基づいて、前記演算手段が有する複数の前記演算要素の内から当該処理に使用する演算要素を決定する決定工程と、
前記決定工程で決定した演算要素を有する回路ブロックを少なくとも1つ以上含む複数の前記回路ブロックから構成されるグループ毎に電源供給を開始するタイミングを異ならせる制御工程とを備えることを特徴とする情報処理装置の制御方法。 - 処理を実行する演算要素を複数有し、実行する処理に応じて回路構成を動的に再構成可能な情報処理装置の制御方法であって、
それぞれ少なくとも一つの前記演算要素を有する複数の回路ブロック、及び前記回路ブロック毎に電源供給を制御する電源供給制御手段を有する前記情報処理装置の演算手段が有する複数の前記演算要素の内から、実行する処理に係るコンフィグレーションデータに基づいて当該処理に使用する前記演算要素を決定する決定工程と、
前記決定工程にて決定した前記演算要素を含む前記回路ブロックを、一つ又は複数のグループに編成したグループ情報を生成するグループ情報生成工程と、
前記グループ情報によって編成されるグループ毎に電源供給を開始するタイミングを示すタイミング情報を生成するタイミング情報生成工程と、
前記グループ情報及び前記タイミング情報に基づいて、前記複数の回路ブロックに対する電源の供給及び遮断を制御するための制御情報を生成する制御情報生成工程とを有することを特徴とする情報処理装置の制御方法。 - 処理を実行する演算要素を複数有し、実行する処理に応じて回路構成を動的に再構成可能な情報処理装置を備えるコンピュータを、
それぞれ少なくとも一つの前記演算要素を有する複数の回路ブロック、及び前記回路ブロック毎に電源供給を制御する電源供給制御手段を有する演算手段と、
実行する処理に係るコンフィグレーションデータに基づいて、前記演算手段が有する複数の前記演算要素の内から当該処理に使用する演算要素を決定する決定手段と、
前記決定手段により決定した演算要素を有する回路ブロックを少なくとも1つ以上含む複数の前記回路ブロックから構成されるグループ毎に電源供給を開始するタイミングを異ならせる制御手段として機能させることを特徴とするコンピュータ読み取り可能なプログラム。 - 処理を実行する演算要素を複数有し、実行する処理に応じて回路構成を動的に再構成可能な情報処理装置の制御方法をコンピュータに実行させるプログラムであって、
それぞれ少なくとも一つの前記演算要素を有する複数の回路ブロック、及び前記回路ブロック毎に電源供給を制御する電源供給制御手段を有する前記情報処理装置の演算手段が有する複数の前記演算要素の内から、実行する処理に係るコンフィグレーションデータに基づいて当該処理に使用する前記演算要素を決定する決定ステップと、
前記決定ステップにて決定した前記演算要素を含む前記回路ブロックを、一つ又は複数のグループに編成したグループ情報を生成するグループ情報生成ステップと、
前記グループ情報によって編成されるグループ毎にタイミングを異ならせ、前記グループ毎の電源供給を開始するタイミングを示すタイミング情報を生成するタイミング情報生成ステップと、
前記グループ情報及び前記タイミング情報に基づいて、前記複数の回路ブロックに対する電源の供給及び遮断を制御するための制御情報を生成する制御情報生成ステップとをコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013007660A JP6057735B2 (ja) | 2013-01-18 | 2013-01-18 | 情報処理装置、情報処理装置の制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013007660A JP6057735B2 (ja) | 2013-01-18 | 2013-01-18 | 情報処理装置、情報処理装置の制御方法及びプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014137797A JP2014137797A (ja) | 2014-07-28 |
JP2014137797A5 JP2014137797A5 (ja) | 2016-02-12 |
JP6057735B2 true JP6057735B2 (ja) | 2017-01-11 |
Family
ID=51415238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013007660A Active JP6057735B2 (ja) | 2013-01-18 | 2013-01-18 | 情報処理装置、情報処理装置の制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6057735B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6618455B2 (ja) | 2016-11-28 | 2019-12-11 | 日立オートモティブシステムズ株式会社 | 電子制御装置、車載システム、および電源制御方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3365581B2 (ja) * | 1994-07-29 | 2003-01-14 | 富士通株式会社 | 自己修復機能付き情報処理装置 |
JP2008097463A (ja) * | 2006-10-13 | 2008-04-24 | Canon Inc | データ処理装置 |
-
2013
- 2013-01-18 JP JP2013007660A patent/JP6057735B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014137797A (ja) | 2014-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102640309B1 (ko) | 집적 회로 칩에 대한 전압 조절기들 | |
US8037435B1 (en) | Directed design space exploration | |
US11074246B2 (en) | Cluster-based random walk processing | |
JP2021022373A (ja) | 負荷を均衡化するための方法、装置、機器、コンピュータ読み取り可能な記憶媒体及びコンピュータプログラム | |
JP2013109438A (ja) | 動作合成方法、動作合成プログラム及び動作合成装置 | |
WO2021035187A1 (en) | Compilation for synchronous processor | |
JP2017123010A (ja) | 半導体設計支援装置及び半導体設計支援方法 | |
Zhao et al. | Cost-aware optimal data allocations for multiple dimensional heterogeneous memories using dynamic programming in big data | |
JP2001084287A (ja) | ゲーテッドクロック回路、ゲーテッドクロック回路設計支援装置及び方法 | |
JP2007213265A (ja) | 動作合成装置および動作合成方法、ディジタル回路の製造方法、動作合成制御プログラム、可読記録媒体 | |
JP6057735B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
TW201411389A (zh) | 與其他步驟同時地執行以覆蓋區爲基礎之優化的方法或裝置 | |
US10366188B2 (en) | Designing apparatus for designing a programmable logic device, method of designing a programmable logic device and recording medium for storing a program for designing a programmable logic device | |
KR20180078558A (ko) | 시스템 온 칩의 구동 방법, 이를 수행하는 시스템 온 칩 및 이를 포함하는 전자 시스템 | |
US9389914B2 (en) | Information processing apparatus and control method thereof | |
KR101993916B1 (ko) | 프로세서 코어 동작들 조절 | |
JP2014186522A (ja) | 計算システム及びその電力管理方法 | |
US20170371395A1 (en) | Computer system and computer | |
JP2014052918A (ja) | 演算装置およびその制御方法 | |
JP2021018711A (ja) | タスク実行管理装置、タスク実行管理方法、および、タスク実行管理プログラム | |
US8015537B1 (en) | Automated rate realization for circuit designs within high level circuit implementation tools | |
JPWO2018167940A1 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JP6141073B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP2010277436A (ja) | メモリ構造決定支援装置、メモリ構造決定プログラム及び記録媒体 | |
Kumar et al. | Novel formulations for low-power binding of function units in high-level synthesis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161206 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6057735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |