JP6055352B2 - Control device for power converter - Google Patents
Control device for power converter Download PDFInfo
- Publication number
- JP6055352B2 JP6055352B2 JP2013069415A JP2013069415A JP6055352B2 JP 6055352 B2 JP6055352 B2 JP 6055352B2 JP 2013069415 A JP2013069415 A JP 2013069415A JP 2013069415 A JP2013069415 A JP 2013069415A JP 6055352 B2 JP6055352 B2 JP 6055352B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- control
- mode
- power supply
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 56
- 230000007704 transition Effects 0.000 claims description 13
- 238000007599 discharging Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 39
- 230000014509 gene expression Effects 0.000 description 16
- 230000000630 rising effect Effects 0.000 description 12
- 230000002457 bidirectional effect Effects 0.000 description 11
- 230000001172 regenerating effect Effects 0.000 description 11
- 101150017771 Dffb gene Proteins 0.000 description 8
- 101100277637 Mus musculus Dffa gene Proteins 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 102100034579 Desmoglein-1 Human genes 0.000 description 5
- 101000924316 Homo sapiens Desmoglein-1 Proteins 0.000 description 5
- 230000008929 regeneration Effects 0.000 description 4
- 238000011069 regeneration method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- 229910052771 Terbium Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910001416 lithium ion Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052987 metal hydride Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- -1 nickel metal hydride Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
この発明は、電力変換器の制御装置に関し、より特定的には、複数の直流電源と共通の電力線との間に接続された電力変換器の制御に関する。 The present invention relates to a control device for a power converter, and more particularly to control of a power converter connected between a plurality of DC power supplies and a common power line.
特開2008−104271号公報(特許文献1)には、交流電動機を駆動するための電力変換装置において、インバータの各相上アーム素子を切替えることによって、複数の直流電圧源の直列駆動および並列駆動を選択できる構成が記載されている。特許文献1に記載された構成では、直列・並列切替用のスイッチを設けることなく、インバータの直流側における直流電圧を変化させることができる。
Japanese Patent Application Laid-Open No. 2008-104271 (Patent Document 1) discloses that in a power conversion device for driving an AC motor, by switching each phase upper arm element of an inverter, a plurality of DC voltage sources are serially driven and driven in parallel. The structure which can select is described. In the configuration described in
また、特開2012−70514号公報(特許文献2)には、複数のスイッチング素子の制御によって、2つの直流電源を直列接続した状態でDC/DC変換を行なう動作モード(直列接続モード)と、2つの直流電源を並列に使用する状態でDC/DC変換を行なう動作モード(並列接続モード)とを切替えることが可能な電力変換器の構成が記載されている。 JP 2012-70514 A (Patent Document 2) discloses an operation mode (series connection mode) in which DC / DC conversion is performed in a state where two DC power sources are connected in series under the control of a plurality of switching elements. There is described a configuration of a power converter capable of switching an operation mode (parallel connection mode) in which DC / DC conversion is performed in a state where two DC power supplies are used in parallel.
特許文献1に記載された構成では、インバータの直流側電圧は、駆動状態に応じて、2個の直流電源を直列接続した電圧(直列駆動時)、および、1個の直流電源の電圧(並列駆動時)のいずれかとなる。このため、直流側電圧を任意の電圧に制御することができず、電圧自由度が低い。
In the configuration described in
これに対して、特許文献2に記載された電力変換器では、動作モードの切替えを伴って、電力線の出力電圧を電圧指令値に従って制御することができるため電圧自由度が高い。
On the other hand, the power converter described in
しかしながら、特許文献2に記載された電力変換器では、直列接続モードおよび並列接続モードのそれぞれで異なる制御演算が必要である。このため、動作モードの切替に対応して演算遅れが生じることにより、制御精度が低下する虞がある。
However, the power converter described in
さらに、特許文献2の電力変換器の直列接続モードでは、直列された直流電源全体の出力電圧と電圧指令値とによる電圧制御を実行するので、両直流電源間の電力配分比を制御できなく。このため、各直流電源を過電力から保護しようとすると、先に過電力制約にかかった直流電源の性能に全体の出力電力が制約を受けることから、両電源の能力を最大限に活用できない可能性がある。また、直列接続された直流電源と電力線との間に構成された等価的な昇圧チョッパ回路でのデューティ比を、出力電圧の電圧偏差から直接演算するので、制御速度を高めることに限界がある。
Furthermore, in the serial connection mode of the power converter of
また、並列接続モードでは、一方の直流電源からの出力を電流制御する一方で、他方の直流電源からの出力が電圧制御されるため、電圧制御される直流電源を過電力から十分に保護することが困難である。 In parallel connection mode, the output from one DC power supply is current controlled, while the output from the other DC power supply is voltage controlled, so that the voltage controlled DC power supply is sufficiently protected from overpower. Is difficult.
この発明はこのような問題点を解決するためになされたものであって、この発明の目的は、複数の直流電源と共通の電力線との間に接続された電力変換器において、複数の動作モード間で共通に適用される制御演算によって、電力線への出力電圧の制御性と、各直流電源の過電力からの保護性とを向上させる制御を実現することである。 The present invention has been made to solve such problems, and an object of the present invention is to provide a plurality of operation modes in a power converter connected between a plurality of DC power supplies and a common power line. It is to realize control that improves the controllability of the output voltage to the power line and the protection from overpower of each DC power supply by the control calculation applied in common.
この発明のある局面では、負荷に接続された電力線と複数の直流電源との間に接続された電力変換器の制御装置において、電力変換器は、複数のスイッチング素子を含んで構成され、かつ、複数の直流電源と電力線との間での電力変換の態様が異なる複数の動作モードのうちの1つの動作モードを選択して動作するように構成される。制御装置は、電力線の電圧検出値と電圧指令値との偏差に基づいて複数の直流電源全体から電力線への全体入出力電力を算出するための手段と、動作モードの変更に応じて複数の直流電源間での電力分配比を切替えるための手段と、全体入出力電力および電力分配比に従って複数の直流電源のそれぞれの電力指令値を設定するための手段と、制御手段と、信号生成手段とを含む。制御手段は、複数の直流電源の各々について、電力指令値を出力電圧で除算した電流指令値に対する電流検出値の偏差に基づいて、当該直流電源からの出力を制御するためのデューティ比を演算する。信号生成手段は、複数の直流電源のそれぞれについて演算されたデューティ比と、キャリア波との比較によるパルス幅変調に従って得られた制御パルス信号に基づいて、複数のスイッチング素子のオンオフ制御信号を生成する。 In one aspect of the present invention, in a control device for a power converter connected between a power line connected to a load and a plurality of DC power supplies, the power converter includes a plurality of switching elements, and It is configured to select and operate one operation mode among a plurality of operation modes having different modes of power conversion between the plurality of DC power supplies and the power lines. The control device includes means for calculating the total input / output power from the entire plurality of DC power sources to the power line based on the deviation between the voltage detection value of the power line and the voltage command value, and a plurality of DCs according to the change of the operation mode. Means for switching the power distribution ratio between the power supplies, means for setting each power command value of the plurality of DC power sources according to the total input / output power and the power distribution ratio, control means, and signal generation means Including. The control means calculates a duty ratio for controlling the output from the DC power supply based on the deviation of the current detection value with respect to the current command value obtained by dividing the power command value by the output voltage for each of the plurality of DC power supplies. . The signal generating means generates an on / off control signal for the plurality of switching elements based on the control pulse signal obtained according to the pulse width modulation by comparing the duty ratio calculated for each of the plurality of DC power supplies and the carrier wave. .
好ましくは、制御装置は、複数の直流電源のうちの所定の直流電源に対応して設けられた第1の保護手段をさらに含む。第1の保護手段は、電力分配比に従って設定された当該所定の直流電源の電力指令値を、所定の直流電源の状態に応じて設定された第1の電力範囲内に制限する。 Preferably, the control device further includes first protection means provided corresponding to a predetermined DC power source among the plurality of DC power sources. The first protection means limits the power command value of the predetermined DC power source set according to the power distribution ratio within a first power range set according to the state of the predetermined DC power source.
さらに好ましくは、制御装置は、第2の保護手段をさらに含む。第2の保護手段は、全体入出力電力を、複数の直流電源の状態に応じて設定された第2の電力範囲内に制限する。第1の保護手段は、複数の直流電源のうちの1つを除く残りの直流電源の各々に対応して設けられる。 More preferably, the control device further includes a second protection means. The second protection means limits the total input / output power within a second power range set according to the state of the plurality of DC power supplies. The first protection means is provided corresponding to each of the remaining DC power supplies except for one of the plurality of DC power supplies.
好ましくは、複数の直流電源は、第1および第2の直流電源によって構成される。複数のスイッチング素子は、第1から第4のスイッチング素子を有する。第1のスイッチング素子は、第1のノードおよび電力線の間に電気的に接続される。第2のスイッチング素子は、第2のノードおよび第1のノードの間に電気的に接続される。第3のスイッチング素子は、第2の直流電源の負極端子と電気的に接続された第3のノードおよび第2のノードの間に電気的に接続される。第4のスイッチング素子は、第1の直流電源の負極端子および第3のノードの間に電気的に接続される。電力変換器は、第1および第2のリアクトルをさらに有する。第1のリアクトルは、第2のノードおよび第1の直流電源の正極端子の間に電気的に接続される。第2のリアクトルは、第1のノードおよび第2の直流電源の正極端子の間に電気的に接続される。 Preferably, the plurality of DC power supplies are constituted by first and second DC power supplies. The plurality of switching elements include first to fourth switching elements. The first switching element is electrically connected between the first node and the power line. The second switching element is electrically connected between the second node and the first node. The third switching element is electrically connected between the third node and the second node that are electrically connected to the negative terminal of the second DC power supply. The fourth switching element is electrically connected between the negative terminal of the first DC power supply and the third node. The power converter further includes first and second reactors. The first reactor is electrically connected between the second node and the positive terminal of the first DC power supply. The second reactor is electrically connected between the first node and the positive terminal of the second DC power supply.
さらに好ましくは、複数の動作モードは、第1のモードおよび第2のモードを有する。第1のモードでは、第1から第4のスイッチング素子のオンオフ制御によって、第1および第2の直流電源が電力線との間で並列に直流電圧変換を実行する。第2のモードでは、第3のスイッチング素子をオン固定するとともに第1、第2および第4のスイッチング素子をオンオフ制御することによって、第1および第2の直流電源が直列接続された状態で電力線との間で直流電圧変換を実行する。電力分配比は、第1のモードでは第1および第2の直流電源の状態に応じて可変に設定される一方で、第2のモードでは第1および第2の直流電源の電圧に基づく比率に固定される。 More preferably, the plurality of operation modes have a first mode and a second mode. In the first mode, the first and second DC power supplies perform DC voltage conversion in parallel with the power line by ON / OFF control of the first to fourth switching elements. In the second mode, the third switching element is fixed on and the first, second, and fourth switching elements are on / off controlled, so that the power line is connected in series with the first and second DC power supplies. DC voltage conversion is performed between In the first mode, the power distribution ratio is variably set according to the states of the first and second DC power supplies. In the second mode, the power distribution ratio is set to a ratio based on the voltages of the first and second DC power supplies. Fixed.
さらに好ましくは、制御手段は、第1のモードにおいて、第1および第2の直流電源について、電流指令値に基づく電流フィードバック制御によって第1および第2のデューティ比を演算する。制御手段は、第2のモードにおいて、第1および第2の直流電源の一方の直流電源において電流指令値に基づく電流フィードバック制御を実行する一方で、第1および第2の直流電源の他方では電流フィードバック制御を非実行として当該直流電源の出力電圧および電圧指令値に基づくフィードフォワード制御を実行することによって、第1および第2のデューティ比を演算する。信号生成手段は、第1および第2のモードの各々において、第1のデューティ比および第1のキャリア波の比較によって得られる第1の制御パルス信号と、第2のデューティ比および第2のキャリア波の比較によって得られる第2の制御パルス信号とに基づいて第1から第4のスイッチング素子のオンオフ制御信号を生成する。さらに、第2のモードにおいて、第1のキャリア波と第2のキャリア波との位相差は、第1の制御パルス信号のパルスの遷移タイミングと第2の制御パルス信号のパルスの遷移タイミングとを合わせるように、演算された第1および第2のデューティ比に応じて可変に制御される。 More preferably, in the first mode, the control means calculates the first and second duty ratios for the first and second DC power supplies by current feedback control based on a current command value. In the second mode, the control means executes current feedback control based on the current command value in one of the first and second DC power supplies, while the other of the first and second DC power supplies The first and second duty ratios are calculated by executing the feedforward control based on the output voltage of the DC power supply and the voltage command value without executing the feedback control. In each of the first and second modes, the signal generation means includes a first control pulse signal obtained by comparing the first duty ratio and the first carrier wave, the second duty ratio and the second carrier. On-off control signals for the first to fourth switching elements are generated based on the second control pulse signal obtained by the wave comparison. Further, in the second mode, the phase difference between the first carrier wave and the second carrier wave is determined by the pulse transition timing of the first control pulse signal and the pulse transition timing of the second control pulse signal. Control is variably performed in accordance with the calculated first and second duty ratios.
さらに好ましくは、第1および第2のモードの両方において、第1のキャリア波と第2のキャリア波との位相差は、第1の制御パルス信号のパルスの遷移タイミングと第2の制御パルス信号のパルスの遷移タイミングとを合わせるように、演算された第1および第2のデューティ比に応じて可変に制御される。 More preferably, in both the first and second modes, the phase difference between the first carrier wave and the second carrier wave is the pulse transition timing of the first control pulse signal and the second control pulse signal. It is variably controlled according to the calculated first and second duty ratios so as to coincide with the transition timing of the first pulse.
また好ましくは、複数の動作モードは、第3から第6のモードをさらに有する。第3のモードでは、第1から第4のスイッチング素子のオンオフ制御によって、第1および第2の直流電源の一方の直流電源と電力線との間で直流電圧変換が実行されるとともに、第1および第2の直流電源の他方の直流電源が電力線から電気的に切り離された状態が維持される。第4のモードでは、第1から第4のスイッチング素子のオンオフを固定して、第1および第2の直流電源の一方が電力線に電気的に接続される一方で、第1および第2の直流電源の他方が電力線から電気的に切り離された状態が維持される。第5のモードでは、第1から第4のスイッチング素子のオンオフを固定して、電力線に対して第1および第2の直流電源が並列に接続された状態が維持される。第6のモードでは、第1から第4のスイッチング素子のオンオフを固定して、電力線に対して第1および第2の直流電源が直列に接続された状態が維持される。電力分配比は、第3のモードにおいて、一方の直流電源からの出力のみによって全体入出力電力が確保されるように設定される。 Preferably, the plurality of operation modes further include third to sixth modes. In the third mode, DC voltage conversion is performed between one DC power source of the first and second DC power sources and the power line by on / off control of the first to fourth switching elements, and The state where the other DC power supply of the second DC power supply is electrically disconnected from the power line is maintained. In the fourth mode, the first to fourth switching elements are fixed on and off, and one of the first and second DC power supplies is electrically connected to the power line, while the first and second DC power supplies are connected. The state where the other side of the power source is electrically disconnected from the power line is maintained. In the fifth mode, the first to fourth switching elements are fixed on and off, and the state where the first and second DC power supplies are connected in parallel to the power line is maintained. In the sixth mode, the first to fourth switching elements are fixed on and off, and the state where the first and second DC power supplies are connected in series to the power line is maintained. The power distribution ratio is set so that the entire input / output power is ensured only by the output from one of the DC power supplies in the third mode.
あるいは好ましくは、複数の動作モードは、第1のモードと第3のモードとを有する。第1のモードでは、第1から第4のスイッチング素子のオンオフ制御によって、第1および第2の直流電源が電力線との間で並列に直流電圧変換を実行する。第3のモードでは、第1から第4のスイッチング素子のオンオフ制御によって、第1および第2の直流電源の一方の直流電源と電力線との間で直流電圧変換を実行するとともに、第1および第2の直流電源の他方の直流電源が電力線から電気的に切り離された状態が維持される。電力分配比は、第1のモードでは第1および第2の直流電源の状態に応じて可変に設定される一方で、第3のモードでは、一方の電源からの出力のみによって全体入出力電力が確保されるように設定される。 Alternatively, preferably, the plurality of operation modes include a first mode and a third mode. In the first mode, the first and second DC power supplies perform DC voltage conversion in parallel with the power line by ON / OFF control of the first to fourth switching elements. In the third mode, DC voltage conversion is performed between one DC power source of the first and second DC power sources and the power line by on / off control of the first to fourth switching elements, and the first and second switching devices are also controlled. The state where the other DC power source of the two DC power sources is electrically disconnected from the power line is maintained. In the first mode, the power distribution ratio is variably set according to the states of the first and second DC power supplies, while in the third mode, the total input / output power is determined only by the output from one of the power supplies. It is set to be secured.
さらに好ましくは、制御手段は、第1のモードにおいて、第1および第2の直流電源について、電流指令値に基づく電流フィードバック制御によって第1および第2のデューティ比を演算する。制御手段は、第3のモードにおいて、一方の直流電源について、電流指令値に基づく電流フィードバック制御によって第1および第2のデューティ比の一方のデューティ比を演算する。信号生成手段は、第1のモードにおいて、第1のデューティ比および第1のキャリア波の比較によって得られる第1の制御パルス信号と、第2のデューティ比および第2のキャリア波との比較によって得られる第2の制御パルス信号とに基づいて第1から第4のスイッチング素子のオンオフ制御信号を生成する。信号生成手段は、第3のモードにおいて、演算された一方のデューティ比と第1または第2のキャリア波との比較によって得られる第1または第2の制御パルス信号に基づいて、第1から第4のスイッチング素子が共通にオンオフ制御される2個ずつのペアを構成するように、第1から第4のスイッチング素子のオンオフ制御信号を生成する。 More preferably, in the first mode, the control means calculates the first and second duty ratios for the first and second DC power supplies by current feedback control based on a current command value. In the third mode, the control means calculates one duty ratio of the first and second duty ratios for one DC power supply by current feedback control based on the current command value. In the first mode, the signal generating means compares the first control pulse signal obtained by comparing the first duty ratio and the first carrier wave with the second duty ratio and the second carrier wave. On-off control signals for the first to fourth switching elements are generated based on the obtained second control pulse signal. In the third mode, the signal generating means performs the first to second control pulse signals based on the first or second control pulse signal obtained by comparing the calculated duty ratio with the first or second carrier wave. On-off control signals for the first to fourth switching elements are generated so as to form two pairs of four switching elements that are commonly controlled to be turned on / off.
好ましくは、制御装置は、第1の直流電源および第2の直流電源の間での充放電する循環電力値を設定するための手段をさらに含む。第1の直流電源の電力指令値は、全体入出力電力および電力分配比と循環電力値とに従って、第1の直流電源の状態に応じて設定された電力範囲内に制限されるように設定される。第2の直流電源の電力指令値は、全体入出力電力から第1の直流電源の電力指令値を減算することによって設定される。 Preferably, the control device further includes means for setting a circulating power value for charging / discharging between the first DC power source and the second DC power source. The power command value of the first DC power supply is set so as to be limited within the power range set according to the state of the first DC power supply in accordance with the overall input / output power, the power distribution ratio, and the circulating power value. The The power command value of the second DC power supply is set by subtracting the power command value of the first DC power supply from the total input / output power.
あるいは好ましくは、制御手段は、第2のモードにおいて、第1および第2の直流電源の一方の直流電源において電流指令値に基づく電流フィードバック制御を実行する一方で、第1および第2の直流電源の他方では電流フィードバック制御を非実行として当該直流電源の出力電圧および電圧指令値に基づくフィードフォワード制御を実行することによって、第1および第2の直流電源のそれぞれについての第1および第2のデューティ比を演算する。信号生成手段は、第1および第2のデューティ比に基づくパルス幅変調に従って第1から第4のスイッチング素子のオンオフ制御信号を生成する。 Alternatively, preferably, the control unit performs current feedback control based on a current command value in one of the first and second DC power supplies in the second mode, while the first and second DC power supplies. On the other hand, current feedback control is not executed, and feedforward control based on the output voltage and voltage command value of the DC power supply is executed, whereby the first and second duties for the first and second DC power supplies, respectively. Calculate the ratio. The signal generation means generates on / off control signals for the first to fourth switching elements according to pulse width modulation based on the first and second duty ratios.
この発明によれば、複数の直流電源と共通の電力線との間に接続された電力変換器において、複数の動作モード間で共通に適用される制御演算によって、電力線への出力電圧の制御性と、各直流電源の過電力からの保護性とを向上させる制御を実現することができる。 According to the present invention, in a power converter connected between a plurality of DC power supplies and a common power line, the controllability of the output voltage to the power line can be controlled by the control calculation applied in common between the plurality of operation modes. In addition, it is possible to realize control that improves the protection against overpower of each DC power supply.
以下に本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。 Embodiments of the present invention will be described below in detail with reference to the drawings. In the following, the same or corresponding parts in the drawings are denoted by the same reference numerals, and the description thereof will not be repeated in principle.
[実施の形態1]
(電力変換器の回路構成)
図1は、本発明の実施の形態1に従う電力変換器を含む電源システムの構成を示す回路図である。
[Embodiment 1]
(Circuit configuration of power converter)
FIG. 1 is a circuit diagram showing a configuration of a power supply system including a power converter according to the first embodiment of the present invention.
図1を参照して、電源システム5は、複数の直流電源10aおよび10bと、負荷30と、電力変換器50とを備える。
Referring to FIG. 1,
本実施の形態において、直流電源10aおよび10bの各々は、リチウムイオン二次電池やニッケル水素電池のような二次電池、あるいは、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源10aおよび直流電源10bは、「第1の直流電源」および「第2の直流電源」にそれぞれ対応する。
In the present embodiment, each of
直流電源10aおよび10bは、同種および同容量の直流電源によって構成することも可能であり、特性および/または容量が異なる直流電源によって構成することも可能である。上述のように、直流電源10a,10bは、大容量のキャパシタを含む概念である。
The
電力変換器50は、直流電源10aおよび10bと、電力線20との間に接続される。電力変換器50は、負荷30と接続された電力線20上の直流電圧(以下、出力電圧VHとも称する)を電圧指令値VH*に従って制御する。すなわち、電力線20は、直流電源10aおよび10bに対して共通に設けられる。
負荷30は、電力変換器50の出力電圧VHを受けて動作する。電圧指令値VH*は、負荷30の動作に適した電圧に設定される。電圧指令値VH*は、負荷30の状態に応じて可変に設定されてもよい。さらに、負荷30は、回生発電等によって、直流電源10a,10bの充電電力を発生可能に構成されてもよい。
The
電力変換器50は、スイッチング素子S1〜S4と、リアクトルL1,L2とを含む。本実施の形態において、スイッチング素子としては、IGBT(Insulated Gate Bipolar Transistor)、電力用MOS(Metal Oxide Semiconductor)トランジスタあるい
は電力用バイポーラトランジスタ等を用いることができる。スイッチング素子S1〜S4に対しては、逆並列ダイオードD1〜D4が配置されている。また、スイッチング素子S1〜S4は、制御信号SG1〜SG4にそれぞれ応答して、オンオフを制御することが可能である。すなわち、スイッチング素子S1〜S4は、制御信号SG1〜SG4がハイレベル(以下、Hレベル)のときにオンする一方で、ローレベル(以下、Lレベル)のときにオフする。
スイッチング素子S1は、電力線20およびノードN1の間に電気的に接続される。リアクトルL2は、ノードN1と直流電源10bの正極端子との間に接続される。スイッチング素子S2はノードN1およびN2の間に電気的に接続される。リアクトルL1はノードN2と直流電源10aの正極端子との間に接続される。
Switching element S1 is electrically connected between
スイッチング素子S3は、ノードN2およびN3の間に電気的に接続される。ノードN3は、直流電源10bの負極端子と電気的に接続される。スイッチング素子S4は、ノードN3および接地配線21の間に電気的に接続される。接地配線21は、負荷30および、直流電源10aの負極端子と電気的に接続される。
Switching element S3 is electrically connected between nodes N2 and N3. Node N3 is electrically connected to the negative terminal of
図1から理解されるように、電力変換器50は、直流電源10aおよび直流電源10bの各々に対応して昇圧チョッパ回路を備えた構成となっている。すなわち、直流電源10aに対しては、スイッチング素子S1,S2を上アーム素子とする一方で、スイッチング素子S3,S4を下アーム素子とする電流双方向の第1の昇圧チョッパ回路が構成される。同様に、直流電源10bに対しては、スイッチング素子S1,S4を上アーム素子とする一方で、スイッチング素子S2,S3を下アーム素子とする電流双方向の第2の昇圧チョッパ回路が構成される。
As can be understood from FIG. 1, the
そして、第1の昇圧チョッパ回路によって、直流電源10aおよび電力線20の間に形成される電力変換経路と、第2の昇圧チョッパ回路によって、直流電源10bおよび電力線20の間に形成される電力変換経路との両方に、スイッチング素子S1〜S4が含まれる。
A power conversion path formed between the
制御装置40は、負荷30への出力電圧VHを制御するために、スイッチング素子S1〜S4のオンオフを制御する制御信号SG1〜SG4を生成する。なお、図1では図示を省略しているが、直流電源10aの電圧(以下、Vaと表記する)および電流(以下、Iaと表記する)、直流電源10bの電圧(以下、Vbと表記する)および電流(以下、Ibと表記する)、ならびに、出力電圧VHの検出器(電圧センサ,電流センサ)が設けられている。さらに、直流電源10aおよび10bの温度(以下、TaおよびTbと表記する)の検出器(温度センサ)についても配置することが好ましい。これらの検出器の出力は、制御装置40へ与えられる。
The
図1の構成において、スイッチング素子S1〜S4は、「第1のスイッチング素子」〜「第4のスイッチング素子」にそれぞれ対応し、リアクトルL1およびL2は、「第1のリアクトル」および「第2のリアクトル」にそれぞれ対応する。 In the configuration of FIG. 1, switching elements S1 to S4 correspond to “first switching element” to “fourth switching element”, respectively, and reactors L1 and L2 correspond to “first reactor” and “second reactor”, respectively. Corresponds to "reactor" respectively.
図2は、負荷30の構成例を示す概略図である。
図2を参照して、負荷30は、たとえば電動車両の走行用電動機を含むように構成される。負荷30は、平滑コンデンサCHと、インバータ32と、モータジェネレータ35と、動力伝達ギヤ36と、駆動輪37とを含む。
FIG. 2 is a schematic diagram illustrating a configuration example of the
Referring to FIG. 2, load 30 is configured to include, for example, a traveling motor for an electric vehicle.
モータジェネレータ35は、車両駆動力を発生するための走行用電動機であり、たとえば、複数相の永久磁石型同期電動機で構成される。モータジェネレータ35の出力トルクは、減速機や動力分割機構によって構成される動力伝達ギヤ36を経由して、駆動輪37へ伝達される。駆動輪37に伝達されたトルクにより電動車両が走行する。また、モータジェネレータ35は、電動車両の回生制動時には、駆動輪37の回転力によって発電する。この発電電力は、インバータ32によってAC/DC変換される。この直流電力は、電源システム5に含まれる直流電源10a,10bの充電電力として用いることができる。
The
モータジェネレータの他にエンジン(図示せず)が搭載されたハイブリッド自動車では、このエンジンおよびモータジェネレータ35を協調的に動作させることによって、電動車両に必要な車両駆動力が発生される。この際には、エンジンの回転による発電電力を用いて直流電源10a,10bを充電することも可能である。
In a hybrid vehicle in which an engine (not shown) is mounted in addition to the motor generator, vehicle driving force required for the electric vehicle is generated by cooperatively operating the engine and the
このように、電動車両は、走行用電動機を搭載する車両を包括的に示すものであり、エンジンおよび電動機により車両駆動力を発生するハイブリッド自動車と、エンジンを搭載
しない電気自動車および燃料電池車との両方を含むものである。
As described above, the electric vehicle comprehensively represents a vehicle equipped with the electric motor for traveling, and includes a hybrid vehicle that generates vehicle driving force by the engine and the electric motor, and an electric vehicle and a fuel cell vehicle not equipped with the engine. It includes both.
(電力変換器の動作モード)
電力変換器50は、直流電源10a,10bと電力線20との間での直流電力変換の態様が異なる複数の動作モードを有する。
(Power converter operation mode)
The
図3には、電力変換器50が有する複数の動作モードが示される。
図3を参照して、動作モードは、スイッチング素子S1〜S4の周期的なオンオフ制御に伴って直流電源10aおよび/または10bの出力電圧を昇圧する「昇圧モード(B)」と、スイッチング素子S1〜S4のオンオフを固定して直流電源10aおよび/または10bを電力線20と電気的に接続する「直結モード(D)」とに大別される。
FIG. 3 shows a plurality of operation modes that the
Referring to FIG. 3, the operation mode includes “boost mode (B)” in which the output voltage of
昇圧モードには、直流電源10aおよび10bと電力線20との間で並列なDC/DC変換を行なう「パラレル昇圧モード(以下、PBモード)」と、直列接続された直流電源10aおよび10bと電力線20との間でDC/DC変換を行なう「シリーズ昇圧モード(以下、SBモード)」とが含まれる。PBモードは、特許文献2に示された「パラレル接続モード」に対応し、SBモードは、特許文献2に示された「シリーズ接続モード」に対応する。
In the boost mode, a “parallel boost mode (hereinafter referred to as PB mode)” in which DC / DC conversion is performed in parallel between DC power supplies 10 a and 10 b and
さらに、昇圧モードには、直流電源10aのみを用いて電力線20との間でDC/DC変換を行なう「直流電源10aによる単独モード(以下、aBモード)」と、直流電源10bのみを用いて電力線20との間でDC/DC変換を行なう「直流電源10bによる単独モード(以下、bBモード)」とが含まれる。aBモードでは、出力電圧VHが直流電源10bの電圧Vbよりも高く制御されている限りにおいて、直流電源10bは、電力線20と電気的に切り離された状態を維持されて不使用とされる。同様に、bBモードでは、出力電圧VHが直流電源10aの電圧Vaよりも高く制御されている限りにおいて、直流電源10aは、電力線20と電気的に切り離された状態を維持されて不使用とされる。
Further, in the boost mode, a “single mode by
昇圧モードに含まれる、PBモード、SBモード、aBモードおよびbBモードの各々では、電力線20の出力電圧VHは、電圧指令値VH*に従って制御される。これらの各モードにおけるスイッチング素子S1〜S4の制御については、後述する。なお、上述のように、電圧指令値VH*を負荷30の動作に適した可変電圧とすることにより、昇圧モードに含まれる各モードでは、負荷30での電力損失を抑制することができる。
In each of the PB mode, SB mode, aB mode, and bB mode included in the boost mode, output voltage VH of
直結モードには、直流電源10aおよび10bを電力線20に対して並列に接続した状態を維持する「並列直結モード(以下、PDモード)」と、直流電源10aおよび10bを電力線20に対して直列に接続した状態を維持する「シリーズ直結モード(以下、SDモード)」とが含まれる。
In the direct connection mode, the “parallel direct connection mode (hereinafter referred to as PD mode)” in which the DC power supplies 10 a and 10 b are connected in parallel to the
PDモードでは、スイッチング素子S1,S2,S4をオンに固定する一方で、スイッチング素子S3がオフに固定される。これにより、出力電圧VHは、直流電源10a,10の出力電圧Va,Vb(厳密にはVa,Vbのうちの高い方の電圧)と同等となる。Va,Vb間の電圧差は直流電源10a,10bに短絡電流を生じさせるので、当該電圧差が小さいときに限定して、PDモードを適用することができる。
In the PD mode, the switching elements S1, S2, and S4 are fixed on, while the switching element S3 is fixed off. As a result, the output voltage VH becomes equal to the output voltages Va and Vb (strictly, the higher voltage of Va and Vb) of the
SDモードでは、スイッチング素子S2,S4がオフに固定される一方で、スイッチング素子S1,S3がオンに固定される。これにより、出力電圧VHは、直流電源10a,10の出力電圧Va,Vbの和と同等となる(VH=Va+Vb)。
In the SD mode, the switching elements S2 and S4 are fixed off, while the switching elements S1 and S3 are fixed on. As a result, the output voltage VH is equivalent to the sum of the output voltages Va and Vb of the
さらに、直結モードには、直流電源10aのみを電力線20と電気的に接続する「直流電源10aの直結モード(以下、aDモード)」と、直流電源10bのみを電力線20と電気的に接続する「直流電源10bの直結モード(以下、bDモード)」とが含まれる。
Furthermore, in the direct connection mode, “direct connection mode of
aDモードでは、スイッチング素子S1,S2がオンに固定される一方で、スイッチング素子S3,S4がオフに固定される。これにより、直流電源10bは電力線20から切り離された状態となり、出力電圧VHは、直流電源10aの電圧Vaと同等となる(VH=Va)。aDモードでは、直流電源10bは、電力線20と電気的に切り離された状態を維持されて不使用とされる。なお、Vb>Vaの状態でaDモードを適用すると、スイッチング素子S2を介して直流電源10bから10aに短絡電流が生じる。このため、aDモードの適用には、Va>Vbが必要条件となる。
In the aD mode, the switching elements S1 and S2 are fixed on, while the switching elements S3 and S4 are fixed off. As a result, the
同様に、bDモードでは、スイッチング素子S1,S4がオンに固定される一方で、スイッチング素子S2,S3がオフに固定される。これにより、直流電源10aは電力線20から切り離された状態となり、出力電圧VHは、直流電源10bの電圧Vbと同等となる(VH=Vb)。bDモードでは、直流電源10aは、電力線20と電気的に切り離された状態を維持されて不使用とされる。なお、Va>Vbの状態でbDモードを適用すると、ダイオードD2を介して直流電源10aから10bに短絡電流が生じる。このため、bDモードの適用には、Vb>Vaが必要条件となる。
Similarly, in the bD mode, the switching elements S1 and S4 are fixed on, while the switching elements S2 and S3 are fixed off. As a result, the
直結モードに含まれる、PDモード、SDモード、aDモードおよびbDモードの各々では、電力線20の出力電圧VHは、直流電源10a,10bの電圧Va,Vbに依存して決まるため、直接制御することができなくなる。このため、直結モードに含まれる各モードでは、出力電圧VHが負荷30の動作に適した電圧に設定できなくなることにより、負荷30での電力損失が増加する虞がある。
In each of the PD mode, SD mode, aD mode, and bD mode included in the direct connection mode, the output voltage VH of the
一方で、直結モードでは、スイッチング素子S1〜S4がオンオフされないため、電力変換器50の電力損失が大幅に抑制される。したがって、負荷30の動作状態によっては、直結モードの適用によって、負荷30の電力損失増加量よりも電力変換器50での電力損失減少量が多くなることにより、電源システム5全体での電力損失が抑制できる可能性がある。
On the other hand, in the direct connection mode, since the switching elements S1 to S4 are not turned on / off, the power loss of the
図3において、PBモードは「第1のモード」に対応し、SBモードは「第2のモード」に対応し、aBモードおよびbBモードは「第3のモード」に対応する。また、aDモードおよびbDモードは「第4のモード」に対応し、PDモードは「第5のモード」に対応し、SDモードは「第6のモード」に対応する。 In FIG. 3, the PB mode corresponds to a “first mode”, the SB mode corresponds to a “second mode”, and the aB mode and the bB mode correspond to a “third mode”. The aD mode and the bD mode correspond to the “fourth mode”, the PD mode corresponds to the “fifth mode”, and the SD mode corresponds to the “sixth mode”.
図4は、直流電源10a,10bを異なる種類の電源で構成した場合における両直流電源の特性の一例を示す概念図である。図4には、横軸にエネルギ、縦軸に電力をプロットした、いわゆるラゴンプロットが示される。一般的に、直流電源の出力パワーおよび蓄積エネルギはトレードオフの関係にあるため、高容量型のバッテリでは高出力を得ることが難しく、高出力型のバッテリでは蓄積エネルギを高めることが難しい。
FIG. 4 is a conceptual diagram showing an example of characteristics of both DC power supplies when the
したがって、直流電源10a,10bは、一方が、蓄積エネルギが高い、いわゆる高容量型の電源で構成されるのに対して、他方が、出力パワーが高い、いわゆる高出力型の電源で構成されることが好ましい。このようにすると、高容量型の電源に蓄積されたエネルギを平準的に長期間使用する一方で、高出力型の電源をバッファとして使用して、高容量型の電源による不足分を出力することができる。
Accordingly, one of the
図4の例では、直流電源10aが高容量型の電源で構成される一方で、直流電源10bは高出力型の電源で構成される。したがって、直流電源10aの動作領域110は、直流電源10bの動作領域120と比較して、出力可能な電力範囲が狭い。一方で、動作領域120は、動作領域110と比較して、蓄積可能なエネルギ範囲が狭い。
In the example of FIG. 4, the
負荷30の動作点101では、高パワーが短時間要求される。たとえば、電動車両では、動作点101は、ユーザのアクセル操作による急加速時に対応する。これに対して、
負荷30の動作点102では、比較的低パワーが長時間要求される。たとえば、電動車両では、動作点102は、継続的な高速定常走行に対応する。
At the
At the
動作点101に対しては、主に、高出力型の直流電源10bからの出力によって対応することができる。一方で、動作点102に対しては、主に、高容量型の直流電源10aからの出力によって対応することができる。これにより、電動車両では、高容量型のバッテリに蓄積されたエネルギを長時間に亘って使用することによって、電気エネルギによる走行距離を延ばすことができるとともに、ユーザのアクセル操作に対応した加速性能を速やかに確保することができる。
The
また、直流電源がバッテリによって構成される場合には、低温時に出力特性が低下する可能性や、高温時に劣化進行を抑制するために充放電が制限される可能性がある。特に、電動車両では、搭載位置の差異によって、直流電源10a,10bの間に温度差が発生するケースも生じる。したがって、電源システム5では、直流電源10a,10bの状態(特に温度)に応じて、あるいは、上述したような負荷30の要求に応じて、いずれか一方の直流電源のみを使用した方が、効率的であるケースが存在する。上述したような、直流電源10a,10bの一方のみを使用するモード(aBモード,bBモード,aDモード,bDモード)を設けることによって、これらのケースに対応することができる。
In addition, when the DC power source is constituted by a battery, there is a possibility that output characteristics may be reduced at a low temperature, and charging / discharging may be limited to suppress the progress of deterioration at a high temperature. In particular, in an electric vehicle, a temperature difference may occur between the
すなわち、本実施の形態1に従う電力変換器50では、直流電源10a,10bおよび/または負荷30の状態に応じて、図3に示した、複数の動作モードのうちのいずれかの動作モードが選択される。そして、出力電圧VHは、電力変換器50が選択された動作モードで動作することによって制御される。
That is, in
(各動作モードでの回路動作)
次に、各動作モードにおける電力変換器50の回路動作を説明する。まず、直流電源10aおよび10bと電力線20との間で並列なDC/DC変換を行なうPBモードでの回路動作について、図5〜図8を用いて説明する。
(Circuit operation in each operation mode)
Next, the circuit operation of the
図5および図6に示されるように、スイッチング素子S4またはS2をオンすることによって、直流電源10aおよび10bを電力線20に対して並列に接続することができる。ここで、並列接続モードでは、直流電源10aの電圧Vaと直流電源10bの電圧Vbとの高低に応じて等価回路が異なってくる。
As shown in FIGS. 5 and 6, DC power supplies 10 a and 10 b can be connected in parallel to
図5(a)に示されるように、Vb>Vaのときは、スイッチング素子S4をオンすることにより、スイッチング素子S2,S3を介して、直流電源10aおよび10bが並列に接続される。このときの等価回路が図5(b)に示される。
As shown in FIG. 5A, when Vb> Va, the
図5(b)を参照して、直流電源10aおよび電力線20の間では、スイッチング素子S3のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源10bおよび電力線20の間では、スイッチング素子S2,S3を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子S1は、負荷30からの回生を制御するスイッチとして動作する。
Referring to FIG. 5B, between the
一方、図6(a)に示されるように、Va>Vbのときには、スイッチング素子S2をオンすることにより、スイッチング素子S3,S4を介して、直流電源10aおよび10bが並列に接続される。このときの等価回路が図6(b)に示される。
On the other hand, as shown in FIG. 6A, when Va> Vb, the
図6(b)を参照して、直流電源10bおよび電力線20の間では、スイッチング素子S3のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源10aおよび電力線20の間では、スイッチング素子S3,S4を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子S1は、負荷30からの回生を制御するスイッチとして動作する。
Referring to FIG. 6B, between the
次に、図7および図8を用いて、電力変換器50のPBモードにおける昇圧動作について詳細に説明する。
Next, the step-up operation in the PB mode of
図7には、PBモードにおける直流電源10aに対するDC/DC変換(昇圧動作)が示される。
FIG. 7 shows DC / DC conversion (step-up operation) for the
図7(a)を参照して、スイッチング素子S3,S4のペアをオンし、スイッチング素子S1,S2のペアをオフすることによって、リアクトルL1にエネルギを蓄積するため
の電流経路150が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。
Referring to FIG. 7A, by turning on a pair of switching elements S3 and S4 and turning off a pair of switching elements S1 and S2, a
これに対して、図7(b)を参照して、スイッチング素子S3,S4のペアをオフするとともに、スイッチング素子S1,S2のペアをオンすることによって、リアクトルL1の蓄積エネルギを直流電源10aのエネルギとともに出力するための電流経路151が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。
On the other hand, referring to FIG. 7B, by turning off the pair of switching elements S3 and S4 and turning on the pair of switching elements S1 and S2, the accumulated energy of reactor L1 is supplied to
スイッチング素子S3,S4のペアがオンされる一方で、スイッチング素子S1,S2の少なくとも一方がオフされている第1の期間と、スイッチング素子S1,S2のペアがオンされる一方で、スイッチング素子S3,S4の少なくとも一方がオフされている第2の期間とを交互に繰返すことにより、図7(a)の電流経路150および図7(b)の電流経路151が交互に形成される。
While the pair of switching elements S3 and S4 is turned on, the first period in which at least one of the switching elements S1 and S2 is turned off and the pair of switching elements S1 and S2 are turned on, while the switching element S3 , S4 and the second period in which at least one of them is turned off alternately, the
この結果、スイッチング素子S1,S2のペアを等価的に上アーム素子とし、スイッチング素子S3,S4のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源10aに対して構成される。図7に示されるDC/DC変換動作では、直流電源10bへの電流流通経路がないため、直流電源10aおよび10bは互いに非干渉である。すなわち、直流電源10aおよび10bに対する電力の入出力を独立に制御することが可能である。
As a result, a boost chopper circuit having a pair of switching elements S1 and S2 equivalently as an upper arm element and a pair of switching elements S3 and S4 equivalently as a lower arm element is configured for the
このようなDC/DC変換において、直流電源10aの電圧Vaと、電力線20の出力電圧VHとの間には、下記(1)式に示す関係が成立する。(1)式では、スイッチング素子S3,S4のペアがオンされる期間のデューティ比をDaとする。
In such DC / DC conversion, the relationship expressed by the following equation (1) is established between the voltage Va of the
VH=1/(1−Da)・Va …(1)
図8には、PBモードにおける直流電源10bに対するDC/DC変換(昇圧動作)が示される。
VH = 1 / (1-Da) · Va (1)
FIG. 8 shows DC / DC conversion (step-up operation) for the
図8(a)を参照して、スイッチング素子S2,S3のペアをオンし、スイッチング素子S1,S4のペアをオフすることによって、リアクトルL2にエネルギを蓄積するための電流経路160が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。
Referring to FIG. 8A, by turning on the pair of switching elements S2 and S3 and turning off the pair of switching elements S1 and S4, a
これに対して、図8(b)を参照して、スイッチング素子S2,S3のペアをオフするとともに、スイッチング素子S1,S4のペアをオンすることによって、リアクトルL2の蓄積エネルギを直流電源10bのエネルギとともに出力するための電流経路161が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。
On the other hand, referring to FIG. 8 (b), by turning off the pair of switching elements S2 and S3 and turning on the pair of switching elements S1 and S4, the stored energy of reactor L2 is reduced to that of
スイッチング素子S2,S3のペアがオンされる一方で、スイッチング素子S1,S4の少なくとも一方がオフされている第1の期間と、スイッチング素子S1,S4のペアがオンされる一方で、スイッチング素子S2,S3の少なくとも一方がオフされている第2の期間とを交互に繰返すことにより、図8(a)の電流経路160および図8(b)の電流経路161が交互に形成される。
While the pair of switching elements S2 and S3 is turned on, the first period when at least one of the switching elements S1 and S4 is turned off, and the pair of switching elements S1 and S4 is turned on, while the switching element S2 , S3 are alternately turned off and the second period in which the
この結果、スイッチング素子S1,S4のペアを等価的に上アーム素子とし、スイッチング素子S2,S3のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源10bに対して構成される。図8に示されるDC/DC変換動作では、直流電源10aを含む電流経路がないため、直流電源10aおよび10bは互いに非干渉である。すなわち、直流電源10aおよび10bに対する電力の入出力を独立に制御することが可能である。
As a result, a step-up chopper circuit having a pair of switching elements S1 and S4 equivalently as an upper arm element and a pair of switching elements S2 and S3 equivalently as a lower arm element is configured for
このようなDC/DC変換において、直流電源10bの電圧Vbと、電力線20の出力電圧VHとの間には、下記(2)式に示す関係が成立する。(2)式では、スイッチング素子S2,S3のペアがオンされる期間のデューティ比をDbとする。
In such DC / DC conversion, the relationship expressed by the following equation (2) is established between the voltage Vb of the
VH=1/(1−Db)・Vb …(2)
直流電源10a,10bの一方のみを用いる昇圧モード(aBモード,bBモード)における回路動作は、図7および図8における回路動作と共通する。aBモードにおいては、図7(a),(b)に示すスイッチング動作によって、直流電源10bを不使用とする一方で、直流電源10aおよび負荷30の間で双方向のDC/DC変換を実行することができる。
VH = 1 / (1-Db) · Vb (2)
The circuit operation in the boost mode (aB mode, bB mode) using only one of the
同様に、bBモードにおいては、図8(a),(b)に示すスイッチング動作によって、直流電源10aを不使用とする一方で、直流電源10bおよび負荷30の間で双方向のDC/DC変換を実行することができる。
Similarly, in the bB mode, the
次に、直列接続された直流電源10aおよび10bと電力線20との間でDC/DC変換を行なうSBモードでの回路動作を、図9および図10を用いて説明する。
Next, circuit operation in the SB mode in which DC / DC conversion is performed between
図9(a)に示されるように、スイッチング素子S3をオン固定することによって、直流電源10aおよび10bを電力線20に対して直列に接続することができる。このときの等価回路が図9(b)に示される。
As shown in FIG. 9A, the
図9(b)を参照して、SBモードでは、直列接続された直流電源10aおよび10bと電力線20との間では、スイッチング素子S2,S4を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子S1は、スイッチング素子S2,S4のオフ期間にオンされることによって、負荷30からの回生を制御するスイッチとして動作する。また、オン固定されたスイッチング素子S3により、リアクトルL1をスイッチング素子S4と接続する配線15が等価的に形成される。
Referring to FIG. 9B, in the SB mode, the switching elements S2 and S4 are commonly controlled on and off between the
次に、図10を用いて、SBモードにおけるDC/DC変換(昇圧動作)を説明する。
図10(a)を参照して、直流電源10aおよび10bを直列接続するためにスイッチング素子S3がオン固定される一方で、スイッチング素子S2,S4のペアがオンし、スイッチング素子S1がオフされる。これにより、リアクトルL1,L2にエネルギを蓄積するための電流経路170,171が形成される。この結果、直列接続された直流電源10a,10bに対して、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。
Next, DC / DC conversion (step-up operation) in the SB mode will be described with reference to FIG.
Referring to FIG. 10 (a), switching element S3 is fixed on to connect
これに対して、図10(b)を参照して、スイッチング素子S3をオン固定したままで、図10(a)とは反対に、スイッチング素子S2,S4のペアがオフし、スイッチング素子S1がオンされる。これにより、電流経路172が形成される。電流経路172により、直列接続された直流電源10a,10bからのエネルギと、リアクトルL1,L2に蓄積されたエネルギとの和が電力線20へ出力される。この結果、直列接続された直流電源10a,10bに対して、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。
On the other hand, referring to FIG. 10B, the pair of switching elements S2 and S4 is turned off, and switching element S1 is turned on, contrary to FIG. Turned on. Thereby, a
スイッチング素子S3がオン固定された下で、スイッチング素子S2,S4のペアがオンされる一方でスイッチング素子S1がオフされている第1の期間と、スイッチング素子S1がオンされる一方でスイッチング素子S2,S4がオフされている第2の期間とを交
互に繰返すことにより、図10(a)の電流経路170,171および図10(b)の電流経路172が交互に形成される。
A first period in which the pair of switching elements S2 and S4 is turned on while the switching element S1 is turned off while the switching element S3 is turned on, and the switching element S1 is turned on and the switching element S2 is turned on , S4 are alternately turned off and the second period is alternately repeated, whereby the
SBモードのDC/DC変換では、直流電源10aの電圧Va、直流電源10bの電圧Vb、および、電力線20の出力電圧VHの間には、下記(3)式に示す関係が成立する。(3)式では、スイッチング素子S2,S4のペアがオンされる第1の期間のデューティ比をDcとする。
In the DC / DC conversion in the SB mode, the relationship expressed by the following expression (3) is established among the voltage Va of the
Vo=1/(1−Dc)・(Va+Vb) …(3)
ただし、VaおよびVbが異なるときや、リアクトルL1,L2のインダクタンスが異なるときには、図10(a)の動作終了時におけるリアクトルL1,L2の電流値がそれぞれ異なる。したがって、図10(b)の動作への移行直後には、リアクトルL1の電流の方が大きいときには電流経路173を介して差分の電流が流れる。一方、リアクトルL2の電流の方が大きいときには電流経路174を介して、差分の電流が流れる。
Vo = 1 / (1-Dc) · (Va + Vb) (3)
However, when Va and Vb are different, or when the inductances of reactors L1 and L2 are different, the current values of reactors L1 and L2 at the end of the operation in FIG. Therefore, immediately after the transition to the operation of FIG. 10B, when the current of reactor L1 is larger, a difference current flows through
直結モードでは、図3に従ってスイッチング素子S1〜S4のオンオフを固定することによって、PDモード、SDモード、aDモードおよびbDモードのいずれかが実現されることが理解される。 In the direct connection mode, it is understood that any of the PD mode, the SD mode, the aD mode, and the bD mode is realized by fixing the on / off states of the switching elements S1 to S4 according to FIG.
(電力変換器の制御動作)
次に、本実施の形態1に従う電力変換器50の制御について説明する。以下の説明で明らかになるように、各動作モードにおいて共通の制御演算が適用される点が、本実施の形態に従う電力変換器制御の特徴の1つである。
(Control operation of power converter)
Next, control of
図11は、本実施の形態1に従う電力変換器制御の基本的な概念を説明する図である。
図11を参照して、直流電源10aの出力電力Paおよび直流電源10bの出力電力Pbの和を総電力PHとする。なお、以下では、各直流電源10a,10bの放電時および負荷30の力行動作時の電力値を正値で表し、各直流電源10a,10bの充電時および負荷30の回生動作時の電力値を負値で表すこととする。
FIG. 11 is a diagram illustrating a basic concept of power converter control according to the first embodiment.
Referring to FIG. 11, the sum of output power Pa of
出力電圧VHは、総電力PHが負荷30への出力電力PLよりも大きい状態(PH>PL)では上昇する一方で、PH<PLの状態では低下する。したがって、本実施の形態1に従う電力変換器制御では、出力電圧VHの電圧指令値VH*に対する電圧偏差ΔVHに応じて総電力PHの指令値を設定する。さらに、総電力PHを出力電力PaおよびPbの間で分配することにより、各直流電源10a,10bの出力を電力制御(電流制御)する。
The output voltage VH increases in a state where the total power PH is larger than the output power PL to the load 30 (PH> PL), but decreases in a state where PH <PL. Therefore, in the power converter control according to the first embodiment, the command value of total power PH is set according to voltage deviation ΔVH with respect to voltage command value VH * of output voltage VH. Further, by distributing the total power PH between the output powers Pa and Pb, the outputs of the
(PBモードにおける基本的な制御動作)
実施の形態1では、基本となるPBモードでの制御動作について説明を進める。
(Basic control operation in PB mode)
In the first embodiment, a description will be given of the control operation in the basic PB mode.
図12および図13は、本実施の形態1に従う電力変換器制御を説明するためのブロック図である。図12には、各直流電源の電力指令値を設定する制御演算のための構成が示されるとともに、図13には、設定された電力指令値に従って各直流電源の出力を制御する制御演算のための構成が示される。 12 and 13 are block diagrams for illustrating power converter control according to the first embodiment. FIG. 12 shows a configuration for a control calculation for setting the power command value of each DC power supply, and FIG. 13 shows a control calculation for controlling the output of each DC power supply according to the set power command value. The configuration of is shown.
図12および図13に示された各機能ブロックの機能は、制御装置(ECU)40による、所定プログラムの実行によるソフトウェア処理または専用の電子回路等によるハードウェア処理によって実現される。 The functions of the functional blocks shown in FIGS. 12 and 13 are realized by software processing by a predetermined program executed by a control unit (ECU) 40 or hardware processing by a dedicated electronic circuit or the like.
図12を参照して、制御装置40は、電圧制御部200と、パワー管理部290とを含む。
Referring to FIG. 12,
パワー管理部290は、直流電源10a,10bおよび/または負荷30の状態に基づいて、総電力PHに関する電力上限値PHmaxおよび電力下限値PHminと、直流電源10aの電力上限値Pamaxおよび電力下限値Paminと、直流電源10aおよび10bの間の電力分配比kとを設定する。
The
各電力上限値は、放電電力の上限値を示しており、0または正に設定される。電力上限値=0に設定されたときは、直流電源からの放電が禁止されることを意味する。 Each power upper limit value indicates the upper limit value of the discharge power, and is set to 0 or positive. When the power upper limit value is set to 0, it means that discharging from the DC power supply is prohibited.
同様に、各電力下限値は、充電電力の上限値を示しており、0または負に設定される。電力下限値=0に設定されたときは、直流電源の充電が禁止されることを意味する。 Similarly, each power lower limit value indicates the upper limit value of the charging power, and is set to 0 or negative. When the power lower limit value is set to 0, it means that charging of the DC power supply is prohibited.
たとえば、直流電源10aのSOC(State of Charge)および/または温度Ta等に基づいて、電力上限値Pamaxおよび電力下限値Paminが設定される。また、直流電源10bについても同様に電力上限値Pbmaxおよび電力下限値Pbminを設定することができるため、直流電源10a,10b全体の電力上限値PHmaxおよび電力下限値PHminを設定することができる。たとえば、PHmax=Pamax+Pbmax、PHmin=Pamin+Pbminとすることができる。また、負荷電力PLについても、PHmax〜PHminの範囲内に制限される必要がある。すなわち、負荷30が回生動作または力行動作を行なうための動作指令値は、負荷電力PLがPHmin≦PL≦PHmaxとなる範囲内に制限して生成される。たとえば、図2の構成例では、モータジェネレータ35による負荷電力PLは、トルクおよび回転速度の積によって決まるため、必要に応じてトルク指令値が制限される。
For example, power upper limit value Pamax and power lower limit value Pamin are set based on SOC (State of Charge) and / or temperature Ta of
電力分配比kは、たとえば、直流電源10a,10b間のSOCバランス、または、上下限電力のバランス等に基づいて決めることができる。0≦k≦1.0の任意の値に、電力分配比kを設定することができる。後程詳細に説明するように、電力分配比kは、動作モードに応じて切替えられる
パワー管理部290は、さらに、直流電源10a,10bの間で充放電を行なうための循環電力Prを設定する。
The power distribution ratio k can be determined based on, for example, the SOC balance between the
循環電力値Prは、直流電源10bを充電するための直流電源10aからの出力電力に相当する。たとえば、力行動作時には、k=1とした上でPr>0に設定すると、直流電源10aの出力電力によって、総電力PHを電力線20に対して供給しつつ、直流電源10bを充電することができる。反対に、k=0とした上でPr<0に設定すると、直流電源10bの出力電力によって、総電力PHを電力線20に対して供給しつつ、直流電源10aを充電することができる。
The circulating power value Pr corresponds to the output power from the
また、回生動作時(PH<0)には、k=0とした上でPr>0に設定すると、負荷30からの回生電力と、直流電源10aからの出力電力との両方によって、直流電源10bを充電することができる。反対に、k=1とした上でPr<0に設定すると、負荷30からの回生電力と、直流電源10bからの出力電力との両方によって、直流電源10aを充電することができる。
Further, during regenerative operation (PH <0), if k = 0 and Pr> 0 is set, the
循環電力値Prが設定されないとき(Pr=0)には、直流電源10aおよび10bの間での充放電は実行されない。パワー管理部290は、たとえば、直流電源10a,10bのSOCが不均衡である場合に、低SOC側の直流電源の充電を促進するように循環電力値Prを設定する。
When circulating power value Pr is not set (Pr = 0), charging / discharging between
電圧制御部200は、出力電圧VHの電圧偏差に基づいて、直流電源10a,10bの電力指令値Pa*,Pb*を設定する。電圧制御部200は、偏差演算部210と、制御演算部220と、リミッタ230と、電力分配部240と、循環電力加算部250と、リミッタ260と、減算部270とを有する。図12の構成において、リミッタ260は「第1の保護手段」に対応し、リミッタ230は「第2の保護手段」に対応する。
偏差演算部210は、電圧指令値VH*および出力電圧VHの検出値の差に従って電圧偏差ΔVH(ΔVH=VH*−VH)を算出する。制御演算部220は、電圧偏差ΔVHに基づいて、電圧制御のために要求される総電力PHrを算出する。たとえば、制御演算部220は、PI演算によって、下記(4)式に従ってPHrを設定する。
PHr=Kp・ΔVH+Σ(Ki・ΔVH) …(4)
式(4)中のKpは比例制御ゲインであり、Kiは積分制御ゲインである。これらの制御ゲインには、平滑コンデンサCHの容量値も反映される。式(4)に従って総電力PHrを設定することにより、電圧偏差ΔVHを低減するためのフィードバック制御を実現できる。
PHr = Kp · ΔVH + Σ (Ki · ΔVH) (4)
In Expression (4), Kp is a proportional control gain, and Ki is an integral control gain. These control gains also reflect the capacitance value of the smoothing capacitor CH. By setting the total power PHr according to Equation (4), feedback control for reducing the voltage deviation ΔVH can be realized.
あるいは、負荷30の動作状態から負荷30への出力電力PLを予測できる場合には、この予測値PL*をさらに反映して、式(5)に従って要求される総電力PHrを設定することも可能である。このようにすると、負荷30での電力消費をフィードフォワードする形で出力電圧VHを制御することができる。
Alternatively, when the output power PL to the
PHr=Kp・ΔVH+Σ(Ki・ΔVH)+PL* …(5)
リミッタ230は、パワー管理部290によって設定されたPHmax〜PHminの範囲内となるように、電力指令値PH*を制限する。もし、PHr>PHmaxのときには、リミッタ230によりPH*=PHmaxに設定される。同様に、PHr<PHmimのときには、リミッタ230は、PH*=PHminに設定する。また、PHmax≧PHr≧PHminのときには、そのままPH*=PHrに設定される。これにより、総電力指令値PH*が確定する。
PHr = Kp · ΔVH + Σ (Ki · ΔVH) + PL * (5)
電力分配部240は、総電力指令値PH*および電力分配比kに基づいて、直流電源10aが分担すべき出力電力k・PH*を算出する。循環電力加算部250は、電力分配部240によって算出されたk・Pa*と、パワー管理部290によって設定された循環電力値Prとを加算することによって、直流電源10aが要求される電力Parを算出する(Par=k・Pa*+Pr)。
The
リミッタ260は、パワー管理部290によって設定されたPamax〜Paminの範囲内となるように、直流電源10aの電力指令値Pa*を制限する。もし、Par>Pamaxのときには、リミッタ260によりPa*=Pamaxに修正される。同様に、PHa<Pamimのときには、リミッタ260は、Pa*=Paminに修正する。また、Pamax>Par>Paminのときには、そのままPa*=Parとされる。これにより、直流電源10aの電力指令値Pa*が確定する。
減算部270は、総電力指令値PH*から電力指令値Pa*を減算することによって、直流電源10bの電力指令値Pb*を設定する(Pb*=PH*−Pa*)。
The
図14は、図12に従って設定された電力指令値による電源システム内のパワーフローを説明するための概念図である。 FIG. 14 is a conceptual diagram for explaining the power flow in the power supply system according to the power command value set according to FIG.
図14を参照して、出力電圧VHを電圧指令値VH*に制御するために必要な総電力指令値PH*は、電力分配比kに従って電力指令値Pa*,Pb*に分配される。すなわち、基本的には、Pa*=k・PH、Pb*=(1−k)・PH*に設定される。これにより、直流電源10a,10b間での電力比を制御した上で、出力電圧VHを制御するための総電力指令値PH*に従った電力を、電力線20へ入出力することができる。
Referring to FIG. 14, total power command value PH * necessary for controlling output voltage VH to voltage command value VH * is distributed to power command values Pa * and Pb * according to power distribution ratio k. That is, basically, Pa * = k · PH and Pb * = (1−k) · PH * are set. As a result, the power according to the total power command value PH * for controlling the output voltage VH can be input / output to / from the
さらに、循環電力値Prを設定することにより、直流電源10aからの出力電力によって直流電源10bを充電(Pr>0)、あるいは、直流電源10bからの出力電力によって直流電源10aを充電(Pr<0)することができる。
Further, by setting the circulating power value Pr, the
また、電力指令値Pa*がリミッタ260によってPamax〜Paminの範囲内に確実に制限されるので、直流電源10aを過電力から保護できる。すなわち、直流電源10aの過充電および過放電を防止できる。
Further, since power command value Pa * is reliably limited to a range between Pamax and Pamin by
また、負荷電力PLをPHmin〜PHmaxの範囲内に制限するとともに、総電力指令値PH*がリミッタ230によってPHmax〜PHminの範囲内に確実に制限されることにより、直流電源10bについても過電力から保護できる。すなわち、直流電源10bの過充電および過放電についても防止することができる。
Further, the load power PL is limited within the range of PHmin to PHmax, and the total power command value PH * is reliably limited within the range of PHmax to PHmin by the
図13を参照して、制御装置40は、電力指令値Pa*,Pb*に従って直流電源10a,10bからの出力を制御するための、電流制御部300、電流制御部310、PWM(Pulse Width Modulation)制御部400、およびキャリア波発生部410を含む。電流制御部300は、電流制御によって直流電源10aの出力を制御する。電流制御部310は、電流制御によって直流電源10aの出力を制御する。図13の構成において、電流制御部300および310は「制御手段」に対応し、PWM制御部400は「信号生成手段」に対応する。
Referring to FIG. 13,
電流制御部300は、電流指令生成部302と、偏差演算部304と、制御演算部306と、FF加算部308とを有する。
The
電流指令生成部302は、電力指令値Pa*と、電圧Vaの検出値とに基づいて、直流電源10aの電流指令値Ia*を設定する(Ia*=Pa*/Va)。偏差演算部304は、電流指令値Ia*および電流Iaの検出値の差に従って電流偏差ΔIa(ΔIa=Ia*−Ia)を算出する。制御演算部306は、電流偏差ΔIaに基づいて、電流フィードバック制御の制御量Dfbaを算出する。たとえば、制御演算部306は、PI演算によって、下記(6)式に従って制御量Dfbaを算出する。
The
Dfba=Kp・ΔIa+Σ(Ki・ΔIa) …(6)
式(6)中のKpは比例制御ゲインであり、Kiは積分制御ゲインである。これらの制御ゲインは、式(4)とは別個に設定される。
Dfba = Kp · ΔIa + Σ (Ki · ΔIa) (6)
In equation (6), Kp is a proportional control gain, and Ki is an integral control gain. These control gains are set separately from the equation (4).
一方で、電圧フィードフォワード制御のFF制御量Dffaは、式(1)をDaについて解くことで得られるDa=(VH−Va)/VHに沿って、式(7)に従って設定される(図16参照)。 On the other hand, the FF control amount Dffa of the voltage feedforward control is set according to Equation (7) along Da = (VH−Va) / VH obtained by solving Equation (1) for Da (FIG. 16). reference).
Dffa=(VH*−Va)/VH* …(7)
FF加算部308は、FB制御量DfbaおよびFF制御量Dffaを加算することによって、直流電源10aの出力制御に関するデューティ比Daを算出する。デューティ比Daは、式(1)と同様に、直流電源10aの電圧Vaと出力電圧VHとの間でDC/DC変換を行なう際の、昇圧チョッパ回路(図7)の下アーム素子(スイッチング素子S3,S4)がオンされる期間のデューティ比に相当する。
Dffa = (VH * −Va) / VH * (7)
The
同様に、直流電源10bに対応する電流制御部310は、電流指令生成部312と、偏差演算部314と、制御演算部316と、FF加算部318とを有する。
Similarly, the
電流指令生成部312は、電力指令値Pb*と、電圧Vbの検出値とに基づいて、直流電源10bの電流指令値Ib*を設定する(Ib*=Pb*/Vb)。偏差演算部314は、電流指令値Ib*および電流Ibの検出値の差に従って電流偏差ΔIb(ΔIb=Ib*−Ib)を算出する。制御演算部316は、電流偏差ΔIbに基づいて、電流フィードバック制御の制御量Dfbbを算出する。たとえば、制御演算部316は、PI演算によって、下記(8)式に従って制御量Dfbbを算出する。
The
Dfbb=Kp・ΔIb+Σ(Ki・ΔIb) …(8)
式(8)中のKpは比例制御ゲインであり、Kiは積分制御ゲインである。これらの制御ゲインは、式(4)および式(6)とは別個に設定される。
Dfbb = Kp · ΔIb + Σ (Ki · ΔIb) (8)
In Expression (8), Kp is a proportional control gain, and Ki is an integral control gain. These control gains are set separately from the equations (4) and (6).
一方で、電圧フィードフォワード制御のFF制御量Dffbは、式(2)をDbについて解くことで得られるDb=(VH−Vb)/VHに沿って、式(9)に従って設定される(図16参照)。なお、式(9)中において、電圧指令値VH*は出力電圧VHの検出値としてもよい。 On the other hand, the FF control amount Dffb of the voltage feedforward control is set according to the equation (9) along Db = (VH−Vb) / VH obtained by solving the equation (2) for Db (FIG. 16). reference). In equation (9), voltage command value VH * may be a detected value of output voltage VH.
Dffb=(VH*−Vb)/VH* …(9)
FF加算部318は、FB制御量DfbbおよびFF制御量Dffbを加算することによって、直流電源10bの出力制御に関するデューティ比Dbを算出する。デューティ比Dbは、式(2)と同様に、昇圧チョッパ回路(図8)の下アーム素子(スイッチング素子S2,S3)がオンされる期間のデューティ比に相当する。
Dffb = (VH * −Vb) / VH * (9)
The
PWM制御部400は、電流制御部300,310によって設定されたデューティ比Da,Db、ならびに、キャリア波発生部410からのキャリア波CWa,CWbに基づくパルス幅変調制御によって、スイッチング素子S1〜S4の制御信号SG1〜SG4を生成する。
The
図15には、PBモードにおけるPWM制御に従うスイッチング素子の制御動作例を示す波形図が示される。図15には、同一位相のキャリア波CWa,CWbを用いたPBモードの制御動作例が示される。 FIG. 15 is a waveform diagram showing an example of control operation of the switching element according to the PWM control in the PB mode. FIG. 15 shows an example of control operation in the PB mode using carrier waves CWa and CWb having the same phase.
図15を参照して、直流電源10aのPWM制御に用いられるキャリア波CWaと、直流電源10bのPWM制御に用いられるキャリア波CWbとは、同一周波数かつ同一位相である。
Referring to FIG. 15, carrier wave CWa used for PWM control of
直流電源10aの出力を制御するためのデューティ比Daと、キャリア波CWaとの電圧比較に基づいて、制御パルス信号SDaが生成される。同様に、直流電源10bの出力を制御するためのデューティ比Dbと、キャリア波CWbとの比較に基づいて制御パルス信号SDbが生成される。制御パルス信号/SDa,/SDbは、制御パルス信号SDa,SDbの反転信号である。
A control pulse signal SDa is generated based on a voltage comparison between the duty ratio Da for controlling the output of the
図16には、PBモードにおける制御信号SG1〜SG4およびFF制御量Dffa,Dffbを設定するための論理演算式および設定式が示される。 FIG. 16 shows logical operation expressions and setting expressions for setting control signals SG1 to SG4 and FF control amounts Dffa and Dffb in the PB mode.
図16に示されるように、制御信号SG1〜SG4は、制御パルス信号SDa(/SDa)およびSDb(/SDb)の論理演算に基づいて設定される。また、FF制御量Dffa,Dffbは、上述の式(7),(9)に従って設定される。 As shown in FIG. 16, control signals SG1 to SG4 are set based on a logical operation of control pulse signals SDa (/ SDa) and SDb (/ SDb). Further, the FF control amounts Dffa and Dffb are set according to the above formulas (7) and (9).
スイッチング素子S1は、図7および図8の昇圧チョッパ回路の各々で上アーム素子を形成する。したがって、スイッチング素子S1のオンオフを制御する制御信号SG1は、制御パルス信号/SDaおよび/SDbの論理和によって生成される。この結果、スイッチング素子S1は、図7の昇圧チョッパ回路(直流電源10a)の上アーム素子および、図8の昇圧チョッパ回路(直流電源10b)の上アーム素子の両方の機能を実現するように、オンオフ制御される。
Switching element S1 forms an upper arm element in each of the step-up chopper circuits of FIGS. Therefore, control signal SG1 for controlling on / off of switching element S1 is generated by the logical sum of control pulse signals / SDa and / SDb. As a result, the switching element S1 realizes both functions of the upper arm element of the boost chopper circuit (
スイッチング素子S2は、図7の昇圧チョッパ回路では上アーム素子を形成し、図8の昇圧チョッパ回路では下アーム素子を形成する。したがって、スイッチング素子S2のオンオフを制御する制御信号SG2は、制御パルス信号/SDaおよびSDbの論理和によって生成される。これにより、スイッチング素子S2は、図7の昇圧チョッパ回路(直流電源10a)の上アーム素子および、図8の昇圧チョッパ回路(直流電源10b)の下アーム素子の両方の機能を実現するように、オンオフ制御される。
The switching element S2 forms an upper arm element in the boost chopper circuit of FIG. 7, and forms a lower arm element in the boost chopper circuit of FIG. Therefore, control signal SG2 for controlling on / off of switching element S2 is generated by the logical sum of control pulse signals / SDa and SDb. Thus, the switching element S2 realizes both functions of the upper arm element of the boost chopper circuit (
同様にして、スイッチング素子S3の制御信号SG3は、制御パルス信号SDaおよびSDbの論理和によって生成される。これにより、スイッチング素子S3は、図7の昇圧チョッパ回路(直流電源10a)の下アーム素子および、図8の昇圧チョッパ回路(直流電源10b)の下アーム素子の両方の機能を実現するように、オンオフ制御される。
Similarly, the control signal SG3 of the switching element S3 is generated by the logical sum of the control pulse signals SDa and SDb. Thereby, the switching element S3 realizes both functions of the lower arm element of the boost chopper circuit (
また、スイッチング素子S4の制御信号SG4は、制御パルス信号SDaおよび/SDbの論理和によって生成される。これにより、スイッチング素子S4は、図7の昇圧チョッパ回路(直流電源10a)の下アーム素子および、図8の昇圧チョッパ回路(直流電源10b)の上アーム素子の両方の機能を実現するように、オンオフ制御される。
Further, the control signal SG4 of the switching element S4 is generated by a logical sum of the control pulse signals SDa and / SDb. Thereby, the switching element S4 realizes both functions of the lower arm element of the boost chopper circuit (
PBモードでは、制御信号SG2およびSG4が相補のレベルに設定されているので、スイッチング素子S2およびS4は相補的にオンオフされる。これにより、図5に示したVb>Vaのときの動作と、図6に示したVa>Vbの動作とが、自然に切替えられる。さらに、スイッチング素子S1,S3が相補にオンオフされることにより、直流電源10a,10bについて、デューティ比Da,Dbに従った直流電力変換が実行できる。
In the PB mode, control signals SG2 and SG4 are set to complementary levels, so switching elements S2 and S4 are turned on and off in a complementary manner. Accordingly, the operation when Vb> Va shown in FIG. 5 and the operation when Va> Vb shown in FIG. 6 are naturally switched. Furthermore, DC power conversion according to the duty ratios Da and Db can be executed for the
再び図15を参照して、制御信号SG1〜SG4は、図16に示された論理演算式に従って、制御パルス信号SDa(/SDa)およびSDb(/SDb)に基づいて生成される。制御信号SG1〜SG4に基づいてスイッチング素子S1〜S4をオンオフすることにより、リアクトルL1を流れる電流I(L1)およびリアクトルL2を流れる電流I(L2)が制御される。電流I(L1)は直流電源10aの電流Iaに相当し、電流I(L2)は直流電源10bの電流Ibに相当する。
Referring to FIG. 15 again, control signals SG1 to SG4 are generated based on control pulse signals SDa (/ SDa) and SDb (/ SDb) according to the logical operation expression shown in FIG. By turning on and off switching elements S1 to S4 based on control signals SG1 to SG4, current I (L1) flowing through reactor L1 and current I (L2) flowing through reactor L2 are controlled. The current I (L1) corresponds to the current Ia of the
このように、PBモードでは、直流電源10a,10bと電力線20との間で並列にDC/DC変換を実行した上で、出力電圧VHを電圧指令値VH*に制御することができる。特に、出力電圧VHの電圧偏差を電力指令値に変換して、各直流電源10a,10bの出力を電流制御することにより、出力電力ベースでの確実な過電力からの保護が可能となる。また、直流電源10a,10b間での電力分配比kや循環電力値Prを簡易に制御することが可能である。
As described above, in the PB mode, the DC / DC conversion is performed in parallel between the
特に、直流電源10a,10bの一方に対しては、電力指令値を直接制限することができる。図12の構成例では、リミッタ260により、直流電源10aの電力指令値Pa*を、Pamin≦Pa*≦Pamaxの範囲内に確実に制限することができる。これにより、直流電源10aの過電力を厳密に防止できる。
In particular, the power command value can be directly limited to one of the
なお、総電力指令値PH*をPHmin〜PHmaxの範囲内に制限して直流電源10bの電力指令値Pb*を設定するとともに、負荷電力PLをPHmin〜PHmaxの範囲内に制限することによって、直流電源10bについても間接的に過電力から保護することができる。ただし、図12の構成例では、リミッタ260によって電力指令値Pa*が直接制限される直流電源10aの方が、直流電源10bよりも過電力から厳格に保護されることになる。したがって、より厳格に過電力からの保護が必要な直流電源の電力指令値に対して、リミッタ260による直接の制限が行なわれる構成とすることが好ましい。
The total power command value PH * is limited to within the range of PHmin to PHmax to set the power command value Pb * of the
(PBモードにおけるPWM制御の変形例)
図17には、キャリア波CWa,CWb間に意図的に位相差を設けた場合におけるPBモードの制御動作例が示される。
(Modification of PWM control in PB mode)
FIG. 17 shows an example of control operation in the PB mode when a phase difference is intentionally provided between the carrier waves CWa and CWb.
図17を参照して、キャリア波CWaおよびキャリア波CWbは、同一周波数であるが、両者の間には位相差φが設けられている。図17の例では、位相差φ=180度である。 Referring to FIG. 17, carrier wave CWa and carrier wave CWb have the same frequency, but a phase difference φ is provided between them. In the example of FIG. 17, the phase difference φ = 180 degrees.
図15と同様に、キャリア波CWaおよびデューティ比Daの比較に基づいて制御パルス信号SDaが生成されるとともに、キャリア波CWbおよびデューティ比Dbの比較に基づいて、制御パルス信号SDbが生成される。 Similarly to FIG. 15, control pulse signal SDa is generated based on comparison between carrier wave CWa and duty ratio Da, and control pulse signal SDb is generated based on comparison between carrier wave CWb and duty ratio Db.
図17において、デューティ比Da,Dbは図15と同一値である。したがって、図17の制御パルス信号SDaは、図15の制御パルス信号SDaと比較して、位相は異なるもののHレベル期間の長さは同じである。同様に、図17の制御パルス信号SDbは、図
15の制御パルス信号SDbと比較して、位相は異なるもののHレベル期間の長さは同じである。
In FIG. 17, the duty ratios Da and Db have the same values as in FIG. Therefore, the control pulse signal SDa in FIG. 17 is the same in length as the H level period although the phase is different compared to the control pulse signal SDa in FIG. Similarly, the control pulse signal SDb of FIG. 17 has the same length of the H level period although the phase is different from that of the control pulse signal SDb of FIG.
したがって、キャリア波CWa,CWb間に位相差φを設けることにより、図17の制御信号SG1〜SG4は、図15の制御信号SG1〜SG4とは異なった波形となる。図15および図17の比較から、キャリア波CWa,CWbの間の位相差φを変化させることにより、電流I(L1)および電流I(L2)の位相関係(電流位相)が変化することが理解される。 Therefore, by providing phase difference φ between carrier waves CWa and CWb, control signals SG1 to SG4 in FIG. 17 have waveforms different from control signals SG1 to SG4 in FIG. 15 and 17, it is understood that the phase relationship (current phase) between the current I (L1) and the current I (L2) is changed by changing the phase difference φ between the carrier waves CWa and CWb. Is done.
一方で、同一のデューティ比Da,Dbに対して、電流I(L1),I(L2)の平均値は、図15および図17の間で同等となることが理解される。すなわち、直流電源10a,10bの出力は、デューティ比Da,Dbによって制御されるものであり、キャリア波CWa,CWbの位相差φを変化させても影響が生じない。
On the other hand, it is understood that the average values of the currents I (L1) and I (L2) are equivalent between FIGS. 15 and 17 for the same duty ratios Da and Db. That is, the outputs of the
このため、本発明の実施の形態に従う電力変換器50では、PBモードにおいて、キャリア波CWaおよびCWbの間の位相差φを適切に調整するキャリア位相制御によって、スイッチング素子S1〜S4のスイッチング損失の低減を図ることができる。
Therefore, in
以下では、代表的な例として、直流電源10aおよび10bの両方が力行状態、すなわち電流I(L1)>0かつ電流I(L2)>0である状態での制御について説明する。
In the following, as a representative example, control in a state where both
図18は、電力変換器50においてPBモードにおけるキャリア位相制御による電流位相を説明する波形図である。
FIG. 18 is a waveform diagram for explaining a current phase by carrier phase control in the PB mode in the
図18を参照して、時刻Taまでは、スイッチング素子S2〜S4がオンされるので、直流電源10a,10bの両方に対して、昇圧チョッパ回路の下アーム素子がオンされた状態となる、このため、電流I(L1)およびI(L2)の両方は上昇する。
Referring to FIG. 18, since switching elements S2 to S4 are turned on until time Ta, the lower arm element of the boost chopper circuit is turned on for both
時刻Taにおいて、スイッチング素子S2がターンオフされることにより、直流電源10bに対して昇圧チョッパ回路の下アーム素子がオフされた状態となるので、電流I(L2)が下降を開始する。スイッチング素子S2のターンオフと入替わりに、スイッチング素子S1がターンオンされる。
At time Ta, switching element S2 is turned off, so that the lower arm element of the step-up chopper circuit is turned off with respect to
時刻Ta以降では、直流電源10aに対して昇圧チョッパ回路の下アーム素子がオンされ、直流電源10bに対して昇圧チョッパ回路の下アーム素子がオフされた状態となる。すなわち、電流I(L1)が上昇する一方で、電流I(L2)が下降する。このとき、電力変換器50での電流経路は、図19(a)のようになる。
After the time Ta, the lower arm element of the boost chopper circuit is turned on for the
図19(a)から理解されるように、時刻Ta以降では、スイッチング素子S4には、電流I(L1)およびI(L2)の差電流が通過することになる。すなわち、スイッチング素子S4の通過電流が小さくなる。 As understood from FIG. 19A, after the time Ta, the difference current between the currents I (L1) and I (L2) passes through the switching element S4. That is, the passing current of the switching element S4 becomes small.
再び図18を参照して、時刻Ta以降の状態から、スイッチング素子S4がターンオフすると、直流電源10aに対して昇圧チョッパ回路の下アーム素子がオフされた状態となるので、電流I(L1)が下降を開始する。また、スイッチング素子S2がターンオンすると、直流電源10bに対して昇圧チョッパ回路の下アーム素子がオンされた状態となるので、電流I(L2)が再び上昇を開始する。すなわち、電力変換器50での電流経路が、図19(a)の状態から、図19(b)の状態に変化する。図19(b)の状態では、スイッチング素子S2には、電流I(L1)およびI(L2)の差電流が通過することになるため、スイッチング素子S2の通過電流が小さくなる。
Referring to FIG. 18 again, when switching element S4 is turned off from the state after time Ta, the lower arm element of the step-up chopper circuit is turned off with respect to
図19(a)の状態でスイッチング素子S4をターンオフさせることにより、スイッチング素子S4のターンオフ時の電流、すなわち、スイッチング損失を低減できる。また、図19(b)の状態でスイッチング素子S2をターンオンさせることにより、スイッチング素子S2のターンオン時の電流、すなわち、スイッチング損失を低減できる。 By turning off the switching element S4 in the state of FIG. 19A, the current at the time of turning off the switching element S4, that is, the switching loss can be reduced. Further, by turning on the switching element S2 in the state of FIG. 19B, the current when the switching element S2 is turned on, that is, the switching loss can be reduced.
したがって、電流I(L1)の下降開始タイミング(極大点)と、電流I(L2)の上昇タイミング(極小点)とが重なるように、電流位相、すなわち、キャリア波CWa,CWbの位相差φを調整する。これにより、図18の時刻Tbにおいて、スイッチング素子S2がターンオンされるとともに、スイッチング素子S4がターンオフされる。 Therefore, the current phase, that is, the phase difference φ between the carrier waves CWa and CWb is set so that the falling start timing (maximum point) of the current I (L1) and the rising timing (minimum point) of the current I (L2) overlap. adjust. Accordingly, at time Tb in FIG. 18, the switching element S2 is turned on and the switching element S4 is turned off.
再び図18を参照して、時刻Tcでは、スイッチング素子S1がターンオフされるとともに、スイッチング素子S4がターンオンされる。これにより、直流電源10a,10bの各々に対して昇圧チョッパ回路の下アーム素子がオンされた状態となる。これにより、上述した時刻Ta以前の状態が再現されて、電流I(L1)およびI(L2)の両方が上昇する。
Referring to FIG. 18 again, at time Tc, switching element S1 is turned off and switching element S4 is turned on. As a result, the lower arm element of the step-up chopper circuit is turned on for each of the
図20には、図18に示した電流位相におけるスイッチング素子S2,S4の電流波形が示される。図20(a)には、スイッチング素子S2の電流I(S2)の波形が示され、図20(b)には、スイッチング素子S4の電流I(S4)の波形が示される。 FIG. 20 shows current waveforms of the switching elements S2 and S4 in the current phase shown in FIG. FIG. 20A shows a waveform of the current I (S2) of the switching element S2, and FIG. 20B shows a waveform of the current I (S4) of the switching element S4.
図20(a)を参照して、電流I(S2)は、時刻Taまでの期間および時刻Tc以降の期間では、I(S2)=I(L2)となる。時刻Ta〜Tbの期間では、スイッチング素子S2がオフされるので、I(S2)=0である。そして、時刻Tb〜Tcの期間では、図19(b)に示したように、I(S2)=−(I(L1)−I(L2))となる。 Referring to FIG. 20A, current I (S2) is I (S2) = I (L2) in the period up to time Ta and the period after time Tc. In the period from time Ta to Tb, since the switching element S2 is turned off, I (S2) = 0. In the period from time Tb to Tc, as shown in FIG. 19B, I (S2) = − (I (L1) −I (L2)).
図20(b)を参照して、電流I(S4)は、時刻Taまでの期間および時刻Tc以降の期間では、I(S4)=I(L1)となる。時刻Ta〜Tbの期間では、図19(a)に示したように、I(S4)=−(I(L2)−I(L1))となる。そして、時刻Tb〜Tcの期間では、スイッチング素子S4がオフされるので、I(S4)=0である。 Referring to FIG. 20B, current I (S4) is I (S4) = I (L1) in the period up to time Ta and the period after time Tc. In the period from time Ta to Tb, as shown in FIG. 19A, I (S4) = − (I (L2) −I (L1)). In the period from time Tb to Tc, the switching element S4 is turned off, so that I (S4) = 0.
図21には、図18と比較するための、図18と同等のデューティ比の下でキャリア波間の位相差φ=0としたときの電流位相が示される。 FIG. 21 shows a current phase when the phase difference between carrier waves is set to φ = 0 under the same duty ratio as in FIG. 18 for comparison with FIG.
図21を参照して、キャリア波CWa,CWbの位相差φ=0のときには、電流I(L1),I(L2)が上昇/下降するタイミング(Tx,Ty,Tz,Tw)はそれぞれ別個のものとなる。 Referring to FIG. 21, when the phase difference φ = 0 between carrier waves CWa and CWb, the timings (Tx, Ty, Tz, Tw) at which currents I (L1) and I (L2) rise / fall are different. It will be a thing.
具体的には、時刻Tx以前での、スイッチング素子S1がオフしスイッチング素子S2〜S4がオンしている状態では、電流I(L1)およびI(L2)の両方が上昇する。そして、時刻Txでスイッチング素子S4がターンオフすることによって、電流I(L1)が下降を開始する。スイッチング素子S1は、スイッチング素子S4のターンオフと入替わりにターンオンする。 Specifically, in a state where switching element S1 is turned off and switching elements S2 to S4 are turned on before time Tx, both currents I (L1) and I (L2) rise. Then, the switching element S4 is turned off at time Tx, whereby the current I (L1) starts to decrease. The switching element S1 is turned on instead of the switching element S4 being turned off.
そして、時刻Tyでは、スイッチング素子S3がターンオフすることによって、電流I(L2)が下降を開始する。スイッチング素子S4は、スイッチング素子S3のターンオフと入替わりにターンオンする。これにより、電流I(L1)およびI(L2)の両方が下降する。 At time Ty, the switching element S3 is turned off, and the current I (L2) starts to decrease. The switching element S4 is turned on instead of the switching element S3 being turned off. As a result, both currents I (L1) and I (L2) drop.
時刻Tzでは、スイッチング素子S2がターンオフするとともに、スイッチング素子S
3がターンオンする。これにより、直流電源10aに対して昇圧チョッパ回路の下アーム素子がオンした状態となるので、電流I(L1)が再び上昇する。さらに、時刻Twでは、スイッチング素子S1がターンオフするとともに、スイッチング素子S2がターンオンする。これにより、時刻Tx以前の状態が再現されるので、電流I(L1)およびI(L2)の両方が上昇する。
At time Tz, the switching element S2 is turned off and the switching element S2 is turned off.
3 turns on. As a result, the lower arm element of the step-up chopper circuit is turned on with respect to the
図22には、図21に示した電流位相におけるスイッチング素子S2,S4の電流波形が示される。図22(a)には、スイッチング素子S2の電流I(S2)の波形が示され、図22(b)には、スイッチング素子S4の電流I(S4)の波形が示される。 FIG. 22 shows current waveforms of switching elements S2 and S4 in the current phase shown in FIG. FIG. 22A shows the waveform of the current I (S2) of the switching element S2, and FIG. 22B shows the waveform of the current I (S4) of the switching element S4.
図22(a)を参照して、電流I(S2)は、時刻Txまでの期間および時刻Tw以降の期間では、I(S2)=I(L2)となる。時刻Tx〜Tyの期間では、図19(b)と同様の電流経路が形成されるので、I(S2)=−(I(L1)−I(L2))となる。そして、時刻Ty〜Tzの期間では、直流電源10aに対する上アーム素子として動作するので、I(S2)=−I(L1)となる。電流I(L1),I(L2)の両方が下降する時刻Ty〜Tzの期間では、スイッチング素子S2は直流電源10aに対して上アーム素子として動作するので、I(S2)=−I(L1)となる。時刻Tz〜Twの期間では、スイッチング素子S2がオフされるので、I(S2)=0である。
Referring to FIG. 22A, current I (S2) is I (S2) = I (L2) in the period up to time Tx and the period after time Tw. In the period from time Tx to Ty, a current path similar to that in FIG. 19B is formed, and therefore I (S2) = − (I (L1) −I (L2)). Then, during the period from time Ty to Tz, it operates as an upper arm element for the
図22(b)を参照して、電流I(S4)は、時刻Txまでの期間および時刻Tw以降の期間では、I(S4)=I(L1)となる。時刻Tx〜Tyの期間では、スイッチング素子S4がオフされるので、I(S4)=0である。電流I(L1),I(L2)の両方が下降する時刻Ty〜Tzの期間では、スイッチング素子S4は直流電源10bに対する上アーム素子として動作するので、I(S4)=−I(L2)となる。時刻Tz〜Twの間では、図19(a)と同様の電流経路が形成されるので、I(S2)=−(I(L2)−I(L1))となる。
Referring to FIG. 22B, current I (S4) is I (S4) = I (L1) in the period up to time Tx and the period after time Tw. In the period from time Tx to Ty, the switching element S4 is turned off, so that I (S4) = 0. Since the switching element S4 operates as an upper arm element with respect to the
図20(a)の時刻Tbで生じる電流I(S2)と、図22(a)の時刻Twで生じる電流I(S2)との比較から、図18の電流位相となるように位相差φを調整することによって、スイッチング素子S2のターンオン電流、すなわち、ターンオン時のスイッチング損失が低減されることが理解される。さらに、図20(a)の時刻Tb〜Tcでの電流I(S2)と、図22(a)の時刻Ty〜Tzでの電流I(S2)との比較から、スイッチング素子S2の導通損失についても低減されることが理解される。 From the comparison between the current I (S2) generated at time Tb in FIG. 20A and the current I (S2) generated at time Tw in FIG. 22A, the phase difference φ is set so as to be the current phase in FIG. It is understood that by adjusting, the turn-on current of the switching element S2, that is, the switching loss at the time of turn-on is reduced. Further, from the comparison of the current I (S2) at times Tb to Tc in FIG. 20A and the current I (S2) at times Ty to Tz in FIG. Is also reduced.
同様に、図20(b)の時刻Tbでの電流I(S4)と、図22(b)の時刻Txでの電流I(S4)との比較から、図18の電流位相となるように位相差φを調整することによって、スイッチング素子S4のターンオフ電流、すなわち、ターンオフ時のスイッチング損失が低減されることが理解される。さらに、図20(b)の時刻Ta〜Tbでの電流I(S4)と、図22(a)の時刻Ty〜Tzでの電流I(S4)との比較から、スイッチング素子S4の導通損失についても低減されることが理解される
このように、キャリア波CWa,CWbの間に位相差φを設けることにより、スイッチング素子S1〜S4での損失を低減できる。図18に示したように、直流電源10aおよび20の両方が力行となる状態では、電流I(L1)の下降開始タイミング(極大点)と、電流I(L2)の上昇タイミング(極小点)が重なるように、すなわち、スイッチング素子S2のターンオンタイミングと、スイッチング素子S4のターンオフタイミングとが一致するように、位相差φを設定することによって、スイッチング素子S1〜S4での損失が抑制される。
Similarly, from the comparison between the current I (S4) at time Tb in FIG. 20B and the current I (S4) at time Tx in FIG. 22B, the current phase in FIG. It is understood that by adjusting the phase difference φ, the turn-off current of the switching element S4, that is, the switching loss at the time of turn-off is reduced. Furthermore, from the comparison between the current I (S4) at time Ta to Tb in FIG. 20B and the current I (S4) at time Ty to Tz in FIG. Thus, the loss in the switching elements S1 to S4 can be reduced by providing the phase difference φ between the carrier waves CWa and CWb. As shown in FIG. 18, in the state where both
この結果、直流電源10aおよび20と電力線20(負荷30)との間の直流電力変換を高効率で実行することができる。このような位相差φでは、制御パルス信号SDaの立下りタイミング(または立上りタイミング)と、制御パルス信号SDbの立上りタイミング(または立下りタイミング)とが重なることになる。言い換えると、制御パルス信号SDaのパルスの遷移タイミングと、制御パルス信号SDbのパルスの遷移タイミングとを合わせるように、位相差φを調整することが必要となる。なお、遷移タイミングとは、パルスのHレベル/Lレベルが切り換わるタイミングを示すものである。
As a result, DC power conversion between the
図15および図17からも理解されるように、制御パルス信号SDa,SDbは、デューティ比Da,Dbによって変化する。したがって、図18のような電流位相が実現できる位相差φ、すなわち、キャリア位相制御による位相差φについても、デューティ比Da,Dbに応じて決定されることが理解できる。このため、デューティ比Da,Dbと、キャリア位相制御による位相差φとの関係を予め求めるとともに、その対応関係を予めマップ(以下、「位相差マップ」とも称する)あるいは関数式(以下、「位相差算出式」とも称する)として制御装置40に記憶することが可能である。
As can be understood from FIGS. 15 and 17, the control pulse signals SDa and SDb vary depending on the duty ratios Da and Db. Therefore, it can be understood that the phase difference φ at which the current phase as shown in FIG. For this reason, the relationship between the duty ratios Da and Db and the phase difference φ by the carrier phase control is obtained in advance, and the corresponding relationship is preliminarily mapped (hereinafter also referred to as “phase difference map”) or a function equation (hereinafter referred to as “level” It can be stored in the
そして、図12および図13で説明した、PBモードにおける直流電源10a,10bでの電流制御のためのPWM制御では、算出されたデューティ比Da,Dbに基づいて、キャリア位相制御のための位相差φを算出することができる。そして、キャリア波発生部410(図13)が、算出された位相差φを有するようにキャリア波CWa,CWbを発生させることにより、スイッチング素子S1〜S4での損失を抑制した高効率のDC/DC変換を実現することができる。
In the PWM control for current control in the
図18〜図22では、直流電源10aおよび20の両方が力行の状態を説明したが、その他の状態においても、同様のキャリア位相制御が実行できる。
Although FIGS. 18-22 demonstrated the state where both
図23は、直流電源の各動作状態における本発明の実施の形態1に従うキャリア位相制御を説明するための図表である
図23を参照して、状態Aでは、上述した、直流電源10aおよび10bの両方が力行状態である。図18に示したように、電流I(L1)の下降タイミング(極大点)と、電流I(L2)の上昇タイミング(極小点)とが図中のTbで重なるような電流位相となるように、キャリア波の位相差φを調整する。これにより、Tbにおけるスイッチング素子S2のターンオン損失およびスイッチング素子S4のターンオフ損失を低減できる。さらに、上述のように、Ta〜Tbの期間におけるスイッチング素子S4の導通損失および、Tb〜Tcの期間におけるスイッチング素子S2の導通損失を低減することができる。
FIG. 23 is a chart for illustrating carrier phase control according to the first embodiment of the present invention in each operation state of the DC power supply. Referring to FIG. 23, in state A, the above-described
状態Bでは、直流電源10aおよび10bの両方が回生状態である。この状態では、電流I(L1)の上昇タイミング(極小点)と、電流I(L2)の下降タイミング(極大点)とが図中のTbで重なるような電流位相となるように、キャリア波の位相差φを調整する。これにより、Tbにおけるスイッチング素子S4のターンオン損失およびスイッチング素子S2のターンオフ損失を低減できる。さらに、上述のように、Ta〜Tbの期間におけるスイッチング素子S2の導通損失および、Tb〜Tcの期間におけるスイッチング素子S4の導通損失を低減することができる。
In state B, both
状態Cでは、直流電源10aが回生状態である一方で、直流電源10bは力行状態である。この状態では、電流I(L1)の下降タイミング(極大点)と、電流I(L2)の下降タイミング(極小点)とが図中のTaで重なるような電流位相となるように、キャリア波の位相差φを調整する。これにより、Taにおけるスイッチング素子S3のターンオン損失およびスイッチング素子S1のターンオフ損失を低減できる。さらに、上述のように、Ta〜Tbの期間におけるスイッチング素子S1の導通損失および、Tc〜Taの期間におけるスイッチング素子S3の導通損失を低減することができる。
In state C,
さらに、状態Dでは、直流電源10aが力行状態である一方で、直流電源10bは回生状態である。この状態では、電流I(L1)の上昇タイミングと、電流I(L2)の上昇タイミングとが図中のTcで重なるような電流位相となるように、キャリア波の位相差φを調整する。これにより、Tcにおけるスイッチング素子S1のターンオン損失およびスイッチング素子S3のターンオフ損失を低減できる。さらに、上述のように、Tb〜Tcの期間におけるスイッチング素子S1の導通損失および、Tc〜Taの期間におけるスイッチング素子S3の導通損失を低減することができる。
Furthermore, in the state D, the
このように、直流電源10aおよび10bの力行/回生状態の組合せによって、スイッチング素子S1〜S4での損失を低減するための位相差φが異なる。したがって、力行/回生状態の組合せ(図23での状態A〜D)ごとに、上述した、位相差マップまたは位相差算出式を設定することが好ましい。
Thus, the phase difference φ for reducing the loss in the switching elements S1 to S4 differs depending on the combination of the power running / regenerative state of the
このように、本実施の形態に従う電力変換器50では、図12および図13に示された制御演算に従う、出力電圧VHを電圧指令値VH*に制御するためのPBモードでのDC/DC変換において、キャリア波発生部410(図13)によるキャリア位相制御を組み合わせることができる。これにより、出力電圧VHの電圧偏差を電力指令値に変換して各直流電源10a,10bの出力を電流制御する際に、スイッチング素子S1〜S4の損失が低減された高効率のDC/DC変換を実行することができる。
Thus, in
[実施の形態2]
実施の形態1では、図12および図13の制御構成に従うPBモードにおける制御動作について説明した。図3に示したように、本実施の形態1に従う電力変換器50には、出力電圧VHが電圧指令値VH*へ制御される昇圧モードとして、PBモードの他にも、aBモード、bBモードおよびSBモードが存在する。実施の形態2では、これらの動作モードにおける本実施の形態に従う電力変換器制御を説明する。
[Embodiment 2]
In the first embodiment, the control operation in the PB mode according to the control configuration of FIGS. 12 and 13 has been described. As shown in FIG. 3, in
aBモード、bBモードおよびSBモードについても、実施の形態1で説明した図12および図13に従う制御構成を共有して、出力電圧VHが電流指令値VH*へ制御される。 Also in the aB mode, bB mode, and SB mode, the output voltage VH is controlled to the current command value VH * by sharing the control configuration according to FIGS. 12 and 13 described in the first embodiment.
図24は、昇圧モードに属する各動作モードにおける制御信号および制御データの設定を説明する図表である。 FIG. 24 is a table for explaining setting of control signals and control data in each operation mode belonging to the boost mode.
図24を参照して、昇圧モードにおける各動作モードでは、図12および図13に示された制御構成が共有される。そして、電力分配比k、電流フィードバック制御の実行対象となる直流電源、および制御信号SG1〜SG4の演算ロジックを変更することにより、動作モードの違いに対応している。 Referring to FIG. 24, the control configurations shown in FIGS. 12 and 13 are shared in each operation mode in the boost mode. Then, by changing the power distribution ratio k, the DC power source to be subjected to the current feedback control, and the arithmetic logic of the control signals SG1 to SG4, the operation mode is dealt with.
PBモードでは、実施の形態1で説明したように、電力分配比kは、0≦k≦1.0の範囲内で任意に設定することができるとともに、循環電力値Prについても制御上は任意の値で設定することができる。上述のように、PBモードでは、出力電圧VHを制御するための電力指令値に基づいて設定された電流指令値Ia*,Ib*に従って、直流電源10a,10bの両方の電流Ia,Ibが制御される。
In the PB mode, as described in the first embodiment, the power distribution ratio k can be arbitrarily set within the range of 0 ≦ k ≦ 1.0, and the circulating power value Pr is also arbitrary in terms of control. The value can be set. As described above, in the PB mode, both currents Ia and Ib of
(aBモードの制御動作)
aBモードでは、図7(a),(b)に示すスイッチング動作によって、スイッチング素子S1〜S4が形成する昇圧チョッパ回路によって、直流電源10bを不使用とする一方で、直流電源10aおよび電力線20(負荷30)の間で双方向のDC/DC変換が実行される。したがって、aBモードでは、直流電源10aの出力を制御するためのデューティ比Daに基づく制御パルス信号SDaに従って、スイッチング素子S1〜S4が制御される。具体的には、図7(a),(b)に示した昇圧チョッパ回路の下アーム素子を構成するスイッチング素子S3およびS4は、制御パルス信号SDaに従って共通にオンオフ制御される。同様に、昇圧チョッパ回路の上アーム素子を構成するスイッチング素子S1およびS2は、制御パルス信号/SDaに従って共通にオンオフ制御される。
(Control operation in aB mode)
In the aB mode, the
図24ならびに図12を参照して、aBモードにおいても、PBモードと同様に、偏差演算部210、制御演算部220および、リミッタ230によって、出力電圧VHの電圧偏差ΔVHに基づいて総電力指令値PH*が設定される。なお、直流電源10bは不使用とされるので、リミッタ230に与えられる電力上限値PHmaxおよび電力下限値PHminは、直流電源10aの電力上限値Pamaxおよび電力下限値Paminと同等に設定することができる。これに対応して、aBモードでは、負荷30の動作指令値は、Pamin≦PL≦Pamaxとなる範囲内に制限して生成される。
24 and 12, in the aB mode, as in the PB mode, the total power command value is calculated based on the voltage deviation ΔVH of the output voltage VH by the
aBモードでは、直流電源10bが非使用(充放電回避)とされるので、循環電力Pr=0に固定される。さらに、電力分配比k=1.0に固定することにより、電力指令値Pa*=PH*に設定される一方で、電力指令値Pb*=0に設定される。この際に、リミッタ260によっても、電力指令値Pa*がPamax〜Paminの範囲から外れないように、すなわち、直流電源10aに過電力が生じないように保護することができる。したがって、aBモードにおいては、リミッタ230および260の一方を非作動とすることも可能である。
In the aB mode, the
さらに、図13の構成において、電流フィードバック制御は、直流電源10aに対してのみ実行される。すなわち、電流制御部300は、PBモードと同様に、電力指令値Pa*に従って設定された電流指令値Ia*と電流Iaの検出値との電流偏差に基づく式(6)に示されたフィードバック制御と、式(7)に示された電圧比に基づくフィードフォワード制御とによって、デューティ比Daを算出する(Da=Dfba+Dfba)。
Furthermore, in the configuration of FIG. 13, the current feedback control is executed only for the
これに対して、aBモードでは、上述のように制御パルス信号SDbは不要であるので、電流制御部310の動作は停止することができる。すなわち、デューティ比Dbの演算は停止される。
In contrast, in the aB mode, the control pulse signal SDb is unnecessary as described above, and thus the operation of the
図25には、aBモードでの電源システム内のパワーフローを説明するための概念図が示される。 FIG. 25 is a conceptual diagram for explaining the power flow in the power supply system in the aB mode.
図25を参照して、aBモードでは、出力電圧VHを電圧指令値VH*に制御するための電力指令値PH*は、全て直流電源10aに分配される。すなわち、負荷30に対して入出力される電力PLは、直流電源10aのみによってカバーされる。また、循環電力値Pr=0に固定されるため、直流電源10a,10bの間での充放電は生じない。
Referring to FIG. 25, in the aB mode, power command value PH * for controlling output voltage VH to voltage command value VH * is all distributed to
aBモードにおいても、負荷電力PLおよび電力指令値Pa*がリミッタ260および/または290によってPamax〜Paminの範囲内に確実に制限される。このため、単独使用する直流電源10aを過電力から保護できる。また、aBモードにおいて、直流電源10aの電流Iaのフィードバック制御によってデューティ比Daを演算することにより、出力電力VHのフィードバック制御のみによってデューティ比Daを演算する制御と比較して、電圧偏差ΔVHを速やかに解消することができる。
Even in the aB mode, the load power PL and the power command value Pa * are reliably limited within the range of Pamax to Pamin by the
(bBモードの制御動作)
bBモードでは、図8(a),(b)に示すスイッチング動作によって、スイッチング素子S1〜S4が形成する昇圧チョッパ回路によって、直流電源10aを不使用とする一方で、直流電源10bおよび負荷30の間で双方向のDC/DC変換が実行される。したがって、bBモードでは、直流電源10bの出力を制御するためのデューティ比Dbに基づく制御パルス信号SDbに従って、スイッチング素子S1〜S4が制御される。具体的には、図8(a),(b)に示した昇圧チョッパ回路の下アーム素子を構成するスイッチング素子S2およびS3は、制御パルス信号SDbに従って共通にオンオフ制御される。同様に、昇圧チョッパ回路の上アーム素子を構成するスイッチング素子S1およびS4は、制御パルス信号/SDbに従って共通にオンオフ制御される
図24ならびに図12を参照して、bBモードにおいても、PBモードおよびaBモードと同様に、出力電圧VHの電圧偏差ΔVHに基づいて総電力指令値PH*が設定される。bBモードでは直流電源10aは不使用とされるので、リミッタ230に与えられる電力上限値PHmaxおよび電力下限値PHminは、直流電源10bの電力上限値Pbmaxおよび電力下限値Pbminと同等に設定される。同様に、循環電力Pr=0に固定される。
(Control operation in bB mode)
In the bB mode, the
さらに、電力分配比k=0に固定することにより、電力指令値Pb*=PH*に設定される一方で、電力指令値Pa*=0に設定される。この際には、リミッタ260による制限は不要である。すなわち、bBモードにおいては、リミッタ230によって、直接直流電源10bを過電力から保護することができる。
Further, by fixing the power distribution ratio k = 0, the power command value Pb * = PH * is set while the power command value Pa * = 0. In this case, the
さらに、図13の構成において、電流フィードバック制御は、直流電源10bに対してのみ実行される。すなわち、電流制御部310は、PBモードと同様に、電力指令値Pb*に従って設定された電流指令値Ib*と電流Ibの検出値との電流偏差に基づく式(8)に示されたフィードバック制御と、式(9)に示された電圧比に基づくフィードフォワード制御とによって、デューティ比Dbを算出する(Db=Dfbb+Dfbb)。
Further, in the configuration of FIG. 13, the current feedback control is executed only for the
これに対して、bBモードでは、上述のように制御パルス信号SDaは不要であるので、電流制御部300の動作は停止することができる。すなわち、デューティ比Daの演算は停止される。
On the other hand, in the bB mode, the control pulse signal SDa is unnecessary as described above, and thus the operation of the
図26には、bBモードでの電源システム内のパワーフローを説明するための概念図が示される。 FIG. 26 is a conceptual diagram for explaining the power flow in the power supply system in the bB mode.
図26を参照して、bBモードでは、出力電圧VHを電圧指令値VH*に制御するために必要な電力指令値PH*は、全て直流電源10bに分配される。すなわち、負荷30に対して入出力される電力PLは、直流電源10bのみによってカバーされる。また、循環電力値Pr=0に固定されるため、直流電源10a,10bの間での充放電は生じない。
Referring to FIG. 26, in the bB mode, power command value PH * necessary for controlling output voltage VH to voltage command value VH * is all distributed to
bBモードにおいても、リミッタ230に与えられる電力上限値PHmaxおよび電力下限値PHminを、直流電源10bの電力上限値Pbmaxおよび電力下限値Pbminと同等に設定することができる。これにより、電力指令値Pb*がPbmax〜Pbminの範囲内に確実に制限される。また、bBモードでは、負荷30の動作指令値は、Pbmin≦PL≦Pbmaxとなる範囲内に制限して生成されることになる。この結果、単独使用する直流電源10bを過電力から保護できる。また、bBモードにおいて、直流電源10bの電流Ibをフィードバック制御することにより、直流電圧VHを直接フィードバック制御によって解消する制御と比較して、発生した電圧偏差ΔVHを速やかに解消することができる。
Also in the bB mode, the power upper limit value PHmax and the power lower limit value PHmin given to the
(SBモードの制御動作)
次に、SBモードにおける制御動作について説明する。
(SB mode control operation)
Next, the control operation in the SB mode will be described.
図27には、SBモードでの電源システム内のパワーフローを説明するための概念図が示される。 FIG. 27 is a conceptual diagram for explaining the power flow in the power supply system in the SB mode.
図27を参照して、SBモードでは、直流電源10aおよび10bが直列接続された状態で、電力線20(負荷30)との間で双方向のDC/DC変換が実行される。したがって、直流電源10aおよび直流電源10bを流れる電流は共通となる(Ia=Ib)。このため、直流電源10aの出力電力Paおよび直流電源10bの出力電力Pbを直接制御することができない。
Referring to FIG. 27, in the SB mode, bidirectional DC / DC conversion is performed with power line 20 (load 30) with
電力Pa,Pbの比は、電圧Va,Vbの比によって、下記(10)式に従って自動的に決まる。 The ratio between the electric power Pa and Pb is automatically determined according to the following equation (10) depending on the ratio between the voltages Va and Vb.
Pa:Pb=Va:Vb …(10)
また、両直流電源からの出力電力の和(Pa+Pb)によって電力線20へ入出力される電力PHが得られることは、PBモードと同様である(PH=Pa+Pb)。
Pa: Pb = Va: Vb (10)
Further, the power PH input / output to / from the
基本的には、SBモードでは、直流電圧(Va+Vb)と、出力電圧VHとの間のDC/DC変換が、図10に示された昇圧チョッパ回路によって実行される。このため、図28に示されるように、上述の式(3)に示されたデューティ比Dcに従って、下アーム素子を構成するスイッチング素子S2,S4のペアがオンされる期間と、上アーム素子を構成するスイッチング素子S1がオンされる期間とが相補的に設けられる。すなわち、デューティ比Dcとキャリア波との比較によって生成される制御パルス信号SDcが、制御信号SG2,SG4とされる。同様に、制御信号SG1は、制御パルス信号SDcを反転した制御パルス信号/SDcによって得られる。制御信号SG3は、スイッチング素子S3のオンを維持するために、Hレベルに固定される。 Basically, in the SB mode, DC / DC conversion between the DC voltage (Va + Vb) and the output voltage VH is executed by the boost chopper circuit shown in FIG. For this reason, as shown in FIG. 28, according to the duty ratio Dc shown in the above equation (3), the period during which the pair of switching elements S2 and S4 constituting the lower arm element is turned on, and the upper arm element A period in which the switching element S1 is turned on is complementarily provided. That is, the control pulse signal SDc generated by comparing the duty ratio Dc and the carrier wave is set as the control signals SG2 and SG4. Similarly, the control signal SG1 is obtained by a control pulse signal / SDc obtained by inverting the control pulse signal SDc. Control signal SG3 is fixed at H level in order to keep switching element S3 on.
実施の形態2に従う電力変換器制御では、SBモードにおいても、実施の形態1で説明した図12および図13に従う制御構成を共有して、出力電圧VHが電流指令値VH*へ制御される。さらに、実施の形態1で説明したキャリア位相差制御を組み合わせることによって、図13の制御パルス信号SDa(/SDa)およびSDb(/SDb)を用いて、SBモードにおける制御信号SG1〜SG4が生成される。 In the power converter control according to the second embodiment, the output voltage VH is controlled to the current command value VH * by sharing the control configuration according to FIGS. 12 and 13 described in the first embodiment even in the SB mode. Further, by combining the carrier phase difference control described in the first embodiment, control signals SG1 to SG4 in the SB mode are generated using control pulse signals SDa (/ SDa) and SDb (/ SDb) in FIG. The
再び図24および図12を参照して、SBモードでは、電力分配比kは、式(10)に沿って求められる式(11)に従って、直流電源10a,10bの電圧Va,Vbの現在値(検出値)に基づいて設定される。
Referring to FIGS. 24 and 12 again, in the SB mode, the power distribution ratio k is the current value of the voltages Va and Vb of the
k=Va/(Va+Vb) …(11)
また、SBモードでは、直流電源10a,10b間での充放電はできないので、循環電力値Pr=0に設定される。
k = Va / (Va + Vb) (11)
In the SB mode, charging / discharging between the
これにより、図12の構成において、SBモードと同様に、出力電圧VHの電圧偏差ΔVHに基づいて総電力指令値PH*が設定される。総電力指令値PH*は、リミッタ230によって、PHmax〜PHminの範囲内に設定することができる。さらに、式(11)に従って、直列接続された直流電源10a,10bの間での、現在の電圧Va,Vbに基づく電力分配比kに従って、総電力指令値PH*が、電力指令値Pa*およびPb*に分配される。この際に、リミッタ260によって、電力指令値Pa*は、Pamax〜Paminの範囲内に制限される。
Thus, in the configuration of FIG. 12, the total power command value PH * is set based on the voltage deviation ΔVH of the output voltage VH, as in the SB mode. Total power command value PH * can be set within a range of PHmax to PHmin by
図24に示されるように、SBモードでは、Ia=Ibのため電流フィードバック制御は、直流電源10a,10bの一方のみで実行する。たとえば、直接電力指令値を制限することが可能である、すなわち、厳格に過電力から保護される直流電源10aに対して電流フィードバック制御が実行される。
As shown in FIG. 24, in the SB mode, since Ia = Ib, the current feedback control is executed by only one of the
再び図13を参照して、電流制御部300は、PBモードと同様に、電力指令値Pa*に従って設定された電流指令値Ia*と電流Iaの検出値との電流偏差に基づく式(6)に示されたフィードバック制御と、式(7)に示された電圧比に基づくフィードフォワード制御とによって、デューティ比Daを算出する(Da=Dfba+Dfba)。
Referring to FIG. 13 again, as in the PB mode,
一方、電流制御部310では、制御演算部316における制御ゲイン、具体的には、式(8)中のKp,Kiを零とすることによって、電流フィードバック制御が非実行とされる。したがって、電流制御部310は、電圧Vbに基づくフィードフォワード制御のみによって、デューティ比Dbを算出する(Db=Dffb)。FF制御量Dffbは、式(9)に従って設定することができる。
On the other hand, in the
PWM制御部400は、電流制御部300,310によって設定されたデューティ比Da,Db、ならびに、キャリア波発生部410からのキャリア波CWa,CWbに基づくパルス幅変調制御によって、スイッチング素子S1〜S4の制御信号SG1〜SG4を生成する。
The
SBモードでは、制御パルス信号SDa(/SDa)およびSDb(/SDb)を用いて、制御信号SG1〜SG4を生成するために、以下に説明するようなキャリア位相差制御が実行される。 In the SB mode, carrier phase difference control as described below is executed in order to generate control signals SG1 to SG4 using control pulse signals SDa (/ SDa) and SDb (/ SDb).
図29に示されるように、SBモードでは直流電源10aおよび10bが直列に接続されるので、直流電源10aおよび10bの両方が力行となる状態(図23での状態A)および直流電源10aおよび10bの両方が回生となる状態(図23の状態B)のいずれかの状態しか存在しない。
As shown in FIG. 29, since
したがって、SBモードにおける制御動作では、キャリア波間の位相差φは、図23の状態A,Bに示されるように、スイッチング素子S2のターンオンとスイッチング素子S4のターンオフとが重なるように、あるいは、スイッチング素子S4のターンオンとスイッチング素子S2のターンオフとが重なるように設定される。 Therefore, in the control operation in the SB mode, the phase difference φ between the carrier waves is switched so that the turn-on of the switching element S2 and the turn-off of the switching element S4 overlap as shown in the states A and B of FIG. It is set so that the turn-on of the element S4 and the turn-off of the switching element S2 overlap.
すなわち、制御パルス信号SDaの立下りタイミングと制御パルス信号SDbの立上りタイミング、または、制御パルス信号SDaの立上りタイミングと制御パルス信号SDbの立下りタイミングとが重なるように、キャリア波CWa,CWbの位相差φを設定することによって、図23の状態A,Bに示した電流位相が実現されることになる。 That is, the positions of the carrier waves CWa and CWb are such that the falling timing of the control pulse signal SDa and the rising timing of the control pulse signal SDb, or the rising timing of the control pulse signal SDa and the falling timing of the control pulse signal SDb overlap. By setting the phase difference φ, the current phases shown in the states A and B in FIG. 23 are realized.
このときのデューティ比Da,Dbを考える。式(1)を変形することにより、Daについて下記(12)式が得られる。 Consider the duty ratios Da and Db at this time. By transforming equation (1), the following equation (12) is obtained for Da.
Da=(VH−Va)/VH …(12)
同様に、式(2)を変形することにより、Dbについて下記(13)式が得られる。
Da = (VH−Va) / VH (12)
Similarly, the following equation (13) is obtained for Db by modifying equation (2).
Db=(VH−Vb)/VH …(13)
図28に示されるように、PBモードにおける制御信号SG3は、制御パルス信号SDaおよびSDbの論理和に基づいて生成される。したがって、制御パルス信号SDaの立下り(または立上り)タイミングと、制御パルス信号SDbの立上り(または立下り)タイミングとが重なるように位相差φを設定すると、VH>(Va+Vb)が成立するとき、PBモードにおける制御信号SG3のHレベル期間の比率が1.0を超えることが理解される。すなわち、VH>(Va+Vb)のときには、デューティ比Da,DbによるPBモードと共通のPWM制御によっても、制御信号SG3がHレベルに固定される。
Db = (VH−Vb) / VH (13)
As shown in FIG. 28, control signal SG3 in the PB mode is generated based on the logical sum of control pulse signals SDa and SDb. Therefore, when the phase difference φ is set so that the falling (or rising) timing of the control pulse signal SDa and the rising (or falling) timing of the control pulse signal SDb overlap, when VH> (Va + Vb) is satisfied, It is understood that the ratio of the H level period of the control signal SG3 in the PB mode exceeds 1.0. That is, when VH> (Va + Vb), the control signal SG3 is fixed to the H level also by PWM control common to the PB mode with the duty ratios Da and Db.
図30には、キャリア位相制御を適用したときのSBモードにおける制御パルス信号を示す波形図が示される。 FIG. 30 is a waveform diagram showing a control pulse signal in the SB mode when carrier phase control is applied.
図28に示されるように、PBモードにおける制御信号SG1は、制御パルス信号/SDaおよび/SDbの論理和に基づいて生成される。 As shown in FIG. 28, control signal SG1 in the PB mode is generated based on the logical sum of control pulse signals / SDa and / SDb.
図30を参照して、上述のように位相差φを設定すると、制御パルス信号/SDaの立上りタイミングと、制御パルス信号/SDbの立上りタイミングとが重なる。このため、制御信号SG1のデューティ比DSG1=(1−Da)+(1−Db)で示される。すなわち、DSG1は、下記(14)式で示される。 Referring to FIG. 30, when phase difference φ is set as described above, the rising timing of control pulse signal / SDa and the rising timing of control pulse signal / SDb overlap. Therefore, the duty ratio DSG1 of the control signal SG1 = (1−Da) + (1−Db). That is, DSG1 is expressed by the following equation (14).
DSG1=(Va+Vb)/VH …(14)
一方で、デューティ比Dcは、式(3)を変形することにより、下記(15)式で示される。
DSG1 = (Va + Vb) / VH (14)
On the other hand, the duty ratio Dc is expressed by the following equation (15) by modifying the equation (3).
Dc=1−(Va+Vb)/VH …(15)
したがって、図28のSBモードでの論理演算に従って、SG1=/SGcとすると、制御信号SG1のデューティ比DSG1は、下記(16)式で示される。
Dc = 1− (Va + Vb) / VH (15)
Therefore, if SG1 = / SGc according to the logical operation in the SB mode of FIG. 28, the duty ratio DSG1 of the control signal SG1 is expressed by the following equation (16).
DSG1=1−Dc=(Va+Vb)/VH …(16)
このように、上述のキャリア位相制御に従って位相差φを設定した場合には、デューティ比Da,Dbによる制御パルス信号SDa,SDbに基づく論理演算、具体的には、/SDaおよび/SDbの論理和によって、デューティ比Dcに基づく制御パルス信号/SDcとデューティ比が等しい信号を生成することができる。すなわち、制御パルス信号SDa,SDbに基づいて、SBモードにおける制御信号SG1を生成することができる。
DSG1 = 1−Dc = (Va + Vb) / VH (16)
As described above, when the phase difference φ is set according to the carrier phase control described above, the logical operation based on the control pulse signals SDa and SDb based on the duty ratios Da and Db, specifically, the logical sum of / SDa and / SDb. Thus, a signal having the same duty ratio as the control pulse signal / SDc based on the duty ratio Dc can be generated. That is, the control signal SG1 in the SB mode can be generated based on the control pulse signals SDa and SDb.
また、図28に示されるように、SBモードにおける制御信号SG2,SG4は、制御信号SG1の反転信号である。not(/SDb or /SDa)の論理演算結果は、SDaおよびSDbの論理積(SDb and SDa)となる。したがって、制御パルス信号SDcに従って設定されるべき制御信号SG2,SG4についても、制御パルス信号SDaおよびSDbの論理演算に基づいて生成することができる。 As shown in FIG. 28, the control signals SG2 and SG4 in the SB mode are inverted signals of the control signal SG1. The logical operation result of not (/ SDb or / SDa) is the logical product (SDb and SDa) of SDa and SDb. Therefore, control signals SG2 and SG4 to be set according to control pulse signal SDc can also be generated based on the logical operation of control pulse signals SDa and SDb.
このように、SBモードでは、キャリア位相制御を適用して、制御パルス信号SDa(/SDa)および制御パルス信号SDb(/SDb)の間でパルスの遷移タイミングを合わせるように、位相差φが設定される。このような位相差φを有するようにキャリア波発生部410がキャリア波CWa,CWbを生成することにより、図28に示されるように、SBモードにおける、デューティ比Dcに基づいて設定されるべき制御信号SG1〜SG4を、デューティ比Da,Dbに基づく制御パルス信号SDa,SDbから生成することが可能である。
Thus, in the SB mode, the carrier phase control is applied, and the phase difference φ is set so that the pulse transition timing is matched between the control pulse signal SDa (/ SDa) and the control pulse signal SDb (/ SDb). Is done. The
具体的には、上述のように、制御信号SG3は、制御パルス信号SDaおよびSDbの論理和によって、Hレベルに固定された信号となる。また、制御信号SG1は、制御パルス信号/SDaおよび/SDbの論理和によって、デューティ比Dcに基づくPWM制御と同等のデューティを有するように生成できる。また、SBモードにおいて、制御信号SG1と相補に設定される制御信号SG2,SG4についても、制御パルス信号SDaおよびSDbの論理積によって生成できる。 Specifically, as described above, control signal SG3 is a signal fixed at the H level by the logical sum of control pulse signals SDa and SDb. Control signal SG1 can be generated to have a duty equivalent to that of PWM control based on duty ratio Dc by the logical sum of control pulse signals / SDa and / SDb. In the SB mode, the control signals SG2 and SG4 set complementarily to the control signal SG1 can also be generated by the logical product of the control pulse signals SDa and SDb.
なお、SBモードにおける位相差φについても、PBモードにおけるキャリア位相制御と同様に、予め設定された、デューティ比Da,Dbと位相差φとの関係を記憶する位相差マップないし位相差算出式に従って、SBモードにおいて算出されたデューティ比Da,Db(図13)に基づいて算出することができる。 Note that the phase difference φ in the SB mode also follows a preset phase difference map or phase difference calculation formula that stores the relationship between the duty ratios Da and Db and the phase difference φ, as in the carrier phase control in the PB mode. , And can be calculated based on the duty ratios Da and Db (FIG. 13) calculated in the SB mode.
図31には、本実施の形態2に従う電力変換器制御におけるPBモードおよびSBモードの動作例を示す波形図が示される。 FIG. 31 is a waveform diagram showing an operation example of the PB mode and the SB mode in the power converter control according to the second embodiment.
図31を参照して、キャリア波CWaの山でPBモードからSBへの切替指令が発せられる。切替指令の発生前では、直流電源10a,10bのそれぞれの電流制御によって算出されたデューティ比Da,Dbに基づいて、制御信号SG1〜SG4が生成される。
Referring to FIG. 31, a command for switching from PB mode to SB is issued at the peak of carrier wave CWa. Before the switching command is generated, control signals SG1 to SG4 are generated based on the duty ratios Da and Db calculated by the current control of each of the
切替指令が発せられると、図28に示した論理演算式に従って、デューティ比Dcを新たに算出することなく、その時点での制御パルス信号SDa,SDbに基づいて、即座にSBモードでの制御信号SG1〜SG4を生成することができる。 When the switching command is issued, the control signal in the SB mode is immediately calculated based on the control pulse signals SDa and SDb at that time without newly calculating the duty ratio Dc according to the logical operation expression shown in FIG. SG1 to SG4 can be generated.
このため、PBモードを始めとする昇圧モードに属する他の動作モードと共通に、デューティ比Da,Dbを用いてSBモードにおける制御信号SG1〜SG4を生成することができる。特に、図31で説明したように、動作モードの切替時に、制御遅れを発生することなく、PBモードおよびSBモードの間の切替処理を実行することができる。 Therefore, the control signals SG1 to SG4 in the SB mode can be generated using the duty ratios Da and Db in common with other operation modes belonging to the boost mode including the PB mode. In particular, as described with reference to FIG. 31, the switching process between the PB mode and the SB mode can be executed without causing a control delay when the operation mode is switched.
このように、本実施の形態1および2に従う電力変換器制御により、図1に示した電力変換器50の制御動作について、出力電圧VHを電圧指令値VH*に制御する昇圧モードに属する各動作モード間で、図12および図13に示した制御構成を共有することができる。
As described above, with the power converter control according to the first and second embodiments, each operation belonging to the boost mode for controlling the output voltage VH to the voltage command value VH * with respect to the control operation of the
具体的には、電力分配比kや電流制御部300,310の制御ゲインを動作モード間で切替えることによって、図12および図13に従った共通の制御演算を、各動作モード間で適用することが可能となる。このため、複数の動作モードを選択的に適用する電力変換器50の制御における制御演算負荷を軽減することが可能である。
Specifically, the common control calculation according to FIGS. 12 and 13 is applied between the operation modes by switching the power distribution ratio k and the control gain of the
さらに、直流電源10aの電流フィードバック制御によってデューティ比Daを演算できるので、出力電圧VHのフィードバック制御によってデューティ比(Dc)を演算する制御と比較して、SBモードでの電圧偏差ΔVHを速やかに解消することができる。
Furthermore, since the duty ratio Da can be calculated by the current feedback control of the
なお、概略的には、VH>(Va+Vb)の領域では、SBモードの適用により電流レベルを低下させることが電源システムの効率を向上させるので、PBモードを選択することが好ましい。ただし、SBモードでは、直流電源10a,10b間の電力分配を制御することができないので、SOCの不均衡等が生じた場合や、いずれかの直流電源の出力が制限に掛かるような場合(Par>PamaxないしPar<Pamin等の場合)には、動作モードをPBモードへ切替えることが好ましい。上述のように、制御演算を各動作モード間で共通化することによって、動作モードを円滑に切替えることが可能となるので、制御性をさらに向上することができる。
In general, in the region of VH> (Va + Vb), it is preferable to select the PB mode because reducing the current level by applying the SB mode improves the efficiency of the power supply system. However, in the SB mode, since power distribution between the
[実施の形態3]
実施の形態3では、図1とは異なる構成の電力変換器に対する、本実施の形態に従う電力変換器制御の適用について説明する。
[Embodiment 3]
In the third embodiment, application of power converter control according to the present embodiment to a power converter having a configuration different from that in FIG. 1 will be described.
図32は、本発明の実施の形態3に従う電力変換器を含む電源システムの構成例を示す回路図である。 FIG. 32 is a circuit diagram showing a configuration example of a power supply system including a power converter according to the third embodiment of the present invention.
図32を参照して、実施の形態3に従う電力変換器50♯は、昇圧チョッパ回路6,7を有する。昇圧チョッパ回路6は、直流電源10aと、負荷30と接続された電力線20との間で双方向のDC/DC変換を実行する。昇圧チョッパ回路6は、スイッチング素子S5,S6およびリアクトルL1を含む。
Referring to FIG. 32,
昇圧チョッパ回路7は、直流電源10bと、直流電源10aと共通の電力線20との間で双方向のDC/DC変換を実行する。昇圧チョッパ回路7は、スイッチング素子S7,S8およびリアクトルL2を含む。
The step-up
スイッチング素子S5〜S8に対しては、逆並列ダイオードD5〜D8が配置されている。また、スイッチング素子S5〜S8は、制御装置40からの制御信号SG5〜SG8にそれぞれ応答して、オンオフを制御することが可能である。
Anti-parallel diodes D5 to D8 are arranged for switching elements S5 to S8. Further, the switching elements S5 to S8 can control on / off in response to control signals SG5 to SG8 from the
このように、電力変換器50♯は、本実施の形態に従う電力変換器50とは異なり、直流電源10aおよび10bのそれぞれに対して独立に昇圧チョッパ回路6,7が設けられた構成となっている。昇圧チョッパ回路6および7は、独立に制御することができる。
Thus,
制御装置40は、出力電圧VHを制御するために、スイッチング素子S5〜S8のオンオフを制御する制御信号SG5〜SG8を生成する。
The
図33は、図32に示された電力変換器50♯が有する複数の動作モードが示される。
図33を参照して、電力変換器50♯では、電力変換器50におけるSBモードおよびSDモードを除く、他の昇圧モードおよび直結モードを選択することができる。すなわち、電力変換器50♯の動作モードは、昇圧モードに属するPBモード、aBモードおよびbBモード、ならびに、直結モードに属するPDモード、aDモードおよびbDモードを有する。
FIG. 33 shows a plurality of operation modes possessed by
Referring to FIG. 33,
PBモードでは、昇圧チョッパ回路6,7を独立に制御することにより、実施の形態1でのPBモードと同様に制御することができる。すなわち、図12および図13の構成に従って、電力分配比k(0≦k≦1.0)および循環電力値Prを、直流電源10a,10bの状態に応じて設定することができる。これにより、図12の構成により、出力電圧VHを電圧指令値VH*に制御するための総電力指令値PH*から、電力分配比kおよび循環電力値Prを反映して、直流電源10a,10bの電力指令値Pa*,Pb*を設定することができる。
In the PB mode, by controlling the
さらに、図13の構成に従って、出力電圧VHを制御するための電力指令値に基づいて設定された電流指令値Ia*,Ib*に従って、直流電源10a,10bの両方の電流Ia,Ibを制御するように、デューティ比Da,Dbを算出することができる。昇圧チョッパ回路6,7が独立に制御されるので昇圧チョッパ回路6のスイッチング素子S5,S6の制御信号SG5,SG6は、制御パルス信号SDaに基づいて生成される。具体的には、下アーム素子を構成するスイッチング素子S6の制御信号SG6=/SGaとなり、上アーム素子を構成するスイッチング素子S5の制御信号SG5=SGaとなる。
Furthermore, according to the configuration of FIG. 13, both currents Ia and Ib of
同様に、昇圧チョッパ回路7のスイッチング素子S7,S8の制御信号SG7,SG8は、制御パルス信号SDbに基づいて生成される。具体的には、下アーム素子を構成するスイッチング素子S8の制御信号SG8=/SGbとなり、上アーム素子を構成するスイッチング素子S7の制御信号SG7=SGbとなる。
Similarly, the control signals SG7 and SG8 of the switching elements S7 and S8 of the
電力変換器50♯のPBモードにおいても、図12および図13に示された制御構成に従って、出力電圧VHの電圧偏差を電力指令値に変換して電力指令値Pa*,Pb*を設定することによって、各直流電源10a,10bの出力を電流制御することができる。さらに、リミッタ230,260により、出力電力ベースでの確実な過電力からの保護が可能となる。また、直流電源10a,10b間での電力分配比kや循環電力値Prを簡易に制御することができる。
Also in PB mode of
なお、電力変換器50♯のPBモードでは、スイッチング素子S5,S6の電流経路と、スイッチング素子S7,S8の電流経路が重なっていないので、キャリア位相制御を適用してもスイッチング素子S5〜S8の電力損失を低減することはできない。したがって、キャリア位相制御の適用は不要であり、位相差φは固定(代表的には、φ=0に固定)することができる。
In the PB mode of
aBモードでは、昇圧チョッパ回路6のみを動作させることにより、直流電源10bを不使用とする一方で、直流電源10aおよび電力線20の間での双方向のDC/DC変換によって、出力電圧VHを電圧指令値VH*へ制御することができる。すなわち、電力変換器50のaBモード(実施の形態1)と同様に、電力分配比k=1.0かつ循環電力値Pr=0とすることにより、リミッタ230または260によりPamin≦Pa*≦Pamaxの電力保護を行なった上で、使用される直流電源10aの電力指令値Pa*を設定することができる(Pa*=PH*)。
In the aB mode, the
さらに、図13の構成において、直流電源10aに対応する電流制御部300は、電力変換器50のPBモードと同様に動作して、電流フィードバック制御(電流指令値Ia*)と、電圧比に基づくフィードフォワード制御とによって、デューティ比Daを算出する(Da=Dfba+Dfba)。これに対して、aBモードでは、制御パルス信号SDbの算出は不要であるので、電流制御部310の動作は停止することができる。
Further, in the configuration of FIG. 13, the
aBモードでは、昇圧チョッパ回路7を構成するスイッチング素子S7,S8はオフに維持される。一方で、昇圧チョッパ回路6を構成するスイッチング素子S5,S6は、デューティ比Daに基づくパルス幅変調制御によって生成される制御パルス信号SDa(/SDa)に従ってオンオフされる。
In the aB mode, the switching elements S7 and S8 constituting the
bBモードでは、昇圧チョッパ回路7のみを動作させることにより、直流電源10aを不使用とする一方で、直流電源10bおよび電力線20の間での双方向のDC/DC変換によって、出力電圧VHを電圧指令値VH*へ制御することができる。これにより、電力変換器50のbBモード(実施の形態1)と同様に、電力分配比k=0かつ循環電力値Pr=0とすることにより、リミッタ230によりPbmin≦Pb*≦Pbmaxの電力保護を行なった上で、使用される直流電源10bの電力指令値Pb*を設定することができる(Pb*=PH*)。
In the bB mode, the
図13の構成では、直流電源10bに対応する電流制御部310は、電力変換器50のPBモードと同様に動作して、電流フィードバック制御(電流指令値Ib*)と、電圧比に基づくフィードフォワード制御とによって、デューティ比Dbを算出する(Db=Dfbb+Dfbb)。これに対して、bBモードでは、制御パルス信号SDaの算出は不要であるので、電流制御部300の動作は停止することができる。
In the configuration of FIG. 13, the
bBモードでは、昇圧チョッパ回路6を構成するスイッチング素子S5,S6はオフに維持される。一方で、昇圧チョッパ回路7を構成するスイッチング素子S7,S8は、デューティ比Dbに基づくパルス幅変調制御によって生成される制御パルス信号SDb(/SDb)に従ってオンオフされる。
In the bB mode, the switching elements S5 and S6 constituting the
PDモードでは、スイッチング素子S5,S7をオンに固定する一方で、スイッチング素子S6,S8がオフに固定される。これにより、電力変換器50でのSDモードと同様に、出力電圧VHは、直流電源10a,10の出力電圧Va,Vb(厳密にはVa,Vbのうちの高い方の電圧)と同等となる。電力変換器50と同様に、Va,Vb間の電圧差は直流電源10a,10bに短絡電流を生じされるので、当該電圧差が小さいときに限定して、PDモードを適用することができる。
In the PD mode, the switching elements S5 and S7 are fixed on, while the switching elements S6 and S8 are fixed off. As a result, similarly to the SD mode in the
aDモードでは、スイッチング素子S5がオンに固定される一方で、スイッチング素子S6〜S8がオフに固定される。これにより、電力変換器50でのaDモードと同様に、直流電源10bは電力線20から切り離された状態となり、出力電圧VHは、直流電源10aの電圧Vaと同等となる(VH=Va)。上述のように、aDモードの適用には、Va>Vbが必要条件となる。
In the aD mode, the switching element S5 is fixed on, while the switching elements S6 to S8 are fixed off. Thereby, like the aD mode in the
bDモードでは、スイッチング素子S7がオンに固定される一方で、スイッチング素子S5,S6,S8がオフに固定される。これにより、電力変換器50でのbDモードと同様に、直流電源10aは電力線20から切り離された状態となり、出力電圧VHは、直流電源10bの電圧Vbと同等となる(VH=Vb)。上述のように、bDモードの適用には、Vb>Vaが必要条件となる。
In the bD mode, the switching element S7 is fixed on, while the switching elements S5, S6, and S8 are fixed off. As a result, as in the bD mode in the
このように、実施の形態3に従う電力変換器50♯においても、実施の形態1,2で説明した電力変換器50と同様に、出力電圧VHを電圧指令値VH*に制御する昇圧モードに属する複数の動作モード(PBモード、aBモード、bBモード)間で、図12および図13に示した制御構成を共有することができる。また、電力変換器50と同様に、直結モードとして、PDモード、aDモードおよびbDモードを実現することができる。
Thus,
具体的には、電力分配比k等を動作モード間で切替えることによって、図12および図13に従った共通の制御演算を、各動作モード間で適用することが可能となる。このため、複数の動作モードを選択的に適用する電力変換器50♯の制御における制御演算負荷を軽減することが可能である。さらに、昇圧チョッパ回路6,7のデューティ比Da,Dbを電流Ia,Ibのフィードバック制御によって演算できるので、出力電圧VHのフィードバック制御によって演算する制御と比較して、発生した電圧偏差ΔVHを速やかに解消することができる。
Specifically, by switching the power distribution ratio k or the like between the operation modes, the common control calculation according to FIGS. 12 and 13 can be applied between the operation modes. Therefore, it is possible to reduce the control calculation load in the control of
なお、本実施の形態では、2個の直流電源10a,10bと、共通の電力線20との間でDC/DC変換を実行する電力変換器50,50♯を例示したが、3個以上の直流電源が設けられる構成に対しても、図12および図13の制御構成を適用することが可能である。たとえば、n個(n≧3)の直流電源のそれぞれに対応して昇圧チョッパ回路を並列に設けるように電力変換器50♯を拡張することができる。この場合には、n個(n≧3)の直流電源に対して、n個の直流電源間での電力分配比を設定するとともに、(n−1)個の直流電源に対してはリミッタ260(図13)によるのと同等の電力指令値の制限を実行することができる。このときの残りの1個の直流電源に対する電力保護は、リミッタ230(図13)による総電力指令値PH*の制限によって間接的に担保されることになる。また、電力変換器50♯の構成については、並列配置されるコンバータについて、例示した昇圧チョッパのみならず、少なくとも1つの直流電源に対して昇圧チョッパに代えて昇降圧コンバータを適用することも可能である。
In the present embodiment,
さらに、負荷30は、直流電圧VHによって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。すなわち、本実施の形態では、電動車両の走行用電動機を含むように負荷30が構成される例を説明したが、本発明の適用はこのような場合に限定されるものではない。
Furthermore, the
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
5 電源システム、6,7 昇圧チョッパ回路、10a,10b 直流電源、15 配線、20 電力線、21 接地配線、30 負荷、32 インバータ、35 モータジェネレータ、36 動力伝達ギヤ、37 駆動輪、40 制御装置、50,50♯ 電力変換器、150,151,160,161,170〜174 電流経路、200 電圧制御部、210,304,314 偏差演算部、220,306,316 制御演算部、230,260 リミッタ、240 電力分配部、250 循環電力加算部、270 減算部、290 パワー管理部、300,310 電流制御部、302,312 電流指令生成部、308,318 加算部、400 PWM制御部、410 キャリア波発生部、CH 平滑コンデンサ、CWa,CWb キャリア波、D1〜〜D8 逆並列ダイオード、Da,Db,Dc デューティ比、Dfba,Dfbb 制御量(フィードバック制御)、Dffa,Dffb 制御量(フィードフォワード制御)、Ia,Ib 電流(直流電源)、Ia*,Ib* 電流指令値、k 電力分配比、L1,L2 リアクトル、N1,N2,N3 ノード、PH 総電力、PH* 総電力指令値、PH 総電力、PHmax,Pamax,Pbmax 電力上限値、PHmin,Pamin,Pbmin 電力下限値、Pr 循環電力値、S1〜S8 電力用半導体スイッチング素子、SDa,/SDa,SDb,/SDb,SDc,/SDc 制御パルス信号、SG1〜SG8 制御信号、VH 出力電圧、VH* 電圧指令値、Va,Vb 電圧(直流電源)。 5, power supply system, 6, 7 step-up chopper circuit, 10a, 10b DC power supply, 15 wiring, 20 power line, 21 ground wiring, 30 load, 32 inverter, 35 motor generator, 36 power transmission gear, 37 drive wheel, 40 control device, 50, 50 # power converter, 150, 151, 160, 161, 170-174 current path, 200 voltage control unit, 210, 304, 314 deviation calculation unit, 220, 306, 316 control calculation unit, 230, 260 limiter, 240 power distribution unit, 250 circulating power addition unit, 270 subtraction unit, 290 power management unit, 300, 310 current control unit, 302, 312 current command generation unit, 308, 318 addition unit, 400 PWM control unit, 410 carrier wave generation Part, CH smoothing capacitor, CWa, CWb carrier wave, D 1 to D8 Reverse parallel diode, Da, Db, Dc Duty ratio, Dfba, Dfbb Control amount (feedback control), Dffa, Dffb control amount (feed forward control), Ia, Ib Current (DC power supply), Ia *, Ib * Current command value, k Power distribution ratio, L1, L2 reactor, N1, N2, N3 nodes, PH total power, PH * Total power command value, PH total power, PHmax, Pamax, Pbmax Power upper limit value, PHmin, Pamin, Pbmin power lower limit value, Pr circulating power value, S1 to S8 power semiconductor switching element, SDa, / SDa, SDb, / SDb, SDc, / SDc control pulse signal, SG1 to SG8 control signal, VH output voltage, VH * voltage Command value, Va, Vb voltage (DC power supply).
Claims (12)
前記電力変換器は、前記複数のスイッチング素子のオンオフ制御によって、前記第1および第2の直流電源と前記電力線との間での並列な直流電圧変換と、直列接続された前記第1および第2の直流電源と前記電力線との間での直流電圧変換とを切換可能に構成され、かつ、前記第1および第2の直流電源と前記電力線との間での電力変換の態様が異なる複数の動作モードのうちの1つの動作モードを選択して動作するように構成され、
前記制御装置は、
前記電力線の電圧検出値と電圧指令値との偏差に基づいて、前記第1および第2の直流電源全体から電力線への全体入出力電力を算出するための手段と、
前記動作モードの変更に応じて前記第1および第2の直流電源間での電力分配比を切替えるための手段と、
前記全体入出力電力および前記電力分配比に従って、前記第1および第2の直流電源のそれぞれの電力指令値を設定するための手段と、
前記第1および第2の直流電源の各々について、前記電力指令値を出力電圧で除算した電流指令値に対する電流検出値の偏差に基づいて、当該直流電源からの出力を制御するためのデューティ比を演算するための制御手段と、
前記第1および第2の直流電源のそれぞれについて演算された前記デューティ比と、キャリア波との比較によるパルス幅変調に従って得られた第1および第2の制御パルス信号の論理演算に基づいて、前記複数のスイッチング素子のオンオフ制御信号を生成するための信号生成手段とを備え、
前記論理演算は、前記複数の動作モード間で異なる、電力変換器の制御装置。 A control device for a power converter connected between a power line connected to a load and the first and second DC power supplies, and including a plurality of switching elements,
The power converter performs parallel DC voltage conversion between the first and second DC power supplies and the power line, and the first and second connected in series by ON / OFF control of the plurality of switching elements. A plurality of operations that are configured to be able to switch between DC voltage conversion between the DC power source and the power line, and that have different modes of power conversion between the first and second DC power sources and the power line. Configured to operate by selecting one of the modes of operation;
The controller is
Means for calculating total input / output power from the entire first and second DC power sources to the power line based on a deviation between a voltage detection value of the power line and a voltage command value;
Means for switching a power distribution ratio between the first and second DC power sources in response to a change in the operation mode;
Means for setting respective power command values of the first and second DC power sources according to the overall input / output power and the power distribution ratio;
For each of the first and second DC power supplies, a duty ratio for controlling output from the DC power supply is determined based on a deviation of a current detection value with respect to a current command value obtained by dividing the power command value by an output voltage. Control means for computing;
Based on the logical operation of the first and second control pulse signals obtained according to the pulse width modulation by comparing the duty ratio calculated for each of the first and second DC power supplies and a carrier wave, Signal generating means for generating on / off control signals of a plurality of switching elements,
The control apparatus for a power converter, wherein the logical operation is different between the plurality of operation modes.
前記電力変換器は、前記第1および第2の直流電源と前記電力線との間での電力変換の
態様が異なる複数の動作モードのうちの1つの動作モードを選択して動作するように構成され、
前記制御装置は、
前記電力線の電圧検出値と電圧指令値との偏差に基づいて、前記第1および第2の直流電源全体から電力線への全体入出力電力を算出するための手段と、
前記動作モードの変更に応じて前記第1および第2の直流電源間での電力分配比を切替えるための手段と、
前記全体入出力電力および前記電力分配比に従って、前記第1および第2の直流電源のそれぞれの電力指令値を設定するための手段と、
前記第1および第2の直流電源の各々について、前記電力指令値を出力電圧で除算した電流指令値に対する電流検出値の偏差に基づいて、当該直流電源からの出力を制御するためのデューティ比を演算するための制御手段と、
前記第1および第2の直流電源のそれぞれについて演算された前記デューティ比と、キャリア波との比較によるパルス幅変調に従って得られた第1および第2の制御パルス信号に基づいて、前記複数のスイッチング素子のオンオフ制御信号を生成するための信号生成手段とを備え、
前記複数のスイッチング素子は、
第1のノードおよび前記電力線の間に電気的に接続された第1のスイッチング素子と、
第2のノードおよび前記第1のノードの間に電気的に接続された第2のスイッチング素子と、
前記第2の直流電源の負極端子と電気的に接続された第3のノードおよび前記第2のノードの間に電気的に接続された第3のスイッチング素子と、
前記第1の直流電源の負極端子および前記第3のノードの間に電気的に接続された第4のスイッチング素子とを含み、
前記電力変換器は、
前記第2のノードおよび前記第1の直流電源の正極端子の間に電気的に接続された第1のリアクトルと、
前記第1のノードおよび前記第2の直流電源の正極端子の間に電気的に接続された第2のリアクトルとをさらに含む、電力変換器の制御装置。 A control device for a power converter connected between a power line connected to a load and the first and second DC power supplies, and including a plurality of switching elements,
The power converter is configured to operate by selecting one operation mode from among a plurality of operation modes having different modes of power conversion between the first and second DC power supplies and the power line. ,
The controller is
Means for calculating total input / output power from the entire first and second DC power sources to the power line based on a deviation between a voltage detection value of the power line and a voltage command value;
Means for switching a power distribution ratio between the first and second DC power sources in response to a change in the operation mode;
Means for setting respective power command values of the first and second DC power sources according to the overall input / output power and the power distribution ratio;
For each of the first and second DC power supplies, a duty ratio for controlling output from the DC power supply is determined based on a deviation of a current detection value with respect to a current command value obtained by dividing the power command value by an output voltage. Control means for computing;
The plurality of switchings based on the first and second control pulse signals obtained in accordance with the pulse width modulation by comparing the duty ratio calculated for each of the first and second DC power sources and a carrier wave. Signal generating means for generating an on / off control signal of the element,
The plurality of switching elements are:
A first switching element electrically connected between a first node and the power line;
A second switching element electrically connected between a second node and the first node;
A third node electrically connected to the negative terminal of the second DC power supply and a third switching element electrically connected between the second node;
A fourth switching element electrically connected between the negative terminal of the first DC power source and the third node;
The power converter is
A first reactor electrically connected between the second node and a positive terminal of the first DC power supply;
A control device for a power converter, further comprising: a second reactor electrically connected between the first node and a positive terminal of the second DC power supply.
前記第1から第4のスイッチング素子のオンオフ制御によって、前記第1および第2の直流電源が前記電力線との間で並列に直流電圧変換を実行する第1のモードと、
前記第3のスイッチング素子をオン固定するとともに前記第1、第2および第4のスイッチング素子をオンオフ制御することによって、前記第1および前記第2の直流電源が直列接続された状態で前記電力線との間で直流電圧変換を実行する第2のモードとを含み、
前記電力分配比は、前記第1のモードでは前記第1および第2の直流電源の状態に応じて可変に設定される一方で、前記第2のモードでは前記第1および第2の直流電源の電圧に基づく比率に固定される、請求項2記載の電力変換器の制御装置。 The plurality of operation modes are:
A first mode in which the first and second DC power supplies perform DC voltage conversion in parallel with the power line by ON / OFF control of the first to fourth switching elements;
The third switching element is fixed on and the first, second, and fourth switching elements are turned on / off, so that the first and second DC power supplies are connected in series with the power line. A second mode for performing DC voltage conversion between
The power distribution ratio is variably set in accordance with the state of the first and second DC power supplies in the first mode, while the first and second DC power supplies in the second mode. It is fixed to a ratio based on the voltage, the control device for a power converter according to claim 2 Symbol placement.
前記制御手段は、前記第2のモードにおいて、前記第1および第2の直流電源の一方の直流電源において前記電流指令値に基づく電流フィードバック制御を実行する一方で、前記第1および第2の直流電源の他方では前記電流フィードバック制御を非実行として前記当該直流電源の出力電圧および前記電圧指令値に基づくフィードフォワード制御を実行することによって、前記第1および第2のデューティ比を演算し、
前記信号生成手段は、前記第1および第2のモードの各々において、前記第1のデューティ比および第1のキャリア波の比較によって得られる第1の制御パルス信号と、前記第2のデューティ比および第2のキャリア波の比較によって得られる第2の制御パルス信号とに基づいて前記第1から第4のスイッチング素子の前記オンオフ制御信号を生成し、
前記第2のモードにおいて、前記第1のキャリア波と前記第2のキャリア波との位相差は、前記第1の制御パルス信号のパルスの遷移タイミングと前記第2の制御パルス信号のパルスの遷移タイミングとを合わせるように、演算された前記第1および第2のデューティ比に応じて可変に制御される、請求項3記載の電力変換器の制御装置。 The control means calculates first and second duty ratios by current feedback control based on the current command value for the first and second DC power supplies in the first mode,
The control means performs current feedback control based on the current command value in one of the first and second DC power supplies in the second mode, while the first and second DC power supplies. On the other side of the power supply, the first and second duty ratios are calculated by executing feedforward control based on the output voltage of the DC power supply and the voltage command value without executing the current feedback control.
In each of the first and second modes, the signal generating means includes a first control pulse signal obtained by comparing the first duty ratio and the first carrier wave, the second duty ratio, and Generating the on / off control signals of the first to fourth switching elements based on a second control pulse signal obtained by comparing the second carrier wave;
In the second mode, the phase difference between the first carrier wave and the second carrier wave is the pulse transition timing of the first control pulse signal and the pulse transition of the second control pulse signal. The power converter control device according to claim 3 , wherein the controller is variably controlled in accordance with the calculated first and second duty ratios so as to match the timing.
前記第1から第4のスイッチング素子のオンオフ制御によって、前記第1および第2の直流電源の一方の直流電源と前記電力線との間で直流電圧変換を実行するとともに、前記第1および第2の直流電源の他方の直流電源が前記電力線から電気的に切り離された状態を維持する第3のモードと、
前記第1から第4のスイッチング素子のオンオフを固定して、前記第1および第2の直流電源の一方が前記電力線に電気的に接続される一方で、前記第1および第2の直流電源の他方が前記電力線から電気的に切り離された状態を維持する第4のモードと、
前記第1から第4のスイッチング素子のオンオフを固定して、前記電力線に対して前記第1および第2の直流電源が並列に接続された状態を維持する第5のモードと、
前記第1から第4のスイッチング素子のオンオフを固定して、前記電力線に対して前記第1および第2の直流電源が直列に接続された状態を維持する第6のモードとをさらに含み、
前記電力分配比は、前記第3のモードにおいて、前記一方の直流電源からの出力のみによって前記全体入出力電力が確保されるように設定される、請求項3〜5のいずれか1項に記載の電力変換器の制御装置。 The plurality of operation modes are:
The on-off control of the first to fourth switching elements performs DC voltage conversion between one of the first and second DC power supplies and the power line, and the first and second switching elements. A third mode in which the other DC power source of the DC power source is kept electrically disconnected from the power line;
On and off of the first to fourth switching elements are fixed, and one of the first and second DC power supplies is electrically connected to the power line, while the first and second DC power supplies A fourth mode in which the other is maintained electrically disconnected from the power line;
A fifth mode in which the first to fourth switching elements are fixed on and off, and the first and second DC power supplies are connected in parallel to the power line;
A sixth mode in which the first to fourth switching elements are fixed on and off and the first and second DC power supplies are connected in series to the power line; and
The power distribution ratio, in the third mode, the set as one the entire output power only by the output from the DC power source is secured, according to any one of claims 3-5 Power converter control device.
前記第1から第4のスイッチング素子のオンオフ制御によって、前記第1および第2の直流電源が前記電力線との間で並列に直流電圧変換を実行する第1のモードと、
前記第1から第4のスイッチング素子のオンオフ制御によって、前記第1および第2の直流電源の一方の直流電源と前記電力線との間で直流電圧変換を実行するとともに、前記第1および第2の直流電源の他方の直流電源が前記電力線から電気的に切り離された状態を維持する第3のモードとを含み、
前記電力分配比は、前記第1のモードでは前記第1および第2の直流電源の状態に応じて可変に設定される一方で、前記第3のモードでは、前記一方の電源からの出力のみによって前記全体入出力電力が確保されるように設定される、請求項2記載の電力変換器の制御装置。 The plurality of operation modes are:
A first mode in which the first and second DC power supplies perform DC voltage conversion in parallel with the power line by ON / OFF control of the first to fourth switching elements;
The on-off control of the first to fourth switching elements performs DC voltage conversion between one of the first and second DC power supplies and the power line, and the first and second switching elements. A third mode in which the other DC power source of the DC power source is kept electrically disconnected from the power line, and
The power distribution ratio is variably set in accordance with the state of the first and second DC power supplies in the first mode, whereas in the third mode, only by the output from the one power supply. The control device for a power converter according to claim 2 , wherein the control device is set so that the entire input / output power is secured.
前記制御手段は、前記第3のモードにおいて、前記一方の直流電源について、前記電流指令値に基づく電流フィードバック制御によって前記第1および第2のデューティ比の一方のデューティ比を演算し、
前記信号生成手段は、前記第1のモードにおいて、前記第1のデューティ比および第1のキャリア波の比較によって得られる第1の制御パルス信号と、前記第2のデューティ比および第2のキャリア波との比較によって得られる第2の制御パルス信号とに基づいて前記第1から第4のスイッチング素子の前記オンオフ制御信号を生成し、
前記信号生成手段は、前記第3のモードにおいて、演算された前記一方のデューティ比と前記第1または第2のキャリア波との比較によって得られる前記第1または第2の制御パルス信号に基づいて、前記第1から第4のスイッチング素子が共通にオンオフ制御される2個ずつのペアを構成するように、前記第1から第4のスイッチング素子の前記オンオフ制御信号を生成する、請求項7記載の電力変換器の制御装置。 The control means calculates first and second duty ratios by current feedback control based on the current command value for the first and second DC power supplies in the first mode,
In the third mode, the control means calculates one duty ratio of the first and second duty ratios by current feedback control based on the current command value for the one DC power supply,
In the first mode, the signal generating means includes a first control pulse signal obtained by comparing the first duty ratio and the first carrier wave, the second duty ratio and the second carrier wave. Generating the on / off control signals of the first to fourth switching elements based on a second control pulse signal obtained by comparison with
The signal generating means is based on the first or second control pulse signal obtained by comparing the calculated one duty ratio with the first or second carrier wave in the third mode. so as to constitute the two portions of the pair of the first to fourth switching elements are commonly off control, to generate the on-off control signal of the fourth switching element from the first, according to claim 7, wherein Power converter control device.
前記第1の直流電源の前記電力指令値は、前記全体入出力電力および前記電力分配比と前記循環電力値とに従って、前記第1の直流電源の状態に応じて設定された電力範囲内に制限されるように設定され、
前記第2の直流電源の前記電力指令値は、前記全体入出力電力から前記第1の直流電源の前記電力指令値を減算することによって設定される、請求項2記載の電力変換器の制御装置。 Means for setting a circulating power value for charging / discharging between the first DC power source and the second DC power source;
The power command value of the first DC power supply is limited within a power range set according to the state of the first DC power supply according to the total input / output power, the power distribution ratio, and the circulating power value. Is set to
Wherein the power command value of the second DC power supply, the set by the overall input power subtracting the power command value of the first DC power source, control of the power converter of claim 2 Symbol placement apparatus.
前記信号生成手段は、前記第1および第2のデューティ比に基づく前記パルス幅変調に従って前記第1から第4のスイッチング素子のオンオフ制御信号を生成する、請求項3記載の電力変換器の制御装置。 The control means performs current feedback control based on the current command value in one of the first and second DC power supplies in the second mode, while the first and second DC power supplies. On the other side of the power supply, the current feedback control is not executed, and feedforward control based on the output voltage of the DC power supply and the voltage command value is executed, whereby the first and second DC power supplies for each of the first and second DC power supplies. And calculating the second duty ratio,
4. The control device for a power converter according to claim 3 , wherein the signal generation unit generates an on / off control signal for the first to fourth switching elements according to the pulse width modulation based on the first and second duty ratios. 5. .
前記第1の保護手段は、前記第1および第2の直流電源のうちの1つを除く残りの直流電源の各々に対応して設けられる、請求項11記載の電力変換器の制御装置。 A second protection means for limiting the overall input / output power within a second power range set according to a state of the first and second DC power supplies;
12. The control device for a power converter according to claim 11 , wherein the first protection means is provided corresponding to each of the remaining DC power supplies excluding one of the first and second DC power supplies.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013069415A JP6055352B2 (en) | 2013-03-28 | 2013-03-28 | Control device for power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013069415A JP6055352B2 (en) | 2013-03-28 | 2013-03-28 | Control device for power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014193091A JP2014193091A (en) | 2014-10-06 |
JP6055352B2 true JP6055352B2 (en) | 2016-12-27 |
Family
ID=51838903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013069415A Active JP6055352B2 (en) | 2013-03-28 | 2013-03-28 | Control device for power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6055352B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6564592B2 (en) * | 2015-03-20 | 2019-08-21 | 株式会社豊田中央研究所 | Power system |
JP6452578B2 (en) * | 2015-09-01 | 2019-01-16 | 株式会社豊田中央研究所 | Power system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4905300B2 (en) * | 2006-09-28 | 2012-03-28 | トヨタ自動車株式会社 | Power supply system, vehicle equipped with the same, control method for power supply system, and computer-readable recording medium recording a program for causing a computer to execute the control method |
JP4656042B2 (en) * | 2006-10-24 | 2011-03-23 | トヨタ自動車株式会社 | POWER SUPPLY SYSTEM AND VEHICLE HAVING THE SAME, POWER SUPPLY SYSTEM CONTROL METHOD, AND COMPUTER-READABLE RECORDING MEDIUM CONTAINING PROGRAM FOR CAUSING COMPUTER TO EXECUTE POWER SUPPLY SYSTEM CONTROL METHOD |
JP5492040B2 (en) * | 2010-09-22 | 2014-05-14 | 株式会社豊田中央研究所 | Power system |
JP5832162B2 (en) * | 2011-06-29 | 2015-12-16 | 株式会社豊田中央研究所 | Power system |
-
2013
- 2013-03-28 JP JP2013069415A patent/JP6055352B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014193091A (en) | 2014-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5872502B2 (en) | Power system | |
JP5878495B2 (en) | Electric vehicle power supply system | |
JP5780914B2 (en) | Power converter control device and control method | |
JP5832162B2 (en) | Power system | |
JP6102841B2 (en) | Power system | |
JP6292801B2 (en) | Power system | |
JP5624176B1 (en) | Power system | |
JP5927217B2 (en) | Power system | |
JP2016029874A (en) | Power supply system | |
JP6181475B2 (en) | Power system | |
JP6096071B2 (en) | Power system | |
JP6055352B2 (en) | Control device for power converter | |
JP6564592B2 (en) | Power system | |
WO2017038842A1 (en) | Power source system | |
WO2017038841A1 (en) | Power source system | |
JP2016073173A (en) | Power supply system | |
JP2016116258A (en) | Power supply control device | |
JP2018068033A (en) | Electric power system | |
JP2016048990A (en) | Power supply system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6055352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |