JP6053280B2 - Charging circuit and electronic device using the same - Google Patents

Charging circuit and electronic device using the same Download PDF

Info

Publication number
JP6053280B2
JP6053280B2 JP2011281908A JP2011281908A JP6053280B2 JP 6053280 B2 JP6053280 B2 JP 6053280B2 JP 2011281908 A JP2011281908 A JP 2011281908A JP 2011281908 A JP2011281908 A JP 2011281908A JP 6053280 B2 JP6053280 B2 JP 6053280B2
Authority
JP
Japan
Prior art keywords
voltage
battery
vsys
host adapter
charging circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011281908A
Other languages
Japanese (ja)
Other versions
JP2013132184A (en
Inventor
信昌 大竹
信昌 大竹
小林　真也
真也 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011281908A priority Critical patent/JP6053280B2/en
Publication of JP2013132184A publication Critical patent/JP2013132184A/en
Application granted granted Critical
Publication of JP6053280B2 publication Critical patent/JP6053280B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Description

本発明は、２次電池を充電する充電回路に関する。   The present invention relates to a charging circuit for charging a secondary battery.

携帯電話、ＰＤＡ（Personal Digital Assistant）、ノート型パーソナルコンピュータ、ポータブルオーディオプレイヤをはじめとする電池駆動デバイスは、充電可能な２次電池とともに、それを充電するための充電回路を内蔵する。充電回路には、ＵＳＢ（Universal Serial Bus）ホストアダプタからＵＳＢケーブルを介して供給された直流電圧にもとづいて２次電池を充電するものが存在する。   Battery-powered devices such as mobile phones, PDAs (Personal Digital Assistants), notebook personal computers, and portable audio players incorporate a rechargeable battery and a charging circuit for charging it. Some charging circuits charge a secondary battery based on a DC voltage supplied from a USB (Universal Serial Bus) host adapter via a USB cable.

図１は、本発明者らが検討したＵＳＢホストアダプタからの直流電圧によって充電可能な電子機器の構成を示すブロック図である。電子機器１ｒは、ホストアダプタ１０２とＵＳＢケーブル１０４を介して接続される。電子機器１ｒは、電池２、マイコン４、起動管理ＩＣ７、ＵＳＢチャージャ検出ＩＣ（Integrated Circuit）６ｒ、システム電源５、充電回路１００を備える。   FIG. 1 is a block diagram showing a configuration of an electronic device that can be charged by a DC voltage from a USB host adapter examined by the present inventors. The electronic device 1r is connected to the host adapter 102 via the USB cable 104. The electronic device 1r includes a battery 2, a microcomputer 4, a startup management IC 7, a USB charger detection IC (Integrated Circuit) 6r, a system power supply 5, and a charging circuit 100.

マイコン４は、電子機器１ｒ全体を制御するホストプロセッサである。システム電源５は、電池電圧Ｖｂａｔを昇圧、または降圧し、電子機器１ｒの各ブロックに対する複数の電源電圧を生成する。マイコン４には、システム電源５により生成される電源電圧ＶＤＤが供給される。   The microcomputer 4 is a host processor that controls the entire electronic device 1r. The system power supply 5 raises or lowers the battery voltage Vbat to generate a plurality of power supply voltages for each block of the electronic device 1r. The microcomputer 4 is supplied with a power supply voltage VDD generated by the system power supply 5.

起動管理ＩＣ７は、電子機器１ｒがシャットダウンした状態において、起動の契機となるイベントを検出すると、所定のシーケンスにしたがってシステム電源５に各ブロックに対する電源電圧ＶＤＤを生成させ、またマイコン４に所定の処理を実行させる。起動管理ＩＣ７の機能はマイコン４に実装される場合もある。   When the activation management IC 7 detects an event that triggers activation in a state where the electronic device 1r is shut down, the activation management IC 7 causes the system power supply 5 to generate the power supply voltage VDD for each block according to a predetermined sequence, and causes the microcomputer 4 to perform predetermined processing. Is executed. The function of the activation management IC 7 may be implemented in the microcomputer 4.

充電回路１００ｒは、ＵＳＢホストアダプタ（ホストバスアダプタ、ホストコントローラともいう）１０２から供給される直流電圧ＶＢＵＳにもとづいて電池２を充電する。   The charging circuit 100r charges the battery 2 based on the DC voltage VBUS supplied from the USB host adapter (also referred to as a host bus adapter or host controller) 102.

ホストアダプタ１０２には、いくつかの種類が存在する。ＵＳＢのBattery Charging Specification Rev. 1.2では、チャージャの種類として、ＳＤＰ（Standard Downstream Port）、ＤＣＰ（Dedicated Charging Port）、ＣＤＰ（Charging Downstream Port）が定義されている。そしてホストアダプタ１０２が供給できる電流（電流容量）は、チャージャの種類に応じて規定されている。具体的には、ＤＣＰ、ＣＤＰでは１５００ｍＡ、ＳＤＰでは、ＵＳＢのバージョンに応じて１００ｍＡ、５００ｍＡ、９００ｍＡのように規定されている。   There are several types of host adapters 102. In USB Battery Charging Specification Rev. 1.2, SDP (Standard Downstream Port), DCP (Dedicated Charging Port), and CDP (Charging Downstream Port) are defined as charger types. The current (current capacity) that can be supplied by the host adapter 102 is defined according to the type of charger. Specifically, DCmA and DCP are defined as 1500 mA, and SDP is defined as 100 mA, 500 mA, and 900 mA according to the USB version.

充電回路１００ｒが電池２を充電する際に、電池２に供給される充電電流ＩＣＨＧが増大し、充電回路１００ｒの入力電流ＩＶＢＵＳがホストアダプタ１０２の電流容量を超えると、ホストアダプタ１０２から供給される直流電圧ＶＢＵＳがドロップする。そこで充電回路１００ｒは、その入力電流ＩＶＢＵＳを、ホストアダプタ１０２の種類に応じて所定値以下に制限可能に構成される。   When the charging circuit 100r charges the battery 2, the charging current ICHG supplied to the battery 2 increases. When the input current IVBUS of the charging circuit 100r exceeds the current capacity of the host adapter 102, the charging current is supplied from the host adapter 102. The DC voltage VBUS drops. Therefore, the charging circuit 100r is configured to be able to limit the input current IVBUS to a predetermined value or less according to the type of the host adapter 102.

ホストアダプタの種類は、ＵＳＢポートのうち信号ラインＤ＋、Ｄ−の状態（プルアップ、プルダウン、オープンの組み合わせ）に応じて判定可能となっている。ＵＳＢチャージャ検出ＩＣ６ｒは、ホストアダプタ１０２が接続されると、信号ラインＤ＋、Ｄ−の電気的状態に応じてホストアダプタ１０２の種類を判定する。   The type of the host adapter can be determined according to the state of the signal lines D + and D− (combination of pull-up, pull-down, and open) in the USB port. When the host adapter 102 is connected, the USB charger detection IC 6r determines the type of the host adapter 102 according to the electrical state of the signal lines D + and D−.

マイコン４、ＵＳＢチャージャ検出ＩＣ６ｒ、充電回路１００ｒは、Ｉ２Ｃ（Inter IC）バスなどの内部バス８を介して接続されている。マイコン４は、ＵＳＢチャージャ検出ＩＣ６ｒからホストアダプタ１０２の種類を示すデータＤ１を読み出し、充電回路１００ｒの内部レジスタＲ１に、データＤ１と、ホストアダプタ１０２の種類に応じた電流の制限値を示すデータＤ２を書き込む。 The microcomputer 4, the USB charger detection IC 6r, and the charging circuit 100r are connected via an internal bus 8 such as an I 2 C (Inter IC) bus. The microcomputer 4 reads the data D1 indicating the type of the host adapter 102 from the USB charger detection IC 6r, and stores the data D1 and the data D2 indicating the current limit value corresponding to the type of the host adapter 102 in the internal register R1 of the charging circuit 100r. Write.

フェイルセーフのために、レジスタＲ１には、初期値として最小の１００ｍＡに対応するデータが格納される。したがってホストアダプタ１０２が接続された直後、充電回路１００は１００ｍＡをその入力の上限値として電池２を充電する。その後、ホストアダプタ１０２の種類の判定が完了し、レジスタＲ１のデータＤ２が更新されると、入力電流の制限値が高められ、より高速な充電が可能となる。   For fail-safe purposes, the register R1 stores data corresponding to a minimum of 100 mA as an initial value. Therefore, immediately after the host adapter 102 is connected, the charging circuit 100 charges the battery 2 with 100 mA as the upper limit of its input. Thereafter, when the determination of the type of the host adapter 102 is completed and the data D2 of the register R1 is updated, the limit value of the input current is increased, and faster charging becomes possible.

特開２００６−６０９７７号公報JP 2006-60977 A 特開２００６−３０４５００号公報JP 2006-304500 A

いま、電池２が深く放電された状態を考える。この状態では電子機器１ｒがシャットダウンしており、すべての回路ブロックが動作を停止している。つまりマイコン４やＵＳＢチャージャ検出ＩＣ６ｒは動作不能である。   Consider a state where the battery 2 is deeply discharged. In this state, the electronic device 1r is shut down, and all circuit blocks stop operating. That is, the microcomputer 4 and the USB charger detection IC 6r cannot operate.

シャットダウン状態において、充電回路１００ｒに、ＣＤＰあるいはＤＣＰのホストアダプタ１０２が接続されたとする。この場合、ＵＳＢチャージャ検出ＩＣ６ｒによるホストアダプタ１０２の種類が判定できず、あるいは判定できたとしてもマイコン４が動作しないため、データＤ１、Ｄ２が充電回路１００ｒの内部レジスタに書き込まれない。したがって充電回路１００ｒは、ホストアダプタ１０２が急速充電に対応しているにもかかわらず、入力電流がその初期値である最小値に制限された状態で電池２を低速で充電することになる。   Assume that a CDP or DCP host adapter 102 is connected to the charging circuit 100r in the shutdown state. In this case, the type of the host adapter 102 cannot be determined by the USB charger detection IC 6r, or even if it can be determined, the microcomputer 4 does not operate, so the data D1 and D2 are not written to the internal register of the charging circuit 100r. Therefore, the charging circuit 100r charges the battery 2 at a low speed in a state where the input current is limited to the initial minimum value, even though the host adapter 102 supports rapid charging.

やがて電池電圧ＶＢＡＴがシステムが起動可能な電圧レベルまで上昇し、起動管理ＩＣ７による起動シーケンスが完了すると、マイコン４によるレジスタＲ１のデータの更新が可能となり、ようやく急速充電が可能となる。   Eventually, when the battery voltage VBAT rises to a voltage level at which the system can be activated and the activation sequence by the activation management IC 7 is completed, the microcomputer 4 can update the data in the register R1, and finally rapid charging becomes possible.

このように、図１の電子機器１ｒでは、電池２が深く放電されると、電池２の充電に非常に長い時間を要するという問題がある。なお以上の考察を本発明の分野における共通の一般知識の範囲として捉えてはならない。さらに言えば、上記考察自体が、本出願人がはじめて想到したものである。   As described above, the electronic device 1r shown in FIG. 1 has a problem that it takes a very long time to charge the battery 2 when the battery 2 is deeply discharged. The above consideration should not be taken as a range of common general knowledge in the field of the present invention. Furthermore, the above-mentioned consideration itself is the first time the present applicant has conceived.

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、深く放電された電池を短時間で充電可能な充電回路の提供にある。   The present invention has been made in such a situation, and one exemplary object of an embodiment thereof is to provide a charging circuit capable of charging a deeply discharged battery in a short time.

本発明のある態様は、充電回路に関する。充電回路は、ＵＳＢ（Universal Serial Bus）ホストアダプタからの直流電圧を受けるＵＳＢポートと、ＵＳＢポートにホストアダプタが接続されると、ＵＳＢポートの電気的状態にもとづきホストアダプタの種類を判定するＵＳＢチャージャ検出器と、判定されたホストアダプタの種類に応じて設定される電流制限値を示すデータを格納するレジスタと、直流電圧にもとづいて定電流モードまたは定電圧モードで電池を充電する充電部であって、その入力電流が、レジスタに格納されるデータが示す電流制限値以下に制限されるように構成された充電部と、を備える。受電回路はひとつの半導体チップに集積化され、ＵＳＢポートの直流電圧を電源として動作可能に構成される。   One embodiment of the present invention relates to a charging circuit. The charging circuit includes a USB port that receives a DC voltage from a USB (Universal Serial Bus) host adapter, and a USB charger that determines the type of the host adapter based on the electrical state of the USB port when the host adapter is connected to the USB port. A detector, a register for storing data indicating a current limit value set according to the determined type of the host adapter, and a charging unit for charging the battery in a constant current mode or a constant voltage mode based on a DC voltage. And a charging unit configured to limit the input current to a current limit value or less indicated by data stored in the register. The power receiving circuit is integrated on one semiconductor chip, and is configured to be operable with the DC voltage of the USB port as a power source.

この態様によると、ＵＳＢチャージャ検出器を充電回路に内蔵することにより、充電回路自身がホストアダプタの種類を判定し、外部のマイコンを介在せずに、判定結果をレジスタに格納できる。したがって電池が深く放電されてマイコンが動作しない状態であっても、ホストアダプタがＤＣＰあるいはＣＤＰである場合には急速充電が可能となり、従来よりも短時間でシステム全体が動作可能となる。   According to this aspect, by incorporating the USB charger detector in the charging circuit, the charging circuit itself can determine the type of the host adapter, and the determination result can be stored in the register without using an external microcomputer. Therefore, even when the battery is deeply discharged and the microcomputer does not operate, when the host adapter is DCP or CDP, rapid charging is possible, and the entire system can be operated in a shorter time than before.

レジスタはさらに、判定されたホストアダプタの種類を示すデータを格納してもよい。充電回路は、レジスタに格納されるデータに、外部のプロセッサがアクセスするためのインタフェース回路をさらに備えてもよい。   The register may further store data indicating the determined type of the host adapter. The charging circuit may further include an interface circuit for an external processor to access data stored in the register.

本発明の別の態様は、電子機器に関する。電子機器は、電池と、電池を充電する上述のいずれかの態様の充電回路と、を備える。   Another embodiment of the present invention relates to an electronic device. The electronic device includes a battery and the charging circuit according to any one of the above-described aspects that charges the battery.

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.

本発明のある態様によれば、深く放電された電池を短時間で充電できる。   According to an aspect of the present invention, a deeply discharged battery can be charged in a short time.

本発明者らが検討したＵＳＢホストアダプタからの直流電圧によって充電可能な電子機器の構成を示すブロック図である。It is a block diagram which shows the structure of the electronic device which can be charged with the DC voltage from the USB host adapter which the present inventors examined. 実施の形態に係る充電回路を備える電子機器の構成を示す回路図である。It is a circuit diagram which shows the structure of an electronic device provided with the charging circuit which concerns on embodiment. 電池電圧ＶＢＡＴとＤＣ／ＤＣコンバータが生成するシステム電圧ＶＳＹＳの関係を示す図である。It is a figure which shows the relationship between the battery voltage VBAT and the system voltage VSYS which a DC / DC converter produces | generates. ＰＷＭコントローラの構成例を示す回路図である。It is a circuit diagram which shows the structural example of a PWM controller. 図２の充電回路の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the charging circuit of FIG.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected to each other. Including the case of being indirectly connected through other members that do not substantially affect the state of connection, or do not impair the functions and effects achieved by the combination thereof.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.

図２は、実施の形態に係る充電回路１００を備える電子機器１の構成を示す回路図である。電子機器１は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１は、充電回路１００、電池２、マイコン４、システム電源５、起動管理ＩＣ７、ＵＳＢトランシーバ９、を備える。   FIG. 2 is a circuit diagram illustrating a configuration of the electronic device 1 including the charging circuit 100 according to the embodiment. The electronic device 1 is a battery-driven information terminal device such as a mobile phone terminal, a PDA, or a notebook PC. The electronic device 1 includes a charging circuit 100, a battery 2, a microcomputer 4, a system power supply 5, an activation management IC 7, and a USB transceiver 9.

電池２は、リチウムイオン電池やニッケル水素電池などの２次電池であり電池電圧ＶＢＡＴを出力する。電池電圧ＶＢＡＴは、満充電状態で４．２Ｖ程度となる。電子機器１には、ＵＳＢ（Universal Serial Bus）ホストアダプタ１０２がＵＳＢケーブル１０４を介して着脱可能となっている。充電回路１００は、直流電圧ＶＢＵＳを受け、それにもとづいて電池２を充電する。直流電圧ＶＢＵＳは、定格５Ｖである。   The battery 2 is a secondary battery such as a lithium ion battery or a nickel metal hydride battery, and outputs a battery voltage VBAT. The battery voltage VBAT is about 4.2 V when fully charged. A USB (Universal Serial Bus) host adapter 102 can be attached to and detached from the electronic device 1 via a USB cable 104. Charging circuit 100 receives DC voltage VBUS and charges battery 2 based thereon. The DC voltage VBUS is rated at 5V.

マイコン４は、電子機器１全体を制御するホストプロセッサである。システム電源５は、電池電圧Ｖｂａｔを昇圧、または降圧し、電子機器１の各ブロックに対する複数の電源電圧を生成する。マイコン４には、システム電源５により生成される電源電圧ＶＤＤが供給される。   The microcomputer 4 is a host processor that controls the entire electronic device 1. The system power supply 5 boosts or lowers the battery voltage Vbat to generate a plurality of power supply voltages for each block of the electronic device 1. The microcomputer 4 is supplied with a power supply voltage VDD generated by the system power supply 5.

起動管理ＩＣ７は、電子機器１がシャットダウンした状態において、起動の契機となるイベントを検出すると、所定のシーケンスにしたがってシステム電源５に各ブロックに対する電源電圧ＶＤＤを生成させ、またマイコン４に所定の処理を実行させる。   When the activation management IC 7 detects an event that triggers activation in a state where the electronic device 1 is shut down, the activation management IC 7 causes the system power supply 5 to generate the power supply voltage VDD for each block according to a predetermined sequence, and causes the microcomputer 4 to perform predetermined processing. Is executed.

ＵＳＢトランシーバ９は、ホストアダプタ１０２との間で、信号線Ｄ＋、Ｄ−を介してデータの送受信を行う。   The USB transceiver 9 transmits and receives data to and from the host adapter 102 via signal lines D + and D−.

充電回路１００は、ＵＳＢケーブル１０４と接続されるＵＳＢポート（ＶＢＵＳ、ＤＰ、ＤＭ、ＩＤ、ＧＮＤ）と、ＵＳＢチャージャ検出器６０、コントロールロジック６２、充電部６４、レジスタ６６、インタフェース回路６８、ＯＶＰ（Over Voltage Protection）回路１４、ＵＶＬＯ（Under Voltage LockOut）回路１８、レギュレータ３８を備え、ひとつの半導体チップに一体集積化されている。また充電回路１００は、ＵＳＢポートの直流電圧ＶＢＵＳを電源として動作可能に構成される。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部のインダクタやキャパシタなどが半導体基板の外部に設けられていてもよい。   The charging circuit 100 includes a USB port (VBUS, DP, DM, ID, GND) connected to the USB cable 104, a USB charger detector 60, a control logic 62, a charging unit 64, a register 66, an interface circuit 68, an OVP (OVP). An over voltage protection (IC) circuit 14, a UVLO (under voltage lock out) circuit 18, and a regulator 38 are provided and integrated on a single semiconductor chip. The charging circuit 100 is configured to be operable with the DC voltage VBUS of the USB port as a power source. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. An inductor, a capacitor, or the like may be provided outside the semiconductor substrate.

ＵＳＢポートのＶＢＵＳ端子には、ホストアダプタ１０２からの直流電圧（バス電圧、バスパワーともいう）ＶＢＵＳが供給される。ＤＰ端子、ＤＭ端子は、ＵＳＢケーブルの信号ラインＤ＋、Ｄ−と接続される。ＩＤ端子は本実施の形態では使用されない。ＧＮＤ端子は、ＧＮＤラインと接続される。   A DC voltage (also referred to as bus voltage or bus power) VBUS from the host adapter 102 is supplied to the VBUS terminal of the USB port. The DP terminal and DM terminal are connected to signal lines D + and D- of the USB cable. The ID terminal is not used in this embodiment. The GND terminal is connected to the GND line.

ＵＳＢチャージャ検出器６０は、ＵＳＢポートにホストアダプタ１０２が接続されると、ＵＳＢポートの信号ラインＤ＋、Ｄ−の電気的状態にもとづき、ホストアダプタ１０２の種類を判定し、判定結果を示すデータＳ１をコントロールロジック６２に送信する。   When the host adapter 102 is connected to the USB port, the USB charger detector 60 determines the type of the host adapter 102 based on the electrical state of the signal lines D + and D− of the USB port, and data S1 indicating the determination result. Is transmitted to the control logic 62.

ＵＶＬＯ回路１８は、直流電圧ＶＢＵＳが、充電回路１００が動作可能なしきい値電圧ＶＵＶＬＯ以上か否かを判定する。トランジスタＭ１２のドレインは、ステータス端子ＵＳＢＯＫと接続され、そのゲートには、ＵＶＬＯ回路１８による判定結果に応じた電圧が入力される。ＵＳＢＯＫ端子は、直流電圧ＶＵＳＢが正常であるときローレベル、過電圧状態または低電圧状態においてハイインピーダンスとなる。充電回路１００の外部に設けられるマイコン４は、ステータス端子ＵＳＢＯＫの状態を参照することにより、直流電圧ＶＵＳＢが電子機器１に供給されているか否かを判定できる。   The UVLO circuit 18 determines whether or not the DC voltage VBUS is equal to or higher than a threshold voltage VUVLO at which the charging circuit 100 can operate. The drain of the transistor M12 is connected to the status terminal USBOK, and a voltage corresponding to the determination result by the UVLO circuit 18 is input to its gate. The USBOK terminal becomes a high impedance in a low level, an overvoltage state or a low voltage state when the DC voltage VUSB is normal. The microcomputer 4 provided outside the charging circuit 100 can determine whether or not the DC voltage VUSB is supplied to the electronic device 1 by referring to the state of the status terminal USBOK.

ＯＶＰ回路１４は、直流電圧ＶＢＵＳが所定のしきい値電圧ＶＯＶＰ以下か否かを判定する。ＶＢＵＳ＞ＶＯＶＰのとき過電圧保護がかかり、トランジスタＭ１３がオフする。   The OVP circuit 14 determines whether or not the DC voltage VBUS is equal to or lower than a predetermined threshold voltage VOVP. When VBUS> VOVP, overvoltage protection is applied and the transistor M13 is turned off.

レギュレータ３８は、ＶＩＮ端子の電圧ＶＩＮを受け、所定レベルに安定化された電圧ＶＲＥＧを生成する。電圧ＶＲＥＧは、充電回路１００の内部のいくつかのブロック、たとえばコントロールロジック６２に供給される。   The regulator 38 receives the voltage VIN at the VIN terminal and generates a voltage VREG stabilized at a predetermined level. The voltage VREG is supplied to several blocks inside the charging circuit 100, for example, the control logic 62.

コントロールロジック６２は、充電回路１００を制御するロジック回路である。コントロールロジック６２には、レジスタ６６が設けられる。レジスタ６６は充電回路１００の動作に必要な種々のデータが格納される。本実施の形態において、レジスタ６６は少なくとも、（１）ＵＳＢチャージャ検出器６０により判定されたホストアダプタ１０２の種類を示すデータ（ＵＳＢＣＨＧＤＥＴ［２：０］）と、（２）判定されたホストアダプタ１０２の種類に応じて設定される電流制限値を示すデータ（ＩＵＳＳＥＴ［１：０］）と、を格納する。たとえば電流制限値ＩＭＡＸと、それに対応するデータＩＵＳＳＥＴ［１：０］は以下のように対応付けられる。
ＩＭＡＸ＝１００ｍＡのとき、ＩＵＳＳＥＴ［１：０］＝００ｈ
ＩＭＡＸ＝５００ｍＡのとき、ＩＵＳＳＥＴ［１：０］＝０１ｈ
ＩＭＡＸ＝９００ｍＡのとき、ＩＵＳＳＥＴ［１：０］＝０２ｈ
ＩＭＡＸ＝１５００ｍＡのとき、ＩＵＳＳＥＴ［１：０］＝０３ｈ
充電回路１００の起動、再起動時には、ＩＵＳＳＥＴ［１：０］は初期値"００ｈ"にセットされる。 The control logic 62 is a logic circuit that controls the charging circuit 100. The control logic 62 is provided with a register 66. The register 66 stores various data necessary for the operation of the charging circuit 100. In the present embodiment, the register 66 includes at least (1) data indicating the type of the host adapter 102 determined by the USB charger detector 60 (USBCHGDET [2: 0]) and (2) the determined host adapter 102. And data (IUSSET [1: 0]) indicating the current limit value set according to the type of the data. For example, the current limit value IMAX and the corresponding data IUSSET [1: 0] are associated as follows.
When IMAX = 100 mA, IUSSET [1: 0] = 00h
When IMAX = 500 mA, IUSSET [1: 0] = 01h
When IMAX = 900 mA, IUSSET [1: 0] = 02h
When IMAX = 1500 mA, IUSSET [1: 0] = 03h
When the charging circuit 100 is started and restarted, IUSSET [1: 0] is set to the initial value “00h”.

充電部６４は、バス電圧ＶＢＵＳにもとづいて、定電流モードまたは定電圧モードで電池２を充電する。充電部６４は、その入力電流ＩＶＢＵＳが、レジスタ６６に格納されるデータＩＵＳＳＥＴ［１：０］が示す電流制限値ＩＭＡＸを超えないように構成される。   The charging unit 64 charges the battery 2 in the constant current mode or the constant voltage mode based on the bus voltage VBUS. Charging unit 64 is configured such that input current IVBUS does not exceed current limit value IMAX indicated by data IUSSET [1: 0] stored in register 66.

インタフェース回路６８は、レジスタ６６に格納されるデータに、外部のプロセッサ４がアクセスするために設けられる。たとえば充電回路１００とマイコン４はＩ２Ｃバスで接続される。 The interface circuit 68 is provided for the external processor 4 to access data stored in the register 66. For example, the charging circuit 100 and the microcomputer 4 are connected by an I 2 C bus.

本実施の形態において、充電部６４は、ＤＣ／ＤＣコンバータ３０およびリニアチャージャ５０を備える。ＶＩＮ端子に外付けされる平滑用キャパシタは、充電部６４への入力電圧ＶＩＮを安定化する。降圧ＤＣ／ＤＣコンバータ３０は、入力電圧ＶＩＮを降圧し、システム電圧ＶＳＹＳを生成する。   In the present embodiment, charging unit 64 includes DC / DC converter 30 and linear charger 50. A smoothing capacitor externally attached to the VIN terminal stabilizes the input voltage VIN to the charging unit 64. The step-down DC / DC converter 30 steps down the input voltage VIN and generates a system voltage VSYS.

ＤＣ／ＤＣコンバータ３０は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１、ＰＷＭ（Pulse Width Modulation）コントローラ３２、入力電流制限回路３４、バックゲートコントローラ３６を備える。   The DC / DC converter 30 includes a switching transistor M1, a synchronous rectification transistor M2, an inductor L1, an output capacitor C1, a PWM (Pulse Width Modulation) controller 32, an input current limiting circuit 34, and a back gate controller 36.

スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１の構成は、一般的であるため説明を省略する。バックゲートコントローラ３６は、電池からＵＳＢポートに向かって電流が逆流しないように、スイッチングトランジスタＭ１のバックゲートの接続先を制御する。   Since the configuration of the switching transistor M1, the synchronous rectification transistor M2, the inductor L1, and the output capacitor C1 is common, the description thereof is omitted. The back gate controller 36 controls the connection destination of the back gate of the switching transistor M1 so that current does not flow backward from the battery toward the USB port.

ＰＷＭコントローラ３２は、システム電圧ＶＳＹＳが目標電圧と一致するようにデューティ比が調節されるパルス信号を生成し、当該パルス信号にもとづいて、スイッチングトランジスタＭ１、同期整流トランジスタＭ２を相補的にスイッチングする。ＰＷＭコントローラ３２は、電圧モード、平均電流モード、ピーク電流モード、ヒステリシス制御など、公知の回路を利用すればよく、その構成は限定されない。ＤＣ／ＤＣコンバータ３０が生成したシステム電圧ＶＳＹＳは、後段のリニアチャージャ５０に供給される。システム電圧ＶＳＹＳは、図示しないその他の負荷へと供給されてもよい。   The PWM controller 32 generates a pulse signal whose duty ratio is adjusted so that the system voltage VSYS matches the target voltage, and switches the switching transistor M1 and the synchronous rectification transistor M2 in a complementary manner based on the pulse signal. The PWM controller 32 may use a known circuit such as a voltage mode, an average current mode, a peak current mode, or a hysteresis control, and its configuration is not limited. The system voltage VSYS generated by the DC / DC converter 30 is supplied to the subsequent linear charger 50. The system voltage VSYS may be supplied to other loads (not shown).

ＤＣ／ＤＣコンバータ３０は、システム電圧ＶＳＹＳの目標電圧を、電池２の電圧ＶＢＡＴに応じて変化させる。図３は、電池電圧ＶＢＡＴとＤＣ／ＤＣコンバータ３０が生成するシステム電圧ＶＳＹＳの関係を示す図である。具体的には、電池電圧ＶＢＡＴが所定のしきい値Ｖｘ（たとえば３Ｖ）より低いとき、システム電圧ＶＳＹＳの目標値を、しきい値電圧Ｖｘより所定の電圧幅ΔＶ（１００ｍＶ）高い値（Ｖｘ＋ΔＶ）に設定する。また、電池電圧ＶＢＡＴが所定のしきい値（３Ｖ）より高いとき、システム電圧ＶＳＹＳの目標値を、電池電圧ＶＢＡＴより所定の電圧幅ΔＶ（１００ｍＶ）高い値（ＶＢＡＴ＋ΔＶ）に設定する。   The DC / DC converter 30 changes the target voltage of the system voltage VSYS according to the voltage VBAT of the battery 2. FIG. 3 is a diagram showing the relationship between the battery voltage VBAT and the system voltage VSYS generated by the DC / DC converter 30. As shown in FIG. Specifically, when the battery voltage VBAT is lower than a predetermined threshold value Vx (for example, 3V), the target value of the system voltage VSYS is set to a value (Vx + ΔV) higher than the threshold voltage Vx by a predetermined voltage width ΔV (100 mV). Set to. Further, when the battery voltage VBAT is higher than a predetermined threshold value (3V), the target value of the system voltage VSYS is set to a value (VBAT + ΔV) higher than the battery voltage VBAT by a predetermined voltage width ΔV (100 mV).

入力電流制限回路３４は、入力電流ＩＶＢＵＳが電流制限値ＩＭＡＸを超えないように、ＰＷＭコントローラ３２が生成するパルス信号のデューティ比を調節する。たとえばトランジスタＭ１３には、入力電流ＩＶＢＵＳに比例した電圧降下Ｖｓが発生する。入力電流制限回路３４は、この電圧降下Ｖｓが、電流制限値ＩＭＡＸに応じた制限値ＶＩＭＡＸを超えないように、パルス信号のデューティ比を調節する。なお、入力電流制限回路３４の構成は特に限定されず、公知のＤＣ／ＤＣコンバータやリニアレギュレータにおける入力電流の制限回路を用いればよい。   The input current limit circuit 34 adjusts the duty ratio of the pulse signal generated by the PWM controller 32 so that the input current IVBUS does not exceed the current limit value IMAX. For example, a voltage drop Vs proportional to the input current IVBUS is generated in the transistor M13. The input current limit circuit 34 adjusts the duty ratio of the pulse signal so that the voltage drop Vs does not exceed the limit value VIMAX corresponding to the current limit value IMAX. The configuration of the input current limiting circuit 34 is not particularly limited, and an input current limiting circuit in a known DC / DC converter or linear regulator may be used.

図４は、ＰＷＭコントローラ３２の構成例を示す回路図である。
図４のＰＷＭコントローラ３２は、電圧モードの変調器を有する。充電回路１００のＲＥＧＩＮＶ端子には、システム電圧ＶＳＹＳがフィードバックされる。ＥＲＲＩＮＶ端子には、システム電圧ＶＳＹＳを分圧した電圧ＶＳＹＳ’がフィードバックされる。 FIG. 4 is a circuit diagram illustrating a configuration example of the PWM controller 32.
The PWM controller 32 in FIG. 4 has a voltage mode modulator. The system voltage VSYS is fed back to the REGINV terminal of the charging circuit 100. A voltage VSYS ′ obtained by dividing the system voltage VSYS is fed back to the ERRINV terminal.

ＰＷＭコントローラ３２は、出力が共通にカップリングされた誤差増幅器ＥＡ１、ＥＡ２を備える。誤差増幅器ＥＡ１は、システム電圧ＶＳＹＳ’と、所定の基準電圧ＶＲＥＦの誤差を増幅する。電圧源４０は、システム電圧ＶＳＹＳを電圧幅ΔＶ低い電圧にシフトする。誤差増幅器ＥＡ２は、シフトされた電圧ＶＳＹＳ−ΔＶと、電池電圧ＶＢＡＴの誤差を増幅する。電池電圧ＶＢＡＴがしきい値Ｖｘより低い領域では、誤差増幅器ＥＡ１が支配的となり、電池電圧ＶＢＡＴがしきい値Ｖｘより高い領域では、誤差増幅器ＥＡ２が支配的となる。したがって、誤差増幅器ＥＡ１、ＥＡ２により生成されるフィードバック電圧ＶＦＢは、ＶＢＡＴ＞Ｖｘの領域では、電圧ＶＳＹＳ−ΔＶが電池電圧ＶＢＡＴと近づくように調節され、ＶＢＡＴ＜Ｖｘの領域では、電圧ＶＳＹＳ’が基準電圧ＶＲＥＦと近づくように調節される。オシレータ４２は、所定の周波数の三角波またはのこぎり波の周期電圧ＶＯＳＣを生成する。ＰＷＭコンパレータ４４は、周期電圧ＶＯＳＣとフィードバック電圧ＶＦＢを比較し、パルス幅変調（ＰＷＭ）信号を生成する。ドライバ４６は、ＰＷＭ信号にもとづいて、スイッチングトランジスタＭ１および同期整流トランジスタＭ２をスイッチングする。   The PWM controller 32 includes error amplifiers EA1 and EA2 whose outputs are coupled in common. The error amplifier EA1 amplifies an error between the system voltage VSYS 'and a predetermined reference voltage VREF. The voltage source 40 shifts the system voltage VSYS to a voltage having a voltage width ΔV lower. Error amplifier EA2 amplifies the error between shifted voltage VSYS-ΔV and battery voltage VBAT. In the region where battery voltage VBAT is lower than threshold value Vx, error amplifier EA1 is dominant, and in the region where battery voltage VBAT is higher than threshold value Vx, error amplifier EA2 is dominant. Therefore, the feedback voltage VFB generated by the error amplifiers EA1 and EA2 is adjusted so that the voltage VSYS−ΔV approaches the battery voltage VBAT in the region where VBAT> Vx, and the voltage VSYS ′ is the reference in the region where VBAT <Vx. It is adjusted to approach the voltage VREF. The oscillator 42 generates a periodic voltage VOSC of a triangular wave or a sawtooth wave having a predetermined frequency. The PWM comparator 44 compares the periodic voltage VOSC and the feedback voltage VFB to generate a pulse width modulation (PWM) signal. The driver 46 switches the switching transistor M1 and the synchronous rectification transistor M2 based on the PWM signal.

このＰＷＭコントローラ３２によれば、電池電圧ＶＢＡＴとシステム電圧ＶＳＹＳを、図３に示す関係に保つことができる。なお上述したように、ＰＷＭコントローラ３２の構成は図４の電圧モードの変調器には限定されず、平均電流モード、ピーク電流モードなどを採用してもよい。   According to the PWM controller 32, the battery voltage VBAT and the system voltage VSYS can be maintained in the relationship shown in FIG. As described above, the configuration of the PWM controller 32 is not limited to the voltage mode modulator of FIG. 4, and an average current mode, a peak current mode, or the like may be employed.

入力電流制限回路３４は、たとえば誤差増幅器ＥＡ３で構成される。誤差増幅器ＥＡ３には、入力電流ＩＶＢＵＳに応じた検出電圧Ｖｓと、電流制限値ＩＭＡＸに応じた電圧ＶＩＭＡＸの誤差を増幅する。誤差増幅器ＥＡ３の出力端子は、誤差増幅器ＥＡ１、ＥＡ２の出力端子と共通に接続される。この構成では、ＶｓがＶＩＭＡＸより十分低い領域では、誤差増幅器ＥＡ３はフィードバック電圧ＶＦＢに影響を及ぼさない。ＶｓがＶＩＭＡＸに近づくと、ＶｓがＶＩＭＡＸを超えないように、フィードバック電圧ＶＦＢが調節される。   The input current limiting circuit 34 is configured by, for example, an error amplifier EA3. The error amplifier EA3 amplifies an error between the detection voltage Vs corresponding to the input current IVBUS and the voltage VIMAX corresponding to the current limit value IMAX. The output terminal of the error amplifier EA3 is connected in common with the output terminals of the error amplifiers EA1 and EA2. In this configuration, the error amplifier EA3 does not affect the feedback voltage VFB in a region where Vs is sufficiently lower than VIMAX. As Vs approaches VIMAX, feedback voltage VFB is adjusted so that Vs does not exceed VIMAX.

図２に戻る。リニアチャージャ５０は、ＤＣ／ＤＣコンバータ３０により生成されたシステム電圧ＶＳＹＳを受け、電池２を充電する。リニアチャージャ５０は、出力トランジスタＭ３、リニアチャージャ５２、バックゲートコントローラ５４を備える。出力トランジスタＭ３は、ＳＹＳＴＥＭ端子と、ＶＢＡＴ端子の間に設けられる。リニアチャージャ５２は、出力トランジスタＭ３のゲート電圧を制御することにより、出力トランジスタＭ３のインピーダンスを調節する。具体的にはリニアチャージャ５２は、電池電圧ＶＢＡＴが低い状態では、定電流モードで動作し、充電電流が一定となるように出力トランジスタＭ３のインピーダンスを調節する。電池電圧ＶＢＡＴが満充電レベルに近づくと定電圧モードで動作し、電池電圧ＶＢＡＴが一定となるように出力トランジスタＭ３のインピーダンスを調節する。   Returning to FIG. The linear charger 50 receives the system voltage VSYS generated by the DC / DC converter 30 and charges the battery 2. The linear charger 50 includes an output transistor M3, a linear charger 52, and a back gate controller 54. The output transistor M3 is provided between the SYSTEM terminal and the VBAT terminal. The linear charger 52 adjusts the impedance of the output transistor M3 by controlling the gate voltage of the output transistor M3. Specifically, the linear charger 52 operates in the constant current mode when the battery voltage VBAT is low, and adjusts the impedance of the output transistor M3 so that the charging current is constant. When the battery voltage VBAT approaches the full charge level, the operation is performed in the constant voltage mode, and the impedance of the output transistor M3 is adjusted so that the battery voltage VBAT becomes constant.

バックゲートコントローラ５４は、出力トランジスタＭ３のバックゲートを介して、電池２から電流が逆流しないように、出力トランジスタＭ３のバックゲートの接続先を制御する。バックゲートコントローラ５４は公知の技術を用いればよく、その構成は特に限定されない。   The back gate controller 54 controls the connection destination of the back gate of the output transistor M3 so that current does not flow backward from the battery 2 via the back gate of the output transistor M3. The back gate controller 54 may use a known technique, and its configuration is not particularly limited.

以上が充電回路１００の構成である。続いてその動作を説明する。   The above is the configuration of the charging circuit 100. Next, the operation will be described.

図５は、図２の充電回路１００の動作を示すタイムチャートである。初期状態（ｔ＜ｔ０）において電池２は、システムが動作不能なレベルまで深く放電しており、電子機器１はシャットダウンしている。時刻ｔ０に、電子機器１にホストアダプタ１０２が接続されると、バス電圧ＶＢＵＳが供給される。   FIG. 5 is a time chart showing the operation of the charging circuit 100 of FIG. In the initial state (t <t0), the battery 2 is deeply discharged to a level at which the system cannot operate, and the electronic device 1 is shut down. When the host adapter 102 is connected to the electronic device 1 at time t0, the bus voltage VBUS is supplied.

バス電圧ＶＢＵＳが供給されることにより、充電回路１００の内部の回路ブロックはすべて動作可能となる。そしてＵＳＢチャージャ検出器６０は直ちにホストアダプタ１０２の種類を判定し、種類を示すデータＵＳＢＣＨＧＤＥＴ［２：０］と、その種類に応じて規定される電流制限値ＩＭＡＸを示すデータＩＵＳＳＥＴ［１：０］をレジスタ６６に格納する。   By supplying the bus voltage VBUS, all the circuit blocks inside the charging circuit 100 can be operated. Then, the USB charger detector 60 immediately determines the type of the host adapter 102, data USBCHGDET [2: 0] indicating the type, and data IUSSET [1: 0] indicating the current limit value IMAX defined according to the type. Is stored in the register 66.

電流制限値ＩＭＡＸが更新されず、初期値１００ｍＡを持続する場合、破線で示すように電池電圧ＶＢＡＴの充電速度は遅くなる。これに対して充電回路１００では、ホストアダプタ１０２が、ＤＣＰあるいはＣＤＰである場合、システム全体がシャットダウンしていても、電流制限値ＩＭＡＸは、初期値の１００ｍＡから、より大きな値、たとえば１５００ｍＡに高められる。その結果、充電部６４による急速充電が可能となり、電池電圧ＶＢＡＴが短時間でシステムの起動可能電圧（ＶＵＶＬＯ＿ＢＡＴ）に達する（時刻ｔ２）。   When the current limit value IMAX is not updated and the initial value of 100 mA is maintained, the charging speed of the battery voltage VBAT is slow as shown by the broken line. On the other hand, in the charging circuit 100, when the host adapter 102 is DCP or CDP, even if the entire system is shut down, the current limit value IMAX is increased from the initial value of 100 mA to a larger value, for example, 1500 mA. It is done. As a result, rapid charging by the charging unit 64 becomes possible, and the battery voltage VBAT reaches the system startable voltage (VUVLO_BAT) in a short time (time t2).

その後、起動管理ＩＣ７が起動の契機となるイベント（たとえば電子機器１の電源オン）を検出すると、システムが起動し、時刻ｔ３にシステムの起動が完了すると、マイコン４が動作可能になる。   Thereafter, when the activation management IC 7 detects an event (for example, power-on of the electronic device 1) that triggers activation, the system is activated, and when the activation of the system is completed at time t3, the microcomputer 4 becomes operable.

上述のようにレジスタ６６に格納されるデータは、マイコン４から参照可能となっている。したがってマイコン４は、ＵＳＢポートに接続されるホストアダプタ１０２の種類を知ることができる。マイコン４は、ホストアダプタ１０２がＳＤＰである場合には、ＵＳＢトランシーバ９に対して、ホストアダプタ１０２との通信を指示する。これにより、ホストアダプタ１０２のバージョンが、ＵＳＢ１．２、ＵＳＢ２．０、ＵＳＢ３．０のいずれであるかを判定できる。ＳＤＰの場合、ＵＳＢ１．２、ＵＳＢ２．０、ＵＳＢ３．０それぞれで、電流制限値ＩＭＡＸは、１００ｍＡ、５００ｍＡ、９００ｍＡと規定される。マイコン４は、ＵＳＢのバージョンに応じた電流制限値ＩＵＳＳＥＴ［１：０］をレジスタ６６に書き込むことができる。   As described above, the data stored in the register 66 can be referred to from the microcomputer 4. Therefore, the microcomputer 4 can know the type of the host adapter 102 connected to the USB port. When the host adapter 102 is SDP, the microcomputer 4 instructs the USB transceiver 9 to communicate with the host adapter 102. Thereby, it can be determined whether the version of the host adapter 102 is USB 1.2, USB 2.0, or USB 3.0. In the case of SDP, the current limit value IMAX is defined as 100 mA, 500 mA, and 900 mA for USB 1.2, USB 2.0, and USB 3.0, respectively. The microcomputer 4 can write the current limit value IUSSET [1: 0] corresponding to the USB version into the register 66.

また、充電回路１００は以下の利点も有する。
もしＤＣ／ＤＣコンバータ３０を省略して、入力電圧ＶＩＮがリニアチャージャ５０に供給されるとする。この場合、ＶＩＮ＝５Ｖ、ＶＢＡＴ＝４．２Ｖとすれば、出力トランジスタＭ３において０．８Ｖもの電圧降下が発生し、電力損失が大きくなる。これに対して、充電回路１００によれば、第１直流電圧ＶＤＣ、第２直流電圧ＶＵＳＢのいずれが供給される場合であっても、それをシステム電圧ＶＳＹＳに降圧して、リニアチャージャ５０に供給するため、高効率で電池２を充電することができる。具体的には、ＶＩＮ＝５Ｖ、ＶＳＹＳ＝４．３Ｖとすれば、出力トランジスタＭ３の電圧降下は０．１Ｖとなり、電力損失を低減することができる。 The charging circuit 100 also has the following advantages.
If the DC / DC converter 30 is omitted, the input voltage VIN is supplied to the linear charger 50. In this case, if VIN = 5V and VBAT = 4.2V, a voltage drop of 0.8V occurs in the output transistor M3, and the power loss increases. On the other hand, according to the charging circuit 100, regardless of whether the first DC voltage VDC or the second DC voltage VUSB is supplied, it is stepped down to the system voltage VSYS and supplied to the linear charger 50. Therefore, the battery 2 can be charged with high efficiency. Specifically, if VIN = 5V and VSYS = 4.3V, the voltage drop of the output transistor M3 becomes 0.1V, and the power loss can be reduced.

さらに、図３に示すように、電池電圧ＶＢＡＴがしきい値電圧Ｖｘより高い領域では、システム電圧ＶＳＹＳを電池電圧ＶＢＡＴに追従させることにより、出力トランジスタＭ３の電圧降下を、電圧幅ΔＶに保つことができる。その結果、電池２を高効率で充電することができる。   Further, as shown in FIG. 3, in a region where the battery voltage VBAT is higher than the threshold voltage Vx, the voltage drop of the output transistor M3 is kept at the voltage width ΔV by causing the system voltage VSYS to follow the battery voltage VBAT. Can do. As a result, the battery 2 can be charged with high efficiency.

充電回路１００の別の利点は、比較技術との対比によって明確となる。比較技術においては、リニアチャージャ５０を省略し、ＤＣ／ＤＣコンバータ３０によって直接電池２を充電する。比較技術では、出力トランジスタＭ３における電力損失が存在しないため、効率の観点で優れている。ところが、ＤＣ／ＤＣコンバータ３０の出力であるシステム電圧ＶＳＹＳが電池電圧ＶＢＡＴと等しくなるため、電池電圧ＶＢＡＴが非常に低い状況（たとえば１．５Ｖ）において、ＤＣ／ＤＣコンバータ３０が生成するシステム電圧ＶＳＹＳも低くなる。つまり、高効率充電と引き換えに、負荷に十分な電源電圧を供給できなくなる。   Another advantage of the charging circuit 100 becomes apparent by comparison with comparative techniques. In the comparison technique, the linear charger 50 is omitted, and the battery 2 is directly charged by the DC / DC converter 30. The comparison technique is excellent in terms of efficiency because there is no power loss in the output transistor M3. However, since the system voltage VSYS which is the output of the DC / DC converter 30 becomes equal to the battery voltage VBAT, the system voltage VSYS generated by the DC / DC converter 30 in a situation where the battery voltage VBAT is very low (for example, 1.5 V). Also lower. That is, a sufficient power supply voltage cannot be supplied to the load in exchange for high-efficiency charging.

これに対して、実施の形態に係る充電回路１００では、電池電圧ＶＢＡＴがしきい値Ｖｘより低い領域においては、システム電圧ＶＳＹＳを（Ｖｘ＋ΔＶ）に安定化する。これにより、電池２を充電しつつも、負荷に十分な電源電圧を供給することができる。   In contrast, in charging circuit 100 according to the embodiment, system voltage VSYS is stabilized at (Vx + ΔV) in a region where battery voltage VBAT is lower than threshold value Vx. Thereby, it is possible to supply a sufficient power supply voltage to the load while charging the battery 2.

実施の形態では、充電部６４を、ＤＣ／ＤＣコンバータ３０とリニアチャージャ５０で構成したが、本発明はそれに限定されない。たとえばリニアチャージャ５０を省略してＤＣ／ＤＣコンバータ３０によって直接電池２を充電してもよい。この場合、システム電圧ＶＳＹＳを負荷に供給できなくなるが、電池２を急速充電可能という利点は享受できる。
またＤＣ／ＤＣコンバータ３０を省略して、リニアチャージャ５０はバス電圧ＶＢＵＳにもとづいて電池２を充電してもよい。この場合、効率は悪化するが、電池２を急速充電可能という利点は享受できる。 In the embodiment, the charging unit 64 includes the DC / DC converter 30 and the linear charger 50, but the present invention is not limited thereto. For example, the battery 2 may be directly charged by the DC / DC converter 30 with the linear charger 50 omitted. In this case, the system voltage VSYS cannot be supplied to the load, but the advantage that the battery 2 can be rapidly charged can be enjoyed.
Further, the DC / DC converter 30 may be omitted, and the linear charger 50 may charge the battery 2 based on the bus voltage VBUS. In this case, the efficiency is deteriorated, but the advantage that the battery 2 can be rapidly charged can be enjoyed.

実施の形態では、充電回路１００が電子機器に内蔵される場合を説明したが、本発明はそれには限定されない。たとえば充電回路１００は、電池が内蔵される電子機器とは別の筐体にパッケージングされたＵＳＢ充電器に搭載されてもよい。   In the embodiment, the case where the charging circuit 100 is built in an electronic device has been described, but the present invention is not limited thereto. For example, the charging circuit 100 may be mounted on a USB charger packaged in a separate housing from the electronic device in which the battery is built.

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。   Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are permitted without departing from the spirit of the present invention.

１…電子機器、２…電池、４…マイコン、５…システム電源、６…ＵＳＢチャージャ検出ＩＣ、７…起動管理ＩＣ、１００…充電回路、１０２…ホストアダプタ、１４…ＯＶＰ回路、１８…ＵＶＬＯ回路、３０…ＤＣ／ＤＣコンバータ、３２…ＰＷＭコントローラ、３４…入力電流制限回路、３６…バックゲートコントローラ、５０…リニアチャージャ、６０…ＵＳＢチャージャ検出器、６２…コントロールロジック、６４…充電部、６６…レジスタ、６８…インタフェース回路。 DESCRIPTION OF SYMBOLS 1 ... Electronic device, 2 ... Battery, 4 ... Microcomputer, 5 ... System power supply, 6 ... USB charger detection IC, 7 ... Startup management IC, 100 ... Charging circuit, 102 ... Host adapter, 14 ... OVP circuit, 18 ... UVLO circuit , 30 ... DC / DC converter, 32 ... PWM controller, 34 ... Input current limiting circuit, 36 ... Back gate controller, 50 ... Linear charger, 60 ... USB charger detector, 62 ... Control logic, 64 ... Charging unit, 66 ... Register 68... Interface circuit.

Claims (4)

ＵＳＢ（Universal Serial Bus）ホストアダプタからの直流電圧を受けるＵＳＢポートと、
前記ＵＳＢポートにホストアダプタが接続されると、前記ＵＳＢポートの電気的状態にもとづき前記ホストアダプタの種類を判定するＵＳＢチャージャ検出器と、
判定された前記ホストアダプタの種類に応じて設定される電流制限値を示すデータを格納するレジスタと、
前記直流電圧にもとづいて定電流モードまたは定電圧モードで電池を充電する充電部であって、その入力電流が、前記レジスタに格納されるデータが示す電流制限値以下に制限されるように構成された充電部と、
を備えてひとつの半導体チップに集積化されており、前記ＵＳＢポートの直流電圧を電源として動作可能に構成され、
前記充電部は、
前記直流電圧を降圧し、可変の目標値に安定化されたシステム電圧ＶＳＹＳを生成するＤＣ／ＤＣコンバータと、
前記システム電圧ＶＳＹＳを受け、前記電池を充電するリニアチャージャと、
を備え、
前記ＤＣ／ＤＣコンバータは、
前記システム電圧ＶＳＹＳに応じた電圧ＶＳＹＳ’がフィードバックされる第１端子と、
前記システム電圧ＶＳＹＳが入力される第２端子と、
前記第２端子と接続され、前記システム電圧ＶＳＹＳを所定の電圧幅ΔＶ、低い電圧にシフトする電圧源と、
前記第１端子と接続され、前記第１端子の電圧ＶＳＹＳ’と所定の基準電圧ＶＲＥＦの誤差を増幅する第１誤差増幅器と、
前記電圧源の出力電圧ＶＳＹＳ−ΔＶと前記電池の電圧ＶＢＡＴの誤差を増幅する第２誤差増幅器と、
を備え、前記第１誤差増幅器と前記第２誤差増幅器の共通に接続される出力端子の電圧に応じたデューティ比でスイッチングするよう構成され、
（i）前記電池の電圧ＶＢＡＴが所定のしきい値より低いとき、前記システム電圧ＶＳＹＳの前記目標値を、前記しきい値電圧より所定の電圧幅ΔＶ高い値に設定し、（ii）前記電池の電圧ＶＢＡＴが前記しきい値より高いとき、前記システム電圧ＶＳＹＳの前記目標値を、前記電池の電圧ＶＢＡＴより所定の電圧幅ΔＶ高い値に設定することを特徴とする充電回路。 A USB port that receives a DC voltage from a USB (Universal Serial Bus) host adapter;
A USB charger detector for determining a type of the host adapter based on an electrical state of the USB port when a host adapter is connected to the USB port;
A register for storing data indicating a current limit value set according to the determined type of the host adapter;
A charging unit that charges a battery in a constant current mode or a constant voltage mode based on the DC voltage, and configured so that an input current thereof is limited to a current limit value or less indicated by data stored in the register. Live parts,
Is integrated into a single semiconductor chip, and is configured to be operable with the DC voltage of the USB port as a power source.
The charging unit is
A DC / DC converter that steps down the DC voltage and generates a system voltage VSYS stabilized at a variable target value;
A linear charger that receives the system voltage VSYS and charges the battery;
With
The DC / DC converter is
A first terminal to which a voltage VSYS ′ corresponding to the system voltage VSYS is fed back;
A second terminal to which the system voltage VSYS is input;
A voltage source connected to the second terminal for shifting the system voltage VSYS to a predetermined voltage width Δ V , a low voltage;
A first error amplifier connected to the first terminal and amplifying an error between the voltage VSYS ′ of the first terminal and a predetermined reference voltage VREF;
A second error amplifier for amplifying an error between the output voltage VSYS-ΔV of the voltage source and the voltage VBAT of the battery;
And is configured to switch at a duty ratio corresponding to a voltage of an output terminal commonly connected to the first error amplifier and the second error amplifier,
(I) When the voltage VBAT of the battery is lower than a predetermined threshold, the target value of the system voltage VSYS is set to a value higher by a predetermined voltage width ΔV than the threshold voltage, and (ii) the battery When the voltage VBAT of the battery is higher than the threshold value, the target value of the system voltage VSYS is set to a value higher by a predetermined voltage width ΔV than the voltage VBAT of the battery. 前記レジスタは、さらに判定された前記ホストアダプタの種類を示すデータを格納することを特徴とする請求項１に記載の充電回路。   The charging circuit according to claim 1, wherein the register further stores data indicating the determined type of the host adapter. 前記レジスタに格納されるデータに、外部のプロセッサがアクセスするためのインタフェース回路をさらに備えることを特徴とする請求項１または２に記載の充電回路。   The charging circuit according to claim 1, further comprising an interface circuit for an external processor to access data stored in the register. 電池と、
前記電池を充電する請求項１から３のいずれかに記載の充電回路と、
を備えることを特徴とする電子機器。 Battery,
The charging circuit according to any one of claims 1 to 3, wherein the battery is charged;
An electronic device comprising:
JP2011281908A 2011-12-22 2011-12-22 Charging circuit and electronic device using the same Active JP6053280B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011281908A JP6053280B2 (en) 2011-12-22 2011-12-22 Charging circuit and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011281908A JP6053280B2 (en) 2011-12-22 2011-12-22 Charging circuit and electronic device using the same

Publications (2)

Publication Number Publication Date
JP2013132184A JP2013132184A (en) 2013-07-04
JP6053280B2 true JP6053280B2 (en) 2016-12-27

Family

ID=48909344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011281908A Active JP6053280B2 (en) 2011-12-22 2011-12-22 Charging circuit and electronic device using the same

Country Status (1)

Country Link
JP (1) JP6053280B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180126897A (en) * 2017-05-19 2018-11-28 강병석 Mat for preventing noise and rock scttering

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6714469B2 (en) * 2016-08-24 2020-06-24 キヤノン株式会社 Electronic device and control method thereof
CN106230070B (en) * 2016-08-31 2020-01-10 宇龙计算机通信科技(深圳)有限公司 Charging method and device
JP6916629B2 (en) * 2017-02-17 2021-08-11 キヤノン株式会社 Electronics and control methods
JP7057667B2 (en) 2017-12-28 2022-04-20 キヤノン株式会社 Electronics, control methods and programs
CN110071542B (en) * 2019-04-10 2023-01-13 东莞市榕品电子科技有限公司 Charging circuit, charging method and terminal
JP7319151B2 (en) * 2019-09-13 2023-08-01 ローム株式会社 Control ICs for wireless power receivers, electronic devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506490A (en) * 1993-11-09 1996-04-09 Motorola, Inc. Method and apparatus for determining external power supply type
JP4802740B2 (en) * 2006-01-31 2011-10-26 ミツミ電機株式会社 Timer circuit and charge control device
US7834591B2 (en) * 2006-02-16 2010-11-16 Summit Microelectronics, Inc. Switching battery charging systems and methods
JP5261942B2 (en) * 2007-02-14 2013-08-14 株式会社リコー POWER SUPPLY CIRCUIT FOR POWER SUPPLYING CHARGE CONTROL CIRCUIT, CHARGING DEVICE HAVING THE POWER SOURCE CIRCUIT, AND METHOD FOR POWER SUPPLYING CHARGE CONTROL CIRCUIT

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180126897A (en) * 2017-05-19 2018-11-28 강병석 Mat for preventing noise and rock scttering

Also Published As

Publication number Publication date
JP2013132184A (en) 2013-07-04

Similar Documents

Publication Publication Date Title
JP5912513B2 (en) Charging circuit and electronic device using the same
JP6053280B2 (en) Charging circuit and electronic device using the same
JP5912514B2 (en) Electronics
WO2016013451A1 (en) Charging circuit, electronic device using same, and charger
JP5791007B2 (en) Power supply apparatus and method, and user apparatus
US8427113B2 (en) Voltage converter with combined buck converter and capacitive voltage divider
US9136724B2 (en) Method for limiting battery discharging current in battery charger and discharger circuit
US9327321B2 (en) Method and apparatus for performing system power management
US9906059B2 (en) Charge and discharge management system and movable power source using the same
US20150069956A1 (en) Universal power adapter
US7786696B2 (en) Battery pack charged by external power generator and supplying discharge power to external load in parallel to external power generator
US20090033293A1 (en) Voltage converter with combined capacitive voltage divider, buck converter and battery charger
JP5941656B2 (en) Charging circuit and electronic device using the same
US10574073B2 (en) Electronic device and method for controlling power supply
JP2018011442A (en) Power reception device and control circuit thereof, electronic apparatus, and operation method of power supply system
JP2008118847A (en) Power supply managing system with charger/voltage boosting controller
JPWO2009072281A1 (en) Power management circuit
US10488881B1 (en) Power supply circuit
US20170117727A1 (en) Energy storage device and control method thereof
US20170279285A1 (en) Charging device and control method thereof
CN116388350B (en) Charging control method, energy storage device, and readable storage medium
US20230045028A1 (en) Charging system, method and device for controlling charging system, and electronic device
JP5843589B2 (en) Charging circuit and electronic device using the same
JP2013229968A (en) Charge control circuit and charging circuit
US6771048B2 (en) Battery state monitoring circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161129

R150 Certificate of patent or registration of utility model

Ref document number: 6053280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250