JP6051636B2 - Image sensor - Google Patents

Image sensor Download PDF

Info

Publication number
JP6051636B2
JP6051636B2 JP2012157926A JP2012157926A JP6051636B2 JP 6051636 B2 JP6051636 B2 JP 6051636B2 JP 2012157926 A JP2012157926 A JP 2012157926A JP 2012157926 A JP2012157926 A JP 2012157926A JP 6051636 B2 JP6051636 B2 JP 6051636B2
Authority
JP
Japan
Prior art keywords
imaging
signal processing
chip
processing chip
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012157926A
Other languages
Japanese (ja)
Other versions
JP2014022842A (en
Inventor
克彦 中野
克彦 中野
忠男 磯貝
忠男 磯貝
大河内 直紀
直紀 大河内
釜下 敦
敦 釜下
貴行 亀川
貴行 亀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2012157926A priority Critical patent/JP6051636B2/en
Publication of JP2014022842A publication Critical patent/JP2014022842A/en
Application granted granted Critical
Publication of JP6051636B2 publication Critical patent/JP6051636B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

本発明は、撮像素子および撮像素子の製造方法に関する。   The present invention relates to an image sensor and a method for manufacturing the image sensor.

受光した被写体像を光電変換する画素が複数配列された撮像領域と、当該撮像領域から出力されるアナログ信号を受信してデジタル信号に変換するAD変換器とが同一のチップに形成された撮像素子が知られている。
[先行技術文献]
[特許文献]
[特許文献1] 特開平7−222063号公報
An imaging device in which an imaging area in which a plurality of pixels for photoelectrically converting a received subject image and an AD converter that receives an analog signal output from the imaging area and converts it into a digital signal are formed on the same chip It has been known.
[Prior art documents]
[Patent Literature]
[Patent Document 1] Japanese Patent Laid-Open No. 7-2222063

撮像領域の増大に伴い、チップが大型化するという問題があった。   As the imaging area increases, there is a problem that the chip becomes larger.

本発明の第1の態様における撮像素子は、画素が複数配列された撮像領域を含む撮像チップと、撮像チップに固定されて撮像領域を封止する光学素子と、撮像チップに光学素子と隣接して固定され、画素から出力されるアナログ信号を受信してデジタル信号に変換するAD変換器を少なくとも含む信号処理チップとを備える。   The imaging device according to the first aspect of the present invention includes an imaging chip including an imaging region in which a plurality of pixels are arranged, an optical element fixed to the imaging chip and sealing the imaging region, and an optical element adjacent to the imaging chip. And a signal processing chip including at least an AD converter that receives an analog signal output from the pixel and converts the analog signal into a digital signal.

本発明の第2の態様における撮像素子の製造方法は、画素が複数配列された撮像領域が複数形成されたウェハ上に、光学素子を撮像領域のそれぞれに対応して貼着する貼着工程と、撮像領域を含む単位回路領域ごとに切り出して、光学素子が貼着された撮像チップに個片化する個片化工程と、画素から出力されるアナログ信号を受信してデジタル信号に変換するAD変換器を少なくとも含む信号処理チップを、撮像チップに光学素子と隣接して固定する固定工程とを有する。   An image pickup device manufacturing method according to a second aspect of the present invention includes: an attaching step of attaching an optical element to each of the image pickup regions on a wafer on which a plurality of image pickup regions in which a plurality of pixels are arranged are formed; Divide each unit circuit area including the imaging area into individual imaging steps to which the optical element is attached, and an AD that receives the analog signal output from the pixel and converts it into a digital signal A fixing step of fixing the signal processing chip including at least the converter to the imaging chip adjacent to the optical element.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。   It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.

本実施形態の撮像素子の構成を示す図である。It is a figure which shows the structure of the image pick-up element of this embodiment. 第1信号処理チップと第2信号処理チップが固定プレートに固定された状態を模式的に示す図である。It is a figure which shows typically the state by which the 1st signal processing chip and the 2nd signal processing chip were fixed to the fixed plate. 撮像素子の製造方法を説明する図である。It is a figure explaining the manufacturing method of an image sensor. 撮像素子の製造方法を説明する図である。It is a figure explaining the manufacturing method of an image sensor.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.

図1は、本実施形態の撮像素子10の構成を示す図である。図1(a)は、撮像素子10の模式的な上視図である。図1(b)は、図1(a)のA−A断面を模式的に示す断面図である。図1(a)では、後述する撮像領域101、接着層400、接着剤501、502について、図1(b)の各要素との対応関係を明確にすべく、図1(b)と同一のハッチングを施している。撮像素子10は、撮像チップ100、光学素子200、および信号処理チップ300を含んで構成される。   FIG. 1 is a diagram illustrating a configuration of an image sensor 10 according to the present embodiment. FIG. 1A is a schematic top view of the image sensor 10. FIG.1 (b) is sectional drawing which shows typically the AA cross section of Fig.1 (a). In FIG. 1A, the imaging region 101, the adhesive layer 400, and the adhesives 501 and 502, which will be described later, are the same as those in FIG. 1B in order to clarify the correspondence with each element in FIG. Has been hatched. The imaging element 10 includes an imaging chip 100, an optical element 200, and a signal processing chip 300.

撮像チップ100は、図1(a)に示すように、上視した場合に矩形であり、中央部分に撮像領域101を有する。撮像領域101には、受光した被写体像を光電変換する画素が複数配列されている。撮像領域101は、オプティカルブラック領域を形成する画素を含んでいてもよい。撮像領域101の形状は、図1(a)に示すように、矩形である。   As shown in FIG. 1A, the imaging chip 100 is rectangular when viewed from above, and has an imaging region 101 at the center. In the imaging region 101, a plurality of pixels that photoelectrically convert a received subject image are arranged. The imaging region 101 may include pixels that form an optical black region. The shape of the imaging region 101 is a rectangle as shown in FIG.

撮像チップ100は、撮像領域101における対向する一対の辺の外縁部に電極パッド104、105を有する。図1(a)、(b)に示すように、電極パッド104は、撮像領域101の第1辺102の外縁部に設けられ、電極パッド105は、第1辺に対向する第2辺103の外縁部に設けられる。電極パッド104、105は、後述する信号処理チップ300と電気的に接続するために用いられる。   The imaging chip 100 includes electrode pads 104 and 105 at outer edges of a pair of opposing sides in the imaging region 101. As shown in FIGS. 1A and 1B, the electrode pad 104 is provided on the outer edge portion of the first side 102 of the imaging region 101, and the electrode pad 105 is formed on the second side 103 facing the first side. Provided at the outer edge. The electrode pads 104 and 105 are used for electrical connection with a signal processing chip 300 described later.

撮像領域101の周縁部には、撮像領域101を取り囲むように接着層400が形成されている。接着層400は、撮像チップ100と光学素子200を接着する。接着層400の材料として、熱硬化性接着剤等が用いられる。   An adhesive layer 400 is formed on the periphery of the imaging region 101 so as to surround the imaging region 101. The adhesive layer 400 adheres the imaging chip 100 and the optical element 200. A thermosetting adhesive or the like is used as a material for the adhesive layer 400.

光学素子200は、撮像領域101に対向して接着層400上に配置され、接着層400を介して撮像チップ100に接着されている。光学素子200の面積は、撮像領域101の面積より大きく、光学素子200が撮像領域101の全体を覆っている。また、接着層400は、撮像チップ100と光学素子200の間に介在し、撮像領域101を取り囲むように形成されている。したがって、光学素子200は、接着層400の厚みにより撮像チップ100と離間しつつ、撮像領域101を封止することができる。   The optical element 200 is disposed on the adhesive layer 400 so as to face the imaging region 101, and is bonded to the imaging chip 100 via the adhesive layer 400. The area of the optical element 200 is larger than the area of the imaging region 101, and the optical element 200 covers the entire imaging region 101. The adhesive layer 400 is interposed between the imaging chip 100 and the optical element 200 and is formed so as to surround the imaging region 101. Therefore, the optical element 200 can seal the imaging region 101 while being separated from the imaging chip 100 by the thickness of the adhesive layer 400.

光学素子200は、具体的には、撮像チップ100の撮像領域101をカバーするカバーガラスである。カバーガラスとして、ホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等を用いることができる。   Specifically, the optical element 200 is a cover glass that covers the imaging region 101 of the imaging chip 100. As the cover glass, borosilicate glass, quartz glass, non-alkali glass, heat-resistant glass, or the like can be used.

信号処理チップ300は、撮像チップ100に光学素子200と隣接して固定される。信号処理チップ300は、撮像チップ100から出力されるアナログ信号を受信してデジタル信号に変換するAD変換器を少なくとも含む。信号処理チップ300は、AD変換器に加えて、撮像チップで生成されたアナログ信号を読み出す読み出し回路、読み出し回路を駆動するタイミング制御回路、読み出した信号のノイズを除去するための除去回路等を含んでもよい。   The signal processing chip 300 is fixed to the imaging chip 100 adjacent to the optical element 200. The signal processing chip 300 includes at least an AD converter that receives an analog signal output from the imaging chip 100 and converts it into a digital signal. In addition to the AD converter, the signal processing chip 300 includes a readout circuit that reads out an analog signal generated by the imaging chip, a timing control circuit that drives the readout circuit, a removal circuit that removes noise in the readout signal, and the like. But you can.

信号処理チップ数は、画素信号の読み出し方式に応じて適宜決定される。本実施形態では、画素信号の読み出し方式として2チャンネル読み出しを採用する。したがって、本実施形態では、信号処理チップ300は、第1信号処理チップ310と第2信号処理チップ320を含む。なお、以下の説明において、第1信号処理チップ310と第2信号処理チップ320を特に区別しない場合には、これらを纏めて信号処理チップ300と表現する場合もある。第1信号処理チップ310は、第1AD変換器を含む。第2信号処理チップ320は、第2AD変換器を含む。第1AD変換器と第2AD変換器は、互いに異なる画素信号を受信する。これにより、AD変換処理を高速化できる。   The number of signal processing chips is appropriately determined according to the pixel signal readout method. In the present embodiment, two-channel reading is adopted as a pixel signal reading method. Therefore, in the present embodiment, the signal processing chip 300 includes the first signal processing chip 310 and the second signal processing chip 320. In the following description, when there is no particular distinction between the first signal processing chip 310 and the second signal processing chip 320, they may be collectively expressed as a signal processing chip 300. The first signal processing chip 310 includes a first AD converter. The second signal processing chip 320 includes a second AD converter. The first AD converter and the second AD converter receive different pixel signals. Thereby, the AD conversion process can be speeded up.

第1信号処理チップ310は、撮像領域101の第1辺102の外縁部に固定されている。具体的には、第1信号処理チップの電極パッド311が、バンプ601を介して、撮像チップの電極パッド104に電気的に接続される。そして、撮像チップ100と第1信号処理チップ310は、接続部分を取り囲むように形成された接着剤501により接着されている。   The first signal processing chip 310 is fixed to the outer edge portion of the first side 102 of the imaging region 101. Specifically, the electrode pad 311 of the first signal processing chip is electrically connected to the electrode pad 104 of the imaging chip via the bump 601. The imaging chip 100 and the first signal processing chip 310 are bonded by an adhesive 501 formed so as to surround the connection portion.

第2信号処理チップ320は、第1辺に対向する第2辺103の外縁部に固定される。具体的には、第2信号処理チップの電極パッド321が、バンプ602を介して、撮像チップの電極パッド105に電気的に接続される。そして、撮像チップ100と第2信号処理チップ320は、接続部分を取り囲むように形成された接着剤502により接着されている。   The second signal processing chip 320 is fixed to the outer edge portion of the second side 103 facing the first side. Specifically, the electrode pad 321 of the second signal processing chip is electrically connected to the electrode pad 105 of the imaging chip via the bump 602. The imaging chip 100 and the second signal processing chip 320 are adhered by an adhesive 502 formed so as to surround the connection portion.

以上のように、本実施形態の撮像素子10では、撮像領域と回路領域が別々のチップに形成されている。したがって、製造段階において、撮像チップ100と信号処理チップ300とでそれぞれに適したプロセスを採用できる。これにより、例えば、撮像チップ100には性能向上の観点から信号処理チップ300よりも高電圧を用いつつ、信号処理チップ300では撮像チップよりも低電圧を用いて省電力を実現できる。また、配線パターンの線幅等において、設計の自由度が増す。   As described above, in the imaging device 10 of the present embodiment, the imaging region and the circuit region are formed on separate chips. Therefore, processes suitable for the imaging chip 100 and the signal processing chip 300 can be employed in the manufacturing stage. As a result, for example, a higher voltage is used for the imaging chip 100 than the signal processing chip 300 from the viewpoint of performance improvement, while the signal processing chip 300 can achieve power saving using a lower voltage than the imaging chip. Further, the degree of freedom in design increases in the line width of the wiring pattern.

第1信号処理チップ310および第2信号処理チップ320は、撮像チップ100に光学素子200と隣接して固定されている。つまり、光学素子200だけでなく、光学素子200と信号処理チップ300の両方が撮像チップ100に配置されている。したがって、信号処理チップ300と光学素子200を積層した場合に比べて、撮像素子10全体の高さを抑制することができる。   The first signal processing chip 310 and the second signal processing chip 320 are fixed to the imaging chip 100 adjacent to the optical element 200. That is, not only the optical element 200 but also the optical element 200 and the signal processing chip 300 are arranged on the imaging chip 100. Therefore, compared with the case where the signal processing chip 300 and the optical element 200 are stacked, the height of the entire image sensor 10 can be suppressed.

撮像チップ100には、撮像領域101から離れた周辺部に電極パッド104、105の形成領域が設けられている。したがって、バンプ領域を確保し易く、バンプを介した接合が容易になる。撮像チップ100と、第1信号処理チップ310および第2信号処理チップ320とは、一部が重畳して固定されている。したがって、撮像領域と回路領域を同一チップ上に形成した場合に比べて、撮像素子の幅を狭めることができる。   The imaging chip 100 is provided with the formation region of the electrode pads 104 and 105 in the peripheral part away from the imaging region 101. Therefore, it is easy to secure a bump area, and bonding via the bumps is facilitated. The imaging chip 100, the first signal processing chip 310, and the second signal processing chip 320 are partially overlapped and fixed. Therefore, the width of the image sensor can be reduced as compared with the case where the image area and the circuit area are formed on the same chip.

なお、撮像素子10において、第1信号処理チップ310および第2信号処理チップ320がそれぞれ、フレキシブル基板を介して外部回路と接続されてもよい。この場合、撮像チップ100の周辺の空間を、第1信号処理チップ310および第2信号処理チップ320と、フレキシブル基板との接続に利用することができる。   In the imaging device 10, the first signal processing chip 310 and the second signal processing chip 320 may each be connected to an external circuit via a flexible substrate. In this case, the space around the imaging chip 100 can be used for connection between the first signal processing chip 310 and the second signal processing chip 320 and the flexible substrate.

撮像素子はさらに、第1信号処理チップと第2信号処理チップを固定するための固定プレートを備えていてもよい。図2は、第1信号処理チップ310と第2信号処理チップ320が固定プレート700に固定された状態を模式的に示す図である。さらに、図2に示すように、第1信号処理チップ310にフレキシブル基板810が接続され、第2信号処理チップ320にフレキシブル基板820が接続されていてもよい。   The imaging device may further include a fixing plate for fixing the first signal processing chip and the second signal processing chip. FIG. 2 is a diagram schematically showing a state in which the first signal processing chip 310 and the second signal processing chip 320 are fixed to the fixing plate 700. Further, as shown in FIG. 2, the flexible substrate 810 may be connected to the first signal processing chip 310, and the flexible substrate 820 may be connected to the second signal processing chip 320.

固定プレート700は、図2に示すように、全体として矩形であり、中央部分に矩形の開口部701を有する。すなわち、固定プレート700は四角環状である。固定プレート700は、矩形の開口部701の第1辺702に沿った第1周縁部703と、第1辺702に対向する第2辺704に沿った第2周縁部705を有する。   As shown in FIG. 2, the fixed plate 700 is rectangular as a whole, and has a rectangular opening 701 at the center. That is, the fixed plate 700 is a square ring. The fixed plate 700 has a first peripheral edge 703 along the first side 702 of the rectangular opening 701 and a second peripheral edge 705 along the second side 704 facing the first side 702.

固定プレート700は、第1信号処理チップ310と第2信号処理チップ320に架設されている。具体的には、固定プレート700の第1周縁部703が第1信号処理チップ310と、固定プレート700の第2周縁部705が第2信号処理チップ320と接している。固定プレート700の第1周縁部703の下面と第1信号処理チップ310の上面は、接着剤により接着されることによって、固定されている。同様に、固定プレート700の第2周縁部705の下面と第2信号処理チップ320の上面は、接着剤により接着されることによって、固定されている。固定プレート700が第1信号処理チップ310および第2信号処理チップ320に固定されるので、枠状の構造体が形成されることになる。よって、第1信号処理チップ310および第2信号処理チップ320が片持ち構造の場合に比べて、外力に対してより強固になる。   The fixed plate 700 is installed on the first signal processing chip 310 and the second signal processing chip 320. Specifically, the first peripheral edge 703 of the fixed plate 700 is in contact with the first signal processing chip 310, and the second peripheral edge 705 of the fixed plate 700 is in contact with the second signal processing chip 320. The lower surface of the first peripheral edge 703 of the fixing plate 700 and the upper surface of the first signal processing chip 310 are fixed by being bonded with an adhesive. Similarly, the lower surface of the second peripheral edge 705 of the fixing plate 700 and the upper surface of the second signal processing chip 320 are fixed by being bonded with an adhesive. Since the fixing plate 700 is fixed to the first signal processing chip 310 and the second signal processing chip 320, a frame-like structure is formed. Therefore, the first signal processing chip 310 and the second signal processing chip 320 are more robust against external force than when the first signal processing chip 310 and the second signal processing chip 320 have a cantilever structure.

固定プレート700の開口部701は、固定プレート700と第1信号処理チップ310および第2信号処理チップ320が固定された場合に、少なくとも撮像領域に対応する部分に形成されている。ここでは、固定プレート700の開口部701の面積は、光学素子200の面積よりも広く形成されている。光学素子200は、固定プレート700の開口部701から露出している。撮像素子20の構成では、固定プレート700において撮像領域に対応する部分が開口されているので、被写体像の撮像領域への入射を妨げない。   The opening 701 of the fixed plate 700 is formed at least in a portion corresponding to the imaging region when the fixed plate 700 and the first signal processing chip 310 and the second signal processing chip 320 are fixed. Here, the area of the opening 701 of the fixed plate 700 is formed wider than the area of the optical element 200. The optical element 200 is exposed from the opening 701 of the fixed plate 700. In the configuration of the imaging element 20, since the portion corresponding to the imaging area is opened in the fixed plate 700, the incidence of the subject image on the imaging area is not hindered.

固定プレート700の材料は、例えば金属またはセラミックである。第1信号処理チップ310および第2信号処理チップ320は発熱するので、固定プレート700の材料として熱伝導性の高い材料を用いることによって、放熱性を高めることができる。また、第1信号処理チップ310および第2信号処理チップ320はそれぞれ、フレキシブル基板810、820を介して外部回路と接続されてもよい。   The material of the fixing plate 700 is, for example, metal or ceramic. Since the first signal processing chip 310 and the second signal processing chip 320 generate heat, heat dissipation can be improved by using a material having high thermal conductivity as the material of the fixed plate 700. Further, the first signal processing chip 310 and the second signal processing chip 320 may be connected to an external circuit via flexible substrates 810 and 820, respectively.

図3は、撮像素子の製造方法を説明する図である。具体的には、図3は、ウェハレベルでの処理工程を示す。なお、図3では、図示の簡略化の観点から、図3(a)より前の工程においてウェハ上に形成された電極パッド104、105を省略している。   FIG. 3 is a diagram illustrating a method for manufacturing an image sensor. Specifically, FIG. 3 shows the process steps at the wafer level. In FIG. 3, the electrode pads 104 and 105 formed on the wafer in the step prior to FIG. 3A are omitted from the viewpoint of simplification.

まず、図3(a)に示すように、受光した被写体像を光電変換する画素が複数配列された撮像領域101が複数形成されたウェハ110を準備し、当該ウェハ110上に接着材料層210を形成する。接着材料層210は、例えば、ウェハ110上に接着剤を均一に塗布することにより形成される。また、ウェハ110上にダイアタッチシートを貼り付けることによって、接着材料層210を形成してもよい。   First, as shown in FIG. 3A, a wafer 110 having a plurality of imaging regions 101 in which a plurality of pixels that photoelectrically convert a received subject image is formed is prepared, and an adhesive material layer 210 is formed on the wafer 110. Form. For example, the adhesive material layer 210 is formed by uniformly applying an adhesive on the wafer 110. Further, the adhesive material layer 210 may be formed by attaching a die attach sheet on the wafer 110.

次に、接着材料層210の一部を除去することにより、図3(b)に示すように、複数の撮像領域101のそれぞれを取り囲む接着層400を形成する(接着層形成工程)。接着層400は、接着材料層210を例えばフォトリソグラフィを利用してパターニングすることにより形成される。   Next, by removing a part of the adhesive material layer 210, as shown in FIG. 3B, an adhesive layer 400 surrounding each of the plurality of imaging regions 101 is formed (adhesive layer forming step). The adhesive layer 400 is formed by patterning the adhesive material layer 210 using, for example, photolithography.

次に、複数の撮像領域101のそれぞれに対して光学素子200を例えば熱圧着により貼着する(貼着工程)。これにより、図3(c)に示すように、複数の撮像領域101のそれぞれが接着層400を介して光学素子200によって封止されるので、貼着工程以降の工程において、撮像領域101にパーティクルが付着することを防止することができる。   Next, the optical element 200 is attached to each of the plurality of imaging regions 101 by, for example, thermocompression bonding (attaching step). As a result, as shown in FIG. 3C, each of the plurality of imaging regions 101 is sealed by the optical element 200 via the adhesive layer 400, so in the steps after the sticking step, particles are captured in the imaging region 101. Can be prevented from adhering.

次に、ウェハを、撮像領域101を含む単位回路領域ごとに切り出すことによって、図3(d)に示すように、光学素子200が貼着された撮像チップ100に個片化する(個片化工程)。   Next, the wafer is cut out for each unit circuit area including the imaging area 101, and as shown in FIG. 3D, the wafer is singulated into the imaging chip 100 to which the optical element 200 is attached (individualization). Process).

図4は、撮像素子の製造方法を説明する図である。具体的には、個片化以降の工程を示す。個片化以降の工程については、各撮像チップに対する処理は共通しているので、一つの撮像チップに着目して説明する。   FIG. 4 is a diagram for explaining a method of manufacturing an image sensor. Specifically, the steps after separation are shown. Since the processes after the singulation are common to the respective imaging chips, the description will be given focusing on one imaging chip.

図4(a)に示すように、撮像チップ100の紙面左側の電極パッド104に、接着剤501をディスペンサにより形成する。接着剤501として、熱硬化性樹脂を用いることができる。接着剤501が形成された撮像チップ100と、予め電極パッド311にバンプ601が形成された第1信号処理チップ310とを位置あわせした後、撮像チップ100上に第1信号処理チップ310を貼り合わせる。撮像チップ100と第1信号処理チップ310の貼り合わせは、加熱状態で行われる。これにより、図4(b)に示すように、第1信号処理チップ310が、バンプ601を介して撮像チップ100と電気的に接続されるとともに、接着剤501によって撮像チップ100に固定される(固定工程)。   As shown in FIG. 4A, an adhesive 501 is formed on the electrode pad 104 on the left side of the imaging chip 100 by a dispenser. A thermosetting resin can be used as the adhesive 501. After the imaging chip 100 on which the adhesive 501 is formed and the first signal processing chip 310 on which the bump 601 is formed on the electrode pad 311 are aligned in advance, the first signal processing chip 310 is bonded onto the imaging chip 100. . Bonding of the imaging chip 100 and the first signal processing chip 310 is performed in a heated state. As a result, as shown in FIG. 4B, the first signal processing chip 310 is electrically connected to the imaging chip 100 via the bumps 601 and is fixed to the imaging chip 100 by the adhesive 501 ( Fixing process).

同様に、撮像チップ100の紙面右側の電極パッド105に、接着剤502をディスペンサにより形成する。そして、接着剤502が形成された撮像チップ100と、予め電極パッド321にバンプ602が形成された第2信号処理チップ320とを位置合わせした後、撮像チップ100上に第2信号処理チップ320を貼り合わせる。撮像チップ100と第2信号処理チップ320の貼り合わせも、加熱状態で行われる。これにより、図4(c)に示すように、第2信号処理チップ320が、バンプ602を介して撮像チップ100と電気的に接続されるとともに、接着剤502によって撮像チップ100に固定される(固定工程)。   Similarly, an adhesive 502 is formed on the electrode pad 105 on the right side of the imaging chip 100 with a dispenser. Then, after aligning the imaging chip 100 on which the adhesive 502 is formed and the second signal processing chip 320 in which the bumps 602 are previously formed on the electrode pads 321, the second signal processing chip 320 is placed on the imaging chip 100. to paste together. Bonding of the imaging chip 100 and the second signal processing chip 320 is also performed in a heated state. As a result, as shown in FIG. 4C, the second signal processing chip 320 is electrically connected to the imaging chip 100 via the bumps 602 and is fixed to the imaging chip 100 by the adhesive 502 ( Fixing process).

次に、図4(d)に示すように、撮像チップの撮像領域101に対応する開口部701を有する固定プレート700を第1信号処理チップ310と第2信号処理チップ320に架設する(架設工程)。具体的には、固定プレート700と第1信号処理チップ310および第2信号処理チップ320を、接着剤を介して貼り合わせる。   Next, as shown in FIG. 4D, a fixed plate 700 having an opening 701 corresponding to the imaging region 101 of the imaging chip is installed on the first signal processing chip 310 and the second signal processing chip 320 (installation process). ). Specifically, the fixing plate 700, the first signal processing chip 310, and the second signal processing chip 320 are bonded together with an adhesive.

さらに、図4(e)に示すように、外部回路と接続されるフレキシブル基板810を第1信号処理チップ310に接続し、フレキシブル基板820を第2信号処理チップ320に接続する(接続工程)。具体的には、予め電極パッド811にバンプ603が形成されたフレキシブル基板810と、第1信号処理チップ310の電極パッド312を位置合わせした後、フレキシブル基板810と第1信号処理チップ310を貼り合わせる。フレキシブル基板810と第1信号処理チップ310の貼り合わせは、加熱状態で行われる。さらに、フレキシブル基板810と第1信号処理チップ310の間を接着剤503で接着する。   Further, as shown in FIG. 4E, the flexible substrate 810 connected to the external circuit is connected to the first signal processing chip 310, and the flexible substrate 820 is connected to the second signal processing chip 320 (connection process). Specifically, the flexible substrate 810 having the bumps 603 previously formed on the electrode pads 811 and the electrode pads 312 of the first signal processing chip 310 are aligned, and then the flexible substrate 810 and the first signal processing chip 310 are bonded together. . The flexible substrate 810 and the first signal processing chip 310 are bonded together in a heated state. Further, the flexible substrate 810 and the first signal processing chip 310 are bonded with an adhesive 503.

同様に、予め電極パッド821にバンプ604が形成されたフレキシブル基板820と、第2信号処理チップ320の電極パッド322を位置合わせした後、フレキシブル基板820と第2信号処理チップ320を貼り合わせる。フレキシブル基板820と第2信号処理チップ320の貼り合わせも、加熱状態で行われる。さらに、フレキシブル基板820と第2信号処理チップ320の間を接着剤504で接着する。   Similarly, after the flexible substrate 820 having the bumps 604 formed on the electrode pads 821 in advance and the electrode pads 322 of the second signal processing chip 320 are aligned, the flexible substrate 820 and the second signal processing chip 320 are bonded together. The flexible substrate 820 and the second signal processing chip 320 are also bonded together in a heated state. Further, the flexible substrate 820 and the second signal processing chip 320 are bonded with an adhesive 504.

以上の説明では、撮像チップと光学素子の線膨張係数について特に言及しなかったが、光学素子として、撮像チップの線膨張係数とほぼ同一の線膨張係数を有するガラスを用いるとよい。撮像チップの線膨張係数とほぼ同一の線膨張係数を有するカバーガラスを用いることによって、撮像素子の反りを抑制することができる。   In the above description, the linear expansion coefficient of the imaging chip and the optical element is not particularly mentioned. However, glass having a linear expansion coefficient substantially the same as the linear expansion coefficient of the imaging chip may be used as the optical element. By using a cover glass having a linear expansion coefficient substantially the same as the linear expansion coefficient of the imaging chip, it is possible to suppress warping of the imaging element.

また、光学素子として、α線放出抑制の加工が施されたカバーガラスを用いることもできる。カバーガラスに施されたα線放出抑制の加工は、カバーガラス中のウラン、トリウムを取り除くことによって実現される。例えば、カバーガラスのα線放出量を、0.01カウント/(cm・hr)以下にするとともに、厚さを20μm以上にすれば、α線の放出を効果的に抑制することができる。したがって、α線放出抑制の加工が施されたカバーガラスを用いることによって、α線の影響による画素欠陥の発生を抑制できる。   Further, as the optical element, a cover glass that has been subjected to processing for suppressing α-ray emission can also be used. The processing for suppressing α-ray emission applied to the cover glass is realized by removing uranium and thorium in the cover glass. For example, when the α-ray emission amount of the cover glass is 0.01 count / (cm · hr) or less and the thickness is 20 μm or more, the emission of α-rays can be effectively suppressed. Therefore, by using a cover glass that has been subjected to processing for suppressing α-ray emission, occurrence of pixel defects due to the influence of α-rays can be suppressed.

α線放出抑制の加工が施されたカバーガラスの線膨張係数は、撮像チップの線膨張係数と異なる場合がある。そこで、α線放出抑制の加工が施されたカバーガラスが採用された場合には、接着層として、弾性接着剤が用いるとよい。弾性接着剤として、アクリル系樹脂、シリコーン系樹脂、エポキシ系樹脂を挙げることができる。接着層として弾性接着剤を用いることにより、カバーガラスと撮像チップの線膨張係数の差に起因する反りによって撮像チップ100にかかる応力を低減することができる。したがって、撮像素子の反りを抑制することができる。撮像素子の撮像面に反りが生じると、像が歪んでしまい画質が劣化するが、本実施形態では、撮像素子の撮像面の反りが抑制されるので、良好な結像を実現でき、画質の劣化を防止できる。   The linear expansion coefficient of the cover glass that has been subjected to the processing for suppressing the emission of α-rays may be different from the linear expansion coefficient of the imaging chip. Therefore, when a cover glass that has been subjected to processing for suppressing α-ray emission is employed, an elastic adhesive may be used as the adhesive layer. Examples of the elastic adhesive include acrylic resins, silicone resins, and epoxy resins. By using an elastic adhesive as the adhesive layer, it is possible to reduce stress applied to the imaging chip 100 due to warpage caused by a difference in linear expansion coefficient between the cover glass and the imaging chip. Accordingly, it is possible to suppress warping of the image sensor. When the imaging surface of the image sensor is warped, the image is distorted and the image quality is deteriorated.However, in this embodiment, since the warp of the imaging surface of the image sensor is suppressed, good imaging can be realized, and the image quality is improved. Deterioration can be prevented.

以上の説明では、光学素子は、撮像チップに対して接着層を介して固定されるとしたが、光学素子は、撮像チップに対してスペーサを介して固定されてもよい。光学素子がスペーサを介して固定される場合も、接着層を介して固定される場合と同様、スペーサは、光学素子を取り囲むように環状形状であることが好ましい。これにより、光学素子は、スペーサの厚みにより撮像チップと離間しつつ撮像領域を封止することができる。スペーサは、弾性を有することが好ましい。スペーサが弾性を有する場合には、弾性接着剤を用いた場合と同様、光学素子と撮像チップの線膨張係数の差に起因して生じる応力を吸収することができる。弾性を有するスペーサは、例えばゴム部材によって形成することができる。   In the above description, the optical element is fixed to the imaging chip via the adhesive layer, but the optical element may be fixed to the imaging chip via a spacer. When the optical element is fixed via the spacer, it is preferable that the spacer has an annular shape so as to surround the optical element as in the case where the optical element is fixed via the adhesive layer. Accordingly, the optical element can seal the imaging region while being separated from the imaging chip by the thickness of the spacer. The spacer preferably has elasticity. When the spacer has elasticity, it is possible to absorb the stress caused by the difference in the linear expansion coefficient between the optical element and the imaging chip, as in the case where the elastic adhesive is used. The elastic spacer can be formed by, for example, a rubber member.

以上の説明では、2つの信号処理チップが撮像チップに固定されていたが、信号処理チップの数は2つに限らず1つであってもよい。また、信号処理チップが3つ以上固定されていてもよい。信号処理チップを3つ以上固定する場合には、撮像領域101の第1辺102に直交する辺の外縁部に信号処理チップを固定することができる。   In the above description, two signal processing chips are fixed to the imaging chip. However, the number of signal processing chips is not limited to two, and may be one. Three or more signal processing chips may be fixed. When three or more signal processing chips are fixed, the signal processing chips can be fixed to the outer edge portion of the side orthogonal to the first side 102 of the imaging region 101.

以上の説明では、撮像チップ100および撮像領域101の形状は矩形であると説明したが、他の形状であってもよい。例えば、撮像チップ100および撮像領域101の形状は、正方形でもよい。また、固定プレート700および開口部701は、矩形であると説明したが、信号処理チップ300を固定でき、かつ、撮像領域に相当する領域が開口されていれば、他の形状であってもよい。例えば、固定プレート700および開口部701は、正方形でもよい。   In the above description, the imaging chip 100 and the imaging region 101 have been described as having a rectangular shape, but other shapes may be used. For example, the shapes of the imaging chip 100 and the imaging region 101 may be square. In addition, although the fixing plate 700 and the opening 701 have been described as rectangular, other shapes may be used as long as the signal processing chip 300 can be fixed and an area corresponding to the imaging area is opened. . For example, the fixed plate 700 and the opening 701 may be square.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中の製造工程の手順に関して、便宜上「まず、」、「次に、」等を用いて説明しているが、この順で実施することが必須であることを意味するものではない。   Although the steps of the manufacturing process in the claims, the description, and the drawings are described using “first”, “next”, etc. for convenience, it is essential to carry out in this order. Does not mean.

10 撮像素子、20 撮像素子、100 撮像チップ、101 撮像領域、102 第1辺、103 第2辺、104 電極パッド、105 電極パッド、110 ウェハ、200 光学素子、210 接着材料層、300 信号処理チップ、310 第1信号処理チップ、320 第2信号処理チップ、400 接着層、501 接着剤、502 接着剤、503 接着剤、504 接着剤、601 バンプ、602 バンプ、603 バンプ、604 バンプ、700 固定プレート、701 開口部、702 第1辺、703 第1周縁部、704 第2辺、705 第2周縁部、810 フレキシブル基板、820 フレキシブル基板、311 電極パッド、312 電極パッド、321 電極パッド、322 電極パッド、811 電極パッド、821 電極パッド DESCRIPTION OF SYMBOLS 10 Image sensor, 20 Image sensor, 100 Image pick-up chip, 101 Image pick-up area, 102 1st edge | side, 103 2nd edge | side, 104 Electrode pad, 105 Electrode pad, 110 Wafer, 200 Optical element, 210 Adhesive material layer, 300 Signal processing chip , 310 First signal processing chip, 320 Second signal processing chip, 400 Adhesive layer, 501 Adhesive, 502 Adhesive, 503 Adhesive, 504 Adhesive, 601 Bump, 602 Bump, 603 Bump, 604 Bump, 700 Fixed plate , 701 Opening, 702 First edge, 703 First peripheral edge, 704 Second edge, 705 Second peripheral edge, 810 Flexible substrate, 820 Flexible substrate, 311 Electrode pad, 312 Electrode pad, 321 Electrode pad, 322 Electrode pad , 811 Electrode pad, 821 Very pad

Claims (10)

画素が複数配列された撮像領域を含む撮像チップと、
前記撮像チップに固定され、前記撮像領域を封止する光学素子と、
前記撮像チップに固定され、前記撮像領域に配列された画素から出力される画素信号をデジタル信号に変換する第1信号処理チップと、
前記撮像チップに固定され、前記撮像領域に配列された、前記第1信号処理チップに画素信号を出力する画素とは異なる画素から出力される画素信号をデジタル信号に変換する第2信号処理チップと、を備え、
前記光学素子は、前記撮像チップにおいて前記第1信号処理チップ及び前記第2信号処理チップの間に配置され、
前記撮像チップ、前記第1信号処理チップ及び前記第2信号処理チップは、矩形形状を有し、
前記撮像チップの短辺の長さと、前記第1信号処理チップ及び前記第2信号処理チップの長辺の長さと、は同一である撮像素子。
An imaging chip including an imaging region in which a plurality of pixels are arranged;
An optical element fixed to the imaging chip and sealing the imaging area;
A first signal processing chip that is fixed to the imaging chip and converts a pixel signal output from a pixel arranged in the imaging region into a digital signal;
A second signal processing chip that is fixed to the imaging chip and is arranged in the imaging area and that converts a pixel signal output from a pixel different from a pixel that outputs a pixel signal to the first signal processing chip into a digital signal; With
The optical element is disposed between the first signal processing chip and the second signal processing chip in the imaging chip,
The imaging chip, the first signal processing chip, and the second signal processing chip have a rectangular shape,
The imaging element in which the length of the short side of the imaging chip is the same as the length of the long side of the first signal processing chip and the second signal processing chip .
前記光学素子は、前記撮像チップに対して接着層を介して固定され、前記接着層の厚みにより前記撮像チップと離間しつつ前記撮像領域を封止する請求項1に記載の撮像素子。   The imaging element according to claim 1, wherein the optical element is fixed to the imaging chip via an adhesive layer, and seals the imaging region while being separated from the imaging chip by the thickness of the adhesive layer. 前記光学素子は、前記撮像チップに対してスペーサを介して固定され、前記スペーサの厚みにより前記撮像チップと離間しつつ前記撮像領域を封止する請求項1に記載の撮像素子。   The imaging element according to claim 1, wherein the optical element is fixed to the imaging chip via a spacer and seals the imaging region while being separated from the imaging chip by the thickness of the spacer. 前記第1信号処理チップは、矩形からなる前記撮像領域の第1辺の外縁部に固定され、前記第2信号処理チップは、前記第1辺に対向する第2辺の外縁部に固定される請求項1から請求項3のいずれか一項に記載の撮像素子。   The first signal processing chip is fixed to an outer edge portion of a first side of the imaging region having a rectangular shape, and the second signal processing chip is fixed to an outer edge portion of a second side facing the first side. The imaging device according to any one of claims 1 to 3. 前記撮像領域に被写体像を入射させる開口部を有し、前記第1信号処理チップ及び前記第2信号処理チップに架設された固定プレートを備える請求項1から請求項4のいずれか一項に記載の撮像素子。   5. The apparatus according to claim 1, further comprising: an opening that allows a subject image to be incident on the imaging region, and a fixing plate provided on the first signal processing chip and the second signal processing chip. Image sensor. 前記固定プレートは、前記第1信号処理チップ及び前記第2信号処理チップで発生した熱を伝導する請求項5に記載の撮像素子。   The imaging device according to claim 5, wherein the fixed plate conducts heat generated in the first signal processing chip and the second signal processing chip. 前記固定プレートの材料は、金属又はセラミックである請求項5又は請求項6に記載の撮像素子。   The image sensor according to claim 5 or 6, wherein a material of the fixing plate is metal or ceramic. 前記開口部の面積は、前記光学素子の面積よりも大きい請求項5から請求項7のいずれか一項に記載の撮像素子。   The image sensor according to any one of claims 5 to 7, wherein an area of the opening is larger than an area of the optical element. 前記第1信号処理チップは、第1フレキシブル基板を介して外部回路と接続され、
前記第2信号処理チップは、第2フレキシブル基板を介して外部回路と接続される請求項1から請求項8のいずれか一項に記載の撮像素子。
The first signal processing chip is connected to an external circuit through a first flexible substrate,
The imaging device according to claim 1, wherein the second signal processing chip is connected to an external circuit via a second flexible substrate.
前記第1信号処理チップは、前記固定プレート及び前記第1フレキシブル基板の間に配置され、
前記第2信号処理チップは、前記固定プレート及び前記第2フレキシブル基板の間に配置されている請求項9に記載の撮像素子。
The first signal processing chip is disposed between the fixed plate and the first flexible substrate,
The imaging device according to claim 9, wherein the second signal processing chip is disposed between the fixed plate and the second flexible substrate.
JP2012157926A 2012-07-13 2012-07-13 Image sensor Active JP6051636B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012157926A JP6051636B2 (en) 2012-07-13 2012-07-13 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012157926A JP6051636B2 (en) 2012-07-13 2012-07-13 Image sensor

Publications (2)

Publication Number Publication Date
JP2014022842A JP2014022842A (en) 2014-02-03
JP6051636B2 true JP6051636B2 (en) 2016-12-27

Family

ID=50197303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012157926A Active JP6051636B2 (en) 2012-07-13 2012-07-13 Image sensor

Country Status (1)

Country Link
JP (1) JP6051636B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867785B2 (en) * 2002-10-15 2007-01-10 セイコーエプソン株式会社 Optical module
JP2006005211A (en) * 2004-06-18 2006-01-05 Iwate Toshiba Electronics Co Ltd Solid-state imaging device and manufacturing method therefor
JP2008263553A (en) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd Solid-state imaging device and manufacturing method therefor
WO2010073520A1 (en) * 2008-12-26 2010-07-01 パナソニック株式会社 Solid-state imaging device and manufacturing method therefor
JP5494358B2 (en) * 2010-08-27 2014-05-14 株式会社ニコン Imaging device

Also Published As

Publication number Publication date
JP2014022842A (en) 2014-02-03

Similar Documents

Publication Publication Date Title
TWI394269B (en) Electronic element wafer module, method for manufacturing an electronic element wafer module, electronic element module, and electronic information device
JP3881888B2 (en) Optical device manufacturing method
TWI467747B (en) Solid photographic apparatus and method of manufacturing the same
JP5676171B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
KR101597892B1 (en) Solid-state imaging device and manufacturing method thereof
JP2006228837A (en) Semiconductor device and its manufacturing method
JP2007188909A (en) Solid-state imaging device and manufacturing method thereof
JP5721370B2 (en) Manufacturing method of optical sensor, optical sensor and camera
JP2019160847A (en) Solid-state imaging device and solid-state imaging element
JP2011018747A (en) Imaging unit
JP5010661B2 (en) Electronic device and method for manufacturing electronic device
JP2011187482A (en) Solid-state imaging apparatus, module for optical device, and method of manufacturing solid-state imaging apparatus
US11417693B2 (en) Module, method for manufacturing module, and electronic device
JP2014053512A (en) Solid state image pickup device and manufacturing method of the same
JP6056186B2 (en) Image sensor
JP6051636B2 (en) Image sensor
JP4352664B2 (en) Semiconductor device and manufacturing method thereof
JP2016063003A (en) Solid-state imaging device
WO2021117585A1 (en) Imaging element package and method of manufacturing imaging element package
JP2013175540A (en) Solid state image pickup device and manufacturing method of the same
JP2014022573A (en) MANUFACTURING METHOD OF IMAGE SENSOR, MANUFACTURING METHOD OF α-RAY PROTECTION GLASS, AND IMAGE SENSOR
JP2011066093A (en) Imaging unit
JP2011199036A (en) Solid-state image pickup device and method of manufacturing the same
JP4606610B2 (en) Back-illuminated semiconductor device and filler filling method
JP4932788B2 (en) Semiconductor device, module for optical device, and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R150 Certificate of patent or registration of utility model

Ref document number: 6051636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250