JP6050931B2 - プログラマブル表示器、その表示制御装置 - Google Patents

Description

本発明は、プログラマブル表示器に係わり、特にその調光制御方式に関する。

プログラマブル表示器は、液晶ディスプレイ（ＬＣＤ）とタッチパネルを有するものが多い。
プログラマブル表示器に限らず、液晶ディスプレイ（ＬＣＤ）は、光源（バックライト）を有するものであり、この為、ＬＣＤ表示の輝度を調整する場合にはバックライトの光量を調整する手法が一般的である。この手法として、例えば、バックライトに電力供給している電源を、ＰＷＭ制御方式にてＯＮ／ＯＦＦさせることで点灯時間を制御する手法や、電源電圧を調整することでバックライトの明るさを調整する方法等が知られている。この様な従来手法の一例が、例えば特許文献１に記載されている。

特許文献１には、従来のバックライトの輝度制御装置として、当該バックライトに供給する電圧の大きさを制御する手法や、ＰＷＭ変調制御によりバックライトの輝度を制御する手法が開示されている。そして、特許文献１の発明では、ＰＷＭ変調制御に基づいて、目標輝度に対応する目標パルス幅の値に応じて、当該目標パルス幅に収束させるまでのパルス幅の変化率を変化させる手法を提案している。

特開２０００−２９２７７５号公報

ここで、従来より、液晶ディスプレイに関して、調光範囲を拡大して広範囲の調光を行えることが要望されている。調光範囲は、下限と上限によって規定されるが、特に上限を大きくすることで、最大輝度を大きくすることが要望されてきた。これは、例えばリビング等に設置される液晶テレビに関して、昼間に太陽光等によって室内が非常に明るくなる場合には、画面が見難くなる為、輝度を大きくする必要があるからである。

また、調光範囲の拡大に関して、上記の例とは逆に、下限側を拡大して（下限を小さくして）、輝度を出来るだけ小さくすることが出来ることも要望されている。これは一部のユーザからの要望であり、例えば船舶において夜間に出来るだけ外部に光が漏れないようにすることが要望される場合がある。この例に限らず、何らかの理由で暗い環境下で使用する場合には、輝度を限界まで低くしても、まだ不十分であると感じる場合がある。

特に、プログラマブル表示器などの液晶ディスプレイを使用する装置を、暗い環境下で操作する場合には（例えば夜間に操作する）、輝度を出来るだけ小さくして使用することが要望されている。

上記従来技術のようにバックライトの光量を調整することで輝度を調整する手法では、光量を減少させるにも限界があり、下限を越えるような光量減少を試みると突然消灯してしまう。

尚、バックライトが消灯した場合でも、装置内部では画面上の操作ボタン等の表示位置等は管理できており、またタッチパネル上での操作位置も検出可能であるが、液晶ディスプレイの制御の一例としては、バックライトが消灯した場合には操作不能な状況であるものとしてユーザの操作を受け付けない。

ここで、何らかの専用の構成を追加することで輝度の下限を下げることが可能になるかもしれないが、その為の回路構成が複雑となってしまいコスト高となる。この様な要望は一部のユーザからである為、その為に専用の構成を追加したコスト高の装置を製造することは、他のユーザの理解が得られず実現困難である。

このように、従来のＬＣＤバックライト調光方式では、調光範囲（明るさ（輝度）の調整範囲）に限界があり、充分な低輝度化を実現できなかった。
また、バックライトに冷陰極管を使用した場合、従来方式にて明るさを微小にすると個体差や使用温度環境条件によりバックライトの点灯開始が困難となる。また、ＰＷＭ制御方式を用いた場合には、ＬＣＤに表示される画面がちらついて見える場合がある。

本発明の課題は、プログラマブル表示器に係わり、特にその液晶ディスプレイの輝度調整に関して、ＣＰＵの負荷を増大させることなく、あるいはハードウェア構成に依る制限を受けることなく、ＲＧＢデータを均等にビットシフトすることで色の濃淡を変化させ以って輝度を変化させることで、低輝度化を実現できるプログラマブル表示器、その表示制御装置等を提供することである。

本発明のプログラマブル表示器は、表示部を備えるプログラマブル表示器であって、前記表示部に任意の表示画面を表示する表示制御装置を有し、該表示制御装置は、入力されるビデオデータ、または／及び、保持されている任意の画面データが、前記表示画面の描画データとして記憶される描画データ記憶手段と、前記描画データ記憶手段に記憶されている前記表示画面の描画データを、前記表示部に対して出力する描画データ出力手段と、前記描画データ出力手段と前記表示部との間に設けられる回路ユニットであって、前記描画データの各画素の表示色を決定する各ＲＧＢデータに対して、ビットシフトによる色変換を実行することで、該表示色の濃淡を変更する色変換ユニットとを有し、前記色変換ユニットは、所定の指示操作があった場合には前記表示色を濃くするように前記ビットシフトを行うことで前記表示部に表示される前記表示画面の輝度を低下させる。

上記構成のプログラマブル表示器において、例えば更に、前記所定の指示操作を受け付けると共に、該所定の指示操作に応じた制御信号を前記色変換ユニットに対して出力する制御手段を有し、前記色変換ユニットは、該制御信号に応じたシフト量分の前記ビットシフトを実行するものである。

また、例えば、前記色変換ユニットは、ＰＬＤ（プログラマブルロジックデバイス）で実現されるものである。
ここで例えば同色系（例えば青）であっても淡い（明るい）青と濃い（暗い）青があり、表示色の濃淡を変更することは、明暗を変更することを意味する。これより、例えばバックライトの光量を下限まで低下させた状況で更に輝度を低下させたい場合には、例えばユーザ等が所定の指示操作を行うことで、色変換手段によって例えば淡い（明るい）青の表示を濃い（暗い）青の表示へと変更することで、輝度を更に低下させることが可能となる。

また、上記表示色の濃淡の変更を、上記色変換ユニットではなく、例えばＣＰＵ等である上記制御手段によってソフトウェア処理として実現する場合、制御手段の処理負荷が増大することになるが、上記構成のプログラマブル表示器ではこの様な問題は起こらない。

また、上記ビデオデータが、上記制御手段を介さずに、描画データ記憶手段に記憶された後、表示部に対して出力される構成である場合でも、上記表示色の濃淡の変更を行うことができる。

本発明のプログラマブル表示器、その表示制御装置等によれば、プログラマブル表示器に係わり、特にその液晶ディスプレイの輝度調整に関して、ＣＰＵの負荷を増大させることなく、あるいはハードウェア構成に依る制限を受けることなく、ＲＧＢデータを均等にビットシフトすることで色の濃淡を変化させ以って輝度を変化させることで、従来よりも低輝度とすることができる。

（ａ）、（ｂ）は、本例のプログラマブル表示器の構成例（その１）、（その２）である。 プログラマブル表示器の構成・機能ブロック図である。 （ａ）、（ｂ）は、色変換（ビットシフト）の具体例を示す図である。 変形例のプログラマブル表示器の構成・機能ブロック図である。 画面部品表示の具体例を示す図である。 （ａ）は従来、（ｂ）は実施例２のプログラマブル表示器の構成例である。 ビットシフトロジックの回路構成例である。 ビットシフトセレクタの具体的な構成例である。 （ａ）、（ｂ）は、実施例２のプログラマブル表示器の他の構成例（その１）、（その２）である。

以下、図面を参照して、本発明の実施の形態について説明する。
図１（ａ）、（ｂ）は、本例のプログラマブル表示器のハードウェア構成例（その１）、（その２）である。

尚、図１（ａ）、（ｂ）や後述する図２、図４は、プログラマブル表示器の全構成・全機能を示すものではなく、ＬＣＤパネル（表示部）における表示画面の表示制御に係わる構成・機能を示すものである。これは、プログラマブル表示器における表示制御装置の構成を示すものということもできる。

よって、本例のプログラマブル表示器は、特に図示・説明しないが、他にもプログラマブル表示器としての一般的な構成・機能（例えば、タッチパネル等の入力装置、プログラマブルコントローラ本体やＩ／Ｏモジュールとの通信インタフェース、タッチパネル上での操作に応じたプログラマブルコントローラ本体やＩ／Ｏモジュールの制御／データ収集処理機能等の各種構成・各種機能）を有するものである。

図１（ａ）は、本例のプログラマブル表示器のハードウェア構成例（その１）であり、プログラマブル表示器１０の構成を示すものである。
図１（ａ）に示すプログラマブル表示器１０は、ＣＰＵ１１、ＦＲＯＭ１２、ＳＤＲＡＭ１３、グラフィックアクセラレータ１４、ＳＤＲＡＭ１５、ＬＶＤＳコントローラＩＣ１６、ＬＣＤパネル１７等を有する。尚、ＳＤＲＡＭは、Synchronous・Dynamic Random Access Memory（シンクロナス・ダイナミック・ランダム・アクセス・メモリ）の略である。ＬＣＤは、Liquid Crystal Displayの略である。ＦＲＯＭはフラッシュＲＯＭの略である。

尚、以下の説明では表示画面の表示に関しては特に色に係わる説明を中心とし、他の説明（形状の表示等）は省略する場合もある。
ＣＰＵ１１は、プログラマブル表示器１０全体を制御する中央処理装置であり、既存の各種機能については特に詳細には説明しないが、本例では更に後述する色変換機能を備えている。尚、本例の色変換とは、例えば赤から青に変換することを意味するのではなく、例えば“明るい青”から“暗い青”に変換することを意味する。つまり、色（ＲＧＢの３原色の組み合わせのバランス；ＲＧＢバランス）はそのままで濃淡変更（階調変更）を行うことを意味する。詳しくは後述する。

尚、ＲＧＢは光の３原色であり、Ｒは赤色、Ｇは緑色、Ｂは青色である。これらＲＧＢ３色の組み合わせにより、様々な色を表現できる。
ＦＲＯＭ１２は、フラッシュメモリ等であり、ＬＣＤパネル１７に表示させる画面の描画データが格納される。また、ＦＲＯＭ１２には、各種アプリケーションプログラムが記憶されてもよく、例えば本例の色変換機能をＣＰＵ１１で実行させる為のアプリケーションプログラムが記憶されていてもよい。

ＳＤＲＡＭ１３には、例えばセンサからの収集データや各種設定値等が格納されるが、ここでは関係ないのでこれ以上説明しない。
ＬＣＤパネル１７上に画面を表示する場合には、ＣＰＵ１１が上記ＦＲＯＭ１２から描画データを読み出して、例えばそのＲＧＢデータに基づいてＳＤＲＡＭ１５のＲＧＢレジスタに表示画面の全画素のＲＧＢデータをセットする。但し、本手法では、場合によってはＣＰＵ１１が描画データにおけるＲＧＢデータに対して色変換（濃淡変更）を行ってからＳＤＲＡＭ１５のＲＧＢレジスタに全画素のＲＧＢデータをセットする。

尚、ＳＤＲＡＭ１５は既存の構成（ビデオメモリ）であり、更にグラフィックアクセラレータ１４、ＬＶＤＳコントローラＩＣ１６も既存の一般的な構成であるので、ここでは簡単に説明する。グラフィックアクセラレータ１４は、上記ＳＤＲＡＭ１５（ビデオメモリ）のＲＧＢレジスタにセットされたＲＧＢデータ等を読出し、これをＬＶＤＳコントローラＩＣ１６に渡す。ＬＶＤＳコントローラＩＣ１６は、このＲＧＢ信号をＬＶＤＳ（Low voltage differential signaling)信号に変換してＬＣＤパネル１７に送る。

ＳＤＲＡＭ１５（ビデオメモリ）のＲＧＢレジスタにセットされた描画データが、ＣＰＵ１１による色変換（濃淡変更）後のデータである場合には、基本的には、当該色変換を行わない場合に比べて輝度が低い画面が、ＬＣＤパネル１７上に表示されることになる。

ＬＣＤパネル１７は、液晶セルと当該液晶セルの背面に位置するバックライト等から成り、例えばＣＰＵ１１（あるいは不図示の他のマイクロコンピュータ等）が、バックライトに対してＰＷＭ調光信号を出力して、バックライトの光量を調整制御している。尚、バックライトの光量のＰＷＭ制御については、例えば上記特許文献１等に記載のように既存技術であるので、ここでは特に詳細には説明しない。

液晶セルは、各画素（ピクセル）毎にＲＧＢ３色のサブピクセルから成り、各サブピクセルを透過する光量によって、目に見える色が決まる。尚、以下の説明では、Ｒ（赤色）に対応するサブピクセルをサブピクセルＲ等と記す場合もある（緑や青についても同様である）。

現在では、各サブピクセル毎に透過させる光量を２５６段階に調整可能であり、これはＲＧＢの各色毎に２５６段階の濃淡（階調）をもつことを意味する。例えば、サブピクセルＲ，Ｇは光を透過させず、サブピクセルＢのみ光を透過させた場合、目に見える色は“青”となるが、サブピクセルＢについて上記２５６段階の階調調整を行うことで、「明るい（淡い）青」、「暗い（濃い）青」等を表示することができる。（以下では２５６段階のサブピクセルを保有する場合の例を記載するが、この最大階調数が変化した場合でも適用可能である。）
上記各ピクセル毎の色を例えば（Ｒ，Ｇ，Ｂ）＝（０〜２５５，０〜２５５，０〜２５５）で表現するならば、上記青色は（Ｒ，Ｇ，Ｂ）＝（０，０，１〜２５５）等と定義でき、また同じ青であっても例えば（０，０，６３）は（０，０，１２７）よりも濃い（暗い）青色と定義できる。

あるいは、例えば“黄色”を表示したい場合には、通常、サブピクセルＢのみ光を透過させず、サブピクセルＲ，Ｇは光を透過させると共に階調は略同一とする。つまり、例えば、（１２７，１２７，０）、（６３，６３，０）、（３１，３１，０）等とする。（６３，６３，０）に比べて、（１２７，１２７，０）はより明るい（淡い）黄色、（３１，３１，０）はより暗い（濃い）黄色ということになる。

この様に、濃淡調整（階調調整）を行うことで、明るさを調整できることになる。これを利用して本手法では、上記色変換機能としての濃淡（明暗）変更を行う。すなわち、例えば輝度を徐々に低下させていきたい場合には、例えばまずＰＷＭ調光によってバックライトの光量を徐々に低下させていくことで輝度を低下させていき、バックライトの光量が下限に達したらＰＷＭ調光を止める（上記の通り、下限を越えるとバックライトが消灯してしまうので）。その後は本手法による濃淡調整によって色を徐々に濃く（暗く）していくことで、輝度を更に低下させていく。

勿論、これは一例であり、このような例に限らず、例えばバックライトの光量を低下させつつ同時に濃淡調整によって色を濃く（暗く）していくようにしてもよい。
ここで、図２に、上記プログラマブル表示器１０の構成・機能ブロック図を示す。尚、図２は、後述する図１（ｂ）のプログラマブル表示器２０の構成・機能ブロック図であるということもできる。

図２において、画面データ保持メモリ（フラッシュメモリ等）３１は、上記ＦＲＯＭ１２に相当する構成であり、上記描画データにおける色データ（ＲＧＢデータ）に相当する“オリジナルアプリケーション画面データ”が格納される。この“オリジナルアプリケーション画面データ”は、例えば、不図示のエディタ装置（アプリケーション画面データ作成ツール）上でプログラマ等によって任意に作成されてプログラマブル表示器１０にダウンロードされた所謂“画面データ”の一部であると考えてよい。

また、このオリジナルアプリケーション画面データ”には、上記エディタ装置上での作成の際にユーザが任意に設定した“変換度合いデータ（シフト量）”が含まれていてもよい。尚、本例では上記色変換（濃淡変更）はビットシフトによって実現するものとし、例えばシフト量＝‘１’であったならば、後述する一例のように１ビットずつビットシフトすることになる。

また、図２に示す変換（ビットシフト）部３２は、上記ＣＰＵ１１の色変換機能（濃淡変更による輝度調整機能）に相当するものであり、上記ＦＲＯＭ１２に格納されている描画データを用いて上記ＳＤＲＡＭ１５のＲＧＢレジスタにデータセットする際に、上記“オリジナルアプリケーション画面データ”に対して上記“シフト量”に応じて色変換（濃淡変更；ビットシフト）を行い、この変換結果（“変換後アプリケーション画面データ”と呼ぶ）をビデオメモリ３３に格納する。

但し、変換部３２が上記色変換を行うのは、基本的にはユーザによる所定の指示があった場合である。この指示が無い場合には変換部３２は機能しないが、ここではこの場合でもビデオメモリ３３に格納されるデータは“変換後アプリケーション画面データ”と呼ぶものとする。

ここで、上記画面データ保持メモリ３１やビデオメモリ３３には図示のように色データ（ＲＧＢデータ）が格納され、これは例えば上記のように（Ｒ，Ｇ，Ｂ）＝（０〜２５５，０〜２５５，０〜２５５）で示されるものである。

そして、例えば、ビデオメモリ３３に格納される変換後アプリケーション画面データは、画面上の全画素について各ピクセル毎のＲＧＢデータが格納されたものとなっている。仮に、表示画面が１万画素であれば、１万個のＲＧＢデータが格納されることになる。これは、上記画面データ保持メモリ３１に格納されるＲＧＢデータについても同様であってよいが、この例に限らない。すなわち、上記描画データは、後に図５で説明するように、各画面部品毎の各パーツ毎に指定される色のＲＧＢデータと座標データ、各画面部品の形状データ等であってもよい。この場合には、ＣＰＵ１１は、描画データに基づいてビデオメモリ３３上に既存の描画処理を行うことになるが、これについては後に図５を参照して説明するものとする。

図２に示すグラフィックコントローラ３４は、上記グラフィックアクセラレータ１４及びＬＶＤＳコントローラＩＣ１６に相当するものであり、また図２に示す表示部３５は上記ＬＣＤパネル１７に相当するものであり、上述したように何れも既存の構成なのでここでは特に詳細には説明しないが、グラフィックコントローラ３４は、ビデオメモリ３３に格納される上記“変換後アプリケーション画面データ”に基づいて表示部３５に画面表示する。

ここで、図２に示すように、表示部３５に対してはＰＷＭ制御部３６が既存のＰＷＭ制御（バックライト制御）によるバックライト光量制御も行っている。このＰＷＭ制御部３６は、例えばＣＰＵ１１が実現してもよいし、不図示の専用ＩＣチップ等が実現してもよい。本説明ではＣＰＵ１１が実現するものとして説明するが、この例に限らない。

上記画面データに基づいて表示部３５に表示される画面上には、通常、メータ、スイッチ、グラフ、ボタン、数値表示等の各種画面部品が表示され、画面部品によってはそのときの状態（ＯＮ／ＯＦＦ、収集したデータ等）を反映させた表示内容となる。そして、例えば輝度調整に係わる何らかの機能が割り当てられたボタン等も表示される。この表示画面については特に図示しないが、ＰＷＭ制御部３６の既存のＰＷＭ制御（バックライト制御）によるバックライト光量調整指示用のボタンとして、従来より例えば「輝度ＵＰ」、「輝度DOWN」等のボタンがあるものとする。

ＣＰＵ１１は、従来と同様に、ユーザによるこれら「輝度ＵＰ」／「輝度DOWN」ボタン操作に応じて、バックライト光量をＵＰ／DOWNする制御を行う。
そして、本例のプログラマブル表示器１０では、上記表示部３５に表示される画面上には更に、ユーザが上記変換部３２による上記色変換実行を指示する為の操作ボタンとして例えば不図示の「色濃（暗）」／「色淡（明）」ボタンが表示されるものとする。

これら「色濃（暗）」／「色淡（明）」ボタン操作に応じた色変換の具体例について、図３（ａ）、（ｂ）を参照して説明する。但し、これは一例であり、この例に限らない。例えば、上記「輝度ＵＰ」、「輝度DOWN」ボタンを操作すると、バックライト光量をＵＰ／DOWNすると共に、色変換（濃淡変更；階調変更）も行うようにしてもよい。

まず、本例では上記のようにＲＧＢ各色毎に２５６段階の階調をもつので、図３（ａ）に示すように、ＲＧＢ各色毎に８bitで構成される。これらＲＧＢの組み合わせによって約１６７７万のカラーパターンが存在する。尚、図３（ａ）の上側に示す対応ビット‘７’〜‘０’は上記８bitの各ビットを意味し、ここでは最も左の‘７’が最上位ビット、最も右の‘０’が最下位ビットであるものとする。

図３（ａ）には簡単な例として白と黒の表示パターンを示す。
図示の通り、白表示パターンでは、ＲＧＢ３色全てにおいて、８bit全てがＯＮしている（＝２５５）。つまり、白表示パターンの（Ｒ，Ｇ，Ｂ）＝（２５５，２５５，２５５）である。同様に、黒表示パターンでは、ＲＧＢ３色全てにおいて、８bit全てがＯＦＦしている（＝０）。つまり、黒表示パターンの（Ｒ，Ｇ，Ｂ）＝（０，０，０）である。

上記本例の色変換（濃淡変更）処理は、一例としてはビットシフトを行うものであり、上記白表示パターンをビットシフトさせ、最終的には黒表示パターンへと変化させるプロセスを、図３（ｂ）に示す。この色変換（ビットシフト）は、ユーザが上記「色濃（暗）」／「色淡（明）」ボタンを操作することで行われる。尚、本例では、上記シフト量＝１とする。従って、操作毎に１ビットずつシフトする。

図３（ｂ）に示す例では、まず、最初は図上最上部に示すように白表示パターンが表示されている。すなわち、ＲＧＢ各色全てにおいて８bit＝“11111111”となっている。
この状態でユーザが上記「色濃（暗）」ボタンを１回操作した場合、ＣＰＵ１１はＲＧＢ各色全てにおいて各ビットを右へ（下位側へ）１bitシフトする（均等にビットシフトする）色変換を実行することになる。この色変換実行の結果、図３（ｂ）の（１）に示すように、ＲＧＢ各色全てにおいて８bit＝“01111111”（＝１２７）となる。つまり、（Ｒ，Ｇ，Ｂ）＝（１２７，１２７，１２７）となる。

この状態でユーザが更に上記「色濃（暗）」ボタンを１回操作した場合（合計２回操作した場合）、ＣＰＵ１１はＲＧＢ各色全てにおいて各ビットを右へ２bitシフトする（均等にビットシフトする）色変換を実行することになる。この色変換実行の結果、図３（ｂ）の（２）に示すように、ＲＧＢ各色全てにおいて８bit＝“00111111”（＝６３）となる。つまり、（Ｒ，Ｇ，Ｂ）＝（６３，６３，６３）となる。

同様に、この状態でユーザが更に上記「色濃（暗）」ボタンを１回操作した場合（合計３回操作した場合）、ＣＰＵ１１はＲＧＢ各色全てにおいて各ビットを右へ３bitシフトする（均等にビットシフトする）色変換を実行することになる。この色変換実行の結果、図３（ｂ）の（３）に示すように、ＲＧＢ各色全てにおいて８bit＝“00011111”（＝３１）となる。つまり、（Ｒ，Ｇ，Ｂ）＝（３１，３１，３１）となる。

尚、上記ビットシフト（１bitシフト〜３bitシフト）は、全て、白表示パターンに対して行うものとして説明している。現在の表示パターンに対して行うものとするならば、全て１bitシフトとなる。

以降、同様にして、上記「色濃（暗）」ボタンの操作回数に応じて、色変換結果は図３（ｂ）の（４）〜（７）に示す状態となり、最終的には上記黒表示パターンとなる。但し、実際には、黒表示パターンにすることはなく、その直前の図３（ｂ）（７）の状態でストップする（見えなくなってしまうので）。またはユーザでの使用条件に合わせて、その範囲を任意設定することも可能である。

何れの場合でも、各ビットを右（下位ビット側）へシフトすることで、上位ビットが空くことになるが、空いた上位ビットは全て‘０’とする。
また、例えば上記図３（ｂ）（３）の状態において、ユーザが上記「色淡（明）」ボタンを操作すると、左（上位ビット側）に１bitシフトすることで、図３（ｂ）（２）の状態に戻る。この場合には、左（上位ビット側）にシフトすることで下位ビットが空くことになるが、空いた下位ビットは元の状態に戻す。すなわち、１ビット右にシフトする毎にそのときの最下位ビットをスタック等に格納するものとし、これより例えば図３（ｂ）（３）の状態では‘111’がスタック等に保持されていることになる。そして、左シフトの場合にはスタックからデータを戻すことにする。よって、上記図３（ｂ）（３）の状態で上記「色淡（明）」ボタンを操作されて１bitずつ左にシフトすることで空いた最下位ビットには‘１’が戻されると共に、新たなスタック保持状態は‘11’となる。

尚、上記シフト量＝２の場合には上記「色濃（暗）」ボタンを１回操作するだけで図３（ｂ）の（１）に示す変換結果となり、上記シフト量＝３の場合には上記「色濃（暗）」ボタンを１回操作するだけで図３（ｂ）の（２）に示す変換結果となる。

また、尚、例えば変換部３２は、シフト数を示す変数Ｊを保持している。この変数Ｊは、初期値＝‘０’であり、上記シフト量＝１の場合には、「色濃（暗）」ボタンが１回操作される毎に＋１インクリメントされ、「色淡（明）」ボタンが１回操作される毎に−１デクリメントされる。変換部３２は、例えば定周期でまたは表示画面内容が変更される毎に、上記ＦＲＯＭ１２に格納されている描画データに基づいて、ＳＤＲＡＭ１５の格納データを更新するものであり、その際に上記変数Ｊに応じた色変換（ビットシフト）処理を実行する。但し、変数Ｊ＝０の場合には、実質的に色変換は行われないことになる。

尚、上記の例では変数Ｊの最大値は‘７’とし、それ以上インクリメントすることはない（黒表示は行わない；見えなくなるので）。
また、表示色が“青”の場合であってオリジナルでは（Ｒ，Ｇ，Ｂ）＝（０，０，２５５）である場合には、これを上記図３（ｂ）（１）の場合と同様に右に（下位ビット側へ）１bitシフトすると（均等にビットシフトすると）、（Ｒ，Ｇ，Ｂ）＝（０，０，１２７）となる。同様に、図３（ｂ）（２）の場合と同様に右に２bitシフトすると（均等にビットシフトすると）、（Ｒ，Ｇ，Ｂ）＝（０，０，６３）となり、図３（ｂ）（３）の場合と同様に右に３bitシフトすると（均等にビットシフトすると）、（Ｒ，Ｇ，Ｂ）＝（０，０，３１）となり、淡い（明るい）青から徐々に濃い（暗い）青へと変化していくことになる。

同様に、例えば“黄色”の場合であってオリジナルでは（Ｒ，Ｇ，Ｂ）＝（２５５，２５５，０）である場合には、これを上記図３（ｂ）（１）の場合と同様に右に（下位ビット側へ）１bitシフトすると（均等にビットシフトすると）、（Ｒ，Ｇ，Ｂ）＝（１２７，１２７，０）となる。同様に、図３（ｂ）（２）の場合と同様に右に２bitシフトすると（均等にビットシフトすると）、（Ｒ，Ｇ，Ｂ）＝（６３，６３，０）となり、図３（ｂ）（３）の場合と同様に右に３bitシフトすると（均等にビットシフトすると）、（Ｒ，Ｇ，Ｂ）＝（３１，３１，０）となり、淡い（明るい）黄色から徐々に濃い（暗い）黄色へと変化していくことになる。

何れにしても、ＲＧＢ３色全てに対して同じビットシフトを行うことで（均等にビットシフトすることで）、ＲＧＢの３原色の組み合わせのバランス（ＲＧＢバランス）を略同様に保ちながら濃淡（明るさ）を変化させることができ、バックライトの光量を下限まで落とした後でも、更に表示画面の輝度を低下させることができる。

上記ビットシフトによる色変換（濃淡（明るさ）変更）は、ＣＰＵ１１が所定のアプリケーションプログラム実行することで行われる（ソフトウェア的に行われる）。このアプリケーションプログラムは、例えば予めＦＲＯＭ１２に格納されている。ハードウェア的には図１に示す構成は全て既存の構成であり、ソフトウェア的に上記変換部３２等の機能を実現することができるので、何らかの専用の構成を追加することなく（よってコスト高となることなく）、輝度の下限を従来よりも小さくすることができる。

また、本手法では、複雑な演算処理を用いずに、ＲＧＢデータに対するビットシフト処理のみで輝度低減を実現できるので、ＣＰＵを用いる例に限らず、例えば基板上のＰＬＤ等でも簡易的に実現可能である（後に実施例２として説明する）。これにより、ＣＰＵに一切負荷を掛けずに済み、また低コストで実現可能となる。

また、上記のようにＣＰＵ１１等で実現する場合においても、複雑な演算処理を必要としないため、ＣＰＵに掛かる負荷を最小限に抑え、プログラマブル表示器の他の機能に大きな影響を及ぼさずに済む。

図１（ｂ）は、本例のプログラマブル表示器のハードウェア構成例（その２）である。
図１（ｂ）に示すプログラマブル表示器２０は、上記グラフィックアクセラレータ１４やＬＶＤＳコントローラＩＣ１６等が無いだけであり、基本的には上記プログラマブル表示器１０と略同様と見做してよい。

すなわち、プログラマブル表示器２０は、ＣＰＵ２１、ＦＲＯＭ２２、ＳＤＲＡＭ２３、ＬＣＤパネル２４等を有する。
ＣＰＵ２１は、ＦＲＯＭ２２に格納されている描画データを読み出して、これに基づいてＳＤＲＡＭ２３のＲＧＢレジスタに表示画面の全画素のＲＧＢデータをセットする。これは、例えば、ＬＣＤパネル２４上の表示画面の変更時等に行なわれる。その際、場合によっては（上記「色濃（暗）」ボタン等によってユーザから指示があった場合等）、ＣＰＵ２１は、例えば上記変換部３２の色変換機能によって、上記描画データが示すＲＧＢデータに対して色変換を行って、ＳＤＲＡＭ２３のＲＧＢレジスタに変換後のＲＧＢデータをセットする。この色変換自体は、上記プログラマブル表示器１０の場合と略同様であり、ここでは特に説明しない。

また、本例では、上記グラフィックアクセラレータ１４やＬＶＤＳコントローラＩＣ１６等が無いので、ＣＰＵ２１が上記ＳＤＲＡＭ２３のＲＧＢレジスタにセットされたＲＧＢデータ（場合によっては色変換後となる）等を用いて、ＬＣＤパネル２４上に画面表示を行うことになるが、これについては既存の動作と略同様であり、また本手法の特徴は主に上記変換部３２の色変換機能であるので、特に詳細には説明しない。

この様に、図１（ｂ）に示すプログラマブル表示器２０は、機能的には上記プログラマブル表示器１０と略同様と見做してよく、従ってその構成・機能ブロック図は、図２に示すものと略同様と見做してよい。よって、プログラマブル表示器２０の機能については、ここではこれ以上説明しないものとする。

本手法は、上記図１（ａ）の構成に限らず、例えば上記図１（ｂ）の構成等にも適用可能であり、また特に図示しない他の構成についても適用可能である。
図４は、変形例のプログラマブル表示器３０の構成・機能ブロック図である。

上記本例のプログラマブル表示器１０，２０の色変換機能は、特に夜間等に暗い場所で使用する際に、出来るだけ光が漏れないようにする、または暗闇でもまぶしくないように出来るだけ輝度を低くする等という要望に応じた機能であるが、そのまま朝を迎えて明るい環境下になると画面が見難くなるという問題が生じる。

すなわち、画面の内容を視認できる為の最低限の輝度は、周囲の明るさ等に影響されて変わるので、本手法の色変換機能によって輝度を非常に低くしても、例えば夜間の海上（船舶上等）のように周囲が非常に暗い場合には画面内容を視認できるが、明るくなってくると視認できなくなる。

この為、輝度を上げる必要があるが、既に明るくなり始めた状態で画面内容を視認し難くなっていると、輝度を上げることが困難になるという問題が生じる。すなわち、輝度を上げる為にはユーザが上記表示部３５上の画面内に表示される上記「輝度ＵＰ」ボタンまたは「色淡（明）」ボタンを操作する必要があるが、何れも既に見難くなっている可能性が高く、ボタンの位置が分からない等の理由で操作困難となってしまう。

変形例のプログラマブル表示器３０は、この様な問題に対応できるものである。
まず、変形例のプログラマブル表示器３０は、ハードウェア構成自体は上記図１（ａ）または図１（ｂ）に示す構成であり、ここでは図１（ａ）であるものとして説明する。

図４において、グラフィックコントローラ４４、表示部４５、ＰＷＭ制御部４６は、上記グラフィックコントローラ３４、表示部３５、ＰＷＭ制御部３６と略同様であり、ここでは特に説明しない。

また、画面データ保持メモリ４１やビデオメモリ４３も、上記画面データ保持メモリ３１やビデオメモリ３３と略同様であってよい（図４ではデータ格納形式が多少異なるが、これについては後に説明する）。

変換部４２または／及びＰＷＭ制御部４６は、上記変換部３２、ＰＷＭ制御部３６と同様にユーザ操作に応じた色変換（濃淡変更）またはバックライト光量制御を行うが、本例では更に、設定部４７に応じて自動的に色変換（濃淡変更）またはバックライト光量制御を行う機能（輝度の自動復帰機能）も備える。

設定部４７には、上記輝度の自動復帰機能を実現させる為の設定データが格納される。この設定データは、例えば上記エディタ装置（アプリケーション画面データ作成ツール）においてプログラマ等が任意の画面データを作成した際に、任意に設定したものであり、作成された画面データと共にプログラマブル表示器３０にダウンロードされて例えばＦＲＯＭ１２内の所定の記憶領域に記憶されるものである。但し、この例に限らず、設定部４７は、例えばプログラマブル表示器上でユーザに任意の設定を行わせてこの設定データを記憶するものであってもよい。

設定部４７に格納される設定データは、任意の各設定時刻に対応付けて、輝度を上げる為の何らかの情報（「復帰データ」と呼ぶものとする；例えば、上記変数Ｊの値の指定、上記変数Ｊを−１デクリメントする、バックライトの光量を所定量分アップする等、例えば上記「輝度ＵＰ」ボタンまたは「色淡（明）」ボタンが操作されたことに相当するコマンド等）が格納されているものである。

上記任意の各設定時刻とは、例えば朝の各時刻であり、ＡＭ４：００、ＡＭ５：００、ＡＭ６：００等の徐々に明るくなっていく時間帯における任意の各時刻である。
上記設定データは、一例としては、例えば、「ＡＭ４：００：変数Ｊ＝４」、「ＡＭ５：００：変数Ｊ＝３」、「ＡＭ６：００：変数Ｊ＝１」等としてもよい。つまり、任意の設定時刻に任意の変数Ｊの設定値を対応付けるものとしてもよい。

上記変換部４２は、上記変換部３２と同様に、例えばユーザ操作による色変換指示に応じた上記変数Ｊを保持しており、この変数Ｊに応じた色変換を行うことになる。しかし、上記変換部４２の場合には、上記設定データの設定時刻になると現在の変数Ｊの値に関係なく強制的に変数Ｊの値を設定値に変更する。そして、変更後の変数Ｊを用いて色変換を行うことになる。基本的には上記一例のように周囲が明るくなっていくことに応じて徐々に明るい（淡い）色へとシフトしていくことで、輝度を上げていくことになる。

尚、この例に限らず、上記「輝度ＵＰ」ボタンが操作されたことに相当する設定データとしてもよく、この場合にはバックライト光量を徐々に増加していくことで輝度を上げていくことになる。あるいは、明るい（淡い）色への色変換とバックライト光量増加の両方を行うような設定データとしてもよい。

尚、タイマ４８は、プログラマブル表示器が有する既存のクロック機能であり、例えば変換部４２（ＣＰＵ１１）は、タイマ４８から現在時刻を取得して上記設定時刻と比較することで、設定時刻になったか否かを判定できる。

上述した設定部４７の設定データに基づく輝度復帰処理は、上記の説明では画面全体に対して行ったが、画面内の一部について行っても良い。すなわち、上記の通り、基本的には「輝度ＵＰ」ボタンまたは／及び「色淡（明）」ボタンの表示位置さえ分かれば、ユーザがこれらのボタンを操作して輝度を上げることが出来るので、例えばこれらの所定の画面部品（ボタン）の表示のみ、上述した設定部４７の設定データに基づく輝度復帰処理の対象としてもよい。尚、この様な輝度復帰処理は、部分的な輝度復帰処理と呼ぶものとする。

その為に、例えば、図４に示すように、上記画面データ保持メモリ４１やビデオメモリ４３において、予め、上記「輝度ＵＰ」ボタンまたは／及び「色淡（明）」ボタンのような特定の設定用ボタンに係わる色データ（ＲＧＢデータ）を格納する領域（輝度設定用画面データ記憶領域４１ｂ、４３ｂ）と、他の画面部品の色データ（ＲＧＢデータ）を格納する領域（アプリケーション画面データ記憶領域４１ａ，４３ａ）とを区別しておく。

そして、変換部４２は、ユーザ操作による色変換指示に応じて色変換を行う場合には、上記２つの領域について特に区別することなく色変換（濃淡変更）処理を実行する。一方、変換部４２は、上記輝度復帰処理に関しては輝度設定用画面データ記憶領域の画面データのみを対象とする。

例えば設定データが上記「ＡＭ４：００：変数Ｊ＝４」であったとした場合、更に仮にユーザ操作によって変数Ｊ＝５になっていたとした場合、変換部４２は、ＡＭ４：００になる前は、上記画面データ保持メモリ４１の記憶領域４１ａ、４１ｂのＲＧＢデータに対して、変数Ｊ＝５に応じた色変換を行って、色変換後のＲＧＢデータを、それぞれ上記ビデオメモリ４３の記憶領域４３ａ、４３ｂに格納する。

一方、現在時刻がＡＭ４：００になった後には、変換部４２は、上記画面データ保持メモリ４１の記憶領域４１ａのＲＧＢデータに対しては、変数Ｊ＝５に応じた色変換を行って、色変換後のＲＧＢデータをビデオメモリ４３の記憶領域４３ａに格納する。一方、変換部４２は、上記画面データ保持メモリ４１の記憶領域４１ｂのＲＧＢデータに対しては、上記設定データに従って変数Ｊ＝４に応じた色変換を行って、色変換後のＲＧＢデータをビデオメモリ４３の記憶領域４３ｂに格納する。

このようにすることで、輝度設定用画面データ記憶領域の画面データすなわち例えば上記「輝度ＵＰ」ボタンまたは／及び「色淡（明）」ボタンのような輝度の設定に係わるボタンに係わる画面データは、周囲が明るくなっていくことに対応して自動的に明るく表示されるので、ユーザがこれらのボタンの表示位置が分からなくなるようなことはなく、これらのボタンを操作して輝度を上げることで、これらボタン以外の他の画面部品も明るく表示され、周囲が明るくなってきても見難くなることを防ぐことができる。

尚、上述したことは一例であり、設定部４７の設定内容によって、様々な処理を実現させることができる。例えば、最初は上記画面全体の輝度復帰を行い、その後に上記部分的な輝度復帰を行わせること等もできる。

また、変形例の他の例としては、図４に示す物理ボタン５１（ファンクションスイッチ）を用いるようにしてもよい。物理ボタン５１は、「輝度ＵＰ」ボタンや「色淡（明）」ボタンのようにディスプレイ上に表示されてタッチパネルによって操作するボタンではなく、物理的に押すことができるボタン（物理的な操作ボタン；物質的な操作ボタン）を意味する。従って、たとえ表示画面が真っ暗になったとしても、物理ボタン５１は何等問題なく操作できる。この様にタッチパネルによって操作するボタン（表示ボタン）とは別に複数の物理ボタン５１を備えるプログラマブル表示器は少なくない。

この様な複数の物理ボタン５１の一部（少なくとも１つ）に、上記「輝度ＵＰ」ボタンや「色淡（明）」ボタンに相当する機能を割り当てるようにしてもよい。これによって、夜間の暗さに応じて輝度を小さくした為に、明るくなったときに画面の内容が見難くなったとしても、物理ボタン５１は何等関係なく見ることができるので、物理ボタン５１を操作して画面全体の輝度を上げることで、対応可能となる。あるいは、画面全体ではなく、部分的に（予め任意に決められたボタン、スイッチ等）のみ、物理ボタン５１を操作して輝度を上げることができるようにすることも可能である。

あるいは、夜間においても、輝度を小さくすることで上記“ディスプレイ上に表示されてタッチパネルによって操作するボタン”等が見え難くなる場合もある。この様な場合には、操作するときだけ一時的に輝度を上げたいことになる。これは、ユーザによる操作対象（ボタンやスイッチ等）が見えればよいので、上記部分的な輝度復帰処理を実現する機能を、任意の物理ボタン５１に割り当てればよい。

この様な物理ボタン５１をユーザが操作した場合、上述した部分的な輝度復帰処理によって、上記記憶領域４３ｂの画面データのみが、輝度が上がって明るくなることになる。尚、物理ボタン５１操作時点から所定時間（例えば１、２分程度）経過したら、輝度を元に戻して、再び画面を暗くするようにしてもよい。あるいは、他の物理ボタン５１に、輝度を元に戻す（輝度復帰処理を止める）機能を割り当てるようにしてもよい。

あるいは、任意の物理ボタン５１に対して、所定の画面部品のみ現状の表示状態のままとし、他の表示領域は全て真っ暗（上記黒表示パターン）とする機能を割り当てるようにしてもよい。

ここで、例えば図４に示す例では図上に記すように、画面データ保持メモリ４１及びビデオメモリ４３には、表示画面上の全画素のＲＧＢデータが格納されている（表示画面のドット数分のＲＧＢデータが存在している）。但し、これは一例であり、この例に限らない。例えば、画面データ保持メモリ４１に格納されるＲＧＢデータは、全画素のデータではなくてもよい。これについて、以下、図５を参照して説明する。

まず、一般的に、プログラマブル表示器の場合、そのＬＣＤパネル１７に表示させる表示画面は、複数の画面部品をそれぞれ所定の位置に表示させることで成り立つものである。画面部品とは、例えば、ボタン、スイッチ、グラフ、メータ等の各種画面部品である。尚、これらの画面部品の形状データ等は、描画データに含まれるか、あるいは予めＦＲＯＭ１２に格納されている。

図５には、この様な画面部品の一例と、その画面データを示す。
図５には、ＯＮ／ＯＦＦするスイッチの画面部品が表示画面上の所定の位置に表示されている様子と、このスイッチ表示の為の画面部品データの一例を示している。

図示の例では、画面部品データには、まず、このスイッチの枠の座標データ（矩形；（ｘ１、ｙ１）−（ｖ２、ｙ２））と枠の色（＝白）とがある。更に、この枠内を所定の色で塗り潰すことを指定するデータも有する。本例では所定の色は、スイッチＯＦＦ時には青、スイッチＯＮ時には赤である。更に、文字表示に係わるデータとして、始点座標（ｘ３、ｙ３）と文字列データ“ＯＮ”と文字の色（＝緑）を指定するデータも有する。尚、上記スイッチＯＦＦ時の青は（Ｒ，Ｇ，Ｂ）＝（０，０，２５５）であるものとする。

例えば上記ＦＲＯＭ１２に格納される描画データは、表示画面上に表示される様々な画面部品に関する上記の様な画面部品データを含んでいる。そして、例えばＣＰＵ１１が、この描画データと現在の状態とに基づいて、ビデオメモリ４３上で表示画面を描画する。例えば、現在の状態がスイッチＯＦＦであった場合には、ビデオメモリ４３上で上記矩形「（ｘ１、ｙ１）−（ｖ２、ｙ２）」の枠内を青色で塗り潰すことになる。これにより、ビデオメモリ４３において、この枠内の全ての画素のＲＧＢデータが、（Ｒ，Ｇ，Ｂ）＝（０，０，２５５）となる。

一方、もし色変換が行われる場合には、ＣＰＵ１１は、まず上記スイッチＯＦＦ時の青「（Ｒ，Ｇ，Ｂ）＝（０，０，２５５）」に対して色変換を行って例えば（Ｒ，Ｇ，Ｂ）＝（０，０，６３）の青にする。そして、変換後の青「（Ｒ，Ｇ，Ｂ）＝（０，０，６３）」を用いて上記矩形「（ｘ１、ｙ１）−（ｖ２、ｙ２）」の枠内を変換後の青色で塗り潰すことになる。これにより、ビデオメモリ４３において、この枠内の全ての画素のＲＧＢデータが、（Ｒ，Ｇ，Ｂ）＝（０，０，６３）となる。

また、例えば、上記スイッチＯＮ／ＯＦＦ操作に伴って表示色が変わる（赤／青）ことや、センサ等の収集データ（数値）を表示する画面部品に関してはデータ内容が変わることで、表示画面の内容が変わることになり、例えばＣＰＵ１１等は表示画面の内容が変わる毎に、ＳＤＲＡＭ１５のＲＧＢレジスタに変更後の表示画面に係わるＲＧＢデータを格納することになり、その際に上記色変換等を行ってから格納することになる。但し、この例に限らず、ＳＤＲＡＭ１５のＲＧＢレジスタの格納データの更新（表示画面の更新）は、例えば定周期で実行してもよいし、あるいは変数Ｊの更新時に実行してもよいし、これらを組み合わせて実行してもよい。

また、上記表示画面の更新は、各画面部品毎に行うこともできる。例えば図５に示すスイッチのＯＮ／ＯＦＦ切換時に、このスイッチの描画のみを更新することもできる。
あるいは、各画面部品毎に識別ＩＤが割り当てられているので、たとえば各識別ＩＤに対応付けて上記変数Ｊを登録／変更できるようにしてもよい。これは、上記自動的／手動の何れにおいても実現できる。これによって、例えば上記色変換に関して、各画面部品毎に輝度が異なるようにすることもできる。

以上説明した実施例を実施例１とするものとする。
以下、実施例２について説明する。
上述したように、実施例１では、ＣＰＵ１１（２１）が本手法のビットシフト処理を行う必要がある。これは、たとえグラフィックアクセラレータ１４が備えられる構成であっても、グラフィックアクセラレータ１４では本手法のビットシフト処理を行えないので、ＣＰＵ１１が行う必要がある。この為、ＣＰＵ１１の処理負荷が増大してしまう（ＣＰＵ１１のソフトウェアアプリケーションを描画サイクルに合わせて実行する必要がある為、ＣＰＵ１１の処理負荷が増大してしまう）。

あるいは、ハードウェアに依って、本手法のビットシフト処理が実現できるか否かが決まってしまう。
すなわち、従来、例えば図６（ａ）に示す構成例のプログラマブル表示器がある。すなわち、図示のプログラマブル表示器では、ビデオ５１で撮影されたビデオデータ（動画／静止画）は、ＣＰＵ５２を経由せずに、グラフィックアクセラレータ５３を経由してＶＲＡＭ５４に直接展開されて表示等される。ビデオデータを扱うプログラマブル表示器の場合、この様なハードウェア構成である場合が少なくない。

尚、図示のグラフィックアクセラレータ５３、ＶＲＡＭ５４、ＬＣＤ５５、ＦＲＯＭ５６は、例えば図１のグラフィックアクセラレータ１４、ＳＤＲＡＭ１５、ＬＣＤパネル１７、ＦＲＯＭ１２に相当する構成であると見做しても構わない。尚、ＬＶＤＳコントローラＩＣ１６に相当する構成は無くてもよいし、あるいはグラフィックアクセラレータ５３が「グラフィックアクセラレータ１４＋ＬＶＤＳコントローラＩＣ１６」に相当する構成であると見做してもよい。

また、ＣＰＵ５２は、上記ＣＰＵ１１（２１）から本手法のビットシフト処理機能が削除されたものに相当すると見做してよい。ＣＰＵ５２は、例えば、ＦＲＯＭ５６に格納されている画面データを読み出して、この画面データをグラフィックアクセラレータ５３に渡すことで（あるいは、直接、ＶＲＡＭ５４（その不図示のＲＧＢレジスタ）に格納することで）、ＬＣＤ５５に画面表示させる（画面データが、表示画面上の全画素のＲＧＢデータである場合）。これは、例えば、図２において変換部３２が無いことに相当することから、図２におけるオリジナルアプリケーション画面データを、画像データ保持メモリ３１から読み出して、そのまま（変換せずに）ビデオメモリ３３に格納し、これをグラフィックコントローラ３４により表示部３５へ出力させることに相当する。

尚、実施例２の説明では、例えば上記ＳＤＲＡＭ１５のＲＧＢレジスタにセットされるようなデータ（ＲＧＢデータ等）を、“描画データ”と呼ぶものとする。
グラフィックアクセラレータ５３は、例えば、上記画面データやビデオデータを描画データとしてＶＲＡＭ５４（そのＲＧＢレジスタ）に保管し、その後、この描画データを読出してＬＣＤ５５に出力（ＲＧＢ信号の出力）して表示させるものである。また、従来より、グラフィックアクセラレータ５３は、例えば画面データとビデオデータとを合成して成る描画データを生成する機能等も有する。この場合、ＬＣＤ５５には、例えば図６（ａ）の図上左下に示すように、画面データによる画面上の所定領域に、ビデオデータの画像（動画／静止画）が表示されることになる。

ここで、上記ＣＰＵ５２が実施例１のＣＰＵ１１（２１）に相当するものである場合を考える。すなわち、ＣＰＵ５２に、実施例１のビットシフト処理（色変換）機能を備えさせた場合を考える。

この場合、ＣＰＵ５２は、ＦＲＯＭ５６に格納されている画面データに対しては、ビットシフト処理（色変換）を行うことができる。そして、ＣＰＵ５２は、色変換後の画面データをグラフィックアクセラレータ５３に渡すことで、ＬＣＤ５５に画面表示させる。しかしながら、上記の構成ではビデオデータはＣＰＵ５２を経由しないので、色変換機能があってもビデオデータに対して色変換（濃淡変更）を行うことはできない。

上述したように、プログラマブル表示器が例えば上記図６（ａ）のような構成の場合には、ビデオデータはＣＰＵ５２を経由しないので、ＣＰＵ５２に実施例１のビットシフト処理機能を備えさせたとしても、ビデオデータに対するビットシフト処理は行えないことになる。つまり、図６（ａ）のようなハードウェア構成の場合、本手法のビットシフト処理が実現できないことになり、ハードウェアに依って、本手法のビットシフト処理が実現できるか否かが決まってしまうことになる。

これに対して、実施例２では、ハードウェア構成に依ることなく、ビットシフト処理が実現できる。また、実施例１の場合、ＣＰＵ１１等は、例えばＬＣＤパネル１７の描画サイクル毎に色変換処理を行うが、実施例２ではＣＰＵ５２での色変換処理が不要になることから、ソフトウェアのアプリケーションにも依存せずにビットシフト処理が実現できる。

実施例２では、例えば上記図６（ａ）に示す構成例に対しては、例えば図６（ｂ）に示す構成とするものである。すなわち、図６（ｂ）は、実施例２のプログラマブル表示器の構成例である。

図６（ｂ）において、図６（ａ）と略同様の構成要素には同一符号を付してあり、その説明は簡略化／省略するものとする。図示の通り、図６（ｂ）のプログラマブル表示器の構成は、図６（ａ）の構成に対して、グラフィックアクセラレータ５３−ＬＣＤ５５間に、ビットシフトロジック６０を設けた構成となっている。

ビットシフトロジック６０は、上記ＣＰＵ１１（２１）のビットシフト処理機能（色変換機能）を、例えばＰＬＤ（プログラマブル・ロジック・デバイス(programmable logic device)で実現するものである。

よく知られているＰＬＤの利用方法により、例えばユーザ等が上記ＣＰＵ１１等のビットシフト処理機能（色変換機能）に相当するロジックを作成し、このロジックをＰＬＤに適用することで、このロジックを実現する回路構成の上記ビットシフトロジック６０が実現されることになる。これについては、よく知られていることであるので、ここではこれ以上は説明しないものとし、ビットシフトロジック６０の回路構成の一例を図７、図８に示し、これについて後に簡単に説明するものとする。

上記のように、上記ＣＰＵ１１等のビットシフト処理機能（色変換機能）と同等の機能を実現する回路構成のビットシフトロジック６０を設けたことにより、ＣＰＵ５２にはビットシフト処理機能（色変換機能）を設ける必要がなくなる。また、ビットシフトロジック６０は例えば図示のようにＬＣＤ５５の手前に設ける。これによって、例えば、上記のようにＣＰＵ５２を経由せずに表示されるビデオデータ（動画／静止画）に対しても、本手法のビットシフト処理（色変換）を行うことができる。すなわち、ビデオデータに対しても、ＲＧＢデータを均等にビットシフトすることで色の濃淡を変化させ以って輝度を変化させることで、従来よりも低輝度とすることができる。

また、上記ＦＲＯＭ５６に格納される上記“画面データ”に関しても、ＣＰＵ５２に色変換機能を備える必要なく、ビットシフトロジック６０によってビットシフト（色変換）を行って、表示させることができる。

図６（ｂ）の構成の場合には、ＣＰＵ５２は、後述するビットシフトロジック６０に対する制御等を行うだけであり、処理負荷が掛かることはない（少なくともビットシフト処理（色変換；濃淡変更）を行う場合に比べれば、処理負荷は非常に少なくて済む）。尚、ＶＲＡＭ５４は、上記ＳＤＲＡＭ１５に相当する構成であるが、本例の場合にはビットシフトされていない画面データ（表示画面の全画素のＲＧＢデータ）が、そのＲＧＢレジスタにセットされることになる。

そして、グラフィックアクセラレータ５３は、ＶＲＡＭ５４にセットされた描画データを読み出してＬＣＤ５５に対して出力するが、この描画データは途中に設けられた上記ビットシフトロジック６０によってビットシフト処理（色変換）が施されてから、ＬＣＤ５５に表示されることになる。

更に、グラフィックアクセラレータ５３は、従来から存在する既存機能として、画面データとビデオデータとを合成して１つにまとめてＶＲＡＭ５４にセットすることが行われている。これは、例えば画面データの画面上の所定領域を、ビデオデータを表示させる領域として予め確保しておき、この所定領域にビデオデータを挿入するものであるが、この例に限らない。上記図６（ｂ）の構成では、ＶＲＡＭ５４にセットされた描画データに対して、ビットシフト処理（色変換）を行うものである。よって、上記のように画面データ”とビデオデータとを合成して１つにまとめた描画データを、色変換することになり、一度にまとめて色変換されることになるので、効率よく色変換を行ってＬＣＤ５５に出力して表示させることができる。

以下、図７、図８を参照して、ビットシフトロジック６０の具体例について説明する。
図７に示すビットシフトロジック６０の回路構成は、主に、レジスタ６１とビットシフトセレクタ６２から成るものである。尚、ここでは、ＲＧＢ３色のうちＲ（赤）に係る構成のみを示すが、Ｇ（緑）、Ｂ（青）についても略同様の構成であってよい。また、ここでは、図３の例に応じて、ＲＧＢ各色のデータはそれぞれ８ビットであるものとする。

ビットシフトセレクタ６２には、描画データの各画素のＲＧＢデータが入力されるものであり、図ではそのうちのＲ（赤）データ（図上、Ｒ［７,,０］で示す）の入力のみ示すが、図示していないだけでありＢ（青）データとＧ（緑）データも入力される。

また、ビットシフトセレクタ６２の出力は、上記入力されたＲＧＢ３色全てに対して、レジスタ６１の記憶内容に応じて同じシフト量のビットシフトを行うことで（均等にビットシフトすることで）、ＲＧＢの３原色の組み合わせのバランス（ＲＧＢバランス）を略同様に保ちながら濃淡（明るさ）を変化させてなる“色変換後のＲＧＢデータ”となる。尚、入力と同様に出力についても、図では色変換後のＲ（赤）データ（図上、Ｒ’［７,,０］で示す）のみを示すが、図示していないだけであり色変換後のＢ（青）データと色変換後のＧ（緑）データも出力される。尚、レジスタ６１の記憶内容次第では、色変換が行われない場合（出力＝入力）もある。

また、レジスタ６１には、ＣＰＵ５２から設定データ（図上、Ｄ［７,,０］で示す）が入力される。レジスタ６１は、この設定データを保持すると共に、ビットシフトセレクタ６２へ出力する。設定データは、例えば上記不図示の「色濃（暗）」／「色淡（明）」ボタンの操作に応じて、ＣＰＵ５２が決定・出力するものである。つまり、ボタン操作が行われる毎に、レジスタ６１の記憶内容が変更されることになる。

ここでは、図３（ｂ）の例に応じて、設定データは、色データの０ビットシフト〜８ビットシフトまでに対応する９種類あるものとする。設定データの具体例は、ビットシフトセレクタ６２の具体例に応じたものとなる。

ビットシフトセレクタ６２は、上記レジスタ６１に設定されてレジスタ６１から出力される設定データに応じたシフト量分、入力データ（ＲＧＢデータ；Ｒ［７,,０］等）をビットシフトして出力する。例えば、入力データが図３（ｂ）に示す白表示パターンであり、設定データが２Bitシフトすることを示すものであった場合には、ビットシフトセレクタ６２からの出力データ（色変換後のＲＧＢデータ；Ｒ’［７,,０］等）は、図３（ｂ）の（２）パターンに示す内容となる。

図８は、ビットシフトセレクタ６２の具体的な構成例である。
尚、本例では上記設定データは４ビットで済むものであり、従って図７ではＤ［７,,０］で示したが、Ｄ［３,,０］で示すものと考えてよい。

図示の例では、ビットシフトセレクタ６２は、デコーダ７１とセレクタ７２と有する。
ＣＰＵ５２は、上記「色濃（暗）」／「色淡（明）」ボタンの操作に応じて、例えばデフォルト状態（通常の色表示状態）では上記設定データは‘0000’を出力するものとし、そこから「色濃（暗）」ボタンが操作される毎に設定データを＋１インクリメントしていく（但し、１６進データとして１ずつ増やしていく）。つまり、「色濃（暗）」ボタンが操作される毎に設定データは、‘0000’→‘0001’→‘0010’→‘0011’→‘0100’→‘0101’→‘0110’→‘0111’→‘1000’と更新されていく。設定データはこれら９種類のデータである。

但し、これは、実施例１におけるシフト量が‘１’の場合に相当すると見做してよく、この例に限らない。例えば、シフト量＝‘２’の場合には、ＣＰＵ５２は、「色濃（暗）」ボタンが操作される毎に設定データを、‘0000’→‘0010’→‘0100’→‘0110’→‘1000’と更新していくことになる。

デコーダ７１は、図示の０〜８の９個の出力端子を有しており、レジスタ６１にセットされる上記９種類の設定データに応じて、何れか１つの出力端子のみが‘Ｈ’出力するようになっている。すなわち、‘0000’では出力０がＨとなり、‘0001’では出力１がＨとなり、‘0010’では出力２がＨとなる。他も同様であり一部省略するが、‘0111’では出力７がＨとなり、‘1000’では出力８がＨとなる。

一方、セレクタ７２は、８ビットの入力（Ｒ７〜Ｒ０）を、デコーダ７１からの出力に応じて、そのまま又はビットシフトして、８ビット出力（R7OUT〜R0OUT）する。デコーダ７１からの出力が、例えば出力０がＨの場合には入力（Ｒ７〜Ｒ０）をビットシフトせずにそのまま８ビット出力（R7OUT〜R0OUT）する。尚、Ｒ７が最上位ビット、Ｒ０が最下位ビットであり、R7OUTが最上位ビット、R0OUTが最下位ビットである。

上記“そのまま”出力するとは、最上位（１番目の）ビットＲ７の入力信号は最上位（１番目の）ビットR7OUTに出力し、最下位ビットＲ０の入力信号は最下位ビットR0OUTに出力することを意味する。また、ビットシフトは、図３に示す例と同様、下位方向へとシフトするものであり、従って例えば１ビットシフトの場合には、例えば、最上位ビットＲ７の入力信号は２番目ビットR6OUTに出力され、７番目のビットＲ１の入力信号は最下位ビットR7OUTに出力され、最下位ビットＲ０の入力信号は出力されないことになる。

セレクタ７２は、デコーダ７１からの出力が、出力０がＨの場合以外は、８ビットの入力（Ｒ７〜Ｒ０）を、デコーダ７１からの出力に応じた所定量分、ビットシフトして出力する。例えば、デコーダ７１からの出力が、例えば出力１がＨの場合には１ビットシフトして出力し、例えば出力２がＨの場合には２ビットシフトして出力する。２ビットシフトの場合、最上位ビットＲ７の入力信号は３番目ビットR5OUTに出力されることになる。

他も略同様であり、ここでは特に説明しないが、図示の例ではデコーダ７１の出力８は、セレクタ７２に接続されていないので、これについて説明する。すなわち、出力８がＨになる場合には、8ビットシフトすることになるが、これは図３に示すことから、セレクタ７２の出力は全ビットが‘０’になることになる。

デコーダ７１の出力８がＨになる場合、当然、他の出力０〜７はＨではないので、図示の回路構成ではセレクタ７２において選択出力される入力信号は存在しない状態になる。よって、当然、セレクタ７２の出力は全ビットが０となる。

セレクタ７２は、上記動作を実現する為、例えば図示のように複数のＡＮＤゲートと複数のＯＲゲートから成る構成となっている。これについて以下、簡単に説明する。
まず、上述したように、セレクタ７２は、入力データをそのまま又は最大７ビットシフトして出力するか、もしくは出力は全ビットが‘０’になるが（これを８ビットシフトと見做してもよい）、７ビットシフトされて出力され得るのは、最上位ビットＲ７のみであり、２番目ビットＲ６は最大で６ビットシフト、３番目ビットＲ５は最大で５ビットシフトであり、最下位ビットＲ０に至ってはそのまま出力されるか出力されないかの何れかである（１ビットでもシフトされたら、出力されなくなる）。

これより、セレクタ７２の各出力（R7OUT〜R0OUT）毎に対応付けて、その出力のレベル以上のレベルの全ての入力が、そこから出力され得る構成を設けている。例えば、最上位出力のR7OUTに対しては、そのレベル以上のレベルの入力は、同レベルであるＲ７のみであるので、このＲ７のみを出力し得る構成として図示のＡＮＤゲート９１が設けられている。ＡＮＤゲート９１には、Ｒ７と、デコーダ７１の出力０とが入力している。

尚、ここでは、上記最上位ビット（Ｒ７、Ｒ７ＯＵＴ）が最上位レベル（＝レベル７）とし、最下位ビット（Ｒ０、Ｒ０ＯＵＴ）が最下位レベル（＝レベル０）として扱うものとする。

同様に、最上位から２番目の出力であるR6OUTに対しては、そのレベル以上のレベルの入力は、Ｒ７とＲ６であるので、これらＲ６、Ｒ７のみを出力し得る構成として図示のＡＮＤゲート９２、９３及びＯＲゲート９４が設けられている。ＡＮＤゲート９２には、Ｒ７と、デコーダ７１の出力１とが入力している。ＡＮＤゲート９３には、Ｒ６と、デコーダ７１の出力０とが入力している。ＯＲゲート９４には、ＡＮＤゲート９２、９３の出力が入力している。

同様に、最上位から３番目の出力であるR5OUTに対しては、そのレベル以上のレベルの入力は、Ｒ７とＲ６とＲ５であるので、これらＲ５，Ｒ６、Ｒ７のみを出力し得る構成として図示のＡＮＤゲート９５、９６、９７及びＯＲゲート９８が設けられている。ＡＮＤゲート９５には、Ｒ７と、デコーダ７１の出力２とが入力している。ＡＮＤゲート９６には、Ｒ６と、デコーダ７１の出力１とが入力している。ＡＮＤゲート９６には、Ｒ５と、デコーダ７１の出力０とが入力している。ＯＲゲート９８には、ＡＮＤゲート９５、９６、９７の出力が入力している。

上記のように、各レベル毎に、そのレベルの入力に対するＡＮＤゲートには必ず出力０が入力しており、そのレベルの１つ上のレベルの入力に対するＡＮＤゲートには必ず出力１が入力しており、そのレベルの２つ上のレベルの入力に対するＡＮＤゲートには必ず出力２が入力している。まとめるならば、各レベル毎に、そのレベルよりＭつ上のレベルの入力に対するＡＮＤゲートには、デコーダ７１の出力Ｍが入力している（Ｍ＝０，１，２，３、・・・；Ｍ＝０の場合は同レベルを意味する）。

セレクタ７２の他の出力R4OUT〜R0OUTに関しても、上記R6OUT、R5OUT等と略同様であり、その説明は省略するものとし、上記R7OUT〜R5OUTについて更に説明する。尚、本説明では図３の例に準じて入力は白表示パターンであるものとする。よって、上記入力Ｒ０〜Ｒ７は全て‘１’であることになる。

この例において、例えばデコーダ７１の出力が、出力０のみが‘１’となるものである場合には、セレクタ７２の出力は、全てのレベルにおいて、そのレベルと同レベルの入力が、出力されることになる。つまり、この場合には、セレクタ７２においてビットシフトが行われることなく、そのまま出力されることになる。例えば、セレクタ７２のレベル５出力の場合（最上位から３番目の出力であるR5OUTの場合）、デコーダ７１の出力０のみが‘１’となる場合には、ＡＮＤゲート９７のみが、入力を反映させた出力となる。上記の例では、入力Ｒ５は‘１’であるので、ＡＮＤゲート９７の出力は‘１’となる。よって、当然、ＯＲゲート９８の出力は‘１’となる。つまり、R5OUTからは、同レベルの入力である入力Ｒ５の値が、出力されることになる。

また、上記の例において、例えばデコーダ７１の出力が、出力２のみが‘１’となるものである場合には、セレクタ７２の出力は、全てのレベルにおいて、そのレベルより２つ上のレベルの入力が、出力されることになる。つまり、２ビットのビットシフトが行われることになる。例えば、セレクタ７２のレベル５の出力の場合（最上位から３番目の出力であるR5OUTの場合）、デコーダ７１の出力２のみが‘１’となる場合には、ＡＮＤゲート９５のみが、入力を反映させた出力となる。上記の例では、ＡＮＤゲート９５の他方の入力はＲ７であり、入力Ｒ７の値は‘１’であるので、ＡＮＤゲート９５の出力は‘１’となる。よって、当然、ＯＲゲート９８の出力は‘１’となる。つまり、R5OUTからは、その２つ上のレベルの入力である入力Ｒ７の値が、出力されることになる。

尚、上記構成では、デコーダ７１の出力が、出力Ｎ（Ｎ＝０，１，２，３、・・・）のみが‘１’となるものである場合には、最上位からＮ番目までの出力は全て一律‘０’になる。例えば、上記デコーダ７１の出力２のみが‘１’となる例の場合には、最上位及び最上位から２番目の出力に係る全てのＡＮＤゲート９１，９２，９３は、その一方の入力（デコーダ７１からの出力）は全て‘０’であるので、その他方の入力である入力Ｒ７，Ｒ６の値に関係なく一律‘０’出力となる。よって、この例では、セレクタ７２の出力R7OUT、R6OUTは、入力Ｒ７，Ｒ６の値に関係なく‘０’出力となる。

尚、セレクタ７２に関しては、ＲＧＢ３色のうち、図８ではＲ（赤色）に対応する構成のみを示したが、当然、他の色であるＧ（緑）やＢ（青）に対するセレクタ７２に関しても同様の構成となっている。

すなわち、図８に示すように、Ｇ（緑）に対するセレクタ７２には、８ビットの入力Ｇ７〜Ｇ０に対して８ビットの出力R7OUT〜R0OUTがあると共に、デコーダ７１の出力（出力０〜出力７）が入力しており、上記Ｒ（赤）と同じ量だけビットシフトされることになる。つまり、図３（ｂ）に示す例と略同様のビットシフトが行われることになる。

また、Ｂ（青）に関しても同様に、Ｂ（青）に対する図示のセレクタ７２には、８ビットの入力Ｂ７〜Ｂ０に対して８ビットの出力B7OUT〜B0OUTがあると共に、デコーダ７１の出力（出力０〜出力７）が入力しており、上記Ｒ（赤）やＧ（緑）と同じ量だけビットシフトされることになる。つまり、図３（ｂ）に示す例と略同様のビットシフトが行われることになる。

上述したように、ビットシフトロジック６０は、例えば上記図７、図８に示す回路構成であり、上記の通り、ユーザの操作に応じたＣＰＵ５２からの設定データによって（レジスタ６１にセットされる設定データによって）、この設定データが示す所定量分、入力データ（ＲＧＢ信号）をビットシフトして出力する回路機能を有する。

ここで、実施例２に係わる構成は、上述した図６（ｂ）の例に限らない。例えば、図９（ａ）、（ｂ）等に示す構成であっても構わない。
図９（ａ）に示す構成例において、図６（ｂ）に示す構成と略同様の構成には、同一符号を付してあり、その説明は簡略化／省略する。これより、図示の通り、図９（ａ）の構成例は、図６（ｂ）の構成からビデオ５１が除外されたものに相当すると見做してよい。

図６（ｂ）の場合、上述したように、ＶＲＡＭ５４には“ビデオデータ”または“画面データ”もしくは“画面データ＋ビデオデータ”が格納されるものであり、これより、ビットシフトロジック６０は、“ビデオデータ”または“画面データ”もしくは“画面データ＋ビデオデータ”に対してビットシフト処理（色変換）を行って、ＬＣＤ５５に表示させるものであった。

これに対して、図９（ａ）の例の場合、ＶＲＡＭ５４には“画面データ”のみが格納されるものであり、これより、ビットシフトロジック６０は、“画面データ”に対してビットシフト処理（色変換）を行って、ＬＣＤ５５に表示させる。つまり、実施例１の図１（ａ）、（ｂ）と略同様のことを、ＣＰＵに処理負荷を掛けることなく、実現することが可能となるものである。換言すれば、実施例２において、“ビデオデータ”に対するビットシフト処理（色変換）は、必須のものではないということである。

尚、この場合、ＣＰＵ５２は、ＦＲＯＭ５６に格納されている画面データを、ビットシフト処理（色変換）することなく、（例えばグラフィックアクセラレータ５３を介して）ＶＲＡＭ５４にセットすることになる。

また、上記実施例１では、図１（ａ）の構成に限らず図１（ｂ）の構成であってもよいのと同様に、実施例２でも（“ビデオデータ”が無い場合には）グラフィックアクセラレータ５３は必ずしも存在しなくても構わない。すなわち、図９（ｂ）に示すような構成であっても構わない。

図９（ｂ）に示す構成例において、図９（ａ）に示す構成と略同様の構成には、同一符号を付してあり、その説明は簡略化／省略する。これより、図示の通り、図９（ｂ）の構成例は、図９（ａ）の構成からグラフィックアクセラレータ５３が除外されたものに相当すると見做してよい。この場合、上記図１（ｂ）の場合と略同様に（但し、勿論、ＣＰＵ５２は色変換は行わないが）、ＣＰＵ５２は、ＦＲＯＭ５６から画面データを読み出して描画データとしてＶＲＡＭ５４にセットした後、ＶＲＡＭ５４に格納された描画データをＬＣＤ５５に対して出力する。この描画データは、途中で、ビットシフトロジック６０によって色変換されてから、ＬＣＤ５５に表示されることになる。

上記の通り、実施例２に関して様々な構成があって構わないが、ＣＰＵ５２にはビットシフト処理（色変換）機能を設ける必要がなく、よってＣＰＵ５２はビットシフト処理（色変換）を行わない点（ＣＰＵの処理負荷が軽減される点）では同じである。さらに、“ビデオデータ”のようにＣＰＵ５２を経由しないデータであっても、ビットシフト処理（色変換）することができ、ハードウェア構成に依らずに色変換（濃淡変更）を行うことができる。当然、実施例１と同様、色の濃淡を変化させ以って輝度を変化させることで、従来よりも低輝度とすることができる。

あるいは、例えば、“画面データ＋ビデオデータ”のような合成画面に対しても、ビットシフト処理（色変換）して、色の濃淡を変化させ以って輝度を変化させることで、従来よりも低輝度とすることができる。これに関しては、まとめて一度に効率よく色変換を行えるという効果も得られる。

また、実施例２のプログラマブル表示器では、上記図６〜図９で説明したように、ＣＰＵ５２からの設定データ（制御信号）によって、ビットシフトロジック６０によるビットシフト量を決定できるのであるから、これを利用することで、実施例１における他の特徴・機能を、実施例２の構成において実現することも可能である。

実施例１における他の特徴・機能とは、例えば、上述した設定時刻に応じた機能である。
すなわち、実施例１に関して既に『上記変換部４２は、上記変換部３２と同様に、例えばユーザ操作による色変換指示に応じた上記変数Ｊを保持しており、この変数Ｊに応じた色変換を行うことになる。しかし、上記変換部４２の場合には、上記設定データの設定時刻になると現在の変数Ｊの値に関係なく強制的に変数Ｊの値を設定値に変更する。そして、変更後の変数Ｊを用いて色変換を行うことになる。基本的には上記一例のように周囲が明るくなっていくことに応じて徐々に明るい（淡い）色へとシフトしていくことで、輝度を上げていくことになる。』との説明を行った。

これに対して、実施例２のＣＰＵ５２は、上記変換部４２の機能の一部を有する。ＣＰＵ５２は、当然、上記「変更後の変数Ｊを用いて色変換を行う」機能は、有していない。しかし、ＣＰＵ５２は、『上記設定データの設定時刻になると現在の変数Ｊの値に関係なく強制的に変数Ｊの値を設定値に変更する』機能は有している。ここで、ＣＰＵ５２は、元々、変数Ｊの値に応じた上記設定データを、上記レジスタ６１に対して出力してレジスタ６１に記憶させていたものと見做すこともできる。この様なＣＰＵ５２による制御によって、ビットシフトロジック６０は、現在時刻が設定時刻になると、ユーザ操作結果に関係なく、そのシフト量を、設定時刻に応じて設定されている設定値へと変更することになる。

これは例えば、ＣＰＵ５２において、上記実施例１で説明した「ＡＭ４：００：変数Ｊ＝４」、「ＡＭ５：００：変数Ｊ＝３」、「ＡＭ６：００：変数Ｊ＝１」等のように、複数の設定時刻に対してそれぞれ任意の変数Ｊの設定値を対応付けて記憶しておくことで（例えば、ＣＰＵ５２内の不図示のメモリに記憶しておく）、例えば例えば周囲が明るくなっていくことに応じて徐々に明るい（淡い）色へとシフトさせるような上記設定データを、上記レジスタ６１に対して出力していくことになる。これによって、夜明け等、周囲が徐々に明るくなるに従って、ビットシフトロジック６０は、上記ＣＰＵ５２からの制御信号（設定データ）に応じて画面の輝度を上げていくことになる。

尚、実施例１でも説明したように、複数の設定時刻に対応付けて記憶する情報は、上記変数Ｊの設定値に限るものではなく、輝度を上げる為の何らかの情報（「復帰データ」と呼ぶ）であればよい。ＣＰＵ５２は、現在時刻が複数の設定時刻の何れかの時刻となったら、この設定時刻に対応する上記「復帰データ」に応じた制御信号（設定データ）を、上記レジスタ６１に対して出力してレジスタ６１に記憶させることになる。ビットシフトロジック６０は、この設定データに応じたシフト量分、入力データ（ＲＧＢデータ）をビットシフトして出力することになる。これによって、例えば、夜明け等、周囲が徐々に明るくなると、ビットシフトロジック６０は、ＣＰＵ５２の制御に従って、画面の表示色が現状より淡くなるようにビットシフトを行うことで、画面の輝度を上げていくことになる。

あるいは、実施例２においても、上記実施例１の場合と同様、上記「復帰データ」を、上記「輝度ＵＰ」ボタンが操作されたことに相当するデータとしてもよく、この場合にはバックライト光量を徐々に増加していくことで輝度を上げていくことになる。この様な「復帰データ」に応じたバックライト光量の制御は、ＣＰＵ５２が実行することになる。

あるいは、明るい（淡い）色への色変換とバックライト光量増加の両方を行うような「復帰データ」としてもよい。この場合には、ＣＰＵ５２は、現在時刻に該当する設定時刻に対応する「復帰データ」に基づいて、ビットシフトロジック６０に対してこの「復帰データ」に応じた制御信号（設定データ）を出力することで表示色が現状より淡くなるようにビットシフトを行わせると共に、自身はバックライト光量を増加させる制御を行うことになる。

また、例えば、実施例２のプログラマブル表示器においても、上記実施例１の図４の例と略同様に、上述した物理ボタン５１（ファンクションスイッチ）を用いるようにしてもよい。物理ボタン５１については、既に実施例１において説明してあるので、ここでの説明は省略する。

ここで、上記実施例２のプログラマブル表示器の各構成は、例えば下記の機能を有するものと言うことができる。
すなわち、まず、上記ＶＲＡＭ５４は、例えば、ビデオ５１などから入力されるビデオデータ、または／及び、ＦＲＯＭ５６に保持されている任意の画面データが、ＬＣＤ５５の表示画面の描画データとして記憶される描画データ記憶部であると言える。

また、上記グラフィックアクセラレータ５３は、例えば、上記描画データ記憶部に記憶されている上記表示画面の描画データを、表示部（ＬＣＤ５５）に対して出力する描画データ出力部であると言える。

また、上記ビットシフトロジック６０は、上記描画データ出力部と上記表示部（ＬＣＤ５５）との間に設けられる回路ユニットであって、上記描画データの各画素の表示色を決定する各ＲＧＢデータに対して、ビットシフトによる色変換を実行することで、該表示色の濃淡を変更する色変換ユニットであると言える。

この色変換ユニットは、所定の指示操作（上記不図示の「色濃（暗）」ボタン操作など）があった場合には、上記表示色を濃くするようにビットシフトを行うことで、上記表示部に表示される表示画面の輝度を低下させる。

また、色変換ユニットは、他の所定の指示操作（上記不図示の「色淡（明）」ボタン操作など）があった場合には、上記表示色を淡くするようにビットシフトを行うことで、上記表示部に表示される表示画面の輝度を上げる。

また、ＣＰＵ５２は、例えば、上記所定の指示操作を受け付けると共に、該所定の指示操作に応じた制御信号を色変換ユニットに対して出力する制御部であるものと言える。色変換ユニットは、該制御信号に応じたシフト量分のビットシフトを実行する。

また、上記制御部は、上記ＦＲＯＭ５６に保持されている任意の画面データを読み出して、これを上記ＬＣＤ５５の表示画面の描画データとして上記描画データ記憶部に記憶させる機能も有する。

また、上記グラフィックアクセラレータ５３は、例えば、上記入力されるビデオデータを上記描画データとして上描画データ記憶部に記憶するか、あるいは上記入力されるビデオデータと上記画面データとを合成して成る描画データを、上記描画データ記憶部に記憶するグラフィック制御部としての機能も有するものと見做してもよい。

また、上記色変換ユニットは、上記制御信号を記憶する上記レジスタ６１と、このレジスタ６１に記憶されている制御信号の値に応じた選択信号を出力する上記デコーダ７１と、上記ＲＧＢデータと上記選択信号とを入力して、該ＲＧＢデータを該選択信号に応じたシフト量分ビットシフトする上記セレクタ７２とを有するものと見做すことができる。

あるいは、上記制御部は、任意の設定時刻に対応付けて所定の復帰データが記憶された復帰データ記憶部を有している。そして、制御部は、現在時刻が設定時刻になったら、該設定時刻に対応する復帰データに応じた制御信号を、上記色変換ユニットに対して出力する。

一方、上記色変換ユニットは、上記制御部から出力される上記設定時刻に対応する復帰データに応じた制御信号に従って、上記表示色が現状より淡くなるように上記ビットシフトを行うことで、上記輝度が低下させられた表示画面の輝度を上げる。

例えば、上記設定時刻とこれに対応する復帰データは、複数記憶されており、各設定時刻になる毎にそれに対応する復帰データを用いて上記表示画面の輝度を徐々に上げるようにしてもよい。これは、例えば、夜明け等、周囲が徐々に明るくなるにしたがって、色変換ユニットは、上記制御部からの制御信号に従って、表示画面の表示色が現状より淡くなるようにビットシフトを行うことを繰り返すことで、表示画面の輝度を徐々に上げていくことになる。

また、例えば、上記制御部は、上記表示部のバックライトの光量を調整制御するバックライト制御部を有しており、このバックライト制御部は、現在時刻が上記設定時刻になったら、該設定時刻に対応する復帰データに応じて上記バックライトの光量を増加することで、上記輝度が低下させられた表示画面の輝度を上げるようにしてもよい。

また、上記制御部は、上記色変換ユニットを制御して表示画面の輝度を上げさせることと、上記バックライトの光量を増加することの両方を行うようにしてもよい。
また、上記実施例２のプログラマブル表示器は、例えば、上記表示部上に表示される画面部品としての操作ボタンとは異なる、物質的な操作ボタンを更に有し、該物質的な操作ボタンには、上記表示画面の輝度を上げるためのコマンドが割り当てられているものであってもよい。

１０ プログラマブル表示器
１１ ＣＰＵ
１２ ＦＲＯＭ
１３ ＳＤＲＡＭ
１４ グラフィックアクセラレータ
１５ ＳＤＲＡＭ
１６ ＬＶＤＳコントローラＩＣ
１７ ＬＣＤパネル
２０ プログラマブル表示器
２１ ＣＰＵ
２２ ＦＲＯＭ
２３ ＳＤＲＡＭ
２４ ＬＣＤパネル
３１ 画面データ保持メモリ
３２ 変換（ビットシフト）部
３３ ビデオメモリ
３４ グラフィックコントローラ
３５ 表示部
３６ ＰＷＭ制御部
４１ 画面データ保持メモリ
４２ 変換（ビットシフト）部
４３ ビデオメモリ
４４ グラフィックコントローラ
４５ 表示部
４６ ＰＷＭ制御部
４７ 設定部
４８ タイマ
５１ ビデオ
５２ ＣＰＵ
５３ グラフィックアクセラレータ
５４ ＶＲＡＭ
５５ ＬＣＤ
５６ ＦＲＯＭ
６０ ビットシフトロジック
６１ レジスタ
６２ ビットシフトセレクタ
７１ デコーダ
７２ セレクタ
９１ ＡＮＤゲート
９２，９３ ＡＮＤゲート
９４ ＯＲゲート
９５，９６，９７ ＡＮＤゲート
９８ ＯＲゲート

Claims (8)

1. 表示部を備えるプログラマブル表示器であって、
   前記表示部に任意の表示画面を表示する表示制御装置を有し、
   該表示制御装置は、
   入力されるビデオデータ、または／及び、保持されている任意の画面データが、前記表示画面の描画データとして記憶される描画データ記憶手段と、
   前記描画データ記憶手段に記憶されている前記表示画面の描画データを、前記表示部に対して出力する描画データ出力手段と、
   前記描画データ出力手段と前記表示部との間に設けられる回路ユニットであって、前記描画データの各画素の表示色を決定する各ＲＧＢデータに対して、ビットシフトによる色変換を実行することで、該表示色の濃淡を変更する色変換ユニットとを有し、
   前記所定の指示操作を受け付けると共に、該所定の指示操作に応じた制御信号を前記色変換ユニットに対して出力する制御手段を更に有し、
   前記色変換ユニットは、該制御信号に応じたシフト量分の前記ビットシフトを実行するものであって、前記制御信号を記憶するレジスタ部と、該レジスタ部に記憶されている制御信号の値に応じた選択信号を出力するデコーダ部と、前記ＲＧＢデータと前記選択信号とを入力して、該ＲＧＢデータを該選択信号に応じたシフト量分ビットシフトするセレクタ部を有し、
   前記色変換ユニットは、所定の指示操作があった場合には前記表示色を濃くするように前記ビットシフトを行うことで前記表示部に表示される前記表示画面の輝度を低下させることを特徴とするプログラマブル表示器。
2. 前記入力されるビデオデータを前記描画データとして前記描画データ記憶手段に記憶するか、あるいは前記入力されるビデオデータと前記画面データとを合成して成る前記描画データを前記描画データ記憶手段に記憶するグラフィック制御手段を更に有することを特徴とする請求項１記載のプログラマブル表示器。
3. 前記色変換ユニットは、ＰＬＤ（プログラマブルロジックデバイス）で実現されるものであることを特徴とする請求項１または２記載のプログラマブル表示器。
4. 前記制御手段は、任意の設定時刻に対応付けて所定の復帰データが記憶された復帰データ記憶手段を有し、現在時刻が前記設定時刻になったら、該設定時刻に対応する前記復帰データに応じた前記制御信号を、前記色変換ユニットに対して出力することを特徴とする請求項１記載のプログラマブル表示器。
5. 前記色変換ユニットは、前記制御手段からの前記設定時刻に対応する前記復帰データに応じた前記制御信号に従って、前記表示色が現状より淡くなるように前記ビットシフトを行うことで、前記輝度が低下させられた表示画面の輝度を上げることを特徴とする請求項４記載のプログラマブル表示器。
6. 前記制御手段は、前記表示部のバックライトの光量を調整制御するバックライト制御手段を有し、
   該バックライト制御手段は、現在時刻が前記設定時刻になったら、該設定時刻に対応する前記復帰データに応じて前記バックライトの光量を増加することで、前記輝度が低下させられた表示画面の輝度を上げることを特徴とする請求項４記載のプログラマブル表示器。
7. 前記表示部上に表示される画面部品としての操作ボタンとは異なる、物質的な操作ボタンを更に有し、
   該物質的な操作ボタンには、前記表示画面の輝度を上げるためのコマンドが割り当てられていることを特徴とする請求項１記載のプログラマブル表示器。
8. 表示部と、該表示部に任意の表示画面を表示する表示制御装置を有するプログラマブル表示器における該表示制御装置であって、
   入力されるビデオデータ、または／及び、保持されている任意の画面データが、前記表示画面の描画データとして記憶される描画データ記憶手段と、
   前記描画データ記憶手段に記憶されている前記表示画面の描画データを、前記表示部に対して出力する描画データ出力手段と、
   前記描画データ出力手段と前記表示部との間に設けられる回路ユニットであって、前記描画データの各画素の表示色を決定する各ＲＧＢデータに対して、ビットシフトによる色変換を実行することで、該表示色の濃淡を変更する色変換ユニットとを有し、
   前記所定の指示操作を受け付けると共に、該所定の指示操作に応じた制御信号を前記色変換ユニットに対して出力する制御手段を更に有し、
   前記色変換ユニットは、該制御信号に応じたシフト量分の前記ビットシフトを実行するものであって、前記制御信号を記憶するレジスタ部と、該レジスタ部に記憶されている制御信号の値に応じた選択信号を出力するデコーダ部と、前記ＲＧＢデータと前記選択信号とを入力して、該ＲＧＢデータを該選択信号に応じたシフト量分ビットシフトするセレクタ部を有し、
   前記色変換ユニットは、所定の指示操作があった場合には前記表示色を濃くするように前記ビットシフトを行うことで前記表示部に表示される前記表示画面の輝度を低下させることを特徴とするプログラマブル表示器の表示制御装置。