JP6015231B2 - LED element mounting substrate, method for manufacturing the same, and semiconductor device using the LED element mounting substrate - Google Patents

LED element mounting substrate, method for manufacturing the same, and semiconductor device using the LED element mounting substrate Download PDF

Info

Publication number
JP6015231B2
JP6015231B2 JP2012182107A JP2012182107A JP6015231B2 JP 6015231 B2 JP6015231 B2 JP 6015231B2 JP 2012182107 A JP2012182107 A JP 2012182107A JP 2012182107 A JP2012182107 A JP 2012182107A JP 6015231 B2 JP6015231 B2 JP 6015231B2
Authority
JP
Japan
Prior art keywords
silver
reflective layer
substrate
mounting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012182107A
Other languages
Japanese (ja)
Other versions
JP2013145862A (en
Inventor
綱一 鈴木
綱一 鈴木
川合　研三郎
研三郎 川合
内田　泰弘
泰弘 内田
村田　佳則
佳則 村田
和範 小田
小田　　和範
恵 大石
恵 大石
くるみ 橋本
くるみ 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012182107A priority Critical patent/JP6015231B2/en
Publication of JP2013145862A publication Critical patent/JP2013145862A/en
Application granted granted Critical
Publication of JP6015231B2 publication Critical patent/JP6015231B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明は、ＬＥＤ（発光ダイオード）素子搭載用基板及びその製造方法、並びに当該ＬＥＤ素子搭載用基板を用いた半導体装置に関する。   The present invention relates to a substrate for mounting an LED (light emitting diode) element, a manufacturing method thereof, and a semiconductor device using the LED element mounting substrate.

近年、ＬＥＤ素子を基板上に実装した半導体装置が、表示装置のバックライト、各種電気機器や電子機器の表示灯、車載照明、一般照明等に用いられている。かかる半導体装置は、一般に、銅基板等の放熱性基板上に電気絶縁層を介して電極を形成し、この電極上にＬＥＤ素子を実装してボンディングした後、透光性樹脂で当該ＬＥＤ素子を埋設するようにして封止した構造を有する。   In recent years, a semiconductor device in which an LED element is mounted on a substrate is used for a backlight of a display device, a display lamp of various electric devices and electronic devices, an in-vehicle illumination, a general illumination, and the like. In general, such a semiconductor device has an electrode formed on a heat-dissipating substrate such as a copper substrate via an electrical insulating layer, an LED element is mounted on the electrode and bonded, and then the LED element is bonded with a translucent resin. It has a structure sealed so as to be buried.

このような構造を有する半導体装置として、例えば、Ｃｕ配線層が形成されたＣｕ基板にＣｕ配線層側からプレス加工を施すことで所定の凹部（リフレクタ部）を形成し、当該凹部内（素子搭載部）にＬＥＤ素子を実装した後にエポキシ樹脂、シリコーン樹脂等の透光性樹脂で封止してなるものが知られている（特許文献１参照）。かかる半導体装置は、ＬＥＤ素子から発せられた光を効率的に取り出すために、Ｃｕ配線層上に設けられた、反射層としての役割を果たす銀めっき層を備えている。   As a semiconductor device having such a structure, for example, a predetermined concave portion (reflector portion) is formed by pressing from a Cu wiring layer side on a Cu substrate on which a Cu wiring layer is formed, and the inside of the concave portion (element mounting) (Part 1) is known in which an LED element is mounted and then sealed with a translucent resin such as an epoxy resin or a silicone resin (see Patent Document 1). Such a semiconductor device includes a silver plating layer provided on the Cu wiring layer and serving as a reflective layer in order to efficiently extract light emitted from the LED element.

このような半導体装置の封止に用いられる透光性樹脂としては、樹脂の種類により程度の差はあるもののガスバリア性が低いため、経時的には反射層としての銀めっき層にまで空気中の酸素や硫化水素等の腐食性ガスが浸透するおそれがある。このような腐食性ガスが銀めっき層に接触すると、銀めっき層の変色が生じ、反射率が著しく低下してしまうという問題がある。   As a translucent resin used for sealing such a semiconductor device, the gas barrier property is low although there is a difference depending on the type of the resin. There is a risk that corrosive gases such as oxygen and hydrogen sulfide may permeate. When such a corrosive gas comes into contact with the silver plating layer, there is a problem that the silver plating layer is discolored and the reflectance is significantly reduced.

このような問題（腐食性ガスによる銀めっき層の変色の問題）を解決すべく、従来、基材上の銀又は銀合金からなる層の外層に銀又は銀合金以外の金属の金属酸化物層が設けられてなる半導体装置が提案されている（特許文献２参照）。   In order to solve such a problem (problem of discoloration of the silver plating layer due to corrosive gas), a metal oxide layer of metal other than silver or silver alloy is conventionally formed on the outer layer of the silver or silver alloy layer on the substrate. Has been proposed (see Patent Document 2).

また、上記半導体装置を長期的に使用していると、基板に含まれるＣｕが反射層の表面に向かって移動する、いわゆるパイルアップ現象が発生することがある。このパイルアップ現象によりＣｕが反射層の表面に向かって移動すると、当該Ｃｕと酸素との結合により酸化銅が生成され、半導体装置における反射率が著しく低下してしまうという問題がある。   In addition, when the semiconductor device is used for a long time, a so-called pile-up phenomenon may occur in which Cu contained in the substrate moves toward the surface of the reflective layer. When Cu moves toward the surface of the reflective layer due to this pile-up phenomenon, there is a problem that copper oxide is generated due to the bond between the Cu and oxygen, and the reflectance in the semiconductor device is significantly reduced.

このようなＣｕのパイルアップによる反射率の低下を防止することを目的として、従来、基材と銀めっき層との間にニッケルめっき層等の中間めっき層が設けられてなる半導体装置が提案されている（特許文献３参照）。   Conventionally, a semiconductor device in which an intermediate plating layer such as a nickel plating layer is provided between a base material and a silver plating layer has been proposed for the purpose of preventing a decrease in reflectance due to such a pile-up of Cu. (See Patent Document 3).

特開２００６−２４５０３２号公報JP 2006-245032 A 国際公開２０１１／００４７１１号パンフレットInternational Publication 2011/004711 Pamphlet 特開２０１１−２０４７９０号公報JP 2011-204790 A

上記特許文献２に開示された半導体装置においては、銀又は銀合金からなる層の全面を覆うようにして金属酸化物層が設けられているため、空気中の酸素や硫化水素等の腐食性ガスによる銀の変色等を抑制することができるものの、半導体装置における反射率が金属酸化物層の反射率に依存することになる。そのため、金属酸化物が銀又は銀合金よりも反射率の低いものであれば、半導体装置の製造初期における反射率、すなわち腐食性ガス等により銀又は銀合金からなる層が変色する前における反射率が低下し、ＬＥＤ素子から発せられた光を効率的に取り出すことが困難となり、半導体装置の輝度が低下してしまうという問題がある。   In the semiconductor device disclosed in Patent Document 2, since the metal oxide layer is provided so as to cover the entire surface of the layer made of silver or silver alloy, corrosive gas such as oxygen or hydrogen sulfide in the air. Although the discoloration or the like of silver due to the above can be suppressed, the reflectance in the semiconductor device depends on the reflectance of the metal oxide layer. Therefore, if the metal oxide has a lower reflectivity than silver or a silver alloy, the reflectivity at the initial stage of manufacture of the semiconductor device, that is, the reflectivity before the layer made of silver or the silver alloy is discolored by a corrosive gas or the like. Decreases, it becomes difficult to efficiently extract the light emitted from the LED element, and the luminance of the semiconductor device is lowered.

一方、製造初期における反射率を低下させないようにすべく、上記特許文献２に開示された半導体装置において銀又は銀合金からなる層の一部を露出させるように金属酸化物層を設けることが考えられる。このような態様であれば半導体装置の製造初期における反射率を向上させることができるものの、銀又は銀合金からなる層が一部であっても露出していると腐食性ガス等に対する耐性が低下し、露出する一部の銀又は銀合金からなる層が変色してしまうという問題がある。すなわち、製造初期における反射率の向上及び銀又は銀合金からなる層の腐食性ガス等に対する耐性の向上という要求を、いずれも満足し得るような半導体装置は、未だ提案されていないという現状がある。   On the other hand, in order not to reduce the reflectance in the initial stage of manufacture, it is considered to provide a metal oxide layer so that a part of the layer made of silver or a silver alloy is exposed in the semiconductor device disclosed in Patent Document 2 above. It is done. In such an embodiment, the reflectance in the initial stage of manufacturing a semiconductor device can be improved, but if a layer made of silver or a silver alloy is partially exposed, the resistance to corrosive gas or the like is reduced. However, there is a problem that a part of the exposed layer made of silver or silver alloy is discolored. That is, there is a current situation that a semiconductor device that can satisfy both the requirements for improving the reflectance in the initial stage of manufacturing and improving the resistance of the layer made of silver or silver alloy to corrosive gas has not yet been proposed. .

また、上記特許文献３に開示された半導体装置においては、中間めっき層としてニッケルめっき層を有することで、基材からの銅のパイルアップを抑制するものであるが、ニッケルめっき層によるパイルアップ抑制効果は十分ではなく、経時的にはニッケルめっき層を通って基材中の銅がパイルアップしてしまい、それにより反射率が低下してしまうという問題がある。   Moreover, in the semiconductor device disclosed in Patent Document 3, the nickel plating layer is used as the intermediate plating layer to suppress copper pile-up from the base material, but the pile-up suppression by the nickel plating layer is suppressed. The effect is not sufficient, and the copper in the base material piles up over time through the nickel plating layer, thereby causing a problem that the reflectance is lowered.

上記のような現状に鑑みて、本発明は、製造初期における反射率が高く、かつ腐食性ガス等に対する耐性も高く、さらには反射層の下方に銅が存在する場合に当該銅のパイルアップによる反射率の低下を効果的に抑制し得るＬＥＤ素子搭載用基板及びその製造方法、並びに当該ＬＥＤ素子搭載用基板を用いた半導体装置を提供することを目的とする。   In view of the current situation as described above, the present invention has high reflectivity at the initial stage of manufacture and high resistance to corrosive gases and the like. Further, when copper is present below the reflective layer, the present invention is based on the pile-up of the copper. An object of the present invention is to provide an LED element mounting substrate that can effectively suppress a decrease in reflectance, a method for manufacturing the same, and a semiconductor device using the LED element mounting substrate.

上記課題を解決するために、本発明は、ＬＥＤ素子を搭載するために用いられる基板であって、基材と、前記基材における前記ＬＥＤ素子を搭載するための搭載領域上に少なくとも設けられてなる、銀又は銀合金を含む反射層と、前記搭載領域上の反射層の一部が露出するように前記反射層に含まれる銀又は銀合金の結晶粒界の一部を選択的に被覆してなる、前記銀又は銀合金よりも耐食性の高い、銀又は銀合金以外の金属を含有する被覆層とを備え、前記反射層の厚さ方向所定の断面の全面積の７０％以上が、断面積１μｍ2以上の前記銀又は銀合金の結晶粒子で占められていることを特徴とするＬＥＤ素子搭載用基板を提供する（発明１）。 In order to solve the above-mentioned problems, the present invention is a substrate used for mounting an LED element, and is provided at least on a base material and a mounting region for mounting the LED element in the base material. And selectively covering a part of the grain boundary of silver or silver alloy contained in the reflective layer so that a part of the reflective layer containing silver or silver alloy and a part of the reflective layer on the mounting region are exposed. A coating layer containing a metal other than silver or a silver alloy having higher corrosion resistance than the silver or silver alloy, and 70% or more of the total area of a predetermined cross section in the thickness direction of the reflective layer is cut off. Provided is an LED element mounting substrate characterized by being occupied by crystal grains of the silver or silver alloy having an area of 1 μm 2 or more (Invention 1).

なお、本発明において「反射層の厚さ方向所定の断面」とは、基材の搭載領域上の反射層の厚さ方向における切断面のうち、ＳＥＭを用いて観察可能な領域であって、例えば、反射層の厚さ方向及び面方向における長さが１０μｍ×２０μｍの切断面である。また、本発明において「銀又は銀合金の結晶粒子の断面積」とは、反射層の厚さ方向における所定の断面に現れる銀又は銀合金の結晶粒子切断面の面積を意味し、当該断面積は、例えばＳＥＭを用いて当該切断面を観察し、ＥＢＳＰ検出器を用いて結晶方位を判別し、結晶粒像を撮影し、粒径分布を算出する方法により測定することができる。   In the present invention, the “predetermined cross section in the thickness direction of the reflective layer” is a region that can be observed using the SEM, among the cut surfaces in the thickness direction of the reflective layer on the mounting region of the base material, For example, it is a cut surface having a length of 10 μm × 20 μm in the thickness direction and the surface direction of the reflective layer. Further, in the present invention, the “cross-sectional area of crystal grains of silver or silver alloy” means the area of the crystal grain cut surface of silver or silver alloy that appears in a predetermined cross section in the thickness direction of the reflective layer, Can be measured by, for example, observing the cut surface using an SEM, discriminating crystal orientation using an EBSP detector, taking a crystal grain image, and calculating a particle size distribution.

上記発明（発明１）においては、前記反射層の厚さ方向所定の断面において、当該反射層の厚さの二乗以上の断面積を有する前記銀又は銀合金の結晶粒子が少なくとも１個存在するのが好ましく（発明２）、上記発明（発明１，２）においては、前記被覆層の厚さが、５〜５０ｎｍであるのが好ましい（発明３）。 In the above invention (Invention 1), there is at least one crystal particle of the silver or silver alloy having a cross-sectional area equal to or larger than the square of the thickness of the reflective layer in a predetermined cross section in the thickness direction of the reflective layer. preferably (invention 2), in the above invention (invention 1), the thickness of the pre-Symbol coating layer is preferably a 5 to 50 nm (invention 3).

上記発明（発明１〜３）においては、前記被覆層に含まれる前記金属が、インジウム、ロジウム、スズ、パラジウム及びニッケル、並びにそれらのうちの少なくとも１種を含む合金からなる群より選択される少なくとも１種を用いることができ（発明４）、上記発明（発明１〜４）においては、前記搭載領域を、前記基材上にマトリックス状に複数配列することができる（発明５）。 In the above inventions (Inventions 1 to 3 ), the metal contained in the coating layer is at least selected from the group consisting of indium, rhodium, tin, palladium and nickel, and an alloy containing at least one of them. One type can be used (Invention 4 ), and in the above inventions (Inventions 1 to 4 ), a plurality of the mounting regions can be arranged in a matrix on the substrate (Invention 5 ).

上記発明（発明１〜５）においては、前記搭載領域の周囲を取り囲むリフレクタ部をさらに備えるのが好ましい（発明６）。 In the said invention (invention 1-5 ), it is preferable to further provide the reflector part which surrounds the circumference | surroundings of the said mounting area | region (invention 6 ).

上記発明（発明１〜６）においては、前記基材は、銅を含む基材であるのが好ましく（発明７）、前記基材と前記反射層との間に、銅を含む下地層を備えるのが好ましい（発明８）。 In the said invention (invention 1-6 ), it is preferable that the said base material is a base material containing copper (invention 7 ), and is provided with the base layer containing copper between the said base material and the said reflection layer. (Invention 8 )

また、本発明は、上記発明（発明１〜８）に係るＬＥＤ素子搭載用基板と、前記搭載領域上に搭載されてなるＬＥＤ素子と、前記ＬＥＤ素子を封止する封止部とを備えることを特徴とする半導体装置を提供する（発明９）。 Moreover, this invention is equipped with the board | substrate for LED element mounting which concerns on the said invention (invention 1-8 ), the LED element mounted on the said mounting area | region, and the sealing part which seals the said LED element. A semiconductor device is provided (Invention 9 ).

上記発明（発明９）においては、波長４００〜７００ｎｍの光を発するのが好ましい（発明１０）。 In the above invention (invention 9), preferably it emits light having a wavelength of 400 to 700 nm (Invention 1 0).

さらに、本発明は、ＬＥＤ素子を搭載するための基板を製造する方法であって、銀又は銀合金を含有する反射層が前記ＬＥＤ素子を搭載するための搭載領域上に少なくとも設けられてなる基材を加熱する加熱工程と、加熱後の前記基材の反射層上に、前記反射層の一部が露出するように、かつ前記反射層に含まれる前記銀又は銀合金の結晶粒界の少なくとも一部が被覆されるように、前記銀又は銀合金よりも耐食性の高い金属を含有する被覆層を形成する被覆層形成工程とを有し、前記加熱工程において、加熱後の前記反射層の厚さ方向所定の断面の全面積の７０％以上が、断面積１μｍ 2 以上の前記銀又は銀合金の結晶粒子で占められるように前記基材を加熱することを特徴とするＬＥＤ素子搭載用基板の製造方法を提供する（発明１１）。 Furthermore, the present invention is a method for manufacturing a substrate for mounting an LED element, wherein a reflective layer containing silver or a silver alloy is provided at least on a mounting region for mounting the LED element. A heating step of heating the material , and at least a grain boundary of the silver or silver alloy contained in the reflective layer so that a part of the reflective layer is exposed on the reflective layer of the base material after the heating as part is coated, possess a covering layer forming step of forming a coating layer containing a metal having high corrosion resistance than the silver or silver alloy in the heating step, the thickness of the reflecting layer after heating A substrate for mounting an LED element , wherein the base material is heated so that 70% or more of the total area of a predetermined cross section in the vertical direction is occupied by crystal grains of the silver or silver alloy having a cross-sectional area of 1 μm 2 or more . to provide a manufacturing method (invention 1 1)

上記発明（発明１１）においては、前記加熱工程において、加熱後の前記反射層の厚さ方向所定の断面において、当該反射層の厚さの二乗以上の断面積を有する前記銀又は銀合金の結晶粒子が少なくとも１個存在するように前記基材を加熱するのが好ましく（発明１２）、前記加熱工程において、前記基材を２００〜５００℃で加熱するのが好ましく（発明１３）、前記加熱工程において、前記基材を１〜１０分間加熱するのが好ましく（発明１４）、前記被覆層形成工程において、膜厚５〜５０ｎｍの前記被覆層を前記反射層上に形成するのが好ましく（発明１５）、前記被覆層を形成した後に、前記搭載領域の周囲を取り囲むリフレクタ部を形成するリフレクタ部形成工程をさらに有するのが好ましく（発明１６）、前記基材は、銅を含む基材であるのが好ましく（発明１７）、前記基材上に、銅を含む下地層を形成する下地層形成工程をさらに有するのが好ましい（発明１８）。 In the said invention (invention 1 1 ), in the said heating process, in the thickness direction predetermined cross section of the said reflection layer after heating, the said silver or silver alloy which has a cross-sectional area more than the square of the thickness of the said reflection layer The substrate is preferably heated so that at least one crystal particle is present (Invention 1 2 ), and in the heating step, the substrate is preferably heated at 200 to 500 ° C. (Invention 1 3 ), in the heating step, it is preferred to heat the substrate 1 to 10 minutes (invention 1 4), in the covering layer forming step, the coating layer having a thickness of 5~50nm to form on the reflective layer preferably (invention 1 5), wherein the covering layer after forming, it is preferable further having a reflector portion forming step of forming a reflector portion which surrounds the periphery of the mounting region (invention 1 6), the substrate Is preferably a substrate comprising copper (Invention 1 7), on said substrate, preferably further comprises an underlayer forming step of forming an underlying layer containing copper (invention 18).

本発明によれば、製造初期における反射率が高く、かつ腐食性ガス等に対する耐性も高く、さらには反射層の下方に銅が存在する場合に当該銅のパイルアップによる反射率の低下を効果的に抑制し得るＬＥＤ素子搭載用基板及びその製造方法、並びに当該ＬＥＤ素子搭載用基板を用いた半導体装置を提供することができる。   According to the present invention, the reflectance at the initial stage of manufacture is high, and the resistance to corrosive gas is high. Further, when copper is present below the reflective layer, the reflectance is effectively reduced by pile-up of the copper. It is possible to provide a substrate for mounting an LED element, a method for manufacturing the same, and a semiconductor device using the substrate for mounting an LED element.

図１は、本発明の一実施形態に係るＬＥＤ用リードフレームを示す部分断面図である。FIG. 1 is a partial cross-sectional view showing an LED lead frame according to an embodiment of the present invention. 図２は、本発明の一実施形態における基材を示す部分平面図であり、図２（Ａ）は当該基材の表面（ＬＥＤ素子搭載面）側を示す部分平面図であり、図２（Ｂ）は当該基材の裏面側を示す部分平面図である。FIG. 2 is a partial plan view showing a base material in one embodiment of the present invention, and FIG. 2 (A) is a partial plan view showing the surface (LED element mounting surface) side of the base material. B) is a partial plan view showing the back side of the substrate. 図３は、本発明の一実施形態に係るＬＥＤ用リードフレームの製造工程を示す工程フロー図である。FIG. 3 is a process flow diagram illustrating a manufacturing process of an LED lead frame according to an embodiment of the present invention. 図４は、本発明の一実施形態における半導体装置を示す断面図である。FIG. 4 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention. 図５は、本発明の一実施形態における半導体装置の製造工程を示す工程フロー図である。FIG. 5 is a process flow diagram illustrating a manufacturing process of a semiconductor device according to an embodiment of the present invention. 図６は、本発明の他の実施形態（その１）における半導体装置を示す断面図である。FIG. 6 is a cross-sectional view showing a semiconductor device according to another embodiment (part 1) of the present invention. 図７は、本発明の他の実施形態（その２）における半導体装置を示す断面図である。FIG. 7 is a cross-sectional view showing a semiconductor device according to another embodiment (part 2) of the present invention. 図８は、本発明の他の実施形態（その３）における半導体装置を示す断面図である。FIG. 8 is a cross-sectional view showing a semiconductor device according to another embodiment (part 3) of the present invention.

本発明の実施の形態について、図面を参照しながら説明する。
［ＬＥＤ用リードフレーム］
図１は、本発明の一実施形態に係るＬＥＤ用リードフレームを示す部分断面図であり、図２は、本発明の一実施形態における基材を示す部分平面図であり、図２（Ａ）は当該基材の表面（ＬＥＤ素子搭載面）側を示す部分平面図であり、図２（Ｂ）は当該基材の裏面側を示す部分平面図である。 Embodiments of the present invention will be described with reference to the drawings.
[LED lead frame]
FIG. 1 is a partial cross-sectional view showing an LED lead frame according to an embodiment of the present invention, and FIG. 2 is a partial plan view showing a base material according to an embodiment of the present invention. FIG. 2 is a partial plan view showing the surface (LED element mounting surface) side of the base material, and FIG. 2B is a partial plan view showing the back side of the base material.

図１及び図２に示すように、本実施形態に係るＬＥＤ用リードフレーム１は、ＬＥＤ素子を搭載するための搭載領域ＭＡ（図２（Ａ）において、一点鎖線にて囲まれる各領域）を有する平板状の基材２と、当該基材２の少なくとも搭載領域ＭＡ上に設けられてなる反射層３と、当該反射層３の一部が露出するようにして反射層３上に設けられてなる被覆層４とを備える。   As shown in FIGS. 1 and 2, the LED lead frame 1 according to the present embodiment has a mounting area MA (each area surrounded by a one-dot chain line in FIG. 2A) for mounting the LED element. A flat plate-like base material 2, a reflective layer 3 provided on at least the mounting area MA of the base material 2, and a part of the reflective layer 3 being exposed on the reflective layer 3. And a coating layer 4.

基材２としては、従来公知のリードフレーム用基材を用いることができ、例えば、銅、銅合金、４２合金（ニッケル４１％の鉄合金）等の金属基材（導電性基材）；セラミックス、ガラス等の電気絶縁性基材表面に導電性材料層を設けてなる複合基材等を用いることができる。これらのうち、基材２の放熱性の観点から、金属基材（導電性基材）を用いるのが好ましい。   As the base material 2, a conventionally known lead frame base material can be used, for example, a metal base material (conductive base material) such as copper, copper alloy, 42 alloy (nickel 41% iron alloy); ceramics A composite substrate or the like obtained by providing a conductive material layer on the surface of an electrically insulating substrate such as glass can be used. Among these, it is preferable to use a metal substrate (conductive substrate) from the viewpoint of heat dissipation of the substrate 2.

ＬＥＤ素子を搭載するための搭載領域ＭＡは、基材２上に少なくとも１つ設けられていればよいが、複数の搭載領域ＭＡがマトリックス状（複数行×複数列）に所定のピッチで設けられていてもよい。なお、本実施形態においては、複数の搭載領域ＭＡを有する基材２を例に挙げて説明する。   At least one mounting area MA for mounting the LED elements may be provided on the substrate 2, but a plurality of mounting areas MA are provided in a matrix (a plurality of rows × a plurality of columns) at a predetermined pitch. It may be. In the present embodiment, the substrate 2 having a plurality of mounting areas MA will be described as an example.

搭載領域ＭＡは、基材２上のリフレクタ形成用領域ＲＡ（図２（Ａ）において二点鎖線にて囲まれる領域であって搭載領域ＭＡを除く領域）にリフレクタを設けた際に基材２の表面（反射層３及び被覆層４）が露出する略長円形状又は略方形状の領域であり、基材２上に所定のピッチでマトリックス状（複数行×複数列）に配列されている。基材２上における搭載領域ＭＡの数は、特に限定されるものではなく、基材２の大きさ、ＬＥＤ素子の大きさ、各搭載領域ＭＡのピッチ等に応じて適宜設定することができる。各搭載領域ＭＡのピッチは、ＬＥＤ素子の大きさ等に応じて適宜設定することができるが、例えば、２〜１０ｍｍ程度である。ここで、搭載領域ＭＡのピッチとは、縦方向又は横方向に隣接する２つの搭載領域ＭＡの各中心点間の距離を意味する。   The mounting area MA is the base material 2 when the reflector is provided in the reflector forming area RA (the area surrounded by the two-dot chain line in FIG. 2A and excluding the mounting area MA) on the base material 2. The surface (the reflective layer 3 and the covering layer 4) is exposed in a substantially oval or substantially rectangular region, and is arranged in a matrix (a plurality of rows and a plurality of columns) at a predetermined pitch on the substrate 2. . The number of mounting areas MA on the base material 2 is not particularly limited, and can be appropriately set according to the size of the base material 2, the size of the LED elements, the pitch of each mounting area MA, and the like. The pitch of each mounting area MA can be set as appropriate according to the size of the LED elements, and is, for example, about 2 to 10 mm. Here, the pitch of the mounting area MA means a distance between the center points of two mounting areas MA adjacent in the vertical direction or the horizontal direction.

基材２の大きさは、搭載領域ＭＡに実装されるＬＥＤ素子の大きさや、搭載領域ＭＡのピッチ等に応じて適宜設計され得る。また、基材２の厚みは、例えば、０．０５〜０．５ｍｍ程度に設定され得る。   The size of the base material 2 can be appropriately designed according to the size of the LED elements mounted in the mounting area MA, the pitch of the mounting area MA, and the like. Moreover, the thickness of the base material 2 can be set to about 0.05-0.5 mm, for example.

基材２上には、各搭載領域ＭＡを囲むようにしてリフレクタ形成用領域ＲＡが設けられており、当該リフレクタ形成用領域ＲＡには、一の搭載領域ＭＡの外側を囲む、所定の深さを有する第１の溝部５が形成されている。基材２のリフレクタ形成用領域ＲＡに第１の溝部５が形成されていることで、例えば基材２が金属基材であって、その金属基材のリフレクタ形成用領域に樹脂製リフレクタを形成したときに、金属基材と樹脂製リフレクタとの密着性を向上させることができる。なお、第１の溝部５の深さ、形状等は、樹脂製リフレクタとの密着性等を考慮して、適宜設定され得る。   On the base material 2, a reflector forming area RA is provided so as to surround each mounting area MA, and the reflector forming area RA has a predetermined depth surrounding the outside of one mounting area MA. A first groove 5 is formed. By forming the first groove portion 5 in the reflector formation region RA of the base material 2, for example, the base material 2 is a metal base material, and a resin reflector is formed in the reflector formation region of the metal base material. When this is done, the adhesion between the metal substrate and the resin reflector can be improved. Note that the depth, shape, and the like of the first groove portion 5 can be appropriately set in consideration of the adhesiveness with the resin reflector and the like.

本実施形態における基材２には、当該基材２における第１の溝部５が形成されている面（表面，ＬＥＤ素子搭載面）の対向面（裏面）側であって、隣接する２つの搭載領域ＭＡ，ＭＡのそれぞれの外側を囲む２つの第１の溝部５，５の間に位置するようにして、基材２の縦方向及び横方向に延在する第２の溝部６が形成されている。当該第２の溝部６は、本実施形態に係るＬＥＤ用リードフレーム１を用いて半導体装置を製造する過程における、個々の半導体装置に個片化する際のダイシングライン上に位置するように形成されているため、ダイシングされるべき金属量を低減することができ、ダイシングブレードにかかる負荷を低減することができる。   In the base material 2 in the present embodiment, two adjacent mountings on the opposite surface (back surface) side of the surface (front surface, LED element mounting surface) on which the first groove 5 in the base material 2 is formed. A second groove portion 6 extending in the vertical direction and the horizontal direction of the base material 2 is formed so as to be positioned between the two first groove portions 5 and 5 surrounding the outer sides of the areas MA and MA. Yes. The second groove 6 is formed so as to be located on a dicing line when individual semiconductor devices are separated in the process of manufacturing a semiconductor device using the LED lead frame 1 according to the present embodiment. Therefore, the amount of metal to be diced can be reduced, and the load on the dicing blade can be reduced.

基材２には、縦方向（又は横方向）に並列する複数の搭載領域ＭＡを縦断（又は横断）するようにして貫通スリット７が形成されている。搭載領域ＭＡを縦断（又は横断）する貫通スリット７が形成されていることで、ＬＥＤ用リードフレーム１がダイシングされて個片化されて得られる半導体装置において、搭載領域ＭＡが大面積の第１リード部２１及び小面積の第２リード部２２に分割され、第１リード部２１及び第２リード部２２を電気的に独立したものとすることができる（図４参照）。なお、貫通スリット７の短手方向の幅Ｗは、特に限定されるものではないが、例えば、２００〜６００μｍの範囲で適宜設定することができる。   A through slit 7 is formed in the base material 2 so as to vertically cut (or cross) a plurality of mounting areas MA arranged in parallel in the vertical direction (or horizontal direction). In the semiconductor device obtained by dicing and dicing the LED lead frame 1 by forming the through slit 7 that vertically cuts (or crosses) the mounting area MA, the mounting area MA has a first area with a large area. The lead part 21 and the second lead part 22 having a small area are divided, and the first lead part 21 and the second lead part 22 can be electrically independent (see FIG. 4). The width W in the short direction of the through slit 7 is not particularly limited, but can be set as appropriate within a range of 200 to 600 μm, for example.

反射層３は、基材２の搭載領域ＭＡに実装されたＬＥＤ素子からの発光を反射する役割を果たす層であり、銀、又は銀合金（銀と、スズ、パラジウム、銅、金、インジウム、ロジウム、亜鉛等の他の金属とを含有する合金）が基材２の少なくとも搭載領域ＭＡ上に電気めっき等によりめっきされた後、所定の温度で加熱されてなるものである。なお、銀合金中の他の金属の含有量は、銀合金の溶融温度、反射率等を考慮して設定することができ、例えば、５０質量％以下に設定することができる。   The reflective layer 3 is a layer that plays a role of reflecting light emitted from the LED elements mounted on the mounting region MA of the base material 2, and is silver or a silver alloy (silver, tin, palladium, copper, gold, indium, An alloy containing other metal such as rhodium and zinc) is plated on at least the mounting region MA of the substrate 2 by electroplating or the like, and then heated at a predetermined temperature. In addition, content of the other metal in a silver alloy can be set in consideration of the melting temperature of a silver alloy, a reflectance, etc., for example, can be set to 50 mass% or less.

このようにして基材２上に形成されてなる反射層３は、その厚さ方向における所定の断面の全面積のうちの７０％以上、好ましくは８５％以上１００％未満が、断面積１μｍ2以上の銀又は銀合金の結晶粒子で占められる。反射層３の厚さ方向における所定の断面の全面積における、断面積１μｍ2以上の銀又は銀合金の結晶粒子の占める割合が上記範囲であれば、反射層３における銀又は銀合金の結晶粒界が効果的に低減されていることになり、結果として、被覆層４により当該結晶粒界が十分に被覆されるため、半導体装置の製造初期における反射率をより向上させることができるとともに、反射層３を構成する銀又は銀合金の腐食性ガス等による腐食をより抑制することができる。 The reflective layer 3 formed on the substrate 2 in this way has a cross-sectional area of 1 μm 2 of 70% or more, preferably 85% or more and less than 100% of the total area of the predetermined cross section in the thickness direction. It is occupied by the crystal grains of silver or silver alloy. If the proportion of crystal grains of silver or silver alloy having a cross-sectional area of 1 μm 2 or more in the total area of a predetermined cross section in the thickness direction of the reflective layer 3 is within the above range, the silver or silver alloy crystal grains in the reflective layer 3 The field is effectively reduced, and as a result, the crystal grain boundary is sufficiently covered by the coating layer 4, so that the reflectance in the initial manufacturing stage of the semiconductor device can be further improved, and the reflection Corrosion due to corrosive gas or the like of silver or silver alloy constituting the layer 3 can be further suppressed.

反射層３の全部を被覆するようにして被覆層４が設けられていれば、腐食性ガス（例えば、酸素、硫化水素など）により反射層３を構成する銀又は銀合金が腐食されるのを抑制することができる。しかし、そのようなＬＥＤ用リードフレーム１から得られる半導体装置の製造初期における反射率が被覆層４の反射率に依存することになるため、被覆層４が反射層３よりも小さい反射率を有するものであれば、半導体装置の製造初期における反射率が低下してしまうことになる。一方、反射層３の一部が露出するようにして被覆層４を設ければ、半導体装置の製造初期における反射率を向上させることができるものの、露出する一部の反射層３が腐食性ガスにより腐食されるおそれがある。   If the coating layer 4 is provided so as to cover the entire reflective layer 3, the corrosive gas (for example, oxygen, hydrogen sulfide, etc.) can corrode the silver or silver alloy constituting the reflective layer 3. Can be suppressed. However, since the reflectance at the initial stage of manufacture of the semiconductor device obtained from such an LED lead frame 1 depends on the reflectance of the coating layer 4, the coating layer 4 has a smaller reflectance than the reflective layer 3. If it is a thing, the reflectance in the manufacture initial stage of a semiconductor device will fall. On the other hand, if the coating layer 4 is provided so that a part of the reflective layer 3 is exposed, the reflectance in the initial stage of manufacturing the semiconductor device can be improved, but the exposed part of the reflective layer 3 is corrosive gas. There is a risk of corrosion.

ここで、腐食性ガスによる銀又は銀合金の腐食は、主に、銀又は銀合金の結晶粒界において生じると考えられる。そのため、当該結晶粒界を選択的に被覆するようにして被覆層４を設けることにより、腐食性ガスによる銀又は銀合金の腐食を効果的に抑制することができるものと考えられる。しかしながら、断面積１μｍ2未満の銀又は銀合金の結晶粒子が、反射層３の所定の断面の全面積のうちの３０％を超えて占めている場合、所望とする反射率を得るために反射層３の一部を露出させるようにして被覆層４を形成しても、当該結晶粒界を被覆層４により十分に被覆することができず、腐食性ガスによる腐食の抑制が困難となってしまうし、腐食性ガスによる腐食を抑制し得る程度に当該結晶粒界を被覆層４により十分に被覆すると、所望とする反射率を得ることが困難となってしまう。一方、断面積１μｍ2未満の銀又は銀合金の結晶粒子が、反射層３の所定の断面の全面積のうちの３０％以下であることで、反射層３上に所望とする反射率が得られる程度の被覆層４が設けられているだけであっても、反射層３を構成する銀又は銀合金の腐食性ガス（例えば、硫化水素など）による腐食を抑制することができ、結果として所望とする反射率をも得ることができる。 Here, it is considered that corrosion of silver or a silver alloy by a corrosive gas mainly occurs at a crystal grain boundary of silver or a silver alloy. Therefore, it is considered that the corrosion of silver or the silver alloy by the corrosive gas can be effectively suppressed by providing the coating layer 4 so as to selectively cover the crystal grain boundaries. However, when silver or silver alloy crystal particles having a cross-sectional area of less than 1 μm 2 occupy more than 30% of the total area of the predetermined cross-section of the reflective layer 3, it is reflected to obtain a desired reflectivity. Even if the coating layer 4 is formed so that a part of the layer 3 is exposed, the crystal grain boundary cannot be sufficiently covered with the coating layer 4, and it becomes difficult to suppress corrosion due to corrosive gas. In addition, if the crystal grain boundary is sufficiently covered with the coating layer 4 to such an extent that corrosion due to corrosive gas can be suppressed, it becomes difficult to obtain a desired reflectance. On the other hand, the desired reflectance is obtained on the reflective layer 3 because the crystal particles of silver or silver alloy having a cross-sectional area of less than 1 μm 2 are 30% or less of the total area of the predetermined cross section of the reflective layer 3. Even if only a certain amount of the coating layer 4 is provided, corrosion due to corrosive gas (for example, hydrogen sulfide) of silver or a silver alloy constituting the reflective layer 3 can be suppressed. It is also possible to obtain a reflectance of

さらには、反射層３の厚さ方向における所定の断面において、反射層３の厚さの二乗以上の断面積を有する銀又は銀合金の結晶粒子が少なくとも１個存在するのが好ましい。反射層３の厚さ方向における所定の断面において、そのような断面積を有する銀又は銀合金の結晶粒子が少なくとも１個存在していれば、反射層３の結晶粒界が効果的に低減され、結晶粒界が被覆層４により十分に被覆されているため、腐食性ガスによる銀又は銀合金の腐食を効果的に抑制することができる。   Furthermore, it is preferable that at least one silver or silver alloy crystal particle having a cross-sectional area equal to or larger than the square of the thickness of the reflective layer 3 exists in a predetermined cross section in the thickness direction of the reflective layer 3. If at least one crystal grain of silver or a silver alloy having such a cross-sectional area exists in a predetermined cross section in the thickness direction of the reflective layer 3, the crystal grain boundary of the reflective layer 3 is effectively reduced. Since the crystal grain boundary is sufficiently covered with the coating layer 4, the corrosion of silver or the silver alloy by the corrosive gas can be effectively suppressed.

なお、反射層３の厚さ方向における所定の断面とは、基材２の搭載領域ＭＡ中から任意に選択された一の搭載領域ＭＡ上の反射層３の厚さ方向における切断面のうち、ＳＥＭを用いて観察可能な領域であって、例えば、反射層３の厚さ方向及び面方向における長さが１０μｍ×２０μｍの断面である。   In addition, the predetermined cross section in the thickness direction of the reflective layer 3 is a cut surface in the thickness direction of the reflective layer 3 on one mounting area MA arbitrarily selected from the mounting area MA of the base material 2. An area that can be observed using the SEM, for example, a cross section having a length of 10 μm × 20 μm in the thickness direction and the surface direction of the reflective layer 3.

また、反射層３の所定の断面の全面積における断面積１μｍ2以上の銀又は銀合金の結晶粒子の占める面積割合は、一の搭載領域ＭＡ上の反射層３の任意の複数箇所（例えば３箇所）を切断し、当該切断面における当該面積割合の算術平均値として算出され得る。 In addition, the area ratio of silver or silver alloy crystal particles having a cross-sectional area of 1 μm 2 or more in the total area of the predetermined cross section of the reflective layer 3 is an arbitrary plurality of locations (for example, 3) on the reflective layer 3 on one mounting region MA. And the area average value of the area ratio in the cut surface can be calculated.

さらに、銀又は銀合金の結晶粒子の断面積とは、反射層３の厚さ方向における所定の断面（ＳＥＭにより観察可能な領域）に現れる銀又は銀合金の結晶粒子切断面の面積を意味し、当該断面積は、例えばＳＥＭを用いて当該切断面を観察し、ＥＢＳＰ検出器を用いて結晶方位を判別し、結晶粒像を撮影し、粒径分布を算出する方法により測定することができる。   Furthermore, the cross-sectional area of crystal grains of silver or silver alloy means the area of the crystal grain cut surface of silver or silver alloy that appears in a predetermined cross section (area observable by SEM) in the thickness direction of the reflective layer 3. The cross-sectional area can be measured by, for example, observing the cut surface using an SEM, determining the crystal orientation using an EBSP detector, taking a crystal grain image, and calculating the particle size distribution. .

このような構成を有する反射層３の厚さは、特に限定されるものではないが、好ましくは１〜１０μｍ、より好ましくは１〜５μｍ、特に好ましくは２〜４μｍに設定され得る。   The thickness of the reflective layer 3 having such a configuration is not particularly limited, but is preferably set to 1 to 10 μm, more preferably 1 to 5 μm, and particularly preferably 2 to 4 μm.

反射層３は、貫通スリット７により二分される各搭載領域ＭＡの一の搭載領域上に設けられてなる第１の反射層３１と、他の搭載領域上に設けられてなる第２の反射層とから構成される。そして、第１の反射層３１と第２の反射層３２との各縁部３１ｅ，３２ｅが、貫通スリット７を介して対向している。   The reflective layer 3 includes a first reflective layer 31 provided on one mounting area of each mounting area MA divided by the through slit 7 and a second reflective layer provided on another mounting area. It consists of. The respective edge portions 31 e and 32 e of the first reflective layer 31 and the second reflective layer 32 face each other through the through slit 7.

被覆層４は、反射層３の一部が露出するようにして反射層３上に設けられてなり、銀又は銀合金とは異なる金属材料を含む層である。当該金属材料は、銀又は銀合金よりも腐食性ガス（硫化水素等）に対する耐性の高いものであり、例えば、インジウム、ロジウム、スズ、パラジウム及びニッケル、並びにそれらのうちの少なくとも１種を含む合金からなる群より選択される少なくとも１種であればよい。なお、本実施形態における被覆層４は、微細な隙間から反射層３を露出させるように反射層３上に設けられてなるが、図１の断面図上において当該微細な隙間を表すことが極めて困難であるため、反射層３の全面が被覆層４で被覆されているかのように表している（図３〜８においても同様である）。   The coating layer 4 is provided on the reflective layer 3 so that a part of the reflective layer 3 is exposed, and is a layer containing a metal material different from silver or a silver alloy. The metal material is more resistant to corrosive gases (such as hydrogen sulfide) than silver or a silver alloy, such as indium, rhodium, tin, palladium and nickel, and an alloy containing at least one of them. It may be at least one selected from the group consisting of: In addition, although the coating layer 4 in this embodiment is provided on the reflective layer 3 so that the reflective layer 3 may be exposed from a fine gap, the fine gap is extremely represented on the cross-sectional view of FIG. Since it is difficult, it is represented as if the entire surface of the reflective layer 3 is covered with the coating layer 4 (the same applies to FIGS. 3 to 8).

なお、反射層３を構成する金属材料が銀合金である場合、上述した被覆層４を構成する金属材料は、反射層３を構成する銀合金よりも腐食性ガスに対する耐性の高いものである限り、当該反射層３を構成する銀合金と同一金属種を含む合金であってもよい。例えば、反射層３を構成する金属材料が銀インジウム合金である場合に、当該合金よりもインジウムの組成比が大きく、腐食性ガスに対する耐性の高い銀インジウム合金を、被覆層４を構成する金属材料として用いてもよい。   In addition, when the metal material which comprises the reflective layer 3 is a silver alloy, as long as the metal material which comprises the coating layer 4 mentioned above has a higher tolerance with respect to corrosive gas than the silver alloy which comprises the reflective layer 3. An alloy containing the same metal species as the silver alloy constituting the reflective layer 3 may be used. For example, when the metallic material constituting the reflective layer 3 is a silver indium alloy, the metallic material constituting the coating layer 4 is made of a silver indium alloy having a higher indium composition ratio and higher resistance to corrosive gas than the alloy. It may be used as

被覆層４は、反射層３を構成する銀又は銀合金の結晶粒界の少なくとも一部を被覆するようにして設けられているのが好ましい。腐食性ガス（例えば、酸素、硫化水素など）による腐食は、主に結晶粒界部分において起こると考えられるため、結晶粒界の少なくとも一部を被覆するようにして被覆層４が設けられていることで、反射層３の腐食をより抑制することができるとともに、結晶粒界以外の部分の銀又は銀合金からなる反射層３が露出することになり、半導体製造装置の製造初期における反射率を向上させることができる。   The coating layer 4 is preferably provided so as to cover at least part of the crystal grain boundaries of silver or silver alloy constituting the reflective layer 3. Since corrosion due to corrosive gas (for example, oxygen, hydrogen sulfide, etc.) is considered to occur mainly at the crystal grain boundary portion, the coating layer 4 is provided so as to cover at least a part of the crystal grain boundary. Thus, the corrosion of the reflective layer 3 can be further suppressed, and the reflective layer 3 made of silver or a silver alloy other than the crystal grain boundary is exposed, and the reflectance at the initial stage of manufacture of the semiconductor manufacturing apparatus is increased. Can be improved.

また、本実施形態における基材２として銅を含む基材（銅基板、銅合金基板等）を用いた場合、本実施形態に係るＬＥＤ用リードフレーム１を用いて製造される半導体装置において、経時的に基材２に含まれる銅が反射層３上面に向かって移動する、いわゆるパイルアップ現象が生じることがある。このときに、基材２に含まれる銅が反射層３における銀又は銀合金の結晶粒界を通じて移動し、酸素と結合して生成された酸化銅が反射層３の表面に露出すると、半導体装置における反射率が低下してしまう。しかしながら、本実施形態に係るＬＥＤ用リードフレーム１によれば、被覆層４が銀又は銀合金の結晶粒界の少なくとも一部を被覆するようにして設けられていることで、基材２側から移動する銅が反射層３の表面まで到達するのを抑制することができ、また、反射層３の表面側から銀又は銀合金の結晶粒界に沿って酸素が入り込み難いため、銅と酸素との結合により酸化銅が生成されるのを抑制することができ、結果として半導体装置における反射率の低下を抑制することができる。   Further, when a base material containing copper (a copper substrate, a copper alloy substrate, or the like) is used as the base material 2 in the present embodiment, in a semiconductor device manufactured using the LED lead frame 1 according to the present embodiment, In particular, there may be a so-called pile-up phenomenon in which the copper contained in the substrate 2 moves toward the upper surface of the reflective layer 3. At this time, when the copper contained in the substrate 2 moves through the crystal grain boundaries of silver or silver alloy in the reflective layer 3 and the copper oxide generated by combining with oxygen is exposed on the surface of the reflective layer 3, the semiconductor device The reflectivity at will decrease. However, according to the LED lead frame 1 according to the present embodiment, the coating layer 4 is provided so as to cover at least a part of the crystal grain boundary of silver or silver alloy. It is possible to suppress the moving copper from reaching the surface of the reflective layer 3, and it is difficult for oxygen to enter along the crystal grain boundaries of silver or a silver alloy from the surface side of the reflective layer 3. As a result, it is possible to suppress the generation of copper oxide due to bonding, and as a result, it is possible to suppress a decrease in reflectance in the semiconductor device.

被覆層４の厚さは、５〜５０ｎｍであるのが好ましく、１０〜３０ｎｍであるのがより好ましい。被覆層４の厚さが上記範囲内であれば、腐食性ガス（硫化水素など）による反射層３の腐食を抑制することができる。なお、本実施形態において被覆層４の厚さとは、本実施形態に係るＬＥＤ用リードフレーム１の反射層３の露出面を含む平面と被覆層４の最上面を含む平面との基材２に対する垂直方向における間隔を意味するものとする。また、かかる被覆層４の厚さは、集束イオンビーム（ＦＩＢ）装置や蛍光Ｘ線測定装置等を用いて測定することができる。   The thickness of the coating layer 4 is preferably 5 to 50 nm, and more preferably 10 to 30 nm. If the thickness of the coating layer 4 is within the above range, corrosion of the reflective layer 3 due to corrosive gas (such as hydrogen sulfide) can be suppressed. In the present embodiment, the thickness of the coating layer 4 refers to the substrate 2 having a plane including the exposed surface of the reflective layer 3 and a plane including the uppermost surface of the coating layer 4 of the LED lead frame 1 according to the present embodiment. It means the interval in the vertical direction. Further, the thickness of the coating layer 4 can be measured using a focused ion beam (FIB) apparatus, a fluorescent X-ray measurement apparatus, or the like.

本実施形態に係るＬＥＤ用リードフレーム１は、基材２と反射層３との間に、基材２と反射層３との密着性を向上させる下地めっき層（図示せず）を備えていてもよい。このような下地めっき層としては、例えば、無電解めっき、電気めっきにより形成した銅めっき層、ニッケルめっき層等が挙げられる。かかる下地めっき層の厚さは、例えば、１０〜１０００ｎｍに適宜設定され得る。   The LED lead frame 1 according to this embodiment includes a base plating layer (not shown) that improves the adhesion between the base material 2 and the reflective layer 3 between the base material 2 and the reflective layer 3. Also good. Examples of such a base plating layer include a copper plating layer and a nickel plating layer formed by electroless plating and electroplating. The thickness of the base plating layer can be appropriately set to 10 to 1000 nm, for example.

下地めっき層としてのニッケルめっき層の直上に反射層３を形成しようとすると、当該反射層３が剥離しやすくなるおそれがある。その一方で、反射層３との密着性を考慮して、ニッケルめっき層上に銅ストライクめっき層を形成したり、さらに銅ストライクめっき層上に銀ストライクめっき層を形成したりすると、かかるＬＥＤ用リードフレームから得られる半導体装置において、経時的に当該銅ストライクめっき層から反射層３の表面に向かっての銅のパイルアップ現象が生じてしまい、反射率が低下してしまうおそれがある。また、ニッケルめっき層は、基材２からの銅のパイルアップを抑止する効果があるものの、当該ニッケルめっき層の厚さが薄い（１０〜２００ｎｍ程度）と、パイルアップの抑止効果が不十分であり、基材２から銅が反射層３表面に向かって移動してしまう。しかしながら、本実施形態に係るＬＥＤ用リードフレーム１によれば、被覆層４が反射層３における銀又は銀合金の結晶粒界を被覆するようにして設けられていることで、当該ＬＥＤ用リードフレーム１から得られた半導体装置において、ニッケルめっき層上に銅ストライクめっき層が形成されている場合や、ニッケルめっき層の厚さが薄い場合であっても、反射層３の下方（基材２、銅ストライクめっき層）から移動してきた銅が反射層３の表面にまで移動するのを防止することができるとともに、反射層３上の酸素が反射層３内に入り込むのを防止することができる。その結果として銅と酸素とが結合するのを抑制することができ、半導体装置における反射率の低下を抑制することができる。   If the reflective layer 3 is to be formed directly on the nickel plating layer as the base plating layer, the reflective layer 3 may be easily peeled off. On the other hand, when the copper strike plating layer is formed on the nickel plating layer or the silver strike plating layer is further formed on the copper strike plating layer in consideration of the adhesion with the reflective layer 3, the LED In a semiconductor device obtained from a lead frame, a copper pile-up phenomenon from the copper strike plating layer toward the surface of the reflective layer 3 may occur over time, and the reflectivity may decrease. Moreover, although the nickel plating layer has an effect of suppressing copper pile-up from the base material 2, when the thickness of the nickel plating layer is thin (about 10 to 200 nm), the effect of suppressing pile-up is insufficient. Yes, copper moves from the base material 2 toward the surface of the reflective layer 3. However, according to the LED lead frame 1 according to the present embodiment, the coating layer 4 is provided so as to cover the crystal grain boundaries of silver or silver alloy in the reflective layer 3, thereby the LED lead frame. In the semiconductor device obtained from 1, even when the copper strike plating layer is formed on the nickel plating layer or when the nickel plating layer is thin, the lower part of the reflective layer 3 (base material 2, The copper that has moved from the copper strike plating layer) can be prevented from moving to the surface of the reflective layer 3, and oxygen on the reflective layer 3 can be prevented from entering the reflective layer 3. As a result, binding of copper and oxygen can be suppressed, and a decrease in reflectance in the semiconductor device can be suppressed.

なお、本実施形態に係るＬＥＤ用リードフレーム１においては、各搭載領域ＭＡを囲むリフレクタ形成用領域ＲＡに樹脂製リフレクタ１１が形成されていてもよいし（図４、図５（Ａ）等参照）、当該樹脂製リフレクタ１１が形成されていなくてもよい（図８参照）。   In the LED lead frame 1 according to the present embodiment, a resin reflector 11 may be formed in the reflector forming area RA surrounding each mounting area MA (see FIGS. 4 and 5A). ), The resin reflector 11 may not be formed (see FIG. 8).

［ＬＥＤ用リードフレームの製造方法］
上述したような構成を有するＬＥＤ用リードフレーム１は、以下のようにして製造することができる。図３は、本実施形態に係るＬＥＤ用リードフレーム１の製造工程を示す工程フロー図である。 [LED lead frame manufacturing method]
The LED lead frame 1 having the above-described configuration can be manufactured as follows. FIG. 3 is a process flow diagram showing the manufacturing process of the LED lead frame 1 according to the present embodiment.

（銀めっき工程）
まず、第１の溝部５、第２の溝部６及び貫通スリット７が形成されてなる基材２を用意し、当該基材２の表面に、各搭載領域ＭＡに相当する所定形状の開口部を有する絶縁性レジスト層８を設けるとともに、貫通スリット７内部と基材２の裏面に絶縁性レジスト層８を設ける（図３（Ａ））。なお、絶縁性レジスト層８が有する開口部の大きさ、形状等は、形成される反射層３の部位、形状等に応じて適宜設定され得る。 (Silver plating process)
First, the base material 2 in which the first groove portion 5, the second groove portion 6, and the through slit 7 are formed is prepared, and openings having predetermined shapes corresponding to the mounting areas MA are formed on the surface of the base material 2. The insulating resist layer 8 is provided, and the insulating resist layer 8 is provided inside the through slit 7 and on the back surface of the substrate 2 (FIG. 3A). Note that the size, shape, and the like of the opening of the insulating resist layer 8 can be appropriately set according to the portion, shape, and the like of the reflective layer 3 to be formed.

次に、基材２を給電層として、電気めっき法により、絶縁性レジスト層８の開口部に露出している基材２の表面に銀又は銀合金をめっきし、銀めっき層３０を形成する（図３（Ｂ））。このようにして形成される銀めっき層３０の厚さは、例えば、１〜１０μｍであるのが好ましく、１〜５μｍであるのがより好ましい。   Next, silver or a silver alloy is plated on the surface of the base 2 exposed at the opening of the insulating resist layer 8 by electroplating using the base 2 as a power feeding layer to form a silver plating layer 30. (FIG. 3B). Thus, the thickness of the silver plating layer 30 formed is, for example, preferably 1 to 10 μm, and more preferably 1 to 5 μm.

なお、銀めっき層３０下に下地めっき層を設ける場合、銀めっき工程を行う前に、基材２の表面に下地めっき層（銅めっき層や所定の厚さ（１０〜２００ｎｍ程度）のニッケルめっき層、所望によりそれらの上に銅ストライクめっき層（厚さ５０〜２００ｎｍ程度）及び銀ストライクめっき層（厚さ５０〜２００ｎｍ程度）等）を形成する下地めっき層形成工程を行うことができる。   In addition, when providing a base plating layer under the silver plating layer 30, before performing a silver plating process, the base plating layer (a copper plating layer and nickel plating of predetermined thickness (about 10-200 nm) is carried out on the surface of the base material 2). A base plating layer forming step of forming a copper strike plating layer (thickness of about 50 to 200 nm), a silver strike plating layer (thickness of about 50 to 200 nm, etc.) on the layer, if desired, can be performed.

（加熱工程）
続いて、銀又は銀合金からなる銀めっき層３０を有する基材２を加熱する。基材２の加熱温度は、当該銀めっき層３０を構成する銀又は銀合金の結晶粒子を再結晶化させることによって当該結晶粒子のサイズを増大させ得る温度、すなわち加熱後の銀めっき層３０の厚さ方向における所定の断面の全面積のうちの、好ましくは７０％以上、より好ましくは８５％以上１００％未満が断面積１μｍ2以上の銀又は銀合金の結晶粒子で占められるような加熱温度であり、加熱後の銀めっき層３０において、当該銀めっき層３０の厚さの二乗以上の断面積を有する銀又は銀合金の結晶粒子が少なくとも１個存在するような加熱温度であるのが特に好ましい。かかる温度で加熱することにより、銀又は銀合金の結晶粒界の少ない反射層３を形成することができる。具体的には、２００〜５００℃で加熱するのが好ましく、３００〜４５０℃で加熱するのがより好ましい。 (Heating process)
Subsequently, the substrate 2 having the silver plating layer 30 made of silver or a silver alloy is heated. The heating temperature of the base material 2 is a temperature at which the size of the crystal particles can be increased by recrystallizing the crystal particles of silver or silver alloy constituting the silver plating layer 30, that is, the temperature of the silver plating layer 30 after heating. The heating temperature such that preferably 70% or more, more preferably 85% or more and less than 100% of the total area of the predetermined cross section in the thickness direction is occupied by silver or silver alloy crystal grains having a cross-sectional area of 1 μm 2 or more. In the silver plating layer 30 after heating, the heating temperature is such that at least one crystal particle of silver or a silver alloy having a cross-sectional area equal to or larger than the square of the thickness of the silver plating layer 30 is present. preferable. By heating at such a temperature, the reflective layer 3 with few crystal grain boundaries of silver or a silver alloy can be formed. Specifically, heating at 200 to 500 ° C. is preferable, and heating at 300 to 450 ° C. is more preferable.

また、基材２の加熱時間は、１〜１０分間であるのが好ましく、２〜５分間であるのがより好ましい。基材２の加熱時間が１分未満であると、銀めっき層３０を構成する銀又は銀合金の結晶粒子のサイズを効果的に増大させることができないおそれがあり、１０分を超えても、それ以上銀又は銀合金の結晶粒子のサイズを増大させ、結晶粒界を少なくすることが困難である。   Moreover, it is preferable that the heating time of the base material 2 is 1 to 10 minutes, and it is more preferable that it is 2 to 5 minutes. If the heating time of the substrate 2 is less than 1 minute, the size of the silver or silver alloy crystal particles constituting the silver plating layer 30 may not be effectively increased. Further, it is difficult to increase the size of crystal grains of silver or silver alloy and reduce the grain boundaries.

上記基材２の加熱は、窒素等の不活性ガス雰囲気下にて行うのが好ましい。不活性ガス雰囲気下にて基材２を加熱することで、加熱中における銀又は銀合金の腐食（酸化）をより抑制することができる。   The substrate 2 is preferably heated in an inert gas atmosphere such as nitrogen. By heating the base material 2 in an inert gas atmosphere, corrosion (oxidation) of silver or a silver alloy during heating can be further suppressed.

なお、絶縁性レジスト層８が基材２の加熱により除去され得るようなものである場合、後述の被覆層形成工程前に、反射層３を露出させるようにして絶縁性レジスト層８を再度設けてもよいし、絶縁性レジスト層８を設けなくてもよい。絶縁性レジスト層８を設けない場合には、基材２の裏面側やリフレクタ形成領域ＲＡにも被覆層４を構成する金属材料からなるめっき層が形成されることになる。また、絶縁性レジスト層８が基材２の加熱により除去され得ないものである場合には、加熱後の基材２において絶縁性レジスト層８が残存した状態であるため、そのまま後述の被覆層形成工程に移行すればよい。   If the insulating resist layer 8 can be removed by heating the substrate 2, the insulating resist layer 8 is provided again so that the reflective layer 3 is exposed before the coating layer forming step described later. Alternatively, the insulating resist layer 8 may not be provided. When the insulating resist layer 8 is not provided, a plating layer made of a metal material constituting the coating layer 4 is also formed on the back surface side of the substrate 2 and the reflector formation region RA. Further, when the insulating resist layer 8 cannot be removed by heating the base material 2, the insulating resist layer 8 remains in the heated base material 2, so that the coating layer described later is used as it is. What is necessary is just to transfer to a formation process.

（被覆層形成工程）
上述の加熱工程により基材２の表面に反射層３が形成された後、所定の膜厚で反射層３上に所定の金属材料（銀又は銀合金よりも腐食性ガス（例えば、酸素、硫化水素など）に対する耐性に優れた金属（例えば、インジウム、ロジウム、スズ、パラジウム、ニッケルのうちのいずれか、又はそれらを含む合金等））を電気めっき法等によりめっきすることで、被覆層４を形成する（図３（Ｃ））。このように所定の膜厚での所定の金属材料の電気めっき法等により被覆層４を形成することで、反射層３の一部が露出するようにして被覆層４を形成することができる。その後、絶縁性レジスト層８を取り除くことで、本実施形態に係るＬＥＤ用リードフレーム１を製造することができる（図３（Ｄ））。 (Coating layer forming process)
After the reflective layer 3 is formed on the surface of the substrate 2 by the heating process described above, a predetermined metal material (corrosive gas (eg, oxygen, sulfide) is formed on the reflective layer 3 with a predetermined film thickness. By plating a metal (for example, any one of indium, rhodium, tin, palladium, nickel, or an alloy containing them) having excellent resistance to hydrogen) by an electroplating method or the like, the coating layer 4 is formed. It is formed (FIG. 3C). Thus, by forming the coating layer 4 by an electroplating method of a predetermined metal material with a predetermined film thickness, the coating layer 4 can be formed so that a part of the reflective layer 3 is exposed. Thereafter, the LED lead frame 1 according to this embodiment can be manufactured by removing the insulating resist layer 8 (FIG. 3D).

このとき、好ましくは膜厚５〜５０ｎｍ、特に好ましくは膜厚１０〜３０ｎｍの被覆層４を形成するようにして、所定の金属材料をめっきする。被覆層４の膜厚が５ｎｍ未満であると、反射層３を構成する銀又は銀合金の腐食を効果的に抑制し得る程度の被覆層４を形成するのが困難となるおそれがあり、５０ｎｍを超えると、反射層３を構成する銀又は銀合金の腐食を効果的に抑制し得る程度の被覆層４を形成することができるものの、反射層３における銀又は銀合金の結晶粒界以外の部分にも被覆層４が形成されてしまい、かかるＬＥＤ用リードフレームを用いて得られる半導体装置の製造初期における反射率が低下してしまうおそれがある。   At this time, a predetermined metal material is plated so as to form the coating layer 4 having a film thickness of preferably 5 to 50 nm, particularly preferably 10 to 30 nm. If the film thickness of the coating layer 4 is less than 5 nm, it may be difficult to form the coating layer 4 to the extent that the corrosion of the silver or silver alloy constituting the reflective layer 3 can be effectively suppressed. Exceeding the above, it is possible to form the coating layer 4 to the extent that the corrosion of the silver or silver alloy constituting the reflective layer 3 can be effectively suppressed, but other than the crystal grain boundaries of the silver or silver alloy in the reflective layer 3 The covering layer 4 is also formed on the portion, and there is a possibility that the reflectivity at the initial stage of manufacture of the semiconductor device obtained using the LED lead frame may be lowered.

上記範囲内の膜厚を有する被覆層４を形成することで、銀又は銀合金の結晶粒界に選択的に被覆層４が形成されることになる。特に、電気めっき法により被覆層４を形成することで、銀又は銀合金の結晶粒界の部分が、それ以外の部分に比べて電流密度が高くなり、当該結晶粒界に選択的に被覆層４が形成されやすくなる。そして、前述したように、加熱された反射層３においては、反射層３を構成する銀又は銀合金の結晶粒界が少なくなっているため、反射層３の一部が露出するようにして被覆層４が形成されたとしても、銀又は銀合金の結晶粒界はほとんど露出しないことになる。その結果、腐食性ガス等による反射層３の腐食を効果的に抑制することができるとともに、当該ＬＥＤ用リードフレーム１を用いて、反射層３を構成する銀又は銀合金の反射率に応じた良好な反射率を有する半導体装置を得ることができる。   By forming the coating layer 4 having a film thickness within the above range, the coating layer 4 is selectively formed at the crystal grain boundaries of silver or a silver alloy. In particular, by forming the coating layer 4 by electroplating, the crystal grain boundary portion of silver or silver alloy has a higher current density than other portions, and the coating layer is selectively applied to the crystal grain boundary. 4 is easily formed. As described above, in the heated reflective layer 3, since the grain boundaries of silver or silver alloy constituting the reflective layer 3 are reduced, the reflective layer 3 is covered so that a part of the reflective layer 3 is exposed. Even if the layer 4 is formed, the crystal grain boundaries of silver or silver alloy are hardly exposed. As a result, corrosion of the reflective layer 3 due to corrosive gas or the like can be effectively suppressed, and the LED lead frame 1 is used in accordance with the reflectance of silver or silver alloy constituting the reflective layer 3. A semiconductor device having good reflectance can be obtained.

また、後述する実施例において明らかなように、本実施形態に係るＬＥＤ用リードフレーム１は、ワイヤーボンディング性及びはんだ濡れ性においても優れているため、ＬＥＤ用リードフレーム１の基材２の裏面側にも被覆層４と同一の金属材料からなるめっき層をさらに形成することもでき、その結果として、本実施形態に係るＬＥＤ用リードフレーム１によれば、基材２の腐食を防止したり、基材２の裏面側の平滑性を向上させたりすることができる。   Further, as will be apparent from the examples described later, the LED lead frame 1 according to the present embodiment is excellent in wire bonding property and solder wettability. In addition, a plating layer made of the same metal material as that of the coating layer 4 can be further formed. As a result, according to the LED lead frame 1 according to the present embodiment, corrosion of the base material 2 can be prevented, The smoothness of the back surface side of the base material 2 can be improved.

さらに、上記加熱工程により反射層３における銀又は銀合金の結晶粒子のサイズを増大させて結晶粒界を少なくし、上記被覆層形成工程により当該反射層３における結晶粒界に選択的に被覆層４が形成されることで、得られるＬＥＤ用リードフレーム１を用いて製造される半導体装置において、反射層３の下方（基材２、下地めっき層としての銅ストライクめっき層）側から表面に向かって移動してきた銅が、当該反射層３の表面にまで移動してくるのを防止することができるとともに、反射層３上の酸素が結晶粒界を通じて反射層３内に入り込むのを防止することができる。その結果として銅と酸素とが結合するのを抑制することができ、半導体装置における反射率の低下を抑制することができる。   Further, the size of silver or silver alloy crystal grains in the reflective layer 3 is increased by the heating step to reduce crystal grain boundaries, and the coating layer is selectively applied to the crystal grain boundaries in the reflective layer 3 by the coating layer forming step. In the semiconductor device manufactured using the LED lead frame 1 obtained by forming 4, from the lower side of the reflective layer 3 (base material 2, copper strike plating layer as a base plating layer) to the surface. The copper that has moved in this manner can be prevented from moving to the surface of the reflective layer 3 and oxygen on the reflective layer 3 can be prevented from entering the reflective layer 3 through the crystal grain boundaries. Can do. As a result, binding of copper and oxygen can be suppressed, and a decrease in reflectance in the semiconductor device can be suppressed.

なお、銀合金を用いて反射層３を形成した場合、上述した被覆層４を構成する金属材料は、反射層３を構成する銀合金よりも腐食性ガスに対する耐性の高いものである限り、当該反射層３を構成する銀合金と同一金属種を含む合金であってもよい。例えば、反射層３が銀インジウム合金により形成される場合に、当該銀インジウム合金よりもインジウムの組成比が大きく、腐食性ガスに対する耐性の高い銀インジウム合金を用いて被覆層４が形成されていてもよい。   In addition, when the reflective layer 3 is formed using a silver alloy, as long as the metal material which comprises the coating layer 4 mentioned above has a higher tolerance with respect to corrosive gas than the silver alloy which comprises the reflective layer 3, the said An alloy containing the same metal species as the silver alloy constituting the reflective layer 3 may be used. For example, when the reflective layer 3 is formed of a silver indium alloy, the coating layer 4 is formed using a silver indium alloy having a higher composition ratio of indium than the silver indium alloy and high resistance to corrosive gas. Also good.

なお、被覆層形成工程（図３（Ｃ））において、反射層３上にニッケル又はニッケル合金をめっきすることで被覆層４を形成した場合、２００〜５００℃で１〜１２０分間程度、被覆層４形成後の基材２を加熱するのが好ましい。このようにして加熱をすることで、ＬＥＤ用リードフレーム１の腐食性ガスに対する耐性をより向上させることができる。   In addition, when the coating layer 4 is formed by plating nickel or a nickel alloy on the reflective layer 3 in the coating layer forming step (FIG. 3C), the coating layer is formed at 200 to 500 ° C. for about 1 to 120 minutes. 4 is preferably heated. By heating in this way, the resistance of the LED lead frame 1 to corrosive gas can be further improved.

（樹脂製リフレクタ形成工程）
なお、本実施形態に係るＬＥＤ用リードフレーム１の製造方法においては、上述の被覆層形成工程後、搭載領域ＭＡを囲むリフレクタ形成用領域ＲＡに樹脂製リフレクタ１１を形成する樹脂製リフレクタ形成工程をさらに有していてもよいし（図５（Ｂ）参照）、当該樹脂製リフレクタ形成工程を有していなくてもよい。かかる樹脂製リフレクタ形成工程を有する場合、後述する半導体装置の製造方法（図５参照）において、ＬＥＤ用リードフレーム１のリフレクタ形成用領域ＲＡに樹脂製リフレクタを形成する工程（図５（Ｂ）参照）を省略することができる。 (Resin reflector forming process)
In addition, in the manufacturing method of the LED lead frame 1 according to the present embodiment, the resin reflector forming step of forming the resin reflector 11 in the reflector forming region RA surrounding the mounting region MA after the above-described coating layer forming step. Furthermore, it may have (refer FIG. 5 (B)), and does not need to have the said resin-made reflector formation process. In the case of having such a resin reflector forming step, a step of forming a resin reflector in the reflector forming region RA of the LED lead frame 1 in a semiconductor device manufacturing method (see FIG. 5) described later (see FIG. 5B). ) Can be omitted.

［半導体装置］
続いて、上述したような構成を有するＬＥＤ用リードフレーム１を用いた半導体装置について説明する。図４は、本実施形態における半導体装置を示す断面図である。 [Semiconductor device]
Next, a semiconductor device using the LED lead frame 1 having the above-described configuration will be described. FIG. 4 is a cross-sectional view showing the semiconductor device according to this embodiment.

図４に示すように、本実施形態における半導体装置１０は、上述した本実施形態に係るＬＥＤ用リードフレーム１の基材２と、ＬＥＤ用リードフレーム１の基材２のリフレクタ形成用領域ＲＡに、搭載領域ＭＡを取り囲むように、かつ搭載領域ＭＡを露出させるようにして設けられてなる樹脂製リフレクタ１１と、ＬＥＤ用リードフレーム１の基材２の搭載領域ＭＡに実装されてなるＬＥＤ素子１２と、ＬＥＤ素子１２を封止するために、樹脂製リフレクタ１１により囲まれた空間内に封止樹脂が充填されてなる封止部１３とを備える。   As shown in FIG. 4, the semiconductor device 10 in the present embodiment includes the base material 2 of the LED lead frame 1 and the reflector forming region RA of the base material 2 of the LED lead frame 1 according to the above-described embodiment. The resin reflector 11 provided so as to surround the mounting area MA and exposing the mounting area MA, and the LED element 12 mounted on the mounting area MA of the base material 2 of the LED lead frame 1. And in order to seal the LED element 12, the sealing part 13 by which sealing resin is filled in the space enclosed by the resin-made reflectors 11 is provided.

樹脂製リフレクタ１１を構成する樹脂材料としては、電気絶縁性を有する材料であれば特に制限されるものではなく、例えば、ポリフタルアミド、エポキシ、シリコーン、液晶高分子等の１種又は２種以上を組み合わせて用いることができる。なお、基材２の貫通スリット７には、樹脂製リフレクタ１１と同一の樹脂材料が充填されている。   The resin material constituting the resin reflector 11 is not particularly limited as long as it is a material having electrical insulation properties. For example, one or more of polyphthalamide, epoxy, silicone, liquid crystal polymer and the like are used. Can be used in combination. The through slit 7 of the substrate 2 is filled with the same resin material as that of the resin reflector 11.

本実施形態において、基材２の搭載領域ＭＡは、貫通スリット７を介して第１リード部２１と第２リード部２２とに分割され、かつ貫通スリット７には樹脂製リフレクタ１１を構成する樹脂材料と同一の樹脂材料が充填されている。これにより、第１リード部２１と第２リード部２２とは、それぞれ電気的に独立したものとなっている。   In the present embodiment, the mounting area MA of the base material 2 is divided into a first lead portion 21 and a second lead portion 22 through the through slit 7, and the resin constituting the resin reflector 11 is formed in the through slit 7. The same resin material as the material is filled. Thereby, the first lead portion 21 and the second lead portion 22 are electrically independent from each other.

ＬＥＤ素子１２は、その一の端子（図示せず）が基材２における大面積の第１リード部２１に接続され、他の端子が小面積の第２リード部２２にボンディングワイヤ１４により接続されることで、搭載領域ＭＡに実装されている。   The LED element 12 has one terminal (not shown) connected to the first lead portion 21 having a large area on the base material 2 and the other terminal connected to the second lead portion 22 having a small area by a bonding wire 14. Thus, it is mounted in the mounting area MA.

基材２上の反射層３は、貫通スリット７により二分されてなる第１リード部２１及び第２リード部２２のそれぞれの表面に形成されてなる第１の反射層３１と第２の反射層３２とからなり、第１の反射層３１と第２の反射層３２との各縁部３１ｅ，３２ｅが貫通スリット７を介して対向している。   The reflective layer 3 on the base material 2 includes a first reflective layer 31 and a second reflective layer formed on the surfaces of the first lead portion 21 and the second lead portion 22 that are divided into two by the through slit 7. 32, and the edge portions 31 e and 32 e of the first reflective layer 31 and the second reflective layer 32 are opposed to each other through the through slit 7.

封止部１３を構成する封止樹脂としては、一般に半導体装置におけるＬＥＤ素子の封止に用いられる透光性樹脂を用いることができ、例えば、エポキシ樹脂、シリコーン樹脂等の透光性樹脂や、それらの透光性樹脂に、蛍光物質、シリカ、アルミナ、酸化チタン等の拡散材料の１種又は２種以上が含有されてなるもの等が挙げられるが、かかる透光性樹脂として、シリコーン樹脂を用いるのが好ましい。半導体装置１０の封止部１３を構成する封止樹脂は、半導体装置１０のリフローはんだ付けの際の加熱により熱に暴露されたり、ＬＥＤ素子として高輝度ＬＥＤを用いる場合に当該高輝度ＬＥＤから発せられる強い光に暴露されたりする。この点において、シリコーン樹脂は、他の透光性樹脂（エポキシ樹脂等）に比して熱や光による変色等の透光性の劣化等を生じ難い樹脂材料であるため好ましい。その一方で、シリコーン樹脂は、他の透光性樹脂（エポキシ樹脂等）に比してガスバリア性が低いものであるものの、本実施形態に係るＬＥＤ用リードフレーム１においては、腐食性ガス等による反射層３の腐食が効果的に抑制されている。したがって、本実施形態における半導体装置１０において、封止部１３を構成する封止樹脂としてガスバリア性の低いシリコーン樹脂を用いたとしても、反射層３を構成する銀又は銀合金の反射率に応じた良好な反射率を得ることができる。   As the sealing resin constituting the sealing portion 13, a translucent resin that is generally used for sealing an LED element in a semiconductor device can be used. For example, a translucent resin such as an epoxy resin or a silicone resin, Examples of these translucent resins include those containing one or more of diffusing materials such as fluorescent materials, silica, alumina, and titanium oxide. As such translucent resins, silicone resins are used. It is preferable to use it. The sealing resin constituting the sealing portion 13 of the semiconductor device 10 is emitted from the high-brightness LED when exposed to heat by heating during reflow soldering of the semiconductor device 10 or when a high-brightness LED is used as the LED element. Exposed to strong light. In this respect, the silicone resin is preferable because it is a resin material that hardly causes deterioration of translucency such as discoloration due to heat or light as compared with other translucent resins (epoxy resin or the like). On the other hand, the silicone resin has a lower gas barrier property than other translucent resins (such as an epoxy resin), but in the LED lead frame 1 according to the present embodiment, a corrosive gas or the like is used. Corrosion of the reflective layer 3 is effectively suppressed. Therefore, in the semiconductor device 10 according to the present embodiment, even if a silicone resin having a low gas barrier property is used as the sealing resin constituting the sealing portion 13, it corresponds to the reflectance of silver or silver alloy constituting the reflective layer 3. Good reflectance can be obtained.

本実施形態における半導体装置１０は、波長４００〜７００ｎｍの光を発することのできる装置であるのが好ましい。かかる範囲の波長を有する光は、半導体装置１０の反射層３の腐食により反射率の低下を招きやすい。しかし、本実施形態における半導体装置１０においては、反射層３の一部が露出するようにして被覆層４が設けられ、当該反射層３が銀めっき層３０を加熱し、銀又は銀合金の結晶を成長させてなるものであることで反射層３を構成する銀又は銀合金の結晶粒界が少なくなっているため、反射層３の腐食が抑制され、かつ半導体装置１０の製造初期における反射率も高いものとなっている。そのため、本実施形態における半導体装置１０においては、波長４００〜７００ｎｍの光の反射率を製造初期から経時的に高いレベルで維持することができる。   The semiconductor device 10 in the present embodiment is preferably a device that can emit light having a wavelength of 400 to 700 nm. Light having a wavelength in such a range tends to cause a decrease in reflectance due to corrosion of the reflective layer 3 of the semiconductor device 10. However, in the semiconductor device 10 according to the present embodiment, the coating layer 4 is provided so that a part of the reflective layer 3 is exposed, the reflective layer 3 heats the silver plating layer 30, and a silver or silver alloy crystal Since the crystal grain boundaries of silver or silver alloy constituting the reflective layer 3 are reduced by growing the material, corrosion of the reflective layer 3 is suppressed, and the reflectance at the initial stage of manufacture of the semiconductor device 10 is reduced. Is also expensive. Therefore, in the semiconductor device 10 according to the present embodiment, the reflectance of light having a wavelength of 400 to 700 nm can be maintained at a high level over time from the initial stage of manufacture.

本実施形態における半導体装置１０は、下記のようにして製造することができる。図５は、本実施形態における半導体装置の製造方法を示す工程フロー図である。   The semiconductor device 10 in this embodiment can be manufactured as follows. FIG. 5 is a process flow diagram illustrating the method for manufacturing the semiconductor device according to the present embodiment.

まず、本実施形態に係るＬＥＤ用リードフレーム１を準備し（図５（Ａ））、ＬＥＤ用リードフレーム１のリフレクタ形成用領域ＲＡに樹脂製リフレクタ１１を形成する（図５（Ｂ））。   First, the LED lead frame 1 according to the present embodiment is prepared (FIG. 5A), and the resin reflector 11 is formed in the reflector forming region RA of the LED lead frame 1 (FIG. 5B).

次いで、当該ＬＥＤ用リードフレーム１の第１リード部２１にＬＥＤ素子１２の一の端子（図示せず）を接続し（図５（Ｃ））、第２リード部２２にＬＥＤ素子１２の他の端子をボンディングワイヤ１４により接続する（図５（Ｄ））。   Next, one terminal (not shown) of the LED element 12 is connected to the first lead portion 21 of the LED lead frame 1 (FIG. 5C), and the other lead element 22 is connected to the other lead element 22. The terminals are connected by bonding wires 14 (FIG. 5D).

そして、ＬＥＤ素子１２を搭載した搭載領域ＭＡ上の樹脂製リフレクタ１１により囲まれる空間内に封止樹脂を充填し、ＬＥＤ素子１２及びボンディングワイヤ１４を封止する封止部１３を形成する（図５（Ｅ））。その後、ダイシングラインに沿ってダイシングすることにより個片化された半導体装置１０を得ることができる（図５（Ｆ））。   Then, a sealing resin is filled into a space surrounded by the resin reflector 11 on the mounting area MA on which the LED element 12 is mounted, and a sealing portion 13 for sealing the LED element 12 and the bonding wire 14 is formed (FIG. 5 (E)). After that, dicing along the dicing line can obtain the separated semiconductor device 10 (FIG. 5F).

上述した半導体装置１０を構成するＬＥＤ用リードフレーム１は、腐食性ガス等による反射層３の腐食を効果的に防止し得るものであるため、封止部１３を構成する封止樹脂として特にガスバリア性の低いシリコーン樹脂等を使用したとしても反射層３を構成する銀又は銀合金の腐食を効果的に防止することができる。したがって、本実施形態における半導体装置１０においては、封止部１３を構成する封止樹脂として、熱や光の暴露等により変色等が生じ難いシリコーン樹脂を用いるのが好適である。   The LED lead frame 1 constituting the semiconductor device 10 described above can effectively prevent the reflection layer 3 from being corroded by corrosive gas or the like. Even if a low-performance silicone resin or the like is used, corrosion of silver or a silver alloy constituting the reflective layer 3 can be effectively prevented. Therefore, in the semiconductor device 10 according to the present embodiment, it is preferable to use a silicone resin that does not easily change color due to exposure to heat, light, or the like as the sealing resin constituting the sealing portion 13.

上述した構成を有する半導体装置１０によれば、当該半導体装置１０の製造に用いられるＬＥＤ用リードフレーム１において、反射層３の一部が露出するようにして、当該反射層３の結晶粒界上に被覆層４が形成されているため、腐食性ガス等による反射層３の腐食が効果的に抑制され、反射層３を構成する銀又は銀合金の反射率に応じた良好な反射率を得ることができる。また、経時的に反射層３の下方（基材２、下地めっき層としての銅ストライクめっき層）から銅が移動してきたとしても、当該銅が反射層３の表面にまで移動してくるのを防止することができるとともに、反射層３上の酸素が反射層３内に入り込むのを防止することができる。その結果として銅と酸素とが結合するのを抑制することができ、半導体装置における反射率の低下を抑制することができる。   According to the semiconductor device 10 having the above-described configuration, in the LED lead frame 1 used for manufacturing the semiconductor device 10, a part of the reflective layer 3 is exposed so that the crystal layer boundary of the reflective layer 3 is exposed. Since the coating layer 4 is formed on the surface, corrosion of the reflective layer 3 due to corrosive gas or the like is effectively suppressed, and a favorable reflectance corresponding to the reflectance of silver or a silver alloy constituting the reflective layer 3 is obtained. be able to. Moreover, even if copper moves from below the reflective layer 3 (base material 2, copper strike plating layer as the base plating layer) over time, the copper moves to the surface of the reflective layer 3 as well. In addition to being able to prevent, oxygen on the reflective layer 3 can be prevented from entering the reflective layer 3. As a result, binding of copper and oxygen can be suppressed, and a decrease in reflectance in the semiconductor device can be suppressed.

以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。   The embodiment described above is described for facilitating understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.

上記実施形態において、ＬＥＤ用リードフレーム１のダイシングラインは、個片化される１つの半導体装置１０に一のＬＥＤ素子１２（搭載領域ＭＡ）が含まれるように設定されているが、これに限定されるものではなく、１つの半導体装置１０に複数個（例えば、４個）のＬＥＤ素子１２（搭載領域ＭＡ）が含まれるように設定されていてもよい。   In the above embodiment, the dicing line of the LED lead frame 1 is set so that one LED element 12 (mounting area MA) is included in one semiconductor device 10 to be singulated. Instead, a single semiconductor device 10 may be set to include a plurality of (for example, four) LED elements 12 (mounting area MA).

上記実施形態において、ＬＥＤ用リードフレーム１における搭載領域ＭＡは、基材２の縦方向（又は横方向）に並列する搭載領域ＭＡを縦断（又は横断）する貫通スリット７により、大面積の第１リード部２１及び小面積の第２リード部２２に分割されているが、これに限定されるものではなく、例えば、基材２の縦方向（又は横方向）に並列する搭載領域ＭＡの略中央を縦断（又は横断）する貫通スリット７により、略同一面積の第１リード部２１及び第２リード部２２に分割されていてもよい。この場合において、当該ＬＥＤ用リードフレーム１を用いて得られる半導体装置１０は、図６に示すように、第１リード部２１及び第２リード部２２を跨ぐようにして、ＬＥＤ素子１２の一方の端子部１２ａが第１リード部２１に接続され、他方の端子部１２ｂが第２リード部２２に接続された構成とすることができる。   In the embodiment described above, the mounting area MA in the LED lead frame 1 is a first large-area area due to the through slit 7 that vertically (or crosses) the mounting area MA parallel to the vertical direction (or the horizontal direction) of the substrate 2. Although it is divided into the lead part 21 and the second lead part 22 having a small area, the present invention is not limited to this. For example, approximately the center of the mounting region MA parallel to the vertical direction (or the horizontal direction) of the substrate 2 May be divided into a first lead portion 21 and a second lead portion 22 having substantially the same area by a through slit 7 that vertically cuts (or crosses). In this case, the semiconductor device 10 obtained using the LED lead frame 1 has one of the LED elements 12 straddling the first lead portion 21 and the second lead portion 22 as shown in FIG. The terminal portion 12 a can be connected to the first lead portion 21, and the other terminal portion 12 b can be connected to the second lead portion 22.

また、図７に示すように、搭載領域ＭＡは、基材２の縦方向（又は横方向）に並列する搭載領域ＭＡを縦断（又は横断）する、２つの平行する貫通スリット７，７により、第１〜第３リード部２１〜２３に分割されていてもよい。この場合において、当該ＬＥＤ用リードフレーム１を用いて得られる半導体装置１０は、搭載領域ＭＡの中央（２つの貫通スリット７，７の間）に位置する第３リード部２３にＬＥＤ素子１２が実装され、ＬＥＤ素子１２の一方の端子部１２ａが第１リード部２１に接続され、他方の端子部１２ｂが第２リード部２２に接続された構成とすることができる。   Further, as shown in FIG. 7, the mounting area MA includes two parallel through slits 7 and 7 that vertically cut (or cross) the mounting area MA that is parallel to the vertical direction (or horizontal direction) of the base material 2. The first to third lead portions 21 to 23 may be divided. In this case, in the semiconductor device 10 obtained using the LED lead frame 1, the LED element 12 is mounted on the third lead portion 23 located in the center of the mounting area MA (between the two through slits 7 and 7). Then, one terminal portion 12 a of the LED element 12 can be connected to the first lead portion 21, and the other terminal portion 12 b can be connected to the second lead portion 22.

さらに、上記実施形態においては、ＬＥＤ用リードフレーム１のダイシングラインに沿って複数の貫通孔が形成されていてもよい。このような構成を有するＬＥＤ用リードフレーム１であれば、当該ＬＥＤ用リードフレーム１を用いて半導体装置を製造する過程において、ＬＥＤ用リードフレーム１をダイシングして個片化する際におけるダイシングすべき金属量をさらに低減することができ、ダイシングブレードにかかる負荷をさらに低減することができる。また、上金型及び下金型を用いて基材２をクランプし、金型のキャビティ内に樹脂を流し込んで硬化させることでリフレクタ形成用領域ＲＡに樹脂製リフレクタを形成するときに、当該貫通孔を介してリフレクタ形成用領域ＲＡに位置するキャビティのすべてに樹脂を行き渡らせることができる。   Further, in the above embodiment, a plurality of through holes may be formed along the dicing line of the LED lead frame 1. With the LED lead frame 1 having such a configuration, in the process of manufacturing a semiconductor device using the LED lead frame 1, the LED lead frame 1 should be diced when dicing into individual pieces. The amount of metal can be further reduced, and the load on the dicing blade can be further reduced. In addition, when the substrate 2 is clamped using the upper mold and the lower mold, and the resin reflector is formed in the reflector forming area RA by pouring the resin into the mold cavity and curing it, the penetration is made. The resin can be distributed to all of the cavities located in the reflector forming region RA through the holes.

さらにまた、上記実施形態においては、基材２の各搭載領域ＭＡに相当する所定形状の開口部を有する絶縁性レジスト層８を設け、当該開口部にて露出する基材上に銀めっき層３０を形成しているが、当該絶縁性レジスト層８を設けずに基材２の全面に銀めっき層３０を形成してもよい。   Furthermore, in the above embodiment, the insulating resist layer 8 having an opening of a predetermined shape corresponding to each mounting area MA of the base material 2 is provided, and the silver plating layer 30 is formed on the base material exposed at the opening. However, the silver plating layer 30 may be formed on the entire surface of the substrate 2 without providing the insulating resist layer 8.

また、上記実施形態において、半導体装置１０は、搭載領域ＭＡを取り囲み、かつ搭載領域ＭＡを露出させる樹脂製リフレクタ１１を有するが、図８に示すように、上記ＬＥＤ用リードフレーム１の基材２と、一の端子（図示せず）がＬＥＤ用リードフレーム１の基材２における大面積の第１リード部２１に接続され、他の端子が小面積の第２リード部２２にボンディングワイヤ１４により接続されることで、搭載領域ＭＡに実装されてなるＬＥＤ素子１２と、基材２及びＬＥＤ素子１２を被覆する封止樹脂により構成される封止部１３とを備え、樹脂製リフレクタ１１を有しないものであってもよい。かかる半導体装置１０において、ＬＥＤ用リードフレーム１の基材２には、隣接する２つの搭載領域ＭＡ，ＭＡの間に位置するようにして、基材２の縦方向及び横方向に延在する第２の溝部６が形成されており、縦方向（又は横方向）に並列する複数の搭載領域ＭＡを縦断（又は横断）するようにして貫通スリット７が形成されている。この第２の溝部６及び貫通スリット７には、電気絶縁性を有する樹脂材料（ポリフタルアミド、エポキシ、シリコーン、液晶高分子等の１種又は２種以上の組み合わせ）が充填されている。   Moreover, in the said embodiment, although the semiconductor device 10 has the resin-made reflectors 11 which surround mounting area MA and expose mounting area MA, as shown in FIG. 8, the base material 2 of the said LED lead frame 1 is shown. One terminal (not shown) is connected to the first lead portion 21 having a large area in the base material 2 of the LED lead frame 1, and the other terminal is connected to the second lead portion 22 having a small area by a bonding wire 14. By being connected, the LED element 12 is mounted on the mounting area MA, and a sealing portion 13 made of a sealing resin that covers the base material 2 and the LED element 12 is provided, and the resin reflector 11 is provided. It may not be. In such a semiconductor device 10, the base material 2 of the LED lead frame 1 is provided with a first base member 2 extending in the vertical and horizontal directions of the base material 2 so as to be positioned between two adjacent mounting areas MA and MA. Two groove portions 6 are formed, and a through slit 7 is formed so as to vertically cut (or cross) a plurality of mounting regions MA arranged in parallel in the vertical direction (or horizontal direction). The second groove 6 and the through slit 7 are filled with an electrically insulating resin material (one or a combination of two or more of polyphthalamide, epoxy, silicone, liquid crystal polymer, etc.).

以下、実施例等を挙げて本発明をさらに詳細に説明するが、本発明は下記の実施例等に何ら限定されるものではない。   EXAMPLES Hereinafter, although an Example etc. are given and this invention is demonstrated further in detail, this invention is not limited to the following Example etc. at all.

〔実施例１〕
基材２として厚み０．２ｍｍ、横６０ｍｍ×縦５０ｍｍの大きさの銅板を準備し、図２に示す形状の貫通スリット７をエッチングにより形成するとともに、第１の溝部５及び第２の溝部６をハーフエッチングにより形成した。なお、縦方向に隣接する搭載領域ＭＡのピッチを３ｍｍとし、横方向に隣接する搭載領域ＭＡのピッチを４ｍｍとし、基材２上に１３行×１３列のマトリックス状に配列された搭載領域ＭＡを設けるように、第１の溝部５、第２の溝部６及び貫通スリット７を形成した。 [Example 1]
A copper plate having a thickness of 0.2 mm, a width of 60 mm, and a length of 50 mm is prepared as the substrate 2, and the through slit 7 having the shape shown in FIG. 2 is formed by etching, and the first groove portion 5 and the second groove portion 6 are formed. Was formed by half-etching. The pitch of the mounting areas MA adjacent in the vertical direction is 3 mm, the pitch of the mounting areas MA adjacent in the horizontal direction is 4 mm, and the mounting areas MA are arranged in a matrix of 13 rows × 13 columns on the substrate 2. The 1st groove part 5, the 2nd groove part 6, and the penetration slit 7 were formed so that it might provide.

このようにして得られた基材２の一方の面（表面）側に所定形状の開口部を有する絶縁性レジスト層を形成するとともに、他方の面（裏面）側の一面に絶縁性レジスト層を形成した。そして、基材２の表面側の開口部を介して露出する基材２上に、電気めっき法により銀めっき層（厚み：３μｍ）を形成した。次に、銀めっき層を形成した基材２を４００℃で２分間、リフロー炉（製品名：ＲＮ−ＣＳ，パナソニック社製）を用いて加熱した。   An insulating resist layer having an opening of a predetermined shape is formed on one surface (front surface) side of the substrate 2 thus obtained, and an insulating resist layer is formed on one surface of the other surface (back surface) side. Formed. And the silver plating layer (thickness: 3 micrometers) was formed by the electroplating method on the base material 2 exposed through the opening part of the surface side of the base material 2. FIG. Next, the base material 2 on which the silver plating layer was formed was heated at 400 ° C. for 2 minutes using a reflow furnace (product name: RN-CS, manufactured by Panasonic Corporation).

続いて、上記のようにして形成した銀めっき層上に、膜厚１０ｎｍのインジウムめっき層を形成し、その後絶縁性レジスト層を除去して、ＬＥＤ用リードフレーム（実施例１）を作製した。かかるインジウムめっき層は、具体的には、銀めっき層が形成され、加熱された基材２を、メタスルホン酸インジウムを含有するめっき浴（インジウム濃度：３ｇ／Ｌ）に１分間浸漬させて電気めっき処理（電流密度：１５ｍＡ／ｄｍ2）を施し、水洗浄し、乾燥することにより形成した。 Subsequently, an indium plating layer having a thickness of 10 nm was formed on the silver plating layer formed as described above, and then the insulating resist layer was removed to produce an LED lead frame (Example 1). Specifically, the indium plating layer is formed by forming a silver plating layer, and the heated substrate 2 is immersed in a plating bath (indium concentration: 3 g / L) containing indium metasulfonate for 1 minute for electroplating. A treatment (current density: 15 mA / dm 2 ) was applied, washed with water, and dried.

このようにして形成されたＬＥＤ用リードフレーム１中の搭載領域ＭＡの中から、一の搭載領域ＭＡを任意に選択し、当該搭載領域ＭＡ上の銀めっき層を、任意に選択した３箇所において切断した。そして、当該３箇所の切断面を、ＳＥＭ（日本電子社製，製品名：ＪＳＭ−７００１Ｆ）を用いて観察し、ＥＢＳＰ検出器（ＴＳＬ社製，条件：傾斜７０度，加速電圧１５ｋＶ，印加電流１０ｎＡ，範囲２０μｍ×３μｍ）を用いて結晶方位を判別し、結晶粒像を撮影し、粒径分布を算出する方法により、当該銀めっき層の断面における銀の結晶粒子の断面積を測定した。   One mounting area MA is arbitrarily selected from the mounting areas MA in the LED lead frame 1 thus formed, and the silver plating layers on the mounting area MA are arbitrarily selected at three locations. Disconnected. Then, the three cut surfaces were observed using an SEM (manufactured by JEOL Ltd., product name: JSM-7001F), and an EBSP detector (TSL, condition: inclination 70 degrees, acceleration voltage 15 kV, applied current). The crystal orientation was determined using 10 nA, a range of 20 μm × 3 μm, a crystal grain image was taken, and the cross-sectional area of silver crystal particles in the cross section of the silver plating layer was measured by a method of calculating the particle size distribution.

その結果、銀めっき層の厚さ方向の切断面の全面積に占める、断面積１μｍ2以上の銀の結晶粒子の面積割合（３箇所の切断面における面積割合の算術平均値）は、９６％であった。また、当該切断面に現れる銀の結晶粒子の最大断面積（３箇所の切断面のそれぞれにおける銀の結晶粒子の最大断面積の算術平均値）は、３５μｍ2であった。 As a result, the area ratio of silver crystal particles having a cross-sectional area of 1 μm 2 or more (the arithmetic average value of the area ratios at three cut surfaces) occupying the entire area of the cut surface in the thickness direction of the silver plating layer is 96%. Met. The maximum cross-sectional area of the silver crystal particles appearing on the cut surface (the arithmetic average value of the maximum cross-sectional areas of the silver crystal particles at each of the three cut surfaces) was 35 μm 2 .

〔実施例２〕
めっき浴に基材２を２分間浸漬させ、膜厚２０ｎｍのインジウムめっき層を形成した以外は、実施例１と同様にしてＬＥＤ用リードフレーム（実施例２）を作製した。 [Example 2]
A lead frame for LED (Example 2) was produced in the same manner as in Example 1 except that the substrate 2 was immersed in the plating bath for 2 minutes to form an indium plating layer having a thickness of 20 nm.

かかるＬＥＤ用リードフレームについて、実施例１と同様にして測定した断面積１μｍ2以上の銀の結晶粒子の面積割合は９６％であり、切断面に現れる銀の結晶粒子の最大断面積は、３７μｍ2であった。 With respect to the lead frame for LED, the area ratio of silver crystal particles having a cross-sectional area of 1 μm 2 or more measured in the same manner as in Example 1 is 96%, and the maximum cross-sectional area of silver crystal particles appearing on the cut surface is 37 μm. 2 .

〔実施例３〕
めっき浴に基材２を３分間浸漬させ、膜厚３０ｎｍのインジウムめっき層を形成した以外は、実施例１と同様にしてＬＥＤ用リードフレーム（実施例３）を作製した。 Example 3
A lead frame for LED (Example 3) was produced in the same manner as in Example 1 except that the substrate 2 was immersed in the plating bath for 3 minutes to form an indium plating layer having a thickness of 30 nm.

かかるＬＥＤ用リードフレームについて、実施例１と同様にして測定した断面積１μｍ2以上の銀の結晶粒子の面積割合は９７％であり、切断面に現れる銀の結晶粒子の最大断面積は、３０μｍ2であった。 With respect to the lead frame for LED, the area ratio of silver crystal particles having a cross-sectional area of 1 μm 2 or more measured in the same manner as in Example 1 was 97%, and the maximum cross-sectional area of silver crystal particles appearing on the cut surface was 30 μm. 2 .

〔実施例４〕
銀めっき層を形成した基材２を２６０℃で２分間加熱した以外は、実施例１と同様にしてＬＥＤ用リードフレーム（実施例４）を作製した。 Example 4
An LED lead frame (Example 4) was produced in the same manner as in Example 1 except that the base material 2 on which the silver plating layer was formed was heated at 260 ° C. for 2 minutes.

かかるＬＥＤ用リードフレームについて、実施例１と同様にして測定した断面積１μｍ2以上の銀の結晶粒子の面積割合は７７％であり、切断面に現れる銀の結晶粒子の最大断面積は、２１μｍ2であった。 With respect to the lead frame for LED, the area ratio of silver crystal particles having a cross-sectional area of 1 μm 2 or more measured in the same manner as in Example 1 is 77%, and the maximum cross-sectional area of silver crystal particles appearing on the cut surface is 21 μm. 2

〔実施例５〕
銀めっき層が形成され、加熱された基材２を、メタスルホン酸スズを含有するめっき浴（スズ濃度：８ｇ／Ｌ）に３０秒間浸漬させて電気めっき処理（電流密度：１５０ｍＡ／ｄｍ2）を施し、膜厚１５ｎｍのスズめっき層を形成した以外は、実施例１と同様にしてＬＥＤ用リードフレーム（実施例５）を作製した。 Example 5
An electroplating treatment (current density: 150 mA / dm 2 ) is performed by immersing the heated base material 2 on which the silver plating layer has been formed in a plating bath (tin concentration: 8 g / L) containing tin metasulfonate for 30 seconds. Then, an LED lead frame (Example 5) was produced in the same manner as in Example 1 except that a tin plating layer having a thickness of 15 nm was formed.

〔実施例６〕
銀めっき層が形成され、加熱された基材２を、クロロニトロテトラアンミンパラジウムを含有するめっき浴（パラジウム濃度：２ｇ／Ｌ）に３０秒間浸漬させて電気めっき処理（電流密度：１００ｍＡ／ｄｍ2）を施し、膜厚１０ｎｍのパラジウムめっき層を形成した以外は、実施例１と同様にしてＬＥＤ用リードフレーム（実施例６）を作製した。 Example 6
An electroplating treatment (current density: 100 mA / dm 2 ) is performed by immersing the heated base material 2 on which the silver plating layer has been formed in a plating bath (palladium concentration: 2 g / L) containing chloronitrotetraammine palladium for 30 seconds. Then, an LED lead frame (Example 6) was produced in the same manner as in Example 1 except that a palladium plating layer having a thickness of 10 nm was formed.

〔実施例７〕
銀めっき層が形成され、加熱された基材２を、塩化ニッケルを含有するめっき浴（ニッケル濃度：６ｇ／Ｌ）に２０秒間浸漬させて電気めっき処理（電流密度：３００ｍＡ／ｄｍ2）を施し、膜厚１０ｎｍのニッケルめっき層を形成した以外は、実施例１と同様にしてＬＥＤ用リードフレーム（実施例７）を作製した。 Example 7
The base material 2 on which the silver plating layer was formed and heated was immersed in a plating bath containing nickel chloride (nickel concentration: 6 g / L) for 20 seconds to perform electroplating treatment (current density: 300 mA / dm 2 ). An LED lead frame (Example 7) was produced in the same manner as in Example 1 except that a 10 nm thick nickel plating layer was formed.

〔実施例８〕
ニッケルめっき層が形成された基材２を４００℃で２分間、リフロー炉（製品名：ＲＮ−ＣＳ，パナソニック社製）を用いて加熱した以外は、実施例７と同様にしてＬＥＤ用リードフレーム（実施例８）を作製した。 Example 8
LED lead frame as in Example 7, except that the base material 2 on which the nickel plating layer was formed was heated at 400 ° C. for 2 minutes using a reflow furnace (product name: RN-CS, manufactured by Panasonic Corporation). (Example 8) was produced.

〔比較例１〕
基材２に銀めっき層を形成した後、加熱処理を施すことなく膜厚１０ｎｍのインジウムめっき層を形成した以外は、実施例１と同様にしてＬＥＤ用リードフレーム（比較例１）を作製した。 [Comparative Example 1]
A lead frame for LED (Comparative Example 1) was produced in the same manner as in Example 1 except that a silver plating layer was formed on the substrate 2 and then an indium plating layer having a thickness of 10 nm was formed without performing heat treatment. .

かかるＬＥＤ用リードフレームについて、実施例１と同様にして測定した断面積１μｍ2以上の銀の結晶粒子の面積割合は４５％であり、切断面に現れる銀の結晶粒子の最大断面積は、２．９μｍ2であった。 With respect to the lead frame for LED, the area ratio of silver crystal particles having a cross-sectional area of 1 μm 2 or more measured in the same manner as in Example 1 is 45%, and the maximum cross-sectional area of silver crystal particles appearing on the cut surface is 2 0.9 μm 2 .

〔比較例２〕
基材２に銀めっき層を形成した後、加熱処理を施すことなく、かつインジウムめっき層を形成しない以外は、実施例１と同様にしてＬＥＤ用リードフレーム（比較例２）を作製した。 [Comparative Example 2]
An LED lead frame (Comparative Example 2) was produced in the same manner as in Example 1 except that after the silver plating layer was formed on the substrate 2, no heat treatment was performed and no indium plating layer was formed.

かかるＬＥＤ用リードフレームについて、実施例１と同様にして測定した断面積１μｍ2以上の銀の結晶粒子の面積割合は４２％であり、切断面に現れる銀の結晶粒子の最大断面積は、５．３μｍ2であった。 With respect to the lead frame for LED, the area ratio of silver crystal particles having a cross-sectional area of 1 μm 2 or more measured in the same manner as in Example 1 is 42%, and the maximum cross-sectional area of silver crystal particles appearing on the cut surface is 5 It was 3 μm 2 .

〔比較例３〕
インジウムめっき層を形成しない以外は、実施例１と同様にしてＬＥＤ用リードフレーム（比較例３）を作製した。 [Comparative Example 3]
An LED lead frame (Comparative Example 3) was produced in the same manner as in Example 1 except that the indium plating layer was not formed.

かかるＬＥＤ用リードフレームについて、実施例１と同様にして測定した断面積１μｍ2以上の銀の結晶粒子の面積割合は９４％であり、切断面に現れる銀の結晶粒子の最大断面積は、２７μｍ2であった。 With respect to the lead frame for LED, the area ratio of silver crystal particles having a cross-sectional area of 1 μm 2 or more measured in the same manner as in Example 1 is 94%, and the maximum cross-sectional area of silver crystal particles appearing on the cut surface is 27 μm. 2 .

〔比較例４〕
膜厚０．１μｍのインジウムめっき層を形成した以外は、比較例１と同様にしてＬＥＤ用リードフレーム（比較例４）を作製した。 [Comparative Example 4]
An LED lead frame (Comparative Example 4) was produced in the same manner as Comparative Example 1 except that an indium plating layer having a thickness of 0.1 μm was formed.

かかるＬＥＤ用リードフレームについて、実施例１と同様にして測定した断面積１μｍ2以上の銀の結晶粒子の面積割合は９５％であり、切断面に現れる銀の結晶粒子の最大断面積は、３８μｍ2であった。 With respect to the lead frame for LED, the area ratio of silver crystal particles having a cross-sectional area of 1 μm 2 or more measured in the same manner as in Example 1 is 95%, and the maximum cross-sectional area of silver crystal particles appearing on the cut surface is 38 μm. 2 .

〔試験例１〕反射率評価試験
上述のようにして作製したＬＥＤ用リードフレーム（実施例１〜８，比較例１〜４）について、分光光度計（島津製作所社製，ＵＶ−２５５０，ＭＰＣ−２２００）を用いて、波長４６０ｎｍの光を照射したときにおける反射率（％）を測定した（初期）。 [Test Example 1] Reflectance Evaluation Test Regarding the LED lead frames (Examples 1 to 8, Comparative Examples 1 to 4) produced as described above, a spectrophotometer (Shimadzu Corporation, UV-2550, MPC- 2200), the reflectance (%) when irradiated with light having a wavelength of 460 nm was measured (initial).

また、上記ＬＥＤ用リードフレーム（実施例１〜８，比較例１〜４）を、０．２５質量％硫化アンモニウム水溶液（液温：２５℃）に５分間浸漬させた後、同様にして波長４６０ｎｍの光を照射したときにおける反射率（％）を測定した（Ｕ−５）。   In addition, the LED lead frames (Examples 1 to 8 and Comparative Examples 1 to 4) were immersed in a 0.25 mass% ammonium sulfide aqueous solution (liquid temperature: 25 ° C.) for 5 minutes, and then the wavelength was 460 nm. The reflectance (%) when irradiated with the light was measured (U-5).

さらに、上記ＬＥＤ用リードフレーム（実施例１〜８，比較例１〜４）を、硫化水素濃度３ｐｐｍ、温度４０℃、湿度８０％の雰囲気中に１時間暴露した後、同様にして波長４６０ｎｍの光を照射したときにおける反射率（％）を測定した（ガス１Ｈ）。
上記反射率の測定結果を、表１に示す。 Further, the LED lead frames (Examples 1 to 8 and Comparative Examples 1 to 4) were exposed to an atmosphere of hydrogen sulfide concentration of 3 ppm, temperature of 40 ° C. and humidity of 80% for 1 hour, and the wavelength of 460 nm was similarly obtained. The reflectance (%) when irradiated with light was measured (gas 1H).
Table 1 shows the measurement results of the reflectance.

Figure 0006015231
Figure 0006015231

表１に示すように、実施例１〜８のＬＥＤ用リードフレームにおいては、初期反射率が優れているとともに、腐食試験後の反射率の低下が顕著に抑制されていることが確認された。一方、比較例１〜３のＬＥＤ用リードフレームにおいては、初期反射率は実施例１〜８と略同等であると評価することができるものの、腐食試験後の反射率、特に硫化アンモニウム水溶液に浸漬させた後の反射率が著しく低下していることが確認された。比較例４のＬＥＤ用リードフレームにおいては、腐食試験後の反射率の低下はほとんど確認されなかったが、銀めっき層の全面にインジウムめっき層が形成されていることで、初期反射率が低下してしまうことが確認された。このように、実施例１〜７のＬＥＤ用リードフレームのように、銀めっき層を形成した後に加熱し、銀めっき層の一部が露出するようにしてインジウムめっき層、スズめっき層、パラジウムめっき層又はニッケルめっき層を形成することで、製造初期における反射率を向上させるとともに、硫化水素等の腐食性ガスに対する耐性をも向上させることができると考えられる。特に、実施例８のＬＥＤ用リードフレームのように被覆層を構成する金属としてニッケルを選択した場合、銀めっき層の一部が露出するようにしてニッケルめっき層を形成した後さらに加熱することで、硫化水素等の腐食性ガスに対する耐性をより向上させることができると考えられる。   As shown in Table 1, in the LED lead frames of Examples 1 to 8, it was confirmed that the initial reflectance was excellent and the decrease in the reflectance after the corrosion test was remarkably suppressed. On the other hand, in the LED lead frames of Comparative Examples 1 to 3, although the initial reflectance can be evaluated to be substantially the same as that of Examples 1 to 8, the reflectance after the corrosion test, particularly immersed in an aqueous solution of ammonium sulfide. It was confirmed that the reflectivity after being reduced significantly. In the LED lead frame of Comparative Example 4, almost no decrease in reflectivity after the corrosion test was confirmed, but the initial reflectivity decreased due to the formation of the indium plating layer on the entire surface of the silver plating layer. It was confirmed that. Thus, like the LED lead frames of Examples 1 to 7, heating was performed after the silver plating layer was formed, and an indium plating layer, a tin plating layer, and a palladium plating were made so that a part of the silver plating layer was exposed. By forming the layer or the nickel plating layer, it is considered that the reflectance in the initial stage of production can be improved and the resistance to corrosive gases such as hydrogen sulfide can be improved. In particular, when nickel is selected as the metal constituting the coating layer as in the LED lead frame of Example 8, the nickel plating layer is formed so that a part of the silver plating layer is exposed, and further heated. It is considered that the resistance to corrosive gases such as hydrogen sulfide can be further improved.

また、実施例１〜８及び比較例１のＬＥＤ用リードフレームの基材の銀めっき層及びインジウムめっき層が形成された面をＳＥＭ写真にて確認したところ、実施例１〜８のＬＥＤ用リードフレームにおいては、銀めっき層を構成する銀の結晶粒界を選択的に被覆するようにしてインジウムめっき層、スズめっき層、パラジウムめっき層又はニッケルめっき層が形成されていることが確認された。一方、比較例１のＬＥＤ用リードフレームにおいては、銀めっき層が形成された後に所定の加熱処理が施されていないため、銀めっき層における結晶粒界が実施例１〜８のＬＥＤ用リードフレームに比して多く、それらの結晶粒界がインジウムめっき層により十分に被覆されていないことが確認された。このことから、基材２上に銀めっき層（反射層３）を形成した後に加熱処理を施すことで、銀めっき層（反射層３）における銀（又は銀合金）の結晶粒界を少なくすることができるため、その上に形成されるインジウムめっき層、スズめっき層、パラジウムめっき層又はニッケルめっき層（被覆層４）の膜厚が薄くても、腐食性ガス等に対する十分な耐性が得られる程度にインジウムめっき層、スズめっき層、パラジウムめっき層又はニッケルめっき層（被覆層４）を形成することができるものと考えられる。   Moreover, when the surface in which the silver plating layer and indium plating layer of the base material of LED lead frame of Examples 1-8 and Comparative Example 1 were formed was confirmed with the SEM photograph, the lead for LEDs of Examples 1-8 In the frame, it was confirmed that an indium plating layer, a tin plating layer, a palladium plating layer, or a nickel plating layer was formed so as to selectively cover the silver crystal grain boundaries constituting the silver plating layer. On the other hand, in the LED lead frame of Comparative Example 1, since the predetermined heat treatment is not performed after the silver plating layer is formed, the crystal grain boundaries in the silver plating layer are the LED lead frames of Examples 1 to 8. It was confirmed that the crystal grain boundaries were not sufficiently covered with the indium plating layer. From this, the crystal grain boundary of silver (or silver alloy) in the silver plating layer (reflection layer 3) is reduced by performing heat treatment after forming the silver plating layer (reflection layer 3) on the substrate 2. Therefore, even if the thickness of the indium plating layer, tin plating layer, palladium plating layer or nickel plating layer (coating layer 4) formed thereon is thin, sufficient resistance to corrosive gas or the like can be obtained. It is considered that an indium plating layer, a tin plating layer, a palladium plating layer, or a nickel plating layer (coating layer 4) can be formed to the extent.

〔試験例２〕ワイヤーボンディング性評価試験
上記ＬＥＤ用リードフレーム（実施例１〜８，比較例１〜４）の第１リード部２１にボンディングワイヤをボンディングする第１ボンディング処理及び第２リード部２２にボンディングワイヤをボンディングする第２ボンディング処理からなるボンディング処理を、ワイヤーボンダー（ＨＷ２７Ｕ−ＨＦ，パナソニックファクトリーソリューションズ社製）を用いて２０回連続して行うことができるか否かについて試験した。なお、第１ボンディング処理及び第２ボンディング処理の処理条件を表２に示す。 [Test Example 2] Wire Bonding Evaluation Test A first bonding process and a second lead part 22 for bonding a bonding wire to the first lead part 21 of the LED lead frame (Examples 1 to 8, Comparative Examples 1 to 4). It was tested whether or not the bonding process consisting of the second bonding process for bonding the bonding wire can be continuously performed 20 times using a wire bonder (HW27U-HF, manufactured by Panasonic Factory Solutions). Table 2 shows the processing conditions of the first bonding process and the second bonding process.

また、このようにしてボンディングされたボンディングワイヤについて、ボンドテスター（万能型ボンドテスター４０００，ＤＡＧＥ社製）を用いてプル試験を行った。これらの試験の結果を表３に示す。   Moreover, the pull test was done about the bonding wire bonded in this way using the bond tester (universal type bond tester 4000, the product made from DAGE). The results of these tests are shown in Table 3.

なお、表３において、「連続性」と表記するものは、上記ワイヤーボンダーを用いて２０回連続ワイヤーボンディング処理を行うことができた場合を「○」と評価し、少なくとも１回はワイヤーボンディング処理を行うことができなかった場合を「×」と評価した。また、表３において「強度」と表記するものは、上記ボンドテスターを用いて測定されたボンディングワイヤの引張強度が４ｇ以上のものを「○」と評価し、４ｇ未満のものを「×」と評価した。   In Table 3, “continuity” is described as “◯” when 20 times of continuous wire bonding process can be performed using the wire bonder, and at least one time of wire bonding process. The case where it was not possible to evaluate was evaluated as “x”. In Table 3, “strength” is expressed as “◯” when the bonding wire measured using the above bond tester has a tensile strength of 4 g or more as “◯”, and less than 4 g as “x”. evaluated.

Figure 0006015231
Figure 0006015231

〔試験例３〕はんだ濡れ性評価試験
第１の溝部５、第２の溝部６及び貫通スリット７を形成しない以外は、上記ＬＥＤ用リードフレーム（実施例１〜８，比較例１〜４）のそれぞれと同様にして作製した各試験片（１３ｍｍ×３ｍｍ）について、はんだ濡れ性試験装置（製品名：ＳＡＴ−５２００，レスカ社製）を用いて、下記の条件により、はんだ濡れ性評価試験を行った。なお、はんだ濡れ性評価試験は、メニスコグラフ法を用いてゼロクロスタイム（秒）を測定することにより行った。結果を表３にあわせて示す。 [Test Example 3] Solder wettability evaluation test The LED lead frames (Examples 1 to 8 and Comparative Examples 1 to 4) except that the first groove part 5, the second groove part 6 and the through slit 7 are not formed. Each test piece (13 mm × 3 mm) produced in the same manner as above was subjected to a solder wettability evaluation test under the following conditions using a solder wettability tester (product name: SAT-5200, manufactured by Reska). It was. The solder wettability evaluation test was performed by measuring the zero cross time (seconds) using the meniscograph method. The results are shown in Table 3.

＜試験条件＞
はんだ：鉛フリーはんだ（はんだ組成：Ｓｎ９６．５％，Ａｇ３％，Ｃｕ０．５％；製品名：エコソルダーソリューション Ｍ７０５，千住金属工業社製）
フラックス：ソルボンドＲ１００−４０（日本アルファメタルズ社製）
はんだ温度：２４０℃
浸漬時間：１０秒
浸漬深さ：２ｍｍ
速度：２ｍｍ／ｓｅｃ <Test conditions>
Solder: Lead-free solder (Solder composition: Sn 96.5%, Ag 3%, Cu 0.5%; Product name: Eco Solder Solution M705, manufactured by Senju Metal Industry Co., Ltd.)
Flux: Solbond R100-40 (Nippon Alpha Metals)
Solder temperature: 240 ° C
Immersion time: 10 seconds Immersion depth: 2 mm
Speed: 2mm / sec

Figure 0006015231
Figure 0006015231

表３に示すように、実施例１〜８のＬＥＤ用リードフレームは、ワイヤーボンディング性及びはんだ濡れ性においても優れていることが確認された。そのため、ＬＥＤ用リードフレームの基材の裏面側にインジウム、スズ、パラジウム又はニッケルをめっきすることも可能であり、それにより、基材の腐食を防止したり、基材の裏面側の平滑性を向上させたりすることができると考えられる。   As shown in Table 3, it was confirmed that the LED lead frames of Examples 1 to 8 were excellent in wire bonding property and solder wettability. Therefore, it is also possible to plate indium, tin, palladium or nickel on the back side of the base material of the LED lead frame, thereby preventing corrosion of the base material or smoothing the back side of the base material. It is thought that it can be improved.

〔試験例４〕長期耐久性試験
実施例１、実施例５〜８、比較例２及び比較例３のＬＥＤ用リードフレームを１５０℃の温度雰囲気下に所定の期間（１０００ｈ）放置した後、分光光度計（島津製作所社製，ＵＶ−２５５０，ＭＰＣ−２２００）を用いて、波長４６０ｎｍの光を照射したときにおける反射率（％）を測定した。結果を表４に示す。 [Test Example 4] Long-term durability test The LED lead frames of Examples 1, 5 to 8, Comparative Example 2 and Comparative Example 3 were allowed to stand in a temperature atmosphere of 150 ° C. for a predetermined period (1000 hours), followed by spectroscopy. Using a photometer (manufactured by Shimadzu Corporation, UV-2550, MPC-2200), the reflectance (%) when irradiated with light having a wavelength of 460 nm was measured. The results are shown in Table 4.

Figure 0006015231
Figure 0006015231

表４に示すように、実施例１及び実施例５〜８のＬＥＤ用リードフレームは、比較例２及び３のＬＥＤ用リードフレームに比して反射率の低下を抑制し得ることが確認された。比較例２及び３のＬＥＤ用リードフレームにおいては、反射層３上に被覆層４が形成されていないことで、基材からの銅のパイルアップにより反射率が低下したものと推察される。一方、実施例１及び実施例５〜８のＬＥＤ用リードフレームにおいては、反射層４上の被覆層４により基材からの銅のパイルアップが抑制され、反射率の低下を抑制することができたものと推察される。   As shown in Table 4, it was confirmed that the LED lead frames of Example 1 and Examples 5 to 8 can suppress a decrease in reflectance as compared with the LED lead frames of Comparative Examples 2 and 3. . In the LED lead frames of Comparative Examples 2 and 3, the coating layer 4 is not formed on the reflective layer 3, so that it is presumed that the reflectivity has decreased due to copper pileup from the base material. On the other hand, in the LED lead frames of Example 1 and Examples 5 to 8, the coating layer 4 on the reflective layer 4 suppresses copper pileup from the base material, and can suppress a decrease in reflectance. Inferred.

本発明は、ＬＥＤ素子を利用する種々の半導体装置の製造に有用である。   The present invention is useful for manufacturing various semiconductor devices using LED elements.

１…ＬＥＤ用リードフレーム（ＬＥＤ素子搭載用基板）
２…基材
３…反射層
３１…第１の反射層
３２…第２の反射層
３１ｅ，３２ｅ…縁部
４…被覆層
７…貫通スリット
１０…半導体装置
１１…樹脂製リフレクタ（リフレクタ部）
１２…ＬＥＤ素子
１３…封止部
ＭＡ…搭載領域 1 ... LED lead frame (LED element mounting board)
DESCRIPTION OF SYMBOLS 2 ... Base material 3 ... Reflective layer 31 ... 1st reflective layer 32 ... 2nd reflective layer 31e, 32e ... Edge part 4 ... Cover layer 7 ... Through slit 10 ... Semiconductor device 11 ... Resin-made reflector (reflector part)
12 ... LED element 13 ... sealing part MA ... mounting area

Claims (18)

ＬＥＤ素子を搭載するために用いられる基板であって、
基材と、
前記基材における前記ＬＥＤ素子を搭載するための搭載領域上に少なくとも設けられてなる、銀又は銀合金を含む反射層と、
前記搭載領域上の反射層の一部が露出するように前記反射層に含まれる銀又は銀合金の結晶粒界の一部を選択的に被覆してなる、前記銀又は銀合金よりも耐食性の高い、銀又は銀合金以外の金属を含有する被覆層と
を備え、
前記反射層の厚さ方向所定の断面の全面積の７０％以上が、断面積１μｍ2以上の前記銀又は銀合金の結晶粒子で占められていることを特徴とするＬＥＤ素子搭載用基板。 A substrate used for mounting an LED element,
A substrate;
A reflective layer containing silver or a silver alloy, which is provided at least on a mounting region for mounting the LED element in the substrate;
A part of the grain boundary of silver or silver alloy contained in the reflective layer is selectively covered so that a part of the reflective layer on the mounting region is exposed , and is more corrosion resistant than the silver or silver alloy. And a coating layer containing a metal other than silver or silver alloy,
A substrate for mounting an LED element, wherein 70% or more of the total area of a predetermined cross section in the thickness direction of the reflective layer is occupied by crystal grains of the silver or silver alloy having a cross-sectional area of 1 μm 2 or more. 前記反射層の厚さ方向所定の断面において、当該反射層の厚さの二乗以上の断面積を有する前記銀又は銀合金の結晶粒子が少なくとも１個存在することを特徴とする請求項１に記載のＬＥＤ素子搭載用基板。   2. The silver or silver alloy crystal particle having a cross-sectional area equal to or larger than a square of the thickness of the reflective layer in a predetermined cross section in the thickness direction of the reflective layer. LED element mounting board. 前記被覆層の厚さが、５〜５０ｎｍであることを特徴とする請求項１又は２に記載のＬＥＤ素子搭載用基板。 The board | substrate for LED element mounting of Claim 1 or 2 whose thickness of the said coating layer is 5-50 nm. 前記被覆層に含まれる前記金属が、インジウム、ロジウム、スズ、パラジウム及びニッケル、並びにそれらのうちの少なくとも１種を含む合金からなる群より選択される少なくとも１種であることを特徴とする請求項１〜３のいずれかに記載のＬＥＤ素子搭載用基板。 The metal contained in the coating layer is at least one selected from the group consisting of indium, rhodium, tin, palladium and nickel, and an alloy containing at least one of them. The board | substrate for LED element mounting in any one of 1-3 . 前記搭載領域は、前記基材上にマトリックス状に複数配列されていることを特徴とする請求項１〜４のいずれかに記載のＬＥＤ素子搭載用基板。 The mounting region, LED device mounting board according to any one of claims 1 to 4, characterized in that it is arrayed in a matrix on the substrate. 前記搭載領域の周囲を取り囲むリフレクタ部をさらに備えることを特徴とする請求項１〜５のいずれかに記載のＬＥＤ素子搭載用基板。 LED device mounting board according to any one of claims 1 to 5, further comprising a reflector portion which surrounds the periphery of the mounting region. 前記基材は、銅を含む基材であることを特徴とする請求項１〜６のいずれかに記載のＬＥＤ素子搭載用基板。 The said base material is a base material containing copper, The board | substrate for LED element mounting in any one of Claims 1-6 characterized by the above-mentioned. 前記基材と前記反射層との間に、銅を含む下地層を備えることを特徴とする請求項１〜７のいずれかに記載のＬＥＤ素子搭載用基板。 The LED element mounting substrate according to any one of claims 1 to 7 , further comprising a base layer containing copper between the base material and the reflective layer. 請求項１〜８のいずれかに記載のＬＥＤ素子搭載用基板と、
前記搭載領域上に搭載されてなるＬＥＤ素子と、
前記ＬＥＤ素子を封止する封止部と
を備えることを特徴とする半導体装置。 The LED element mounting substrate according to any one of claims 1 to 8 ,
An LED element mounted on the mounting area;
A semiconductor device comprising: a sealing portion that seals the LED element. 波長４００〜７００ｎｍの光を発することを特徴とする請求項９に記載の半導体装置。 The semiconductor device according to claim 9 , which emits light having a wavelength of 400 to 700 nm. ＬＥＤ素子を搭載するための基板を製造する方法であって、
銀又は銀合金を含有する反射層が前記ＬＥＤ素子を搭載するための搭載領域上に少なくとも設けられてなる基材を加熱する加熱工程と、
加熱後の前記基材の反射層上に、前記反射層の一部が露出するように、かつ前記反射層に含まれる前記銀又は銀合金の結晶粒界の少なくとも一部が被覆されるように、前記銀又は銀合金よりも耐食性の高い金属を含有する被覆層を形成する被覆層形成工程と
を有し、
前記加熱工程において、加熱後の前記反射層の厚さ方向所定の断面の全面積の７０％以上が、断面積１μｍ 2 以上の前記銀又は銀合金の結晶粒子で占められるように前記基材を加熱することを特徴とするＬＥＤ素子搭載用基板の製造方法。 A method of manufacturing a substrate for mounting an LED element,
A heating step of heating a base material in which a reflective layer containing silver or a silver alloy is provided at least on a mounting region for mounting the LED element;
On the reflective layer of the substrate after heating, a part of the reflective layer is exposed and at least a part of the crystal grain boundary of the silver or silver alloy contained in the reflective layer is coated. than said silver or silver alloy possess a covering layer forming step of forming a coating layer containing a high corrosion resistant metal,
In the heating step, the base material is so arranged that 70% or more of the total area of the predetermined cross section in the thickness direction of the reflective layer after heating is occupied by crystal grains of the silver or silver alloy having a cross-sectional area of 1 μm 2 or more. The manufacturing method of the board | substrate for LED element mounting characterized by heating . 前記加熱工程において、加熱後の前記反射層の厚さ方向所定の断面において、当該反射層の厚さの二乗以上の断面積を有する前記銀又は銀合金の結晶粒子が少なくとも１個存在するように前記基材を加熱することを特徴とする請求項１１に記載のＬＥＤ素子搭載用基板の製造方法。 In the heating step, at a predetermined cross section in the thickness direction of the reflective layer after heating, at least one crystal particle of the silver or silver alloy having a cross-sectional area equal to or larger than the square of the thickness of the reflective layer is present. LED device manufacturing method of packaging board according to claim 1 1, characterized by heating the substrate. 前記加熱工程において、前記基材を２００〜５００℃で加熱することを特徴とする請求項１１又は１２に記載のＬＥＤ素子搭載用基板の製造方法。 The method for manufacturing an LED element mounting substrate according to claim 11 or 12 , wherein, in the heating step, the base material is heated at 200 to 500 ° C. 前記加熱工程において、前記基材を１〜１０分間加熱することを特徴とする請求項１１〜１３のいずれかに記載のＬＥＤ素子搭載用基板の製造方法。 In the heating step, LED device manufacturing method of packaging board according to any one of claims 1 1 to 1 3, characterized by heating the substrate 1 to 10 minutes. 前記被覆層形成工程において、膜厚５〜５０ｎｍの前記被覆層を前記反射層上に形成することを特徴とする請求項１１〜１４のいずれかに記載のＬＥＤ素子搭載用基板の製造方法。 In the coating layer forming step, the manufacturing method of the LED device mounting board according to any one of claims 1 1 to 1 4, characterized by forming said coating layer having a thickness of 5~50nm on the reflective layer . 前記被覆層を形成した後に、前記搭載領域の周囲を取り囲むリフレクタ部を形成するリフレクタ部形成工程をさらに有することを特徴とする請求項１１〜１５のいずれかに記載のＬＥＤ素子搭載用基板の製造方法。 The LED element mounting substrate according to any one of claims 1 to 15 , further comprising a reflector portion forming step of forming a reflector portion surrounding the periphery of the mounting region after forming the covering layer. Manufacturing method. 前記基材は、銅を含む基材であることを特徴とする請求項１１〜１６のいずれかに記載のＬＥＤ素子搭載用基板の製造方法。 The substrate of claim 1 1 to 1 6 or LED device manufacturing method of packaging board according to the which is a substrate comprising copper. 前記基材上に、銅を含む下地層を形成する下地層形成工程をさらに有することを特徴とする請求項１１〜１７のいずれかに記載のＬＥＤ素子搭載用基板の製造方法。 The method for manufacturing a substrate for mounting an LED element according to any one of claims 1 to 17 , further comprising a base layer forming step of forming a base layer containing copper on the base material.
JP2012182107A 2011-08-26 2012-08-21 LED element mounting substrate, method for manufacturing the same, and semiconductor device using the LED element mounting substrate Expired - Fee Related JP6015231B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012182107A JP6015231B2 (en) 2011-08-26 2012-08-21 LED element mounting substrate, method for manufacturing the same, and semiconductor device using the LED element mounting substrate

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011184665 2011-08-26
JP2011184665 2011-08-26
JP2011275369 2011-12-16
JP2011275369 2011-12-16
JP2012182107A JP6015231B2 (en) 2011-08-26 2012-08-21 LED element mounting substrate, method for manufacturing the same, and semiconductor device using the LED element mounting substrate

Publications (2)

Publication Number Publication Date
JP2013145862A JP2013145862A (en) 2013-07-25
JP6015231B2 true JP6015231B2 (en) 2016-10-26

Family

ID=49041497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012182107A Expired - Fee Related JP6015231B2 (en) 2011-08-26 2012-08-21 LED element mounting substrate, method for manufacturing the same, and semiconductor device using the LED element mounting substrate

Country Status (1)

Country Link
JP (1) JP6015231B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6255825B2 (en) * 2013-09-13 2018-01-10 株式会社カネカ Light emitting element mounting lead frame, light emitting element mounting resin molding, and surface mounting light emitting device
JP6448986B2 (en) * 2014-10-31 2019-01-09 Ｓｈマテリアル株式会社 Lead frame manufacturing method
KR102641336B1 (en) * 2017-09-05 2024-02-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device package
JP7174240B2 (en) 2018-11-30 2022-11-17 日亜化学工業株式会社 Method for manufacturing light emitting device
JP6947988B2 (en) 2019-01-28 2021-10-13 日亜化学工業株式会社 Manufacturing method of light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2453491A4 (en) * 2009-07-10 2014-01-08 Furukawa Electric Co Ltd Lead frame for optical semiconductor device, manufacturing method of lead frame for optical semiconductor device, and optical semiconductor device
JP5612355B2 (en) * 2009-07-15 2014-10-22 株式会社Ｋａｎｚａｃｃ Plating structure and method of manufacturing electrical material

Also Published As

Publication number Publication date
JP2013145862A (en) 2013-07-25

Similar Documents

Publication Publication Date Title
TWI557933B (en) A manufacturing method of a wire frame or a substrate for a light emitting diode, a semiconductor device, and a wire frame or a substrate for a light emitting diode
JP4897981B2 (en) Lead frame for optical semiconductor device, manufacturing method thereof, and optical semiconductor device
KR101485226B1 (en) Lead frame for optical semiconductor device, manufacturing method of lead frame for optical semiconductor device, and optical semiconductor device
JP6015231B2 (en) LED element mounting substrate, method for manufacturing the same, and semiconductor device using the LED element mounting substrate
JP2013236005A (en) Lead frame for led and semiconductor device using the same
JP2013197471A (en) Substrate for led, manufacturing method of the same, and semiconductor device
JP5578960B2 (en) Lead frame for optical semiconductor device and manufacturing method thereof
JP5970922B2 (en) LED lead frame and optical semiconductor device using the same
JP5978705B2 (en) LED element mounting substrate, method for manufacturing the same, and semiconductor device using the LED element mounting substrate
JP2017092500A (en) Lead frame for led, optical semiconductor device, and method of manufacturing lead frame for led
JP2022168010A (en) Metal material for optical semiconductor device, method of manufacturing the same, and optical semiconductor device using the same
JP2004241766A (en) Device
JP7011142B2 (en) Manufacturing method of light emitting device, package for light emitting device and light emitting device
JP6685112B2 (en) Lead frame, lead frame package, and manufacturing method thereof
JP2014192310A (en) Lead frame for led element and lead frame substrate for led element
JP6094695B2 (en) Manufacturing method of LED lead frame
JP2010206034A (en) Lead frame for optical semiconductor device, package for the optical semiconductor device, the optical semiconductor device, production method of lead frame for optical semiconductor device, production method of package for the optical semiconductor device, and production method of the optical semiconductor device
JP5736770B2 (en) LED substrate, method of manufacturing the same, and semiconductor device
JP5767521B2 (en) Lead frame for optical semiconductor device and manufacturing method thereof
JP7339566B2 (en) METHOD FOR MANUFACTURING METAL STRUCTURE FOR OPTO-SEMICONDUCTOR DEVICE, PACKAGE, AND SOLUTION CONTAINING POLYALLYLAMINE POLYMER
JP6206568B2 (en) Semiconductor device
JP2012099555A (en) Light-emitting device for backlight
JP2012134435A (en) Light-emitting device for back light
JP6250749B2 (en) LED substrate, method of manufacturing the same, and semiconductor device
JP2012156409A (en) Light-emitting device for backlight

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6015231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees