JP6002649B2

JP6002649B2 - Image processing device

Info

Publication number: JP6002649B2
Application number: JP2013206261A
Authority: JP
Inventors: 篤志西田
Original assignee: Kyocera Document Solutions Inc
Current assignee: Kyocera Document Solutions Inc
Priority date: 2013-10-01
Filing date: 2013-10-01
Publication date: 2016-10-05
Anticipated expiration: 2033-10-01
Also published as: JP2015069619A

Description

本発明は、ディスクリプターを用いた画像データの処理に関する。 The present invention relates to processing of image data using a descriptor.

画像データ(例えば、原稿をスキャナーで読み取ることによって得られた画像データ)をメインメモリーに格納する時、画像データが大きければ、連続するアドレスの記憶領域を必ずしも確保できない。そこで、画像データを複数に分けて、アドレスが不連続な記憶領域に格納することにより、メモリー空間を効率的に利用している。この場合、アドレスが不連続な記憶領域に格納されたデータをつなげて元の画像データに戻すことができるように、ディスクリプターが用いられる(例えば、特許文献１参照)。 When image data (for example, image data obtained by reading a document with a scanner) is stored in the main memory, if the image data is large, a storage area of continuous addresses cannot be secured. Therefore, the memory space is efficiently used by dividing the image data into a plurality of pieces and storing them in a storage area where the addresses are discontinuous. In this case, a descriptor is used so that data stored in storage areas with discontinuous addresses can be connected and restored to the original image data (see, for example, Patent Document 1).

メモリー空間を効率的に利用するために、一つの画像データに対してディスクリプターが大量(例えば数千)に割り当てられる。目的となるディスクリプターへのアクセス時間を短くできれば、画像データを効率的に処理(例えばメインメモリーに格納された各画素のデータへのアクセス時間の短縮)することができる。 In order to efficiently use the memory space, a large number (for example, thousands) of descriptors are assigned to one image data. If the access time to the target descriptor can be shortened, the image data can be processed efficiently (for example, the access time to the data of each pixel stored in the main memory).

そこで、次の技術が提案されている(例えば、特許文献２参照)。複数のブロックディスクリプターが、主走査方向及び副走査方向に並ぶ複数のブロック領域のそれぞれに割り当てられている。複数のバンドディスクリプターが、副走査方向に並ぶ複数のバンド領域にそれぞれ割り当てられている。ブロックディスクリプターとバンドディスクリプターとを組み合わせることにより、目的となるバンドディスクリプターへのアクセス時間を短くすることを可能にしている。 Therefore, the following technique has been proposed (see, for example, Patent Document 2). A plurality of block descriptors are assigned to each of a plurality of block areas arranged in the main scanning direction and the sub-scanning direction. A plurality of band descriptors are respectively assigned to a plurality of band regions arranged in the sub-scanning direction. By combining the block descriptor and the band descriptor, it is possible to shorten the access time to the target band descriptor.

特開２００５−２５０９９６号公報(段落００２３〜段落００２６、図２、図３)Japanese Patent Laying-Open No. 2005-250996 (paragraphs 0023 to 0026, FIGS. 2 and 3) 特開２０１１−２４８４４７号公報(要約)JP 2011-248447 A (summary)

複数のブロックディスクリプターは、それぞれ、割り当てられたブロック領域の先頭画素について、主走査方向及び副走査方向の座標値、並びに、割り当てられたブロック領域について、主走査方向及び副走査方向の画素数の情報を含む。これらの情報は、ブロックディスクリプターどうしにおいて重複しており、冗長になっていた。 The plurality of block descriptors each have coordinate values in the main scanning direction and sub-scanning direction for the first pixel of the allocated block area, and the number of pixels in the main scanning direction and sub-scanning direction for the allocated block area. Contains information. These pieces of information are duplicated between the block descriptors and are redundant.

本発明は、ブロックディスクリプターとバンドディスクリプターとを用いて画像データを処理する場合に、ディスクリプターのサイズを小さくできる画像処理装置を提供することを目的とする。 An object of the present invention is to provide an image processing apparatus capable of reducing the size of a descriptor when image data is processed using a block descriptor and a band descriptor.

上記目的を達成する本発明に係る画像処理装置は、主走査方向にｍ個、副走査方向にｎ個のブロック領域が並ぶｍ×ｎ個の前記ブロック領域と、前記ブロック領域よりも画素数が主走査方向で多いバンド領域が副走査方向に並ぶ複数の前記バンド領域と、を用いて画像データを処理する画像処理装置であって、メインメモリーと、前記メインメモリーに格納する画像データについて、複数の前記バンド領域のそれぞれに対応する複数のバンド領域データに分けて処理をする処理部であって、前記バンド領域データを複数の分割データに分割して前記メインメモリーにアドレスを異ならせて格納する処理を、複数の前記バンド領域データのそれぞれについて実行する分割処理部と、複数の前記バンド領域のそれぞれに割り当てられた複数のバンドディスクリプターを処理する処理部であって、前記メインメモリーに前記画像データが格納される際に、前記バンド領域データに対応する前記バンド領域に割り当てられた前記バンドディスクリプターに対して、複数の前記分割データのそれぞれの先頭画素のデータの前記メインメモリー上のアドレス及び複数の前記分割データのそれぞれの画素数を示す分割データ情報を加えて前記メインメモリーに格納する処理を、複数の前記バンドディスクリプターのそれぞれにおいて実行するバンドディスクリプター処理部と、を備え、複数の前記バンドディスクリプターは、順番付けられており、前記メインメモリーに格納された複数の前記バンドディスクリプターのそれぞれは、次の順番のバンドディスクリプターの前記メインメモリー上のアドレスの情報を含み、前記ブロック領域の先頭画素を含む前記バンド領域に割り当てられた前記バンドディスクリプターの前記メインメモリー上のアドレスを、バンドディスクリプター関係付けアドレスとし、さらに、前記ブロック領域の先頭画素の主走査方向の座標値及び前記ブロック領域の主走査方向の画素数が共通する前記ブロック領域に対して設けられ、主走査方向において共通する前記座標値及び前記画素数の情報を含むｍ個の主走査方向ディスクリプターと、前記ブロック領域の先頭画素の副走査方向の座標値及び前記ブロック領域の副走査方向の画素数が共通する前記ブロック領域に対して設けられ、副走査方向において共通する前記座標値及び前記画素数、並びに、前記バンドディスクリプター関係付けアドレスの情報を含むｎ個の副走査方向ディスクリプターと、について、前記メインメモリーに前記画像データが格納される際に、予め定められた記憶領域に格納する主・副走査方向ディスクリプター処理部と、前記記憶領域に格納されたｍ個の前記主走査方向ディスクリプターと、ｎ個の前記副走査方向ディスクリプターと、を組み合わせて、ｍ×ｎ個の前記ブロック領域の任意のブロック領域に割り当てられたブロックディスクリプターを生成するブロックディスクリプター生成部と、を備える。 An image processing apparatus according to the present invention that achieves the above object includes m × n block areas in which m block areas are arranged in the main scanning direction and n block areas are arranged in the sub scanning direction, and the number of pixels is larger than that of the block areas. An image processing apparatus that processes image data using a plurality of band regions in which a large number of band regions in the main scanning direction are arranged in the sub-scanning direction, wherein a plurality of image data stored in the main memory are stored in the main memory. A processing unit that divides the data into a plurality of band region data corresponding to each of the band regions, divides the band region data into a plurality of divided data, and stores the data in the main memory with different addresses. A division processing unit that executes processing for each of the plurality of band region data, and a plurality of bands assigned to each of the plurality of band regions. A processing unit for processing a descriptor, wherein when the image data is stored in the main memory, a plurality of the band descriptors assigned to the band region corresponding to the band region data A plurality of band descriptors including a process of adding to the main memory an address on the main memory of the data of the first pixel of each of the divided data and dividing data information indicating the number of pixels of each of the plurality of divided data Each of the plurality of band descriptors is ordered, and each of the plurality of band descriptors stored in the main memory is in the following order: Add the band descriptor on the main memory An address on the main memory of the band descriptor assigned to the band area including the head pixel of the block area is a band descriptor-related address, and further, the head pixel of the block area Are provided for the block region having the same coordinate value in the main scanning direction and the number of pixels in the main scanning direction of the block region, and include m pieces of information including the coordinate value and the number of pixels common in the main scanning direction. The main scanning direction descriptor, the coordinate value in the sub-scanning direction of the first pixel of the block region, and the number of pixels in the sub-scanning direction of the block region are provided for the block region, and the common in the sub-scanning direction. Contains information on coordinate values, the number of pixels, and the band descriptor association address A main / sub-scanning direction descriptor processing unit that stores in a predetermined storage area when the image data is stored in the main memory, and the sub-scanning direction descriptor, and stores in the storage area A block descriptor assigned to an arbitrary block area of the m × n block areas is generated by combining the m main scanning direction descriptors and the n sub-scanning direction descriptors. A block descriptor generation unit.

本発明に係る画像処理装置では、ｍ個の主走査方向ディスクリプターとｎ個の副走査方向ディスクリプターとを組み合わせて、ｍ×ｎ個のブロック領域の任意のブロック領域に割り当てられたブロックディスクリプターを生成する。従って、ｍ×ｎ個のブロックディスクリプターを予め用意する必要がないので、ディスクリプターのサイズ(データの量)を小さくすることができる。 In the image processing apparatus according to the present invention, a block descriptor assigned to an arbitrary block area of m × n block areas by combining m main scanning direction descriptors and n sub-scanning direction descriptors. Is generated. Accordingly, since it is not necessary to prepare m × n block descriptors in advance, the descriptor size (data amount) can be reduced.

ブロックディスクリプターを構成する副走査方向ディスクリプターは、バンドディスクリプター関係付けアドレスの情報を含む。したがって、ブロック領域の先頭の画素を含むバンド領域に割り当てられたバンドディスクリプターのアドレスを、そのブロック領域に割り当てられたブロックディスクリプターから知ることができる。 The sub-scanning direction descriptor constituting the block descriptor includes information on a band descriptor association address. Therefore, the address of the band descriptor assigned to the band area including the first pixel of the block area can be known from the block descriptor assigned to the block area.

メインメモリーに格納されている複数のバンドディスクリプターのそれぞれは、次の順番のバンドディスクリプターのメインメモリー上のアドレスの情報を含むので、ブロックディスクリプターを利用しなくても目的となるバンドディスクリプターへアクセスできる。しかし、この場合は１番目のバンドディスクリプターから順番にバンドディスクリプターを検索しなければならない。本発明によればブロックディスクリプターを利用することにより、途中のバンドディスクリプターから検索を開始して目的となるバンドディスクリプターへアクセスすることができる。したがって、バンドディスクリプターへのアクセス時間を短くすることが可能となる。 Each of the plurality of band descriptors stored in the main memory includes the address information on the main memory of the next band descriptor, so that the target band descriptor can be obtained without using the block descriptor. Access to. However, in this case, the band descriptors must be searched in order from the first band descriptor. According to the present invention, by using a block descriptor, it is possible to start a search from an intermediate band descriptor and access a target band descriptor. Therefore, the access time to the band descriptor can be shortened.

上記構成において、前記分割処理部、前記バンドディスクリプター処理部、前記ブロックディスクリプター生成部、並びに、ｍ個の前記主走査方向ディスクリプター及びｎ個の前記副走査方向ディスクリプターが格納されているＳＲＡＭを含むＡＳＩＣと、前記ＡＳＩＣと前記メインメモリーとを接続するバスと、を備え、前記記憶領域は、前記ＳＲＡＭであり、前記ブロックディスクリプター生成部は、前記ＳＲＡＭに格納されているｍ個の前記主走査方向ディスクリプターのそれぞれのアドレスとｎ個の前記副走査方向ディスクリプターのそれぞれのアドレスを保持し、前記ＳＲＡＭから前記主走査方向ディスクリプターと前記副走査方向ディスクリプターとを読み出して、ｍ×ｎ個の前記ブロック領域の任意のブロック領域に割り当てられた前記ブロックディスクリプターを生成する。 In the above configuration, the division processing unit, the band descriptor processing unit, the block descriptor generation unit, and an SRAM in which m main scanning direction descriptors and n sub scanning direction descriptors are stored Including the ASIC including the bus, and the bus connecting the ASIC and the main memory, the storage area is the SRAM, and the block descriptor generation unit includes the m pieces of the pieces of data stored in the SRAM. Holding each address of the main scanning direction descriptor and each address of the n sub-scanning direction descriptors, reading out the main scanning direction descriptor and the sub-scanning direction descriptor from the SRAM; Allocated to an arbitrary block area of the n block areas To generate the block descriptor that.

ｍ個の主走査方向ディスクリプター及びｎ個の副走査方向ディスクリプターの全部のサイズは、ｍ×ｎ個のブロックディスクリプターの全部のサイズよりも、かなり小さいので、メインメモリーでなく、ＡＳＩＣのＳＲＡＭに格納することができる。これにより、ｍ個の主走査方向ディスクリプターのそれぞれに、次に読み出す順番の主走査方向ディスクリプターのメインメモリー上のアドレスの情報を含める必要がなくなる。同様に、ｎ個の副走査方向ディスクリプターのそれぞれに、次に読み出す順番の副走査方向ディスクリプターのメインメモリー上のアドレスの情報を含める必要がなくなる。従って、ｍ個の主走査方向ディスクリプター及びｎ個の副走査方向ディスクリプターの全部のサイズをさらに小さくすることができる。 The total size of the m main scanning direction descriptors and the n sub scanning direction descriptors is considerably smaller than the total size of the m × n block descriptors. Can be stored. Thereby, it is not necessary to include the address information on the main memory of the main scanning direction descriptor in the order of reading next in each of the m main scanning direction descriptors. Similarly, it is not necessary to include the address information on the main memory of the sub-scanning direction descriptor in the next reading order in each of the n sub-scanning direction descriptors. Accordingly, it is possible to further reduce the size of all of the m main scanning direction descriptors and the n sub scanning direction descriptors.

上記構成において、前記ブロックディスクリプター生成部によって生成された各ブロックディスクリプターを構成する前記主走査方向ディスクリプター及び前記副走査方向ディスクリプターに含まれる前記画素数及び前記座標値が、割り当てられた前記ブロック領域についての主走査方向及び副走査方向の画素数並びに先頭画素の座標の情報であるブロック領域情報となり、前記メインメモリーに格納されている前記画像データを基にして形成される画像について、Ｎ番目(Ｎは正の整数)画素が位置する主走査方向及び副走査方向の座標を、前記画像の主走査方向の画素数を基にして演算する座標演算部と、前記座標演算部で演算された前記Ｎ番目画素の座標、及び、前記ブロックディスクリプター生成部によって生成された各ブロックディスクリプターに含まれる前記ブロック領域情報を基にして、ｍ×ｎ個の前記ブロック領域のうち前記Ｎ番目画素が属する前記ブロック領域を特定するブロック領域特定部と、前記ブロック領域特定部で特定された前記ブロック領域に割り当てられた前記ブロックディスクリプターについて、当該ブロックディスクリプターに含まれる前記バンドディスクリプター関係付けアドレスに格納されている前記バンドディスクリプターを前記メインメモリーから読み出すバンドディスクリプター読出部と、を備える。 In the above configuration, the number of pixels and the coordinate value included in the main scanning direction descriptor and the sub scanning direction descriptor constituting each block descriptor generated by the block descriptor generation unit are allocated With respect to an image formed based on the image data stored in the main memory, the block area information is information on the number of pixels in the main scanning direction and the sub-scanning direction and the coordinates of the leading pixel for the block area. A coordinate calculation unit that calculates the coordinates in the main scanning direction and the sub-scanning direction in which the second (N is a positive integer) pixel is calculated based on the number of pixels in the main scanning direction of the image, and the coordinate calculation unit. The coordinates of the Nth pixel and each block data generated by the block descriptor generator Based on the block area information included in the crypter, the block area specifying unit for specifying the block area to which the Nth pixel belongs among the m × n block areas and the block area specifying unit are specified. A band descriptor reading unit for reading out the band descriptor stored in the band descriptor association address included in the block descriptor from the main memory for the block descriptor assigned to the block area; Prepare.

この構成によれば、メインメモリーに格納されているＮ番目画素のデータにバンドディスクリプターを利用してアクセスする場合に、Ｎ番目画素が属するブロック領域の先頭の画素を含むバンド領域に割り当てられたバンドディスクリプターから開始できる。 According to this configuration, when the Nth pixel data stored in the main memory is accessed using the band descriptor, the Nth pixel data is allocated to the band region including the first pixel of the block region to which the Nth pixel belongs. You can start with a band descriptor.

ここでＮ番目画素とは、画像において主走査方向に並ぶ画素を行とした場合、１行目の先頭の画素から１行目の最後の画素までを数え、次に２行目の先頭の画素から２行目の最後の画素までを数え、３行目以降も同様にして数えた順番である。 Here, when the pixels arranged in the main scanning direction in the image are rows, the Nth pixel is counted from the first pixel in the first row to the last pixel in the first row, and then the first pixel in the second row. To the last pixel in the second row, and the third and subsequent rows are counted in the same manner.

本発明によれば、ブロックディスクリプターとバンドディスクリプターとを用いて画像データを処理する場合に、ディスクリプターのサイズを小さくできる。 According to the present invention, when image data is processed using a block descriptor and a band descriptor, the size of the descriptor can be reduced.

本発明の一実施形態に係る画像処理装置のハードウェア構成を示すブロック図である。It is a block diagram which shows the hardware constitutions of the image processing apparatus which concerns on one Embodiment of this invention. 本実施形態で用いられるブロック領域とバンド領域の概念図である。It is a conceptual diagram of the block area | region and band area | region used by this embodiment. 図２に示す複数のバンド領域のそれぞれに割り当てられた複数のバンドディスクリプターを示す図である。FIG. 3 is a diagram showing a plurality of band descriptors assigned to each of a plurality of band regions shown in FIG. 2. ４個(ｍ個)の主走査方向ディスクリプターを示す図である。It is a figure which shows four (m pieces) main scanning direction descriptors. ４個(ｎ個)の副走査方向ディスクリプターを示す図である。It is a figure which shows four (n pieces) subscanning direction descriptors. メインメモリーに格納する画像データのうち、バンド領域ＢＡ２２に対応する画像データであるバンド領域データＭ２２を示す図である。It is a figure which shows the band area data M22 which is image data corresponding to band area BA22 among the image data stored in a main memory. 本実施形態に係る画像処理装置を用いて画像データをメインメモリーへ格納する処理を説明するフローチャートである。It is a flowchart explaining the process which stores image data in the main memory using the image processing apparatus which concerns on this embodiment. 本実施形態に係る画像処理装置を用いて、メインメモリーに格納されている画像データに含まれるＮ番目画素のデータへのアクセスについて説明するフローチャートである。It is a flowchart explaining the access to the data of the Nth pixel contained in the image data stored in the main memory using the image processing apparatus which concerns on this embodiment. 本実施形態の変形例に係る画像処理装置のハードウェア構成を示すブロック図である。It is a block diagram which shows the hardware constitutions of the image processing apparatus which concerns on the modification of this embodiment.

以下、図面に基づいて本発明の実施形態を詳細に説明する。図１は、本発明の一実施形態に係る画像処理装置１のハードウェア構成を示すブロック図である。画像処理装置１は、複合機、コピー機等に適用されるものであり、ＣＰＵ(Central Processing Unit)３、メインメモリー７、読み取り専用メモリー９及びＡＳＩＣ(Application Specific Integrated Circuit)１１を備えており、これらはバス１３により接続されている。また、画像処理装置１は、ラインセンサー５を備えており、専用バス１４によりＡＳＩＣ１１に接続されている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a hardware configuration of an image processing apparatus 1 according to an embodiment of the present invention. The image processing apparatus 1 is applied to a multifunction machine, a copier, and the like, and includes a CPU (Central Processing Unit) 3, a main memory 7, a read-only memory 9, and an ASIC (Application Specific Integrated Circuit) 11. These are connected by a bus 13. Further, the image processing apparatus 1 includes a line sensor 5 and is connected to the ASIC 11 through a dedicated bus 14.

ＣＰＵ３は、画像処理装置１を動作させるために必要な制御を、画像処理装置１を構成する上記ハードウェアに対して実行する。ラインセンサー５は、画像処理装置１のスキャナーを構成する要素であり、原稿の画像を読み取り、画像データを出力する。ラインセンサー５は、例えば、ＣＣＤ(Charge Coupled Device)センサーにより実現される。 The CPU 3 executes control necessary for operating the image processing apparatus 1 on the hardware constituting the image processing apparatus 1. The line sensor 5 is an element constituting the scanner of the image processing apparatus 1, reads an image of a document, and outputs image data. The line sensor 5 is realized by, for example, a CCD (Charge Coupled Device) sensor.

メインメモリー７は、ＲＡＭ(Random Access Memory)であり、ソフトウェアの実行時に発生するデータの一時的な記憶及びアプリケーションソフトの記憶等に利用される。メインメモリー７は、例えば、ＤＲＡＭ(Dynamic Random Access Memory)によって実現される。 The main memory 7 is a RAM (Random Access Memory), and is used for temporary storage of data generated during execution of software, storage of application software, and the like. The main memory 7 is realized by, for example, a DRAM (Dynamic Random Access Memory).

読み取り専用メモリー９は、ＲＯＭ(Read Only Memory)であり、画像処理装置１の動作の制御に必要なソフトウェア等を記憶している。読み取り専用メモリー９は、フラッシュメモリー等により実現される。 The read-only memory 9 is a ROM (Read Only Memory) and stores software and the like necessary for controlling the operation of the image processing apparatus 1. The read-only memory 9 is realized by a flash memory or the like.

ＡＳＩＣ１１は、画像処理専用であり、画像データの各種処理(フィルター等)に用いられる。図１では、本実施形態に関係する機能ブロックが示されている。ＡＳＩＣ１１は、分割処理部２１、バンドディスクリプター処理部２３、主・副走査方向ディスクリプター処理部２５及び画素データアクセス部２７を備える。これらを理解する前提として、バンド領域、ブロック領域、バンドディスクリプター、主走査方向ディスクリプター、及び、副走査方向ディスクリプターについて説明する。 The ASIC 11 is dedicated to image processing and is used for various types of processing (filters and the like) of image data. FIG. 1 shows functional blocks related to the present embodiment. The ASIC 11 includes a division processing unit 21, a band descriptor processing unit 23, a main / sub scanning direction descriptor processing unit 25, and a pixel data access unit 27. As a premise for understanding these, a band region, a block region, a band descriptor, a main scanning direction descriptor, and a sub scanning direction descriptor will be described.

図２は、本実施形態で用いられるブロック領域とバンド領域の概念図である。複数、例えば、１６個のブロック領域ＢＬ１〜ＢＬ１６が主走査方向Ｄ１及び副走査方向Ｄ２に並べて配置されている。複数のブロック領域を区別する必要がある場合は、ブロック領域ＢＬ１〜ＢＬ１６と記載し、区別する必要がない場合は、ブロック領域ＢＬと記載する。主走査方向Ｄ１に４つのブロック領域ＢＬが並べられており、副走査方向Ｄ２に４つのブロック領域ＢＬが並べられている。各ブロック領域ＢＬの主走査方向Ｄ１の画素数は、同じであり、また、各ブロック領域ＢＬの副走査方向Ｄ２の画素数も同じである。したがって各ブロック領域ＢＬの画素数(サイズ)は、同じである。なお、本実施形態において、主走査方向Ｄ１をｘ方向、副走査方向Ｄ２をｙ方向と言い換えることもできる。 FIG. 2 is a conceptual diagram of a block area and a band area used in this embodiment. A plurality of, for example, 16 block regions BL1 to BL16 are arranged in the main scanning direction D1 and the sub-scanning direction D2. When it is necessary to distinguish a plurality of block areas, they are described as block areas BL1 to BL16, and when it is not necessary to distinguish between them, they are described as block areas BL. Four block areas BL are arranged in the main scanning direction D1, and four block areas BL are arranged in the sub scanning direction D2. The number of pixels in the main scanning direction D1 of each block region BL is the same, and the number of pixels in the sub-scanning direction D2 of each block region BL is also the same. Therefore, the number of pixels (size) in each block region BL is the same. In the present embodiment, the main scanning direction D1 can also be referred to as the x direction and the sub scanning direction D2 as the y direction.

以上のように、主走査方向にｍ個、副走査方向にｎ個のブロック領域ＢＬが並ぶｍ×ｎ個のブロック領域ＢＬが設けられている。ｍ及びｎは、２以上の整数である。ｍとｎとが等しくてもよいし、異なっていてもよい。 As described above, m × n block regions BL in which m block regions BL are arranged in the main scanning direction and n block regions BL are provided in the sub scanning direction are provided. m and n are integers of 2 or more. m and n may be equal or different.

複数のバンド領域ＢＡが、副走査方向Ｄ２に沿って並べて配置されている。複数のバンド領域を区別する必要がある場合は、バンド領域ＢＡ１，ＢＡ２，・・・と記載し、区別する必要がない場合は、バンド領域ＢＡと記載する。 A plurality of band areas BA are arranged side by side along the sub-scanning direction D2. When it is necessary to distinguish a plurality of band areas, they are described as band areas BA1, BA2,..., And when it is not necessary to distinguish between them, they are described as band areas BA.

バンド領域ＢＡは、主走査方向Ｄ１に延びる帯状の領域であり、ブロック領域ＢＬよりも主走査方向Ｄ１の画素数が多い。ラインセンサー５から出力された画像データのうち、予め定められた数の走査ライン(例えば、６４本の走査ライン)のスキャンで得られた画像データが、一つのバンド領域ＢＡに相当する。したがって、バンド領域ＢＡの主走査方向Ｄ１の画素数は、画像データの主走査方向Ｄ１の画素数と同じであり、バンド領域ＢＡの副走査方向Ｄ２の画素数は、予め定められた走査ラインの数(例えば６４本)と同じとなる。 The band area BA is a band-like area extending in the main scanning direction D1, and has more pixels in the main scanning direction D1 than the block area BL. Of the image data output from the line sensor 5, image data obtained by scanning a predetermined number of scanning lines (for example, 64 scanning lines) corresponds to one band area BA. Accordingly, the number of pixels in the main scanning direction D1 of the band area BA is the same as the number of pixels in the main scanning direction D1 of the image data, and the number of pixels in the sub-scanning direction D2 of the band area BA is equal to the predetermined scanning line. It is the same as the number (for example, 64).

なお、バンド領域ＢＡは、主走査方向Ｄ１に延びる帯状の領域であり、ブロック領域ＢＬよりも主走査方向Ｄ１の画素数が多くかつ副走査方向Ｄ２の画素数が少なくてもよい。 The band area BA is a band-shaped area extending in the main scanning direction D1, and may have a larger number of pixels in the main scanning direction D1 and a smaller number of pixels in the sub-scanning direction D2 than the block area BL.

画像処理装置１は、ｍ×ｎ個のブロック領域ＢＬと、複数のバンド領域ＢＡとを用いて画像データを処理する。 The image processing apparatus 1 processes image data using m × n block areas BL and a plurality of band areas BA.

図３は、図２に示す複数のバンド領域ＢＡのそれぞれに割り当てられた複数のバンドディスクリプターを示す図である。複数のバンドディスクリプターを区別する必要がある場合は、バンドディスクリプターＢＡＤ１，ＢＡＤ２，・・・と記載し、区別する必要がない場合は、バンドディスクリプターＢＡＤと記載する。 FIG. 3 is a diagram showing a plurality of band descriptors assigned to each of the plurality of band areas BA shown in FIG. When it is necessary to distinguish a plurality of band descriptors, they are described as band descriptors BAD1, BAD2,..., And when there is no need to distinguish between them, they are described as band descriptors BAD.

複数のバンドディスクリプターＢＡＤは、複数のバンド領域ＢＡが副走査方向Ｄ２に並ぶ順番に従って順番が決められている。例えば、１番目のバンドディスクリプターＢＡＤ１は、バンド領域ＢＡ１に割り当てられたバンドディスクリプターであり、２番目のバンドディスクリプターＢＡＤ２は、バンド領域ＢＡ２に割り当てられたバンドディスクリプターであり、また、２２番目のバンドディスクリプターＢＡＤ２２は、バンド領域ＢＡ２２に割り当てられたバンドディスクリプターである。 The order of the plurality of band descriptors BAD is determined according to the order in which the plurality of band areas BA are arranged in the sub-scanning direction D2. For example, the first band descriptor BAD1 is a band descriptor assigned to the band area BA1, the second band descriptor BAD2 is a band descriptor assigned to the band area BA2, and the 22nd The band descriptor BAD22 is a band descriptor assigned to the band area BA22.

画像データをメインメモリー７に格納する際に、複数のバンドディスクリプターＢＡＤは、メインメモリー７に格納される。複数のバンドディスクリプターＢＡＤのそれぞれについて、メインメモリー７上のアドレスが予め決められている。例えば、バンド領域ＢＡ１に割り当てられたバンドディスクリプターＢＡＤ１は、メインメモリー７上のアドレスＡｄｄ５１が予め割り当てられている。 When the image data is stored in the main memory 7, the plurality of band descriptors BAD are stored in the main memory 7. For each of the plurality of band descriptors BAD, an address on the main memory 7 is determined in advance. For example, an address Add51 on the main memory 7 is assigned in advance to the band descriptor BAD1 assigned to the band area BA1.

各バンドディスクリプターＢＡＤは、次の順番のバンドディスクリプターＢＡＤのメインメモリー７上のアドレスの情報、並びに、分割データ情報(複数の分割データのそれぞれの先頭画素のデータのメインメモリー７上のアドレスの情報及び複数の分割データのそれぞれの画素数の情報)を有する。分割データ情報については後で説明する。 Each band descriptor BAD includes the address information on the main memory 7 of the band descriptor BAD in the next order, and the divided data information (the address on the main memory 7 of the data of the first pixel of each of a plurality of divided data). Information and information on the number of pixels of each of the plurality of divided data). The divided data information will be described later.

図４は、主走査方向ディスクリプターＭＳＤを示す図である。４個の主走査方向ディスクリプターＭＳＤを区別する必要がある場合は、主走査方向ディスクリプターＭＳＤ１〜ＭＳＤ４と記載し、区別する必要がない場合は、主走査方向ディスクリプターＭＳＤと記載する。図５は、副走査方向ディスクリプターＶＳＤを示す図である。４個の副走査方向ディスクリプターＶＳＤを区別する必要がある場合は、副走査方向ディスクリプターＶＳＤ１〜ＶＳＤ４と記載し、区別する必要がない場合は、副走査方向ディスクリプターＶＳＤと記載する。 FIG. 4 is a diagram showing the main scanning direction descriptor MSD. When it is necessary to distinguish the four main scanning direction descriptors MSD, they are described as main scanning direction descriptors MSD1 to MSD4, and when it is not necessary to distinguish them, they are described as main scanning direction descriptors MSD. FIG. 5 is a diagram showing the sub-scanning direction descriptor VSD. When it is necessary to distinguish the four sub-scanning direction descriptors VSD, they are described as sub-scanning direction descriptors VSD1 to VSD4, and when they are not necessary to be distinguished, they are described as sub-scanning direction descriptors VSD.

４個の主走査方向ディスクリプターＭＳＤと４個の副走査方向ディスクリプターＶＳＤとを組み合わせることにより、１６個のブロック領域ＢＬに割り当てられるブロックディスクリプターが生成される。例えば、主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ１との組み合わせが、ブロック領域ＢＬ１に割り当てられるブロックディスクリプターとなる。主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ２との組み合わせが、ブロック領域ＢＬ５に割り当てられるブロックディスクリプターとなる。主走査方向ディスクリプターＭＳＤ４と副走査方向ディスクリプターＶＳＤ４との組み合わせが、ブロック領域ＢＬ１６に割り当てられるブロックディスクリプターとなる。 By combining the four main scanning direction descriptors MSD and the four sub scanning direction descriptors VSD, block descriptors assigned to the 16 block regions BL are generated. For example, a combination of the main scanning direction descriptor MSD1 and the sub scanning direction descriptor VSD1 becomes a block descriptor assigned to the block area BL1. A combination of the main scanning direction descriptor MSD1 and the sub scanning direction descriptor VSD2 becomes a block descriptor assigned to the block area BL5. A combination of the main scanning direction descriptor MSD4 and the sub scanning direction descriptor VSD4 is a block descriptor assigned to the block area BL16.

主走査方向ディスクリプターＭＳＤについて詳細に説明する。主走査方向ディスクリプターＭＳＤは、ブロック領域ＢＬの先頭画素の主走査方向Ｄ１の座標値及びブロック領域ＢＬの主走査方向Ｄ１の画素数が共通するブロック領域ＢＬに対して設けられ、主走査方向Ｄ１において共通する上記座標値及び上記画素数の情報を含む。先頭画素の主走査方向Ｄ１の座標値とは、図２に示すブロック領域ＢＬ５で説明すると、ブロック領域ＢＬ５の先頭画素Ｐの座標のうち、主走査方向Ｄ１の値を指している。 The main scanning direction descriptor MSD will be described in detail. The main scanning direction descriptor MSD is provided for the block region BL in which the coordinate value in the main scanning direction D1 of the first pixel of the block region BL and the number of pixels in the main scanning direction D1 of the block region BL are common, and the main scanning direction D1. The information on the coordinate value and the number of pixels common to each other is included. The coordinate value of the first pixel in the main scanning direction D1 refers to the value in the main scanning direction D1 among the coordinates of the first pixel P in the block region BL5 as described in the block region BL5 shown in FIG.

図２を参照して、ブロック領域ＢＬ１，ＢＬ５，ＢＬ９，ＢＬ１３は、先頭画素の主走査方向Ｄ１の座標値及び主走査方向Ｄ１の画素数が共通している。従って、ブロック領域ＢＬ１，ＢＬ５，ＢＬ９，ＢＬ１３に対して、主走査方向ディスクリプターＭＳＤ１が設けられている。 Referring to FIG. 2, the block areas BL1, BL5, BL9, and BL13 have the same coordinate value in the main scanning direction D1 and the number of pixels in the main scanning direction D1 of the top pixel. Accordingly, a main scanning direction descriptor MSD1 is provided for the block regions BL1, BL5, BL9, and BL13.

ブロック領域ＢＬ２，ＢＬ６，ＢＬ１０，ＢＬ１４は、先頭画素の主走査方向Ｄ１の座標値及び主走査方向Ｄ１の画素数が共通している。従って、ブロック領域ＢＬ２，ＢＬ６，ＢＬ１０，ＢＬ１４に対して、主走査方向ディスクリプターＭＳＤ２が設けられている。 In the block regions BL2, BL6, BL10, and BL14, the coordinate value of the leading pixel in the main scanning direction D1 and the number of pixels in the main scanning direction D1 are common. Therefore, the main scanning direction descriptor MSD2 is provided for the block regions BL2, BL6, BL10, and BL14.

同様に、ブロック領域ＢＬ３，ＢＬ７，ＢＬ１１，ＢＬ１５に対して、主走査方向ディスクリプターＭＳＤ３が設けられており、ブロック領域ＢＬ４，ＢＬ８，ＢＬ１２，ＢＬ１６に対して、主走査方向ディスクリプターＭＳＤ４が設けられている。 Similarly, a main scanning direction descriptor MSD3 is provided for the block regions BL3, BL7, BL11, and BL15, and a main scanning direction descriptor MSD4 is provided for the block regions BL4, BL8, BL12, and BL16. ing.

本実施形態では、主走査方向Ｄ１に４個のブロック領域ＢＬが並んでいるので、主走査方向ディスクリプターＭＳＤの数は、４個である。従って、主走査方向Ｄ１にｍ個のブロック領域ＢＬが並んでいれば、主走査方向ディスクリプターＭＳＤの数は、ｍ個である。 In the present embodiment, since four block regions BL are arranged in the main scanning direction D1, the number of main scanning direction descriptors MSD is four. Therefore, if m block regions BL are arranged in the main scanning direction D1, the number of main scanning direction descriptors MSD is m.

画像データがメインメモリー７に格納される際に、ｍ個の主走査方向ディスクリプターＭＳＤが生成されて、メインメモリー７に格納される。ｍ個の主走査方向ディスクリプターＭＳＤのそれぞれについて、メインメモリー７上のアドレスが予め割り当てられている。例えば、主走査方向ディスクリプターＭＳＤ１は、メインメモリー７上のアドレスＡｄｄｘ３１が予め割り当てられている。 When the image data is stored in the main memory 7, m main scanning direction descriptors MSD are generated and stored in the main memory 7. An address on the main memory 7 is assigned in advance for each of the m main scanning direction descriptors MSD. For example, the address Addx31 on the main memory 7 is assigned in advance to the main scanning direction descriptor MSD1.

ｍ個の主走査方向ディスクリプターＭＳＤのそれぞれは、次の順番の主走査方向ディスクリプターＭＳＤのメインメモリー７上のアドレスの情報、先頭画素の主走査方向Ｄ１の座標値、及び、主走査方向Ｄ１の画素数を含む。それらの情報について、主走査方向ディスクリプターＭＳＤ１を例に説明する。次の順番の主走査方向ディスクリプターＭＳＤのメインメモリー７上のアドレスとは、主走査方向ディスクリプターＭＳＤ２のメインメモリー７上のアドレスＡｄｄｘ３２である。 Each of the m main scanning direction descriptors MSD includes address information on the main memory 7 of the next main scanning direction descriptor MSD, the coordinate value of the main pixel in the main scanning direction D1, and the main scanning direction D1. Including the number of pixels. Such information will be described by taking the main scanning direction descriptor MSD1 as an example. The address on the main memory 7 of the main scanning direction descriptor MSD in the next order is the address Addx32 on the main memory 7 of the main scanning direction descriptor MSD2.

先頭画素の主走査方向Ｄ１の座標値は、ブロック領域ＢＬ１の先頭画素の主走査方向Ｄ１の座標値である。主走査方向Ｄ１の画素数は、ブロック領域ＢＬ１の主走査方向Ｄ１の画素数である。本実施形態において、ブロック領域ＢＬ１〜ＢＬ１６の主走査方向Ｄ１の画素数は、同じである。しかしながら、主走査方向Ｄ１において、ブロック領域ＢＬ１(ブロック領域ＢＬ５，ＢＬ９，ＢＬ１３)の画素数、ブロック領域ＢＬ２(ブロック領域ＢＬ６，ＢＬ１０，ＢＬ１４)の画素数、ブロック領域ＢＬ３(ブロック領域ＢＬ７，ＢＬ１１，ＢＬ１５)の画素数、ブロック領域ＢＬ４(ブロック領域ＢＬ８，ＢＬ１２，ＢＬ１６)の画素数が異なっていてもよい。 The coordinate value of the first pixel in the main scanning direction D1 is the coordinate value of the first pixel in the block region BL1 in the main scanning direction D1. The number of pixels in the main scanning direction D1 is the number of pixels in the main scanning direction D1 of the block region BL1. In the present embodiment, the number of pixels in the main scanning direction D1 of the block regions BL1 to BL16 is the same. However, in the main scanning direction D1, the number of pixels in the block region BL1 (block regions BL5, BL9, BL13), the number of pixels in the block region BL2 (block regions BL6, BL10, BL14), and the block region BL3 (block regions BL7, BL11, The number of pixels of BL15) and the number of pixels of the block region BL4 (block regions BL8, BL12, BL16) may be different.

副走査方向ディスクリプターＶＳＤについて詳細に説明する。副走査方向ディスクリプターＶＳＤは、ブロック領域ＢＬの先頭画素の副走査方向Ｄ２の座標値及びブロック領域ＢＬの副走査方向Ｄ２の画素数が共通するブロック領域ＢＬに対して設けられ、副走査方向Ｄ２において共通する上記座標値及び上記画素数の情報を含む。先頭画素の副走査方向Ｄ２の座標値とは、図２に示すブロック領域ＢＬ５で説明すると、ブロック領域ＢＬ５の先頭画素Ｐの座標のうち、副走査方向Ｄ２の値を指している。 The sub-scanning direction descriptor VSD will be described in detail. The sub-scanning direction descriptor VSD is provided for the block region BL in which the coordinate value in the sub-scanning direction D2 of the first pixel of the block region BL and the number of pixels in the sub-scanning direction D2 of the block region BL are common, and the sub-scanning direction D2 The information on the coordinate value and the number of pixels common to each other is included. The coordinate value of the first pixel in the sub-scanning direction D2 indicates the value in the sub-scanning direction D2 among the coordinates of the first pixel P of the block region BL5, as described in the block region BL5 shown in FIG.

図２を参照して、ブロック領域ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４は、先頭画素の副走査方向Ｄ２の座標値及び副走査方向Ｄ２の画素数が共通している。従って、ブロック領域ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４に対して、副走査方向ディスクリプターＶＳＤ１が設けられている。 Referring to FIG. 2, the block areas BL1, BL2, BL3, and BL4 have the same coordinate value in the sub-scanning direction D2 and the number of pixels in the sub-scanning direction D2 of the top pixel. Therefore, the sub-scanning direction descriptor VSD1 is provided for the block areas BL1, BL2, BL3, and BL4.

ブロック領域ＢＬ５，ＢＬ６，ＢＬ７，ＢＬ８は、先頭画素の副走査方向Ｄ２の座標値及び副走査方向Ｄ２の画素数が共通している。従って、ブロック領域ＢＬ５，ＢＬ６，ＢＬ７，ＢＬ８に対して、副走査方向ディスクリプターＶＳＤ２が設けられている。 In the block regions BL5, BL6, BL7, and BL8, the coordinate value of the top pixel in the sub-scanning direction D2 and the number of pixels in the sub-scanning direction D2 are common. Accordingly, the sub-scanning direction descriptor VSD2 is provided for the block areas BL5, BL6, BL7, and BL8.

同様に、ブロック領域ＢＬ９，ＢＬ１０，ＢＬ１１，ＢＬ１２に対して、副走査方向ディスクリプターＶＳＤ３が設けられており、ブロック領域ＢＬ１３，ＢＬ１４，ＢＬ１５，ＢＬ１６に対して、副走査方向ディスクリプターＶＳＤ４が設けられている。 Similarly, a sub-scanning direction descriptor VSD3 is provided for the block areas BL9, BL10, BL11, and BL12, and a sub-scanning direction descriptor VSD4 is provided for the block areas BL13, BL14, BL15, and BL16. ing.

本実施形態では、副走査方向Ｄ２に４個のブロック領域ＢＬが並んでいるので、副走査方向ディスクリプターＶＳＤの数は、４個である。従って、副走査方向Ｄ２にｎ個のブロック領域ＢＬが並んでいれば、副走査方向ディスクリプターＶＳＤの数は、ｎ個である。 In the present embodiment, since the four block areas BL are arranged in the sub-scanning direction D2, the number of sub-scanning direction descriptors VSD is four. Therefore, if n block regions BL are arranged in the sub-scanning direction D2, the number of sub-scanning direction descriptors VSD is n.

画像データがメインメモリー７に格納される際に、ｎ個の副走査方向ディスクリプターＶＳＤが生成されて、メインメモリー７に格納される。ｎ個の副走査方向ディスクリプターＶＳＤのそれぞれについて、メインメモリー７上のアドレスが予め割り当てられている。例えば、副走査方向ディスクリプターＶＳＤ１は、メインメモリー７上のアドレスＡｄｄｙ３１が予め割り当てられている。 When image data is stored in the main memory 7, n sub-scanning direction descriptors VSD are generated and stored in the main memory 7. An address on the main memory 7 is assigned in advance for each of the n sub-scanning direction descriptors VSD. For example, the address Addy31 on the main memory 7 is assigned in advance to the sub-scanning direction descriptor VSD1.

ｎ個の副走査方向ディスクリプターＶＳＤのそれぞれは、次の順番の副走査方向ディスクリプターＶＳＤのメインメモリー７上のアドレスの情報、先頭画素の副走査方向Ｄ２の座標値、副走査方向Ｄ２の画素数、及び、バンドディスクリプター関係付けアドレスの情報を含む。それらの情報について、副走査方向ディスクリプターＶＳＤ１を例に説明する。次の順番の副走査方向ディスクリプターＶＳＤのメインメモリー７上のアドレスとは、副走査方向ディスクリプターＶＳＤ２のメインメモリー７上のアドレスＡｄｄｙ３２である。 Each of the n sub-scanning direction descriptors VSD includes address information on the main memory 7 of the next sub-scanning direction descriptor VSD, coordinate values of the first pixel in the sub-scanning direction D2, and pixels in the sub-scanning direction D2. Information on the number and band descriptor association address. Such information will be described using the sub-scanning direction descriptor VSD1 as an example. The address on the main memory 7 of the sub-scanning direction descriptor VSD in the next order is the address Addy32 on the main memory 7 of the sub-scanning direction descriptor VSD2.

先頭画素の副走査方向Ｄ２の座標値は、ブロック領域ＢＬ１の先頭画素の副走査方向Ｄ２の座標値である。副走査方向Ｄ２の画素数は、ブロック領域ＢＬ１の副走査方向Ｄ２の画素数である。本実施形態において、ブロック領域ＢＬ１〜ＢＬ１６の副走査方向Ｄ２の画素数は、同じである。しかしながら、副走査方向Ｄ２において、ブロック領域ＢＬ１(ブロック領域ＢＬ２，ＢＬ３，ＢＬ４)の画素数、ブロック領域ＢＬ５(ブロック領域ＢＬ６，ＢＬ７，ＢＬ８)の画素数、ブロック領域ＢＬ９(ブロック領域ＢＬ１０，ＢＬ１１，ＢＬ１２)の画素数、ブロック領域ＢＬ１３(ブロック領域ＢＬ１４，ＢＬ１５，ＢＬ１６)の画素数が異なっていてもよい。 The coordinate value of the first pixel in the sub-scanning direction D2 is the coordinate value of the first pixel in the block region BL1 in the sub-scanning direction D2. The number of pixels in the sub-scanning direction D2 is the number of pixels in the sub-scanning direction D2 of the block region BL1. In the present embodiment, the number of pixels in the sub-scanning direction D2 of the block regions BL1 to BL16 is the same. However, in the sub-scanning direction D2, the number of pixels in the block area BL1 (block areas BL2, BL3, BL4), the number of pixels in the block area BL5 (block areas BL6, BL7, BL8), and the block area BL9 (block areas BL10, BL11, The number of pixels of BL12) and the number of pixels of the block region BL13 (block regions BL14, BL15, BL16) may be different.

バンドディスクリプター関係付けアドレスの情報とは、ブロック領域ＢＬの先頭画素を含むバンド領域ＢＡに割り当てられたバンドディスクリプターＢＡＤのメインメモリー７上のアドレスの情報である。具体的に説明すると、図２に示すように、ブロック領域ＢＬ５の先頭画素Ｐはバンド領域ＢＡ２２に位置するので、バンド領域ＢＡ２２に割り当てられたバンドディスクリプターＢＡＤ２２(図３)のメインメモリー７上のアドレスＡｄｄ７２を意味する。以上がブロック領域ＢＬ、バンド領域ＢＡ、バンドディスクリプターＢＡＤ、主走査方向ディスクリプターＭＳＤ及び副走査方向ディスクリプターＶＳＤの説明である。 The band descriptor association address information is address information on the main memory 7 of the band descriptor BAD assigned to the band area BA including the first pixel of the block area BL. More specifically, as shown in FIG. 2, since the first pixel P of the block area BL5 is located in the band area BA22, the band descriptor BAD22 (FIG. 3) assigned to the band area BA22 on the main memory 7 It means the address Add72. The above is the description of the block area BL, the band area BA, the band descriptor BAD, the main scanning direction descriptor MSD, and the sub scanning direction descriptor VSD.

図１に示すＡＳＩＣ１１に含まれる分割処理部２１は、メインメモリー７に格納する画像データについて、図２に示す複数のバンド領域ＢＡのそれぞれに対応する複数のバンド領域データに分けて処理をする処理部である。分割処理部２１は、バンド領域データを複数の分割データに分割してメインメモリー７にアドレスを異ならせて格納する処理を、複数のバンド領域データのそれぞれについて実行する。 The division processing unit 21 included in the ASIC 11 illustrated in FIG. 1 divides the image data stored in the main memory 7 into a plurality of band area data corresponding to each of the plurality of band areas BA illustrated in FIG. Part. The division processing unit 21 performs a process of dividing the band area data into a plurality of divided data and storing the data in the main memory 7 with different addresses for each of the plurality of band area data.

分割処理部２１での処理について、バンド領域ＢＡ２２を例にして説明する。図６は、メインメモリー７に格納する画像データのうち、バンド領域ＢＡ２２に対応する画像データであるバンド領域データＭ２２を示す図である。バンド領域データは、バンド領域ＢＡに対応しており、例えば、バンド領域データＭ１(不図示)は、バンド領域ＢＡ１に対応し、バンド領域データＭ２(不図示)は、バンド領域ＢＡ２に対応する。複数のバンド領域データを区別する必要がある場合は、バンド領域データＭ１，Ｍ２，・・・と記載し、区別する必要がない場合は、バンド領域データＭと記載する。 The processing in the division processing unit 21 will be described using the band area BA22 as an example. FIG. 6 is a diagram showing band area data M22 which is image data corresponding to the band area BA22 among the image data stored in the main memory 7. The band area data corresponds to the band area BA. For example, the band area data M1 (not shown) corresponds to the band area BA1, and the band area data M2 (not shown) corresponds to the band area BA2. When it is necessary to distinguish a plurality of band area data, it is described as band area data M1, M2,..., And when it is not necessary to distinguish, it is described as band area data M.

分割処理部２１は、バンド領域データＭ２２を複数の分割データ、例えば、５つの分割データｍ１〜ｍ５に分割してメインメモリー７にアドレスを異ならせて格納する。このように画像データを細かく分割して、メインメモリー７の空いているアドレスに格納することにより、メインメモリー７のメモリー空間を有効利用することができる。 The division processing unit 21 divides the band area data M22 into a plurality of divided data, for example, five divided data m1 to m5, and stores them in the main memory 7 with different addresses. As described above, by dividing the image data finely and storing the data in empty addresses in the main memory 7, the memory space of the main memory 7 can be used effectively.

バンドディスクリプター処理部２３は、図２に示す複数のバンド領域ＢＡのそれぞれに割り当てられた複数のバンドディスクリプターＢＡＤを処理する。具体的には、バンドディスクリプター処理部２３は、メインメモリー７に画像データが格納される際に、バンド領域データＭに対応するバンド領域ＢＡに割り当てられたバンドディスクリプターＢＡＤに対して、分割データ情報を加えてメインメモリー７に格納する処理を、複数のバンドディスクリプターＢＡＤのそれぞれにおいて実行する。 The band descriptor processing unit 23 processes a plurality of band descriptors BAD assigned to each of the plurality of band areas BA shown in FIG. Specifically, when the image data is stored in the main memory 7, the band descriptor processing unit 23 performs divided data on the band descriptor BAD assigned to the band area BA corresponding to the band area data M. The process of adding information and storing it in the main memory 7 is executed in each of the plurality of band descriptors BAD.

このように、バンドディスクリプター処理部２３は、メインメモリー７に画像データが格納される際に、分割データ情報が含まれないバンドディスクリプターＢＡＤを生成し、これに分割データ情報を加えてメインメモリー７に格納する処理をする。 As described above, when the image data is stored in the main memory 7, the band descriptor processing unit 23 generates the band descriptor BAD that does not include the divided data information, and adds the divided data information to the main memory 7. 7 is stored.

分割データ情報とは、複数の分割データのそれぞれの先頭画素のデータのメインメモリー７上のアドレス及び複数の分割データのそれぞれの画素数を示す情報である。これを図６に示すバンド領域データＭ２２を例に説明する。分割データｍ１〜ｍ５の先頭画素をそれぞれ、先頭画素ｐ１〜ｐ５とする。ここで、分割データｍ１の先頭画素ｐ１は、図２に示すブロック領域ＢＬ５の先頭の画素Ｐと一致し、図示しないがバンド領域ＢＡ２２の先頭画素と一致する。 The divided data information is information indicating the address on the main memory 7 of the data of the first pixel of each of the plurality of divided data and the number of pixels of each of the plurality of divided data. This will be described using the band region data M22 shown in FIG. 6 as an example. Let the top pixels of the divided data m1 to m5 be the top pixels p1 to p5, respectively. Here, the leading pixel p1 of the divided data m1 matches the leading pixel P of the block area BL5 shown in FIG. 2, and matches the leading pixel of the band area BA22 (not shown).

バンド領域データＭ２２の分割データ情報は、分割データｍ１の先頭画素ｐ１のデータが格納されているメインメモリー７上のアドレス及び分割データｍ１に対応する領域の画素数(例えば１００００)、分割データｍ２の先頭画素ｐ２のデータが格納されているメインメモリー７上のアドレス及び分割データｍ２に対応する領域の画素数(例えば２００００)、・・・、分割データｍ５の先頭画素ｐ５のデータが格納されているメインメモリー７上のアドレス及び分割データｍ５に対応する領域の画素数により構成される。 The divided data information of the band area data M22 includes the address on the main memory 7 where the data of the first pixel p1 of the divided data m1 is stored, the number of pixels in the area corresponding to the divided data m1 (for example, 10000), and the divided data m2 Stores the address of the main memory 7 where the data of the first pixel p2 is stored and the number of pixels in the area corresponding to the divided data m2 (for example, 20000),..., The data of the first pixel p5 of the divided data m5. It is composed of the number of pixels in the area corresponding to the address on the main memory 7 and the divided data m5.

図３に示すように、各バンドディスクリプターＢＡＤは、次の順番のバンドディスクリプターのメインメモリー７上のアドレスの情報及び分割データ情報を有する。したがって、バンドディスクリプターＢＡＤ１を読み出して、バンドディスクリプターＢＡＤ１に含まれる分割データ情報を基にして、複数の分割データをつなげてバンド領域データＭ１とし、次にバンドディスクリプターＢＡＤ２を読み出して、バンドディスクリプターＢＡＤ２に含まれる分割データ情報を基にして、複数の分割データをつなげてバンド領域データＭ２とし、残りのバンドディスクリプターＢＡＤについても同じ処理を繰り返すことにより、メインメモリー７に格納される前の画像データに戻すことができる。 As shown in FIG. 3, each band descriptor BAD has address information and divided data information on the main memory 7 of the band descriptor in the next order. Therefore, the band descriptor BAD1 is read out, and based on the divided data information included in the band descriptor BAD1, a plurality of pieces of divided data are connected to form band area data M1, and then the band descriptor BAD2 is read out to obtain the band data. Based on the divided data information included in the scripter BAD2, a plurality of pieces of divided data are connected to form the band area data M2, and the same processing is repeated for the remaining band descriptor BAD. The image data can be restored.

図１に示す主・副走査方向ディスクリプター処理部２５は、メインメモリー７に画像データが格納される際に、図４に示す４個(ｍ個)の主走査方向ディスクリプターＭＳＤ、及び、図５に示す４個(ｎ個)の副走査方向ディスクリプターＶＳＤを生成し、メインメモリー７(記憶領域の一例)に格納する。 The main / sub-scanning direction descriptor processing unit 25 shown in FIG. 1 includes four (m) main scanning direction descriptors MSD shown in FIG. 4 (n) sub-scanning direction descriptors VSD shown in FIG. 5 are generated and stored in the main memory 7 (an example of a storage area).

図１に示す画素データアクセス部２７は、分割データに分割されてメインメモリー７に格納されている画像データについて、画像を構成する各画素のデータである画素データへのアクセス処理をする。画素データアクセス部２７は、主・副走査方向ディスクリプター読出部２９、ブロックディスクリプター生成部３１、座標演算部３３、ブロック領域特定部３５、バンドディスクリプター読出部３７、バンド領域特定部４１、画素数演算部４３、分割データ特定部４５及びアドレス特定部４７を備える。 The pixel data access unit 27 illustrated in FIG. 1 performs access processing to pixel data that is data of each pixel constituting an image, with respect to image data that is divided into divided data and stored in the main memory 7. The pixel data access unit 27 includes a main / sub-scanning direction descriptor reading unit 29, a block descriptor generation unit 31, a coordinate calculation unit 33, a block region specifying unit 35, a band descriptor reading unit 37, a band region specifying unit 41, a pixel A number calculation unit 43, a divided data specifying unit 45, and an address specifying unit 47 are provided.

主・副走査方向ディスクリプター読出部２９は、メインメモリー７に格納されている主走査方向ディスクリプターＭＳＤ及び副走査方向ディスクリプターＶＳＤを読み出す。 The main / sub scanning direction descriptor reading unit 29 reads the main scanning direction descriptor MSD and the sub scanning direction descriptor VSD stored in the main memory 7.

ブロックディスクリプター生成部３１は、４個（ｍ個)の主走査方向ディスクリプターＭＳＤと４個(ｎ個)の副走査方向ディスクリプターＶＳＤとを組み合わせて、１６個(ｍ×ｎ個)のブロック領域ＢＬの任意のブロック領域ＢＬに割り当てられたブロックディスクリプターを生成する。 The block descriptor generator 31 combines 16 (m × n) blocks by combining 4 (m) main scanning direction descriptors MSD and 4 (n) sub-scanning direction descriptors VSD. A block descriptor assigned to an arbitrary block area BL in the area BL is generated.

例えば、ブロック領域ＢＬ１に割り当てられるブロックディスクリプターを生成する場合、ブロックディスクリプター生成部３１は、主・副走査方向ディスクリプター読出部２９に対して、主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ１とを、メインメモリー７から読み出す処理をさせる。主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ１との組み合わせが、ブロック領域ＢＬ１に割り当てられたブロックディスクリプターである。また、例えば、ブロック領域ＢＬ５に割り当てられるブロックディスクリプターを生成する場合、ブロックディスクリプター生成部３１は、主・副走査方向ディスクリプター読出部２９に対して、主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ２とを、メインメモリー７から読み出す処理をさせる。主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ２との組み合わせが、ブロック領域ＢＬ５に割り当てられたブロックディスクリプターである。 For example, when generating a block descriptor assigned to the block region BL1, the block descriptor generating unit 31 sends the main scanning direction descriptor MSD1 and the sub scanning direction descriptor to the main / sub scanning direction descriptor reading unit 29. The VSD 1 is read from the main memory 7. A combination of the main scanning direction descriptor MSD1 and the sub scanning direction descriptor VSD1 is a block descriptor assigned to the block area BL1. Further, for example, when generating a block descriptor assigned to the block region BL5, the block descriptor generating unit 31 sends the main scanning direction descriptor MSD1 and the sub scanning direction to the main / sub scanning direction descriptor reading unit 29. A process of reading the descriptor VSD2 from the main memory 7 is performed. A combination of the main scanning direction descriptor MSD1 and the sub scanning direction descriptor VSD2 is a block descriptor assigned to the block area BL5.

各ブロックディスクリプターは、割り当てられたブロック領域ＢＬについてのブロック領域情報を含む。ブロック領域情報とは、ブロック領域ＢＬについて、主走査方向及び副走査方向の画素数、並びに、先頭画素の座標の情報である。例えば、ブロック領域ＢＬ５の場合、上述したように、主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ２との組み合わせが、ブロックディスクリプターとなる。ブロック領域ＢＬ１の先頭画素の主走査方向の座標値、ブロック領域ＢＬ１の主走査方向の画素数、ブロック領域ＢＬ５の先頭画素の副走査方向の座標値、及び、ブロック領域ＢＬ５の副走査方向の画素数がブロック領域情報となる。 Each block descriptor includes block area information for the allocated block area BL. The block area information is information on the number of pixels in the main scanning direction and the sub-scanning direction and the coordinates of the top pixel for the block area BL. For example, in the case of the block region BL5, as described above, a combination of the main scanning direction descriptor MSD1 and the sub scanning direction descriptor VSD2 is a block descriptor. The coordinate value in the main scanning direction of the first pixel in the block region BL1, the number of pixels in the main scanning direction in the block region BL1, the coordinate value in the sub scanning direction of the first pixel in the block region BL5, and the pixel in the sub scanning direction of the block region BL5 The number becomes block area information.

座標演算部３３は、アクセス対象となる画素データに対応する画素について、主走査方向Ｄ１及び副走査方向Ｄ２の座標を演算する。すなわち、座標演算部３３は、メインメモリー７に格納されている画像データを基にして形成される画像について、Ｎ番目(Ｎは正の整数)画素が位置する主走査方向Ｄ１及び副走査方向Ｄ２の座標を、その画像の主走査方向Ｄ１の画素数を基にして演算する。 The coordinate calculation unit 33 calculates the coordinates in the main scanning direction D1 and the sub-scanning direction D2 for the pixels corresponding to the pixel data to be accessed. That is, the coordinate calculation unit 33 performs main scanning direction D1 and sub-scanning direction D2 in which the Nth pixel (N is a positive integer) is located in an image formed based on image data stored in the main memory 7. Are calculated based on the number of pixels in the main scanning direction D1 of the image.

ブロック領域特定部３５は、Ｎ番目画素が属するブロック領域ＢＬを特定する。詳細に説明すると、ブロック領域特定部３５は、座標演算部３３で演算されたＮ番目画素の座標、及び、ブロックディスクリプター生成部３１によって生成されたブロックディスクリプターに含まれるブロック領域情報を基にして、ｍ×ｎ個のブロック領域ＢＬのうちＮ番目画素が属するブロック領域ＢＬを特定する。 The block area specifying unit 35 specifies the block area BL to which the Nth pixel belongs. More specifically, the block area specifying unit 35 is based on the coordinates of the Nth pixel calculated by the coordinate calculation unit 33 and the block area information included in the block descriptor generated by the block descriptor generation unit 31. Thus, the block region BL to which the Nth pixel belongs is specified among the m × n block regions BL.

バンドディスクリプター読出部３７は、ブロック領域特定部３５で特定されたブロック領域ＢＬに割り当てられたブロックディスクリプターについて、そのブロックディスクリプターに含まれるバンドディスクリプター関係づけアドレスに格納されているバンドディスクリプターＢＡＤをメインメモリー７から読み出す。 The band descriptor reading unit 37, for the block descriptor assigned to the block area BL specified by the block area specifying unit 35, is stored in the band descriptor association address included in the block descriptor. BAD is read from the main memory 7.

バンド領域特定部４１は、複数のバンド領域ＢＡのうちＮ番目画素が属するバンド領域ＢＡ、及び、そのバンド領域ＢＡにおけるＮ番目画素の副走査方向Ｄ２上の位置を特定する。 The band area specifying unit 41 specifies the band area BA to which the Nth pixel belongs among the plurality of band areas BA, and the position of the Nth pixel in the band area BA in the sub-scanning direction D2.

画素数演算部４３は、バンド領域特定部４１で特定されたＮ番目画素が属するバンド領域ＢＡの先頭の画素からＮ番目画素までの画素数を演算する。 The pixel number calculation unit 43 calculates the number of pixels from the first pixel to the Nth pixel of the band area BA to which the Nth pixel specified by the band area specifying unit 41 belongs.

分割データ特定部４５は、バンドディスクリプター読出部３７によって読み出されたバンドディスクリプターＢＡＤに含まれる分割データ情報において、複数の分割データのうちＮ番目画素のデータが属する分割データを特定する。 The divided data specifying unit 45 specifies divided data to which the data of the Nth pixel belongs among the plurality of divided data in the divided data information included in the band descriptor BAD read by the band descriptor reading unit 37.

アドレス特定部４７は、分割データ特定部４５で特定された分割データの先頭画素のデータのメインメモリー７上のアドレスからＮ番目画素のデータのメインメモリー７上のアドレスを特定する。 The address specifying unit 47 specifies the address on the main memory 7 of the Nth pixel data from the address on the main memory 7 of the data of the first pixel of the divided data specified by the divided data specifying unit 45.

次に、本実施形態に係る画像処理装置１を用いて画像データをメインメモリー７へ格納する処理について説明する。図７は、この処理を説明するフローチャートである。図１に示すラインセンサー５によって主走査方向Ｄ１に原稿を走査して、１走査ラインずつ原稿を読み取ることにより、ラインセンサー５から原稿の画像データが出力される(ステップＳ１)。 Next, processing for storing image data in the main memory 7 using the image processing apparatus 1 according to the present embodiment will be described. FIG. 7 is a flowchart for explaining this process. By scanning the document in the main scanning direction D1 by the line sensor 5 shown in FIG. 1 and reading the document one scanning line at a time, image data of the document is output from the line sensor 5 (step S1).

主・副走査方向ディスクリプター処理部２５は、図４に示す４個の主走査方向ディスクリプターＭＳＤ及び図５に示す４個の副走査方向ディスクリプターＶＳＤを生成し、メインメモリー７上の予め割り当てられたアドレスに格納する(ステップＳ３)。 The main / sub scanning direction descriptor processor 25 generates four main scanning direction descriptors MSD shown in FIG. 4 and four sub scanning direction descriptors VSD shown in FIG. The stored address is stored (step S3).

ステップＳ１において、ラインセンサー５から出力された画像データのうち、予め定められた数の走査ライン(例えば６４本の走査ライン)のスキャンで得られた画像データが、バンド領域データＭに相当する。ラインセンサー５から出力された画像データは、分割処理部２１へ送られる。バンド領域データＭ１(バンド領域ＢＡ１に対応)が分割処理部２１のバッファに蓄積されると、分割処理部２１は、バンド領域データＭ１を複数の分割データに分割してメインメモリー７にアドレスを異ならせて格納する処理をする(ステップＳ５)。 In step S1, image data obtained by scanning a predetermined number of scanning lines (for example, 64 scanning lines) among the image data output from the line sensor 5 corresponds to the band region data M. The image data output from the line sensor 5 is sent to the division processing unit 21. When the band area data M1 (corresponding to the band area BA1) is accumulated in the buffer of the division processing unit 21, the division processing unit 21 divides the band area data M1 into a plurality of division data and sets the address to the main memory 7 differently. The process of storing is performed (step S5).

バンドディスクリプター処理部２３は、分割データ情報が含まれないバンドディスクリプターＢＡＤ１を生成し、これに、バンド領域データＭ１を構成する複数の分割データに関する分割データ情報を付加して、メインメモリー７に格納する(ステップＳ７)。 The band descriptor processing unit 23 generates a band descriptor BAD1 that does not include the divided data information, adds the divided data information related to the plurality of divided data constituting the band area data M1, to the main memory 7 Store (step S7).

分割処理部２１は、分割処理部２１のバッファに次のバンド領域データＭ(ここではバンド領域データＭ２)が蓄積されているか判断する(ステップＳ９)。分割処理部２１によって次のバンド領域データＭが蓄積していると判断されれば(ステップＳ９でＹｅｓ)、ステップＳ５へ戻る。これに対して、分割処理部２１によって次のバンド領域データＭが蓄積していないと判断されれば(ステップＳ９でＮｏ)、すなわち最後のバンド領域データＭについてステップＳ５，Ｓ７の処理がされれば、画像データをメインメモリー７へ格納する処理が終了する。 The division processing unit 21 determines whether the next band area data M (here, band area data M2) is stored in the buffer of the division processing unit 21 (step S9). If the division processing unit 21 determines that the next band area data M is accumulated (Yes in step S9), the process returns to step S5. On the other hand, if the division processing unit 21 determines that the next band area data M is not accumulated (No in step S9), that is, the last band area data M is processed in steps S5 and S7. In this case, the process for storing the image data in the main memory 7 ends.

以上説明したように、本実施形態に係る画像処理装置１よれば、画像データを分割データに分割してメインメモリー７に格納する際に、４個(ｍ個）の主走査方向ディスクリプターＭＳＤ、４個(ｎ個)の副走査方向ディスクリプターＶＳＤ、及び、複数のバンドディスクリプターＢＡＤをメインメモリー７に格納している。図５に示すように、ブロックディスクリプターを構成する副走査方向ディスクリプターＶＳＤは、バンドディスクリプター関係付けアドレスの情報を含む。したがって、ブロック領域ＢＬの先頭の画素を含むバンド領域ＢＡに割り当てられたバンドディスクリプターＢＡＤのアドレスを、そのブロック領域ＢＬに割り当てられたブロックディスクリプターから知ることができる。 As described above, according to the image processing apparatus 1 according to the present embodiment, when the image data is divided into divided data and stored in the main memory 7, four (m) main scanning direction descriptors MSD, Four (n) sub-scanning direction descriptors VSD and a plurality of band descriptors BAD are stored in the main memory 7. As shown in FIG. 5, the sub-scanning direction descriptor VSD constituting the block descriptor includes information on the band descriptor association address. Therefore, the address of the band descriptor BAD assigned to the band area BA including the first pixel of the block area BL can be known from the block descriptor assigned to the block area BL.

メインメモリー７に格納されている複数のバンドディスクリプターＢＡＤのそれぞれは、次の順番のバンドディスクリプターＢＡＤのメインメモリー７上のアドレスの情報を含むので、ブロックディスクリプターを利用しなくても目的となるバンドディスクリプターＢＡＤへアクセスできる。しかし、この場合は１番目のバンドディスクリプターＢＡＤから順番にバンドディスクリプターＢＡＤを検索しなければならない。本実施形態によれば、ブロックディスクリプターを利用することにより、途中のバンドディスクリプターＢＡＤから検索を開始して目的となるバンドディスクリプターＢＡＤへアクセスすることができる。したがって、バンドディスクリプターＢＡＤへのアクセス時間を短くすることが可能となる。 Each of the plurality of band descriptors BAD stored in the main memory 7 includes address information on the main memory 7 of the band descriptor BAD of the next order, so that the purpose can be achieved without using a block descriptor. The band descriptor BAD can be accessed. However, in this case, the band descriptor BAD must be searched in order from the first band descriptor BAD. According to the present embodiment, by using a block descriptor, it is possible to start a search from an intermediate band descriptor BAD and access the target band descriptor BAD. Therefore, the access time to the band descriptor BAD can be shortened.

次に、メインメモリー７に格納されている画像データに含まれるＮ番目(Ｎは正の整数)画素のデータへのアクセスについて説明する。図８は、このアクセスを説明するフローチャートである。ここでは、Ｎ番目画素を７０万番目画素、画像データの主走査方向Ｄ１の画素数(言い換えればバンド領域ＢＡの主走査方向Ｄ１の画素数)を５００、バンド領域データＭに相当する走査ラインの数を６４本とする。 Next, access to data of the Nth pixel (N is a positive integer) included in the image data stored in the main memory 7 will be described. FIG. 8 is a flowchart for explaining this access. Here, the Nth pixel is the 700,000th pixel, the number of pixels in the main scanning direction D1 of the image data (in other words, the number of pixels in the main scanning direction D1 of the band area BA) is 500, and the scanning line corresponding to the band area data M The number is 64.

座標演算部３３は、メインメモリー７に格納されている画像データによって形成される画像について、７０万番目画素が位置する主走査方向Ｄ１及び副走査方向Ｄ２の座標を、画像データの主走査方向Ｄ１の画素数(５００)を基にして演算する(ステップＳ２１)。 The coordinate calculation unit 33 uses the coordinates in the main scanning direction D1 and the sub-scanning direction D2 where the 700,000th pixel is located for the image formed by the image data stored in the main memory 7, and the main scanning direction D1 of the image data. Is calculated based on the number of pixels (500) (step S21).

７０００００÷５００＝１４００
１４００は、主走査方向Ｄ１の座標(ｘ座標)が０、副走査方向Ｄ２の座標(ｙ座標)が１４００を意味している。したがって、図２に示すように、７０万番目画素Ｑが位置する座標は(０、１４００)である。 700,000 ÷ 500 = 1400
1400 means that the coordinate (x coordinate) in the main scanning direction D1 is 0, and the coordinate (y coordinate) in the sub scanning direction D2 is 1400. Therefore, as shown in FIG. 2, the coordinates where the 700,000th pixel Q is located are (0, 1400).

ブロック領域特定部３５は、画素Ｑが、いずれのブロック領域ＢＬに属するかについて、ブロック領域ＢＬ１から順番に判定する(ステップＳ２３)。ブロックディスクリプター生成部３１は、主・副走査方向ディスクリプター読出部２９に対して、主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ１とを、メインメモリー７から読み出す処理をさせる。主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ１との組み合わせが、ブロック領域ＢＬ１に割り当てられたブロックディスクリプターである。 The block area specifying unit 35 determines in order from the block area BL1 which block area BL the pixel Q belongs to (step S23). The block descriptor generation unit 31 causes the main / sub scanning direction descriptor reading unit 29 to perform a process of reading the main scanning direction descriptor MSD1 and the sub scanning direction descriptor VSD1 from the main memory 7. A combination of the main scanning direction descriptor MSD1 and the sub scanning direction descriptor VSD1 is a block descriptor assigned to the block area BL1.

このブロックディスクリプターによれば、図４及び図５に示すように、ブロック領域ＢＬ１について、先頭画素の主走査方向の座標値「０」、先頭画素の副走査方向の座標値「０」、主走査方向の画素数「１２５」、副走査方向の画素数「１３４４」である。従って、ブロック領域ＢＬ１は、主走査方向の座標値が「０」から「１２４」まで、副走査方向の座標値が「０」から「１３４３」までの領域である。よって、ブロック領域特定部３５は、画素Ｑ(０、１４００)が、ブロック領域ＢＬ１に属しないと判定する。 According to this block descriptor, as shown in FIGS. 4 and 5, for the block region BL1, the coordinate value “0” of the top pixel in the main scanning direction, the coordinate value “0” of the top pixel in the sub scanning direction, The number of pixels in the scanning direction is “125”, and the number of pixels in the sub-scanning direction is “1344”. Therefore, the block region BL1 is a region where the coordinate value in the main scanning direction is “0” to “124” and the coordinate value in the sub-scanning direction is “0” to “1343”. Therefore, the block area specifying unit 35 determines that the pixel Q (0, 1400) does not belong to the block area BL1.

ブロック領域特定部３５は、ブロック領域ＢＬ１以降のブロック領域ＢＬについても、同様にして、画素Ｑがブロック領域ＢＬに属するか否かを判定する。本実施形態では、画素Ｑがブロック領域ＢＬ５に属することが判定される。詳しく説明する。ブロックディスクリプター生成部３１は、主・副走査方向ディスクリプター読出部２９に対して、主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ２とを、メインメモリー７から読み出す処理をさせる。主走査方向ディスクリプターＭＳＤ１と副走査方向ディスクリプターＶＳＤ２との組み合わせが、ブロック領域ＢＬ５に割り当てられたブロックディスクリプターである。 The block area specifying unit 35 similarly determines whether or not the pixel Q belongs to the block area BL for the block areas BL after the block area BL1. In the present embodiment, it is determined that the pixel Q belongs to the block region BL5. explain in detail. The block descriptor generation unit 31 causes the main / sub scanning direction descriptor reading unit 29 to read the main scanning direction descriptor MSD 1 and the sub scanning direction descriptor VSD 2 from the main memory 7. A combination of the main scanning direction descriptor MSD1 and the sub scanning direction descriptor VSD2 is a block descriptor assigned to the block area BL5.

このブロックディスクリプターによれば、ブロック領域ＢＬ５について、先頭画素の主走査方向の座標値「０」、先頭画素の副走査方向の座標値「１３４４」、主走査方向の画素数「１２５」、副走査方向の画素数「１３４４」である。従って、ブロック領域ＢＬ５は、主走査方向の座標値が「０」から「１２４」まで、副走査方向の座標値が「１３４４」から「２６８７」までの領域である。よって、ブロック領域特定部３５は、画素Ｑ(０、１４００)がブロック領域ＢＬ５に属すると判定する。 According to this block descriptor, with respect to the block region BL5, the coordinate value “0” of the top pixel in the main scanning direction, the coordinate value “1344” of the top pixel in the sub scanning direction, the number of pixels “125” in the main scanning direction, The number of pixels in the scanning direction is “1344”. Accordingly, the block region BL5 is a region where the coordinate value in the main scanning direction is “0” to “124” and the coordinate value in the sub-scanning direction is “1344” to “2687”. Therefore, the block area specifying unit 35 determines that the pixel Q (0, 1400) belongs to the block area BL5.

次に、バンドディスクリプター読出部３７は、ステップＳ２３で特定されたブロック領域ＢＬ５に割り当てられたブロックディスクリプターについて、このブロックディスクリプターを構成する副走査方向ディスクリプターＶＳＤ２に含まれるバンドディスクリプター関係づけアドレスＡｄｄ７２に格納されているバンドディスクリプターＢＡＤ２２をメインメモリー７から読み出す(ステップＳ２５)。 Next, the band descriptor reading unit 37 relates the band descriptors included in the sub-scanning direction descriptor VSD2 constituting the block descriptor with respect to the block descriptor assigned to the block area BL5 specified in step S23. The band descriptor BAD22 stored at the address Add72 is read from the main memory 7 (step S25).

次に、バンド領域特定部４１は、複数のバンド領域ＢＡのうち７０万番目画素Ｑが属するバンド領域ＢＡ、及び、そのバンド領域ＢＡにおける７０万番目画素Ｑの副走査方向Ｄ２上の位置を特定する(ステップＳ２７)。７０万番目画素Ｑの副走査方向Ｄ２上の位置とは、そのバンド領域ＢＡにおいて７０万番目画素Ｑが位置する行を意味する。ステップＳ２７の特定は、バンド領域ＢＡの副走査方向Ｄ２の画素数６４、及び、ステップＳ２１で演算された７０万番目画素Ｑの副走査方向Ｄ２の座標１４００を基にして実行される。 Next, the band area specifying unit 41 specifies the band area BA to which the 700,000th pixel Q belongs among the plurality of band areas BA, and the position of the 700,000th pixel Q in the band area BA in the sub-scanning direction D2. (Step S27). The position of the 700,000th pixel Q in the sub-scanning direction D2 means the row where the 700,000th pixel Q is located in the band area BA. The identification in step S27 is executed based on the number of pixels 64 in the sub-scanning direction D2 of the band area BA and the coordinates 1400 in the sub-scanning direction D2 of the 700,000th pixel Q calculated in step S21.

１４００÷６４＝２１．８７５
２１．８７５は、２１個のバンド領域ＢＡ＋０．８７５個のバンド領域ＢＡを意味する。したがって、７０万番目画素Ｑは、２２番目のバンド領域ＢＡであるバンド領域ＢＡ２２に属している。バンド領域ＢＡ２２における７０万番目画素の副走査方向Ｄ２の位置は、バンド領域ＢＡ２２の５６(＝６４×０．８７５)行目となる。 1400 ÷ 64 = 21.875
21.875 means 21 band areas BA + 0.875 band areas BA. Therefore, the 700,000th pixel Q belongs to the band area BA22 which is the 22nd band area BA. The position of the 700,000th pixel in the band area BA22 in the sub-scanning direction D2 is the 56th (= 64 × 0.875) line of the band area BA22.

次に、画素数演算部４３は、ステップＳ２７で特定された７０万番目画素Ｑが属するバンド領域ＢＡ２２の先頭の画素(すなわち分割データｍ１の先頭画素ｐ１)から７０万番目画素Ｑまでの画素数を演算する(ステップＳ２９)。この演算は、ステップＳ２１で演算された７０万番目画素Ｑの主走査方向Ｄ１の座標０、ステップＳ２７で特定された副走査方向Ｄ２の位置(５６行目)、及び、画像データの主走査方向Ｄ１の画素数(言い換えればバンド領域ＢＡの主走査方向Ｄ１の画素数)５００を基にして実行される。 Next, the number-of-pixels calculation unit 43 counts the number of pixels from the head pixel of the band area BA22 to which the 700,000th pixel Q specified in step S27 belongs (that is, the head pixel p1 of the divided data m1) to the 700,000th pixel Q. Is calculated (step S29). This calculation is based on the coordinate 0 in the main scanning direction D1 of the 700,000th pixel Q calculated in step S21, the position in the sub-scanning direction D2 specified in step S27 (line 56), and the main scanning direction of the image data. The processing is performed based on the number of pixels D1 (in other words, the number of pixels in the main scanning direction D1 of the band area BA) 500.

０＋５００×５６＝２８０００
２８０００がステップＳ２９で演算された画素数である。 0 + 500 × 56 = 28000
28000 is the number of pixels calculated in step S29.

次に、ステップＳ２５で読み出された図３に示すバンドディスクリプターＢＡＤ２２に含まれる分割データ情報を利用して、分割データ特定部４５は、複数の分割データｍ１〜ｍ５のうち７０万番目画素データＱが属する分割データを特定する(ステップＳ３１)。その特定は、バンドディスクリプターＢＡＤ２２の分割データ情報に含まれる複数の分割データｍ１〜ｍ５のそれぞれの画素数(図６)、及び、ステップ３１で演算された画素数２８０００を基にして実行される。 Next, using the divided data information included in the band descriptor BAD22 shown in FIG. 3 read in step S25, the divided data specifying unit 45 performs the 700,000th pixel data among the plurality of divided data m1 to m5. The divided data to which Q belongs is specified (step S31). The identification is executed based on the number of pixels (FIG. 6) of each of the plurality of divided data m1 to m5 included in the divided data information of the band descriptor BAD22 and the number of pixels 28000 calculated in step 31. .

１００００(分割データｍ１の画素数)＜２８０００
７０万番目画素Ｑのデータは、分割データｍ１に属さない。 10000 (number of pixels of the divided data m1) <28000
The data of the 700,000th pixel Q does not belong to the divided data m1.

１００００＋２００００(分割データｍ２の画素数)＞２８０００
したがって、７０万番目画素Ｑのデータは、図６に示すように分割データｍ２に属する。 10000 + 20000 (number of pixels of the divided data m2)> 28000
Therefore, the data of the 700,000th pixel Q belongs to the divided data m2 as shown in FIG.

次に、アドレス特定部４７は、分割データｍ２の先頭画素ｐ２のデータのメインメモリー７上のアドレスから７０万番目画素Ｑのデータのメインメモリー７上のアドレスを特定する(ステップＳ３３)。この特定は、ステップＳ２９で演算された画素数２８０００を基にして実行される。 Next, the address specifying unit 47 specifies the address on the main memory 7 of the data of the 700,000th pixel Q from the address on the main memory 7 of the data of the first pixel p2 of the divided data m2 (step S33). This specification is executed based on the number of pixels 28000 calculated in step S29.

ここでは、先頭画素ｐ２のデータのメインメモリー７上のアドレスから１８０００(＝２８０００−１００００)番目の画素のデータのメインメモリー７上のアドレスが、７０万番目画素Ｑのデータのアドレスである。 Here, the address on the main memory 7 of the data of the 18000 (= 28000−10000) th pixel from the address of the data of the top pixel p2 on the main memory 7 is the address of the data of the 700,000th pixel Q.

以上説明したように、本実施形態によれば、メインメモリー７に格納されているＮ番目画素のデータに対してバンドディスクリプターＢＡＤを利用してアクセスする場合に、ブロックディスクリプターを利用することによって、Ｎ番目画素が属するブロック領域ＢＬの先頭の画素を含むバンド領域ＢＡに割り当てられたバンドディスクリプターＢＡＤから開始できる。一方、もしブロックディスクリプターを利用しなければ、１番目のバンドディスクリプターＢＡＤから順番にＮ番目画素のデータに対応するバンドディスクリプターＢＡＤを検索してＮ番目画素のデータへアクセスしなければならない。バンドディスクリプターＢＡＤの数は、例えば数千なので、ブロックディスクリプターの数(例えば１０から数十)よりも相当多い。したがって、本実施形態によれば、ブロックディスクリプターを用いない場合よりも、Ｎ番目画素のデータへのアクセス時間を短くすることができる。 As described above, according to the present embodiment, when the N-th pixel data stored in the main memory 7 is accessed using the band descriptor BAD, the block descriptor is used. The band descriptor BAD assigned to the band area BA including the first pixel of the block area BL to which the Nth pixel belongs can be started. On the other hand, if the block descriptor is not used, the band descriptor BAD corresponding to the Nth pixel data must be searched in order from the first band descriptor BAD to access the Nth pixel data. Since the number of band descriptors BAD is, for example, thousands, it is considerably larger than the number of block descriptors (for example, 10 to several tens). Therefore, according to the present embodiment, the access time to the data of the Nth pixel can be shortened compared with the case where no block descriptor is used.

本実施形態の変形例を説明する。図９は、本実施形態の変形例に係る画像処理装置２のハードウェア構成を示すブロック図である。変形例に係る画像処理装置２を構成する要素のうち、図１に示す本実施形態に係る画像処理装置１を構成する要素と同じ要素については、同一符号を付している。 A modification of this embodiment will be described. FIG. 9 is a block diagram illustrating a hardware configuration of the image processing apparatus 2 according to a modification of the present embodiment. Among the elements constituting the image processing apparatus 2 according to the modification, the same elements as those constituting the image processing apparatus 1 according to the present embodiment shown in FIG.

図１に示す本実施形態に係る画像処理装置１では、ｍ個の主走査方向ディスクリプターＭＳＤ及びｎ個の副走査方向ディスクリプターＶＳＤを、メインメモリー７に格納している。これに対して、変形例に係る画像処理装置２では、ｍ個の主走査方向ディスクリプターＭＳＤ及びｎ個の副走査方向ディスクリプターＶＳＤを、ＡＳＩＣ１１に備えられるＳＲＡＭ５１に格納している。 In the image processing apparatus 1 according to the present embodiment shown in FIG. 1, m main scanning direction descriptors MSD and n sub scanning direction descriptors VSD are stored in the main memory 7. On the other hand, in the image processing apparatus 2 according to the modified example, m main scanning direction descriptors MSD and n sub scanning direction descriptors VSD are stored in the SRAM 51 provided in the ASIC 11.

ＳＲＡＭ５１は、例えば、ラインセンサー５から出力された画像データが一時的に格納される。 In the SRAM 51, for example, image data output from the line sensor 5 is temporarily stored.

ブロックディスクリプター生成部３１は、ＳＲＡＭ５１に格納されているｍ個の主走査方向ディスクリプターＭＳＤのそれぞれのアドレスとｎ個の副走査方向ディスクリプターＶＳＤのそれぞれのアドレスを保持している。ブロックディスクリプター生成部３１は、ＳＲＡＭ５１から主走査方向ディスクリプターＭＳＤと副走査方向ディスクリプターＶＳＤとを読み出して、ｍ×ｎ個のブロック領域ＢＬの任意のブロック領域ＢＬに割り当てられたブロックディスクリプターを生成する。 The block descriptor generation unit 31 holds the addresses of m main scanning direction descriptors MSD and the addresses of n sub scanning direction descriptors VSD stored in the SRAM 51. The block descriptor generation unit 31 reads the main scanning direction descriptor MSD and the sub scanning direction descriptor VSD from the SRAM 51, and sets the block descriptor assigned to any block area BL of the m × n block areas BL. Generate.

ｍ個の主走査方向ディスクリプターＭＳＤ及びｎ個の副走査方向ディスクリプターＶＳＤの全部のサイズは、ｍ×ｎ個のブロックディスクリプターの全部のサイズよりも、かなり小さいので、メインメモリー７でなく、ＡＳＩＣ１１のＳＲＡＭ５１に格納することができる。これにより、ｍ個の主走査方向ディスクリプターＭＳＤのそれぞれに、次に読み出す順番の主走査方向ディスクリプターＭＳＤのメインメモリー７上のアドレスの情報を含める必要がなくなる。同様に、ｎ個の副走査方向ディスクリプターＶＳＤのそれぞれに、次に読み出す順番の副走査方向ディスクリプターＶＳＤのメインメモリー７上のアドレスの情報を含める必要がなくなる。従って、ｍ個の主走査方向ディスクリプターＭＳＤ及びｎ個の副走査方向ディスクリプターＶＳＤの全部のサイズをさらに小さくすることができる。 The total size of m main scanning direction descriptors MSD and n sub scanning direction descriptors VSD is considerably smaller than the total size of m × n block descriptors. The data can be stored in the SRAM 51 of the ASIC 11. Thereby, it is not necessary to include the address information on the main memory 7 of the main scanning direction descriptor MSD of the next reading order in each of the m main scanning direction descriptors MSD. Similarly, it is not necessary to include address information on the main memory 7 of the sub-scanning direction descriptor VSD in the next reading order in each of the n sub-scanning direction descriptors VSD. Accordingly, it is possible to further reduce the size of all the m main scanning direction descriptors MSD and the n sub scanning direction descriptors VSD.

１，２画像処理装置
７メインメモリー(記憶領域の一例)
５１ＳＲＡＭ(記憶領域の一例)
ＢＬ，ＢＬ１〜ＢＬ１６ブロック領域
ＢＡ，ＢＡ１，ＢＡ２，ＢＡ２１，ＢＡ２２バンド領域
ＭＳＤ，ＭＳＤ１〜ＭＳＤ４主走査方向ディスクリプター
ＶＳＤ，ＶＳＤ１〜ＶＳＤ４副走査方向ディスクリプター
ＢＡＤ，ＢＡＤ１〜ＢＡＤ３，ＢＡＤ２１〜ＢＡＤ２３バンドディスクリプター
Ｐブロック領域ＢＬ５の先頭の画素
Ｍ２２バンド領域データ
ｍ１〜ｍ５分割データ
Ｑ７０万番目画素 1, 2 Image processing device 7 Main memory (an example of storage area)
51 SRAM (an example of a storage area)
BL, BL1 to BL16 Block area BA, BA1, BA2, BA21, BA22 Band area MSD, MSD1 to MSD4 Main scanning direction descriptor VSD, VSD1 to VSD4 Sub scanning direction descriptor BAD, BAD1 to BAD3, BAD21 to BAD23 Band descriptor P First pixel of block area BL5 M22 Band area data m1 to m5 Divided data Q 700,000th pixel

Claims

A plurality of m × n block areas in which m block areas are arranged in the main scanning direction and n block areas are arranged in the sub scanning direction, and a band area having a larger number of pixels in the main scanning direction than the block areas are arranged in the sub scanning direction. An image processing apparatus that processes image data using the band region of
Main memory,
A processing unit that processes image data stored in the main memory by dividing it into a plurality of band area data corresponding to each of the plurality of band areas, and dividing the band area data into a plurality of divided data. A division processing unit that performs processing for storing the different addresses in the main memory for each of the plurality of band area data;
A processing unit for processing a plurality of band descriptors assigned to each of the plurality of band areas, wherein when the image data is stored in the main memory, the band area corresponding to the band area data is stored in the band area; To the allocated band descriptor, the division data information indicating the address on the main memory of the data of the first pixel of each of the plurality of division data and the number of pixels of each of the plurality of division data is added, and A band descriptor processing unit that executes processing to be stored in the main memory in each of the plurality of band descriptors,
The plurality of band descriptors are ordered, and each of the plurality of band descriptors stored in the main memory includes information on an address on the main memory of a band descriptor in the next order,
An address on the main memory of the band descriptor assigned to the band area including the first pixel of the block area is a band descriptor association address,
further,
The coordinate value in the main scanning direction of the first pixel of the block area and the number of pixels in the main scanning direction of the block area are provided for the block area, and the coordinate value and the number of pixels common in the main scanning direction are provided. The m main scanning direction descriptors including information, the coordinate value in the sub-scanning direction of the first pixel of the block area, and the number of pixels in the sub-scanning direction of the block area are provided for the block area. When the image data is stored in the main memory with respect to the n sub-scanning direction descriptors including information on the coordinate value and the number of pixels common to the scanning direction and the band descriptor-related address. A main / sub-scanning direction descriptor processing unit for storing in a predetermined storage area;
The m number of main scanning direction descriptors stored in the storage area and the n number of sub scanning direction descriptors are combined and assigned to an arbitrary block area of m × n block areas. An image processing apparatus comprising: a block descriptor generation unit that generates a block descriptor.

An ASIC including an SRAM in which the division processing unit, the band descriptor processing unit, the block descriptor generation unit, and m main scanning direction descriptors and n sub scanning direction descriptors are stored; ,
A bus connecting the ASIC and the main memory;
The storage area is the SRAM;
The block descriptor generation unit holds addresses of m main scanning direction descriptors and addresses of n sub scanning direction descriptors stored in the SRAM, and stores the addresses from the SRAM. The image processing apparatus according to claim 1, wherein the main processing direction descriptor and the sub scanning direction descriptor are read to generate the block descriptor assigned to an arbitrary block area of the m × n block areas. .

The number of pixels and the coordinate values included in the main scanning direction descriptor and the sub scanning direction descriptor constituting each block descriptor generated by the block descriptor generation unit are assigned to the block area to which the block descriptor is assigned. It becomes block area information which is information on the number of pixels in the main scanning direction and the sub-scanning direction and the coordinates of the top pixel,
For an image formed based on the image data stored in the main memory, the coordinates of the main scanning direction and the sub-scanning direction where the Nth (N is a positive integer) pixel is located are used as the main scanning of the image. A coordinate calculation unit that calculates based on the number of pixels in the direction;
Based on the coordinates of the Nth pixel calculated by the coordinate calculation unit and the block area information included in each block descriptor generated by the block descriptor generation unit, mxn blocks A block area specifying unit for specifying the block area to which the Nth pixel belongs in the area;
For the block descriptor assigned to the block area specified by the block area specifying unit, the band descriptor stored in the band descriptor association address included in the block descriptor is transferred from the main memory. The image processing apparatus according to claim 1, further comprising: a band descriptor reading unit for reading.