JP6000770B2 - Method for manufacturing ceramic circuit board and method for manufacturing power module - Google Patents
Method for manufacturing ceramic circuit board and method for manufacturing power module Download PDFInfo
- Publication number
- JP6000770B2 JP6000770B2 JP2012200637A JP2012200637A JP6000770B2 JP 6000770 B2 JP6000770 B2 JP 6000770B2 JP 2012200637 A JP2012200637 A JP 2012200637A JP 2012200637 A JP2012200637 A JP 2012200637A JP 6000770 B2 JP6000770 B2 JP 6000770B2
- Authority
- JP
- Japan
- Prior art keywords
- copper pattern
- plating layer
- copper
- circuit board
- ceramic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Other Surface Treatments For Metallic Materials (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、セラミック回路基板の製造方法、およびセラミック回路基板に関する。 The present invention relates to a method for manufacturing a ceramic circuit board and a ceramic circuit board.
パワーモジュール用の回路基板として、セラミック基板上に銅（Ｃｕ）パターンを直接接合したＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ）基板や、ろう材を介して接合したＡＭＣ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｅｄ Ｃｏｐｐｅｒ）基板が使用されている。 As a circuit board for a power module, a DBC (Direct Bonding Copper) substrate in which a copper (Cu) pattern is directly bonded on a ceramic substrate, or an AMC (Active Metal Brazed Copper) substrate bonded through a brazing material is used. .
近年、パワーモジュールの電気自動車などへの適用が進むにつれ、パワーモジュールの使用環境温度が高くなっている。これを受けて、パワーモジュールに対して各種の温度試験を行い、使用環境温度に対する耐性を確認している。このような温度試験として、例えば、（ｉ）パワーモジュールを１００℃以上８００℃未満の高温にさらす高温放置試験、（ｉｉ）−６０℃〜３５０℃の間を急激に温度変化させる熱衝撃試験、（ｉｉｉ）温度サイクル試験などがある。このように、温度試験において、銅パターンは銅の再結晶温度（２００〜２５０℃）以上に加熱される。 In recent years, as the application of power modules to electric vehicles and the like has progressed, the operating temperature of the power modules has increased. In response to this, various temperature tests are performed on the power module to confirm the resistance to the use environment temperature. As such a temperature test, for example, (i) a high temperature standing test in which the power module is exposed to a high temperature of 100 ° C. or higher and lower than 800 ° C., (ii) a thermal shock test in which the temperature is suddenly changed between −60 ° C. and 350 ° C. (Iii) There is a temperature cycle test. Thus, in the temperature test, the copper pattern is heated to a copper recrystallization temperature (200 to 250 ° C.) or higher.
特許文献１には、セラミック回路基板に放熱板を固定する場合にＰｂフリーはんだを使用しても、はんだやセラミック基板にクラックが発生することを防止するために、ビッカース硬さが４０〜６０の銅（または銅合金）パターンを用いることが記載されている。 In Patent Document 1, even when Pb-free solder is used when fixing a heat sink to a ceramic circuit board, the Vickers hardness is 40 to 60 in order to prevent the solder and the ceramic board from cracking. The use of a copper (or copper alloy) pattern is described.
従来、銅パターンの腐食や酸化を防止し且つはんだ濡れ性を良くするために、セラミック回路基板の銅パターン上にはＮｉめっき層が形成されている。図３（１）は、従来のセラミック回路基板１００の断面図である。図３（２）は、温度試験後のセラミック回路基板１００の断面図である。 Conventionally, a Ni plating layer has been formed on a copper pattern of a ceramic circuit board in order to prevent corrosion and oxidation of the copper pattern and to improve solder wettability. FIG. 3A is a cross-sectional view of a conventional ceramic circuit board 100. FIG. 3B is a cross-sectional view of the ceramic circuit board 100 after the temperature test.
セラミック回路基板１００は、セラミック基板１０１と、セラミック基板１０１上に接合された銅パターン１０２と、銅パターン１０２上に形成されたＮｉめっき層１０３と、を有する。 The ceramic circuit board 100 includes a ceramic substrate 101, a copper pattern 102 bonded on the ceramic substrate 101, and a Ni plating layer 103 formed on the copper pattern 102.
上記のセラミック回路基板１００に対して、前述の温度試験が行った場合には銅パターン１０２が銅の再結晶温度以上に加熱されるため、銅パターン１０２を構成する銅の結晶粒が粗大化し、銅パターン１０２の表面の凹凸が大きくなる。その結果、図３（２）に模式的に示すように、Ｎｉめっき層１０３にクラック１０４が生じてしまう。図４は、実際に温度試験によってＮｉめっき層にクラックが発生したＤＢＣ基板のＳＥＭによる断面図を示している。 When the above-described temperature test is performed on the ceramic circuit board 100, the copper pattern 102 is heated to a temperature higher than the recrystallization temperature of copper, so that the copper crystal grains constituting the copper pattern 102 are coarsened. The unevenness on the surface of the copper pattern 102 becomes large. As a result, as schematically shown in FIG. 3B, a crack 104 is generated in the Ni plating layer 103. FIG. 4 shows a cross-sectional view by SEM of a DBC substrate in which a crack was generated in the Ni plating layer by a temperature test.
また、クラックが発生する問題の他、温度試験によって、銅パターンの硬度が低下するなど、熱伝導性、電気伝導性および硬度等の銅パターンの特性が変化してしまうという問題もある。 In addition to the problem of cracks, there is a problem that the characteristics of the copper pattern such as thermal conductivity, electrical conductivity, and hardness change due to a decrease in the hardness of the copper pattern due to a temperature test.
本発明は、上記の技術的認識に基づいてなされたものであり、再結晶温度以上に加熱されても、銅パターンを被覆するめっき層にクラックが発生せず、かつ銅パターンの特性が変化しないセラミック回路基板を提供することを目的とする。 The present invention has been made based on the above technical recognition, and even when heated to a temperature higher than the recrystallization temperature, cracks do not occur in the plating layer covering the copper pattern, and the characteristics of the copper pattern do not change. An object is to provide a ceramic circuit board.
なお、特許文献１は、上記Ｎｉめっき層のクラックについて課題としてすら認識していない。 Note that Patent Document 1 does not recognize as a problem the cracks in the Ni plating layer.
本発明の一態様に係るセラミック回路基板の製造方法は、
セラミック基板の少なくとも一方の面に直接またはろう材を介して接合された銅パターンを銅の再結晶温度以上に加熱する、加熱工程と、
前記加熱工程を経た銅パターンの表面の凹凸に沿って当該銅パターンを被覆するようにめっき層を形成する、めっき工程と、
を備えることを特徴とする。
A method for manufacturing a ceramic circuit board according to an aspect of the present invention includes:
Heating a copper pattern bonded to at least one surface of the ceramic substrate directly or via a brazing material to a temperature above the recrystallization temperature of copper; and
Forming a plating layer so as to cover the copper pattern along the unevenness of the surface of the copper pattern that has undergone the heating step, and a plating step;
It is characterized by providing.
前記セラミック回路基板の製造方法において、
前記銅パターンが露出しないように前記めっき層の表面を研磨して平坦化する、研磨工程をさらに備えてもよい。
In the method of manufacturing the ceramic circuit board,
You may further provide the grinding | polishing process of grind | polishing and planarizing the surface of the said plating layer so that the said copper pattern may not be exposed.
本発明の別態様に係るセラミック回路基板の製造方法は、
セラミック基板の少なくとも一方の面に直接またはろう材を介して接合された銅パターンを、銅の再結晶温度以上に加熱する、加熱工程と、
前記加熱工程を経た銅パターンの表面の凹凸を研磨して当該銅パターンの表面を平坦化する、研磨工程と、
表面が平坦化された前記銅パターンを被覆するようにめっき層を形成する、めっき工程と、
を備えることを特徴とする。
A method of manufacturing a ceramic circuit board according to another aspect of the present invention includes:
Heating a copper pattern bonded to at least one surface of the ceramic substrate directly or via a brazing material to a temperature above the recrystallization temperature of copper; and
Polishing the unevenness of the surface of the copper pattern that has undergone the heating step to flatten the surface of the copper pattern, and a polishing step;
Forming a plating layer so as to cover the copper pattern having a planarized surface, and a plating step;
It is characterized by providing.
前記セラミック回路基板の製造方法において、
前記めっき層として、Ｎｉめっき層、Ｓｎめっき層またはＡｕめっき層を形成してもよい。
In the method of manufacturing the ceramic circuit board,
As the plating layer, a Ni plating layer, a Sn plating layer, or an Au plating layer may be formed.
本発明の一態様に係るセラミック回路基板は、
セラミック基板と、
前記セラミック基板の少なくとも一方の面に直接またはろう材を介して接合され、かつ表面に凹凸を有する、銅パターンと、
前記銅パターンの表面の凹凸に沿って前記銅パターンを被覆する、めっき層と、
を備えることを特徴とする。
A ceramic circuit board according to an aspect of the present invention is provided.
A ceramic substrate;
A copper pattern bonded to at least one surface of the ceramic substrate directly or via a brazing material and having irregularities on the surface;
A plating layer that covers the copper pattern along the unevenness of the surface of the copper pattern, and
It is characterized by providing.
前記セラミック回路基板の前記銅パターンは、銅の再結晶温度以上に加熱されることにより生じたものであってもよい。 The copper pattern of the ceramic circuit board may be generated by being heated to a temperature higher than a recrystallization temperature of copper.
本発明の別態様に係るセラミック回路基板は、
セラミック基板と、
前記セラミック基板の少なくとも一方の面に直接またはろう材を介して接合され、かつ表面が研磨により平坦化された、銅パターンと、
前記銅パターンの表面を被覆する、めっき層と、
を備えることを特徴とする。
A ceramic circuit board according to another aspect of the present invention,
A ceramic substrate;
A copper pattern bonded to at least one surface of the ceramic substrate directly or via a brazing material and having a surface flattened by polishing;
A plating layer covering the surface of the copper pattern;
It is characterized by providing.
前記セラミック回路基板の前記銅パターンは、銅の再結晶温度以上に加熱する熱処理を経たものであってもよい。 The copper pattern of the ceramic circuit board may be subjected to a heat treatment for heating to a temperature higher than the recrystallization temperature of copper.
前記セラミック回路基板の前記めっき層は、Ｎｉめっき層、Ｓｎめっき層またはＡｕめっき層であってもよい。 The plating layer of the ceramic circuit board may be a Ni plating layer, a Sn plating layer, or an Au plating layer.
本発明の一態様に係るセラミック回路基板の製造方法では、銅パターンを被覆するためのめっき処理を行う前に、再結晶温度以上の加熱処理を予め行う。これにより銅パターンの表面に再結晶化による凹凸を形成しておく。その後、銅パターンの凹凸に沿ってめっき層を形成する。このようにすることで、めっき層を形成した後にセラミック回路基板を再結晶温度以上の高温に加熱しても、銅パターンを構成する銅は既に再結晶化しているために銅パターンの表面に新たな凹凸は発生しない。よって、本発明によれば、めっき層にクラックが生じることを防止することができる。 In the method for manufacturing a ceramic circuit board according to one embodiment of the present invention, a heat treatment at a recrystallization temperature or higher is performed in advance before performing a plating process for coating the copper pattern. Thereby, the unevenness | corrugation by recrystallization is formed in the surface of a copper pattern. Thereafter, a plating layer is formed along the unevenness of the copper pattern. In this way, even if the ceramic circuit board is heated to a temperature higher than the recrystallization temperature after the plating layer is formed, the copper constituting the copper pattern has already been recrystallized, so the surface of the copper pattern is newly added. Unevenness does not occur. Therefore, according to this invention, it can prevent that a crack arises in a plating layer.
さらに、めっき処理前の加熱処理によって、熱伝導性、電気伝導性および硬度などの銅パターンの特性は既に変化済みであるため、温度試験や、高温環境下での使用により、銅パターンの特性が変化することはない。 In addition, the copper pattern characteristics such as thermal conductivity, electrical conductivity, and hardness have already been changed by the heat treatment before the plating process, so the copper pattern characteristics can be improved by temperature test and use in high temperature environment. There is no change.
以下、図面を参照しつつ本発明の実施形態について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, in each figure, the component which has an equivalent function is attached | subjected the same code | symbol, and detailed description of the component of the same code | symbol is not repeated.
（第１の実施形態）
本発明の第１の実施形態に係るセラミック回路基板の製造方法について、図１を用いて説明する。図１は、第１の実施形態に係るセラミック回路基板の製造方法を説明するための工程断面図である。
(First embodiment)
A method of manufacturing a ceramic circuit board according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a process cross-sectional view for explaining a method of manufacturing a ceramic circuit board according to the first embodiment.
まず、図１（１）に示すように、セラミック基板１の両面に直接またはろう材を介して接合された銅パターン２を、銅の再結晶温度（２００〜２５０℃）以上に加熱する（加熱工程）。銅パターン２の厚さは、例えば０．１μｍ〜数ｍｍである。なお、セラミック基板１の片面にのみ銅パターン２が接合されていてもよい。 First, as shown in FIG. 1 (1), the copper pattern 2 bonded to both surfaces of the ceramic substrate 1 directly or via a brazing material is heated to a copper recrystallization temperature (200 to 250 ° C.) or higher (heating). Process). The thickness of the copper pattern 2 is, for example, 0.1 μm to several mm. Note that the copper pattern 2 may be bonded only to one side of the ceramic substrate 1.
この加熱工程により、銅パターン２を構成する銅の結晶粒が粗大化するとともに、銅パターン２に蓄積していた残留応力が除去される。このため、図１（２）に模式的に示すように、加熱工程を経た銅パターン２Ａの表面には凹凸が生じている。 By this heating process, the copper crystal grains constituting the copper pattern 2 are coarsened, and the residual stress accumulated in the copper pattern 2 is removed. For this reason, as schematically shown in FIG. 1 (2), the surface of the copper pattern 2A that has undergone the heating process has irregularities.
次に、図１（３）に示すように、加熱工程を経た銅パターン２Ａの表面の凹凸に沿って銅パターン２Ａを被覆するように、Ｎｉめっき層３を形成する（めっき工程）。Ｎｉめっき層３の厚さは、例えば２〜１０μｍである。 Next, as shown in FIG. 1 (3), the Ni plating layer 3 is formed so as to cover the copper pattern 2A along the unevenness of the surface of the copper pattern 2A that has undergone the heating process (plating process). The thickness of the Ni plating layer 3 is, for example, 2 to 10 μm.
このめっき工程により、Ｎｉめっき層３の表面には、銅パターン２Ａの表面の凹凸に沿って凹凸が形成される。 By this plating step, unevenness is formed on the surface of the Ni plating layer 3 along the unevenness of the surface of the copper pattern 2A.
上記の工程を経て、本実施形態に係るセラミック回路基板１０が得られる。セラミック回路基板１０は、図１（３）に示すように、セラミック基板１と、セラミック基板１の少なくとも一方の面に直接またはろう材を介して接合され、かつ表面に凹凸を有する銅パターン２Ａと、銅パターン２Ａの表面の凹凸に沿って銅パターン２Ａを被覆するＮｉめっき層３と、を備えている。 Through the above steps, the ceramic circuit board 10 according to the present embodiment is obtained. As shown in FIG. 1 (3), the ceramic circuit board 10 includes a ceramic substrate 1, a copper pattern 2 A that is bonded to at least one surface of the ceramic substrate 1 directly or via a brazing material, and has an uneven surface. And a Ni plating layer 3 covering the copper pattern 2A along the unevenness of the surface of the copper pattern 2A.
一例によるパワーモジュールの製造においては、上記のセラミック回路基板１０を作製後、Ｎｉめっき層３で被覆された銅パターン２Ａ（表面側）に、ベアチップ等の電子部品をはんだ付けする。そして、Ｎｉめっき層３で被覆された銅パターン２Ａ（裏面側）にヒートシンクをはんだ付けする。電子部品およびヒートシンクのはんだ付けは、Ｐｂ−５Ｓｎ等の高温はんだを用いて行う。 In the manufacture of a power module according to an example, after manufacturing the ceramic circuit board 10 described above, an electronic component such as a bare chip is soldered to the copper pattern 2 </ b> A (surface side) covered with the Ni plating layer 3. Then, a heat sink is soldered to the copper pattern 2 </ b> A (back side) covered with the Ni plating layer 3. The electronic parts and the heat sink are soldered using a high-temperature solder such as Pb-5Sn.
上記のように本実施形態の製造方法では、銅パターンを被覆するためのめっき処理を行う前に、再結晶温度以上の加熱処理を予め行うことで、銅パターンの表面に再結晶化による凹凸を意図的に形成しておく。その後、銅パターンの凹凸に沿ってめっき層を形成する。 As described above, in the manufacturing method of the present embodiment, the unevenness due to recrystallization is formed on the surface of the copper pattern by performing a heat treatment at a recrystallization temperature or higher in advance before performing the plating process for covering the copper pattern. Intentionally formed. Thereafter, a plating layer is formed along the unevenness of the copper pattern.
このようにすることで、めっき層を形成した後にセラミック回路基板を再結晶温度以上の高温に加熱しても、銅パターンを構成する銅は既に再結晶化しているために銅パターンの表面に新たな凹凸は発生しない。よって、本実施形態によれば、めっき層にクラックが生じることを防止することができる。 In this way, even if the ceramic circuit board is heated to a temperature higher than the recrystallization temperature after the plating layer is formed, the copper constituting the copper pattern has already been recrystallized, so the surface of the copper pattern is newly added. Unevenness does not occur. Therefore, according to this embodiment, it can prevent that a crack arises in a plating layer.
さらに、めっき処理前の加熱処理によって、熱伝導性、電気伝導性および硬度などの銅パターンの特性は、既に変化済みである。このため、温度試験や、高温環境下での使用により、銅パターンの特性が変化することはない。 Furthermore, the characteristics of the copper pattern such as thermal conductivity, electrical conductivity and hardness have already been changed by the heat treatment before the plating treatment. For this reason, the characteristic of a copper pattern does not change by a temperature test or use in a high temperature environment.
また、表面に凹凸が形成された銅パターン上にめっき層を形成することで、いわゆるアンカー効果により、銅パターンとめっき層との密着性を高めることができる。また、図１（３）に示すように、銅パターンの凹凸の影響を受けてめっき層の表面にも若干の凹凸が形成される。このめっき層の凹凸により、セラミック回路基板に電子部品等をはんだ付けする際に、めっき層とはんだとの密着性も高めることができる。 Further, by forming a plating layer on a copper pattern having irregularities formed on the surface, adhesion between the copper pattern and the plating layer can be enhanced by a so-called anchor effect. Further, as shown in FIG. 1 (3), some unevenness is also formed on the surface of the plating layer under the influence of the unevenness of the copper pattern. Due to the unevenness of the plating layer, when the electronic component or the like is soldered to the ceramic circuit board, the adhesion between the plating layer and the solder can be enhanced.
なお、めっき工程で形成するめっき層は、Ｎｉめっき層に限らず、例えば、Ｎｉ合金めっき層（Ｎｉ−Ｐ等）、Ｓｎ（スズ）めっき層、Ａｕ（金）めっき層、又は、Ｎｉ−Ｐ／Ａｕめっき層を形成することが可能である。このめっき層は、好ましくは、銅よりも再結晶温度の高い金属から構成される。 The plating layer formed in the plating step is not limited to the Ni plating layer, and for example, a Ni alloy plating layer (Ni-P or the like), a Sn (tin) plating layer, an Au (gold) plating layer, or a Ni-P / Au plating layer can be formed. This plating layer is preferably made of a metal having a higher recrystallization temperature than copper.
また、めっき工程の後、銅パターン２Ａが露出しないように、Ｎｉめっき層３の表面を研磨して平坦化する研磨工程を行ってもよい。 Moreover, you may perform the grinding | polishing process which grind | polishes and planarizes the surface of the Ni plating layer 3 so that the copper pattern 2A may not be exposed after a plating process.
（第２の実施形態）
次に、第２の実施形態に係るセラミック回路基板の製造方法について説明する。第２の実施形態と第１の実施形態の相違点の一つは、加熱工程後に銅パターンを研磨することである。
(Second Embodiment)
Next, a method for manufacturing a ceramic circuit board according to the second embodiment will be described. One of the differences between the second embodiment and the first embodiment is that the copper pattern is polished after the heating step.
以下、図２を用いて、本実施形態に係るセラミック回路基板の製造方法について説明する。 Hereinafter, the manufacturing method of the ceramic circuit board according to the present embodiment will be described with reference to FIG.
まず、セラミック基板１の両面に直接またはろう材を介して接合された銅パターン２を、銅の再結晶温度（２００〜２５０℃）以上に加熱する（加熱工程）。銅パターン２は、後述のように研磨されることから、研磨後の厚みを確保すべく、第１の実施形態よりも厚いことが好ましい。なお、セラミック基板１の片面にのみ銅パターン２が接合されていてもよい。 First, the copper pattern 2 bonded to both surfaces of the ceramic substrate 1 directly or via a brazing material is heated to a copper recrystallization temperature (200 to 250 ° C.) or higher (heating step). Since the copper pattern 2 is polished as described later, it is preferable that the copper pattern 2 is thicker than the first embodiment in order to ensure the thickness after polishing. Note that the copper pattern 2 may be bonded only to one side of the ceramic substrate 1.
次に、図２（１）に示すように、銅の再結晶温度以上に加熱する熱処理を経た銅パターン２Ａの表面の凹凸を研磨して、銅パターン２Ａの表面を平坦化する（研磨工程）。
次に、図２（２）に示すように、表面が平坦化された銅パターン２Ａを被覆するようにＮｉめっき層３を形成する（めっき工程）。銅パターン２Ａの表面は研磨により平坦化されているため、Ｎｉめっき層３の表面も平坦である。
Next, as shown in FIG. 2A, the surface of the copper pattern 2A is polished by polishing the unevenness of the surface of the copper pattern 2A that has undergone a heat treatment that is heated to a temperature higher than the recrystallization temperature of copper (polishing step). .
Next, as shown in FIG. 2B, a Ni plating layer 3 is formed so as to cover the copper pattern 2A having a flat surface (plating step). Since the surface of the copper pattern 2A is flattened by polishing, the surface of the Ni plating layer 3 is also flat.
上記の工程を経て、本実施形態に係るセラミック回路基板１１が得られる。セラミック回路基板１０は、図１（３）に示すように、セラミック基板１と、セラミック基板１の少なくとも一方の面に直接またはろう材を介して接合され、かつ表面が研磨により平坦化された銅パターン２Ａと、銅パターン２Ａの表面を被覆するめっき層３と、を備えている。 Through the above steps, the ceramic circuit board 11 according to the present embodiment is obtained. As shown in FIG. 1 (3), the ceramic circuit board 10 is a copper substrate bonded to at least one surface of the ceramic substrate 1 directly or via a brazing material, and the surface is flattened by polishing. The pattern 2A and the plating layer 3 which coat | covers the surface of the copper pattern 2A are provided.
第２の実施形態によれば、第１の実施形態と同様に、めっき層を形成した後にセラミック回路基板を再結晶温度以上の高温に加熱しても、銅パターンを構成する銅は既に再結晶化しているために銅パターンの表面に新たな凹凸は発生しないため、めっき層にクラックが生じることを防止することができる。 According to the second embodiment, as in the first embodiment, even if the ceramic circuit board is heated to a temperature higher than the recrystallization temperature after forming the plating layer, the copper constituting the copper pattern is already recrystallized. Therefore, new irregularities are not generated on the surface of the copper pattern, and thus it is possible to prevent the plating layer from being cracked.
また、めっき処理前の加熱処理によって、熱伝導性、電気伝導性および硬度などの銅パターンの特性は既に変化済みであるため、温度試験や、高温環境下での使用により、銅パターンの特性が変化することはない。 In addition, the copper pattern characteristics such as thermal conductivity, electrical conductivity and hardness have been changed by the heat treatment before the plating process, so the copper pattern characteristics can be improved by temperature test and use in high temperature environment. There is no change.
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。 Based on the above description, those skilled in the art may be able to conceive additional effects and various modifications of the present invention, but the aspects of the present invention are not limited to the individual embodiments described above. . You may combine suitably the component covering different embodiment. Various additions, modifications, and partial deletions can be made without departing from the concept and spirit of the present invention derived from the contents defined in the claims and equivalents thereof.
１ セラミック基板
２，２Ａ 銅パターン
３ Ｎｉめっき層
１０，１１ セラミック回路基板
１００ セラミック回路基板
１０１ セラミック基板
１０２ 銅パターン
１０３ Ｎｉめっき層
１０４ クラック
DESCRIPTION OF SYMBOLS 1 Ceramic substrate 2, 2A Copper pattern 3 Ni plating layer 10, 11 Ceramic circuit board 100 Ceramic circuit board 101 Ceramic substrate 102 Copper pattern 103 Ni plating layer 104 Crack
Claims (6)
セラミック基板の少なくとも一方の面に直接またはろう材を介して接合された銅パターンを銅の再結晶温度以上に加熱する、加熱工程と、
前記加熱工程を経た銅パターンの表面の凹凸に沿って当該銅パターンを被覆するようにめっき層を形成する、めっき工程と、
を備えることを特徴とするセラミック回路基板の製造方法。 A method of manufacturing a ceramic circuit board, wherein the ceramic circuit board is a DBC (Direct Bonding Copper) board in which a copper pattern is directly joined to the ceramic board, or the copper pattern is joined to the ceramic board via a brazing material. AMC (Active Metal Brazed Copper) substrate,
Heating a copper pattern bonded to at least one surface of the ceramic substrate directly or via a brazing material to a temperature above the recrystallization temperature of copper; and
Forming a plating layer so as to cover the copper pattern along the unevenness of the surface of the copper pattern that has undergone the heating step, and a plating step;
A method for producing a ceramic circuit board, comprising:
前記加熱工程を経た銅パターンの表面の凹凸に沿って当該銅パターンを被覆するようにめっき層を形成する、めっき工程と、
前記銅パターンが露出しないように前記めっき層の表面を研磨して平坦化する、研磨工程と、
を備えることを特徴とするセラミック回路基板の製造方法。 Heating a copper pattern bonded to at least one surface of the ceramic substrate directly or via a brazing material to a temperature above the recrystallization temperature of copper; and
Forming a plating layer so as to cover the copper pattern along the unevenness of the surface of the copper pattern that has undergone the heating step, and a plating step;
A polishing step of polishing and planarizing the surface of the plating layer so that the copper pattern is not exposed ;
A method for producing a ceramic circuit board, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012200637A JP6000770B2 (en) | 2012-09-12 | 2012-09-12 | Method for manufacturing ceramic circuit board and method for manufacturing power module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012200637A JP6000770B2 (en) | 2012-09-12 | 2012-09-12 | Method for manufacturing ceramic circuit board and method for manufacturing power module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014056933A JP2014056933A (en) | 2014-03-27 |
| JP6000770B2 true JP6000770B2 (en) | 2016-10-05 |
Family
ID=50614018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012200637A Active JP6000770B2 (en) | 2012-09-12 | 2012-09-12 | Method for manufacturing ceramic circuit board and method for manufacturing power module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6000770B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3457434B1 (en) * | 2017-09-13 | 2020-11-18 | Infineon Technologies AG | Method for producing a semiconductor substrate for a power semiconductor module arrangement |
| JP7170501B2 (en) * | 2018-10-26 | 2022-11-14 | 京セラ株式会社 | Substrates for power modules and power modules |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06169150A (en) * | 1992-11-30 | 1994-06-14 | Matsushita Electric Works Ltd | Ceramic wiring board and manufacture thereof |
| JP4323706B2 (en) * | 2000-10-25 | 2009-09-02 | 電気化学工業株式会社 | Method of joining ceramic body and copper plate |
| JP5129189B2 (en) * | 2009-03-31 | 2013-01-23 | Ｄｏｗａメタルテック株式会社 | Metal-ceramic bonding substrate and manufacturing method thereof |
| JP2011097038A (en) * | 2009-10-02 | 2011-05-12 | Ibiden Co Ltd | Ceramic wiring substrate and manufacturing method of the same |
| JP2011124585A (en) * | 2011-01-07 | 2011-06-23 | Hitachi Metals Ltd | Ceramic wiring board and manufacturing method and semiconductor module of the same |
-
2012
- 2012-09-12 JP JP2012200637A patent/JP6000770B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014056933A (en) | 2014-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107408538B (en) | Circuit board and semiconductor device | |
| CN104205323B (en) | Power module substrate, the power module substrate for carrying radiator, the manufacture method of power model and power module substrate | |
| JP6262968B2 (en) | Electronic component mounting substrate and manufacturing method thereof | |
| JP4904767B2 (en) | Semiconductor device | |
| JP5991102B2 (en) | Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink | |
| TWI527119B (en) | Metallic thermal joint for high power density chips | |
| WO2013021750A1 (en) | Wiring substrate and method for manufacturing same and semiconductor device | |
| CN105393348A (en) | Assembly and power-module substrate | |
| CN105393349B (en) | Conjugant and power module substrate | |
| JP2014097529A (en) | Joining method by foam metal, manufacturing method of semiconductor device, and semiconductor device | |
| CN105393347A (en) | Assembly and power-module substrate | |
| TWI750332B (en) | Substrate for power module with heat sink attached | |
| JP2011249361A (en) | Semiconductor device and manufacturing method of the same | |
| JP2008235852A (en) | Ceramic substrate and semiconductor module using the same | |
| JPWO2015114987A1 (en) | Power module substrate and power module using the same | |
| JP5252024B2 (en) | Semiconductor device | |
| JP6000770B2 (en) | Method for manufacturing ceramic circuit board and method for manufacturing power module | |
| JP5370460B2 (en) | Semiconductor module | |
| CN101527287A (en) | Wire bond structure and producing method thereof | |
| JP2010165807A (en) | Method of manufacturing insulating circuit board, insulating circuit board, and substrate for power module | |
| JP6904094B2 (en) | Manufacturing method of insulated circuit board | |
| JP2010199251A (en) | Method of manufacturing semiconductor device | |
| JP5904257B2 (en) | Power module substrate manufacturing method | |
| CN103715170A (en) | Semiconductor unit and method for manufacturing the same | |
| JP4543275B2 (en) | Aluminum-ceramic bonding substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140312 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160831 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 6000770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |