JP5993178B2

JP5993178B2 - Power circuit

Info

Publication number: JP5993178B2
Application number: JP2012081668A
Authority: JP
Inventors: 正巳相浦
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2012-03-30
Filing date: 2012-03-30
Publication date: 2016-09-14
Anticipated expiration: 2032-03-30
Also published as: JP2013212022A

Description

本発明は、電源回路に関し、より詳細には、リニアレギュレータとスイッチングレギュレータとを備え、これらを切り替えて負荷を駆動する電源回路に関する。 The present invention relates to a power supply circuit, and more particularly to a power supply circuit that includes a linear regulator and a switching regulator and drives them by switching between them.

電子機器や電気製品等が動作するための電力を供給するものには、電池やコンセント等の電源がある。この電源から電子機器等に電力を供給するときに、電子機器等に適した形態の電力に変換し、電力を制御する回路が電源回路である。 There are power supplies such as batteries and outlets for supplying electric power for operating electronic devices and electrical products. When power is supplied from this power source to an electronic device or the like, a circuit that converts the power into a form suitable for the electronic device and controls the power is a power circuit.

電源回路には、リニアレギュレータやスイッチングレギュレータなど様々な回路があるが、リニアレギュレータとスイッチングレギュレータの両方を備えて、負荷の重さに応じてそれらを切り替える回路もある。リニアレギュレータからスイッチングレギュレータに切り替える電源回路は、切り替えてからスイッチングレギュレータが安定するまで、出力電圧にアンダーシュートが発生することが知られている。 There are various types of power supply circuits such as a linear regulator and a switching regulator. There are also circuits that include both a linear regulator and a switching regulator and switch them according to the weight of the load. It is known that a power supply circuit that switches from a linear regulator to a switching regulator generates an undershoot in the output voltage until the switching regulator is stabilized after switching.

図１に、従来の電源回路１の回路図を示す。電源回路１は、ＬＤＯ（Low Drop Out）回路であるリニアレギュレータ３とＤＤＣ（DC-DCコンバータ）であるスイッチングレギュレータ５とを備え、負荷の重さに応じてこれらを切り替える回路である。 FIG. 1 shows a circuit diagram of a conventional power supply circuit 1. The power supply circuit 1 includes a linear regulator 3 that is an LDO (Low Drop Out) circuit and a switching regulator 5 that is a DDC (DC-DC converter), and switches these according to the weight of the load.

リニアレギュレータ３は、入力端子であるＶ_IN端子４に入力された入力電圧Ｖ_INをリニアレギュレータ３の出力電圧Ｖ_OUT１に変換する出力トランジスタＴ１と、フィードバック抵抗７および抵抗９と、出力電圧Ｖ_OUT１と基準電圧Ｖ_REF１または基準電圧Ｖ_REF２とを増幅するエラーアンプ１１とを備える。出力トランジスタＴ１は、Ｖ_IN端子４と出力端子であるＶ_OUT端子１２との間に接続されている。抵抗７の一端は出力トランジスタＴ１に接続され、他端が接続点１３で抵抗９の一端と直列接続されている。抵抗９の他端は、グラウンドに接地されている。接続点１３は、エラーアンプ１１の−入力端子に接続されている。エラーアンプ１１の＋入力端子は、基準電圧Ｖ_REF１または基準電圧Ｖ_REF２に切り替え可能に接続されている。エラーアンプ１１の出力端子は、出力トランジスタＴ１のゲート端子に接続されている。ここで、基準電圧Ｖ_REF２は基準電圧Ｖ_REF１よりも低い電圧である。 The linear regulator 3 includes an output transistor T1 that converts an input voltage V _IN input to a V _IN terminal 4 that is an input terminal into an output voltage V _OUT 1 of the linear regulator 3, a feedback resistor 7 and a resistor 9, and an output voltage V. An error amplifier 11 that amplifies _OUT 1 and the reference voltage V _REF 1 or the reference voltage V _REF 2 is provided. The output transistor T1 is connected between the V _IN terminal 4 and the V _OUT terminal 12 which is an output terminal. One end of the resistor 7 is connected to the output transistor T 1, and the other end is connected in series with one end of the resistor 9 at the connection point 13. The other end of the resistor 9 is grounded. The connection point 13 is connected to the negative input terminal of the error amplifier 11. The + input terminal of the error amplifier 11 is connected to the reference voltage V _REF 1 or the reference voltage V _REF 2 so as to be switchable. The output terminal of the error amplifier 11 is connected to the gate terminal of the output transistor T1. Here, the reference voltage V _REF 2 is a voltage lower than the reference voltage V _REF 1.

スイッチングレギュレータ５は、Ｖ_IN端子４に接続されたトランジスタＴ２とグラウンドに接続されたトランジスタＴ３とを直列接続して構成されたＣＭＯＳトランジスタのスイッチＴ_MOSを備える。スイッチＴ_MOSは、Ｖ_IN端子４に入力された入力電圧Ｖ_INをスイッチングレギュレータ５の出力電圧Ｖ_OUT２に変換する。スイッチＴ２およびスイッチＴ３の間の接続点１５とＶ_OUT端子１２との間には、ＤＤＣ用コイルＬが接続され、Ｖ_OUT端子１２とグラウンドとの間には、出力コンデンサＣが接続されている。スイッチングレギュレータ５は、抵抗７および９の接続点１３とスイッチＴ２およびＴ３のゲート端子の接続点１７との間に、ＤＣ−ＤＣコンバータの制御回路を構成するエラーアンプ１９と、エラーアンプ１９の出力をＰＷＭ信号に変換するＰＷＭ信号生成回路２１が縦続接続されている。エラーアンプ１９は、基準電圧Ｖ_REF３およびエラーアンプ１１の−入力端子に接続されている。 The switching regulator 5 comprises a switch T _MOS of CMOS transistors constituting the V _IN terminal 4 connected to the transistor T2 and the transistor T3 connected to ground connected in series. The switch T _MOS converts the input voltage V _IN input to the V _IN terminal 4 into the output voltage V _OUT 2 of the switching regulator 5. A DDC coil L is connected between the connection point 15 between the switch T2 and the switch T3 and the V _OUT terminal 12, and an output capacitor C is connected between the V _OUT terminal 12 and the ground. . The switching regulator 5 includes an error amplifier 19 constituting a DC-DC converter control circuit between the connection point 13 of the resistors 7 and 9 and the connection point 17 of the gate terminals of the switches T2 and T3, and the output of the error amplifier 19 Are connected in cascade. The error amplifier 19 is connected to the reference voltage V _REF 3 and the _negative input terminal of the error amplifier 11.

この電源回路１の動作について説明する。電源回路１は、負荷状況に応じて制御信号ＣＴＲＬにより動作させる電源をリニアレギュレータ３からスイッチングレギュレータ５に切り替える。軽負荷であるときは、リニアレギュレータ３を動作させ、重負荷であるときは、スイッチングレギュレータ５を動作させる。動作させる電源を切り替えるときに、リニアレギュレータ３をすぐに停止してスイッチングレギュレータ５を動作させるのではなく、スイッチングレギュレータ５を動作させてから一定期間リニアレギュレータ３も動作させる。 The operation of the power supply circuit 1 will be described. The power supply circuit 1 switches the power supply operated by the control signal CTRL from the linear regulator 3 to the switching regulator 5 according to the load situation. The linear regulator 3 is operated when the load is light, and the switching regulator 5 is operated when the load is heavy. When switching the power source to be operated, the linear regulator 3 is not stopped immediately and the switching regulator 5 is operated, but the linear regulator 3 is also operated for a certain period after the switching regulator 5 is operated.

このとき、エラーアンプ１１に基準電圧Ｖ_REF１を接続し、その接続したまま動作させる電源を切り替えると、出力電圧Ｖ_OUTに変化がなく安定したままである。すると、エラーアンプ１９の積分結果（誤差電圧累積結果）は０である。これより、スイッチングレギュレータ５のＰＷＭ信号生成回路２１が出力するＰＷＭ信号のデューティは初期デューティ（例えば、入力電圧Ｖ_INと出力電圧Ｖ_OUTと負荷電流が代表値（typical値）であるときのデューティ）のままである。したがって、実際の入力電圧Ｖ_IN、出力電圧Ｖ_OUT、負荷電流に対応したデューティとならない。そこで、動作させる電源をリニアレギュレータ３からスイッチングレギュレータ５に切り替えるときに、リニアレギュレータ３も基準電圧をＶ_VREF１からそれよりも低いＶ_VREF２に変えて一定期間動作させる。 At this time, when the reference voltage V _REF 1 is connected to the error amplifier 11 and the power source to be operated with the connection is switched, the output voltage V _OUT remains unchanged and stable. Then, the integration result (error voltage accumulation result) of the error amplifier 19 is zero. Thus, the duty of the PWM signal output from the PWM signal generation circuit 21 of the switching regulator 5 is the initial duty (for example, the duty when the input voltage V _IN , the output voltage V _OUT, and the load current are representative values (typical values)). Remains. Therefore, the duty does not correspond to the actual input voltage V _IN , output voltage V _OUT , and load current. Therefore, when the power source to be operated is switched from the linear regulator 3 to the switching regulator 5, the linear regulator 3 is also operated for a certain period by changing the reference voltage from V _VREF 1 to V _VREF 2 lower than V _VREF 1.

このように、従来の電源回路１は、リニアレギュレータ３により生成される出力電圧Ｖ_OUT１とスイッチングレギュレータ５により生成される出力電圧Ｖ_OUT２の少なくとも１つを用いて、電源回路１の出力電圧Ｖ_OUTを生成する。電源回路１は、生成した出力電圧Ｖ_OUTを電子機器等に出力する。 As described above, the conventional power supply circuit 1 uses the output voltage V _OUT 1 generated by the linear regulator 3 and the output voltage V _OUT 2 generated by the switching regulator 5 to output the output voltage of the power supply circuit 1. V _OUT is generated. The power supply circuit 1 outputs the generated output voltage V _OUT to an electronic device or the like.

図２は、従来の電源回路１の動作を説明するための図である。電源回路１が動作した時を、リニアレギュレータ３のみが動作した時Ａ１、動作電源を切り換えた時Ａ２、およびスイッチングレギュレータ５のみが動作した時Ａ３に分ける。波形Ｗ１はリニアレギュレータ３の出力電圧Ｖ_OUT１で、波形Ｗ２はスイッチングレギュレータ５の出力電圧Ｖ_OUT２で、波形Ｗ３はＶ_OUT端子１２の出力電圧Ｖ_OUTの波形である。低い基準電圧Ｖ_REF２でリニアレギュレータ３を一定期間動作させることで、リニアレギュレータ３からも電荷供給を行いスイッチングレギュレータ５が安定するまでに発生するアンダーシュートを低減している。このようなアンダーシュートを低減する電源回路１は、例えば特許文献１に記載されている。 FIG. 2 is a diagram for explaining the operation of the conventional power supply circuit 1. The time when the power supply circuit 1 operates is divided into A1 when only the linear regulator 3 operates, A2 when the operating power supply is switched, and A3 when only the switching regulator 5 operates. The waveform W1 is the output voltage V _OUT 1 of the linear regulator 3, the waveform W2 is the output voltage V _OUT 2 of the switching regulator 5, and the waveform W3 is the waveform of the output voltage V _OUT of the V _OUT terminal 12. By operating the linear regulator 3 with a low reference voltage V _REF 2 for a certain period of time, charge is also supplied from the linear regulator 3 to reduce undershoot that occurs until the switching regulator 5 is stabilized. A power supply circuit 1 that reduces such an undershoot is described in Patent Document 1, for example.

特開２００８−３０５３８７号公報JP 2008-305387 A

しかしながら、スイッチングレギュレータ５は、エラーアンプ１９の出力に対応したデューティのＰＷＭ信号でスイッチング動作を行っているので、エラーアンプ１９に早く所望のデューティに応じた電圧を出力させることができない。このため、スイッチングレギュレータ５が安定するまでの時間（切り替え時の時間）が長く、アンダーシュートが発生する時間が長くなるという問題がある。また、電源回路１では、基準電圧Ｖ_REF２を上げることで、出力電圧Ｖ_OUTに対応した分圧電圧とスイッチングレギュレータ５の基準電圧Ｖ_REF３との差が小さくなる。これより、その小さな差に応じたデューティのＰＷＭ信号でスイッチング動作を行うため、所望の出力電圧Ｖ_OUTに到達するまでの時間（適応する時間）が長くなるという問題もある。さらに、基準電圧Ｖ_REF２を上げて、基準電圧Ｖ_REF１と同じ電圧にすると、エラーアンプ１９の出力電圧が０のままとなる。したがって、スイッチングレギュレータ５がスイッチング動作をするためのＰＷＭ信号のデューティが所望の出力電圧Ｖ_OUTを出力できるようなデューティとならないため、基準電圧Ｖ_REF１およびＶ_REF２はある程度差を持たせなければならないという問題もある。 However, since the switching regulator 5 performs a switching operation with a PWM signal having a duty corresponding to the output of the error amplifier 19, it is not possible to cause the error amplifier 19 to output a voltage corresponding to a desired duty quickly. For this reason, there is a problem that the time until the switching regulator 5 is stabilized (the time for switching) is long, and the time during which undershoot occurs is long. In the power supply circuit 1, the difference between the _divided voltage corresponding to the output voltage V _OUT and the reference voltage V _REF 3 of the switching regulator 5 is reduced by increasing the reference voltage V _REF 2. Accordingly, since the switching operation is performed with a PWM signal having a duty corresponding to the small difference, there is a problem that the time until the desired output voltage V _OUT is reached (the time for adaptation) becomes long. Further, when the reference voltage V _REF 2 is increased to the same voltage as the reference voltage V _REF 1, the output voltage of the error amplifier 19 remains 0. Therefore, since the duty of the PWM signal for the switching regulator 5 to perform the switching operation does not become a duty that can output the desired output voltage V _OUT , the reference voltages V _REF 1 and V _REF 2 must have a certain difference. There is also the problem of not becoming.

本発明は、上記した点に鑑みて行われたものであり、リニアレギュレータからスイッチングレギュレータへの切り替え時に、スイッチングレギュレータが安定するまでの時間が短い電源回路を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a power supply circuit having a short time until the switching regulator is stabilized when switching from a linear regulator to a switching regulator.

本発明は、このような目的を達成するために、請求項１に記載の発明は、リニアレギュレータとスイッチングレギュレータとを有し、これらを切り替えて負荷を駆動する電源回路において、スイッチングレギュレータは、出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第１の基準電圧とを入力して、分圧電圧と第１の基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、分圧電圧と第１の下限基準電圧とを比較して、スイッチングレギュレータの出力電圧が下限値に達しているかどうかを示す検出信号を出力するコンパレータと、誤差電圧に応じたデューティのＰＷＭ信号と、最大のデューティのＰＷＭ信号とを生成し、これらＰＷＭ信号のいずれかを検出信号に応じて出力するＰＷＭ信号生成回路であって、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、出力電圧が下限値に達すると、最大のデューティのＰＷＭ信号でスイッチング動作を行うこととを備えたことを特徴とする。 In order to achieve such an object, the present invention according to claim 1 includes a linear regulator and a switching regulator, and in a power supply circuit that drives the load by switching between them, the switching regulator includes an output An error in which a divided voltage obtained by dividing the voltage and a first reference voltage corresponding to a desired output voltage are input, and the difference between the divided voltage and the first reference voltage is amplified to output an error voltage. An amplifier, a comparator that compares the divided voltage with the first lower limit reference voltage and outputs a detection signal indicating whether or not the output voltage of the switching regulator has reached the lower limit, and a PWM with a duty according to the error voltage signal and generates a maximum duty of the PWM signal, a PWM signal generating circuit which outputs in response to the detection signal of either of these PWM signals, the operation of When switching regulator from the linear regulator switching regulator that, the output voltage reaches the lower limit value, characterized by comprising and performing a switching operation with a maximum duty of the PWM signal.

この構成によれば、切り替え時に出力電圧の下限値をリニアレギュレータの動作とは独立に設定して、出力電圧が下限値に達したときに、エラーアンプの出力に対応したデューティよりも大きなデューティのＰＷＭ信号でスイッチング動作を行い、エラーアンプに早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータが安定するまでの時間を短くすることができる。 According to this configuration, the lower limit value of the output voltage is set independently of the operation of the linear regulator at the time of switching, and when the output voltage reaches the lower limit value, a duty larger than the duty corresponding to the output of the error amplifier is set. Since the switching operation is performed with the PWM signal, and the voltage corresponding to the desired duty can be output to the error amplifier quickly, the time until the switching regulator is stabilized can be shortened.

請求項２に記載の発明は、請求項１に記載の電源回路であって、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第１の基準電圧よりも大きな第２の基準電圧がエラーアンプに入力され、その後第１の基準電圧をエラーアンプに入力されることを特徴とする。請求項３に記載の発明は、請求項２に記載の電源回路であって、第１の下限基準電圧は、下限値が所望の出力電圧と等しくなるような電圧であることを特徴とする。請求項４に記載の発明は、請求項１、２または３に記載の電源回路であって、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第１の下限基準電圧がコンパレータに入力された後、第１の下限基準電圧よりも小さな第２の下限基準電圧がコンパレータに入力されることを特徴とする。請求項５に記載の発明は、請求項１乃至４のいずれか１項に記載の電源回路であって、リニアレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替えてから、所望の出力電圧よりも低い電圧を出力するように動作することを特徴とする。 The invention according to claim 2, a power supply circuit according to claim 1, the switching regulator, when switching to the switching regulator regulator operating from the linear regulator, larger second reference than the first reference voltage The voltage is input to the error amplifier, and then the first reference voltage is input to the error amplifier. According to a third aspect of the invention, a power supply circuit according to claim 2, the first lower limit reference voltage, and wherein the lower limit is equal such voltage and the desired output voltage. According to a fourth aspect of the present invention, in the power supply circuit according to the first, second, or third aspect , when the switching regulator switches the regulator to be operated from the linear regulator to the switching regulator, the first lower limit reference voltage is a comparator. after input, the smaller the second lower limit reference voltage than the first lower limit reference voltage is input to the comparator, characterized in Rukoto. The invention according to claim 5 is the power supply circuit according to any one of claims 1 to 4 , wherein the linear regulator switches a regulator to be operated from a linear regulator to a switching regulator and then outputs a desired output voltage. It is characterized by operating so as to output a lower voltage.

請求項６に記載の発明は、リニアレギュレータとスイッチングレギュレータとを有し、これらを切り替えて負荷を駆動する電源回路において、スイッチングレギュレータは、出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第１の基準電圧とを入力して、分圧電圧と第１の基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、分圧電圧と第１の下限基準電圧とを比較して、スイッチングレギュレータの出力電圧が下限値に達しているかどうかを示す検出信号を出力するコンパレータと、誤差電圧に応じたデューティのＰＷＭ信号と、このＰＷＭ信号よりもデューティを一定量増加させたＰＷＭ信号を生成し、これらＰＷＭ信号のいずれかを前記検出信号に応じて出力するＰＷＭ信号生成回路であって、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、出力電圧が下限値に達すると、デューティを一定量増加させたＰＷＭ信号でスイッチング動作を行うこととを備えたことを特徴とする。 According to a sixth aspect of the present invention, in a power supply circuit having a linear regulator and a switching regulator and driving the load by switching between them, the switching regulator includes a divided voltage obtained by dividing the output voltage, and a desired output voltage. enter the first reference voltage corresponding to the divided voltage and an error amplifier for outputting an error voltage by amplifying a difference between the first reference voltage, the divided voltage and the first lower reference voltage compared bets, a comparator for outputting a detection signal indicating whether the output voltage of the switching regulator has reached the lower limit value, the PWM signal having a duty corresponding to the erroneous differential voltage, a certain amount of duty than the PWM signal generates a PWM signal is increased, a PWM signal generating circuit which outputs in response to the detection signal of either of these PWM signals, regulated to operate When switching over data from the linear regulator to the switching regulator, the output voltage reaches the lower limit value, characterized by comprising and performing a switching operation in PWM signal is increased a certain amount of duty.

請求項７に記載の発明は、請求項６に記載の電源回路であって、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第１の基準電圧よりも大きな第２の電圧がエラーアンプに入力され、その後第１の基準電圧がエラーアンプに入力されることを特徴とする。請求項８に記載の発明は、請求項７に記載の電源回路であって、第１の下限基準電圧は、下限値が所望の出力電圧と等しくなるような電圧であることを特徴とする。請求項９に記載の発明は、請求項６、７または８に記載の電源回路であって、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第１の下限基準電圧がコンパレータに入力された後、第１の下限基準電圧よりも小さな第２の下限基準電圧がコンパレータに入力されることを特徴とする。請求項１０に記載の発明は、請求項６乃至９のいずれか１項に記載の電源回路であって、リニアレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替えてから、所望の出力電圧よりも低い電圧を出力するように動作することを特徴とする。 The invention according to claim 7 is the power supply circuit according to claim 6 , wherein the switching regulator switches the regulator to be operated from the linear regulator to the switching regulator, and the second voltage is higher than the first reference voltage. Is input to the error amplifier, and then the first reference voltage is input to the error amplifier. The invention according to claim 8 is the power supply circuit according to claim 7 , wherein the first lower limit reference voltage is a voltage having a lower limit equal to a desired output voltage. The invention according to claim 9 is the power supply circuit according to claim 6, 7 or 8 , wherein the switching regulator is configured such that when the regulator to be operated is switched from the linear regulator to the switching regulator, the first lower limit reference voltage is a comparator. after being input to the small second lower limit reference voltage than the first lower limit reference voltage you characterized Rukoto is input to the comparator. The invention according to claim 10 is the power supply circuit according to any one of claims 6 to 9 , wherein the linear regulator switches a regulator to be operated from a linear regulator to a switching regulator and then outputs a desired output voltage. It is characterized by operating so as to output a lower voltage.

以上説明したように、本発明の電源回路によれば、リニアレギュレータからスイッチングレギュレータへの切り替え時に、スイッチングレギュレータが安定するまでの時間を短くすることができる。 As described above, according to the power supply circuit of the present invention, it is possible to shorten the time until the switching regulator is stabilized when switching from the linear regulator to the switching regulator.

従来の電源回路の回路図である。It is a circuit diagram of the conventional power supply circuit. 従来の電源回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the conventional power supply circuit. 本発明の実施形態１の電源回路の回路図である。It is a circuit diagram of the power supply circuit of Embodiment 1 of this invention. 本発明の実施形態１のＰＷＭ信号生成回路の回路図である。It is a circuit diagram of the PWM signal generation circuit of Embodiment 1 of the present invention. 本発明の実施形態１の他のＰＷＭ信号生成回路の回路図である。It is a circuit diagram of the other PWM signal generation circuit of Embodiment 1 of this invention. 本発明の実施形態１の電源回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the power supply circuit of Embodiment 1 of this invention. 本発明の実施形態２の電源回路の回路図である。It is a circuit diagram of the power supply circuit of Embodiment 2 of this invention. 本発明の実施形態２の電源回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the power supply circuit of Embodiment 2 of this invention. 本発明の実施形態３の電源回路の回路図である。It is a circuit diagram of the power supply circuit of Embodiment 3 of this invention. 本発明の実施形態３の電源回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the power supply circuit of Embodiment 3 of this invention. 本発明の実施形態４の電源回路の回路図である。It is a circuit diagram of the power supply circuit of Embodiment 4 of this invention. 本発明の実施形態４の電源回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the power supply circuit of Embodiment 4 of this invention.

以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明の電源回路は、コンセント等の電源からノートパソコン等の電子機器に電力を供給するとき、電子機器に適した形態の電力に変換し、電力を制御する電源回路として用いることができる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The power supply circuit of the present invention can be used as a power supply circuit that controls power by converting power into a form suitable for electronic equipment when power is supplied from a power supply such as an outlet to electronic equipment such as a notebook computer.

（実施形態１）
図３は、本発明の実施形態１の電源回路３０の回路図である。図３において電源回路３０は、ＬＤＯ（Low Drop Out）回路であるリニアレギュレータ３とＤＤＣ（DC-DCコンバータ）であるスイッチングレギュレータ５とを備え、負荷の重さに応じてこれらを切り替える回路である。 (Embodiment 1)
FIG. 3 is a circuit diagram of the power supply circuit 30 according to the first embodiment of the present invention. In FIG. 3, a power supply circuit 30 includes a linear regulator 3 that is an LDO (Low Drop Out) circuit and a switching regulator 5 that is a DDC (DC-DC converter), and switches these according to the weight of the load. .

リニアレギュレータ３は、Ｖ_IN端子４に入力された入力電圧Ｖ_INをリニアレギュレータ３の出力電圧Ｖ_OUT１１に変換する出力トランジスタＴ１と、フィードバック抵抗７および抵抗９とを備えている。さらに、出力電圧Ｖ_OUT１１をフィードバック抵抗７および抵抗９とで分圧した電圧と所望の出力電圧に応じた基準電圧Ｖ_VREF１１との差を増幅するエラーアンプ１１とを備えている。出力トランジスタＴ１は、入力端子であるＶ_IN端子４と出力端子であるＶ_OUT端子１２との間に接続されている。抵抗７の一端は出力トランジスタＴ１とＶ_OUT端子１２との間に接続され、他端が接続点１３で抵抗９の一端と直列接続されている。抵抗９の他端は、グラウンドに接地されている。接続点１３は、エラーアンプ１１の−入力端子に接続されている。エラーアンプ１１の＋入力端子は、基準電圧Ｖ_VREF１１に接続されている。エラーアンプ１１の出力端子は、出力トランジスタＴ１のゲート端子に接続されている。リニアレギュレータ３は、動作時は基準電圧Ｖ_VREF１１に対応した電圧をＶ_OUT端子１２に出力し、リニアレギュレータ３からスイッチングレギュレータ５に切り替わる一定期間、制御信号ＣＴＲＬにより停止する。 The linear regulator 3 includes an output transistor T 1 that converts an input voltage V _IN input to the V _IN terminal 4 into an output voltage V _OUT 11 of the linear regulator 3, a feedback resistor 7, and a resistor 9. Further, an error amplifier 11 is provided for amplifying a difference between a voltage obtained by dividing the output voltage V _OUT 11 by the feedback resistor 7 and the resistor 9 and a reference voltage V _VREF 11 corresponding to a desired output voltage. The output transistor T1 is connected between a V _IN terminal 4 that is an input terminal and a V _OUT terminal 12 that is an output terminal. One end of the resistor 7 is connected between the output transistor T 1 and the V _OUT terminal 12, and the other end is connected in series with one end of the resistor 9 at the connection point 13. The other end of the resistor 9 is grounded. The connection point 13 is connected to the negative input terminal of the error amplifier 11. The + input terminal of the error amplifier 11 is connected to the reference voltage V _VREF 11. The output terminal of the error amplifier 11 is connected to the gate terminal of the output transistor T1. During operation, the linear regulator 3 outputs a voltage corresponding to the reference voltage V _VREF 11 to the V _OUT terminal 12 and stops by the control signal CTRL for a certain period of time when the linear regulator 3 switches to the switching regulator 5.

スイッチングレギュレータ５は、Ｖ_IN端子４に接続されたトランジスタＴ２とグラウンドに接続されたトランジスタＴ３とを直列接続して構成されたＣＭＯＳトランジスタのスイッチＴ_MOSを備える。スイッチＴ_MOSは、Ｖ_IN端子４に入力された入力電圧Ｖ_INをスイッチングレギュレータ５の出力電圧Ｖ_OUT１２に変換する。スイッチＴ２およびスイッチＴ３の間の接続点１５とＶ_OUT端子１２との間には、ＤＤＣ用コイルＬが接続され、Ｖ_OUT端子１２とグラウンドとの間には、出力コンデンサＣが接続されている。抵抗７および９の接続点１３とスイッチＴ２およびＴ３のゲート端子の接続点１７との間には、ＤＣ−ＤＣコンバータの制御回路を構成するエラーアンプ１９と、エラーアンプ１９の出力をＰＷＭ信号に変換するＰＷＭ信号生成回路２１が縦続接続されている。エラーアンプ１９は、基準電圧Ｖ_VREF１２およびエラーアンプ１１の−入力端子に接続されている。さらに、ＰＷＭ信号生成回路２１には、低電圧検出回路３１が接続されている。なお、リニアレギュレータ３およびスイッチングレギュレータ５は、フィードバック抵抗７および抵抗９を共有化している。 The switching regulator 5 comprises a switch T _MOS of CMOS transistors constituting the V _IN terminal 4 connected to the transistor T2 and the transistor T3 connected to ground connected in series. The switch T _MOS converts the input voltage V _IN input to the V _IN terminal 4 into the output voltage V _OUT 12 of the switching regulator 5. A DDC coil L is connected between the connection point 15 between the switch T2 and the switch T3 and the V _OUT terminal 12, and an output capacitor C is connected between the V _OUT terminal 12 and the ground. . Between the connection point 13 of the resistors 7 and 9 and the connection point 17 of the gate terminals of the switches T2 and T3, an error amplifier 19 constituting a control circuit of the DC-DC converter, and an output of the error amplifier 19 is converted to a PWM signal. The PWM signal generation circuit 21 to be converted is connected in cascade. The error amplifier 19 is connected to the reference voltage V _VREF 12 and the − input terminal of the error amplifier 11. Further, a low voltage detection circuit 31 is connected to the PWM signal generation circuit 21. The linear regulator 3 and the switching regulator 5 share the feedback resistor 7 and the resistor 9.

低電圧検出回路３１は、出力電圧Ｖ_OUT１２の下限値に対応する下限基準電圧ＵＶ_REF０と、下限基準電圧ＵＶ_REF０と出力電圧Ｖ_OUT１２を分圧した電圧とを比較して、出力電圧Ｖ_OUT１２が下限値に達しているかどうかを判定するコンパレータ３３で構成される。コンパレータ３３は、出力端子がＰＷＭ信号生成回路２１に接続され、＋入力端子および−入力端子がそれぞれエラーアンプ１１の−入力端子および下限基準電圧ＵＶ_REF０に接続されている。コンパレータ３３は、出力電圧Ｖ_OUT１２が下限基準電圧ＵＶ_REF０に達すると、下限値に達したことを示す検出信号をＰＷＭ信号生成回路２１に出力する。検出信号が出力されたＰＷＭ信号生成回路２１は、ＰＷＭ信号のデューティを増加させ、出力電圧Ｖ_OUT１２を速やかに上昇させて出力電圧Ｖ_OUT１２が下限値を下回らないようにする。 Low-voltage detection circuit 31 includes a lower-limit reference voltage UV _REF 0 which corresponds to the lower limit value of the output voltage V _OUT 12, by comparing the voltage obtained by dividing the lower limit reference voltage UV _REF 0 and the output voltage V _OUT 12 min, output The comparator 33 is configured to determine whether or not the voltage V _OUT 12 has reached the lower limit value. The comparator 33 has an output terminal connected to the PWM signal generation circuit 21, and a + input terminal and a − input terminal connected to the − input terminal of the error amplifier 11 and the lower limit reference voltage UV _REF 0, respectively. When the output voltage V _OUT 12 reaches the lower limit reference voltage UV _REF 0, the comparator 33 outputs a detection signal indicating that the lower limit value has been reached to the PWM signal generation circuit 21. PWM signal generating circuit 21 the detection signal is output increases the duty of the PWM signal, the output voltage V _OUT 12 promptly raised output voltage V _OUT 12 so as not to fall below a lower limit value.

図４は、ＰＷＭ信号生成回路２１の回路図である。ＰＷＭ信号生成回路２１は、ノコギリ波発生回路３５と、ノコギリ波発生回路３５が出力するノコギリ波Ｓ１とエラーアンプ１９の出力信号Ｓ２とを比較してＰＷＭ信号Ｓ３を出力するコンパレータＣＭＰ１とを備える。また、最大のデューティに応じた電圧Ｖ_PMAXとノコギリ波Ｓ１とを比較して最大のデューティのＰＷＭ信号ＰＭＡＸを出力するコンパレータＣＭＰ２と、コンパレータ３３の出力信号に応じてＰＭＡＸとＳ３のいずれかを選択するセレクタＭＵＸにより構成される。なお、ＰＷＭ信号生成回路２１はエラーアンプ１９の出力信号Ｓ２に応じたデューティのＰＷＭ信号Ｓ３、ＰＭＡＸが生成できればこの回路構成に限らなくてもよく、出力電圧Ｖ_OUT１２のフィードバック信号と基準電圧Ｖ_VREF１２の差分に応じたデューティのＰＷＭ信号を生成可能であれば構成は任意である。 FIG. 4 is a circuit diagram of the PWM signal generation circuit 21. The PWM signal generation circuit 21 includes a sawtooth wave generation circuit 35, and a comparator CMP1 that compares the sawtooth wave S1 output from the sawtooth wave generation circuit 35 with the output signal S2 of the error amplifier 19 and outputs a PWM signal S3. Further, the comparator CMP2 that outputs the PWM signal PMAX having the maximum duty by comparing the voltage V _PMAX corresponding to the maximum duty and the sawtooth wave S1, and selects either PMAX or S3 according to the output signal of the comparator 33. It is comprised by the selector MUX which performs. The PWM signal generation circuit 21 is not limited to this circuit configuration as long as it can generate PWM signals S3 and PMAX having a duty corresponding to the output signal S2 of the error amplifier 19, and the feedback signal of the output voltage V _OUT 12 and the reference voltage V _The configuration is arbitrary as long as a PWM signal with a duty corresponding to the difference of _VREF 12 can be generated.

また、本実施形態１では、コンパレータＣＭＰ２の非反転入力である＋入力端子に最大のデューティに応じた電圧Ｖ_PMAXが入力されているが、エラーアンプ１９の出力信号Ｓ２に対応したデューティ（スイッチングレギュレータ５の出力電圧Ｖ_OUT１２に対応したデューティ）よりも大きなデューティに対応した電圧を入力してもよい。最大のデューティに応じた電圧Ｖ_PMAXが入力されているときが、スイッチングレギュレータ５が安定するまでの時間が最も短くなり好ましい。 In the first embodiment, the voltage V _PMAX corresponding to the maximum duty is input to the non-inverting input + input terminal of the comparator CMP2, but the duty corresponding to the output signal S2 of the error amplifier 19 (switching regulator) A voltage corresponding to a duty greater than the output voltage V _OUT 12 of 5 may be input. When the voltage V _PMAX corresponding to the maximum duty is input, the time until the switching regulator 5 is stabilized is preferably shortest.

図５は、他のＰＷＭ信号生成回路２１ａの回路図である。このＰＷＭ信号生成回路２１ａは、安定動作しているときに用いるＰＷＭ信号Ｓ３とは独立して一定値デューディの大きなＰＷＭ信号ＤＴＹＵを生成するコンパレータＣＭＰ３、およびエラーアンプ１９の出力信号Ｓ２にオフセットＯＡを加えて信号Ｓ４を出力する加算器３７が追加されている。低電圧検出時、つまり出力電圧Ｖ_OUT１２が下限基準電圧ＵＶ_REF０に達したときに、ＤＴＹＵを最大デューティのＰＷＭ信号ＰＭＡＸの代わりに使用してもよい。また、このような回路構成でなくても、ＰＷＭ信号の出力に対して一定値デューティの大きな信号が出力できれば回路は限定しない。 FIG. 5 is a circuit diagram of another PWM signal generation circuit 21a. This PWM signal generation circuit 21a provides an offset OA to the output signal S2 of the comparator CMP3 and the error amplifier 19 that generates a PWM signal DTYU having a large constant value duty independent of the PWM signal S3 used during stable operation. In addition, an adder 37 for outputting the signal S4 is added. When low voltage is detected, that is, when the output voltage V _OUT 12 reaches the lower limit reference voltage UV _REF 0, DTYU may be used instead of the PWM signal PMAX having the maximum duty. Even if it is not such a circuit configuration, the circuit is not limited as long as a signal with a large fixed value duty can be output with respect to the output of the PWM signal.

次に、図３乃至図６を用いて、電源回路３０の動作を以下に説明する。 Next, the operation of the power supply circuit 30 will be described below with reference to FIGS.

リニアレギュレータ３は、入力電圧Ｖ_INを降圧して安定した所望のレベルの出力電圧Ｖ_OUT１１を生成する。出力電圧Ｖ_OUT１１は、抵抗７および抵抗９の間の接続点１３を通ってエラーアンプ１１の−入力端子に帰還する。エラーアンプ１１は、出力電圧Ｖ_OUT１１を分圧した電圧と基準電圧Ｖ_REF１１との差を増幅して、出力トランジスタＴ１を駆動する駆動電圧を生成する。基準電圧Ｖ_REF１１は、安定した所望の出力電圧に対応した電圧である。これにより、リニアレギュレータ３は、出力電圧Ｖ_OUT１１の電圧を制御する。 The linear regulator 3 steps down the input voltage V _IN and generates a stable desired output voltage V _OUT 11. The output voltage V _OUT 11 is fed back to the negative input terminal of the error amplifier 11 through the connection point 13 between the resistors 7 and 9. The error amplifier 11 amplifies the difference between the voltage obtained by dividing the output voltage V _OUT 11 and the reference voltage V _REF 11 to generate a drive voltage for driving the output transistor T1. The reference voltage V _REF 11 is a voltage corresponding to a stable desired output voltage. Thereby, the linear regulator 3 controls the voltage of the output voltage V _OUT 11.

スイッチングレギュレータ５は、スイッチＴ２およびＴ３のオン・デューティを制御することにより、スイッチＴ２およびＴ３間の接続点１５に接続されたコイルＬに電流をチャージし、その電流に応じた電荷をコンデンサＣに蓄える。これにより、スイッチングレギュレータ１４は、第２レギュレータ電圧Ｖ_OUT１２を生成する。 The switching regulator 5 charges the current to the coil L connected to the connection point 15 between the switches T2 and T3 by controlling the on-duty of the switches T2 and T3, and charges the capacitor C according to the current. store. As a result, the switching regulator 14 generates the second regulator voltage V _OUT 12.

図６は、実施形態１の電源回路３０の動作を説明するための図である。電源回路３０が動作した時を、リニアレギュレータ３のみが動作した時Ａ１、動作電源を切り換えた時Ａ２、およびスイッチングレギュレータ５のみが動作した時Ａ３に分ける。図６の波形Ｗ１１はリニアレギュレータ３の出力電圧Ｖ_OUT１１で、波形Ｗ１２はスイッチングレギュレータ５の下限基準電圧に対応した出力電圧Ｖ_MIN１２である。さらに、図６の波形Ｗ１３は下限値がないスイッチングレギュレータ５の出力電圧Ｖ_OUT１２で、波形Ｗ１４は出力電圧Ｖ_OUTの波形である。 FIG. 6 is a diagram for explaining the operation of the power supply circuit 30 according to the first embodiment. The time when the power supply circuit 30 operates is divided into A1 when only the linear regulator 3 operates, A2 when the operating power supply is switched, and A3 when only the switching regulator 5 operates. A waveform W11 in FIG. 6 is the output voltage V _OUT 11 of the linear regulator 3, and a waveform W12 is the output voltage V _MIN 12 corresponding to the lower limit reference voltage of the switching regulator 5. Furthermore, the waveform W13 in FIG. 6 is the output voltage V _OUT 12 of the switching regulator 5 without a lower limit, and the waveform W14 is the waveform of the output voltage V _OUT .

リニアレギュレータ３の動作時において、リニアレギュレータ３は基準電圧Ｖ_VREF１１に対応した出力電圧Ｖ_OUT１１をＶ_OUT端子１２に出力し、スイッチングレギュレータ５は制御信号ＣＴＲＬにより動作を停止している。具体的にはスイッチングレギュレータ５のコイルＬの接続端はハイ・インピーダンスであり、リニアレギュレータ３のみで出力電圧Ｖ_OUTを生成している。 During the operation of the linear regulator 3, the linear regulator 3 outputs the output voltage V _OUT 11 corresponding to the reference voltage V _VREF 11 to the V _OUT terminal 12, and the switching regulator 5 stops its operation by the control signal CTRL. Specifically, the connection end of the coil L of the switching regulator 5 has a high impedance, and the output voltage V _OUT is generated only by the linear regulator 3.

切り替え時においては、制御信号ＣＴＲＬによりリニアレギュレータ３は停止し、スイッチングレギュレータ５は動作を開始する。また、制御信号ＣＴＲＬによりスイッチングレギュレータ５内にある低電圧検出回路３１は動作する。低電圧検出回路３１が出力電圧Ｖ_OUT１２の下限値に対応した下限基準電圧ＵＶ_REF０に接続点１３の電圧が達したことを検知すると、ＰＷＭ信号のデューティサイクルを増加させ、出力電圧Ｖ_OUT１２を速やかに上昇させて出力電圧Ｖ_OUT１２が下限値を下回らないように動作する。つまり、出力電圧Ｖ_OUT１２が下限値に達しているときに、コンパレータ３３はローをＰＷＭ信号生成回路２１に出力して、ＰＷＭ信号生成回路２１は最大のデューティのＰＷＭ信号ＰＭＡＸを出力する。図２（ａ）の構成のＰＷＭ信号生成回路２１ａのときは、直前のデューティサイクルのデューティに任意のオフセットＯＡを加えたデューディのＰＷＭ信号ＤＴＹＵを出力する。 At the time of switching, the linear regulator 3 is stopped by the control signal CTRL, and the switching regulator 5 starts operating. Further, the low voltage detection circuit 31 in the switching regulator 5 is operated by the control signal CTRL. When the low voltage detection circuit 31 detects that the voltage at the connection point 13 has reached the lower limit reference voltage UV _REF 0 corresponding to the lower limit value of the output voltage V _OUT 12, the duty cycle of the PWM signal is increased and the output voltage V _OUT is increased. 12 is quickly raised so that the output voltage V _OUT 12 does not fall below the lower limit value. That is, when the output voltage V _OUT 12 reaches the lower limit value, the comparator 33 outputs low to the PWM signal generation circuit 21, and the PWM signal generation circuit 21 outputs the PWM signal PMAX with the maximum duty. In the case of the PWM signal generation circuit 21a configured as shown in FIG. 2A, a duty PWM signal DTYU obtained by adding an arbitrary offset OA to the duty of the immediately preceding duty cycle is output.

最大のデューティのＰＷＭ信号ＰＭＡＸでスイッチング動作を行うことで、出力電圧Ｖ_OUT１２の上昇を加速できる。また、エラーアンプ１９は、最大のデューティのＰＷＭ信号ＰＭＡＸでスイッチング動作を行っている間、出力電圧Ｖ_OUT１２を分圧した電圧と所望の出力電圧からの誤差電圧を積分（累積）するだけであり、エラーアンプ１９の出力電圧Ｖ_OUT１２に応じたデューティのＰＷＭ信号でスイッチングを行わないため、エラーアンプ１９は早く所望のデューティに応じた電圧を出力する。 By performing the switching operation with the PWM signal PMAX having the maximum duty, the increase in the output voltage V _OUT 12 can be accelerated. The error amplifier 19 simply integrates (accumulates) the voltage obtained by dividing the output voltage V _OUT 12 and the error voltage from the desired output voltage while performing the switching operation with the PWM signal PMAX having the maximum duty. In addition, since switching is not performed with a PWM signal having a duty corresponding to the output voltage V _OUT 12 of the error amplifier 19, the error amplifier 19 outputs a voltage corresponding to a desired duty quickly.

スイッチングレギュレータ５の動作時においては、制御信号ＣＴＲＬによりリニアレギュレータ３は停止し、スイッチングレギュレータ５のコンパレータ３３も停止する。そして、エラーアンプ１９の出力により生成されるＰＷＭ信号によりスイッチング動作が行われる。 During the operation of the switching regulator 5, the linear regulator 3 is stopped by the control signal CTRL, and the comparator 33 of the switching regulator 5 is also stopped. Then, the switching operation is performed by the PWM signal generated by the output of the error amplifier 19.

以上のように、本実施形態１の電源回路１０は、上述した構成および動作により、切り替え時に出力電圧Ｖ_OUT１２の下限値をリニアレギュレータ３の動作とは独立に設定して、出力電圧Ｖ_OUT１２が下限値に達したときに、エラーアンプ１９の出力に対応したデューティよりも大きなデューティのＰＷＭ信号でスイッチング動作を行い、エラーアンプ１９に早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータが安定するまでの時間が短い。 As described above, the power supply circuit 10 of Embodiment 1, the configuration and operation described above, and set independently of the operation of the linear regulator 3 the lower limit value of the output voltage V _OUT 12 when switching, the output voltage V _OUT When 12 reaches the lower limit value, a switching operation is performed with a PWM signal having a duty larger than the duty corresponding to the output of the error amplifier 19, and the error amplifier 19 can output a voltage corresponding to a desired duty quickly. Therefore, the time until the switching regulator is stabilized is short.

言い換えれば、スイッチングレギュレータ５が安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧Ｖ_OUT１２の下限値を従来技術のリニアレギュレータ３の出力電圧Ｖ_OUT１１（基準電圧Ｖ_VREF１１に応じた電圧）よりもターゲットに近づけることができるため、アンダーシュートをより低減することができる。 In other words, when the response characteristic is such that the time until the switching regulator 5 is stabilized, that is, the switching time is the same as that in the prior art, the lower limit value of the output voltage V _OUT 12 is set to the output of the linear regulator 3 of the prior art. Since the voltage V _OUT 11 (the voltage corresponding to the reference voltage V _VREF 11) can be made closer to the target, undershoot can be further reduced.

（実施形態２）
図７は、本発明の実施形態２の電源回路４０の回路図である。実施形態１の電源回路３０との相違点は、リニアレギュレータ３からスイッチングレギュレータ５への切り替え時に、基準電圧をＶ_REF２１からＶ_REF２２に切り替えられるようにした点である。 (Embodiment 2)
FIG. 7 is a circuit diagram of the power supply circuit 40 according to the second embodiment of the present invention. Difference from the power supply circuit 30 of the first embodiment, the linear regulator 3 at the time of switching to the switching regulator 5, is that the reference voltage and to switch from V _REF 21 to V _REF 22.

次に、図７および図８を用いて、電源回路４０の動作を以下に説明する。 Next, the operation of the power supply circuit 40 will be described below with reference to FIGS.

図８は、実施形態２の電源回路４０の動作を説明するための図である。電源回路４０が動作した時を、リニアレギュレータ３のみが動作した時Ａ１、動作電源を切り換えた時Ａ２、およびスイッチングレギュレータ５のみが動作した時Ａ３に分ける。図８の波形Ｗ２１はリニアレギュレータ３の出力電圧Ｖ_OUT２１で、波形Ｗ２２はスイッチングレギュレータ５の下限基準電圧に対応した出力電圧Ｖ_MIN２２である。また、図８の波形Ｗ２３は下限値がないスイッチングレギュレータ５の出力電圧Ｖ_OUT２２で、波形Ｗ２４は出力電圧Ｖ_OUTの波形である。ここで、リニアレギュレータ３の動作時は実施形態１の電源回路３０と同じである。 FIG. 8 is a diagram for explaining the operation of the power supply circuit 40 of the second embodiment. The time when the power supply circuit 40 operates is divided into A1 when only the linear regulator 3 operates, A2 when the operating power supply is switched, and A3 when only the switching regulator 5 operates. A waveform W21 in FIG. 8 is the output voltage V _OUT 21 of the linear regulator 3, and a waveform W22 is the output voltage V _MIN 22 corresponding to the lower limit reference voltage of the switching regulator 5. A waveform W23 in FIG. 8 is the output voltage V _OUT 22 of the switching regulator 5 having no lower limit value, and a waveform W24 is a waveform of the output voltage V _OUT . Here, the operation of the linear regulator 3 is the same as that of the power supply circuit 30 of the first embodiment.

切り替え時においては、制御信号ＣＴＲＬによりリニアレギュレータ３は基準電圧Ｖ_REF２２に対応した出力電圧Ｖ_OUT２１を出力する。基準電圧Ｖ_VREF２２は、所望の出力電圧よりも小さな電圧である。また、制御信号ＣＴＲＬによりスイッチングレギュレータ５内にあるコンパレータ３３は動作する。その他の動作は、実施形態１の電源回路３０と同様である。スイッチングレギュレータ５の動作時は、制御信号ＣＴＲＬによりリニアレギュレータ３は停止し、コンパレータ３３も停止する。 At the time of switching, the linear regulator 3 outputs an output voltage V _OUT 21 corresponding to the reference voltage V _REF 22 by the control signal CTRL. The reference voltage V _VREF 22 is a voltage smaller than a desired output voltage. Further, the comparator 33 in the switching regulator 5 operates by the control signal CTRL. Other operations are the same as those of the power supply circuit 30 of the first embodiment. During the operation of the switching regulator 5, the linear regulator 3 is stopped by the control signal CTRL, and the comparator 33 is also stopped.

以上のように、本実施形態２の電源回路４０は、上述した構成および動作により、切り替え時に出力電圧Ｖ_OUT２２の下限値をリニアレギュレータ３の動作とは独立に設定して、出力電圧Ｖ_OUT２２が下限値に達したときに、エラーアンプ１９の出力に対応したデューティよりも大きなデューティのＰＷＭ信号でスイッチング動作を行い、エラーアンプ１９に早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータ５が安定するまでの時間が短い。また、Ａ２の期間においてもリニアレギュレータ３は電荷の供給を継続するため、Ａ１の期間からＡ２の期間に切り替わる際に出力電圧Ｖ_OUTのエッジノイズを低減することもできる。 As described above, the power supply circuit 40 of the second embodiment, the configuration and operation described above, and set independently of the operation of the linear regulator 3 the lower limit value of the output voltage V _OUT 22 when switching, the output voltage V _OUT When 22 reaches the lower limit value, a switching operation is performed with a PWM signal having a duty larger than the duty corresponding to the output of the error amplifier 19, and the error amplifier 19 can output a voltage corresponding to a desired duty quickly. Therefore, the time until the switching regulator 5 is stabilized is short. In addition, since the linear regulator 3 continues to supply charges during the period A2, the edge noise of the output voltage V _OUT can be reduced when switching from the period A1 to the period A2.

言い換えれば、スイッチングレギュレータ５が安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧Ｖ_OUT２２の下限値は従来技術のリニアレギュレータ３の出力電圧Ｖ_OUT２１（基準電圧Ｖ_VREF２２に応じた電圧）よりもターゲットに近づけることができるため、アンダーシュートをより低減することができる。 In other words, in the case of response characteristics such that the time until the switching regulator 5 is stabilized, that is, the switching time is the same as that in the prior art, the lower limit value of the output voltage V _OUT 22 is the output of the linear regulator 3 of the prior art. Since the voltage V _OUT 21 (voltage corresponding to the reference voltage V _VREF 22) can be made closer to the target, undershoot can be further reduced.

（実施形態３）
図９は、本発明の実施形態３の電源回路５０の回路図である。実施形態２の電源回路４０との違いは、コンパレータ３３が２つの下限値である下限基準電圧ＵＶ_REF０および下限基準電圧ＵＶ_REF１を切り替えられるようにしたものである。このとき、ＵＶ_REF０＞ＵＶ_REF１である。切り替え時には、制御信号ＣＴＲＬにより所望の出力電圧に近い下限値の下限基準電圧ＵＶ_REF０に設定し、スイッチングレギュレータ５の動作時には、制御信号ＣＴＲＬにより下限基準電圧ＵＶ_REF０よりも小さな値の下限基準電圧ＵＶ_REF１に設定する。なお、リニアレギュレータ３は、基準電圧Ｖ_REF２１と基準電圧Ｖ_REF２２とを切り替えられるような構成である必要はなく、実施形態１の電源回路３０と同じように基準電圧Ｖ_REF２１だけを入力する構成でもよい。 (Embodiment 3)
FIG. 9 is a circuit diagram of the power supply circuit 50 according to the third embodiment of the present invention. The difference from the power supply circuit 40 of the second embodiment is that the comparator 33 can switch between the lower limit reference voltage UV _REF 0 and the lower limit reference voltage UV _REF 1 which are two lower limit values. At this time, UV _REF 0> UV _REF 1. In switching, the control signal CTRL by setting the lower limit reference voltage UV _REF 0 lower limit value close to the desired output voltage, during operation of the switching regulator 5, the lower limit criterion value smaller than the lower limit reference voltage UV _REF 0 by control signal CTRL Set the voltage UV _REF 1. The linear regulator 3 does not need to be configured to switch between the reference voltage V _REF 21 and the reference voltage V _REF 22, and only the reference voltage V _REF 21 is input as in the power supply circuit 30 of the first embodiment. It may be configured to

次に、図９および図１０を用いて、電源回路５０の動作を以下に説明する。 Next, the operation of the power supply circuit 50 will be described below with reference to FIGS.

図１０は、実施形態３の電源回路５０の動作を説明するための図である。電源回路５０が動作した時を、リニアレギュレータ３のみが動作した時Ａ１、動作電源を切り換えた時Ａ２、およびスイッチングレギュレータ５の出力電圧Ｖ_OUT２１のみが動作した時Ａ３に分ける。図１０の波形Ｗ３１はリニアレギュレータ３の出力電圧Ｖ_OUT３１で、波形Ｗ３２はスイッチングレギュレータ５の下限基準電圧に対応した出力電圧Ｖ_MIN３２である。また、図１０の波形Ｗ３３は下限値がないスイッチングレギュレータ５の出力電圧Ｖ_OUT２２で、波形Ｗ３４は出力電圧Ｖ_OUTの波形である。ここで、リニアレギュレータ３の動作時および切り替え時は実施形態２の電源回路４０と同じである。 FIG. 10 is a diagram for explaining the operation of the power supply circuit 50 according to the third embodiment. The time when the power supply circuit 50 operates is divided into A1 when only the linear regulator 3 operates, A2 when the operating power supply is switched, and A3 when only the output voltage V _OUT 21 of the switching regulator 5 operates. A waveform W31 in FIG. 10 is an output voltage V _OUT 31 of the linear regulator 3, and a waveform W32 is an output voltage V _MIN 32 corresponding to the lower limit reference voltage of the switching regulator 5. A waveform W33 in FIG. 10 is the output voltage V _OUT 22 of the switching regulator 5 having no lower limit value, and a waveform W34 is a waveform of the output voltage V _OUT . Here, the operation and switching of the linear regulator 3 are the same as those of the power supply circuit 40 of the second embodiment.

スイッチングレギュレータ５の動作時は、制御信号ＣＴＲＬによりリニアレギュレータ３は停止し、コンパレータ３３の下限値は下限基準電圧ＵＶ_REF０からそれよりも小さな下限基準電圧ＵＶ_REF１に設定される。出力電圧Ｖ_OUT３２を分圧した電圧が下限値基準電圧ＵＶ_REF１に達したことを検知すると、ＰＷＭ信号のデューティサイクルを増加させ、出力電圧Ｖ_OUT３２を速やかに上昇させる制御により出力電圧Ｖ_OUT３２が下限値を下回らないように動作する。 During the operation of the switching regulator 5, the linear regulator 3 is stopped by the control signal CTRL, and the lower limit value of the comparator 33 is set from the lower limit reference voltage UV _REF 0 to a lower limit reference voltage UV _REF 1 smaller than that. When it is detected that the voltage obtained by dividing the output voltage V _OUT 32 has reached the lower limit reference voltage UV _REF 1, the output voltage V _OUT 32 is controlled by increasing the duty cycle of the PWM signal and quickly increasing the output voltage V _OUT 32. Operates so that _OUT 32 does not fall below the lower limit.

以上のように、本実施形態３の電源回路５０は、上述した構成および動作により、切り替え時に出力電圧Ｖ_OUT３２の下限値をリニアレギュレータ３の動作とは独立に設定して、出力電圧Ｖ_OUT３２が下限値に達したときに、エラーアンプ１９の出力に対応したデューティよりも大きなデューティのＰＷＭ信号でスイッチング動作を行い、エラーアンプ１９に早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータが安定するまでの時間が短い。 As described above, the power supply circuit 50 of the third embodiment, the configuration and operation described above, and set independently of the operation of the linear regulator 3 the lower limit value of the output voltage V _OUT 32 when switching, the output voltage V _OUT When 32 reaches the lower limit value, a switching operation is performed with a PWM signal having a duty larger than the duty corresponding to the output of the error amplifier 19, and the error amplifier 19 can output a voltage corresponding to a desired duty quickly. Therefore, the time until the switching regulator is stabilized is short.

言い換えれば、スイッチングレギュレータが安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧Ｖ_OUT３２の下限値は従来技術のリニアレギュレータ３の出力電圧Ｖ_OUT３１（基準電圧Ｖ_VREF２２に応じた電圧）よりもターゲットに近づけることができるため、アンダーシュートをもっと低減することができる。 In other words, in the case of response characteristics such that the time until the switching regulator is stabilized, that is, the switching time is the same as that in the prior art, the lower limit value of the output voltage V _OUT 32 is the output voltage of the linear regulator 3 of the prior art. Since it can be closer to the target than V _OUT 31 (voltage corresponding to the reference voltage V _VREF 22), undershoot can be further reduced.

さらに、スイッチングレギュレータ５の動作時に下限基準電圧ＵＶ_REF０よりも小さな下限基準電圧ＵＶ_REF１に設定することで、非常に重負荷な状態となっても出力電圧Ｖ_OUT３２が下限基準電圧ＵＶ_REF１に応じた下限値よりも下回らないようにすることができる。 Further, by setting the lower limit reference voltage UV _REF 1 smaller than the lower limit reference voltage UV _REF 0 during the operation of the switching regulator 5, the output voltage V _OUT 32 is set to the lower limit reference voltage UV _REF even in a very heavy load state. The lower limit value corresponding to 1 can be prevented from falling below.

（実施形態４）
図１１は、本発明の実施形態４の電源回路６０の回路図である。電源回路６０は、実施形態３の電源回路５０において、スイッチングレギュレータ５の基準電圧をＶ_REF２３からＶ_REF２４に切り替えられるようにしたものである。制御信号ＣＴＲＬにより切り替え時に、所望の出力電圧に対応した基準電圧Ｖ_REF２３よりも大きな基準電圧Ｖ_REF２４に切り替える。 (Embodiment 4)
FIG. 11 is a circuit diagram of the power supply circuit 60 according to the fourth embodiment of the present invention. Power supply circuit 60, the power supply circuit 50 of the third embodiment, in which the reference voltage of the switching regulator 5 so as to be switched from V _REF 23 to V _REF 24. At the time of switching by the control signal CTRL, the reference voltage V _REF 24 higher than the reference voltage V _REF 23 corresponding to the desired output voltage is switched.

つまり、切り替え時に、スイッチングレギュレータ５の基準電圧を通常より高く設定することにより、スイッチングレギュレータ５の出力電圧Ｖ_OUT２２の上昇を早めることができ、さらにアンダーシュートの低減が可能となる。さらに、下限基準電圧ＵＶ_REF０を所望の出力電圧に設定することで、切り替え時のアンダーシュートをなくすこともできる。なお、本実施形態４もリニアレギュレータ３の基準電圧は、Ｖ_VREF２１とＶ_VREF２２を切り替えられる構成である必要はなく、基準電圧Ｖ_VREF２１のみを入力する構成でもよい。 That is, at the time of switching, by setting the reference voltage of the switching regulator 5 higher than usual, the output voltage V _OUT 22 of the switching regulator 5 can be quickly increased, and undershoot can be further reduced. Furthermore, by setting the lower limit reference voltage UV _REF 0 to a desired output voltage, undershoot at the time of switching can be eliminated. The reference voltage in this embodiment 4 also linear regulator 3, but need not configure to be switched to V _VREF 21 and V _VREF 22, may also be configured to enter only the reference voltage V _VREF 21.

次に、図１１および図１２を用いて、電源回路６０の動作を以下に説明する。 Next, the operation of the power supply circuit 60 will be described below with reference to FIGS. 11 and 12.

図１２は、実施形態４の電源回路６０の動作を説明するための図である。図１２は、スイッチングレギュレータ５の基準電圧がＶ_REF２３よりも高いＶ_REF２４に設定され、下限基準電圧ＵＶ_REF０が所望の出力電圧に対応した電圧に設定されたときの図である。電源回路６０が動作した時を、リニアレギュレータ３のみが動作した時Ａ１、動作電源を切り換えた時Ａ２、およびスイッチングレギュレータ５のみが動作した時Ａ３に分ける。図１２の波形Ｗ４１はリニアレギュレータ３の出力電圧Ｖ_OUT４１で、波形Ｗ４２はスイッチングレギュレータ５の下限基準電圧に対応した出力電圧Ｖ_MIN４２である。また、図１２の波形Ｗ４３は下限値がないスイッチングレギュレータ５のみが動作したときの出力電圧で、波形Ｗ４４は出力電圧Ｖ_OUTの波形、波形Ｗ４５はスイッチングレギュレータ５の基準電圧に対応する出力電圧Ｖ_MAX４２である。 FIG. 12 is a diagram for explaining the operation of the power supply circuit 60 of the fourth embodiment. FIG. 12 is a diagram when the reference voltage of the switching regulator 5 is set to V _REF 24 higher than V _REF 23 and the lower limit reference voltage UV _REF 0 is set to a voltage corresponding to a desired output voltage. The time when the power supply circuit 60 operates is divided into A1 when only the linear regulator 3 operates, A2 when the operating power supply is switched, and A3 when only the switching regulator 5 operates. A waveform W41 in FIG. 12 is the output voltage V _OUT 41 of the linear regulator 3, and a waveform W42 is the output voltage V _MIN 42 corresponding to the lower limit reference voltage of the switching regulator 5. A waveform W43 in FIG. 12 is an output voltage when only the switching regulator 5 having no lower limit value is operated, a waveform W44 is a waveform of the output voltage V _OUT , and a waveform W45 is an output voltage V corresponding to the reference voltage of the switching regulator 5. _MAX 42.

電源回路６０の動作は、切り替え時のスイッチングレギュレータ５の基準電圧がＶ_REF２３よりも高いＶ_REF２４に設定されている点、下限基準電圧ＵＶ_REF０が所望の出力電圧に対応した電圧に設定されている点、以外は実施形態３と同様である。 The operation of the power supply circuit 60 is such that the reference voltage of the switching regulator 5 at the time of switching is set to V _REF 24 higher than V _REF 23, and the lower limit reference voltage UV _REF 0 is set to a voltage corresponding to a desired output voltage. Except for these points, the third embodiment is the same as the third embodiment.

切り替え時のタイミングにおいてスイッチングレギュレータ５の基準電圧Ｖ_REF２３を通常より高い基準電圧Ｖ_REF２４に設定することにより、エラーアンプに誤差電圧を意図的に発生させて、所望のデューティに応じた電圧にもっと早く近づけることができる。よって、実施形態１乃至３に比べて実施形態４の電源回路６０は、エラーアンプ１９により早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータ５が安定するまでの時間を実施形態１乃至３よりも短縮できる。 By setting the reference voltage V _REF 23 of the switching regulator 5 to a high reference voltage V _REF 24 from the normal at the timing when switching, intentionally generate an error voltage to the error amplifier, the voltage corresponding to the desired duty You can get closer. Therefore, since the power supply circuit 60 according to the fourth embodiment can output a voltage corresponding to a desired duty earlier by the error amplifier 19 compared to the first to third embodiments, the time until the switching regulator 5 is stabilized is implemented. It can be shortened compared to the first to third embodiments.

言い換えれば、スイッチングレギュレータ５が安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧Ｖ_OUT４２の下限値は実施形態１乃至３の下限値よりもターゲットに近づけることができるため、アンダーシュートを実施形態１乃至３よりも低減することができる。 In other words, when the response characteristic is such that the time until the switching regulator 5 is stabilized, that is, the switching time is the same as that of the conventional technology, the lower limit value of the output voltage V _OUT 42 is the lower limit value of the first to third embodiments. Therefore, the undershoot can be reduced as compared with the first to third embodiments.

また、切り替え時に、基準電圧Ｖ_REF２３を一定期間上げることで、エラーアンプに誤差電圧を意図的に発生させて所望のデューティに応じた電圧を出力させることができる。そのため、下限値を所望の出力電圧に応じた電圧（ターゲット）に設定することができ、アンダーシュートをなくすことができる。 Further, by raising the reference voltage V _REF 23 for a certain period at the time of switching, it is possible to intentionally generate an error voltage in the error amplifier and output a voltage corresponding to a desired duty. Therefore, the lower limit value can be set to a voltage (target) corresponding to a desired output voltage, and undershoot can be eliminated.

１、３０、４０、５０、６０電源回路
３リニアレギュレータ
４Ｖ_IN端子
５スイッチングレギュレータ
７、９フィードバック抵抗
１１、１９エラーアンプ
１２Ｖ_OUT端子
１３、１５、１７接続点
２１、２１ａＰＷＭ信号生成回路
３１低電圧検出回路
３３コンパレータ
３５ノコギリ波発生回路
３７加算器
Ｖ_IN 入力電圧
Ｖ_OUT 出力電圧
Ｖ_REF１〜Ｖ_REF３、Ｖ_REF１１〜Ｖ_REF１２、Ｖ_REF２１〜Ｖ_REF２４基準電圧
ＵＶ_REF０、ＵＶ_REF１下限基準電圧
Ｖ_OUT１、Ｖ_OUT１１、Ｖ_OUT２１、Ｖ_OUT３１、Ｖ_OUT４１リニアレギュレータの出力電圧
Ｖ_OUT１、Ｖ_OUT１２、Ｖ_OUT２２、Ｖ_OUT３２、Ｖ_OUT４２スイッチングレギュレータの出力電圧
Ｔ１〜Ｔ３トランジスタ
Ｔ_MOS スイッチ
ＣＭＰ１〜ＣＭＰ３コンパレータ
ＬＤＤＣ用コイル
Ｃ出力コンデンサ
Ａ１〜Ａ３電源の動作領域
Ｓ１〜Ｓ４出力信号
Ｗ１〜Ｗ３、Ｗ１１〜Ｗ１４、Ｗ２１〜Ｗ２４、Ｗ３１〜Ｗ３４、Ｗ４１〜Ｗ４５波形 1, 30, 40, 50, 60 Power supply circuit 3 Linear regulator 4 V _IN terminal
5 Switching regulator 7, 9 Feedback resistance
11, 19 Error amplifier
12 V _OUT terminal 13, 15, 17 Connection point 21, 21a PWM signal generation circuit 31 Low voltage detection circuit 33 Comparator 35 Sawtooth wave generation circuit 37 Adder
V _IN input voltage V _OUT output voltage
_{_{_{V REF 1~V REF 3, V REF}}} 11~V REF 12, V REF 21~V REF 24 reference voltage
UV _REF 0, UV _REF 1 Lower reference voltage V _OUT 1, V _OUT 11, V _OUT 21, V _OUT 31, V _OUT 41 Linear regulator output voltage V _OUT 1, V _OUT 12, V _OUT 22, V _OUT 32, V _OUT 42 Output voltage of switching regulator T1-T3 Transistor T _MOS switch
CMP1-CMP3 comparator
L DDC coil C Output capacitor A1 to A3 Power supply operating area S1 to S4 Output signal W1 to W3, W11 to W14, W21 to W24, W31 to W34, W41 to W45 Waveform

Claims

In a power supply circuit that has a linear regulator and a switching regulator and drives the load by switching between them,
The switching regulator is
A divided voltage obtained by dividing the output voltage and a first reference voltage corresponding to a desired output voltage are input, and an error voltage is obtained by amplifying a difference between the divided voltage and the first reference voltage. An error amplifier to output,
By comparing the divided voltage and the first lower limit reference voltage, the comparator output voltage of the switching regulator outputs a detection signal that indicates whether reached the lower limit value,
A PWM signal generation circuit that generates a PWM signal with a duty according to the error voltage and a PWM signal with a maximum duty and outputs any one of these PWM signals according to the detection signal, and a regulator to be operated when switching from the linear regulator to the switching regulator, when the output voltage reaches the lower limit value, and to perform the switching operation at the maximum duty of the PWM signal
Power supply circuit comprising the.

The switching regulator is
When switching the regulator to be operated from the linear regulator to the switching regulator, a second reference voltage larger than the first reference voltage is input to the error amplifier, and then the first reference voltage is input to the error amplifier. a power supply circuit according to claim 1, characterized in that it is.

The first lower limit reference voltage, the power supply circuit of claim 2, wherein the lower limit is equal such voltage and the desired output voltage.

The switching regulator is
When switching the regulator to be operated from the linear regulator to the switching regulator, after the first lower limit reference voltage is input to the comparator, a second lower limit reference voltage smaller than the first lower limit reference voltage is applied to the comparator. a power supply circuit according to claim 1, 2 or 3, characterized in Rukoto entered into.

The linear regulator is
A regulator to operate after switching from the linear regulator to the switching regulator, according to any one of claims 1 to 4, characterized in that operative to output a voltage lower than the desired output voltage Power supply circuit.

In a power supply circuit that has a linear regulator and a switching regulator and drives the load by switching between them,
The switching regulator is
A divided voltage obtained by dividing the output voltage and a first reference voltage corresponding to a desired output voltage are input, and an error voltage is obtained by amplifying a difference between the divided voltage and the first reference voltage. An error amplifier to output,
A comparator that compares the divided voltage with a first lower limit reference voltage and outputs a detection signal indicating whether the output voltage of the switching regulator has reached a lower limit;
A PWM signal generation circuit that generates a PWM signal having a duty according to the error voltage and a PWM signal having a duty increased by a certain amount from the PWM signal, and outputs one of these PWM signals according to the detection signal. there are, when switching regulator operating from the linear regulator to the switching regulator, when the output voltage reaches the lower limit value, and to perform the switching operation of the duty in P WM signal is increased by a certain amount
Power supply circuit comprising the.

The switching regulator is
When switching the regulator to be operated from the linear regulator to the switching regulator, a second reference voltage larger than the first reference voltage is input to the error amplifier, and then the first reference voltage is input to the error amplifier. a power supply circuit according to claim 6, characterized in that it is.

The first lower limit reference voltage, the power supply circuit of claim 7, wherein the lower limit is equal to or is equal such voltage and the desired output voltage.

The switching regulator is
When switching the regulator to be operated from the linear regulator to the switching regulator, after the first lower limit reference voltage is input to the comparator, a second lower limit reference voltage smaller than the first lower limit reference voltage is applied to the comparator. a power supply circuit according to claim 6, 7 or 8, characterized in Rukoto entered into.

The linear regulator is
A regulator to operate after switching from the linear regulator to the switching regulator, according to any one of claims 6 to 9, characterized in that operative to output a voltage lower than the desired output voltage Power supply circuit.