JP2013212022A - Power-supply circuit - Google Patents
Power-supply circuit Download PDFInfo
- Publication number
- JP2013212022A JP2013212022A JP2012081668A JP2012081668A JP2013212022A JP 2013212022 A JP2013212022 A JP 2013212022A JP 2012081668 A JP2012081668 A JP 2012081668A JP 2012081668 A JP2012081668 A JP 2012081668A JP 2013212022 A JP2013212022 A JP 2013212022A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- regulator
- switching
- output
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、電源回路に関し、より詳細には、リニアレギュレータとスイッチングレギュレータとを備え、これらを切り替えて負荷を駆動する電源回路に関する。 The present invention relates to a power supply circuit, and more particularly to a power supply circuit that includes a linear regulator and a switching regulator and drives them by switching between them.
電子機器や電気製品等が動作するための電力を供給するものには、電池やコンセント等の電源がある。この電源から電子機器等に電力を供給するときに、電子機器等に適した形態の電力に変換し、電力を制御する回路が電源回路である。 There are power supplies such as batteries and outlets for supplying electric power for operating electronic devices and electrical products. When power is supplied from this power source to an electronic device or the like, a circuit that converts power into a form suitable for the electronic device and controls the power is a power circuit.
電源回路には、リニアレギュレータやスイッチングレギュレータなど様々な回路があるが、リニアレギュレータとスイッチングレギュレータの両方を備えて、負荷の重さに応じてそれらを切り替える回路もある。リニアレギュレータからスイッチングレギュレータに切り替える電源回路は、切り替えてからスイッチングレギュレータが安定するまで、出力電圧にアンダーシュートが発生することが知られている。 There are various types of power supply circuits such as a linear regulator and a switching regulator. There are also circuits that include both a linear regulator and a switching regulator and switch them according to the weight of the load. It is known that a power supply circuit that switches from a linear regulator to a switching regulator generates an undershoot in the output voltage until the switching regulator is stabilized after switching.
図1に、従来の電源回路1の回路図を示す。電源回路1は、LDO(Low Drop Out)回路であるリニアレギュレータ3とDDC(DC-DCコンバータ)であるスイッチングレギュレータ5とを備え、負荷の重さに応じてこれらを切り替える回路である。
FIG. 1 shows a circuit diagram of a conventional
リニアレギュレータ3は、入力端子であるVIN端子4に入力された入力電圧VINをリニアレギュレータ3の出力電圧VOUT1に変換する出力トランジスタT1と、フィードバック抵抗7および抵抗9と、出力電圧VOUT1と基準電圧VREF1または基準電圧VREF2とを増幅するエラーアンプ11とを備える。出力トランジスタT1は、VIN端子4と出力端子であるVOUT端子12との間に接続されている。抵抗7の一端は出力トランジスタT1に接続され、他端が接続点13で抵抗9の一端と直列接続されている。抵抗9の他端は、グラウンドに接地されている。接続点13は、エラーアンプ11の−入力端子に接続されている。エラーアンプ11の+入力端子は、基準電圧VREF1または基準電圧VREF2に切り替え可能に接続されている。エラーアンプ11の出力端子は、出力トランジスタT1のゲート端子に接続されている。ここで、基準電圧VREF2は基準電圧VREF1よりも低い電圧である。
The
スイッチングレギュレータ5は、VIN端子4に接続されたトランジスタT2とグラウンドに接続されたトランジスタT3とを直列接続して構成されたCMOSトランジスタのスイッチTMOSを備える。スイッチTMOSは、VIN端子4に入力された入力電圧VINをスイッチングレギュレータ5の出力電圧VOUT2に変換する。スイッチT2およびスイッチT3の間の接続点15とVOUT端子12との間には、DDC用コイルLが接続され、VOUT端子12とグラウンドとの間には、出力コンデンサCが接続されている。スイッチングレギュレータ5は、抵抗7および9の接続点13とスイッチT2およびT3のゲート端子の接続点17との間に、DC−DCコンバータの制御回路を構成するエラーアンプ19と、エラーアンプ19の出力をPWM信号に変換するPWM信号生成回路21が縦続接続されている。エラーアンプ19は、基準電圧VREF3およびエラーアンプ11の−入力端子に接続されている。
The
この電源回路1の動作について説明する。電源回路1は、負荷状況に応じて制御信号CTRLにより動作させる電源をリニアレギュレータ3からスイッチングレギュレータ5に切り替える。軽負荷であるときは、リニアレギュレータ3を動作させ、重負荷であるときは、スイッチングレギュレータ5を動作させる。動作させる電源を切り替えるときに、リニアレギュレータ3をすぐに停止してスイッチングレギュレータ5を動作させるのではなく、スイッチングレギュレータ5を動作させてから一定期間リニアレギュレータ3も動作させる。
The operation of the
このとき、エラーアンプ11に基準電圧VREF1を接続し、その接続したまま動作させる電源を切り替えると、出力電圧VOUTに変化がなく安定したままである。すると、エラーアンプ19の積分結果(誤差電圧累積結果)は0である。これより、スイッチングレギュレータ5のPWM信号生成回路21が出力するPWM信号のデューティは初期デューティ(例えば、入力電圧VINと出力電圧VOUTと負荷電流が代表値(typical値)であるときのデューティ)のままである。したがって、実際の入力電圧VIN、出力電圧VOUT、負荷電流に対応したデューティとならない。そこで、動作させる電源をリニアレギュレータ3からスイッチングレギュレータ5に切り替えるときに、リニアレギュレータ3も基準電圧をVVREF1からそれよりも低いVVREF2に変えて一定期間動作させる。
At this time, when the
このように、従来の電源回路1は、リニアレギュレータ3により生成される出力電圧VOUT1とスイッチングレギュレータ5により生成される出力電圧VOUT2の少なくとも1つを用いて、電源回路1の出力電圧VOUTを生成する。電源回路1は、生成した出力電圧VOUTを電子機器等に出力する。
As described above, the conventional
図2は、従来の電源回路1の動作を説明するための図である。電源回路1が動作した時を、リニアレギュレータ3のみが動作した時A1、動作電源を切り換えた時A2、およびスイッチングレギュレータ5のみが動作した時A3に分ける。波形W1はリニアレギュレータ3の出力電圧VOUT1で、波形W2はスイッチングレギュレータ5の出力電圧VOUT2で、波形W3はVOUT端子12の出力電圧VOUTの波形である。低い基準電圧VREF2でリニアレギュレータ3を一定期間動作させることで、リニアレギュレータ3からも電荷供給を行いスイッチングレギュレータ5が安定するまでに発生するアンダーシュートを低減している。このようなアンダーシュートを低減する電源回路1は、例えば特許文献1に記載されている。
FIG. 2 is a diagram for explaining the operation of the conventional
しかしながら、スイッチングレギュレータ5は、エラーアンプ19の出力に対応したデューティのPWM信号でスイッチング動作を行っているので、エラーアンプ19に早く所望のデューティに応じた電圧を出力させることができない。このため、スイッチングレギュレータ5が安定するまでの時間(切り替え時の時間)が長く、アンダーシュートが発生する時間が長くなるという問題がある。また、電源回路1では、基準電圧VREF2を上げることで、出力電圧VOUTに対応した分圧電圧とスイッチングレギュレータ5の基準電圧VREF3との差が小さくなる。これより、その小さな差に応じたデューティのPWM信号でスイッチング動作を行うため、所望の出力電圧VOUTに到達するまでの時間(適応する時間)が長くなるという問題もある。さらに、基準電圧VREF2を上げて、基準電圧VREF1と同じ電圧にすると、エラーアンプ19の出力電圧が0のままとなる。したがって、スイッチングレギュレータ5がスイッチング動作をするためのPWM信号のデューティが所望の出力電圧VOUTを出力できるようなデューティとならないため、基準電圧VREF1およびVREF2はある程度差を持たせなければならないという問題もある。
However, since the
本発明は、上記した点に鑑みて行われたものであり、リニアレギュレータからスイッチングレギュレータへの切り替え時に、スイッチングレギュレータが安定するまでの時間が短い電源回路を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a power supply circuit having a short time until the switching regulator is stabilized when switching from a linear regulator to a switching regulator.
本発明は、このような目的を達成するために、請求項1に記載の発明は、リニアレギュレータとスイッチングレギュレータとを有し、これらを切り替えて負荷を駆動する電源回路において、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、スイッチングレギュレータの出力電圧の下限値を設定し、出力電圧が下限値に達すると、出力電圧に対応したデューティよりも大きなデューティのPWM信号でスイッチング動作を行うことを特徴とする。
In order to achieve the above object, the present invention according to
この構成によれば、切り替え時に出力電圧の下限値をリニアレギュレータの動作とは独立に設定して、出力電圧が下限値に達したときに、エラーアンプの出力に対応したデューティよりも大きなデューティのPWM信号でスイッチング動作を行い、エラーアンプに早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータが安定するまでの時間を短くすることができる。 According to this configuration, the lower limit value of the output voltage is set independently of the operation of the linear regulator at the time of switching, and when the output voltage reaches the lower limit value, a duty larger than the duty corresponding to the output of the error amplifier is set. Since the switching operation is performed with the PWM signal, and the voltage corresponding to the desired duty can be output to the error amplifier quickly, the time until the switching regulator is stabilized can be shortened.
請求項2に記載の発明は、請求項1に記載の電源回路であって、スイッチングレギュレータは、最大のデューティのPWM信号でスイッチング動作を行うことを特徴とする。また、請求項3に記載の発明は、請求項2に記載の電源回路であって、スイッチングレギュレータは、出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第1の基準電圧とを入力して、分圧電圧と基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、下限値に対応し、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第1の下限基準電圧を出力する下限基準電圧出力部と、分圧電圧と、下限基準電圧出力部の出力とを比較して、出力電圧が下限値に達しているかどうかを示す検出信号を出力するコンパレータと、誤差電圧に応じたデューティのPWM信号、または最大のデューティのPWM信号を生成し、これらPWM信号のいずれかを検出信号に応じて出力するPWM信号生成回路とを備えたことを特徴とする。
The invention according to
請求項4に記載の発明は、請求項3に記載の電源回路であって、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第1の基準電圧よりも大きな第2の基準電圧をエラーアンプに出力し、その後第1の基準電圧をエラーアンプに出力する基準電圧出力部とをさらに備えたことを特徴とする。請求項5に記載の発明は、請求項4に記載の電源回路であって、第1の下限基準電圧は、下限値が所望の出力電圧と等しくなるような電圧であることを特徴とする。請求項6に記載の発明は、請求項2乃至5のいずれか1項に記載の電源回路であって、下限基準電圧生成部は、リニアレギュレータからスイッチングレギュレータに切り替える時、前記第1の下限基準電圧を出力した後、第1の下限基準電圧よりも小さな第2の下限基準電圧を出力することを特徴とする。請求項7に記載の発明は、請求項2乃至6のいずれか1項に記載の電源回路であって、リニアレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替えてから、一定期間切り替える前よりも低い電圧を出力するように動作することを特徴とする。
According to a fourth aspect of the present invention, in the power supply circuit according to the third aspect, when the switching regulator switches the regulator to be operated from the linear regulator to the switching regulator, the second reference larger than the first reference voltage is provided. And a reference voltage output unit that outputs the voltage to the error amplifier and then outputs the first reference voltage to the error amplifier. A fifth aspect of the present invention is the power supply circuit according to the fourth aspect, wherein the first lower limit reference voltage is a voltage whose lower limit value is equal to a desired output voltage. The invention according to claim 6 is the power supply circuit according to any one of
請求項8に記載の発明は、請求項1に記載の電源回路であって、スイッチングレギュレータは、出力電圧に応じたデューティを一定量増加させたデューティのPWM信号でスイッチング動作を行うことを特徴とする。請求項9に記載の発明は、請求項8に記載の電源回路であって、スイッチングレギュレータは、出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第1の基準電圧とを入力して、分圧電圧と基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、下限値に対応し、リニアレギュレータからスイッチングレギュレータに切り替える時、第1の下限基準電圧を出力する下限基準電圧出力部と、分圧電圧と、下限基準電圧出力部の出力とを比較して、出力電圧が下限値に達しているかどうかを示す検出信号を出力するコンパレータと、検出信号に応じて、誤差電圧に応じたデューティのPWM信号、またはこのPWM信号よりもデューティを一定量増加させたPWM信号を生成し、これらPWM信号のいずれかを出力するPWM信号生成回路とを備えたことを特徴とする。
The invention according to claim 8 is the power supply circuit according to
請求項10に記載の発明は、請求項9に記載の電源回路であって、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第1の基準電圧よりも大きな第2の電圧を前記エラーアンプに出力し、その後第1の基準電圧をエラーアンプに出力する基準電圧出力部とをさらに備えたことを特徴とする。請求項11に記載の発明は、請求項10に記載の電源回路であって、第1の下限基準電圧は、下限値が所望の出力電圧と等しくなるような電圧であることを特徴とする。請求項12に記載の発明は、請求項8乃至11のいずれか1項に記載の電源回路であって、リニアレギュレータからスイッチングレギュレータに切り替える時、第1の下限基準電圧を出力した後、第1の下限基準電圧よりも小さな第2の下限基準電圧を出力することを特徴とする請求項8乃至11のいずれか1項に記載の電源回路。請求項13に記載の発明は、請求項8乃至12のいずれか1項に記載の電源回路であって、リニアレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替えてから、一定期間切り替える前よりも低い電圧を出力するように動作することを特徴とする。
According to a tenth aspect of the present invention, in the power supply circuit according to the ninth aspect, when the switching regulator switches the regulator to be operated from the linear regulator to the switching regulator, the second voltage greater than the first reference voltage. And a reference voltage output unit for outputting the first reference voltage to the error amplifier. An eleventh aspect of the present invention is the power supply circuit according to the tenth aspect, wherein the first lower limit reference voltage is a voltage having a lower limit equal to a desired output voltage. The invention according to
以上説明したように、本発明の電源回路によれば、リニアレギュレータからスイッチングレギュレータへの切り替え時に、スイッチングレギュレータが安定するまでの時間を短くすることができる。 As described above, according to the power supply circuit of the present invention, it is possible to shorten the time until the switching regulator is stabilized when switching from the linear regulator to the switching regulator.
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明の電源回路は、コンセント等の電源からノートパソコン等の電子機器に電力を供給するとき、電子機器に適した形態の電力に変換し、電力を制御する電源回路として用いることができる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The power supply circuit of the present invention can be used as a power supply circuit that controls power by converting power into a form suitable for electronic equipment when power is supplied from a power supply such as an outlet to electronic equipment such as a notebook computer.
(実施形態1)
図3は、本発明の実施形態1の電源回路30の回路図である。図3において電源回路30は、LDO(Low Drop Out)回路であるリニアレギュレータ3とDDC(DC-DCコンバータ)であるスイッチングレギュレータ5とを備え、負荷の重さに応じてこれらを切り替える回路である。
(Embodiment 1)
FIG. 3 is a circuit diagram of the
リニアレギュレータ3は、VIN端子4に入力された入力電圧VINをリニアレギュレータ3の出力電圧VOUT11に変換する出力トランジスタT1と、フィードバック抵抗7および抵抗9とを備えている。さらに、出力電圧VOUT11をフィードバック抵抗7および抵抗9とで分圧した電圧と所望の出力電圧に応じた基準電圧VVREF11との差を増幅するエラーアンプ11とを備えている。出力トランジスタT1は、入力端子であるVIN端子4と出力端子であるVOUT端子12との間に接続されている。抵抗7の一端は出力トランジスタT1とVOUT端子12との間に接続され、他端が接続点13で抵抗9の一端と直列接続されている。抵抗9の他端は、グラウンドに接地されている。接続点13は、エラーアンプ11の−入力端子に接続されている。エラーアンプ11の+入力端子は、基準電圧VVREF11に接続されている。エラーアンプ11の出力端子は、出力トランジスタT1のゲート端子に接続されている。リニアレギュレータ3は、動作時は基準電圧VVREF11に対応した電圧をVOUT端子12に出力し、リニアレギュレータ3からスイッチングレギュレータ5に切り替わる一定期間、制御信号CTRLにより停止する。
The
スイッチングレギュレータ5は、VIN端子4に接続されたトランジスタT2とグラウンドに接続されたトランジスタT3とを直列接続して構成されたCMOSトランジスタのスイッチTMOSを備える。スイッチTMOSは、VIN端子4に入力された入力電圧VINをスイッチングレギュレータ5の出力電圧VOUT12に変換する。スイッチT2およびスイッチT3の間の接続点15とVOUT端子12との間には、DDC用コイルLが接続され、VOUT端子12とグラウンドとの間には、出力コンデンサCが接続されている。抵抗7および9の接続点13とスイッチT2およびT3のゲート端子の接続点17との間には、DC−DCコンバータの制御回路を構成するエラーアンプ19と、エラーアンプ19の出力をPWM信号に変換するPWM信号生成回路21が縦続接続されている。エラーアンプ19は、基準電圧VVREF12およびエラーアンプ11の−入力端子に接続されている。さらに、PWM信号生成回路21には、低電圧検出回路31が接続されている。なお、リニアレギュレータ3およびスイッチングレギュレータ5は、フィードバック抵抗7および抵抗9を共有化している。
The
低電圧検出回路31は、出力電圧VOUT12の下限値に対応する下限基準電圧UVREF0と、下限基準電圧UVREF0と出力電圧VOUT12を分圧した電圧とを比較して、出力電圧VOUT12が下限値に達しているかどうかを判定するコンパレータ33で構成される。コンパレータ33は、出力端子がPWM信号生成回路21に接続され、+入力端子および−入力端子がそれぞれエラーアンプ11の−入力端子および下限基準電圧UVREF0に接続されている。コンパレータ33は、出力電圧VOUT12が下限基準電圧UVREF0に達すると、下限値に達したことを示す検出信号をPWM信号生成回路21に出力する。検出信号が出力されたPWM信号生成回路21は、PWM信号のデューティを増加させ、出力電圧VOUT12を速やかに上昇させて出力電圧VOUT12が下限値を下回らないようにする。
Low-
図4は、PWM信号生成回路21の回路図である。PWM信号生成回路21は、ノコギリ波発生回路35と、ノコギリ波発生回路35が出力するノコギリ波S1とエラーアンプ19の出力信号S2とを比較してPWM信号S3を出力するコンパレータCMP1とを備える。また、最大のデューティに応じた電圧VPMAXとノコギリ波S1とを比較して最大のデューティのPWM信号PMAXを出力するコンパレータCMP2と、コンパレータ33の出力信号に応じてPMAXとS3のいずれかを選択するセレクタMUXにより構成される。なお、PWM信号生成回路21はエラーアンプ19の出力信号S2に応じたデューティのPWM信号S3、PMAXが生成できればこの回路構成に限らなくてもよく、出力電圧VOUT12のフィードバック信号と基準電圧VVREF12の差分に応じたデューティのPWM信号を生成可能であれば構成は任意である。
FIG. 4 is a circuit diagram of the PWM
また、本実施形態1では、コンパレータCMP2の非反転入力である+入力端子に最大のデューティに応じた電圧VPMAXが入力されているが、エラーアンプ19の出力信号S2に対応したデューティ(スイッチングレギュレータ5の出力電圧VOUT12に対応したデューティ)よりも大きなデューティに対応した電圧を入力してもよい。最大のデューティに応じた電圧VPMAXが入力されているときが、スイッチングレギュレータ5が安定するまでの時間が最も短くなり好ましい。
In the first embodiment, the voltage V PMAX corresponding to the maximum duty is input to the non-inverting input + input terminal of the comparator CMP2, but the duty corresponding to the output signal S2 of the error amplifier 19 (switching regulator) A voltage corresponding to a duty greater than the
図5は、他のPWM信号生成回路21aの回路図である。このPWM信号生成回路21aは、安定動作しているときに用いるPWM信号S3とは独立して一定値デューディの大きなPWM信号DTYUを生成するコンパレータCMP3、およびエラーアンプ19の出力信号S2にオフセットOAを加えて信号S4を出力する加算器37が追加されている。低電圧検出時、つまり出力電圧VOUT12が下限基準電圧UVREF0に達したときに、DTYUを最大デューティのPWM信号PMAXの代わりに使用してもよい。また、このような回路構成でなくても、PWM信号の出力に対して一定値デューティの大きな信号が出力できれば回路は限定しない。
FIG. 5 is a circuit diagram of another PWM
次に、図3乃至図6を用いて、電源回路30の動作を以下に説明する。
Next, the operation of the
リニアレギュレータ3は、入力電圧VINを降圧して安定した所望のレベルの出力電圧VOUT11を生成する。出力電圧VOUT11は、抵抗7および抵抗9の間の接続点13を通ってエラーアンプ11の−入力端子に帰還する。エラーアンプ11は、出力電圧VOUT11を分圧した電圧と基準電圧VREF11との差を増幅して、出力トランジスタT1を駆動する駆動電圧を生成する。基準電圧VREF11は、安定した所望の出力電圧に対応した電圧である。これにより、リニアレギュレータ3は、出力電圧VOUT11の電圧を制御する。
The
スイッチングレギュレータ5は、スイッチT2およびT3のオン・デューティを制御することにより、スイッチT2およびT3間の接続点15に接続されたコイルLに電流をチャージし、その電流に応じた電荷をコンデンサCに蓄える。これにより、スイッチングレギュレータ14は、第2レギュレータ電圧VOUT12を生成する。
The
図6は、実施形態1の電源回路30の動作を説明するための図である。電源回路30が動作した時を、リニアレギュレータ3のみが動作した時A1、動作電源を切り換えた時A2、およびスイッチングレギュレータ5のみが動作した時A3に分ける。図6の波形W11はリニアレギュレータ3の出力電圧VOUT11で、波形W12はスイッチングレギュレータ5の下限基準電圧に対応した出力電圧VMIN12である。さらに、図6の波形W13は下限値がないスイッチングレギュレータ5の出力電圧VOUT12で、波形W14は出力電圧VOUTの波形である。
FIG. 6 is a diagram for explaining the operation of the
リニアレギュレータ3の動作時において、リニアレギュレータ3は基準電圧VVREF11に対応した出力電圧VOUT11をVOUT端子12に出力し、スイッチングレギュレータ5は制御信号CTRLにより動作を停止している。具体的にはスイッチングレギュレータ5のコイルLの接続端はハイ・インピーダンスであり、リニアレギュレータ3のみで出力電圧VOUTを生成している。
During the operation of the
切り替え時においては、制御信号CTRLによりリニアレギュレータ3は停止し、スイッチングレギュレータ5は動作を開始する。また、制御信号CTRLによりスイッチングレギュレータ5内にある低電圧検出回路31は動作する。低電圧検出回路31が出力電圧VOUT12の下限値に対応した下限基準電圧UVREF0に接続点13の電圧が達したことを検知すると、PWM信号のデューティサイクルを増加させ、出力電圧VOUT12を速やかに上昇させて出力電圧VOUT12が下限値を下回らないように動作する。つまり、出力電圧VOUT12が下限値に達しているときに、コンパレータ33はローをPWM信号生成回路21に出力して、PWM信号生成回路21は最大のデューティのPWM信号PMAXを出力する。図2(a)の構成のPWM信号生成回路21aのときは、直前のデューティサイクルのデューティに任意のオフセットOAを加えたデューディのPWM信号DTYUを出力する。
At the time of switching, the
最大のデューティのPWM信号PMAXでスイッチング動作を行うことで、出力電圧VOUT12の上昇を加速できる。また、エラーアンプ19は、最大のデューティのPWM信号PMAXでスイッチング動作を行っている間、出力電圧VOUT12を分圧した電圧と所望の出力電圧からの誤差電圧を積分(累積)するだけであり、エラーアンプ19の出力電圧VOUT12に応じたデューティのPWM信号でスイッチングを行わないため、エラーアンプ19は早く所望のデューティに応じた電圧を出力する。
By performing the switching operation with the PWM signal PMAX having the maximum duty, the increase in the
スイッチングレギュレータ5の動作時においては、制御信号CTRLによりリニアレギュレータ3は停止し、スイッチングレギュレータ5のコンパレータ33も停止する。そして、エラーアンプ19の出力により生成されるPWM信号によりスイッチング動作が行われる。
During the operation of the
以上のように、本実施形態1の電源回路10は、上述した構成および動作により、切り替え時に出力電圧VOUT12の下限値をリニアレギュレータ3の動作とは独立に設定して、出力電圧VOUT12が下限値に達したときに、エラーアンプ19の出力に対応したデューティよりも大きなデューティのPWM信号でスイッチング動作を行い、エラーアンプ19に早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータが安定するまでの時間が短い。
As described above, the power supply circuit 10 of
言い換えれば、スイッチングレギュレータ5が安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧VOUT12の下限値を従来技術のリニアレギュレータ3の出力電圧VOUT11(基準電圧VVREF11に応じた電圧)よりもターゲットに近づけることができるため、アンダーシュートをより低減することができる。
In other words, when the response characteristic is such that the time until the
(実施形態2)
図7は、本発明の実施形態2の電源回路40の回路図である。実施形態1の電源回路30との相違点は、リニアレギュレータ3からスイッチングレギュレータ5への切り替え時に、基準電圧をVREF21からVREF22に切り替えられるようにした点である。
(Embodiment 2)
FIG. 7 is a circuit diagram of the
次に、図7および図8を用いて、電源回路40の動作を以下に説明する。
Next, the operation of the
図8は、実施形態2の電源回路40の動作を説明するための図である。電源回路40が動作した時を、リニアレギュレータ3のみが動作した時A1、動作電源を切り換えた時A2、およびスイッチングレギュレータ5のみが動作した時A3に分ける。図8の波形W21はリニアレギュレータ3の出力電圧VOUT21で、波形W22はスイッチングレギュレータ5の下限基準電圧に対応した出力電圧VMIN22である。また、図8の波形W23は下限値がないスイッチングレギュレータ5の出力電圧VOUT22で、波形W24は出力電圧VOUTの波形である。ここで、リニアレギュレータ3の動作時は実施形態1の電源回路30と同じである。
FIG. 8 is a diagram for explaining the operation of the
切り替え時においては、制御信号CTRLによりリニアレギュレータ3は基準電圧VREF22に対応した出力電圧VOUT21を出力する。基準電圧VVREF22は、所望の出力電圧よりも小さな電圧である。また、制御信号CTRLによりスイッチングレギュレータ5内にあるコンパレータ33は動作する。その他の動作は、実施形態1の電源回路30と同様である。スイッチングレギュレータ5の動作時は、制御信号CTRLによりリニアレギュレータ3は停止し、コンパレータ33も停止する。
At the time of switching, the
以上のように、本実施形態2の電源回路40は、上述した構成および動作により、切り替え時に出力電圧VOUT22の下限値をリニアレギュレータ3の動作とは独立に設定して、出力電圧VOUT22が下限値に達したときに、エラーアンプ19の出力に対応したデューティよりも大きなデューティのPWM信号でスイッチング動作を行い、エラーアンプ19に早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータ5が安定するまでの時間が短い。また、A2の期間においてもリニアレギュレータ3は電荷の供給を継続するため、A1の期間からA2の期間に切り替わる際に出力電圧VOUTのエッジノイズを低減することもできる。
As described above, the
言い換えれば、スイッチングレギュレータ5が安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧VOUT22の下限値は従来技術のリニアレギュレータ3の出力電圧VOUT21(基準電圧VVREF22に応じた電圧)よりもターゲットに近づけることができるため、アンダーシュートをより低減することができる。
In other words, in the case of response characteristics such that the time until the
(実施形態3)
図9は、本発明の実施形態3の電源回路50の回路図である。実施形態2の電源回路40との違いは、コンパレータ33が2つの下限値である下限基準電圧UVREF0および下限基準電圧UVREF1を切り替えられるようにしたものである。このとき、UVREF0>UVREF1である。切り替え時には、制御信号CTRLにより所望の出力電圧に近い下限値の下限基準電圧UVREF0に設定し、スイッチングレギュレータ5の動作時には、制御信号CTRLにより下限基準電圧UVREF0よりも小さな値の下限基準電圧UVREF1に設定する。なお、リニアレギュレータ3は、基準電圧VREF21と基準電圧VREF22とを切り替えられるような構成である必要はなく、実施形態1の電源回路30と同じように基準電圧VREF21だけを入力する構成でもよい。
(Embodiment 3)
FIG. 9 is a circuit diagram of the
次に、図9および図10を用いて、電源回路50の動作を以下に説明する。
Next, the operation of the
図10は、実施形態3の電源回路50の動作を説明するための図である。電源回路50が動作した時を、リニアレギュレータ3のみが動作した時A1、動作電源を切り換えた時A2、およびスイッチングレギュレータ5の出力電圧VOUT21のみが動作した時A3に分ける。図10の波形W31はリニアレギュレータ3の出力電圧VOUT31で、波形W32はスイッチングレギュレータ5の下限基準電圧に対応した出力電圧VMIN32である。また、図10の波形W33は下限値がないスイッチングレギュレータ5の出力電圧VOUT22で、波形W34は出力電圧VOUTの波形である。ここで、リニアレギュレータ3の動作時および切り替え時は実施形態2の電源回路40と同じである。
FIG. 10 is a diagram for explaining the operation of the
スイッチングレギュレータ5の動作時は、制御信号CTRLによりリニアレギュレータ3は停止し、コンパレータ33の下限値は下限基準電圧UVREF0からそれよりも小さな下限基準電圧UVREF1に設定される。出力電圧VOUT32を分圧した電圧が下限値基準電圧UVREF1に達したことを検知すると、PWM信号のデューティサイクルを増加させ、出力電圧VOUT32を速やかに上昇させる制御により出力電圧VOUT32が下限値を下回らないように動作する。
During the operation of the
以上のように、本実施形態3の電源回路50は、上述した構成および動作により、切り替え時に出力電圧VOUT32の下限値をリニアレギュレータ3の動作とは独立に設定して、出力電圧VOUT32が下限値に達したときに、エラーアンプ19の出力に対応したデューティよりも大きなデューティのPWM信号でスイッチング動作を行い、エラーアンプ19に早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータが安定するまでの時間が短い。
As described above, the
言い換えれば、スイッチングレギュレータが安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧VOUT32の下限値は従来技術のリニアレギュレータ3の出力電圧VOUT31(基準電圧VVREF22に応じた電圧)よりもターゲットに近づけることができるため、アンダーシュートをもっと低減することができる。
In other words, in the case of response characteristics such that the time until the switching regulator is stabilized, that is, the switching time is the same as that in the prior art, the lower limit value of the output voltage V OUT 32 is the output voltage of the
さらに、スイッチングレギュレータ5の動作時に下限基準電圧UVREF0よりも小さな下限基準電圧UVREF1に設定することで、非常に重負荷な状態となっても出力電圧VOUT32が下限基準電圧UVREF1に応じた下限値よりも下回らないようにすることができる。
Further, by setting the lower limit
(実施形態4)
図11は、本発明の実施形態4の電源回路60の回路図である。電源回路60は、実施形態3の電源回路50において、スイッチングレギュレータ5の基準電圧をVREF23からVREF24に切り替えられるようにしたものである。制御信号CTRLにより切り替え時に、所望の出力電圧に対応した基準電圧VREF23よりも大きな基準電圧VREF24に切り替える。
(Embodiment 4)
FIG. 11 is a circuit diagram of the power supply circuit 60 according to the fourth embodiment of the present invention. Power supply circuit 60, the
つまり、切り替え時に、スイッチングレギュレータ5の基準電圧を通常より高く設定することにより、スイッチングレギュレータ5の出力電圧VOUT22の上昇を早めることができ、さらにアンダーシュートの低減が可能となる。さらに、下限基準電圧UVREF0を所望の出力電圧に設定することで、切り替え時のアンダーシュートをなくすこともできる。なお、本実施形態4もリニアレギュレータ3の基準電圧は、VVREF21とVVREF22を切り替えられる構成である必要はなく、基準電圧VVREF21のみを入力する構成でもよい。
That is, at the time of switching, by setting the reference voltage of the
次に、図11および図12を用いて、電源回路60の動作を以下に説明する。 Next, the operation of the power supply circuit 60 will be described below with reference to FIGS. 11 and 12.
図12は、実施形態4の電源回路60の動作を説明するための図である。図12は、スイッチングレギュレータ5の基準電圧がVREF23よりも高いVREF24に設定され、下限基準電圧UVREF0が所望の出力電圧に対応した電圧に設定されたときの図である。電源回路60が動作した時を、リニアレギュレータ3のみが動作した時A1、動作電源を切り換えた時A2、およびスイッチングレギュレータ5のみが動作した時A3に分ける。図12の波形W41はリニアレギュレータ3の出力電圧VOUT41で、波形W42はスイッチングレギュレータ5の下限基準電圧に対応した出力電圧VMIN42である。また、図12の波形W43は下限値がないスイッチングレギュレータ5のみが動作したときの出力電圧で、波形W44は出力電圧VOUTの波形、波形W45はスイッチングレギュレータ5の基準電圧に対応する出力電圧VMAX42である。
FIG. 12 is a diagram for explaining the operation of the power supply circuit 60 of the fourth embodiment. FIG. 12 is a diagram when the reference voltage of the
電源回路60の動作は、切り替え時のスイッチングレギュレータ5の基準電圧がVREF23よりも高いVREF24に設定されている点、下限基準電圧UVREF0が所望の出力電圧に対応した電圧に設定されている点、以外は実施形態3と同様である。
The operation of the power supply circuit 60 is such that the reference voltage of the
切り替え時のタイミングにおいてスイッチングレギュレータ5の基準電圧VREF23を通常より高い基準電圧VREF24に設定することにより、エラーアンプに誤差電圧を意図的に発生させて、所望のデューティに応じた電圧にもっと早く近づけることができる。よって、実施形態1乃至3に比べて実施形態4の電源回路60は、エラーアンプ19により早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータ5が安定するまでの時間を実施形態1乃至3よりも短縮できる。
By setting the
言い換えれば、スイッチングレギュレータ5が安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧VOUT42の下限値は実施形態1乃至3の下限値よりもターゲットに近づけることができるため、アンダーシュートを実施形態1乃至3よりも低減することができる。
In other words, when the response characteristic is such that the time until the
また、切り替え時に、基準電圧VREF23を一定期間上げることで、エラーアンプに誤差電圧を意図的に発生させて所望のデューティに応じた電圧を出力させることができる。そのため、下限値を所望の出力電圧に応じた電圧(ターゲット)に設定することができ、アンダーシュートをなくすことができる。
Further, by raising the
1、30、40、50、60 電源回路
3 リニアレギュレータ
4 VIN端子
5 スイッチングレギュレータ
7、9 フィードバック抵抗
11、19 エラーアンプ
12 VOUT端子
13、15、17 接続点
21、21a PWM信号生成回路
31 低電圧検出回路
33 コンパレータ
35 ノコギリ波発生回路
37 加算器
VIN 入力電圧
VOUT 出力電圧
VREF1〜VREF3、VREF11〜VREF12、VREF21〜VREF24 基準電圧
UVREF0、UVREF1 下限基準電圧
VOUT1、VOUT11、VOUT21、VOUT31、VOUT41 リニアレギュレータの出力電圧
VOUT1、VOUT12、VOUT22、VOUT32、VOUT42 スイッチングレギュレータの出力電圧
T1〜T3 トランジスタ
TMOS スイッチ
CMP1〜CMP3 コンパレータ
L DDC用コイル
C 出力コンデンサ
A1〜A3 電源の動作領域
S1〜S4 出力信号
W1〜W3、W11〜W14、W21〜W24、W31〜W34、W41〜W45 波形
1, 30, 40, 50, 60
5
11, 19 Error amplifier
12 V OUT terminal 13, 15, 17
V IN input voltage V OUT output voltage
V REF 1~V REF 3, V REF 11~
UV REF 0,
CMP1-CMP3 comparator
L DDC coil C Output capacitor A1 to A3 Power supply operating area S1 to S4 Output signal W1 to W3, W11 to W14, W21 to W24, W31 to W34, W41 to W45 Waveform
Claims (13)
前記スイッチングレギュレータは、動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記スイッチングレギュレータの出力電圧の下限値を設定し、前記出力電圧が前記下限値に達すると、前記出力電圧に対応したデューティよりも大きなデューティのPWM信号でスイッチング動作を行うことを特徴とする電源回路。 In a power supply circuit that has a linear regulator and a switching regulator and drives the load by switching between them,
When switching the regulator to be operated from the linear regulator to the switching regulator, the switching regulator sets a lower limit value of the output voltage of the switching regulator, and when the output voltage reaches the lower limit value, the switching regulator corresponds to the output voltage. A power supply circuit that performs a switching operation with a PWM signal having a duty larger than a duty.
前記出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第1の基準電圧とを入力して、前記分圧電圧と前記基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、
前記下限値に対応し、動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、第1の下限基準電圧を出力する下限基準電圧出力部と、
前記分圧電圧と、前記下限基準電圧出力部の出力とを比較して、前記出力電圧が前記下限値に達しているかどうかを示す検出信号を出力するコンパレータと、
前記誤差電圧に応じたデューティのPWM信号、または最大のデューティのPWM信号を生成し、これらPWM信号のいずれかを前記検出信号に応じて出力するPWM信号生成回路と、
を備えたことを特徴とする請求項2に記載の電源回路。 The switching regulator is
A divided voltage obtained by dividing the output voltage and a first reference voltage corresponding to a desired output voltage are input, and an error voltage is output by amplifying a difference between the divided voltage and the reference voltage. An error amplifier,
A lower-limit reference voltage output unit that outputs a first lower-limit reference voltage when the regulator to be operated corresponding to the lower-limit value is switched from the linear regulator to the switching regulator;
A comparator that compares the divided voltage with the output of the lower limit reference voltage output unit and outputs a detection signal indicating whether the output voltage has reached the lower limit;
A PWM signal generation circuit that generates a PWM signal with a duty according to the error voltage or a PWM signal with a maximum duty, and outputs either of these PWM signals according to the detection signal;
The power supply circuit according to claim 2, further comprising:
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記第1の基準電圧よりも大きな第2の基準電圧を前記エラーアンプに出力し、その後前記第1の基準電圧を前記エラーアンプに出力する基準電圧出力部と、
をさらに備えたことを特徴とする請求項3に記載の電源回路。 The switching regulator is
When switching the regulator to be operated from the linear regulator to the switching regulator, a second reference voltage larger than the first reference voltage is output to the error amplifier, and then the first reference voltage is output to the error amplifier. A reference voltage output unit
The power supply circuit according to claim 3, further comprising:
前記下限値が所望の出力電圧と等しくなるような電圧であることを特徴とする請求項4に記載の電源回路。 The first lower limit reference voltage is:
The power supply circuit according to claim 4, wherein the lower limit is a voltage equal to a desired output voltage.
前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記第1の下限基準電圧を出力した後、前記第1の下限基準電圧よりも小さな第2の下限基準電圧を出力することを特徴とする請求項2乃至5のいずれか1項に記載の電源回路。 The lower limit reference voltage generator is
3. When switching from the linear regulator to the switching regulator, after outputting the first lower limit reference voltage, a second lower limit reference voltage smaller than the first lower limit reference voltage is output. 6. The power supply circuit according to any one of items 1 to 5.
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替えてから、一定期間切り替える前よりも低い電圧を出力するように動作することを特徴とする請求項2乃至6のいずれか1項に記載の電源回路。 The linear regulator is
The power supply according to any one of claims 2 to 6, wherein the power supply is operated so as to output a voltage lower than before switching for a certain period after the regulator to be operated is switched from the linear regulator to the switching regulator. circuit.
前記出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第1の基準電圧とを入力して、前記分圧電圧と前記基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、
前記下限値に対応し、前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、第1の下限基準電圧を出力する下限基準電圧出力部と、
前記分圧電圧と、前記下限基準電圧出力部の出力とを比較して、前記出力電圧が前記下限値に達しているかどうかを示す検出信号を出力するコンパレータと、
前記検出信号に応じて、前記誤差電圧に応じたデューティのPWM信号、またはこのPWM信号よりもデューティを一定量増加させたPWM信号を生成し、これらPWM信号のいずれかを出力するPWM信号生成回路と、
を備えたことを特徴とする請求項8に記載の電源回路。 The switching regulator is
A divided voltage obtained by dividing the output voltage and a first reference voltage corresponding to a desired output voltage are input, and an error voltage is output by amplifying a difference between the divided voltage and the reference voltage. An error amplifier,
A lower-limit reference voltage output unit that outputs a first lower-limit reference voltage when switching from the linear regulator to the switching regulator in response to the lower-limit value;
A comparator that compares the divided voltage with the output of the lower limit reference voltage output unit and outputs a detection signal indicating whether the output voltage has reached the lower limit;
A PWM signal generation circuit that generates a PWM signal having a duty corresponding to the error voltage or a PWM signal having a duty increased by a certain amount from the PWM signal in accordance with the detection signal, and outputs any of these PWM signals When,
The power supply circuit according to claim 8, further comprising:
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記第1の基準電圧よりも大きな第2の基準電圧を前記エラーアンプに出力し、その後前記第1の基準電圧を前記エラーアンプに出力する基準電圧出力部と、
をさらに備えたことを特徴とする請求項9に記載の電源回路。 The switching regulator is
When switching the regulator to be operated from the linear regulator to the switching regulator, a second reference voltage larger than the first reference voltage is output to the error amplifier, and then the first reference voltage is output to the error amplifier. A reference voltage output unit
The power supply circuit according to claim 9, further comprising:
前記下限値が所望の出力電圧と等しくなるような電圧であることを特徴とする請求項10に記載の電源回路。 The first lower limit reference voltage is:
The power supply circuit according to claim 10, wherein the lower limit value is a voltage that is equal to a desired output voltage.
前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記第1の下限基準電圧を出力した後、前記第1の下限基準電圧よりも小さな第2の下限基準電圧を出力することを特徴とする請求項8乃至11のいずれか1項に記載の電源回路。 The lower limit reference voltage generator is
9. When switching from the linear regulator to the switching regulator, after outputting the first lower limit reference voltage, a second lower limit reference voltage smaller than the first lower limit reference voltage is output. The power supply circuit according to any one of 1 to 11.
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替えてから、一定期間切り替える前よりも低い電圧を出力するように動作することを特徴とする請求項8乃至12のいずれか1項に記載の電源回路。 The linear regulator is
The power supply according to any one of claims 8 to 12, wherein the power supply is operated so as to output a voltage lower than before switching for a certain period after the regulator to be operated is switched from the linear regulator to the switching regulator. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012081668A JP5993178B2 (en) | 2012-03-30 | 2012-03-30 | Power circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012081668A JP5993178B2 (en) | 2012-03-30 | 2012-03-30 | Power circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013212022A true JP2013212022A (en) | 2013-10-10 |
JP5993178B2 JP5993178B2 (en) | 2016-09-14 |
Family
ID=49529384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012081668A Active JP5993178B2 (en) | 2012-03-30 | 2012-03-30 | Power circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5993178B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007202260A (en) * | 2006-01-25 | 2007-08-09 | Seiko Epson Corp | Power supply device |
JP2008113542A (en) * | 2006-10-02 | 2008-05-15 | Hitachi Ltd | Digital control switching power supply and information processing apparatus |
JP2008305387A (en) * | 2007-06-08 | 2008-12-18 | Freescale Semiconductor Inc | Regulator circuit and control method thereof |
-
2012
- 2012-03-30 JP JP2012081668A patent/JP5993178B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007202260A (en) * | 2006-01-25 | 2007-08-09 | Seiko Epson Corp | Power supply device |
JP2008113542A (en) * | 2006-10-02 | 2008-05-15 | Hitachi Ltd | Digital control switching power supply and information processing apparatus |
JP2008305387A (en) * | 2007-06-08 | 2008-12-18 | Freescale Semiconductor Inc | Regulator circuit and control method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5993178B2 (en) | 2016-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10250135B2 (en) | Fast response control circuit and control method thereof | |
US8508206B2 (en) | Adaptive constant on time adjustment circuit and method for adaptively adjusting constant on time | |
US10003263B2 (en) | Over voltage protection control method and circuit for four-switch buck-boost converter | |
US8643354B2 (en) | Multi-phase switching regulator and driver circuit and control method thereof | |
US8710815B2 (en) | Adjustable voltage regulator with dynamic voltage compensation | |
US9154031B2 (en) | Current mode DC-DC conversion device with fast transient response | |
US20170040898A1 (en) | Buck-boost converter and method for controlling buck-boost converter | |
US9083237B2 (en) | Circuits and methods for controlling a DC/DC converter | |
US20120086418A1 (en) | Multi-phase switching regulator and driver circuit and control method thereof | |
CN109327131B (en) | Current-limiting switch circuit and switching power supply device | |
US10216211B2 (en) | Control method and control circuit for voltage switch circuit and usb power delivery | |
JP5369750B2 (en) | Power supply circuit and operation control method thereof | |
US9979301B2 (en) | Control method and control circuit for switching power supply | |
TWI634728B (en) | Control circuit operating in pulse skip mode (psm) and voltage converter having the same | |
US10897139B2 (en) | Switching control circuit and control method | |
US9042135B2 (en) | Methods and apparatuses for a soft-start function with auto-disable | |
TW201503560A (en) | Multi-mode controlled power converter | |
US11075579B2 (en) | Switching converter, switching time generation circuit and switching time control method thereof | |
US9467044B2 (en) | Timing generator and timing signal generation method for power converter | |
KR20200099446A (en) | Buck converter | |
US9401650B2 (en) | Power supply apparatus | |
CN112398335A (en) | Control circuit and control method of switching regulator and switching regulator | |
JP5993178B2 (en) | Power circuit | |
Huang et al. | Adaptive frequency control technique for enhancing transient performance of DC-DC converters | |
JP6214213B2 (en) | Power circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5993178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |