JP5992029B2 - 基本入出力システムプログラムコードの書き込み回路及び書き込み方法 - Google Patents

基本入出力システムプログラムコードの書き込み回路及び書き込み方法 Download PDF

Info

Publication number
JP5992029B2
JP5992029B2 JP2014229928A JP2014229928A JP5992029B2 JP 5992029 B2 JP5992029 B2 JP 5992029B2 JP 2014229928 A JP2014229928 A JP 2014229928A JP 2014229928 A JP2014229928 A JP 2014229928A JP 5992029 B2 JP5992029 B2 JP 5992029B2
Authority
JP
Japan
Prior art keywords
bios
program code
memory cell
writing
basic input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014229928A
Other languages
English (en)
Other versions
JP2016024802A (ja
Inventor
火元 林
火元 林
哲賢 ▲廖▼
哲賢 ▲廖▼
稚惟 ▲黄▼
稚惟 ▲黄▼
必強 林
必強 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Byte Technology Co Ltd
Original Assignee
Giga Byte Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Byte Technology Co Ltd filed Critical Giga Byte Technology Co Ltd
Publication of JP2016024802A publication Critical patent/JP2016024802A/ja
Application granted granted Critical
Publication of JP5992029B2 publication Critical patent/JP5992029B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/654Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4406Loading of operating system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Stored Programmes (AREA)

Description

本発明はコンピュータシステムの基本入出力システムのアップデート又は復元に関し、特に、コンピュータシステムの起動状態で基本入出力システムプログラムコードを書き込む必要がない回路及び書き込み方法に関する。
基本入出力システム(Basic Input/Output System,BIOS)はコンピュータシステムにおいて、不可欠なファームウェアである。BIOSは、コンピュータシステムにおける最も基本的なソフトウェアプログラムコードを格納しているため、コンピュータシステムのハードウェアのいずれかをセットアップしようと、基本入出力システムを介して検知とコネクションを実行する必要がある。また、現代のBIOSプログラムコードは、通常、書き換え可能なメモリセル、例えば、EEPROM(登録商標)、フラッシュROMに格納され、メモリセル内に格納されたプログラムコードは、コンピュータシステムのシャットダウンにより消えることがなく、また、コンピュータシステムを介して、所定の書き込みプログラムを実行することで、新しいプログラムコードを書き込み、元のプログラムコードを上書きし、又は復元することができる。しかしながら、このような書き換え可能なメモリセルでは、たとえば、コンピュータウイルスによって破損される、又は新しいコードの書き込みが不完全であるようなデータ破損の発生確率は比較的に高い。BIOSプログラムコード破損が直ちに発見されないまま、コンピュータシステムがシャットダウン又は再起動されると、コンピュータシステムを再びに起動状態にすることができなくなり、この時、コンピュータシステムを介して所定の書き込みプログラムを実行することで、新しいプログラムコードを書き込んで元のプログラムコードを上書きし、又は復元することもできない。
特開2005−250777号公報
出願人は、従来の公知技術において、2つのBIOSがプログラムコードを共に格納して互いにバックアップできるDualBIOSのアーキテクチャを提案した。BIOSのプログラムコードが破損していることを発見する場合、もう一つのバックアップ用BIOSによりメインBIOSのプログラムコードを復元することできる。しかし、二つのBIOSが共に修復できないほど破損している状態になることは排除できない。また、DualBIOSの相互バックアップのメカニズムは、依然としてコンピュータシステムを介する必要があり、すなわち、コンピュータシステムを起動状態のままにする必要がある。コンピュータシステムが起動できないと、既に破損したBIOSを修復することもできない。この場合、ユーザーは依然として、コンピュータシステムを修理するために、サプライヤーへ搬送する必要がある。
以上の問題点に鑑みて、本発明は、コンピュータシステムの起動操作を完成できない場合でも、BIOSを復元できる基本入出力システムプログラムコードの書き込み回路及び書き込み方法を提供する。
本発明は、コンピュータシステムの主回路及び基本入出力システムに接続されている、基本入出力システムプログラムコードの書き込み回路を提供する。基本入出力システムは、機能を実行するためのBIOSプログラムコードを格納し、且つBIOS識別子を有している。基本入出力システムプログラムコードの書き込み回路は、データソースのインタフェースと、トリガ判定モジュールと、書き込みモジュールとを含む。
データソースのインタフェースは、BIOS識別子に対応する利用可能なBIOSプログラムコードを取得するためのものである。トリガ判定モジュールは、主回路に接続されており、基本入出力システムが起動時の初期化段階の開始後、所定時間内にBIOSプログラムコードのロードとシステム初期化を完成することができるかどうかを判定するためのものであり、基本入出力システムが所定の時間内に、BIOSプログラムコードのロードとシステム初期化を完成できない場合、トリガ信号を送信する。書き込みモジュールは、トリガ判定モジュール、基本入出力システム、データソースのインタフェースに電気的に接続されており、トリガ信号を受信すると、基本入出力システムとコネクションを確立してBIOS識別子を取得し、また、データソースのインタフェースとコネクションを確立し、BIOS識別子に応じて利用可能なBIOSプログラムコードをダウンロードするとともに、利用可能なBIOSプログラムコードを基本入出力システムに書き込むことにより、基本入出力システムの現在データを上書きする。
具体的な実施例において、データソースのインタフェースは、主回路のデータ伝送インタフェースとして、さらに主回路に接続されている。
具体的な実施例において、書き込みモジュールは、基本入出力システムの現在データを上書きした後、データソースのインタフェースによりダウンロードされた利用可能なBIOSプログラムコードと基本入出力システムのデータとが一致するかどうかを比較し、一致する場合、アップデート成功のメッセージを出力する。
具体的な実施例において、基本入出力システムプログラムコードの書き込み回路は、BIOS制御回路とBIOSスイッチング回路とをさらに含む。BIOS制御回路は、トリガ判定モジュールと主回路に接続されている。BIOSスイッチング回路は、基本入出力システムに接続され、且つ書き込みモジュールが、BIOSスイッチング回路を介して基本入出力システムに接続され、トリガ判定モジュールがトリガ信号を送信すると、BIOS制御回路は、書き込みモジュールと基本入出力システムとのコネクションを確立させるためのスイッチングを行うように、BIOSスイッチング回路へスイッチング信号を送信する。
具体的な実施例において、基本入出力システムプログラムコードの書き込み回路は、バススイッチング回路をさらに含み、書き込みモジュールは、バススイッチング回路を介して基本入出力システムに接続され、書き込みモジュールがトリガ信号によってセットアップされると、バススイッチングは回路書き込みモジュールを基本入出力システムに接続させるようにスイッチングする。
本発明は、コンピュータシステムが起動段階に入ったとき、利用可能なBIOSプログラムコードをコンピュータシステムの基本入出力システムに書き込むための基本入出力システムプログラムコードの書き込み方法であって、
トリガ判定モジュールによって、コンピュータシステムの起動状態を監視し、基本入出力システムが所定時間内に、BIOSプログラムコードのロードとシステム初期化を完成することができるかどうかを判定し、基本入出力システムが所定の時間内にBIOSプログラムコードのロードとシステム初期化を完成できないと、トリガ信号を送信するステップと、
トリガ信号によって、書き込みモジュールをセットアップするとともに、書き込みモジュールと基本入出力システムとにコネクションを確立させることにより、基本入出力システムのBIOS識別子を取得するステップと、
書き込みモジュールとデータソースのインタフェースとにコネクションを確立させ、データソースのインタフェースを介して、BIOS識別子と一致する利用可能なBIOSプログラムコードを検索するステップと、
書き込みモジュールによって、利用可能なBIOSプログラムコードを基本入出力システムに書き込み、基本入出力システムの現在データを上書きするステップと、を含む基本入出力システムプログラムコードの書き込み方法をさらに提供する。
具体的な実施例において、基本入出力システムの現在データを上書きした後、利用可能なプログラムコードと基本入出力システムの現在データが一致するかどうかを比較するステップを、さらに含む。
本発明の基本入出力システムプログラムコードの書き込み回路及びその書き込み方法は、主にBIOS破損によりコンピュータシステムが起動できない場合に、書き込みモジュールで基本制御をとり、必要なデバイスを駆動して、BIOSプログラムコードを取得し、BIOSのデータを上書きすることで、BIOS破損したコンピュータシステムをメンテナンスのためにサプライヤーへ搬送する頻度を低減することができる。
本発明の実施例における基本入出力システムプログラムコードの書き込み回路のシステムブロック図。 本発明の実施例における基本入出力システムプログラムコードの書き込み方法のフロー図。 本発明の実施例における基本入出力システムプログラムコードの書き込み回路の回路ブロック図。 本発明の実施例における基本入出力システムプログラムコードの書き込み回路の回路ブロック図。
図1を参照して、本発明の実施例の基本入出力システムプログラムコードの書き込み回路100は、コンピュータシステムの主回路200とコンピュータシステムの基本入出力システム300(BIOS300)に接続されている。前記主回路200は、コンピュータシステムのマザーボードの回路アーキテクチャとほぼ同じであり、但し、マザーボードのBIOS300を含まない。BIOS300において、その機能を実行するためのBIOSプログラムコードが格納されている。言い換えれば、主回路200と、それに接続されているBIOS300とがマザーボードの回路アーキテクチャを構成する。
基本入出力システムプログラムコードの書き込み回路100は、トリガ判定モジュール110と、書き込みモジュール120と、データソースのインタフェース130とを含む。データソースのインタフェース130は、主回路200に電気的に接続されており、主回路200の送信インタフェースとして、前記マザーボードの一部を構成する。データソースのインタフェース130は、利用可能なBIOSプログラムコードを取得するためのものであり、利用可能なBIOSプログラムコードは、BIOS300のBIOS識別子と一致し、BIOS300のデータを上書きし、BIOS300にその機能を実行させるためのものである。
データソースのインタフェース130は、USBポート、IEEE 1394ポート、eSATAポート、Bluetooth(登録商標)ワイヤレス通信インタフェースのようなローカル側の送信インタフェースであっても良い。つまり、データソースのインタフェース130は、フラッシュドライブ、ハードドライブ、NAS、又は他のBluetooth(登録商標)デバイスのようなデータ源に接続し、データソースに格納された利用可能なBIOSプログラムコードを取得するために使用されることができる。データソースのインタフェース130は、WIFI(登録商標)、ネットワークカードなどのような有線ネットワークインタフェースと無線ネットワークインタフェースを含むリモートサーバーに接続されるネットワークインタフェースであっても良く、オンラインでリモートサーバーにログインすることにより、リモートサーバーをデータソースとすることができる。
図1に示すように、トリガ判定モジュール110は、主回路200に接続され、コンピュータシステムの起動初期化段階におけるBIOS300の状態を監視するために使用される。トリガ判定モジュール110は、BIOS300が起動初期化段階の開始後、所定時間内にBIOSプログラムコードのロードとシステム初期化を完成することができるかどうかを判定する。
BIOS300が、所定時間内にBIOSプログラムコードのロードとシステム初期化を完成できない場合、トリガ判定モジュール110はBIOS300が正常に動作していないと判定し(ハードウェア損害またはプログラムコード損害の可能性がある)、トリガ信号を送信する。
図1に示すように、書き込みモジュール120は、トリガ判定モジュール110と、BIOS300と、データソースのインタフェース130とに電気的に接続されている。書き込みモジュール120は、トリガ判定モジュール110から送信されたトリガ信号を受信すると、セットアップされる。このとき、BIOS識別子を取得するために、書き込みモジュール120とBIOS300とがコネクションを確立する。次に、書き込みモジュール120とデータソースのインタフェース130とがコネクションを確立し、BIOS識別子に応じて、データソースのインタフェース130と接続されているデータソースには、BIOS識別子と一致する利用可能なBIOSプログラムコードが格納されているかどうかを検査する。BIOS識別子と一致する利用可能なBIOSプログラムコードがある場合、書き込みモジュール120は、BIOSプログラムコードの書き込み作業を実行し、利用可能なBIOSプログラムコードをダウンロードし、BIOSプログラムコードをBIOS300に書き込むことにより、BIOS300の既存情報を上書きする。
最後に、書き込みモジュール120は、データソースのインタフェース130によりダウンロードされた利用可能なBIOSプログラムコードとBIOS300のデータとが一致するかどうかを比較する。一致する場合には、アップデート成功のメッセージを出力するとともに、コンピュータシステムが正常に起動するようにコンピュータシステムを再起動させる。一致しない場合には、書き込みモジュール120はアップデート失敗のメッセージを出力するとともに、コンピュータシステムを再起動させ、又はシャットダウンする。アップデートに失敗した場合は、一般的に、BIOS300のハードウェアが毀損された場合が多く、この時、エラーメッセージの出力とコンピュータのシャットダウンにより、コンピュータシステムを修理するために、サプライヤーへ搬送する必要があることをユーザーに認識させることができる。
図1と図2に示すように、本発明の具体的な基本入出力システムプログラムコードの書き込みのフローについて、下記のように説明する。
図1と図2に示すように、コンピュータシステムが起動段階に入ったとき、本発明の基本入出力システムプログラムコードの書き込み回路100も同時に起動する。このとき、BIOS300は起動時のセルフテスト(Power-On Self Test、POST)を実行し、コンピュータシステムのハードウェアの初期化作業を行い、オペレーティングシステムをロードするようにコンピュータシステムをガイドする。
ステップ110のように、基本入出力システムプログラムコードの書き込み回路100が起動した後、トリガ判定モジュール110は、その内部の計時機構をゼロ復帰させ、計時を開始する。この計時機構は、ウォッチドッグタイマ(WatchDog Timer、WDT)であってもよく、WDTの内部に、コンピュータシステムのBIOS300が所定時間内にBIOS300プログラムコードのロードを完成できるかどうかを判定するための所定の時間を設定されている。
ステップ120のように、トリガ判定モジュール110は、コンピュータシステムの起動状態を監視し、計時機構の経過時間とBIOSプログラムコードのロード状態とを比較する。計時機構の経過時間が既に前記所定の時間に達し、BIOS300がBIOSプログラムコードをロードし起動させることができない場合は、トリガ判定モジュール110はBIOS300が所定の時間内にBIOSプログラムコードのロードとシステム初期化を完成することができない、つまり、BIOS300がBIOSプログラムコードのロード及びPOST作業の実行が失敗したと判定する。
ステップ130のように、BIOSプログラムコードのロード及びPOST作業の実行が失敗したと判定した後、トリガ判定モジュール110は、書き込みモジュール120へトリガ信号を送信し、書き込みモジュール120を起動させる。
ステップ140のように、書き込みモジュール120とBIOS300とは、BIOS識別子を取得するために、コネクションを確立する。このBIOS識別子は、正確なBIOSプログラムコードをダウンロードするための情報であるBIOS300のシステムのハードウェアモデルと、主回路200のハードウェアモデルとを含んでいる。書き込みモジュール120はまず、BIOS識別子が存在するかどうかを検査し、存在する場合、BIOS識別子を読み取り、次のステップを実行する。
ステップ150のように、次に、利用可能なBIOSプログラムコードを取得できるかどうかを判断するために、書き込みモジュール120とデータソースのインタフェース130とはコネクションを確立し、データソースのインタフェース130を介してBIOS識別子と一致するBIOSプログラムコードを検索する。
ステップ160のように、書き込みモジュール120は、BIOSプログラムコードの書き込み作業を実行し、利用可能なBIOSプログラムコードをBIOS300に書き込み、BIOS300の既存情報を上書きする。
ステップ170のように、書き込みモジュール120は、利用可能なプログラムコードとBIOS300の既存情報が一致するかどうかを比較する。ステップ180のように、一致する場合には、アップデート成功のメッセージを出力するとともに、コンピュータシステムが正常に起動するようにコンピュータシステムを再起動させる。ステップ180のように、一致しない場合には、書き込みモジュール120はアップデート失敗のメッセージを出力するとともに、コンピュータシステムを再起動させ又はシャットダウンする。前述のように、アップデートに失敗した場合は、一般的に、BIOS300のハードウェアが毀損され、又はデータソースのインタフェースのデータエラーが生じた場合が多く、この時、エラーメッセージの出力とコンピュータのシャットダウンにより、コンピュータシステムを修理するために、サプライヤーへ搬送する必要があることをユーザーーに認識させることができる。
図3を参照して、図3は本発明の実施例に開示されている基本入出力システムプログラムコードの書き込み回路100の具体的な実施態様である。基本入出力システムプログラムコードの書き込み回路100はコンピュータシステムの主回路200に接続され、主回路200がBIOS300に接続されている。BIOS300において、BIOS300の機能を実行し主回路200に対してPOST作業を実行するためのBIOSプログラムコードが格納されている。
図3に示すように、基本入出力システムプログラムコードの書き込み回路100は、BIOS制御回路140と、BIOSスイッチング回路150をさらに含む。
BIOS制御回路140は、トリガ判定モジュール110と主回路200に接続されており、BIOSスイッチング回路150を介してBIOS300に連続されることによりBIOS300のコネクション状態を変更する。
BIOSスイッチング回路150はBIOS300に接続されており、書き込みモジュール120はBIOSスイッチング回路150を介してBIOS300に接続されている。
正常な起動状態において、トリガ判定モジュール110がトリガ信号の送信をすることはなく、主回路200によりBIOS300とのコネクションを維持する。BIOS300が主回路200を駆動してPOSTを実行させることができず、トリガ判定モジュール110がトリガ信号を送信すると、BIOS制御回路140はBIOSスイッチング回路150へスイッチング信号を送信し、BIOSスイッチング回路150は、書き込みモジュール120とBIOS300とにコネクションを確立させるように、スイッチングを行う。
図4に示すように、基本入出力システムプログラムコードの書き込み回路100の他の具体的な実施例において、基本入出力システムプログラムコードの書き込み回路100は、バススイッチング回路160をさらに含む。書き込みモジュール120はバススイッチング回路160を介してBIOS300に接続されている。書き込みモジュール120はトリガ信号によりセットアップされると、バススイッチング回路160は書き込みモジュール120をBIOS300に接続させ、BIOS300が正常に動作していると、バススイッチング回路160は書き込みモジュール120をオフライン状態に維持する。
本発明の基本入出力システムプログラムコードの書き込み回路100及び書き込み方法は、主にBIOS300破損によりコンピュータシステムが起動できない場合に、書き込みモジュール120にで基本制御をとり、必要なデバイスを駆動して、BIOSプログラムコードを取得し、BIOS300のデータを上書きすることで、BIOS300破損したコンピュータシステムをメンテナンスのためにサプライヤーへ搬送する頻度を低減することができる。
100:基本入出力システムプログラムコードの書き込み回路
110:トリガ判定モジュール
120:書き込みモジュール
130:データソースのインタフェース
140:BIOS制御回路
150:BIOSスイッチング回路
160:バススイッチング回路
200:主回路
300:BIOS

Claims (7)

  1. コンピュータシステムの主回路と、機能を実行させるためのBIOSプログラムコードを格納し、BIOS識別子を有しているメモリセルとに接続されている基本入出力システムプログラムコードの書き込み回路であって、
    前記BIOS識別子と一致する利用可能なBIOSプログラムコードを取得するためのデータソースのインタフェースと、
    前記主回路に接続されており、前記コンピュータシステムが起動時の初期化段階の開始後、所定時間内にBIOSプログラムコードのロードとシステム初期化を完成することができるかどうかを判定し、前記コンピュータシステムが所定の時間内にBIOSプログラムコードのロードを完成できない場合、トリガ信号を送信するトリガ判定モジュールと、
    前記トリガ判定モジュール、前記メモリセル、前記データソースのインタフェースに電気的に接続されている書き込みモジュールと、を含み、
    前記書き込みモジュールは、前記トリガ信号を受信すると、前記BIOS識別子を取得するように、前記メモリセルとコネクションを確立し、また、前記データソースのインタフェースとコネクションを確立し、前記BIOS識別子に応じて、前記利用可能なBIOSプログラムコードをダウンロードするとともに、前記メモリセルに書き込むことにより、前記メモリセルにおける現在データを上書きすることを特徴とする、基本入出力システムプログラムコードの書き込み回路。
  2. 前記データソースのインタフェースは、さらに前記主回路に接続されていることを特徴とする、請求項1に記載の基本入出力システムプログラムコードの書き込み回路。
  3. 前記書き込みモジュールは、前記メモリセルの現在データを上書きした後、データソースのインタフェースによりダウンロードされた利用可能なBIOSプログラムコードと前記メモリセルのデータとが一致するかどうかを比較し、一致する場合、アップデート成功のメッセージを出力することを特徴とする、請求項1に記載の基本入出力システムプログラムコードの書き込み回路。
  4. 前記トリガ判定モジュールと前記主回路とに接続されているBIOS制御回路と、
    前記メモリセルに接続されているBIOSスイッチング回路とをさらに含み、
    前記書き込みモジュールは、前記BIOSスイッチング回路を介して前記メモリセルに接続され、
    前記トリガ判定モジュールが前記トリガ信号を送信するとき、前記BIOS制御回路は、前記書き込みモジュールと前記メモリセルとにコネクションを確立させるためのスイッチングを行うように、前記BIOSスイッチング回路へスイッチング信号を送信することを特徴とする、請求項1に記載の基本入出力システムプログラムコードの書き込み回路。
  5. バススイッチング回路をさらに含み、
    前記書き込みモジュールはバススイッチング回路を介して前記メモリセルに接続され、前記バススイッチング回路は、前記書き込みモジュールが前記トリガ信号によりセットアップされると、前記書き込みモジュールを前記メモリセルに接続するように、スイッチングを行うことを特徴とする、請求項1に記載の基本入出力システムプログラムコードの書き込み回路。
  6. コンピュータシステムが起動段階に入ったとき、利用可能なBIOSプログラムコードを前記コンピュータシステムのメモリセルに書き込むための基本入出力システムプログラムコードの書き込み方法であって、
    トリガ判定モジュールにより、前記コンピュータシステムの起動状態を監視し、前記コンピュータシステムが所定時間内にBIOSプログラムコードのロードとシステム初期化を完成することができるかどうかを判定し、前記コンピュータシステムが所定の時間内にBIOSプログラムコードとシステム初期化を完成できない場合、トリガ信号を送信するステップと、
    前記トリガ信号により、書き込みモジュールをセットアップし、前記書き込みモジュールと前記メモリセルとにコネクションを確立させることで、前記メモリセルのBIOS識別子を取得するステップと、
    前記書き込みモジュールとデータソースのインタフェースとにコネクションを確立させ、前記データソースのインタフェースを介して、BIOS識別子と一致する利用可能なBIOSプログラムコードを検索するステップと、
    前記書き込みモジュールにより、前記利用可能なBIOSプログラムコードを前記メモリセルに書き込み、前記メモリセルの現在データを上書きするステップと、を含むことを特徴とする、基本入出力システムプログラムコードの書き込み方法。
  7. 前記メモリセルの現在データを上書きした後、利用可能なBIOSプログラムコードと前記メモリセルの現在データとが一致するかどうかを比較するステップをさらに含むことを特徴とする、請求項6に記載の基本入出力システムプログラムコードの書き込み方法。
JP2014229928A 2014-07-22 2014-11-12 基本入出力システムプログラムコードの書き込み回路及び書き込み方法 Active JP5992029B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103125056A TWI541724B (zh) 2014-07-22 2014-07-22 寫入基本輸入輸出系統程式碼的電路與寫入方法
TW103125056 2014-07-22

Publications (2)

Publication Number Publication Date
JP2016024802A JP2016024802A (ja) 2016-02-08
JP5992029B2 true JP5992029B2 (ja) 2016-09-14

Family

ID=52282401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014229928A Active JP5992029B2 (ja) 2014-07-22 2014-11-12 基本入出力システムプログラムコードの書き込み回路及び書き込み方法

Country Status (3)

Country Link
US (1) US9529581B2 (ja)
JP (1) JP5992029B2 (ja)
TW (1) TWI541724B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109117196B (zh) * 2018-08-16 2021-08-03 郑州云海信息技术有限公司 一种双bios启动及bios版本比对处理系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421792B1 (en) * 1998-12-03 2002-07-16 International Business Machines Corporation Data processing system and method for automatic recovery from an unsuccessful boot
US20020147941A1 (en) 2001-04-05 2002-10-10 Robert Gentile Network based BIOS recovery method
US6651188B2 (en) 2001-06-29 2003-11-18 Intel Corporation Automatic replacement of corrupted BIOS image
US7003659B2 (en) * 2002-04-29 2006-02-21 Intel Corporation Method and/or apparatus for reliably booting a computer system
JP2004139340A (ja) * 2002-10-17 2004-05-13 Anritsu Corp 測定器
EP1494119A1 (en) * 2003-06-30 2005-01-05 Thomson Multimedia Broadband Belgium Network equipment and a method for monitoring the start up of a such an equipment
US20060288202A1 (en) 2005-06-17 2006-12-21 Mark Doran Method for network restart
US20090063834A1 (en) 2007-09-05 2009-03-05 Inventec Corporation Auto-Switching Bios System and the Method Thereof
JP2009193453A (ja) * 2008-02-15 2009-08-27 Nec Computertechno Ltd ブレードシステム、エンクロージャマネージャ、ブレード、bios管理方法及びbios管理プログラム
JP5305473B2 (ja) * 2010-11-26 2013-10-02 Necインフロンティア株式会社 エラーコード出力装置及びエラーコード出力方法
JP5191562B1 (ja) * 2011-10-06 2013-05-08 シャープ株式会社 電子機器システム

Also Published As

Publication number Publication date
US20160026454A1 (en) 2016-01-28
TW201604781A (zh) 2016-02-01
TWI541724B (zh) 2016-07-11
JP2016024802A (ja) 2016-02-08
US9529581B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
US8601255B2 (en) Approaches for updating bios
US8161277B2 (en) Method of safe and recoverable firmware update and device using the same
US9846616B2 (en) Boot recovery system
US20170357515A1 (en) Multiple-stage bootloader and firmware for baseboard manager controller and primary processing subsystem of computing device
US10698679B2 (en) Server with double-firmware storage space and firmware update method therefor
TWI633487B (zh) 自動回復基本輸入輸出系統映像檔的方法及電腦系統
US20150074386A1 (en) Boot method and boot system
TWI576764B (zh) 電腦系統
US20150154092A1 (en) Bios maintenance method
WO2016206514A1 (zh) 启动处理方法及装置
US20100169709A1 (en) System Of Updating Firmware And Method Thereof, And Method Of Creating Firmware
US20090094450A1 (en) Firmware image update and management
US10527673B2 (en) Hardware debug host
US20200250313A1 (en) Bios recovery and update
US20090271660A1 (en) Motherboard, a method for recovering the bios thereof and a method for booting a computer
CN112612524A (zh) Linux系统启动的方法、装置、设备及存储介质
US20150154091A1 (en) Bios maintenance method
US11106450B2 (en) Information extraction apparatus, and automatic firmware update system and method for embedded system
WO2015184732A1 (zh) 引导程序的存储方法、故障恢复方法及设备、计算机存储介质
TWI764454B (zh) 韌體損壞恢復技術
CN117573435A (zh) 服务器重启的方法及装置、存储介质、电子设备
JP5992029B2 (ja) 基本入出力システムプログラムコードの書き込み回路及び書き込み方法
CN109684153B (zh) 具有双韧体储存空间的服务器及其韧体更新方法
CN104102517B (zh) 写入基本输入输出系统程序代码的电路与写入方法
CN106815033B (zh) 开机检查方法及计算机系统

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160816

R150 Certificate of patent or registration of utility model

Ref document number: 5992029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250