JP5992029B2 - 基本入出力システムプログラムコードの書き込み回路及び書き込み方法 - Google Patents
基本入出力システムプログラムコードの書き込み回路及び書き込み方法 Download PDFInfo
- Publication number
- JP5992029B2 JP5992029B2 JP2014229928A JP2014229928A JP5992029B2 JP 5992029 B2 JP5992029 B2 JP 5992029B2 JP 2014229928 A JP2014229928 A JP 2014229928A JP 2014229928 A JP2014229928 A JP 2014229928A JP 5992029 B2 JP5992029 B2 JP 5992029B2
- Authority
- JP
- Japan
- Prior art keywords
- bios
- program code
- memory cell
- writing
- basic input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Stored Programmes (AREA)
Description
トリガ判定モジュールによって、コンピュータシステムの起動状態を監視し、基本入出力システムが所定時間内に、BIOSプログラムコードのロードとシステム初期化を完成することができるかどうかを判定し、基本入出力システムが所定の時間内にBIOSプログラムコードのロードとシステム初期化を完成できないと、トリガ信号を送信するステップと、
トリガ信号によって、書き込みモジュールをセットアップするとともに、書き込みモジュールと基本入出力システムとにコネクションを確立させることにより、基本入出力システムのBIOS識別子を取得するステップと、
書き込みモジュールとデータソースのインタフェースとにコネクションを確立させ、データソースのインタフェースを介して、BIOS識別子と一致する利用可能なBIOSプログラムコードを検索するステップと、
書き込みモジュールによって、利用可能なBIOSプログラムコードを基本入出力システムに書き込み、基本入出力システムの現在データを上書きするステップと、を含む基本入出力システムプログラムコードの書き込み方法をさらに提供する。
110:トリガ判定モジュール
120:書き込みモジュール
130:データソースのインタフェース
140:BIOS制御回路
150:BIOSスイッチング回路
160:バススイッチング回路
200:主回路
300:BIOS
Claims (7)
- コンピュータシステムの主回路と、機能を実行させるためのBIOSプログラムコードを格納し、BIOS識別子を有しているメモリセルとに接続されている基本入出力システムプログラムコードの書き込み回路であって、
前記BIOS識別子と一致する利用可能なBIOSプログラムコードを取得するためのデータソースのインタフェースと、
前記主回路に接続されており、前記コンピュータシステムが起動時の初期化段階の開始後、所定時間内にBIOSプログラムコードのロードとシステム初期化を完成することができるかどうかを判定し、前記コンピュータシステムが所定の時間内にBIOSプログラムコードのロードを完成できない場合、トリガ信号を送信するトリガ判定モジュールと、
前記トリガ判定モジュール、前記メモリセル、前記データソースのインタフェースに電気的に接続されている書き込みモジュールと、を含み、
前記書き込みモジュールは、前記トリガ信号を受信すると、前記BIOS識別子を取得するように、前記メモリセルとコネクションを確立し、また、前記データソースのインタフェースとコネクションを確立し、前記BIOS識別子に応じて、前記利用可能なBIOSプログラムコードをダウンロードするとともに、前記メモリセルに書き込むことにより、前記メモリセルにおける現在データを上書きすることを特徴とする、基本入出力システムプログラムコードの書き込み回路。 - 前記データソースのインタフェースは、さらに前記主回路に接続されていることを特徴とする、請求項1に記載の基本入出力システムプログラムコードの書き込み回路。
- 前記書き込みモジュールは、前記メモリセルの現在データを上書きした後、データソースのインタフェースによりダウンロードされた利用可能なBIOSプログラムコードと前記メモリセルのデータとが一致するかどうかを比較し、一致する場合、アップデート成功のメッセージを出力することを特徴とする、請求項1に記載の基本入出力システムプログラムコードの書き込み回路。
- 前記トリガ判定モジュールと前記主回路とに接続されているBIOS制御回路と、
前記メモリセルに接続されているBIOSスイッチング回路とをさらに含み、
前記書き込みモジュールは、前記BIOSスイッチング回路を介して前記メモリセルに接続され、
前記トリガ判定モジュールが前記トリガ信号を送信するとき、前記BIOS制御回路は、前記書き込みモジュールと前記メモリセルとにコネクションを確立させるためのスイッチングを行うように、前記BIOSスイッチング回路へスイッチング信号を送信することを特徴とする、請求項1に記載の基本入出力システムプログラムコードの書き込み回路。 - バススイッチング回路をさらに含み、
前記書き込みモジュールはバススイッチング回路を介して前記メモリセルに接続され、前記バススイッチング回路は、前記書き込みモジュールが前記トリガ信号によりセットアップされると、前記書き込みモジュールを前記メモリセルに接続するように、スイッチングを行うことを特徴とする、請求項1に記載の基本入出力システムプログラムコードの書き込み回路。 - コンピュータシステムが起動段階に入ったとき、利用可能なBIOSプログラムコードを前記コンピュータシステムのメモリセルに書き込むための基本入出力システムプログラムコードの書き込み方法であって、
トリガ判定モジュールにより、前記コンピュータシステムの起動状態を監視し、前記コンピュータシステムが所定時間内にBIOSプログラムコードのロードとシステム初期化を完成することができるかどうかを判定し、前記コンピュータシステムが所定の時間内にBIOSプログラムコードとシステム初期化を完成できない場合、トリガ信号を送信するステップと、
前記トリガ信号により、書き込みモジュールをセットアップし、前記書き込みモジュールと前記メモリセルとにコネクションを確立させることで、前記メモリセルのBIOS識別子を取得するステップと、
前記書き込みモジュールとデータソースのインタフェースとにコネクションを確立させ、前記データソースのインタフェースを介して、BIOS識別子と一致する利用可能なBIOSプログラムコードを検索するステップと、
前記書き込みモジュールにより、前記利用可能なBIOSプログラムコードを前記メモリセルに書き込み、前記メモリセルの現在データを上書きするステップと、を含むことを特徴とする、基本入出力システムプログラムコードの書き込み方法。 - 前記メモリセルの現在データを上書きした後、利用可能なBIOSプログラムコードと前記メモリセルの現在データとが一致するかどうかを比較するステップをさらに含むことを特徴とする、請求項6に記載の基本入出力システムプログラムコードの書き込み方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103125056A TWI541724B (zh) | 2014-07-22 | 2014-07-22 | 寫入基本輸入輸出系統程式碼的電路與寫入方法 |
TW103125056 | 2014-07-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016024802A JP2016024802A (ja) | 2016-02-08 |
JP5992029B2 true JP5992029B2 (ja) | 2016-09-14 |
Family
ID=52282401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014229928A Active JP5992029B2 (ja) | 2014-07-22 | 2014-11-12 | 基本入出力システムプログラムコードの書き込み回路及び書き込み方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9529581B2 (ja) |
JP (1) | JP5992029B2 (ja) |
TW (1) | TWI541724B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109117196B (zh) * | 2018-08-16 | 2021-08-03 | 郑州云海信息技术有限公司 | 一种双bios启动及bios版本比对处理系统 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6421792B1 (en) * | 1998-12-03 | 2002-07-16 | International Business Machines Corporation | Data processing system and method for automatic recovery from an unsuccessful boot |
US20020147941A1 (en) | 2001-04-05 | 2002-10-10 | Robert Gentile | Network based BIOS recovery method |
US6651188B2 (en) | 2001-06-29 | 2003-11-18 | Intel Corporation | Automatic replacement of corrupted BIOS image |
US7003659B2 (en) * | 2002-04-29 | 2006-02-21 | Intel Corporation | Method and/or apparatus for reliably booting a computer system |
JP2004139340A (ja) * | 2002-10-17 | 2004-05-13 | Anritsu Corp | 測定器 |
EP1494119A1 (en) * | 2003-06-30 | 2005-01-05 | Thomson Multimedia Broadband Belgium | Network equipment and a method for monitoring the start up of a such an equipment |
US20060288202A1 (en) | 2005-06-17 | 2006-12-21 | Mark Doran | Method for network restart |
US20090063834A1 (en) | 2007-09-05 | 2009-03-05 | Inventec Corporation | Auto-Switching Bios System and the Method Thereof |
JP2009193453A (ja) * | 2008-02-15 | 2009-08-27 | Nec Computertechno Ltd | ブレードシステム、エンクロージャマネージャ、ブレード、bios管理方法及びbios管理プログラム |
JP5305473B2 (ja) * | 2010-11-26 | 2013-10-02 | Necインフロンティア株式会社 | エラーコード出力装置及びエラーコード出力方法 |
JP5191562B1 (ja) * | 2011-10-06 | 2013-05-08 | シャープ株式会社 | 電子機器システム |
-
2014
- 2014-07-22 TW TW103125056A patent/TWI541724B/zh active
- 2014-11-12 JP JP2014229928A patent/JP5992029B2/ja active Active
-
2015
- 2015-04-09 US US14/683,040 patent/US9529581B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160026454A1 (en) | 2016-01-28 |
TW201604781A (zh) | 2016-02-01 |
TWI541724B (zh) | 2016-07-11 |
JP2016024802A (ja) | 2016-02-08 |
US9529581B2 (en) | 2016-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8601255B2 (en) | Approaches for updating bios | |
US8161277B2 (en) | Method of safe and recoverable firmware update and device using the same | |
US9846616B2 (en) | Boot recovery system | |
US20170357515A1 (en) | Multiple-stage bootloader and firmware for baseboard manager controller and primary processing subsystem of computing device | |
US10698679B2 (en) | Server with double-firmware storage space and firmware update method therefor | |
TWI633487B (zh) | 自動回復基本輸入輸出系統映像檔的方法及電腦系統 | |
US20150074386A1 (en) | Boot method and boot system | |
TWI576764B (zh) | 電腦系統 | |
US20150154092A1 (en) | Bios maintenance method | |
WO2016206514A1 (zh) | 启动处理方法及装置 | |
US20100169709A1 (en) | System Of Updating Firmware And Method Thereof, And Method Of Creating Firmware | |
US20090094450A1 (en) | Firmware image update and management | |
US10527673B2 (en) | Hardware debug host | |
US20200250313A1 (en) | Bios recovery and update | |
US20090271660A1 (en) | Motherboard, a method for recovering the bios thereof and a method for booting a computer | |
CN112612524A (zh) | Linux系统启动的方法、装置、设备及存储介质 | |
US20150154091A1 (en) | Bios maintenance method | |
US11106450B2 (en) | Information extraction apparatus, and automatic firmware update system and method for embedded system | |
WO2015184732A1 (zh) | 引导程序的存储方法、故障恢复方法及设备、计算机存储介质 | |
TWI764454B (zh) | 韌體損壞恢復技術 | |
CN117573435A (zh) | 服务器重启的方法及装置、存储介质、电子设备 | |
JP5992029B2 (ja) | 基本入出力システムプログラムコードの書き込み回路及び書き込み方法 | |
CN109684153B (zh) | 具有双韧体储存空间的服务器及其韧体更新方法 | |
CN104102517B (zh) | 写入基本输入输出系统程序代码的电路与写入方法 | |
CN106815033B (zh) | 开机检查方法及计算机系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5992029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |