JP5983836B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5983836B2
JP5983836B2 JP2015152326A JP2015152326A JP5983836B2 JP 5983836 B2 JP5983836 B2 JP 5983836B2 JP 2015152326 A JP2015152326 A JP 2015152326A JP 2015152326 A JP2015152326 A JP 2015152326A JP 5983836 B2 JP5983836 B2 JP 5983836B2
Authority
JP
Japan
Prior art keywords
layer
silver layer
semiconductor
substrate
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015152326A
Other languages
Japanese (ja)
Other versions
JP2016006889A (en
Inventor
哲平 国宗
哲平 国宗
蔵本 雅史
雅史 蔵本
悟 小川
悟 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2015152326A priority Critical patent/JP5983836B2/en
Publication of JP2016006889A publication Critical patent/JP2016006889A/en
Application granted granted Critical
Publication of JP5983836B2 publication Critical patent/JP5983836B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

本発明は、半導体装置に関するものである。   The present invention relates to a semiconductor device.

トランジスタ、ICやLSIなどの半導体素子を実装する接合方法が種々知られている。また、半導体素子のうち発光ダイオード(以下、「LED」ともいう。)やレーザダイオード(以下、「LD」ともいう。)などの光を発する半導体発光素子に適する接合方法も種々知られている。   Various bonding methods for mounting semiconductor elements such as transistors, ICs, and LSIs are known. Also, various bonding methods suitable for semiconductor light-emitting elements that emit light, such as light-emitting diodes (hereinafter also referred to as “LEDs”) and laser diodes (hereinafter also referred to as “LDs”), are known.

従来、半導体素子のダイアタッチ方法は大きく分類してエポキシ樹脂接着剤を使用する接合方法(以下、「樹脂接合」という。)と、300℃以上の高温に共晶点を有する共晶金属による接合方法(以下、「共晶接合」という。)の二つに分かれている。その使い分けは、半導体素子をマウントするリードフレーム材や基板材との熱膨張挙動の整合性や、信頼性、価格などを考慮して決定される。たとえば価格が優先される小型携帯機器などの液晶バックライト用発光ダイオードなどには樹脂接合が用いられ、長寿命が要求される照明用発光ダイオードや高信頼性が要求されるレーザダイオードなどには共晶接合が一般的に用いられている。   Conventionally, die attachment methods for semiconductor elements are roughly classified into a joining method using an epoxy resin adhesive (hereinafter referred to as “resin joining”), and joining with a eutectic metal having a eutectic point at a high temperature of 300 ° C. or higher. There are two methods (hereinafter referred to as “eutectic bonding”). The proper use is determined in consideration of the consistency of thermal expansion behavior with the lead frame material or substrate material on which the semiconductor element is mounted, reliability, price, and the like. For example, resin bonding is used for light emitting diodes for liquid crystal backlights, etc. for small portable devices where priority is given to prices, and for light emitting diodes for lighting that require a long life and laser diodes that require high reliability. Crystal bonding is commonly used.

共晶接合としては、AuSn共晶が知られている。このAuSn共晶は、AuとSnの組成物を用いて製造する方法が知られている。このAuとSnの組成物を用いる場合、得られる半導体装置は、電気抵抗率が低く、かつ熱伝導性が高いという特性を有する。一方、このAuとSnの組成物を用いる場合、接合するためには300℃以上の高温が必要である。そのため、PPA(ポリフタルアミド)等の一般的に使用されている樹脂パッケージでは高温に耐えることが難しく、AuとSnの組成物を用いることができなかった。また、発光ダイオードを実装する配線基板やリードフレームの表面に高い反射率を有する銀メッキを施しても、共晶金属は光線反射率が低いため、光取り出し効果の向上を図ることができなかった。   AuSn eutectic is known as eutectic bonding. A method of producing this AuSn eutectic using a composition of Au and Sn is known. When this Au and Sn composition is used, the obtained semiconductor device has characteristics of low electrical resistivity and high thermal conductivity. On the other hand, when using the composition of Au and Sn, a high temperature of 300 ° C. or higher is necessary for bonding. For this reason, it is difficult to withstand high temperatures in commonly used resin packages such as PPA (polyphthalamide), and a composition of Au and Sn cannot be used. In addition, even when silver plating having high reflectivity is applied to the surface of the wiring board or lead frame on which the light emitting diode is mounted, the eutectic metal has low light reflectivity, and thus the light extraction effect cannot be improved. .

これらの欠点を解決するため、銀層と銀層とを用いる接合方法が近年開発されている(例えば特許文献1)。この接合方法によれば、基体の表面に施された銀もしくは酸化銀と、半導体素子の表面に施された銀もしくは酸化銀とを200〜900℃の温度を加えて接合することができる。   In order to solve these drawbacks, a joining method using a silver layer and a silver layer has been recently developed (for example, Patent Document 1). According to this bonding method, silver or silver oxide applied to the surface of the substrate and silver or silver oxide applied to the surface of the semiconductor element can be bonded by applying a temperature of 200 to 900 ° C.

国際出願第2010/084746号パンフレットInternational Application No. 2010/084746 Pamphlet

本発明は、銀層と銀層とを用いて半導体素子と基体とが接合された半導体装置であって、半導体素子と基体との接合強度のさらなる向上を目的とする。   The present invention is a semiconductor device in which a semiconductor element and a substrate are bonded using a silver layer and a silver layer, and an object thereof is to further improve the bonding strength between the semiconductor element and the substrate.

本発明は、それぞれ独立して、チタン、白金、金およびルテニウムからなる群から選択される金属を少なくとも1種有する第1の下地層を基体の表面に形成し、第1の銀層を前記第1の下地層の表面に形成する工程と、
それぞれ独立して、チタン、白金、金およびルテニウムからなる群から選択される金属を少なくとも1種有する第2の下地層を半導体素子の表面に形成し、第2の銀層を前記第2の下地層の表面に形成する工程と、
前記第1の銀層と、前記第2の銀層とを接触するように配置する工程と、
配置された前記基体と前記半導体素子とに150℃〜900℃の温度を加え、前記第1の銀層と、前記第2の銀層とを接合する工程と、を含み、
前記第2の下地層を前記半導体素子の表面に形成する前に、
前記第2の下地層と前記半導体素子との間に、第2のバリア層をさらに配置する半導体装置の製造方法に関する。
また、本発明は、それぞれ独立して、チタン、白金、金およびルテニウムからなる群から選択される金属を少なくとも1種有する第1の下地層を基体の表面に形成し、第1の銀層を前記第1の下地層の表面に形成する工程と、
それぞれ独立して、チタン、白金、金およびルテニウムからなる群から選択される金属を少なくとも1種有する第2の下地層を半導体素子の表面に形成し、第2の銀層を前記第2の下地層の表面に形成する工程と、
前記第1の銀層と、前記第2の銀層とを接触するように配置する工程と、
配置された前記基体と前記半導体素子とに150℃〜900℃の温度を加え、前記第1の銀層と、前記第2の銀層とを接合する工程と、を含み、
前記第1の銀層、及び、前記第2の銀層、の少なくともいずれか一方に、( 2 0 0 ) 面のピーク強度/ ( 1 1 1 ) 面のピーク強度が0.0013以上の銀層を用いる半導体装置の製造方法に関する。
前記第1の銀層と、前記第2の銀層との界面に、少なくとも1つの銀の異常成長粒が存在する。
In the present invention, a first underlayer having at least one metal selected from the group consisting of titanium, platinum, gold, and ruthenium is independently formed on the surface of the substrate, and the first silver layer is formed on the first silver layer. Forming on the surface of the underlayer of 1;
Independently, a second underlayer having at least one metal selected from the group consisting of titanium, platinum, gold and ruthenium is formed on the surface of the semiconductor element, and a second silver layer is formed under the second lower layer. Forming on the surface of the formation;
Arranging the first silver layer and the second silver layer in contact with each other;
Adding a temperature of 150 ° C. to 900 ° C. to the substrate and the semiconductor element, and bonding the first silver layer and the second silver layer ,
Before forming the second underlayer on the surface of the semiconductor element,
The present invention relates to a method for manufacturing a semiconductor device in which a second barrier layer is further disposed between the second underlayer and the semiconductor element .
In the present invention, a first underlayer having at least one metal selected from the group consisting of titanium, platinum, gold, and ruthenium is independently formed on the surface of the substrate, and the first silver layer is formed. Forming on the surface of the first underlayer;
Independently, a second underlayer having at least one metal selected from the group consisting of titanium, platinum, gold and ruthenium is formed on the surface of the semiconductor element, and a second silver layer is formed under the second lower layer. Forming on the surface of the formation;
Arranging the first silver layer and the second silver layer in contact with each other;
Adding a temperature of 150 ° C. to 900 ° C. to the substrate and the semiconductor element, and bonding the first silver layer and the second silver layer,
At least one of the first silver layer and the second silver layer is a silver layer having a peak intensity of (2 0 0) plane / a peak intensity of (1 1 1) plane of 0.0013 or more. The present invention relates to a method of manufacturing a semiconductor device using
At least one abnormally grown grain of silver is present at the interface between the first silver layer and the second silver layer.

本発明の半導体装置は、半導体素子と基体との接合強度が高いという利点がある。   The semiconductor device of the present invention has an advantage that the bonding strength between the semiconductor element and the substrate is high.

図1は、第1の実施の形態に係る半導体発光素子の実装状態を示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing a mounted state of the semiconductor light emitting device according to the first embodiment. 図2は、第2の実施の形態に係る半導体発光素子の実装状態を示す概略断面図である。FIG. 2 is a schematic cross-sectional view showing a mounted state of the semiconductor light emitting element according to the second embodiment. 図3は、第3の実施の形態に係る半導体発光素子の実装状態を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing a mounted state of the semiconductor light emitting device according to the third embodiment. 図4は、実施例4、5および6における半導体発光素子の銀層のX線結晶回折図を示す。FIG. 4 shows an X-ray crystal diffraction diagram of the silver layer of the semiconductor light emitting device in Examples 4, 5 and 6. 図5は、実施例11における半導体発光素子の実装状態の断面SEM反射電子像である。FIG. 5 is a cross-sectional SEM reflected electron image of the mounted state of the semiconductor light emitting device in Example 11.

本発明者らは、基体の表面に施された第1の銀層と、半導体素子の表面に施された第2の銀層とを接合する際、前記基体と前記第1の銀層との間に第1の下地層が配置され、前記半導体素子と前記第2の銀層との間に第2の下地層が配置され、これらの第1の下地層と第2の下地層とが特定の金属から形成されている場合、得られた基体と半導体素子との接合の強度が向上していることを見出した。また、そのような半導体装置においては、前記第1の銀層と前記第2の銀層との界面に、少なくとも1つの銀の異常成長粒が存在することをも見出した。これらの知見に基づき、本発明者らは、銀層と銀層とを用いて半導体素子と基体とが接合された半導体装置であって、半導体素子と基体との接合強度がさらに向上した半導体装置を完成した。   When joining the first silver layer applied to the surface of the substrate and the second silver layer applied to the surface of the semiconductor element, the inventors of the present invention have a relationship between the substrate and the first silver layer. A first underlayer is disposed between the semiconductor element and the second silver layer, and the first and second underlayers are specified. It has been found that the bonding strength between the obtained base and the semiconductor element is improved when it is made of the above metal. Moreover, in such a semiconductor device, it has also been found that at least one abnormally grown grain of silver exists at the interface between the first silver layer and the second silver layer. Based on these findings, the present inventors have disclosed a semiconductor device in which a semiconductor element and a substrate are bonded using a silver layer and a silver layer, and the bonding strength between the semiconductor element and the substrate is further improved. Was completed.

このような本発明の半導体装置においては、ダイシェア強度は例えば3MPa以上、好ましくは20MPa以上である。また半導体装置の信頼性を確保しかつ半導体装置の初期特性の低下を少なくするため、ダイシェア強度は120MPa以上がより好ましい。ダイシェア強度は、例えば室温で、半導体装置に対して、基体から半導体素子を剥す方向にそれぞれせん断力をかけ、剥離したときの強度を測定して、測定することができる。   In such a semiconductor device of the present invention, the die shear strength is, for example, 3 MPa or more, preferably 20 MPa or more. In order to secure the reliability of the semiconductor device and reduce the deterioration of the initial characteristics of the semiconductor device, the die shear strength is more preferably 120 MPa or more. The die shear strength can be measured, for example, by applying a shearing force to the semiconductor device in the direction in which the semiconductor element is peeled off from the substrate, and measuring the strength when peeled off at room temperature.

さらに、本発明者らは、このような半導体装置は、耐熱性も向上していることを見出した。   Furthermore, the present inventors have found that such a semiconductor device has improved heat resistance.

本発明の半導体装置において、第1の銀層と第2の銀層との界面に、少なくとも1つの銀の異常成長粒が存在する。この銀の異常成長粒は、X線結晶解析における(200)面のピーク強度が著しく強い粒である。銀成長には、組織全体が平均的に成長していく通常粒成長と、少数の特定の粒が周囲の結晶粒を食って爆発的に大きくなる異常粒成長がある。両者は、焼鈍時間の増加にともなる粒径分布の変化により、区別される。下記(a)が通常粒成長であり、(b)が異常粒成長である。   In the semiconductor device of the present invention, at least one abnormally grown grain of silver exists at the interface between the first silver layer and the second silver layer. These abnormally grown grains of silver are grains having a remarkably strong peak intensity on the (200) plane in the X-ray crystal analysis. Silver growth includes normal grain growth in which the entire structure grows on average, and abnormal grain growth in which a small number of specific grains eat surrounding crystal grains and become explosively large. Both are distinguished by the change in particle size distribution with increasing annealing time. The following (a) is normal grain growth, and (b) is abnormal grain growth.

本発明の半導体装置においては、前記第1の下地層と前記基体との間に、第1のバリア層が配置されているのが好ましい。このような第1のバリア層が配置されていると、第1の銀層から基体へ銀が拡散するのを防止することができ、その結果、第1の銀層と基体との剥離を防止することができ、好ましい。この第1のバリア層は、白金、ルテニウム、パラジウム、金、タングステン、モリブデンまたはそれらの酸化物から形成されるのが好ましい。この第1の下地層は、第1のバリア層としての機能も有することが好ましい。1つの層が2つの機能を有することができれば、半導体装置の厚みが厚くなるのを抑制することができるためである。また、前記第1のバリア層と前記基体との間に、第1の密着層が配置されているのが好ましい。このような第1の密着層は、前記第1のバリア層と前記基体との密着性を高めるためである。   In the semiconductor device of the present invention, it is preferable that a first barrier layer is disposed between the first base layer and the substrate. When such a first barrier layer is arranged, silver can be prevented from diffusing from the first silver layer to the substrate, and as a result, peeling between the first silver layer and the substrate can be prevented. Can be preferred. This first barrier layer is preferably formed from platinum, ruthenium, palladium, gold, tungsten, molybdenum or oxides thereof. The first underlayer preferably has a function as a first barrier layer. This is because if one layer can have two functions, the semiconductor device can be prevented from increasing in thickness. Moreover, it is preferable that the 1st contact | adherence layer is arrange | positioned between the said 1st barrier layer and the said base | substrate. Such a first adhesion layer is for enhancing the adhesion between the first barrier layer and the substrate.

本発明の半導体装置においては、第2の下地層と前記半導体素子との間に、第2のバリア層が配置されているのが好ましい。このような第2のバリア層が配置されていると、第2の銀層から半導体素子へボイドが拡散するのを防止することができ、その結果、第2の銀層と半導体素子との剥離を防止することができ、好ましい。この第2のバリア層は、白金、ルテニウム、パラジウム、金、タングステン、モリブデンまたはそれらの酸化物から形成されるのが好ましい。この第2の下地層は、第2のバリア層としての機能も有することが好ましい。1つの層が2つの機能を有することができれば、半導体装置の厚みが厚くなるのを抑制することができるためである。また、前記第2のバリア層と前記半導体素子との間に、第2の密着層が配置されているのが好ましい。このような第2の密着層は、前記第2のバリア層と前記半導体素子との密着性を高めるためである。   In the semiconductor device of the present invention, it is preferable that a second barrier layer is disposed between the second underlayer and the semiconductor element. When such a second barrier layer is disposed, it is possible to prevent the voids from diffusing from the second silver layer to the semiconductor element. As a result, the second silver layer and the semiconductor element are peeled off. Can be prevented, which is preferable. This second barrier layer is preferably formed from platinum, ruthenium, palladium, gold, tungsten, molybdenum or oxides thereof. The second underlayer preferably has a function as a second barrier layer. This is because if one layer can have two functions, the semiconductor device can be prevented from increasing in thickness. In addition, it is preferable that a second adhesion layer is disposed between the second barrier layer and the semiconductor element. Such a second adhesion layer is for enhancing the adhesion between the second barrier layer and the semiconductor element.

本発明の半導体装置においては、前記半導体素子は、半導体発光素子であるのが好ましい。   In the semiconductor device of the present invention, the semiconductor element is preferably a semiconductor light emitting element.

また、本発明の半導体装置は、例えば、基体の表面に施された第1の銀層と、半導体素子の表面に施された第2の銀層とが接合された半導体装置の製造方法により製造することができる。このような製造方法は、前記第1の銀層と、前記第2の銀層とが接触するように配置する工程と、半導体素子及び基体に150℃〜900℃の温度を加え、半導体素子と基体とを接合する工程とを有する。この製造方法においては、前記基体と前記第1の銀層との間に第1の下地層が配置され、前記半導体素子と前記第2の銀層との間に第2の下地層が配置され、前記第1の下地層および前記第2の下地層が、それぞれ独立して、チタン、白金、金およびルテニウムからなる群から選択される金属から形成され、前記第1の銀層と前記第2の銀層との界面に、少なくとも1つの銀の異常成長粒が存在することを特徴とする。   The semiconductor device of the present invention is manufactured by, for example, a method for manufacturing a semiconductor device in which a first silver layer applied to the surface of a substrate and a second silver layer applied to the surface of a semiconductor element are joined. can do. Such a manufacturing method includes a step of arranging the first silver layer and the second silver layer in contact with each other, applying a temperature of 150 ° C. to 900 ° C. to the semiconductor element and the substrate, Joining the substrate. In this manufacturing method, a first underlayer is disposed between the base body and the first silver layer, and a second underlayer is disposed between the semiconductor element and the second silver layer. The first underlayer and the second underlayer are each independently formed of a metal selected from the group consisting of titanium, platinum, gold, and ruthenium, and the first silver layer and the second underlayer are formed. At least one abnormally grown grain of silver is present at the interface with the silver layer.

前記下地層(以下、言及が無い限り第1の下地層と第2の下地層の両方に関する)は、前記のようにチタン、白金、金およびルテニウムからなる群から選択される金属から形成される。この下地層は、チタンおよび白金からなる群から選択される金属から形成されるのが好ましく、チタンからなる群から選択される金属から形成されるのがより好ましい。下地層を配置すると、X線結晶回折における銀層の(200)面のピーク強度が強くなり、かつ(111)面のピーク強度が低くなる。さらに、下地層を配置した際のX線結晶回折における銀層の(200)面のピーク強度/(111)面のピーク強度は、チタン>白金>金の順で高く、この順番は、銀層との接合強度の高さとも一致していた。従って、下地層を配置した際のX線結晶回折における銀層の(200)面のピーク強度/(111)面のピーク強度が高いほうが、銀層との接合強度がより高くなる。   The base layer (hereinafter referred to as both the first base layer and the second base layer unless otherwise stated) is formed of a metal selected from the group consisting of titanium, platinum, gold and ruthenium as described above. . The underlayer is preferably formed from a metal selected from the group consisting of titanium and platinum, and more preferably from a metal selected from the group consisting of titanium. When the underlayer is disposed, the peak intensity of the (200) plane of the silver layer in X-ray crystal diffraction is increased and the peak intensity of the (111) plane is decreased. Furthermore, the peak intensity of the (200) plane of the silver layer / the peak intensity of the (111) plane in the X-ray crystal diffraction when the base layer is disposed is high in the order of titanium> platinum> gold, and this order is the silver layer. It was also consistent with the high bonding strength. Accordingly, the higher the (200) plane peak intensity / (111) plane peak intensity of the silver layer in the X-ray crystal diffraction when the underlayer is disposed, the higher the bonding strength with the silver layer.

前記下地層と基体、もしくは半導体素子との密着力が乏しい場合、これを改善するために前記下地層と基体、もしくは下地層と半導体素子との間に密着層を設けることが好ましい。この密着層はチタン、ニッケル、アルミニウム、タンタルからなる群から選択される金属から形成されるのが好ましく、チタンおよびニッケルからなる群から選択される金属から形成されるのがより好ましく、チタンからなる群から選択される金属から形成されるのがさらに好ましい。   When the adhesion between the underlayer and the substrate or the semiconductor element is poor, it is preferable to provide an adhesion layer between the underlayer and the substrate or between the underlayer and the semiconductor element in order to improve this. The adhesion layer is preferably formed from a metal selected from the group consisting of titanium, nickel, aluminum, and tantalum, more preferably formed from a metal selected from the group consisting of titanium and nickel. More preferably, it is formed from a metal selected from the group.

前記密着層の厚みは例えば、0.005〜5μm、好ましくは0.01〜2μm、より好ましくは0.03〜0.1μmである。この密着層の厚みが0.005〜5μmであれば、基体もしくは半導体素子と、下地層との接合強度が高くなるためである。   The thickness of the adhesion layer is, for example, 0.005 to 5 μm, preferably 0.01 to 2 μm, more preferably 0.03 to 0.1 μm. This is because if the thickness of the adhesion layer is 0.005 to 5 μm, the bonding strength between the substrate or the semiconductor element and the base layer is increased.

前記下地層の厚みは例えば、0.005〜5μm、好ましくは0.01〜2μm、より好ましくは0.03〜0.5μmである。この下地層の厚みが0.005〜5μmであれば、第1の銀層と第2の銀層との接合強度が高くなるためである。第1の下地層と第2の下地層の厚みは、同一であっても異なっていてもよい。第1の下地層の厚みは、例えば、0.005〜5μm、好ましくは0.01〜2μm、より好ましくは0.03〜0.5μmである。第1の下地層の厚みが0.005〜5μmであると、第1の銀層と第2の銀層との接合強度が高いためである。第2の下地層の厚みは、例えば、0.005〜5μm、好ましくは0.01〜2μm、より好ましくは0.03〜0.5μmである。第2の下地層の厚みが0.005〜5μmであると、第1の銀層と第2の銀層との接合強度が高いためである。   The thickness of the underlayer is, for example, 0.005 to 5 μm, preferably 0.01 to 2 μm, more preferably 0.03 to 0.5 μm. This is because if the thickness of the underlayer is 0.005 to 5 μm, the bonding strength between the first silver layer and the second silver layer is increased. The thickness of the first underlayer and the second underlayer may be the same or different. The thickness of the first base layer is, for example, 0.005 to 5 μm, preferably 0.01 to 2 μm, and more preferably 0.03 to 0.5 μm. This is because the bonding strength between the first silver layer and the second silver layer is high when the thickness of the first underlayer is 0.005 to 5 μm. The thickness of the second underlayer is, for example, 0.005 to 5 μm, preferably 0.01 to 2 μm, and more preferably 0.03 to 0.5 μm. This is because the bonding strength between the first silver layer and the second silver layer is high when the thickness of the second underlayer is 0.005 to 5 μm.

前記下地層は、例えば、蒸着、スパッタ、メッキ等により形成することができ、前記銀層を蒸着により形成する場合、前記下地層は蒸着により形成するのが好ましい。前記下地層が蒸着により形成されると、前記銀層との接合強度が高くなり、その結果、基体と半導体素子との接合強度が高くなるためである。前記銀層をスパッタにより形成する場合、前記下地層はスパッタにより形成するのが好ましい。前記下地層は、スパッタにより形成されると、前記銀層との接合強度が高くなり、その結果、基体と半導体素子との接合強度が高くなるためである。前記銀層をめっきにより形成する場合は、いずれの手法で下地層を形成してもよい。   The underlayer can be formed, for example, by vapor deposition, sputtering, plating, or the like. When the silver layer is formed by vapor deposition, the underlayer is preferably formed by vapor deposition. This is because when the underlayer is formed by vapor deposition, the bonding strength between the base layer and the semiconductor element is increased as a result of increasing the bonding strength with the silver layer. When the silver layer is formed by sputtering, the underlayer is preferably formed by sputtering. This is because, when the underlayer is formed by sputtering, the bonding strength between the base layer and the semiconductor element increases as a result, the bonding strength between the base layer and the semiconductor element increases. When the silver layer is formed by plating, the underlayer may be formed by any method.

前記第1の銀層と前記第2の銀層の厚みは、同一であっても異なっていてもよい。第1の銀層の厚みは、例えば、0.5μm〜10μm、好ましくは0.1μm〜5μm、より好ましくは2μm〜5μmである。第1の銀層の厚みが0.5μm〜10μmであると、前記第1の銀層と前記第2の銀層の接合強度が高くなり、その結果、基体と半導体素子との接合強度が高くなるためである。第2の銀層の厚みは、例えば、0.5μm〜10μm、好ましくは0.1μm〜5μm、より好ましくは2μm〜5μmである。第2の銀層の厚みが0.5μm〜10μmであると、前記第1の銀層と前記第2の銀層の接合強度が高くなり、その結果、基体と半導体素子との接合強度が高くなるためである。   The thicknesses of the first silver layer and the second silver layer may be the same or different. The thickness of the first silver layer is, for example, 0.5 μm to 10 μm, preferably 0.1 μm to 5 μm, and more preferably 2 μm to 5 μm. When the thickness of the first silver layer is 0.5 μm to 10 μm, the bonding strength between the first silver layer and the second silver layer is increased, and as a result, the bonding strength between the substrate and the semiconductor element is high. It is to become. The thickness of the second silver layer is, for example, 0.5 μm to 10 μm, preferably 0.1 μm to 5 μm, more preferably 2 μm to 5 μm. When the thickness of the second silver layer is 0.5 μm to 10 μm, the bonding strength between the first silver layer and the second silver layer is increased, and as a result, the bonding strength between the substrate and the semiconductor element is high. It is to become.

前記銀層は、例えば、蒸着、スパッタ、メッキ等により形成することができ、スパッタにより形成するのが好ましい。前記銀層は、スパッタにより形成されると、基体および/または半導体素子との接合強度が高くなり、その結果、基体と半導体素子との接合強度が高くなるためである。   The silver layer can be formed, for example, by vapor deposition, sputtering, plating, or the like, and is preferably formed by sputtering. When the silver layer is formed by sputtering, the bonding strength between the substrate and / or the semiconductor element is increased, and as a result, the bonding strength between the substrate and the semiconductor element is increased.

前記第1の銀層と前記第2の銀層がスパッタにより形成される場合、成膜速度は、同一であっても異なっていてもよい。第1の銀層の成膜速度は、例えば20〜400Å/秒、好ましくは50〜400Å/秒、より好ましくは300〜400Å/秒である。第1の銀層の成膜速度が20〜400Å/秒であると、前記第1の銀層と前記第2の銀層の接合強度が高くなり、その結果、基体と半導体素子との接合強度が高くなるためである。第2の銀層の成膜速度は、例えば20〜400Å/秒、好ましくは50〜400Å/秒、より好ましくは300〜400Å/秒である。第2の銀層の成膜速度が20〜400Å/秒であると、前記第1の銀層と前記第2の銀層の接合強度が高くなり、その結果、基体と半導体素子との接合強度が高くなるためである。   When the first silver layer and the second silver layer are formed by sputtering, the deposition rates may be the same or different. The film formation rate of the first silver layer is, for example, 20 to 400 Å / second, preferably 50 to 400 Å / second, and more preferably 300 to 400 Å / second. When the deposition rate of the first silver layer is 20 to 400 liters / second, the bonding strength between the first silver layer and the second silver layer is increased, and as a result, the bonding strength between the substrate and the semiconductor element is increased. This is because of the increase. The film formation rate of the second silver layer is, for example, 20 to 400 Å / second, preferably 50 to 400 Å / second, and more preferably 300 to 400 Å / second. When the deposition rate of the second silver layer is 20 to 400 Å / sec, the bonding strength between the first silver layer and the second silver layer is increased, and as a result, the bonding strength between the substrate and the semiconductor element is increased. This is because of the increase.

前記半導体装置の製造方法においては、前記第1の下地層と前記基体との間に、第1のバリア層が配置されているのが好ましい。この第1のバリア層は、白金、ルテニウム、パラジウム、金、タングステン、モリブデンまたはそれらの酸化物から形成されるのが好ましい。このバリア層が配置されると、第1の銀層からボイドが拡散することを抑制でき、その結果、第1の銀層と基体との接合強度が高くなるためである。   In the method for manufacturing a semiconductor device, it is preferable that a first barrier layer is disposed between the first base layer and the base. This first barrier layer is preferably formed from platinum, ruthenium, palladium, gold, tungsten, molybdenum or oxides thereof. When this barrier layer is disposed, it is possible to suppress the diffusion of voids from the first silver layer, and as a result, the bonding strength between the first silver layer and the substrate is increased.

前記半導体装置の製造方法においては、第2の下地層と前記半導体素子との間に、第2のバリア層が配置されているのが好ましい。この第2のバリア層は、白金、ルテニウム、パラジウム、金、タングステン、モリブデンまたはそれらの酸化物から形成されるのが好ましい。このバリア層が配置されると、第2の銀層からボイドが拡散することを抑制でき、その結果、第2の銀層と半導体素子との接合強度が高くなるためである。   In the manufacturing method of the semiconductor device, it is preferable that a second barrier layer is disposed between the second underlayer and the semiconductor element. This second barrier layer is preferably formed from platinum, ruthenium, palladium, gold, tungsten, molybdenum or oxides thereof. When this barrier layer is disposed, it is possible to suppress the diffusion of voids from the second silver layer, and as a result, the bonding strength between the second silver layer and the semiconductor element is increased.

前記半導体装置の製造方法においては、前記接合する工程は、大気中または酸素雰囲気中で行われるのが好ましい。このような雰囲気中で接合することにより、銀同士の接合点が増加し、第1の銀層と第2の銀層との接合強度の向上が期待できるからである。   In the method for manufacturing a semiconductor device, the bonding step is preferably performed in the air or in an oxygen atmosphere. By joining in such an atmosphere, the joining point of silver increases and it can anticipate the improvement of the joint strength of a 1st silver layer and a 2nd silver layer.

前記半導体装置の製造方法は、前記第1の銀層と前記第2の銀層との間に有機溶剤若しくは水を塗布する工程をさらに有するのが好ましい。塗布する際には、基体上へ有機溶剤若しくは水を塗布し、更にその上へ半導体素子をマウントしてもよい。これにより有機溶剤若しくは水の表面張力により続く接合工程までの半導体素子のマウント位置精度の維持が可能となる。この場合、有機溶剤としては、沸点が100℃〜300℃であるのが好ましい。沸点が100℃以上であれば、有機溶剤は容易に蒸発せず、半導体素子のマウント位置精度の維持をし易くすることができるからである。また、後に続く接合工程を経ても有機溶剤が残留すると接合不良原因となるため、有機溶剤の沸点は加熱温度より低いことが好ましく、熱分解することなく速やかに揮発させるため300℃以下であるのが好ましい。前記有機溶剤としては、または、2−エチル−1,3−ヘキサンジオール、グリセリン、エチレングリコール、ジエチレングリコール、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノエチルエーテルおよびトリエチレングリコールからなる群から選択される1以上が挙げられる。   The method for manufacturing a semiconductor device preferably further includes a step of applying an organic solvent or water between the first silver layer and the second silver layer. When applying, an organic solvent or water may be applied onto the substrate, and a semiconductor element may be mounted thereon. This makes it possible to maintain the mounting position accuracy of the semiconductor element until the subsequent bonding step due to the surface tension of the organic solvent or water. In this case, the organic solvent preferably has a boiling point of 100 ° C to 300 ° C. This is because if the boiling point is 100 ° C. or higher, the organic solvent does not easily evaporate, and the mounting position accuracy of the semiconductor element can be easily maintained. In addition, if the organic solvent remains even after the subsequent bonding step, it causes bonding failure. Therefore, the boiling point of the organic solvent is preferably lower than the heating temperature, and is 300 ° C. or lower in order to volatilize quickly without thermal decomposition. Is preferred. Examples of the organic solvent include one or more selected from the group consisting of 2-ethyl-1,3-hexanediol, glycerin, ethylene glycol, diethylene glycol, diethylene glycol monobutyl ether, diethylene glycol monoethyl ether, and triethylene glycol. .

前記半導体装置およびその製造方法においては、前記半導体素子は、透光性無機基板上に半導体層が形成されており、前記透光性無機基板は前記半導体層が形成されている側と反対側の側に第1の銀が施されており、前記第1の銀と接合される緩衝部材が設けられており、前記緩衝部材の表面に前記銀若しくは酸化銀が施されているものを使用することが
できる。
In the semiconductor device and the manufacturing method thereof, the semiconductor element has a semiconductor layer formed on a translucent inorganic substrate, and the translucent inorganic substrate is opposite to the side on which the semiconductor layer is formed. The first silver is applied to the side, a buffer member to be joined to the first silver is provided, and the surface of the buffer member is applied with the silver or silver oxide. Can do.

前記半導体装置およびその製造方法においては、半導体素子としては、半導体発光素子を用いてもよい。銀は金属中で最も可視光線の反射率に優れており、半導体素子表面へ銀コーティングを施すことは高効率な反射鏡を半導体素子に備えることにもなり半導体発光素子に最も適した形態となる。また基体表面へ銀コーティングを施すことにより半導体装置全体を反射鏡構造とすることが可能であり、更に高効率に光を取り出すことができる。半導体発光素子に用いられうる透光性無機基板は、光吸収が極めて低いため、高い発光効率を持つ半導体発光素子を作製するために利用できる。半導体発光素子としては、例えば、透光性無機基板の上面に半導体層である発光層が形成されており、その発光層を上面となるよう配置し反対側の裏面となる透光性無機基板へ銀若しくは酸化銀を施したものが用いられる。このような半導体発光素子により、発光層から放射された光を高効率に反射させ、光出力の大きな半導体装置を得ることができる。   In the semiconductor device and the manufacturing method thereof, a semiconductor light emitting element may be used as the semiconductor element. Silver has the best visible light reflectance among metals, and applying a silver coating to the surface of a semiconductor element also provides a highly efficient reflector in the semiconductor element, making it the most suitable form for a semiconductor light emitting element. . Further, by applying silver coating to the surface of the substrate, the entire semiconductor device can be made into a reflecting mirror structure, and light can be extracted with higher efficiency. A light-transmitting inorganic substrate that can be used for a semiconductor light-emitting element has extremely low light absorption and can be used for manufacturing a semiconductor light-emitting element having high light emission efficiency. As a semiconductor light emitting element, for example, a light emitting layer which is a semiconductor layer is formed on an upper surface of a light transmitting inorganic substrate, and the light emitting layer is arranged to be an upper surface, to a light transmitting inorganic substrate which is a back surface on the opposite side. Silver or silver oxide is used. With such a semiconductor light emitting element, light emitted from the light emitting layer can be reflected with high efficiency, and a semiconductor device having a large light output can be obtained.

この製造方法によれば、たとえば発光ダイオード、レーザダイオード等の半導体発光素子を用いる半導体装置へ高い発光効率を付与することができる。また、この製造方法によれば、樹脂等の接合材料を介さないため低い電気抵抗や熱抵抗が得られるため信頼性を向上させることができる。また、この製造方法によれば、樹脂接合と変わらぬ温度領域で接合が可能であるため、半導体装置に使用されるプラスチック部材の熱劣化を回避することができる。この製造方法によれば、接合部材に樹脂を使用しないため半導体装置の寿命を改善することができる。さらに、この製造方法によれば、工程が簡易で貴金属の使用量が極端に少ないため、安価に半導体装置を製造することができる。   According to this manufacturing method, high luminous efficiency can be imparted to a semiconductor device using a semiconductor light emitting element such as a light emitting diode or a laser diode. Moreover, according to this manufacturing method, since a low electrical resistance and thermal resistance can be obtained without using a bonding material such as a resin, reliability can be improved. Moreover, according to this manufacturing method, since it is possible to join in a temperature region that is the same as that of resin joining, it is possible to avoid thermal deterioration of the plastic member used in the semiconductor device. According to this manufacturing method, since the resin is not used for the joining member, the life of the semiconductor device can be improved. Furthermore, according to this manufacturing method, since the process is simple and the amount of noble metal used is extremely small, a semiconductor device can be manufactured at low cost.

基体はリードフレーム、又は、金属配線を備えた有機あるいは無機基板などを用いることができ、リードフレームの表面、金属配線の表面が銀でコーティングされていてもよい。半導体素子の接合面の表面は、基体と同様に銀コーティングされており、導電部位、絶縁部位を問わない。   The substrate can be a lead frame or an organic or inorganic substrate provided with metal wiring, and the surface of the lead frame or the surface of the metal wiring may be coated with silver. The surface of the bonding surface of the semiconductor element is coated with silver in the same manner as the base, and it does not matter whether it is a conductive part or an insulating part.

この製造方法においては、基体及び半導体素子に150℃〜900℃の温度を加え接合点を増加させ、且つ銀を相互拡散させることにより接合を強固なものとし接合させることができる。金属拡散は温度の関数となるため高温であるほど速やかに接合強度を向上させることができるが、半導体装置に使用されるプラスチック部材の酸化劣化若しくは溶融等を避けるため汎用される熱可塑性樹脂の融点上限である350℃付近を上限とすることが望ましい。但し、基体に耐熱性を有するセラミックス基板等を用いる場合は、400℃付近まで温度を加えることができる。下限温度については実用的な時間範囲で強固な接合得るためには200℃以上であるのが好ましい。従って、半導体素子及び基体に200℃〜350℃の温度を加え、半導体素子と基体とを接合させることができるが、200℃〜250℃の温度を加えることが好ましい。また、加熱時間は、例えば0.5〜4時間、好ましくは1〜2時間である。この接合工程は、一段階である必要はなく、徐々に温度を上げていったり上下動を繰り返したりする多段階とすることもできる。   In this manufacturing method, it is possible to increase the bonding point by applying a temperature of 150 ° C. to 900 ° C. to the substrate and the semiconductor element, and to make the bonding strong and bonded by interdiffusing silver. Metal diffusion is a function of temperature, so the higher the temperature, the faster the joint strength can be improved. However, the melting point of a thermoplastic resin commonly used to avoid oxidative degradation or melting of plastic members used in semiconductor devices. It is desirable to set the upper limit around 350 ° C. as the upper limit. However, when a ceramic substrate having heat resistance is used for the substrate, the temperature can be increased to around 400 ° C. The lower limit temperature is preferably 200 ° C. or higher in order to obtain strong bonding within a practical time range. Therefore, a temperature of 200 ° C. to 350 ° C. can be applied to the semiconductor element and the substrate to bond the semiconductor element and the substrate, but it is preferable to apply a temperature of 200 ° C. to 250 ° C. The heating time is, for example, 0.5 to 4 hours, preferably 1 to 2 hours. This joining process does not need to be a single step, and can be a multi-step process in which the temperature is gradually raised and the vertical movement is repeated.

ダイシェア強度は接合時の加熱温度と加熱時間に依存しており、温度が高く時間が長いほど強度は向上するが、製造コストならびに半導体装置に使用されるプラスチック部材の酸化劣化を考慮すると温度が低く時間が短いほど有利である。従って、加熱温度を150℃〜350℃、好ましくは150℃〜300℃、より好ましくは200℃〜250℃とし、加熱時間を任意に設定することによりダイシェア強度を調整することが可能である。実用的にはワイヤーボンド時の超音波衝撃や半導体装置の熱衝撃試験に耐える必要があり13MPaは最低でも必要であり、上限は350℃加熱による接合時にダイシェア強度が飽和する140MPaであることが好ましい。   Die shear strength depends on the heating temperature and heating time at the time of bonding. The higher the temperature, the longer the strength, but the strength improves. However, the temperature is low considering the manufacturing cost and the oxidative deterioration of plastic members used in semiconductor devices. The shorter the time, the more advantageous. Therefore, the die shear strength can be adjusted by setting the heating temperature to 150 ° C. to 350 ° C., preferably 150 ° C. to 300 ° C., more preferably 200 ° C. to 250 ° C., and arbitrarily setting the heating time. Practically, it is necessary to withstand ultrasonic shock during wire bonding and thermal shock test of a semiconductor device, and 13 MPa is required at the minimum, and the upper limit is preferably 140 MPa at which die shear strength is saturated at 350 ° C. heating. .

<半導体装置>
(第1の実施の形態に係る半導体装置)
第1の実施の形態に係る半導体装置の一例を、図面を用いて説明する。図1は第1の実施の形態に係る半導体発光素子の実装状態を示す概略断面図である。半導体素子として、発光ダイオードを用いた半導体発光素子を元に説明するが、半導体発光素子以外のトランジスタ、IC、LSIなどにも本発明を適用することができる。
<Semiconductor device>
(Semiconductor device according to the first embodiment)
An example of the semiconductor device according to the first embodiment will be described with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing a mounted state of the semiconductor light emitting device according to the first embodiment. Although a semiconductor light emitting element using a light emitting diode will be described as a semiconductor element, the present invention can be applied to transistors, ICs, LSIs, and the like other than the semiconductor light emitting element.

半導体装置は、基体500の表面に施された銀層530と、半導体発光素子100の表面に施された銀層140とが直接接合されている。「直接」とは、本明細書中において、銀層530と銀層140との間に樹脂接着剤を含まないことを意味する。   In the semiconductor device, a silver layer 530 applied to the surface of the substrate 500 and a silver layer 140 applied to the surface of the semiconductor light emitting element 100 are directly joined. “Direct” means that a resin adhesive is not included between the silver layer 530 and the silver layer 140 in this specification.

半導体発光素子100は、透光性無機基板110と、光を放射する半導体層120と、半導体層120に設けられた電極130と、半導体層120が形成されている側と反対側に施された反射層160と、反射層160の表面に施された下地層150と、下地層の表面に施された銀層140とを有する。半導体層120は、透光性無機基板110上にn型半導体層121、n型半導体層121の上にp型半導体層122を積層して有している。電極130は、n型半導体層121にはn型電極131を設け、p型半導体層122にはp型電極132を設けている。半導体発光素子100は、同一面側にn型電極131とp型電極132とを有するフリップチップ構造を採っている。半導体発光素子100の表面に施された銀層140は、1層だけでなく2層以上であってもよい。また、半導体発光素子100の表面に施された銀層140の膜厚は、例えば0.5μm〜10μm程度である。反射層160は、半導体層120の光を効率よく反射させるために設けることが好ましい。反射層160は、例えば銀層であり、例えば光を85%以上、好ましくは90%以上反射できる厚さ、例えば0.05μm以上であればよく、任意に調整できる。なお、反射層160は、第1の実施の形態において、配置されなくともよい。   The semiconductor light emitting device 100 was applied to the side opposite to the side on which the semiconductor layer 120 is formed, the translucent inorganic substrate 110, the semiconductor layer 120 that emits light, the electrode 130 provided on the semiconductor layer 120, and the semiconductor layer 120. The reflective layer 160 includes a base layer 150 applied to the surface of the reflective layer 160, and a silver layer 140 applied to the surface of the base layer. The semiconductor layer 120 has an n-type semiconductor layer 121 stacked on a light-transmitting inorganic substrate 110 and a p-type semiconductor layer 122 stacked on the n-type semiconductor layer 121. In the electrode 130, an n-type electrode 131 is provided on the n-type semiconductor layer 121, and a p-type electrode 132 is provided on the p-type semiconductor layer 122. The semiconductor light emitting device 100 has a flip chip structure having an n-type electrode 131 and a p-type electrode 132 on the same surface side. The silver layer 140 applied to the surface of the semiconductor light emitting device 100 may be not only one layer but also two or more layers. Further, the film thickness of the silver layer 140 applied to the surface of the semiconductor light emitting device 100 is, for example, about 0.5 μm to 10 μm. The reflective layer 160 is preferably provided in order to efficiently reflect the light of the semiconductor layer 120. The reflective layer 160 is, for example, a silver layer, and may have a thickness that can reflect light of 85% or more, preferably 90% or more, for example, 0.05 μm or more, and can be arbitrarily adjusted. Note that the reflective layer 160 may not be arranged in the first embodiment.

基体500は基板510の表面に下地層520を施している。下地層520の表面に、銀層530が施されている。基板510は導電性でも絶縁性でもよい。基板510に用いられる導電性部材として、銅や鉄などのリードフレームが挙げられる。また、基板510の表面に施された銀層530の膜厚は、例えば0.5μm〜10μm程度である。   The base 500 has a base layer 520 on the surface of the substrate 510. A silver layer 530 is provided on the surface of the base layer 520. The substrate 510 may be conductive or insulating. Examples of the conductive member used for the substrate 510 include a lead frame such as copper or iron. The film thickness of the silver layer 530 applied to the surface of the substrate 510 is, for example, about 0.5 μm to 10 μm.

一方、基板510に用いられる絶縁性部材として、ガラスエポキシ基板、ポリフタルアミドや液晶ポリマーなどの樹脂部材、セラミックス部材などが挙げられる。基板510にこれらの絶縁性部材を用いた場合、ガラスエポキシ基板上に所定の回路配線を行い、その回路配線に銀層530が施される。   On the other hand, examples of the insulating member used for the substrate 510 include a glass epoxy substrate, a resin member such as polyphthalamide or liquid crystal polymer, and a ceramic member. When these insulating members are used for the substrate 510, predetermined circuit wiring is performed on the glass epoxy substrate, and the silver layer 530 is applied to the circuit wiring.

基体500の形状は平板形状、カップ形状など種々の形態を採ることができる。半導体発光素子100の実装のし易さから、基体500の形状として平板形状のものを用いることが好ましい。また、半導体発光素子100からの光取り出し効率の向上を図るため、基体500はカップ形状を採ることもできる。基体500をカップ形状とした場合、基体500の外部に導電性の配線の一部を端子として露出させることもできる。基体500上には同じ機能を有する半導体発光素子や、異なる機能を有する半導体素子をマウントすることもできる。また基体500上には抵抗素子、コンデンサーといった電子素子もマウントすることができる。   The shape of the substrate 500 can take various forms such as a flat plate shape and a cup shape. In view of easy mounting of the semiconductor light emitting device 100, it is preferable to use a flat plate as the shape of the substrate 500. Further, in order to improve the light extraction efficiency from the semiconductor light emitting device 100, the base body 500 can also take a cup shape. When the base body 500 has a cup shape, a part of the conductive wiring can be exposed as a terminal outside the base body 500. A semiconductor light emitting element having the same function or a semiconductor element having a different function can be mounted on the substrate 500. An electronic element such as a resistance element or a capacitor can be mounted on the substrate 500.

半導体発光素子100に設けられた電極130は、所定の電気的接続とるため金ワイヤー等で配線が施される。また半導体発光素子100からの光を吸収し異なる波長へ変換する蛍光体やフィラー、光拡散部材等を含む封止部材で半導体発光素子100を覆い、半導体装置とすることができる。   The electrode 130 provided in the semiconductor light emitting device 100 is wired with a gold wire or the like for a predetermined electrical connection. In addition, the semiconductor light emitting element 100 can be covered with a sealing member including a phosphor, a filler, a light diffusing member, and the like that absorb light from the semiconductor light emitting element 100 and convert it to a different wavelength, whereby a semiconductor device can be obtained.

(半導体装置の製造方法)
基体500の上に半導体発光素子100を実装する際、基体500の表面に施された銀層530の上に、半導体発光素子100の表面に施された銀層140が接触するように配置する。基体500の表面に施された銀層530と、半導体発光素子100の表面に施された銀層140との間には半田や樹脂などが存在していない。基体500には基板510に所定の回路配線が施されており、その回路配線の最表面に銀層530が施されている。半導体発光素子100の位置決めのため、半導体発光素子100の外形と同形状の回路配線を形成したり、半導体発光素子100の外形よりわずかに小さい略同形状の回路配線を形成したり、略四角の頂点が半導体発光素子100の四隅まで延びる回路配線を形成したり、種々の形状を成すこともできる。
(Method for manufacturing semiconductor device)
When the semiconductor light emitting device 100 is mounted on the substrate 500, the silver layer 140 applied to the surface of the semiconductor light emitting device 100 is disposed on the silver layer 530 applied to the surface of the substrate 500. There is no solder or resin between the silver layer 530 applied to the surface of the substrate 500 and the silver layer 140 applied to the surface of the semiconductor light emitting device 100. The substrate 500 is provided with predetermined circuit wiring on a substrate 510, and a silver layer 530 is applied on the outermost surface of the circuit wiring. For positioning the semiconductor light emitting element 100, a circuit wiring having the same shape as the outer shape of the semiconductor light emitting element 100 is formed, a circuit wiring having a substantially same shape slightly smaller than the outer shape of the semiconductor light emitting element 100 is formed, Circuit wirings whose apexes extend to the four corners of the semiconductor light emitting device 100 can be formed, and various shapes can be formed.

半導体発光素子100及び基体500に150℃〜900℃の温度を加え、半導体発光素子100と基体500とを接合する。半導体発光素子100及び基体500に加える温度は強固に接合できる200℃以上が好ましい。また半導体発光素子100が破壊されない温度であれば特に温度は構わないが、銀の融点以下の温度である900℃以下であればよく、400℃以下が好ましい。また半導体発光素子100やパッケージが耐えうる温度として350℃以下が特に好ましい。接合する工程は、大気中若しくは酸素雰囲気中で行うこともできる。接合に要する時間も長時間である方が好ましいが、特に限定されず、30分〜4時間程度あればよい。半導体発光素子100を基体500に実装した後、ワイヤー接続を行い、封止部材で被覆して半導体装置とすることができる。   A temperature of 150 ° C. to 900 ° C. is applied to the semiconductor light emitting device 100 and the substrate 500 to bond the semiconductor light emitting device 100 and the substrate 500. The temperature applied to the semiconductor light emitting device 100 and the substrate 500 is preferably 200 ° C. or higher so that it can be firmly bonded. The temperature is not particularly limited as long as the semiconductor light emitting device 100 is not destroyed, but may be 900 ° C. or lower, which is a temperature lower than the melting point of silver, and is preferably 400 ° C. or lower. Further, the temperature that the semiconductor light emitting device 100 and the package can withstand is particularly preferably 350 ° C. or lower. The bonding step can be performed in the air or in an oxygen atmosphere. Although it is preferable that the time required for bonding is also long, it is not particularly limited, and may be about 30 minutes to 4 hours. After mounting the semiconductor light emitting element 100 on the base body 500, wire connection is performed, and the semiconductor device can be formed by covering with a sealing member.

(第2の実施の形態に係る半導体装置)
第2の実施の形態に係る半導体装置の一例を、図面を用いて説明する。図2は第2の実施の形態に係る半導体発光素子の実装状態を示す概略断面図である。第1の実施の形態に係る半導体装置と、基体を除いて、ほぼ同一の構成を採るため、一部説明を省略することもある。
(Semiconductor device according to the second embodiment)
An example of a semiconductor device according to the second embodiment will be described with reference to the drawings. FIG. 2 is a schematic cross-sectional view showing a mounted state of the semiconductor light emitting device according to the second embodiment. Since the semiconductor device according to the first embodiment and the substrate are substantially the same except for the base, a part of the description may be omitted.

半導体装置は、基体600の表面に施された銀層640と、半導体発光素子200の表面に施された銀層240とが直接接合されている。   In the semiconductor device, a silver layer 640 applied to the surface of the substrate 600 and a silver layer 240 applied to the surface of the semiconductor light emitting element 200 are directly bonded.

半導体発光素子200は、透光性無機基板210と、光を放射する半導体層220と、半導体層220に設けられた電極230と、半導体層220が形成されている側と反対側に施されたバリア層260と、バリア層260の表面に施された下地層250と、下地層の表面に施された銀層240とを有する。半導体層220は、透光性無機基板210上にn型半導体層221、n型半導体層221の上にp型半導体層222を積層して有している。電極230は、n型半導体層221にはn型電極231を設け、p型半導体層222にはp型電極232を設けている。半導体発光素子200は、同一面側にn型電極231とp型電極232とを有するフリップチップ構造を採っている。半導体発光素子200の表面に施された銀層240は、1層だけでなく2層以上であってもよい。また、半導体発光素子200の表面に施された銀層240の膜厚は、例えば0.5μm〜10μm程度である。   The semiconductor light emitting device 200 was applied to the side opposite to the side on which the semiconductor layer 220 is formed, the translucent inorganic substrate 210, the semiconductor layer 220 that emits light, the electrode 230 provided on the semiconductor layer 220, and the semiconductor layer 220. It has a barrier layer 260, a base layer 250 applied to the surface of the barrier layer 260, and a silver layer 240 applied to the surface of the base layer. The semiconductor layer 220 includes an n-type semiconductor layer 221 stacked on a light-transmitting inorganic substrate 210 and a p-type semiconductor layer 222 stacked on the n-type semiconductor layer 221. In the electrode 230, an n-type electrode 231 is provided on the n-type semiconductor layer 221, and a p-type electrode 232 is provided on the p-type semiconductor layer 222. The semiconductor light emitting device 200 has a flip chip structure having an n-type electrode 231 and a p-type electrode 232 on the same surface side. The silver layer 240 applied to the surface of the semiconductor light emitting element 200 may be not only one layer but also two or more layers. The film thickness of the silver layer 240 applied to the surface of the semiconductor light emitting device 200 is, for example, about 0.5 μm to 10 μm.

基体600は基板610の表面にバリア層620を施している。バリア層620の表面に、下地層630が施されている。下地層630の表面に、銀層640が施されている。基板610は導電性でも絶縁性でもよい。基板610に用いられる導電性部材として、銅や鉄などのリードフレームが挙げられる。また、基板610の表面に施された銀層640の膜厚は、例えば0.5μm〜10μm程度である。   The base 600 has a barrier layer 620 on the surface of the substrate 610. A base layer 630 is provided on the surface of the barrier layer 620. A silver layer 640 is applied to the surface of the base layer 630. The substrate 610 may be conductive or insulating. Examples of the conductive member used for the substrate 610 include a lead frame such as copper or iron. The film thickness of the silver layer 640 applied to the surface of the substrate 610 is, for example, about 0.5 μm to 10 μm.

なお、この第2の実施形態において、半導体素子側と基体の両側にバリア層が備えられているが、半導体素子側にバリア層260を備え、基体側にはバリア層620を備えなく
てもよく、または、半導体素子側にバリア層260を備えず、基体側にバリア層620を備えてもよい。
In the second embodiment, barrier layers are provided on the semiconductor element side and both sides of the substrate. However, the barrier layer 260 may be provided on the semiconductor element side, and the barrier layer 620 may not be provided on the substrate side. Alternatively, the barrier layer 260 may not be provided on the semiconductor element side, and the barrier layer 620 may be provided on the substrate side.

(第3の実施の形態に係る半導体装置)
第3の実施の形態に係る半導体装置の一例を、図面を用いて説明する。図3は第3の実施の形態に係る半導体発光素子の実装状態を示す概略断面図である。第1の実施の形態に係る半導体装置と、基体を除いて、ほぼ同一の構成を採るため、一部説明を省略することもある。
(Semiconductor device according to the third embodiment)
An example of a semiconductor device according to the third embodiment will be described with reference to the drawings. FIG. 3 is a schematic cross-sectional view showing a mounted state of the semiconductor light emitting device according to the third embodiment. Since the semiconductor device according to the first embodiment and the substrate are substantially the same except for the base, a part of the description may be omitted.

半導体装置は、基体700の表面に施された銀層750と、半導体発光素子300の表面に施された銀層340とが直接接合されている。   In the semiconductor device, a silver layer 750 applied to the surface of the substrate 700 and a silver layer 340 applied to the surface of the semiconductor light emitting element 300 are directly bonded.

半導体発光素子300は、透光性無機基板310と、光を放射する半導体層320と、半導体層320に設けられた電極330と、半導体層320が形成されている側と反対側に施された密着層370と、密着層370の表面に施されたバリア層360と、バリア層360の表面に施された下地層350と、下地層350の表面に施された銀層340とを有する。半導体層320は、透光性無機基板310上にn型半導体層321、n型半導体層321の上にp型半導体層322を積層して有している。電極330は、n型半導体層321にはn型電極331を設け、p型半導体層322にはp型電極332を設けている。半導体発光素子300は、同一面側にn型電極331とp型電極332とを有するフリップチップ構造を採っている。半導体発光素子300の表面に施された銀層340は、1層だけでなく2層以上であってもよい。また、半導体発光素子300の表面に施された銀層340の膜厚は、例えば0.5μm〜10μm程度である。   The semiconductor light emitting device 300 was applied to the side opposite to the side where the semiconductor layer 320 is formed, the translucent inorganic substrate 310, the semiconductor layer 320 that emits light, the electrode 330 provided on the semiconductor layer 320 It has an adhesion layer 370, a barrier layer 360 applied to the surface of the adhesion layer 370, an underlayer 350 applied to the surface of the barrier layer 360, and a silver layer 340 applied to the surface of the underlayer 350. The semiconductor layer 320 includes an n-type semiconductor layer 321 stacked on a light-transmitting inorganic substrate 310 and a p-type semiconductor layer 322 stacked on the n-type semiconductor layer 321. In the electrode 330, an n-type electrode 331 is provided on the n-type semiconductor layer 321, and a p-type electrode 332 is provided on the p-type semiconductor layer 322. The semiconductor light emitting device 300 has a flip chip structure having an n-type electrode 331 and a p-type electrode 332 on the same surface side. The silver layer 340 applied to the surface of the semiconductor light emitting device 300 may be not only one layer but also two or more layers. The film thickness of the silver layer 340 applied to the surface of the semiconductor light emitting device 300 is, for example, about 0.5 μm to 10 μm.

基体700は基板710の表面に密着層720が施されている。密着層720の表面にバリア層730が施されている。バリア層730の表面に下地層740が施されている。下地層740の表面に銀層750が施されている。基板710は導電性でも絶縁性でもよい。基板710に用いられる導電性部材として、銅や鉄などのリードフレームが挙げられる。なお、下地層が、白金またはルテニウムから形成される場合、そのような下地層は、バリア層を兼ねることができる。密着層は、下地層と基体、またはバリア層と基体との接合強度を向上させるために設けることが好ましい。例えば、下地層やバリア層が、白金、金またはルテニウムから形成される場合、下地層と基体、またはバリア層と基体との間に密着層が配置されるのが好ましい。密着層は、チタンから形成されるのが好ましい。また、基板710の表面に施された銀層740の膜厚は、例えば0.5μm〜10μm程度である。   The base 700 has an adhesion layer 720 on the surface of the substrate 710. A barrier layer 730 is provided on the surface of the adhesion layer 720. A base layer 740 is provided on the surface of the barrier layer 730. A silver layer 750 is provided on the surface of the base layer 740. The substrate 710 may be conductive or insulating. Examples of the conductive member used for the substrate 710 include a lead frame such as copper or iron. Note that when the underlayer is formed of platinum or ruthenium, such an underlayer can also serve as a barrier layer. The adhesion layer is preferably provided in order to improve the bonding strength between the base layer and the substrate or between the barrier layer and the substrate. For example, when the underlayer or the barrier layer is formed of platinum, gold, or ruthenium, it is preferable that an adhesion layer is disposed between the underlayer and the base or between the barrier layer and the base. The adhesion layer is preferably formed from titanium. The film thickness of the silver layer 740 applied to the surface of the substrate 710 is, for example, about 0.5 μm to 10 μm.

なお、この第3の実施形態において、半導体素子側と基体の両側にバリア層と密着層とが備えられているが、半導体素子側にバリア層360と密着層370を備え、基体側にはバリア層730と密着層720を備えなくてもよく、または、半導体素子側にバリア層360と密着層370を備えず、基体側にバリア層730と密着層720を備えてもよい。さらに、半導体素子側にバリア層360を備え、基体側にはバリア層730と密着層720とを備える形態、または、半導体素子側にバリア層360と密着層370を備え、基体側にバリア層730を備える形態も、この形態の変形として含んでもよい。   In the third embodiment, a barrier layer and an adhesion layer are provided on the semiconductor element side and both sides of the substrate, but a barrier layer 360 and an adhesion layer 370 are provided on the semiconductor element side, and a barrier is provided on the substrate side. The layer 730 and the adhesion layer 720 may not be provided, or the barrier layer 360 and the adhesion layer 370 may not be provided on the semiconductor element side, and the barrier layer 730 and the adhesion layer 720 may be provided on the substrate side. Further, a barrier layer 360 is provided on the semiconductor element side and a barrier layer 730 and an adhesion layer 720 are provided on the substrate side, or a barrier layer 360 and an adhesion layer 370 are provided on the semiconductor element side, and the barrier layer 730 is provided on the substrate side. The form provided with may be included as a modification of this form.

(半導体素子)
半導体素子として、発光ダイオードやレーザダイオードなどの半導体発光素子の他、トランジスタやIC、LSI、ツェナーダイオード、コンデンサー、受光素子なども用いることができる。
(Semiconductor element)
In addition to semiconductor light emitting elements such as light emitting diodes and laser diodes, transistors, ICs, LSIs, Zener diodes, capacitors, light receiving elements, and the like can be used as the semiconductor elements.

半導体発光素子は、例えば、無機基板上に半導体層を積層したものである。無機基板と
しては、透光性を有するものが好ましい。透光性無機基板としてはサファイア、GaP、GaN、ITO、ZnO、無機ガラス、セラミックスなどから形成された基板を用いることができ、半導体層としては、GaAlN、ZnS、ZnSe、SiC、GaP、GaAlAs、AlN、InN、AlInGaP、InGaN、GaN、AlInGaN等の半導体を発光層として形成させたものが用いることができる。半導体の構造としては、MIS接合、PIN接合やPN接合を有したホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。半導体層の材料やその混晶度によって発光波長を紫外光から赤外光まで種々選択することができる。発光層は、量子効果が生ずる薄膜とした単一量子井戸構造や多重量子井戸構造としても良い。
The semiconductor light emitting element is, for example, a semiconductor layer laminated on an inorganic substrate. As the inorganic substrate, a substrate having translucency is preferable. A substrate formed of sapphire, GaP, GaN, ITO, ZnO, inorganic glass, ceramics, or the like can be used as the light-transmitting inorganic substrate, and GaAlN, ZnS, ZnSe, SiC, GaP, GaAlAs, or the like can be used as the semiconductor layer. A semiconductor in which a semiconductor such as AlN, InN, AlInGaP, InGaN, GaN, or AlInGaN is formed as a light emitting layer can be used. Examples of the semiconductor structure include a homo structure having a MIS junction, a PIN junction, and a PN junction, a hetero structure, and a double hetero structure. Various emission wavelengths can be selected from ultraviolet light to infrared light depending on the material of the semiconductor layer and the degree of mixed crystal. The light emitting layer may have a single quantum well structure or a multiple quantum well structure which is a thin film in which a quantum effect is generated.

屋外などの使用を考慮する場合、高輝度な半導体発光素子を形成可能な半導体層として窒化ガリウム系化合物半導体を用いることが好ましく、また、赤色ではガリウム・アルミニウム・砒素系の半導体層やアルミニウム・インジュウム・ガリウム・燐系の半導体層を用いることが好ましいが、用途によって種々利用することもできる。   When considering use in the outdoors, it is preferable to use a gallium nitride compound semiconductor as a semiconductor layer capable of forming a high-luminance semiconductor light-emitting element. In red, a gallium / aluminum / arsenic semiconductor layer or aluminum / indium is used. Although it is preferable to use a gallium / phosphorus-based semiconductor layer, various layers may be used depending on the application.

半導体層に窒化ガリウム系化合物半導体を使用した場合、透光性無機基板にはサファイア、スピネル、SiC、Si、ZnOやGaN等の材料を用いることができる。結晶性の良い窒化ガリウムを量産性良く形成させるためには透光性無機基板にサファイアを用いることが好ましい。半導体発光素子をフェイスダウンで用いる場合、透光性無機基板は透光性が高いことを要する。   When a gallium nitride compound semiconductor is used for the semiconductor layer, a material such as sapphire, spinel, SiC, Si, ZnO, or GaN can be used for the light-transmitting inorganic substrate. In order to form gallium nitride with good crystallinity with high productivity, it is preferable to use sapphire for the light-transmitting inorganic substrate. When the semiconductor light emitting device is used face down, the light transmitting inorganic substrate needs to have high light transmitting properties.

電極は光を遮らない材質が好ましいが、光を遮る材質も使用することができる。同一面側にn型電極とp型電極とを有する半導体発光素子の場合、p型電極が半導体層の広範囲を占めるように施されていることが好ましい。   The electrode is preferably made of a material that does not block light, but a material that blocks light can also be used. In the case of a semiconductor light emitting device having an n-type electrode and a p-type electrode on the same surface side, the p-type electrode is preferably applied so as to occupy a wide area of the semiconductor layer.

透光性のp型電極は、膜厚が150μm以下の薄膜で形成されていてもよい。また、p型電極は金属以外のITO、ZnOから形成されてもよい。ここで透光性のp型電極の代わりに、メッシュ状電極などの複数の光取り出し用開口部を備えた電極形態としてもよい。   The translucent p-type electrode may be formed of a thin film having a thickness of 150 μm or less. The p-type electrode may be formed of ITO or ZnO other than metal. Here, instead of the translucent p-type electrode, an electrode having a plurality of light extraction openings such as a mesh electrode may be used.

電極の形状は、直線状以外に、曲線状、ひげ状、櫛状、格子状、枝状、鉤状、網目状等でもよい。p型電極の総面積に比例して遮光効果が増大するので、遮光効果が発光増強効果を上回らないように延長導電部の線幅および長さを設計することが好ましい。p型電極はAu、Au―Sn等の金属や、金属以外のITO、ZnOから形成されてもよい。また透光性のp型電極の代わりに、メッシュ状電極などの複数の光取り出し用開口部を備えた電極形態としてもよい。半導体発光素子のサイズは任意に決めてよい。   The shape of the electrode may be a curved shape, a whisker shape, a comb shape, a lattice shape, a branch shape, a saddle shape, a mesh shape, or the like in addition to the linear shape. Since the light shielding effect increases in proportion to the total area of the p-type electrode, it is preferable to design the line width and length of the extended conductive portion so that the light shielding effect does not exceed the light emission enhancing effect. The p-type electrode may be formed of a metal such as Au or Au—Sn, ITO other than the metal, or ZnO. Moreover, it is good also as an electrode form provided with several opening part for light extractions, such as a mesh electrode, instead of a translucent p-type electrode. The size of the semiconductor light emitting element may be arbitrarily determined.

(基体)
基体は、基板の表面に銀層を施している。基板としては、酸化アルミニウム、窒化アルミニウム、酸化ジルコニウム、窒化ジルコニウム、酸化チタン、窒化チタンまたはこれらの混合物を含むセラミック基板、Cu、Fe、Ni、Cr、Al、Ag、Au、Tiまたはこれらの合金を含む金属基板、リードフレーム、ガラスエポキシ基板、BTレジン基板、ガラス基板、樹脂基板、紙等を用いることができる。リードフレームとしては、例えば、銅、鉄、ニッケル、クロム、アルミニウム、銀、金、チタン又はそれらの合金より形成される金属フレ−ムが挙げられ、銅、鉄又はそれらの合金より形成される金属フレームが好ましい。リードフレームとしては、放熱性が必要な半導体装置では銅合金、半導体素子との接合信頼性が必要な半導体装置では鉄合金であるのがより好ましい。
(Substrate)
The substrate has a silver layer on the surface of the substrate. As the substrate, a ceramic substrate containing aluminum oxide, aluminum nitride, zirconium oxide, zirconium nitride, titanium oxide, titanium nitride or a mixture thereof, Cu, Fe, Ni, Cr, Al, Ag, Au, Ti or an alloy thereof is used. A metal substrate, a lead frame, a glass epoxy substrate, a BT resin substrate, a glass substrate, a resin substrate, paper, or the like can be used. Examples of the lead frame include metal frames formed from copper, iron, nickel, chromium, aluminum, silver, gold, titanium, or alloys thereof, and metals formed from copper, iron, or alloys thereof. A frame is preferred. The lead frame is more preferably a copper alloy in a semiconductor device that requires heat dissipation, and an iron alloy in a semiconductor device that requires bonding reliability with a semiconductor element.

配線基板又はリードフレームは、その表面が銀、酸化銀、銀合金、銀合金の酸化物、Pt、Pt合金、Sn、Sn合金、金、金合金、Cu、Cu合金、Rh、Rh合金等により
被覆されていてもよく、半導体素子がマウントされる部位の最表面が銀層で被覆されている。これらの被覆は、メッキ、蒸着、スパッタ、印刷、塗布等により行うことができる。
The surface of the wiring board or lead frame is made of silver, silver oxide, silver alloy, silver alloy oxide, Pt, Pt alloy, Sn, Sn alloy, gold, gold alloy, Cu, Cu alloy, Rh, Rh alloy, etc. It may be covered, and the outermost surface of the part where the semiconductor element is mounted is covered with a silver layer. These coatings can be performed by plating, vapor deposition, sputtering, printing, coating, or the like.

基体として、樹脂を用いたパッケージも使用することができる。パッケージとしてはリードが一体成型されているものの他、パッケージを成型した後にメッキなどにより回路配線を設けたものであってよい。パッケージは、カップ形状や平板形状など種々の形態を採ることができる。パッケージを構成する樹脂としては、耐光性、耐熱性に優れた電気絶縁性のものが好適に用いられ、例えばポリフタルアミドなどの熱可塑性樹脂や、エポキシ樹脂などの熱硬化性樹脂、ガラスエポキシ、セラミックスなどを用いることができる。また、半導体発光素子からの光を効率よく反射させるためにこれらの樹脂に酸化チタンなどの白色顔料などを混合させることができる。パッケージの成形法としては、リードを予め金型内に設置して行うインサート成形、射出成形、押出成形、トランスファ成型などを用いることができる。   A package using a resin can also be used as the substrate. The package may be one in which leads are integrally molded, or one in which circuit wiring is provided by plating after the package is molded. The package can take various forms such as a cup shape and a flat plate shape. As the resin constituting the package, an electrically insulating material having excellent light resistance and heat resistance is suitably used. For example, a thermoplastic resin such as polyphthalamide, a thermosetting resin such as an epoxy resin, a glass epoxy, Ceramics or the like can be used. Moreover, in order to reflect the light from a semiconductor light emitting element efficiently, white pigments, such as a titanium oxide, can be mixed with these resins. As a molding method of the package, insert molding, injection molding, extrusion molding, transfer molding, or the like performed by previously setting the leads in a mold can be used.

(有機溶剤)
有機溶剤は、常温領域で半導体素子を固定でき、加熱接合後に残渣が残れなければ何でもよい。有機溶剤の沸点は100℃〜300℃であることが好ましく、接合時の加熱温度に合わせ種々選択することができる。たとえば炭素原子2〜10個(20個)を有するアルキル基と水酸基1〜3個とを有する低級アルコールから高級アルコール(例えばn-ブタノール、i-ブタノール、sec-ブタノール、t-ブタノール、n−ペンタノール、i−ペンタノール、sec−ペンタノール、t−ペンタノール、2−メチルブタノール、n−ヘキサノール、1−メチルペンタノール、2−メチルペンタノール、3−メチルペンタノール、4−メチルペンタノール、1−エチルブタノール、2−エチルブタノール、1,1−ジメチルブタノール、2,2−ジメチルブタノール、3,3−ジメチルブタノール、および1−エチル−1−メチルプロパノールなどの低級アルコールから、ノナノール、デカノールなどの高級アルコール);2−エチル−1,3−ヘキサンジオール、グリセリン、エチレングリコール、ジエチレングリコール、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノエチルエーテル、トリエチレングリコール;炭素原子8〜20個を有する炭化水素溶媒や脂肪族溶媒(例えば、n-ヘプタン、n-オクタン、n-ノナン、n-デカン、n-テトラデカンなど);カルボキシル基、アルコキシル基、を有する溶媒(例えば、酢酸イソペンチル、酢酸2−エチルヘキシル、プロピオン酸エチルなど);芳香族溶媒(例えば、トルエン、キシレン、アニソール、フェノール、アニリン、モノクロロベンゼン、ジクロロベンゼンなど);ジメチルスルホキシド(DMSO)、N,N−ジメチルホルムアミド(DMF)などの中より少なくとも一つを含むことができる。
(Organic solvent)
The organic solvent may be anything as long as it can fix the semiconductor element in the normal temperature region and no residue remains after heat bonding. The boiling point of the organic solvent is preferably 100 ° C. to 300 ° C., and can be variously selected according to the heating temperature at the time of joining. For example, a lower alcohol having 2 to 10 (20) carbon atoms and 1 to 3 hydroxyl groups to a higher alcohol (for example, n-butanol, i-butanol, sec-butanol, t-butanol, n-pen) Tanol, i-pentanol, sec-pentanol, t-pentanol, 2-methylbutanol, n-hexanol, 1-methylpentanol, 2-methylpentanol, 3-methylpentanol, 4-methylpentanol, From lower alcohols such as 1-ethylbutanol, 2-ethylbutanol, 1,1-dimethylbutanol, 2,2-dimethylbutanol, 3,3-dimethylbutanol, and 1-ethyl-1-methylpropanol, nonanol, decanol, etc. Higher ethyl alcohol); 2-ethyl-1,3-hexanediol, Lysine, ethylene glycol, diethylene glycol, diethylene glycol monobutyl ether, diethylene glycol monoethyl ether, triethylene glycol; hydrocarbon solvents and aliphatic solvents having 8 to 20 carbon atoms (for example, n-heptane, n-octane, n-nonane, n-decane, n-tetradecane, etc.); carboxyl group, alkoxyl group-containing solvent (eg, isopentyl acetate, 2-ethylhexyl acetate, ethyl propionate, etc.); aromatic solvent (eg, toluene, xylene, anisole, phenol, Aniline, monochlorobenzene, dichlorobenzene, etc.); dimethyl sulfoxide (DMSO), N, N-dimethylformamide (DMF) and the like.

(封止部材)
基体に実装された半導体素子を外力、埃などから保護するため、半導体装置には封止部材を用いてもよい。封止部材により、半導体発光素子からの光を効率よく外部に透過させることもできる。封止部材に使用される樹脂は、例えば、エポキシ系、フェノール系、アクリル系、ポリイミド系、シリコーン系、ウレタン系、熱可塑性系等が挙げられる。中でもシリコーン系が耐熱耐光性に優れ長寿命な半導体装置を作製できるため好ましい。気密カバー又は非気密カバーとしては無機ガラス、ポリアクリル樹脂、ポリカーボネート樹脂、ポリオレフィン樹脂、ポリノルボルネン樹脂等により形成されたカバーが挙げられる。中でも無機ガラスが耐熱耐光性に優れ長寿命な半導体装置を作製できるため好ましい。
(Sealing member)
In order to protect the semiconductor element mounted on the substrate from external force, dust, and the like, a sealing member may be used in the semiconductor device. The light from the semiconductor light emitting element can be efficiently transmitted to the outside by the sealing member. Examples of the resin used for the sealing member include epoxy, phenolic, acrylic, polyimide, silicone, urethane, and thermoplastic. Among these, a silicone type is preferable because a semiconductor device having excellent heat and light resistance and a long life can be manufactured. Examples of the hermetic cover or the non-hermetic cover include a cover formed of inorganic glass, polyacrylic resin, polycarbonate resin, polyolefin resin, polynorbornene resin, or the like. Among these, inorganic glass is preferable because it can manufacture a semiconductor device having excellent heat and light resistance and a long lifetime.

(その他)
封止部材は、蛍光物質及びフィラー及び光拡散部材などを含有してもよい。蛍光物質としては、半導体発光素子からの光を吸収し、この光とは異なる波長の蛍光を発するものであればよく、Eu、Ce等のランタノイド系元素で主に賦活される窒化物系蛍光体または酸窒化物系蛍光体、Eu等のランタノイド系、Mn等の遷移金属系の元素により主に付活
されるアルカリ土類ハロゲンアパタイト蛍光体、アルカリ土類金属ホウ酸ハロゲン蛍光体、アルカリ土類金属アルミン酸塩蛍光体、アルカリ土類ケイ酸塩蛍光体、アルカリ土類硫化物蛍光体、アルカリ土類チオガレート蛍光体、アルカリ土類窒化ケイ素蛍光体、ゲルマン酸塩蛍光体、Ce等のランタノイド系元素で主に付活される希土類アルミン酸塩蛍光体、希土類ケイ酸塩蛍光体、又はEu等のランタノイド系元素で主に賦活される有機及び無機錯体等から選ばれる少なくとも1以上であることが好ましい。蛍光物質としては、(Y,Gd)3(Al,Ga)512:Ce、(Ca,Sr,Ba)2SiO4:Eu、(Ca,Sr)2Si58:Eu、CaAlSiN3:Euなどがより好ましい。
(Other)
The sealing member may contain a fluorescent material, a filler, a light diffusing member, and the like. As the fluorescent material, any nitride fluorescent material that absorbs light from a semiconductor light emitting element and emits fluorescent light having a wavelength different from that of the light can be used, and is mainly activated by a lanthanoid element such as Eu or Ce. Or an oxynitride phosphor, an lanthanoid such as Eu, an alkaline earth halogen apatite phosphor activated mainly by a transition metal element such as Mn, an alkaline earth metal borate phosphor, an alkaline earth Lanthanoids such as metal aluminate phosphor, alkaline earth silicate phosphor, alkaline earth sulfide phosphor, alkaline earth thiogallate phosphor, alkaline earth silicon nitride phosphor, germanate phosphor, Ce Selected from rare earth aluminate phosphors activated mainly by elements, rare earth silicate phosphors, organic and inorganic complexes mainly activated by lanthanoid elements such as Eu It is preferred that at least 1 or more. Examples of fluorescent materials include (Y, Gd) 3 (Al, Ga) 5 O 12 : Ce, (Ca, Sr, Ba) 2 SiO 4 : Eu, (Ca, Sr) 2 Si 5 N 8 : Eu, CaAlSiN 3. : Eu and the like are more preferable.

フィラーとしては、アルミナ、シリカ、酸化スズ、酸化亜鉛、酸化チタン、酸化マグネシウム、窒化ケイ素、窒化ホウ素、窒化アルミニウム、チタン酸カリウム、マイカ、ケイ酸カルシウム、硫酸マグネシウム、硫酸バリウム、ホウ酸アルミニウム、ガラスフレークならびに繊維を用いることができる。また応力緩和のために、フィラーとして、シリコーンゴム粒子、シリコーンエラストマー粒子を用いることができる。光線透過率はフィラー粒径の影響が大きく平均粒径5μm以上が好ましいが、ナノ粒子も使用することができる。これにより封止部材の透光性や光分散性を大幅に向上させることができる。   Fillers include alumina, silica, tin oxide, zinc oxide, titanium oxide, magnesium oxide, silicon nitride, boron nitride, aluminum nitride, potassium titanate, mica, calcium silicate, magnesium sulfate, barium sulfate, aluminum borate, glass Flakes as well as fibers can be used. In order to relieve stress, silicone rubber particles and silicone elastomer particles can be used as fillers. The light transmittance is greatly influenced by the filler particle size, and an average particle size of 5 μm or more is preferable, but nanoparticles can also be used. Thereby, the translucency and light dispersibility of a sealing member can be improved significantly.

光拡散部材としては、アルミナ、シリカ、酸化スズ、酸化亜鉛、酸化チタン、酸化マグネシウム、窒化ケイ素、窒化ホウ素、窒化アルミニウム、チタン酸カリウム、マイカ、ケイ酸カルシウム、硫酸マグネシウム、硫酸バリウム、ホウ酸アルミニウム、ガラスフレークならびに繊維を用いることができる。また光拡散部材としては、エポキシ樹脂、シリコーン樹脂、ベンゾグアナニン樹脂、メラミン樹脂の熱硬化性樹脂の粒子を用いることができる。光拡散性能はフィラー粒径の影響が大きく0.1μm〜5μmの範囲が好ましい。これにより少量の光拡散部材で光拡散が可能となる。   Light diffusion members include alumina, silica, tin oxide, zinc oxide, titanium oxide, magnesium oxide, silicon nitride, boron nitride, aluminum nitride, potassium titanate, mica, calcium silicate, magnesium sulfate, barium sulfate, aluminum borate Glass flakes as well as fibers can be used. As the light diffusing member, particles of thermosetting resin such as epoxy resin, silicone resin, benzoguanine resin, and melamine resin can be used. The light diffusion performance is greatly affected by the filler particle size and is preferably in the range of 0.1 to 5 μm. Accordingly, light diffusion can be performed with a small amount of light diffusion member.

また蛍光物質及びフィラー、光拡散部材は半導体素子の表面上へ印刷、ポッティング、電着、スタンピングによりコーティングすることもできる。その上面へ封止部材を被覆することができる。これにより封止部材がレンズ形状を有する場合に光学設計が容易となり高品位な半導体装置を得ることができる。   The fluorescent material, filler, and light diffusing member can be coated on the surface of the semiconductor element by printing, potting, electrodeposition, or stamping. The sealing member can be coated on the upper surface. Thereby, when the sealing member has a lens shape, the optical design is facilitated, and a high-quality semiconductor device can be obtained.

<実施例>
以下、実施例を用いて本発明に係る半導体装置及びその製造方法を説明する。実施例1〜15に係る半導体装置は、第1の実施の形態に係る半導体装置と重複するため、説明を省略する部分もある。
<Example>
Hereinafter, a semiconductor device and a method for manufacturing the same according to the present invention will be described using embodiments. Since the semiconductor device according to Examples 1 to 15 overlaps with the semiconductor device according to the first embodiment, there is a part where the description is omitted.

半導体発光素子100として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板110と、透光性無機基板110の上面に積層されたInGaNの半導体層120と、透光性無機基板110の下面にみ0.03μmでスパッタにより形成されたチタン層(下地層)150と、チタン層150の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層140とを用いた。基体500として、25mm×10mm×厚み1mmのガラス基板510と、ガラス基板510の上面に厚み0.1μmでスパッタにより形成されたチタン層(下地層)520と、チタン層520の上面にスパッタレート312.4Å/分にて厚み1μmでスパッタにより形成さ
れた銀層530とを用いた。
As the semiconductor light emitting device 100, a light-transmitting inorganic substrate 110 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 120 stacked on the top surface of the light-transmitting inorganic substrate 110, and a light-transmitting inorganic substrate A titanium layer (underlying layer) 150 formed on the lower surface of 110 by sputtering at 0.03 μm; and a silver layer 140 formed by sputtering on the lower surface of titanium layer 150 at a sputtering rate of 296.1 Å / min and a thickness of 2 μm. Was used. As the substrate 500, a glass substrate 510 of 25 mm × 10 mm × thickness 1 mm, a titanium layer (underlayer) 520 formed by sputtering on the upper surface of the glass substrate 510 with a thickness of 0.1 μm, and a sputtering rate 312 on the upper surface of the titanium layer 520 A silver layer 530 formed by sputtering at a thickness of 1 μm at a rate of 4 mm / min was used.

基体500の銀層530上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子100の銀層140が直接接触するように載置した。半導体発光素子100を載置後、基体500を、大気雰囲気中、約220℃で約1時間加熱し接合を行った。これにより半導体発光素子100を基体500に直接接合することができた。   The organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 530 of the substrate 500, and placed thereon so that the silver layer 140 of the semiconductor light emitting device 100 was in direct contact therewith. After mounting the semiconductor light emitting device 100, the base body 500 was heated and bonded at about 220 ° C. for about 1 hour in an air atmosphere. As a result, the semiconductor light emitting device 100 could be directly bonded to the substrate 500.

半導体発光素子100として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板110と、透光性無機基板110の上面に積層されたInGaNの半導体層120と、透光性無機基板110の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)150と、チタン層150の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層140とを用いた。基体500として、25mm×10mm×厚み1mmのガラス基板510と、ガラス基板510の上面に厚み0.1μmでスパッタにより形成されたチタン層(下地層)520と、チタン層520の上面にスパッタレート114.4Å/分にて厚み1μmでスパッタにより形成された銀層530とを用いた。   As the semiconductor light emitting device 100, a light-transmitting inorganic substrate 110 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 120 stacked on the top surface of the light-transmitting inorganic substrate 110, and a light-transmitting inorganic substrate A titanium layer (underlayer) 150 formed by sputtering on the lower surface of 110 with a thickness of 0.03 μm; and a silver layer 140 formed by sputtering on the lower surface of the titanium layer 150 with a thickness of 2 μm at a sputtering rate of 296.1 ./min. Was used. As the substrate 500, a glass substrate 510 of 25 mm × 10 mm × thickness 1 mm, a titanium layer (underlayer) 520 formed by sputtering on the upper surface of the glass substrate 510 with a thickness of 0.1 μm, and a sputtering rate 114 on the upper surface of the titanium layer 520 A silver layer 530 formed by sputtering at a thickness of 1 μm at a rate of 4 mm / min was used.

基体500の銀層530上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子100の銀層140が直接接触するように載置した。半導体発光素子100を載置後、基体500を、大気雰囲気中、約220℃で約1時間加熱し接合を行った。これにより半導体発光素子100を基体500に直接接合することができた。   The organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 530 of the substrate 500, and placed thereon so that the silver layer 140 of the semiconductor light emitting device 100 was in direct contact therewith. After mounting the semiconductor light emitting device 100, the base body 500 was heated and bonded at about 220 ° C. for about 1 hour in an air atmosphere. As a result, the semiconductor light emitting device 100 could be directly bonded to the substrate 500.

半導体発光素子100として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板110と、透光性無機基板110の上面に積層されたInGaNの半導体層120と、透光性無機基板110の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)150と、チタン層150の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層140とを用いた。基体500として、25mm×10mm×厚み1mmのガラス基板510と、ガラス基板510の上面に厚み0.1μmでスパッタにより形成されたチタン層(下地層)520と、チタン層520の上面にスパッタレート52.8Å/分にて厚み1μmでスパッタにより形成さ
れた銀層530とを用いた。
As the semiconductor light emitting device 100, a light-transmitting inorganic substrate 110 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 120 stacked on the top surface of the light-transmitting inorganic substrate 110, and a light-transmitting inorganic substrate A titanium layer (underlayer) 150 formed by sputtering on the lower surface of 110 with a thickness of 0.03 μm; and a silver layer 140 formed by sputtering on the lower surface of the titanium layer 150 with a thickness of 2 μm at a sputtering rate of 296.1 ./min. Was used. As a base 500, a glass substrate 510 of 25 mm × 10 mm × thickness 1 mm, a titanium layer (underlayer) 520 formed by sputtering on the upper surface of the glass substrate 510 with a thickness of 0.1 μm, and a sputtering rate 52 on the upper surface of the titanium layer 520 And a silver layer 530 formed by sputtering at a thickness of 1 μm at a rate of 8 mm / min.

基体500の銀層530上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子100の銀層140が直接接触するように載置した。半導体発光素子100を載置後、基体500を、大気雰囲気中、約220℃で約1時間加熱し接合を行った。これにより半導体発光素子100を基体500に直接接合することができた。   The organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 530 of the substrate 500, and placed thereon so that the silver layer 140 of the semiconductor light emitting device 100 was in direct contact therewith. After mounting the semiconductor light emitting device 100, the base body 500 was heated and bonded at about 220 ° C. for about 1 hour in an air atmosphere. As a result, the semiconductor light emitting device 100 could be directly bonded to the substrate 500.

半導体発光素子100として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板110と、透光性無機基板110の上面に積層されたInGaNの半導体層120と、透光性無機基板120の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)150と、チタン層150の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層140とを用いた。基体500として、25mm×10mm×厚み1mmのガラス基板510と、ガラス基板510の上面に厚み0.1μmでスパッタにより形成されたチタン層(下地層)520と、チタン層520の上面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層530とを用いた。   As the semiconductor light emitting device 100, a light-transmitting inorganic substrate 110 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 120 stacked on the top surface of the light-transmitting inorganic substrate 110, and a light-transmitting inorganic substrate A titanium layer (underlayer) 150 formed by sputtering on the lower surface of 120 with a thickness of 0.03 μm; and a silver layer 140 formed by sputtering with a thickness of 2 μm on the lower surface of the titanium layer 150 at a sputtering rate of 296.1 Å / min. Was used. As the substrate 500, a glass substrate 510 of 25 mm × 10 mm × 1 mm thickness, a titanium layer (underlayer) 520 formed by sputtering on the upper surface of the glass substrate 510 with a thickness of 0.1 μm, and a sputtering rate 296 on the upper surface of the titanium layer 520 A silver layer 530 formed by sputtering at a thickness of 2 μm at a rate of 1 kg / min was used.

基体500の銀層530上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子100の銀層140が直接接触するように載置した。半導体発光素子100を載置後、基体500を、大気雰囲気中、約220℃で約2時間加熱し接合を行った。これにより半導体発光素子100を基体500に直接接合することができた。   The organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 530 of the substrate 500, and placed thereon so that the silver layer 140 of the semiconductor light emitting device 100 was in direct contact therewith. After mounting the semiconductor light emitting device 100, the base body 500 was heated and bonded at about 220 ° C. for about 2 hours in an air atmosphere. As a result, the semiconductor light emitting device 100 could be directly bonded to the substrate 500.

半導体発光素子300として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板310と、透光性無機基板310の上面に積層されたInGaNの半導体層320と、透光性無機基板320の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)350と、チタン層350の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層340とを用いた。基体700として、25mm×10mm×厚み1mmのガラス基板710と、ガラス基板710の上面に厚み0.1μmでスパッタにより形成されたチタン層(密着層)720と、チタン層720の上面に厚み0.2μmでスパッタにより形成された白金層(バリア兼下地層)740と、白金層740の上面にスパッタレート296.1Å/分にて厚み2μmでスパ
ッタにより形成された銀層750とを用いた。
As the semiconductor light emitting element 300, a light-transmitting inorganic substrate 310 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 320 stacked on the top surface of the light-transmitting inorganic substrate 310, and a light-transmitting inorganic substrate A titanium layer (underlayer) 350 formed by sputtering on the lower surface of 320 with a thickness of 0.03 μm; and a silver layer 340 formed by sputtering on the lower surface of the titanium layer 350 with a thickness of 2 μm at a sputtering rate of 296.1 ./min; Was used. As the substrate 700, a glass substrate 710 having a size of 25 mm × 10 mm × thickness 1 mm, a titanium layer (adhesion layer) 720 formed by sputtering on the upper surface of the glass substrate 710 with a thickness of 0.1 μm, and a thickness of 0. A platinum layer (barrier / underlayer) 740 formed by sputtering at 2 μm and a silver layer 750 formed by sputtering at a sputtering rate of 296.1 Å / min and a thickness of 2 μm on the upper surface of the platinum layer 740 were used.

基体700の銀層750上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子300の銀層340が直接接触するように載置した。半導体発光素子300を載置後、基体700を、大気雰囲気中、約220℃で約2時間加熱し接合を行った。これにより半導体発光素子300を基体700に直接接合することができた。   An organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 750 of the substrate 700, and placed thereon so that the silver layer 340 of the semiconductor light emitting device 300 was in direct contact therewith. After mounting the semiconductor light emitting device 300, the base body 700 was heated and bonded at about 220 ° C. for about 2 hours in an air atmosphere. As a result, the semiconductor light emitting device 300 could be directly bonded to the substrate 700.

半導体発光素子300として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板310と、透光性無機基板310の上面に積層されたInGaNの半導体層320と、透光性無機基板310の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)350と、チタン層350の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層340とを用いた。基体700として、25mm×10mm×厚み1mmのガラス基板710と、ガラス基板710の上面に厚み0.1μmでスパッタにより形成されたチタン層(密着層)720と、チタン層720の上面に厚み0.2μmでスパッタにより形成された白金層(バリア層)730と、白金層730の上面に厚み0.2μmでスパッタにより形成された金層(下地層)740と、金層740の上面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層750とを用いた。   As the semiconductor light emitting element 300, a light-transmitting inorganic substrate 310 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 320 stacked on the top surface of the light-transmitting inorganic substrate 310, and a light-transmitting inorganic substrate A titanium layer (underlayer) 350 formed by sputtering on the lower surface of 310 with a thickness of 0.03 μm; and a silver layer 340 formed by sputtering on the lower surface of titanium layer 350 with a thickness of 2 μm at a sputtering rate of 296.1 Å / min; Was used. As the substrate 700, a glass substrate 710 having a size of 25 mm × 10 mm × thickness 1 mm, a titanium layer (adhesion layer) 720 formed by sputtering on the upper surface of the glass substrate 710 with a thickness of 0.1 μm, and a thickness of 0. A platinum layer (barrier layer) 730 formed by sputtering at 2 μm, a gold layer (underlayer) 740 formed by sputtering at a thickness of 0.2 μm on the upper surface of the platinum layer 730, and a sputtering rate 296 on the upper surface of the gold layer 740. A silver layer 750 formed by sputtering at a thickness of 2 μm at a rate of 1 kg / min was used.

基体700の銀層750上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子300の銀層340が直接接触するように載置した。半導体発光素子300を載置後、基体700を、大気雰囲気中、約220℃で約2時間加熱し接合を行った。これにより半導体発光素子300を基体700に直接接合することができた。   An organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 750 of the substrate 700, and placed thereon so that the silver layer 340 of the semiconductor light emitting device 300 was in direct contact therewith. After mounting the semiconductor light emitting device 300, the base body 700 was heated and bonded at about 220 ° C. for about 2 hours in an air atmosphere. As a result, the semiconductor light emitting device 300 could be directly bonded to the substrate 700.

半導体発光素子100として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板110と、透光性無機基板110の上面に積層されたInGaNの半導体層120と、透光性無機基板120の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)150と、チタン層150の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層140とを用いた。基体500として、25mm×10mm×厚み1mmのガラス基板510と、ガラス基板510の上面に厚み0.1μmでスパッタにより形成されたチタン層(下地層)520と、チタン層520の上面にスパッタレート296.1Å/分にて厚み5μmでスパッタにより形成された銀層530とを用いた。   As the semiconductor light emitting device 100, a light-transmitting inorganic substrate 110 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 120 stacked on the top surface of the light-transmitting inorganic substrate 110, and a light-transmitting inorganic substrate A titanium layer (underlayer) 150 formed by sputtering on the lower surface of 120 with a thickness of 0.03 μm; and a silver layer 140 formed by sputtering with a thickness of 2 μm on the lower surface of the titanium layer 150 at a sputtering rate of 296.1 Å / min. Was used. As the substrate 500, a glass substrate 510 of 25 mm × 10 mm × 1 mm thickness, a titanium layer (underlayer) 520 formed by sputtering on the upper surface of the glass substrate 510 with a thickness of 0.1 μm, and a sputtering rate 296 on the upper surface of the titanium layer 520 A silver layer 530 formed by sputtering at a thickness of 5 μm at a rate of 1 kg / min was used.

基体500の銀層530上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子100の銀層530が直接接触するように載置した。半導体発光素子100を載置後、基体500を、大気雰囲気中、約200℃で約2時間加熱し接合を行った。これにより半導体発光素子100を基体500に直接接合することができた。   The organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 530 of the substrate 500, and placed thereon so that the silver layer 530 of the semiconductor light emitting device 100 was in direct contact therewith. After mounting the semiconductor light emitting device 100, the base body 500 was heated and bonded at about 200 ° C. for about 2 hours in an air atmosphere. As a result, the semiconductor light emitting device 100 could be directly bonded to the substrate 500.

半導体発光素子100として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板110と、透光性無機基板110の上面に積層されたInGaNの半導体層120と、透光性無機基板120の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)150と、チタン層150の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層140とを用いた。基体500として、25mm×10mm×厚み1mmのガラス基板510と、ガラス基板510の上面に厚み0.1μmでスパッタにより形成されたチタン層(下地層)520と、チタン層520の上面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層530とを用いた。   As the semiconductor light emitting device 100, a light-transmitting inorganic substrate 110 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 120 stacked on the top surface of the light-transmitting inorganic substrate 110, and a light-transmitting inorganic substrate A titanium layer (underlayer) 150 formed by sputtering on the lower surface of 120 with a thickness of 0.03 μm; and a silver layer 140 formed by sputtering with a thickness of 2 μm on the lower surface of the titanium layer 150 at a sputtering rate of 296.1 Å / min. Was used. As the substrate 500, a glass substrate 510 of 25 mm × 10 mm × 1 mm thickness, a titanium layer (underlayer) 520 formed by sputtering on the upper surface of the glass substrate 510 with a thickness of 0.1 μm, and a sputtering rate 296 on the upper surface of the titanium layer 520 A silver layer 530 formed by sputtering at a thickness of 2 μm at a rate of 1 kg / min was used.

基体500の銀層530上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子100の銀層140が直接接触するように載置した。半導体発光素子100を載置後、基体500を、大気雰囲気中、約200℃で約2時間加熱し接合を行った。これにより半導体発光素子100を基体500に直接接合することができた。   The organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 530 of the substrate 500, and placed thereon so that the silver layer 140 of the semiconductor light emitting device 100 was in direct contact therewith. After mounting the semiconductor light emitting device 100, the base body 500 was heated and bonded at about 200 ° C. for about 2 hours in an air atmosphere. As a result, the semiconductor light emitting device 100 could be directly bonded to the substrate 500.

半導体発光素子100として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板110と、透光性無機基板110の上面に積層されたInGaNの半導体層120と、透光性無機基板120の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)150と、チタン層150の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層140と、を用いる。基体500として、25mm×10mm×厚み1mmのガラス基板510と、ガラス基板510の上面に厚み0.1μmでスパッタにより形成されたチタン層(下地層)520と、チタン層520の上面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形
成された銀層530とを用いた。
As the semiconductor light emitting device 100, a light-transmitting inorganic substrate 110 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 120 stacked on the top surface of the light-transmitting inorganic substrate 110, and a light-transmitting inorganic substrate A titanium layer (underlayer) 150 formed by sputtering on the lower surface of 120 with a thickness of 0.03 μm; and a silver layer 140 formed by sputtering with a thickness of 2 μm on the lower surface of the titanium layer 150 at a sputtering rate of 296.1 Å / min. Is used. As the substrate 500, a glass substrate 510 of 25 mm × 10 mm × 1 mm thickness, a titanium layer (underlayer) 520 formed by sputtering on the upper surface of the glass substrate 510 with a thickness of 0.1 μm, and a sputtering rate 296 on the upper surface of the titanium layer 520 A silver layer 530 formed by sputtering at a thickness of 2 μm at a rate of 1 mm / min was used.

基体500の銀層530上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子100の銀層140が直接接触するように載置した。半導体発光素子100を載置後、基体500を、大気雰囲気中、約240℃で約2時間加熱し接合を行った。これにより半導体発光素子100を基体500に直接接合することができた。   The organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 530 of the substrate 500, and placed thereon so that the silver layer 140 of the semiconductor light emitting device 100 was in direct contact therewith. After mounting the semiconductor light emitting device 100, the base body 500 was heated and bonded at about 240 ° C. for about 2 hours in an air atmosphere. As a result, the semiconductor light emitting device 100 could be directly bonded to the substrate 500.

半導体発光素子300として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板310と、透光性無機基板310の上面に積層されたInGaNの半導体層320と、透光性無機基板310の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)350と、チタン層350の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層340とを用いた。基体700として、25mm×10mm×厚み1mmのガラス基板710と、ガラス基板710の上面に厚み0.1μmでスパッタにより形成されたチタン層(密着層)720と、チタン層720の上面に厚み0.2μmでスパッタにより形成された白金層(バリア兼下地層)740と、白金層740の上面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層750とを用いた。   As the semiconductor light emitting element 300, a light-transmitting inorganic substrate 310 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 320 stacked on the top surface of the light-transmitting inorganic substrate 310, and a light-transmitting inorganic substrate A titanium layer (underlayer) 350 formed by sputtering on the lower surface of 310 with a thickness of 0.03 μm; and a silver layer 340 formed by sputtering on the lower surface of titanium layer 350 with a thickness of 2 μm at a sputtering rate of 296.1 Å / min; Was used. As the substrate 700, a glass substrate 710 having a size of 25 mm × 10 mm × thickness 1 mm, a titanium layer (adhesion layer) 720 formed by sputtering on the upper surface of the glass substrate 710 with a thickness of 0.1 μm, and a thickness of 0. A platinum layer (barrier / underlayer) 740 formed by sputtering at 2 μm and a silver layer 750 formed by sputtering at a sputtering rate of 296.1 Å / min and a thickness of 2 μm on the upper surface of the platinum layer 740 were used.

基体700の銀層750上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子300の銀層340が直接接触するように載置した。半導体発光素子300を載置後、基体700を、大気雰囲気中、約240℃で約2時間加熱し接合を行った。これにより半導体発光素子300を基体700に直接接合することができた。   An organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 750 of the substrate 700, and placed thereon so that the silver layer 340 of the semiconductor light emitting device 300 was in direct contact therewith. After mounting the semiconductor light emitting device 300, the base body 700 was heated and bonded at about 240 ° C. for about 2 hours in an air atmosphere. As a result, the semiconductor light emitting device 300 could be directly bonded to the substrate 700.

半導体発光素子300として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板310と、透光性無機基板310の上面に積層されたInGaNの半導体層320と、透光性無機基板310の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)350と、チタン層350の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層340とを用いた。基体700として、25mm×10mm×厚み1mmのガラス基板710と、ガラス基板710の上面に厚み0.1μmでスパッタにより形成されたチタン層(密着層)720と、チタン層720の上面に厚み0.2μmでスパッタにより形成されたルテニウム層(バリア兼下地層)740と、ルテニウム層740の上面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層750とを用いた。   As the semiconductor light emitting element 300, a light-transmitting inorganic substrate 310 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 320 stacked on the top surface of the light-transmitting inorganic substrate 310, and a light-transmitting inorganic substrate A titanium layer (underlayer) 350 formed by sputtering on the lower surface of 310 with a thickness of 0.03 μm; and a silver layer 340 formed by sputtering on the lower surface of titanium layer 350 with a thickness of 2 μm at a sputtering rate of 296.1 Å / min; Was used. As the substrate 700, a glass substrate 710 having a size of 25 mm × 10 mm × thickness 1 mm, a titanium layer (adhesion layer) 720 formed by sputtering on the upper surface of the glass substrate 710 with a thickness of 0.1 μm, and a thickness of 0. A ruthenium layer (barrier and underlayer) 740 formed by sputtering at 2 μm and a silver layer 750 formed by sputtering at a sputtering rate of 296.1 Å / min and a thickness of 2 μm on the upper surface of the ruthenium layer 740 were used.

基体700の銀層750上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子300の銀層340が直接接触するように載置した。半導体発光素子300を載置後、基体700を、大気雰囲気中、約240℃で約2時間加熱し接合を行った。これにより半導体発光素子300を基体700に直接接合することができた。   An organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 750 of the substrate 700, and placed thereon so that the silver layer 340 of the semiconductor light emitting device 300 was in direct contact therewith. After mounting the semiconductor light emitting device 300, the base body 700 was heated and bonded at about 240 ° C. for about 2 hours in an air atmosphere. As a result, the semiconductor light emitting device 300 could be directly bonded to the substrate 700.

半導体発光素子300として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板310と、透光性無機基板310の上面に積層されたInGaNの半導体層320と、透光性無機基板310の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)350と、チタン層350の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層340とを用いた。基体700として、25mm×10mm×厚み1mmのガラス基板710と、ガラス基板710の上面に厚み0.1μmでスパッタにより形成されたチタン層(密着層)720と、チタン層720の上面に厚み0.2μmでスパッタにより形成された白金層(バリア層)730と、白金層730の上面に厚み0.2μmでスパッタにより形成された金層(下地層)740と、金層740の上面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層750とを用いた。   As the semiconductor light emitting element 300, a light-transmitting inorganic substrate 310 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 320 stacked on the top surface of the light-transmitting inorganic substrate 310, and a light-transmitting inorganic substrate A titanium layer (underlayer) 350 formed by sputtering on the lower surface of 310 with a thickness of 0.03 μm; and a silver layer 340 formed by sputtering on the lower surface of titanium layer 350 with a thickness of 2 μm at a sputtering rate of 296.1 Å / min; Was used. As the substrate 700, a glass substrate 710 having a size of 25 mm × 10 mm × thickness 1 mm, a titanium layer (adhesion layer) 720 formed by sputtering on the upper surface of the glass substrate 710 with a thickness of 0.1 μm, and a thickness of 0. A platinum layer (barrier layer) 730 formed by sputtering at 2 μm, a gold layer (underlayer) 740 formed by sputtering at a thickness of 0.2 μm on the upper surface of the platinum layer 730, and a sputtering rate 296 on the upper surface of the gold layer 740. A silver layer 750 formed by sputtering at a thickness of 2 μm at a rate of 1 kg / min was used.

基体700の銀層750上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子300の銀層340が直接接触するように載置した。半導体発光素子300を載置後、基体700を、大気雰囲気中、約200℃で約2時間加熱し接合を行った。これにより半導体発光素子200を基体700に直接接合することができた。   An organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 750 of the substrate 700, and placed thereon so that the silver layer 340 of the semiconductor light emitting device 300 was in direct contact therewith. After mounting the semiconductor light emitting device 300, the base body 700 was heated and bonded at about 200 ° C. for about 2 hours in an air atmosphere. As a result, the semiconductor light emitting device 200 could be directly bonded to the substrate 700.

半導体発光素子300として、600μm×600μm×厚さ120μmのサファイアを用いた透光性無機基板310と、透光性無機基板310の上面に積層されたInGaNの半導体層320と、透光性無機基板310の下面に厚み0.03μmでスパッタにより形成されたチタン層(下地層)350と、チタン層350の下面にスパッタレート296.1Å/分にて厚み2μmでスパッタにより形成された銀層340とを用いた。基体700として、25mm×10mm×厚み1mmのガラス基板710と、ガラス基板710の上面に厚み0.1μmでスパッタにより形成されたチタン層(密着層)720と、チタン層720の上面に厚み0.2μmでスパッタにより形成された白金層(バリア層)730と、白金層730の上面に厚み0.2μmでスパッタにより形成された金層(下地層)740と、金層740の上面に厚み2μmで電解めっきにより形成された銀層750とを用いた。   As the semiconductor light emitting element 300, a light-transmitting inorganic substrate 310 using sapphire having a size of 600 μm × 600 μm × thickness 120 μm, an InGaN semiconductor layer 320 stacked on the top surface of the light-transmitting inorganic substrate 310, and a light-transmitting inorganic substrate A titanium layer (underlayer) 350 formed by sputtering on the lower surface of 310 with a thickness of 0.03 μm; and a silver layer 340 formed by sputtering on the lower surface of titanium layer 350 with a thickness of 2 μm at a sputtering rate of 296.1 Å / min; Was used. As the substrate 700, a glass substrate 710 having a size of 25 mm × 10 mm × thickness 1 mm, a titanium layer (adhesion layer) 720 formed by sputtering on the upper surface of the glass substrate 710 with a thickness of 0.1 μm, and a thickness of 0. A platinum layer (barrier layer) 730 formed by sputtering at 2 μm, a gold layer (underlayer) 740 formed by sputtering at a thickness of 0.2 μm on the upper surface of the platinum layer 730, and a thickness of 2 μm on the upper surface of the gold layer 740 A silver layer 750 formed by electrolytic plating was used.

基体700の銀層750上に有機溶剤2―エチル−1,3―ヘキサンジオールを塗布し、その上に半導体発光素子300の銀層340が直接接触するように載置した。半導体発光素子300を載置後、基体700を、大気雰囲気中、約200℃で約2時間加熱し接合
を行った。これにより半導体発光素子200を基体700に直接接合することができた。
An organic solvent 2-ethyl-1,3-hexanediol was applied on the silver layer 750 of the substrate 700, and placed thereon so that the silver layer 340 of the semiconductor light emitting device 300 was in direct contact therewith. After mounting the semiconductor light emitting device 300, the base body 700 was heated and bonded at about 200 ° C. for about 2 hours in an air atmosphere. As a result, the semiconductor light emitting device 200 could be directly bonded to the substrate 700.

<測定結果>
実施例1乃至8、12および13に係る半導体装置について、ダイシェア強度を測定した。ダイシェア強度は、室温で基体500または700から半導体発光素子100または300を剥す方向にそれぞれせん断力をかけ、剥離したときの強度を測定した。また、実施例1乃至8、12および13に係る基体500または700の銀層530または750についてXRDを用いて結晶方位の解析をそれぞれ行った。表1にダイシェア強度(MPa)の測定結果とXRD解析による各結晶方位のピーク強度、もしくはピーク強度比を示
す。また実施例9乃至11に係る半導体装置について、大気雰囲気中、300℃〜440℃で約2時間加熱し、加熱前後のダイシェア強度維持率を測定した。表2にダイシェア強度維持率の測定結果を示す。また、実施例4、5および6において得られた半導体発光素子における銀層のX線結晶回折図を図4に示す。図4中、(a)は実施例4、(b)は実施例5、(c)は実施例6において得られた半導体発光素子における銀層のX線結晶回折図である。実施例10において得られた半導体発光素子の実装状態の断面SEM反射電子像を図5に示す。
<Measurement results>
For the semiconductor devices according to Examples 1 to 8, 12, and 13, the die shear strength was measured. The die shear strength was measured by applying a shearing force in the direction of peeling the semiconductor light emitting element 100 or 300 from the substrate 500 or 700 at room temperature, and measuring the peel strength. Further, the crystal orientation of the silver layer 530 or 750 of the substrate 500 or 700 according to Examples 1 to 8, 12, and 13 was analyzed using XRD, respectively. Table 1 shows the measurement result of die shear strength (MPa) and the peak strength or peak strength ratio of each crystal orientation by XRD analysis. Further, the semiconductor devices according to Examples 9 to 11 were heated in an air atmosphere at 300 ° C. to 440 ° C. for about 2 hours, and the die shear strength maintenance ratio before and after heating was measured. Table 2 shows the measurement results of the die shear strength maintenance rate. Moreover, the X-ray-crystal-diffraction figure of the silver layer in the semiconductor light-emitting device obtained in Example 4, 5 and 6 is shown in FIG. 4A is an X-ray crystal diffraction diagram of a silver layer in the semiconductor light emitting device obtained in Example 4, FIG. 4B is Example 5, and FIG. 4C is Example 6. FIG. 5 shows a cross-sectional SEM reflected electron image of the semiconductor light emitting device obtained in Example 10 in the mounted state.

前記表1に示すように、第1の銀層の厚みが厚くなるほど、接合強度が向上することが確認できた(実施例7および8)。また、表1に示すように、銀層のスパッタ速度が速いほど、接合強度が向上することが確認できた(実施例1、2および3)。また、表1に示すように、銀層の(200)面のピーク強度/(111)面のピーク強度が高いほど、接合強度が高いことが確認できた。   As shown in Table 1, it was confirmed that the bonding strength was improved as the thickness of the first silver layer was increased (Examples 7 and 8). Further, as shown in Table 1, it was confirmed that the higher the sputtering rate of the silver layer, the better the bonding strength (Examples 1, 2 and 3). Further, as shown in Table 1, it was confirmed that the higher the peak intensity of the (200) plane / (111) plane of the silver layer, the higher the bonding strength.

また、前記表1に示すように、第1の下地層としてチタンを用いる場合、接合強度が最も強く、白金を用いる場合、次に接合強度が強く、金を用いる場合、その次に接合強度が強いことが確認できた。   Further, as shown in Table 1, when titanium is used as the first underlayer, the bonding strength is the strongest, when platinum is used, the bonding strength is next strong, and when gold is used, the bonding strength is next. It was confirmed that it was strong.

また、前記表1に示すように、第1の銀層をスパッタにより形成した場合(実施例12)、めっきにより形成した場合(実施例13)よりも接合強度がさらに向上することが確認できた。   Further, as shown in Table 1, it was confirmed that the bonding strength was further improved when the first silver layer was formed by sputtering (Example 12) and when it was formed by plating (Example 13). .

前記表2に示すように、バリア層が配置された半導体装置(実施例10および11)のほうが、配置されていない半導体装置(実施例9)よりも、耐熱性が向上することが確認できた。   As shown in Table 2, it was confirmed that the semiconductor device in which the barrier layer was disposed (Examples 10 and 11) improved in heat resistance than the semiconductor device in which the barrier layer was not disposed (Example 9). .

図4に示すように、第1の下地層としてチタンを用いる場合、(200)ピーク強度が最も強く、白金を用いる場合、次に(200)ピーク強度が強く、金を用いる場合、その次に(200)ピーク強度が強いことが確認できた。また、第1の下地層としてチタンを用いる場合、(200)ピーク強度/(111)ピーク強度が最も強く、白金を用いる場合、次に(200)ピーク強度/(111)ピーク強度が強く、金を用いる場合、その次に(200)ピーク強度/(111)ピーク強度が強いことが確認できた。   As shown in FIG. 4, when titanium is used as the first underlayer, (200) peak intensity is the strongest, when platinum is used, next, (200) peak intensity is strong, and gold is used, then (200) It was confirmed that the peak intensity was strong. Further, when titanium is used as the first underlayer, (200) peak intensity / (111) peak intensity is the strongest, and when platinum is used, (200) peak intensity / (111) peak intensity is next strong, Next, it was confirmed that (200) peak intensity / (111) peak intensity was strong.

図5に示すように、本発明の半導体装置は、第1の銀層と第2の銀層との界面に、少なくとも1つの銀の異常成長粒が存在することが確認できた。   As shown in FIG. 5, it was confirmed that the semiconductor device of the present invention had at least one abnormally grown grain of silver at the interface between the first silver layer and the second silver layer.

本発明の半導体装置の製造方法は、例えば、部品電極の接続、ダイアタッチ、微細バンプ、フラットパネル、ソーラ配線等の製造用途およびウェハ接続等の用途、またこれらを組み合わせて製造する電子部品の製造に適用できる。また、本発明の半導体装置の製造方法は、例えば、LEDやLDなどの半導体発光素子を用いた半導体装置を製造する際にも適用できる。   The method for manufacturing a semiconductor device of the present invention includes, for example, manufacturing applications such as connection of component electrodes, die attach, fine bumps, flat panels, solar wiring, and wafer connection, and electronic components manufactured by combining them. Applicable to. Moreover, the manufacturing method of the semiconductor device of this invention is applicable also when manufacturing a semiconductor device using semiconductor light emitting elements, such as LED and LD, for example.

100、200、300 半導体発光素子
110、210、310 透光性無機基板
120、220、320 半導体層
121、221、321 n型半導体層
122、222、322 p型半導体層
130、230、330 電極
131、231、331 n型電極
132、232、332 p型電極
140、240、340 銀層
150、250、350 下地層
160 反射層
260、360 バリア層
370 密着層
500、600、700 基体
510、610、710 基板
520、630、740 下地層
620、730 バリア層
530、640、750 銀層
720 密着層
100, 200, 300 Semiconductor light emitting devices 110, 210, 310 Translucent inorganic substrates 120, 220, 320 Semiconductor layers 121, 221 and 321 N-type semiconductor layers 122, 222, 322 P-type semiconductor layers 130, 230, 330 Electrode 131 231, 331 n-type electrode 132, 232, 332 p-type electrode 140, 240, 340 Silver layer 150, 250, 350 Underlayer 160 Reflective layer 260, 360 Barrier layer 370 Adhesion layer 500, 600, 700 Base 510, 610, 710 Substrate 520, 630, 740 Underlayer 620, 730 Barrier layer 530, 640, 750 Silver layer 720 Adhesion layer

Claims (17)

それぞれ独立して、チタン、白金、金およびルテニウムからなる群から選択される金属を少なくとも1種有する第1の下地層を基体の表面に形成し、第1の銀層を前記第1の下地層の表面に形成する工程と、
それぞれ独立して、チタン、白金、金およびルテニウムからなる群から選択される金属を少なくとも1種有する第2の下地層を半導体素子の表面に形成し、第2の銀層を前記第2の下地層の表面に形成する工程と、
前記第1の銀層と、前記第2の銀層とを接触するように配置する工程と、
配置された前記基体と前記半導体素子とに150℃〜900℃の温度を加え、前記第1の銀層と、前記第2の銀層とを接合する工程と、を含み、
前記第2の下地層を前記半導体素子の表面に形成する前に、
前記第2の下地層と前記半導体素子との間に、第2のバリア層をさらに配置する半導体装置の製造方法。
Independently, a first underlayer having at least one metal selected from the group consisting of titanium, platinum, gold and ruthenium is formed on the surface of the substrate, and a first silver layer is formed on the first underlayer Forming on the surface of
Independently, a second underlayer having at least one metal selected from the group consisting of titanium, platinum, gold and ruthenium is formed on the surface of the semiconductor element, and a second silver layer is formed under the second lower layer. Forming on the surface of the formation;
Arranging the first silver layer and the second silver layer in contact with each other;
Adding a temperature of 150 ° C. to 900 ° C. to the substrate and the semiconductor element, and bonding the first silver layer and the second silver layer ,
Before forming the second underlayer on the surface of the semiconductor element,
A method for manufacturing a semiconductor device, further comprising a second barrier layer between the second underlayer and the semiconductor element .
それぞれ独立して、チタン、白金、金およびルテニウムからなる群から選択される金属を少なくとも1種有する第1の下地層を基体の表面に形成し、第1の銀層を前記第1の下地層の表面に形成する工程と、Independently, a first underlayer having at least one metal selected from the group consisting of titanium, platinum, gold and ruthenium is formed on the surface of the substrate, and a first silver layer is formed on the first underlayer Forming on the surface of
それぞれ独立して、チタン、白金、金およびルテニウムからなる群から選択される金属を少なくとも1種有する第2の下地層を半導体素子の表面に形成し、第2の銀層を前記第2の下地層の表面に形成する工程と、  Independently, a second underlayer having at least one metal selected from the group consisting of titanium, platinum, gold and ruthenium is formed on the surface of the semiconductor element, and a second silver layer is formed under the second lower layer. Forming on the surface of the formation;
前記第1の銀層と、前記第2の銀層とを接触するように配置する工程と、  Arranging the first silver layer and the second silver layer in contact with each other;
配置された前記基体と前記半導体素子とに150℃〜900℃の温度を加え、前記第1の銀層と、前記第2の銀層とを接合する工程と、を含み、  Adding a temperature of 150 ° C. to 900 ° C. to the substrate and the semiconductor element, and bonding the first silver layer and the second silver layer,
前記第1の銀層、及び、前記第2の銀層、の少なくともいずれか一方に、( 2 0 0 ) 面のピーク強度/ ( 1 1 1 ) 面のピーク強度が0.0013以上の銀層を用いる半導体装置の製造方法。  At least one of the first silver layer and the second silver layer is a silver layer having a peak intensity of (2 0 0) plane / a peak intensity of (1 1 1) plane of 0.0013 or more. A method of manufacturing a semiconductor device using
前記第2の下地層を前記半導体素子の表面に形成する前に、
前記第2の下地層と前記半導体素子との間に、第2のバリア層をさらに配置する請求項2に記載の半導体装置の製造方法。
Before forming the second underlayer on the surface of the semiconductor element,
The method for manufacturing a semiconductor device according to claim 2 , further comprising a second barrier layer disposed between the second base layer and the semiconductor element.
前記第1の下地層を前記基体の表面に形成する前に、
前記第1の下地層と前記基体との間に、第1のバリア層をさらに配置する請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
Before forming the first underlayer on the surface of the substrate,
The method for manufacturing a semiconductor device according to claim 1 , further comprising a first barrier layer disposed between the first base layer and the base body.
前記第1のバリア層が、白金、ルテニウム、パラジウム、金、タングステン、モリブデンからなる群から選択される金属またはそれらの酸化物の少なくとも1種から形成される請求項4に記載の半導体装置の製造方法。 The semiconductor device according to claim 4 , wherein the first barrier layer is formed of at least one metal selected from the group consisting of platinum, ruthenium, palladium, gold, tungsten, and molybdenum, or an oxide thereof. Method. 前記第1のバリア層を、前記第1の下地層と前記基体との間に配置する前に、
前記第1のバリア層と前記基体との間に、第1の密着層をさらに配置する請求項4または5に記載の半導体装置の製造方法。
Before placing the first barrier layer between the first underlayer and the substrate,
6. The method for manufacturing a semiconductor device according to claim 4 , wherein a first adhesion layer is further disposed between the first barrier layer and the substrate.
前記第2のバリア層が、白金、ルテニウム、パラジウム、金、タングステン、モリブデンからなる群から選択される金属またはそれらの酸化物の少なくとも1種から形成される請求項1および3〜6のいずれか一項に記載の半導体装置の製造方法。 Said second barrier layer, platinum, ruthenium, palladium, gold, tungsten, any of claims 1 and 3-6 is formed from at least one metal or oxide thereof is selected from the group consisting of molybdenum A method for manufacturing a semiconductor device according to one item . 前記第2のバリア層を、前記第2の下地層と前記半導体素子との間に配置する前に、
前記第2のバリア層と前記半導体素子との間に、第2の密着層をさらに配置する請求項1および3〜7のいずれか一項に記載の半導体装置の製造方法。
Before disposing the second barrier layer between the second underlayer and the semiconductor element,
The method for manufacturing a semiconductor device according to claim 1 , further comprising a second adhesion layer disposed between the second barrier layer and the semiconductor element.
前記半導体素子は、半導体発光素子である請求項1〜8のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1 , wherein the semiconductor element is a semiconductor light emitting element. 前記接合する工程は、大気中または酸素雰囲気中で行う請求項1〜9のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1 , wherein the bonding step is performed in air or an oxygen atmosphere. 前記第1の銀層と、前記第2の銀層とを接触するように配置する工程の前に、
前記第1の銀層の表面、及び、前記第2の銀層の表面の少なくともいずれか一方に、有機溶剤または水を塗布する工程をさらに含む請求項1〜10のいずれか一項に記載の半導体装置の製造方法。
Prior to the step of placing the first silver layer and the second silver layer in contact with each other,
The method of any one of claims 1 to 10 , further comprising a step of applying an organic solvent or water to at least one of the surface of the first silver layer and the surface of the second silver layer. A method for manufacturing a semiconductor device.
前記有機溶媒が、2−エチル−1,3−ヘキサンジオール、グリセリン、エチレングリコール、ジエチレングリコール、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノエチルエーテルおよびトリエチレングリコールからなる群から選択される少なくとも1種である請求項11に記載の半導体装置の製造方法。 Wherein the organic solvent is 2-ethyl-1,3-hexanediol, glycerol, ethylene glycol, diethylene glycol, diethylene glycol monobutyl ether, claim 11 is at least one selected from the group consisting of diethylene glycol monoethyl ether and triethylene glycol The manufacturing method of the semiconductor device as described in any one of Claims 1-3. 前記第1の銀層の厚み、及び、前記第2の銀層の厚み、の少なくともいずれか一方は、0.5〜10μmである請求項1〜12のいずれか一項に記載の半導体装置の製造方法。   13. The semiconductor device according to claim 1, wherein at least one of a thickness of the first silver layer and a thickness of the second silver layer is 0.5 to 10 μm. Production method. 前記第1の下地層の厚み、及び、前記第2の下地層の厚み、の少なくともいずれか一方は、0.005〜5μmである請求項1〜13のいずれか一項に記載の半導体装置の製造方法。   14. The semiconductor device according to claim 1, wherein at least one of the thickness of the first base layer and the thickness of the second base layer is 0.005 to 5 μm. Production method. 前記第1の密着層の厚み、及び、前記第2の密着層の厚み、の少なくともいずれか一方は、0.005〜5μmである請求項4又は7のいずれかに記載の半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 4, wherein at least one of the thickness of the first adhesion layer and the thickness of the second adhesion layer is 0.005 to 5 μm. . 前記第1の銀層および前記第2の銀層の少なくともいずれか一方がスパッタにより形成され、前記第1の銀層のスパッタによる成膜速度、及び、前記第2の銀層のスパッタによる成膜速度、の少なくともいずれか一方は、20〜400Å/秒である請求項1〜15のいずれか一項に記載の半導体装置の製造方法。   At least one of the first silver layer and the second silver layer is formed by sputtering, the film formation rate by sputtering of the first silver layer, and the film formation by sputtering of the second silver layer. The method for manufacturing a semiconductor device according to claim 1, wherein at least one of the speeds is 20 to 400 Å / sec. 前記第1の銀層と前記第2の銀層との界面に、少なくとも1つの銀の異常成長粒が形成される請求項1〜16のいずれか一項に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein at least one abnormally grown grain of silver is formed at an interface between the first silver layer and the second silver layer.
JP2015152326A 2015-07-31 2015-07-31 Semiconductor device Active JP5983836B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015152326A JP5983836B2 (en) 2015-07-31 2015-07-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015152326A JP5983836B2 (en) 2015-07-31 2015-07-31 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011274189A Division JP5796480B2 (en) 2011-12-15 2011-12-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2016006889A JP2016006889A (en) 2016-01-14
JP5983836B2 true JP5983836B2 (en) 2016-09-06

Family

ID=55225138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015152326A Active JP5983836B2 (en) 2015-07-31 2015-07-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5983836B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4228303B2 (en) * 2004-04-12 2009-02-25 住友電気工業株式会社 Semiconductor light emitting element mounting member and semiconductor light emitting device using the same
JP5179766B2 (en) * 2007-03-08 2013-04-10 スタンレー電気株式会社 Semiconductor light emitting device and manufacturing method thereof
CN102292835B (en) * 2009-01-23 2015-03-25 日亚化学工业株式会社 Semiconductor device and method for manufacturing same
JP5322801B2 (en) * 2009-06-19 2013-10-23 スタンレー電気株式会社 Semiconductor light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2016006889A (en) 2016-01-14

Similar Documents

Publication Publication Date Title
JP5492096B2 (en) Semiconductor device and manufacturing method thereof
US9018664B2 (en) Semiconductor device and production method therefor
JP4608294B2 (en) RESIN MOLDED BODY, SURFACE MOUNTED LIGHT EMITTING DEVICE AND METHOD FOR PRODUCING THEM
JP4611937B2 (en) Surface mount type light emitting device and manufacturing method thereof
WO2007135707A1 (en) Resin molded body and surface-mounted light emitting device, and manufacturing method thereof
TW201042785A (en) LED package with increased feature sizes
JP2011097094A (en) Resin molding and surface-mount light-emitting device
JP5896214B2 (en) Manufacturing method of semiconductor device
US8836130B2 (en) Light emitting semiconductor element bonded to a base by a silver coating
JP5796480B2 (en) Semiconductor device
JP5983836B2 (en) Semiconductor device
KR102413224B1 (en) Light emitting device, manufacturing method for light emittin device, and lighting module
JP5628475B2 (en) Manufacturing method of surface mounted light emitting device
JP6409457B2 (en) Semiconductor light emitting element and light emitting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R150 Certificate of patent or registration of utility model

Ref document number: 5983836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250