JP5964801B2 - Display panel device and electronic device - Google Patents

Display panel device and electronic device Download PDF

Info

Publication number
JP5964801B2
JP5964801B2 JP2013224448A JP2013224448A JP5964801B2 JP 5964801 B2 JP5964801 B2 JP 5964801B2 JP 2013224448 A JP2013224448 A JP 2013224448A JP 2013224448 A JP2013224448 A JP 2013224448A JP 5964801 B2 JP5964801 B2 JP 5964801B2
Authority
JP
Japan
Prior art keywords
power supply
display
region
display element
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013224448A
Other languages
Japanese (ja)
Other versions
JP2015088275A (en
Inventor
孝 磯部
孝 磯部
中 順一
順一 中
有宣 鐘ヶ江
有宣 鐘ヶ江
奥本 健二
健二 奥本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013224448A priority Critical patent/JP5964801B2/en
Publication of JP2015088275A publication Critical patent/JP2015088275A/en
Application granted granted Critical
Publication of JP5964801B2 publication Critical patent/JP5964801B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Description

本発明は、画像表示機能を有する表示パネル装置、および当該表示パネル装置を備える電子機器に関するものである。   The present invention relates to a display panel device having an image display function and an electronic apparatus including the display panel device.

近年、表示パネル装置の一例として、基板上に複数の有機EL素子が設けられた表示パネルを有する有機EL表示パネル装置が普及しつつある。有機EL表示パネル装置は、自己発光を行う有機EL素子を表示素子として利用するため視認性が高く、さらに有機EL素子が完全固体素子であるため耐衝撃性に優れる等の特徴を有する。
有機EL素子は電流駆動型の発光素子であり、陽極および陰極の電極対の間に、キャリア(電子,正孔)の再結合による電界発光現象を行う有機発光層等の有機機能層を含む複数の機能層を積層して構成される。有機機能層には、有機発光層の他に、有機発光層に電子を注入するための電子注入層、有機発光層に正孔を注入するための正孔注入層、電子注入層から注入された電子を有機発光層まで運ぶ電子輸送層、正孔注入層から注入された正孔を有機発光層まで運ぶ正孔輸送層等がある。また、有機EL表示パネル装置では、赤色(R),緑色(G),青色(B)の各色に対応する有機EL素子をそれぞれサブピクセルとし、R,G,Bの3つのサブピクセルの組み合わせが1ピクセル(1画素)に相当する。
In recent years, as an example of a display panel device, an organic EL display panel device having a display panel in which a plurality of organic EL elements are provided on a substrate is becoming widespread. The organic EL display panel device has characteristics such as high visibility because an organic EL element that performs self-luminescence is used as a display element, and excellent impact resistance because the organic EL element is a complete solid element.
The organic EL element is a current-driven light-emitting element, and includes a plurality of organic functional layers such as an organic light-emitting layer that performs an electroluminescence phenomenon by recombination of carriers (electrons and holes) between an anode and a cathode electrode pair. These functional layers are laminated. In addition to the organic light emitting layer, the organic functional layer was injected from an electron injection layer for injecting electrons into the organic light emitting layer, a hole injection layer for injecting holes into the organic light emitting layer, and an electron injection layer There are an electron transport layer that transports electrons to the organic light emitting layer, a hole transport layer that transports holes injected from the hole injection layer to the organic light emitting layer, and the like. Further, in the organic EL display panel device, the organic EL elements corresponding to the respective colors of red (R), green (G), and blue (B) are subpixels, and a combination of three subpixels of R, G, and B is used. This corresponds to one pixel (one pixel).

従来の表示パネル装置の構成を図17に示す。図17に示すように、表示パネル装置901は、矩形の表示パネル910と、これに接続された駆動制御部920とを有する。表示パネル910は、有機EL表示パネルであり、複数の有機EL素子が基板上にX方向およびY方向に沿ってマトリクス状に設けられており、それら有機EL素子が設けられた領域が表示領域となっている。基板上の表示領域には、複数のソース配線がX方向に沿って設けられていると共に、複数のゲート配線がY方向に沿って設けられている。また、駆動制御部920は、4つの駆動回路921〜924と制御回路925とから構成されている。駆動回路921〜924は、ソース配線に接続された2つの駆動回路921,922と、ゲート配線に接続された2つの駆動回路923,924を有し、各駆動回路921〜924が表示パネルの4辺に沿って配置されている。   A configuration of a conventional display panel device is shown in FIG. As shown in FIG. 17, the display panel device 901 includes a rectangular display panel 910 and a drive control unit 920 connected thereto. The display panel 910 is an organic EL display panel, in which a plurality of organic EL elements are provided on the substrate in a matrix along the X direction and the Y direction, and an area where the organic EL elements are provided is a display area. It has become. In the display area on the substrate, a plurality of source lines are provided along the X direction, and a plurality of gate lines are provided along the Y direction. The drive control unit 920 includes four drive circuits 921 to 924 and a control circuit 925. The drive circuits 921 to 924 include two drive circuits 921 and 922 connected to the source wiring, and two drive circuits 923 and 924 connected to the gate wiring, and each of the drive circuits 921 to 924 is a display panel 4. It is arranged along the side.

特開2011−71139号公報JP 2011-71139 A

ところで、表示パネル装置は、薄型化に伴って用途が益々多様化しており、例えば、腕時計型の電子機器、自動車の計器盤(インストルメントパネル)、電子広告(デジタルサイネージ)等には、薄型の表示パネル装置が用いられている。そして、用途に応じて、円形、半円形、楕円形、三角形、または五角形以上の多角形等の、矩形ではない表示領域を有する異形の表示パネル装置が、必要とされている。   By the way, the display panel device has been increasingly diversified as the thickness of the display panel device is reduced. For example, a thin display panel device is used for a wristwatch-type electronic device, an automobile instrument panel (instrument panel), an electronic advertisement (digital signage), and the like. A display panel device is used. There is a need for an irregular display panel device having a non-rectangular display area, such as a circle, a semicircle, an ellipse, a triangle, or a pentagon or more polygon, depending on the application.

しかしながら、異形の表示パネル装置に、従来と同様の回路レイアウトや素子構成を採用すると、表示パネル装置の表示性能が損なわれる可能性がある。
そこで、本発明は、異形にしても表示性能が損なわれにくい表示パネル装置を提供することを目的とする。
However, if the circuit layout and the element configuration similar to those of the related art are adopted for the odd-shaped display panel device, the display performance of the display panel device may be impaired.
Accordingly, an object of the present invention is to provide a display panel device in which display performance is not easily impaired even if the shape is modified.

本発明の一実施形態にかかる表示パネル装置は、基板上にX方向およびY方向に沿ってマトリクス状に設けられた複数の表示素子と、前記基板上における前記複数の表示素子が設けられた表示領域に隣接する領域に設けられ、前記表示領域内においてX方向に延在する複数の電源引込線を介して前記複数の表示素子と電気的に接続された電源幹線と、を備え、前記複数の表示素子は、X方向に配列された複数の表示素子から構成される第1表示素子列の端部に位置する第1表示素子と、X方向に配列された複数の表示素子から構成され前記第1表示素子列にY方向に隣接する第2表示素子列の端部に位置する第2表示素子とを含み、前記第1表示素子のX方向の位置が前記第2表示素子のX方向の位置と異なり、前記第1表示素子と前記電源幹線のX方向の間隔が前記第2表示素子と前記電源幹線のX方向の間隔と略同一である。   A display panel device according to an embodiment of the present invention includes a plurality of display elements provided in a matrix along the X direction and the Y direction on a substrate, and a display provided with the plurality of display elements on the substrate. A power supply trunk line provided in a region adjacent to the region and electrically connected to the plurality of display elements via a plurality of power supply lines extending in the X direction in the display region, and the plurality of displays The element is composed of a first display element located at an end of a first display element array composed of a plurality of display elements arranged in the X direction, and a plurality of display elements arranged in the X direction. A second display element located at an end of the second display element row adjacent to the display element row in the Y direction, and a position in the X direction of the first display element is a position in the X direction of the second display element. Unlike the first display element and the power source Interval in the X direction of the lines is substantially the same as the X-direction distance of the main power line and the second display element.

本発明の一態様に係る表示パネル装置は、第1表示素子と電源幹線のX方向の間隔が第2表示素子と電源幹線のX方向の間隔と略同一である。これにより、電源幹線と第1表示素子との間の電源引込線での電圧降下と電源幹線と第2表示素子との間の電源引込線での電圧降下とを略同一にすることができ、その結果、表示性能を損なわれにくくすることができる。   In the display panel device according to one embodiment of the present invention, the distance between the first display element and the power supply trunk line in the X direction is substantially the same as the distance between the second display element and the power supply trunk line in the X direction. Thereby, the voltage drop in the power supply lead line between the power supply trunk line and the first display element and the voltage drop in the power supply lead line between the power supply trunk line and the second display element can be made substantially the same. The display performance can be made difficult to be impaired.

本発明の実施の形態に係る表示パネル装置を示す平面図。The top view which shows the display panel apparatus which concerns on embodiment of this invention. 図1における二点鎖線で囲まれた領域Aを示す拡大平面図。The enlarged plan view which shows the area | region A enclosed with the dashed-two dotted line in FIG. 本発明の実施の形態に係る表示パネルを示す模式断面図。1 is a schematic cross-sectional view illustrating a display panel according to an embodiment of the present invention. 本実施の形態に係るサブピクセルの等価回路を示す図。FIG. 6 is a diagram showing an equivalent circuit of a subpixel according to the present embodiment. データ配線、選択配線および電源配線の経路を示す模式平面図。The schematic plan view which shows the path | route of data wiring, selection wiring, and power supply wiring. データ配線、選択配線および電源配線の経路を階層ごとに示す模式図。The schematic diagram which shows the path | route of data wiring, selection wiring, and power supply wiring for every hierarchy. 図1における二点鎖線で囲まれた領域Cを示す拡大図The enlarged view which shows the area | region C enclosed with the dashed-two dotted line in FIG. 電源幹線の形状の変形例を示す模式平面図Schematic plan view showing a modification of the shape of the main power line 電源幹線の形状の変形例を示す模式平面図Schematic plan view showing a modification of the shape of the main power line 電源引込線の配線幅の変形例を示す模式平面図Schematic plan view showing a variation of the wiring width of the power lead-in wire 表示領域の形状の変形例を示す模式平面図Schematic plan view showing a modification of the shape of the display area 表示領域の形状の変形例を示す模式平面図Schematic plan view showing a modification of the shape of the display area 本発明の実施の形態に係る電子機器を示す斜視図The perspective view which shows the electronic device which concerns on embodiment of this invention 本発明の実施の形態に係る電子機器を示す一部破断斜視図The partially broken perspective view which shows the electronic device which concerns on embodiment of this invention 本発明の実施の形態に係る電子機器を示す断面図Sectional drawing which shows the electronic device which concerns on embodiment of this invention 本発明の実施の形態に係る表示パネル装置の製造過程の一部を示す模式端面図The schematic end view which shows a part of manufacturing process of the display panel apparatus which concerns on embodiment of this invention. 従来の表示パネル装置の概略構成図Schematic configuration diagram of a conventional display panel device

本発明の一態様に係る表示パネル装置は、基板上にX方向およびY方向に沿ってマトリクス状に設けられた複数の表示素子と、前記基板上における前記複数の表示素子が設けられた表示領域に隣接する領域に設けられ、前記表示領域内においてX方向に延在する複数の電源引込線を介して前記複数の表示素子と電気的に接続された電源幹線と、を備え、前記複数の表示素子は、X方向に配列された複数の表示素子から構成される第1表示素子列の端部に位置する第1表示素子と、X方向に配列された複数の表示素子から構成され前記第1表示素子列にY方向に隣接する第2表示素子列の端部に位置する第2表示素子とを含み、前記第1表示素子のX方向の位置が前記第2表示素子のX方向の位置と異なり、前記第1表示素子と前記電源幹線のX方向の間隔が前記第2表示素子と前記電源幹線のX方向の間隔と略同一である。これにより、異形にしても表示性能を損なわれにくくすることができる。   A display panel device according to one embodiment of the present invention includes a plurality of display elements provided in a matrix along the X direction and the Y direction on a substrate, and a display region provided with the plurality of display elements on the substrate. A plurality of display elements, and a plurality of display elements that are electrically connected to the plurality of display elements via a plurality of power supply lines extending in the X direction within the display area. Is composed of a first display element located at an end of a first display element array composed of a plurality of display elements arranged in the X direction, and a plurality of display elements arranged in the X direction. A second display element positioned at an end of the second display element row adjacent to the element row in the Y direction, and the X direction position of the first display element is different from the X direction position of the second display element. The first display element and the main power line Direction interval is substantially the same as the X-direction distance of the main power line and the second display element. Thereby, even if it is deformed, the display performance can be made difficult to be impaired.

また、前記複数の表示素子は、さらに、X方向に配列された複数の表示素子から構成され前記第2表示素子列を挟んで前記第1表示素子列とは反対側に隣接する第3表示素子列の端部に位置する第3表示素子を含み、前記第3表示素子のX方向の位置が前記第1表示素子のX方向の位置と異なり、前記第3表示素子と前記第1表示素子との間のX方向の距離が、前記第3表示素子と前記第2表示素子との間のX方向の距離と異なり、前記第3表示素子と前記電源幹線のX方向の間隔が前記第1表示素子と前記電源幹線のX方向の間隔と略同一であることとしてもよい。   The plurality of display elements are further configured by a plurality of display elements arranged in the X direction, and are adjacent to the opposite side of the first display element array with the second display element array interposed therebetween. A third display element located at an end of the column, wherein the position of the third display element in the X direction is different from the position of the first display element in the X direction, and the third display element, the first display element, The X-direction distance between the third display element and the second display element is different from the X-direction distance, and the X-direction distance between the third display element and the power supply trunk line is the first display. The interval between the element and the power supply trunk line in the X direction may be substantially the same.

また、前記電源幹線は、前記第1表示素子のX方向側に位置する第1領域と前記第2表示素子のX方向側に位置する第2領域とを含み、前記第1領域の前記表示領域側の端部の位置が前記第2領域の前記表示領域側の端部の位置に対して、前記第1表示素子と前記第2表示素子との間のX方向の距離と略同一の距離だけX方向にずれていることとしてもよい。   The power supply trunk line includes a first region located on the X direction side of the first display element and a second region located on the X direction side of the second display element, and the display region of the first region The position of the end on the side is substantially the same distance as the distance in the X direction between the first display element and the second display element with respect to the position of the end of the second area on the display area side. It may be displaced in the X direction.

また、前記電源幹線は、前記第1表示素子のX方向側に位置する第1領域と前記第2表示素子のX方向側に位置する第2領域とを含み、前記電源幹線の前記表示領域とは反対側の端部の形状が、前記第1領域および前記第2領域を含む領域において、曲線形状、または、鈍角で屈曲した屈曲形状であることとしてもよい。これにより、電源幹線上に保護膜を設けた場合に保護膜の封止性を高めることができる。   The power supply trunk line includes a first region located on the X direction side of the first display element and a second region located on the X direction side of the second display element, and the display region of the power supply trunk line The shape of the opposite end may be a curved shape or a bent shape bent at an obtuse angle in the region including the first region and the second region. Thereby, when a protective film is provided on the power supply trunk line, the sealing performance of the protective film can be improved.

また、前記電源幹線は、前記第1表示素子のX方向側に位置する第1領域と前記第2表示素子のX方向側に位置する第2領域とを含み、前記電源幹線の前記表示領域側の端部の形状、および、前記電源幹線の前記表示領域とは反対側の端部の形状が、何れも、前記第1領域および前記第2領域を含む領域において屈曲形状であり、前記電源幹線の前記表示領域とは反対側の端部の屈曲形状の屈曲の角度が、前記電源幹線の前記表示領域側の屈曲形状の屈曲の角度よりも大きいこととしてもよい。これにより、電源幹線上に保護膜を設けた場合に、前記電源幹線の前記表示領域とは反対側の端部の屈曲形状の屈曲の角度が、前記電源幹線の前記表示領域側の屈曲形状の屈曲の角度と同じとするときよりも、保護膜の封止性を高めることができる。   The power supply trunk line includes a first region located on the X direction side of the first display element and a second region located on the X direction side of the second display element, and the display region side of the power supply trunk line The shape of the end portion of the power supply main line and the shape of the end portion of the power supply trunk line opposite to the display region are both bent in the region including the first region and the second region, and the power supply trunk line The bending angle of the bent shape at the end opposite to the display area may be larger than the bending angle of the bent shape on the display area side of the power supply trunk line. Accordingly, when a protective film is provided on the power supply trunk line, the bending angle of the bent shape at the end of the power supply trunk line opposite to the display area is the same as the bending shape of the power supply trunk line on the display area side. The sealing property of the protective film can be improved as compared with the case where the angle of bending is the same.

また、前記電源幹線は、前記第1表示素子のX方向側に位置する第1領域と前記第2表示素子のX方向側に位置する第2領域とを含み、前記基板は、前記第1領域のX方向側に位置する領域および前記第2領域のX方向側に位置する領域において曲線状の外周形状を有し、前記電源幹線の前記表示領域とは反対側の端部の形状が、前記第1領域および前記第2領域を含む領域において、前記基板の外周形状に沿う曲線状の形状であることとしてもよい。これにより、電源幹線上に保護膜を設け、その保護膜が基板の端部まで到達している場合に、保護膜の封止性を高めることができる。   The power supply main line includes a first region located on the X direction side of the first display element and a second region located on the X direction side of the second display element, and the substrate includes the first region. A region located on the X direction side and a region located on the X direction side of the second region have a curved outer peripheral shape, and the shape of the end of the power supply trunk line on the side opposite to the display region is The region including the first region and the second region may have a curved shape along the outer peripheral shape of the substrate. Thereby, when the protective film is provided on the power supply trunk line and the protective film reaches the end of the substrate, the sealing performance of the protective film can be improved.

また、さらに、前記電源幹線と前記表示領域との間に、前記電源幹線とは電気的に接続されないダミー表示素子を備えることとしてもよい。
また、前記複数の電源引込線は、第1電源引込線と、前記第1電源引込線よりもX方向の長さが短い第2電源引込線とを含み、前記第1電源引込線の断面積が、前記第2電源引込線の断面積よりも大きいこととしてもよい。これにより、第1電源引込線での電圧降下と第2電源引込線での電圧降下とを均一化することができ、その結果、より一層、表示性能を損なわれにくくすることができる。
Furthermore, a dummy display element that is not electrically connected to the power supply trunk line may be provided between the power supply trunk line and the display area.
The plurality of power supply lines include a first power supply line and a second power supply line having a shorter length in the X direction than the first power supply line, and a cross-sectional area of the first power supply line is the second power supply line. It may be larger than the cross-sectional area of the power lead-in wire. Thereby, the voltage drop in the first power supply lead line and the voltage drop in the second power supply lead line can be made uniform, and as a result, the display performance can be further prevented from being impaired.

また、前記電源幹線は、前記基板上の第1配線層に設けられた第1電源幹線と、前記第1配線層上に絶縁層を挟んで存在する第2配線層に、前記第1電源幹線に沿って設けられ、前記絶縁層を貫通する複数のコンタクトホールを通じて前記第1電源幹線に電気的に接続された第2電源幹線と、を含むこととしてもよい。これにより、電源幹線の実質的な断面積を増大させることができ、その結果、電源幹線での電圧降下を低減することができる。   The power supply main line includes a first power supply main line provided in a first power supply main line provided in a first wiring layer on the substrate and a second wiring layer existing on the first wiring layer with an insulating layer interposed therebetween. And a second power supply trunk line electrically connected to the first power supply trunk line through a plurality of contact holes penetrating the insulating layer. Thereby, the substantial cross-sectional area of the power supply trunk line can be increased, and as a result, the voltage drop in the power supply trunk line can be reduced.

また、前記電源幹線は、前記第1表示素子のX方向側に位置する第1領域と前記第2表示素子のX方向側に位置する第2領域とを含み、前記複数のコンタクトホールは、前記第1領域に存在する第1コンタクトホールと、前記第2領域に存在する第2コンタクトホールとを含み、前記複数の電源引込線は、前記第1領域に接続された第1電源引込線と、前記第2領域に接続された第2電源引込線とを含み、前記第1電源引込線の前記第1領域に接続された箇所と前記第1コンタクトホールとの間の距離が、前記第2電源引込線の前記第2領域に接続された箇所と前記第2コンタクトホールとの間の距離と略同一であることとしてもよい。これにより、第1電源引込線での電圧降下と第2電源引込線での電圧降下とをより一層均一化することができ、その結果、より一層、表示性能を損なわれにくくすることができる。   The power supply trunk line includes a first region located on the X direction side of the first display element and a second region located on the X direction side of the second display element, and the plurality of contact holes include A plurality of power supply lines including a first contact hole existing in the first region and a second contact hole existing in the second region, wherein the plurality of power supply lines are connected to the first region; A distance between the portion connected to the first region of the first power supply line and the first contact hole is the second power supply line connected to the second region. The distance between the portion connected to the two regions and the second contact hole may be substantially the same. Thereby, the voltage drop in the first power supply lead line and the voltage drop in the second power supply lead line can be made more uniform, and as a result, the display performance can be further prevented from being impaired.

<実施の形態>
以下、本発明に係る表示パネル装置および電子機器について、実施の形態に基づいて説明するが、本発明は、請求の範囲の記載に基づいて特定される。よって、以下の実施の形態における構成要素のうち、請求項に記載されていない構成要素は、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。なお、各図は、模式図であり、必ずしも厳密に図示したものではない。
<Embodiment>
Hereinafter, although the display panel apparatus and electronic device which concern on this invention are demonstrated based on embodiment, this invention is specified based on description of a claim. Therefore, among the constituent elements in the following embodiments, constituent elements that are not described in the claims are not necessarily required to achieve the object of the present invention, but are described as constituting more preferable embodiments. . Each figure is a schematic diagram and is not necessarily illustrated exactly.

(表示パネル装置)
図1は、本発明の実施の形態に係る表示パネル装置を示す平面図である。
図1に示すように、本発明の実施の形態に係る表示パネル装置200は、表示パネル210、第1のCOF(chip on film)220、および第2のCOF230を備える。
(Display panel device)
FIG. 1 is a plan view showing a display panel device according to an embodiment of the present invention.
As shown in FIG. 1, a display panel device 200 according to an embodiment of the present invention includes a display panel 210, a first COF (chip on film) 220, and a second COF 230.

図2は、図1において二点鎖線Aで囲まれた領域を示す拡大平面図である。
表示パネル210における二点鎖線100の内側の表示領域110内には、図2に示すように、表示素子の一例としての有機EL素子30が、X方向および当該X方向と直交するY方向に沿ってマトリクス状に設けられている。なお、本実施の形態では、X方向とY方向とが互いに直交しているが、本発明の一態様においてX方向とY方向とは必ずしも直交している必要はなく、交差する角度は任意である。
FIG. 2 is an enlarged plan view showing a region surrounded by a two-dot chain line A in FIG.
In the display area 110 inside the two-dot chain line 100 in the display panel 210, as shown in FIG. 2, the organic EL element 30 as an example of the display element is along the X direction and the Y direction orthogonal to the X direction. Are provided in a matrix. Note that although the X direction and the Y direction are orthogonal to each other in this embodiment, the X direction and the Y direction are not necessarily orthogonal to each other in one embodiment of the present invention, and the intersecting angle is arbitrary. is there.

各有機EL素子30のうち、符号に(R)を付しているものが赤色発光の有機EL素子30であり、符号に(G)を付しているものが緑色発光の有機EL素子30であり、符号に(B)を付しているものが青色発光の有機EL素子30である。各有機EL素子30がそれぞれ1サブピクセルに対応しており、発光色の異なる3つのサブピクセルを1組として1ピクセル(1画素)が構成されている。各有機EL素子30の発光を制御することによって、表示領域110に画像や文字等の情報が表示される。   Among the organic EL elements 30, those with (R) in the code are red light emitting organic EL elements 30, and those with (G) in the code are green light emitting organic EL elements 30. There is a blue light emitting organic EL element 30 with (B) in the reference numeral. Each organic EL element 30 corresponds to one subpixel, and one pixel (one pixel) is formed by combining three subpixels having different emission colors. By controlling the light emission of each organic EL element 30, information such as images and characters is displayed in the display area 110.

また、表示領域110には、データ線の一例であるソース配線(映像信号線)40と、選択配線の一例であるゲート配線(走査線)50と、電源引込線80が、それぞれ複数本ずつ設けられている。
各ソース配線40は、表示領域110にX方向に沿って設けられている。1本のソース配線40が、X方向に並んだ1行の有機EL素子30に対応している。すなわち、1本のソース配線40が、X方向に並んだ1行のサブピクセルに対応している。
In the display area 110, a plurality of source lines (video signal lines) 40, which are examples of data lines, gate lines (scanning lines) 50, which are examples of selection lines, and power supply lines 80 are provided. ing.
Each source line 40 is provided in the display area 110 along the X direction. One source wiring 40 corresponds to one row of organic EL elements 30 arranged in the X direction. That is, one source line 40 corresponds to one row of subpixels arranged in the X direction.

各ゲート配線50は、表示領域110にY方向に沿って設けられている。1本のゲート配線50が、Y方向に並んだ1列のピクセルに対応している。
各電源引込線80は、表示領域110にX方向に沿って設けられている。本実施の形態では、2本の電源引込線80が、X方向に並んだ1行のピクセルに対応している。1つのピクセルに着目すると、1本の電源引込線80が1つのサブピクセルに用いられ、もう1本の電源引込線80が2つのサブピクセルに共用されている。具体的には、1本の電源引込線80が有機EL素子30(R)に対応しており、もう1本の電源引込線80が有機EL素子30(G)および有機EL素子30(B)に対応している。
Each gate line 50 is provided in the display area 110 along the Y direction. One gate line 50 corresponds to one column of pixels arranged in the Y direction.
Each power lead-in line 80 is provided in the display area 110 along the X direction. In the present embodiment, the two power supply lines 80 correspond to one row of pixels arranged in the X direction. Focusing on one pixel, one power supply line 80 is used for one subpixel, and the other power supply line 80 is shared by two subpixels. Specifically, one power supply line 80 corresponds to the organic EL element 30 (R), and the other power supply line 80 corresponds to the organic EL element 30 (G) and the organic EL element 30 (B). doing.

図3は、本発明の実施の形態に係る表示パネルの断面構造を示す模式断面図である。
図3に示すように、表示パネル210は、パネル基板1、ゲート電極2、ゲート絶縁膜3、ソース電極4、ドレイン電極5、第1の隔壁部6、半導体層7、無機保護膜8、絶縁層9、下部電極10、第2の隔壁部11、有機層12、上部電極13、EL封止層14、封止層15、および封止基板16等を備える。そして、ゲート電極2、ゲート絶縁膜3、ソース電極4、ドレイン電極5、第1の隔壁部6および半導体層7によって、薄膜トランジスタ20が構成されている。また、下部電極10、第2の隔壁部11、有機層12および上部電極13によって、有機EL素子30が構成されている。
FIG. 3 is a schematic cross-sectional view showing a cross-sectional structure of the display panel according to the embodiment of the present invention.
As shown in FIG. 3, the display panel 210 includes a panel substrate 1, a gate electrode 2, a gate insulating film 3, a source electrode 4, a drain electrode 5, a first partition wall 6, a semiconductor layer 7, an inorganic protective film 8, and an insulation. A layer 9, a lower electrode 10, a second partition wall 11, an organic layer 12, an upper electrode 13, an EL sealing layer 14, a sealing layer 15, a sealing substrate 16, and the like are provided. A thin film transistor 20 is configured by the gate electrode 2, the gate insulating film 3, the source electrode 4, the drain electrode 5, the first partition wall 6 and the semiconductor layer 7. The lower electrode 10, the second partition wall 11, the organic layer 12, and the upper electrode 13 constitute an organic EL element 30.

薄膜トランジスタ20は、パネル基板1上に、複数のボトムゲート型のアレイ状に形成されている。特に、本実施の形態に係る薄膜トランジスタ20は、チャネル層となる半導体層7が有機材料によって構成された有機薄膜トランジスタであって、各半導体層7は、第1の隔壁部6に設けられた複数の開口6a内のそれぞれに有機材料を塗布することによって形成されている。また、本実施の形態に係る薄膜トランジスタ20は、pチャネル型の駆動トランジスタであって、ドレイン電極5が有機EL素子30の下部電極10と電気的に接続されている。なお、図3には、スイッチングトランジスタは図示されていない。以下において、薄膜トランジスタ20の各構成要素について詳述する。   The thin film transistors 20 are formed on the panel substrate 1 in a plurality of bottom gate type arrays. In particular, the thin film transistor 20 according to the present embodiment is an organic thin film transistor in which the semiconductor layer 7 serving as a channel layer is formed of an organic material, and each semiconductor layer 7 includes a plurality of the thin film transistors provided in the first partition wall 6. Each of the openings 6a is formed by applying an organic material. The thin film transistor 20 according to the present embodiment is a p-channel driving transistor, and the drain electrode 5 is electrically connected to the lower electrode 10 of the organic EL element 30. In FIG. 3, the switching transistor is not shown. Hereinafter, each component of the thin film transistor 20 will be described in detail.

パネル基板1は、例えば、プラスチックフィルム等の可撓性を有する材料からなるフレキシブル基板である。パネル基板1がフレキシブル基板である場合は、パネル基板1の表面にSiNなどを主成分とするバリア層(図示せず)が少なくとも1層形成されていることが好ましい。
ゲート電極2は、パネル基板1上の所定の領域にパターン形成されており、単層構造または多層構造を有する。ゲート電極2は、導電性材料によって構成されており、導電性材料としては、Mo(モリブデン)、Al(アルミニウム)、Cu(銅)、W(タングステン)、Ti(チタン)、Cr(クロム)等の金属や、MoW(モリブデンタングステン)等の合金等が挙げられる。
The panel substrate 1 is a flexible substrate made of a flexible material such as a plastic film. When the panel substrate 1 is a flexible substrate, it is preferable that at least one barrier layer (not shown) whose main component is SiN or the like is formed on the surface of the panel substrate 1.
The gate electrode 2 is patterned in a predetermined region on the panel substrate 1 and has a single layer structure or a multilayer structure. The gate electrode 2 is made of a conductive material. Examples of the conductive material include Mo (molybdenum), Al (aluminum), Cu (copper), W (tungsten), Ti (titanium), Cr (chromium), and the like. And alloys such as MoW (molybdenum tungsten).

ゲート絶縁膜3(ゲート絶縁層)は、ゲート電極2上に形成されている。本実施の形態において、ゲート絶縁膜3は、全てのゲート電極2を覆うようにパネル基板1上の全面に亘って形成されている。ゲート絶縁膜3は、シリコン酸化膜やシリコン窒化膜等の無機絶縁膜によって構成されており、単層構造または多層構造を有する。なお、ゲート絶縁膜3は、ポリイミド、ポリビニルフェノール、ポリプロピレン等の有機絶縁膜によって構成されていてもよい。   The gate insulating film 3 (gate insulating layer) is formed on the gate electrode 2. In the present embodiment, the gate insulating film 3 is formed over the entire surface of the panel substrate 1 so as to cover all the gate electrodes 2. The gate insulating film 3 is composed of an inorganic insulating film such as a silicon oxide film or a silicon nitride film, and has a single layer structure or a multilayer structure. The gate insulating film 3 may be composed of an organic insulating film such as polyimide, polyvinylphenol, or polypropylene.

一対のソース電極4およびドレイン電極5は、ゲート絶縁膜3上に形成されており、ゲート電極2の上方において所定の間隔をあけて対向配置されている。ソース電極4およびドレイン電極5は、導電性材料によって構成されており、導電性材料としては、モリブデン、タングステン等の金属や、モリブデンタングステン等の合金、またはそれら金属の合金等が挙げられる。   A pair of the source electrode 4 and the drain electrode 5 are formed on the gate insulating film 3, and are disposed to face each other with a predetermined interval above the gate electrode 2. The source electrode 4 and the drain electrode 5 are made of a conductive material, and examples of the conductive material include metals such as molybdenum and tungsten, alloys such as molybdenum tungsten, alloys of these metals, and the like.

本実施の形態において、ドレイン電極5は、半導体層7とは反対側の部分が延設されている。このドレイン電極5が延設された部分は、他の導電部と接続するための配線(配線層)として機能し、本実施の形態では、有機EL素子30の下部電極10と接続されている。
第1の隔壁部6は、ソース電極4上およびドレイン電極5上に形成されている。第1の隔壁部6によって、半導体層7が区画されている。第1の隔壁部6の隔壁は、半導体層7を形成する際に開口6a内に塗布した有機材料が開口6aの外へ流れ出さないようにせき止める機能を有する。第1の隔壁部6の開口6aは、ソース電極4の一部、ドレイン電極5の一部、およびゲート絶縁膜3の一部を露出させるように構成されている。
In the present embodiment, the drain electrode 5 has a portion opposite to the semiconductor layer 7 extending. The portion where the drain electrode 5 is extended functions as a wiring (wiring layer) for connecting to another conductive portion, and is connected to the lower electrode 10 of the organic EL element 30 in the present embodiment.
The first partition wall 6 is formed on the source electrode 4 and the drain electrode 5. A semiconductor layer 7 is partitioned by the first partition wall 6. The partition of the first partition 6 has a function of preventing the organic material applied in the opening 6a from flowing out of the opening 6a when the semiconductor layer 7 is formed. The opening 6 a of the first partition wall 6 is configured to expose a part of the source electrode 4, a part of the drain electrode 5, and a part of the gate insulating film 3.

第1の隔壁部6は、レジスト等の感光性樹脂を用いて形成することができ、この感光性樹脂を部分的に露光し現像することによって開口6aを形成することができる。なお、第1の隔壁部6に対して所定の表面処理を行うことにより、第1の隔壁部6の表面に撥水性を持たせることが好ましい。
半導体層7は、少なくともソース電極4およびドレイン電極5と接するように、第1の隔壁部6の開口6a内に形成される。半導体層7は、薄膜トランジスタ20のチャネル層として機能し、ゲート電極2の上方に形成されている。本実施の形態において、半導体層7は、ゲート絶縁膜3上、ソース電極4上、およびドレイン電極5上に形成されている。
The first partition wall portion 6 can be formed using a photosensitive resin such as a resist, and the opening 6a can be formed by partially exposing and developing the photosensitive resin. In addition, it is preferable to give the surface of the 1st partition part 6 water repellency by performing predetermined | prescribed surface treatment with respect to the 1st partition part 6. FIG.
The semiconductor layer 7 is formed in the opening 6 a of the first partition wall 6 so as to be in contact with at least the source electrode 4 and the drain electrode 5. The semiconductor layer 7 functions as a channel layer of the thin film transistor 20 and is formed above the gate electrode 2. In the present embodiment, the semiconductor layer 7 is formed on the gate insulating film 3, the source electrode 4, and the drain electrode 5.

半導体層7は、塗布型の半導体層であり、インクジェット法等の印刷法によって形成することができる。塗布型の半導体層7としては、例えば、ペンタセン、フタロシアニン系、または、ポルフィリン系の可溶性の有機材料を用いた有機半導体層、または、IGZO(InGaZnOx)等の透明アモルファス酸化物を用いた酸化物半導体層がある。本実施の形態では、半導体層7として有機材料を用いている。   The semiconductor layer 7 is a coating-type semiconductor layer and can be formed by a printing method such as an inkjet method. Examples of the coating-type semiconductor layer 7 include an organic semiconductor layer using a pentacene, phthalocyanine-based, or porphyrin-based soluble organic material, or an oxide semiconductor using a transparent amorphous oxide such as IGZO (InGaZnOx). There are layers. In the present embodiment, an organic material is used for the semiconductor layer 7.

なお、図示しないが、第1の隔壁部6の開口6a内において、半導体層7を保護するために半導体層7を覆うように有機保護膜を形成してもよい。有機保護膜としては、アクリルポリマー等の高分子材料あるいはアクリルモノマー等の低分子材料のような有機材料を用いることができる。有機保護膜を形成することによって、水分や酸素などが半導体層7へ侵入することを抑制することができる。   Although not shown, an organic protective film may be formed so as to cover the semiconductor layer 7 in order to protect the semiconductor layer 7 in the opening 6 a of the first partition wall 6. As the organic protective film, an organic material such as a high molecular material such as an acrylic polymer or a low molecular material such as an acrylic monomer can be used. By forming the organic protective film, it is possible to prevent moisture, oxygen, and the like from entering the semiconductor layer 7.

無機保護膜8は、全ての薄膜トランジスタ20を覆うようにパネル基板1の上面全体の上方に形成されており、層間のリーク電流の発生を抑制する。本実施の形態において、無機保護膜8は、SiN(窒化珪素)膜上にSiO(酸化珪素)膜を積層させてなる多層構造を有する。
絶縁層9は、無機保護膜8の上方に形成される。本実施の形態において、絶縁層9は、パネル基板1の全面上方に形成された平坦化絶縁層である。絶縁層9は、層間のリーク電流の発生を抑制すると共に、薄膜トランジスタ20の表面を平坦化する厚膜の平坦化膜である。絶縁層9は、例えば、レジスト等の有機材料や、SOG(Spin On Glass)等の無機材料で形成することができる。
The inorganic protective film 8 is formed above the entire upper surface of the panel substrate 1 so as to cover all the thin film transistors 20, and suppresses the generation of leakage current between layers. In the present embodiment, the inorganic protective film 8 has a multilayer structure in which a SiO (silicon oxide) film is laminated on a SiN (silicon nitride) film.
The insulating layer 9 is formed above the inorganic protective film 8. In the present embodiment, the insulating layer 9 is a planarizing insulating layer formed over the entire surface of the panel substrate 1. The insulating layer 9 is a thick planarizing film that suppresses the generation of leakage current between layers and planarizes the surface of the thin film transistor 20. The insulating layer 9 can be formed of, for example, an organic material such as a resist or an inorganic material such as SOG (Spin On Glass).

また、絶縁層9には、有機EL素子30の下部電極10とドレイン電極5(ドレイン電極5の配線部分)とを接続するためのコンタクトホール9aが設けられている。コンタクトホール9aは、絶縁層9におけるドレイン電極5上の部分を除去することにより形成される。コンタクトホール9aを形成することによって、ドレイン電極5の表面を露出させることができ、コンタクトホール9aを介してドレイン電極5と下部電極10とを接続することができる。   The insulating layer 9 is provided with a contact hole 9a for connecting the lower electrode 10 of the organic EL element 30 and the drain electrode 5 (wiring portion of the drain electrode 5). The contact hole 9a is formed by removing a portion on the drain electrode 5 in the insulating layer 9. By forming the contact hole 9a, the surface of the drain electrode 5 can be exposed, and the drain electrode 5 and the lower electrode 10 can be connected via the contact hole 9a.

本実施の形態における有機EL素子30は、トップエミッション型の有機EL素子であって、絶縁層9上において画素単位(発光単位)で形成されている。以下において、有機EL素子30の各構成要素について詳述する。
下部電極10は、絶縁層9上に形成され、電流が流れ込む陽極(アノード)であって有機EL素子30の画素電極として機能する。また、本実施の形態における有機EL素子30はトップエミッション型であるので、下部電極10は反射電極として構成されている。反射電極としての下部電極10は、例えば、APC(アルミニウムや銀合金)などの反射金属(反射率の高い金属)の単層構造、あるいは、ITO(インジウム錫酸化物)等の透明金属酸化物と、銀合金等の反射金属との2層構造とすることができる。下部電極10は、絶縁層9上の所定の領域にパターン形成されている。なお、ボトムエミッション型の有機EL素子とする場合、下部電極10は、インジウム錫酸化物などの透明金属酸化物のみからなる透明電極とする。
The organic EL element 30 in the present embodiment is a top emission type organic EL element, and is formed on the insulating layer 9 in pixel units (light emission units). Hereinafter, each component of the organic EL element 30 will be described in detail.
The lower electrode 10 is formed on the insulating layer 9 and functions as a pixel electrode of the organic EL element 30 as an anode (anode) through which current flows. Moreover, since the organic EL element 30 in this Embodiment is a top emission type, the lower electrode 10 is comprised as a reflective electrode. The lower electrode 10 as a reflective electrode is, for example, a single-layer structure of a reflective metal (a metal with high reflectivity) such as APC (aluminum or silver alloy), or a transparent metal oxide such as ITO (indium tin oxide). , And a two-layer structure with a reflective metal such as a silver alloy. The lower electrode 10 is patterned in a predetermined region on the insulating layer 9. In the case of a bottom emission type organic EL element, the lower electrode 10 is a transparent electrode made of only a transparent metal oxide such as indium tin oxide.

また、上述のように、下部電極10は、絶縁層9を貫通するコンタクトホール9aを介して、薄膜トランジスタ20のドレイン電極5と電気的に接続されている。本実施の形態において、下部電極10は、コンタクトホール9aの底部において露出するドレイン電極5と接するように形成されている。これにより、下部電極10には、駆動トランジスタとしての薄膜トランジスタ20のドレイン電極5から、ソース配線40から供給されたデータ電圧に対応する電流が供給される。   Further, as described above, the lower electrode 10 is electrically connected to the drain electrode 5 of the thin film transistor 20 through the contact hole 9 a that penetrates the insulating layer 9. In the present embodiment, the lower electrode 10 is formed in contact with the drain electrode 5 exposed at the bottom of the contact hole 9a. As a result, a current corresponding to the data voltage supplied from the source wiring 40 is supplied to the lower electrode 10 from the drain electrode 5 of the thin film transistor 20 as the driving transistor.

第2の隔壁部11は、有機EL層に形成されるELバンク層であって、絶縁層9上に形成される。第2の隔壁部11には、有機層12を区画するための複数の開口11aが設けられている。第2の隔壁部11は、レジスト等の感光性樹脂を用いて形成することができ、この感光性樹脂を部分的に露光および現像することによって開口11aを形成することができる。   The second partition wall 11 is an EL bank layer formed on the organic EL layer, and is formed on the insulating layer 9. The second partition wall 11 is provided with a plurality of openings 11 a for partitioning the organic layer 12. The second partition wall 11 can be formed using a photosensitive resin such as a resist, and the opening 11a can be formed by partially exposing and developing the photosensitive resin.

有機層12は、下部電極10上において画素単位で形成されており、所定の有機発光材料で構成される発光層を含む有機EL層である。発光層は、下部電極10と上部電極13とに所定の電圧が印加されることにより注入された電子と正孔とが再結合して生じるエネルギーにより発光層の発光材料が励起されて発光する。発光層は、例えば、下層としてα−NPD(Bis[N−(1−naphthyl)−N−phenyl]benzidine)を用い、上層としてAlq3(tris−(8−hydroxyquinoline)aluminum)を用いた多層構造とすることができる。   The organic layer 12 is an organic EL layer that is formed in units of pixels on the lower electrode 10 and includes a light emitting layer made of a predetermined organic light emitting material. The light emitting layer emits light when the light emitting material of the light emitting layer is excited by energy generated by recombination of injected electrons and holes when a predetermined voltage is applied to the lower electrode 10 and the upper electrode 13. The light emitting layer has, for example, a multilayer structure using α-NPD (Bis [N- (1-naphthyl) -N-phenyl] benzidine) as a lower layer and Alq3 (tris- (8-hydroxyquinoline) aluminum) as an upper layer. can do.

また、有機層12は、発光層の他に、正孔注入層、正孔輸送層、電子輸送層、および電子注入層の全部または一部の層が積層されて構成される。この場合、例えば、正孔注入層としては、PEDOT(ポリエチレンジオキシチオフェン)などの化合物などを用いることができ、正孔輸送層としては、トリフェルアミンやポリアニリンなどを用いることができ、電子注入層としては、PPV(ポリフェニレンビニレン)などを用いることができる。   The organic layer 12 is formed by laminating all or a part of the hole injection layer, the hole transport layer, the electron transport layer, and the electron injection layer in addition to the light emitting layer. In this case, for example, a compound such as PEDOT (polyethylenedioxythiophene) can be used as the hole injection layer, and triferamine, polyaniline, or the like can be used as the hole transport layer. For example, PPV (polyphenylene vinylene) can be used.

上部電極13は、電流が流れ出す陰極(カソード)であり、下部電極10に対して負の電圧を発光層に印加して、電子を発光層に注入する機能を有する。上部電極13は、下部電極10と対向するように形成された透明電極であって、有機層12上に形成される。なお、本実施の形態における上部電極13は、全ての有機EL素子30で共有される共通電極である。上部電極13は、透過率の高い材料および構造を用いることが好ましく、ITOまたはIZO(インジウム亜鉛酸化物)等の透明金属酸化物によって構成することができる。なお、本実施の形態において、上部電極13の電位は接地電位としている。   The upper electrode 13 is a cathode from which current flows, and has a function of injecting electrons into the light emitting layer by applying a negative voltage to the light emitting layer with respect to the lower electrode 10. The upper electrode 13 is a transparent electrode formed to face the lower electrode 10 and is formed on the organic layer 12. Note that the upper electrode 13 in the present embodiment is a common electrode shared by all the organic EL elements 30. The upper electrode 13 is preferably made of a material and structure having a high transmittance, and can be made of a transparent metal oxide such as ITO or IZO (indium zinc oxide). In the present embodiment, the potential of the upper electrode 13 is the ground potential.

EL封止層14は、全ての有機EL素子30を覆うようにパネル基板1の上面全体の上方に形成されており、有機EL素子30を封止して保護する。本実施の形態において、EL封止層14は、SiN膜からなる。EL封止層14は、パネル基板1の外周縁部の上方においては、無機保護膜8、絶縁層9、およびその上に形成された有機EL素子30の側面を覆っていると共に、ゲート絶縁膜3の上面における外周縁部3aをも覆っている。このような構成は、表示パネル210の製造工程において、パネル基板1上にソース電極4から封止基板16までの各層を積層させた積層体を形成後、その積層体における不要な外周部分をサイジングにより除去する際に、ゲート絶縁膜3上にEL封止層14が直接形成されている領域17にダイサーの刃18を当てカットすることで実現される。この構成により、ゲート絶縁膜3上に形成されたソース電極4から上部電極13までの各層が切断されることがなく、無機保護膜8、絶縁膜9、およびその上に形成された有機EL素子30の側面がEL封止層14によって覆われた状態を維持することができるため、薄膜トランジスタ20の内部および有機EL素子30の内部に積層構造の側方から水分やガスなどが侵入することを防止できる。   The EL sealing layer 14 is formed above the entire upper surface of the panel substrate 1 so as to cover all the organic EL elements 30, and seals and protects the organic EL elements 30. In the present embodiment, the EL sealing layer 14 is made of a SiN film. The EL sealing layer 14 covers the inorganic protective film 8, the insulating layer 9, and the side surface of the organic EL element 30 formed thereon above the outer peripheral edge of the panel substrate 1, and a gate insulating film 3 also covers the outer peripheral edge portion 3a on the upper surface of 3. In such a configuration, in the manufacturing process of the display panel 210, after forming a laminated body in which the layers from the source electrode 4 to the sealing substrate 16 are laminated on the panel substrate 1, an unnecessary outer peripheral portion of the laminated body is sized. This is realized by applying a dicer blade 18 to the region 17 where the EL sealing layer 14 is directly formed on the gate insulating film 3 and removing it. With this configuration, the layers from the source electrode 4 to the upper electrode 13 formed on the gate insulating film 3 are not cut, and the inorganic protective film 8, the insulating film 9, and the organic EL element formed thereon 30 can maintain a state where the side surface of the electrode 30 is covered with the EL sealing layer 14, thereby preventing moisture, gas, and the like from entering the thin film transistor 20 and the organic EL element 30 from the side of the laminated structure. it can.

封止層15は、有機EL素子30までが形成されたパネル基板1と封止基板16とを接合する接着層として機能するとともに、有機EL素子30を封止して保護する保護層としても機能する。封止層15の材料としては、例えば、アクリル系またはエポキシ系の樹脂などを用いることができる。なお、EL封止層14と封止層15との間に、さらに有機EL素子30を水分や酸素から保護するために薄膜封止層を形成してもよい。薄膜封止層の材料としては、例えば、SiNまたはSiON(酸窒化珪素)等の透明絶縁材料を用いることができる。   The sealing layer 15 functions as an adhesive layer that joins the panel substrate 1 on which the organic EL elements 30 are formed and the sealing substrate 16, and also functions as a protective layer that seals and protects the organic EL elements 30. To do. As a material of the sealing layer 15, for example, an acrylic or epoxy resin can be used. A thin film sealing layer may be formed between the EL sealing layer 14 and the sealing layer 15 in order to further protect the organic EL element 30 from moisture and oxygen. As a material of the thin film sealing layer, for example, a transparent insulating material such as SiN or SiON (silicon oxynitride) can be used.

封止基板16は、有機EL素子30を封止して有機EL素子30を外部から保護する基板である。すなわち、封止基板16は、表示パネル装置200の外面を形成する。封止基板16は、パネル基板1と同様、フレキシブル性を有する樹脂材料を用いるものであってもよい。封止基板16は、有機EL素子30の発光層から放出される光を透過するため、複数の画素のそれぞれに対応する有機EL素子30が所望に発光することによって、封止基板16に所望の画像が表示される。封止基板16としては、例えば透明ガラス基板を用いることができる。なお、必要に応じて封止基板16の内面に、赤色、緑色および青色の各色に対応するカラーフィルタを形成してもよく、この場合、封止基板16はカラーフィルタを通過した光を透過する。   The sealing substrate 16 is a substrate that seals the organic EL element 30 and protects the organic EL element 30 from the outside. That is, the sealing substrate 16 forms the outer surface of the display panel device 200. As with the panel substrate 1, the sealing substrate 16 may use a resin material having flexibility. Since the sealing substrate 16 transmits light emitted from the light emitting layer of the organic EL element 30, the organic EL element 30 corresponding to each of the plurality of pixels emits light as desired. An image is displayed. As the sealing substrate 16, for example, a transparent glass substrate can be used. In addition, you may form the color filter corresponding to each color of red, green, and blue in the inner surface of the sealing substrate 16 as needed, In this case, the sealing substrate 16 permeate | transmits the light which passed the color filter. .

図4は、本発明の実施の形態に係るサブピクセルの等価回路を示す回路図である。
図4に示すように、表示パネルの等価回路は、有機EL素子101(前述の有機EL素子30に相当)、有機EL素子101を駆動する駆動トランジスタである薄膜トランジスタ102(前述の薄膜トランジスタ20に相当)、有機EL素子101を選択するためのスイッチングトランジスタである薄膜トランジスタ103、およびコンデンサ104等で構成される。
FIG. 4 is a circuit diagram showing an equivalent circuit of the sub-pixel according to the embodiment of the present invention.
As shown in FIG. 4, an equivalent circuit of the display panel includes an organic EL element 101 (corresponding to the organic EL element 30 described above) and a thin film transistor 102 (corresponding to the thin film transistor 20 described above) that is a driving transistor for driving the organic EL element 101. The thin film transistor 103 is a switching transistor for selecting the organic EL element 101, the capacitor 104, and the like.

薄膜トランジスタ102のソース電極102S(前述のソース電極4に相当)は、電源引込線105(前述の電源引込線80に相当)に接続され、ドレイン電極102D(前述のドレイン電極5に相当)は有機EL素子101のアノード101A(前述の下部電極10に相当)に接続されている。
また、薄膜トランジスタ103のソース電極103Sは、ソース配線106(前述のソース配線40に相当)に接続され、ゲート電極103Gは、ゲート配線107(前述のゲート配線50に相当)に接続され、ドレイン電極103Dは、コンデンサ104および薄膜トランジスタ102のゲート電極102Gに接続されている。
A source electrode 102S (corresponding to the aforementioned source electrode 4) of the thin film transistor 102 is connected to a power supply lead line 105 (corresponding to the aforementioned power supply lead line 80), and a drain electrode 102D (corresponding to the aforementioned drain electrode 5) is connected to the organic EL element 101. The anode 101A (corresponding to the lower electrode 10 described above) is connected.
Further, the source electrode 103S of the thin film transistor 103 is connected to the source wiring 106 (corresponding to the source wiring 40 described above), the gate electrode 103G is connected to the gate wiring 107 (corresponding to the gate wiring 50 described above), and the drain electrode 103D. Is connected to the capacitor 104 and the gate electrode 102G of the thin film transistor 102.

この構成において、ゲート配線107にゲート信号が入力され、薄膜トランジスタ103がオン状態になると、ソース配線106を介して供給された映像信号電圧がコンデンサ104に保持される。そして、コンデンサ104に書き込まれた保持電圧は、1フレーム期間を通じて保持される。この保持電圧により、薄膜トランジスタ102のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が、有機EL素子101のアノード101Aからカソード101Cへと流れる。これにより、各有機EL素子101が発光し、表示領域110に画像等が表示される。   In this structure, when a gate signal is input to the gate wiring 107 and the thin film transistor 103 is turned on, the video signal voltage supplied through the source wiring 106 is held in the capacitor 104. Then, the holding voltage written in the capacitor 104 is held throughout one frame period. By this holding voltage, the conductance of the thin film transistor 102 changes in an analog manner, and a driving current corresponding to the light emission gradation flows from the anode 101A to the cathode 101C of the organic EL element 101. Thereby, each organic EL element 101 emits light, and an image or the like is displayed in the display area 110.

図1に戻り、再び表示パネル装置200の構成の説明を続ける。
第1のCOF220は、第1のFPC(flexible printed circuits)221上に、第1の駆動部としてのソースドライバ222が搭載された構成を有する。第2のCOF230は、第2のFPC(flexible printed circuits)231上に、第2の駆動部としてのゲートドライバ232が搭載された構成を有する。第1のCOF220は、表示パネル210のX方向一端側に配置されており、第2のCOF230は、表示パネル210のX方向他端側に配置されている。
Returning to FIG. 1, the description of the configuration of the display panel device 200 is continued again.
The first COF 220 has a configuration in which a source driver 222 as a first driving unit is mounted on a first FPC (flexible printed circuit) 221. The second COF 230 has a configuration in which a gate driver 232 as a second driving unit is mounted on a second FPC (flexible printed circuit) 231. The first COF 220 is disposed on one end side in the X direction of the display panel 210, and the second COF 230 is disposed on the other end side in the X direction of the display panel 210.

平面視において、パネル基板1の形状は異形であり、表示領域110の形状も異形である。表示領域110の形状が異形である点において、本実施の形態に係る表示パネル装置200は、一般的な表示パネル装置とは構成が異なる。
なお、異形とは、本願においては矩形(正方形を含む)でないことを意味する。表示領域が矩形である場合、表示領域のX方向の幅はY方向に沿って均一であり、表示領域のY方向の幅もX方向に沿って均一である。しかしながら、表示領域が異形である場合、表示領域のX方向の幅がY方向に沿って均一でないか、或いは、表示領域のY方向の幅がX方向に沿って均一でないか、或いは、それら両方の幅が均一でない。そのような場合は表示領域が矩形であるとは言えないため、異形であるとみなす。
In plan view, the shape of the panel substrate 1 is irregular, and the shape of the display region 110 is also irregular. The display panel device 200 according to the present embodiment is different in configuration from a general display panel device in that the shape of the display region 110 is irregular.
In addition, in this application, an irregular shape means that it is not a rectangle (a square is included). When the display area is rectangular, the width of the display area in the X direction is uniform along the Y direction, and the width of the display area in the Y direction is also uniform along the X direction. However, if the display area is irregular, the width of the display area in the X direction is not uniform along the Y direction, or the width of the display area in the Y direction is not uniform along the X direction, or both The width of is not uniform. In such a case, since the display area cannot be said to be rectangular, it is regarded as an irregular shape.

異形には、例えば、円形、半円形、楕円形、三角形、または五角形以上の多角形等が含まれる。また、矩形に対して少なくとも一部に凹部または凸部が形成された形状も異形に含まれる。本実施の形態における表示領域110は、矩形に対して1つのコーナー部に凹部が形成された形状であるとも言える。なお、異形が、図1に示すような本実施の形態に係る表示領域110の形状に限られないのは言うまでもない。   The irregular shape includes, for example, a circular shape, a semi-circular shape, an elliptical shape, a triangular shape, or a polygonal shape having five or more pentagons. Moreover, the shape in which the recessed part or the convex part was formed in at least one part with respect to the rectangle is also contained in an irregular shape. It can be said that the display area 110 in this embodiment has a shape in which a concave portion is formed at one corner with respect to a rectangle. Needless to say, the irregular shape is not limited to the shape of the display region 110 according to the present embodiment as shown in FIG.

本実施の形態における表示領域110の形状を具体的に説明する。表示領域110の外周縁は、X方向一端縁111と、Y方向一端縁112と、X方向他端縁113と、Y方向他端縁114とで構成されている。X方向一端縁111は、直線状である。Y方向一端縁112は、X方向一端縁111のY方向一端と連続しており、X方向一端縁111とは直角を保っている。X方向他端縁113は、Y方向一端縁112のX方向他端と連続しており、Y方向一端縁112とは直角を保っていることからX方向他端縁113とは平行であるが、X方向一端縁111とは長さが異なる。それら長さの異なるX方向一端縁111およびX方向他端縁113を結ぶY方向他端縁114は、他の端縁111〜113のように全体に亘って直線状ではなく、一部において曲線の部分が存在しており、直線状の第1の直線部分114aおよび第2の直線部分114cと、それらを結ぶ曲線状の曲線部分114bとで構成されている。   The shape of the display area 110 in this embodiment will be specifically described. The outer peripheral edge of the display area 110 includes an X direction one end edge 111, a Y direction one end edge 112, an X direction other end edge 113, and a Y direction other end edge 114. The one end edge 111 in the X direction is linear. The one end edge 112 in the Y direction is continuous with one end in the Y direction of the one end edge 111 in the X direction, and maintains a right angle with the one end edge 111 in the X direction. The other end edge 113 in the X direction is continuous with the other end in the X direction of the one end edge 112 in the Y direction, and is parallel to the other end edge 113 in the X direction because it maintains a right angle with the one end edge 112 in the Y direction. , The length is different from the one end edge 111 in the X direction. The other end edge 114 in the Y direction connecting the one end edge 111 in the X direction and the other end edge 113 in the X direction is not linear throughout the other edges 111 to 113, but is curved in part. This portion includes a straight first straight portion 114a and a second straight portion 114c, and a curved portion 114b connecting them.

表示パネル210は、パネル基板1上に、表示領域110以外に、表示領域110を囲繞する外周領域(額縁領域)120を有する。図1に示すように、パネル基板1上において、二点鎖線100の外側の領域が外周領域120である。外周領域120には、X方向一端縁111と隣接する領域121と、Y方向一端縁112と隣接する領域122と、X方向他端縁113と隣接する領域123と、Y方向他端縁114と隣接する領域124とが含まれる。   In addition to the display area 110, the display panel 210 has an outer peripheral area (frame area) 120 surrounding the display area 110 on the panel substrate 1. As shown in FIG. 1, a region outside the two-dot chain line 100 is an outer peripheral region 120 on the panel substrate 1. The outer peripheral region 120 includes a region 121 adjacent to the one end edge 111 in the X direction, a region 122 adjacent to the one end edge 112 in the Y direction, a region 123 adjacent to the other end edge 113 in the X direction, and the other end edge 114 in the Y direction. An adjacent region 124 is included.

図5は、データ配線および選択配線の配線経路を示す模式平面図である。
図5に示すように、表示領域110には、ソース配線40、ゲート配線50および電源引込線80が、それぞれ複数本ずつ設けられている。また、外周領域120には、ソース配線40に接続された第1の引き出し配線60と、ゲート配線50に接続された第2の引き出し配線70とが、それぞれ複数本ずつ設けられている。外周領域120には、さらに、電源引込線80に接続された電源幹線90が設けられている。
FIG. 5 is a schematic plan view showing wiring paths of data wiring and selection wiring.
As shown in FIG. 5, the display region 110 is provided with a plurality of source lines 40, gate lines 50, and power supply lines 80. In the outer peripheral region 120, a plurality of first lead lines 60 connected to the source lines 40 and a plurality of second lead lines 70 connected to the gate lines 50 are provided. The outer peripheral region 120 is further provided with a power trunk 90 connected to the power lead-in line 80.

図6は、データ配線、選択配線および電源配線の配線経路を階層ごとに示す模式斜視図である。
図6に示すように、各ゲート配線50の位置する階層は第1の配線層211であり、各ソース配線40および各電源引込線80の位置する階層は第2配線層212である。第1の配線層211はゲート電極2が形成されている層であり、第2の配線層212はソース電極4およびドレイン電極5が形成されている層であり、第1の配線層211と第2の配線層212の間にはゲート絶縁膜3が存在する(図3参照)。
FIG. 6 is a schematic perspective view showing wiring paths of data wiring, selection wiring, and power supply wiring for each layer.
As shown in FIG. 6, the level where each gate line 50 is located is the first wiring layer 211, and the level where each source line 40 and each power supply line 80 is located is the second wiring layer 212. The first wiring layer 211 is a layer in which the gate electrode 2 is formed, and the second wiring layer 212 is a layer in which the source electrode 4 and the drain electrode 5 are formed. The gate insulating film 3 exists between the two wiring layers 212 (see FIG. 3).

図5に戻って、各第1の引き出し配線60は、表示領域110のX方向一端縁111において、それぞれに対応する1本のソース配線40と接続されており、外周領域120におけるX方向一端縁111と隣接する領域121にX方向に沿って引き出されている。各第1の引き出し配線60の位置する階層は、第2の配線層212である(図6参照)。そして、各第1の引き出し配線60は、X方向一端縁111と隣接する領域121における接続領域224において、第1のCOF220の複数の接続配線223と、1対1の関係で接続されている。これにより、第1のCOF220のソースドライバ222と各第1の引き出し配線60とが、接続領域224において第1の接点61で接続されており、第1の引き出し配線60には、接続配線223を介してソースドライバ222から電圧が印加される。   Returning to FIG. 5, each first lead-out wiring 60 is connected to one corresponding source line 40 at one end edge 111 in the X direction of the display area 110, and one end edge in the X direction in the outer peripheral area 120. A region 121 adjacent to 111 is drawn along the X direction. The hierarchy in which each first lead wiring 60 is located is the second wiring layer 212 (see FIG. 6). Each first lead-out wiring 60 is connected to the plurality of connection wirings 223 of the first COF 220 in a one-to-one relationship in the connection region 224 in the region 121 adjacent to the X direction one end edge 111. As a result, the source driver 222 of the first COF 220 and each first lead wiring 60 are connected by the first contact 61 in the connection region 224, and the connection wiring 223 is connected to the first lead wiring 60. A voltage is applied from the source driver 222 through the via.

複数の第1の接点61が位置する接続領域224はY方向に沿った長尺状であり、複数の第1の接点61はY方向に沿って配列されている。本実施の形態に係る表示パネル装置200のようなX方向に長いフレキシブル表示パネル装置は、主にX方向に湾曲させて使用される。X方向に湾曲させる場合に、第1の接点61がY方向に沿って配列されていれば、すなわち接続領域224がY方向に沿った長尺状であれば、接続領域224に応力が加わり難く、第1の引き出し配線60と接続配線223との断線が起こりにくい。   The connection region 224 in which the plurality of first contacts 61 are located has a long shape along the Y direction, and the plurality of first contacts 61 are arranged along the Y direction. A flexible display panel device that is long in the X direction, such as the display panel device 200 according to the present embodiment, is mainly used by being bent in the X direction. When bending in the X direction, if the first contacts 61 are arranged along the Y direction, that is, if the connection region 224 is long along the Y direction, it is difficult to apply stress to the connection region 224. The disconnection between the first lead-out wiring 60 and the connection wiring 223 hardly occurs.

複数の第1の接点61のうちのY方向両端に位置する2つの第1の接点61(図5におけるY方向一端に位置する第1の接点61(a)、および、Y方向他端に位置する第1の接点61(b)のことである。)は、表示領域110のX方向一端縁111の両端よりもY方向内側に位置している。このような構成とすれば、第1のCOF220のY方向の幅を、表示パネル210のY方向の幅よりも狭くし易く、表示パネル装置200のY方向における狭額縁化を実現しやすい。   Two first contacts 61 located at both ends in the Y direction among the plurality of first contacts 61 (first contact 61 (a) located at one end in the Y direction in FIG. 5 and located at the other end in the Y direction) The first contact 61 (b) is located on the inner side in the Y direction with respect to both ends of the X direction one end edge 111 of the display region 110. With such a configuration, the width of the first COF 220 in the Y direction can be easily made narrower than the width of the display panel 210 in the Y direction, and a narrow frame in the Y direction of the display panel device 200 can be easily realized.

各第2の引き出し配線70は、表示領域110のY方向一端縁112において、それぞれに対応する1本のゲート配線50と、ゲート絶縁膜3に設けられたコンタクトホール75を通じて接続されている(図6参照)。そして、各第2の引き出し配線70は、外周領域120におけるY方向一端縁112と隣接する領域122にY方向に沿って引き出されている。さらに、各第2の引き出し配線70は、Y方向一端縁112と隣接する領域122から、X方向他端縁113と隣接する領域123まで延伸している。   Each second lead line 70 is connected to one corresponding gate line 50 at one edge 112 in the Y direction of the display region 110 through a contact hole 75 provided in the gate insulating film 3 (FIG. 6). Each second lead wiring 70 is led out along the Y direction to a region 122 adjacent to the one end edge 112 in the Y direction in the outer peripheral region 120. Furthermore, each second lead-out wiring 70 extends from a region 122 adjacent to the one end edge 112 in the Y direction to a region 123 adjacent to the other end edge 113 in the X direction.

このような構成とすれば、第2のCOF230を表示パネル210のX方向他端側に配置することができる。すなわち、第2のCOF230を、表示パネル210を挟んで第1のCOFとは反対側に配置することができる。そのため、表示パネル装置200をY方向において狭額縁化することができる。特に、Y方向他端縁114と隣接する領域124を狭額縁化することができる。本実施の形態に係る表示パネル装置200は、一般的な表示パネル装置とは異なり、外周領域120におけるY方向他端縁114と隣接する領域124が特殊な形状である。このような特殊な形状の部分はデザイン的に目立つ部位であるため、このような部位を狭額縁化できれば、表示パネル装置200のデザイン性をより向上させることができる。   With such a configuration, the second COF 230 can be disposed on the other end side in the X direction of the display panel 210. That is, the second COF 230 can be disposed on the opposite side of the first COF with the display panel 210 interposed therebetween. Therefore, the display panel device 200 can be narrowed in the Y direction. In particular, the frame 124 adjacent to the other edge 114 in the Y direction can be narrowed. In the display panel device 200 according to the present embodiment, unlike a general display panel device, a region 124 adjacent to the other end edge 114 in the Y direction in the outer peripheral region 120 has a special shape. Since such a specially shaped part is a conspicuous part in terms of design, if such a part can be narrowed, the design of the display panel device 200 can be further improved.

また、図6に示すように、第2の引き出し配線70は、第1の配線層211に位置する配線70Aと、第2の配線層212に位置する配線70Bとから構成される。配線70Aは、配線70Bに沿って延伸しており、ゲート絶縁膜3に設けられたコンタクトホール73を通じて配線70Bと電気的に接続されている。第2の引き出し配線70は、引き回される距離が比較的長いので、第2の引き出し配線70の電気抵抗が増大しやすい。これに対して、本実施形態では、第2の引き出し配線70は、互いに平行に延伸する2本の配線70A、70Bから構成されている。これにより、第2の引き出し配線70の実質的な断面積を大きくすることができ、その結果、第2の引き出し配線70の電気抵抗の増大を抑制することができる。   Further, as shown in FIG. 6, the second lead-out wiring 70 includes a wiring 70 </ b> A located in the first wiring layer 211 and a wiring 70 </ b> B located in the second wiring layer 212. The wiring 70 </ b> A extends along the wiring 70 </ b> B and is electrically connected to the wiring 70 </ b> B through a contact hole 73 provided in the gate insulating film 3. Since the second lead-out wiring 70 has a relatively long distance, the electric resistance of the second lead-out wiring 70 is likely to increase. On the other hand, in the present embodiment, the second lead-out wiring 70 is composed of two wirings 70A and 70B extending in parallel with each other. Thereby, the substantial cross-sectional area of the second lead-out wiring 70 can be increased, and as a result, an increase in the electrical resistance of the second lead-out wiring 70 can be suppressed.

図5に戻って、本実施の形態に係る表示パネル210は、有機EL素子30の発光階調を変化させるためのアナログ信号が入力されるソース配線40に接続された第1の引き出し配線60ではなく、有機EL素子30のオン/オフを制御する信号が入力されるゲート配線50に接続された第2の引き出し配線70が引き回される構成であるため、表示パネル210の表示性能を良好に保つことができる。なぜなら、ソース配線40からソースドライバ222までの距離が長くなってアナログ信号値が劣化すると、表示パネル210の表示性能にダイレクトに悪影響を及ぼす可能性があるが、信号の劣化の影響が少ないゲート配線50に接続された第2の引き出し配線70であれば多少長くなっても、表示パネル210の表示性能に悪影響を及ぼしにくいからである。   Returning to FIG. 5, the display panel 210 according to the present embodiment includes the first lead wiring 60 connected to the source wiring 40 to which an analog signal for changing the light emission gradation of the organic EL element 30 is input. In addition, since the second lead wiring 70 connected to the gate wiring 50 to which a signal for controlling on / off of the organic EL element 30 is input is routed, the display performance of the display panel 210 is improved. Can keep. This is because if the distance from the source wiring 40 to the source driver 222 becomes longer and the analog signal value deteriorates, the display performance of the display panel 210 may be directly adversely affected, but the gate wiring is less affected by signal deterioration. This is because the display performance of the display panel 210 is not adversely affected even if the length of the second lead wiring 70 connected to 50 is a little longer.

なお、Y方向一端縁112と隣接する領域122に引き出された第2の引出し配線70を、第1の引き出し配線60が配置されているX方向一端縁111と隣接する領域121まで延伸させることも技術的には可能である。しかしながら、そうすると、第1のCOF220と第2のCOF230の両方を表示パネル210のX方向一端側に並べて配置しなければならず、第1の引き出し配線60とソースドライバ222との接続領域224のY方向中心と、ソース配線40が引き出されるX方向一端縁111のY方向中心とのずれが大きくなり、結果的に一部の第1の引き出し配線60が長くなってしまう。したがって、第2の引き出し配線70は、第1の引き出し配線60が配置されていないX方向他端縁113と隣接する領域123に延伸されていることが好ましく、これにより第1の引き出し配線60が長くなってしまうことを抑制することができる。   Note that the second lead wiring 70 drawn to the region 122 adjacent to the one edge 112 in the Y direction may be extended to the region 121 adjacent to the one edge 111 in the X direction where the first lead wiring 60 is disposed. Technically possible. However, in that case, both the first COF 220 and the second COF 230 must be arranged side by side on one end side in the X direction of the display panel 210, and the Y of the connection region 224 between the first lead-out wiring 60 and the source driver 222 is required. The deviation between the direction center and the Y direction center of the X direction one end edge 111 from which the source line 40 is drawn out becomes large, and as a result, some of the first lead lines 60 become long. Therefore, it is preferable that the second lead-out wiring 70 is extended to the region 123 adjacent to the other end 113 in the X direction where the first lead-out wiring 60 is not arranged. It can suppress becoming long.

各第2の引き出し配線70は、X方向他端縁113と隣接する領域123における接続領域234において、第2のCOF230の複数の接続配線233と、1対1の関係で接続されている。これにより、第2のCOF220のゲートドライバ232と各第2の引き出し配線70とが、接続領域234において第2の接点71で接続されており、第2の引き出し配線70には、接続配線233を介してゲートドライバ232から電圧が印加される。   Each second lead wiring 70 is connected in a one-to-one relationship with the plurality of connection wirings 233 of the second COF 230 in the connection region 234 in the region 123 adjacent to the other end edge 113 in the X direction. As a result, the gate driver 232 of the second COF 220 and each second lead wiring 70 are connected to each other at the second contact 71 in the connection region 234, and the connection wiring 233 is connected to the second lead wiring 70. A voltage is applied from the gate driver 232 through the gate driver 232.

複数の第2の接点71が位置する接続領域234はY方向に沿った長尺状であり、複数の第2の接点71はY方向に沿って配列されている。複数の第1の接点61が位置する接続領域224の場合と同様に、第2の接点71をY方向に沿って配列することにより、接続領域234がY方向に沿った長尺状となっているため、表示パネル装置200をX方向に湾曲させた際に接続領域234に応力が加わり難く、第2の引き出し配線70と接続配線233との断線が起こりにくい。   The connection region 234 where the plurality of second contacts 71 are located has an elongated shape along the Y direction, and the plurality of second contacts 71 are arranged along the Y direction. As in the case of the connection region 224 in which the plurality of first contacts 61 are located, the connection region 234 is elongated along the Y direction by arranging the second contacts 71 along the Y direction. Therefore, when the display panel device 200 is bent in the X direction, stress is not easily applied to the connection region 234, and disconnection between the second lead wiring 70 and the connection wiring 233 does not easily occur.

複数の第2の接点71のうちのY方向一端に位置する第2の接点71(a)は、表示領域110のX方向他端縁113よりもY方向外側に位置している。このような構成とすれば、第2の引き出し配線70の引き回しの態様において屈曲させる箇所を減らすことができるため、配線パターンがよりシンプルになり、第2の引き出し配線70の断線やショートを抑制することができる。なお、Y方向他端に位置する第2の接点71(b)は、表示領域110のX方向他端縁113よりもY方向内側に位置している。   The second contact 71 (a) located at one end in the Y direction among the plurality of second contacts 71 is located on the outer side in the Y direction with respect to the other end edge 113 in the X direction of the display area 110. With such a configuration, the number of bent portions in the routing of the second lead-out wiring 70 can be reduced, so that the wiring pattern becomes simpler and the disconnection and short circuit of the second lead-out wiring 70 are suppressed. be able to. The second contact 71 (b) located at the other end in the Y direction is located on the inner side in the Y direction with respect to the other end edge 113 in the X direction of the display area 110.

本実施の形態では、外周領域120の幅が表示領域110のY方向一端側と他端側とで異なっている。具体的には、図1に示すように、Y方向一端縁112と隣接する領域122よりも、Y方向他端縁114と隣接する領域124の方が、X方向の幅が狭い。このような構成は、Y方向他端縁114と隣接する領域124には、第1の引き出し配線60および第2の引き出し配線70を配置しないことによって実現している。このような構成とすれば、より狭額縁化または異形化が容易になるため、より表示性能および意匠性に優れた表示パネル装置200を得ることができる。   In the present embodiment, the width of the outer peripheral area 120 is different between the one end side in the Y direction and the other end side of the display area 110. Specifically, as shown in FIG. 1, the width in the X direction is narrower in the region 124 adjacent to the Y direction other end edge 114 than in the region 122 adjacent to the Y direction one end edge 112. Such a configuration is realized by not arranging the first lead wiring 60 and the second lead wiring 70 in the region 124 adjacent to the other edge 114 in the Y direction. With such a configuration, it is easier to narrow the frame or to make it different in shape, so that it is possible to obtain the display panel device 200 with more excellent display performance and design.

各電源引込線80は、表示領域110にX方向に沿って設けられている。図6に示すように、各電源引込線80の位置する階層は、第2配線層212である。
電源幹線90は、外周領域120に設けられている。そして、電源幹線90は、X方向一端縁111と隣接する領域121における接続領域224において、第1のCOF220の接続配線223と接続されている。これにより、第1のCOF220のソースドライバ222と電源幹線90とが、接続領域224において第1の接点61で接続されており、電源幹線90には、接続配線223を介してソースドライバ222から電源電圧が印加される。さらに、電源幹線90は、X方向他端縁113と隣接する領域123における接続領域234において、第2のCOF230の接続配線233と接続されている。これにより、第2のCOF230のゲートドライバ232と電源幹線90とが、接続領域234において第2の接点71で接続されており、電源幹線90には、接続配線233を介してゲートドライバ232から電源電圧が印加される。
Each power lead-in line 80 is provided in the display area 110 along the X direction. As shown in FIG. 6, the hierarchy in which each power supply line 80 is located is the second wiring layer 212.
The power supply trunk line 90 is provided in the outer peripheral region 120. The power supply main line 90 is connected to the connection wiring 223 of the first COF 220 in the connection region 224 in the region 121 adjacent to the X direction one end edge 111. As a result, the source driver 222 of the first COF 220 and the power supply trunk line 90 are connected to each other through the first contact 61 in the connection region 224, and the power supply main line 90 is connected to the power supply from the source driver 222 via the connection wiring 223. A voltage is applied. Further, the power supply main line 90 is connected to the connection wiring 233 of the second COF 230 in the connection region 234 in the region 123 adjacent to the other end edge 113 in the X direction. As a result, the gate driver 232 of the second COF 230 and the power supply trunk line 90 are connected to each other at the second contact 71 in the connection region 234, and the power supply trunk line 90 is connected to the power supply from the gate driver 232 via the connection wiring 233. A voltage is applied.

また、図6に示すように、電源幹線90は、第1配線層211に位置する配線90Aと、第2配線層212に位置する配線90Bとから構成される。配線90Aは、第1配線層211において、X方向一端縁111、Y方向一端縁112、X方向他端縁113、Y方向他端縁114に沿って配されている。一方、配線90Bは、第2配線層212において、X方向他端縁113とY方向他端縁114に沿って配されている。配線90Aは、ゲート絶縁膜3に設けられたコンタクトホール83、85を通じて配線90Bに電気的に接続されている。   As shown in FIG. 6, the power supply trunk line 90 includes a wiring 90 </ b> A located in the first wiring layer 211 and a wiring 90 </ b> B located in the second wiring layer 212. In the first wiring layer 211, the wiring 90A is arranged along the one end edge 111 in the X direction, the one end edge 112 in the Y direction, the other end edge 113 in the X direction, and the other end edge 114 in the Y direction. On the other hand, the wiring 90 </ b> B is arranged along the other end edge 113 in the X direction and the other end edge 114 in the Y direction in the second wiring layer 212. The wiring 90 </ b> A is electrically connected to the wiring 90 </ b> B through contact holes 83 and 85 provided in the gate insulating film 3.

このように、電源幹線90は、配線90A、90Bから構成されている。これにより、電源幹線90の実質的な断面積を大きくすることができ、電源幹線90内での電圧降下を抑制することができる。
また、図6に示すように、第3配線層213には、ソースドライバ222から接地電位が印加される接地幹線95が設けられている。第3配線層213は、図3では下部電極10が形成される層である。接地幹線95は、第3配線層213において、X方向一端縁111とY方向一端縁112に沿って配されている。そして、上部電極13は、外周領域120において接地幹線95に接続されている(不図示)。これにより、上部電極13に接地電位が印加される。また、前述の通り、上部電極13は、全ての有機EL素子30で共有されている。そのため、上部電極13における電位の面内均一性の向上が要求される。本実施形態では、接地幹線95がY方向一端縁112に沿う部分を有しているので、上部電極13のX方向における電圧降下を抑制することができ、その結果、X方向における電位の均一性の向上を図ることができる。同様に、接地幹線95がX方向一端縁111に沿う部分を有しているので、上部電極13のY方向における電圧降下を抑制することができ、その結果、Y方向における電位の均一性の向上を図ることができる。
Thus, the power supply trunk line 90 is composed of the wirings 90A and 90B. Thereby, the substantial cross-sectional area of the power supply trunk line 90 can be increased, and a voltage drop in the power supply trunk line 90 can be suppressed.
Further, as shown in FIG. 6, the third wiring layer 213 is provided with a ground trunk line 95 to which a ground potential is applied from the source driver 222. The third wiring layer 213 is a layer in which the lower electrode 10 is formed in FIG. The ground trunk line 95 is arranged along the one end edge 111 in the X direction and the one end edge 112 in the Y direction in the third wiring layer 213. The upper electrode 13 is connected to the ground trunk line 95 in the outer peripheral region 120 (not shown). As a result, a ground potential is applied to the upper electrode 13. Further, as described above, the upper electrode 13 is shared by all the organic EL elements 30. Therefore, it is required to improve the in-plane uniformity of the potential in the upper electrode 13. In the present embodiment, since the ground trunk line 95 has a portion along the one edge 112 in the Y direction, the voltage drop in the X direction of the upper electrode 13 can be suppressed, and as a result, the potential uniformity in the X direction. Can be improved. Similarly, since the ground trunk line 95 has a portion along the one end edge 111 in the X direction, the voltage drop in the Y direction of the upper electrode 13 can be suppressed, and as a result, the potential uniformity in the Y direction is improved. Can be achieved.

外周領域120の幅が表示領域110のY方向一端側と他端側とで異なっている場合、幅が広い領域には、電源幹線90および電源幹線95の両方が配置されているが、幅が狭い領域においては、電源幹線90および電源幹線95のいずれか一方が省略されていることが好ましい。
例えば、本実施の形態に係る表示パネル装置200のように、有機EL素子30と接続している薄膜トランジスタ20がn型である場合においては、幅が狭いY方向他端縁114と隣接する領域124において電源幹線95を省略し、電源幹線90のみを配置する。図4に示す等価回路において、映像信号電圧がコンデンサ104に保持されるが、電源幹線90を残し、電源幹線95を省略することで、この容量Csに影響を与えることなく表示パネル装置200のY方向の幅を狭くすることができる。
When the width of the outer peripheral area 120 is different between the one end side and the other end side in the Y direction of the display area 110, both the power supply trunk line 90 and the power supply trunk line 95 are arranged in the wide area. In a narrow region, it is preferable that one of the power supply trunk line 90 and the power supply trunk line 95 is omitted.
For example, in the case where the thin film transistor 20 connected to the organic EL element 30 is n-type like the display panel device 200 according to the present embodiment, the region 124 adjacent to the narrow Y-direction other end edge 114 is narrow. In FIG. 2, the power supply trunk line 95 is omitted, and only the power supply trunk line 90 is arranged. In the equivalent circuit shown in FIG. 4, the video signal voltage is held in the capacitor 104, but the power supply trunk line 90 is left and the power supply trunk line 95 is omitted, so that the Y of the display panel device 200 is not affected without affecting the capacitance Cs. The width in the direction can be narrowed.

逆に、有機EL素子30と接続されている薄膜トランジスタ20がp型である場合においては、幅が狭いY方向他端縁114と隣接する領域124において電源幹線90を残し、電源幹線95を省略することで、同じく容量Csに影響を与えることなく、表示パネル装置200のY方向の幅を狭くすることができる。
図7は、図1における二点鎖線で囲まれた領域Cの拡大図である。領域Cは、表示領域110の曲線部分である。同図には、ピクセル列P1〜P12が現われている。各ピクセル列は、X方向に配列された複数のピクセル32から構成される。
Conversely, when the thin film transistor 20 connected to the organic EL element 30 is p-type, the power supply trunk line 90 is left in the region 124 adjacent to the narrow Y-direction other end edge 114, and the power supply trunk line 95 is omitted. Thus, the width of the display panel device 200 in the Y direction can be reduced without affecting the capacitance Cs.
FIG. 7 is an enlarged view of a region C surrounded by a two-dot chain line in FIG. A region C is a curved portion of the display region 110. In the figure, pixel columns P1 to P12 appear. Each pixel column is composed of a plurality of pixels 32 arranged in the X direction.

図7に示すように、表示領域110の形状に合わせて、各ピクセル列P1〜P12の端部のピクセル32の位置が調整されている。例えば、ピクセル32P4のX方向の位置は、ピクセル32P5のX方向の位置と異なり、1ピクセル分の長さB1だけずれている。ピクセル32P7のX方向の位置は、ピクセル32P8のX方向の位置と異なり、1ピクセル分の長さB2だけずれている。ピクセル32P10のX方向の位置は、ピクセル32P11のX方向の位置と異なり、1ピクセル分の長さB3だけずれている。これにより、表示領域110に微視的には階段形状で巨視的には曲線形状の部分を設けることができる。なお、1ピクセル分の長さB1、B2、B3は互いに略同一である。また、各ピクセル列P1〜P12の端部のピクセル32の位置に合わせて、電源幹線90の各ピクセル列側の端部の位置が調整されている。電源幹線90は、各領域90P4、90P5、90P7、90P8、90P10、90P11を有する。領域90P4〜90P11は、それぞれピクセル32P4〜32P11のX方向側に位置する領域である。各領域90P4〜90P11のそれぞれの端部90a4〜90a11は、何れもY方向に略平行である。そして、電源幹線90の領域90P4の端部90a4の位置は、電源幹線90の領域90P5の端部90a5の位置と異なり、1ピクセル分の長さC1だけずれている。電源幹線90の領域90P7の端部90a7の位置は、電源幹線90の領域90P8の端部90a8の位置と異なり、1ピクセル分の長さC2だけずれている。電源幹線90の領域90P10の端部90a10の位置は、電源幹線90の領域90P11の端部90a11の位置と異なり、1ピクセル分の長さC3だけずれている。これにより、電源幹線90の各ピクセル側の端部の形状を微視的に階段形状とすることができる。なお、1ピクセル分の長さC1、C2、C3は互いに略同一である。以上の結果、ピクセル列の端部のピクセル32と電源幹線90とのX方向の間隔が、各ピクセル列P1〜P12で略同一となっている。具体的には、ピクセル32P4と電源幹線90とのX方向の間隔A1は、ピクセル32P5と電源幹線90とのX方向の間隔A2と略同一である。ピクセル32P7と電源幹線90とのX方向の間隔A2は、ピクセル32P8と電源幹線90とのX方向の間隔A3と略同一である。ピクセル32P10と電源幹線90とのX方向の間隔A3は、ピクセル32P11と電源幹線90とのX方向の間隔A4と略同一である。これにより、電源幹線90から各ピクセル列の端部のピクセル32に存在する表示素子30までの電源引込線80の長さが、各ピクセル列P1〜P12で略同一となる。従って、各ピクセル列P1〜P12での電源引込線80の電圧降下を均一化することができ、その結果、表示領域110に曲線部分を設けた場合でも、表示パネル210の表示性能が損なわれにくくすることができる。なお、本明細書では、「略同一」は、完全に一致している場合だけでなく、製造誤差で5%程度のばらつきが存在する場合も含む。 As shown in FIG. 7, the position of the pixel 32 at the end of each pixel column P <b> 1 to P <b> 12 is adjusted according to the shape of the display region 110. For example, unlike the position of the pixel 32 P5 in the X direction, the position of the pixel 32 P4 in the X direction is shifted by a length B1 corresponding to one pixel. Unlike the position of the pixel 32 P8 in the X direction, the position of the pixel 32 P7 in the X direction is shifted by a length B2 corresponding to one pixel. Unlike the position of the pixel 32 P11 in the X direction, the position of the pixel 32 P10 in the X direction is shifted by a length B3 corresponding to one pixel. Thereby, the display region 110 can be provided with a microscopically staircase shape and a macroscopically curved portion. Note that the lengths B1, B2, and B3 for one pixel are substantially the same. In addition, the position of the end on the pixel column side of the power supply trunk line 90 is adjusted in accordance with the position of the pixel 32 at the end of each pixel column P1 to P12. The power supply main line 90 has regions 90 P4 , 90 P5 , 90 P7 , 90 P8 , 90 P10 , 90 P11 . The regions 90 P4 to 90 P11 are regions located on the X direction side of the pixels 32 P4 to 32 P11 , respectively. The end portions 90 a4 to 90 a11 of the regions 90 P4 to 90 P11 are all substantially parallel to the Y direction. Unlike the position of the end 90 a5 of the region 90 P5 of the power supply trunk line 90, the position of the end 90 a4 of the region 90 P4 of the power supply main line 90 is shifted by the length C1 for one pixel. Unlike the position of the end portion 90 a8 of the region 90 P8 of the power supply main line 90, the position of the end portion 90 a7 of the region 90 P7 of the power supply main line 90 is shifted by the length C2 for one pixel. Unlike the position of the end 90 a11 of the area 90 P11 of the power supply trunk line 90, the position of the end 90 a10 of the area 90 P10 of the power supply trunk line 90 is shifted by a length C3 corresponding to one pixel. Thereby, the shape of the end of each power source main line 90 on each pixel side can be microscopically stepped. Note that the lengths C1, C2, and C3 for one pixel are substantially the same. As a result of the above, the distance in the X direction between the pixel 32 at the end of the pixel column and the power supply trunk line 90 is substantially the same in each of the pixel columns P1 to P12. Specifically, the X-direction interval A1 between the pixel 32 P4 and the power supply trunk line 90 is substantially the same as the X-direction interval A2 between the pixel 32 P5 and the power supply trunk line 90. A distance A2 between the pixel 32 P7 and the power supply trunk line 90 in the X direction is substantially the same as a distance A3 between the pixel 32 P8 and the power supply trunk line 90 in the X direction. The distance A3 in the X direction between the pixel 32 P10 and the power supply trunk line 90 is substantially the same as the distance A4 in the X direction between the pixel 32 P11 and the power supply trunk line 90. Thereby, the length of the power supply lead-in line 80 from the power supply trunk line 90 to the display element 30 existing in the pixel 32 at the end of each pixel column is substantially the same in each pixel column P1 to P12. Therefore, the voltage drop of the power supply lead-in line 80 in each pixel column P1 to P12 can be made uniform, and as a result, even when a curved portion is provided in the display region 110, the display performance of the display panel 210 is hardly impaired. be able to. In this specification, “substantially the same” includes not only the case where they are completely coincident but also the case where there is a variation of about 5% due to manufacturing errors.

また、図7に示すように、表示領域110の階段形状の各段の幅(ピクセル列の数量)が互いに異なる。例えば、ピクセル列P1〜P4では、階段形状の1段の幅が4つのピクセル列分であり、ピクセル列P5〜P7では、階段形状の1段の幅が3つのピクセル列分である。このような場合、単に直線状の電源幹線をピクセル列に沿わせて配置しただけでは、各ピクセル列の端部のピクセルと電源幹線とのX方向の間隔を均一にすることができない。これに対して、本実施の形態では、表示領域110の階段形状と同じ階段形状の電源配線をピクセル列に沿わせて配置している。これにより、各ピクセル列の端部のピクセルと電源幹線とのX方向の間隔を均一にすることができる。   In addition, as shown in FIG. 7, the width (the number of pixel columns) of each step of the staircase shape of the display area 110 is different from each other. For example, in the pixel columns P1 to P4, the width of one step in the staircase shape corresponds to four pixel columns, and in the pixel columns P5 to P7, the width of one step in the staircase shape corresponds to three pixel columns. In such a case, simply arranging the linear power supply trunk line along the pixel column cannot make the interval in the X direction between the pixel at the end of each pixel column and the power supply trunk line uniform. On the other hand, in the present embodiment, the power supply wiring having the same staircase shape as the staircase shape of the display region 110 is arranged along the pixel column. Thereby, the space | interval of the X direction of the pixel of the edge part of each pixel row | line | column and a power supply trunk line can be made uniform.

また、表示領域110の階段形状の各段の幅(ピクセル列の数量)が2ピクセル分以上である場合にも、単に直線状の電源幹線をピクセル列に沿わせて配置しただけでは、各ピクセル列の端部のピクセルと電源幹線とのX方向の間隔を均一にすることができない。
別の表現では、次のようにも言える。図7に示すように、ピクセル列P4、P5、P6に着目すると、ピクセル列P4、P5では端部のピクセル32P4、32P5の位置がX方向にずれているが、ピクセル列P5、P6では端部のピクセル32P5、32P6の位置がX方向に揃っている。即ち、ピクセル32P4とピクセル32P5との間のX方向の距離(1ピクセル分)が、ピクセル32P5とピクセル32P6との間のX方向の距離(0ピクセル分)と異なる。このような場合でも、電源幹線90の各領域90P4、90P5、90P6の端部90a4、90a5、90a6が何れもY方向に略平行なので、各ピクセル32P4、32P5、32P6と電源幹線90とのX方向の間隔を互いに略同一にすることができる。
In addition, even when the width of each step of the staircase shape of the display area 110 (the number of pixel columns) is equal to or more than 2 pixels, each pixel can be obtained simply by arranging a linear power supply trunk along the pixel columns. The distance between the pixels at the end of the column and the power supply trunk line in the X direction cannot be made uniform.
In other words, it can be said as follows. As shown in FIG. 7, focusing on the pixel columns P4, P5, and P6, the positions of the end pixels 32 P4 and 32 P5 are shifted in the X direction in the pixel columns P4 and P5, but in the pixel columns P5 and P6, The positions of the end pixels 32 P5 and 32 P6 are aligned in the X direction. That is, the distance in the X direction (for one pixel) between the pixel 32 P4 and the pixel 32 P5 is different from the distance in the X direction (for 0 pixel) between the pixel 32 P5 and the pixel 32 P6 . Even in such a case, since the end portions 90 a4 , 90 a5 , 90 a6 of the regions 90 P4 , 90 P5 , 90 P6 of the power supply trunk line 90 are all substantially parallel to the Y direction, the pixels 32 P4 , 32 P5 , 32 The distance in the X direction between P6 and the power supply trunk line 90 can be made substantially the same.

なお、前述の通り、本実施形態では、電源幹線90は、第1配線層211に位置する配線90Aと第2配線層212に位置する配線90Bとから構成される。配線90Aと配線90Bはコンタクトホール83、85を通じて電気的に接続されている。ここで、図7に示すように、各コンタクトホール83は、各電源引込線80に1対1で対応することとしてもよい。さらに、電源引込線80の電源幹線90に接続された箇所と、その電源引込線80に対応するコンタクトホール83との距離を、各電源引込線80において互いに略同一としてもよい。具体的には、図7に示すように、電源幹線90の領域90P4において、電源引込線80の電源幹線90に接続された箇所F1と、その電源引込線80に対応するコンタクトホール83との間に距離G1が存在する。また、電源幹線90の領域90P5において、電源引込線80の電源幹線90に接続された箇所F2と、その電源引込線80に対応するコンタクトホール83との間に距離G2が存在する。これらの距離G1、G2が互いに略同一である。このようにすれば、各コンタクトホール83から対応する電源引込線80までの電圧降下を均一化することができ、より一層、表示パネル210の表示性能が損なわれにくくすることができる。 As described above, in the present embodiment, the power supply trunk line 90 includes the wiring 90 </ b> A located in the first wiring layer 211 and the wiring 90 </ b> B located in the second wiring layer 212. The wiring 90 </ b> A and the wiring 90 </ b> B are electrically connected through contact holes 83 and 85. Here, as shown in FIG. 7, each contact hole 83 may correspond to each power supply line 80 on a one-to-one basis. Further, the distance between the portion of the power supply lead-in line 80 connected to the power supply main line 90 and the contact hole 83 corresponding to the power supply lead-in line 80 may be substantially the same in each power supply lead-in line 80. Specifically, as shown in FIG. 7, in the region 90 P4 of the power supply trunk line 90, between the portion F <b> 1 connected to the power supply trunk line 90 of the power supply lead line 80 and the contact hole 83 corresponding to the power supply lead line 80. A distance G1 exists. Further, in the region 90 P5 of the power supply main line 90, a distance G2 exists between the portion F2 connected to the power supply main line 90 of the power supply lead-in line 80 and the contact hole 83 corresponding to the power supply lead-in line 80. These distances G1 and G2 are substantially the same. In this way, the voltage drop from each contact hole 83 to the corresponding power supply lead line 80 can be made uniform, and the display performance of the display panel 210 can be further prevented from being impaired.

また、図7に示すように、電源幹線90の各ピクセル列側の端部の形状は、略直角で屈曲した屈曲形状である(領域D参照)。一方、電源幹線90の各ピクセル列とは反対側の端部92の形状は、鈍角で屈曲した屈曲形状である(領域E参照)。具体的には、領域Eでの端部92の形状は、鈍角(約135°)の凸形状と鈍角(約135°)の凹形状とから構成されている。電源幹線90は、図3に示すように、無機保護膜8で被覆される。外気からの水分やガスの侵入による薄膜トランジスタの劣化を抑制するには、無機保護膜8の封止性を高めることが重要である。そこで、本実施形態では、電源幹線90の端部92の凹形状および凸形状を何れも鈍角としている。これにより、無機保護膜8の凹形状箇所でのカバレッジの低下を抑制し、かつ、凸形状箇所での薄膜化を抑制することができる。その結果、無機保護膜8の封止性を高めることができる。また、上方に樹脂材料を主成分とする有機保護膜が配置される場合、これらの樹脂材料は鋭角形状の部分には入り込みにくい。それに対して、電源幹線90の端部92の凹形状および凸形状を何れも鈍角とすることで、樹脂材料を主成分とする有機保護膜の封止性を高めることができる。   Further, as shown in FIG. 7, the shape of the end portion of each power source trunk line 90 on each pixel column side is a bent shape bent substantially at a right angle (see region D). On the other hand, the shape of the end 92 on the opposite side to each pixel column of the power supply trunk line 90 is a bent shape bent at an obtuse angle (see region E). Specifically, the shape of the end portion 92 in the region E includes a convex shape having an obtuse angle (about 135 °) and a concave shape having an obtuse angle (about 135 °). The power supply trunk line 90 is covered with an inorganic protective film 8 as shown in FIG. In order to suppress deterioration of the thin film transistor due to intrusion of moisture and gas from the outside air, it is important to improve the sealing property of the inorganic protective film 8. Therefore, in this embodiment, the concave shape and the convex shape of the end portion 92 of the power supply trunk line 90 are both obtuse. Thereby, the fall of the coverage in the concave shape location of the inorganic protective film 8 can be suppressed, and the thin film formation in a convex shape location can be suppressed. As a result, the sealing property of the inorganic protective film 8 can be improved. Moreover, when the organic protective film which has a resin material as a main component is arrange | positioned upwards, these resin materials do not easily enter an acute angle shape part. On the other hand, by making both the concave shape and the convex shape of the end portion 92 of the power supply trunk line 90 an obtuse angle, the sealing property of the organic protective film mainly composed of a resin material can be improved.

また、図7に示すように、電源配線90の各ピクセル列側の端部、及び電源配線90の各ピクセル側とは反対側の端部92の形状がともに屈曲形状である(領域D、E参照)。そして、電源幹線90の各ピクセル列とは反対側の端部92の屈曲の角度(約135°)が、電源幹線90の各ピクセル列側の端部の屈曲の角度(約90°)よりも大きい。これにより、両者の屈曲の角度を同じにした場合に比べて、凹形状箇所のカバレッジや凸形状箇所での薄膜化を抑制することができる。その結果、無機保護膜8の封止性を高めることができる。このことは、電源幹線90の各ピクセル列とは反対側の端部92の屈曲の角度が鋭角でも鈍角でも成立する。例えば、領域Dおよび領域Eの屈曲の角度がどちらも鋭角であっても、領域Eの屈曲の角度が領域Dの屈曲の角度よりも大きければ、無機保護膜8の封止性を高める効果を奏する。   Further, as shown in FIG. 7, the end portions of the power supply wiring 90 on the pixel column side and the end portions 92 of the power supply wiring 90 opposite to the pixel sides are both bent (regions D and E). reference). Then, the bending angle (about 135 °) of the end 92 on the side opposite to each pixel column of the power supply main line 90 is larger than the bending angle (about 90 °) of the end on the pixel column side of the power supply main line 90. large. Thereby, compared with the case where both bending angles are made the same, the coverage of a concave shape part and the thin film formation in a convex shape part can be suppressed. As a result, the sealing property of the inorganic protective film 8 can be improved. This is true regardless of whether the angle of bending of the end 92 on the opposite side of each pixel column of the power supply trunk line 90 is an acute angle or an obtuse angle. For example, even if the bend angles of the region D and the region E are both acute angles, if the bend angle of the region E is larger than the bend angle of the region D, the effect of improving the sealing property of the inorganic protective film 8 is obtained. Play.

(電源幹線の形状の変形例)
図8、図9は、電源幹線の形状の変形例を示す模式平面図である。図8に示すように、表示パネル1210は、電源幹線1090を有する。電源幹線1090の各ピクセル列とは反対側の端部1092の形状は、略直角に屈曲した屈曲形状である(領域E参照)。具体的には、領域Eでの端部1092の形状は、略直角の凸形状と略直角の凹形状とから構成されている。この場合でも、凸形状および凹形状が何れも鋭角の場合に比べて、無機保護膜8の封止性を高めることができる。
(Modification of the shape of the main power line)
8 and 9 are schematic plan views showing modifications of the shape of the power supply trunk line. As shown in FIG. 8, the display panel 1210 has a power supply trunk line 1090. The shape of the end portion 1092 on the opposite side to each pixel column of the power supply main line 1090 is a bent shape bent substantially at a right angle (see region E). Specifically, the shape of the end portion 1092 in the region E is composed of a substantially right-angled convex shape and a substantially right-angled concave shape. Even in this case, the sealing property of the inorganic protective film 8 can be improved as compared with the case where both the convex shape and the concave shape are acute angles.

また、図9に示すように、表示パネル2210は、電源幹線2090を有する。電源幹線2090の各ピクセル列とは反対側の端部2092の形状は、曲線形状である。この場合、無機保護膜8の封止性をより一層高めることができる。また、図9に示すように、電源幹線2090の端部2092の形状を、パネル基板1の外周125の形状に沿う形状としてもよい。これにより、電源幹線2090の端部2092とパネル基板1の外周125との距離が何れの箇所においても略同一の距離となる。表示パネル2210では、図3に示すように、パネル基板1の端部までEL封止層14が存在している。そのため、電源幹線2090の端部2092とパネル基板1の外周125との間の封止性が何れの箇所においても均一化される。言い換えると、封止性の悪い箇所が局所的に存在しない。したがって、EL封止層14の封止性が高められる。   Further, as shown in FIG. 9, the display panel 2210 has a power supply trunk line 2090. The shape of the end 2092 opposite to each pixel column of the power supply main line 2090 is a curved shape. In this case, the sealing property of the inorganic protective film 8 can be further enhanced. Further, as shown in FIG. 9, the shape of the end 2092 of the power supply trunk line 2090 may be a shape that follows the shape of the outer periphery 125 of the panel substrate 1. As a result, the distance between the end portion 2092 of the power supply trunk line 2090 and the outer periphery 125 of the panel substrate 1 becomes substantially the same distance at any location. In the display panel 2210, as shown in FIG. 3, the EL sealing layer 14 exists up to the end of the panel substrate 1. Therefore, the sealing property between the end portion 2092 of the power supply trunk line 2090 and the outer periphery 125 of the panel substrate 1 is made uniform at any location. In other words, there are no locally poorly sealed portions. Therefore, the sealing property of the EL sealing layer 14 is improved.

(電源引込線の配線幅および厚みの変形例)
本実施形態では、各電源引込線80の配線幅は互いに同一であり、厚みも互いに同一であることとする。ただし、各電源引込線80の配線幅および厚みの少なくとも一方を電源引込線80毎に調整することとしてもよい。これにより、各電源引込線80の長さの相違に起因する各電源引込線80の電圧降下を均一化することができる。
(Modification of wiring width and thickness of power lead-in wire)
In the present embodiment, it is assumed that the wiring widths of the power supply lead lines 80 are the same and the thicknesses are also the same. However, at least one of the wiring width and thickness of each power supply line 80 may be adjusted for each power supply line 80. Thereby, the voltage drop of each power supply lead-in line 80 resulting from the difference in the length of each power supply lead-in line 80 can be equalized.

図10は、電源引込線の配線幅の変形例を示す模式平面図である。表示領域110は、領域Iと領域IIとに、Y方向に沿って2分割することができる。領域IIのX方向の幅は、Y方向他端側に向かうほど漸次狭くなっている。領域IのX方向の幅は、領域IIのX方向の幅よりも広い。したがって、図10に示すように、領域Iに存在する電源引込線80は、領域IIに存在する電源引込線80よりも長い。そして、領域Iに存在する電源引込線80の配線幅W1、W2、W3、W4は、領域IIに存在する電源引込線80の配線幅W5、W6、W7、W8よりも広い。これにより、各電源引込線80での電圧降下を均一化することができる。さらに、配線幅W5、W6、W7、W8を、それぞれ電源引込線80の長さに応じて異ならせることとしてもよい。これにより、各電源引込線80での電圧降下をさらに均一化することができる。なお、各電源引込線80の電圧降下は、各電源引込線80の断面積に依存する。そのため、原理的には、各電源引込線80の断面積を電源引込線80毎に調整すればよい。図10では、配線幅を調整しているが、これに限らず、配線の厚みを調整してもよいし、配線幅と厚みの両方を調整してもよい。   FIG. 10 is a schematic plan view showing a modification of the wiring width of the power supply lead-in line. The display area 110 can be divided into two along the Y direction into the area I and the area II. The width in the X direction of the region II is gradually narrowed toward the other end side in the Y direction. The width of the region I in the X direction is wider than the width of the region II in the X direction. Therefore, as shown in FIG. 10, the power supply lead-in line 80 existing in the region I is longer than the power supply lead-in line 80 existing in the region II. The wiring widths W1, W2, W3, and W4 of the power supply line 80 existing in the region I are wider than the wiring widths W5, W6, W7, and W8 of the power supply line 80 existing in the region II. Thereby, the voltage drop in each power supply lead-in line 80 can be equalized. Furthermore, the wiring widths W5, W6, W7, and W8 may be varied according to the length of the power supply lead line 80, respectively. Thereby, the voltage drop in each power supply lead-in line 80 can be made more uniform. Note that the voltage drop of each power supply lead line 80 depends on the cross-sectional area of each power supply lead line 80. Therefore, in principle, the cross-sectional area of each power supply line 80 may be adjusted for each power supply line 80. In FIG. 10, the wiring width is adjusted. However, the present invention is not limited to this, and the thickness of the wiring may be adjusted, or both the wiring width and the thickness may be adjusted.

なお、本実施形態では、2本の電源引込線80が1行のピクセルに対応しているが、これに限られない。例えば、3本の電源引込み線80が1行のピクセルに対応していてもよいし、1本の電源引込線80が1行のピクセルに対応していてもよい。
(表示領域の形状の変形例)
図11、図12は、表示領域の形状の変形例を示す模式平面図である。図11に示すように、表示パネル装置4200は、異形の表示領域4110を有する表示パネル4210を備える。表示領域4110のY方向一端縁4114は、領域IVにおいて直線状である。同図に示すように、表示領域4110の形状に合わせて、各ピクセル列P41〜P45の端部のピクセル32P41〜32P45の位置が調整されている。具体的には、各ピクセル32P41〜32P45の位置は、X方向に1ピクセル分ずつずれている。これにより、表示領域4110のY方向一端縁4114が巨視的には直線状となる。そして、各ピクセル列P41〜P45の端部のピクセル32P41〜32P45の位置に合わせて、電源幹線4090の各ピクセル列側の端部の位置が調整されている。これにより、各ピクセル列P41〜P45の端部のピクセル32P41〜32P45と電源幹線90とのX方向の間隔が、各ピクセル列P41〜P45で略同一となっている。
In this embodiment, the two power supply lines 80 correspond to one row of pixels, but the present invention is not limited to this. For example, three power supply lines 80 may correspond to one row of pixels, or one power supply line 80 may correspond to one row of pixels.
(Modification of display area shape)
11 and 12 are schematic plan views showing modifications of the shape of the display area. As shown in FIG. 11, the display panel device 4200 includes a display panel 4210 having a deformed display area 4110. One edge 4114 in the Y direction of the display area 4110 is linear in the area IV. As shown in the figure, the positions of the pixels 32 P41 to 32 P45 at the ends of the pixel columns P41 to P45 are adjusted in accordance with the shape of the display area 4110. Specifically, the positions of the pixels 32 P41 to 32 P45 are shifted by one pixel in the X direction. Thereby, the one end edge 4114 in the Y direction of the display region 4110 is macroscopically linear. And the position of the edge part by the side of each pixel row | line of the power supply main line 4090 is adjusted according to the position of pixel 32P41-32P45 of the edge part of each pixel row | line | column P41- P45 . As a result, the intervals in the X direction between the pixels 32 P41 to 32 P45 at the ends of the pixel columns P41 to P45 and the power supply trunk line 90 are substantially the same in the pixel columns P41 to P45 .

また、図12に示すように、表示パネル装置5200は、異形(円形)の表示領域5110を有する表示パネル5210を備える。同図に示すように、表示領域5110の形状に合わせて、各ピクセル列P51〜P53の端部のピクセル32P51〜32P53の位置が調整されている。これにより、表示領域5110が巨視的には円形状となる。そして、各ピクセル列P51〜P53の端部のピクセル32P51〜32P53の位置に合わせて、電源幹線5090の各ピクセル列側の端部の位置が調整されている。これにより、各ピクセル列P51〜P53の端部のピクセル32P51〜32P53と電源幹線90とのX方向の間隔が、各ピクセル列P51〜P53で略同一となっている。 Further, as shown in FIG. 12, the display panel device 5200 includes a display panel 5210 having a deformed (circular) display area 5110. As shown in the figure, the positions of the pixels 32 P51 to 32 P53 at the ends of the pixel rows P51 to P53 are adjusted in accordance with the shape of the display area 5110. As a result, the display area 5110 is macroscopically circular. And the position of the edge part by the side of each pixel row | line of the power supply main line 5090 is adjusted according to the position of pixel 32P51-32P53 of the edge part of each pixel row | line | column P51- P53 . As a result, the intervals in the X direction between the pixels 32 P51 to 32 P53 at the ends of the pixel columns P51 to P53 and the power supply trunk line 90 are substantially the same in the pixel columns P51 to P53 .

なお、本実施の形態および変形例では、表示領域と電源幹線との間にはダミー表示素子が存在しない。しかしながら、これに限らず、表示領域と電源幹線との間に、画像の表示に供されないダミー表示素子を存在させてもよい。例えば、製造方法によっては、表示素子をマトリクス状に形成した場合、X方向両端部およびY方向両端部の表示素子が目標の特性とならない場合がある。このような場合、これらの表示素子を画像の表示に供されないダミー表示素子とすることがある。画像の表示に供されないようにするには、ダミー表示素子と電源引込線とを電気的に非接続にしたり、ダミー表示素子とソース配線およびゲート配線とを電気的に非接続としたりする。あるいは、ダミー表示素子と薄膜トランジスタとを電気的に非接続としてもよい。本明細書では、ピクセルとは、画像の表示に供される表示素子を具備するピクセルを言うこととする。従って、「各ピクセル列の端部のピクセル」とは、画像の表示に供される表示素子を具備するピクセルとなる。たとえダミー表示素子が端部に存在していてもそのピクセルは「各ピクセル列の端部のピクセル」ではない。
(電子機器)
図13は、本発明の実施の形態に係る電子機器を示す斜視図である。図14は、本発明の実施の形態に係る電子機器を示す一部破断斜視図であって、ケースにおける表示パネルを覆う部分が取り除かれている。図15は、本発明の実施の形態に係る電子機器を示す断面図である。
In the present embodiment and the modification, there is no dummy display element between the display area and the power supply main line. However, the present invention is not limited to this, and a dummy display element that is not used for displaying an image may exist between the display area and the power supply trunk line. For example, depending on the manufacturing method, when the display elements are formed in a matrix, the display elements at both ends in the X direction and both ends in the Y direction may not have the target characteristics. In such a case, these display elements may be dummy display elements that are not used for image display. In order not to be used for image display, the dummy display element and the power supply lead line are electrically disconnected, or the dummy display element and the source wiring and gate wiring are electrically disconnected. Alternatively, the dummy display element and the thin film transistor may be electrically disconnected. In this specification, the pixel means a pixel including a display element used for displaying an image. Therefore, the “pixel at the end of each pixel column” is a pixel having a display element used for displaying an image. Even if the dummy display element is present at the end, the pixel is not “the pixel at the end of each pixel column”.
(Electronics)
FIG. 13 is a perspective view showing an electronic apparatus according to an embodiment of the present invention. FIG. 14 is a partially broken perspective view showing the electronic apparatus according to the embodiment of the present invention, in which a portion of the case covering the display panel is removed. FIG. 15 is a cross-sectional view showing an electronic apparatus according to an embodiment of the present invention.

図13および図14に示すように、電子機器300は、ケース310におけるフロント部311の内部に、表示パネル装置200がX方向に湾曲させた状態で収容されている。また、図15に示すように、表示パネル装置200以外に、制御部240、およびバッテリー250等が収容されている。
電子機器300は、表示パネル装置200が湾曲可能であることを利用し、リング形状に変形することができ、手首など身体の一部に装着することができる。フロント部311には、情報を表示すると共に、電子機器300にタッチパネルを内蔵することで、ユーザーが表示内容を操作することもできる。また、電子機器300は、外部の端末との通信を行なうための通信部を有していてもよい。
As shown in FIGS. 13 and 14, the electronic device 300 is housed inside the front portion 311 of the case 310 in a state where the display panel device 200 is curved in the X direction. Further, as shown in FIG. 15, in addition to the display panel device 200, a control unit 240, a battery 250, and the like are accommodated.
The electronic device 300 can be deformed into a ring shape using the fact that the display panel device 200 can be bent, and can be attached to a part of the body such as a wrist. Information is displayed on the front unit 311 and a touch panel is built in the electronic device 300 so that the user can operate display contents. In addition, electronic device 300 may include a communication unit for communicating with an external terminal.

なお、表示パネル装置200を湾曲させて使用する電子機器300においては、表示パネル装置200がY方向よりもX方向に湾曲しやすいことが好ましい。図13に示すように、電子機器300の湾曲の中心軸をαとすると、中心軸αとY方向とが略平行であることが好ましい。すなわち、Y方向と直交する軸に対する曲率半径が、Y方向と平行な軸に対する曲率半径よりも小さいことが好ましい。これにより、第1の引き出し配線60とソースドライバ222との接続領域224、および、第2の引き出し配線70とゲートドライバ232との接続領域234の破損を抑制することができる。   Note that, in the electronic device 300 that is used by curving the display panel device 200, it is preferable that the display panel device 200 bend more easily in the X direction than in the Y direction. As shown in FIG. 13, when the central axis of curvature of the electronic device 300 is α, it is preferable that the central axis α and the Y direction are substantially parallel. That is, it is preferable that the radius of curvature with respect to an axis orthogonal to the Y direction is smaller than the radius of curvature with respect to an axis parallel to the Y direction. Thereby, damage to the connection region 224 between the first lead-out wiring 60 and the source driver 222 and the connection region 234 between the second lead-out wiring 70 and the gate driver 232 can be suppressed.

なぜなら、各接続領域224,234がY方向に沿った長尺状となっているからである。各接続領域224,234の長手方向であるY方向と直交するX方向に表示パネル装置200を湾曲させるのであれば、表示パネル装置200を湾曲させても各接続領域224,234に大きな応力が加わらないため、それら接続領域224,234内の第1の接点61および第2の接点71の配線構造が劣化しにくい。   This is because each connection region 224, 234 has a long shape along the Y direction. If the display panel device 200 is bent in the X direction perpendicular to the Y direction, which is the longitudinal direction of each connection region 224, 234, a large stress is applied to each connection region 224, 234 even if the display panel device 200 is bent. Therefore, the wiring structure of the first contact 61 and the second contact 71 in the connection regions 224 and 234 is unlikely to deteriorate.

また、電子機器300の湾曲の中心軸αと、表示パネル210のサブピクセルの長軸方向が平行であることが好ましい。これにより、電子機器300を湾曲させた場合でも、有機EL素子30の劣化を抑制することができる。
なお、サブピクセルの短軸方向と中心軸αが平行である場合には、表示パネル210の第2の隔壁部11に、中心軸αと平行に延伸する溝部を設けることが好ましい。さらに、中心軸αと垂直に延伸する溝部も設ける場合には、中心軸αと垂直に延伸する溝部の深さよりも、中心軸αと平行に延伸する溝部の深さの方を深くすることが好ましい。この構成により、表示パネル装置200の曲がりやすさを確保すると共に、有機EL素子30の劣化を抑制することができる。
In addition, it is preferable that the central axis α of the curvature of the electronic device 300 and the major axis direction of the sub-pixels of the display panel 210 are parallel. Thereby, even when the electronic device 300 is curved, the deterioration of the organic EL element 30 can be suppressed.
In the case where the minor axis direction of the subpixel and the central axis α are parallel, it is preferable to provide a groove portion extending in parallel with the central axis α in the second partition wall portion 11 of the display panel 210. Further, when a groove extending perpendicularly to the central axis α is also provided, the depth of the groove extending parallel to the central axis α can be made deeper than the depth of the groove extending perpendicular to the central axis α. preferable. With this configuration, it is possible to secure the ease of bending of the display panel device 200 and to suppress the deterioration of the organic EL element 30.

以上のように、図1〜図15を用いて、表示パネル装置200、および表示パネル装置200を備える電子機器300について説明した。
なお、本実施の形態に係る表示パネル装置200では、上部電極13および下部電極10の両方が、画素毎に分離した構成であってもいいし、上部電極13および下部電極10の一方が、表示領域110内の複数の画素で共通して使用される一つの電極であってもよい。
As described above, the display panel device 200 and the electronic device 300 including the display panel device 200 have been described with reference to FIGS.
In the display panel device 200 according to the present embodiment, both the upper electrode 13 and the lower electrode 10 may be separated for each pixel, and one of the upper electrode 13 and the lower electrode 10 may be displayed. One electrode may be used in common for a plurality of pixels in the region 110.

上記本実施の形態および変形例は、異形の表示領域110を有する表示パネル装置200に対して、第2の引き出し配線70をX方向他端縁113と隣接する領域123まで延伸させる第1の構成、並びに、ソース配線40およびゲート配線50の長さに応じて各配線40,50,60,70の電気抵抗値を異ならしめる第2の構成を適用するものであった。しかしながら、異形の表示領域を有する表示パネル装置に対して、第1の構成または第2の構成のいずれか一方のみを適用してもよい。   In the present embodiment and the modified example, the first configuration in which the second lead-out wiring 70 is extended to the region 123 adjacent to the other end edge 113 in the X direction with respect to the display panel device 200 having the odd-shaped display region 110. In addition, the second configuration in which the electric resistance values of the wirings 40, 50, 60, and 70 are made different according to the lengths of the source wiring 40 and the gate wiring 50 is applied. However, only one of the first configuration and the second configuration may be applied to a display panel device having an irregular display area.

例えば、異形の表示領域を有する表示パネル装置に、第2の構成のみを適用してもよい。すなわち、第2の引き出し配線がX方向他端縁と隣接する領域まで延伸しておらず、Y方向一端縁と隣接する領域に引き出された後、表示パネルのY方向一端側に配置されたゲートドライバと接続されている表示パネル装置であって、異形の表示領域を有する表示パネル装置に、ソース配線およびゲート配線の長さに応じて各配線の電気抵抗値を異ならしめる第2の構成を適用してもよい。   For example, only the second configuration may be applied to a display panel device having an irregular display area. That is, the second lead-out wiring does not extend to the region adjacent to the other edge in the X direction, and is drawn to the region adjacent to the one end edge in the Y direction, and then disposed on the one end side in the Y direction of the display panel. A display panel device connected to a driver, the second configuration in which the electrical resistance value of each wiring is made different according to the lengths of the source wiring and the gate wiring is applied to the display panel device having an irregular display area May be.

さらに、上述した、電源配線の配置についての特徴、表示パネルの湾曲の中心軸αとサブピクセルの長軸方向との関係についての特徴、表示パネルの湾曲の中心軸αと接続領域の長手方向との関係についての特徴を、表示領域が矩形である従来の表示パネル装置や、ゲートドライバが表示パネルのY方向一端側に配置されている従来の表示パネル装置に適用してもよいことは言うまでもない。   Further, the above-described characteristics regarding the arrangement of the power supply wiring, the characteristics regarding the relationship between the center axis α of the display panel and the major axis direction of the subpixel, the center axis α of the display panel and the longitudinal direction of the connection region It goes without saying that the characteristic regarding the above relationship may be applied to a conventional display panel device having a rectangular display area or a conventional display panel device in which a gate driver is arranged on one end side in the Y direction of the display panel. .

また、表示パネル装置のCOFとして、FPCにICチップ等の固い部品を搭載してなるCOFの代わりに、有機TFTを利用した湾曲自在なCOFを用いてもよい。この湾曲自在なCOFを使用する場合は、表示パネルのY方向一端側に第2のCOFを配置してもよい。
(表示パネル装置の製造方法)
図16は、本発明の実施の形態に係る表示パネル装置の製造過程の一部を示す模式端面図である。次に、表示パネル210の製造方法を、図16を用いて説明する。
Further, as a COF of the display panel device, a bendable COF using an organic TFT may be used instead of a COF in which a hard part such as an IC chip is mounted on an FPC. When this bendable COF is used, a second COF may be arranged on one end side in the Y direction of the display panel.
(Method for manufacturing display panel device)
FIG. 16 is a schematic end view showing a part of the manufacturing process of the display panel device according to the embodiment of the present invention. Next, a method for manufacturing the display panel 210 will be described with reference to FIG.

まず、図16(a)に示すように、パネル基板1を準備する。本実施の形態では、パネル基板1としてポリイミド等の樹脂製基板を利用している。パネル基板1上には、必要に応じてアンダーコート層を形成してもよい。なお、パネル基板1の下面には、支持基板としてガラス基板を別途備えていてもよい。
次に、図16(b)に示すように、パネル基板1上に所定形状のゲート電極2を形成する。具体的には、パネル基板1上にゲート電極2の材料を堆積させてゲート金属膜を形成し、その後、フォトリソグラフィおよびエッチングによってゲート金属膜をパターニングすることで所定形状のゲート電極2を形成する。ゲート金属膜は、スパッタまたは蒸着によって成膜することができ、ゲート金属膜のエッチングは、ウェットエッチングまたはドライエッチングを用いることができる。
First, as shown in FIG. 16A, the panel substrate 1 is prepared. In the present embodiment, a resin substrate such as polyimide is used as the panel substrate 1. An undercoat layer may be formed on the panel substrate 1 as necessary. Note that a glass substrate may be separately provided on the lower surface of the panel substrate 1 as a support substrate.
Next, as shown in FIG. 16B, a gate electrode 2 having a predetermined shape is formed on the panel substrate 1. Specifically, the gate electrode 2 is deposited on the panel substrate 1 to form a gate metal film, and then the gate metal film is patterned by photolithography and etching to form the gate electrode 2 having a predetermined shape. . The gate metal film can be formed by sputtering or vapor deposition, and wet etching or dry etching can be used for etching the gate metal film.

次に、図16(c)に示すように、ゲート電極2上にゲート絶縁膜3を形成する。ゲート絶縁膜3はパネル基板1上の全面に形成され、材料に応じてプラズマCVD(Chemical Vapor Deposition)法または塗布法によって形成することができる。例えば、ゲート絶縁膜3として、シリコン酸化膜またはシリコン窒化膜等の無機絶縁膜を用いる場合は、プラズマCVD法によってゲート絶縁膜3を成膜することができる。また、ゲート絶縁膜3として、ポリイミド、ポリビニルフェノールまたはポリプロピレン等の有機絶縁膜を用いる場合は、塗布法によってゲート絶縁膜3を成膜することができる。   Next, as shown in FIG. 16C, the gate insulating film 3 is formed on the gate electrode 2. The gate insulating film 3 is formed on the entire surface of the panel substrate 1 and can be formed by a plasma CVD (Chemical Vapor Deposition) method or a coating method depending on the material. For example, when an inorganic insulating film such as a silicon oxide film or a silicon nitride film is used as the gate insulating film 3, the gate insulating film 3 can be formed by a plasma CVD method. Further, when an organic insulating film such as polyimide, polyvinylphenol or polypropylene is used as the gate insulating film 3, the gate insulating film 3 can be formed by a coating method.

次に、図16(d)に示すように、ゲート絶縁膜3上に、ソース電極4およびドレイン電極5を形成する。
次に、図16(e)に示すように、ゲート絶縁膜3の上方に開口6aが設けられた第1の隔壁部6を形成する。具体的には、パネル基板1の上方の全面に第1の隔壁部6の材料を塗布することによって隔壁層を形成し、その隔壁層をパターニングすることにより第1の隔壁部6を形成する。このとき、第1の隔壁部6の開口6aは、対向するソース電極4およびドレイン電極5の両方の端部上面が露出するように形成される。なお、隔壁層のパターニングは、隔壁層を露光および現像することによって行うことができる。
Next, as illustrated in FIG. 16D, the source electrode 4 and the drain electrode 5 are formed on the gate insulating film 3.
Next, as shown in FIG. 16E, a first partition wall portion 6 having an opening 6a provided above the gate insulating film 3 is formed. Specifically, the partition wall layer is formed by coating the material of the first partition wall portion 6 on the entire upper surface of the panel substrate 1, and the first partition wall portion 6 is formed by patterning the partition wall layer. At this time, the opening 6 a of the first partition wall 6 is formed so that the upper surfaces of the end portions of both the source electrode 4 and the drain electrode 5 facing each other are exposed. The partition wall layer can be patterned by exposing and developing the partition wall layer.

次に、図16(f)に示すように、第1の隔壁部6の開口6a内に、半導体層7を形成する。
次に、図16(g)に示すように、半導体層7の上方を含むパネル基板1の上方の全域に、無機保護膜8を形成する。
次に、図16(h)に示すように、無機保護膜8上に絶縁層9を形成する。絶縁層9は、その表面が平坦化されるように所望の厚さで形成する。その後、コンタクトホール9aを形成してドレイン電極5の一部を露出させる。なお、絶縁層9は、例えばSOG等の所定の材料を塗布して焼成することによって形成することができる。
Next, as illustrated in FIG. 16F, the semiconductor layer 7 is formed in the opening 6 a of the first partition wall 6.
Next, as shown in FIG. 16G, the inorganic protective film 8 is formed over the entire area above the panel substrate 1 including above the semiconductor layer 7.
Next, as shown in FIG. 16 (h), an insulating layer 9 is formed on the inorganic protective film 8. The insulating layer 9 is formed with a desired thickness so that the surface thereof is planarized. Thereafter, a contact hole 9a is formed to expose a part of the drain electrode 5. The insulating layer 9 can be formed by applying and baking a predetermined material such as SOG.

次に、図16(i)に示すように、ドレイン電極5上を含む所定の位置に下部電極10を形成する。下部電極10は、例えば、スパッタにより金属膜を成膜し、フォトリソグラフィおよびウェットエッチングによって当該金属膜をパターニングすることで形成することができる。
次に、図16(j)に示すように、感光性樹脂をパターニングすることによりマトリクス状の画素に対応する複数の開口11aを有する第2の隔壁部11を形成する。
Next, as shown in FIG. 16I, the lower electrode 10 is formed at a predetermined position including on the drain electrode 5. The lower electrode 10 can be formed, for example, by forming a metal film by sputtering and patterning the metal film by photolithography and wet etching.
Next, as shown in FIG. 16J, a second partition wall portion 11 having a plurality of openings 11a corresponding to matrix pixels is formed by patterning a photosensitive resin.

次に、図16(k)に示すように、第2の隔壁部11の開口11a内に有機層12を形成する。有機層12は、例えば、PEDOT溶液をスピンコートすることにより正孔注入層を形成し、正孔注入層上に真空蒸着法によりα−NPDおよびAlq3を積層して発光層を形成し、発光層上にニトロ置換フルオレノン誘導体などの化合物をスピンコート等によって積層して電子輸送層を形成することで作成することができる。   Next, as shown in FIG. 16K, the organic layer 12 is formed in the opening 11 a of the second partition wall portion 11. The organic layer 12 is formed, for example, by spin-coating a PEDOT solution to form a hole injection layer, and laminating α-NPD and Alq3 on the hole injection layer by a vacuum deposition method to form a light emitting layer. A compound such as a nitro-substituted fluorenone derivative can be formed thereon by spin coating or the like to form an electron transport layer.

次に、図16(l)に示すように、スパッタによって有機層12上にITOからなる上部電極13を形成する。
次に、図16(m)に示すように、上部電極13上の全域に、EL封止層14を形成する。
次に、図16(n)に示すように、EL封止層14上に封止層15を塗布して、その上に封止基板16を配置する。なお、封止基板16には、予めカラーフィルタ(調光層)を形成しておいてもよい。その後、封止基板16を上面側から下方に加圧しつつ熱またはエネルギー線を付加して封止層15を硬化させる。なお、封止層15を塗布する前に、上部電極13上にSiNなる薄膜封止層をプラズマCVD法により形成してもよい。
Next, as shown in FIG. 16L, an upper electrode 13 made of ITO is formed on the organic layer 12 by sputtering.
Next, as illustrated in FIG. 16M, the EL sealing layer 14 is formed over the entire area on the upper electrode 13.
Next, as shown in FIG. 16 (n), the sealing layer 15 is applied on the EL sealing layer 14, and the sealing substrate 16 is disposed thereon. Note that a color filter (light control layer) may be formed on the sealing substrate 16 in advance. Thereafter, the sealing layer 15 is cured by applying heat or energy rays while pressing the sealing substrate 16 downward from the upper surface side. Note that a thin film sealing layer made of SiN may be formed on the upper electrode 13 by plasma CVD before applying the sealing layer 15.

次に、以上のようにして作成された積層体から不要な部分をカットすると共に、第1のCOF220および第2のCOF230を接続して表示パネル210を完成させる。
具体的には、積層体のX方向一端部およびX方向他端部を、X方向一端縁111と隣接する領域121およびX方向他端縁113と隣接する領域123を残しながらカットする。その後、X方向一端縁111と隣接する領域121およびX方向他端縁113と隣接する領域123に、第1のCOF220および第2のCOF230を接続する。次に、積層体のY方向一端部およびY方向他端部を、Y方向一端縁112と隣接する領域122およびY方向他端縁114と隣接する領域124を残しながらカットする。
Next, unnecessary portions are cut from the laminate formed as described above, and the first COF 220 and the second COF 230 are connected to complete the display panel 210.
Specifically, the X direction one end part and X direction other end part of a laminated body are cut, leaving the area | region 121 adjacent to the X direction one end edge 111, and the area | region 123 adjacent to the X direction other end edge 113. Thereafter, the first COF 220 and the second COF 230 are connected to the region 121 adjacent to the X direction one end edge 111 and the region 123 adjacent to the X direction other end edge 113. Next, the Y direction one end part and Y direction other end part of a laminated body are cut, leaving the area | region 122 adjacent to the Y direction one end edge 112, and the area | region 124 adjacent to the Y direction other end edge 114. FIG.

積層体のX方向両端部およびY方向一端部のカットは、カットラインが直線状であるため、レーザーカット法や機械的切断法等のカット方法で行うことができる。積層体のY方向他端部のカットは、カットラインに曲線部分があるため、レーザーカット法などで行う。なお、積層体のX方向両端およびY方向両端部のカットを同一工程で行ってもよい。このようにして製造される表示パネル装置は、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話などのあらゆる表示パネル装置を有する電子機器に適用することができる。   Since the cut line is linear, the cutting of both ends in the X direction and one end in the Y direction of the laminate can be performed by a cutting method such as a laser cutting method or a mechanical cutting method. The other end of the laminate in the Y direction is cut by a laser cutting method or the like because the cut line has a curved portion. In addition, you may perform the cut of the X direction both ends of a laminated body, and the Y direction both ends by the same process. The display panel device manufactured in this way can be used as a flat panel display, and can be applied to an electronic apparatus having any display panel device such as a television set, a personal computer, and a mobile phone.

(まとめ)
以上、本発明に係る表示パネル装置および電子機器について、実施の形態に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。
また、本実施の形態に示すような異形の表示領域を有する表示パネル装置の用途は、腕時計タイプの表示装置など、特定のものに限られず、広く様々なアプリケーションに適用することが出来る。
(Summary)
As described above, the display panel device and the electronic apparatus according to the present invention have been described based on the embodiments. However, the present invention is not limited to the above-described embodiments.
In addition, the use of the display panel device having an irregular display area as shown in this embodiment is not limited to a specific one such as a wristwatch type display device, and can be applied to a wide variety of applications.

その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。
また、本実施の形態では、有機EL素子を利用した表示パネル装置を例示しているが、これには限られない。例えば、液晶を利用した表示パネル装置でも本発明に適用可能である。
In addition, it is realized by arbitrarily combining the components and functions in each embodiment without departing from the scope of the present invention, or a form obtained by subjecting each embodiment to various modifications conceived by those skilled in the art. Forms are also included in the present invention.
Moreover, in this Embodiment, although the display panel apparatus using an organic EL element is illustrated, it is not restricted to this. For example, a display panel device using liquid crystal can also be applied to the present invention.

本発明の一態様に係る表示パネル装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話、ウェアラブル端末などの表示装置またはその他様々な電気機器に広く利用することができる。   The display panel device according to one embodiment of the present invention can be widely used for display devices such as a television set, a personal computer, a mobile phone, and a wearable terminal, or various other electric devices.

1 パネル基板
2 ゲート電極
3 ゲート絶縁膜
4 ソース電極
5 ドレイン電極
6 隔壁部
6a 開口
7 半導体層
8 無機保護膜
9 絶縁層
9a コンタクトホール
10 下部電極
11 隔壁部
11a 開口
12 有機層
13 上部電極
14 EL封止層
15 封止層
16 封止基板
20 薄膜トランジスタ
30 有機EL素子
40 ソース配線
50 ゲート配線
60 第1の引き出し配線
70 第2の引き出し配線
80 電源引込線
90 電源幹線
95 接地幹線
101 有機EL素子
102 薄膜トランジスタ
103 薄膜トランジスタ
104 コンデンサ
105 電源引込線
106 ソース配線
107 ゲート配線
110 表示領域
200 表示パネル装置
210 表示パネル
220 第1のCOF
221,231 FPC
222 ソースドライバ
223 接続配線
224 接続領域
230 第2のCOF
232 ゲートドライバ
233 接続配線
234 接続領域
240 制御部
250 バッテリー
300 電子機器
310 ケース
311 表示部
1090 電源幹線
1210 表示パネル
2090 電源幹線
2210 表示パネル
4090 電源幹線
4110 表示領域
4200 表示パネル装置
4210 表示パネル
5090 電源幹線
5110 表示領域
5200 表示パネル装置
5210 表示パネル
DESCRIPTION OF SYMBOLS 1 Panel substrate 2 Gate electrode 3 Gate insulating film 4 Source electrode 5 Drain electrode 6 Partition part 6a Opening 7 Semiconductor layer 8 Inorganic protective film 9 Insulating layer 9a Contact hole 10 Lower electrode 11 Partition part 11a Opening 12 Organic layer 13 Upper electrode 14 EL Sealing layer 15 Sealing layer 16 Sealing substrate 20 Thin film transistor 30 Organic EL element 40 Source wiring 50 Gate wiring 60 First lead wiring 70 Second lead wiring 80 Power supply lead line 90 Power supply trunk line 95 Ground trunk line 101 Organic EL element 102 Thin film transistor DESCRIPTION OF SYMBOLS 103 Thin-film transistor 104 Capacitor 105 Power supply line 106 Source wiring 107 Gate wiring 110 Display area 200 Display panel apparatus 210 Display panel 220 1st COF
221,231 FPC
222 Source driver 223 Connection wiring 224 Connection region 230 Second COF
232 Gate driver 233 Connection wiring 234 Connection area 240 Control unit 250 Battery 300 Electronic device 310 Case 311 Display unit 1090 Power supply trunk line 1210 Display panel 2090 Power supply trunk line 2210 Display panel 4090 Power supply trunk line 4110 Display area 4200 Display panel device 4210 Display panel 5090 Power supply trunk line 5110 Display area 5200 Display panel device 5210 Display panel

Claims (11)

基板上にX方向およびY方向に沿ってマトリクス状に設けられた複数の表示素子と、
前記基板上における前記複数の表示素子が設けられた表示領域に隣接する領域に設けられ、前記表示領域内においてX方向に延在する複数の電源引込線を介して前記複数の表示素子と電気的に接続された電源幹線と、を備え、
前記複数の表示素子は、X方向に配列された複数の表示素子から構成される第1表示素子列の端部に位置する第1表示素子と、X方向に配列された複数の表示素子から構成され前記第1表示素子列にY方向に隣接する第2表示素子列の端部に位置する第2表示素子とを含み、
前記第1表示素子のX方向の位置が前記第2表示素子のX方向の位置と異なり、
前記第1表示素子と前記電源幹線のX方向の間隔が前記第2表示素子と前記電源幹線のX方向の間隔と略同一である、
表示パネル装置。
A plurality of display elements provided in a matrix along the X and Y directions on the substrate;
The plurality of display elements are electrically connected to the plurality of display elements via a plurality of power supply lines provided in an area adjacent to the display area provided with the plurality of display elements on the substrate and extending in the X direction in the display area. And a connected power main line,
The plurality of display elements are composed of a first display element located at an end of a first display element array composed of a plurality of display elements arranged in the X direction, and a plurality of display elements arranged in the X direction. And a second display element positioned at an end of the second display element row adjacent to the first display element row in the Y direction,
The position of the first display element in the X direction is different from the position of the second display element in the X direction,
An X-direction interval between the first display element and the power supply trunk line is substantially the same as an X-direction interval between the second display element and the power supply trunk line;
Display panel device.
前記複数の表示素子は、さらに、X方向に配列された複数の表示素子から構成され前記第2表示素子列を挟んで前記第1表示素子列とは反対側に隣接する第3表示素子列の端部に位置する第3表示素子を含み、
前記第3表示素子のX方向の位置が前記第1表示素子のX方向の位置と異なり、
前記第3表示素子と前記第1表示素子との間のX方向の距離が、前記第3表示素子と前記第2表示素子との間のX方向の距離と異なり、
前記第3表示素子と前記電源幹線のX方向の間隔が前記第1表示素子と前記電源幹線のX方向の間隔と略同一である、
請求項1に記載の表示パネル装置。
The plurality of display elements further includes a plurality of display elements arranged in the X direction, and a third display element array adjacent to the opposite side of the first display element array across the second display element array. Including a third display element located at the end;
The position of the third display element in the X direction is different from the position of the first display element in the X direction,
A distance in the X direction between the third display element and the first display element is different from a distance in the X direction between the third display element and the second display element;
The X-direction interval between the third display element and the power supply trunk line is substantially the same as the X-direction interval between the first display element and the power supply trunk line.
The display panel device according to claim 1.
前記電源幹線は、前記第1表示素子のX方向側に位置する第1領域と前記第2表示素子のX方向側に位置する第2領域とを含み、
前記第1領域の前記表示領域側の端部の位置が前記第2領域の前記表示領域側の端部の位置に対して、前記第1表示素子と前記第2表示素子との間のX方向の距離と略同一の距離だけX方向にずれている、
請求項1に記載の表示パネル装置。
The power supply main line includes a first region located on the X direction side of the first display element and a second region located on the X direction side of the second display element,
The X direction between the first display element and the second display element is such that the position of the end of the first area on the display area side is the position of the end of the second area on the display area side. Is shifted in the X direction by a distance substantially the same as
The display panel device according to claim 1.
前記電源幹線は、前記第1表示素子のX方向側に位置する第1領域と前記第2表示素子のX方向側に位置する第2領域とを含み、
前記電源幹線の前記表示領域とは反対側の端部の形状が、前記第1領域および前記第2領域を含む領域において、曲線形状、または、鈍角で屈曲した屈曲形状である、
請求項1に記載の表示パネル装置。
The power supply main line includes a first region located on the X direction side of the first display element and a second region located on the X direction side of the second display element,
In the region including the first region and the second region, the shape of the end of the power supply trunk line opposite to the display region is a curved shape or a bent shape bent at an obtuse angle.
The display panel device according to claim 1.
前記電源幹線は、前記第1表示素子のX方向側に位置する第1領域と前記第2表示素子のX方向側に位置する第2領域とを含み、
前記電源幹線の前記表示領域側の端部の形状、および、前記電源幹線の前記表示領域とは反対側の端部の形状が、何れも、前記第1領域および前記第2領域を含む領域において屈曲形状であり、
前記電源幹線の前記表示領域とは反対側の端部の屈曲形状の屈曲の角度が、前記電源幹線の前記表示領域側の屈曲形状の屈曲の角度よりも大きい
請求項1に記載の表示パネル装置。
The power supply main line includes a first region located on the X direction side of the first display element and a second region located on the X direction side of the second display element,
The shape of the end of the power supply trunk line on the display area side and the shape of the end of the power supply trunk line on the opposite side to the display area are both in the area including the first area and the second area. Bend shape,
The display panel device according to claim 1, wherein an angle of bending of the bent portion of the power supply main line on the side opposite to the display region is larger than an angle of bending of the bent shape of the power supply main line on the display region side. .
前記電源幹線は、前記第1表示素子のX方向側に位置する第1領域と前記第2表示素子のX方向側に位置する第2領域とを含み、
前記基板は、前記第1領域のX方向側に位置する領域および前記第2領域のX方向側に位置する領域において曲線状の外周形状を有し、
前記電源幹線の前記表示領域とは反対側の端部の形状が、前記第1領域および前記第2領域を含む領域において、前記基板の外周形状に沿う曲線状の形状である、
請求項1に記載の表示パネル装置。
The power supply main line includes a first region located on the X direction side of the first display element and a second region located on the X direction side of the second display element,
The substrate has a curved outer peripheral shape in a region located on the X direction side of the first region and a region located on the X direction side of the second region,
In the region including the first region and the second region, the shape of the end portion on the opposite side to the display region of the power supply trunk line is a curved shape along the outer peripheral shape of the substrate.
The display panel device according to claim 1.
さらに、前記電源幹線と前記表示領域との間に、前記電源幹線とは電気的に接続されないダミー表示素子を備える、
請求項1に記載の表示パネル装置。
Furthermore, a dummy display element that is not electrically connected to the power supply trunk line is provided between the power supply trunk line and the display region.
The display panel device according to claim 1.
前記複数の電源引込線は、第1電源引込線と、前記第1電源引込線よりもX方向の長さが短い第2電源引込線とを含み、
前記第1電源引込線の断面積が、前記第2電源引込線の断面積よりも大きい、
請求項1に記載の表示パネル装置。
The plurality of power supply lines include a first power supply line and a second power supply line having a length in the X direction shorter than the first power supply line,
A cross-sectional area of the first power supply lead line is larger than a cross-sectional area of the second power supply lead line,
The display panel device according to claim 1.
前記電源幹線は、
前記基板上の第1配線層に設けられた第1電源幹線と、
前記第1配線層上に絶縁層を挟んで存在する第2配線層に、前記第1電源幹線に沿って設けられ、前記絶縁層を貫通する複数のコンタクトホールを通じて前記第1電源幹線に電気的に接続された第2電源幹線と、を含む、
請求項1に記載の表示パネル装置。
The power trunk line is
A first power trunk provided in a first wiring layer on the substrate;
A second wiring layer existing on the first wiring layer with an insulating layer interposed therebetween is provided along the first power supply trunk line, and is electrically connected to the first power supply trunk line through a plurality of contact holes penetrating the insulation layer. A second power supply main line connected to
The display panel device according to claim 1.
前記電源幹線は、前記第1表示素子のX方向側に位置する第1領域と前記第2表示素子のX方向側に位置する第2領域とを含み、
前記複数のコンタクトホールは、前記第1領域に存在する第1コンタクトホールと、前記第2領域に存在する第2コンタクトホールとを含み、
前記複数の電源引込線は、前記第1領域に接続された第1電源引込線と、前記第2領域に接続された第2電源引込線とを含み、
前記第1電源引込線の前記第1領域に接続された箇所と前記第1コンタクトホールとの間の距離が、前記第2電源引込線の前記第2領域に接続された箇所と前記第2コンタクトホールとの間の距離と略同一である、
請求項9に記載の表示パネル装置。
The power supply main line includes a first region located on the X direction side of the first display element and a second region located on the X direction side of the second display element,
The plurality of contact holes include a first contact hole existing in the first region and a second contact hole existing in the second region,
The plurality of power supply service lines include a first power supply service line connected to the first area and a second power supply service line connected to the second area,
The distance between the portion connected to the first region of the first power supply lead line and the first contact hole is such that the portion connected to the second region of the second power supply lead wire and the second contact hole Is approximately the same as the distance between
The display panel device according to claim 9.
請求項1に記載の表示パネル装置を備えた電子機器。   An electronic apparatus comprising the display panel device according to claim 1.
JP2013224448A 2013-10-29 2013-10-29 Display panel device and electronic device Active JP5964801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013224448A JP5964801B2 (en) 2013-10-29 2013-10-29 Display panel device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013224448A JP5964801B2 (en) 2013-10-29 2013-10-29 Display panel device and electronic device

Publications (2)

Publication Number Publication Date
JP2015088275A JP2015088275A (en) 2015-05-07
JP5964801B2 true JP5964801B2 (en) 2016-08-03

Family

ID=53050866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013224448A Active JP5964801B2 (en) 2013-10-29 2013-10-29 Display panel device and electronic device

Country Status (1)

Country Link
JP (1) JP5964801B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109903709A (en) 2016-01-21 2019-06-18 苹果公司 The power supply and data routing structure of organic light emitting diode display
JP6965412B2 (en) * 2016-11-30 2021-11-10 株式会社ジャパンディスプレイ Display device
CN109148474A (en) * 2017-06-28 2019-01-04 北京小米移动软件有限公司 array substrate and mobile terminal
CN109285493B (en) * 2017-07-20 2023-06-20 天马微电子股份有限公司 Display device and design method thereof
KR102352312B1 (en) * 2017-09-29 2022-01-19 삼성디스플레이 주식회사 Display device
WO2019082303A1 (en) * 2017-10-25 2019-05-02 シャープ株式会社 Display device and method for manufacturing same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281639A (en) * 2000-04-04 2001-10-10 Citizen Watch Co Ltd Liquid crystal display device
JP2006276360A (en) * 2005-03-29 2006-10-12 Sanyo Epson Imaging Devices Corp Liquid crystal display panel
JP2007128049A (en) * 2005-10-03 2007-05-24 Sanyo Electric Co Ltd Display panel
EP2085952B1 (en) * 2006-11-21 2016-08-10 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display
JP5278729B2 (en) * 2007-04-27 2013-09-04 Nltテクノロジー株式会社 Non-rectangular display device
JP2012103335A (en) * 2010-11-08 2012-05-31 Hitachi Displays Ltd Display device

Also Published As

Publication number Publication date
JP2015088275A (en) 2015-05-07

Similar Documents

Publication Publication Date Title
US11245090B2 (en) Display device with structure for preventing organic material overflow
JP3778176B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
KR102329978B1 (en) Flexible organic light emitting diode display device
KR102150011B1 (en) Organic light emitting display device and method of manufacturing having the same
JP5964801B2 (en) Display panel device and electronic device
KR100639621B1 (en) Electrooptical device and electronic apparatus
JP2015087474A (en) Display panel device and electronic apparatus
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
KR20190100554A (en) Organic light emitting diode display device
JP4953166B2 (en) Manufacturing method of display panel
US20150041791A1 (en) Organic light emitting diode display
KR102560393B1 (en) Organic light emitting diode display device
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
JP2017117594A (en) Organic EL display device
CN112750861A (en) Display substrate, manufacturing method thereof and display device
KR20190118221A (en) Organic light emitting display device
KR20190091395A (en) Organic light emitting display device
KR102543973B1 (en) Organic light emitting diode display device
CN112750859B (en) Display substrate, manufacturing method thereof and display device
KR101992902B1 (en) Organic light emitting diode display device and method of fabricating the same
JP3933169B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
KR102247825B1 (en) Bottom Emission Type Organic Light Emission Diode Display Having Color Filters And Method For Manufacturing The Same
JP3912413B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP4905596B2 (en) Electro-optical device and electronic apparatus
JP2006011059A (en) Optoelectronic device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160630

R151 Written notification of patent or utility model registration

Ref document number: 5964801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250