JP5956748B2 - Switching regulator - Google Patents
Switching regulator Download PDFInfo
- Publication number
- JP5956748B2 JP5956748B2 JP2011278416A JP2011278416A JP5956748B2 JP 5956748 B2 JP5956748 B2 JP 5956748B2 JP 2011278416 A JP2011278416 A JP 2011278416A JP 2011278416 A JP2011278416 A JP 2011278416A JP 5956748 B2 JP5956748 B2 JP 5956748B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- slope
- switching element
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、入力電圧を昇圧または降圧して出力電圧を生成するスイッチングレギュレータに関するものである。 The present invention relates to a switching regulator that generates an output voltage by stepping up or down an input voltage.
図7A及び図7Bは、それぞれ、昇降圧型のスイッチングレギュレータの一従来例を示す回路図である。本従来例のスイッチングレギュレータ100は、入力電圧INと出力電圧OUTの大小関係に依らず、スイッチング素子101及び102を共にオンさせる第1フェイズ(図7A)と、スイッチング素子101及び102を共にオフさせる第2フェイズ(図7B)とを周期的に繰り返すことにより、入力電圧INを昇圧または降圧して出力電圧OUTを生成する。
7A and 7B are circuit diagrams showing a conventional example of a step-up / step-down switching regulator, respectively. In the
なお、本発明に関連する従来技術の一例としては、本願出願人によって開示された特許文献1を挙げることができる。
As an example of the prior art related to the present invention,
しかしながら、スイッチングレギュレータ100では、入力電圧INと出力電圧OUTとの大小関係に依らず、常にスイッチング素子101とスイッチング素子102が同期してオン/オフされる。そのため、スイッチング素子101及び102を共にオンさせる第1フェイズが長いほど、スイッチング周期T毎の平均コイル電流IL(コイル103に流れるコイル電流の平均)が平均出力電流Io(負荷107に流れる出力電流の平均)に対して相対的に増加し、スイッチングレギュレータ100の発熱量(損失)が増大する。
However, in the
上記の課題について詳細に説明する。スイッチング素子101及び102が共にオンされる第1フェイズでは、図7Aの破線矢印で示すように、入力電圧INの印加端からスイッチング素子101、コイル103、及び、スイッチング素子102を介して電流が流れる。すなわち、スイッチングレギュレータ100の第1フェイズでは、コイル103にのみ電流が流れて負荷107には電流が流れない。
The above problem will be described in detail. In the first phase in which both of the
一方、スイッチング素子101及び102が共にオフされる第2フェイズでは、図7Bの破線矢印で示すように、接地端からダイオード104、コイル103、ダイオード105、及び、負荷107を介して電流が流れる。すなわち、スイッチングレギュレータ100の第2フェイズでは、コイル103と負荷107の双方に電流が流れる。
On the other hand, in the second phase in which both of the
このように、スイッチング周期Tのうち、コイル103に流れる電流が負荷107に流れる期間は、図7Bの第2フェイズに限定される。従って、スイッチング周期T毎の平均コイル電流ILは、平均出力電流Ioよりも大きくなる。
Thus, the period during which the current flowing through the
なお、スイッチング素子101のオン時間ton1は、次の(1)式で表される。
ton1={OUT/(IN+OUT)}×T … (1)
The on-time ton1 of the
ton1 = {OUT / (IN + OUT)} × T (1)
また、スイッチング素子102のオフ時間をtoff2とすると、スイッチング周期T毎の平均コイル電流ILは、次の(2)式で表される。
IL=(T/toff2)×Io … (2)
When the off time of the
IL = (T / toff2) × Io (2)
また、上記の(1)式、(2)式、ton2+toff2=T、及び、ton1=ton2の関係から、次の(3)式が得られる。
IL={1+(OUT/IN)}×Io …(3)
Further, the following equation (3) is obtained from the relationship of the above equations (1), (2), ton2 + toff2 = T, and ton1 = ton2.
IL = {1+ (OUT / IN)} × Io (3)
上記の(3)式から分かるように、入力電圧INが低電圧であるほど、平均コイル電流ILと平均出力電流Ioとの差が大きくなり、スイッチングレギュレータ100の発熱量(損失)が増大することが分かる。
As can be seen from the above equation (3), the lower the input voltage IN, the greater the difference between the average coil current IL and the average output current Io, and the greater the amount of heat generated (loss) of the
本発明は上述した問題に鑑み、発熱量(損失)の少ない昇降圧型のスイッチングレギュレータを提供することを目的とする。 In view of the above-described problems, an object of the present invention is to provide a step-up / step-down switching regulator that generates a small amount of heat (loss).
上記目的を達成するために、本発明に係るスイッチングレギュレータは、入力電圧を昇圧または降圧して出力電圧を生成するためにオン/オフされる第1スイッチング素子及び第2スイッチング素子と;前記出力電圧に応じた帰還電圧と所定の基準電圧との差に応じた誤差信号を生成する誤差信号生成回路と;前記誤差信号を所定の反転基準電圧を基準として反転させた反転誤差信号を生成する信号反転回路と;所定周波数の矩形波信号を生成する発振回路と;前記矩形波信号からスロープ信号を生成するスロープ信号生成回路と;前記誤差信号と前記スロープ信号を比較して第1比較信号を生成する第1比較回路と;前記反転誤差信号と前記スロープ信号を比較して第2比較信号を生成する第2比較回路と;前記第1比較信号、前記第2比較信号、及び、前記矩形波信号に基づいて、前記第1スイッチング素子及び前記第2スイッチング素子のオン/オフタイミングを制御する制御回路と;を有する構成(第1の構成)とされている。 In order to achieve the above object, a switching regulator according to the present invention includes a first switching element and a second switching element that are turned on / off to increase or decrease an input voltage to generate an output voltage; An error signal generation circuit that generates an error signal according to a difference between a feedback voltage corresponding to the predetermined voltage and a predetermined reference voltage; and a signal inversion that generates an inverted error signal obtained by inverting the error signal with reference to a predetermined inverted reference voltage A circuit; an oscillation circuit that generates a rectangular wave signal of a predetermined frequency; a slope signal generation circuit that generates a slope signal from the rectangular wave signal; a first comparison signal is generated by comparing the error signal and the slope signal A first comparison circuit; a second comparison circuit that compares the inverted error signal and the slope signal to generate a second comparison signal; and the first comparison signal and the second ratio. Signal, and, on the basis of the rectangular wave signal, and a control circuit for controlling the on / off timing of the first switching element and the second switching element; has a configuration having a (first configuration).
なお、上記第1の構成から成るスイッチングレギュレータにおいて、前記制御回路は、前記矩形波電圧に基づいて前記第1スイッチング素子のオン遷移と前記第2スイッチング素子のオフ遷移を同時に行う一方、前記第1比較信号及び前記第2比較信号に基づいて前記第1スイッチング素子のオフ遷移と前記第2スイッチング素子のオン遷移を互いに独立して行うように、前記第1制御信号及び前記第2制御信号を生成する構成(第2の構成)にするとよい。 In the switching regulator having the first configuration, the control circuit simultaneously performs the on transition of the first switching element and the off transition of the second switching element based on the rectangular wave voltage, while the first switching element Based on the comparison signal and the second comparison signal, the first control signal and the second control signal are generated so that the off transition of the first switching element and the on transition of the second switching element are performed independently of each other. It is preferable to adopt a configuration (second configuration).
また、上記第2の構成から成るスイッチングレギュレータは、前記反転誤差信号が前記スロープ信号の最大値よりも大きいときには、前記第1スイッチング素子を前記第1比較信号に応じたデューティでオン/オフし、前記第2スイッチング素子を定常的にオフする降圧モードとなり、前記誤差信号と前記反転誤差信号がいずれも前記スロープ信号の最大値よりも小さいときには、前記第1スイッチング素子を前記第1比較信号に応じたデューティでオン/オフし、前記第2スイッチング素子を前記第2比較信号に応じたデューティでオン/オフする昇降圧モードとなり、前記誤差信号が前記スロープ信号の最大値よりも大きいときには、前記第1スイッチング素子を定常的にオンし、前記第2スイッチング素子を前記第2比較信号に応じたデューティでオン/オフする昇圧モードとなる構成(第3の構成)にするとよい。 In the switching regulator having the second configuration, when the inversion error signal is larger than the maximum value of the slope signal, the first switching element is turned on / off with a duty corresponding to the first comparison signal. When the step-down mode in which the second switching element is steadily turned off and both the error signal and the inverted error signal are smaller than the maximum value of the slope signal, the first switching element is made to respond to the first comparison signal. When the error signal is larger than the maximum value of the slope signal, the second switching element is turned on / off at a predetermined duty, and the second switching element is turned on / off at a duty corresponding to the second comparison signal. One switching element is steadily turned on, and the second switching element is responsive to the second comparison signal. Configuration turned on / off boost mode Yuti better to (third configuration).
また、上記第3の構成から成るスイッチングレギュレータにおいて、前記スロープ信号生成回路は、前記矩形波信号の第1パルスエッジをトリガとして前記スロープ信号をリセットし、前記矩形波信号の第2パルスエッジをトリガとして前記スロープ信号の傾斜生成を開始する構成(第4の構成)にするとよい。 In the switching regulator having the third configuration, the slope signal generation circuit resets the slope signal using the first pulse edge of the rectangular wave signal as a trigger and triggers the second pulse edge of the rectangular wave signal. As a configuration (fourth configuration) for starting the slope generation of the slope signal.
また、上記第3の構成から成るスイッチングレギュレータにおいて、前記スロープ信号生成回路は、前記矩形波信号のパルスエッジをトリガとして前記スロープ信号をリセットし、その後に所定の遅延時間が経過した時点で前記スロープ信号の傾斜生成を開始する構成(第5の構成)にするとよい。 Further, in the switching regulator having the third configuration, the slope signal generation circuit resets the slope signal with a pulse edge of the rectangular wave signal as a trigger, and when the predetermined delay time has passed thereafter, the slope signal is generated. A configuration (fifth configuration) for starting the slope generation of the signal may be used.
また、上記第4または第5の構成から成るスイッチングレギュレータにおいて、前記スロープ信号は、最大値が前記反転基準電圧よりも大きく、かつ、最小値が前記反転基準電圧よりも小さく設定されている構成(第6の構成)にするとよい。 In the switching regulator having the fourth or fifth configuration, the slope signal has a maximum value set larger than the inverted reference voltage and a minimum value set smaller than the inverted reference voltage ( A sixth configuration) may be used.
また、上記第1〜第6いずれかの構成から成るスイッチングレギュレータは、前記入力電圧の印加端と前記出力電圧の印加端との間に接続されたコイルを有する構成(第7の構成)にするとよい。 In addition, when the switching regulator having any one of the first to sixth configurations has a configuration (seventh configuration) having a coil connected between the application terminal for the input voltage and the application terminal for the output voltage. Good.
また、上記第7の構成から成るスイッチングレギュレータにおいて、前記第1スイッチング素子は、前記入力電圧の印加端と前記コイルの第1端との間に接続されており、前記第2スイッチング素子は、前記コイルの第2端と接地端との間に接続されている構成(第8の構成)にするとよい。 Further, in the switching regulator having the seventh configuration, the first switching element is connected between an input voltage application end and a first end of the coil, and the second switching element is A configuration in which the coil is connected between the second end and the ground end (eighth configuration) may be used.
また、上記第8の構成から成るスイッチングレギュレータにおいて、前記第1スイッチング素子及び前記第2スイッチング素子は、トランジスタである構成(第9の構成)にするとよい。 In the switching regulator having the eighth configuration, the first switching element and the second switching element may be transistors (9th configuration).
また、上記第9の構成から成るスイッチングレギュレータは、前記コイルの第1端と接地端との間に接続された第1整流素子と、前記コイルの第2端と前記出力電圧の印加端との間に接続された第2整流素子と、を有する構成(第10の構成)にするとよい。 The switching regulator having the ninth configuration includes a first rectifying element connected between the first end of the coil and a ground end, a second end of the coil, and an application end of the output voltage. A second rectifying element connected between them may be used (a tenth configuration).
また、上記第10の構成から成るスイッチングレギュレータにおいて、前記第1整流素子及び前記第2整流素子は、ダイオードである構成(第11の構成)にするとよい。 In the switching regulator having the tenth configuration, the first rectifying device and the second rectifying device may be diodes (11th configuration).
また、上記第11の構成から成るスイッチングレギュレータは、前記出力電圧の印加端と接地端との間に接続されたコンデンサを有する構成(第12の構成)にするとよい。 The switching regulator having the eleventh configuration may be configured to have a capacitor (twelfth configuration) connected between the output voltage application terminal and the ground terminal.
本発明によれば、発熱量(損失)の少ない昇降圧型のスイッチングレギュレータを提供することが可能となる。 According to the present invention, it is possible to provide a step-up / step-down switching regulator that generates a small amount of heat (loss).
<全体構成>
図1は、スイッチングレギュレータの全体構成を示すブロック図である。本構成例で示される昇降圧型のスイッチングレギュレータ1は、半導体装置10と、これに外部接続される種々のディスクリート部品(例えば、スイッチング素子M1及びM2、コイル(インダクタ)L1、ダイオードD1及びD2、コンデンサC1〜C5、並びに、抵抗R1及びR2)を有する。
<Overall configuration>
FIG. 1 is a block diagram showing the overall configuration of the switching regulator. The step-up / step-
スイッチング素子M1及びM2は、それぞれ、入力電圧INを昇圧または降圧して出力電圧OUTを生成するためにオン/オフされる第1スイッチング素子(降圧用スイッチング素子)及び第2スイッチング素子(昇圧用スイッチング素子)に相当する。スイッチング素子M1及びM2は、それぞれ制御電圧G1及びG2に応じてオン/オフ(両端間の導通/非導通)を切り替えるスイッチング動作を行う。スイッチング素子M1及びM2としてMOSFET[metal oxide semiconductor field effect transistor]が用いられている場合、スイッチング動作は、ゲートに入力される制御電圧G1及びG2に応じて、ソース・ドレイン間の導通/非導通を切り替える動作となる。本構成例において、スイッチング素子M1はPチャネル型MOSFETであり、スイッチング素子M2はNチャネルMOSFETであるが、これに限定されるものではない。 The switching elements M1 and M2 are respectively a first switching element (step-down switching element) and a second switching element (step-up switching) that are turned on / off to boost or step down the input voltage IN to generate the output voltage OUT. Device). The switching elements M1 and M2 perform a switching operation for switching on / off (conduction / non-conduction between both ends) according to the control voltages G1 and G2, respectively. When MOSFETs (metal oxide semiconductor field effect transistors) are used as the switching elements M1 and M2, the switching operation performs conduction / non-conduction between the source and the drain in accordance with the control voltages G1 and G2 input to the gate. It becomes the operation to switch. In the present configuration example, the switching element M1 is a P-channel MOSFET and the switching element M2 is an N-channel MOSFET, but is not limited thereto.
半導体装置(レギュレータIC)10は、内部電源生成回路21と、バンドギャップ電圧生成回路22と、低電圧誤動作防止回路23と、サーマルシャットダウン回路24と、発振回路31と、スロープ生成回路32と、ソフトスタート回路33と、誤差増幅器34と、オペアンプ35と、比較器36及び37と、抵抗38a及び38bと、ショート回路保護用比較器41と、過電圧保護用比較器42と、制御回路51と、過電流検出回路52と、ドライバ53と、VL電圧生成回路54と、ドライバ55と、を有する。
The semiconductor device (regulator IC) 10 includes an internal power
また、半導体装置10は、外部との接続に用いられる端子T1〜T14を有する。端子T1は、入力電圧印加端子である。端子T2及びT3は、スイッチ電流検出端子である。端子T4は、スイッチング素子M1の制御端子である。端子T5は、ドライバ53の下側駆動電圧印加端子である。端子T6は、ドライバ55の上側駆動電圧印加端子である。端子T7は、スイッチング素子M2の制御端子である。端子T8は、接地端子である。端子T9は、ソフトスタート調整端子である。端子T10は、帰還電圧印加端子である。端子T11は、位相補償端子である。端子T12は、発振周波数調整端子である。端子T13は、内部電源電圧印加端子である。端子T14は、イネーブル端子である。
The
端子T1は、入力電圧IN(例えば4〜40V)の印加端(バッテリなどの外部電源)に接続されている。また、端子T1は、コンデンサC1の一端、コンデンサC2の一端、及び、抵抗R1の一端にも接続されている。 The terminal T1 is connected to an application terminal (external power source such as a battery) of an input voltage IN (for example, 4 to 40 V). The terminal T1 is also connected to one end of the capacitor C1, one end of the capacitor C2, and one end of the resistor R1.
コンデンサC1の他端は接地端に接続されている。コンデンサC2の他端は端子T5に接続されている。抵抗R1の他端はスイッチング素子M1のソースに接続されている。抵抗R1の両端は、それぞれ、端子T2及び端子T3に接続されている。スイッチング素子M1のドレインは、ダイオードD1のカソードとコイルL1の一端に接続されている。ダイオードD1のアノードは、接地端に接続されている。ダイオードD1は、第1整流素子に相当し、同期整流トランジスタと置換することも可能である。 The other end of the capacitor C1 is connected to the ground terminal. The other end of the capacitor C2 is connected to the terminal T5. The other end of the resistor R1 is connected to the source of the switching element M1. Both ends of the resistor R1 are connected to the terminal T2 and the terminal T3, respectively. The drain of the switching element M1 is connected to the cathode of the diode D1 and one end of the coil L1. The anode of the diode D1 is connected to the ground terminal. The diode D1 corresponds to the first rectifying element and can be replaced with a synchronous rectifying transistor.
なお、スイッチング素子M1のドレインには、スイッチング素子M1のオン/オフに応じて矩形波状のスイッチ電圧SW1が現れる。スイッチング素子M1がオンされているときには、スイッチ電圧SW1がハイレベル(ほぼ入力電圧IN)となり、スイッチング素子M1がオフされているときには、スイッチ電圧SW1がローレベル(ほぼ接地電圧GND)となる。 Note that a rectangular wave switch voltage SW1 appears at the drain of the switching element M1 in accordance with the on / off state of the switching element M1. When the switching element M1 is on, the switch voltage SW1 is at a high level (almost input voltage IN), and when the switching element M1 is off, the switch voltage SW1 is at a low level (almost ground voltage GND).
コイルL1の他端は、ダイオードD2のアノードとスイッチング素子M2のドレインに接続されている。スイッチング素子M2のソースは接地端に接続されている。ダイオードD2のカソードは、コンデンサC3の一端と出力電圧OUTの印加端に接続されている。コンデンサC3の他端は、接地端に接続されている。ダイオードD2は、第2整流素子に相当し、同期整流トランジスタと置換することも可能である。 The other end of the coil L1 is connected to the anode of the diode D2 and the drain of the switching element M2. The source of the switching element M2 is connected to the ground terminal. The cathode of the diode D2 is connected to one end of the capacitor C3 and the application end of the output voltage OUT. The other end of the capacitor C3 is connected to the ground terminal. The diode D2 corresponds to a second rectifying element and can be replaced with a synchronous rectifying transistor.
なお、スイッチング素子M2のドレインには、スイッチング素子M2のオン/オフに応じて矩形波状のスイッチ電圧SW2が現れる。スイッチング素子M2がオフされているときには、スイッチ電圧SW2がハイレベル(ほぼ出力電圧OUT)となり、スイッチング素子M2がオンされているときには、スイッチ電圧SW2がローレベル(ほぼ接地電圧GND)となる。 Note that a rectangular wave switch voltage SW2 appears at the drain of the switching element M2 in accordance with the on / off state of the switching element M2. When the switching element M2 is off, the switch voltage SW2 is at a high level (almost output voltage OUT), and when the switching element M2 is on, the switch voltage SW2 is at a low level (almost ground voltage GND).
スイッチング素子M1のゲートは端子T4に接続されている。スイッチング素子M2のゲートは、端子T7に接続されている。抵抗R2は、発振回路31が生成する矩形波電圧CLKの周波数調整に用いられる抵抗であり、一端が端子T12に接続され、他端が接地端に接続されている。コンデンサC4は、主に内部電源電圧REGの位相補償に用いられるコンデンサであり、一端が端子T13に接続され、他端が接地端に接続されている。端子T10には、出力電圧OUTに応じた帰還電圧FBが入力される。端子T10と端子T11は、外付けの位相補償回路(抵抗とコンデンサ)を介して接続されている。
The gate of the switching element M1 is connected to the terminal T4. The gate of the switching element M2 is connected to the terminal T7. The resistor R2 is a resistor used for adjusting the frequency of the rectangular wave voltage CLK generated by the
内部電源電圧生成回路21は、内部電源電圧REGが印加される端子T13とイネーブル信号が外部入力される端子T14に接続されており、入力電圧INから半導体装置10の内部で使用される内部電源電圧REGを生成する。内部電源電圧REGは、入力電圧INに比べて電圧値等の精度が高くなるように生成される。内部電源電圧REGは、サーマルシャットダウン回路24やドライバ55の駆動電圧等として用いられる。
The internal power supply
内部電源電圧生成回路21は、生成した内部電源電圧REGを、端子T13に接続された外部ライン(半導体装置10の外部に設けられた伝送ライン)を介して半導体装置10の外部に一旦送出した後、半導体装置10内に引き込む。例えば外部ラインに送出された内部電源電圧REGは、端子T6を介して半導体装置10内に戻り、ドライバ55の電源端子に入力される。この外部ラインには位相補償用のコンデンサC4が接続されている。
The internal power supply
このように、半導体装置10では、内部電源電圧REGの伝送ラインの少なくとも一部を半導体装置10の外側に設けて、位相補償用のコンデンサC4を外付けとすることにより、半導体装置10の省スペース化等が容易となっている。
Thus, in the
バンドギャップ電圧生成回路22は、内部電源電圧生成回路21から供給される内部電源電圧REGを用いてバンドギャップ電圧を生成する。バンドギャップ電圧は、半導体のバンドギャップを利用して内部電源電圧REGよりも更に安定するように生成され、半導体装置10内の各部において利用される。
The band gap
低電圧誤動作防止回路23は、半導体装置10においてUVLO[Under Voltage Lock Out]機能を発揮させる回路である。低電圧誤動作防止回路23は、入力電圧INが低過ぎることに起因する誤動作を防ぐため、例えば、所定値以上の入力電圧INが入力されないと半導体装置10がオンしないようにする。
The low-voltage
サーマルシャットダウン回路24は、過熱(過度な温度上昇)によるスイッチングレギュレータ1の熱暴走等を防止する回路である。サーマルシャットダウン回路24は、例えば、温度センサを用いて温度を継続的に検知し、検知温度が上限値を超えた場合に、スイッチング素子M1及びM2のスイッチング動作が停止されるようにする。なお、サーマルシャットダウン回路24の動作精度等の観点から、サーマルシャットダウン回路24の駆動電圧としては、入力電圧INではなく、より電圧値等の精度が高い内部電源電圧REGが用いられる。
The
発振回路31は、所定周波数の矩形波電圧CLKを生成してスロープ生成回路32と制御回路41に出力する。矩形波電圧CLKの周波数は、抵抗R2を用いて調整することが可能である。
The
スロープ生成回路32は、発振回路31が生成した矩形波電圧CLKに対して、立上り(或いは立下り)に傾斜を付ける処理を施すことにより、スロープ電圧SLOPE(鋸波電圧、三角波電圧、或いは、これに準じた波形の電圧信号)を生成し、これを比較器36及び37の非反転入力端子に出力する。なお、スロープ電圧SLOPEは、その最大値VMAXが反転基準電圧V2よりも大きく、かつ、その最小値VMINが反転基準電圧V2よりも小さく設定されている。
The
ソフトスタート回路33は、出力電圧OUTのオーバーシュートや突入電流の発生等を防ぐため、ソフトスタート機能を発揮する回路である。ソフトスタート回路33は、スイッチングレギュレータ1の起動時に誤差増幅器34へ適切なソフトスタート電圧SSを供給し、出力電圧OUTが緩やかに立ち上がるようにする。ソフトスタート電圧SSは、例えば過電流検出回路52から受け取る過電流検出信号に基づいてリセットされる。ソフトスタート回路33には、ソフトスタート時間設定用のコンデンサC5が接続されている。コンデンサC5は、一端が端子T9を介してソフトスタート回路33に接続されており、他端が接地端に接続されている。
The soft start circuit 33 is a circuit that exhibits a soft start function in order to prevent overshoot of the output voltage OUT, generation of an inrush current, and the like. The soft start circuit 33 supplies an appropriate soft start voltage SS to the
誤差増幅器34は、反転入力端子に印加される帰還電圧FB(出力電圧OUTの分圧電圧)と、非反転入力端子に印加される所定の基準電圧V1との差分を増幅して誤差電圧VAを生成する誤差信号生成回路に相当する。なお、スイッチングレギュレータ1の起動時には、誤差増幅器34の非反転入力端子に入力される電圧として、基準電圧V1ではなくソフトスタート電圧SSが優先される。誤差増幅器34の出力端は、抵抗38aを介してオペアンプ35の反転入力端子に接続されているとともに、比較器36の反転入力端子および端子T11に接続されている。
The
オペアンプ35の非反転入力端子には、所定の反転基準電圧V2が印加されている。オペアンプ35の出力端子は、比較器37の反転入力端子に接続されるとともに、抵抗38bを介してオペアンプ35の反転入力端子に接続されている。なお、抵抗38a、抵抗38b、及び、オペアンプ35は、所定の反転基準電圧V2を基準として、誤差電圧VAを反転させた反転誤差電圧VBを生成する信号反転回路(反転増幅器)に相当する。すなわち、誤差電圧VAが高くなると反転誤差電圧VBが低くなり、逆に、誤差電圧VAが低くなると反転誤差電圧VBが高くなる。
A predetermined inversion reference voltage V <b> 2 is applied to the non-inverting input terminal of the
比較器36は、誤差電圧VAとスロープ電圧SLOPEを比較して比較電圧CMP1を生成する第1比較回路に相当する。比較電圧CMP1は、誤差電圧VAがスロープ電圧SLOPEよりも大きいときにローレベルとなり、誤差電圧VAがスロープ電圧SLOPEよりも小さいときにハイレベルとなる。
The
比較器37は、反転誤差電圧VBとスロープ電圧SLOPEを比較して比較電圧CMP2を生成する第2比較回路に相当する。比較電圧CMP2は、反転誤差電圧VBがスロープ電圧SLOPEよりも大きいときにローレベルとなり、反転誤差電圧VBがスロープ電圧SLOPEよりも小さいときにハイレベルとなる。
The
ショート回路保護用比較器41は、非反転入力端子に帰還電圧FBが、反転入力端子に所定電圧V3が各々入力され、これらの電圧の比較結果をショート回路保護信号SCPとして出力する。また、過電圧保護用比較器42は、非反転入力端子に帰還電圧FBが、反転入力端子に所定電圧V4が各々入力され、これらの電圧の比較結果を過電圧保護信号OVPとして出力する。
The short
制御回路51は、比較電圧CMP1及びCMP2と矩形波電圧CLKに基づいて、スイッチング素子M1及びM2のオン/オフ制御(PWM[pulse width modulation]制御)を行う。
The
より具体的に述べると、制御回路51は、比較電圧CMP1と矩形波電圧CLKに基づいて、スイッチング素子M1をオン/オフするための制御電圧G1を生成する。制御電圧G1は、ドライバ53および端子T4を介してスイッチング素子M1のゲートに入力される。このように、ドライバ53は、制御回路51とスイッチング素子M1を結ぶ、制御電圧G1の伝送ライン上に設けられている。
More specifically, the
制御電圧G1がハイレベルのとき、スイッチング素子M1はオフとなり、制御電圧G1がローレベルのとき、スイッチング素子M1はオンとなる。これにより、比較電圧CMP1のデューティに応じて、スイッチング素子M1のスイッチング動作が行われる。 When the control voltage G1 is at a high level, the switching element M1 is turned off, and when the control voltage G1 is at a low level, the switching element M1 is turned on. Thereby, the switching operation of the switching element M1 is performed according to the duty of the comparison voltage CMP1.
また、制御回路51は、比較電圧CMP2と矩形波電圧CLKに基づいて、スイッチング素子M2をオン/オフするための制御電圧G2を出力する。制御電圧G2は、ドライバ55及び端子T7を介して、スイッチング素子M2のゲートに入力される。このように、ドライバ55は、制御回路51とスイッチング素子M2を結ぶ、制御電圧G2の伝送ライン上に設けられている。
The
制御電圧G2がハイレベルのとき、スイッチング素子M2はオンとなり、制御電圧G2がローレベルのとき、スイッチング素子M2はオフとなる。これにより、比較電圧CMP2のデューティに応じて、スイッチング素子M2のスイッチング動作が行われる。 When the control voltage G2 is high level, the switching element M2 is turned on, and when the control voltage G2 is low level, the switching element M2 is turned off. Thereby, the switching operation of the switching element M2 is performed according to the duty of the comparison voltage CMP2.
過電流検出回路52は、端子T2および端子T3の電圧に基づいて抵抗R1を流れる電流の値を検出する。そして、過電流検出回路52は、当該検出値が所定の上限値を超えたとき(つまり抵抗R1に流れる電流が過電流状態であることを検出したとき)に、過電流検出信号を制御回路51に出力する。なお、制御回路51は、過電流検出信号に応じて過電流に起因する不具合を防止するための動作(過電流保護動作)を行う。
The
ドライバ53の第1電源端子は、端子T1に接続されており、入力電圧INが入力される。VL電圧生成回路54は、ドライバ53の第2電源端子と端子T5との間に接続されており、入力電圧INの電圧を一定電圧Vsだけ低下させた電圧VLを生成し、ドライバ53の第2電源端子に供給する。この電圧Vsは、ドライバ53の駆動電圧(第1電源端子の電圧と第2電源端子の電圧との差)として適正な大きさの電圧である。
The first power supply terminal of the
図2は、VL電圧生成回路54の構成を示している。VL電圧生成回路54では、入力電圧INの入力端と接地端との間において、ツェナーダイオード54a及び54bと定電流源54cとが直列に接続された形態で設けられている。なお、ツェナーダイオード54a及び54bのツェナー電圧の和は電圧Vsに設定されており、定電流源54cは、電圧VLの生成に必要な電流Iを流すように設定されている。
FIG. 2 shows the configuration of the VL
VL電圧生成回路54によれば、ツェナーダイオード54a及び54bと定電流源54cとの間にて電圧VL(=IN−Vs)が生成され、ドライバ53の第2電源端子に供給される。なお、VL電圧生成回路54の構成は上述した形態に限られることなく、他の形態となっていても構わない。
According to the VL
VL電圧生成回路54によれば、入力電圧INの電圧変動などに関わらずドライバ53に適正な駆動電圧を供給し、ドライバ53に過剰な電圧が加わることは防止される。このように、VL電圧生成回路54は、ドライバ53の第1電源端子の電圧と第2電源端子の電圧との差を略一定に保つ、電圧調整回路としての役割を果たす。
According to the VL
<スイッチングレギュレータの基本動作>
次に、スイッチングレギュレータ1の基本動作について説明する。スイッチングレギュレータ1の動作形態は、基本的に、出力電圧OUTが目標電圧より小さいときには昇圧動作が行われる昇圧モードとなり、逆に、目標電圧より大きい場合には降圧動作が行われる降圧モードとなる。
<Basic operation of switching regulator>
Next, the basic operation of the
昇圧モードにおいては、誤差電圧VAがスロープ電圧SLOPEより定常的に大きくなる。従って、昇圧モードにおいては、比較電圧CMP1が定常的にローレベルになり、スイッチング素子M1は定常的にオンになる。 In the boost mode, the error voltage VA is constantly larger than the slope voltage SLOPE. Accordingly, in the boost mode, the comparison voltage CMP1 is constantly at a low level, and the switching element M1 is constantly turned on.
ここで、反転誤差電圧VBがスロープ電圧SLOPEより大きいときには、比較電圧CMP2がローレベルとなり、反転誤差電圧VBがスロープ電圧SLOPEより小さいときには、比較電圧CMP2がハイレベルとなる。このように、比較電圧CMP2は、反転誤差電圧VBとスロープ電圧SLOPEとの大小関係に応じたレベル変動を生じ、スイッチング素子M2は、この比較電圧CMP2のレベル変動に応じてオン/オフが切り替わる。 Here, when the inversion error voltage VB is greater than the slope voltage SLOPE, the comparison voltage CMP2 is at a low level, and when the inversion error voltage VB is less than the slope voltage SLOPE, the comparison voltage CMP2 is at a high level. As described above, the comparison voltage CMP2 varies in level according to the magnitude relationship between the inversion error voltage VB and the slope voltage SLOPE, and the switching element M2 is switched on / off in accordance with the level variation of the comparison voltage CMP2.
スイッチング素子M2がオンになると、コイルL1に磁気エネルギーが蓄積され、スイッチング素子M2がオフになると、コイルL1に蓄積されていた磁気エネルギーが放出される。昇圧モードでは、スイッチング素子M2のオン/オフの切替が繰り返されることにより、コイルL1における磁気エネルギーの蓄積と放出が繰り返される。このような昇圧動作がなされる結果、入力電圧INを昇圧した出力電圧OUTが生成される。 When the switching element M2 is turned on, magnetic energy is accumulated in the coil L1, and when the switching element M2 is turned off, the magnetic energy accumulated in the coil L1 is released. In the step-up mode, the switching and switching of the switching element M2 are repeated, whereby the magnetic energy is repeatedly stored and released in the coil L1. As a result of such a boosting operation, an output voltage OUT obtained by boosting the input voltage IN is generated.
一方、降圧モードにおいては、反転誤差電圧VBがスロープ電圧SLOPEより定常的に大きくなる。従って、降圧モードにおいては、比較電圧CMP2が定常的にローレベルになり、スイッチング素子M2は定常的にオフになる。 On the other hand, in the step-down mode, the inversion error voltage VB is constantly larger than the slope voltage SLOPE. Accordingly, in the step-down mode, the comparison voltage CMP2 is constantly at a low level, and the switching element M2 is constantly turned off.
ここで、誤差電圧VAがスロープ電圧SLOPEより大きいときには、比較電圧CMP1がローレベルとなり、誤差電圧VAがスロープ電圧SLOPEより小さいときには、比較電圧CMP1がハイレベルとなる。このように、比較電圧CMP1は、誤差電圧VAとスロープ電圧SLOPEとの大小関係に応じたレベル変動を生じ、スイッチング素子M1は、この比較電圧CMP1のレベル変動に応じてオン/オフが切り替わる。 Here, when the error voltage VA is greater than the slope voltage SLOPE, the comparison voltage CMP1 is at a low level, and when the error voltage VA is less than the slope voltage SLOPE, the comparison voltage CMP1 is at a high level. Thus, the comparison voltage CMP1 changes in level according to the magnitude relationship between the error voltage VA and the slope voltage SLOPE, and the switching element M1 is switched on / off according to the level change of the comparison voltage CMP1.
スイッチング素子M1がオンになると、コイルL1に磁気エネルギーが蓄積され、スイッチング素子M1がオフになると、コイルL1に蓄積されていた磁気エネルギーが放出される。降圧モードでは、スイッチング素子M1のオン/オフの切替が繰り返されることにより、コイルL1における磁気エネルギーの蓄積と放出が繰り返される。このような降圧動作がなされる結果、入力電圧INを降圧した出力電圧OUTが生成される。 When the switching element M1 is turned on, magnetic energy is accumulated in the coil L1, and when the switching element M1 is turned off, the magnetic energy accumulated in the coil L1 is released. In the step-down mode, the switching and switching of the switching element M1 are repeated, whereby the magnetic energy is repeatedly stored and released in the coil L1. As a result of such a step-down operation, an output voltage OUT obtained by stepping down the input voltage IN is generated.
なお、スイッチングレギュレータ1は、入力電圧INと出力電圧OUTが近いときに、スイッチング素子M1及びM2が共にオン/オフを繰り返す昇降圧モードとなる。
The
<昇降圧動作の詳細>
図3は、スイッチングレギュレータ1の動作モード(降圧モード、昇降圧モード、及び昇圧モード)を示すテーブルである。本テーブルには、入力電圧IN及び出力電圧OUTの大小関係と、これに対応するスイッチングレギュレータ1の動作モード、並びに、スイッチング素子M1及びM2のオン/オフ状態(スイッチ電圧SW1及びSW2の波形)が描写されている。
<Details of step-up / step-down operation>
FIG. 3 is a table showing operation modes (step-down mode, step-up / step-down mode, and step-up mode) of the
スイッチングレギュレータ1において、制御回路51は、比較電圧CMP1及びCMP2に基づいてスイッチング素子M1及びM2を独立制御することにより、入力電圧INと出力電圧OUTの大小関係に応じた動作モードの切替制御と、制御電圧G1及びG2のデューティ制御を同時並列的に実施する。以下、具体的に説明する。
In the
入力電圧INが出力電圧OUTよりも大きい状態(IN>OUT)において、制御回路51は、スイッチング素子M1を比較電圧CMP1に応じたデューティでオン/オフし、スイッチング素子M2を定常的にオフするように、制御電圧G1及びG2を生成する。この状態は、スイッチングレギュレータ1の降圧モードに相当する。
In a state where the input voltage IN is higher than the output voltage OUT (IN> OUT), the
また、入力電圧INが出力電圧OUTと近い状態(IN≒OUT)において、制御回路51は、スイッチング素子M1を比較電圧CMP1に応じたデューティでオン/オフし、スイッチング素子M2を比較電圧CMP2に応じたデューティでオン/オフするように、制御電圧G1及びG2を生成する。この状態は、スイッチングレギュレータ1の昇降圧モードに相当する。
In a state where the input voltage IN is close to the output voltage OUT (IN≈OUT), the
また、入力電圧INが出力電圧OUTよりも小さい状態(IN<OUT)において、制御回路51は、スイッチング素子M1を定常的にオンし、スイッチング素子M2を比較電圧CMP2に応じたデューティでオン/オフするように、制御電圧G1及びG2を生成する。この状態は、スイッチングレギュレータ1の昇圧モードに相当する。
In the state where the input voltage IN is smaller than the output voltage OUT (IN <OUT), the
ここで、スイッチングレギュレータ1の発熱量(損失)を低減するために重要な点は、スイッチング素子M1及びM2がいずれもオン/オフされる昇降圧モードにおいて、スイッチング素子M1のオン期間中には、スイッチング素子M2を極力長くオフし、スイッチング素子M1のオフ期間中には、スイッチング素子M2を極力長くオンすることである。
Here, an important point for reducing the heat generation amount (loss) of the
上記動作を実現するために、制御回路51では、スイッチング素子M1をオンすると同時にスイッチング素子M2を必ずオフさせるためのタイミング制御が実施される。以下では、図4Aを参照しながら、上記のタイミング制御について詳細に説明する。
In order to realize the above operation, the
図4Aは、昇降圧動作の一例を示すタイミングチャートであり、上から順に、矩形波電圧CLK、スロープ電圧SLOPE、制御電圧G1及びG2(比較電圧CMP1及びCMP2と同等)、並びに、スイッチ電圧SW1及びSW2が描写されている。図4Aでは、スイッチングレギュレータ1が昇降圧モードとなる状況の一例として、反転誤差電圧VBがスロープ電圧SLOPEの最大値VMAXよりも小さくかつ誤差電圧VAよりも大きい状況が例示されている。
FIG. 4A is a timing chart showing an example of the step-up / step-down operation. From the top, the rectangular wave voltage CLK, the slope voltage SLOPE, the control voltages G1 and G2 (equivalent to the comparison voltages CMP1 and CMP2), and the switch voltage SW1 and SW2 is depicted. In FIG. 4A, as an example of a situation where the
時刻t1において、矩形波電圧CLKがローレベルからハイレベルに立ち上がると、制御回路51は、矩形波電圧CLKの立上りエッジをトリガとして、制御電圧G1及びG2をいずれもハイレベルからローレベルに立ち下げる。その結果、時刻t1では、スイッチング素子M1がオンされると同時にスイッチング素子M2がオフされる。また、時刻t1において、スロープ信号生成回路32は、矩形波電圧CLKの立上りエッジをトリガとしてスロープ電圧SLOPEを最小値VMIN(例えばGND)にリセット(放電)する。
When the rectangular wave voltage CLK rises from the low level to the high level at time t1, the
時刻t2において、矩形波電圧CLKがハイレベルからローレベルに立ち下がると、スロープ信号生成回路32は、矩形波電圧CLKの立下りエッジをトリガとして、スロープ電圧SLOPEの傾斜生成(充電)を開始する。その結果、時刻t2以降、スロープ電圧SLOPEは所定の傾斜を持って上昇する。
When the rectangular wave voltage CLK falls from the high level to the low level at time t2, the slope
時刻t3において、スロープ電圧SLOPEが誤差電圧VAを上回り、比較電圧CMP1がローレベルからハイレベルに立ち上がると、制御回路51は、制御電圧G1をローレベルからハイレベルに立ち上げる。その結果、時刻t3では、スイッチング素子M1がオンからオフに切り替えられる。なお、誤差電圧VAが小さいほどスイッチング素子M1のオフタイミングは早くなり、誤差電圧VAが大きいほどスイッチング素子M1のオフタイミングは遅くなる。すなわち、スイッチング素子M1のオンデューティは、誤差電圧VAの電圧値に応じて変化する。
At time t3, when the slope voltage SLOPE exceeds the error voltage VA and the comparison voltage CMP1 rises from low level to high level, the
時刻t4において、スロープ電圧SLOPEが反転誤差電圧VBを上回り、比較電圧CMP2がローレベルからハイレベルに立ち上がると、制御回路51は、制御電圧G2をローレベルからハイレベルに立ち上げる。その結果、時刻t4では、スイッチング素子M2がオフからオンに切り替えられる。なお、誤差電圧VBが小さいほどスイッチング素子M2のオンタイミングは早くなり、誤差電圧VBが大きいほどスイッチング素子M2のオンタイミングは遅くなる。すなわち、スイッチング素子M2のオンデューティは、誤差電圧VBの電圧値に応じて変化する。
At time t4, when the slope voltage SLOPE exceeds the inversion error voltage VB and the comparison voltage CMP2 rises from the low level to the high level, the
その後も、制御回路51は、時刻t1〜t4と同様の動作を繰り返すことにより、矩形波電圧CLKに基づいてスイッチング素子M1をオンすると同時にスイッチング素子M2をオフさせる一方、比較信号CMP1に基づいてスイッチング素子M1をオフし、かつ、比較信号CMP2に基づいてスイッチング素子M2のオンするように、制御信号G1及びG2を生成する。
Thereafter, the
すなわち、本構成例のスイッチングレギュレータ1において、制御回路51は、矩形波電圧CLKに基づいてスイッチング素子M1のオン遷移とスイッチング素子M2のオフ遷移を同時に行う一方、比較信号CMP1及びCMP2に基づいてスイッチング素子M1のオフ遷移とスイッチング素子M2のオン遷移を互いに独立して行うように、制御信号G1及びG2を生成する。
That is, in the
このような構成であれば、スイッチング素子M1及びM2がいずれもオン/オフされる昇降圧モードにおいて、スイッチング素子M1のオン期間中には、スイッチング素子M2を極力長くオフし、スイッチング素子M1のオフ期間中には、スイッチング素子M2を極力長くオンすることができるので、スイッチングレギュレータ1の発熱量(損失)を低減することが可能となる。
With such a configuration, in the step-up / step-down mode in which both switching elements M1 and M2 are turned on / off, switching element M2 is turned off as long as possible while switching element M1 is on, and switching element M1 is turned off. During the period, since the switching element M2 can be turned on as long as possible, the heat generation amount (loss) of the
なお、スロープ生成回路32の小型化を鑑みると、スロープ電圧SLOPEとしては、三角波電圧よりも鋸波電圧を生成することが望ましい。三角波電圧を生成する場合、スロープ生成回路32には、充電速度(例えば立上りの傾斜)を定める第1電流源回路だけでなく、放電速度(例えば立下りの傾斜)を定める第2電流源回路を設ける必要がある。一方、鋸波電圧を生成する場合には、上記の第2電流源回路が不要となるので、その分だけスロープ生成回路32の小型化を図ることが可能となる。
In view of the downsizing of the
また、パルス抜けの防止を鑑みても、スロープ電圧SLOPEとしては、三角波電圧よりも鋸波電圧を生成することが望ましい。例えば、三角波電圧と誤差電圧VAを比較する場合、三角波電圧の放電開始(t1)から次の充電開始(t2)までに、三角波電圧が誤差電圧VAを下回っていなければ、比較電圧CMP1のパルス抜けが生じてスイッチング素子M1のオン/オフ制御を正しく行うことができなくなる。一方、鋸波電圧であれば、鋸波電圧の放電開始(t1)とほぼ同時に放電動作が完了し、次の充電開始(t2)までには確実に鋸波電圧が誤差電圧VAを下回るので、比較電圧CMP1のパルス抜けが生じるおそれはなく、スイッチング素子M1のオン/オフ制御を正しく行うことができる。 In view of prevention of missing pulses, it is desirable to generate a sawtooth voltage rather than a triangular voltage as the slope voltage SLOPE. For example, when comparing the triangular wave voltage and the error voltage VA, if the triangular wave voltage does not fall below the error voltage VA from the start of discharge of the triangular wave voltage (t1) to the next start of charging (t2), the pulse of the comparison voltage CMP1 is missing. Occurs, and the on / off control of the switching element M1 cannot be performed correctly. On the other hand, if it is a sawtooth voltage, the discharge operation is completed almost simultaneously with the start of discharge of the sawtooth voltage (t1), and the sawtooth voltage is surely below the error voltage VA by the start of the next charge (t2). There is no possibility that the pulse of the comparison voltage CMP1 is lost, and the on / off control of the switching element M1 can be performed correctly.
なお、図4Aでは、矩形波電圧CLKの立下りエッジをトリガとしてスロープ電圧SLOPEの傾斜生成を開始する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、図4Bで示すように、矩形波電圧CLKの立上りエッジ(時刻t1)から所定の遅延時間τが経過した時点(時刻t2’)でスロープ電圧SLOPEの傾斜生成を開始する構成としても構わない。 In FIG. 4A, the description has been given by taking as an example a configuration in which slope generation of the slope voltage SLOPE is started using the falling edge of the rectangular wave voltage CLK as a trigger. However, the configuration of the present invention is not limited to this. For example, as shown in FIG. 4B, the slope voltage SLOPE may be generated at a time when a predetermined delay time τ has elapsed (time t2 ′) from the rising edge (time t1) of the rectangular wave voltage CLK. I do not care.
図5は、誤差電圧VA及び反転誤差電圧VBと動作モードとの相関関係を示すテーブルである。先では、入力電圧INと出力電圧OUTとの大小関係に応じて、スイッチングレギュレータ1の動作モードが切り替わる旨の説明を行ったが、比較器36及び37の動作に着目して見ると、スイッチングレギュレータ1の動作モードは、誤差電圧VA及び反転誤差電圧VBとスロープ電圧SLOPEとの大小関係に応じて切り替わることが分かる。
FIG. 5 is a table showing the correlation between the error voltage VA and the inverted error voltage VB and the operation mode. In the foregoing, it has been described that the operation mode of the
具体的に述べると、反転誤差電圧VBがスロープ電圧SLOPEの最大値VMAXよりも大きいとき(VB>VMAX)には、比較電圧CMP2が定常的にローレベルとなるので、スイッチング素子M2が定常的にオフとなる。一方、スイッチング素子M1は、誤差電圧VAとスロープ電圧SLOPEとの大小関係に応じて、オン/オフが周期的に切り替わる状態となる。この状態は、スイッチングレギュレータ1の降圧モードに相当する。スイッチング周期をTとし、スイッチング素子M1のオン時間をTon1とすると、出力電圧OUTは、次の(A)式で算出することができる。
OUT=(Ton1/T)×IN … (A)
More specifically, when the inversion error voltage VB is larger than the maximum value VMAX of the slope voltage SLOPE (VB> VMAX), the comparison voltage CMP2 is constantly at a low level, so that the switching element M2 is constantly activated. Turn off. On the other hand, the switching element M1 is in a state where ON / OFF is periodically switched according to the magnitude relationship between the error voltage VA and the slope voltage SLOPE. This state corresponds to the step-down mode of the
OUT = (Ton1 / T) × IN (A)
また、誤差電圧VAと反転誤差電圧VBの双方がスロープ電圧SLOPEの最大値VMAXよりも小さいとき(VMAX≧(VA,VB))には、誤差電圧VA及びVBとスロープ電圧SLOPEとの大小関係に応じてスイッチング素子M1及びM2が共にオン/オフを繰り返す状態となる。この状態は、スイッチングレギュレータ1の昇降圧モードに相当する。スイッチング素子M1のオン時間をTon1とし、スイッチング素子M2のオフ時間をToff2とすると、出力電圧OUTは、次の(B)式で算出することができる。
OUT=(Ton1/Toff2)×IN … (B)
When both the error voltage VA and the inverted error voltage VB are smaller than the maximum value VMAX of the slope voltage SLOPE (VMAX ≧ (VA, VB)), the magnitude relationship between the error voltages VA and VB and the slope voltage SLOPE is satisfied. Accordingly, both switching elements M1 and M2 are repeatedly turned on / off. This state corresponds to the step-up / step-down mode of the
OUT = (Ton1 / Toff2) × IN (B)
また、誤差電圧VAがスロープ電圧SLOPEの最大値VMAXよりも大きいとき(VA>VMAX)には、比較電圧CMP1が定常的にローレベルとなるので、スイッチング素子M1が定常的にオンとなる。一方、スイッチング素子M2は、反転誤差電圧VBとスロープ電圧SLOPEとの大小関係に応じて、オン/オフが周期的に切り替わる状態となる。この状態は、スイッチングレギュレータ1の昇圧モードに相当する。スイッチング周期をTとし、スイッチング素子M2のオフ時間をToff2とすると、出力電圧OUTは次の(C)式で算出することができる。
OUT=(T/Toff2)×IN … (C)
When the error voltage VA is larger than the maximum value VMAX of the slope voltage SLOPE (VA> VMAX), the comparison voltage CMP1 is constantly at a low level, so that the switching element M1 is constantly turned on. On the other hand, the switching element M2 is in a state where ON / OFF is periodically switched according to the magnitude relationship between the inversion error voltage VB and the slope voltage SLOPE. This state corresponds to the boost mode of the
OUT = (T / Toff2) × IN (C)
図6は、平均コイル電流の低減効果を示すテーブルであり、出力電圧OUT=6V、平均出力電流Io=2Aという条件の下、各動作モード(降圧モード(IN=12V)、昇降圧モード(IN=6V)、及び、昇圧モード(IN=3V))における平均コイル電流ILを算出した結果が示されている。なお、本テーブル中のX行目には、従来構成(図7A及び図7Bを参照)で得られる平均コイル電流ILの算出結果が示されており、本テーブル中のY行目には、本構成例(図1を参照)で得られる平均コイル電流ILの算出結果が示されている。 FIG. 6 is a table showing the effect of reducing the average coil current. Under the conditions of the output voltage OUT = 6V and the average output current Io = 2A, each operation mode (step-down mode (IN = 12V), step-up / down mode (IN = 6V) and the average coil current IL in the boost mode (IN = 3V)) are shown. In addition, the calculation result of the average coil current IL obtained by the conventional configuration (see FIGS. 7A and 7B) is shown in the X line in the table, and the Y line in the table shows the calculation result. The calculation result of the average coil current IL obtained in the configuration example (see FIG. 1) is shown.
本テーブルのX行目とY行目を比較すれば明らかなように、本構成例のスイッチングレギュレータ1であれば、スイッチング周期T毎の平均コイル電流ILを抑えることができるので、スイッチングレギュレータ1の発熱量(損失)を低減することが可能となる。
As is clear from comparison between the X-th row and the Y-th row of this table, the switching
<その他の変形例>
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
<Other variations>
The configuration of the present invention can be variously modified in addition to the above-described embodiment without departing from the gist of the invention. That is, the above-described embodiment is an example in all respects and should not be considered as limiting, and the technical scope of the present invention is not the description of the above-described embodiment, but the claims. It should be understood that all modifications that come within the meaning and range of equivalents of the claims are included.
本発明に係るスイッチングレギュレータは、例えば、車載用の電源装置として好適であり、更に、各種電気機器の電源装置などにも広く適用可能である。車載用の電源装置として適用される場合、本発明に係るスイッチングレギュレータは、外部電源として車載のバッテリが接続され、負荷として車載の電気機器が接続された形態で用いられる。 The switching regulator according to the present invention is suitable, for example, as an in-vehicle power supply device, and can be widely applied to power supply devices for various electric devices. When applied as an in-vehicle power supply device, the switching regulator according to the present invention is used in a form in which an in-vehicle battery is connected as an external power source and an in-vehicle electric device is connected as a load.
1 スイッチングレギュレータ
10 半導体装置
21 内部電源電圧生成回路
22 バンドギャップ電圧生成回路
23 低電圧誤動作防止回路
24 サーマルシャットダウン回路
31 発振回路
32 スロープ生成回路
33 ソフトスタート回路
34 誤差増幅器
35 オペアンプ
36、37 比較器
38a、38b 抵抗
41 ショート回路保護用比較器
42 過電圧保護用比較器
51 制御回路
52 過電流検出回路
53 ドライバ
54 VL電圧生成回路
55 ドライバ
C1〜C5 コンデンサ
D1、D2 ダイオード
L1 コイル(インダクタ)
M1 スイッチング素子(Pチャネル型MOS電界効果トランジスタ)
M2 スイッチング素子(Nチャネル型MOS電界効果トランジスタ)
R1、R2 抵抗
T1〜T14 端子
DESCRIPTION OF
M1 switching element (P-channel MOS field effect transistor)
M2 switching element (N-channel MOS field effect transistor)
R1, R2 resistors T1-T14 terminals
Claims (9)
前記入力電圧の印加端と前記コイルの第1端との間に接続されており、第1制御信号に応じてオン/オフされる第1スイッチング素子と;
前記コイルの第2端と接地端との間に接続されており、第2制御信号に応じてオン/オフされる第2スイッチング素子と;
前記出力電圧に応じた帰還電圧と所定の基準電圧との差に応じた誤差信号を生成する誤差信号生成回路と;
前記誤差信号を所定の反転基準電圧を基準として反転させた反転誤差信号を生成する信号反転回路と;
所定周波数の矩形波信号を生成する発振回路と;
前記矩形波信号からスロープ信号を生成するスロープ信号生成回路と;
前記誤差信号と前記スロープ信号を比較して第1比較信号を生成する第1比較回路と;
前記反転誤差信号と前記スロープ信号を比較して第2比較信号を生成する第2比較回路と;
前記第1比較信号、前記第2比較信号、及び、前記矩形波信号に基づいて前記入力電圧を昇圧または降圧するように前記第1制御信号及び第2制御信号を生成する制御回路と;
を有し、
前記制御回路は、前記矩形波信号に基づいて前記第1スイッチング素子のオン遷移と前記第2スイッチング素子のオフ遷移を同時に行う一方、前記第1比較信号及び前記第2比較信号に基づいて前記第1スイッチング素子のオフ遷移と前記第2スイッチング素子のオン遷移を互いに独立して行うように、前記第1制御信号及び前記第2制御信号を生成することを特徴とするスイッチングレギュレータ。 A coil connected between an input voltage application terminal and an output voltage application terminal;
A first switching element connected between the application end of the input voltage and the first end of the coil and turned on / off in response to a first control signal ;
A second switching element connected between the second end of the coil and the ground end and turned on / off in response to a second control signal ;
An error signal generation circuit that generates an error signal according to a difference between a feedback voltage corresponding to the output voltage and a predetermined reference voltage;
A signal inverting circuit for generating an inverted error signal obtained by inverting the error signal with reference to a predetermined inverted reference voltage;
An oscillation circuit that generates a rectangular wave signal of a predetermined frequency;
A slope signal generating circuit for generating a slope signal from the rectangular wave signal;
A first comparison circuit that compares the error signal and the slope signal to generate a first comparison signal;
A second comparison circuit that compares the inverted error signal with the slope signal to generate a second comparison signal;
A control circuit that generates the first control signal and the second control signal so as to step up or step down the input voltage based on the first comparison signal, the second comparison signal, and the rectangular wave signal;
I have a,
The control circuit simultaneously performs an on transition of the first switching element and an off transition of the second switching element based on the rectangular wave signal, and on the basis of the first comparison signal and the second comparison signal. A switching regulator , wherein the first control signal and the second control signal are generated so that an off transition of one switching element and an on transition of the second switching element are performed independently of each other .
前記誤差信号と前記反転誤差信号がいずれも前記スロープ信号の最大値よりも小さいときには、前記第1スイッチング素子を前記第1比較信号に応じたデューティでオン/オフし、前記第2スイッチング素子を前記第2比較信号に応じたデューティでオン/オフする昇降圧モードとなり、
前記誤差信号が前記スロープ信号の最大値よりも大きいときには、前記第1スイッチング素子を定常的にオンし、前記第2スイッチング素子を前記第2比較信号に応じたデューティでオン/オフする昇圧モードとなる、
ことを特徴とする請求項1に記載のスイッチングレギュレータ。 When the inverted error signal is larger than the maximum value of the slope signal, the first switching element is turned on / off with a duty corresponding to the first comparison signal, and the second switching element is steadily turned off. And
When the error signal and the inverted error signal are both smaller than the maximum value of the slope signal, the first switching element is turned on / off with a duty corresponding to the first comparison signal, and the second switching element is turned on. The step-up / step-down mode turns on / off at a duty according to the second comparison signal
A step-up mode in which when the error signal is larger than the maximum value of the slope signal, the first switching element is steadily turned on, and the second switching element is turned on / off at a duty according to the second comparison signal; Become,
The switching regulator according to claim 1 .
前記コイルの第2端と前記出力電圧の印加端との間に接続された第2整流素子と、
を有することを特徴とする請求項1〜請求項6のいずれか一項に記載のスイッチングレギュレータ。 A first rectifier connected between a first end of the coil and a ground end;
A second rectifying element connected between the second end of the coil and the application end of the output voltage;
The switching regulator according to any one of claims 1 to 6 , characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011278416A JP5956748B2 (en) | 2011-12-20 | 2011-12-20 | Switching regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011278416A JP5956748B2 (en) | 2011-12-20 | 2011-12-20 | Switching regulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013132100A JP2013132100A (en) | 2013-07-04 |
JP5956748B2 true JP5956748B2 (en) | 2016-07-27 |
Family
ID=48909274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011278416A Active JP5956748B2 (en) | 2011-12-20 | 2011-12-20 | Switching regulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5956748B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5789086B2 (en) * | 2010-04-15 | 2015-10-07 | スパンション エルエルシー | Control circuit and control method of switching power supply |
-
2011
- 2011-12-20 JP JP2011278416A patent/JP5956748B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013132100A (en) | 2013-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7876073B2 (en) | Switching regulator with slope compensation and control method therefor | |
US9054596B2 (en) | Device for synchronous DC-DC conversion and synchronous DC-DC converter | |
US9490706B2 (en) | Power supply controller with input voltage compensation for efficiency and maximum power output | |
US9093899B2 (en) | Timer based PFM exit control method for a boost regulator | |
US8810227B2 (en) | System and method for controlling a switched-mode power supply | |
JP5424442B2 (en) | Device for adjusting diode conduction duty cycle | |
JP6161339B2 (en) | Boost switching regulator and semiconductor device | |
US11563378B2 (en) | Seamless DCM-PFM transition for single pulse operation in DC-DC converters | |
JP6002465B2 (en) | Switching regulator | |
TW201946351A (en) | Semiconductor device for power control, switching power device and design method thereof | |
US20120306466A1 (en) | Step-up dc-dc converter | |
JP2012100376A (en) | Switching power supply device | |
TWI796869B (en) | Adaptive constant on-time control circuit and switching converter and method thereof | |
US20100001706A1 (en) | Converter having pwm ramp adjustable in discontinuous mode operation | |
US20210336527A1 (en) | Sub-harmonic oscillation control in peak current limit mode switching system | |
JP2010183335A (en) | Pulse-width modulation circuit, pulse-width modulation method, and regulator | |
JP5721403B2 (en) | Buck-boost circuit and buck-boost circuit control method | |
JP2018133916A (en) | Bootstrap circuit | |
JP5032447B2 (en) | Switching power supply | |
JP5956748B2 (en) | Switching regulator | |
JP2003274648A (en) | Switching power unit | |
JP2014112996A (en) | Light load detection circuit, switching regulator, and method of controlling the same | |
CN115694180A (en) | Switching converter | |
JP6810150B2 (en) | Switching power supply and semiconductor device | |
JP5926927B2 (en) | Switching regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151214 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20151214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5956748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |