JP5949193B2 - Manufacturing method of electronic device - Google Patents

Manufacturing method of electronic device Download PDF

Info

Publication number
JP5949193B2
JP5949193B2 JP2012132758A JP2012132758A JP5949193B2 JP 5949193 B2 JP5949193 B2 JP 5949193B2 JP 2012132758 A JP2012132758 A JP 2012132758A JP 2012132758 A JP2012132758 A JP 2012132758A JP 5949193 B2 JP5949193 B2 JP 5949193B2
Authority
JP
Japan
Prior art keywords
electronic device
manufacturing
regulating member
columnar conductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012132758A
Other languages
Japanese (ja)
Other versions
JP2013258238A (en
Inventor
中村　誠
誠 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012132758A priority Critical patent/JP5949193B2/en
Publication of JP2013258238A publication Critical patent/JP2013258238A/en
Application granted granted Critical
Publication of JP5949193B2 publication Critical patent/JP5949193B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/82138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body

Description

本発明は、電子装置の製造方法に関する。 The present invention relates to a process for the production of electronic equipment.

近時、ウェハレベルパッケージ（Wafer Level Package、ＷＬＰ）が提案されている。   Recently, a wafer level package (Wafer Level Package, WLP) has been proposed.

ウェハレベルパッケージは、低コスト化、小型化に寄与し得るため、大きな注目を集めている。   The wafer level package has attracted much attention because it can contribute to cost reduction and miniaturization.

ウェハレベルパッケージは、半導体チップ等の電子部品を樹脂層（封止樹脂層）により埋め込むことにより形成される。   The wafer level package is formed by embedding an electronic component such as a semiconductor chip with a resin layer (sealing resin layer).

特開平１０−１２６７１号公報Japanese Patent Laid-Open No. 10-12671 特開２００５−６４４４７号公報JP 2005-64447 A 特開２００４−２８１６１５号公報JP 2004-281615 A

しかしながら、提案されているウェハレベルパッケージでは、比較的大きな位置ずれが生じる場合があり、微細化、高密度化、高集積化等が必ずしも容易ではなかった。   However, in the proposed wafer level package, a relatively large displacement may occur, and miniaturization, high density, high integration, and the like have not always been easy.

本発明の目的は、微細化、高密度化、高集積化等を実現し得る電子装置の製造方法を提供することにある。 An object of the present invention is to provide a miniaturized, high density, electronic equipment manufacturing method of capable of realizing high integration and the like.

実施形態の一観点によれば、支持基板上に、柱状の導電体を形成するとともに、電子部品の配置位置を規制する位置規制部材を形成する工程と、前記位置規制部材により規制された前記配置位置に前記電子部品を配置する工程と、前記電子部品、前記位置規制部材及び前記柱状の導電体を樹脂層により埋め込む工程と、前記支持基板を除去する工程とを有し、 前記柱状の導電体及び前記位置規制部材を形成する工程の前に、前記支持基板上に有機膜を形成する工程と；前記柱状の導電体を形成するための第１の開口部と前記位置規制部材を形成するための第２の開口部とを前記有機膜に形成する工程とを有し、前記柱状の導電体及び前記位置規制部材を形成する工程では、前記第１の開口部内に前記柱状の導電体を形成するとともに前記第２の開口部内に前記位置規制部材を形成し、前記柱状の導電体及び前記位置規制部材を形成する工程の後、前記電子部品を配置する工程の前に、前記有機膜を除去する工程を更に有することを特徴とする電子装置の製造方法が提供される。 According to one aspect of the embodiment, a step of forming a columnar conductor on a support substrate and forming a position restricting member that restricts an arrangement position of an electronic component, and the arrangement restricted by the position restricting member placing said electronic component in position, the electronic component, a step of embedding the position regulating member and the columnar conductor with a resin layer, possess and removing the supporting substrate, the columnar conductor And forming the organic film on the support substrate before the step of forming the position restricting member; forming the first opening for forming the columnar conductor and the position restricting member. And forming the columnar conductor in the first opening. In the step of forming the columnar conductor and the position regulating member, the columnar conductor is formed in the first opening. And the second Forming the position regulating member in the opening, after the step of forming the columnar conductor and the position regulating member and before the step of placing the electronic component, further comprising the step of removing the organic membrane An electronic device manufacturing method is provided.

開示の電子装置の製造方法によれば、電子部品の配置位置を規制する位置規制部材が設けられている。しかも、位置規制部材と柱状の導電体とは一緒に形成される。このため、電子部品と柱状の導電体との位置ずれを解消することができ、位置ずれマージンを十分に小さくすることができる。従って、電子装置の微細化、高密度化、高集積化等を実現することができる。 According to the manufacturing method of the electronic equipment of the disclosure is provided a position regulating member for regulating the position of the electronic component. Moreover, the position regulating member and the columnar conductor are formed together. For this reason, the positional deviation between the electronic component and the columnar conductor can be eliminated, and the positional deviation margin can be sufficiently reduced. Therefore, miniaturization, high density, high integration, and the like of the electronic device can be realized.

図１は、第１実施形態による電子装置を示す断面図である。FIG. 1 is a cross-sectional view illustrating the electronic device according to the first embodiment. 図２は、第１実施形態による電子装置を示す平面図である。FIG. 2 is a plan view showing the electronic device according to the first embodiment. 図３は、第１実施形態による電子装置を実装した状態を示す断面図である。FIG. 3 is a cross-sectional view showing a state in which the electronic device according to the first embodiment is mounted. 図４は、第１実施形態による電子装置の製造方法を示す工程断面図（その１）である。FIG. 4 is a process cross-sectional view (part 1) illustrating the method for manufacturing the electronic device according to the first embodiment. 図５は、第１実施形態による電子装置の製造方法を示す工程断面図（その２）である。FIG. 5 is a process cross-sectional view (part 2) illustrating the method for manufacturing the electronic device according to the first embodiment. 図６は、第１実施形態による電子装置の製造方法を示す工程断面図（その３）である。FIG. 6 is a process cross-sectional view (part 3) illustrating the method for manufacturing the electronic device according to the first embodiment. 図７は、第１実施形態による電子装置の製造方法を示す工程断面図（その４）である。FIG. 7 is a process cross-sectional view (part 4) illustrating the method for manufacturing the electronic device according to the first embodiment. 図８は、第１実施形態による電子装置の製造方法を示す工程断面図（その５）である。FIG. 8 is a process cross-sectional view (part 5) illustrating the method for manufacturing the electronic device according to the first embodiment. 図９は、第１実施形態による電子装置の製造方法を示す工程断面図（その６）である。FIG. 9 is a process cross-sectional view (No. 6) illustrating the method for manufacturing the electronic device according to the first embodiment. 図１０は、第１実施形態による電子装置の製造方法を示す工程断面図（その７）である。FIG. 10 is a process cross-sectional view (part 7) illustrating the method for manufacturing the electronic device according to the first embodiment. 図１１は、第１実施形態による電子装置の製造方法を示す工程断面図（その８）である。FIG. 11 is a process cross-sectional view (No. 8) illustrating the method for manufacturing the electronic device according to the first embodiment. 図１２は、第１実施形態による電子装置の製造方法を示す工程断面図（その９）である。FIG. 12 is a process cross-sectional view (No. 9) illustrating the method for manufacturing the electronic device according to the first embodiment. 図１３は、第１実施形態による電子装置の製造方法を示す工程断面図（その１０）である。FIG. 13 is a process cross-sectional view (No. 10) illustrating the method for manufacturing the electronic device according to the first embodiment. 図１４は、第１実施形態による電子装置の製造方法を示す工程断面図（その１１）である。FIG. 14 is a process cross-sectional view (No. 11) illustrating the method for manufacturing the electronic device according to the first embodiment. 図１５は、第１実施形態の変形例（その１）による電子装置を示す断面図である。FIG. 15 is a cross-sectional view illustrating an electronic device according to a first modification of the first embodiment. 図１６は、第１実施形態の変形例（その１）による電子装置の製造方法を示す工程断面図である。FIG. 16 is a process cross-sectional view illustrating the method for manufacturing the electronic device according to the modification (No. 1) of the first embodiment. 図１７は、第１実施形態の変形例（その２）による電子装置を示す平面図である。FIG. 17 is a plan view showing an electronic device according to a modification (No. 2) of the first embodiment. 図１８は、第１実施形態の変形例（その３）による電子装置を示す平面図である。FIG. 18 is a plan view showing an electronic device according to a modification (No. 3) of the first embodiment. 図１９は、第１実施形態の変形例（その４）による電子装置を示す平面図である。FIG. 19 is a plan view showing an electronic device according to a modification (No. 4) of the first embodiment. 図２０は、第１実施形態の変形例（その５）による電子装置を示す断面図である。FIG. 20 is a cross-sectional view illustrating an electronic apparatus according to a modification (No. 5) of the first embodiment. 図２１は、第１実施形態の変形例（その５）による電子装置の製造方法を示す工程断面図（その１）である。FIG. 21 is a process cross-sectional view (No. 1) illustrating the method for manufacturing the electronic device according to the modification (No. 5) of the first embodiment. 図２２は、第１実施形態の変形例（その５）による電子装置の製造方法を示す工程断面図（その２）である。FIG. 22 is a process cross-sectional view (No. 2) illustrating the method for manufacturing the electronic device according to the modification (No. 5) of the first embodiment. 図２３は、第１実施形態の変形例（その５）による電子装置の製造方法を示す工程断面図（その３）である。FIG. 23 is a process cross-sectional view (No. 3) illustrating the method for manufacturing the electronic device according to the modification (No. 5) of the first embodiment. 図２４は、第１実施形態の変形例（その５）による電子装置の製造方法を示す工程断面図（その４）である。FIG. 24 is a process cross-sectional view (No. 4) illustrating the method for manufacturing the electronic device according to the modification (No. 5) of the first embodiment. 図２５は、第２実施形態による電子装置の製造方法を示す工程断面図（その１）である。FIG. 25 is a process cross-sectional view (part 1) illustrating the method for manufacturing the electronic device according to the second embodiment. 図２６は、第２実施形態による電子装置の製造方法を示す工程断面図（その２）である。FIG. 26 is a process cross-sectional view (part 2) illustrating the method for manufacturing the electronic device according to the second embodiment. 図２７は、第２実施形態による電子装置の製造方法を示す工程断面図（その３）である。FIG. 27 is a process cross-sectional view (part 3) illustrating the method for manufacturing the electronic device according to the second embodiment. 図２８は、第２実施形態による電子装置の製造方法を示す工程断面図（その４）である。FIG. 28 is a process cross-sectional view (part 4) illustrating the method for manufacturing the electronic device according to the second embodiment. 図２９は、第２実施形態による電子装置の製造方法を示す工程断面図（その５）である。FIG. 29 is a process cross-sectional view (part 5) illustrating the method for manufacturing the electronic device according to the second embodiment. 図３０は、第２実施形態の変形例による電子装置の製造方法を示す工程断面図（その１）である。FIG. 30 is a process cross-sectional view (part 1) illustrating the method for manufacturing the electronic device according to the modification of the second embodiment. 図３１は、第２実施形態の変形例による電子装置の製造方法を示す工程断面図（その２）である。FIG. 31 is a process cross-sectional view (part 2) illustrating the method for manufacturing the electronic device according to the modification of the second embodiment. 図３２は、第２実施形態の変形例による電子装置の製造方法を示す工程断面図（その３）である。FIG. 32 is a process cross-sectional view (part 3) illustrating the method for manufacturing the electronic device according to the modification of the second embodiment. 図３３は、第２実施形態の変形例による電子装置の製造方法を示す工程断面図（その４）である。FIG. 33 is a process cross-sectional view (part 4) illustrating the method for manufacturing the electronic device according to the modification of the second embodiment. 図３４は、第３実施形態による電子装置の製造方法を示す工程断面図（その１）である。FIG. 34 is a process cross-sectional view (part 1) illustrating the method for manufacturing the electronic device according to the third embodiment. 図３５は、第３実施形態による電子装置の製造方法を示す工程断面図（その２）である。FIG. 35 is a process cross-sectional view (part 2) illustrating the method for manufacturing the electronic device according to the third embodiment. 図３６は、第３実施形態による電子装置の製造方法を示す工程断面図（その３）である。FIG. 36 is a process cross-sectional view (part 3) illustrating the method for manufacturing the electronic device according to the third embodiment. 図３７は、参考例による電子装置の製造方法を示す工程断面図（その１）である。FIG. 37 is a process cross-sectional view (part 1) illustrating the method for manufacturing the electronic device according to the reference example. 図３８は、参考例による電子装置の製造方法を示す工程断面図（その２）である。FIG. 38 is a process cross-sectional view (part 2) illustrating the method for manufacturing the electronic device according to the reference example. 図３９は、参考例による電子装置の製造方法を示す工程断面図（その３）である。FIG. 39 is a process cross-sectional view (part 3) illustrating the method for manufacturing the electronic device according to the reference example. 図４０は、参考例による電子装置の製造方法を示す工程断面図（その４）である。FIG. 40 is a process cross-sectional view (Part 4) illustrating the method for manufacturing the electronic device according to the reference example. 図４１は、参考例による電子装置の製造方法を示す工程断面図（その５）である。FIG. 41 is a process cross-sectional view (part 5) illustrating the method for manufacturing the electronic device according to the reference example. 図４２は、参考例による電子装置の製造方法を示す工程断面図（その６）である。FIG. 42 is a process cross-sectional view (No. 6) illustrating the method for manufacturing the electronic device according to the reference example.

参考例による電子装置の製造方法について図３７乃至図４２を用いて説明する。図３７乃至図４２は、参考例による電子装置の製造方法を示す工程断面図である。   A method for manufacturing an electronic device according to a reference example will be described with reference to FIGS. 37 to 42 are process cross-sectional views illustrating a method for manufacturing an electronic device according to a reference example.

まず、図３７（ａ）に示すように、支持基板１５６上に熱剥離シート１５８を貼り付ける。熱剥離シート１５８は、加熱することにより粘着力が低下するシートである。次に、図３７（ｂ）に示すように、熱剥離シート１５８上に例えば厚さ２００μｍ程度の銅箔１１８を貼り付ける。次に、図３８（ａ）に示すように、銅箔１１８上にフォトレジスト膜１６４を形成する。次に、図３８（ｂ）に示すように、フォトリソグラフィ技術を用いて、フォトレジスト膜１６４をパターニングする。次に、図３９（ａ）に示すように、フォトレジスト膜１６４をマスクとし、銅箔１１８をウェットエッチングする。これにより、銅（Ｃｕ）により形成された柱状の導電体（銅ポスト）１１８ａが形成される。この後、図３９（ｂ）に示すように、フォトレジスト膜１６４を剥離する。   First, as shown in FIG. 37A, a heat release sheet 158 is attached on the support substrate 156. The heat release sheet 158 is a sheet whose adhesive strength decreases when heated. Next, as shown in FIG. 37B, a copper foil 118 having a thickness of, for example, about 200 μm is pasted on the heat release sheet 158. Next, as shown in FIG. 38A, a photoresist film 164 is formed on the copper foil 118. Next, as shown in FIG. 38B, the photoresist film 164 is patterned by using a photolithography technique. Next, as shown in FIG. 39A, the copper foil 118 is wet-etched using the photoresist film 164 as a mask. Thereby, the columnar conductor (copper post) 118a formed of copper (Cu) is formed. Thereafter, as shown in FIG. 39B, the photoresist film 164 is peeled off.

次に、チップマウンタを用い、熱剥離シート１５８上に電子部品１１２ａ、１１２ｂを配置する（図４０（ａ）参照）。次に、図４０（ｂ）に示すように、電子部品１１２ａ、１１２ｂ及び柱状の導電体１１８ａを埋め込むように樹脂層１１０を形成する。次に、例えば１７０℃で加熱することにより、熱剥離シート１５８の粘着力を低下させる。そして、支持基板１５６を熱剥離シート１５８とともに除去する。次に、樹脂層１１０の一方の面側（図４１（ａ）の紙面下側）に絶縁膜１２０を形成し、電子部品１１２ａ、１１２ｂの電極１１４や貫通電極１１８ａに達する開口部１２２を形成する。次に、開口部１２２内にビア１２４を形成するとともに、ビア１２４と一体に形成された配線１２６を形成する。次に、配線１２６を覆うように絶縁膜１２８を形成し、配線１２６に達する開口部１３０を絶縁膜１２８に形成する。次に、開口部１３０内にビア１３２を埋め込むとともに、ビア１３２と一体に形成された電極パッド１３４を形成する。次に、絶縁膜１３６を形成し、電極パッド１３４を露出する開口部１３８を絶縁膜１３６に形成する。こうして、多層配線構造（再配線層）１１１が形成される。   Next, the electronic components 112a and 112b are disposed on the heat release sheet 158 using a chip mounter (see FIG. 40A). Next, as shown in FIG. 40B, the resin layer 110 is formed so as to embed the electronic components 112a and 112b and the columnar conductor 118a. Next, for example, by heating at 170 ° C., the adhesive strength of the thermal release sheet 158 is reduced. Then, the support substrate 156 is removed together with the heat release sheet 158. Next, the insulating film 120 is formed on one surface side of the resin layer 110 (the lower side in the drawing of FIG. 41A), and the opening 122 reaching the electrodes 114 and the through electrodes 118a of the electronic components 112a and 112b is formed. . Next, a via 124 is formed in the opening 122 and a wiring 126 formed integrally with the via 124 is formed. Next, an insulating film 128 is formed so as to cover the wiring 126, and an opening 130 reaching the wiring 126 is formed in the insulating film 128. Next, the via 132 is embedded in the opening 130 and the electrode pad 134 formed integrally with the via 132 is formed. Next, an insulating film 136 is formed, and an opening 138 exposing the electrode pad 134 is formed in the insulating film 136. Thus, a multilayer wiring structure (redistribution layer) 111 is formed.

次に、図４１（ｂ）に示すように、貫通電極１１８ａが露出するまで樹脂層１１０を研削する。次に、図４２に示すように、樹脂層１１０上に絶縁膜１４２を形成し、貫通電極１１８ａに達する開口部１４４を絶縁膜１４２に形成する。次に、電極パッド１３４に接続された半田バンプ１４０と、貫通電極１１８ａに接続された半田バンプ１４６とを形成する。   Next, as shown in FIG. 41B, the resin layer 110 is ground until the through electrode 118a is exposed. Next, as shown in FIG. 42, an insulating film 142 is formed on the resin layer 110, and an opening 144 reaching the through electrode 118a is formed in the insulating film 142. Next, the solder bump 140 connected to the electrode pad 134 and the solder bump 146 connected to the through electrode 118a are formed.

このような参考例による電子装置の製造方法では、ウェットエッチングでパターニングすることにより貫通電極１１８ａを形成するため、微細且つ高精度に貫通電極１１８ａを形成することは困難であった。また、貫通電極１１８ａと電子部品１１２ａ、１１２ｂとの間の位置関係を高精度に設定するも困難であった。このため、十分なマージンを考慮して再配線層１１１を形成せざるを得ず、微細化、高密度化、高集積化等の要請に十分に応え得なかった。   In the method of manufacturing an electronic device according to such a reference example, since the through electrode 118a is formed by patterning by wet etching, it is difficult to form the through electrode 118a finely and with high accuracy. Moreover, it is difficult to set the positional relationship between the through electrode 118a and the electronic components 112a and 112b with high accuracy. For this reason, the rewiring layer 111 must be formed in consideration of a sufficient margin, and the request for miniaturization, high density, high integration, and the like cannot be sufficiently met.

［第１実施形態］
第１実施形態による電子装置及びその製造方法を図１乃至図１４を用いて説明する。 [First Embodiment]
The electronic device and the manufacturing method thereof according to the first embodiment will be described with reference to FIGS.

（電子装置）
まず、本実施形態による電子装置について図１乃至図３を用いて説明する。図１は、本実施形態による電子装置を示す断面図である。図２は、本実施形態による電子装置を示す平面図である。図３は、本実施形態による電子装置を実装した状態を示す断面図である。 (Electronic device)
First, the electronic device according to the present embodiment will be explained with reference to FIGS. FIG. 1 is a cross-sectional view illustrating the electronic device according to the present embodiment. FIG. 2 is a plan view showing the electronic device according to the present embodiment. FIG. 3 is a cross-sectional view illustrating a state in which the electronic device according to the present embodiment is mounted.

図１に示すように、樹脂層（モールド樹脂層、封止樹脂層）１０には、電子部品（チップ、機能性チップ）１２ａ、１２ｂが埋め込まれている。樹脂層１０の材料としては、例えばエポキシ樹脂が用いられている。樹脂層１０には、例えば無機フィラーが含まれている。かかる無機フィラーとしては、例えばシリカフィラー等が用いられている。電子部品１２ａ、１２ｂとしては、例えば半導体素子等が挙げられる。半導体素子１２ａ、１２ｂは、例えばベアチップの半導体素子（半導体チップ）である。半導体素子１２ａ、１２ｂとしては、例えばＬＳＩ（Large Scale Integration）等が挙げられる。また、電子部品１２ａ、１２ｂとして、ＭＥＭＳ（Micro Electro Mechanical System）等を用いてもよい。電子部品１２ａ，１２ｂのサイズは、例えば１０ｍｍ×１２ｍｍ程度である。   As shown in FIG. 1, electronic components (chips, functional chips) 12 a and 12 b are embedded in a resin layer (mold resin layer, sealing resin layer) 10. As a material of the resin layer 10, for example, an epoxy resin is used. The resin layer 10 contains an inorganic filler, for example. As such an inorganic filler, for example, a silica filler or the like is used. Examples of the electronic components 12a and 12b include semiconductor elements. The semiconductor elements 12a and 12b are, for example, bare chip semiconductor elements (semiconductor chips). Examples of the semiconductor elements 12a and 12b include LSI (Large Scale Integration). Moreover, you may use MEMS (Micro Electro Mechanical System) etc. as the electronic components 12a and 12b. The size of the electronic components 12a and 12b is, for example, about 10 mm × 12 mm.

電子部品１２ａ，１２ｂの一方の面側（図１における紙面下側）には、電極（表面電極、外部接続電極）１４が形成されている。電極１４の材料としては、例えばＡｕが用いられている。電極１４のサイズは、例えば８０μｍ×８０μｍ程度とする。   Electrodes (surface electrodes, external connection electrodes) 14 are formed on one side of the electronic components 12a and 12b (the lower side in the drawing in FIG. 1). For example, Au is used as the material of the electrode 14. The size of the electrode 14 is about 80 μm × 80 μm, for example.

電子部品１２ａ、１２ｂの厚さは、例えば３００μｍ程度とする。   The thickness of the electronic components 12a and 12b is about 300 μm, for example.

樹脂層１０の厚さは、電子部品１２ａ、１２ｂの厚さに対して、例えば１００μｍ以上厚く設定されている。ここでは、樹脂層１０の厚さを例えば４００μｍ程度とする。   The thickness of the resin layer 10 is set to be 100 μm or more, for example, with respect to the thickness of the electronic components 12a and 12b. Here, the thickness of the resin layer 10 is about 400 μm, for example.

なお、電子部品１２ａ、１２ｂの他方の面側（図１における紙面上側）が、樹脂層１０から露出していてもよい。   Note that the other surface side (the upper side in FIG. 1) of the electronic components 12 a and 12 b may be exposed from the resin layer 10.

電子部品１２ａ、１２ｂの周囲には、位置規制部材（ガイド部材、チップガイド、位置規制構造体、位置規制構造物）１６が存在している。位置規制部材１６は、電子部品１２ａ、１２ｂを配置する際に電子部品１２ａ、１２ｂの配置位置を規制するためのものである。換言すれば、電子部品１２ａ、１２ｂを配置する際に電子部品１２ａ、１２ｂをガイド（案内）するためのものである。位置規制部材１６は、樹脂層１０に埋め込まれている。位置規制部材１６の平面形状は、例えば枠状となっている（図２参照）。位置規制部材１６は、柱状の導電体１８と同一の材料により、柱状の導電体１８を形成するのと同時に形成されたものである。位置規制部材１６の材料としては、例えば銅（Ｃｕ）が用いられている。位置規制部材１６のパターンの幅は、例えば５０μｍ程度とする。位置規制部材１６の高さは、例えば２００μｍ程度とする。   Position restricting members (guide members, chip guides, position restricting structures, position restricting structures) 16 are present around the electronic components 12a and 12b. The position restricting member 16 is for restricting the arrangement position of the electronic components 12a and 12b when arranging the electronic components 12a and 12b. In other words, the electronic components 12a and 12b are guided (guided) when the electronic components 12a and 12b are arranged. The position regulating member 16 is embedded in the resin layer 10. The planar shape of the position regulating member 16 is, for example, a frame shape (see FIG. 2). The position regulating member 16 is formed at the same time as the columnar conductor 18 is formed of the same material as the columnar conductor 18. For example, copper (Cu) is used as the material of the position regulating member 16. The width of the pattern of the position regulating member 16 is about 50 μm, for example. The height of the position regulating member 16 is, for example, about 200 μm.

位置規制部材１６と電子部品１２ａ、１２ｂとの間に遊びが存在しない場合には、位置規制部材１６により規制された配置位置に電子部品１２ａ、１２ｂを配置するのが必ずしも容易ではない。このため、位置規制部材１６と電子部品１２ａ、１２ｂとの間には遊びが存在している。かかる遊びの寸法は、例えば２０μｍ程度とする。   When there is no play between the position restricting member 16 and the electronic components 12a and 12b, it is not always easy to place the electronic components 12a and 12b at the disposition positions restricted by the position restricting member 16. For this reason, there is play between the position regulating member 16 and the electronic components 12a and 12b. The size of such play is, for example, about 20 μm.

樹脂層１０には、柱状の導電体（貫通電極、導電性ポスト）１８が埋め込まれている。柱状の導電体１８は、上述したように、位置規制部材１６と同一の材料により、位置規制部材１６を形成するのと同時に形成されたものである。柱状の導電体１８の材料としては、例えばＣｕが用いられている。柱状の導電体１８の径は、例えば２００μｍ程度とする。柱状の導電体１８の高さは、例えば２００μｍ程度とする。   A columnar conductor (through electrode, conductive post) 18 is embedded in the resin layer 10. As described above, the columnar conductor 18 is formed of the same material as the position restricting member 16 at the same time as the position restricting member 16 is formed. For example, Cu is used as the material of the columnar conductor 18. The diameter of the columnar conductor 18 is, for example, about 200 μm. The height of the columnar conductor 18 is, for example, about 200 μm.

位置規制部材１６と柱状の導電体１８とは、位置規制部材１６を形成するための開口部６６ａ（図５参照）と柱状の導電体１８を形成するための開口部６６ｂ（図５参照）が形成されたフォトレジスト膜６４（図５参照）を用いて同時に形成されたものである。開口部６６ａと開口部６６ｂとは、同一のフォトマスクに形成されたパターンをフォトレジスト膜６４に転写することにより形成されるため、開口部６６ａと開口部６６ｂとの間の位置ずれは極めて小さい。このため、位置規制部材１６と柱状の導電体１８との間の位置ずれは極めて小さい。   The position regulating member 16 and the columnar conductor 18 include an opening 66a (see FIG. 5) for forming the position regulating member 16 and an opening 66b (see FIG. 5) for forming the columnar conductor 18. They are formed simultaneously using the formed photoresist film 64 (see FIG. 5). Since the opening 66a and the opening 66b are formed by transferring a pattern formed on the same photomask to the photoresist film 64, the positional deviation between the opening 66a and the opening 66b is extremely small. . For this reason, the positional deviation between the position regulating member 16 and the columnar conductor 18 is extremely small.

上述したように、電子部品１２ａ、１２ｂと位置規制部材１６との間には遊びが設けられているが、かかる遊びの寸法は十分に小さい。また、上述したように、位置規制部材１６と柱状の導電体１８との間の位置ずれは極めて小さい。このため、電子部品１２ａ、１２ｂと柱状の導電体１８との間の位置ずれは、十分に解消されている。即ち、電子部品１２ａ、１２ｂの電極１４と柱状の導電体１８との間の位置ずれは、十分に解消されている。   As described above, play is provided between the electronic components 12a and 12b and the position regulating member 16, but the size of such play is sufficiently small. Further, as described above, the positional deviation between the position regulating member 16 and the columnar conductor 18 is extremely small. For this reason, the positional deviation between the electronic components 12a and 12b and the columnar conductor 18 is sufficiently eliminated. That is, the positional deviation between the electrodes 14 of the electronic components 12a and 12b and the columnar conductor 18 is sufficiently eliminated.

電子部品１２ａ，１２ｂ、位置規制部材１６及び柱状の導電体１８が埋め込まれた樹脂層１０の一方の面側（図１における紙面下側）には、絶縁膜（樹脂層）２０が形成されている。絶縁膜２０の材料としては、例えば感光性のポリイミドが用いられている。絶縁膜２０の厚さは、例えば５μｍ程度とする。   An insulating film (resin layer) 20 is formed on one surface side (lower side of the paper in FIG. 1) of the resin layer 10 in which the electronic components 12a and 12b, the position regulating member 16 and the columnar conductor 18 are embedded. Yes. As a material for the insulating film 20, for example, photosensitive polyimide is used. The thickness of the insulating film 20 is about 5 μm, for example.

絶縁膜２０には、電子部品１２ａ，１２ｂの電極１４や柱状の導電体１８にそれぞれ達する開口部２２が形成されている。開口部２２の径は、例えば２０μｍ程度とする。   In the insulating film 20, openings 22 reaching the electrodes 14 and the columnar conductors 18 of the electronic components 12a and 12b are formed. The diameter of the opening 22 is about 20 μm, for example.

各々の開口部２２内には、ビア（導体プラグ）２４が形成されている。   A via (conductor plug) 24 is formed in each opening 22.

絶縁膜２０の一方の面（図１における紙面下側の面）には、ビア２４と一体に形成された配線２６が形成されている。配線２６及びビア２４の材料としては、例えばＣｕが用いられている。   A wiring 26 formed integrally with the via 24 is formed on one surface of the insulating film 20 (the lower surface in FIG. 1). For example, Cu is used as a material for the wiring 26 and the via 24.

ビア２４及び配線２６が形成された絶縁膜２０の一方の面側（図１における紙面下側）には、絶縁膜（樹脂膜）２８が形成されている。絶縁膜２８の材料としては、例えば感光性のポリイミドが用いられている。絶縁膜２８の膜厚は、例えば５μｍ程度とする。   An insulating film (resin film) 28 is formed on one side of the insulating film 20 on which the via 24 and the wiring 26 are formed (the lower side in the drawing in FIG. 1). For example, photosensitive polyimide is used as the material of the insulating film 28. The film thickness of the insulating film 28 is about 5 μm, for example.

絶縁膜２８には、配線２６にそれぞれ達する開口部３０が形成されている。   Openings 30 reaching the wirings 26 are formed in the insulating film 28.

各々の開口部３０内には、ビア（導体プラグ）３２が形成されている。   A via (conductor plug) 32 is formed in each opening 30.

絶縁膜２８の一方の面側（図１における紙面下側）には、ビア３２と一体に形成された電極パッド３４が形成されている。電極パッド３４及びビア３２の材料としては、例えばＣｕが用いられている。   An electrode pad 34 formed integrally with the via 32 is formed on one surface side of the insulating film 28 (the lower side in the drawing in FIG. 1). For example, Cu is used as the material of the electrode pad 34 and the via 32.

電極パッド３４が形成された絶縁膜２８の一方の面側（図１における紙面下側）には、絶縁膜（樹脂膜）３６が形成されている。樹脂層３６の材料としては、例えば感光性のポリイミドが用いられている。絶縁膜３６の厚さは、例えば１０μｍ程度である。   An insulating film (resin film) 36 is formed on one side of the insulating film 28 on which the electrode pads 34 are formed (the lower side in the drawing in FIG. 1). As a material of the resin layer 36, for example, photosensitive polyimide is used. The thickness of the insulating film 36 is, for example, about 10 μm.

絶縁膜３６には、電極パッド３４を露出する開口部３８が形成されている。   An opening 38 is formed in the insulating film 36 to expose the electrode pad 34.

こうして、電子部品１２ａ、１２ｂの電極１４や柱状の導電体１８に接続された多層配線構造（再配線層）１１が形成されている。   Thus, the multilayer wiring structure (rewiring layer) 11 connected to the electrodes 14 and the columnar conductors 18 of the electronic components 12a and 12b is formed.

電極パッド３４の一方の面側（図１における紙面下側）には、例えば半田バンプ（半田ボール）４０が形成されている。半田バンプ４０は、電極パッド３４及び配線２６等を介して電子部品１２ａ，１２ｂの電極１４や柱状の導電体１８にそれぞれ電気的に接続されている。半田バンプ４０の材料としては、例えばＳｎ−Ａｇ−Ｃｕ（錫−銀−銅）系の半田材料が用いられている。   For example, solder bumps (solder balls) 40 are formed on one surface side of the electrode pad 34 (the lower side in the drawing in FIG. 1). The solder bumps 40 are electrically connected to the electrodes 14 and the columnar conductors 18 of the electronic components 12a and 12b via the electrode pads 34 and the wirings 26, respectively. As a material of the solder bump 40, for example, a Sn-Ag-Cu (tin-silver-copper) based solder material is used.

電子部品１２ａ，１２ｂ、位置規制部材１６及び柱状の導電体１８が埋め込まれた樹脂層１０の他方の面側（図１における紙面上側）には、絶縁膜（樹脂膜）４２が形成されている。絶縁膜４２の材料としては、例えば感光性のポリイミドが用いられている。絶縁膜４２の膜厚は、例えば５μｍ程度とする。   An insulating film (resin film) 42 is formed on the other surface side (upper side in FIG. 1) of the resin layer 10 in which the electronic components 12a and 12b, the position regulating member 16 and the columnar conductor 18 are embedded. . As a material of the insulating film 42, for example, photosensitive polyimide is used. The film thickness of the insulating film 42 is about 5 μm, for example.

絶縁膜４２には、柱状の導電体１８を露出する開口部４４が形成されている。   An opening 44 is formed in the insulating film 42 to expose the columnar conductor 18.

柱状の導電体１８の他方の面側（図１における紙面上側）には、例えば半田バンプ（半田ボール）４６が形成されている。半田バンプ４６の材料としては、例えばＳｎ−Ａｇ−Ｃｕ系の半田材料が用いられている。   For example, solder bumps (solder balls) 46 are formed on the other surface side of the columnar conductor 18 (upper side in FIG. 1). As a material of the solder bump 46, for example, a Sn—Ag—Cu-based solder material is used.

こうして、本実施形態による電子装置（ウェハレベルパッケージ、電子部品が内蔵された擬似ウェハ）２が形成されている。   Thus, the electronic device (wafer level package, pseudo wafer incorporating electronic components) 2 according to the present embodiment is formed.

ウェハレベルパッケージ２は、例えば、図３に示すように、回路基板４８と回路基板５０との間に実装される。   The wafer level package 2 is mounted between a circuit board 48 and a circuit board 50, for example, as shown in FIG.

回路基板４８の一方の面（図３における紙面上側の面）には、電極５２が形成されている。電極５２は、回路基板４８に形成された配線（図示せず）等に接続されている。電極５２の材料としては、例えば金（Ａｕ）が用いられる。回路基板４８としては、例えば樹脂基板やセラミックス基板等が用いられる。   An electrode 52 is formed on one surface of the circuit board 48 (the upper surface in FIG. 3). The electrode 52 is connected to wiring (not shown) formed on the circuit board 48. As a material of the electrode 52, for example, gold (Au) is used. As the circuit board 48, for example, a resin substrate or a ceramic substrate is used.

ウェハレベルパッケージ２の電極パッド３４と回路基板４８の電極５０とは、例えば半田バンプ４０を用いて接合されている。   The electrode pads 34 of the wafer level package 2 and the electrodes 50 of the circuit board 48 are bonded using, for example, solder bumps 40.

回路基板５０の一方の面（図３における紙面下側の面）には、電極５４が形成されている。電極５４は、回路基板５０に形成された配線（図示せず）等に接続されている。電極５４の材料としては、例えばＡｕが用いられる。回路基板５０としては、例えば樹脂基板やセラミックス基板等が用いられる。   An electrode 54 is formed on one surface of the circuit board 50 (the lower surface in FIG. 3). The electrode 54 is connected to a wiring (not shown) formed on the circuit board 50. As the material of the electrode 54, for example, Au is used. As the circuit board 50, for example, a resin board or a ceramic board is used.

ウェハレベルパッケージ２の柱状の導電体１８と回路基板５０の電極５４とは、例えば半田バンプ４６を用いて接合されている。   The columnar conductor 18 of the wafer level package 2 and the electrode 54 of the circuit board 50 are joined using, for example, solder bumps 46.

回路基板４８とウェハレベルパッケージ２との間には、封止樹脂（アンダーフィル剤）５３が充填されている。また、ウェハレベルパッケージ２と回路基板５０との間には、封止樹脂５５が充填されている。   A sealing resin (underfill agent) 53 is filled between the circuit board 48 and the wafer level package 2. Further, a sealing resin 55 is filled between the wafer level package 2 and the circuit board 50.

こうして、本実施形態による電子装置が形成されている。   Thus, the electronic device according to the present embodiment is formed.

このように、本実施形態によれば、電子部品１２ａ、１２ｂの配置位置を規制する位置規制部材１６が設けられている。しかも、位置規制部材１６と柱状の導電体１８とは一緒に形成される。このため、本実施形態によれば、電子部品１２ａ、１２ｂと柱状の導電体１８との位置ずれを解消することができる。本実施形態によれば、位置ずれマージンを十分に小さくすることができるため、電子装置の微細化、高密度化、高集積化等を実現することができる。   Thus, according to this embodiment, the position control member 16 which controls the arrangement position of the electronic components 12a and 12b is provided. Moreover, the position regulating member 16 and the columnar conductor 18 are formed together. For this reason, according to this embodiment, position shift with electronic parts 12a and 12b and columnar conductor 18 can be eliminated. According to this embodiment, since the misalignment margin can be made sufficiently small, it is possible to realize miniaturization, high density, high integration, and the like of the electronic device.

（電子装置の製造方法）
次に、本実施形態による電子装置の製造方法を図４乃至図１４を用いて説明する。図４乃至図１４は、本実施形態による電子装置の製造方法を示す工程断面図である。 (Electronic device manufacturing method)
Next, the method for manufacturing the electronic device according to the present embodiment will be explained with reference to FIGS. 4 to 14 are process cross-sectional views illustrating the method for manufacturing the electronic device according to the present embodiment.

まず、図４（ａ）に示すように、支持基板（台座）５６を用意する。支持基板５６としては、例えば半導体基板、樹脂基板、金属基板等を用いることができる。支持基板５６の厚さは、例えば０．１ｍｍ程度とする。   First, as shown in FIG. 4A, a support substrate (pedestal) 56 is prepared. As the support substrate 56, for example, a semiconductor substrate, a resin substrate, a metal substrate, or the like can be used. The thickness of the support substrate 56 is about 0.1 mm, for example.

次に、支持基板５６上に、接着層（粘着層、仮接着層、仮接着テープ）５８を形成する。接着層５８としては、例えば熱剥離シート５８を用いる。熱剥離シート５８は、例えばポリエステルフィルムより成る基材（図示せず）と、基材の一方の主面に形成された熱剥離接着剤層（図示せず）と、基材の他方の主面に形成された感圧粘着剤層（図示せず）とを有している。熱剥離シート５８は、常温においては、熱剥離接着剤層が一般の感圧粘着剤層と同様に被着体に接着し、加熱すると、熱剥離接着剤層が発泡し、接着面積の低下により熱剥離接着剤層と被着体との接着力が低下して、熱剥離接着剤層が被着体から剥離されるシートである。かかる熱剥離シート５８としては、例えば日東電工株式会社製の熱剥離シート（製品名：リバアルファ）等を用いることができる。熱剥離シート５８を支持基板５６上に接着する際には、熱剥離シート５８のうちの感圧粘着材層側を支持基板５６に接着させる。熱剥離シート５６は、例えば１７０℃以上の温度で加熱すると熱剥離接着剤層の接着力が低下する。   Next, an adhesive layer (adhesive layer, temporary adhesive layer, temporary adhesive tape) 58 is formed on the support substrate 56. As the adhesive layer 58, for example, a heat release sheet 58 is used. The heat release sheet 58 includes, for example, a base material (not shown) made of a polyester film, a heat release adhesive layer (not shown) formed on one main surface of the base material, and the other main surface of the base material. And a pressure-sensitive adhesive layer (not shown). The heat release sheet 58 has a heat release adhesive layer that adheres to an adherend in the same manner as a general pressure-sensitive adhesive layer at room temperature, and when heated, the heat release adhesive layer foams, and the adhesive area decreases. This is a sheet in which the adhesive force between the heat-peeling adhesive layer and the adherend is reduced and the heat-peeling adhesive layer is peeled off from the adherend. As the thermal release sheet 58, for example, a thermal release sheet (product name: Riva Alpha) manufactured by Nitto Denko Corporation can be used. When bonding the heat release sheet 58 onto the support substrate 56, the pressure sensitive adhesive layer side of the heat release sheet 58 is bonded to the support substrate 56. When the heat release sheet 56 is heated at a temperature of 170 ° C. or higher, for example, the adhesive strength of the heat release adhesive layer is reduced.

次に、図４（ｂ）に示すように、接着層５８上に金属箔（金属膜、金属層、第１の層）６０を貼り付ける。接着層５８として、上述した熱剥離シートを用いた場合には、熱剥離シートの熱剥離接着剤層が金属箔６０に接着される。金属箔６０としては、例えばアルミニウム箔を用いる。アルミニウム箔の厚さは、例えば１０μｍ程度とする。   Next, as shown in FIG. 4B, a metal foil (metal film, metal layer, first layer) 60 is pasted on the adhesive layer 58. When the above-described heat release sheet is used as the adhesive layer 58, the heat release adhesive layer of the heat release sheet is bonded to the metal foil 60. As the metal foil 60, for example, an aluminum foil is used. The thickness of the aluminum foil is, for example, about 10 μm.

本実施形態において、金属箔６０の材料としてアルミニウムを用いるのは、後述する金属膜６２をエッチングストッパとして金属膜６０をエッチング除去することが可能であるためである。   In this embodiment, the reason why aluminum is used as the material of the metal foil 60 is that the metal film 60 can be removed by etching using a metal film 62 described later as an etching stopper.

なお、金属箔６０の材料は、アルミニウムに限定されるものではない。後述する金属膜６２とエッチング特性が異なる材料を、金属箔６０の材料として適宜用いることができる。   Note that the material of the metal foil 60 is not limited to aluminum. A material having etching characteristics different from that of a metal film 62 described later can be appropriately used as the material of the metal foil 60.

次に、図４（ｃ）に示すように、例えばスパッタリング法により、金属膜（第２の層）６２を形成する。金属膜６２としては、例えばＣｕ膜を形成する。金属膜６２の膜厚は、例えば１００ｎｍ程度とする。金属膜６２は、後工程において電解めっき法により位置規制部材１６及び柱状の導電体１８を形成する際にシード層として機能するものである。   Next, as shown in FIG. 4C, a metal film (second layer) 62 is formed by sputtering, for example. As the metal film 62, for example, a Cu film is formed. The film thickness of the metal film 62 is about 100 nm, for example. The metal film 62 functions as a seed layer when the position regulating member 16 and the columnar conductor 18 are formed by an electroplating method in a subsequent process.

次に、支持基板５６上の全面に、フォトレジスト膜（有機膜、感光性有機膜）６４を形成する。具体的には、金属膜６２上にドライフィルム・フォトレジストを貼り付けることにより、フォトレジスト膜６４を形成する。ドライフィルム・フォトレジストとしては、例えば、デュポンＭＲＣドライフィルム株式会社製のドライフィルム・フォトレジスト（製品名：リストン（登録商標）ＦＲＡ５１７−５０）等を用いることができる。リストン（登録商標）ＦＲＡ５１７−５０の厚さは、５０μｍである。従って、リストン（登録商標）ＦＲＡ５１７−５０を４層重ねれば、厚さ２００μｍのフォトレジスト膜６４が形成される。   Next, a photoresist film (organic film, photosensitive organic film) 64 is formed on the entire surface of the support substrate 56. Specifically, a photoresist film 64 is formed by attaching a dry film / photoresist on the metal film 62. As the dry film photoresist, for example, a dry film photoresist (product name: Liston (registered trademark) FRA517-50) manufactured by DuPont MRC Dry Film Co., Ltd. can be used. The thickness of the Liston® FRA 517-50 is 50 μm. Therefore, when four layers of Liston (registered trademark) FRA 517-50 are stacked, a photoresist film 64 having a thickness of 200 μm is formed.

また、ドライフィルム・フォトレジストとして、例えば旭化成イーマテリアルズ株式会社製のドライフィルム・フォトレジスト（製品名：ＳＵＮＦＯＲＴ（登録商標））等を用いることもできる。   As the dry film / photoresist, for example, dry film / photoresist (product name: SUNFORT (registered trademark)) manufactured by Asahi Kasei E-Materials Co., Ltd. can be used.

次に、フォトリソグラフィ技術を用い、フォトレジスト膜６４に開口部６６ａ、６６ｂを形成する（図５（ａ）参照）。開口部６６ａは、位置規制部材１６を形成するためのものである。このため、開口部６６ａは、位置規制部材１６の平面形状に形成される。開口部６６ｂは、柱状の導電体１８を形成するためのものである。このため、開口部６６ｂは、柱状の導電体１８の平面形状に形成される。開口部６６ａ、６６ｂは、同一のフォトマスクに形成されたパターンをフォトレジスト膜６６に転写することにより形成されるものであるため、開口部６６ａと開口部６６ｂとの間の位置ずれは極めて小さい。   Next, openings 66a and 66b are formed in the photoresist film 64 by using a photolithography technique (see FIG. 5A). The opening 66 a is for forming the position regulating member 16. For this reason, the opening 66 a is formed in a planar shape of the position regulating member 16. The opening 66b is for forming the columnar conductor 18. Therefore, the opening 66b is formed in the planar shape of the columnar conductor 18. Since the openings 66a and 66b are formed by transferring a pattern formed on the same photomask to the photoresist film 66, the positional deviation between the openings 66a and 66b is extremely small. .

次に、フォトレジスト膜６４をマスクとし、例えば電解めっき法により、開口部６６ａ、６６ｂ内にＣｕ膜を形成する。Ｃｕ膜の厚さは、例えば２００μｍ程度とする。こうして、開口部６６ａ内にＣｕの位置規制部材１６が形成される。また、開口部６６ｂ内にＣｕの柱状の導電体１８が形成される。即ち、位置規制部材１６と柱状の導電体１８とが同一の材料により同時に形成される。   Next, using the photoresist film 64 as a mask, a Cu film is formed in the openings 66a and 66b by, for example, electrolytic plating. The thickness of the Cu film is, for example, about 200 μm. Thus, the Cu position regulating member 16 is formed in the opening 66a. Further, a Cu columnar conductor 18 is formed in the opening 66b. That is, the position regulating member 16 and the columnar conductor 18 are simultaneously formed of the same material.

上述したように、開口部６６ａと開口部６６ｂとの間の位置ずれは極めて小さい。このため、位置規制部材１６と柱状の導電体１８との間の位置ずれは極めて小さい。   As described above, the positional deviation between the opening 66a and the opening 66b is extremely small. For this reason, the positional deviation between the position regulating member 16 and the columnar conductor 18 is extremely small.

この後、剥離液を用いて、フォトレジスト膜６４を剥離する（図６（ａ）参照）。剥離液としては、例えば３％水酸化ナトリウム水溶液等を用いることができる。   Thereafter, the photoresist film 64 is stripped using a stripping solution (see FIG. 6A). For example, a 3% aqueous sodium hydroxide solution can be used as the stripping solution.

次に、例えばチップマウンタを用い、支持基板５６上に電子部品１２ａ、１２ｂを配置する（図６（ｂ）参照）。電子部品１２ａ、１２ｂを支持基板５６上に配置する際には、位置規制部材１６がガイド（案内）として用いられ、位置規制部材１６により規制された配置位置（配置箇所、配置領域）に電子部品１２ａ、１２ｂが配置される。   Next, using, for example, a chip mounter, the electronic components 12a and 12b are arranged on the support substrate 56 (see FIG. 6B). When the electronic components 12 a and 12 b are arranged on the support substrate 56, the position regulating member 16 is used as a guide (guide), and the electronic component is placed at the arrangement position (arrangement location, arrangement area) regulated by the position regulating member 16. 12a and 12b are arranged.

上述したように、位置規制部材１６と電子部品１２ａ、１２ｂとの間に遊びが存在しない場合には、位置規制部材１６により規制された配置位置に電子部品１２ａ、１２ｂを配置するのが困難である。このため、位置規制部材１６と電子部品１２ａ、１２ｂとの間には遊びが存在している。位置規制部材１６と電子部品１２ａ、１２ｂとの間に存在する遊びは、例えば２０μｍ程度である。このため、電子部品１２ａ、１２ｂの位置ずれは十分に解消されている。   As described above, when there is no play between the position regulating member 16 and the electronic components 12a and 12b, it is difficult to arrange the electronic components 12a and 12b at the arrangement positions regulated by the position regulating member 16. is there. For this reason, there is play between the position regulating member 16 and the electronic components 12a and 12b. The play which exists between the position control member 16 and the electronic components 12a and 12b is, for example, about 20 μm. For this reason, the position shift of the electronic components 12a and 12b is sufficiently eliminated.

上述したように、位置規制部材１６と柱状の導電体１８との間の位置ずれは極めて小さい。従って、電子部品１２ａ、１２ｂと柱状の導電体１８との間の位置ずれは十分に解消される。   As described above, the positional deviation between the position regulating member 16 and the columnar conductor 18 is extremely small. Therefore, the positional deviation between the electronic components 12a and 12b and the columnar conductor 18 is sufficiently eliminated.

次に、電子部品１２ａ、１２ｂが配置された支持基板５６上の全面に樹脂を供給し、例えば加熱加圧法により樹脂層（モールド樹脂層、封止樹脂層）１０を形成する（図７（ａ）参照）。樹脂層１０の材料としては、例えば熱硬化性のエポキシ樹脂を用いる。樹脂層１０には、例えば無機フィラーを含ませる。かかる無機フィラーとしては、例えばシリカフィラーやＢＮ（窒化ホウ素）フィラー等を用いる。樹脂層１０を形成する際の加熱温度は、例えば１２０℃程度とする。加熱時間は、例えば４００秒程度とする。樹脂層１０の厚さは、例えば６００μｍ程度とする。   Next, resin is supplied to the entire surface of the support substrate 56 on which the electronic components 12a and 12b are arranged, and a resin layer (mold resin layer, sealing resin layer) 10 is formed by, for example, a heating and pressing method (FIG. 7A). )reference). As a material of the resin layer 10, for example, a thermosetting epoxy resin is used. For example, an inorganic filler is included in the resin layer 10. As such an inorganic filler, for example, a silica filler, a BN (boron nitride) filler, or the like is used. The heating temperature at the time of forming the resin layer 10 is, for example, about 120 ° C. The heating time is about 400 seconds, for example. The thickness of the resin layer 10 is, for example, about 600 μm.

熱剥離シート５８の接着力を低下させるための温度は、後述するように例えば１７０℃程度である。従って、樹脂層１０に対して１２０℃の熱処理を行っても、熱剥離シート５８が剥離してしまうことはない。   The temperature for reducing the adhesive strength of the thermal release sheet 58 is, for example, about 170 ° C. as will be described later. Therefore, even if heat treatment is performed on the resin layer 10 at 120 ° C., the heat release sheet 58 does not peel off.

こうして、電子部品１２ａ，１２ｂ、位置規制部材１６及び柱状の導電体１８が樹脂層１０により埋め込まれる。   In this way, the electronic components 12a and 12b, the position regulating member 16, and the columnar conductor 18 are embedded by the resin layer 10.

次に、熱剥離シート５８の粘着力を低下させるための熱処理を行う。熱処理温度は、例えば１７０℃程度とする。これにより、熱剥離シート５８の熱剥離接着剤層が発泡し、接着面積が低下するため、熱剥離シート５８の接着力が低下する。   Next, heat treatment for reducing the adhesive strength of the thermal release sheet 58 is performed. The heat treatment temperature is about 170 ° C., for example. Thereby, since the heat-peeling adhesive layer of the heat-peeling sheet 58 is foamed and the adhesion area is reduced, the adhesive force of the heat-peeling sheet 58 is lowered.

次に、支持基板５６を、熱剥離シート５８とともに、金属箔６０から剥離する（図７（ｂ）参照）。熱剥離シート５８の粘着力が低下しているため、熱剥離シート５８は金属箔６０から容易に剥離し得る。   Next, the support substrate 56 is peeled from the metal foil 60 together with the thermal peeling sheet 58 (see FIG. 7B). Since the adhesive strength of the heat release sheet 58 is reduced, the heat release sheet 58 can be easily peeled from the metal foil 60.

次に、例えばウェットエッチングにより、金属箔６０をエッチング除去する（図８（ａ）参照）。エッチング液としては、例えば希塩酸を用いる。この際、金属膜６２がエッチングストッパとして機能する。   Next, the metal foil 60 is removed by etching, for example, by wet etching (see FIG. 8A). For example, dilute hydrochloric acid is used as the etching solution. At this time, the metal film 62 functions as an etching stopper.

次に、例えばウェットエッチングにより、金属膜６２をエッチング除去する（図８（ｂ）参照）。エッチング液としては、例えば硫酸を含む水溶液を用いる。金属膜６２をエッチングする際に、位置規制部材１６や柱状の導電体１８の一部も若干エッチングされる場合があるが、エッチング量が少なければ特段の問題は生じない。   Next, the metal film 62 is removed by etching, for example, by wet etching (see FIG. 8B). For example, an aqueous solution containing sulfuric acid is used as the etching solution. When etching the metal film 62, the position restricting member 16 and part of the columnar conductor 18 may be slightly etched, but there is no particular problem if the etching amount is small.

こうして、電子部品１２ａ，１２ｂ、位置規制部材１６及び柱状の導電体１８が樹脂層１０中に埋め込まれた構造体（擬似ウェハ、樹脂基板）６８が得られる。   In this way, a structure (pseudo wafer, resin substrate) 68 in which the electronic components 12a and 12b, the position regulating member 16, and the columnar conductor 18 are embedded in the resin layer 10 is obtained.

なお、このような技術は、擬似ＳＯＣ（System On Chip）技術と称される。   Such a technique is referred to as a pseudo SOC (System On Chip) technique.

次に、熱処理を行うことにより、樹脂層１０をキュア（本硬化）する。熱処理温度は、例えば２００℃程度とする。熱処理時間は、例えば３０分程度とする。   Next, the resin layer 10 is cured (mainly cured) by performing heat treatment. The heat treatment temperature is about 200 ° C., for example. The heat treatment time is, for example, about 30 minutes.

こうして、厚さが６００μｍ程度、寸法が６インチ程度の構造体６８が形成される。   Thus, a structure 68 having a thickness of about 600 μm and a size of about 6 inches is formed.

次に、構造体６８の一方の面側（図８（ｃ）における紙面下側の面）の全面に、例えばスピンコート法により、例えば感光性の樹脂膜（絶縁膜）２０を形成する（図８（ｃ）参照）。絶縁膜２０の材料としては、例えば感光性のポリイミド樹脂等を用いる。   Next, for example, a photosensitive resin film (insulating film) 20 is formed on the entire surface of one surface of the structure 68 (the lower surface in FIG. 8C) by, eg, spin coating (FIG. 8). 8 (c)). As a material of the insulating film 20, for example, a photosensitive polyimide resin is used.

次に、絶縁膜２０に対してプリベークを行う。プリベークの温度は、例えば１１０℃程度とする。プリベークの時間は、例えば１０分程度とする。   Next, pre-baking is performed on the insulating film 20. The pre-baking temperature is about 110 ° C., for example. The pre-baking time is about 10 minutes, for example.

次に、開口部２２のパターンを絶縁膜２０に露光する。開口部２２は、後述するビア（導体プラグ）２４を埋め込むためのものである。   Next, the pattern of the opening 22 is exposed on the insulating film 20. The opening 22 is for embedding a via (conductor plug) 24 described later.

次に、絶縁膜２０に対して、現像を行う。現像液としては、例えばＴＭＡＨ（Tetra Methyl Ammonium Hydroxide）を用いる。   Next, the insulating film 20 is developed. As the developer, for example, TMAH (Tetra Methyl Ammonium Hydroxide) is used.

次に、絶縁膜２０に対して、キュアを行う。キュアの温度は、例えば２００℃程度とする。キュアの時間は、例えば３０分程度とする。   Next, the insulating film 20 is cured. The curing temperature is, for example, about 200 ° C. The curing time is, for example, about 30 minutes.

こうして、電子部品１２ａ、１２ｂの電極１４や柱状の導電体１８に達する開口部２２が形成された絶縁膜２０が得られる（図９（ａ）参照）。   In this way, the insulating film 20 in which the opening 22 reaching the electrode 14 and the columnar conductor 18 of the electronic components 12a and 12b is formed is obtained (see FIG. 9A).

次に、構造体６８の一方の面側（図９（ｂ）における紙面下側の面）の全面に、例えばスパッタリング法により、例えば膜厚５０ｎｍ程度の密着層（図示せず）を形成する。密着層の材料としては、例えばチタン（Ｔｉ）を用いる。   Next, an adhesion layer (not shown) having a film thickness of, for example, about 50 nm is formed on the entire surface of one side of the structure 68 (the lower surface in FIG. 9B) by, eg, sputtering. As the material for the adhesion layer, for example, titanium (Ti) is used.

次に、構造体６８の一方の面側（図９（ｂ）における紙面下側の面）の全面に、例えばスパッタリング法により、例えば膜厚１００ｎｍ程度のシード層（図示せず）を形成する。シード層の材料としては、例えばＣｕを用いる。   Next, a seed layer (not shown) having a film thickness of, for example, about 100 nm is formed on the entire surface of one surface of the structure 68 (the lower surface in FIG. 9B) by, eg, sputtering. As a material for the seed layer, for example, Cu is used.

次に、構造体６８の一方の面側（図９（ｂ）における紙面下側の面）の全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。   Next, a photoresist film (not shown) is formed on the entire surface of one side of the structure 68 (the lower surface in FIG. 9B) by, eg, spin coating.

次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、ビア２４及び配線２６を形成するためのものである。   Next, an opening (not shown) is formed in the photoresist film using a photolithography technique. The opening is for forming the via 24 and the wiring 26.

次に、フォトレジスト膜をマスクとし、例えば電気めっき法により、例えばビア２４及び配線２６を形成する。ビア２４及び配線２６の材料としては、例えばＣｕを用いる。ビア２４及び配線２６は、一体的に形成される。   Next, using the photoresist film as a mask, for example, vias 24 and wirings 26 are formed by electroplating, for example. For example, Cu is used as the material of the via 24 and the wiring 26. The via 24 and the wiring 26 are integrally formed.

次に、例えばアッシングにより、フォトレジスト膜を剥離する。   Next, the photoresist film is removed by, for example, ashing.

次に、配線２６の周囲に露出している部分のシード層及び密着層をエッチング除去する。Ｃｕのシード層は、例えばウェットエッチングにより除去し得る。Ｔｉの密着層は、例えばドライエッチングにより除去し得る。   Next, the seed layer and the adhesion layer that are exposed around the wiring 26 are removed by etching. The Cu seed layer can be removed, for example, by wet etching. The adhesion layer of Ti can be removed by dry etching, for example.

こうして、電子部品１２ａ，１２ｂの電極１４や柱状の導電体１８にビア２４を介して電気的に接続された配線（再配線層）２６が形成される（図９（ｂ）参照）。   Thus, the wiring (redistribution layer) 26 electrically connected to the electrodes 14 and the columnar conductors 18 of the electronic components 12a and 12b via the vias 24 is formed (see FIG. 9B).

次に、構造体６８の一方の面（図９（ｃ）における紙面下側の面）の全面に、例えばスピンコート法により、例えば感光性の樹脂膜（絶縁膜）２８を形成する（図９（ｃ）参照）。絶縁膜２８の材料としては、例えば感光性のポリイミド樹脂を用いる。   Next, for example, a photosensitive resin film (insulating film) 28 is formed on the entire surface of one surface of the structure 68 (the lower surface in FIG. 9C) by, eg, spin coating (FIG. 9). (See (c)). As a material of the insulating film 28, for example, a photosensitive polyimide resin is used.

次に、絶縁膜２８に対してプリベークを行う。プリベークの温度は、例えば１１０℃程度とする。プリベークの時間は、例えば１０分程度とする。   Next, pre-baking is performed on the insulating film 28. The pre-baking temperature is about 110 ° C., for example. The pre-baking time is about 10 minutes, for example.

次に、開口部３０のパターンを絶縁膜２８に露光する。開口部３０は、後述するビア（導体プラグ）３２を埋め込むためのものである。   Next, the pattern of the opening 30 is exposed on the insulating film 28. The opening 30 is for embedding a via (conductor plug) 32 described later.

次に、絶縁膜２８に対して、現像を行う。現像液としては、例えばＴＭＡＨを用いる。   Next, the insulating film 28 is developed. For example, TMAH is used as the developer.

次に、絶縁膜２８に対して、キュアを行う。キュアの温度は、例えば２００℃程度とする。キュアの時間は、例えば１時間３０分程度とする。   Next, the insulating film 28 is cured. The curing temperature is, for example, about 200 ° C. The curing time is, for example, about 1 hour 30 minutes.

こうして、配線２６に達する開口部３０が形成された絶縁膜２８が得られる（図１０（ａ）参照）。   Thus, the insulating film 28 in which the opening 30 reaching the wiring 26 is formed is obtained (see FIG. 10A).

次に、例えばスパッタリング法により、例えば膜厚５０ｎｍ程度の密着層（図示せず）を形成する。密着層の材料としては、例えばＴｉを用いる。   Next, an adhesion layer (not shown) having a thickness of, for example, about 50 nm is formed by, eg, sputtering. For example, Ti is used as the material of the adhesion layer.

次に、例えばスパッタリング法により、例えば膜厚１００ｎｍ程度のシード層（図示せず）を形成する。シード層の材料としては、例えばＣｕを用いる。   Next, a seed layer (not shown) having a thickness of, for example, about 100 nm is formed by, eg, sputtering. As a material for the seed layer, for example, Cu is used.

次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。   Next, a photoresist film (not shown) is formed on the entire surface by, eg, spin coating.

次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、ビア３２及び電極パッド３４を形成するためのものである。   Next, an opening (not shown) is formed in the photoresist film using a photolithography technique. The opening is for forming the via 32 and the electrode pad 34.

次に、例えば電気めっき法により、例えばビア３２及び電極パッド３４を形成する。ビア３２及び電極パッド３４は、一体的に形成される。   Next, for example, vias 32 and electrode pads 34 are formed by electroplating, for example. The via 32 and the electrode pad 34 are integrally formed.

次に、例えばアッシングにより、フォトレジスト膜を剥離する。   Next, the photoresist film is removed by, for example, ashing.

次に、電極パッド３４の周囲に露出している部分のシード層及び密着層を、例えばウェットエッチング又はドライエッチングにより除去する。   Next, the seed layer and the adhesion layer that are exposed around the electrode pad 34 are removed by, for example, wet etching or dry etching.

こうして、ビア３２を介して配線２６にそれぞれ電気的に接続された電極パッド３４が形成される（図１０（ｂ）参照）。   Thus, the electrode pads 34 electrically connected to the wirings 26 through the vias 32 are formed (see FIG. 10B).

次に、構造体６８の一方の面（図１１（ａ）における紙面下側の面）の全面に、例えばスピンコート法により、例えば感光性の樹脂膜（絶縁膜）３６を形成する（図１１（ａ）参照）。絶縁膜３６の材料としては、例えば感光性のポリイミド樹脂を用いる。   Next, for example, a photosensitive resin film (insulating film) 36 is formed on the entire surface of one surface of the structure 68 (the lower surface in FIG. 11A) by, eg, spin coating (FIG. 11). (See (a)). As a material of the insulating film 36, for example, a photosensitive polyimide resin is used.

次に、絶縁膜３６に対してプリベークを行う。プリベークの温度は、例えば１１０℃程度とする。プリベークの時間は、例えば１０分程度とする。   Next, pre-baking is performed on the insulating film 36. The pre-baking temperature is about 110 ° C., for example. The pre-baking time is about 10 minutes, for example.

次に、開口部３８のパターンを絶縁膜３６に露光する。開口部３８は、後述する半田バンプ４０を形成するためのものである。   Next, the pattern of the opening 38 is exposed on the insulating film 36. The opening 38 is for forming a solder bump 40 described later.

次に、絶縁膜３６に対して、現像を行う。現像液としては、例えばＴＭＡＨを用いる。   Next, the insulating film 36 is developed. For example, TMAH is used as the developer.

次に、絶縁膜３６に対して、キュアを行う。キュアの温度は、例えば２００℃程度とする。キュアの時間は、例えば３０分程度とする。   Next, the insulating film 36 is cured. The curing temperature is, for example, about 200 ° C. The curing time is, for example, about 30 minutes.

こうして、電極パッド３４に達する開口部３８が形成された絶縁膜３６が得られる（図１１（ａ）参照）。絶縁膜３６の膜厚は、例えば１０μｍ程度とする。こうして、電子部品１２ａ、１２ｂの電極１４や柱状の導電体１８に接続された多層配線構造（再配線層）１１が形成される。   Thus, the insulating film 36 in which the opening 38 reaching the electrode pad 34 is formed is obtained (see FIG. 11A). The thickness of the insulating film 36 is, for example, about 10 μm. In this way, a multilayer wiring structure (rewiring layer) 11 connected to the electrodes 14 and the columnar conductors 18 of the electronic components 12a and 12b is formed.

次に、例えば裏面研削（Back Grinding）により、構造体６８の他方の面側（図１１（ｂ）における紙面上側の面側）の樹脂層１０を研磨（研削）する。これにより、構造体６８の他方の面側（図１１（ｂ）における紙面上側）に、位置規制部材１６及び柱状の導電体１８が露出する（図１１（ｂ）参照）。   Next, the resin layer 10 on the other surface side of the structure 68 (the upper surface side in FIG. 11B) is polished (ground) by, for example, back grinding. As a result, the position regulating member 16 and the columnar conductor 18 are exposed on the other surface side of the structure 68 (upper side in the drawing in FIG. 11B) (see FIG. 11B).

次に、構造体６８の他方の面（図１２（ａ）における紙面上側の面）の全面に、例えばスピンコート法により、例えば感光性の樹脂膜（絶縁膜）４２を形成する（図１２（ａ）参照）。絶縁膜４２の材料としては、例えば感光性のポリイミド樹脂を用いる。   Next, for example, a photosensitive resin film (insulating film) 42 is formed on the entire other surface of the structure 68 (the upper surface in FIG. 12A) by, eg, spin coating (FIG. 12 ( a)). As a material of the insulating film 42, for example, a photosensitive polyimide resin is used.

次に、絶縁膜４２に対してプリベークを行う。プリベークの温度は、例えば１１０℃程度とする。プリベークの時間は、例えば１０分程度とする。   Next, pre-baking is performed on the insulating film 42. The pre-baking temperature is about 110 ° C., for example. The pre-baking time is about 10 minutes, for example.

次に、開口部４４のパターンを絶縁膜４２に露光する。開口部４４は、後述する半田バンプ４６を形成するためのものである。   Next, the insulating film 42 is exposed to the pattern of the opening 44. The opening 44 is for forming a solder bump 46 described later.

次に、絶縁膜４２に対して、現像を行う。現像液としては、例えばＴＭＡＨを用いる。   Next, the insulating film 42 is developed. For example, TMAH is used as the developer.

次に、絶縁膜４２に対して、キュアを行う。キュアの温度は、例えば２００℃程度とする。キュアの時間は、例えば３０分程度とする。   Next, the insulating film 42 is cured. The curing temperature is, for example, about 200 ° C. The curing time is, for example, about 30 minutes.

こうして、柱状の導電体１８に達する開口部４４が形成された絶縁膜４２が得られる（図１２（ａ）参照）。絶縁膜４２の膜厚は、例えば１０μｍ程度とする。   Thus, an insulating film 42 having an opening 44 reaching the columnar conductor 18 is obtained (see FIG. 12A). The film thickness of the insulating film 42 is, for example, about 10 μm.

次に、開口部３８内に露出する電極パッド３４の一方の面（図１２（ｂ）における紙面下側の面）に、半田バンプ（半田ボール）４０を形成する。半田バンプ４０は、電極パッド３４及び配線２６等を介して電子部品１２ａ，１２ｂの電極１４や柱状の導電体１８にそれぞれ電気的に接続される。   Next, solder bumps (solder balls) 40 are formed on one surface of the electrode pad 34 exposed in the opening 38 (the lower surface in FIG. 12B). The solder bumps 40 are electrically connected to the electrodes 14 and the columnar conductors 18 of the electronic components 12a and 12b via the electrode pads 34 and the wirings 26, respectively.

また、開口部４４内に露出する柱状の導電体１８の一方の面（図１２（ｂ）における紙面上側の面）に、半田バンプ（半田ボール）４６を形成する。   Also, solder bumps (solder balls) 46 are formed on one surface of the columnar conductor 18 exposed in the opening 44 (the upper surface in FIG. 12B).

複数のウェハレベルパッケージ２を一括して形成した場合には、この後、例えばダイシングを行うことにより、複数のウェハレベルパッケージ２が個片化される（図示せず）。   When the plurality of wafer level packages 2 are formed at once, the plurality of wafer level packages 2 are separated into pieces (not shown) by, for example, dicing thereafter.

こうして、本実施形態による電子装置（ウェハレベルパッケージ）２が得られる。   Thus, the electronic device (wafer level package) 2 according to the present embodiment is obtained.

次に、回路基板４８と回路基板５０との間に、ウェハレベルパッケージ２を配置する（図１３参照）。回路基板４８としては、例えば樹脂基板やセラミックス基板等が用いられている。回路基板４８の表面には、ウェハレベルパッケージ２のバンプ４０と接続するための電極５２が形成されている。電極５２の材料としては、例えばＡｕを用いる。電極５２は、回路基板４８に形成された配線（図示せず）等に接続されている。回路基板５０としては、例えば樹脂基板やセラミックス基板等が用いられている。回路基板５０の表面には、ウェハレベルパッケージ２のバンプ４６と接続するための電極５４が形成されている。電極５４の材料としては、例えばＡｕを用いる。電極５４は、回路基板５０に形成された配線（図示せず）等に接続されている。   Next, the wafer level package 2 is disposed between the circuit board 48 and the circuit board 50 (see FIG. 13). As the circuit board 48, for example, a resin substrate, a ceramic substrate, or the like is used. Electrodes 52 for connecting to the bumps 40 of the wafer level package 2 are formed on the surface of the circuit board 48. For example, Au is used as the material of the electrode 52. The electrode 52 is connected to wiring (not shown) formed on the circuit board 48. As the circuit board 50, for example, a resin board or a ceramic board is used. Electrodes 54 for connecting to the bumps 46 of the wafer level package 2 are formed on the surface of the circuit board 50. As the material of the electrode 54, for example, Au is used. The electrode 54 is connected to a wiring (not shown) formed on the circuit board 50.

回路基板４８と回路基板５０との間にウェハレベルパッケージ２を配置する際には、ウェハレベルパッケージ２のバンプ４０と回路基板４８の電極５２とを互いに対向させる。また、ウェハレベルパッケージ２のバンプ４６と回路基板５０の電極５４とを互いに対向させる。   When the wafer level package 2 is disposed between the circuit board 48 and the circuit board 50, the bumps 40 of the wafer level package 2 and the electrodes 52 of the circuit board 48 are opposed to each other. Further, the bumps 46 of the wafer level package 2 and the electrodes 54 of the circuit board 50 are opposed to each other.

次に、熱処理（リフロー）を行うことにより、ウェハレベルパッケージ２側の電極パッド３４と回路基板４８側の電極５２とを半田バンプ４０により接合する。また、ウェハレベルパッケージ２側の柱状の導電体１８と回路基板５０側の電極５４とを半田バンプ４６により接合する。熱処理温度は、例えば２３０℃程度とする。熱処理時間は、例えば３分程度とする。   Next, by performing heat treatment (reflow), the electrode pads 34 on the wafer level package 2 side and the electrodes 52 on the circuit board 48 side are joined by the solder bumps 40. Further, the columnar conductor 18 on the wafer level package 2 side and the electrode 54 on the circuit board 50 side are joined by the solder bump 46. The heat treatment temperature is about 230 ° C., for example. The heat treatment time is about 3 minutes, for example.

次に、回路基板４８とウェハレベルパッケージ２との間に封止樹脂）５３を充填する。また、ウェハレベルパッケージ２と回路基板５０との間に封止樹脂５５を充填する。   Next, a sealing resin 53 is filled between the circuit board 48 and the wafer level package 2. Further, a sealing resin 55 is filled between the wafer level package 2 and the circuit board 50.

こうして、ウェハレベルパッケージ２が三次元実装される（図１４参照）。   Thus, the wafer level package 2 is three-dimensionally mounted (see FIG. 14).

このように本実施形態によれば、電子部品１２ａ、１２ｂの配置位置を規制する位置規制部材１６を設ける。しかも、位置規制部材１６と柱状の導電体１８とは一緒に形成される。このため、本実施形態によれば、電子部品１２ａ、１２ｂと柱状の導電体１８との位置ずれを解消することができる。本実施形態によれば、位置ずれマージンを十分に小さくすることができるため、電子装置の微細化、高密度化、高集積化等を実現することができる。   As described above, according to the present embodiment, the position regulating member 16 that regulates the arrangement position of the electronic components 12a and 12b is provided. Moreover, the position regulating member 16 and the columnar conductor 18 are formed together. For this reason, according to this embodiment, position shift with electronic parts 12a and 12b and columnar conductor 18 can be eliminated. According to this embodiment, since the misalignment margin can be made sufficiently small, it is possible to realize miniaturization, high density, high integration, and the like of the electronic device.

（変形例（その１））
本実施形態による電子装置及びその製造方法の変形例（その１）について図１５及び図１６を用いて説明する。図１５は、本変形例による電子装置を示す断面図である。図１６は、本変形例による電子装置の製造方法を示す工程断面図である。 (Modification (Part 1))
A modification (No. 1) of the electronic device and the manufacturing method thereof according to the present embodiment will be described with reference to FIGS. FIG. 15 is a cross-sectional view showing an electronic device according to this modification. FIG. 16 is a process cross-sectional view illustrating a method for manufacturing an electronic device according to this modification.

本変形例による電子装置は、電子部品１２ｃ、１２ｄの側面がテーパ状になっているものである。   In the electronic device according to this modification, the side surfaces of the electronic components 12c and 12d are tapered.

図１に示す第１実施形態による電子装置の場合には、電子部品１２ａ、１２ｂの主面に対して、電子部品１２ａ、１２ｂの側面が垂直になっている。このような場合には、電子部品１２ａ、１２ｂと位置規制部材１６との間の遊びをある程度確保せざるを得ない。電子部品１２ａ、１２ｂと位置規制部材１６との間の遊びが過度に小さい場合には、電子部品１２ａ、１２ｂが位置規制部材１６にぶつかってしまい、位置規制部材１６により規制された配置位置に電子部品１２ａ、１２ｂを配置することが困難となるためである。   In the case of the electronic device according to the first embodiment shown in FIG. 1, the side surfaces of the electronic components 12a and 12b are perpendicular to the main surfaces of the electronic components 12a and 12b. In such a case, play between the electronic components 12a and 12b and the position regulating member 16 must be secured to some extent. When the play between the electronic components 12a and 12b and the position restricting member 16 is excessively small, the electronic components 12a and 12b collide with the position restricting member 16, and the electronic components are placed at the arrangement positions restricted by the position restricting member 16. This is because it is difficult to arrange the parts 12a and 12b.

これに対し、本変形例では、電子部品１２ａ、１２ｂが位置規制部材１６により規制された配置位置に配置されやすいように、電子部品１２ａ、１２ｂの側面（側壁、周縁部）がテーパ状になっている。即ち、電子部品１２ｃ、１２ｄの電極１４が形成された一方の面側（図１５の紙面下側の面側）の寸法が、電子部品１２ｃ、１２ｄの他方の面側（図１５の紙面上側の面側）の寸法より小さくなるように、電子部品１２ａ、１２ｂの側面がテーパ状になっている。このため、本変形例によれば、電子部品１２ｃ、１２ｄの他方の面（図１５の紙面上側の面）と位置規制部材１６との間の遊びを十分に小さくした場合であっても、位置規制部材１６により規制された配置位置に電子部品１２ｃ、１２ｄを容易に配置することが可能となる。本変形例によれば、電子部品１２ｃ、１２ｄの他方の面（図１５の紙面上側の面）と位置規制部材１６との間の遊びをより小さくすることができるため、電子部品１２ｃ、１２ｄと柱状の導電体１８との間の位置ずれをより十分に解消することができる。従って、本変形例によれば、電子装置の更なる微細化、高密度化、高集積化等を実現することが可能となる。   On the other hand, in this modification, the side surfaces (side walls, peripheral edge portions) of the electronic components 12a and 12b are tapered so that the electronic components 12a and 12b are easily arranged at the arrangement positions regulated by the position regulating member 16. ing. That is, the dimension of one surface (the lower surface of the paper in FIG. 15) on which the electrodes 14 of the electronic components 12c and 12d are formed is equal to the other surface of the electronic components 12c and 12d (the upper surface of the paper in FIG. 15). The side surfaces of the electronic components 12a and 12b are tapered so as to be smaller than the dimension on the surface side. For this reason, according to this modification, even if the play between the other surface of the electronic components 12c and 12d (the upper surface in FIG. 15) and the position regulating member 16 is sufficiently small, The electronic components 12c and 12d can be easily arranged at the arrangement position regulated by the regulating member 16. According to this modification, the play between the other surface of the electronic components 12c and 12d (the upper surface in FIG. 15) and the position regulating member 16 can be further reduced, so that the electronic components 12c and 12d The positional deviation between the columnar conductors 18 can be more sufficiently eliminated. Therefore, according to this modification, it is possible to realize further miniaturization, higher density, higher integration, and the like of the electronic device.

次に、本変形例による電子装置の製造方法について図１６を用いて説明する。   Next, a method for manufacturing an electronic device according to this modification will be described with reference to FIGS.

まず、支持基板５６上に熱剥離シート５８を形成する工程からフォトレジスト膜６４を剥離する工程までは、図４（ａ）乃至図６（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるため、説明を省略する（図１６（ａ）参照）。   First, from the step of forming the thermal release sheet 58 on the support substrate 56 to the step of peeling the photoresist film 64, the electronic device according to the first embodiment described above with reference to FIGS. Since this is the same as the manufacturing method, the description is omitted (see FIG. 16A).

次に、例えばチップマウンタを用い、支持基板５６上に電子部品１２ｃ、１２ｄを配置する（図１６（ｂ）参照）。電子部品１２ｃ、１２ｄを支持基板５６上に配置する際には、位置規制部材１６がガイドとして用いられ、位置規制部材１６により規制された配置位置に電子部品１２ｃ、１２ｄが配置される。   Next, the electronic components 12c and 12d are disposed on the support substrate 56 using, for example, a chip mounter (see FIG. 16B). When the electronic components 12c and 12d are arranged on the support substrate 56, the position regulating member 16 is used as a guide, and the electronic components 12c and 12d are arranged at the arrangement positions regulated by the position regulating member 16.

上述したように、電子部品１２ｃ、１２ｄの縁部（周縁部、側壁）は、テーパ状となっている。このため、本変形例によれば、電子部品１２ｃ、１２ｄの他方の面（図１６の紙面上側の面）と位置規制部材１６との間の遊びを十分に小さくした場合であっても、位置規制部材１６により規制された配置位置に電子部品１２ｃ、１２ｄを容易に配置することができる。   As described above, the edges (peripheral edge, side walls) of the electronic components 12c and 12d are tapered. Therefore, according to this modification, even if the play between the other surface of the electronic components 12c and 12d (the upper surface in FIG. 16) and the position regulating member 16 is sufficiently small, The electronic components 12c and 12d can be easily arranged at the arrangement position regulated by the regulating member 16.

この後の電子装置の製造方法は、図７（ａ）乃至図１２（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるため、説明を省略する。   The subsequent method for manufacturing the electronic device is the same as the method for manufacturing the electronic device according to the first embodiment described above with reference to FIGS.

こうして、本変形例による電子装置が製造される（図１５参照）。   Thus, the electronic device according to this modification is manufactured (see FIG. 15).

このように、本変形例によれば、電子部品１２ａ、１２ｂが位置規制部材１６により規制された配置位置に配置されやすいように、電子部品１２ａ、１２ｂの側面（側壁、周縁部）がテーパ状になっている。このため、本変形例によれば、電子部品１２ｃ、１２ｄの他方の面（図１５の紙面上側の面）と位置規制部材１６との間の遊びを十分に小さくした場合であっても、位置規制部材１６により規制された配置位置に電子部品１２ｃ、１２ｄを容易に配置することが可能となる。このため、本変形例によれば、電子部品１２ｃ、１２ｄの他方の面（図１５の紙面上側の面）と位置規制部材１６との間の遊びをより小さくすることができ、電子部品１２ｃ、１２ｄと柱状の導電体１８との間の位置ずれをより十分に解消することができる。従って、本変形例によれば、電子装置の更なる微細化、高密度化、高集積化等を実現することが可能となる。   As described above, according to the present modification, the side surfaces (side walls and peripheral edge portions) of the electronic components 12a and 12b are tapered so that the electronic components 12a and 12b are easily arranged at the arrangement positions regulated by the position regulating member 16. It has become. For this reason, according to this modification, even if the play between the other surface of the electronic components 12c and 12d (the upper surface in FIG. 15) and the position regulating member 16 is sufficiently small, The electronic components 12c and 12d can be easily arranged at the arrangement position regulated by the regulating member 16. For this reason, according to this modification, the play between the other surface (the upper surface in FIG. 15) of the electronic components 12c and 12d and the position regulating member 16 can be further reduced, and the electronic components 12c, 12c, The positional deviation between 12d and the columnar conductor 18 can be more sufficiently eliminated. Therefore, according to this modification, it is possible to realize further miniaturization, higher density, higher integration, and the like of the electronic device.

（変形例（その２））
本実施形態による電子装置及び製造方法の変形例（その２）について図１７を用いて説明する。図１７は、本変形例による電子装置を示す平面図である。 (Modification (Part 2))
A modification (No. 2) of the electronic device and the manufacturing method according to the present embodiment will be described with reference to FIG. FIG. 17 is a plan view showing an electronic apparatus according to this modification.

本変形例による電子装置は、電子部品１２ａ、１２ｂの各角部の位置を規制するように位置規制部材１６ａを形成するものである。   In the electronic apparatus according to this modification, the position restricting member 16a is formed so as to restrict the positions of the corners of the electronic components 12a and 12b.

図１７に示すように、電子部品１２ａ、１２ｂの各角部の位置を規制するように部分構造物（部分構造体）７０が配されている。電子部品１２ａ、１２ｂの各角部の位置を規制するこれら複数の部分構造物７０により、位置規制部材１６ａが形成されている。   As shown in FIG. 17, a partial structure (partial structure) 70 is arranged so as to regulate the position of each corner of the electronic components 12a and 12b. A position restricting member 16a is formed by the plurality of partial structures 70 that restrict the positions of the corners of the electronic components 12a and 12b.

このように、電子部品１２ａ、１２ｂの各角部の位置を規制する複数の部分構造物７０により、位置規制部材１６ａを形成するようにしてもよい。本変形例によっても、電子部品１２ａ、１２ｂの配置位置を規制することが可能である。   As described above, the position restricting member 16a may be formed by a plurality of partial structures 70 that restrict the positions of the corners of the electronic components 12a and 12b. Also according to this modification, it is possible to regulate the arrangement positions of the electronic components 12a and 12b.

（変形例（その３））
本実施形態による電子装置及び製造方法の変形例（その３）について図１８を用いて説明する。図１８は、本変形例による電子装置を示す平面図である。 (Modification (Part 3))
A modification (No. 3) of the electronic device and the manufacturing method according to the present embodiment will be described with reference to FIG. FIG. 18 is a plan view showing an electronic apparatus according to this modification.

本変形例による電子装置は、電子部品１２ａ、１２ｂの周縁の各辺の位置を規制するように位置規制部材１６ｂを形成するものである。   In the electronic device according to this modification, the position regulating member 16b is formed so as to regulate the position of each side of the periphery of the electronic components 12a and 12b.

図１８に示すように、電子部品１２ａ、１２ｂの周縁の各辺の位置を規制するように部分構造物（部分構造体）７２が配されている。部分構造物７２は、１つの辺に対して例えば２つずつ配されている。電子部品１２ａ、１２ｂの周縁の各辺の位置を規制するこれら複数の部分構造物７２により、位置規制部材１６ｂが形成されている。   As shown in FIG. 18, a partial structure (partial structure) 72 is arranged so as to regulate the position of each side of the periphery of the electronic components 12a and 12b. For example, two partial structures 72 are arranged for one side. A position restricting member 16b is formed by the plurality of partial structures 72 that restrict the positions of the respective sides of the periphery of the electronic components 12a and 12b.

このように、電子部品１２ａ、１２ｂの周縁の各辺の位置を規制する複数の部分構造物７２により、位置規制部材１６ｂを形成するようにしてもよい。本変形例によっても、電子部品１２ａ、１２ｂの配置位置を規制することが可能である。   As described above, the position restricting member 16b may be formed by the plurality of partial structures 72 that restrict the positions of the peripheral edges of the electronic components 12a and 12b. Also according to this modification, it is possible to regulate the arrangement positions of the electronic components 12a and 12b.

（変形例（その４））
本実施形態による電子装置及び製造方法の変形例（その４）について図１９を用いて説明する。図１９は、本変形例による電子装置を示す平面図である。 (Modification (Part 4))
A modification (No. 4) of the electronic device and the manufacturing method according to the present embodiment will be described with reference to FIG. FIG. 19 is a plan view showing an electronic apparatus according to this modification.

本変形例による電子装置は、電子部品１２ａ、１２ｂの周縁の各辺の位置を規制するように位置規制部材１６ｃを形成するものである。   In the electronic device according to this modification, the position regulating member 16c is formed so as to regulate the position of each side of the periphery of the electronic components 12a and 12b.

図１９に示すように、電子部品１２ａ、１２ｂの周縁の各辺の位置を規制するように部分構造物（部分構造体）７４が配されている。部分構造物７４は、１つの辺に対して例えば１つずつ配されている。部分構造体７４の長手方向は、電子部品１２ａ、１２ｂの周縁の各辺に沿っている。電子部品１２ａ、１２ｂの周縁の各辺の位置を規制するこれら複数の部分構造物７４により、位置規制部材１６ｃが形成されている。   As shown in FIG. 19, a partial structure (partial structure) 74 is arranged so as to regulate the position of each side of the periphery of the electronic components 12a, 12b. For example, one partial structure 74 is arranged for one side. The longitudinal direction of the partial structure 74 is along each side of the periphery of the electronic components 12a and 12b. A position regulating member 16c is formed by the plurality of partial structures 74 that regulate the positions of the sides of the peripheral edges of the electronic components 12a and 12b.

このように、電子部品１２ａ、１２ｂの周縁の各辺の位置を規制する複数の部分構造物７４により、位置規制部材１６ｃを形成するようにしてもよい。本変形例によっても、電子部品１２ａ、１２ｂの配置位置を規制することが可能である。   As described above, the position restricting member 16c may be formed by the plurality of partial structures 74 that restrict the positions of the peripheral edges of the electronic components 12a and 12b. Also according to this modification, it is possible to regulate the arrangement positions of the electronic components 12a and 12b.

（変形例（その５））
本実施形態による電子装置及び製造方法の変形例（その５）について図２０乃至図２４を用いて説明する。図２０は、本変形例による電子装置を示す断面図である。 (Modification (Part 5))
A modification (No. 5) of the electronic device and the manufacturing method according to the present embodiment will be described with reference to FIGS. FIG. 20 is a cross-sectional view showing an electronic device according to this modification.

本変形例による電子装置は、位置規制部材１６や柱状の導電体１８を補強する補強膜７６を形成するものである。   The electronic device according to this modification forms a reinforcing film 76 that reinforces the position regulating member 16 and the columnar conductor 18.

図２０に示すように、位置規制部材１６の一方の面（図２０における紙面上側の面）及び位置規制部材１６の側面には、補強膜７６が形成されている。また、柱状の導電体１８の一方の面（図２０における紙面上側の面）及び柱状の導電体１８の側面には、補強膜７６が形成されている。かかる補強膜７６の材料としては、位置規制部材１６や柱状の導電体１８より硬度の高い材料が用いられている。補強膜７６の材料としては、例えばＴｉＮ膜を用いることができる。補強膜７６の膜厚は、例えば１μｍ程度とする。   As shown in FIG. 20, a reinforcing film 76 is formed on one surface of the position regulating member 16 (the upper surface in FIG. 20) and the side surface of the position regulating member 16. Further, a reinforcing film 76 is formed on one surface of the columnar conductor 18 (the surface on the upper side in FIG. 20) and the side surface of the columnar conductor 18. As the material of the reinforcing film 76, a material having higher hardness than the position regulating member 16 and the columnar conductor 18 is used. As a material of the reinforcing film 76, for example, a TiN film can be used. The film thickness of the reinforcing film 76 is, for example, about 1 μm.

なお、補強膜７６の材料は、ＴｉＮに限定されるものではない。位置規制部材１６や柱状の導電体１８より硬度の高い材料を適宜用いることができる。例えば、クロム（Ｃｒ）、窒化ホウ素（ＢＮ）、炭化ケイ素（ＳｉＣ）、炭化タングステン（ＷＣ）、酸化アルミニウム（Ａｌ２Ｏ３）、ダイヤモンド等を、補強膜７６の材料として用いてもよい。 Note that the material of the reinforcing film 76 is not limited to TiN. A material having higher hardness than the position regulating member 16 and the columnar conductor 18 can be used as appropriate. For example, chromium (Cr), boron nitride (BN), silicon carbide (SiC), tungsten carbide (WC), aluminum oxide (Al 2 O 3 ), diamond, or the like may be used as the material of the reinforcing film 76.

本変形例によれば、位置規制部材１６や柱状の導電体１８を補強する補強膜７６が形成されているため、位置規制部材１６や柱状の導電体１８の変形等を防止することができる。このため、本変形例によれば、電子部品１２ａ、１２ｂを所定の配置位置に確実に配置することができる。また、樹脂層１０により電子部品１２ａ、１２ｂ、位置規制部材１６及び柱状の導電体１８を埋め込む際に、位置規制部材１６や柱状の導電体１８が変形するのを防止することができる。このため、本実施形態によれば、電子部品１２ａ、１２ｂと柱状の導電体１８との位置ずれをより確実に解消することができる。従って、本変形例によれば、電子装置の微細化、高密度化、高集積化等をより確実に実現することができる。   According to this modification, since the reinforcing film 76 that reinforces the position regulating member 16 and the columnar conductor 18 is formed, deformation of the position regulating member 16 and the columnar conductor 18 can be prevented. For this reason, according to this modification, electronic parts 12a and 12b can be certainly arranged in a predetermined arrangement position. Further, when the electronic parts 12a and 12b, the position regulating member 16 and the columnar conductor 18 are embedded by the resin layer 10, it is possible to prevent the position regulating member 16 and the columnar conductor 18 from being deformed. For this reason, according to this embodiment, position shift with electronic parts 12a and 12b and columnar conductor 18 can be canceled more certainly. Therefore, according to this modification, it is possible to more reliably realize miniaturization, higher density, higher integration, and the like of the electronic device.

次に、本変形例による電子装置の製造方法について図２１乃至図２４を用いて説明する。図２１乃至図２４は、本変形例による電子装置の製造方法を示す工程断面図である。   Next, an electronic device manufacturing method according to this modification will be described with reference to FIGS. 21 to 24 are process cross-sectional views illustrating a method for manufacturing an electronic device according to this modification.

まず、支持基板５６上に熱剥離シート５６を形成する工程からフォトレジスト膜６４を剥離する工程までは、図４（ａ）乃至図６（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるため、説明を省略する。   First, from the step of forming the thermal release sheet 56 on the support substrate 56 to the step of peeling the photoresist film 64, the electronic device according to the first embodiment described above with reference to FIGS. Since this is the same as the manufacturing method of, description is omitted.

次に、全面に、例えばスパッタリング法により、補強膜７６を形成する（図２１（ａ）参照）。かかる補強膜７６の材料としては、位置規制部材１６より硬度の高い材料を用いる。補強膜７６の材料としては、例えばＴｉＮ膜を用いることができる。補強膜７６の膜厚は、例えば１μｍ程度とする。   Next, a reinforcing film 76 is formed on the entire surface by, eg, sputtering (see FIG. 21A). As the material of the reinforcing film 76, a material having higher hardness than the position regulating member 16 is used. As a material of the reinforcing film 76, for example, a TiN film can be used. The film thickness of the reinforcing film 76 is, for example, about 1 μm.

なお、補強膜７６の材料は、ＴｉＮに限定されるものではない。位置規制部材１６より硬度の高い材料を適宜用いることができる。例えば、Ｃｒ、ＢＮ、ＳｉＣ、ＷＣ、Ａｌ２Ｏ３、ダイヤモンド等を、補強膜７６の材料として用いてもよい。 Note that the material of the reinforcing film 76 is not limited to TiN. A material having higher hardness than the position regulating member 16 can be used as appropriate. For example, Cr, BN, SiC, WC, Al 2 O 3 , diamond, or the like may be used as the material of the reinforcing film 76.

次に、例えばチップマウンタを用い、支持基板５６上に電子部品１２ａ、１２ｂを配置する（図２１（ｂ）参照）。電子部品１２ａ、１２ｂを支持基板５６上に配置する際には、補強膜７６により補強された位置規制部材１６がガイドとして用いられる。そして、補強膜７６により補強された位置規制部材１６により規制された配置位置に電子部品１２ａ、１２ｂが配置される。   Next, for example, using a chip mounter, the electronic components 12a and 12b are arranged on the support substrate 56 (see FIG. 21B). When the electronic components 12a and 12b are arranged on the support substrate 56, the position regulating member 16 reinforced by the reinforcing film 76 is used as a guide. Then, the electronic components 12 a and 12 b are arranged at the arrangement positions regulated by the position regulating member 16 reinforced by the reinforcing film 76.

本変形例によれば、補強膜７６が形成されているため、電子部品１２ａ、１２ｂを支持基板５６上に配置する際に、位置規制部材１６が変形するのを防止することができる。このため、本変形例によれば、電子部品１２ａ、１２ｂを所定の配置位置に確実に配置することができる。   According to this modification, since the reinforcing film 76 is formed, it is possible to prevent the position restricting member 16 from being deformed when the electronic components 12 a and 12 b are arranged on the support substrate 56. For this reason, according to this modification, electronic parts 12a and 12b can be certainly arranged in a predetermined arrangement position.

また、補強膜７６が形成されているため、電子部品１２ａ、１２ｂ、位置規制部材１６及び柱状の導電体１８を樹脂層１０により埋め込む際に、位置規制部材１６や柱状の導電体１８が変形するのを抑制することができる。   Further, since the reinforcing film 76 is formed, when the electronic components 12a and 12b, the position regulating member 16 and the columnar conductor 18 are embedded with the resin layer 10, the position regulating member 16 and the columnar conductor 18 are deformed. Can be suppressed.

従って、本変形例によれば、電子部品１２ａ、１２ｂと柱状の導電体１８との位置ずれをより確実に解消することができる。   Therefore, according to this modification, the positional deviation between the electronic components 12a and 12b and the columnar conductor 18 can be more reliably eliminated.

この後の樹脂層１０を形成する工程から金属箔６０を除去する工程までは、図７（ａ）乃至図８（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるため、説明を省略する（図２２（ａ）乃至図２３（ａ）参照）。   From the process of forming the resin layer 10 to the process of removing the metal foil 60 is the same as the method for manufacturing the electronic device according to the first embodiment described above with reference to FIGS. 7A to 8A. Therefore, the description is omitted (see FIGS. 22A to 23A).

次に、図８（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、金属膜６２をエッチング除去する。これにより、構造体６８の一方の面側（図２３の紙面下側）に補強膜７６の一部が露出された状態となる（図２３（ｂ）参照）。   Next, the metal film 62 is etched away in the same manner as in the method for manufacturing the electronic device according to the first embodiment described above with reference to FIG. As a result, a part of the reinforcing film 76 is exposed on one surface side of the structure 68 (the lower side in the drawing of FIG. 23) (see FIG. 23B).

次に、図２４（ａ）に示すように、構造体６８の一方の面側（図２３の紙面下側）に露出している補強膜７６をエッチング除去する。エッチング液としては、例えば硫酸を含む水溶液を用いる。   Next, as shown in FIG. 24A, the reinforcing film 76 exposed on one surface side of the structure 68 (the lower side in FIG. 23) is removed by etching. For example, an aqueous solution containing sulfuric acid is used as the etching solution.

この後の電子装置の製造方法は、図８（ｃ）乃至図１２（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるため、説明を省略する。   The subsequent manufacturing method of the electronic device is the same as the manufacturing method of the electronic device according to the first embodiment described above with reference to FIGS.

こうして、本変形例による電子装置が製造される（図２４（ｂ）参照）。   Thus, the electronic device according to this modification is manufactured (see FIG. 24B).

［第２実施形態］
第２実施形態による電子装置の製造方法を図２５乃至図２９を用いて説明する。図２５乃至図２９は、本実施形態による電子装置の製造方法を示す工程断面図である。図１乃至図２４に示す第１実施形態による電子装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。 [Second Embodiment]
A method for manufacturing an electronic device according to the second embodiment will be described with reference to FIGS. 25 to 29 are process cross-sectional views illustrating the method for manufacturing the electronic device according to the present embodiment. The same components as those in the electronic device and the manufacturing method thereof according to the first embodiment shown in FIG. 1 to FIG.

まず、支持基板５６上に熱剥離シート５８を形成する工程から金属膜６２を形成する工程までは、図４（ａ）乃至図４（ｃ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるため説明を省略する。   First, from the step of forming the thermal release sheet 58 on the support substrate 56 to the step of forming the metal film 62, the electronic device according to the first embodiment described above with reference to FIGS. 4A to 4C is used. Since it is the same as that of a manufacturing method, description is abbreviate | omitted.

次に、図５（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、支持基板５６上の全面に、フォトレジスト膜６４を形成する。フォトレジスト膜６４の厚さは、例えば２００μｍ程度とする。   Next, a photoresist film 64 is formed on the entire surface of the support substrate 56 in the same manner as the electronic device manufacturing method according to the first embodiment described above with reference to FIG. The thickness of the photoresist film 64 is, for example, about 200 μm.

次に、図５（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、フォトレジスト膜６４に開口部６６ａ、６６ｂを形成する（図２５（ａ）参照）。   Next, openings 66a and 66b are formed in the photoresist film 64 in the same manner as in the electronic device manufacturing method according to the first embodiment described above with reference to FIG. 5A (see FIG. 25A).

次に、図５（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、開口部６６ａ、６６ｂ内にＣｕ膜を形成する（図２５（ｂ）参照）。Ｃｕ膜の厚さは、例えば２００μｍ程度とする。こうして、開口部６６ａ内にＣｕの位置規制部材１６が形成される。また、開口部６６ｂ内にＣｕの柱状の導電体１８が形成される。   Next, a Cu film is formed in the openings 66a and 66b in the same manner as in the method for manufacturing the electronic device according to the first embodiment described above with reference to FIG. 5B (see FIG. 25B). The thickness of the Cu film is, for example, about 200 μm. Thus, the Cu position regulating member 16 is formed in the opening 66a. Further, a Cu columnar conductor 18 is formed in the opening 66b.

この後、図５（ｃ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、フォトレジスト膜６４を剥離する（図２６（ａ）参照）。   Thereafter, the photoresist film 64 is removed in the same manner as in the method for manufacturing the electronic device according to the first embodiment described above with reference to FIG. 5C (see FIG. 26A).

次に、位置規制部材１６及び柱状の導電体１８により覆われていない部分の金属膜６２をエッチング除去する（図２６（ｂ）参照）。エッチング液としては、例えば硫酸を含む水溶液を用いる。この際、位置規制部材１６及び柱状の導電体１８の表面も若干エッチングされるが、位置規制部材１６及び柱状の導電体１８のサイズは金属膜６２の膜厚と比較して十分に大きいため、特段の問題は生じない。   Next, the portion of the metal film 62 not covered with the position restricting member 16 and the columnar conductor 18 is removed by etching (see FIG. 26B). For example, an aqueous solution containing sulfuric acid is used as the etching solution. At this time, the surface of the position restricting member 16 and the columnar conductor 18 is also slightly etched, but the size of the position restricting member 16 and the columnar conductor 18 is sufficiently larger than the film thickness of the metal film 62. There is no particular problem.

次に、位置規制部材１６及び柱状の導電体１８により覆われていない部分の金属箔６０をエッチング除去する（図２７（ａ）参照）。エッチング液としては、例えば希塩酸を用いる。   Next, the portion of the metal foil 60 not covered with the position regulating member 16 and the columnar conductor 18 is removed by etching (see FIG. 27A). For example, dilute hydrochloric acid is used as the etching solution.

次に、図６（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、支持基板５６上に電子部品１２ａ、１２ｂを配置する（図２７（ｂ）参照）。   Next, the electronic components 12a and 12b are arranged on the support substrate 56 in the same manner as in the electronic device manufacturing method according to the first embodiment described above with reference to FIG. 6B (see FIG. 27B).

次に、図７（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、樹脂層１０を形成する（図２８（ａ）参照）。   Next, the resin layer 10 is formed in the same manner as in the method for manufacturing the electronic device according to the first embodiment described above with reference to FIG. 7A (see FIG. 28A).

次に、図７（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、熱剥離シート５８の粘着力を低下させるための熱処理を行う。   Next, in the same manner as in the method for manufacturing the electronic device according to the first embodiment described above with reference to FIG.

次に、支持基板５６を、熱剥離シート５８とともに、樹脂層１０から剥離する（図２８（ｂ）参照）。   Next, the support substrate 56 is peeled from the resin layer 10 together with the thermal release sheet 58 (see FIG. 28B).

次に、例えばウェットエッチングにより、金属箔６０をエッチング除去する（図２９（ａ）参照）。エッチング液としては、例えば希塩酸を用いる。   Next, the metal foil 60 is removed by etching, for example, by wet etching (see FIG. 29A). For example, dilute hydrochloric acid is used as the etching solution.

こうして、電子部品１２ａ，１２ｂ、位置規制部材１６及び柱状の導電体１８が樹脂層１０中に埋め込まれた構造体６８が得られる。   In this way, the structure 68 in which the electronic components 12a and 12b, the position regulating member 16, and the columnar conductor 18 are embedded in the resin layer 10 is obtained.

この後の電子装置の製造方法は、図８（ｃ）乃至図１２（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるため、説明を省略する。   The subsequent manufacturing method of the electronic device is the same as the manufacturing method of the electronic device according to the first embodiment described above with reference to FIGS.

こうして、本実施形態による電子装置が製造される（図２９（ｂ）参照）。   Thus, the electronic device according to the present embodiment is manufactured (see FIG. 29B).

このように、位置規制部材１６及び柱状の導電体１８から露出している金属膜６２や金属箔６０を、電子部品１２ａ、１２ｂを実装する前にエッチング除去するようにしてもよい。   As described above, the metal film 62 and the metal foil 60 exposed from the position regulating member 16 and the columnar conductor 18 may be removed by etching before mounting the electronic components 12a and 12b.

（変形例）
本実施形態の変形例による電子装置の製造方法を図３０乃至図３３を用いて説明する。図３０乃至図３３は、本変形例による電子装置の製造方法を示す工程断面図である。 (Modification)
A method for manufacturing an electronic device according to a modification of the present embodiment will be described with reference to FIGS. 30 to 33 are process cross-sectional views illustrating a method for manufacturing an electronic device according to this modification.

本変形例による電子装置の製造方法は、位置規制部材１６や柱状の導電体１８を補強する補強膜７６を形成するものである。   The manufacturing method of the electronic device according to this modification forms a reinforcing film 76 that reinforces the position regulating member 16 and the columnar conductor 18.

まず、支持基板５６上に熱剥離シート５８を形成する工程から金属膜６２を形成する工程までは、図４（ａ）乃至図４（ｃ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるため説明を省略する。   First, from the step of forming the thermal release sheet 58 on the support substrate 56 to the step of forming the metal film 62, the electronic device according to the first embodiment described above with reference to FIGS. 4A to 4C is used. Since it is the same as that of a manufacturing method, description is abbreviate | omitted.

この後のフォトレジスト膜６４を形成する工程からフォトレジスト膜６４を剥離する工程までは、図２５（ａ）乃至図２６（ａ）を用いて上述した第２実施形態による電子装置の製造方法と同様
であるため説明を省略する（図３０（ａ）参照）。 From the subsequent step of forming the photoresist film 64 to the step of removing the photoresist film 64, the method of manufacturing the electronic device according to the second embodiment described above with reference to FIGS. Since it is the same, description is abbreviate | omitted (refer Fig.30 (a)).

次に、図２１（ａ）を用いて上述した第１実施形態の変形例（その５）による電子装置の製造方法と同様にして、補強膜７６を形成する。   Next, the reinforcing film 76 is formed in the same manner as in the electronic device manufacturing method according to the modification (No. 5) of the first embodiment described above with reference to FIG.

次に、例えばドライエッチングにより、補強膜７６を異方性エッチングする。これにより、位置規制部材１６や柱状の導電体１８の側壁に補強膜７６が残存する（図３１（ａ）参照）。   Next, the reinforcing film 76 is anisotropically etched by, for example, dry etching. Thereby, the reinforcing film 76 remains on the side walls of the position restricting member 16 and the columnar conductor 18 (see FIG. 31A).

次に、図２６（ｂ）を用いて上述した第２実施形態による電子装置の製造方法と同様にして、位置規制部材１６及び柱状の導電体１８により覆われていない部分の金属膜６２をエッチング除去する（図３１（ｂ）参照）。   Next, in the same manner as in the method of manufacturing the electronic device according to the second embodiment described above with reference to FIG. 26B, the portion of the metal film 62 that is not covered with the position regulating member 16 and the columnar conductor 18 is etched. It is removed (see FIG. 31 (b)).

次に、図２７（ａ）を用いて上述した第２実施形態による電子装置の製造方法と同様にして、位置規制部材１６及び柱状の導電体１８により覆われていない部分の金属箔６０をエッチング除去する（図３２（ａ）参照）。   Next, in the same manner as in the method of manufacturing the electronic device according to the second embodiment described above with reference to FIG. 27A, the portion of the metal foil 60 that is not covered with the position regulating member 16 and the columnar conductor 18 is etched. It is removed (see FIG. 32 (a)).

この後の電子装置の製造方法は、図２７（ｂ）乃至図２９（ｂ）を用いて上述した第２実施形態による電子装置の製造方法と同様であるため、説明を省略する。   The subsequent manufacturing method of the electronic device is the same as the manufacturing method of the electronic device according to the second embodiment described above with reference to FIGS.

こうして、本実施形態による電子装置が製造される（図３３参照）。   Thus, the electronic device according to the present embodiment is manufactured (see FIG. 33).

このように、位置規制部材１６や柱状の導電体１８を補強する補強膜７６を形成するようにしてもよい。   In this way, the reinforcing film 76 that reinforces the position regulating member 16 and the columnar conductor 18 may be formed.

［第３実施形態］
第３実施形態による電子装置の製造方法を図３４乃至図３６を用いて説明する。図３４乃至図３６は、本実施形態による電子装置の製造方法を示す工程断面図である。図１乃至図３３に示す第１又は第２実施形態による電子装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。 [Third Embodiment]
A method for manufacturing an electronic device according to the third embodiment will be described with reference to FIGS. 34 to 36 are process cross-sectional views illustrating the method for manufacturing the electronic device according to the present embodiment. The same components as those in the method of manufacturing the electronic device according to the first or second embodiment shown in FIG. 1 to FIG.

本実施形態による電子装置は、熱剥離シート５８上に金属箔５８や金属膜６０を介することなく位置規制部材１６ｄや柱状の導電体１８ａを形成するものである。   In the electronic device according to the present embodiment, the position regulating member 16d and the columnar conductor 18a are formed on the heat release sheet 58 without the metal foil 58 or the metal film 60 interposed therebetween.

まず、図４（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、支持基板５６上に熱剥離シート５８を貼り付ける。   First, in the same manner as the electronic device manufacturing method according to the first embodiment described above with reference to FIG.

次に、図５（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、フォトレジスト膜６４を形成する。フォトレジスト膜６４は、熱剥離シート５８上に直接形成される。   Next, a photoresist film 64 is formed in the same manner as in the method for manufacturing the electronic device according to the first embodiment described above with reference to FIG. The photoresist film 64 is directly formed on the heat release sheet 58.

次に、図５（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、フォトレジスト６４に開口部６６ａ、６６ｂを形成する。   Next, openings 66 a and 66 b are formed in the photoresist 64 in the same manner as in the method for manufacturing the electronic device according to the first embodiment described above with reference to FIG.

次に、開口部６６ａ内に位置規制部材１６ｄを形成するとともに、開口部６６ｂ内に柱状の導電体１８ａを形成する。位置規制部材１６ｄや柱状の導電体１８ａは、開口部６６ａ、６６ｂ内に導電体を充填することにより形成することができる。例えば、開口部６６ａ、６６ｂ内に導電体を含む液体を充填することにより、位置規制部材１６ｄや柱状の導電体１８ａを形成することが可能である。導電体を含む液体としては、例えば導電性インクを用いることができる。導電性インクは、金属粒子等の導電体を含むインクである。導電性インクは、インクジェット印刷技術を用いて、印刷することが可能である。ここでは、例えばインクジェット印刷技術を用いて、開口部６６ａ、６６ｂ内に導電性インクを充填する。導電性インクとしては、銅を含む導電性インクである銅インクを用いる。銅インクは、例えばアルテック株式会社により提供されている。また、銅インクは、石原薬品株式会社によっても開発されている。また、昭和電工株式会社等も導電性インクを開発している。   Next, the position regulating member 16d is formed in the opening 66a, and the columnar conductor 18a is formed in the opening 66b. The position regulating member 16d and the columnar conductor 18a can be formed by filling the openings 66a and 66b with a conductor. For example, the position regulating member 16d and the columnar conductor 18a can be formed by filling the openings 66a and 66b with a liquid containing a conductor. As the liquid containing the conductor, for example, conductive ink can be used. The conductive ink is an ink containing a conductor such as metal particles. The conductive ink can be printed using an ink jet printing technique. Here, for example, conductive ink is filled in the openings 66a and 66b by using an ink jet printing technique. As the conductive ink, a copper ink which is a conductive ink containing copper is used. Copper ink is provided by, for example, Altec Corporation. Copper ink has also been developed by Ishihara Pharmaceutical Co., Ltd. Showa Denko Co., Ltd. has also developed conductive ink.

次に、開口部６６ａ、６６ｂ内に充填された導電性インクに対して、エネルギービームを照射する。ここでは、例えば所定の波長の光を、開口部６６ａ、６６ｂ内に充填された導電性インクに対して照射する。そうすると、導電性インクの溶媒が気化するとともに、導電性インクに含まれている金属粒子が溶解して繋がり合い、金属により形成された位置規制部材１６ｄ及び柱状の導電体１８ａが形成される。   Next, the energy beam is irradiated to the conductive ink filled in the openings 66a and 66b. Here, for example, light having a predetermined wavelength is applied to the conductive ink filled in the openings 66a and 66b. Then, the solvent of the conductive ink is vaporized, and the metal particles contained in the conductive ink are dissolved and connected to form the position regulating member 16d and the columnar conductor 18a made of metal.

このように、本実施形態では、導電体を含む液体を用いて位置規制部材１６ｄや柱状の導電体１８ａを形成する。   Thus, in the present embodiment, the position regulating member 16d and the columnar conductor 18a are formed using a liquid containing a conductor.

次に、図６（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、フォトレジスト膜６４を剥離する（図３５（ｂ）参照）。   Next, the photoresist film 64 is removed in the same manner as in the method for manufacturing the electronic device according to the first embodiment described above with reference to FIG. 6A (see FIG. 35B).

次に、図６（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、電子部品１２ａ、１２ｂを配置する。   Next, the electronic components 12a and 12b are arranged in the same manner as in the electronic device manufacturing method according to the first embodiment described above with reference to FIG.

次に、図７（ａ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、樹脂層１０を形成する。   Next, the resin layer 10 is formed in the same manner as in the electronic device manufacturing method according to the first embodiment described above with reference to FIG.

次に、図７（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様にして、支持基板５６を熱剥離シート５８とともに除去する（図３６（ａ）参照）。   Next, the support substrate 56 is removed together with the thermal release sheet 58 in the same manner as in the electronic device manufacturing method according to the first embodiment described above with reference to FIG. 7B (see FIG. 36A).

この後の電子装置の製造方法は、図８（ｃ）乃至図１２（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるため説明を省略する。   The subsequent method for manufacturing the electronic device is the same as the method for manufacturing the electronic device according to the first embodiment described above with reference to FIGS.

こうして、本実施形態による電子装置が製造される（図３６（ｂ）参照）。   Thus, the electronic device according to the present embodiment is manufactured (see FIG. 36B).

このように、熱剥離シート５８上に金属箔５８や金属膜６０を介することなく位置規制部材１６ｄや柱状の導電体１８ａを形成するようにしてもよい。   As described above, the position regulating member 16d and the columnar conductor 18a may be formed on the heat release sheet 58 without the metal foil 58 or the metal film 60 interposed therebetween.

［変形実施形態］
上記実施形態に限らず種々の変形が可能である。 [Modified Embodiment]
The present invention is not limited to the above embodiment, and various modifications are possible.

例えば、上記実施形態では、再配線層１１を形成した後に、樹脂層１０の一方の面側（図１１における紙面上側の面）を研削する場合を例に説明したが、これに限定されるものではない。例えば、樹脂層１０の一方の面側（図１１における紙面上側の面）を研削した後に、再配線層１１を形成するようにしてもよい。   For example, in the above embodiment, the case where one surface side of the resin layer 10 (the upper surface in FIG. 11) is ground after the rewiring layer 11 is formed has been described as an example. is not. For example, the rewiring layer 11 may be formed after grinding one surface side of the resin layer 10 (the upper surface in FIG. 11).

また、上記実施形態では、金属箔６０を熱剥離シート５８に貼り付けた後に金属箔６０上に金属膜６２を堆積する場合を例に説明したが、これに限定されるものではない。金属箔６０上に金属膜６２が堆積されたものを、熱剥離シート５８に貼り付けるようにしてもよい。   Moreover, although the said embodiment demonstrated the case where the metal film 62 was deposited on the metal foil 60 after affixing the metal foil 60 on the heat peeling sheet 58, it is not limited to this. A metal film 62 deposited on the metal foil 60 may be attached to the heat release sheet 58.

また、上記実施形態では、位置規制部材１６及び柱状の導電体１８の材料としてＣｕを用いたが、これに限定されるものではない。例えば、位置規制部材１６及び柱状の導電体１８の材料としてＣｕ合金を用いてもよい。また、位置規制部材１６及び柱状の導電体１８の材料として、Ａｇ等を用いてもよい。   Moreover, in the said embodiment, although Cu was used as a material of the position control member 16 and the columnar conductor 18, it is not limited to this. For example, a Cu alloy may be used as the material of the position regulating member 16 and the columnar conductor 18. Further, Ag or the like may be used as the material of the position regulating member 16 and the columnar conductor 18.

また、第３実施形態では、導電性インクにエネルギービームを照射する場合を例に説明したが、これに限定されるものではない。例えば、導電性インクに対して熱処理を行うことにより、位置規制部材１６ｄや柱状の導電体１８ａを形成してもよい。   In the third embodiment, the case where the conductive ink is irradiated with the energy beam has been described as an example. However, the present invention is not limited to this. For example, the position regulating member 16d and the columnar conductor 18a may be formed by performing a heat treatment on the conductive ink.

また、第３実施形態では、導電体を含む液体、より具体的には、導電性インクを用いて位置規制部材１６ｄや柱状の導電体１８ａを形成する場合を例に説明したが、これに限定されるものではない。例えば、導電性の粉体を用いて位置規制部材１６ｄや柱状の導電体１８ａを形成するようにしてもよい。導電性粉体は、導電性を有する微小球の集合体、即ち、導電性粒子の集合体である。かかる微小球の材料としては、例えばＣｕ合金やはんだ等を用いることができる。微小球の直径は、例えば数μｍ程度とする。微小球の融点より高い温度で加熱すると、微小球が溶解し、開口部６６ａ、６６ｂ内に隙間なく導電体が充填される。これにより、位置規制部材１６ｄや柱状の導電体１８ａを開口部６６ａ、６６ｂ内に形成することができる。   In the third embodiment, the case where the position regulating member 16d and the columnar conductor 18a are formed by using a liquid containing a conductor, more specifically, a conductive ink has been described as an example. However, the present invention is not limited thereto. Is not to be done. For example, the position regulating member 16d and the columnar conductor 18a may be formed using conductive powder. The conductive powder is a collection of conductive microspheres, that is, a collection of conductive particles. As a material for such microspheres, for example, a Cu alloy, solder, or the like can be used. The diameter of the microsphere is, for example, about several μm. When heated at a temperature higher than the melting point of the microspheres, the microspheres are dissolved and the conductors are filled in the openings 66a and 66b without any gaps. Thereby, the position regulating member 16d and the columnar conductor 18a can be formed in the openings 66a and 66b.

また、第１実施形態及び第２実施形態では、電解めっき法により位置規制部材１６や柱状の導電体１８を形成する場合を例に説明したが、これに限定されるものではない。例えば、導電体を含む液体や導電性粉体を用いて位置規制部材１６や柱状の導電体１８を形成するようにしてもよい。   In the first embodiment and the second embodiment, the case where the position regulating member 16 and the columnar conductor 18 are formed by an electrolytic plating method has been described as an example, but the present invention is not limited to this. For example, the position regulating member 16 and the columnar conductor 18 may be formed using a liquid containing a conductor or conductive powder.

また、上記実施形態では、接着層５８として、加熱することにより粘着力が低下する熱剥離シートを用いる場合を例に説明したが、接着層５８は熱剥離シートに限定されるものではない。例えば、紫外線等を照射することにより粘着力が低下する材料を、接着層５８の材料として用いてもよい。   Moreover, although the case where the heat release sheet whose adhesive force declines by heating was used as an example of the adhesive layer 58 in the above embodiment, the adhesive layer 58 is not limited to the heat release sheet. For example, a material whose adhesive strength is reduced by irradiating ultraviolet rays or the like may be used as the material of the adhesive layer 58.

また、第１及び第２実施形態では、金属箔５８の材料としてＡｌを用いる場合を例に説明したが、これに限定されるものではない。例えば、金属箔５８の材料として、Ｃｕを用いてもよい。即ち、金属箔５８として銅箔を用いてもよい。この場合には、銅箔５８上にＣｕの金属膜６２を形成しなくてよい。銅箔５８をシード層として位置規制部材１６や柱状の導電体１８を電解めっき法により形成することが可能である。   In the first and second embodiments, the case where Al is used as the material of the metal foil 58 has been described as an example. However, the present invention is not limited to this. For example, Cu may be used as the material of the metal foil 58. That is, a copper foil may be used as the metal foil 58. In this case, the Cu metal film 62 need not be formed on the copper foil 58. The position regulating member 16 and the columnar conductor 18 can be formed by electrolytic plating using the copper foil 58 as a seed layer.

また、電子装置１２ａ、１２ｂを配置する際に、接着剤を用いてもよい。かかる接着剤としては、例えば、希釈したレジスト等を用いてもよい。接着剤としてレジストを用いて場合には、剥離液等を用いて容易に除去することが可能である。   Further, an adhesive may be used when arranging the electronic devices 12a and 12b. As such an adhesive, for example, a diluted resist may be used. In the case of using a resist as an adhesive, it can be easily removed using a stripping solution or the like.

また、上記実施形態では、感光性の有機膜６４、即ち、フォトレジスト膜を用いる場合を例に説明したが、これに限定されるものではない。非感光性の有機膜６４を形成し、レーザビーム等を用いて開口部６６ａ、６６ｂを非感光性の有機膜６４に形成するようにしてもよい。   In the above embodiment, the case where the photosensitive organic film 64, that is, the photoresist film is used has been described as an example. However, the present invention is not limited to this. The non-photosensitive organic film 64 may be formed, and the openings 66a and 66b may be formed in the non-photosensitive organic film 64 using a laser beam or the like.

また、位置規制部材１６を放熱板（図示せず）等に接続するようにしてもよい。位置規制部材１６を放熱板に接続すれば、電子部品１２ａ、１２ｂから放出される熱を、位置規制部材１６を介して効率的に放熱することが可能となり、電子装置の更なる信頼性の向上に寄与することができる。   Further, the position regulating member 16 may be connected to a heat radiating plate (not shown) or the like. If the position restricting member 16 is connected to the heat radiating plate, the heat released from the electronic components 12a and 12b can be efficiently radiated through the position restricting member 16, and the reliability of the electronic device is further improved. Can contribute.

上記実施形態に関し、更に以下の付記を開示する。   Regarding the above embodiment, the following additional notes are disclosed.

（付記１）
支持基板上に、柱状の導電体を形成するとともに、電子部品の配置位置を規制する位置規制部材を形成する工程と、
前記位置規制部材により規制された前記配置位置に前記電子部品を配置する工程と、
前記電子部品、前記位置規制部材及び前記柱状の導電体を樹脂層により埋め込む工程と、
前記支持基板を除去する工程と
を有することを特徴とする電子装置の製造方法。 (Appendix 1)
Forming a columnar conductor on the support substrate and forming a position regulating member for regulating the arrangement position of the electronic component;
Placing the electronic component at the placement position regulated by the position regulating member;
Embedding the electronic component, the position regulating member and the columnar conductor with a resin layer;
And a step of removing the support substrate.

（付記２）
付記１記載の電子装置の製造方法において、
前記柱状の導電体及び前記位置規制部材を形成する工程の前に、前記支持基板上に有機膜を形成する工程と；前記柱状の導電体を形成するための第１の開口部と前記位置規制部材を形成するための第２の開口部とを前記有機膜に形成する工程とを有し、
前記柱状の導電体及び前記位置規制部材を形成する工程では、前記第１の開口部内に前記柱状の導電体を形成するとともに前記第２の開口部内に前記位置規制部材を形成し、
前記柱状の導電体及び前記位置規制部材を形成する工程の後、前記電子部品を配置する工程の前に、前記有機膜を除去する工程を更に有する
ことを特徴とする電子装置の製造方法。 (Appendix 2)
In the method for manufacturing an electronic device according to attachment 1,
A step of forming an organic film on the support substrate before the step of forming the columnar conductor and the position regulating member; a first opening for forming the columnar conductor and the position regulating; Forming a second opening for forming a member in the organic film,
In the step of forming the columnar conductor and the position regulating member, the columnar conductor is formed in the first opening and the position regulating member is formed in the second opening.
The method of manufacturing an electronic device, further comprising a step of removing the organic film after the step of forming the columnar conductor and the position regulating member and before the step of arranging the electronic component.

（付記３）
付記２記載の電子装置の製造方法において、
前記支持基板上に前記有機膜を形成する工程の前に、前記支持基板上に熱剥離シートを形成する工程と；前記熱剥離シート上に第１の膜を形成する工程とを更に有し、
前記支持基板を除去する工程では、前記熱剥離シートとともに前記支持基板を除去し、
前記支持基板を除去する工程の後に、前記第１の膜をエッチング除去する工程を更に有する
ことを特徴とする電子装置の製造方法。 (Appendix 3)
In the method for manufacturing an electronic device according to attachment 2,
Before the step of forming the organic film on the support substrate, the step of forming a thermal release sheet on the support substrate; and the step of forming a first film on the thermal release sheet,
In the step of removing the support substrate, the support substrate is removed together with the thermal release sheet,
The method of manufacturing an electronic device, further comprising a step of etching away the first film after the step of removing the support substrate.

（付記４）
付記２記載の電子装置の製造方法において、
前記支持基板上に前記有機膜を形成する工程の前に、前記支持基板上に熱剥離シートを形成する工程と；前記熱剥離シート上に第１の膜を形成する工程とを更に有し、
前記柱状の導電体及び前記位置規制部材を形成する工程の後、前記電子部品を配置する工程の前に、前記柱状の導電体及び前記位置規制部材により覆われていない部分の前記第１の膜をエッチング除去する工程を更に有する
ことを特徴とする電子装置の製造方法。 (Appendix 4)
In the method for manufacturing an electronic device according to attachment 2,
Before the step of forming the organic film on the support substrate, the step of forming a thermal release sheet on the support substrate; and the step of forming a first film on the thermal release sheet,
After the step of forming the columnar conductor and the position regulating member, and before the step of arranging the electronic component, the first film in a portion not covered by the columnar conductor and the position regulating member A method for manufacturing an electronic device, further comprising: a step of etching and removing.

（付記５）
付記２記載の電子装置の製造方法において、
前記支持基板上に前記有機膜を形成する工程の前に、前記支持基板上に熱剥離シートを形成する工程を更に有し、
前記柱状の導電体及び前記位置規制部材を形成する工程では、前記熱剥離シート上に前記柱状の導電体及び前記位置規制部材を直接形成する
ことを特徴とする電子装置の製造方法。 (Appendix 5)
In the method for manufacturing an electronic device according to attachment 2,
Before the step of forming the organic film on the support substrate, further comprising the step of forming a thermal release sheet on the support substrate,
In the step of forming the columnar conductor and the position restricting member, the columnar conductor and the position restricting member are directly formed on the heat release sheet.

（付記６）
付記２乃至５のいずれかに記載の電子装置の製造方法において、
前記柱状の導電体及び前記位置規制部材を形成する工程では、前記有機膜をマスクとし、電解めっき法により、前記柱状の導電体及び前記位置規制部材を形成する
ことを特徴とする電子装置の製造方法。 (Appendix 6)
In the method for manufacturing an electronic device according to any one of appendices 2 to 5,
In the step of forming the columnar conductor and the position regulating member, the columnar conductor and the position regulating member are formed by electrolytic plating using the organic film as a mask. Method.

（付記７）
付記６記載の電子装置の製造方法において、
前記第１の膜は、第１の層と、前記第１の層上に形成され、前記第１の層とエッチング特性が異なり、前記柱状の導電体及び前記位置規制部材と同一の材料の第２の層とを有し、
前記柱状の導電体及び前記位置規制部材を形成する工程では、前記第２の層をシード層として前記柱状の導電体及び前記位置規制部材を形成する
ことを特徴とする電子装置の製造方法。 (Appendix 7)
In the method for manufacturing an electronic device according to appendix 6,
The first film is formed on the first layer and on the first layer, has a different etching characteristic from the first layer, and is made of the same material as the columnar conductor and the position regulating member. Two layers,
In the step of forming the columnar conductor and the position restricting member, the columnar conductor and the position restricting member are formed by using the second layer as a seed layer.

（付記８）
付記２乃至５のいずれかに記載の電子装置の製造方法において、
前記柱状の導電体及び前記位置規制部材を形成する工程では、導電体を含む液体又は導電性粉体を用いて前記柱状の導電体及び前記位置規制部材を形成する
ことを特徴とする電子装置の製造方法。 (Appendix 8)
In the method for manufacturing an electronic device according to any one of appendices 2 to 5,
In the step of forming the columnar conductor and the position regulating member, the columnar conductor and the position regulating member are formed using a liquid or conductive powder containing a conductor. Production method.

（付記９）
付記６乃至８のいずれかに記載の電子装置の製造方法において、
前記柱状の導電体及び前記位置規制部材は、Ｃｕを含む
ことを特徴とする電子装置の製造方法。 (Appendix 9)
In the method for manufacturing an electronic device according to any one of appendices 6 to 8,
The columnar conductor and the position restricting member include Cu. A method of manufacturing an electronic device, wherein:

（付記１０）
付記８記載の電子装置の製造方法において、
前記導電体を含む液体は、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、ＳｎＯ２、インジウム錫酸化物、カーボンナノチューブ、又は、グラフェンを含む
ことを特徴とする電子装置の製造方法。 (Appendix 10)
In the method for manufacturing an electronic device according to appendix 8,
The liquid containing the conductor contains Au, Ag, Cu, Ni, SnO 2 , indium tin oxide, carbon nanotube, or graphene.

（付記１１）
付記１乃至１０のいずれかに記載の電子装置の製造方法において、
前記電子部品は、電極が形成されている側の面である第１の主面と、前記第１の主面の反対側の面である第２の主面とを有し、
前記第２の主面側から前記第１の主面側に向かって前記電子部品の寸法が徐々に小さくなるように、前記電子部品の側面がテーパ状になっている
ことを特徴とする電子装置の製造方法。 (Appendix 11)
In the method for manufacturing an electronic device according to any one of appendices 1 to 10,
The electronic component has a first main surface that is a surface on which an electrode is formed, and a second main surface that is a surface opposite to the first main surface,
The electronic device is characterized in that the side surface of the electronic component is tapered so that the dimension of the electronic component gradually decreases from the second main surface side toward the first main surface side. Manufacturing method.

（付記１２）
付記１乃至１１のいずれかに記載の電子装置の製造方法において、
前記柱状の導電体及び前記位置規制部材を形成する工程の後に、前記位置規制部材を補強する補強膜を形成する工程を更に有する
ことを特徴とする電子装置の製造方法。 (Appendix 12)
In the method for manufacturing an electronic device according to any one of appendices 1 to 11,
The method of manufacturing an electronic device, further comprising a step of forming a reinforcing film that reinforces the position regulating member after the step of forming the columnar conductor and the position regulating member.

（付記１３）
付記１乃至１２のいずれかに記載の電子装置の製造方法において、
前記支持基板を除去する工程の後、前記樹脂層の一方の面側に、絶縁膜を形成する工程と；前記絶縁膜に前記電子部品の電極に達する第３の開口部と前記柱状の導電体に達する第４の開口部とを形成する工程と；前記絶縁膜の一方の面側に、前記電子部品の前記電極又は前記柱状の導電体に接続された配線を形成する工程とを更に有する
ことを特徴とする電子装置の製造方法。 (Appendix 13)
In the method for manufacturing an electronic device according to any one of appendices 1 to 12,
After the step of removing the support substrate, a step of forming an insulating film on one surface side of the resin layer; a third opening reaching the electrode of the electronic component in the insulating film, and the columnar conductor And a step of forming a wiring connected to the electrode of the electronic component or the columnar conductor on one surface side of the insulating film. A method for manufacturing an electronic device.

（付記１４）
付記１乃至１３のいずれかに記載の電子装置の製造方法において、
前記柱状の導電体及び前記位置規制部材を形成する工程では、前記電子部品の前記配置位置を囲うように前記位置規制部材を形成する
ことを特徴とする電子装置の製造方法。 (Appendix 14)
In the method for manufacturing an electronic device according to any one of appendices 1 to 13,
In the step of forming the columnar conductor and the position restriction member, the position restriction member is formed so as to surround the arrangement position of the electronic component.

（付記１５）
付記１乃至１３のいずれかに記載の電子装置の製造方法において、
前記柱状の導電体及び前記位置規制部材を形成する工程では、前記電子部品の各角部の位置を規制するように前記位置規制部材を形成する
ことを特徴とする電子装置の製造方法。 (Appendix 15)
In the method for manufacturing an electronic device according to any one of appendices 1 to 13,
In the step of forming the columnar conductor and the position restricting member, the position restricting member is formed so as to restrict the position of each corner of the electronic component.

（付記１６）
付記１乃至１３のいずれかに記載の電子装置の製造方法において、
前記柱状の導電体及び前記位置規制部材を形成する工程では、前記電子部品の周縁の各辺の位置を規制するように前記位置規制部材を形成する
ことを特徴とする電子装置の製造方法。 (Appendix 16)
In the method for manufacturing an electronic device according to any one of appendices 1 to 13,
In the step of forming the columnar conductor and the position regulating member, the position regulating member is formed so as to regulate the position of each side of the periphery of the electronic component.

（付記１７）
付記１記載の電子装置の製造方法において、
前記柱状の導電体が露出するまで前記樹脂層の一部を研削除去する工程を更に有する
ことを特徴とする電子装置の製造方法。 (Appendix 17)
In the method for manufacturing an electronic device according to attachment 1,
The method of manufacturing an electronic device, further comprising a step of grinding and removing a part of the resin layer until the columnar conductor is exposed.

（付記１８）
電子部品と、
前記電子部品の配置位置を規制する位置規制部材と、
前記位置規制部材と同一の材料により形成された柱状の導電体と、
前記電子部品、前記位置規制部材及び前記柱状の導電体を埋め込む樹脂層と
を有することを特徴とする電子装置。 (Appendix 18)
Electronic components,
A position regulating member that regulates the arrangement position of the electronic component;
A columnar conductor formed of the same material as the position regulating member;
An electronic device comprising: the electronic component, the position regulating member, and a resin layer that embeds the columnar conductor.

（付記１９）
付記１８記載の電子装置において、
前記電子部品は、電極が形成されている側の面である第１の主面と、前記第１の主面の反対側の面である第２の主面とを有し、
前記第２の主面側から前記第１の主面側に向かって前記電子部品の寸法が徐々に小さくなるように、前記電子部品の側面がテーパ状になっている
ことを特徴とする電子装置。 (Appendix 19)
In the electronic device according to attachment 18,
The electronic component has a first main surface that is a surface on which an electrode is formed, and a second main surface that is a surface opposite to the first main surface,
The electronic device is characterized in that the side surface of the electronic component is tapered so that the dimension of the electronic component gradually decreases from the second main surface side toward the first main surface side. .

（付記２０）
付記１８又は１９記載の電子装置において、
前記位置規制部材を補強する補強膜を更に有する
ことを特徴とする電子装置。 (Appendix 20)
In the electronic device according to appendix 18 or 19,
An electronic device further comprising a reinforcing film that reinforces the position regulating member.

（付記２１）
付記１８乃至２０のいずれかに記載の電子装置において、
前記位置規制部材は、前記電子部品の周縁を囲っている
ことを特徴とする電子装置。 (Appendix 21)
The electronic device according to any one of appendices 18 to 20,
The electronic apparatus according to claim 1, wherein the position restricting member surrounds a periphery of the electronic component.

（付記２２）
付記１８乃至２０のいずれかに記載の電子装置において、
前記位置規制部材は、前記電子部品の各角部の位置を規制するように形成されている
ことを特徴とする電子装置。 (Appendix 22)
The electronic device according to any one of appendices 18 to 20,
The electronic apparatus according to claim 1, wherein the position restricting member is formed to restrict the position of each corner of the electronic component.

（付記２３）
付記１８乃至２０のいずれかに記載の電子装置において、
前記位置規制部材は、前記電子部品の周縁の各辺の位置を規制するように形成されている
ことを特徴とする電子装置。 (Appendix 23)
The electronic device according to any one of appendices 18 to 20,
The electronic apparatus according to claim 1, wherein the position restricting member is formed so as to restrict a position of each side of the periphery of the electronic component.

２…電子装置
１０…樹脂層
１２ａ〜１２ｄ…電子部品
１４…電極
１６、１６ａ〜１６ｄ…位置規制部材
１８…柱状の導電体
２０…絶縁膜
２２…開口部
２４…ビア
２６…配線
２８…絶縁膜
３０…開口部
３２…ビア
３４…電極パッド
３６…絶縁膜
３８…開口部
４０…半田バンプ
４２…絶縁膜
４４…開口部
４６…半田バンプ
４８…回路基板
５０…回路基板
５２…電極
５３…封止樹脂
５４…電極
５５…封止樹脂
５６…支持基板
５８…接着層
６０…金属箔
６２…金属膜
６４…フォトレジスト膜
６６ａ、６６ｂ…開口部
６８…構造体
７０…部分構造物
７２…部分構造物
７４…部分構造物
７６…補強膜 2 ... electronic device 10 ... resin layers 12a-12d ... electronic component 14 ... electrodes 16, 16a-16d ... position regulating member 18 ... columnar conductor 20 ... insulating film 22 ... opening 24 ... via 26 ... wiring 28 ... insulating film DESCRIPTION OF SYMBOLS 30 ... Opening 32 ... Via 34 ... Electrode pad 36 ... Insulating film 38 ... Opening 40 ... Solder bump 42 ... Insulating film 44 ... Opening 46 ... Solder bump 48 ... Circuit board 50 ... Circuit board 52 ... Electrode 53 ... Sealing Resin 54 ... Electrode 55 ... Sealing resin 56 ... Support substrate 58 ... Adhesive layer 60 ... Metal foil 62 ... Metal film 64 ... Photoresist film 66a, 66b ... Opening 68 ... Structure 70 ... Partial structure 72 ... Partial structure 74 ... Partial structure 76 ... Reinforcing membrane

Claims (6)

支持基板上に、柱状の導電体を形成するとともに、電子部品の配置位置を規制する位置規制部材を形成する工程と、
前記位置規制部材により規制された前記配置位置に前記電子部品を配置する工程と、
前記電子部品、前記位置規制部材及び前記柱状の導電体を樹脂層により埋め込む工程と、
前記支持基板を除去する工程とを有し、
前記柱状の導電体及び前記位置規制部材を形成する工程の前に、前記支持基板上に有機膜を形成する工程と；前記柱状の導電体を形成するための第１の開口部と前記位置規制部材を形成するための第２の開口部とを前記有機膜に形成する工程とを有し、
前記柱状の導電体及び前記位置規制部材を形成する工程では、前記第１の開口部内に前記柱状の導電体を形成するとともに前記第２の開口部内に前記位置規制部材を形成し、
前記柱状の導電体及び前記位置規制部材を形成する工程の後、前記電子部品を配置する工程の前に、前記有機膜を除去する工程を更に有する
ことを特徴とする電子装置の製造方法。 Forming a columnar conductor on the support substrate and forming a position regulating member for regulating the arrangement position of the electronic component;
Placing the electronic component at the placement position regulated by the position regulating member;
Embedding the electronic component, the position regulating member and the columnar conductor with a resin layer;
Possess and removing the supporting substrate,
A step of forming an organic film on the support substrate before the step of forming the columnar conductor and the position regulating member; a first opening for forming the columnar conductor and the position regulating; Forming a second opening for forming a member in the organic film,
In the step of forming the columnar conductor and the position regulating member, the columnar conductor is formed in the first opening and the position regulating member is formed in the second opening.
An electronic device manufacturing method , further comprising a step of removing the organic film after the step of forming the columnar conductor and the position regulating member and before the step of arranging the electronic component . 請求項１記載の電子装置の製造方法において、
前記支持基板上に前記有機膜を形成する工程の前に、前記支持基板上に熱剥離シートを形成する工程と；前記熱剥離シート上に第１の膜を形成する工程とを更に有し、
前記支持基板を除去する工程では、前記熱剥離シートとともに前記支持基板を除去し、
前記支持基板を除去する工程の後に、前記第１の膜をエッチング除去する工程を更に有する
ことを特徴とする電子装置の製造方法。 In the manufacturing method of the electronic device of Claim 1 ,
Before the step of forming the organic film on the support substrate, the step of forming a thermal release sheet on the support substrate; and the step of forming a first film on the thermal release sheet,
In the step of removing the support substrate, the support substrate is removed together with the thermal release sheet,
The method of manufacturing an electronic device, further comprising a step of etching away the first film after the step of removing the support substrate. 請求項１記載の電子装置の製造方法において、
前記支持基板上に前記有機膜を形成する工程の前に、前記支持基板上に熱剥離シートを形成する工程と；前記熱剥離シート上に第１の膜を形成する工程とを更に有し、
前記柱状の導電体及び前記位置規制部材を形成する工程の後、前記電子部品を配置する工程の前に、前記柱状の導電体及び前記位置規制部材により覆われていない部分の前記第１の膜をエッチング除去する工程を更に有する
ことを特徴とする電子装置の製造方法。 In the manufacturing method of the electronic device of Claim 1 ,
Before the step of forming the organic film on the support substrate, the step of forming a thermal release sheet on the support substrate; and the step of forming a first film on the thermal release sheet,
After the step of forming the columnar conductor and the position regulating member, and before the step of arranging the electronic component, the first film in a portion not covered by the columnar conductor and the position regulating member A method for manufacturing an electronic device, further comprising: a step of etching and removing. 請求項１記載の電子装置の製造方法において、
前記支持基板上に前記有機膜を形成する工程の前に、前記支持基板上に熱剥離シートを形成する工程を更に有し、
前記柱状の導電体及び前記位置規制部材を形成する工程では、前記熱剥離シート上に前記柱状の導電体及び前記位置規制部材を直接形成する
ことを特徴とする電子装置の製造方法。 In the manufacturing method of the electronic device of Claim 1 ,
Before the step of forming the organic film on the support substrate, further comprising the step of forming a thermal release sheet on the support substrate,
In the step of forming the columnar conductor and the position restricting member, the columnar conductor and the position restricting member are directly formed on the heat release sheet. 請求項１乃至４のいずれか１項に記載の電子装置の製造方法において、
前記電子部品は、電極が形成されている側の面である第１の主面と、前記第１の主面の反対側の面である第２の主面とを有し、
前記第２の主面側から前記第１の主面側に向かって前記電子部品の寸法が徐々に小さくなるように、前記電子部品の側面がテーパ状になっている
ことを特徴とする電子装置の製造方法。 In the manufacturing method of the electronic device according to any one of claims 1 to 4 ,
The electronic component has a first main surface that is a surface on which an electrode is formed, and a second main surface that is a surface opposite to the first main surface,
The electronic device is characterized in that the side surface of the electronic component is tapered so that the dimension of the electronic component gradually decreases from the second main surface side toward the first main surface side. Manufacturing method. 請求項１乃至５のいずれか１項に記載の電子装置の製造方法において、
前記柱状の導電体及び前記位置規制部材を形成する工程の後に、前記位置規制部材を補強する補強膜を形成する工程を更に有する
ことを特徴とする電子装置の製造方法。 In the manufacturing method of the electronic device according to any one of claims 1 to 5 ,
The method of manufacturing an electronic device, further comprising a step of forming a reinforcing film that reinforces the position regulating member after the step of forming the columnar conductor and the position regulating member.
JP2012132758A 2012-06-12 2012-06-12 Manufacturing method of electronic device Active JP5949193B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012132758A JP5949193B2 (en) 2012-06-12 2012-06-12 Manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012132758A JP5949193B2 (en) 2012-06-12 2012-06-12 Manufacturing method of electronic device

Publications (2)

Publication Number Publication Date
JP2013258238A JP2013258238A (en) 2013-12-26
JP5949193B2 true JP5949193B2 (en) 2016-07-06

Family

ID=49954433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012132758A Active JP5949193B2 (en) 2012-06-12 2012-06-12 Manufacturing method of electronic device

Country Status (1)

Country Link
JP (1) JP5949193B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517343B (en) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 Flip-chip package-on-package structure and its fabrication method
JP6317629B2 (en) 2014-06-02 2018-04-25 株式会社東芝 Semiconductor device
JP6417142B2 (en) * 2014-07-23 2018-10-31 株式会社ジェイデバイス Semiconductor device and manufacturing method thereof
JP6626639B2 (en) * 2015-05-29 2019-12-25 マクセルホールディングス株式会社 Method of manufacturing substrate for semiconductor device
JP6018672B1 (en) * 2015-06-29 2016-11-02 株式会社吉川アールエフセミコン Semiconductor device and manufacturing method thereof
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10083949B2 (en) 2016-07-29 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Using metal-containing layer to reduce carrier shock in package formation
WO2018096830A1 (en) * 2016-11-28 2018-05-31 株式会社村田製作所 Electronic component and method for producing same
WO2018105233A1 (en) 2016-12-07 2018-06-14 株式会社村田製作所 Electronic component and method for producing same
US10304716B1 (en) * 2017-12-20 2019-05-28 Powertech Technology Inc. Package structure and manufacturing method thereof
JP7275683B2 (en) * 2018-03-15 2023-05-18 大日本印刷株式会社 Wiring board and method for manufacturing wiring board
WO2020129808A1 (en) * 2018-12-21 2020-06-25 株式会社村田製作所 Method for producing electronic component module, and electronic component module
JP7150632B2 (en) 2019-02-13 2022-10-11 キオクシア株式会社 Semiconductor device manufacturing method
JP6846484B2 (en) * 2019-08-26 2021-03-24 マクセルホールディングス株式会社 Substrates for semiconductor devices and their manufacturing methods, semiconductor devices
JP7412376B2 (en) * 2019-08-26 2024-01-12 マクセル株式会社 Substrate for semiconductor devices
CN114038760A (en) * 2021-09-17 2022-02-11 珠海越亚半导体股份有限公司 Package substrate based on molding process and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521341B2 (en) * 1996-06-26 2004-04-19 日本特殊陶業株式会社 Wiring board and method of manufacturing the same, and wiring board mounted with mounted substrate and method of manufacturing the same
US6366468B1 (en) * 2000-04-28 2002-04-02 Hewlett-Packard Company Self-aligned common carrier
JP2003188507A (en) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp Semiconductor integrated circuit and printed circuit board for mounting the same
JP2006128262A (en) * 2004-10-27 2006-05-18 Kyocera Corp Electronic component mounting substrate, and method for manufacturing electronic device and electronic component mounting substrate
JP4899604B2 (en) * 2006-04-13 2012-03-21 ソニー株式会社 Three-dimensional semiconductor package manufacturing method

Also Published As

Publication number Publication date
JP2013258238A (en) 2013-12-26

Similar Documents

Publication Publication Date Title
JP5949193B2 (en) Manufacturing method of electronic device
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP5005603B2 (en) Semiconductor device and manufacturing method thereof
JP4840373B2 (en) Semiconductor device and manufacturing method thereof
JP4752825B2 (en) Manufacturing method of semiconductor device
JP5577760B2 (en) Package substrate and method for manufacturing semiconductor device
JP5514559B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR PACKAGE
US9214361B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
JP4636090B2 (en) Semiconductor device and manufacturing method thereof
TWI663661B (en) Semiconductor package structure and manufacturing method thereof
JP5543754B2 (en) Semiconductor package and manufacturing method thereof
US8766101B2 (en) Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
JP2013165087A (en) Semiconductor module and semiconductor module manufacturing method
JP5870626B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2010109180A (en) Method of manufacturing substrate with built-in semiconductor device
JP4420965B1 (en) Manufacturing method of semiconductor device embedded substrate
TW200941665A (en) Semiconductor device and manufacturing method thereof
JP5355363B2 (en) Semiconductor device embedded substrate and manufacturing method thereof
JP2011155313A (en) Semiconductor device
US20100192371A1 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP5075424B2 (en) Manufacturing method of wiring board with built-in electronic components
JP2009081367A (en) Semiconductor device and method for manufacturing the same
JP5175823B2 (en) Manufacturing method of semiconductor package
JP5880036B2 (en) Electronic component built-in substrate, manufacturing method thereof, and multilayer electronic component built-in substrate
JP5436836B2 (en) Manufacturing method of semiconductor device embedded substrate

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5949193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150