JP5938988B2 - Power module - Google Patents

Power module Download PDF

Info

Publication number
JP5938988B2
JP5938988B2 JP2012078278A JP2012078278A JP5938988B2 JP 5938988 B2 JP5938988 B2 JP 5938988B2 JP 2012078278 A JP2012078278 A JP 2012078278A JP 2012078278 A JP2012078278 A JP 2012078278A JP 5938988 B2 JP5938988 B2 JP 5938988B2
Authority
JP
Japan
Prior art keywords
phase
circuit
switching
terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012078278A
Other languages
Japanese (ja)
Other versions
JP2013208036A (en
Inventor
佐々木　重晴
重晴 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP2012078278A priority Critical patent/JP5938988B2/en
Publication of JP2013208036A publication Critical patent/JP2013208036A/en
Application granted granted Critical
Publication of JP5938988B2 publication Critical patent/JP5938988B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Description

本発明は、パワーモジュールに関する。   The present invention relates to a power module.

特許文献１には、３相整流器において、３相交流電源から全波整流回路への各相の入力をＯＮ／ＯＦＦする双方向スイッチ回路を所定のスイッチング周期のスイッチングパターンに基づいてスイッチング制御することが記載されている。これにより、特許文献１によれば、入力される交流電流を高調波が低減された正弦波にでき、出力される直流電圧を一定にできるとされている。   In Patent Document 1, in a three-phase rectifier, a bidirectional switch circuit that turns on / off each phase input from a three-phase AC power source to a full-wave rectifier circuit is controlled based on a switching pattern of a predetermined switching cycle. Is described. Thereby, according to patent document 1, it is supposed that the alternating current input can be made into the sine wave from which the harmonic was reduced, and the output DC voltage can be made constant.

特許第４６８７８２４号公報Japanese Patent No. 4687824

特許文献１には、双方向スイッチ回路及び全波整流回路を含む回路（３相スイッチング整流回路）をどのように実装するのかについて一切記載がない。   Patent Document 1 does not describe at all how a circuit (three-phase switching rectifier circuit) including a bidirectional switch circuit and a full-wave rectifier circuit is mounted.

仮に、３相スイッチング整流回路における複数のスイッチング素子及び複数のダイオードを互いに別々の部品として実装した場合、絶縁性を確保するための空間距離や沿面距離の規格を満たすために、複数のスイッチング素子及び複数のダイオードを互いに所定距離以上離間させて基板上に実装する必要がある。この場合、３相スイッチング整流回路が全体として大型化しやすく、３相スイッチング整流回路の放熱を効率的に行うことが困難な傾向にある。
本発明は、上記に鑑みてなされたものであって、３相スイッチング整流回路を小型化できるパワーモジュールを提供することを目的とする。 If a plurality of switching elements and a plurality of diodes in the three-phase switching rectifier circuit are mounted as separate components, in order to satisfy the standards of the spatial distance and creepage distance to ensure insulation, a plurality of switching elements and It is necessary to mount a plurality of diodes on the substrate separated from each other by a predetermined distance or more. In this case, the three-phase switching rectifier circuit tends to be large as a whole, and it tends to be difficult to efficiently dissipate heat from the three-phase switching rectifier circuit.
This invention is made | formed in view of the above, Comprising: It aims at providing the power module which can miniaturize a three-phase switching rectifier circuit.

上述した課題を解決し、目的を達成するために、本発明の１つの側面にかかるパワーモジュールは、交流電力を直流電力に変換するスイッチング整流回路のパワーモジュールであって、前記交流電力を直流電力に整流する全波整流回路と、前記交流電力の前記全波整流回路への入力をＯＮ／ＯＦＦする双方向スイッチ回路と、前記全波整流回路と前記双方向スイッチ回路とを一体的に収容する絶縁パッケージとを備え、前記双方向スイッチ回路は、スイッチング素子を有し、前記絶縁パッケージは、前記スイッチング素子に接続された、ノイズ除去用の雑防回路を外部接続するための専用端子である雑防専用端子と、前記スイッチング素子に接続された雑防回路用のグランド端子とを外部に引き出し、前記グランド端子と前記雑防専用端子とは、互いに隣接して前記絶縁パッケージから引き出されていることを特徴とする。 In order to solve the above-described problems and achieve the object, a power module according to one aspect of the present invention is a power module of a switching rectifier circuit that converts AC power into DC power, and the AC power is converted to DC power. A full-wave rectifier circuit that rectifies the AC power, a bidirectional switch circuit that turns ON / OFF the input of the AC power to the full-wave rectifier circuit, and the full-wave rectifier circuit and the bidirectional switch circuit are integrally accommodated. The bidirectional switch circuit has a switching element, and the insulating package is a dedicated terminal for externally connecting a noise prevention noise prevention circuit connected to the switching element. and anti-only terminal, the draw out a ground terminal for connection to a noise absorbing circuit to the switching element to the outside, the ground terminal and the noise suppression dedicated terminal , Characterized in that it is pulled out from the insulation package adjacent to each other.

本発明の他の側面にかかるパワーモジュールは、上記のパワーモジュールにおいて、前記双方向スイッチ回路は、交流電力が入力される交流電力入力側に並列接続された複数のダイオードをさらに有し、前記複数のダイオードが前記スイッチング素子により短絡又は開放され、前記グランド端子および前記雑防専用端子は、前記複数のダイオードと前記スイッチング素子との間からそれぞれ引き出されたことを特徴とする。   The power module according to another aspect of the present invention is the above power module, wherein the bidirectional switch circuit further includes a plurality of diodes connected in parallel to an AC power input side to which AC power is input, The diode is short-circuited or opened by the switching element, and the ground terminal and the dedicated anti-noise terminal are respectively drawn from between the plurality of diodes and the switching element.

本発明の他の側面にかかるパワーモジュールは、上記のパワーモジュールにおいて、前記スイッチング整流回路は、３相交流電力を直流電力に変換し、前記全波整流回路は、３相交流電力を直流電力に整流し、前記双方向スイッチ回路は、各相毎に前記スイッチング素子と前記雑防専用端子と前記雑防回路用のグランド端子とを有し、３相交流電力の前記全波整流回路への入力をＯＮ／ＯＦＦすることを特徴とする。 A power module according to another aspect of the present invention is the above power module, wherein the switching rectifier circuit converts three-phase AC power into DC power, and the full-wave rectifier circuit converts the three-phase AC power into DC power. The bidirectional switch circuit has the switching element, the noise prevention dedicated terminal, and the noise prevention circuit ground terminal for each phase, and inputs three-phase AC power to the full-wave rectification circuit. Is turned on / off.

本発明にかかるパワーモジュールは、３相スイッチング整流回路を小型化できるという効果を奏する。   The power module according to the present invention has an effect that the three-phase switching rectifier circuit can be miniaturized.

図１は、実施の形態１にかかるパワーモジュールの回路構成を示す図である。FIG. 1 is a diagram illustrating a circuit configuration of the power module according to the first embodiment. 図２は、実施の形態１にかかるパワーモジュールの外観構成を示す図である。FIG. 2 is a diagram illustrating an external configuration of the power module according to the first embodiment. 図３は、実施の形態１にかかるパワーモジュールの断面構成を示す図である。FIG. 3 is a diagram illustrating a cross-sectional configuration of the power module according to the first embodiment. 図４は、実施の形態２にかかるパワーモジュールの回路構成を示す図である。FIG. 4 is a diagram illustrating a circuit configuration of the power module according to the second embodiment. 図５は、実施の形態２にかかるパワーモジュールの外観構成を示す図である。FIG. 5 is a diagram illustrating an external configuration of a power module according to the second embodiment. 図６は、実施の形態３にかかるパワーモジュールの回路構成を示す図である。FIG. 6 is a diagram illustrating a circuit configuration of the power module according to the third embodiment. 図７は、実施の形態３にかかるパワーモジュールの外観構成を示す図である。FIG. 7 is a diagram illustrating an external configuration of a power module according to the third embodiment. 図８は、基本の形態にかかる３相スイッチング整流回路の構成を示す図である。FIG. 8 is a diagram showing a configuration of a three-phase switching rectifier circuit according to a basic form. 図９は、３相スイッチング整流回路における１つの相のスイッチの構成例を示す回路図である。FIG. 9 is a circuit diagram showing a configuration example of one phase switch in the three-phase switching rectifier circuit. 図１０は、スイッチングパターン発生器の構成例を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration example of the switching pattern generator. 図１１は、スイッチングパターン発生器でスイッチングパターンを生成する場合に使用される鋸歯状波１、２の波形例を示す図である。FIG. 11 is a diagram showing waveform examples of sawtooth waves 1 and 2 used when a switching pattern is generated by a switching pattern generator. 図１２は、図１０のパターン信号発生器の構成例を示す回路図である。FIG. 12 is a circuit diagram showing a configuration example of the pattern signal generator of FIG. 図１３は、図１０の相電圧判別器の構成例を示す図である。FIG. 13 is a diagram illustrating a configuration example of the phase voltage discriminator of FIG. 図１４は、Ｒ相電圧、Ｓ相電圧、Ｔ相電圧の各区間を説明するための図である。FIG. 14 is a diagram for explaining each section of the R-phase voltage, the S-phase voltage, and the T-phase voltage. 図１５は、Ｒ，Ｓ，Ｔ相制御電圧ｋａ、ｋｂ、ｋｃと、鋸歯状波１、２と、Ｒ，Ｓ，Ｔ相パルスの一例を示す図である。FIG. 15 is a diagram illustrating an example of R, S, and T phase control voltages ka, kb, and kc, sawtooth waves 1 and 2, and R, S, and T phase pulses. 図１６は、図８の回路の直流電圧および直流電流のシミュレーション結果を示す図である。FIG. 16 is a diagram showing simulation results of the DC voltage and DC current of the circuit of FIG. 図１７は、３相スイッチング整流回路の他の構成例を示す回路図である。FIG. 17 is a circuit diagram showing another configuration example of the three-phase switching rectifier circuit. 図１８は、基本の形態にかかる３相スイッチング整流回路を単純にパッケージ化した場合の構成を示す図である。FIG. 18 is a diagram showing a configuration when the three-phase switching rectifier circuit according to the basic form is simply packaged. 図１９は、基本の形態にかかる３相スイッチング整流回路を単純にパッケージ化した場合の構成を示す図である。FIG. 19 is a diagram showing a configuration when the three-phase switching rectifier circuit according to the basic form is simply packaged.

以下に、本発明にかかるパワーモジュールの実施の形態を図面に基づいて詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。   Embodiments of a power module according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to these embodiments.

（実施の形態１）
実施の形態１にかかるパワーモジュールＰＭは、基本の形態にかかる３相スイッチング整流回路１６０をモジュール化したものである。そこで、実施の形態１にかかるパワーモジュールＰＭについて説明する前に、基本の形態にかかる３相スイッチング整流回路１６０を含む３相整流器１００について図８を用いて説明する。図８は、３相整流器１００の構成を示す図である。 (Embodiment 1)
The power module PM according to the first embodiment is obtained by modularizing the three-phase switching rectifier circuit 160 according to the basic form. Therefore, before describing the power module PM according to the first embodiment, the three-phase rectifier 100 including the three-phase switching rectifier circuit 160 according to the basic embodiment will be described with reference to FIG. FIG. 8 is a diagram illustrating a configuration of the three-phase rectifier 100.

３相整流器１００は、３相交流電源ＰＳから入力端子ＩＴ−ｒ〜ＩＴ−ｔを介して入力される３相交流電力を直流電力に変換して出力端子ＯＴ−ｐ、ＯＴ−ｎから機器ＭＣに出力する。３相交流電力は、例えば、Ｒ相の交流電力、Ｓ相の交流電力、及びＴ相の交流電力を含む。   The three-phase rectifier 100 converts the three-phase AC power input from the three-phase AC power source PS through the input terminals IT-r to IT-t into DC power, and converts the output terminals OT-p and OT-n to the device MC. Output to. The three-phase AC power includes, for example, R-phase AC power, S-phase AC power, and T-phase AC power.

具体的には、３相整流器１００は、３相リアクトル８、入力コンデンサ９、３相スイッチング整流回路１６０、制御部７、直流リアクトル２、及びコンデンサ１０を備える。３相スイッチング整流回路１６０は、全波整流回路４、及び双方向スイッチ回路３を有する。   Specifically, the three-phase rectifier 100 includes a three-phase reactor 8, an input capacitor 9, a three-phase switching rectifier circuit 160, a control unit 7, a DC reactor 2, and a capacitor 10. The three-phase switching rectifier circuit 160 includes a full-wave rectifier circuit 4 and a bidirectional switch circuit 3.

３相リアクトル８は、入力端子ＩＴ−ｒ〜ＩＴ−ｔと双方向スイッチ回路３との間に接続されている。入力コンデンサ９は、入力端子ＩＴ−ｒ〜ＩＴ−ｔと双方向スイッチ回路３との間に接続されている。   The three-phase reactor 8 is connected between the input terminals IT-r to IT-t and the bidirectional switch circuit 3. The input capacitor 9 is connected between the input terminals IT-r to IT-t and the bidirectional switch circuit 3.

全波整流回路４は、双方向スイッチ回路３と出力端子ＯＴ−ｐ、ＯＴ−ｎとの間に接続されている。全波整流回路４は、例えば、ブリッジ接続された６つのダイオードを有し、６つのダイオードを用いて、双方向スイッチ回路３を介して供給された３相交流電力を全波整流して直流電力を生成する。   The full-wave rectifier circuit 4 is connected between the bidirectional switch circuit 3 and the output terminals OT-p and OT-n. The full-wave rectifier circuit 4 has, for example, six diodes connected in a bridge, and full-wave rectifies the three-phase AC power supplied via the bidirectional switch circuit 3 using the six diodes to generate DC power. Is generated.

双方向スイッチ回路３は、入力端子ＩＴ−ｒ〜ＩＴ−ｔ側と全波整流回路４の各相の入力ノードとの接続をＯＮ／ＯＦＦする。すなわち、双方向スイッチ回路３は、３相交流電源ＰＳから全波整流回路４への各相の交流電力の供給をＯＮ／ＯＦＦする複数のスイッチング素子ＩＧＢＴ（図９参照）を有する。   The bidirectional switch circuit 3 turns ON / OFF the connection between the input terminals IT-r to IT-t and the input node of each phase of the full-wave rectifier circuit 4. That is, the bidirectional switch circuit 3 includes a plurality of switching elements IGBT (see FIG. 9) that turn on / off the supply of AC power of each phase from the three-phase AC power supply PS to the full-wave rectifier circuit 4.

すなわち、３相スイッチング整流回路１６０は、双方向スイッチ回路３及び全波整流回路４を用いて、３相交流電力を直流電力に変換して出力する。   That is, the three-phase switching rectifier circuit 160 converts the three-phase AC power into DC power using the bidirectional switch circuit 3 and the full-wave rectifier circuit 4, and outputs the DC power.

制御部７は、３相交流電源ＰＳの各相の電圧を検出して、各相の検出電圧に基づいて、双方向スイッチ回路３をスイッチング制御する。   The control unit 7 detects the voltage of each phase of the three-phase AC power supply PS, and controls the bidirectional switch circuit 3 based on the detected voltage of each phase.

具体的には、制御部７は、スイッチングパターン発生器５及び駆動回路６を有する。スイッチングパターン発生器５は、３相交流電源ＰＳの各相の電圧を検出して、各相の検出電圧に基づいて、双方向スイッチ回路３をＯＮ／ＯＦＦさせるための各相のスイッチングパターンを生成し、生成されたスイッチングパターンを駆動回路６へ供給する。駆動回路６は、生成されたスイッチングパターンに従って、双方向スイッチ回路３の各相のスイッチング素子ＩＧＢＴ（図９参照）をスイッチング制御する。   Specifically, the control unit 7 includes a switching pattern generator 5 and a drive circuit 6. The switching pattern generator 5 detects the voltage of each phase of the three-phase AC power supply PS, and generates the switching pattern of each phase for turning on / off the bidirectional switch circuit 3 based on the detected voltage of each phase. Then, the generated switching pattern is supplied to the drive circuit 6. The drive circuit 6 performs switching control of the switching element IGBT (see FIG. 9) of each phase of the bidirectional switch circuit 3 in accordance with the generated switching pattern.

直流リアクトル２は、全波整流回路４と出力端子ＯＴ−ｐとの間に接続されている。直流リアクトル２は、例えば、全波整流回路４と出力端子ＯＴ−ｐとの間のＰラインに直列に挿入されている。   The DC reactor 2 is connected between the full-wave rectifier circuit 4 and the output terminal OT-p. The DC reactor 2 is inserted in series in a P line between the full-wave rectifier circuit 4 and the output terminal OT-p, for example.

コンデンサ１０は、全波整流回路４と出力端子ＯＴ−ｐ、ＯＴ−ｎとの間に接続されている。コンデンサ１０は、例えば、一端の電極１０ｐが全波整流回路４と出力端子ＯＴ−ｐとの間のＰラインに接続され、他端の電極１０ｎが全波整流回路４と出力端子ＯＴ−ｎとの間のＮラインとを接続されている。   The capacitor 10 is connected between the full-wave rectifier circuit 4 and the output terminals OT-p and OT-n. For example, the capacitor 10 has one end electrode 10p connected to the P line between the full-wave rectifier circuit 4 and the output terminal OT-p, and the other end electrode 10n connected to the full-wave rectifier circuit 4 and the output terminal OT-n. Are connected to the N line.

次に、３相スイッチング整流回路１６０の構成について図９を用いて説明する。図９は、３相スイッチング整流回路１６０における双方向スイッチ回路３の１つの相のスイッチの構成例を示す回路図である。   Next, the configuration of the three-phase switching rectifier circuit 160 will be described with reference to FIG. FIG. 9 is a circuit diagram showing a configuration example of one phase switch of the bidirectional switch circuit 3 in the three-phase switching rectifier circuit 160.

双方向スイッチ回路３は、図９に示すように、複数のダイオードＤ１〜Ｄ５とスイッチング素子ＩＧＢＴとで構成される。スイッチング素子ＩＧＢＴは、例えば、絶縁ゲートバイポーラトランジスタである。双方向スイッチ回路３では、スイッチング素子ＩＧＢＴがオンした際に複数のダイオードＤ１〜Ｄ４を介して左右の双方向に電流が流れ得る。ダイオードＤ５は、スイッチング素子ＩＧＢＴを保護するための還流ダイオードとして機能する。３相スイッチング整流回路１６０では、この構成を３相分設けて双方向スイッチ回路３を構成するとともにその後段に図８に示すように全波整流回路４を接続する。例えば、双方向スイッチ回路３は、３相に対応した複数のスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔを含む。すなわち、双方向スイッチ回路３は、各相ごとにスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔを含む。   As shown in FIG. 9, the bidirectional switch circuit 3 includes a plurality of diodes D1 to D5 and a switching element IGBT. The switching element IGBT is, for example, an insulated gate bipolar transistor. In the bidirectional switch circuit 3, when the switching element IGBT is turned on, current can flow in the left and right directions via the plurality of diodes D1 to D4. The diode D5 functions as a free wheeling diode for protecting the switching element IGBT. In the three-phase switching rectifier circuit 160, this configuration is provided for three phases to form the bidirectional switch circuit 3, and the full-wave rectifier circuit 4 is connected to the subsequent stage as shown in FIG. For example, the bidirectional switch circuit 3 includes a plurality of switching elements IGBT-r to IGBT-t corresponding to three phases. That is, the bidirectional switch circuit 3 includes switching elements IGBT-r to IGBT-t for each phase.

なお、３相スイッチング整流回路１６０は、図９に示す回路構成を３相分設けることで双方向スイッチ回路３を構成してその後段に全波整流回路４を接続した回路構成とする代わりに、双方向スイッチ回路３と全波整流回路４とを組み合わせて図１７に示すような回路構成としてもよい。すなわち、図１７に示すような回路構成において、１点鎖線で示すダイオードＤ１〜Ｄ１５及びスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔを含む部分が双方向スイッチ回路３として機能する部分であり、破線で示すダイオードＤ３、Ｄ４、Ｄ７、Ｄ８、Ｄ１１、Ｄ１２を含む部分が全波整流回路４として機能する部分である。図１７に示すような回路構成を、図８のイ〜チに接続することにより、同様に機能させることが可能である。   The three-phase switching rectifier circuit 160 has a circuit configuration shown in FIG. 9 for three phases, thereby forming the bidirectional switch circuit 3 and connecting the full-wave rectifier circuit 4 to the subsequent stage. The bidirectional switch circuit 3 and the full-wave rectifier circuit 4 may be combined to form a circuit configuration as shown in FIG. That is, in the circuit configuration as shown in FIG. 17, the part including the diodes D1 to D15 and the switching elements IGBT-r to IGBT-t indicated by the one-dot chain line is a part that functions as the bidirectional switch circuit 3, and is indicated by a broken line. A portion including the diodes D3, D4, D7, D8, D11, and D12 is a portion that functions as the full-wave rectifier circuit 4. By connecting a circuit configuration as shown in FIG. 17 to FIGS.

図１７に示すような回路構成を図８のイ〜チに接続した場合、スイッチング素子ＩＧＢＴ−ｒは、Ｒ相に対応したスイッチング動作を行う。スイッチング素子ＩＧＢＴ−ｓは、Ｓ相に対応したスイッチング動作を行う。スイッチング素子ＩＧＢＴ−ｔは、Ｔ相に対応したスイッチング動作を行う。すなわち、双方向スイッチ回路３は、各相毎にスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔを含む。   When the circuit configuration as shown in FIG. 17 is connected to FIGS. 8A and 8B, the switching element IGBT-r performs a switching operation corresponding to the R phase. The switching element IGBT-s performs a switching operation corresponding to the S phase. The switching element IGBT-t performs a switching operation corresponding to the T phase. That is, the bidirectional switch circuit 3 includes switching elements IGBT-r to IGBT-t for each phase.

図１７に示す双方向スイッチ回路３では、交流電力が入力される交流電力入力側「イ」に複数のダイオードＤ１、Ｄ２が、互いに逆極性で並列接続されている。複数のダイオードＤ１、Ｄ２は、スイッチング素子ＩＧＢＴ−ｒがオンすることにより互いに短絡され、スイッチング素子ＩＧＢＴ−ｒがオフすることにより互いに開放される。   In the bidirectional switch circuit 3 shown in FIG. 17, a plurality of diodes D <b> 1 and D <b> 2 are connected in parallel with opposite polarities on the AC power input side “A” to which AC power is input. The plurality of diodes D1 and D2 are short-circuited with each other when the switching element IGBT-r is turned on, and are opened with each other when the switching element IGBT-r is turned off.

ダイオードＤ１は、カソードが入力端子ＩＴ−ｒに電気的に接続され、アノードがスイッチング素子ＩＧＢＴ−ｒのエミッタに電気的に接続されている。   The diode D1 has a cathode electrically connected to the input terminal IT-r and an anode electrically connected to the emitter of the switching element IGBT-r.

ダイオードＤ２は、カソードがスイッチング素子ＩＧＢＴ−ｒのコレクタに電気的に接続され、アノードが入力端子ＩＴ−ｒに電気的に接続されている。   The diode D2 has a cathode electrically connected to the collector of the switching element IGBT-r and an anode electrically connected to the input terminal IT-r.

ダイオードＤ３は、カソードが出力端子ＯＴ−ｐに電気的に接続され、アノードがスイッチング素子ＩＧＢＴ−ｒのエミッタに電気的に接続されている。   The diode D3 has a cathode electrically connected to the output terminal OT-p and an anode electrically connected to the emitter of the switching element IGBT-r.

ダイオードＤ４は、カソードがスイッチング素子ＩＧＢＴ−ｒのコレクタに電気的に接続され、アノードが出力端子ＯＴ−ｎに電気的に接続されている。   The diode D4 has a cathode electrically connected to the collector of the switching element IGBT-r and an anode electrically connected to the output terminal OT-n.

図１７に示す双方向スイッチ回路３では、交流電力が入力される交流電力入力側「ロ」に複数のダイオードＤ５、Ｄ６が、互いに逆極性で並列接続されている。複数のダイオードＤ５、Ｄ６は、スイッチング素子ＩＧＢＴ−ｓがオンすることにより互いに短絡され、スイッチング素子ＩＧＢＴ−ｓがオフすることにより互いに開放される。   In the bidirectional switch circuit 3 shown in FIG. 17, a plurality of diodes D5 and D6 are connected in parallel with opposite polarities on the AC power input side “RO” to which AC power is input. The plurality of diodes D5 and D6 are short-circuited when the switching element IGBT-s is turned on, and opened to each other when the switching element IGBT-s is turned off.

ダイオードＤ５は、カソードが入力端子ＩＴ−ｓに電気的に接続され、アノードがスイッチング素子ＩＧＢＴ−ｓのエミッタに電気的に接続されている。   The diode D5 has a cathode electrically connected to the input terminal IT-s and an anode electrically connected to the emitter of the switching element IGBT-s.

ダイオードＤ６は、カソードがスイッチング素子ＩＧＢＴ−ｓのコレクタに電気的に接続され、アノードが入力端子ＩＴ−ｓに電気的に接続されている。   The diode D6 has a cathode electrically connected to the collector of the switching element IGBT-s and an anode electrically connected to the input terminal IT-s.

ダイオードＤ７は、カソードが出力端子ＯＴ−ｐに電気的に接続され、アノードがスイッチング素子ＩＧＢＴ−ｓのエミッタに電気的に接続されている。   The diode D7 has a cathode electrically connected to the output terminal OT-p and an anode electrically connected to the emitter of the switching element IGBT-s.

ダイオードＤ８は、カソードがスイッチング素子ＩＧＢＴ−ｓのコレクタに電気的に接続され、アノードが出力端子ＯＴ−ｎに電気的に接続されている。   The diode D8 has a cathode electrically connected to the collector of the switching element IGBT-s and an anode electrically connected to the output terminal OT-n.

図１７に示す双方向スイッチ回路３では、交流電力が入力される交流電力入力側「ハ」に複数のダイオードＤ９、Ｄ１０が、互いに逆極性で並列接続されている。複数のダイオードＤ９、Ｄ１０は、スイッチング素子ＩＧＢＴ−ｔがオンすることにより互いに短絡され、スイッチング素子ＩＧＢＴ−ｔがオフすることにより互いに開放される。   In the bidirectional switch circuit 3 shown in FIG. 17, a plurality of diodes D9 and D10 are connected in parallel with opposite polarities on the AC power input side “C” to which AC power is input. The plurality of diodes D9 and D10 are short-circuited when the switching element IGBT-t is turned on, and opened to each other when the switching element IGBT-t is turned off.

ダイオードＤ９は、カソードが入力端子ＩＴ−ｔに電気的に接続され、アノードがスイッチング素子ＩＧＢＴ−ｔのエミッタに電気的に接続されている。   The diode D9 has a cathode electrically connected to the input terminal IT-t and an anode electrically connected to the emitter of the switching element IGBT-t.

ダイオードＤ１０は、カソードがスイッチング素子ＩＧＢＴ−ｔのコレクタに電気的に接続され、アノードが入力端子ＩＴ−ｔに電気的に接続されている。   The diode D10 has a cathode electrically connected to the collector of the switching element IGBT-t and an anode electrically connected to the input terminal IT-t.

ダイオードＤ１１は、カソードが出力端子ＯＴ−ｐに電気的に接続され、アノードがスイッチング素子ＩＧＢＴ−ｔのエミッタに電気的に接続されている。   The diode D11 has a cathode electrically connected to the output terminal OT-p and an anode electrically connected to the emitter of the switching element IGBT-t.

ダイオードＤ１２は、カソードがスイッチング素子ＩＧＢＴ−ｔのコレクタに電気的に接続され、アノードが出力端子ＯＴ−ｎに電気的に接続されている。   The diode D12 has a cathode electrically connected to the collector of the switching element IGBT-t and an anode electrically connected to the output terminal OT-n.

ダイオードＤ１３は、カソードがスイッチング素子ＩＧＢＴ−ｒのコレクタに電気的に接続され、アノードがスイッチング素子ＩＧＢＴ−ｒのエミッタに電気的に接続されている。   The diode D13 has a cathode electrically connected to the collector of the switching element IGBT-r and an anode electrically connected to the emitter of the switching element IGBT-r.

ダイオードＤ１４は、カソードがスイッチング素子ＩＧＢＴ−ｓのコレクタに電気的に接続され、アノードがスイッチング素子ＩＧＢＴ−ｓのエミッタに電気的に接続されている。   The diode D14 has a cathode electrically connected to the collector of the switching element IGBT-s and an anode electrically connected to the emitter of the switching element IGBT-s.

ダイオードＤ１５は、カソードがスイッチング素子ＩＧＢＴ−ｔのコレクタに電気的に接続され、アノードがスイッチング素子ＩＧＢＴ−ｔのエミッタに電気的に接続されている。   The diode D15 has a cathode electrically connected to the collector of the switching element IGBT-t and an anode electrically connected to the emitter of the switching element IGBT-t.

次に、スイッチングパターン発生器５の構成について図１０〜図１３を用いて説明する。図１０は、スイッチングパターン発生器５の一例を示すブロック図である。図１１は、スイッチングパターン発生器５でスイッチングパターンを生成する場合に使用される鋸歯状波Ｗ１、Ｗ２の波形例を示す図である。図１２は、スイッチングパターン発生器５のパターン信号発生器１１の構成例を示す回路図である。図１３は、スイッチングパターン発生器５の相電圧判別器１３の構成例を示す図である。   Next, the configuration of the switching pattern generator 5 will be described with reference to FIGS. FIG. 10 is a block diagram showing an example of the switching pattern generator 5. FIG. 11 is a diagram illustrating waveform examples of sawtooth waves W1 and W2 used when the switching pattern generator 5 generates a switching pattern. FIG. 12 is a circuit diagram showing a configuration example of the pattern signal generator 11 of the switching pattern generator 5. FIG. 13 is a diagram illustrating a configuration example of the phase voltage discriminator 13 of the switching pattern generator 5.

スイッチングパターン発生器５は、直流電圧の脈動と入力電流の高調波を抑制するために、以下に説明するような、双方向スイッチ回路３のスイッチングパターン（Ｒ相パルス、Ｓ相パルス、Ｔ相パルス）を生成する。スイッチングパターン発生器５は、スイッチング周期の立ち上がり等の所定のタイミングで、３相交流電源ＰＳの各相の電圧の最大電位相、中間電位相、および最小電位相をそれぞれ検出し、最大電位相および最小電位相の場合は、それぞれの電位に比例する時間ＯＮとなり、かつ、スイッチング周期Ｔ内で少なくとも一方がＯＮとなるスイッチングパターンを生成し、また、中間電位相の場合は、常にＯＮとなるスイッチングパターンを生成する（図１５参照）。なお、スイッチング周期Ｔは、電源周波数（例えば、５０Ｈｚ）に対して十分短い周期（例えば、１／１００ｋＨｚ＝１０μsec）に決定する。   The switching pattern generator 5 controls the switching pattern (R-phase pulse, S-phase pulse, T-phase pulse) of the bidirectional switch circuit 3 as described below in order to suppress DC voltage pulsation and input current harmonics. ) Is generated. The switching pattern generator 5 detects the maximum potential phase, the intermediate potential phase, and the minimum potential phase of the voltage of each phase of the three-phase AC power supply PS at a predetermined timing such as the rising of the switching cycle, respectively. In the case of the minimum potential phase, a switching pattern is generated in which the time is proportional to each potential, and at least one of them is ON within the switching cycle T. In the case of the intermediate potential phase, the switching is always ON. A pattern is generated (see FIG. 15). Note that the switching period T is determined to be a sufficiently short period (for example, 1/100 kHz = 10 μsec) with respect to the power supply frequency (for example, 50 Hz).

スイッチングパターン発生器５は、図１０に示すように、パターン信号発生器１１、電圧設定器１２、相電圧判別器１３、コンパレータ１４Ｒ〜１４Ｔ、コンパレータ１５Ｒ〜１５Ｔ、ＡＮＤ回路１６Ｒ〜１６Ｔ、ＡＮＤ回路１７Ｒ〜１７Ｔ、ＡＮＤ回路１８Ｒ〜１８Ｔ、及びＯＲ回路１９Ｒ〜１９Ｔを備えている。   As shown in FIG. 10, the switching pattern generator 5 includes a pattern signal generator 11, a voltage setter 12, a phase voltage discriminator 13, comparators 14R to 14T, comparators 15R to 15T, AND circuits 16R to 16T, and an AND circuit 17R. To 17T, AND circuits 18R to 18T, and OR circuits 19R to 19T.

電圧設定器１２は、パターン信号発生器１１に、直流電圧設定値（降圧したい目標の電圧）に応じて決定した直流電圧設定ゲインｋ（但し、ｋ＝０．５〜１）を設定する。   The voltage setting unit 12 sets a DC voltage setting gain k (where k = 0.5 to 1) determined in accordance with the DC voltage setting value (target voltage to be stepped down) in the pattern signal generator 11.

パターン信号発生器１１は、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃを−１〜＋１にそれぞれ規格化した後、電圧設定器１２から入力される直流電圧設定ゲインｋ（０．５〜１）との積を演算して、Ｒ相制御電圧ｋａ、Ｓ相制御電圧ｋｂ、Ｔ相制御電圧ｋｃとして出力する。   The pattern signal generator 11 normalizes the R-phase voltage a, S-phase voltage b, and T-phase voltage c to −1 to +1, respectively, and then receives the DC voltage setting gain k (0.5) input from the voltage setting device 12. ˜1) is calculated and output as an R-phase control voltage ka, an S-phase control voltage kb, and a T-phase control voltage kc.

相電圧判別器１３は、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃを比較して、いずれの相電圧が最大、最小、中間かを判別し、Ｒ相、Ｓ相、Ｔ相の最大判定信号（最大の場合「１」、最大でない場合「０」）、最小判定信号（最小の場合「１」、最小でない場合「０」）、中間判定信号（中間の場合「１」、中間でない場合「０」）をそれぞれ出力する。   The phase voltage discriminator 13 compares the R phase voltage a, the S phase voltage b, and the T phase voltage c to determine which phase voltage is the maximum, minimum, or intermediate, and determines the R phase, S phase, or T phase. Maximum determination signal (“1” for maximum, “0” for non-maximum), minimum determination signal (“1” for minimum, “0” for non-minimum), intermediate determination signal (“1” for intermediate, intermediate Otherwise, “0”) is output.

コンパレータ１４Ｒ〜１４Ｔは、Ｒ相制御電圧ｋａ、Ｓ相制御電圧ｋｂ、Ｔ相制御電圧ｋｃと鋸歯状波Ｗ１（図１１参照）とをそれぞれ比較して、比較信号を出力する。コンパレータ１５Ｒ〜１５Ｔは、Ｒ相制御電圧ｋａ、Ｓ相制御電圧ｋｂ、Ｔ相制御電圧ｋｃと鋸歯状波Ｗ２（図１１参照）とをそれぞれ比較して、比較信号を出力する。ＡＮＤ回路１６Ｒ〜１６Ｔは、コンパレータ１４Ｒ〜１４Ｔの比較信号とＲ、Ｓ、Ｔ相最大判定信号とのＡＮＤ演算をそれぞれ行う。ＡＮＤ回路１７Ｒ〜１７Ｔは、コンパレータ１５Ｒ〜１５Ｔの比較信号とＲ、Ｓ、Ｔ相最小判定信号とのＡＮＤ演算をそれぞれ行う。ＡＮＤ回路１８Ｒ〜１８Ｔは、固定値「１」とＲ、Ｓ、Ｔ相中間判定信号とのＡＮＤ演算をそれぞれ行う。ＯＲ回路１９Ｒ〜１９Ｔは、ＡＮＤ回路１６Ｒ〜１８Ｒの出力、ＡＮＤ回路１６Ｓ〜１８Ｓの出力、ＡＮＤ回路１６Ｔ〜１８Ｔの出力をそれぞれＯＲ演算して最終のＲ、Ｓ、Ｔ相パルス（スイッチングパターン）として駆動回路６に出力する。   Comparators 14R to 14T compare R-phase control voltage ka, S-phase control voltage kb, T-phase control voltage kc and sawtooth wave W1 (see FIG. 11), respectively, and output a comparison signal. Comparators 15R to 15T compare R-phase control voltage ka, S-phase control voltage kb, T-phase control voltage kc with sawtooth wave W2 (see FIG. 11), respectively, and output a comparison signal. The AND circuits 16R to 16T perform AND operations on the comparison signals of the comparators 14R to 14T and the R, S, and T phase maximum determination signals, respectively. The AND circuits 17R to 17T perform AND operations on the comparison signals of the comparators 15R to 15T and the R, S, and T phase minimum determination signals, respectively. The AND circuits 18R to 18T perform AND operations on the fixed value “1” and the R, S, and T phase intermediate determination signals, respectively. The OR circuits 19R to 19T perform an OR operation on the outputs of the AND circuits 16R to 18R, the outputs of the AND circuits 16S to 18S, and the outputs of the AND circuits 16T to 18T, respectively, as final R, S, and T phase pulses (switching patterns). Output to the drive circuit 6.

Ｒ相に関する動作を説明する。コンパレータ１４Ｒは、パターン信号発生器１１から入力されるＲ相制御電圧ｋａと鋸歯状波Ｗ１とを比較し、比較信号（Ｒ相制御電圧ｋａ＞鋸歯状波Ｗ１の場合に「１」、Ｒ相制御電圧ｋａ≦鋸歯状波Ｗ１の場合に「０」）をＡＮＤ回路１６Ｒに出力する。ＡＮＤ回路１６Ｒは、コンパレータ１４Ｒから入力される比較信号と、Ｒ相最大判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｒに出力する。   The operation related to the R phase will be described. The comparator 14R compares the R-phase control voltage ka input from the pattern signal generator 11 with the sawtooth wave W1, and compares the comparison signal (“1” when the R-phase control voltage ka> sawtooth wave W1. When the control voltage ka ≦ the sawtooth wave W1, “0”) is output to the AND circuit 16R. The AND circuit 16R performs an AND operation on the comparison signal input from the comparator 14R and the R-phase maximum determination signal, and outputs the result to the OR circuit 19R.

コンパレータ１５Ｒは、鋸歯状波Ｗ２とパターン信号発生器１１から入力されるＲ相制御電圧ｋａとを比較し、比較信号（鋸歯状波Ｗ２＞Ｒ相制御電圧ｋａの場合に「１」、鋸歯状波Ｗ２≦Ｒ相制御電圧ｋａの場合に「０」）をＡＮＤ回路１７Ｒに出力する。ＡＮＤ回路１７Ｒは、コンパレータ１５Ｒから入力される比較信号と、Ｒ相最小判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｒに出力する。   The comparator 15R compares the sawtooth wave W2 with the R phase control voltage ka input from the pattern signal generator 11, and compares the comparison signal (“1” when the sawtooth wave W2> the R phase control voltage ka. When the wave W2 ≦ R phase control voltage ka, “0”) is output to the AND circuit 17R. The AND circuit 17R performs an AND operation on the comparison signal input from the comparator 15R and the R-phase minimum determination signal, and outputs the result to the OR circuit 19R.

ＡＮＤ回路１８Ｒは、固定信号「１」とＲ相中間判別信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｒに出力する。ＯＲ回路１９Ｒは、ＡＮＤ回路１６Ｒ〜１８Ｒの出力をＯＲ演算して最終のＲ相パルスとして出力する。   The AND circuit 18R performs an AND operation on the fixed signal “1” and the R-phase intermediate determination signal and outputs the result to the OR circuit 19R. The OR circuit 19R performs an OR operation on the outputs of the AND circuits 16R to 18R and outputs the result as the final R-phase pulse.

Ｓ相に関する動作を説明する。コンパレータ１４Ｓは、パターン信号発生器１１から入力されるＳ相制御電圧ｋｂと鋸歯状波Ｗ１とを比較し、比較信号（Ｓ相制御電圧ｋｂ＞鋸歯状波Ｗ１の場合に「１」、Ｓ相制御電圧ｋｂ≦鋸歯状波Ｗ１の場合に「０」）をＡＮＤ回路１６Ｓに出力する。ＡＮＤ回路１６Ｓは、コンパレータ１４Ｓから入力される比較信号と、Ｓ相最大判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｓに出力する。   The operation relating to the S phase will be described. The comparator 14S compares the S-phase control voltage kb input from the pattern signal generator 11 with the sawtooth wave W1, and compares the comparison signal (“1” when the S-phase control voltage kb> sawtooth wave W1; When the control voltage kb ≦ the sawtooth wave W1, “0”) is output to the AND circuit 16S. The AND circuit 16S performs an AND operation on the comparison signal input from the comparator 14S and the S-phase maximum determination signal, and outputs the result to the OR circuit 19S.

コンパレータ１５Ｓは、鋸歯状波Ｗ２とパターン信号発生器１１から入力されるＳ相制御電圧ｋｂとを比較し、比較信号（鋸歯状波Ｗ２＞Ｓ相制御電圧ｋｂの場合に「１」、鋸歯状波Ｗ２≦Ｓ相制御電圧ｋｂの場合に「０」）をＡＮＤ回路１７Ｓに出力する。ＡＮＤ回路１７Ｓは、コンパレータ１５Ｓから入力される比較信号と、Ｓ相最小判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｓに出力する。   The comparator 15S compares the sawtooth wave W2 with the S phase control voltage kb input from the pattern signal generator 11, and compares the comparison signal (“1” when the sawtooth wave W2> S phase control voltage kb, a sawtooth waveform. When the wave W2 ≦ S phase control voltage kb, “0”) is output to the AND circuit 17S. The AND circuit 17S performs an AND operation on the comparison signal input from the comparator 15S and the S-phase minimum determination signal, and outputs the result to the OR circuit 19S.

ＡＮＤ回路１８Ｓは、固定信号「１」とＳ相中間判別信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｓに出力する。ＯＲ回路１９Ｓは、ＡＮＤ回路１６Ｓ〜１８Ｓの出力をＯＲ演算して最終のＳ相パルスとして出力する。   The AND circuit 18S performs an AND operation on the fixed signal “1” and the S-phase intermediate determination signal and outputs the result to the OR circuit 19S. The OR circuit 19S performs an OR operation on the outputs of the AND circuits 16S to 18S and outputs the result as the final S-phase pulse.

Ｔ相に関する動作を説明する。コンパレータ１４Ｔは、パターン信号発生器１１から入力されるＴ相制御電圧ｋｃと鋸歯状波Ｗ１とを比較し、比較信号（Ｔ相制御電圧ｋｃ＞鋸歯状波Ｗ１の場合に「１」、Ｔ相制御電圧ｋｃ≦鋸歯状波Ｗ１の場合に「０」）をＡＮＤ回路１６Ｔに出力する。ＡＮＤ回路１６Ｔは、コンパレータ１４Ｔから入力される比較信号と、Ｔ相最大判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｔに出力する。   The operation related to the T phase will be described. The comparator 14T compares the T-phase control voltage kc input from the pattern signal generator 11 with the sawtooth wave W1, and compares the comparison signal ("1" when T-phase control voltage kc> sawtooth wave W1). When the control voltage kc ≦ the sawtooth wave W1, “0”) is output to the AND circuit 16T. The AND circuit 16T performs an AND operation on the comparison signal input from the comparator 14T and the T-phase maximum determination signal, and outputs the result to the OR circuit 19T.

コンパレータ１５Ｔは、鋸歯状波Ｗ２とパターン信号発生器１１から入力されるＴ相制御電圧ｋｃとを比較し、比較信号（鋸歯状波Ｗ２＞Ｓ相制御電圧ｋｂの場合に「１」、鋸歯状波Ｗ２≦Ｔ相制御電圧ｋｃの場合に「０」）をＡＮＤ回路１７Ｔに出力する。ＡＮＤ回路１７Ｔは、コンパレータ１５Ｔから入力される比較信号と、Ｔ相最小判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｔに出力する。   The comparator 15T compares the sawtooth wave W2 with the T-phase control voltage kb input from the pattern signal generator 11, and compares the comparison signal (“1” when the sawtooth wave W2> S-phase control voltage kb, sawtooth-like wave. When the wave W2 ≦ T phase control voltage kc, “0”) is output to the AND circuit 17T. The AND circuit 17T performs an AND operation on the comparison signal input from the comparator 15T and the T-phase minimum determination signal, and outputs the result to the OR circuit 19T.

ＡＮＤ回路１８Ｔは、固定信号「１」とＴ相中間判別信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｔに出力する。ＯＲ回路１９Ｔは、ＡＮＤ回路１６Ｔ〜１８Ｔの出力をＯＲ演算して最終のＴ相パルスとして出力する。   The AND circuit 18T performs an AND operation on the fixed signal “1” and the T-phase intermediate determination signal and outputs the result to the OR circuit 19T. The OR circuit 19T performs an OR operation on the outputs of the AND circuits 16T to 18T and outputs the result as the final T-phase pulse.

パターン信号発生器１１は、図１２に示すように、Ｒ、Ｓ、Ｔ相電圧ａ、ｂ、ｃと電圧設定器１２から出力される直流電圧制御ゲインｋとをそれぞれ乗算して、Ｒ相、Ｓ相、Ｔ相制御パターンｋａ、ｋｂ、ｋｃをそれぞれ出力する乗算器３０Ｒ、３０Ｓ、３０Ｔを備えている。   As shown in FIG. 12, the pattern signal generator 11 multiplies the R, S, and T phase voltages a, b, and c by the DC voltage control gain k output from the voltage setter 12, respectively. Multipliers 30R, 30S, and 30T that output S-phase and T-phase control patterns ka, kb, and kc, respectively, are provided.

相電圧判別器１３は、図１３に示すように、コンパレータ４０Ｒ、４０Ｓ、４０Ｔと、ＡＮＤ回路４１Ｒ、４１Ｓ、４１Ｔと、ＡＮＤ回路４２Ｒ、４２Ｓ、４２Ｔと、ＮＯＲ回路４３Ｒ、４３Ｓ、４３Ｔとを備えている。   As shown in FIG. 13, the phase voltage discriminator 13 includes comparators 40R, 40S, and 40T, AND circuits 41R, 41S, and 41T, AND circuits 42R, 42S, and 42T, and NOR circuits 43R, 43S, and 43T. ing.

コンパレータ４０Ｒは、Ｒ相電圧ａとＳ相電圧ｂとを比較して、比較信号（Ｒ相電圧ａ＞Ｓ相電圧ｂの場合に「１」、Ｒ相電圧ａ≦Ｓ相電圧ｂの場合に「０」）をＡＮＤ回路４１Ｒ、４２Ｓ、４１Ｔ、４２Ｔに出力する。コンパレータ４０Ｓは、Ｓ相電圧ｂとＴ相電圧ｃとを比較して、比較信号（Ｓ相電圧ｂ＞Ｔ相電圧ｃの場合に「１」、Ｒ相電圧ａ≦Ｔ相電圧ｃの場合に「０」）をＡＮＤ回路４１Ｒ、４２Ｒ、４１Ｓ、４２Ｔに出力する。コンパレータ４０Ｔは、Ｔ相電圧ｃとＲ相電圧ａとを比較して、比較信号（Ｔ相電圧ｃ＞Ｒ相電圧ａの場合に「１」、Ｔ相電圧ｃ≦Ｒ相電圧ａの場合に「０」）をＡＮＤ回路４２Ｒ、４１Ｓ、４２Ｓ、４１Ｔに出力する。   The comparator 40R compares the R-phase voltage a and the S-phase voltage b, and compares the comparison signal (“1” when R-phase voltage a> S-phase voltage b, and R-phase voltage a ≦ S-phase voltage b. "0") is output to the AND circuits 41R, 42S, 41T, and 42T. The comparator 40S compares the S-phase voltage b and the T-phase voltage c, and compares the comparison signal (“1” when S-phase voltage b> T-phase voltage c, and R-phase voltage a ≦ T-phase voltage c. "0") is output to the AND circuits 41R, 42R, 41S, and 42T. The comparator 40T compares the T-phase voltage c with the R-phase voltage a and compares the comparison signal (“1” when T-phase voltage c> R-phase voltage a, and T-phase voltage c ≦ R-phase voltage a. "0") is output to the AND circuits 42R, 41S, 42S, 41T.

ＡＮＤ回路４１Ｒは、コンパレータ４０Ｒの比較信号とコンパレータ４０Ｓの比較信号とのＡＮＤ演算結果をＲ相最大判定信号として出力する。ＡＮＤ回路４２Ｒは、コンパレータ４０Ｓの比較信号とコンパレータ４０Ｔの比較信号とのＡＮＤ演算結果をＲ相最小判定信号として出力する。ＡＮＤ回路４１Ｓは、コンパレータ４０Ｓの比較信号とコンパレータ４０Ｔの比較信号とのＡＮＤ演算結果をＳ相最大判定信号として出力する。ＡＮＤ回路４２Ｓは、コンパレータ４０Ｔの比較信号とコンパレータ４０Ｒの比較信号とのＡＮＤ演算結果をＳ相最小判定信号として出力する。ＡＮＤ回路４１Ｔは、コンパレータ４０Ｔの比較信号とコンパレータ４０Ｒの比較信号とのＡＮＤ演算結果をＴ相最大判定信号として出力する。ＡＮＤ回路４２Ｔは、コンパレータ４０Ｒの比較信号とコンパレータ４０Ｓの比較信号とのＡＮＤ演算結果をＴ相最小判定信号として出力する。   The AND circuit 41R outputs an AND operation result of the comparison signal of the comparator 40R and the comparison signal of the comparator 40S as the R-phase maximum determination signal. The AND circuit 42R outputs an AND operation result of the comparison signal of the comparator 40S and the comparison signal of the comparator 40T as an R-phase minimum determination signal. The AND circuit 41S outputs an AND operation result of the comparison signal of the comparator 40S and the comparison signal of the comparator 40T as an S-phase maximum determination signal. The AND circuit 42S outputs an AND operation result of the comparison signal of the comparator 40T and the comparison signal of the comparator 40R as an S-phase minimum determination signal. The AND circuit 41T outputs an AND operation result of the comparison signal of the comparator 40T and the comparison signal of the comparator 40R as a T-phase maximum determination signal. The AND circuit 42T outputs an AND operation result of the comparison signal of the comparator 40R and the comparison signal of the comparator 40S as a T-phase minimum determination signal.

ＮＯＲ回路４３Ｒは、Ｒ相最大判定信号とＲ相最小判定信号とのＮＯＲ演算結果をＲ相中間判定信号として出力する。ＮＯＲ回路４３Ｓは、Ｓ相最大判定信号とＳ相最小判定信号とのＮＯＲ演算結果をＳ相中間判定信号として出力する。ＮＯＲ回路４３Ｔは、Ｔ相最大判定信号とＴ相最小判定信号とのＮＯＲ演算結果をＴ相中間判定信号として出力する。   The NOR circuit 43R outputs the NOR calculation result of the R-phase maximum determination signal and the R-phase minimum determination signal as the R-phase intermediate determination signal. The NOR circuit 43S outputs the NOR calculation result of the S-phase maximum determination signal and the S-phase minimum determination signal as an S-phase intermediate determination signal. The NOR circuit 43T outputs the NOR calculation result of the T-phase maximum determination signal and the T-phase minimum determination signal as a T-phase intermediate determination signal.

つぎに、基本の形態における直流電圧の脈動と入力電流の高調波を低減する原理を説明する。基本の形態では、スイッチングパターン発生器５および駆動回路６によって、双方向スイッチ回路３を以下のようにスイッチングすることで、直流電圧の脈動と入力電流の高調波との低減を図る。図１４は、Ｒ相電圧、Ｓ相電圧、Ｔ相電圧の各区間を説明するための図である。図１５は、Ｒ、Ｓ、Ｔ相制御電圧ｋａ、ｋｂ、ｋｃと、鋸歯状波Ｗ１、Ｗ２と、Ｒ、Ｓ、Ｔ相パルス（スイッチングパターン）の一例を示す図である。   Next, the principle of reducing DC voltage pulsation and input current harmonics in the basic mode will be described. In the basic form, the bidirectional switch circuit 3 is switched as follows by the switching pattern generator 5 and the drive circuit 6, thereby reducing the pulsation of the DC voltage and the harmonics of the input current. FIG. 14 is a diagram for explaining each section of the R-phase voltage, the S-phase voltage, and the T-phase voltage. FIG. 15 is a diagram illustrating examples of R, S, and T phase control voltages ka, kb, and kc, sawtooth waves W1 and W2, and R, S, and T phase pulses (switching patterns).

まず、直流電圧について説明する。図１４において、３相交流電圧は、Ｒ相電圧、Ｓ相電圧、Ｔ相電圧の大小関係により、モード（区間）Ｉ〜ＶＩの６つに区分する。Ｒ＞Ｔ＞ＳをモードＩ、Ｒ＞Ｓ＞ＴをモードＩＩ、Ｓ＞Ｒ＞ＴをモードＩＩＩ、Ｓ＞Ｔ＞ＲをモードＩＶ、Ｔ＞Ｓ＞ＲをモードＶ、Ｔ＞Ｒ＞ＳをモードＶＩに区分する。   First, the DC voltage will be described. In FIG. 14, the three-phase AC voltage is divided into six modes (sections) I to VI according to the magnitude relationship among the R-phase voltage, the S-phase voltage, and the T-phase voltage. R> T> S is mode I, R> S> T is mode II, S> R> T is mode III, S> T> R is mode IV, T> S> R is mode V, T> R> S Is classified into mode VI.

ここでは、区間ＩＩのＲ相最大、Ｓ相中間、Ｔ相最小の場合について説明する。Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃは、上述したように、相電圧を「−１」と「１」の間で規格化したものである。直流電圧設定ゲインｋは、上述したように、電圧設定器１２において直流電圧設定値に応じて決定されるゲインで、０．５〜１の間の定数となる。直流電圧設定ゲインｋは、パターン信号発生器１１において、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃに乗算され、乗算されたＲ相制御電圧ｋａ、Ｓ相制御電圧ｋｂ、Ｔ相制御電圧ｋｃは、鋸歯状波Ｗ１、Ｗ２と切り合いする波形となる（図１５参照）。   Here, the case of the R phase maximum, the S phase middle, and the T phase minimum in the section II will be described. As described above, the R-phase voltage a, the S-phase voltage b, and the T-phase voltage c are obtained by standardizing the phase voltage between “−1” and “1”. As described above, the DC voltage setting gain k is a gain determined by the voltage setting device 12 according to the DC voltage setting value, and is a constant between 0.5 and 1. The DC voltage setting gain k is multiplied by the R-phase voltage a, S-phase voltage b, and T-phase voltage c in the pattern signal generator 11, and the multiplied R-phase control voltage ka, S-phase control voltage kb, and T-phase control are multiplied. The voltage kc has a waveform that cuts with the sawtooth waves W1 and W2 (see FIG. 15).

図１５において、Ｔはスイッチング周期、ｘはＲ相パルス幅、ｙはＳ相パルス幅、ｚはＴ相パルス幅を示している。区間１、２、３の直流電圧は、それぞれ、区間１電圧＝ＳＴ間電圧＝ｂ−ｃ、区間２電圧＝ＲＴ間電圧＝ａ−ｃ、区間３電圧＝ＲＳ間電圧＝ａ−ｂとなる。区間１の幅は、Ｔ−ｘ、区間２の幅は、ｘ−（Ｔ−ｚ）＝ｘ＋ｚ−Ｔ、区間３の幅は、Ｔ−ｚである。一方、Ｒ相パルス幅ｘは、Ｔ：ｘ＝１：ｋａよりｘ＝ｋａＴ、Ｔ相パルス幅ｚは、Ｔ：ｚ＝１：−ｋｃよりｚ＝−ｋｃＴである。よって、区間１の幅は、Ｔ−ｘ＝Ｔ−ｋａＴ＝Ｔ（１−ｋａ）、区間３の幅は、Ｔ−ｚ＝Ｔ−（−ｋｃＴ）＝Ｔ（１＋ｋｃ）、区間２の幅は、ｘ＋ｚ−Ｔ＝ｋａＴ＋（−ｋｃＴ）−Ｔ＝Ｔ（ｋａ−ｋｃ−１）となる。   In FIG. 15, T is the switching period, x is the R-phase pulse width, y is the S-phase pulse width, and z is the T-phase pulse width. The DC voltages in sections 1, 2, and 3 are section 1 voltage = inter-ST voltage = bc, section 2 voltage = RT voltage = ac, and section 3 voltage = RS voltage = ab. . The width of section 1 is Tx, the width of section 2 is x- (Tz) = x + z-T, and the width of section 3 is Tz. On the other hand, the R-phase pulse width x is T = x = 1: ka and x = kaT, and the T-phase pulse width z is T: z = 1: −kc and z = −kcT. Therefore, the width of section 1 is Tx = T-kaT = T (1-ka), the width of section 3 is Tz = T-(-kcT) = T (1 + kc), and the width of section 2 is X + z−T = kaT + (− kcT) −T = T (ka−kc−1).

スイッチング周期Ｔの直流電圧の平均は、それぞれの区間ごとに直流電圧を積算しそれぞれを加算してスイッチング周期Ｔで除して、以下のように表すことができる。
スイッチング周期Ｔの電圧の平均＝｛（ｂ−ｃ）×Ｔ×（１−ｋａ）＋（ａ−ｃ）×Ｔ×（ｋａ−ｋｃ−１）＋（ａ−ｂ）×Ｔ×（１＋ｋｃ）｝／Ｔ
＝ｋ（ａ２＋ｃ２）−ｋｂ（ａ＋ｃ）
ここで、ａ＋ｂ＋ｃ＝０（３相条件）を考慮すると、
＝ｋ（ａ２＋ｂ２＋ｃ２）
さらに、交流理論から、ａ２＋ｂ２＋ｃ２＝３／２より
＝ｋ×３／２
なお、上記スイッチング周期Ｔの電圧の平均は、相電圧に基づいて表されている。 The average of the DC voltage in the switching period T can be expressed as follows by integrating the DC voltage for each section, adding each, and dividing by the switching period T.
Average voltage of switching period T = {(b−c) × T × (1−ka) + (a−c) × T × (ka−kc−1) + (a−b) × T × (1 + kc) } / T
= K (a 2 + c 2 ) −kb (a + c)
Here, considering a + b + c = 0 (three-phase condition),
= K (a 2 + b 2 + c 2 )
From AC theory, a 2 + b 2 + c 2 = 3/2
= K x 3/2
In addition, the average of the voltage of the said switching period T is represented based on the phase voltage.

従って、直流電圧のスイッチング区間の平均値は一定となり、直流電圧設定ゲインｋ×３／２となり、鋸歯状波Ｗ１、Ｗ２と比較する直流電圧設定ゲインｋに比例する。このため、直流電圧設定ゲインｋを選定することで、降圧して得られる直流電圧の大きさを制御できる。ここで、Ｒ相パルスとＴ相パルスがスイッチング周期Ｔの中で両方ＯＮするために、直流電圧設定ゲインｋの最小値は０．５であり、Ｒ相制御電圧ｋａ、Ｓ相制御電圧ｋｂ、Ｔ相制御電圧ｋｃが鋸歯状波Ｗ１、Ｗ２を越えないために、直流電圧設定ゲインｋの最大値は、「１」となる。したがって、ｋの設定可能範囲は、「０．５〜１」の範囲内である。   Therefore, the average value of the DC voltage switching interval is constant, becomes DC voltage setting gain k × 3/2, and is proportional to the DC voltage setting gain k to be compared with the sawtooth waves W1 and W2. For this reason, by selecting the DC voltage setting gain k, the magnitude of the DC voltage obtained by stepping down can be controlled. Here, since both the R-phase pulse and the T-phase pulse are turned on in the switching cycle T, the minimum value of the DC voltage setting gain k is 0.5, and the R-phase control voltage ka, the S-phase control voltage kb, Since the T-phase control voltage kc does not exceed the sawtooth waves W1 and W2, the maximum value of the DC voltage setting gain k is “1”. Therefore, the settable range of k is in the range of “0.5 to 1”.

つぎに、入力電流について説明する。Ｒ相の入力電流は、Ｒ相制御電圧ｋａの時間に比例する正の電流が流れる。Ｔ相の入力電流は、Ｔ相制御電圧ｋｃの絶対値｜ｋｃ｜に比例する負の電流、すなわち、Ｔ相制御電圧ｋｃに比例する電流が流れる。Ｓ相の入力電流は、区間１＝Ｔ×（１−ｋａ）で正の電流が流れ、区間３＝Ｔ×（１＋ｋｃ）で負の電流が流れる。従って、流れる正の電流は、Ｔ×（１−ｋａ）−Ｔ×（１＋ｋｃ）＝Ｔ×（−ｋａ−ｋｃ）＝Ｔ×ｋ×（−ａ−ｃ）＝Ｔ×ｋ×ｂとなり、スイッチング周期Ｔの平均をＴで除するとＳ相制御電圧ｋｂとなる。このように、Ｒ相、Ｓ相、Ｔ相の電流は、Ｒ相制御電圧ｋａ、Ｓ相制御電圧ｋｂ、Ｔ相制御電圧ｋｃに比例する電流が流れることになり、入力の電圧に比例する電流が平均的に流れることになる。
本スイッチングによる直流電圧と入力電流をまとめると次のようになる。
（１）スイッチング周期Ｔにおける直流電圧の平均値は、降圧された一定の電圧値となる。
（２）スイッチング周期Ｔにおける入力電流の平均値は、入力の電圧比に分配される。 Next, the input current will be described. As the R-phase input current, a positive current proportional to the time of the R-phase control voltage ka flows. As the T-phase input current, a negative current proportional to the absolute value | kc | of the T-phase control voltage kc, that is, a current proportional to the T-phase control voltage kc flows. In the S-phase input current, a positive current flows in section 1 = T × (1−ka), and a negative current flows in section 3 = T × (1 + kc). Accordingly, the positive current that flows is T × (1−ka) −T × (1 + kc) = T × (−ka−kc) = T × k × (−a−c) = T × k × b. When the average of the period T is divided by T, the S-phase control voltage kb is obtained. As described above, currents proportional to the R-phase control voltage ka, S-phase control voltage kb, and T-phase control voltage kc flow through the R-phase, S-phase, and T-phase currents. Will flow on average.
The DC voltage and input current by this switching are summarized as follows.
(1) The average value of the DC voltage in the switching period T becomes a constant voltage value that is stepped down.
(2) The average value of the input current in the switching period T is distributed to the input voltage ratio.

つぎに、入力電流が正弦波になることを説明する。３相交流電圧のＲ相電圧をＶｓｉｎ（ωｔ）、Ｓ相電圧をＶｓｉｎ（ωｔ＋１２０）、Ｔ相電圧をＶｓｉｎ（ωｔ＋２４０）とする。上記（２）より、入力電流は、Ｒ相電流をＩ（ｔ）ｓｉｎ（ωｔ）、Ｓ相電流をＩ（ｔ）ｓｉｎ（ωｔ＋１２０）、Ｔ相電流をＩ（ｔ）ｓｉｎ（ωｔ＋２４０）と一般化して書くことができる。但し、Ｉ（ｔ）は入力電流の振幅である。
この時の入力電力Ｐは、以下のように表すことができる。 Next, it will be described that the input current becomes a sine wave. The R-phase voltage of the three-phase AC voltage is Vsin (ωt), the S-phase voltage is Vsin (ωt + 120), and the T-phase voltage is Vsin (ωt + 240). From (2) above, the input current is generally R (phase) current I (t) sin (ωt), S phase current I (t) sin (ωt + 120), and T phase current I (t) sin (ωt + 240). Can be written. However, I (t) is the amplitude of the input current.
The input power P at this time can be expressed as follows.

Ｐ＝Ｖｓｉｎ（ωｔ）×Ｉ（ｔ）ｓｉｎ（ωｔ）＋Ｖｓｉｎ（ωｔ＋１２０）×Ｉ（ｔ）ｓｉｎ（ωｔ＋１２０）Ｖｓｉｎ（ωｔ＋２４０）＋Ｉ（ｔ）ｓｉｎ（ωｔ＋２４０）
＝Ｖ×Ｉ（ｔ）ｓｉｎ２（ωｔ）＋Ｖ×Ｉ（ｔ）ｓｉｎ２（ωｔ＋１２０）＋Ｖ×Ｉ（ｔ）ｓｉｎ２（ωｔ＋２４０）
＝Ｖ×Ｉ（ｔ）｛ｓｉｎ２（ωｔ）＋ｓｉｎ２（ωｔ＋１２０）＋ｓｉｎ２（ωｔ＋２４０）｝
｛ ｝内を計算すると、｛ ｝内は、定数３／２であるので、
Ｐ＝Ｖ×Ｉ（ｔ）×３／２を変形して、Ｉ（ｔ）＝Ｐ／Ｖ×２／３
ここで、Ｐが一定の場合、Ｖは一定であるので、Ｉ（ｔ）は、時間に依存しない一定値となる。即ち、入力電流は、正弦波である。
（３）上記（２）の条件の下で、電力が一定である場合、入力電流は正弦波となる。 P = Vsin (ωt) × I (t) sin (ωt) + Vsin (ωt + 120) × I (t) sin (ωt + 120) Vsin (ωt + 240) + I (t) sin (ωt + 240)
= V × I (t) sin 2 (ωt) + V × I (t) sin 2 (ωt + 120) + V × I (t) sin 2 (ωt + 240)
= V × I (t) {sin 2 (ωt) + sin 2 (ωt + 120) + sin 2 (ωt + 240)}
When calculating in {}, since {} is a constant 3/2,
By transforming P = V × I (t) × 3/2, I (t) = P / V × 2/3
Here, when P is constant, V is constant, so I (t) is a constant value that does not depend on time. That is, the input current is a sine wave.
(3) When the power is constant under the above condition (2), the input current is a sine wave.

３相整流器１００（図８参照）において、スイッチングパターン発生器５および駆動回路６で上記のスイッチングを行い、スイッチング周期Ｔ内での直流電圧の変動を除去する直流リアクトル２を全波整流回路４の出力側に接続したため、直流電圧は、上記（１）より一定となる。基本の形態では、機械ＭＣの負荷が、短時間（１００ｍｓｅｃ程度）において、一定電力とみなす。スイッチング周期Ｔ内での入力電流変動を除去する入力コンデンサ９を双方向スイッチ回路３の入力側に接続することで、上記（３）より、入力電流は、正弦波となる。   In the three-phase rectifier 100 (see FIG. 8), the switching pattern generator 5 and the drive circuit 6 perform the above-described switching, and the DC reactor 2 that removes the fluctuation of the DC voltage within the switching period T is connected to the full-wave rectifier circuit 4. Since it is connected to the output side, the DC voltage is constant from the above (1). In the basic form, the load of the machine MC is regarded as constant power in a short time (about 100 msec). By connecting the input capacitor 9 for removing the input current fluctuation within the switching period T to the input side of the bidirectional switch circuit 3, the input current becomes a sine wave from the above (3).

なお、上記では、スイッチングパターンを生成するために、鋸歯状波を使用した場合を説明したが、これに限られるものではなく、最大電圧相と最小電圧相に対する制約を満足させるものであればよく、例えば、三角波等のキャリア波形を用いることにしてもよい。   In the above description, the case where a sawtooth wave is used to generate a switching pattern has been described. However, the present invention is not limited to this, and any switching may be used as long as it satisfies the restrictions on the maximum voltage phase and the minimum voltage phase. For example, a carrier waveform such as a triangular wave may be used.

次に、基本の形態における直流電圧および直流電流のシミュレーション結果について図１６を用いて説明する。図１６は、３相整流器１００の入力交流電力（図１６（ａ））、出力直流電圧（図１６（ｂ））、及び出力直流電流（図１６（ｃ））のシミュレーション結果を示している。３相整流器１００（図８参照）において、直流入力電圧３相＝２００Ｖ（線間電圧）、機器ＭＣの負荷として負荷抵抗＝２０Ω、入力の３相リアクトル８として系統のリアクタンスを考慮して１００μＨ、入力コンデンサ９＝３μＦ／相、コンデンサ１０＝２μＦ、直流リアクトル２＝２ｍＨ、スイッチング周波数５０ｋＨｚ、直流電圧設定ゲインｋ＝０．９の条件でシミュレーションを行った。３相電圧の全波整流のリップルの下限の電圧（直流電圧として取り出せる最大の電圧）は２００×２１／２×（３１／２／２）＝２４５Ｖであるのに対し、図１６（ｂ）に示すように、基本の形態では、直流電圧は、約ＤＣ２２０Ｖで一定でほぼ理論通りであり、降圧されており、また、直流電流も一定となっており、入力電流もスイッチングに伴う変動はあるものの正弦波状になっている。なお、上記シミュレーションは、線間電圧に基づいており、直流電圧と直流電流はそれぞれ機器（負荷）ＭＣの両端の電圧と機器（負荷）ＭＣに流入する電流である。 Next, the simulation results of the DC voltage and DC current in the basic form will be described with reference to FIG. FIG. 16 shows simulation results of the input AC power (FIG. 16A), the output DC voltage (FIG. 16B), and the output DC current (FIG. 16C) of the three-phase rectifier 100. In the three-phase rectifier 100 (see FIG. 8), DC input voltage 3 phase = 200 V (line voltage), load resistance = 20Ω as the load of the device MC, and input of the three-phase reactor 8 100 μH in consideration of the reactance of the system, The simulation was performed under the conditions of input capacitor 9 = 3 μF / phase, capacitor 10 = 2 μF, DC reactor 2 = 2 mH, switching frequency 50 kHz, and DC voltage setting gain k = 0.9. The lower limit voltage of the ripple of full-wave rectification of the three-phase voltage (the maximum voltage that can be extracted as a DC voltage) is 200 × 2 1/2 × (3 1/2 / 2) = 245 V, whereas FIG. ) In the basic form, the DC voltage is constant at about DC 220 V and is almost the same as that in theory, the voltage is stepped down, the DC current is also constant, and the fluctuation of the input current due to switching is as follows. It has a sinusoidal shape. The simulation is based on the line voltage, and the DC voltage and the DC current are the voltage at both ends of the device (load) MC and the current flowing into the device (load) MC, respectively.

このように、基本の形態にかかる３相スイッチング整流回路１６０を含む３相整流器１００では、機器ＭＣが負荷を有する場合に、各相のスイッチングパターンをＰＷＭ変調しながら双方向スイッチ回路３における複数のスイッチング素子ＩＧＢＴ１〜ＩＧＢＴ３を所定のタイミングでＯＮ／ＯＦＦさせることで、入力電流をその高調波を低減した正弦波とでき、直流電圧を一定に安定させることができる。   As described above, in the three-phase rectifier 100 including the three-phase switching rectifier circuit 160 according to the basic form, when the device MC has a load, the plurality of bidirectional switch circuits 3 in the bi-directional switch circuit 3 while PWM-modulating the switching pattern of each phase By turning ON / OFF the switching elements IGBT1 to IGBT3 at a predetermined timing, the input current can be made a sine wave with reduced harmonics, and the DC voltage can be stabilized stably.

ここで、仮に、３相スイッチング整流回路１６０における複数のスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔ及び複数のダイオードＤ１〜Ｄ１６を互いに別々の部品として基板ＰＣＢ（図３参照）上に実装する場合を考える。この場合、絶縁性を確保するための空間距離や沿面距離の規格を満たすために、複数のスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔ及び複数のダイオードＤ１〜Ｄ１６を互いに所定距離以上離間させて基板ＰＣＢ上に実装する必要がある。これにより、３相スイッチング整流回路１６０が全体として大型化しやすく、全体にヒートシンクを設けることが困難なため、３相スイッチング整流回路１６０の放熱を効率的に行うことが困難な傾向にある。この傾向は、３相交流電源ＰＳから入力される交流電圧を高電圧化（例えば、ＡＣ４００Ｖに）した場合に顕著になる。   Here, suppose that the plurality of switching elements IGBT-r to IGBT-t and the plurality of diodes D1 to D16 in the three-phase switching rectifier circuit 160 are mounted on the substrate PCB (see FIG. 3) as separate components. . In this case, in order to satisfy the standard of the spatial distance and creepage distance for ensuring insulation, the plurality of switching elements IGBT-r to IGBT-t and the plurality of diodes D1 to D16 are separated from each other by a predetermined distance or more to form the substrate PCB. Need to be implemented above. As a result, the three-phase switching rectifier circuit 160 tends to be large in size as a whole and it is difficult to provide a heat sink on the whole, and thus it is difficult to efficiently dissipate heat from the three-phase switching rectifier circuit 160. This tendency becomes prominent when the AC voltage input from the three-phase AC power supply PS is increased (for example, to AC 400 V).

そこで、本発明者は、図１７に示すような３相スイッチング整流回路１６０における複数のスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔ及び複数のダイオードＤ１〜Ｄ１６の間を絶縁物（例えば、図３に示すシリコンジェルＳＧ）で満たして絶縁パッケージで機械的に一体化すれば、空間距離や沿面距離の制約をなくすことができると考えた。そして、本発明者は、図１８に示すような絶縁パッケージＰＣＫ９００を含むパワーモジュールＰＭ９００を試作した。   Therefore, the present inventor has an insulator (for example, shown in FIG. 3) between the plurality of switching elements IGBT-r to IGBT-t and the plurality of diodes D1 to D16 in the three-phase switching rectifier circuit 160 as shown in FIG. It was considered that the restriction of the spatial distance and creepage distance could be eliminated if it was filled with silicon gel SG) and mechanically integrated with an insulating package. Then, the inventor made a prototype of a power module PM900 including an insulating package PCK900 as shown in FIG.

具体的には、絶縁パッケージＰＣＫ９００は、図１７に示す３相スイッチング整流回路１６０と同様の図１８に示す３相スイッチング整流回路１６０ｉを機械的に一体化する。３相スイッチング整流回路１６０ｉは、双方向スイッチ回路３及び全波整流回路４ｉを有する。双方向スイッチ回路３は、基本の形態における双方向スイッチ回路３（図１７参照）と同様である。全波整流回路４ｉは、ＰラインとＮラインとを接続するダイオードＤ１６がさらに追加されている以外は基本の形態における全波整流回路４（図１７参照）と同様であり、基本の形態における全波整流回路４と同様に機能する。ダイオードＤ１６は、カソードが出力端子ＯＴ−ｐに接続され、アノードが出力端子ＯＴ−ｎに接続されている。   Specifically, the insulation package PCK900 mechanically integrates a three-phase switching rectifier circuit 160i shown in FIG. 18 similar to the three-phase switching rectifier circuit 160 shown in FIG. The three-phase switching rectifier circuit 160i includes a bidirectional switch circuit 3 and a full-wave rectifier circuit 4i. The bidirectional switch circuit 3 is the same as the bidirectional switch circuit 3 (see FIG. 17) in the basic form. The full wave rectifier circuit 4i is the same as the full wave rectifier circuit 4 (see FIG. 17) in the basic form except that a diode D16 for connecting the P line and the N line is further added. It functions similarly to the wave rectifier circuit 4. The diode D16 has a cathode connected to the output terminal OT-p and an anode connected to the output terminal OT-n.

すなわち、絶縁パッケージＰＣＫ９００は、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔ及びダイオードＤ１〜Ｄ１６を機械的に一体的に収容する（図１９参照）。   That is, the insulation package PCK900 mechanically and integrally houses the switching elements IGBT-r to IGBT-t and the diodes D1 to D16 (see FIG. 19).

例えば、図３に示すように、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔ及びダイオードＤ１〜Ｄ１６としての複数のチップＣＨＩＰ及び複数の端子ピンＰＩＮを、樹脂ケースＣＳの内側で、絶縁シートＳＨを介してアルミニウムなどの金属基板ＳＢの上に固定し、複数のチップＣＨＩＰ及び複数の端子ピンＰＩＮの間のアルミニウムなどのボンディングワイヤＢＷで接続する。そして、複数のチップＣＨＩＰの間を絶縁物（例えば、シリコンジェル）ＳＧで満たし、上から蓋ＬＤをかぶせる。これにより、絶縁物ＳＧ及び樹脂ケースＣＳを含む絶縁パッケージＰＣＫ９００は、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔ及びダイオードＤ１〜Ｄ１６を機械的に一体的に収容する（図１９参照）。   For example, as shown in FIG. 3, the switching elements IGBT-r to IGBT-t and the plurality of chips CHIP and the plurality of terminal pins PIN as the diodes D1 to D16 are disposed inside the resin case CS via the insulating sheet SH. It is fixed on a metal substrate SB such as aluminum, and connected by bonding wires BW such as aluminum between the plurality of chips CHIP and the plurality of terminal pins PIN. Then, a space between the plurality of chips CHIP is filled with an insulator (for example, silicon gel) SG, and a lid LD is covered from above. Thereby, the insulation package PCK900 including the insulator SG and the resin case CS mechanically and integrally accommodates the switching elements IGBT-r to IGBT-t and the diodes D1 to D16 (see FIG. 19).

また、図１９に示す絶縁パッケージＰＣＫ９００は、入力端子ＭＩＴ−ｒ〜ＭＩＴ−ｔ、出力端子ＭＯＴ−ｐ、ＭＯＴ−ｎ、グランド端子ＧＮＤ−ｒ〜ＧＮＤ−ｔ、及び制御端子ＣＮＴ−ｒ〜ＣＮＴ−ｔを外部に引き出す。すなわち、絶縁パッケージＰＣＫ９００には、図１９に示すように、端子ピンＰＩＮ１〜ＰＩＮ１１が設けられている。   Further, the insulation package PCK900 shown in FIG. 19 includes input terminals MIT-r to MIT-t, output terminals MOT-p and MOT-n, ground terminals GND-r to GND-t, and control terminals CNT-r to CNT-. Pull t out. That is, the insulation package PCK900 is provided with terminal pins PIN1 to PIN11 as shown in FIG.

端子ピンＰＩＮ１〜ＰＩＮ３は、入力端子ＭＩＴ−ｒ〜ＭＩＴ−ｔに電気的に接続されている。入力端子ＭＩＴ−ｒには、Ｒ相の交流電力が入力される。入力端子ＭＩＴ−ｓには、Ｓ相の交流電力が入力される。入力端子ＭＩＴ−ｔには、Ｔ相の交流電力が入力される。   The terminal pins PIN1 to PIN3 are electrically connected to the input terminals MIT-r to MIT-t. R-phase AC power is input to the input terminal MIT-r. S-phase AC power is input to the input terminal MIT-s. T-phase AC power is input to the input terminal MIT-t.

端子ピンＰＩＮ４〜ＰＩＮ６は、グランド端子ＧＮＤ−ｒ〜ＧＮＤ−ｔに電気的に接続されている。グランド端子ＧＮＤ−ｒは、スイッチング素子ＩＧＢＴ−ｒのエミッタに接続されている。グランド端子ＧＮＤ−ｓは、スイッチング素子ＩＧＢＴ−ｓのエミッタに接続されている。グランド端子ＧＮＤ−ｔは、スイッチング素子ＩＧＢＴ−ｔのエミッタに接続されている。   The terminal pins PIN4 to PIN6 are electrically connected to the ground terminals GND-r to GND-t. The ground terminal GND-r is connected to the emitter of the switching element IGBT-r. The ground terminal GND-s is connected to the emitter of the switching element IGBT-s. The ground terminal GND-t is connected to the emitter of the switching element IGBT-t.

端子ピンＰＩＮ７、ＰＩＮ８は、出力端子ＭＯＴ−ｐ、ＭＯＴ−ｎに電気的に接続されている。出力端子ＭＯＴ−ｐは、Ｐ側の直流電力を出力する。出力端子ＭＯＴ−ｎは、Ｎ側の直流電力を出力する。   The terminal pins PIN7 and PIN8 are electrically connected to the output terminals MOT-p and MOT-n. The output terminal MOT-p outputs P-side DC power. The output terminal MOT-n outputs N-side DC power.

端子ピンＰＩＮ９〜ＰＩＮ１１は、制御端子ＣＮＴ−ｒ〜ＣＮＴ−ｔに電気的に接続されている。制御端子ＣＮＴ−ｒは、スイッチング素子ＩＧＢＴ−ｒのベースに接続されている。制御端子ＣＮＴ−ｓは、スイッチング素子ＩＧＢＴ−ｓのベースに接続されている。制御端子ＣＮＴ−ｔは、スイッチング素子ＩＧＢＴ−ｔのベースに接続されている。   The terminal pins PIN9 to PIN11 are electrically connected to the control terminals CNT-r to CNT-t. The control terminal CNT-r is connected to the base of the switching element IGBT-r. The control terminal CNT-s is connected to the base of the switching element IGBT-s. The control terminal CNT-t is connected to the base of the switching element IGBT-t.

そして、本発明者は、図１８及び図１９に示すようなパワーモジュールＰＭ９００の性能について評価を行った。その結果、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのスイッチング動作に伴うスイッチングノイズを低減する必要があることが分かった。   And this inventor evaluated about the performance of power module PM900 as shown in FIG.18 and FIG.19. As a result, it has been found that it is necessary to reduce the switching noise accompanying the switching operation of the switching elements IGBT-r to IGBT-t.

さらに、本発明者は、スイッチングノイズを低減するため、端子ピンＰＩＮ７、ＰＩＮ８にノイズ除去用の雑防回路ＮＲＣ９００を接続してパワーモジュールＰＭ９００の性能について評価を行った。雑防回路ＮＲＣ９００は、フィルムコンデンサＣ９０１を含む。フィルムコンデンサＣ９０１の一方の電極が端子ピンＰＩＮ７を介して出力端子ＭＯＴ−ｐに接続され、他方の電極が端子ピンＰＩＮ８を介して出力端子ＭＯＴ−ｎに接続された。   Furthermore, in order to reduce the switching noise, the present inventor evaluated the performance of the power module PM900 by connecting a noise prevention noise prevention circuit NRC900 to the terminal pins PIN7 and PIN8. The noise prevention circuit NRC900 includes a film capacitor C901. One electrode of the film capacitor C901 was connected to the output terminal MOT-p via the terminal pin PIN7, and the other electrode was connected to the output terminal MOT-n via the terminal pin PIN8.

しかし、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのスイッチング動作に伴うスイッチングノイズを要求されるノイズレベルまで低減することが困難であることが分かった。すなわち、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのエミッタ−コレクタ間電圧には、線間の寄生容量（Ｃ分）と寄生誘導（Ｌ分）とに起因した共振周波数で振動するノイズが混入しやすい。このノイズを雑防回路ＮＲＣ９００で消費させてノイズを抑える必要があるが、端子ピンＰＩＮ７、ＰＩＮ８に雑防回路ＮＲＣ９００を接続した場合、雑防回路ＮＲＣ９００によるノイズを消費する動作が、雑防回路ＮＲＣ９００とスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔとの間に整流用のダイオードＤ３、Ｄ７、Ｄ１１により妨げられるため、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのエミッタ−コレクタ間電圧におけるノイズを低減することが困難な傾向にある。   However, it has been found that it is difficult to reduce the switching noise associated with the switching operation of the switching elements IGBT-r to IGBT-t to the required noise level. That is, noise that vibrates at the resonance frequency due to the parasitic capacitance (C portion) and the parasitic induction (L portion) between the lines is likely to be mixed into the emitter-collector voltages of the switching elements IGBT-r to IGBT-t. . The noise needs to be consumed by the noise prevention circuit NRC900 to suppress the noise, but when the noise prevention circuit NRC900 is connected to the terminal pins PIN7 and PIN8, the operation of consuming the noise by the noise prevention circuit NRC900 is performed. And the switching elements IGBT-r to IGBT-t are hindered by the rectifying diodes D3, D7, and D11, so that noise in the emitter-collector voltage of the switching elements IGBT-r to IGBT-t can be reduced. It tends to be difficult.

また、上記のノイズは寄生容量（Ｃ分）と寄生誘導（Ｌ分）とを小さくすることで小さくできると考えられるが、端子ピンＰＩＮ７、ＰＩＮ８に雑防回路ＮＲＣ９００を接続した場合、スイッチング素子ＩＧＢＴ−ｒから端子ピンＰＩＮ７、ＰＩＮ８までの線路長が長くなりやすく、寄生誘導（Ｌ分）が大きくなりやすい。さらに、図１８に斜線で示すスイッチング素子ＩＧＢＴ−ｒのエミッタコレクタ間とフィルムコンデンサＣ９０１とで形成される領域ＡＲ１の面積が大きくなりやすく、寄生容量（Ｃ分）が大きくなりやすい。これにより、抑制すべきノイズの値が非常に大きなものになる可能性がある。そのように非常に大きなノイズを低減するためには、フィルムコンデンサＣ９０１の容量を、図１８に斜線で示すスイッチング素子ＩＧＢＴ−ｒのエミッタコレクタ間とフィルムコンデンサＣ９０１とで形成される領域ＡＲ１の面積に応じた大きな容量値にする必要があるが、フィルムコンデンサＣ９０１の容量をそのように大きくすることは困難な傾向にある。   The noise can be reduced by reducing the parasitic capacitance (C) and the parasitic induction (L). However, when the noise prevention circuit NRC900 is connected to the terminal pins PIN7 and PIN8, the switching element IGBT is used. The line length from −r to the terminal pins PIN7 and PIN8 tends to be long, and parasitic induction (L) tends to be large. Further, the area AR1 formed between the emitter-collector of the switching element IGBT-r and the film capacitor C901 indicated by hatching in FIG. 18 is likely to increase, and the parasitic capacitance (C component) is likely to increase. As a result, the noise value to be suppressed may become very large. In order to reduce such a large noise, the capacitance of the film capacitor C901 is set to the area of the region AR1 formed between the emitter-collector of the switching element IGBT-r and the film capacitor C901 indicated by hatching in FIG. Although it is necessary to make it a large capacity value, it is difficult to make the capacity of the film capacitor C901 so large.

そこで、本発明者は、図１に示すように、絶縁パッケージＰＣＫにおけるスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔから距離が近い位置に雑防専用端子ＮＲ−ｒ〜ＮＲ−ｔを設けるとともに、３相スイッチング整流回路１６０ｊに雑防補助回路１６１ｊ−ｒ〜１６１ｊ−ｔを追加した。   Accordingly, as shown in FIG. 1, the present inventor provided the anti-noise terminals NR-r to NR-t at positions near the switching elements IGBT-r to IGBT-t in the insulation package PCK and has a three-phase structure. Noise prevention auxiliary circuits 161j-r to 161j-t are added to the switching rectifier circuit 160j.

すなわち、絶縁パッケージＰＣＫは、絶縁パッケージＰＣＫ９００（図１８、図１９参照）に比べて、雑防専用端子ＮＲ−ｒ〜ＮＲ−ｔをさらに外部に引き出す。すなわち、パワーモジュールＰＭは、図２に示すように、端子ピンＰＩＮ１２ｊ〜ＰＩＮ１４ｊをさらに備える。   In other words, the insulation package PCK further pulls out the anti-noise terminals NR-r to NR-t to the outside as compared with the insulation package PCK900 (see FIGS. 18 and 19). That is, the power module PM further includes terminal pins PIN12j to PIN14j as shown in FIG.

端子ピンＰＩＮ１２ｊ〜ＰＩＮ１４ｊは、雑防専用端子ＮＲ−ｒ〜ＮＲ−ｔに電気的に接続されている。   The terminal pins PIN12j to PIN14j are electrically connected to the dedicated noise prevention terminals NR-r to NR-t.

雑防専用端子ＮＲ−ｒは、端子ピンＰＩＮ１２ｊに接続され、雑防補助回路１６１ｊ−ｒを介してスイッチング素子ＩＧＢＴ−ｒのコレクタに接続されている。すなわち、雑防専用端子ＮＲ−ｒは、ダイオードＤ１及びダイオードＤ２とスイッチング素子ＩＧＢＴ−ｒのコレクタとの間に接続されている。すなわち、雑防専用端子ＮＲ−ｒは、複数のダイオードＤ１、Ｄ２とスイッチング素子ＩＧＢＴ−ｒとの間から引き出されている。雑防補助回路１６１ｊ−ｒは、雑防専用端子ＮＲ−ｒとスイッチング素子ＩＧＢＴ−ｒのコレクタとを接続するライン１６２ｊ−ｒを有する。   The noise prevention dedicated terminal NR-r is connected to the terminal pin PIN12j, and is connected to the collector of the switching element IGBT-r via the noise prevention auxiliary circuit 161j-r. That is, the noise prevention dedicated terminal NR-r is connected between the diodes D1 and D2 and the collector of the switching element IGBT-r. That is, the noise prevention dedicated terminal NR-r is drawn from between the plurality of diodes D1 and D2 and the switching element IGBT-r. The noise prevention auxiliary circuit 161j-r includes a line 162j-r that connects the noise prevention dedicated terminal NR-r and the collector of the switching element IGBT-r.

グランド端子ＧＮＤ−ｒは、端子ピンＰＩＮ４に接続され、スイッチング素子ＩＧＢＴ−ｒのエミッタに接続されている。すなわち、グランド端子ＧＮＤ−ｒは、複数のダイオードＤ１、Ｄ２とスイッチング素子ＩＧＢＴ−ｒとの間から引き出されている。   The ground terminal GND-r is connected to the terminal pin PIN4 and is connected to the emitter of the switching element IGBT-r. That is, the ground terminal GND-r is drawn from between the plurality of diodes D1 and D2 and the switching element IGBT-r.

雑防専用端子ＮＲ−ｒに接続された端子ピンＰＩＮ１２ｊは、グランド端子ＧＮＤ−ｒに接続された端子ピンＰＩＮ４に隣接して配されている。すなわち、グランド端子ＧＮＤ−ｒと雑防専用端子ＮＲ−ｒとは、互いに隣接して絶縁パッケージＰＣＫから引き出されている。   The terminal pin PIN12j connected to the noise prevention dedicated terminal NR-r is arranged adjacent to the terminal pin PIN4 connected to the ground terminal GND-r. That is, the ground terminal GND-r and the noise prevention dedicated terminal NR-r are drawn from the insulating package PCK adjacent to each other.

雑防専用端子ＮＲ−ｓは、端子ピンＰＩＮ１３ｊに接続され、雑防補助回路１６１ｊ−ｓを介してスイッチング素子ＩＧＢＴ−ｓのコレクタに接続されている。すなわち、雑防専用端子ＮＲ−ｓは、ダイオードＤ５及びダイオードＤ６とスイッチング素子ＩＧＢＴ−ｓのコレクタとの間に接続されている。すなわち、雑防専用端子ＮＲ−ｓは、複数のダイオードＤ５、Ｄ６とスイッチング素子ＩＧＢＴ−ｓとの間から引き出されている。雑防補助回路１６１ｊ−ｓは、雑防専用端子ＮＲ−ｓとスイッチング素子ＩＧＢＴ−ｒのコレクタとを接続するライン１６２ｊ−ｒを有する。   The noise prevention dedicated terminal NR-s is connected to the terminal pin PIN13j, and is connected to the collector of the switching element IGBT-s via the noise prevention auxiliary circuit 161j-s. That is, the noise prevention dedicated terminal NR-s is connected between the diodes D5 and D6 and the collector of the switching element IGBT-s. That is, the noise prevention dedicated terminal NR-s is drawn from between the plurality of diodes D5 and D6 and the switching element IGBT-s. The noise prevention auxiliary circuit 161j-s includes a line 162j-r connecting the noise prevention dedicated terminal NR-s and the collector of the switching element IGBT-r.

グランド端子ＧＮＤ−ｓは、端子ピンＰＩＮ５に接続され、スイッチング素子ＩＧＢＴ−ｓのエミッタに接続されている。すなわち、グランド端子ＧＮＤ−ｓは、複数のダイオードＤ５、Ｄ６とスイッチング素子ＩＧＢＴ−ｓとの間から引き出されている。   The ground terminal GND-s is connected to the terminal pin PIN5 and is connected to the emitter of the switching element IGBT-s. That is, the ground terminal GND-s is drawn from between the plurality of diodes D5 and D6 and the switching element IGBT-s.

雑防専用端子ＮＲ−ｓに接続された端子ピンＰＩＮ１３ｊは、グランド端子ＧＮＤ−ｓに接続された端子ピンＰＩＮ５に隣接して配されている。すなわち、グランド端子ＧＮＤ−ｓと雑防専用端子ＮＲ−ｓとは、互いに隣接して絶縁パッケージＰＣＫから引き出されている。   The terminal pin PIN13j connected to the noise prevention dedicated terminal NR-s is arranged adjacent to the terminal pin PIN5 connected to the ground terminal GND-s. That is, the ground terminal GND-s and the noise prevention dedicated terminal NR-s are drawn from the insulating package PCK adjacent to each other.

雑防専用端子ＮＲ−ｔは、端子ピンＰＩＮ１４ｊに接続され、雑防補助回路１６１ｊ−ｔを介してスイッチング素子ＩＧＢＴ−ｔのコレクタに接続されている。すなわち、雑防専用端子ＮＲ−ｔは、ダイオードＤ９及びダイオードＤ１０とスイッチング素子ＩＧＢＴ−ｔのコレクタとの間に接続されている。すなわち、雑防専用端子ＮＲ−ｔは、複数のダイオードＤ９、Ｄ１０とスイッチング素子ＩＧＢＴ−ｔとの間から引き出されている。雑防補助回路１６１ｊ−ｔは、雑防専用端子ＮＲ−ｔとスイッチング素子ＩＧＢＴ−ｔのコレクタとを接続するライン１６２ｊ−ｔを有する。   The dedicated noise prevention terminal NR-t is connected to the terminal pin PIN14j, and is connected to the collector of the switching element IGBT-t via the noise prevention auxiliary circuit 161j-t. That is, the noise prevention dedicated terminal NR-t is connected between the diodes D9 and D10 and the collector of the switching element IGBT-t. That is, the noise prevention dedicated terminal NR-t is drawn from between the plurality of diodes D9 and D10 and the switching element IGBT-t. The noise prevention auxiliary circuit 161j-t includes a line 162j-t that connects the noise prevention dedicated terminal NR-t and the collector of the switching element IGBT-t.

グランド端子ＧＮＤ−ｔは、端子ピンＰＩＮ６に接続され、スイッチング素子ＩＧＢＴ−ｔのエミッタに接続されている。すなわち、グランド端子ＧＮＤ−ｔは、複数のダイオードＤ９、Ｄ１０とスイッチング素子ＩＧＢＴ−ｔとの間から引き出されている。   The ground terminal GND-t is connected to the terminal pin PIN6 and is connected to the emitter of the switching element IGBT-t. That is, the ground terminal GND-t is drawn from between the plurality of diodes D9 and D10 and the switching element IGBT-t.

雑防専用端子ＮＲ−ｔに接続された端子ピンＰＩＮ１４ｊは、グランド端子ＧＮＤ−ｔに接続された端子ピンＰＩＮ６に隣接して配されている。すなわち、グランド端子ＧＮＤ−ｔと雑防専用端子ＮＲ−ｔとは、互いに隣接して絶縁パッケージＰＣＫから引き出されている。   The terminal pin PIN14j connected to the noise prevention dedicated terminal NR-t is arranged adjacent to the terminal pin PIN6 connected to the ground terminal GND-t. That is, the ground terminal GND-t and the noise prevention dedicated terminal NR-t are drawn from the insulating package PCK adjacent to each other.

そして、本発明者は、スイッチングノイズを低減するため、端子ピンＰＩＮ１２ｊ〜ＰＩＮ１４ｊにノイズ除去用の雑防回路ＮＲＣ−ｒ〜ＮＲＣ−ｔを接続してパワーモジュールＰＭの性能について評価を行った。   Then, in order to reduce the switching noise, the present inventor evaluated the performance of the power module PM by connecting noise prevention noise preventing circuits NRC-r to NRC-t to the terminal pins PIN12j to PIN14j.

雑防回路ＮＲＣ−ｒは、互いに直列接続された抵抗Ｒ１１及びフィルムコンデンサＣ１１を含む。雑防回路ＮＲＣ−ｒの一端が端子ピンＰＩＮ１２ｊを介して雑防専用端子ＮＲ−ｒに接続され、雑防回路ＮＲＣ−ｒの他端がグランド端子ＧＮＤ−ｒ及びグランド電位に接続されている。すなわち、グランド端子ＧＮＤ−ｒは、雑防回路ＮＲＣ−ｒ用のグランド端子になっている。   The noise prevention circuit NRC-r includes a resistor R11 and a film capacitor C11 connected in series with each other. One end of the noise prevention circuit NRC-r is connected to the noise prevention dedicated terminal NR-r via the terminal pin PIN12j, and the other end of the noise prevention circuit NRC-r is connected to the ground terminal GND-r and the ground potential. That is, the ground terminal GND-r is a ground terminal for the anti-noise circuit NRC-r.

雑防回路ＮＲＣ−ｓは、互いに直列接続された抵抗Ｒ１２及びフィルムコンデンサＣ１２を含む。雑防回路ＮＲＣ−ｓの一端が端子ピンＰＩＮ１３ｊを介して雑防専用端子ＮＲ−ｓに接続され、雑防回路ＮＲＣ−ｓの他端がグランド端子ＧＮＤ−ｓ及びグランド電位に接続されている。すなわち、グランド端子ＧＮＤ−ｓは、雑防回路ＮＲＣ−ｓ用のグランド端子になっている。   The noise prevention circuit NRC-s includes a resistor R12 and a film capacitor C12 connected in series with each other. One end of the noise prevention circuit NRC-s is connected to the noise prevention dedicated terminal NR-s via the terminal pin PIN13j, and the other end of the noise prevention circuit NRC-s is connected to the ground terminal GND-s and the ground potential. That is, the ground terminal GND-s is a ground terminal for the noise prevention circuit NRC-s.

雑防回路ＮＲＣ−ｔは、互いに直列接続された抵抗Ｒ１３及びフィルムコンデンサＣ１３を含む。雑防回路ＮＲＣ−ｔの一端が端子ピンＰＩＮ１４ｊを介して雑防専用端子ＮＲ−ｔに接続され、雑防回路ＮＲＣ−ｔの他端がグランド端子ＧＮＤ−ｔ及びグランド電位に接続されている。すなわち、グランド端子ＧＮＤ−ｔは、雑防回路ＮＲＣ−ｔ用のグランド端子になっている。   The noise prevention circuit NRC-t includes a resistor R13 and a film capacitor C13 connected in series with each other. One end of the noise prevention circuit NRC-t is connected to the noise prevention dedicated terminal NR-t via the terminal pin PIN14j, and the other end of the noise prevention circuit NRC-t is connected to the ground terminal GND-t and the ground potential. That is, the ground terminal GND-t is a ground terminal for the noise prevention circuit NRC-t.

その結果、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのスイッチング動作に伴うスイッチングノイズを要求されるノイズレベルまで容易に低減できることを確認した。すなわち、例えば、スイッチング素子ＩＧＢＴ−ｒからフィルムコンデンサＣ１１までの距離が近いため、スイッチング素子ＩＧＢＴ−ｒのエミッタコレクタ間とフィルムコンデンサＣ１１とで形成される領域ＡＲ２の面積を図１８に示す領域ＡＲ１に比べて小さくでき、フィルムコンデンサＣ１１の容量を図１に斜線で示す領域ＡＲ２の面積に応じた小さな容量値に低減することが可能になる。これにより、フィルムコンデンサＣ１１の容量を低減しながら、スイッチング素子ＩＧＢＴ−ｒのスイッチング動作に伴うスイッチングノイズを要求されるノイズレベルまで容易に低減できることを確認した。   As a result, it was confirmed that switching noise accompanying switching operations of the switching elements IGBT-r to IGBT-t can be easily reduced to a required noise level. That is, for example, since the distance from the switching element IGBT-r to the film capacitor C11 is short, the area of the area AR2 formed between the emitter-collector of the switching element IGBT-r and the film capacitor C11 is the area AR1 shown in FIG. The capacity of the film capacitor C11 can be reduced to a smaller capacity value corresponding to the area of the area AR2 indicated by hatching in FIG. Thereby, it was confirmed that the switching noise accompanying the switching operation of the switching element IGBT-r can be easily reduced to the required noise level while reducing the capacitance of the film capacitor C11.

以上のように、実施の形態１では、絶縁パッケージＰＣＫが、全波整流回路４ｉと双方向スイッチ回路３とを機械的に一体的に収容する。すなわち、絶縁パッケージＰＣＫは、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔ及びダイオードＤ１〜Ｄ１６を機械的に一体的に収容する。これにより、空間距離や沿面距離の制約をなくすことができ、３相スイッチング整流回路１６０ｊにおけるスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔ及びダイオードＤ１〜Ｄ１６の実装密度を向上できる。この結果、３相スイッチング整流回路１６０ｊを小型化できる。   As described above, in the first embodiment, the insulation package PCK mechanically and integrally accommodates the full-wave rectifier circuit 4i and the bidirectional switch circuit 3. That is, the insulating package PCK mechanically and integrally houses the switching elements IGBT-r to IGBT-t and the diodes D1 to D16. Thereby, restrictions on the spatial distance and creepage distance can be eliminated, and the mounting density of the switching elements IGBT-r to IGBT-t and the diodes D1 to D16 in the three-phase switching rectifier circuit 160j can be improved. As a result, the three-phase switching rectifier circuit 160j can be reduced in size.

したがって、図３に示すように、パワーモジュールＰＭを小型のヒートシンクＨＳに接触させることで放熱することが可能になり、効率的に放熱することができる。   Therefore, as shown in FIG. 3, it is possible to dissipate heat by bringing the power module PM into contact with a small heat sink HS, and heat can be efficiently dissipated.

また、実施の形態１では、絶縁パッケージＰＣＫが、雑防専用端子ＮＲ−ｒ〜ＮＲ−ｔを外部に引き出す。すなわち、パワーモジュールＰＭは、他の端子とは別に、ノイズ除去用の雑防回路を外部接続するための専用端子である雑防専用端子ＮＲ−ｒ〜ＮＲ−ｔを備える。例えば、雑防専用端子ＮＲ−ｒは、ダイオードＤ１及びダイオードＤ２とスイッチング素子ＩＧＢＴ−ｒとの間に接続される。例えば、雑防専用端子ＮＲ−ｓは、ダイオードＤ５及びダイオードＤ６とスイッチング素子ＩＧＢＴ−ｓとの間に接続される。例えば、雑防専用端子ＮＲ−ｔは、ダイオードＤ９及びダイオードＤ１０とスイッチング素子ＩＧＢＴ−ｔとの間に接続される。これにより、雑防回路を外部接続した場合に雑防回路によるノイズを消費する動作が整流用のダイオードＤ３、Ｄ７、Ｄ１１により妨げられにくい位置に雑防専用端子ＮＲ−ｒ〜ＮＲ−ｔを設けることができ、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのスイッチング動作に伴うスイッチングノイズを要求されるノイズレベルまで容易に低減できる。   Further, in the first embodiment, the insulation package PCK pulls out the anti-noise terminals NR-r to NR-t to the outside. That is, the power module PM includes, separately from the other terminals, dedicated noise prevention terminals NR-r to NR-t that are dedicated terminals for externally connecting a noise prevention noise prevention circuit. For example, the dedicated noise prevention terminal NR-r is connected between the diodes D1 and D2 and the switching element IGBT-r. For example, the dedicated noise prevention terminal NR-s is connected between the diodes D5 and D6 and the switching element IGBT-s. For example, the dedicated noise prevention terminal NR-t is connected between the diode D9 and the diode D10 and the switching element IGBT-t. As a result, the noise prevention dedicated terminals NR-r to NR-t are provided at positions where the operation of consuming noise caused by the noise prevention circuit when the noise prevention circuit is externally connected is not easily hindered by the rectifying diodes D3, D7, and D11. Therefore, the switching noise associated with the switching operation of the switching elements IGBT-r to IGBT-t can be easily reduced to a required noise level.

また、実施の形態１では、グランド端子ＧＮＤ−ｒと雑防専用端子ＮＲ−ｒとが、互いに隣接して絶縁パッケージＰＣＫから引き出されており、グランド端子ＧＮＤ−ｓと雑防専用端子ＮＲ−ｓとが、互いに隣接して絶縁パッケージＰＣＫから引き出されており、グランド端子ＧＮＤ−ｔと雑防専用端子ＮＲ−ｔとが、互いに隣接して絶縁パッケージＰＣＫから引き出されている。これにより、フィルムコンデンサを含む雑防回路を雑防専用端子ＮＲ−ｒ〜ＮＲ−ｔに接続した際に、スイッチング素子ＩＧＢＴ−ｒ、ＩＧＢＴ−ｓ、ＩＧＢＴ−ｔから端子ピンＰＩＮ１２ｊ、ＰＩＮ１３ｊ、ＰＩＮ１４ｊまでの線路長を低減でき、寄生誘導（Ｌ分）を低減できるとともに、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのエミッタコレクタ間とフィルムコンデンサとで形成される領域ＡＲ２の面積（図１参照）を小さくでき、寄生容量（Ｃ分）を低減できるので、抑制すべきノイズの値自体を低減できる。これにより、フィルムコンデンサの容量を小さくしながら、スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのスイッチング動作に伴うスイッチングノイズを要求されるノイズレベルまで低減できる。言い換えると、接続されるべき雑防回路を小型化できるように雑防専用端子を構成できる。   In the first embodiment, the ground terminal GND-r and the noise prevention dedicated terminal NR-r are drawn from the insulating package PCK adjacent to each other, and the ground terminal GND-s and the noise prevention dedicated terminal NR-s are extracted. Are extracted from the insulating package PCK adjacent to each other, and the ground terminal GND-t and the dedicated anti-noise terminal NR-t are extracted from the insulating package PCK adjacent to each other. Thereby, when the noise prevention circuit including the film capacitor is connected to the noise prevention dedicated terminals NR-r to NR-t, from the switching elements IGBT-r, IGBT-s, and IGBT-t to the terminal pins PIN12j, PIN13j, and PIN14j. The line length of the area AR2 formed between the emitter-collector of the switching elements IGBT-r to IGBT-t and the film capacitor (see FIG. 1) can be reduced. Since the parasitic capacitance (C) can be reduced, the noise value itself to be suppressed can be reduced. Thereby, the switching noise accompanying the switching operation of the switching elements IGBT-r to IGBT-t can be reduced to a required noise level while reducing the capacity of the film capacitor. In other words, the anti-noise terminal can be configured so that the anti-noise circuit to be connected can be reduced in size.

なお、図１に示す３相リアクトル８ｉは、例えば、各相のラインに対して直列に挿入されたリアクトルＬ１〜Ｌ３と抵抗Ｒ１〜Ｒ３との並列接続を有し、基本の形態における３相リアクトル８（図８参照）と同様に機能する。   In addition, the three-phase reactor 8i shown in FIG. 1 has the parallel connection of the reactors L1-L3 and resistance R1-R3 inserted in series with respect to the line of each phase, for example, The three-phase reactor in a basic form 8 (see FIG. 8).

図１に示す入力コンデンサ９ｉは、例えば、各相のライン間を接続するコンデンサＣ１〜Ｃ３を有し、基本の形態における入力コンデンサ９（図８参照）と同様に機能する。   The input capacitor 9i shown in FIG. 1 has, for example, capacitors C1 to C3 that connect the lines of each phase, and functions similarly to the input capacitor 9 (see FIG. 8) in the basic mode.

図１に示す直流リアクトル２及びコンデンサ１０は、基本の形態における直流リアクトル２及びコンデンサ１０（図８参照）と同様に機能する。   The DC reactor 2 and the capacitor 10 shown in FIG. 1 function in the same manner as the DC reactor 2 and the capacitor 10 (see FIG. 8) in the basic form.

なお、ダイオードＤ１６は、絶縁パッケージＰＣＫの外部に設けられていてもよい。   The diode D16 may be provided outside the insulating package PCK.

（実施の形態２）
次に、実施の形態２にかかるパワーモジュールＰＭ１００について説明する。以下では、実施の形態１と異なる部分を中心に説明する。 (Embodiment 2)
Next, the power module PM100 according to the second embodiment will be described. Below, it demonstrates focusing on a different part from Embodiment 1. FIG.

実施の形態１では、３相スイッチング整流回路１６０ｊを１つの絶縁パッケージＰＣＫで実装しているが、実施の形態２では、３相スイッチング整流回路１６０ｊを２つの絶縁パッケージＰＣＫ１０１、１０２で実装する。   In the first embodiment, the three-phase switching rectifier circuit 160j is mounted with one insulating package PCK. In the second embodiment, the three-phase switching rectifier circuit 160j is mounted with two insulating packages PCK101 and 102.

具体的には、図４及び図５に示すように、パワーモジュールＰＭ１００において、絶縁パッケージＰＣＫ１０１は、全波整流回路４ｉ（図１参照）におけるＲ相及びＳ相に対応した部分と双方向スイッチ回路３（図１参照）におけるＲ相及びＳ相に対応した部分とを機械的に一体的に収容する。絶縁パッケージＰＣＫ１０１は、例えば、スイッチング素子ＩＧＢＴ−ｒ、ＩＧＢＴ−ｓ及びダイオードＤ１〜Ｄ８、Ｄ１３、Ｄ１４を機械的に一体的に収容する。   Specifically, as shown in FIGS. 4 and 5, in the power module PM100, the insulation package PCK101 includes a portion corresponding to the R phase and the S phase in the full-wave rectifier circuit 4i (see FIG. 1) and a bidirectional switch circuit. 3 (see FIG. 1), the portions corresponding to the R phase and the S phase are mechanically and integrally accommodated. The insulating package PCK101 mechanically and integrally accommodates the switching elements IGBT-r, IGBT-s and the diodes D1 to D8, D13, D14, for example.

また、絶縁パッケージＰＣＫ１０１は、入力端子ＭＩＴ−ｒ、ＭＩＴ−ｓ、出力端子ＭＯＴ−ｐ１、ＭＯＴ−ｎ１、グランド端子ＧＮＤ−ｒ、ＧＮＤ−ｓ、及び雑防専用端子ＮＲ−ｒ、ＮＲ−ｓを外部に引き出す。すなわち、絶縁パッケージＰＣＫ１０１には、図５に示すように、端子ピンＰＩＮ１、ＰＩＮ２、ＰＩＮ４、ＰＩＮ５、ＰＩＮ９、ＰＩＮ１０、ＰＩＮ１２ｊ、ＰＩＮ１３ｊ、ＰＩＮ７１、ＰＩＮ８１が設けられている。端子ピンＰＩＮ７１は、出力端子ＭＯＴ−ｐ１に電気的に接続されている。端子ピンＰＩＮ８１は、出力端子ＭＯＴ−ｎ１に電気的に接続されている。   The insulation package PCK101 has input terminals MIT-r, MIT-s, output terminals MOT-p1, MOT-n1, ground terminals GND-r, GND-s, and anti-noise terminals NR-r, NR-s. Pull it out. That is, as shown in FIG. 5, the insulation package PCK101 is provided with terminal pins PIN1, PIN2, PIN4, PIN5, PIN9, PIN10, PIN12j, PIN13j, PIN71, and PIN81. The terminal pin PIN71 is electrically connected to the output terminal MOT-p1. The terminal pin PIN81 is electrically connected to the output terminal MOT-n1.

絶縁パッケージＰＣＫ１０２は、全波整流回路４ｉ（図１参照）におけるＴ相に対応した部分と双方向スイッチ回路３（図１参照）におけるＴ相に対応した部分とを機械的に一体的に収容する。絶縁パッケージＰＣＫ１０２は、例えば、スイッチング素子ＩＧＢＴ−ｔ及びダイオードＤ９〜Ｄ１２、Ｄ１６を機械的に一体的に収容する。   Insulating package PCK102 mechanically and integrally accommodates a portion corresponding to T phase in full-wave rectifier circuit 4i (see FIG. 1) and a portion corresponding to T phase in bidirectional switch circuit 3 (see FIG. 1). . The insulating package PCK102 mechanically and integrally accommodates the switching element IGBT-t and the diodes D9 to D12 and D16, for example.

また、絶縁パッケージＰＣＫ１０２は、入力端子ＭＩＴ−ｔ、出力端子ＭＯＴ−ｐ２、ＭＯＴ−ｎ２、グランド端子ＧＮＤ−ｔ、及び雑防専用端子ＮＲ−ｔを外部に引き出す。すなわち、絶縁パッケージＰＣＫ１０２には、図５に示すように、端子ピンＰＩＮ３、ＰＩＮ６、ＰＩＮ１１、ＰＩＮ１４ｊ、ＰＩＮ７２、ＰＩＮ８２が設けられている。端子ピンＰＩＮ７２は、出力端子ＭＯＴ−ｐ２に電気的に接続されている。端子ピンＰＩＮ８２は、出力端子ＭＯＴ−ｎ２に電気的に接続されている。   Further, the insulation package PCK102 draws the input terminal MIT-t, the output terminals MOT-p2, MOT-n2, the ground terminal GND-t, and the anti-noise terminal NR-t to the outside. That is, the insulation package PCK102 is provided with terminal pins PIN3, PIN6, PIN11, PIN14j, PIN72, and PIN82 as shown in FIG. The terminal pin PIN72 is electrically connected to the output terminal MOT-p2. The terminal pin PIN82 is electrically connected to the output terminal MOT-n2.

このように、実施の形態２では、３相スイッチング整流回路１６０ｊを２つの絶縁パッケージＰＣＫ１０１、１０２で実装する。これにより、３相スイッチング整流回路１６０ｊを１つの絶縁パッケージＰＣＫで実装する場合に比べて、実装に要するコストを低減でき、３相スイッチング整流回路１６０ｊの製造コストを低減できる。   Thus, in the second embodiment, the three-phase switching rectifier circuit 160j is mounted with the two insulating packages PCK101 and 102. Thereby, compared with the case where the three-phase switching rectifier circuit 160j is mounted by one insulation package PCK, the cost required for mounting can be reduced, and the manufacturing cost of the three-phase switching rectifier circuit 160j can be reduced.

なお、実施の形態２では、Ｒ相及びＳ相に対応した構成を絶縁パッケージＰＣＫ１０１に収容しＴ相に対応した構成を絶縁パッケージＰＣＫ１０２に収容する場合を例示しているが、Ｓ相及びＴ相に対応した構成を絶縁パッケージＰＣＫ１０１に収容しＲ相に対応した構成を絶縁パッケージＰＣＫ１０２に収容してもよいし、Ｒ相及びＴ相に対応した構成を絶縁パッケージＰＣＫ１０１に収容しＴ相に対応した構成を絶縁パッケージＰＣＫ１０２に収容してもよい。   In the second embodiment, the configuration corresponding to the R phase and the S phase is accommodated in the insulation package PCK101 and the configuration corresponding to the T phase is accommodated in the insulation package PCK102. However, the S phase and the T phase are exemplified. A configuration corresponding to the R phase may be accommodated in the insulation package PCK101 and a configuration corresponding to the R phase may be accommodated in the insulation package PCK102, or a configuration corresponding to the R phase and the T phase may be accommodated in the insulation package PCK101 to correspond to the T phase. The configuration may be accommodated in the insulating package PCK102.

また、ダイオードＤ１６は、絶縁パッケージＰＣＫ１０２の代わりに絶縁パッケージＰＣＫ１０１に収容されていてもよい。あるいは、ダイオードＤ１６は、絶縁パッケージＰＣＫ１０１、ＰＣＫ１０２のそれぞれに収容されていてもよい。あるいは、ダイオードＤ１６は、各絶縁パッケージＰＣＫ１０１、ＰＣＫ１０２の外部に設けられていてもよい。   The diode D16 may be accommodated in the insulation package PCK101 instead of the insulation package PCK102. Alternatively, the diode D16 may be accommodated in each of the insulation packages PCK101 and PCK102. Alternatively, the diode D16 may be provided outside the insulating packages PCK101 and PCK102.

（実施の形態３）
次に、実施の形態３にかかるパワーモジュールＰＭ２００について説明する。以下では、実施の形態１と異なる部分を中心に説明する。 (Embodiment 3)
Next, the power module PM200 according to the third embodiment will be described. Below, it demonstrates focusing on a different part from Embodiment 1. FIG.

実施の形態１では、３相スイッチング整流回路１６０ｊを１つの絶縁パッケージＰＣＫで実装しているが、実施の形態３では、３相スイッチング整流回路１６０ｊを３つの絶縁パッケージＰＣＫ２０１〜ＰＣＫ２０３で実装する。   In the first embodiment, the three-phase switching rectifier circuit 160j is mounted with one insulating package PCK. However, in the third embodiment, the three-phase switching rectifier circuit 160j is mounted with three insulating packages PCK201 to PCK203.

具体的には、図６及び図７に示すように、パワーモジュールＰＭ２００において、絶縁パッケージＰＣＫ２０１は、全波整流回路４ｉ（図１参照）におけるＲ相に対応した部分と双方向スイッチ回路３（図１参照）におけるＲ相に対応した部分とを機械的に一体的に収容する。絶縁パッケージＰＣＫ２０１は、例えば、スイッチング素子ＩＧＢＴ−ｒ及びダイオードＤ１〜Ｄ４、Ｄ１３を機械的に一体的に収容する。   Specifically, as shown in FIGS. 6 and 7, in the power module PM200, the insulation package PCK201 includes a portion corresponding to the R phase in the full-wave rectifier circuit 4i (see FIG. 1) and the bidirectional switch circuit 3 (see FIG. 6). And the portion corresponding to the R phase in 1). The insulating package PCK201 mechanically accommodates, for example, the switching element IGBT-r and the diodes D1 to D4 and D13.

また、絶縁パッケージＰＣＫ２０１は、入力端子ＭＩＴ−ｒ、出力端子ＭＯＴ−ｐ３、ＭＯＴ−ｎ３、グランド端子ＧＮＤ−ｒ、及び雑防専用端子ＮＲ−ｒを外部に引き出す。すなわち、絶縁パッケージＰＣＫ２０１には、図７に示すように、端子ピンＰＩＮ１、ＰＩＮ４、ＰＩＮ９、ＰＩＮ１２ｊ、ＰＩＮ７３、ＰＩＮ８３が設けられている。端子ピンＰＩＮ７３は、出力端子ＭＯＴ−ｐ３に電気的に接続されている。端子ピンＰＩＮ８３は、出力端子ＭＯＴ−ｎ３に電気的に接続されている。
絶縁パッケージＰＣＫ２０２は、全波整流回路４ｉ（図１参照）におけるＳ相に対応した部分と双方向スイッチ回路３（図１参照）におけるＳ相に対応した部分とを機械的に一体的に収容する。絶縁パッケージＰＣＫ２０２は、例えば、スイッチング素子ＩＧＢＴ−ｓ及びダイオードＤ５〜Ｄ８、Ｄ１４を機械的に一体的に収容する。 Further, the insulating package PCK201 draws out the input terminal MIT-r, the output terminals MOT-p3, MOT-n3, the ground terminal GND-r, and the anti-noise terminal NR-r. That is, the insulation package PCK201 is provided with terminal pins PIN1, PIN4, PIN9, PIN12j, PIN73, and PIN83 as shown in FIG. The terminal pin PIN73 is electrically connected to the output terminal MOT-p3. The terminal pin PIN83 is electrically connected to the output terminal MOT-n3.
Insulating package PCK202 mechanically and integrally accommodates a portion corresponding to S phase in full-wave rectifier circuit 4i (see FIG. 1) and a portion corresponding to S phase in bidirectional switch circuit 3 (see FIG. 1). . The insulation package PCK202 mechanically and integrally accommodates the switching element IGBT-s and the diodes D5 to D8 and D14, for example.

また、絶縁パッケージＰＣＫ２０２は、入力端子ＭＩＴ−ｓ、出力端子ＭＯＴ−ｐ１、ＭＯＴ−ｎ１、グランド端子ＧＮＤ−ｓ、及び雑防専用端子ＮＲ−ｓを外部に引き出す。すなわち、絶縁パッケージＰＣＫ２０２には、図７に示すように、端子ピンＰＩＮ２、ＰＩＮ５、ＰＩＮ１０、ＰＩＮ１３ｊ、ＰＩＮ７１、ＰＩＮ８１が設けられている。端子ピンＰＩＮ７１は、出力端子ＭＯＴ−ｐ１に電気的に接続されている。端子ピンＰＩＮ８１は、出力端子ＭＯＴ−ｎ１に電気的に接続されている。
絶縁パッケージＰＣＫ２０３は、全波整流回路４ｉ（図１参照）におけるＴ相に対応した部分と双方向スイッチ回路３（図１参照）におけるＴ相に対応した部分とを機械的に一体的に収容する。絶縁パッケージＰＣＫ２０３は、例えば、スイッチング素子ＩＧＢＴ−ｔ及びダイオードＤ９〜Ｄ１２、Ｄ１６を機械的に一体的に収容する。 The insulating package PCK202 also draws out the input terminal MIT-s, the output terminals MOT-p1, MOT-n1, the ground terminal GND-s, and the anti-noise terminal NR-s. That is, the insulation package PCK202 is provided with terminal pins PIN2, PIN5, PIN10, PIN13j, PIN71, and PIN81 as shown in FIG. The terminal pin PIN71 is electrically connected to the output terminal MOT-p1. The terminal pin PIN81 is electrically connected to the output terminal MOT-n1.
The insulation package PCK203 mechanically and integrally accommodates a portion corresponding to the T phase in the full-wave rectifier circuit 4i (see FIG. 1) and a portion corresponding to the T phase in the bidirectional switch circuit 3 (see FIG. 1). . For example, the insulating package PCK203 mechanically and integrally houses the switching element IGBT-t and the diodes D9 to D12 and D16.

また、絶縁パッケージＰＣＫ２０３は、入力端子ＭＩＴ−ｔ、出力端子ＭＯＴ−ｐ２、ＭＯＴ−ｎ２、グランド端子ＧＮＤ−ｔ、及び雑防専用端子ＮＲ−ｔを外部に引き出す。すなわち、絶縁パッケージＰＣＫ２０３には、図７に示すように、端子ピンＰＩＮ３、ＰＩＮ６、ＰＩＮ１１、ＰＩＮ１４ｊ、ＰＩＮ７２、ＰＩＮ８２が設けられている。端子ピンＰＩＮ７２は、出力端子ＭＯＴ−ｐ２に電気的に接続されている。端子ピンＰＩＮ８２は、出力端子ＭＯＴ−ｎ２に電気的に接続されている。   Further, the insulation package PCK203 leads the input terminal MIT-t, the output terminals MOT-p2, MOT-n2, the ground terminal GND-t, and the noise prevention dedicated terminal NR-t to the outside. That is, as shown in FIG. 7, the insulation package PCK203 is provided with terminal pins PIN3, PIN6, PIN11, PIN14j, PIN72, and PIN82. The terminal pin PIN72 is electrically connected to the output terminal MOT-p2. The terminal pin PIN82 is electrically connected to the output terminal MOT-n2.

このように、実施の形態３では、３相スイッチング整流回路１６０ｊを３つの絶縁パッケージＰＣＫ２０１〜ＰＣＫ２０３で実装する。これにより、３相スイッチング整流回路１６０ｊを１つの絶縁パッケージＰＣＫで実装する場合に比べて、実装に要するコストを低減でき、３相スイッチング整流回路１６０ｊの製造コストを低減できる。   Thus, in the third embodiment, the three-phase switching rectifier circuit 160j is mounted with the three insulating packages PCK201 to PCK203. Thereby, compared with the case where the three-phase switching rectifier circuit 160j is mounted by one insulation package PCK, the cost required for mounting can be reduced, and the manufacturing cost of the three-phase switching rectifier circuit 160j can be reduced.

なお、ダイオードＤ１６は、絶縁パッケージＰＣＫ２０３の代わりに絶縁パッケージＰＣＫ２０１又は絶縁パッケージＰＣＫ２０２に収容されていてもよい。あるいは、ダイオードＤ１６は、絶縁パッケージＰＣＫ２０１〜ＰＣＫ２０３のそれぞれに収容されていてもよい。あるいは、ダイオードＤ１６は、各絶縁パッケージＰＣＫ２０１〜ＰＣＫ２０３の外部に設けられていてもよい。   The diode D16 may be accommodated in the insulating package PCK201 or the insulating package PCK202 instead of the insulating package PCK203. Alternatively, the diode D16 may be accommodated in each of the insulation packages PCK201 to PCK203. Alternatively, the diode D16 may be provided outside each of the insulation packages PCK201 to PCK203.

上記の実施の形態１〜実施の形態３では、各スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔがＮＰＮ型の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である場合について例示的に説明しているが、各スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔは、ＮＰＮ型の絶縁ゲートバイポーラトランジスタに限定されない。   In the first to third embodiments described above, the case where each switching element IGBT-r to IGBT-t is an NPN-type insulated gate bipolar transistor (IGBT) has been described as an example. IGBT-r to IGBT-t are not limited to NPN-type insulated gate bipolar transistors.

例えば、上記の説明でコレクタとエミッタとを入れ替えれば、本願発明の考え方は、各スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔがＰＮＰ型の絶縁ゲートバイポーラトランジスタである場合についても同様に適用できる。この場合、例えば、各グランド端子ＧＮＤ−ｒ〜ＧＮＤ−ｔは、対応するスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのコレクタに接続されている。例えば、各雑防専用端子ＮＲ−ｒ〜ＮＲ−ｔは、対応するスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのエミッタに接続されている。   For example, if the collector and the emitter are interchanged in the above description, the concept of the present invention can be similarly applied to the case where each of the switching elements IGBT-r to IGBT-t is a PNP type insulated gate bipolar transistor. In this case, for example, each of the ground terminals GND-r to GND-t is connected to the collector of the corresponding switching element IGBT-r to IGBT-t. For example, each noise prevention dedicated terminal NR-r to NR-t is connected to the emitter of the corresponding switching element IGBT-r to IGBT-t.

あるいは、例えば、上記の説明でコレクタをドレインに置き換え、エミッタをソースに置き換えれば、本願発明の考え方は、各スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔがＮ型の電界効果トランジスタ（ＦＥＴ）である場合についても同様に適用できる。この場合、例えば、各グランド端子ＧＮＤ−ｒ〜ＧＮＤ−ｔは、対応するスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのソースに接続されている。例えば、各雑防専用端子ＮＲ−ｒ〜ＮＲ−ｔは、対応するスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのドレインに接続されている。   Alternatively, for example, if the collector is replaced with the drain and the emitter is replaced with the source in the above description, the idea of the present invention is that each switching element IGBT-r to IGBT-t is an N-type field effect transistor (FET). The same applies to. In this case, for example, the ground terminals GND-r to GND-t are connected to the sources of the corresponding switching elements IGBT-r to IGBT-t. For example, each noise prevention dedicated terminal NR-r to NR-t is connected to the drain of the corresponding switching element IGBT-r to IGBT-t.

あるいは、例えば、上記の説明でコレクタをソースに置き換え、エミッタをドレインに置き換えれば、本願発明の考え方は、各スイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔがＰ型の電界効果トランジスタである場合についても同様に適用できる。この場合、例えば、各グランド端子ＧＮＤ−ｒ〜ＧＮＤ−ｔは、対応するスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのドレインに接続されている。例えば、各雑防専用端子ＮＲ−ｒ〜ＮＲ−ｔは、対応するスイッチング素子ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔのソースに接続されている。   Alternatively, for example, if the collector is replaced with the source and the emitter is replaced with the drain in the above description, the concept of the present invention is the same when each of the switching elements IGBT-r to IGBT-t is a P-type field effect transistor. Applicable to. In this case, for example, the ground terminals GND-r to GND-t are connected to the drains of the corresponding switching elements IGBT-r to IGBT-t. For example, each noise prevention dedicated terminal NR-r to NR-t is connected to the source of the corresponding switching element IGBT-r to IGBT-t.

以上のように、本発明にかかるパワーモジュールは、３相スイッチング整流回路の実装に有用である。   As described above, the power module according to the present invention is useful for mounting a three-phase switching rectifier circuit.

２ 直流リアクトル
３ 双方向スイッチ回路
４、４ｉ 全波整流回路
５ スイッチングパターン発生器
６ 駆動回路
７ 制御部
８、８ｉ ３相リアクトル
９、９ｉ 入力コンデンサ
１０ コンデンサ
１１ パターン信号発生器
１２ 電圧設定器
１３ 相電圧判別器
１４Ｒ〜１４Ｔ コンパレータ
１５Ｒ〜１５Ｔ コンパレータ
１６Ｒ〜１６Ｔ ＡＮＤ回路
１７Ｒ〜１７Ｔ ＡＮＤ回路
１８Ｒ〜１８Ｔ ＡＮＤ回路
１９Ｒ〜１９Ｔ ＯＲ回路
４０Ｒ、４０Ｓ、４０Ｔ コンパレータ
４１Ｒ、４１Ｓ、４１Ｔ ＡＮＤ回路
４２Ｒ、４２Ｓ、４２Ｔ ＡＮＤ回路
４３Ｒ、４３Ｓ、４３Ｔ ＮＯＲ回路
１００ ３相整流器
１６０、１６０ｉ、１６０ｊ ３相スイッチング整流回路
１６１ｊ−ｒ〜１６１ｊ−ｔ 雑防補助回路
１６２ｊ−ｒ〜１６２ｊ−ｔ ライン
Ｄ１〜Ｄ１６ ダイオード
ＧＮＤ−ｒ〜ＧＮＤ−ｔ グランド端子
ＩＧＢＴ−ｒ〜ＩＧＢＴ−ｔ トランジスタ
ＭＩＴ−ｒ〜ＭＩＴ−ｔ 入力端子
ＮＲ−ｒ〜ＮＲ−ｔ 雑防専用端子
ＮＲＣ−ｒ〜ＮＲＣ−ｔ 雑防回路
ＮＲＣ９００ 雑防回路
ＭＯＴ−ｐ〜ＭＯＴ−ｎ３ 出力端子
ＰＣＫ、ＰＣＫ１０１、ＰＣＫ１０２、ＰＣＫ２０１〜ＰＣＫ２０３ 絶縁パッケージ
ＰＣＫ９００ 絶縁パッケージ
ＰＭ、ＰＭ１００、ＰＭ２００ パワーモジュール
ＰＭ９００ パワーモジュール 2 DC reactor 3 Bidirectional switch circuit 4, 4i Full-wave rectifier circuit 5 Switching pattern generator 6 Drive circuit 7 Control unit 8, 8i Three-phase reactor 9, 9i Input capacitor 10 Capacitor 11 Pattern signal generator 12 Voltage setter 13 Phase Voltage discriminator 14R-14T Comparator 15R-15T Comparator 16R-16T AND circuit 17R-17T AND circuit 18R-18T AND circuit 19R-19T OR circuit 40R, 40S, 40T Comparator 41R, 41S, 41T AND circuit 42R, 42S, 42T AND Circuit 43R, 43S, 43T NOR circuit 100 Three-phase rectifier 160, 160i, 160j Three-phase switching rectifier circuit 161j-r to 161j-t Noise prevention auxiliary circuit 162j-r to 162j-t line D1-D 16 Diodes GND-r to GND-t Ground terminal IGBT-r to IGBT-t Transistor MIT-r to MIT-t Input terminal NR-r to NR-t Miscellaneous prevention terminal NRC-r to NRC-t Miscellaneous prevention circuit NRC900 Noise prevention circuit MOT-p to MOT-n3 Output terminal PCK, PCK101, PCK102, PCK201 to PCK203 Insulation package PCK900 Insulation package PM, PM100, PM200 Power module PM900 Power module

Claims (3)

交流電力を直流電力に変換するスイッチング整流回路のパワーモジュールであって、
前記交流電力を直流電力に整流する全波整流回路と、
前記交流電力の前記全波整流回路への入力をＯＮ／ＯＦＦする双方向スイッチ回路と、
前記全波整流回路と前記双方向スイッチ回路とを一体的に収容する絶縁パッケージと、
を備え、
前記双方向スイッチ回路は、スイッチング素子を有し、
前記絶縁パッケージは、
前記スイッチング素子に接続された、ノイズ除去用の雑防回路を外部接続するための専用端子である雑防専用端子と、
前記スイッチング素子に接続された雑防回路用のグランド端子と、
を外部に引き出し、
前記グランド端子と前記雑防専用端子とは、互いに隣接して前記絶縁パッケージから引き出されている
ことを特徴とするパワーモジュール。 A power module of a switching rectifier circuit that converts AC power into DC power,
A full-wave rectifier circuit for rectifying the AC power into DC power;
A bidirectional switch circuit for turning ON / OFF the input of the AC power to the full-wave rectifier circuit;
An insulation package that integrally accommodates the full-wave rectifier circuit and the bidirectional switch circuit;
With
The bidirectional switch circuit has a switching element,
The insulating package is
A dedicated noise prevention terminal, which is a dedicated terminal for externally connecting a noise prevention circuit for noise removal, connected to the switching element,
A ground terminal for a noise prevention circuit connected to the switching element;
A Pull out to the outside,
The power module according to claim 1, wherein the ground terminal and the noise prevention dedicated terminal are pulled out from the insulating package adjacent to each other . 前記双方向スイッチ回路は、交流電力が入力される交流電力入力側に並列接続された複数のダイオードをさらに有し、前記複数のダイオードが前記スイッチング素子により短絡又は開放され、
前記グランド端子および前記雑防専用端子は、前記複数のダイオードと前記スイッチング素子との間からそれぞれ引き出された
ことを特徴とする請求項１に記載のパワーモジュール。 The bidirectional switch circuit further includes a plurality of diodes connected in parallel on the AC power input side to which AC power is input, and the plurality of diodes are short-circuited or opened by the switching element,
2. The power module according to claim 1, wherein the ground terminal and the noise prevention dedicated terminal are respectively drawn from between the plurality of diodes and the switching element. 前記スイッチング整流回路は、３相交流電力を直流電力に変換し、
前記全波整流回路は、３相交流電力を直流電力に整流し、
前記双方向スイッチ回路は、各相毎に前記スイッチング素子と前記雑防専用端子と前記雑防回路用のグランド端子とを有し、３相交流電力の前記全波整流回路への入力をＯＮ／ＯＦＦする
ことを特徴とする請求項１又は２に記載のパワーモジュール。 The switching rectifier circuit converts three-phase AC power into DC power,
The full-wave rectifier circuit rectifies three-phase AC power into DC power,
The bidirectional switch circuit includes, for each phase, the switching element, the dedicated noise prevention terminal, and a ground terminal for the noise prevention circuit , and turns on / off input of three-phase AC power to the full-wave rectifier circuit. The power module according to claim 1, wherein the power module is turned off.
JP2012078278A 2012-03-29 2012-03-29 Power module Active JP5938988B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012078278A JP5938988B2 (en) 2012-03-29 2012-03-29 Power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012078278A JP5938988B2 (en) 2012-03-29 2012-03-29 Power module

Publications (2)

Publication Number Publication Date
JP2013208036A JP2013208036A (en) 2013-10-07
JP5938988B2 true JP5938988B2 (en) 2016-06-22

Family

ID=49526615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012078278A Active JP5938988B2 (en) 2012-03-29 2012-03-29 Power module

Country Status (1)

Country Link
JP (1) JP5938988B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415326B2 (en) * 1995-04-28 2003-06-09 株式会社デンソー Output control device for vehicle generator
JP2005160263A (en) * 2003-11-28 2005-06-16 Nippon Reliance Kk Ac variable-speed drive device
JP5321071B2 (en) * 2009-01-08 2013-10-23 富士電機株式会社 Power converter
JP4687824B2 (en) * 2009-06-26 2011-05-25 株式会社富士通ゼネラル 3-phase rectifier

Also Published As

Publication number Publication date
JP2013208036A (en) 2013-10-07

Similar Documents

Publication Publication Date Title
CN104054245B (en) Power conversion device
JP5627701B2 (en) Three-phase AC / DC converter and air conditioner using three-phase AC / DC converter
JPWO2014013663A1 (en) Power converter
US11177741B2 (en) AC-AC converter circuit
Davari et al. A review of electronic inductor technique for power factor correction in three-phase adjustable speed drives
Ortmann et al. High switches utilization single-phase PWM boost-type PFC rectifier topologies multiplying the switching frequency
US11165359B2 (en) Power conversion system configured to perform power conversion between direct current and three-phase alternating current
CN101183835A (en) Voltage generating circuit
JP5923961B2 (en) AC / DC converter
JP5938988B2 (en) Power module
Barkley et al. New 1000V SiC MOSFETs enable improved efficiency, density, and cost tradeoff space for PFCs
Klumpner et al. Evaluation of the converter topologies suited for integrated motor drives
JP6028366B2 (en) Switching rectifier circuit
JP2013247788A (en) Power-supply device
JP2007274818A (en) Rectifying device
US11539348B1 (en) Open loop reactance matching circuitry
KR20100044259A (en) Inverter
JP2004088936A (en) Conductor structure of power converter
JP2000324843A (en) Power supply and air conditioner provided with that power supply
JP2008029052A (en) Power semiconductor device
JP5119741B2 (en) Switching module
JP2019208303A (en) Gate driving circuit and power conversion device
JP7310188B2 (en) power converter
Krishna et al. Comparison of 3-phase, 3-level UPF rectifier circuits for high power applications
US20240097568A1 (en) Modular high power bi-directional half bridge buck/boost converter assembly

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R151 Written notification of patent or utility model registration

Ref document number: 5938988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151