JP5923844B2 - ソリッドステートドライブのメモリ装置への論理的アドレスの適応マッピング - Google Patents
ソリッドステートドライブのメモリ装置への論理的アドレスの適応マッピング Download PDFInfo
- Publication number
- JP5923844B2 JP5923844B2 JP2014530971A JP2014530971A JP5923844B2 JP 5923844 B2 JP5923844 B2 JP 5923844B2 JP 2014530971 A JP2014530971 A JP 2014530971A JP 2014530971 A JP2014530971 A JP 2014530971A JP 5923844 B2 JP5923844 B2 JP 5923844B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory unit
- mapping
- performance characteristics
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013507 mapping Methods 0.000 title claims description 60
- 230000003044 adaptive effect Effects 0.000 title claims description 3
- 239000007787 solid Substances 0.000 title description 3
- 238000000034 method Methods 0.000 claims description 22
- 238000013500 data storage Methods 0.000 claims description 10
- 241001522296 Erithacus rubecula Species 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000002950 deficient Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012005 ligant binding assay Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000017702 response to host Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/008—Reliability or availability analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3433—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment for load management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3485—Performance evaluation by tracing or monitoring for I/O devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
複数のメモリユニットから幾つかの形式のメモリ装置が構成される。例えば、ソリッドステートドライブ(SSD)は、典型的に、フラッシュダイのような複数の不揮発性メモリダイを備えている。多数の実際的なシナリオにおいて、所与のメモリ装置内のメモリユニットは、空きメモリブロックの数、不良ブロックの数、メモリアクセスレイテンシー、エラー性能、予想耐久性、頻繁に使用されるデータ・対・稀に使用されるデータの存在、及び/又は実行が現在保留中であるコマンドの数、等の特性が互いに相違する。ある相違は、メモリユニットが製造されたときに既に存在し、そしてある相違は、ホストシステムにおけるメモリ装置の寿命の間に発生する。
図1は、本発明の一実施形態によるデータ記憶システム20を概略的に示すブロック図である。システム20は、メモリ装置22及びホスト24を備えている。メモリ装置22は、ホスト24から記憶のためのデータを受け容れ、それをメモリに記憶し、メモリからデータを検索し、それをホストへ供給する。
メモリ装置22において、メモリコントローラ32は、メモリユニット28にデータをページ単位で書き込むが、消去は、メモリブロック全体に適用される。データは、消去されたページのみに書き込まれ、それ故、データをその場で更新することはできない。フラッシュメモリのこの特性により、メモリコントローラ32のプロセッサ44は、典型的に、仮想的・対・物理的(V−P)アドレスマッピングスキームを適用する。V−Pマッピングを使用するときには、記憶のためのデータアイテムが、論理的ブロックアドレス(LBA)とも称される各仮想アドレスと共に、ホスト24から受け取られる。プロセッサ44は、仮想アドレスを、データを記憶すべきメモリユニット28内の各物理的記憶位置へと変換する。
22:メモリ装置
24:ホスト
28:メモリユニット
32:メモリコントローラ
36:ホストインターフェイス
40:メモリインターフェイス
44:プロセッサ
Claims (14)
- データを記憶する方法において、
複数のメモリユニットを含むメモリに記憶するため各論理的アドレスに関連したデータアイテムを受信する段階と、
前記複数のメモリユニットの性能特性の各推定値を得る段階であって、各メモリユニットの前記性能特性は、プログラミングに利用できる前記メモリユニット内のメモリブロックの各カウントの表示と、各メモリユニットに適用されるメモリアクセスコマンドの各期間とを含む、段階と、
前記推定値に基づき、前記論理的アドレスを複数のメモリユニットの各物理的記憶位置へマップするマッピングを、前記メモリユニットにわたり性能特性のバランスをとるように適応させる段階であって、前記性能特性のバランスをとることは、各メモリユニットに適用されるメモリアクセスコマンドの前記各期間による決定に従って、頻繁にアクセスされるデータを高速メモリユニットに書き込み、稀にアクセスされるデータを低速メモリユニットに書き込むことを含む、段階と、
前記データアイテムを、前記適応されたマッピングに従って物理的記憶位置に記憶する段階と、を含み、
前記データアイテムを記憶する段階は、前記メモリユニットに各重みを指定する重み付けラウンドロビンスケジューリングスキームに従って前記メモリユニット間に前記データアイテムを分配することを含み、
前記マッピングを適応させる段階は、1つ以上の重みを変更することを含み、
前記重みを変更することは、各々の異なる第1及び第2の形式のメモリアクセスコマンドに対して異なる第1及び第2の重みを所与のメモリユニットに指定することを含み、
前記メモリアクセスコマンドの形式は、読み取り、書き込み及び消去コマンドを含む、方法。 - マッピングを適応させる前記段階は、所与のメモリユニットへマップされる論理的アドレスの合計数を変更することを含む、請求項1に記載の方法。
- 推定値を得る前記段階は、メモリ又はメモリユニットの製造中に前記複数のメモリユニットに対する性能特性を評価することを含む、請求項1に記載の方法。
- 推定値を得る前記段階は、メモリがホストシステム内で動作している間に前記複数のメモリユニットに対する性能特性を評価することを含む、請求項1に記載の方法。
- マッピングを適応させる前記段階は、マッピングの初期設定に従ってメモリにデータアイテムを最初に記憶し、その後に、マッピングを適応させ、その適応されたマッピングに従ってメモリにデータアイテムを記憶するように1つ以上のデータアイテムをコピーすることを含む、請求項1に記載の方法。
- 各メモリユニットの性能特性は、メモリユニット内の欠陥メモリブロックの各カウントの表示を含む、請求項1に記載の方法。
- 複数のメモリユニットを含むメモリと通信するように構成されたメモリインターフェイスと、
前記メモリインターフェイスに接続されたプロセッサであって、
メモリに記憶するため各論理的アドレスに関連したデータアイテムを受信し、
複数のメモリユニットの性能特性の各推定値を得、各メモリユニットの前記性能特性は、プログラミングに利用できる前記メモリユニット内のメモリブロックの各カウントを表し、各メモリユニットの前記性能特性は、各メモリユニットに適用されるメモリアクセスコマンドの各期間を含み、
その推定値に基づいて、論理的アドレスを複数のメモリユニット内の各物理的記憶位置へマップするマッピングを適応させ、それにより、前記メモリユニットにわたり性能特性のバランスをとり、前記性能特性のバランスをとることは、各メモリユニットに適用されるメモリアクセスコマンドの前記各期間による決定に従って、頻繁にアクセスされるデータを高速メモリユニットに書き込み、稀にアクセスされるデータを低速メモリユニットに書き込むことを含み、
その適応されたマッピングに従って物理的記憶位置にデータアイテムを記憶し、前記データアイテムを記憶することは、前記メモリユニットに各重みを指定する重み付けラウンドロビンスケジューリングスキームに従って前記メモリユニット間に前記データアイテムを分配することを含み、前記マッピングを適応させることは、1つ以上の重みを変更することを含み、前記重みを変更することは、各々の異なる第1及び第2の形式のメモリアクセスコマンドに対して異なる第1及び第2の重みを所与のメモリユニットに指定することを含み、前記メモリアクセスコマンドの形式は、読み取り、書き込み及び消去コマンドを含む、ように構成されたプロセッサと、
を備えたデータ記憶装置。 - 前記プロセッサは、メモリがホストシステム内で動作している間に複数のメモリユニットに対する性能特性を評価するように構成された、請求項7に記載の装置。
- 前記プロセッサは、マッピングの初期設定に従ってメモリにデータアイテムを最初に記憶し、その後に、マッピングを適応させ、その適応されたマッピングに従ってメモリにデータアイテムを記憶するように1つ以上のデータアイテムをコピーするよう構成された、請求項7に記載の装置。
- 各メモリユニットの性能特性は、メモリユニット内の欠陥メモリブロックの各カウントの表示を含む、請求項7に記載の装置。
- 各メモリユニットの性能特性は、メモリユニットの各読み取りエラー性能の表示を含む、請求項7に記載の装置。
- 各メモリユニットの性能特性は、メモリユニットの各耐久性を表わす、請求項7に記載の装置。
- 各メモリユニットの性能特性は、メモリユニットに記憶されたデータへのアクセスの各頻度の表示を含む、請求項7に記載の装置。
- 各メモリユニットの性能特性は、メモリユニットにおける実行が保留となっているメモリアクセスコマンドの各カウントの表示を含む、請求項7に記載の装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161536597P | 2011-09-20 | 2011-09-20 | |
US61/536,597 | 2011-09-20 | ||
US13/535,889 US9417803B2 (en) | 2011-09-20 | 2012-06-28 | Adaptive mapping of logical addresses to memory devices in solid state drives |
US13/535,889 | 2012-06-28 | ||
PCT/US2012/056309 WO2013043856A1 (en) | 2011-09-20 | 2012-09-20 | Adaptive mapping of logical addresses to memory devices in solid state drives |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014530420A JP2014530420A (ja) | 2014-11-17 |
JP5923844B2 true JP5923844B2 (ja) | 2016-05-25 |
Family
ID=47881766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014530971A Active JP5923844B2 (ja) | 2011-09-20 | 2012-09-20 | ソリッドステートドライブのメモリ装置への論理的アドレスの適応マッピング |
Country Status (5)
Country | Link |
---|---|
US (1) | US9417803B2 (ja) |
EP (1) | EP2758882B1 (ja) |
JP (1) | JP5923844B2 (ja) |
KR (1) | KR101556870B1 (ja) |
WO (1) | WO2013043856A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9489294B2 (en) * | 2013-06-19 | 2016-11-08 | Sandisk Technologies Llc | Data encoding for non-volatile memory |
US9489300B2 (en) | 2013-06-19 | 2016-11-08 | Sandisk Technologies Llc | Data encoding for non-volatile memory |
US9489299B2 (en) | 2013-06-19 | 2016-11-08 | Sandisk Technologies Llc | Data encoding for non-volatile memory |
US9218283B2 (en) | 2013-12-02 | 2015-12-22 | Sandisk Technologies Inc. | Multi-die write management |
US9390008B2 (en) | 2013-12-11 | 2016-07-12 | Sandisk Technologies Llc | Data encoding for non-volatile memory |
US9632712B2 (en) * | 2014-07-02 | 2017-04-25 | Sandisk Technologies Llc | System and method of updating metablocks associated with multiple memory dies |
US11755255B2 (en) | 2014-10-28 | 2023-09-12 | SK Hynix Inc. | Memory device comprising a plurality of memories sharing a resistance for impedance matching |
KR102358177B1 (ko) | 2015-12-24 | 2022-02-07 | 에스케이하이닉스 주식회사 | 제어회로 및 제어회로를 포함하는 메모리 장치 |
US10067903B2 (en) | 2015-07-30 | 2018-09-04 | SK Hynix Inc. | Semiconductor device |
KR102239356B1 (ko) | 2015-02-17 | 2021-04-13 | 삼성전자주식회사 | 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법 |
KR102506135B1 (ko) | 2015-03-16 | 2023-03-07 | 삼성전자주식회사 | 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템 |
US9857986B2 (en) | 2015-06-30 | 2018-01-02 | International Business Machines Corporation | Wear leveling of a memory array |
KR102445662B1 (ko) | 2015-07-01 | 2022-09-22 | 삼성전자주식회사 | 스토리지 장치 |
CN105224478B (zh) * | 2015-09-25 | 2019-01-22 | 北京联想核芯科技有限公司 | 一种映射表的形成、更新和恢复方法及电子设备 |
US9928154B2 (en) * | 2016-01-12 | 2018-03-27 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Leveling stress factors among like components in a server |
US11042330B2 (en) | 2017-03-01 | 2021-06-22 | Samsung Electronics Co., Ltd. | Methods and systems for distributed data storage |
US10545664B2 (en) | 2017-04-11 | 2020-01-28 | Samsung Electronics Co., Ltd. | System and method for identifying SSDs with lowest tail latencies |
US11049009B2 (en) | 2017-06-12 | 2021-06-29 | Western Digital Technologies, Inc. | Identifying memory block write endurance using machine learning |
WO2023099603A1 (en) * | 2021-11-30 | 2023-06-08 | Grai Matter Labs S.A.S. | Neural network device, method and system comprising the device |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5430859A (en) * | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
US6230233B1 (en) * | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US5696925A (en) * | 1992-02-25 | 1997-12-09 | Hyundai Electronics Industries, Co., Ltd. | Memory management unit with address translation function |
JP3507132B2 (ja) * | 1994-06-29 | 2004-03-15 | 株式会社日立製作所 | フラッシュメモリを用いた記憶装置およびその記憶制御方法 |
US6332178B1 (en) | 1997-11-26 | 2001-12-18 | Compaq Computer Corporation | Method for estimating statistics of properties of memory system transactions |
US8078794B2 (en) * | 2000-01-06 | 2011-12-13 | Super Talent Electronics, Inc. | Hybrid SSD using a combination of SLC and MLC flash memory arrays |
DE60126533T2 (de) * | 2000-06-19 | 2007-11-22 | Broadcom Corp., Irvine | Vermittlungsstelle mit einer Speicherverwaltungeinheit zur Verbesserung der Flusssteurung |
US7260758B1 (en) | 2001-09-07 | 2007-08-21 | Lsi Corporation | Method and system for performing built-in self-test routines using an accumulator to store fault information |
US6901498B2 (en) | 2002-12-09 | 2005-05-31 | Sandisk Corporation | Zone boundary adjustment for defects in non-volatile memories |
TWI240863B (en) * | 2003-09-05 | 2005-10-01 | Megawin Technology Co Ltd | Method for efficiently controlling flash memory read/write |
US7111118B2 (en) | 2003-10-08 | 2006-09-19 | Lsi Logic Corporation | High performance raid mapping |
KR100526188B1 (ko) | 2003-12-30 | 2005-11-04 | 삼성전자주식회사 | 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리 |
EP1704479B1 (en) | 2003-12-30 | 2014-03-26 | SanDisk Technologies Inc. | Non-volatile memory and method with phased program failure handling |
US7441096B2 (en) * | 2004-07-07 | 2008-10-21 | Hitachi, Ltd. | Hierarchical storage management system |
US7315917B2 (en) * | 2005-01-20 | 2008-01-01 | Sandisk Corporation | Scheduling of housekeeping operations in flash memory systems |
US8301938B2 (en) | 2005-03-21 | 2012-10-30 | Hewlett-Packard Development Company, L.P. | Managing memory health |
US7509474B2 (en) * | 2005-06-08 | 2009-03-24 | Micron Technology, Inc. | Robust index storage for non-volatile memory |
US7509471B2 (en) * | 2005-10-27 | 2009-03-24 | Sandisk Corporation | Methods for adaptively handling data writes in non-volatile memories |
US20070143561A1 (en) * | 2005-12-21 | 2007-06-21 | Gorobets Sergey A | Methods for adaptive file data handling in non-volatile memories with a directly mapped file storage system |
US7861122B2 (en) * | 2006-01-27 | 2010-12-28 | Apple Inc. | Monitoring health of non-volatile memory |
KR100703807B1 (ko) * | 2006-02-17 | 2007-04-09 | 삼성전자주식회사 | 블록 방식의 메모리에서 데이터의 변경 유형에 따라 블록을관리하는 방법 및 장치 |
DE102006008017A1 (de) * | 2006-02-21 | 2007-08-30 | Infineon Technologies Ag | Verfahren zum Herstellen und Verfahren zum Betreiben eines integrierten Halbleiterspeichers |
US7653778B2 (en) * | 2006-05-08 | 2010-01-26 | Siliconsystems, Inc. | Systems and methods for measuring the useful life of solid-state storage devices |
US8135936B2 (en) | 2009-12-23 | 2012-03-13 | Intel Corporation | Adaptive address mapping with dynamic runtime memory mapping selection |
WO2008026203A2 (en) * | 2006-08-27 | 2008-03-06 | Anobit Technologies | Estimation of non-linear distortion in memory devices |
KR100855467B1 (ko) | 2006-09-27 | 2008-09-01 | 삼성전자주식회사 | 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑장치 및 방법 |
US8516218B2 (en) | 2006-10-30 | 2013-08-20 | Hewlett-Packard Development Company, L.P. | Pattern-based mapping for storage space management |
US7818489B2 (en) * | 2006-11-04 | 2010-10-19 | Virident Systems Inc. | Integrating data from symmetric and asymmetric memory |
US8706968B2 (en) | 2007-12-06 | 2014-04-22 | Fusion-Io, Inc. | Apparatus, system, and method for redundant write caching |
WO2008111058A2 (en) * | 2007-03-12 | 2008-09-18 | Anobit Technologies Ltd. | Adaptive estimation of memory cell read thresholds |
TWI368224B (en) | 2007-03-19 | 2012-07-11 | A Data Technology Co Ltd | Wear-leveling management and file distribution management of hybrid density memory |
US8271757B1 (en) * | 2007-04-17 | 2012-09-18 | American Megatrends, Inc. | Container space management in a data storage system |
KR100857761B1 (ko) * | 2007-06-14 | 2008-09-10 | 삼성전자주식회사 | 웨어 레벨링을 수행하는 메모리 시스템 및 그것의 쓰기방법 |
KR101498673B1 (ko) * | 2007-08-14 | 2015-03-09 | 삼성전자주식회사 | 반도체 드라이브, 그것의 데이터 저장 방법, 그리고 그것을포함한 컴퓨팅 시스템 |
TW200917277A (en) * | 2007-10-15 | 2009-04-16 | A Data Technology Co Ltd | Adaptive hybrid density memory storage device and control method thereof |
US7849275B2 (en) * | 2007-11-19 | 2010-12-07 | Sandforce, Inc. | System, method and a computer program product for writing data to different storage devices based on write frequency |
US8195912B2 (en) | 2007-12-06 | 2012-06-05 | Fusion-io, Inc | Apparatus, system, and method for efficient mapping of virtual and physical addresses |
JP2009199199A (ja) | 2008-02-20 | 2009-09-03 | Hitachi Ltd | ストレージシステム及びそのデータライト方法 |
JP2009230414A (ja) | 2008-03-21 | 2009-10-08 | Toshiba Corp | 複数の不揮発性メモリデバイスを有する記憶装置 |
JP4632180B2 (ja) | 2008-10-15 | 2011-02-16 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
US8006038B2 (en) * | 2008-10-02 | 2011-08-23 | Microsoft Corporation | Optimizing information lifecycle management for fixed storage |
US8275933B2 (en) * | 2008-11-10 | 2012-09-25 | Fusion-10, Inc | Apparatus, system, and method for managing physical regions in a solid-state storage device |
US9104618B2 (en) * | 2008-12-18 | 2015-08-11 | Sandisk Technologies Inc. | Managing access to an address range in a storage device |
US7948798B1 (en) | 2009-07-22 | 2011-05-24 | Marvell International Ltd. | Mixed multi-level cell and single level cell storage device |
US9021158B2 (en) * | 2009-09-09 | 2015-04-28 | SanDisk Technologies, Inc. | Program suspend/resume for memory |
US8326799B2 (en) * | 2009-10-09 | 2012-12-04 | Seagate Technology Llc | Data distribution in systems with multiple storage entities |
JP5579431B2 (ja) | 2009-12-28 | 2014-08-27 | 株式会社日立製作所 | ソリッド・ステート・ドライブ装置および平準化管理情報の退避・回復方法 |
US8555018B1 (en) * | 2010-03-11 | 2013-10-08 | Amazon Technologies, Inc. | Techniques for storing data |
US8812816B2 (en) * | 2010-03-23 | 2014-08-19 | Apple Inc. | Garbage collection schemes for index block |
JP5521716B2 (ja) * | 2010-04-06 | 2014-06-18 | 富士通株式会社 | ストレージ制御プログラム、ストレージ制御方法およびストレージ制御装置 |
US9183134B2 (en) * | 2010-04-22 | 2015-11-10 | Seagate Technology Llc | Data segregation in a storage device |
US8826051B2 (en) * | 2010-07-26 | 2014-09-02 | Apple Inc. | Dynamic allocation of power budget to a system having non-volatile memory and a processor |
US9146683B2 (en) * | 2011-04-20 | 2015-09-29 | Seagate Technology Llc | Logical block address mapping |
US8954689B2 (en) * | 2011-06-30 | 2015-02-10 | Seagate Technology Llc | Limiting activity rates that impact life of a data storage media |
WO2013076763A1 (en) * | 2011-11-22 | 2013-05-30 | Hitachi, Ltd. | Storage system and control method of storage system |
US9146846B2 (en) | 2012-09-14 | 2015-09-29 | Advanced Micro Devices, Inc. | Programmable physical address mapping for memory |
US10282286B2 (en) | 2012-09-14 | 2019-05-07 | Micron Technology, Inc. | Address mapping using a data unit type that is variable |
US9400744B2 (en) * | 2012-10-30 | 2016-07-26 | Mangstor, Inc. | Magnetic random access memory journal for multi-level cell flash memory |
US9569120B2 (en) * | 2014-08-04 | 2017-02-14 | Nvmdurance Limited | Adaptive flash tuning |
-
2012
- 2012-06-28 US US13/535,889 patent/US9417803B2/en active Active
- 2012-09-20 WO PCT/US2012/056309 patent/WO2013043856A1/en active Application Filing
- 2012-09-20 JP JP2014530971A patent/JP5923844B2/ja active Active
- 2012-09-20 KR KR1020147010339A patent/KR101556870B1/ko active IP Right Grant
- 2012-09-20 EP EP12833187.3A patent/EP2758882B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2758882B1 (en) | 2017-08-30 |
JP2014530420A (ja) | 2014-11-17 |
KR101556870B1 (ko) | 2015-10-01 |
WO2013043856A1 (en) | 2013-03-28 |
EP2758882A4 (en) | 2015-04-22 |
US20130073822A1 (en) | 2013-03-21 |
US9417803B2 (en) | 2016-08-16 |
KR20140064980A (ko) | 2014-05-28 |
EP2758882A1 (en) | 2014-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5923844B2 (ja) | ソリッドステートドライブのメモリ装置への論理的アドレスの適応マッピング | |
KR102365716B1 (ko) | Nand 디바이스에서의 부분 수퍼블록 관리 | |
US20190179698A1 (en) | Managing Data Arrangement in a Super Block | |
US8949507B2 (en) | Method for performing block management, and associated memory device and controller thereof | |
JP5458419B2 (ja) | メモリブロックの選択 | |
JP5728672B2 (ja) | ハイブリッドメモリ管理 | |
JP5976939B2 (ja) | ホスト支援型メモリブロックコンパクション | |
US20150067415A1 (en) | Memory system and constructing method of logical block | |
Grupp et al. | The Harey Tortoise: Managing Heterogeneous Write Performance in {SSDs} | |
TWI432965B (zh) | 具有複數個結構之記憶體系統及其操作方法 | |
KR20150118778A (ko) | 스토리지 컨트롤러, 스토리지 장치, 스토리지 시스템 및 상기 스토리지 컨트롤러의 동작 방법 | |
US10126970B2 (en) | Paired metablocks in non-volatile storage device | |
KR20140025574A (ko) | 하이브리드 slc/mlc 메모리 내의 블록 관리 방식들 | |
JP2012522292A5 (ja) | ||
US10776268B2 (en) | Priority addresses for storage cache management | |
KR20210047361A (ko) | 온도 정보에 근거한 메모리 리프레시 | |
JP7448646B2 (ja) | 不揮発性ランダム・アクセス・メモリにおける補正読取り電圧オフセットの計算 | |
CN113924546A (zh) | 非易失性存储器中的磨损感知块模式转换 | |
CN111651371A (zh) | 非对称型平面管理方法以及数据存储装置及其控制器 | |
CN114746834A (zh) | 基于分区状态的分区附加命令调度 | |
JP2022111152A (ja) | 可変幅スーパーブロックのアドレス指定のための装置及びシステム | |
JP2018160189A (ja) | メモリシステム | |
TWI712882B (zh) | 資料儲存裝置以及非揮發式記憶體控制方法 | |
TW202038106A (zh) | 儲存裝置、儲存裝置的控制方法及記錄媒體 | |
CN112181274B (zh) | 提升存储设备性能稳定性的大块的组织方法及其存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5923844 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |