JP5902234B2 - 画像データストリームを処理する装置、方法、およびシステム - Google Patents

画像データストリームを処理する装置、方法、およびシステム Download PDF

Info

Publication number
JP5902234B2
JP5902234B2 JP2014119183A JP2014119183A JP5902234B2 JP 5902234 B2 JP5902234 B2 JP 5902234B2 JP 2014119183 A JP2014119183 A JP 2014119183A JP 2014119183 A JP2014119183 A JP 2014119183A JP 5902234 B2 JP5902234 B2 JP 5902234B2
Authority
JP
Japan
Prior art keywords
data stream
image data
image
processing unit
reduced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014119183A
Other languages
English (en)
Other versions
JP2015002558A (ja
Inventor
アンドレ ロジェ,
アンドレ ロジェ,
ロマン イニアース,
ロマン イニアース,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2015002558A publication Critical patent/JP2015002558A/ja
Application granted granted Critical
Publication of JP5902234B2 publication Critical patent/JP5902234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/02Handling of images in compressed format, e.g. JPEG, MPEG
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428Gradation resolution change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/02Graphics controller able to handle multiple formats, e.g. input or output formats
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/06Use of more than one graphics processor to process data before displaying to one or more screens

Description

各実施形態は、画像データの(前)処理の改良に関する。
道路の安全を強化し、事故を減らすために、Euro−NCAPは、2016年以降に生産される自動車が五つ星の評価を得るために使用すべき高度運転者支援システム(ADAS:Advanced Driver Assistance System)の具体的な機能およびテストシナリオを規定した。
カメラ方式やレーダ方式など、様々な方式のシステムが使用され、それらは、危険な状況を検出し、運転者に通知し、運転者の介入が間に合わない場合には、自律的にアクションを開始する(たとえば、衝突を回避するために自動車を減速させる)ことが意図されている。
カメラ方式のシステムは、具体的には、前方衝突警告、レーン逸脱警告、およびハイビーム支援を可能にする。
光条件が変化し、様々であっても、所望の程度の安全性が得られるように、ハイダイナミックセンサが使用されてよく、これを使用する場合には、メモリおよびコンピューティング性能の要求が高くなる。一方、カメラ方式のシステムは、そのような安全強化機能をより多くの自動車に搭載できるように、高価なものにならないことが意図されている。
図面を参照しながら、各種実施形態を示し、説明する。各図面は、基本原理を図解することを目的としているため、基本原理の理解に必要な側面のみが図示されている。図面の縮尺は正確なものではない。各図面では、同じ参照符号は類似の特徴を指す。
ADAS用途において利用可能な一例示的概略を示す図である。 画像処理アーキテクチャの一例示的概略を示す図である。 平行に配列された複数の画素経路を含む一例示的アーキテクチャを示す図である。 図3の画素経路を含む一例示的アーキテクチャを示す図であり、データストリームが(具体的には、埋め込みRAMとして実現される)メモリに記憶されることを示す図である。
記載のアプローチは、具体的には、必要とするメモリが少ない画像前処理装置アーキテクチャを提供する。このソリューションは、具体的には、高度運転者支援システム(ADAS)において利用可能である。
ADAS用の画像処理では、複数の処理経路が使用されてよく、それらの処理経路のうちの少なくとも2つが互いに平行に配列されてよい。画像メモリは、ランダムアクセスメモリ(RAM)を含んでよく、これが、ADAS装置のコストの主要因であると見なされる。
第1の実施形態は、画像データストリームを処理する装置に関し、画像データストリームを受け取る第1の処理ユニットおよび第2の処理ユニットを含み、第1の処理ユニットは、第1のデータストリームを提供するように構成され、第1のデータストリームは、画像データストリームに比べて帯域幅が減らされており、第2の処理ユニットは、第2のデータストリームを提供するように構成され、第2のデータストリームは、画像データストリームに比べて帯域幅が減らされている。
画像データストリームは、画像記録装置(たとえば、カメラ)によって提供される任意のデータであってよい。画像データストリームは、特定のレートで撮影された画像または写真を含む。画像データストリームのデータレートは、撮影された画像のサイズと、時間間隔当たりの画像の枚数、すなわち、記録頻度とに依存する。画像データストリームは、少なくとも1つのカメラによって提供されてよい。画像データストリームは、カメラインタフェースによって前処理されていてよく、そのような前処理は、具体的には、圧縮解除を含んでよい。
第1の処理ユニットおよび第2の処理ユニットは、物理的には別々の処理エンティティであってよく、これらは、具体的には、単体チップ上または複数チップ上に配備されてよい。各処理ユニットは、画素経路とも称される処理経路を構築する。画像データストリームを処理する処理ユニットは、2つ以上あってよい。
第1の処理ユニットの圧縮レートおよび第2の処理ユニットの圧縮レートは、調節または設定されてよい。
第2の実施形態は、第1の処理ユニットと、第2の処理ユニットと、メモリと、を含む装置に関し、第1の処理ユニットは、入力画像データストリームと結合されており、第1の処理ユニットは、第1のデータストリームを提供するように構成されており、第1のデータストリームは、入力画像データストリームに比べて帯域幅が減らされており、第2の処理ユニットは、入力画像データストリームと結合されており、第2の処理ユニットは、第2のデータストリームを提供するように構成されており、第2のデータストリームは、画像データストリームに比べて帯域幅が減らされており、メモリは、第1のデータストリームおよび第2のデータストリームの少なくとも一部を記憶する。
第3の実施形態は、画像データストリームを処理する方法に関し、この方法は、
− 画像データストリームに比べて帯域幅が減らされている第1のデータストリームを提供するステップと、
− 画像データストリームに比べて帯域幅が減らされている第2のデータストリームを提供するステップと、を含み、
− 第1のデータストリームは、第1の処理ユニットによって提供され、第2のデータストリームは、第2の処理ユニットによって提供される。
第4の実施形態は、画像データストリームを処理するシステムを対象としており、このシステムは、画像データストリームに比べて帯域幅が減らされている第1のデータストリームを提供する手段と、画像データストリームに比べて帯域幅が減らされている第2のデータストリームを提供する手段と、を含む。
図1は、ADAS用途において利用可能な一例示的概略を示す。(画像ストリームまたは(画像)データストリームとも称される)ビデオストリーム101が、120メガバイト毎秒のデータレートでカメラインタフェース102にフィードされ、カメラインタフェース102は、このビデオストリーム101を圧縮解除してよく、この圧縮解除されたストリームを、低精度画像取得ユニット103およびフル精度画像取得ユニット104にフィードしてよい。
低精度画像取得ユニット103は、入力ストリームを処理し、完全シーン(すなわち、画像の100%)を、下げられた分解能で含むストリーム109を提供する。ストリーム109は、メモリ105に記憶される。次段では、メモリ105に記憶された、このストリーム109のデータを、たとえば、最大15メガバイト毎秒のデータレートのストリーム107として利用してよい。
フル精度画像取得ユニット104は、入力ストリームを処理し、削減後のシーン(たとえば、ストリーム101に含まれる画像のシーンの30%から50%)を、そのフル分解能で含むストリーム110を提供する。ストリーム110は、メモリ106に記憶される。次段では、メモリ106に記憶された、このストリーム110のデータを、たとえば、最大60メガバイト毎秒のデータレートのストリーム108として利用してよい。
したがって、図1に示された例は、2つの取得経路を含む単一チップのADAS装置において使用可能であり、一方の取得経路は、入力ストリーム101の画像またはシーンの全体を低分解能でカバーし、もう一方の取得経路は、入力ストリーム101の画像またはシーンの全体のうちの一部分を高分解能でカバーする。
なお、この単一チップは、単一の基板、ダイ、ウエハ、またはシリコンであってよい。
本明細書に記載のアプローチは、具体的には、メモリ(具体的には、RAM)の利用量を減らすことによって、画像前処理の間のプロセッサ(たとえば、CPUまたはシグナリングプロセッサ)の負荷を減らすことを可能にする。これは、カメラ方式のADAS用途には有用であろう。このソリューションが特に有用となるのは、次世代のカメラがさらなる高分解能のセンサを有して、さらなる高データレートで画像ストリームを提供するようになる場合である。
したがって、記載のソリューションは、具体的には、ADAS用途におけるRAM要件の増大に対処する。記載のアプローチによれば、必要メモリ量を(同じデータレートのビデオストリームに比べて)著しく減らすことが可能になる。ビデオストリームのデータレートが増大する場合には、その、必要メモリ量の増加分を減らすことが可能である。なお、必要RAM量を減らすことは、シリコン上の、単一チップソリューションのための面積を減らしうることも意味しており、結果として、単一チップがより小さくなるか、同じサイズの単一チップであれば、性能が向上する可能性がある。両作用とも、有用であり、コスト効率が高い。
図2は、画像処理アーキテクチャの一例示的概略を示す。(たとえば、圧縮された)データストリーム201が120メガバイト毎秒のデータレートでカメラインタフェース202にフィードされ、カメラインタフェース202は、データストリーム201を圧縮解除し、(圧縮解除された)データストリーム206を最大200メガバイト毎秒のデータレートで処理ユニット203に供給する。なお、データストリーム201は、圧縮データストリームであっても、非圧縮データストリームであってもよい。
処理ユニット203は、以下のうちの少なくとも1つを提供してよい。
− 圧縮レートが異なる少なくとも2つの圧縮データストリーム
− 上記圧縮データストリームのうちの少なくとも1つは、分解能が高い
− 上記圧縮データストリームのうちの少なくとも1つは、分解能が下げられている(たとえば、低い)
− 上記圧縮データストリームのうちの少なくとも1つは、データストリーム206のフルの画像またはシーンを含む
− 上記圧縮データストリームのうちの少なくとも1つは、データストリーム206の画像またはシーンの一部分を含む
− 少なくとも1つの、フィルタリングされた圧縮データストリーム
画像またはシーンの上記一部分は、たとえば、画像の中の、水平線より上方または下方の部分を指す場合がある。これは、特に、道路の先を撮影した写真またはビデオに関して有用となる場合があり、これは、道路が水平線より下方の範囲にある場合が多いためである。画像またはシーンの上記部分を判別するのに、抽出機構および画像処理アルゴリズムを使用してよい。
この場合の分解能は、1画素に使用されるビット数(画素精度とも称される)、および/または、(ビデオの)画像に使用される画素数の意味であってよい。たとえば、1280×720画素で各画素が16ビットである分解能のビデオストリームは、たとえば、以下の程度まで分解能を下げることが可能である。
− 1024×576画素で各画素が16ビット(すなわち、画素数を減らしたもの)、および/または、
− 1280×720画素で各画素が8ビット(すなわち、画素精度を下げたもの)。
もちろん、上記の各数値は例に過ぎず、他の分解能ならびにアスペクト比も適宜使用可能である。また、画素数を減らすこと、ならびに、画素精度を下げることを、具体的な使用事例シナリオに応じて、組み合わせることも可能である。
結果として、処理ユニット203は、複数のデータストリーム204、205を、さらなる処理のために供給する。データストリーム204、205の(たとえば、20メガバイト毎秒から30メガバイト毎秒になる)組み合わせデータレートは、ストリーム206のデータレートに比べると、大幅に下げられてよい。データストリーム204、205のそれぞれは、処理ユニット203の機能に応じて、所与のタイプの圧縮ビデオから形成されることが好ましいであろう。
たとえば、高精度ビデオに基づく高精度アルゴリズムを用いて、処理ユニット203によって提供される出力のデータレートを、その入力(すなわち、データストリーム206)のデータレートに比べて大幅に下げられるようにすることが可能である。
したがって、このソリューションは、具体的には、複数のデータフローおよびそれぞれの高データ圧縮による、ADASにおける画像処理に使用可能なハードウェアを提供することが可能である。また、高精度処理を用いてデータ削減を改良することが可能である。
そのようなハードウェアは、物理的には別々の画素経路として編成されてよく、各画素経路は、ビデオデータの前処理を可能にする。後続の各処理段は、そのようなハードウェアアーキテクチャに基づいて、減らされた量のメモリ(たとえば、埋め込まれたRAM)を処理してよい。
図3は、平行に配列された複数の画素経路を含む一例示的アーキテクチャを示す。圧縮データストリーム301がカメラインタフェース302にフィードされ、カメラインタフェース302は、データストリーム301を圧縮解除し、(圧縮解除された)データストリーム306(フル分解能、高精度画素)を処理ユニット303〜305に供給する。処理ユニット303〜305のそれぞれは、1つの画素経路の一部分である。
処理ユニット303〜305は、画像処理用として構成され、具体的には、後続処理段において必要なRAMを減らすことを可能にするようにハードウェアアクセラレータを使用することによって構成される。
処理ユニット303〜305のそれぞれは、以下のうちの少なくとも1つを提供するように構成されてよい。
−データストリームを、特定の圧縮レートで提供する。圧縮レートは、処理ユニット303〜305の間では、少なくとも部分的に同じであってよく、少なくとも部分的に異なっていてもよい。
− 高分解能の圧縮データストリーム
− 下げられた(たとえば、低い)分解能の圧縮データストリーム
− データストリーム306のフルの画像またはシーンを含む圧縮データストリーム
− データストリーム306の画像またはシーンの一部分(たとえば、細部)を含む圧縮データストリーム
− フィルタリング動作
したがって、処理ユニット303〜305のそれぞれは、データストリーム307〜309を、さらなる処理のために提供する。データストリーム307〜309は、それぞれが圧縮されていることから、ともに、データレートがデータストリーム306より大幅に低くてよい。データストリーム307〜309は、具体的には、分解能(画素数および/または画素分解能)が異なっていてよく、かつ/または、入力データストリーム306のうちの異なる部分(細部)を含んでよい。さらに、データストリーム307〜309のそれぞれに対して、少なくとも1つのフィルタリング操作を施してよい。これは、たとえば、画像または画像の一部分に赤外線コンテンツがあるかどうかを調べるためである。これらの機能を組み合わせることが可能であり、これは、メモリを効率的に利用できる適切なデータストリーム307〜309を供給するためであり、かつ、データストリーム306から得られた情報を、後続処理段が時間およびメモリの両面で効率的に利用できるようにするためである。
記載のソリューションは、ADAS関連画像処理装置において実施可能であり、あるいは、ADAS関連画像処理装置の一部分であることが可能である。この画像処理装置は、出力データのレートおよびサイズを大幅に減らすことが可能であってよく、これによって、コンピューティング要件およびメモリ要件が、汎用画像処理装置(たとえば、図4の制御装置402(下記を参照))に渡される情報の出力品質および精度に関して妥協することなく、または限定された妥協で、最適化される。画像処理装置は、少なくとも1つのセンサによって取得されたシーンの複数の表現を提供することが可能であり、これによって、そのような表現を記憶することに必要なメモリを大幅に減らすことが可能である。
処理ユニット303〜305のそれぞれは、汎用画像処理装置にデータを提供するそのような画像処理装置の一部分であってよい。データストリーム306に基づくシーンの複数の表現は、処理ユニット303〜305によって生成されてよい。処理ユニット303〜305のそれぞれは、汎用画像処理装置で実行されるADASアルゴリズムを使用してよい
データストリーム307〜309は、共通共有メモリに記憶されてよい。任意選択で、データストリーム307〜309のそれぞれが、(共有)メモリの、異なる部分に記憶されてよい。
別の任意選択では、少なくとも1つのデータストリーム307、308、または309の出力レートが、少なくとも1つの他のデータストリームと異なる。さらに、データストリーム307、308、または309が複数の出力レートを有してよく、すなわち、複数の時点で圧縮画像を提供してよく、たとえば、n番目のクロックサイクルごとと、m番目のクロックサイクルごととに提供してよい。言い換えると、圧縮画像は、時間間隔ごとに1回確定および/または記憶されてよく、そのような時間間隔の間に複数回確定および/または記憶されてもよい。
処理ユニット303〜305のうちの少なくとも1つによって利用されるアルゴリズムが、以下のうちの少なくとも1つを含んでよい。
− 入力データストリームの圧縮
− 領域抽出
− 無損失ダウンサンプリング
− フィルタリング、具体的には、畳み込みフィルタリング、および
− 画素サイズ削減
これらのアルゴリズムは例に過ぎず、アルゴリズムの構成が、たとえば、ユーザによって、あるいは、自動的に行われてよい。したがって、画像処理および/またはフィルタリングについては、他のアルゴリズムを利用することも可能である。たとえば、MPEGやH.26xのような既知の画像圧縮アルゴリズムが、処理ユニット303〜305のうちの少なくとも1つによって利用されてよい。
一実施例によれば、処理ユニット303は、データストリーム306内の水平線の位置を抽出するために、かつ、画像の輝度を解析するために、データストリーム306によって供給されたとおりのシーン全体を表現する圧縮画像を、減らされた画素数で、かつ、画素当たり16ビットの画素精度で、生成してよい。処理ユニット304は、ブラーフィルタの使用に基づいて(減らされた画素数で、かつ、下げられた画素精度で、シーン全体に基づいて)圧縮画像を生成してよい。処理ユニット305は、(たとえば、レーン検出および/または衝突警告を目的とする)エッジ検出のための構成可能な畳み込みフィルタの使用に基づいて、圧縮画像を生成してよい。処理ユニット303〜305は、これらの画像を同時に、または異なる時間間隔で生成するため、データストリーム307〜309は、同じデータレートまたは異なるデータレートになる(データレートは、各データストリーム307〜309の各画像のサイズにも依存する)。
提案されるソリューションは、前処理に焦点を置いた全体的な画像圧縮と、汎用処理装置による画像の後処理(次段処理、たとえば、図4の制御装置402を参照)との間の容易なソフトウェア分割を考慮している。
任意選択で、処理、具体的には、ハードウェアアクセラレータによる処理が、ラインベースまたは画像ベースで行われてよい。たとえば、バッファリングに必要なメモリを減らすために、ラインベース処理を行うことが可能である。
別の任意選択では、処理ユニット303〜05のそれぞれ(またはこれらのうちの少なくともいくつか)が、無損失ダウンサンプリング段を含む。
さらなる任意選択では、処理ユニット303〜305のうちの少なくとも1つは、異なる複数の画像レートで出力を提供してよく、これは、データストリーム307〜309のそれぞれのデータレートにも顕著に影響する。たとえば、処理ユニット304および305は、データストリーム306を処理し、出力を、特定のクロックレートで、たとえば、長さtの時間間隔の後に提供してよい。処理ユニット303は、別の操作を実施してよく、たとえば、複雑であるか、要求されることがあまり多くない、別の操作を実施してよく、その処理の結果を、処理ユニット304および305によって提供される結果とは異なるクロックレートで提供してよく、たとえば、2tの時間間隔で提供してよく、この例では、時間間隔tの2倍ごとに提供してよい。したがって、各処理ユニット303〜305の処理能力、および/または使用事例シナリオに基づいて、様々な目的に向けてデータストリーム306を処理することの作業負荷を、画素経路間で、すなわち、処理ユニット303〜305にわたって、効率的に分散させることが可能である。
処理ユニット303〜305のうちの少なくとも1つの処理を、外部信号および/または構成フラグによって可能にすることも任意選択であってよく、外部信号および/または構成フラグは、後続の画像が取得されたときに、どの処理ユニットで取得画像を前処理するかを規定してよい。たとえば、センサで特定された光条件の変化を用いて、処理ユニット303〜305のうちの少なくとも1つを起動または再起動することが可能である。
有益なことに、記載の例は、使用事例要件に応じて、画素経路を使用して効率的な前処理を実現する。入力データストリーム306のデータレートは、処理ユニット303〜305から供給されるデータストリーム307〜309を組み合わせることにより、大幅に下げられる。したがって、メモリ量(たとえば、RAMに使用されるチップの表面)を大幅に減らすことが可能であり、あるいは、代替として、より高いデータレート(たとえば、より多くの画素経路)を処理することが可能であり、これによって、製品がより廉価になるか、利用するチップ面積が同じであれば製品の性能がより高くなる。これは、埋め込みRAMを利用する単一チップソリューションの場合には、特に有用である。
インタフェースを介する変換
図4は、図3の画素経路を含む一例示的アーキテクチャを示しており、データストリーム307〜309は、メモリ401(具体的には、埋め込みRAM)に記憶される。
データストリーム307〜309の情報をメモリ401から取得すること、ならびに、その情報を、制御装置402が処理するのに好適な、かつ/または、効率的なフォーマットに変換することのために、インタフェース403および/またはインタフェース404が設けられている。制御装置402とインタフェース403、404とは、バス405を介して結合されている。制御装置402は、中央処理ユニット、信号プロセッサ、マイクロコントローラなどであってよく、または、これらを含んでよい。
たとえば、メモリ401に記憶されたデータストリーム307〜309は、画素精度が8ビットであってよいが、制御装置402は、8ビットではなく16ビットで効率的に動作してよい。したがって、インタフェース403および404は(それぞれが、または連係して)、8ビットから16ビットへの変換を制御装置402に提供してよく、制御装置402は、データストリーム307〜309(またはそれらの一部)を効率的に処理することが可能になる。
この変換アプローチの利点は、インタフェース403、404によって8ビット画像データが16ビット画像データに変換され、そのような16ビット画像データをメモリ401に記憶させる必要がないので、メモリ401を、引き続き効率的に使用できることである。
したがって、インタフェース403および404は、画素情報を必要最小限の精度で記憶させ、これらを制御装置402に好適なフォーマットに変換することが可能であるように、設計可能である。
なお、少なくとも1つのそのようなインタフェースを、変換目的で設けることが可能である。また、複数のインタフェース403および404を使用することも可能である。任意選択で、インタフェース403は、画素を、メモリ401に記憶されているフォーマットで読み取り、それらの画素を、変換せずにそのまま制御装置402に渡すように構成される。さらなる任意選択では、インタフェース404は、メモリ401に記憶されている画素を読み取り、それらを、制御装置402に好適なフォーマットに変換し、変換された画素を制御装置402に転送するように構成される。
この変換は、アップコンバージョンを含んでよく、たとえば、8ビットから16ビットや、4ビットから16ビットのアップコンバージョンを含んでよい。この変換は、ダウンコンバージョンを含んでもよく、たとえば、32ビットから16ビットなどのダウンコンバージョンを含んでもよい。
さらなる利点および実施例
記載のソリューションは、たとえば、必要なRAMを減らしたカメラベースのADASをカバーする有益なハードウェア構成を可能にする。たとえば、1280×720個の画素を含むセンサであれば、1.8メガバイトのRAMバッファが必要になるであろう。データストリームのデータレートを下げることにより、必要なRAMを690キロバイトまで減らすことが可能になり、1.1メガバイト超のRAMの節約になる。これは、40nm厚のシリコン領域の4平方ミリメートルの面積に相当し、1/3まで減らされることになる。
ハードウェアアクセラレータを有利に使用することにより、エネルギ効率を高くすることが可能になり、また、これによって、たとえば、(信号)プロセッサのような取付部品の寿命を延ばすことが可能になる。
記載のソリューションはさらに、同じシリコンでレーダ処理および画像処理をカバーすることを可能にする。これは、1メガバイトのRAMであればレーダデータおよび画像データの処理には十分であり得ると考えられるためである。
記載のソリューションは、個人輸送の分野や産業用途に適用可能であってよい。特に、移動エンティティ、たとえば、任意の種類の乗り物に実装された場合に有用であり、特に、環境を検出および/または監視すること、および/または環境の特徴を特定することを対象とする場合に有用である。
提案のアーキテクチャは、ADAS前処理装置との組み合わせで使用されることにより、メモリを大幅に減らすことが可能であってよい。これは特に、ハイビーム支援、レーン逸脱警告、および前方衝突警告の用途のうちの少なくとも1つに関して有用でありうる。
このアプローチはまた、必要なメモリを少なくできることから、消費電力の最適化または低減にも利用可能である。
以下の実施例および/または実施形態のうちの少なくとも1つが、革新的であると考えられるであろう。それらは、記載されている他の態様または実施形態と組み合わされてもよい。本明細書に記載のどの実施形態または設計も、他の実施形態または設計より好ましい、または有利であるとは、必ずしも解釈されるべきではない。
画像データストリームを処理する装置が提案され、
− 本装置は、画像データストリームを受け取る第1の処理ユニットおよび第2の処理ユニットを含み、
− 第1の処理ユニットは、第1のデータストリームを提供するように構成され、第1のデータストリームは、画像データストリームに比べて帯域幅が減らされており、
− 第2の処理ユニットは、第2のデータストリームを提供するように構成され、第2のデータストリームは、画像データストリームに比べて帯域幅が減らされている。
一実施形態では、第1の処理ユニットは、
− 第1のデータストリームを、画像データストリームから、第1の圧縮レートで生成することと、
− 第1のデータストリームを、画像データストリームから、第1の分解能で生成することと、
− 第1のデータストリームを、画像データストリームから、画像データストリームのシーンの一部分に基づいて生成することと、
− 第1のデータストリームを、画像データストリームから、フィルタリング操作に基づいて生成することと、
のうちの少なくとも1つを行うように構成されている。
一実施形態では、第1の圧縮レートは、画像データストリームの無損失圧縮または損失圧縮をもたらす。
一実施形態では、第1の分解能は、
− 画像データストリームの画像に比べて減らされた画素数と、
− 画像データストリームの画像に比べて下げられた画素精度と、
− 画像データストリームの時間当たり画像数に比べて減らされた時間当たり画像数と、
のうちの少なくとも1つを含む。
一実施形態では、第2の処理ユニットは、
− 第2のデータストリームを、画像データストリームから、第2の圧縮レートで生成することと、
− 第2のデータストリームを、画像データストリームから、第2の分解能で生成することと、
− 第2のデータストリームを、画像データストリームから、画像データストリームのシーンの一部分に基づいて生成することと、
− 第2のデータストリームを、画像データストリームから、フィルタリング操作に基づいて生成することと、
のうちの少なくとも1つを行うように構成されている。
一実施形態では、第2の圧縮レートは、画像データストリームの無損失圧縮または損失圧縮をもたらす。
一実施形態では、第2の分解能は、
− 画像データストリームの画像に比べて減らされた画素数と、
− 画像データストリームの画像に比べて下げられた画素精度と、
− 画像データストリームの時間当たり画像数に比べて減らされた時間当たり画像数と、
のうちの少なくとも1つを含む。
一実施形態では、画像データストリームのシーンの一部分は、画像処理によって、具体的には、領域抽出によって、特定される。
一実施形態では、フィルタリング操作は、
− ローパスフィルタリングと、
− ハイパスフィルタリングと、
− ブラーフィルタリングと、
− 畳み込みフィルタリングと、
のうちの少なくとも1つを含む。
一実施形態では、第1のデータストリームは、画像データストリームの画像をライン単位で処理することにより、画像データストリームに基づいて決定される。
一実施形態では、第2のデータストリームは、画像データストリームの画像をライン単位で処理することにより、画像データストリームに基づいて決定される。
一実施形態では、第1の処理ユニットの取得レートおよび第2の処理ユニットの取得レートは、それぞれ設定可能である。
一実施形態では、第1のデータストリームは、時間間隔当たりの画像数が、画像データストリームのそれと異なってよい。
一実施形態では、第2のデータストリームは、時間間隔当たりの画像数が、画像データストリームのそれと異なってよい。
一実施形態では、本装置は、第1のデータストリームおよび第2のデータストリームを少なくとも部分的に記憶するメモリを含む。
一実施形態では、前記メモリは共有メモリであり、第1の処理ユニットは、共有メモリの第1の部分に関連付けられ、第2の処理ユニットは、共有メモリの第2の部分に関連付けられる。
一実施形態では、前記メモリは、ランダムアクセスメモリを含む。
一実施形態では、第1の処理ユニット、第2の処理ユニット、およびランダムアクセスメモリは、単一チップ上に配列される。
一実施形態では、本装置は、メモリにアクセスすることと、第1のデータストリームのデータおよび第2のデータストリームのデータを事前定義されたフォーマットに変換することと、を行うように構成された少なくとも1つのインタフェースを含む。
一実施形態では、事前定義されたフォーマットは、第1のデータストリームおよび第2のデータストリームからの画像を処理するように構成された制御装置によって使用されるいくつかのビットを含む。
装置が提案され、本装置は、
− 入力画像データストリームと結合された第1の処理ユニットを含み、第1の処理ユニットは、第1のデータストリームを提供するように構成され、第1のデータストリームは、入力画像データストリームに比べて帯域幅が減らされており、
− 入力画像データストリームと結合された第2の処理ユニットを含み、第2の処理ユニットは、第2のデータストリームを提供するように構成され、第2のデータストリームは、画像データストリームに比べて帯域幅が減らされており、
− 第1のデータストリームおよび第2のデータストリームを少なくとも部分的に記憶するメモリを含む。
一実施形態では、画像前処理段の構成要素は、単一チップ上に配列されており、メモリは、この単一チップ上に配列されたランダムアクセスメモリである。
画像データストリームを処理する方法が提案され、本方法は、
− 第1のデータストリームを提供するステップであって、第1のデータストリームは、画像データストリームに比べて帯域幅が減らされている、上記ステップと、
− 第2のデータストリームを提供するステップであって、第2のデータストリームは、画像データストリームに比べて帯域幅が減らされている、上記ステップと、を含み、
− 第1のデータストリームは、第1の処理ユニットによって提供され、第2のデータストリームは、第2の処理ユニットによって提供される。
一実施形態では、本方法は、
− 第1のデータストリームおよび第2のデータストリームを、少なくとも部分的にメモリに記憶させるステップを含む。
一実施形態では、第1のデータストリームを提供するステップは、
− 第1のデータストリームを、画像データストリームから、第1の圧縮レートで生成することと、
− 第1のデータストリームを、画像データストリームから、第1の分解能で生成することと、
− 第1のデータストリームを、画像データストリームから、画像データストリームのシーンの一部分に基づいて生成することと、
− 第1のデータストリームを、画像データストリームから、フィルタリング操作に基づいて生成することと、
のうちの少なくとも1つを含む。
一実施形態では、第1の分解能は、
− 画像データストリームの画像に比べて減らされた画素数と、
− 画像データストリームの画像に比べて下げられた画素精度と、
− 画像データストリームの時間当たり画像数に比べて減らされた時間当たり画像数と、
のうちの少なくとも1つを含む。
一実施形態では、第2のデータストリームを提供するステップは、
− 第2のデータストリームを、画像データストリームから、第2の圧縮レートで生成することと、
− 第2のデータストリームを、画像データストリームから、第2の分解能で生成することと、
− 第2のデータストリームを、画像データストリームから、画像データストリームのシーンの一部分に基づいて生成することと、
− 第2のデータストリームを、画像データストリームから、フィルタリング操作に基づいて生成することと、
のうちの少なくとも1つを含む。
一実施形態では、第2の分解能は、
− 画像データストリームの画像に比べて減らされた画素数と、
− 画像データストリームの画像に比べて下げられた画素精度と、
− 画像データストリームの時間当たり画像数に比べて減らされた時間当たり画像数と、
のうちの少なくとも1つを含む。
画像データストリームを処理するシステムが提供され、本システムは、
− 第1のデータストリームを提供する手段であって、第1のデータストリームは、画像データストリームに比べて帯域幅が減らされている、上記手段と、
− 第2のデータストリームを提供する手段であって、第2のデータストリームは、画像データストリームに比べて帯域幅が減らされている、上記手段と、
を含む。
本発明の様々な例示的実施形態を開示してきたが、当業者であれば明らかなように、本発明の趣旨および範囲から逸脱しない限り、本発明の利点のいくつかを実現する様々な変更および修正を行うことが可能である。当業者であれば明らかなように、同じ機能を実行する他の構成要素を適切に代用してよい。なお、特定の図を参照して説明された機能を他の図の機能と組み合わせてもよく、これは、明示的に言及されなかった場合であってもよい。さらに、本発明の方法は、適切なプロセッサ命令を使用する、すべてがソフトウェアの実装で実現されてよく、あるいは、同じ結果をもたらすハードウェアロジックおよびソフトウェアロジックの組み合わせを利用する混成実装で実現されてよい。本発明概念に対するそのような修正形態は、添付された特許請求の範囲によって包含されるものとする。
101 ビデオストリーム
102、202、302 カメラインタフェース
103 低精度画像取得ユニット
104 フル精度画像取得ユニット
105、106、401 メモリ
107、108、109、110 ストリーム
201、204、205、206、301、306、307、308、309 データストリーム
203、303、304、305 処理ユニット
402 制御装置
403、404 インタフェース
405 バス

Claims (27)

  1. 自動車に搭載されたカメラから提供される画像データストリームを処理する装置であって、前記装置は、
    前記画像データストリームを受け取る第1の処理ユニットおよび第2の処理ユニットを備え、
    前記第1の処理ユニットは、第1のデータストリームを提供するように構成され、前記第1のデータストリームは、前記画像データストリームに比べて帯域幅が減らされているとともに、前記画像データストリーム内の水平線の位置の抽出および画像の輝度の解析に使用されるようにシーン全体を表現しており、
    前記第2の処理ユニットは、第2のデータストリームを提供するように構成され、前記第2のデータストリームは、前記画像データストリームに比べて帯域幅が減らされているとともに、レーン検出および衝突警告を目的とするエッジ検出に使用されるように畳み込みフィルタリングされている
    装置。
  2. 前記第1の処理ユニットは、
    前記第1のデータストリームを、前記画像データストリームから、第1の圧縮レートで生成することと、
    前記第1のデータストリームを、前記画像データストリームから、第1の分解能で生成することと、
    のうちの少なくとも1つを行うように構成されている、請求項1に記載の装置。
  3. 前記第1の圧縮レートは、前記画像データストリームの無損失圧縮または損失圧縮をもたらす、請求項2に記載の装置。
  4. 前記第1の分解能は、
    前記画像データストリームの画像に比べて減らされた画素数と、
    前記画像データストリームの画像に比べて下げられた画素精度と、
    前記画像データストリームの時間当たり画像数に比べて減らされた時間当たり画像数と、
    のうちの少なくとも1つを含む、請求項2に記載の装置。
  5. 前記第2の処理ユニットは、
    前記第2のデータストリームを、前記画像データストリームから、第2の圧縮レートで生成することと、
    前記第2のデータストリームを、前記画像データストリームから、第2の分解能で生成することと、
    前記第2のデータストリームを、前記画像データストリームから、前記画像データストリームのシーンの一部分に基づいて生成することと、
    のうちの少なくとも1つを行うように構成されている、請求項1に記載の装置。
  6. 前記第2の圧縮レートは、前記画像データストリームの無損失圧縮または損失圧縮をもたらす、請求項に記載の装置。
  7. 前記第2の分解能は、
    前記画像データストリームの画像に比べて減らされた画素数と、
    前記画像データストリームの画像に比べて下げられた画素精度と、
    前記画像データストリームの時間当たり画像数に比べて減らされた時間当たり画像数と、
    のうちの少なくとも1つを含む、請求項に記載の装置。
  8. 前記画像データストリームのシーンの前記一部分は、画像処理によって、具体的には、領域抽出によって、特定される、請求項に記載の装置。
  9. 前記第1のデータストリームは、前記画像データストリームの画像をライン単位で処理することにより、前記画像データストリームに基づいて決定される、請求項1に記載の装置。
  10. 前記第2のデータストリームは、前記画像データストリームの画像をライン単位で処理することにより、前記画像データストリームに基づいて決定される、請求項1に記載の装置。
  11. 前記第1のデータストリームは、時間間隔当たりの画像数が、前記画像データストリームのそれと異なる、請求項1に記載の装置。
  12. 前記第2のデータストリームは、時間間隔当たりの画像数が、前記画像データストリームのそれと異なる、請求項1に記載の装置。
  13. 前記第1のデータストリームおよび前記第2のデータストリームを少なくとも部分的に記憶するメモリを備える、請求項1に記載の装置。
  14. 前記メモリは共有メモリであり、前記第1の処理ユニットは、前記共有メモリの第1の部分に関連付けられ、前記第2の処理ユニットは、前記共有メモリの第2の部分に関連付けられる、請求項13に記載の装置。
  15. 前記メモリは、ランダムアクセスメモリを含む、請求項13に記載の装置。
  16. 前記第1の処理ユニット、前記第2の処理ユニット、および前記ランダムアクセスメモリは、単一チップ上に配列される、請求項15に記載の装置。
  17. 前記メモリにアクセスすることと、前記第1のデータストリームのデータおよび前記第2のデータストリームのデータを事前定義されたフォーマットに変換することと、を行うように構成された少なくとも1つのインタフェースを備える、請求項13に記載の装置。
  18. 前記事前定義されたフォーマットは、前記第1のデータストリームおよび前記第2のデータストリームからの画像を処理するように構成された制御装置によって使用されるいくつかのビットを含む、請求項17に記載の装置。
  19. 自動車に搭載されたカメラから提供される入力画像データストリームと結合された第1の処理ユニットであって、前記第1の処理ユニットは、第1のデータストリームを提供するように構成され、前記第1のデータストリームは、前記入力画像データストリームに比べて帯域幅が減らされているとともに、前記入力画像データストリーム内の水平線の位置の抽出および画像の輝度の解析に使用されるようにシーン全体を表現する、前記第1の処理ユニットと、
    前記入力画像データストリームと結合された第2の処理ユニットであって、前記第2の処理ユニットは、第2のデータストリームを提供するように構成され、前記第2のデータストリームは、前記入力画像データストリームに比べて帯域幅が減らされているとともに、レーン検出および衝突警告を目的とするエッジ検出に使用されるように畳み込みフィルタリングされている、前記第2の処理ユニットと、
    前記第1のデータストリームおよび前記第2のデータストリームを少なくとも部分的に記憶するメモリと、
    を備える装置。
  20. 前記処理ユニットは、単一チップ上に配列されており、前記メモリは、前記単一チップ上に配列されたランダムアクセスメモリである、請求項19に記載の装置。
  21. 自動車に搭載されたカメラから提供される画像データストリームを処理する方法であって、
    第1のデータストリームを提供するステップであって、前記第1のデータストリームは、前記画像データストリームに比べて帯域幅が減らされているとともに、前記画像データストリーム内の水平線の位置の抽出および画像の輝度の解析に使用されるようにシーン全体を表現する、ステップと、
    第2のデータストリームを提供するステップであって、前記第2のデータストリームは、前記画像データストリームに比べて帯域幅が減らされているとともに、レーン検出および衝突警告を目的とするエッジ検出に使用されるように畳み込みフィルタリングされている、ステップと、を含み、
    前記第1のデータストリームは、第1の処理ユニットによって提供され、前記第2のデータストリームは、第2の処理ユニットによって提供される、
    方法。
  22. 前記第1のデータストリームおよび前記第2のデータストリームを、少なくとも部分的にメモリに記憶させるステップ
    をさらに含む、請求項21に記載の方法。
  23. 前記第1のデータストリームを提供する前記ステップは、
    前記第1のデータストリームを、前記画像データストリームから、第1の圧縮レートで生成することと、
    前記第1のデータストリームを、前記画像データストリームから、第1の分解能で生成することと、
    のうちの少なくとも1つを含む、請求項21に記載の方法。
  24. 前記第1の分解能は、
    前記画像データストリームの画像に比べて減らされた画素数と、
    前記画像データストリームの画像に比べて下げられた画素精度と、
    前記画像データストリームの時間当たり画像数に比べて減らされた時間当たり画像数と、
    うちの少なくとも1つを含む、請求項23に記載の方法。
  25. 前記第2のデータストリームを提供する前記ステップは、
    前記第2のデータストリームを、前記画像データストリームから、第2の圧縮レートで生成することと、
    前記第2のデータストリームを、前記画像データストリームから、第2の分解能で生成することと、
    前記第2のデータストリームを、前記画像データストリームから、前記画像データストリームのシーンの一部分に基づいて生成することと、
    うちの少なくとも1つを含む、請求項21に記載の方法。
  26. 前記第2の分解能は、
    前記画像データストリームの画像に比べて減らされた画素数と、
    前記画像データストリームの画像に比べて下げられた画素精度と、
    前記画像データストリームの時間当たり画像数に比べて減らされた時間当たり画像数と、
    のうちの少なくとも1つを含む、請求項25に記載の方法。
  27. 自動車に搭載されたカメラから提供される画像データストリームを処理するシステムであって、
    前記画像データストリームに比べて帯域幅が減らされているとともに、前記画像データストリーム内の水平線の位置の抽出および画像の輝度の解析に使用されるようにシーン全体を表現する第1のデータストリームを提供する手段と、
    前記画像データストリームに比べて帯域幅が減らされているとともに、レーン検出および衝突警告を目的とするエッジ検出に使用されるように畳み込みフィルタリングされている第2のデータストリームを提供する手段と、
    を備えるシステム。
JP2014119183A 2013-06-12 2014-06-10 画像データストリームを処理する装置、方法、およびシステム Active JP5902234B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/916,446 US10796617B2 (en) 2013-06-12 2013-06-12 Device, method and system for processing an image data stream
US13/916,446 2013-06-12

Publications (2)

Publication Number Publication Date
JP2015002558A JP2015002558A (ja) 2015-01-05
JP5902234B2 true JP5902234B2 (ja) 2016-04-13

Family

ID=52009860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014119183A Active JP5902234B2 (ja) 2013-06-12 2014-06-10 画像データストリームを処理する装置、方法、およびシステム

Country Status (5)

Country Link
US (1) US10796617B2 (ja)
JP (1) JP5902234B2 (ja)
KR (1) KR101642181B1 (ja)
CN (1) CN104244014B (ja)
DE (1) DE102014008893A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015170503A1 (ja) * 2014-05-08 2015-11-12 ソニー株式会社 情報処理装置及び情報処理方法
US9904595B1 (en) * 2016-08-23 2018-02-27 Texas Instruments Incorporated Error correction hardware with fault detection
JP2018158545A (ja) * 2017-03-23 2018-10-11 富士ゼロックス株式会社 液滴吐出装置
DE102017108016A1 (de) 2017-04-13 2018-10-18 Carl Zeiss Microscopy Gmbh Mikroskopsystem und Verfahren zum Betreiben eines Mikroskopsystems
CN107333107A (zh) * 2017-07-21 2017-11-07 广东美的制冷设备有限公司 监控拍摄方法、装置及其设备
US11215999B2 (en) * 2018-06-20 2022-01-04 Tesla, Inc. Data pipeline and deep learning system for autonomous driving

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097435A (en) * 1997-01-31 2000-08-01 Hughes Electronics Corporation Video system with selectable bit rate reduction
US20010040581A1 (en) * 2000-02-04 2001-11-15 Alliance Semiconductor Corporation Shared memory graphics accelerator system
JP2003348542A (ja) 2002-05-27 2003-12-05 Canon Inc ディジタルビデオカムコーダ
JP4084991B2 (ja) * 2002-11-29 2008-04-30 富士通株式会社 映像入力装置
JP2004320502A (ja) 2003-04-17 2004-11-11 Matsushita Electric Ind Co Ltd 撮影装置
KR100866482B1 (ko) * 2004-01-29 2008-11-03 삼성전자주식회사 감시 시스템 및 그 사용 방법
KR101110009B1 (ko) * 2004-02-27 2012-02-06 교세라 가부시키가이샤 촬상 장치 및 화상 생성 방법
US8424012B1 (en) * 2004-11-15 2013-04-16 Nvidia Corporation Context switching on a video processor having a scalar execution unit and a vector execution unit
US7406711B2 (en) * 2005-09-02 2008-07-29 Motorola, Inc. Method and apparatus for enforcing independence of processors on a single IC
JP2009048620A (ja) * 2007-07-20 2009-03-05 Fujifilm Corp 画像処理装置、画像処理方法、およびプログラム
US20090022403A1 (en) 2007-07-20 2009-01-22 Fujifilm Corporation Image processing apparatus, image processing method, and computer readable medium
KR100983873B1 (ko) 2008-07-04 2010-10-01 대한민국 돼지 써코바이러스 타입 1 및 2의 감별진단을 위한미니어레이법
US9774875B2 (en) * 2009-03-10 2017-09-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Lossless and near-lossless image compression
JP5684488B2 (ja) 2009-04-20 2015-03-11 富士フイルム株式会社 画像処理装置、画像処理方法およびプログラム
US9083986B2 (en) * 2009-05-01 2015-07-14 Broadcom Corporation Method and system for adaptive rate video compression and transmission
JP2010288079A (ja) 2009-06-11 2010-12-24 Sony Corp 画像処理装置及び画像処理方法
KR101067599B1 (ko) * 2010-01-18 2011-09-27 (주)나노포인트 저 해상도 및 고 해상도 영상 정보를 원격지에 전송하는 차량용 블랙박스 장치
US9077910B2 (en) * 2011-04-06 2015-07-07 Dolby Laboratories Licensing Corporation Multi-field CCD capture for HDR imaging
US9049464B2 (en) * 2011-06-07 2015-06-02 Qualcomm Incorporated Multiple description coding with plural combined diversity
US20130021488A1 (en) * 2011-07-20 2013-01-24 Broadcom Corporation Adjusting Image Capture Device Settings
US8953044B2 (en) 2011-10-05 2015-02-10 Xerox Corporation Multi-resolution video analysis and key feature preserving video reduction strategy for (real-time) vehicle tracking and speed enforcement systems
KR101899877B1 (ko) * 2012-04-04 2018-09-19 삼성전자주식회사 확대된 영상의 화질을 개선하기 위한 장치 및 방법

Also Published As

Publication number Publication date
DE102014008893A1 (de) 2014-12-18
CN104244014A (zh) 2014-12-24
JP2015002558A (ja) 2015-01-05
CN104244014B (zh) 2019-04-30
KR101642181B1 (ko) 2016-07-22
KR20140145090A (ko) 2014-12-22
US20140368514A1 (en) 2014-12-18
US10796617B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
JP5902234B2 (ja) 画像データストリームを処理する装置、方法、およびシステム
US9918061B2 (en) System and method for storing image data in parallel in a camera system
KR102128468B1 (ko) 복수의 이미지 신호 프로세서들을 포함하는 이미지 처리 장치 및 이미지 처리 방법
US10445402B1 (en) Fast and energy-efficient region of interest pooling for object detection with convolutional neural network
US20180082132A1 (en) Method for advanced and low cost cross traffic alert, related processing system, cross traffic alert system and vehicle
CN111034182B (zh) 图像处理装置
US20130301877A1 (en) Image reading out control apparatus, image reading out control method thereof and storage medium
CN111464754B (zh) 用于生成hdr图像的成像系统及其操作方法
US11620816B1 (en) Hardware efficient RoI align
US11876540B2 (en) Processing of lossy-compressed ADAS sensor data for driver assistance systems
CN111079669A (zh) 一种图像处理方法、装置及存储介质
US8089510B2 (en) Interface method and apparatus for video imaging device
US10878272B2 (en) Information processing apparatus, information processing system, control method, and program
US20180332224A1 (en) Integrated Solutions For Smart Imaging
US11074716B2 (en) Image processing for object detection
US10417507B2 (en) Freespace detection apparatus and freespace detection method
US11694422B2 (en) Method to improve accuracy of quantized multi-stage object detection network
US11302035B2 (en) Processing images using hybrid infinite impulse response (TTR) and finite impulse response (FIR) convolution block
EP2975591A1 (en) Image pickup device, vehicle number image pickup device, and image pickup method
CN112385225A (zh) 用于改进图像编码的方法和系统
JP5759709B2 (ja) 画像認識装置
TWI834503B (zh) 用於選擇影像中的感興趣區域的電子裝置及方法
TWI717021B (zh) 影像處理系統及其人工智慧晶片
JP6669062B2 (ja) 画像処理装置
JP2017204016A (ja) 画像処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160309

R150 Certificate of patent or registration of utility model

Ref document number: 5902234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250