JP5899947B2 - Power semiconductor module and power conversion device - Google Patents

Power semiconductor module and power conversion device Download PDF

Info

Publication number
JP5899947B2
JP5899947B2 JP2012007843A JP2012007843A JP5899947B2 JP 5899947 B2 JP5899947 B2 JP 5899947B2 JP 2012007843 A JP2012007843 A JP 2012007843A JP 2012007843 A JP2012007843 A JP 2012007843A JP 5899947 B2 JP5899947 B2 JP 5899947B2
Authority
JP
Japan
Prior art keywords
electrode
chip
wire
insulated gate
gate device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012007843A
Other languages
Japanese (ja)
Other versions
JP2013150410A (en
Inventor
昭 中森
昭 中森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012007843A priority Critical patent/JP5899947B2/en
Publication of JP2013150410A publication Critical patent/JP2013150410A/en
Application granted granted Critical
Publication of JP5899947B2 publication Critical patent/JP5899947B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、絶縁ゲート型デバイスをモジュール化したパワー半導体モジュール、およびそのパワー半導体モジュールを適用した電力変換装置に関する。   The present invention relates to a power semiconductor module in which an insulated gate device is modularized, and a power conversion device to which the power semiconductor module is applied.

従来、この種のパワー半導体モジュールとしては、例えば特許文献１に記載のものが知られている。
このパワー半導体モジュールは、図５に示すように、ＩＧＢＴ素子とダオイードが並列に接続されるＩＧＢＴチップＣＰと、ゲート電極Ｇと、コレクタ電極Ｃと、エミッタ電極Ｅと、補助電極Ｓとを備え、ゲート回路により駆動される。
また、ＩＧＢＴチップＣＰと各電極とは、以下のように電気的に接続されている。すなわち、ゲート電極ＧはＩＧＢＴチップＣＰのゲートと接続され、コレクタ電極ＣはＩＧＢＴチップＣＰのコレクタと接続され、エミッタ電極ＥはインダクタＬ１を介してＩＧＢＴチップＣＰのエミッタと接続されている。 Conventionally, as this type of power semiconductor module, for example, the one described in Patent Document 1 is known.
As shown in FIG. 5, the power semiconductor module includes an IGBT chip CP in which an IGBT element and a diode are connected in parallel, a gate electrode G, a collector electrode C, an emitter electrode E, and an auxiliary electrode S. It is driven by a gate circuit.
The IGBT chip CP and each electrode are electrically connected as follows. That is, the gate electrode G is connected to the gate of the IGBT chip CP, the collector electrode C is connected to the collector of the IGBT chip CP, and the emitter electrode E is connected to the emitter of the IGBT chip CP via the inductor L1.

次に、このような構成のパワー半導体モジュールの動作例について説明する。
いま、ＩＧＢＴチップＣＰが導通状態とする。すなわち、ＩＧＢＴチップのゲートと接続されるゲート電極Ｇと、ＩＧＢＴチップのエミッタと接続されるエミッタ電極Ｅとの間に高電位が印加されている状態である。
この状態において、ＩＧＢＴチップＣＰのコレクタと接続されるコレクタ電極ＣとＩＧＢＴチップのエミッタと接続されるエミッタ電極Ｅが、ある負荷インピーダンスで短絡事故が発生したとすると、ＩＧＢＴチップＣＰのコレクタに流れる短絡電流は急激に増加する。この短絡電流（コレクタ電流）は、ＩＧＢＴチップＣＰの過電流を制限するリミッタ保護機能があれば、図６（Ａ）に示すように、電流制限値まで増加し、一定電流となる。ＩＧＢＴチップＣＰに流れる短絡電流は、インダクタＬ１を介してエミッタ電極Ｅへ流れる。 Next, an operation example of the power semiconductor module having such a configuration will be described.
Now, the IGBT chip CP is in a conductive state. That is, a high potential is applied between the gate electrode G connected to the gate of the IGBT chip and the emitter electrode E connected to the emitter of the IGBT chip.
In this state, if a short circuit accident occurs at a certain load impedance between the collector electrode C connected to the collector of the IGBT chip CP and the emitter electrode E connected to the emitter of the IGBT chip, a short circuit that flows to the collector of the IGBT chip CP. The current increases rapidly. If there is a limiter protection function for limiting the overcurrent of the IGBT chip CP, this short-circuit current (collector current) increases to a current limit value and becomes a constant current as shown in FIG. The short-circuit current flowing through the IGBT chip CP flows to the emitter electrode E through the inductor L1.

この場合、エミッタ電極ＥとＩＧＢＴチップＣＰのエミッタとの間の電位差ΔＶは、短絡電流をＩｃとすると、次の（１）式が成立する。
ΔＶ＝Ｌ１×ｄＩｃ／ｄｔ ・・・（１）
ただし、インダクタＬ１のインダクタンスである。 In this case, the potential difference ΔV between the emitter electrode E and the emitter of the IGBT chip CP satisfies the following equation (1), where the short-circuit current is Ic.
ΔV = L1 × dIc / dt (1)
However, it is the inductance of the inductor L1.

特開平１０−２２９６７１号公報JP-A-10-229671

ところで、ゲート回路の出力ライン間に、図５の破線で示すようにコンデンサＣの接続が必要な場合がある。
この場合に、コンデンサＣ、ＩＧＢＴチップＣＰのゲートとエミッタ間の寄生容量、およびインダクタＬ１からなる閉回路を考えると、短絡時に（１）式で示す電位差ΔＶがインダクタＬ１に発生するので、コンデンサＣの両端の電位差が影響を受け、図６（Ｂ）で示すような高周波ノイズが発生する。
このような事態は、図５のＩＧＢＴチップＣＰを駆動するゲート回路の出力ライン間にコンデンサＣを接続しない場合であって、その出力ライン間の寄生容量が無視できない場合にも発生しうる。 By the way, there is a case where a capacitor C needs to be connected between the output lines of the gate circuit as shown by a broken line in FIG.
In this case, considering a closed circuit including the capacitor C, the parasitic capacitance between the gate and emitter of the IGBT chip CP, and the inductor L1, the potential difference ΔV shown in the equation (1) is generated in the inductor L1 at the time of short circuit. A high-frequency noise as shown in FIG.
Such a situation may also occur when the capacitor C is not connected between the output lines of the gate circuit that drives the IGBT chip CP of FIG. 5 and the parasitic capacitance between the output lines cannot be ignored.

上記のように高周波ノイズが発生する場合には、そのノイズの振幅は短絡時のコレクタ電流Ｉｃの変化幅が大きいほど大きくなり、場合によってはゲート回路の耐圧を超え、ゲート回路を損傷することがある。
そこで、本発明は、上記の課題に着目し、ドライバＩＣにより駆動される絶縁ゲート型デバイスに短絡電流が流れる場合に、その短絡電流に基づくドライバＩＣの損傷を防止するようにしたパワー半導体モジュールおよび電力変換装置を提供することにある。 When high-frequency noise is generated as described above, the amplitude of the noise increases as the change width of the collector current Ic at the time of a short circuit increases, and in some cases exceeds the withstand voltage of the gate circuit, which may damage the gate circuit. is there.
Accordingly, the present invention pays attention to the above-described problem, and when a short-circuit current flows through an insulated gate device driven by a driver IC, a power semiconductor module and a power semiconductor module that prevent damage to the driver IC based on the short-circuit current, The object is to provide a power converter.

上記の目的を達成するために、本発明は、以下のような構成からなる。
本発明のパワー半導体モジュールは、絶縁ゲート型デバイスと、ダイオードチップと、を備え、前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、前記絶縁ゲート型デバイスを駆動するドライバICの出力電極と前記絶縁ゲート型デバイスの入力電極とをワイヤで接続し、前記ドライバICのグランド電極と前記絶縁ゲート型デバイスの第２の主電極とをワイヤで接続し、前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続したことを特徴とする。 In order to achieve the above object, the present invention has the following configuration.
The power semiconductor module of the present invention includes an insulated gate type device and a diode chip, electrically connecting a first main electrode of the insulated gate type device and a cathode of the diode chip, and the insulated gate type device. An output electrode of a driver IC that drives the device and an input electrode of the insulated gate device are connected by a wire, and a ground electrode of the driver IC and a second main electrode of the insulated gate device are connected by a wire; The second main electrode of the insulated gate device and the anode electrode of the diode chip are connected by a wire, and the anode electrode of the diode chip and an external lead electrode are directly connected by a wire.

また、本発明のパワー半導体モジュールは、絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、を備え、前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、前記絶縁ゲート型デバイスを駆動するドライバICの出力電極、前記チップコンデンサの第１電極、および前記絶縁ゲート型デバイスの入力電極をワイヤで接続し、前記ドライバICのグランド電極、前記チップコンデンサの第２電極、および前記絶縁ゲート型デバイスの第２の主電極をワイヤで接続し、前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続したことを特徴とする。 The power semiconductor module of the present invention includes an insulated gate device, a diode chip, and a chip capacitor having a first electrode and a second electrode, and the first main electrode of the insulated gate device and the Electrically connecting a cathode of a diode chip, connecting an output electrode of a driver IC that drives the insulated gate device, a first electrode of the chip capacitor, and an input electrode of the insulated gate device with a wire; The ground electrode of the driver IC, the second electrode of the chip capacitor, and the second main electrode of the insulated gate device are connected by a wire, and the second main electrode of the insulated gate device and the anode electrode of the diode chip Was connected with a wire, and the anode electrode of the diode chip and the external lead-out electrode were directly connected with a wire. It is characterized by.

さらに、本発明のパワー半導体モジュールは、絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、チップ抵抗と、を備え、前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、前記絶縁ゲート型デバイスを駆動するドライバICの出力電極、前記チップコンデンサの第１電極、および前記絶縁ゲート型デバイスの入力電極をワイヤで接続し、前記ドライバICのグランド電極と前記チップコンデンサの第２電極とをワイヤで接続し、前記絶縁ゲート型デバイスの第２の電極と前記ダイオードチップのアノード電極をワイヤで接続し、前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続し、前記チップ抵抗の両端を前記チップコンデンサの第２電極と前記外部導出電極との間に接続したことを特徴とする。 Furthermore, a power semiconductor module of the present invention includes an insulated gate device, a diode chip, a chip capacitor having a first electrode and a second electrode, and a chip resistor, and the first of the insulated gate devices. The main electrode and the cathode of the diode chip are electrically connected, and the output electrode of the driver IC that drives the insulated gate device, the first electrode of the chip capacitor, and the input electrode of the insulated gate device are wired. Connecting the ground electrode of the driver IC and the second electrode of the chip capacitor with a wire, connecting the second electrode of the insulated gate device and the anode electrode of the diode chip with a wire, and connecting the diode chip The anode electrode and the external lead electrode are directly connected by a wire, and both ends of the chip resistor are connected to the chip connector. It is characterized in that it is connected between the second electrode of the capacitor and the external lead-out electrode.

また、本発明のパワー半導体モジュールは、絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、チップ抵抗と、を備え、前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、前記絶縁ゲート型デバイスを駆動するドライバICの出力電極と前記チップコンデンサの第１電極とをワイヤで接続し、前記チップ抵抗の第１電極と前記チップコンデンサの第１電極とを電気的に接続し、前記チップ抵抗の第２電極と前記絶縁ゲート型デバイスの入力電極とをワイヤで接続し、前記ドライバICのグランド電極と前記チップコンデンサの第２電極とをワイヤで接続し、前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、前記チップコンデンサの第２電極と外部導出電極とを直接ワイヤで接続し、前記ダイオードチップのアノード電極と前記外部導出電極とを直接ワイヤで接続したことを特徴とする。 The power semiconductor module of the present invention includes an insulated gate device, a diode chip, a chip capacitor having a first electrode and a second electrode, and a chip resistor, and includes a first resistor of the insulated gate device. The main electrode and the cathode of the diode chip are electrically connected, the output electrode of the driver IC that drives the insulated gate device and the first electrode of the chip capacitor are connected by a wire, and the first resistor of the chip resistor is connected. An electrode and a first electrode of the chip capacitor are electrically connected, a second electrode of the chip resistor and an input electrode of the insulated gate device are connected by a wire, and a ground electrode of the driver IC and the chip capacitor The second main electrode of the insulated gate device and the anode electrode of the diode chip are connected to each other by a wire. And the second electrode of the chip capacitor and the external lead-out electrode are directly connected by a wire, and the anode electrode of the diode chip and the external lead-out electrode are directly connected by a wire.

このような構成の本発明によれば、ドライバＩＣにより駆動される絶縁ゲート型デバイスに短絡電流が流れる場合に、その短絡電流に基づくドライバＩＣの損傷を防止することができる。   According to the present invention having such a configuration, when a short-circuit current flows through an insulated gate device driven by a driver IC, it is possible to prevent damage to the driver IC based on the short-circuit current.

本発明の電力変換装置の実施形態を説明する図である。It is a figure explaining embodiment of the power converter device of this invention. 本発明のパワー半導体モジュールの第１実施形態の構成を説明する図である。It is a figure explaining the structure of 1st Embodiment of the power semiconductor module of this invention. 本発明のパワー半導体モジュールの第２実施形態の構成を説明する図である。It is a figure explaining the structure of 2nd Embodiment of the power semiconductor module of this invention. 本発明のパワー半導体モジュールの第３実施形態の構成を説明する図である。It is a figure explaining the structure of 3rd Embodiment of the power semiconductor module of this invention. 従来のパワー半導体モジュールの構成を説明する図である。It is a figure explaining the structure of the conventional power semiconductor module. （Ａ）は短絡時のＩＧＢＴチップのコレクタ電流の一例を示す図であり、（Ｂ）は短絡時のコンデンサの両端の電位の一例を示す図である。(A) is a figure which shows an example of the collector current of the IGBT chip | tip at the time of a short circuit, (B) is a figure which shows an example of the electric potential of the both ends of the capacitor | condenser at the time of a short circuit.

以下、本発明の実施の形態を図面に基づいて説明する。
（電力変換装置の実施形態）
図１は、本発明の電力変換装置の実施形態であり、直流を交流に変換する３相のＤＣ／ＡＣ変換装置に適用した場合である。
この実施形態では、図１に示すように、主回路１０００と、６つのドライバＩＣチップ０、１０、２０、３０、４０、５０と、を備えている。
主回路１０００は、直流を交流に変換する回路であり、６つの絶縁ゲートバイポーラトランジスタチップ（以下、ＩＧＢＴチップという）と、これらに並列に接続される６つのダイオードチップと、を備えている。
ここで、絶縁ゲート型デバイスであるＩＧＢＴチップと、このＩＧＢＴチップに並列に接続されるダイオードチップとは、本発明に係るパワー半導体モジュールを構成する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment of power converter)
FIG. 1 shows an embodiment of a power converter according to the present invention, which is applied to a three-phase DC / AC converter that converts direct current into alternating current.
In this embodiment, as shown in FIG. 1, a main circuit 1000 and six driver IC chips 0, 10, 20, 30, 40, 50 are provided.
The main circuit 1000 is a circuit that converts direct current into alternating current, and includes six insulated gate bipolar transistor chips (hereinafter referred to as IGBT chips) and six diode chips connected in parallel thereto.
Here, the IGBT chip, which is an insulated gate device, and the diode chip connected in parallel to the IGBT chip constitute a power semiconductor module according to the present invention.

６つのＩＧＢＴチップは、ＩＧＢＴチップ１０１とＩＧＢＴチップ２０１とを直列に接続して３つのスイッチングアームを構成し、この３つのスイッチングアームが高電圧母線４００とグランド４０１との間に接続されている。また、３つのスイッチングアームの共通接続部のそれぞれは、出力端子４０２、４０３、４０４に接続されている。さらに、ＩＧＢＴチップ１０１にダイオードチップ１０２が並列に接続され、ＩＧＢＴチップ２０１にダイオードチップ２０２が並列に接続されている。   The six IGBT chips connect the IGBT chip 101 and the IGBT chip 201 in series to form three switching arms, and the three switching arms are connected between the high-voltage bus 400 and the ground 401. Each of the common connection portions of the three switching arms is connected to output terminals 402, 403, and 404. Furthermore, a diode chip 102 is connected in parallel to the IGBT chip 101, and a diode chip 202 is connected in parallel to the IGBT chip 201.

ドライバＩＣチップ０、１０、２０、３０、４０、５０のそれぞれは、対応する６つのＩＧＢＴチップを駆動するようになっている。このため、ドライバＩＣチップ０は、入力端子０ｉ、出力端子３、およびグランド端子２を備えている。また、ドライバＩＣチップ１０は、入力端子１０ｉ、出力端子１３、およびグランド端子１２を備えている。さらに、２０、３０、４０、５０のそれぞれは、入力端子２０ｉ、３０ｉ、４０ｉ、５０ｉと、出力端子（図示せず）と、グランド端子（図示せず）とを備えている。
このような構成要素からなるＤＣ／ＡＣ変換装置は、６つのドライバＩＣチップ０、１０、２０、３０、４０、５０と、６つのＩＧＢＴチップと、６つのダイオードチップとは所定の絶縁基板などに配置され、電気的な接続が行われ、モジュール化されている。 Each of the driver IC chips 0, 10, 20, 30, 40, 50 drives the corresponding six IGBT chips. For this reason, the driver IC chip 0 includes an input terminal 0i, an output terminal 3, and a ground terminal 2. The driver IC chip 10 includes an input terminal 10i, an output terminal 13, and a ground terminal 12. Furthermore, each of 20, 30, 40, 50 includes input terminals 20i, 30i, 40i, 50i, an output terminal (not shown), and a ground terminal (not shown).
The DC / AC conversion device composed of such components includes six driver IC chips 0, 10, 20, 30, 40, 50, six IGBT chips, and six diode chips on a predetermined insulating substrate. Arranged, electrically connected and modularized.

このような構成からなる電力変換装置は、ＩＰＭ（インテリジェント・パワー・モジュール）と呼ばれる。そして、このＩＰＭでは、ドライバＩＣチップ０、１０、２０、３０、４０、５０が、入力端子０ｉ、１０ｉ、２０ｉ、３０ｉ、４０ｉ、５０ｉに入力される制御信号を基に、６つのＩＧＢＴチップの導通、非道通の制御を行う。この制御により、高電圧母線４００とグランド４０１との間に印加される直流電圧から、３相の交流電圧が出力される。
なお、上記の説明では、本発明の電力変換装置の実施形態として、ＤＣ／ＡＣ変換装置に適用した場合としたが、本発明の電力変換装置はＡＣ／ＤＣ変換装置、ＤＣ／ＤＣ変換装置、またはＡＣ／ＡＣ変換装置などの各種の電力変換装置に適用できる。 The power conversion device having such a configuration is called an IPM (intelligent power module). In this IPM, the driver IC chips 0, 10, 20, 30, 40, 50 are connected to the six IGBT chips based on the control signals input to the input terminals 0i, 10i, 20i, 30i, 40i, 50i. Conducts continuity and out of control. By this control, a three-phase AC voltage is output from the DC voltage applied between the high voltage bus 400 and the ground 401.
In the above description, the embodiment of the power converter of the present invention is applied to a DC / AC converter, but the power converter of the present invention is an AC / DC converter, a DC / DC converter, Or it can apply to various power converters, such as an AC / AC converter.

（パワー半導体モジュールの第１実施形態）
本発明のパワー半導体モジュールの第１実施形態の構成について、図２を参照しながら説明する。
図２は、図１の構成の一部を示し、例えば、２つのドライバＩＣチップ０、１０、２つのＩＧＢＴチップ１０１、２０１、および２つのダイオードチップ１０２、２０２について、その具体的なレイアウト（配置）とそれらの接続などを示す。
ここで、絶縁ゲート型デバイスであるＩＧＢＴチップ１０１およびダイオードチップ１０２などはパワー半導体モジュールを構成し、同様に、絶縁ゲート型デバイスであるＩＧＢＴチップ２０１およびダイオードチップ２０２などはパワー半導体モジュールを構成する。 (First embodiment of power semiconductor module)
The configuration of the first embodiment of the power semiconductor module of the present invention will be described with reference to FIG.
FIG. 2 shows a part of the configuration of FIG. 1. For example, a specific layout (arrangement) of two driver IC chips 0, 10, two IGBT chips 101, 201, and two diode chips 102, 202 is shown. ) And their connections.
Here, the IGBT chip 101 and the diode chip 102 which are insulated gate type devices constitute a power semiconductor module, and similarly, the IGBT chip 201 and the diode chip 202 which are insulated gate type devices constitute a power semiconductor module.

この第１実施形態では、図２に示すように、上記の各チップの他に、チップコンデンサ１０７、２０７、導電性の電極１００、１０６、１０８、２００、２０６、２０８、３００などを備えている。
電極１００は、ワイヤ６０３を介してグランド端子４０１に接続されている。電極２００は、ワイヤ６０２を介して出力端子４０２に接続されている。電極３００は、ワイヤ６０１を介して高電圧端子４００に接続されている。 In the first embodiment, as shown in FIG. 2, in addition to the above chips, chip capacitors 107 and 207, conductive electrodes 100, 106, 108, 200, 206, 208, and 300 are provided. .
The electrode 100 is connected to the ground terminal 401 via a wire 603. The electrode 200 is connected to the output terminal 402 via a wire 602. The electrode 300 is connected to the high voltage terminal 400 via a wire 601.

次に、ＩＧＢＴチップ１０１、ダイオードチップ１０２、ドライバＩＣチップ０、チップコンデンサ１０７などの構成や接続例について説明する。
ＩＧＢＴチップ１０１の裏面はＩＧＢＴのコレクタになっており、その裏面（コレクタ）が電極２００に半田により接続されている。ＩＧＢＴチップ１０１の表面には、導電型性のゲート電極パッド１０５とエミッタ電極パッド１０３とを設けている。 Next, configurations and connection examples of the IGBT chip 101, the diode chip 102, the driver IC chip 0, the chip capacitor 107, and the like will be described.
The back surface of the IGBT chip 101 is an IGBT collector, and the back surface (collector) is connected to the electrode 200 by solder. A conductive gate electrode pad 105 and an emitter electrode pad 103 are provided on the surface of the IGBT chip 101.

ダイオードチップ１０２の裏面はカソードになっており、その裏面（カソード）が電極２００と半田により接続されている。ダイオードチップ１０２の表面には、導電性のアノード電極パッド１０４を設けている。
ＩＧＢＴチップ１０１のエミッタ電極パッド１０３とダイオードチップ１０２のアノード電極パッド１０４とは、ワイヤ５０１で接続されている。ダイオードチップ１０２のアノード電極パッド１０４と電極１００は、ワイヤ５０２で接続されている。 The back surface of the diode chip 102 is a cathode, and the back surface (cathode) is connected to the electrode 200 by solder. A conductive anode electrode pad 104 is provided on the surface of the diode chip 102.
The emitter electrode pad 103 of the IGBT chip 101 and the anode electrode pad 104 of the diode chip 102 are connected by a wire 501. The anode electrode pad 104 and the electrode 100 of the diode chip 102 are connected by a wire 502.

ドライバＩＣチップ０は、図２の例では出力パワー回路のみが記載されている。ドライバＩＣチップ０の表面には、導電性の出力電極パッド３と、導電性のグランド電極パッド２とを設けている。ドライバＩＣチップ０は、出力パワー回路としてＰＭＯＳＦＥＴ４とＮＭＯＳＦＥＴ５で構成されるインバータからなり、このインバータが電源端子１とグランド電極パッド２との間に接続されている。また、そのインバータの出力端子は、出力電極パッド３と接続されている。   As for the driver IC chip 0, only the output power circuit is described in the example of FIG. A conductive output electrode pad 3 and a conductive ground electrode pad 2 are provided on the surface of the driver IC chip 0. The driver IC chip 0 includes an inverter composed of a PMOSFET 4 and an NMOSFET 5 as an output power circuit, and this inverter is connected between the power supply terminal 1 and the ground electrode pad 2. The output terminal of the inverter is connected to the output electrode pad 3.

ドライバＩＣチップ０の出力電極パッド３は、電極１０６とワイヤ１２１で接続されている。ドライバＩＣチップ０のグランド電極パッド２は、電極１０８とワイヤ１２２で接続されている。電極１０６と電極１０８との間にはチップコンデンサ１０７が接続されている。チップコンデンサ１０７は、ＩＧＢＴチップ１０１のゲート電圧の立ち上がり、立ち下がりスピードの調整用として使用される。
電極１０６は、ＩＧＢＴチップ１０１のゲート電極パッド１０５とワイヤ５０４で接続されている。電極１０８は、ＩＧＢＴチップ１０１のエミッタ電極パッド１０３とワイヤ５０６で接続されている。 The output electrode pad 3 of the driver IC chip 0 is connected to the electrode 106 with a wire 121. The ground electrode pad 2 of the driver IC chip 0 is connected to the electrode 108 by a wire 122. A chip capacitor 107 is connected between the electrode 106 and the electrode 108. The chip capacitor 107 is used for adjusting the rising and falling speeds of the gate voltage of the IGBT chip 101.
The electrode 106 is connected to the gate electrode pad 105 of the IGBT chip 101 by a wire 504. The electrode 108 is connected to the emitter electrode pad 103 of the IGBT chip 101 by a wire 506.

次に、ＩＧＢＴチップ２０１、ダイオードチップ２０２、ドライバＩＣチップ１０、チップコンデンサ２０７などの構成や接続例について説明する。
ＩＧＢＴチップ２０１の裏面はＩＧＢＴのコレクタになっており、その裏面（コレクタ）が電極３００に半田により接続されている。ＩＧＢＴチップ２０１の表面には、導電型性のゲート電極パッド２０５とエミッタ電極パッド２０３とを設けている。
ダイオードチップ２０２の裏面はカソードになっており、その裏面（カソード）が電極３００と半田により接続されている。ダイオードチップ２０２の表面には、導電性のアノード電極パッド２０４を設けている。 Next, configurations and connection examples of the IGBT chip 201, the diode chip 202, the driver IC chip 10, the chip capacitor 207, and the like will be described.
The back surface of the IGBT chip 201 is an IGBT collector, and the back surface (collector) is connected to the electrode 300 by soldering. A conductive gate electrode pad 205 and an emitter electrode pad 203 are provided on the surface of the IGBT chip 201.
The back surface of the diode chip 202 is a cathode, and the back surface (cathode) is connected to the electrode 300 by solder. A conductive anode electrode pad 204 is provided on the surface of the diode chip 202.

ＩＧＢＴチップ２０１のエミッタ電極パッド２０３とダイオードチップ２０２のアノード電極パッド２０４とは、ワイヤ５２１で接続されている。ダイオードチップ２０２のアノード電極パッド２０４と電極２００は、ワイヤ５２２で接続されている。
ドライバＩＣチップ１０は、図２の例では出力パワー回路のみが記載されている。ドライバＩＣチップ１０の表面には、導電性の出力電極パッド１３と、導電性のグランド電極パッド１２とを設けている。ドライバＩＣチップ１０は、出力パワー回路としてＰＭＯＳＦＥＴ１４とＮＭＯＳＦＥＴ１５で構成されるインバータからなり、このインバータが電源端子１１とグランド電極パッド１２との間に接続されている。また、そのインバータの出力端子は、出力電極パッド１３と接続されている。 The emitter electrode pad 203 of the IGBT chip 201 and the anode electrode pad 204 of the diode chip 202 are connected by a wire 521. The anode electrode pad 204 and the electrode 200 of the diode chip 202 are connected by a wire 522.
As for the driver IC chip 10, only the output power circuit is described in the example of FIG. A conductive output electrode pad 13 and a conductive ground electrode pad 12 are provided on the surface of the driver IC chip 10. The driver IC chip 10 includes an inverter composed of a PMOSFET 14 and an NMOSFET 15 as an output power circuit, and this inverter is connected between the power supply terminal 11 and the ground electrode pad 12. The output terminal of the inverter is connected to the output electrode pad 13.

ドライバＩＣチップ１０の出力電極パッド１３は、電極２０６とワイヤ２２１で接続されている。ドライバＩＣチップ１０のグランド電極パッド１２は、電極２０８とワイヤ２２２で接続されている。電極２０６と電極２０８との間にはチップコンデンサ２０７が接続されている。チップコンデンサ２０７は、ＩＧＢＴチップ２０１のゲート電圧の立ち上がり、立ち下がりスピードの調整用として使用される。
電極２０６は、ＩＧＢＴチップ２０１のゲート電極パッド２０５とワイヤ５２４で接続されている。電極２０８は、ＩＧＢＴチップ２０１のエミッタ電極パッド２０３とワイヤ５０８で接続されている。 The output electrode pad 13 of the driver IC chip 10 is connected to the electrode 206 with a wire 221. The ground electrode pad 12 of the driver IC chip 10 is connected to the electrode 208 by a wire 222. A chip capacitor 207 is connected between the electrode 206 and the electrode 208. The chip capacitor 207 is used for adjusting the rising and falling speeds of the gate voltage of the IGBT chip 201.
The electrode 206 is connected to the gate electrode pad 205 of the IGBT chip 201 by a wire 524. The electrode 208 is connected to the emitter electrode pad 203 of the IGBT chip 201 by a wire 508.

次に、第１実施形態の動作例について、図１および図２を参照して説明する。
いま、ＩＧＢＴチップ１０１が導通状態とする。すなわち、ＩＧＢＴチップ１０１のゲート電極パッド１０５とエミッタ電極パッド１０３には、高電位が印加されている状態である。
この状態において、図１の主回路１０００の高電位端子４００と出力端子４０２が、ある負荷インピーダンスで短絡事故が発生したとすると、ＩＧＢＴチップのコレクタに流れる短絡電流は急激に増加する。この短絡電流（コレクタ電流）は、ＩＧＢＴチップ１０１の過電流を制限するリミッタ保護機能があれば、例えば図６（Ａ）に示すように、電流制限値まで増加し、一定電流となる。 Next, an operation example of the first embodiment will be described with reference to FIGS. 1 and 2.
Now, the IGBT chip 101 is in a conductive state. That is, a high potential is applied to the gate electrode pad 105 and the emitter electrode pad 103 of the IGBT chip 101.
In this state, if a short circuit accident occurs at a certain load impedance between the high potential terminal 400 and the output terminal 402 of the main circuit 1000 in FIG. 1, the short circuit current flowing through the collector of the IGBT chip increases rapidly. If there is a limiter protection function for limiting the overcurrent of the IGBT chip 101, this short-circuit current (collector current) increases to a current limit value, for example, as shown in FIG.

ＩＧＢＴチップ１０１に流れる短絡電流は、ワイヤ５０１、ワイヤ５０２、およびワイヤ６０３を経由してグランド端子４０１に流れる。
この場合、電極１００とＩＧＢＴチップ１０１のエミッタ電極パッド１０３との電位差ΔＶは、短絡電流をＩｃとすると、次の（２）式が成立する。
ΔＶ＝Ｌ×ｄＩｃ／ｄｔ ・・・（２）
ただし、Ｌはワイヤ５０１とワイヤ５０２のインダクタンスの合計の値である。 The short-circuit current that flows through the IGBT chip 101 flows to the ground terminal 401 via the wire 501, the wire 502, and the wire 603.
In this case, the potential difference ΔV between the electrode 100 and the emitter electrode pad 103 of the IGBT chip 101 satisfies the following equation (2), where the short-circuit current is Ic.
ΔV = L × dIc / dt (2)
However, L is the total value of the inductances of the wire 501 and the wire 502.

ここで、電極１０８が、ワイヤ５０６でＩＧＢＴチップ１０１のエミッタ電極パッド１０３に接続されずに、仮に破線で示すようにワイヤ５３０で電極１００に接続されている場合について考察する。
この場合には、チップコンデンサ１０７、ワイヤ５３０、５０２、５０１、ＩＧＢＴチップ１０１のゲートとエミッタとの間の寄生容量、およびワイヤ５０４からなる閉回路（閉ループ）が形成される。 Here, consider a case where the electrode 108 is not connected to the emitter electrode pad 103 of the IGBT chip 101 by the wire 506 but is connected to the electrode 100 by the wire 530 as shown by a broken line.
In this case, a closed circuit (closed loop) including the chip capacitor 107, the wires 530, 502, and 501, the parasitic capacitance between the gate and the emitter of the IGBT chip 101, and the wire 504 is formed.

このため、短絡時には、閉回路内のワイヤ５０１、５０２に短絡電流が流れ、（２）式で示されるワイヤ５０１、５０２の両端に電圧変化が発生する。これにより、閉回路内に含まれるチップコンデンサ１０７の両端の電位は、例えば図６（Ｂ）のように高周波ノイズを含むようになる。この高周波ノイズの振幅は、短絡電流Ｉｃの変化幅が大きなほど大きく、場合によっては、ドライバＩＣチップ０の耐圧を越え、ドライバＩＣチップ０を損傷するおそれがある。   For this reason, at the time of a short circuit, a short circuit current flows through the wires 501 and 502 in the closed circuit, and a voltage change occurs at both ends of the wires 501 and 502 shown by the equation (2). As a result, the potential at both ends of the chip capacitor 107 included in the closed circuit includes high-frequency noise as shown in FIG. The amplitude of the high frequency noise increases as the change width of the short-circuit current Ic increases, and in some cases, the withstand voltage of the driver IC chip 0 may be exceeded and the driver IC chip 0 may be damaged.

しかし、第１実施形態では、電極１０８をワイヤ５０６でＩＧＢＴチップ１０１のエミッタ電極パッド１０３に接続するようにしたので、ワイヤ５０１、５０２はＩＧＢＴチップ１０１の入力経路側に上記のような閉回路を形成することはない。
このため、第１実施形態によれば、ＩＧＢＴチップ１０１に短絡電流が流れた場合に、その短絡電流に起因してドライバＩＣチップ０が耐圧を越え、ドライバＩＣチップ０を損傷することはない。 However, in the first embodiment, since the electrode 108 is connected to the emitter electrode pad 103 of the IGBT chip 101 by the wire 506, the wires 501 and 502 have the closed circuit as described above on the input path side of the IGBT chip 101. Never formed.
Therefore, according to the first embodiment, when a short-circuit current flows through the IGBT chip 101, the driver IC chip 0 does not exceed the breakdown voltage due to the short-circuit current, and the driver IC chip 0 is not damaged.

（パワー半導体モジュールの第１実施形態の変形例）
上記のように第１実施形態では、ドライバＩＣチップ０とＩＧＢＴチップ１０１との間にチップコンデンサ１０７を配置し、ドライバＩＣチップ１０とＩＧＢＴチップ２０１との間にチップコンデンサ２０７を配置するようにした。しかし、チップコンデンサ１０７、２０７は必ずしも必要ではなく、省略しても良い。 (Modification of First Embodiment of Power Semiconductor Module)
As described above, in the first embodiment, the chip capacitor 107 is disposed between the driver IC chip 0 and the IGBT chip 101, and the chip capacitor 207 is disposed between the driver IC chip 10 and the IGBT chip 201. . However, the chip capacitors 107 and 207 are not necessarily required and may be omitted.

この場合には、ドライバＩＣチップ０の出力電極パッド３は、ワイヤを介してＩＧＢＴチップ１０１のゲート電極パッド１０５と接続する。ドライバＩＣチップ０のグランド電極パッド２は、ワイヤを介してＩＧＢＴチップ１０１のエミッタ電極パッド１０３と接続する。また、ドライバＩＣチップ１０の出力電極パッド１３は、ワイヤを介してＩＧＢＴチップ２０１のゲート電極パッド２０５と接続する。さらに、ドライバＩＣチップ１０のグランド電極パッド１２は、ワイヤを介してＩＧＢＴチップ２０１のエミッタ電極パッド２０３と接続する。   In this case, the output electrode pad 3 of the driver IC chip 0 is connected to the gate electrode pad 105 of the IGBT chip 101 via a wire. The ground electrode pad 2 of the driver IC chip 0 is connected to the emitter electrode pad 103 of the IGBT chip 101 through a wire. The output electrode pad 13 of the driver IC chip 10 is connected to the gate electrode pad 205 of the IGBT chip 201 via a wire. Furthermore, the ground electrode pad 12 of the driver IC chip 10 is connected to the emitter electrode pad 203 of the IGBT chip 201 through a wire.

（パワー半導体モジュールの第２実施形態）
本発明のパワー半導体モジュールの第２実施形態の構成について、図３を参照しながら説明する。
この第２実施形態は、図２に示す第１実施形態の構成を基本にし、電極１０８とＩＧＢＴチップ１０１のエミッタ電極パッド１０３とのワイヤ５０６の接続、および電極２０８とＩＧＢＴチップ２０１のエミッタ電極パッド２０３とのワイヤ５０８の接続を、以下の構成に変更した。 (Second Embodiment of Power Semiconductor Module)
The configuration of the second embodiment of the power semiconductor module of the present invention will be described with reference to FIG.
This second embodiment is based on the configuration of the first embodiment shown in FIG. 2, and the connection of the wire 506 between the electrode 108 and the emitter electrode pad 103 of the IGBT chip 101, and the emitter electrode pad of the electrode 208 and the IGBT chip 201. The connection of the wire 508 to 203 was changed to the following configuration.

すなわち、第２実施形態では、図３に示すように、ドライバＩＣチップ０とＩＧＢＴチップ１０１との間に新たに電極１０９を設け、ドライバＩＣチップ１０とＩＧＢＴチップ２０１との間に新たに電極２０９を設けるようにした。
また、電極１０８と電極１０９との間に新たなチップ抵抗３００を接続させ、電極１０９と電極１００はワイヤ５０９で接続させた。さらに、電極２０８と電極２０９との間に新たなチップ抵抗３０１を接続させ、電極２０９と電極２００はワイヤ５１０で接続させた。 That is, in the second embodiment, as shown in FIG. 3, a new electrode 109 is provided between the driver IC chip 0 and the IGBT chip 101, and a new electrode 209 is provided between the driver IC chip 10 and the IGBT chip 201. It was made to provide.
Further, a new chip resistor 300 was connected between the electrode 108 and the electrode 109, and the electrode 109 and the electrode 100 were connected by a wire 509. Further, a new chip resistor 301 was connected between the electrode 208 and the electrode 209, and the electrode 209 and the electrode 200 were connected by a wire 510.

なお、第２実施形態の他の部分の構成は第１実施形態の構成と同じであるので、同一部分には同一符号を付してその説明は省略する。
このような構成からなる第２実施形態によれば、例えば、チップコンデンサ１０７、チップ抵抗３００、ワイヤ５０９、５０２、５０１、ＩＧＢＴチップ１０１のゲートとエミッタとの間の寄生容量、およびワイヤ５０４からなる閉回路が形成される。 In addition, since the structure of the other part of 2nd Embodiment is the same as the structure of 1st Embodiment, the same code | symbol is attached | subjected to the same part and the description is abbreviate | omitted.
According to the second embodiment having such a configuration, for example, the chip capacitor 107, the chip resistor 300, the wires 509, 502, and 501, the parasitic capacitance between the gate and the emitter of the IGBT chip 101, and the wire 504 are included. A closed circuit is formed.

このため、短絡時には、閉回路内のワイヤ５０１、５０２に短絡電流が流れ、ワイヤ５０１、５０２の両端に電圧変化が発生し、チップコンデンサ１０７の両端の電位に高周波ノイズ（振動）を含むおそれがある。しかし、閉回路内にチップ抵抗３００を含むので、チップ抵抗３００によりその振動を減衰させることができる。
したがって、第２実施形態によれば、ＩＧＢＴチップ１０１に短絡電流が流れた場合に、その短絡電流に起因してドライバＩＣチップ０が耐圧を越え、ドライバＩＣチップ０を損傷することはない。 For this reason, at the time of a short circuit, a short circuit current flows through the wires 501 and 502 in the closed circuit, a voltage change occurs at both ends of the wires 501 and 502, and the potential at both ends of the chip capacitor 107 may include high-frequency noise (vibration). is there. However, since the chip resistor 300 is included in the closed circuit, the vibration can be attenuated by the chip resistor 300.
Therefore, according to the second embodiment, when a short circuit current flows through the IGBT chip 101, the driver IC chip 0 does not exceed the withstand voltage due to the short circuit current, and the driver IC chip 0 is not damaged.

（パワー半導体モジュールの第３実施形態）
本発明のパワー半導体モジュールの第３実施形態の構成について、図４を参照しながら説明する。
この第３実施形態は、図２に示す第１実施形態の構成を基本にし、電極１０８とＩＧＢＴチップ１０１のエミッタ電極パッド１０３とのワイヤ５０６の接続、および電極１０６とＩＧＢＴチップ１０１のベース電極パッド１０５とのワイヤ５０４の接続を、以下の構成に変更した。また、電極１２８とＩＧＢＴチップ２０１のエミッタ電極パッド２０３とのワイヤ５０８の接続、および電極２０６とＩＧＢＴチップ２０１のベース電極パッド２０５とのワイヤ５２４の接続を、以下の構成に変更した。 (Third embodiment of power semiconductor module)
The configuration of the third embodiment of the power semiconductor module of the present invention will be described with reference to FIG.
This third embodiment is based on the configuration of the first embodiment shown in FIG. 2, and the connection of the wire 506 between the electrode 108 and the emitter electrode pad 103 of the IGBT chip 101, and the base electrode pad of the electrode 106 and the IGBT chip 101. The connection of the wire 504 to 105 is changed to the following configuration. The connection of the wire 508 between the electrode 128 and the emitter electrode pad 203 of the IGBT chip 201 and the connection of the wire 524 between the electrode 206 and the base electrode pad 205 of the IGBT chip 201 were changed to the following configurations.

すなわち、第３実施形態では、図４に示すように、ドライバＩＣチップ０とＩＧＢＴチップ１０１との間に新たに電極１１０を設け、ドライバＩＣチップ１０とＩＧＢＴチップ２０１との間に新たに電極２１０を設けるようにした。
そして、電極１０６と電極１１０との間に新たなチップ抵抗３０２を接続させ、電極１１０とＩＧＢＴチップ１０１のベース電極パッド１０５とをワイヤ５１１で接続させた。また、電極１０８と電極１００をワイヤ５０５で接続させた。 That is, in the third embodiment, as shown in FIG. 4, a new electrode 110 is provided between the driver IC chip 0 and the IGBT chip 101, and a new electrode 210 is provided between the driver IC chip 10 and the IGBT chip 201. It was made to provide.
Then, a new chip resistor 302 was connected between the electrode 106 and the electrode 110, and the electrode 110 and the base electrode pad 105 of the IGBT chip 101 were connected by a wire 511. Further, the electrode 108 and the electrode 100 were connected by a wire 505.

さらに、電極２０６と電極２１０との間に新たなチップ抵抗３０３を接続させ、電極２１０とＩＧＢＴチップ２０１のベース電極パッド２０５とをワイヤ５１２で接続させた。また、電極２０８と電極２００をワイヤ５０７で接続させた。
なお、第３実施形態の他の部分の構成は第１実施形態の構成と同じであるので、同一部分には同一符号を付してその説明は省略する。
このような構成からなる第３実施形態によれば、例えば、チップコンデンサ１０７、ワイヤ５０５、５０２、５０１、ＩＧＢＴチップ１０１のゲートとエミッタとの間の寄生容量、ワイヤ５１１、およびチップ抵抗３０２からなる閉回路が形成される。 Further, a new chip resistor 303 was connected between the electrode 206 and the electrode 210, and the electrode 210 and the base electrode pad 205 of the IGBT chip 201 were connected by a wire 512. Further, the electrode 208 and the electrode 200 were connected by a wire 507.
In addition, since the structure of the other part of 3rd Embodiment is the same as the structure of 1st Embodiment, the same code | symbol is attached | subjected to the same part and the description is abbreviate | omitted.
According to the third embodiment having such a configuration, for example, the chip capacitor 107, the wires 505, 502, and 501, the parasitic capacitance between the gate and the emitter of the IGBT chip 101, the wire 511, and the chip resistor 302 are included. A closed circuit is formed.

このため、短絡時には、閉回路内のワイヤ５０１、５０２に短絡電流が流れ、ワイヤ５０１、５０２の両端に電圧変化が発生し、チップコンデンサ１０７の両端の電位に高周波ノイズ（振動）を含むおそれがある。しかし、閉回路内にチップ抵抗３０２を含むので、チップ抵抗３０２によりその振動を減衰させることができる。
したがって、第３実施形態によれば、ＩＧＢＴチップ１０１に短絡電流が流れた場合に、その短絡電流に起因してドライバＩＣチップ０が耐圧を越え、ドライバＩＣチップ０を損傷することはない。 For this reason, at the time of a short circuit, a short circuit current flows through the wires 501 and 502 in the closed circuit, a voltage change occurs at both ends of the wires 501 and 502, and the potential at both ends of the chip capacitor 107 may include high-frequency noise (vibration). is there. However, since the chip resistor 302 is included in the closed circuit, the vibration can be attenuated by the chip resistor 302.
Therefore, according to the third embodiment, when a short-circuit current flows through the IGBT chip 101, the driver IC chip 0 does not exceed the withstand voltage due to the short-circuit current, and the driver IC chip 0 is not damaged.

（電力変換装置およびパワー半導体モジュールの他の実施形態）
上記の各実施形態では、ＩＧＢＴとダイオードとを並列に接続してモジュール化したパワー半導体モジュールと、このパワー半導体モジュールを適用した電力変換装置について説明した。
しかし、本発明のパワー半導体モジュールは、ＩＧＢＴの他に．ＭＯＳＦＥＴなどの絶縁ゲート型デバイスに適用可能である。ＭＯＳＦＥＴに適用する場合には、ＩＧＢＴがＭＯＳＦＥＴに置き換わる。
また、本発明のパワー半導体モジュールに適用される絶縁ゲートデバイスは、シリコン基板に形成されるデバイスの他に、ＧａＮやＳｉＣなどの基板に形成するデバイスにも適用可能である。 (Other embodiment of power converter and power semiconductor module)
In each of the above embodiments, a power semiconductor module in which an IGBT and a diode are connected in parallel to form a module and a power conversion device to which the power semiconductor module is applied have been described.
However, the power semiconductor module of the present invention is not limited to the IGBT. It can be applied to an insulated gate type device such as a MOSFET. When applied to a MOSFET, the IGBT replaces the MOSFET.
Moreover, the insulated gate device applied to the power semiconductor module of the present invention can be applied to a device formed on a substrate such as GaN or SiC in addition to a device formed on a silicon substrate.

さらに、上記のパワー半導体モジュールの第１実施形態では、図２に示すように、ダイオードチップ１０２のアノード電極パッド１０４と電極１００とをワイヤ５０２で接続するようにした。しかし、これに代えてＩＧＢＴチップ１０１のエミッタ電極パッド１０３と電極１００とをワイヤ５０２で接続するようにしても良い。同様に、ＩＧＢＴチップ２０１のエミッタ電極パッド２０３と電極２００とをワイヤ５２２で接続するようにしても良い。
これらの接続の置き換えは、上記のパワー半導体モジュールの第２実施形態および第３実施形態についても同様である（図３および図４参照）。 Furthermore, in the first embodiment of the power semiconductor module described above, the anode electrode pad 104 of the diode chip 102 and the electrode 100 are connected by the wire 502 as shown in FIG. However, instead of this, the emitter electrode pad 103 of the IGBT chip 101 and the electrode 100 may be connected by the wire 502. Similarly, the emitter electrode pad 203 of the IGBT chip 201 and the electrode 200 may be connected by a wire 522.
The replacement of these connections is the same for the second and third embodiments of the power semiconductor module described above (see FIGS. 3 and 4).

０、１０、２０、３０、４０、５０…ドライバＩＣチップ、２、１２…出力端子、３、１３…グランド端子、１００、１０６、１０７、１０９、２００、２０６、２０８、２０９、３００…電極、１０１、２０１…ＩＧＢＴチップ、１０２、２０２…ダイオードチップ、１０３、２０３…エミッタ電極パッド、１０５、２０５…ゲート電極パッド、１０７、２０７…チップコンデンサ、３００、３０１、３０２、３０３…チップ抵抗、４００…高電圧端子、４０１…グランド端子、４０２…出力端子、５００〜５１０…ワイヤ   0, 10, 20, 30, 40, 50 ... driver IC chip, 2, 12 ... output terminal, 3, 13 ... ground terminal, 100, 106, 107, 109, 200, 206, 208, 209, 300 ... electrode, 101, 201 ... IGBT chip, 102, 202 ... diode chip, 103, 203 ... emitter electrode pad, 105, 205 ... gate electrode pad, 107, 207 ... chip capacitor, 300, 301, 302, 303 ... chip resistor, 400 ... High voltage terminal 401 ... Ground terminal 402 ... Output terminal 500-510 ... Wire

Claims (6)

絶縁ゲート型デバイスと、ダイオードチップと、を備え、
前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、
前記絶縁ゲート型デバイスを駆動するドライバICの出力電極と前記絶縁ゲート型デバイスの入力電極とをワイヤで接続し、
前記ドライバICのグランド電極と前記絶縁ゲート型デバイスの第２の主電極とをワイヤで接続し、
前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、
前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続したことを特徴とするパワー半導体モジュール。 An insulated gate device and a diode chip;
Electrically connecting the first main electrode of the insulated gate device and the cathode of the diode chip;
Connecting the output electrode of the driver IC that drives the insulated gate device and the input electrode of the insulated gate device with a wire,
A wire connecting the ground electrode of the driver IC and the second main electrode of the insulated gate device;
Connecting the second main electrode of the insulated gate device and the anode electrode of the diode chip with a wire;
A power semiconductor module, wherein an anode electrode of the diode chip and an external lead-out electrode are directly connected by a wire. 絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、を備え、
前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、
前記絶縁ゲート型デバイスを駆動するドライバICの出力電極、前記チップコンデンサの第１電極、および前記絶縁ゲート型デバイスの入力電極をワイヤで接続し、
前記ドライバICのグランド電極、前記チップコンデンサの第２電極、および前記絶縁ゲート型デバイスの第２の主電極をワイヤで接続し、
前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、
前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続したことを特徴とするパワー半導体モジュール。 An insulated gate device, a diode chip, and a chip capacitor having a first electrode and a second electrode;
Electrically connecting the first main electrode of the insulated gate device and the cathode of the diode chip;
An output electrode of a driver IC that drives the insulated gate device, a first electrode of the chip capacitor, and an input electrode of the insulated gate device are connected by wires,
Connecting the ground electrode of the driver IC, the second electrode of the chip capacitor, and the second main electrode of the insulated gate device with a wire;
Connecting the second main electrode of the insulated gate device and the anode electrode of the diode chip with a wire;
A power semiconductor module, wherein an anode electrode of the diode chip and an external lead-out electrode are directly connected by a wire. 絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、チップ抵抗と、を備え、
前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、
前記絶縁ゲート型デバイスを駆動するドライバICの出力電極、前記チップコンデンサの第１電極、および前記絶縁ゲート型デバイスの入力電極をワイヤで接続し、
前記ドライバICのグランド電極と前記チップコンデンサの第２電極とをワイヤで接続し、
前記絶縁ゲート型デバイスの第２の電極と前記ダイオードチップのアノード電極をワイヤで接続し、
前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続し、
前記チップ抵抗の両端を前記チップコンデンサの第２電極と前記外部導出電極との間に接続したことを特徴とするパワー半導体モジュール。 An insulated gate device, a diode chip, a chip capacitor having a first electrode and a second electrode, and a chip resistor,
Electrically connecting the first main electrode of the insulated gate device and the cathode of the diode chip;
An output electrode of a driver IC that drives the insulated gate device, a first electrode of the chip capacitor, and an input electrode of the insulated gate device are connected by wires,
Connecting the ground electrode of the driver IC and the second electrode of the chip capacitor with a wire;
Connecting the second electrode of the insulated gate device and the anode electrode of the diode chip with a wire;
The anode electrode of the diode chip and the external lead electrode are directly connected by a wire,
A power semiconductor module, wherein both ends of the chip resistor are connected between a second electrode of the chip capacitor and the external lead electrode. 絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、チップ抵抗と、を備え、
前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、
前記絶縁ゲート型デバイスを駆動するドライバICの出力電極と前記チップコンデンサの第１電極とをワイヤで接続し、
前記チップ抵抗の第１電極と前記チップコンデンサの第１電極とを電気的に接続し、前記チップ抵抗の第２電極と前記絶縁ゲート型デバイスの入力電極とをワイヤで接続し、
前記ドライバICのグランド電極と前記チップコンデンサの第２電極とをワイヤで接続し、
前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、
前記チップコンデンサの第２電極と外部導出電極とを直接ワイヤで接続し、前記ダイオードチップのアノード電極と前記外部導出電極とを直接ワイヤで接続したことを特徴とするパワー半導体モジュール。 An insulated gate device, a diode chip, a chip capacitor having a first electrode and a second electrode, and a chip resistor,
Electrically connecting the first main electrode of the insulated gate device and the cathode of the diode chip;
Connecting the output electrode of the driver IC that drives the insulated gate device and the first electrode of the chip capacitor with a wire;
Electrically connecting the first electrode of the chip resistor and the first electrode of the chip capacitor, connecting the second electrode of the chip resistor and the input electrode of the insulated gate device with a wire;
Connecting the ground electrode of the driver IC and the second electrode of the chip capacitor with a wire;
Connecting the second main electrode of the insulated gate device and the anode electrode of the diode chip with a wire;
A power semiconductor module , wherein the second electrode of the chip capacitor and the external lead electrode are directly connected by a wire, and the anode electrode of the diode chip and the external lead electrode are directly connected by a wire. 請求項１乃至請求項４のうちのいずれか１項に記載のパワー半導体モジュールにおいて、前記ダイオードチップのアノード電極と前記外部導出電極とを接続するワイヤに替えて、前記絶縁ゲート型デバイスの第２の主電極と前記外部導出電極とを直接ワイヤで接続することを特徴とするパワー半導体モジュール。 5. The power semiconductor module according to claim 1, wherein a wire connecting the anode electrode of the diode chip and the external lead electrode is replaced with a second of the insulated gate device. A power semiconductor module, wherein the main electrode and the external lead electrode are directly connected by a wire. 請求項１乃至請求項５のうちの何れか１項に記載のパワー半導体モジュールを備えることを特徴とする電力変換装置。   A power conversion device comprising the power semiconductor module according to any one of claims 1 to 5.
JP2012007843A 2012-01-18 2012-01-18 Power semiconductor module and power conversion device Active JP5899947B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012007843A JP5899947B2 (en) 2012-01-18 2012-01-18 Power semiconductor module and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012007843A JP5899947B2 (en) 2012-01-18 2012-01-18 Power semiconductor module and power conversion device

Publications (2)

Publication Number Publication Date
JP2013150410A JP2013150410A (en) 2013-08-01
JP5899947B2 true JP5899947B2 (en) 2016-04-06

Family

ID=49047421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012007843A Active JP5899947B2 (en) 2012-01-18 2012-01-18 Power semiconductor module and power conversion device

Country Status (1)

Country Link
JP (1) JP5899947B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108897915A (en) * 2018-10-08 2018-11-27 全球能源互联网研究院有限公司 A kind of igbt chip matrix model automatic generation method and system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580803B2 (en) * 1989-10-31 1997-02-12 富士電機株式会社 Transistor module for power converter
JPH06169526A (en) * 1991-12-25 1994-06-14 Fuji Electric Co Ltd Ground fault protection device for semiconductor device
JP3674333B2 (en) * 1998-09-11 2005-07-20 株式会社日立製作所 Power semiconductor module and electric motor drive system using the same
JP2001045772A (en) * 1999-08-03 2001-02-16 Yaskawa Electric Corp 3-level inverter or pwn cycloconverter
JP3767450B2 (en) * 2001-10-11 2006-04-19 富士電機デバイステクノロジー株式会社 Insulated gate transistor drive circuit, power conversion device, and power semiconductor module

Also Published As

Publication number Publication date
JP2013150410A (en) 2013-08-01

Similar Documents

Publication Publication Date Title
US9685879B2 (en) Power semiconductor module and power conversion device
US8213146B2 (en) Semiconductor power conversion apparatus
CN103782380B (en) semiconductor module
US10134718B2 (en) Power semiconductor module
JP5637944B2 (en) Power semiconductor module
CN110235244B (en) Power semiconductor module and power conversion device
US20110242866A1 (en) Power semiconductor device and power conversion system using the device
JP2008193779A (en) Semiconductor module
KR101946074B1 (en) Three-level converter half-bridge
JP6962945B2 (en) Power semiconductor module and power converter using it
JP2015032984A (en) Device for driving semiconductor element, and power conversion device using the same
JP4872345B2 (en) Inverter module of power converter
CN107710580B (en) Circuit arrangement for fast switching of a converter
CN107800305B (en) Power conversion device
JP2015033222A (en) Drive unit of semiconductor device and power conversion device using the same
JP2010115045A (en) Inverter device in power converter
JP6661002B2 (en) Power converter
JP4735109B2 (en) Matrix converter device
JP5899947B2 (en) Power semiconductor module and power conversion device
JP4904851B2 (en) Semiconductor device with overvoltage protection circuit
JP2006196721A (en) Power semiconductor device
JP5488244B2 (en) Power semiconductor module
CN113394955A (en) Wiring circuit of semiconductor device, method of controlling the same, semiconductor device, power conversion device, and electrical system for railway vehicle
JP2017169344A (en) Power conversion device
CN112910234A (en) Boost converter and method for operating a boost converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5899947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250