JP5869053B2 - ハッシュアルゴリズムにおける圧縮演算を行うための装置および方法 - Google Patents
ハッシュアルゴリズムにおける圧縮演算を行うための装置および方法 Download PDFInfo
- Publication number
- JP5869053B2 JP5869053B2 JP2014126217A JP2014126217A JP5869053B2 JP 5869053 B2 JP5869053 B2 JP 5869053B2 JP 2014126217 A JP2014126217 A JP 2014126217A JP 2014126217 A JP2014126217 A JP 2014126217A JP 5869053 B2 JP5869053 B2 JP 5869053B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- message
- state data
- bits
- chain variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3059—Digital compression and data reduction techniques where the original information is represented by a subset or similar information, e.g. lossy compression
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
本発明は、ハッシュアルゴリズムにおける圧縮演算を行うための装置および方法に関するものであって、より具体的には、１０２４ビットのメッセージおよび５１２ビットの連鎖変数データ、または２０４８ビットのメッセージおよび１０２４ビットの連鎖変数データを受信し、２５６ビットのレジスタ基盤の拡張メッセージ結合関数と段階関数とを繰り返し演算した後、最終拡張メッセージと結合して、ハッシュ値の基となる更新された５１２ビットまたは１０２４ビットの連鎖変数データを算出する、高速メッセージのハッシュアルゴリズムにおける圧縮演算を行うための装置および方法に関するものである。
メッセージに対する無欠性の提供は、各種機器の通信および資料格納のための暗号アプリケーションの主な機能である。ハッシュ（Ｈａｓｈ）関数は、このようなメッセージの無欠性を保障するための関数であって、メッセージの署名、認証などにおいて広く活用される。一般的に、ハッシュ関数では、連鎖変数（Ｃｈａｉｎ ｖａｒｉａｂｌｅ）データが用いられ、メッセージを特定の長さ単位に分割した後、各メッセージ単位を連鎖変数データと共に圧縮関数に入力して連鎖変数データを更新する。圧縮関数から出力される最終連鎖変数データは、多様なアルゴリズムによって加工され、当該メッセージのハッシュ値となる。
これに関連し、「２５６ビットの出力を有するハッシュアルゴリズム」を発明の名称とする韓国登録特許第１０−０９１６８０５号は、任意の長さのメッセージのビット列を受信してワード列に変換し、入力されたメッセージを予め設定されたビットに変換して圧縮演算を行うことにより、連鎖変数を算出するハッシュアルゴリズム手法を提示している。
このような、ハッシュ関数の速度効率性を高めるためには、ハッシュ関数の核心アルゴリズムである圧縮関数が暗号アプリケーションに特化したチップまたはＣＰＵに最適な実現が可能となるように設計される必要がある。
本発明の目的は、５１２ビットまたは１０２４ビットの出力値を有し、従来の攻撃に対する安全性を保障しながら、高速メッセージのハッシングが可能なハッシュ関数に適用される２５６ビットのレジスタ基盤の圧縮関数を演算する手法を提供することである。
上記の目的を達成するための、本発明にかかるハッシュアルゴリズムにおける圧縮演算を行うための装置は、メッセージおよび連鎖変数データを外部から受信するインタフェース部と、前記メッセージから、複数の拡張メッセージを生成するメッセージ拡張部と、連鎖変数データを、圧縮関数に対する初期状態データに変換する連鎖変数初期変換部と、初期状態データおよび複数の拡張メッセージに基づいて拡張メッセージ結合関数と段階関数とを繰り返した後、最終拡張メッセージと結合して最終状態データを算出する圧縮関数演算部と、最終状態データを用いて、連鎖変数データから更新された連鎖変数データを生成して出力する連鎖変数最終変換部とを含むことを特徴とする。
メッセージ拡張部は、３２個の３２ビットまたは６４ビットのサブメッセージ（Ｍ［０］，Ｍ［１］，…，Ｍ［３１］）が連接されて構成された１０２４ビットまたは２０４８ビットのメッセージ（Ｍ＝Ｍ［０］｜｜Ｍ［１］｜｜…｜｜Ｍ［３１］）を受信し、下記の数式３に基づいて、それぞれ１６個の３２ビットまたは６４ビットのサブ拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］）が連接されて構成される２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ＝Ｗ＿ｒ［０］｜｜Ｗ＿ｒ［１］｜｜…｜｜Ｗ＿ｒ［１５］、０≦ｒ≦２６）を生成することを特徴とし、ここで、数式３は、Ｗ＿０［ｉ］＝Ｍ［ｉ］、０≦ｉ≦１５；Ｗ＿１［ｉ−１６］＝Ｍ［ｉ］、１６≦ｉ≦３１；Ｗ＿ｒ［ｉ］＝Ｗ＿（ｒ−２）［τ（ｉ）］
Ｗ＿（ｒ−１）［ｉ］、２≦ｒ≦２６、０≦ｉ≦１５；τ（０）＝３、τ（１）＝２、τ（２）＝０、τ（３）＝１、τ（４）＝７、τ（５）＝４、τ（６）＝５、τ（７）＝６、τ（８）＝１１、τ（９）＝１０、τ（１０）＝８、τ（１１）＝９、τ（１２）＝１５、τ（１３）＝１２、τ（１４）＝１３、τ（１５）＝１４であり得る。
連鎖変数初期変換部は、１６個の３２ビットまたは６４ビットのサブ連鎖変数データ（ＣＶ［０］，ＣＶ［１］，…，ＣＶ［１５］）が連接されて構成された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を受信し、数式Ｘ＿０［ｉ］＝ＣＶ［ｉ］、０≦ｉ≦１５に基づいて、１６個の３２ビットまたは６４ビットの初期サブ状態データ（Ｘ＿０［０］，Ｘ＿０［１］，…，Ｘ＿０［１５］）が連接されて構成される５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）に変換することを特徴とする。
圧縮関数演算部は、前記５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）および前記２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］；０≦ｒ≦２６）に基づいて前記最終状態データを算出するが、前記拡張メッセージ結合関数である下記の数式７と、前記段階関数である下記の数式８とを繰り返し演算した後、最終拡張メッセージと結合する下記の数式９を行うことで、前記最終状態データを算出することを特徴とする。ここで、数式７は、Ｘ＿ｒ［ｉ］＝Ｘ＿ｒ［ｉ］
Ｗ＿ｒ［ｉ］、０≦ｉ≦１５であり、数式８は、Ｘ＿ｒ［ｉ］＝Ｘ＿ｒ［ｉ］
Ｘ＿ｒ［ｉ＋８］、０≦ｉ≦７；Ｘ＿ｒ［ｉ］＝ＲＯＴＬ（Ｘ＿ｒ［ｉ］，ａ）、０≦ｉ≦７；Ｘ＿ｒ［ｉ］＝Ｘ＿ｒ［ｉ］
Ｃ＿ｒ［ｉ］、０≦ｉ≦７；Ｘ＿ｒ［ｉ］＝Ｘ＿ｒ［ｉ−８］
Ｘ＿ｒ［ｉ］、８≦ｉ≦１５；Ｘ＿ｒ［ｉ］＝ＲＯＴＬ（Ｘ＿ｒ［ｉ］，ｂ）、８≦ｉ≦１５；Ｘ＿ｒ［ｉ］＝Ｘ＿ｒ［ｉ］
Ｘ＿ｒ［ｉ＋８］、０≦ｉ≦７；Ｘ＿ｒ［９］＝ＲＯＴＬ（Ｘ＿ｒ［９］，ｃ）；Ｘ＿ｒ［１０］＝ＲＯＴＬ（Ｘ＿ｒ［１０］，２ｃ）；Ｘ＿ｒ［１１］＝ＲＯＴＬ（Ｘ＿ｒ［１１］，３ｃ）；Ｘ＿ｒ［１３］＝ＲＯＴＬ（Ｘ＿ｒ［１３］，ｃ）；Ｘ＿ｒ［１４］＝ＲＯＴＬ（Ｘ＿ｒ［１４］，２ｃ）；Ｘ＿ｒ［１５］＝ＲＯＴＬ（Ｘ＿ｒ［１６］，３ｃ）；Ｘ＿（ｒ＋１）［ｉ］＝Ｘ＿ｒ［σ（ｉ）］、０≦ｉ≦１５；σ（０）＝６、σ（１）＝４、σ（２）＝５、σ（３）＝７、σ（４）＝１２、σ（５）＝１５、σ（６）＝１４、σ（７）＝１３、σ（８）＝２、σ（９）＝０、σ（１０）＝１、σ（１１）＝３、σ（１２）＝８、σ（１３）＝１１、σ（１４）＝１０、σ（１５）＝９；であり、数式９は、Ｘ＿２６［ｉ］＝Ｘ＿２６［ｉ］
Ｗ＿２６［ｉ］、０≦ｉ≦１５；を意味する。ここで、
は、それぞれ３２ビットまたは６４ビットのｘ、ｙの排他的論理和を出力する演算、
は、それぞれ３２ビットまたは６４ビットのｘ、ｙを正の整数で表した値の和を、２３２または２６４で割った時の余りを、３２ビットまたは６４ビットとして出力する演算、ＲＯＴＬ（ｘ，ｊ）は、３２ビットまたは６４ビットのｘを左にｊビットだけ循環移動させて出力する演算を意味する。
圧縮関数演算部は、前記拡張メッセージ結合関数と段階関数とを、ｒに対して０から２５まで２６回繰り返し演算した後、最終拡張メッセージと結合して、１６個の３２ビットまたは６４ビットの最終サブ状態データ（Ｘ＿２６［０］，Ｘ＿２６［１］，…，Ｘ＿２６［１５］）が連接されて構成される５１２ビットまたは１０２４ビットの最終状態データ（Ｘ＿２６＝Ｘ＿２６［０］｜｜Ｘ＿２６［１］｜｜…｜｜Ｘ＿２６［１５］）を算出することを特徴とする。
連鎖変数最終変換部は、数式ＣＶ’［ｉ］＝Ｘ＿２６［ｉ］、０≦ｉ≦１５に基づいて、５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を更新し、更新された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ’＝ＣＶ’［０］｜｜ＣＶ’［１］｜｜…｜｜ＣＶ’［１５］）を出力することを特徴とする。
上記の目的を達成するための、本発明にかかるハッシュアルゴリズムにおける圧縮演算を行うための方法は、メッセージおよび連鎖変数データを受信するステップと、前記メッセージから、複数の拡張メッセージを生成するステップと、前記連鎖変数データを、圧縮関数に対する初期状態データに変換するステップと、前記初期状態データおよび前記複数の拡張メッセージに基づいて拡張メッセージ結合関数と段階関数とを繰り返し演算した後、最終拡張メッセージと結合して最終状態データを算出するステップと、前記最終状態データを用いて、前記連鎖変数データから更新された連鎖変数データを生成して出力するステップとを含むことを特徴とする。
複数の拡張メッセージを生成するステップは、３２個の３２ビットまたは６４ビットのサブメッセージ（Ｍ［０］，Ｍ［１］，…，Ｍ［３１］）が連接されて構成された１０２４ビットまたは２０４８ビットのメッセージ（Ｍ＝Ｍ［０］｜｜Ｍ［１］｜｜…｜｜Ｍ［３１］）を受信し、下記の数式３に基づいて、それぞれ１６個の３２ビットまたは６４ビットのサブ拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］）が連接されて構成される２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ＝Ｗ＿ｒ［０］｜｜Ｗ＿ｒ［１］｜｜…｜｜Ｗ＿ｒ［１５］、０≦ｒ≦２６）を生成することを特徴とする。ここで、数式３は、Ｗ＿０［ｉ］＝Ｍ［ｉ］、０≦ｉ≦１５；Ｗ＿１［ｉ−１６］＝Ｍ［ｉ］、１６≦ｉ≦３１；Ｗ＿ｒ［ｉ］＝Ｗ＿（ｒ−２）［τ（ｉ）］
Ｗ＿（ｒ−１）［ｉ］、２≦ｒ≦２６、０≦ｉ≦１５；τ（０）＝３、τ（１）＝２、τ（２）＝０、τ（３）＝１、τ（４）＝７、τ（５）＝４、τ（６）＝５、τ（７）＝６、τ（８）＝１１、τ（９）＝１０、τ（１０）＝８、τ（１１）＝９、τ（１２）＝１５、τ（１３）＝１２、τ（１４）＝１３、τ（１５）＝１４であり得る。
連鎖変数データを、前記圧縮関数に対する前記初期状態データに変換するステップは、１６個の３２ビットまたは６４ビットのサブ連鎖変数データ（ＣＶ［０］，ＣＶ［１］，…，ＣＶ［１５］）が連接されて構成された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を受信し、数式Ｘ＿０［ｉ］＝ＣＶ［ｉ］、０≦ｉ≦１５に基づいて、１６個の３２ビットまたは６４ビットの初期サブ状態データ（Ｘ＿０［０］，Ｘ＿０［１］，…，Ｘ＿０［１５］）が連接されて構成される５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）に変換することを特徴とする。
拡張メッセージ結合関数と段階関数とを繰り返し演算した後、最終拡張メッセージと結合して前記最終状態データを算出するステップは、前記５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）および前記２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］；０≦ｒ≦２６）に基づいて前記最終状態データを算出するが、前記拡張メッセージ結合関数である下記の数式７と、前記段階関数である下記の数式８とを繰り返し演算した後、最終拡張メッセージと結合する下記の数式９を行うことで、前記最終状態データを算出することを特徴とする。ここで、数式７は、Ｘ＿ｒ［ｉ］＝Ｘ＿ｒ［ｉ］
Ｗ＿ｒ［ｉ］、０≦ｉ≦１５；であり、数式８は、Ｘ＿ｒ［ｉ］＝Ｘ＿ｒ［ｉ］
Ｘ＿ｒ［ｉ＋８］、０≦ｉ≦７；Ｘ＿ｒ［ｉ］＝ＲＯＴＬ（Ｘ＿ｒ［ｉ］，ａ）、０≦ｉ≦７；Ｘ＿ｒ［ｉ］＝Ｘ＿ｒ［ｉ］
Ｃ＿ｒ［ｉ］、０≦ｉ≦７；Ｘ＿ｒ［ｉ］＝Ｘ＿ｒ［ｉ−８］
Ｘ＿ｒ［ｉ］、８≦ｉ≦１５；Ｘ＿ｒ［ｉ］＝ＲＯＴＬ（Ｘ＿ｒ［ｉ］，ｂ）、８≦ｉ≦１５；Ｘ＿ｒ［ｉ］＝Ｘ＿ｒ［ｉ］
Ｘ＿ｒ［ｉ＋８］、０≦ｉ≦７；Ｘ＿ｒ［９］＝ＲＯＴＬ（Ｘ＿ｒ［９］，ｃ）；Ｘ＿ｒ［１０］＝ＲＯＴＬ（Ｘ＿ｒ［１０］，２ｃ）；Ｘ＿ｒ［１１］＝ＲＯＴＬ（Ｘ＿ｒ［１１］，３ｃ）；Ｘ＿ｒ［１３］＝ＲＯＴＬ（Ｘ＿ｒ［１３］，ｃ）；Ｘ＿ｒ［１４］＝ＲＯＴＬ（Ｘ＿ｒ［１４］，２ｃ）；Ｘ＿ｒ［１５］＝ＲＯＴＬ（Ｘ＿ｒ［１６］，３ｃ）；Ｘ＿（ｒ＋１）［ｉ］＝Ｘ＿ｒ［σｉ）］、０≦ｉ≦１５；σ（０）＝６、σ（１）＝４、σ（２）＝５、σ（３）＝７、σ（４）＝１２、σ（５）＝１５、σ（６）＝１４、σ（７）＝１３、σ（８）＝２、σ（９）＝０、σ（１０）＝１、σ（１１）＝３、σ（１２）＝８、σ（１３）＝１１、σ（１４）＝１０、σ（１５）＝９；であり、数式９は、Ｘ＿２６［ｉ］＝Ｘ＿２６［ｉ］
Ｗ＿２６［ｉ］、０≦ｉ≦１５；を意味する。ここで、
は、それぞれ３２ビットまたは６４ビットのｘ、ｙの排他的論理和を出力する演算、
は、それぞれ３２ビットまたは６４ビットのｘ、ｙを正の整数で表した値の和を、２３２または２６４で割った時の余りを、３２ビットまたは６４ビットとして出力する演算、ＲＯＴＬ（ｘ，ｊ）は、３２ビットまたは６４ビットのｘを左にｊビットだけ循環移動させて出力する演算を意味する。
段階関数を繰り返し演算して前記最終状態データを算出するステップは、拡張メッセージ結合関数と段階関数とを、ｒに対して０から２５まで２６回繰り返し演算した後、最終拡張メッセージと結合して、１６個の３２ビットまたは６４ビットの最終サブ状態データ（Ｘ＿２６［０］，Ｘ＿２６［１］，…，Ｘ＿２６［１５］）が連接されて構成される５１２ビットまたは１０２４ビットの最終状態データ（Ｘ＿２６＝Ｘ＿２６［０］｜｜Ｘ＿２６［１］｜｜…｜｜Ｘ＿２６［１５］）を算出することを特徴とする。
連鎖変数データから更新された連鎖変数データを生成して出力するステップは、数式ＣＶ’［ｉ］＝Ｘ＿２６［ｉ］、０≦ｉ≦１５に基づいて、５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を更新し、更新された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ’＝ＣＶ’［０］｜｜ＣＶ’［１］｜｜…｜｜ＣＶ’［１５］）を出力することを特徴とする。
本発明によれば、単純なメッセージ拡張アルゴリズムを提供する一方、大部分のＣＰＵにおいて普遍的に用いられるビット加算（Ａｄｄｉｔｉｏｎ）、ビット循環移動（Ｒｏｔａｔｉｏｎ）、ビット排他的論理和（ＸＯＲ：ｅＸｃｌｕｓｉｖｅ−ＯＲ）演算子のみを組み合わせた圧縮演算アルゴリズムを提供することにより、２５６ビットのレジスタを用いた高速並列処理が可能であり、これにより、ＣＰＵが少ない演算量だけでも圧縮演算を行うことができる効果がある。
以下、本発明を添付した図面を参照して詳細に説明する。ここで、繰り返される説明、本発明の要旨を不明にする可能性がある公知の機能、および構成に関する詳細な説明は省略する。本発明の実施形態は、当業界における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状および大きさなどは、より明確な説明のために誇張されることがある。
以下、図１および図２を参照して、本発明にかかるハッシュアルゴリズムにおける圧縮演算を行うための装置の構成およびその動作について説明する。
図１は、本発明の実施形態にかかるハッシュアルゴリズムにおける圧縮演算を行うための装置の構成を説明するためのブロック図である。
図１を参照すれば、本発明にかかる圧縮演算実行装置１０は、外部からメッセージ（Ｍ）２０および連鎖変数データ（ＣＶ）３０を受信するインタフェース部１００と、メッセージ（Ｍ）２０から、複数の拡張メッセージを生成するメッセージ拡張部２００と、連鎖変数データ（ＣＶ）３０を、圧縮関数に対する初期状態データに変換する連鎖変数初期変換部３００と、メッセージ拡張部２００によって生成された複数の拡張メッセージと連鎖変数データ（ＣＶ）３０との結合により連鎖変数データを更新する拡張メッセージ結合関数と、連鎖変数データ（ＣＶ）３０を直接更新する段階関数とを繰り返し演算した後、連鎖変数データ（ＣＶ）３０を最終拡張メッセージと結合して最終状態データを算出する圧縮関数演算部４００と、圧縮関数演算部４００によって算出された最終状態データを用いて、インタフェース部１００に入力された連鎖変数データ（ＣＶ）３０を更新した連鎖変数データ（ＣＶ’）４０を出力する連鎖変数最終変換部５００とを含む。
インタフェース部１００は、使用者から、圧縮および暗号化の対象になるメッセージとして、１０２４ビット数または２０４８ビット数を有するメッセージ（Ｍ）２０を受信する。また、インタフェース部１００は、本発明にかかる圧縮演算実行装置１０の外部に位置する連鎖変数生成手段（図示せず）から、５１２ビット数または１０２４ビットを有する連鎖変数データ（ＣＶ）３０を受信する。この時、インタフェース部１００は、入力されたメッセージ（Ｍ）２０をメッセージ拡張部２００に伝達する一方、連鎖変数データ（ＣＶ）３０を連鎖変数初期変換部３００に伝達する。
メッセージ拡張部２００は、インタフェース部１００から伝達された１０２４ビット数または２０４８ビット数を有するメッセージ（Ｍ）から、２７個の５１２ビット数または１０２４ビット数を有する拡張メッセージ（Ｗ＿０，Ｗ＿１，…，Ｗ＿２６；Ｗ＿ｒ、０≦ｒ≦２６）を生成する。この時、メッセージ拡張部２００に入力される１０２４ビットまたは２０４８ビットのメッセージ（Ｍ）は、下記の数式１で表されるように、それぞれ３２ビット数または６４ビット数を有する３２個のサブメッセージ（Ｍ［０］，Ｍ［１］，…，Ｍ［３１］）が連接されて構成される。
メッセージ拡張部２００は、入力された１０２４ビットまたは２０４８ビットのメッセージ（Ｍ＝Ｍ［０］｜｜Ｍ［１］｜｜…｜｜Ｍ［３１］）から、下記の数式２で表されるように、１６個の３２ビット数または６４ビット数を有するサブ拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］）が連接されて構成される５１２ビット数または１０２４ビット数を有する２７個の拡張メッセージ（Ｗ＿ｒ、０≦ｒ≦２６）を生成する。
この時、メッセージ拡張部２００は、下記の数式３に基づいて、１０２４ビットまたは２０４８ビットのメッセージ（Ｍ＝Ｍ［０］｜｜Ｍ［１］｜｜…｜｜Ｍ［３１］）から、計２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿０，Ｗ＿１，…，Ｗ＿２６；Ｗ＿ｒ＝Ｗ＿ｒ［０］｜｜Ｗ＿ｒ［１］｜｜…｜｜Ｗ＿ｒ［１５］、０≦ｒ≦２６）を生成する。
また、メッセージ拡張部２００は、１０２４ビットまたは２０４８ビットのメッセージ（Ｍ＝Ｍ［０］，Ｍ［１］，…，Ｍ［３１］）から生成した２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿０，Ｗ＿１，…，Ｗ＿２６；Ｗ＿ｒ＝Ｗ＿ｒ［０］｜｜Ｗ＿ｒ［１］｜｜…｜｜Ｗ＿ｒ［１５］、０≦ｒ≦２６）を圧縮関数演算部４００に出力する。
連鎖変数初期変換部３００は、インタフェース部１００から伝達された５１２ビット数または１０２４ビット数を有する連鎖変数データ（ＣＶ）を、５１２ビット数または１０２４ビット数を有する初期状態データ（Ｘ＿０）に変換する。この時、連鎖変数初期変換部３００に入力される５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ）は、下記の数式４で表されるように、それぞれ３２ビット数または６４ビット数を有する１６個のサブ連鎖変数データ（ＣＶ［０］，ＣＶ［１］，…，ＣＶ［１５］）が連接されて構成される。
連鎖変数初期変換部３００は、入力された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を、下記の数式５で表されるように、１６個の３２ビット数または６４ビット数を有する初期サブ状態データ（Ｘ＿０［０］，Ｘ＿０［１］，…，Ｘ＿０［１５］）が連接されて構成される５１２ビット数または１０２４ビット数を有する初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）に変換する。
この時、連鎖変数初期変換部３００は、下記の数式６に基づいて、５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を、５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）に変換する。
連鎖変数初期変換部３００は、入力された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）から変換した５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）を圧縮関数演算部４００に出力する。
圧縮関数演算部４００は、連鎖変数初期変換部３００から入力された５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）を初期値として、メッセージ拡張部２００から入力された２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿０，Ｗ＿１，…，Ｗ＿２６；Ｗ＿ｒ＝Ｗ＿ｒ［０］｜｜Ｗ＿ｒ［１］｜｜…｜｜Ｗ＿ｒ［１５］、０≦ｒ≦２６）を用いて、下記の拡張メッセージ結合関数である数式７と、段階関数である数式８との演算を順次に繰り返し行った後、数式９を行うことで、最終状態データを算出する。
ここで、ｒが偶数の時、ａは５、ｂは２３であり、奇数の時、ａは２５、ｂは１９である。ｃは、３２ビット単位の場合に８、６４ビットの場合に１６である。また、ここで、２５６ビットまたは５１２ビットのデータ（Ｃ＿ｒ＝Ｃ＿ｒ［０］｜｜Ｃ＿ｒ［１］｜｜…｜｜Ｃ＿ｒ［７］）は、固定して用いる定数を意味する。
ここで、
は、それぞれ３２ビットまたは６４ビットのｘ、ｙの排他的論理和を出力する演算を意味し、
は、それぞれ３２ビットまたは６４ビットのｘ、ｙを正の整数で表した値の和を、２３２または２６４で割った時の余りを、３２ビットまたは６４ビットとして出力する演算を意味し、ＲＯＴＬ（ｘ，ｊ）は、３２ビットまたは６４ビットのｘを左にｊビットだけ循環移動させて出力する演算を意味する。
圧縮関数演算部４００は、数式７と数式８とを順次に２６回繰り返し演算した後、数式９を行う。圧縮関数を演算した結果値（Ｘ＿２６［０］，Ｘ＿２６［１］，…，Ｘ＿２６［１５］）を、下記の数式１０のように連接して最終状態データ（Ｘ＿２６）を算出する。圧縮関数演算部４００は、最終状態データ（Ｘ＿２６）を連鎖変数最終変換部５００に出力する。
一方、圧縮関数演算部４００が、サブ状態データ（Ｘ＿ｒ［０］，Ｘ＿ｒ［１］，…，Ｘ＿ｒ［１５］）およびサブ拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］；０≦ｒ≦２６）を入力値として、拡張メッセージ結合関数と段階関数とを演算することにより、サブ状態データ（Ｘ＿（ｒ＋１）［０］，Ｘ＿（ｒ＋１）［１］，…，Ｘ＿（ｒ＋１）［１５］）を算出する演算は、図２のように示すことができる。
連鎖変数最終変換部５００は、圧縮関数演算部４００から入力された最終状態データ（Ｘ＿２６＝Ｘ＿２６［０］｜｜Ｘ＿２６［１］｜｜…｜｜Ｘ＿２６［１５］）を用いて、インタフェース部１００に入力される連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を更新し、更新された連鎖変数データ（ＣＶ’＝ＣＶ’［０］｜｜ＣＶ’［１］｜｜…｜｜ＣＶ’［１５］）を出力する。この時、連鎖変数最終変換部５００は、下記の数式１２に基づいて、５１２ビット数を有する連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を更新した連鎖変数データ（ＣＶ’＝ＣＶ’［０］｜｜ＣＶ’［１］｜｜…｜｜ＣＶ’［１５］）を生成する。
連鎖変数最終変換部５００から出力される更新された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ’＝ＣＶ’［０］｜｜ＣＶ’［１］｜｜…｜｜ＣＶ’［１５］）は、すでに公知の多様なアルゴリズムによって加工され、インタフェース部１００に入力される１０２４ビットまたは２０４８ビットのメッセージ（Ｍ＝Ｍ［０］｜｜Ｍ［１］｜｜…｜｜Ｍ［３１］）に対するハッシュ値として用いられる。
以下、図３および図４を参照して、本発明にかかるハッシュアルゴリズムにおける圧縮演算を行うための装置によって行われる圧縮演算実行方法について説明する。前述の、図１および図２を参照して説明した本発明にかかる圧縮演算実行装置１０の動作と一部重複する部分は省略して説明する。
図３は、本発明にかかるハッシュアルゴリズムにおける圧縮演算を行うための方法を説明するためのフローチャートである。
図３を参照すれば、本発明にかかる圧縮演算実行方法は、まず、インタフェース部１００が、外部から１０２４ビットまたは２０４８ビットのメッセージ（Ｍ＝Ｍ［０］｜｜Ｍ［１］｜｜…｜｜Ｍ［３１］）および５１２ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を受信する（Ｓ１００）。この時、インタフェース部１００は、入力された５１２ビットのメッセージ（Ｍ＝Ｍ［０］｜｜Ｍ［１］｜｜…｜｜Ｍ［３１］）をメッセージ拡張部２００に伝達する一方、５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を連鎖変数初期変換部３００に伝達する。
そして、メッセージ拡張部２００は、数式３に基づいて、３２個の３２ビットまたは６４ビットのサブメッセージ（Ｍ［０］，Ｍ［１］，…，Ｍ［３１］）が連接されて構成された１０２４ビットまたは２０４８ビットのメッセージ（Ｍ＝Ｍ［０］｜｜Ｍ［１］｜｜…｜｜Ｍ［３１］）から、それぞれ１６個の３２ビットまたは６４ビットのサブ拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］）が連接されて構成される２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿０，Ｗ＿１，…，Ｗ＿２６；Ｗ＿ｒ＝Ｗ＿ｒ［０］｜｜Ｗ＿ｒ［１］｜｜…｜｜Ｗ＿ｒ［１５］、０≦ｒ≦２６）を生成する（Ｓ２００）。この時、メッセージ拡張部２００は、生成した２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ、０≦ｒ≦２６）を圧縮関数演算部４００に出力する。
一方、連鎖変数初期変換部３００は、インタフェース部１００から伝達された１６個の３２ビットまたは６４ビットのサブ連鎖変数データ（ＣＶ［０］，ＣＶ［１］，…，ＣＶ［１５］）が連接されて構成された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を、数式６に基づいて、１６個の３２ビットの初期サブ状態データ（Ｘ＿０［０］，Ｘ＿０［１］，…，Ｘ＿０［１５］）が連接されて構成される５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）に変換する（Ｓ３００）。この時、連鎖変数初期変換部３００は、変換した５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）を圧縮関数演算部４００に出力する。
次に、圧縮関数演算部４００は、メッセージ拡張部２００から受信した２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ、０≦ｒ≦２６）および連鎖変数初期変換部３００から受信した５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）に基づいて数式７および数式８による演算を順次に繰り返し行い、最終的に数式９を行う圧縮関数を演算する（Ｓ４００）。この時、圧縮関数演算部４００は、それぞれ３２ビット数または６４ビット数を有する１６個の初期サブ状態データ（Ｘ＿０［０］，Ｘ＿０［１］，…，Ｘ＿０［１５］）を１回目の圧縮関数の入力値とし、（ｒ＋１）回目の段階関数の演算時に、それぞれ３２ビット数または６４ビット数を有する１６個のサブ拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］）を適用して演算する。
そして、圧縮関数演算部４００は、最後に演算された結果値（すなわち、Ｘ＿２６［０］，Ｘ＿２６［１］，…，Ｘ＿２６［１５］）を連接して５１２ビットの最終状態データ（Ｘ＿２６＝Ｘ＿２６［０］｜｜Ｘ＿２６［１］｜｜…｜｜Ｘ＿２６［１５］）を算出する（Ｓ５００）。この時、圧縮関数演算部４００は、算出した５１２ビットまたは１０２４ビットの最終状態データ（Ｘ＿２６＝Ｘ＿２６［０］｜｜Ｘ＿２６［１］｜｜…｜｜Ｘ＿２６［１５］）を連鎖変数最終変換部５００に出力する。
最後に、連鎖変数最終変換部５００は、圧縮関数演算部４００から受信した５１２ビットまたは１０２４ビットの最終状態データ（Ｘ＿２６＝Ｘ＿２６［０］｜｜Ｘ＿２６［１］｜｜…｜｜Ｘ＿２６［１５］）を用いて、インタフェース部１００に入力される５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を更新して出力する（Ｓ６００）。この時、連鎖変数最終変換部５００は、数式１１に基づいて、インタフェース部１００に入力される５１２ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を更新し、更新された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ’＝ＣＶ’［０］｜｜ＣＶ’［１］｜｜…｜｜ＣＶ’［１５］）を生成して出力する。
図４は、図３に示された本発明にかかるハッシュアルゴリズムにおける圧縮演算を行うための方法を示したフローチャートにおいて、拡張メッセージ結合関数と段階関数とを繰り返し演算するＳ４００ステップをより具体的に説明するためのフローチャートである。
図４を参照すれば、拡張メッセージ結合関数と段階関数とを繰り返し演算するＳ４００ステップは、まず、圧縮関数演算部４００が、メッセージ拡張部２００から２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ、０≦ｒ≦２６）を受信する一方、連鎖変数初期変換部３００から５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）を受信する（Ｓ４１０）。
次に、圧縮関数演算部４００は、ｒ値を０に設定した後、初期サブ状態データ（Ｘ＿０［０］，Ｘ＿０［１］，…，Ｘ＿０［１５］）を入力値として、１回目の拡張メッセージ結合関数と段階関数との演算を開始する（Ｓ４２０）。
そして、（ｒ＋１）回目の演算において、圧縮関数演算部４００は、数式７を先に計算し（Ｓ４３０）、次に、数式８を計算する（Ｓ４４０）。そして、圧縮関数演算部４００は、前記Ｓ４４０ステップで計算した値を用いて、最終的に（ｒ＋１）回目の段階関数での結果値（Ｘ＿（ｒ＋１）［０］，Ｘ＿（ｒ＋１）［１］，…，Ｘ＿（ｒ＋１）［１５］）を算出する（Ｓ４５０）。
次に、前記Ｓ４３０〜Ｓ４５０ステップによって（ｒ＋１）回目の段階関数の演算が行われた後、圧縮関数演算部４００は、ｒ値が２５であるか否かを確認する（Ｓ４６０）。
前記Ｓ４６０ステップでの確認の結果、ｒ値が２５でない場合（すなわち、ｒ値が２５より小さい場合）、圧縮関数演算部４００は、ｒ値を１増加させ（Ｓ４７０）、前記Ｓ４３０〜Ｓ４５０ステップによる関数を繰り返し演算する。
反面、前記Ｓ４６０ステップでの確認の結果、ｒ値が２５であれば、圧縮関数演算部４００は、２６回目の段階関数の演算から出力された結果値（Ｘ＿２５［０］，Ｘ＿２５［１］，…，Ｘ＿２５［１５］）に最終的に数式９を行うことで、５１２ビットまたは１０２４ビットの最終状態データ（Ｘ＿２６＝Ｘ＿２６［０］｜｜Ｘ＿２６［１］｜｜…｜｜Ｘ＿２６［１５］）を連鎖変数最終変換部５００に出力する（Ｓ４８０）。
一方、本発明にかかるハッシュアルゴリズムにおける圧縮演算を行うための方法は、多様なコンピュータ手段により実行可能なプログラム命令形態で実現され、コンピュータ読み取り可能な記録媒体に記録できる。前記コンピュータ読み取り可能な記録媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むことができる。前記記録媒体に記録されるプログラム命令は、本発明のために特別に設計されて構成されたものであるか、コンピュータソフトウェア当業者に公知されて使用可能なものであってもよい。コンピュータ読み取り可能な記録媒体の例には、ハードディスク、フロッピィーディスクおよび磁気テープのような磁気媒体（ｍａｇｎｅｔｉｃ ｍｅｄｉａ）、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体（ｏｐｔｉｃａｌ ｍｅｄｉａ）、フロプティカルディスク（ｆｌｏｐｔｉｃａｌ ｄｉｓｋ）のような光磁気媒体（ｍａｇｎｅｔｏ−ｏｐｔｉｃａｌ ｍｅｄｉａ）、およびＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を格納し実行するように特別に構成されたあらゆる形態のハードウェア装置が含まれる。プログラム命令の例には、コンパイラによって作られるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行可能な高級言語コードを含む。
以上、図面および明細書で最適な実施形態が開示された。ここで、特定の用語が使用されたが、これは単に本発明を説明するための目的で使用されたものであり、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。そのため、本技術分野における通常の知識を有する者であれば、これから多様な変形および均等な他の実施形態が可能であることを理解することができる。したがって、本発明の真の技術的保護範囲は、添付した特許請求の範囲の技術的思想によって定められなければならない。
１０：圧縮演算実行装置
１００：インタフェース部
２００：メッセージ拡張部
３００：連鎖変数初期変換部
４００：圧縮関数演算部
５００：連鎖変数最終変換部
１００：インタフェース部
２００：メッセージ拡張部
３００：連鎖変数初期変換部
４００：圧縮関数演算部
５００：連鎖変数最終変換部
Claims (7)
- メッセージおよび連鎖変数データを外部から受信するインタフェース部と、
前記メッセージから、複数の拡張メッセージを生成するメッセージ拡張部と、
前記連鎖変数データを、圧縮関数に対する初期状態データに変換する連鎖変数初期変換部と、
前記初期状態データおよび前記複数の拡張メッセージに基づいて拡張メッセージ結合関数と段階関数とを繰り返した後、最終拡張メッセージと結合して最終状態データを算出する圧縮関数演算部と、
前記最終状態データを用いて、前記連鎖変数データから更新された連鎖変数データを生成して出力する連鎖変数最終変換部とを含み、
前記メッセージ拡張部は、
３２個の３２ビットまたは６４ビットのサブメッセージ（Ｍ［０］，Ｍ［１］，…，Ｍ［３１］）が連接されて構成された１０２４ビットまたは２０４８ビットのメッセージ（Ｍ＝Ｍ［０］｜｜Ｍ［１］｜｜…｜｜Ｍ［３１］）を受信し、下記の数式３に基づいて、それぞれ１６個の３２ビットまたは６４ビットのサブ拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］）が連接されて構成される２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ＝Ｗ＿ｒ［０］｜｜Ｗ＿ｒ［１］｜｜…｜｜Ｗ＿ｒ［１５］、０≦ｒ≦２６）を生成することを特徴とするハッシュアルゴリズムにおける圧縮演算を行うための装置。
- 前記連鎖変数初期変換部は、
１６個の３２ビットまたは６４ビットのサブ連鎖変数データ（ＣＶ［０］，ＣＶ［１］，…，ＣＶ［１５］）が連接されて構成された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を受信し、数式Ｘ＿０［ｉ］＝ＣＶ［ｉ］、０≦ｉ≦１５に基づいて、１６個の３２ビットまたは６４ビットの初期サブ状態データ（Ｘ＿０［０］，Ｘ＿０［１］，…，Ｘ＿０［１５］）が連接されて構成される５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）に変換することを特徴とする、請求項１に記載のハッシュアルゴリズムにおける圧縮演算を行うための装置。 - 前記圧縮関数演算部は、
前記５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）および前記２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］；０≦ｒ≦２６）に基づいて前記最終状態データを算出するが、
前記拡張メッセージ結合関数である下記の数式７と、前記段階関数である下記の数式８とを繰り返し演算した後、最終拡張メッセージと結合する下記の数式９を行うことで、前記最終状態データを算出することを特徴とする、請求項２に記載のハッシュアルゴリズムにおける圧縮演算を行うための装置。
- 前記圧縮関数演算部は、
前記拡張メッセージ結合関数と段階関数とを、ｒに対して０から２５まで２６回繰り返し演算した後、最終拡張メッセージと結合して、１６個の３２ビットまたは６４ビットの最終サブ状態データ（Ｘ＿２６［０］，Ｘ＿２６［１］，…，Ｘ＿２６［１５］）が連接されて構成される５１２ビットまたは１０２４ビットの最終状態データ（Ｘ＿２６＝Ｘ＿２６［０］｜｜Ｘ＿２６［１］｜｜…｜｜Ｘ＿２６［１５］）を算出することを特徴とする、請求項３に記載のハッシュアルゴリズムにおける圧縮演算を行うための装置。 - 前記連鎖変数最終変換部は、
数式ＣＶ’［ｉ］＝Ｘ＿２６［ｉ］、０≦ｉ≦１５に基づいて、５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ＝ＣＶ［０］｜｜ＣＶ［１］｜｜…｜｜ＣＶ［１５］）を更新し、更新された５１２ビットまたは１０２４ビットの連鎖変数データ（ＣＶ’＝ＣＶ’［０］｜｜ＣＶ’［１］｜｜…｜｜ＣＶ’［１５］）を出力することを特徴とする、請求項４に記載のハッシュアルゴリズムにおける圧縮演算を行うための装置。 - メッセージおよび連鎖変数データを受信するステップと、
前記メッセージから、複数の拡張メッセージを生成するステップと、
前記連鎖変数データを、圧縮関数に対する初期状態データに変換するステップと、
前記初期状態データおよび前記複数の拡張メッセージに基づいて拡張メッセージ結合関数と段階関数とを繰り返し演算した後、最終拡張メッセージと結合して最終状態データを算出するステップと、
前記最終状態データを用いて、前記連鎖変数データから更新された連鎖変数データを生成して出力するステップとを含み、
前記複数の拡張メッセージを生成するステップは、
３２個の３２ビットまたは６４ビットのサブメッセージ（Ｍ［０］，Ｍ［１］，…，Ｍ［３１］）が連接されて構成された１０２４ビットまたは２０４８ビットのメッセージ（Ｍ＝Ｍ［０］｜｜Ｍ［１］｜｜…｜｜Ｍ［３１］）を受信し、下記の数式３に基づいて、それぞれ１６個の３２ビットまたは６４ビットのサブ拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］）が連接されて構成される２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ＝Ｗ＿ｒ［０］｜｜Ｗ＿ｒ［１］｜｜…｜｜Ｗ＿ｒ［１５］、０≦ｒ≦２６）を生成することを特徴とするハッシュアルゴリズムにおける圧縮演算を行うための方法。
- 前記拡張メッセージ結合関数と段階関数とを繰り返し演算した後、最終拡張メッセージと結合して前記最終状態データを算出するステップは、
５１２ビットまたは１０２４ビットの初期状態データ（Ｘ＿０＝Ｘ＿０［０］｜｜Ｘ＿０［１］｜｜…｜｜Ｘ＿０［１５］）および前記２７個の５１２ビットまたは１０２４ビットの拡張メッセージ（Ｗ＿ｒ［０］，Ｗ＿ｒ［１］，…，Ｗ＿ｒ［１５］；０≦ｒ≦２６）に基づいて前記最終状態データを算出するが、
前記拡張メッセージ結合関数である下記の数式７と、前記段階関数である下記の数式８とを繰り返し演算した後、最終拡張メッセージと結合する下記の数式９を行うことで、前記最終状態データを算出することを特徴とする、請求項６に記載のハッシュアルゴリズムにおける圧縮演算を行うための方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130088514A KR101516573B1 (ko) | 2013-07-26 | 2013-07-26 | 해시 알고리즘에서의 압축 연산을 수행하기 위한 장치 및 방법 |
| KR10-2013-0088514 | 2013-07-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015026071A JP2015026071A (ja) | 2015-02-05 |
| JP5869053B2 true JP5869053B2 (ja) | 2016-02-24 |
Family
ID=52391359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014126217A Expired - Fee Related JP5869053B2 (ja) | 2013-07-26 | 2014-06-19 | ハッシュアルゴリズムにおける圧縮演算を行うための装置および方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9479193B2 (ja) |
| JP (1) | JP5869053B2 (ja) |
| KR (1) | KR101516573B1 (ja) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897662A (en) * | 1995-08-18 | 1999-04-27 | International Business Machines Corporation | Pseudo-random address generation mechanism that reduces address translation time |
| JP3160201B2 (ja) * | 1996-03-25 | 2001-04-25 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 情報検索方法、情報検索装置 |
| US6258167B1 (en) * | 1996-11-27 | 2001-07-10 | Tokyo Electron Limited | Process liquid film forming apparatus |
| US20030041242A1 (en) * | 2001-05-11 | 2003-02-27 | Sarver Patel | Message authentication system and method |
| US20060034456A1 (en) * | 2002-02-01 | 2006-02-16 | Secure Choice Llc | Method and system for performing perfectly secure key exchange and authenticated messaging |
| US7181009B1 (en) * | 2002-12-18 | 2007-02-20 | Cisco Technology, Inc. | Generating message digests according to multiple hashing procedures |
| KR100916805B1 (ko) | 2006-09-15 | 2009-09-14 | 고려대학교 산학협력단 | 256비트 출력을 갖는 해쉬 알고리즘 |
| US20090319547A1 (en) * | 2008-06-19 | 2009-12-24 | Microsoft Corporation | Compression Using Hashes |
| JP5504592B2 (ja) | 2008-08-25 | 2014-05-28 | ソニー株式会社 | データ変換装置、およびデータ変換方法、並びにプログラム |
| JP5532560B2 (ja) | 2008-08-25 | 2014-06-25 | ソニー株式会社 | データ変換装置、およびデータ変換方法、並びにプログラム |
| JP2010128392A (ja) | 2008-11-28 | 2010-06-10 | Canon Inc | ハッシュ処理装置及びその方法 |
| AR077680A1 (es) * | 2009-08-07 | 2011-09-14 | Dolby Int Ab | Autenticacion de flujos de datos |
| WO2012135958A1 (en) * | 2011-04-06 | 2012-10-11 | Certicom Corp. | Efficient implementation of hash algorithm on a processor |
| KR101330664B1 (ko) * | 2012-06-15 | 2013-11-15 | 한국전자통신연구원 | 저전력 암호화 장치 및 방법 |
| KR101428770B1 (ko) * | 2013-05-29 | 2014-08-08 | 한국전자통신연구원 | 해시 알고리즘에서의 압축 연산을 수행하기 위한 장치 및 방법 |
-
2013
- 2013-07-26 KR KR1020130088514A patent/KR101516573B1/ko active IP Right Grant
-
2014
- 2014-06-16 US US14/305,147 patent/US9479193B2/en active Active
- 2014-06-19 JP JP2014126217A patent/JP5869053B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20150032704A1 (en) | 2015-01-29 |
| JP2015026071A (ja) | 2015-02-05 |
| KR101516573B1 (ko) | 2015-05-04 |
| US9479193B2 (en) | 2016-10-25 |
| KR20150012691A (ko) | 2015-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11218320B2 (en) | Accelerators for post-quantum cryptography secure hash-based signing and verification | |
| EP3758282A1 (en) | Combined sha2 and sha3 based xmss hardware accelerator | |
| JP5542896B2 (ja) | 低電力暗号化装置および方法 | |
| EP3758281A1 (en) | Fast xmss signature verification and nonce sampling process without signature expansion | |
| EP4020435A1 (en) | Efficient post-quantum secure software updates tailored to resource-constrained devices | |
| JP6044738B2 (ja) | 情報処理装置、プログラム及び記憶媒体 | |
| JP5728596B2 (ja) | ハッシュアルゴリズムにおける圧縮演算を行うための装置および方法 | |
| US20190319802A1 (en) | Parallel processing techniques for hash-based signature algorithms | |
| JP5869053B2 (ja) | ハッシュアルゴリズムにおける圧縮演算を行うための装置および方法 | |
| US20220123949A1 (en) | Side channel protection for xmss signature function | |
| JP5113833B2 (ja) | 中央演算処理装置の演算能力を高めるための暗号方法および暗号装置 | |
| JP2004004784A (ja) | ハッシュ・アルゴリズムを実装するためのシステム及び方法 | |
| KR102253211B1 (ko) | 소수체와 이진체 상의 타원곡선을 지원하는 공개키 암호 시스템의 하드웨어 구현을 위한 연산장치 및 방법 | |
| US9843442B2 (en) | Operation method and apparatus for providing compression function for fast message hashing | |
| WO2015194117A1 (ja) | 条件生成装置、条件生成方法、条件生成プログラムが格納された記録媒体、データベース検索システム、及び、データベース検索プログラムが格納された記録媒体 | |
| JP2011081594A (ja) | データ処理装置及びデータ処理プログラム | |
| JP5421861B2 (ja) | ハッシュ関数の安全性評価装置、方法及びプログラム | |
| WO2020178879A1 (ja) | スレーブ装置およびスレーブプログラム | |
| JPWO2020116807A5 (ja) | ||
| JP2007212768A (ja) | 楕円曲線暗号における事前計算テーブル作成装置 | |
| JP2013076854A (ja) | ハッシュ値生成装置、ハッシュ値生成プログラム及びハッシュ値生成方法 | |
| JP2003330367A (ja) | 加算の線形確率計算方法、加算の線形確率計算装置、加算の線形確率計算プログラム、及び該プログラムを記録したコンピュータが読み取り可能な記録媒体 | |
| JP2007333815A (ja) | 情報処理装置及びその制御方法、プログラム、記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5869053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |