JP5867910B2 - 負荷を駆動するための装置 - Google Patents

Description

本発明は、負荷を駆動するための装置に関し、負荷を駆動するための方法にも関する。このような装置の例は、電源回路及び消費者用の製品及び消費者用ではない製品、又はそれらの一部である。このような負荷の例は、無機及び有機発光ダイオードである。

米国特許第US 6,747,420 B2号は、その表題において、発光ダイオードのための駆動回路を開示しており、その図において、ドライバ（回路４）と、負荷（ＬＥＤ１）と、デジタル制御器（μＣ３）と、負荷を流れる電流を規定するアナログ電流信号をアナログ電圧信号に変換するための変換器（Ｒ−シャント）とを開示している。このアナログ電圧信号は、ドライバに供給される。デジタル制御器は、ドライバを制御し、変換器を制御し、変換器は、ドライバに命令する。これは、相対的に複雑で、相対的に非効率的な構成である。

本発明の目的は、相対的に単純で、相対的に効率的な装置、及び相対的に単純で、相対的に効率的な方法を提供することにある。

負荷を駆動するための装置は、
− 前記負荷を駆動するためのドライバと、
− 前記負荷のパラメータを規定する第１パラメータ信号を第２パラメータ信号に変換するための変換器であって、前記第２パラメータ信号が、時間間隔のグループのうちの各時間間隔の間、あり得る２つの値の中の１つの値を持つ変換器と、
− 前記第２パラメータ信号に応じて前記ドライバを制御するためのデジタル制御器とを有すると規定される。

前記変換器は、前記負荷のパラメータを規定するアナログパラメータ信号などの第１パラメータ信号を、デジタルパラメータ信号などの第２パラメータ信号に変換する。前記第２パラメータ信号は、時間間隔のグループのうちの各時間間隔の間、あり得る２つの値の中の１つの値を持ち、それ故、所謂１ビット信号である。前記第２パラメータ信号は、各時間間隔につき、１ビットを有する、且つ／又は１ビットで規定される。前記第２パラメータ信号は、（連続）時間間隔のグループにつき、（連続）ビット群を有する、且つ／又は（連続）ビット群で規定される。前記１ビット信号は、前記デジタル制御器に供給され、前記デジタル制御器は、少なくとも前記１ビット信号に応じて前記ドライバを制御する。結果として、相対的に単純で、相対的に効率的な構成が作成された。

更に、前記装置は、前記変換器と前記デジタル制御器との間のフィードバックループが回避され、相対的に敏感で、相対的に複雑なアナログヒステリシス制御が、相対的に敏感ではなく、相対的に単純なデジタルヒステリシス制御に変換されている点で有利である。別の利点は、相対的に遅く、相対的に高価なアナログ・デジタル変換器及びデジタル・アナログ変換器が回避されることである。本発明による装置は、極めて安定性があり、高速で、コスト効率がよく、信頼性が高い。

他の例において、別の理由のためにアナログ・デジタル変換器が既にある場合には、前記第１パラメータ信号は、前記アナログ・デジタル変換器から出て来る、２ビット以上を有するデジタルパラメータ信号であり得る。

１ビットデジタル制御は、従来技術の平均電流制御と比べて、よりコスト効率がよく、より安定性があり、より効率的であり、より優れた動的応答を持つ。

１ビットデジタル制御は、従来技術のピーク電流制御と比べて、よりコスト効率がよく、より安定性があり、より効率的であり、より優れた動的応答を持つ。

１ビットデジタル制御は、従来技術のアナログヒステリシス制御と比べて、よりコスト効率がよく、より効率的であり、優れた安定性及び優れた動的応答を持つ。

或る動作点における前記１ビットデジタル制御の精度は、予め決定されることができ、設計を通して最小限にされることができる小さな誤差をもたらし得る。

実施例によれば、前記装置は、前記変換器が、基準信号と前記第１パラメータ信号を比較し、時間間隔のグループのうちの各時間間隔の間、各々の第１又は第２の比較結果の場合に、前記あり得る２つの値のうちの各々の第１又は第２の値を持つ前記第２パラメータ信号を生成するための回路を有すると規定される。前記時間間隔は、前記比較の前又は後に導入され得る。好ましくは、前記装置は、前記回路が、比較器回路とタイマ回路とを有すると規定される。アナログ比較器などの比較器回路及びフリップフロップなどのタイマ回路は、単純且つ低コストな回路である。しかし、他の種類の回路も除外されるべきではない。

実施例によれば、前記装置は、前記第２パラメータ信号が、予め規定された最大周波数以下の周波数を持つと規定される。前記ドライバの最大スイッチング周波数は、前記システム（制御器及びドライバ）の設計によって設定される。前記第２パラメータ信号の最大周波数も設定される。更に、副高調波は、前記設計及び前記負荷に依存するであろう。結果として、副高調波は、所与の基準信号に対して予測可能になる。このような副高調波は、回避するのが困難であり得るが、適切な設計は、このような副高調波を減少及び／若しくは最小化させ、且つ／又はそれらを重要でない周波数へ移動させ、且つ／又はそれらのまわりで動かすであろう。

実施例によれば、前記装置は、前記負荷が、１つ以上の無機及び／又は有機発光ダイオードを有し、前記パラメータが、前記負荷の少なくとも一部を流れる電流、及び／又は前記負荷の少なくとも一部によって放射される光であると規定される。好ましくは、前記装置は、前記デジタル制御器が、前記負荷の１つ以上の他のパラメータを規定する１つ以上の他のパラメータ信号及び／又は１つ以上のユーザ信号に応じて前記ドライバを更に制御するよう構成されると規定される。

前記他のパラメータは、前記負荷若しくは前記負荷の１つ以上の部分の温度、強度及びスペクトルのような光の別側面などといった他のパラメータであり得る。
前記デジタル制御器は、温度衝撃、経年劣化及び色度点などを補償し得る。前記ユーザ信号は、好ましい照明シーン、色及び輝度などを設定し得る。

実施例によれば、前記装置は、前記デジタル制御器が、１つのマイクロプロセッサ、及び／又は１つのデジタル・シグナル・プロセッサ、及び／又は１つの集積回路、及び／又は１つのフィールド・プログラマブル・ゲート・アレイ、及び／又は１つの結合プログラム可能論理回路、及び／又は１つのパーソナルコンピュータ、及び／又は１つのプログラマブル・ロジック・アレイであり、前記変換器の少なくとも一部が、前記デジタル制御器に結合される外部回路、又は前記デジタル制御器の一部を形成する内部回路であると規定される。

これは、従来技術の２つの制御器、単に前記ドライバを制御するだけのための制御器と、単に前記パラメータ信号及び前記ユーザ信号を処理するだけのための制御器とが、１つのデジタル制御器にまとめられるため、極めて有利な実施例である。

実施例によれば、前記装置は、前記ドライバが、前記あり得る２つの値のうちの第１の値を持つ前記第２パラメータ信号に応じて始動され、前記あり得る２つの値のうちの第２の値を持つ前記第２パラメータ信号に応じて停止されるスイッチを有すると規定される。好ましくは、前記装置は、前記ドライバが、バックコンバータ又はブーストコンバータ又はバックブーストコンバータ又はフライバックコンバータであると規定される。しかし、他の種類のドライバも除外されるべきではない。

前記装置は、更に、前記負荷を有し得る。前記装置は、更に、ＡＣ／ＤＣコンバータ及び／又はＤＣ／ＤＣコンバータ及び／又は別の種類の供給回路に結合され得る且つ／又は有し得る。

負荷を駆動するための方法は、
− 前記負荷を駆動するステップと、
− 前記負荷のパラメータを規定する第１パラメータ信号を第２パラメータ信号に変換するステップであって、前記第２パラメータ信号が、時間間隔のグループのうちの各時間間隔の間、あり得る２つの値の中の１つの値を持つステップと、
− 前記第２パラメータ信号に応じて前記駆動をデジタル制御するステップとを有すると規定される。

前記方法の実施例は、前記装置の実施例と一致する。

洞察は、本発明の場合は、前記デジタル制御器に情報を与え、それに応じて前記ドライバを制御するのに１ビット信号だけで十分であるのに対し、アナログ・デジタル変換器は、２ビット以上の信号を作成するというものであり得る。

基本的な考えは、前記負荷のパラメータを規定する第１パラメータ信号を第２パラメータ信号に変換するための変換器であって、前記第２パラメータ信号が、時間間隔のグループのうちの各時間間隔の間、あり得る２つの値の中の１つの値を持つ変換器が導入されるべきであるというものであり得る。

本発明は、相対的に単純で、相対的に効率的な装置を提供する問題、及び相対的に単純で、相対的に効率的な方法を提供する問題を解決する。

下記の実施例に関して、本発明のこれら及び他の態様を説明し、明らかにする。

第１の従来技術の装置を概略的に示す。 本発明による装置の第１実施例を概略的に示す。 第２の従来技術の装置を概略的に示す。 本発明による装置の第２実施例を概略的に示す。 本発明による装置の第３実施例を概略的に示す。 本発明による制御プロセスを示す。 本発明による装置の第４実施例を概略的に示す。 本発明による第１シミュレーションを示す。 本発明による第２シミュレーションを示す。 本発明による第３シミュレーションを示す。 本発明の第１測定結果を示す。 本発明の第２測定結果を示す。

図１には、第１の従来技術の装置１００が示されている。この従来技術の装置１００は、供給回路３０と、負荷２０とに結合されるドライバ１１１を有する。供給回路３０は、力率補正を実施し得るが、他の種類の供給を除外すべきではない。負荷２０は、１つ以上の無機及び／又は有機発光ダイオードを、少なくとも部分的に並列且つ／又は少なくとも部分的に直列の構成で有してもよいが、他の種類の負荷を除外すべきではない。ドライバ１１１は、更に、ドライバ制御器１１４に結合され、ドライバ制御器１１４は、負荷２０からパラメータ信号を受け取るセンサ２１に結合され、且つドライバ制御器１１４を制御する総合制御器１１３に結合される。更に、総合制御器１１３は、センサ２１からのパラメータ信号を総合制御器１１３にデジタル化した形で供給するアナログ・デジタル変換器１１２に結合される。総合制御器１１３は、更に、ユーザ信号を受け取るユーザインタフェース３１に結合される。この従来技術の状況においては、制御器１１３及び１１４が、２つの別々の集積回路である。

図２には、本発明による装置の第１実施例１０が示されている。この装置１０は、供給回路３０及び負荷２０に結合されるドライバ１１を有する。ドライバ１１は、更に、デジタルパラメータ信号に応じてドライバ１１を制御するデジタル制御器１３に結合される。デジタル制御器１３は、ユーザ信号を受け取るユーザインタフェース３１に結合され、且つ負荷２０に結合されるセンサ２１から出て来る、負荷２０のパラメータを規定するアナログパラメータ信号を、デジタルパラメータ信号に変換する変換器１２に結合される。このデジタルパラメータ信号は、２つ以上の時間間隔から成るグループのうちの各時間間隔の間、あり得る２つの値の中の１つの値を持つ。他の例においては、ユーザインタフェース３１は、省かれてもよく、センサ２１は、省かれてもよく、この場合には、アナログパラメータ信号は、負荷２０、又は負荷２０の近くの場所から導き出される。随意に、デジタル制御器１３は、負荷２０の１つ以上の他のパラメータを規定する１つ以上の他のパラメータ信号及び／又は１つ以上のユーザ信号に応じてドライバ１１を更に制御するよう構成されてもよい。好ましくは、デジタル制御器１３は、１つのマイクロプロセッサ、及び／又は１つのデジタル・シグナル・プロセッサ、及び／又は１つの集積回路、及び／又は１つのフィールド・プログラマブル・ゲート・アレイ、及び／又は１つの結合プログラム可能論理回路、及び／又は１つのパーソナルコンピュータ、及び／又は１つのプログラマブル・ロジック・アレイである。変換器の少なくとも一部は、デジタル制御器１３に結合される外部回路であってもよく、又はデジタル制御器１３の一部を形成する内部回路であってもよい。変換器１２は、比較器回路及び／又はタイマ回路を有してもよい。

図３には、第２の従来技術の装置が示されている。この従来技術の装置は、ドライバ制御器及びＤＣ／ＤＣドライバの各々の直列回路を介して、赤色、緑色及び青色の発光ダイオードなどの各々の負荷２２乃至２４に結合される総合制御器１１３を有する。

図４には、本発明による装置の第２実施例が示されている。この装置は、各々のＤＣ／ＤＣドライバを介して、赤色、緑色及び青色の発光ダイオードなどの各々の負荷２２乃至２４に結合されるデジタル制御器１３を有する。この場合には、アナログパラメータ信号は、ＤＣ／ＤＣドライバ内又はデジタル制御器１３内で、デジタルパラメータ信号であって、各々が、２つ以上の時間間隔から成るグループのうちの各時間間隔の間、あり得る２つの値の中の１つの値を持つデジタルパラメータ信号に変換される。

図５には、本発明による装置の第３実施例が示されている。この装置は、基準信号とアナログパラメータ信号を比較し、２つ以上の時間間隔から成るグループのうちの各時間間隔の間、各々の第１又は第２の比較結果の場合に、あり得る２つの値のうちの各々の第１又は第２の値を持つデジタルパラメータ信号を生成する回路４０乃至４１を有する。それに対して、回路４０乃至４１は、比較器回路４０と、フリップフロップなどのタイマ回路４１とを有する。フリップフロップは、比較器回路４０から比較結果をサンプリングするためにクロック信号発生器４２に結合される。他の種類の回路４０乃至４１も除外されるべきではない。回路４０乃至４１は、場合により、図示されていない他の回路を介して、スイッチ５０を制御する。トランジスタなどのこのスイッチ５０は、供給回路３０及びダイオード５１の直列回路を開閉する。ダイオード５１に対して並列に、インダクタ５２及び負荷２０及びセンサ２１の直列回路が存在する。スイッチ５０は、あり得る２つの値のうちの第１の値を持つデジタルパラメータ信号に応じて始動され、あり得る２つの値のうちの第２の値を持つデジタルパラメータ信号に応じて停止される。

図６には、図５に示されている装置のための本発明による制御プロセスが示されている。小さくなる傾斜を持つ大きくなる基準信号に対する、負荷を流れる電流の１ビットデジタル値の形のデジタルパラメータ信号が示されている。このデジタルパラメータ信号は、予め規定された最大周波数以下の周波数を持つ。

図７には、本発明による装置の第４実施例が示されている。この装置は、ユーザインタフェース３１に結合され、変換器１２に結合され、他の回路１４を介してトランジスタ６０及び６１の制御電極に結合されるデジタル制御器１３を有する。これらのトランジスタ６０乃至６１は、バックコンバータの一部を形成し、それらの主電極は、供給回路３０との直列回路を形成する。トランジスタ６１の主電極は、更に、インダクタ６２及びコンデンサ６３の直列回路に並列結合される。コンデンサ６３は、負荷２０及び抵抗器の形態のセンサ２１の直列回路に並列結合される。負荷２０とセンサ２１との間の接続部が変換器１２に結合される。センサ２１の他方の側は、例えば、接地などの基準電位に結合され得る。他の例においては、（力率補正段を備えるものを含む）ブーストコンバータ、バックブーストコンバータ、フライバックコンバータ、Ｃｕｋコンバータ及びＳＥＰＩＣコンバータなどの他のコンバータトポロジに制御戦略が適用され得る。これらのトポロジの場合は、インダクタを流れる電流が制御される。負荷２０を流れる電流の制御のためには、出力電圧又はデューティサイクル（スイッチオン及びオフの割合）が既知である必要があり得る。

それ故、変換器１２は、負荷２０のパラメータを規定するアナログパラメータ信号などの第１パラメータ信号を、デジタルパラメータ信号などの第２パラメータ信号に変換する。他の例においては、第１パラメータ信号は、例えば、別の種類の理由のために既にあるアナログ・デジタル変換器から出て来る、２ビット以上を有するデジタルパラメータ信号であり得る。

図８には、本発明による第１シミュレーションが示されており、ここで、Uin = 24V、I = 100mA、L = 200μH、f-clock = 5MHz、Uout = 12V、a = Uout/Uin = 0.5、f-switch = 2.5MHz（上側のグラフ：基準信号及び１ビットデジタルパラメータ信号、下側のグラフ：１ビットデジタルパラメータ信号の周波数スペクトル）である。

図９には、本発明による第２シミュレーションが示されており、ここで、Uin = 24V、I = 100mA、L = 200μH、f-clock = 5MHz、Uout = 9.6V、a = Uout/Uin = 0.4（上側のグラフ：基準信号及び１ビットデジタルパラメータ信号、下側のグラフ：１ビットデジタルパラメータ信号の周波数スペクトル）である。

図１０には、本発明による第３シミュレーションが示されており、ここで、Uin = 24V、I = 100mA、L = 200μH、f-clock = 5MHz、a = Uout/Uin = 4/17（上側のグラフ：基準信号及び１ビットデジタルパラメータ信号、下側のグラフ：１ビットデジタルパラメータ信号の周波数スペクトル）である。

図１１には、本発明の第１測定結果（上から下までのグラフ：クロック信号、ゲート信号、出力電圧及びインダクタを流れる電流）が示されており、ここで、Uin = 15V、f-clock = 1MHZ、R-load = 51オーム、Uout = 2.623V、Iout = 52.08mAである。

図１２には、本発明の第２測定結果（上から下までのグラフ：クロック信号、ゲート信号、出力電圧及びインダクタを流れる電流）が示されており、ここで、Uin = 15V、f-clock = 1MHZ、R-load = 51オーム、Uout = 6.844V、Iout = 134.41mAである。

デジタルヒステリシス制御は以下の利点を与える。デジタルヒステリシス制御は、実施し易い。デジタルヒステリシス制御は、高価な変換器制御ＩＣを不要にする。例えば、既に利用可能な制御器によって制御が行われることができ、それにより、付加的な比較器しか必要とされないかもしれない。デジタルヒステリシス制御は、システムのコストを下げる。デジタルヒステリシス制御は、ロバストであり、安定している。デジタルヒステリシス制御は、高い動的応答を供給する。スイッチング周波数は一定ではないが、その最大値は制限される。ほとんどの動作点において、制御器によって、副高調波変換器入力電流が生成される。これらの高調波が低くなりすぎる場合には、フリッカ効果が生じ得る。それでも、適切に設計される場合には、人間の眼にはフリッカは全く観察されない。デジタルヒステリシス制御は、バックコンバータに適しているが、他のトポロジにも適用され得る。

要約すると、有機／無機発光ダイオードなどの負荷２０を駆動するための装置１０であって、負荷２０を駆動するためのドライバ１１と、負荷２０のパラメータを規定する第１パラメータ信号を、各々が各時間間隔につき１ビットによって規定される第２パラメータ信号に変換するための変換器１２と、第２パラメータ信号に応じてドライバ１１を制御するためのデジタル制御器１３とを備える装置１０が提供される。変換器１２は、基準信号と第１パラメータ信号を比較し、各々の第１又は第２の比較結果の場合に、あり得る２つの値のうちの各々の第１又は第２の値を持つ第２パラメータ信号を生成するために、比較器回路４０とタイマ回路４１とを有し得る。パラメータは、負荷２０の少なくとも一部を流れる電流、又は負荷２０の少なくとも一部によって放射される光であり得る。ドライバ１１は、バックコンバータ／ブーストコンバータ／バックブーストコンバータ／フライバックコンバータであり得る。この全てが、変形及び／又は追加を除外しない。

本発明を、図面において図示し、上記の説明において詳細に説明しているが、このような図及び説明は、説明的なもの又は例示的なものとみなされるべきであって、限定するものとみなされるべきではなく、本発明は、開示されている実施例に限定されない。請求項に記載の発明を実施する当業者は、図面、明細及び添付の請求項の研究から、開示されている実施例に対する他の変形を、理解し、達成し得る。請求項において、「有する」という用語は、他の要素又はステップを除外せず、単数形表記は、複数性を除外しない。請求項において列挙されている幾つかのアイテムの機能を単一のプロセッサ又は他のユニットが実現してもよい。特定の手段が、相互に異なる従属請求項において引用されているという単なる事実は、これらの手段の組み合わせが有利になるように使用されることができないと示すものではない。コンピュータプログラムは、他のハードウェアと一緒に又は他のハードウェアの一部として供給される固体媒体又は光記憶媒体などの適切な媒体に記憶され、配布されてもよいが、インターネット又は他の有線若しくは無線電気通信システム介するなどの他の形態で配布されてもよい。請求項におけるいかなる参照符号も、範囲を限定するものとして解釈されてはならない。

Claims (8)

1. 負荷を駆動するための装置であって、
   前記負荷を駆動するためのドライバと、
   前記負荷のパラメータを規定する第１パラメータ信号を基準信号と比較し、クロック信号の各クロック期間において前記比較の結果をサンプリングすることにより、前記第１パラメータ信号を第２パラメータ信号に変換するための変換器と、
   前記第２パラメータ信号に応じて前記ドライバを制御するためのデジタル制御器とを有する装置であって、
   前記装置は、デジタルヒステリシス制御を実施するものであり、前記第２パラメータ信号は、時間間隔のグループのうちの各時間間隔の間、あり得る２つの値の中の１つの値を持っている、装置。
2. 前記第２パラメータ信号が、予め規定された最大周波数以下の周波数を持つ請求項１に記載の装置。
3. 前記負荷が、１つ以上の無機及び／又は有機発光ダイオードを有し、前記パラメータが、前記負荷の少なくとも一部を流れる電流、及び／又は前記負荷の少なくとも一部によって放射される光である請求項１に記載の装置。
4. 前記デジタル制御器が、前記負荷の１つ以上の他のパラメータを規定する１つ以上の他のパラメータ信号及び／又は１つ以上のユーザ信号に応じて前記ドライバを更に制御するよう構成される請求項１に記載の装置。
5. 前記デジタル制御器が、１つのマイクロプロセッサ、及び／又は１つのデジタル・シグナル・プロセッサ、及び／又は１つの集積回路、及び／又は１つのフィールド・プログラマブル・ゲート・アレイ、及び／又は１つの結合プログラム可能論理回路、及び／又は１つのパーソナルコンピュータ、及び／又は１つのプログラマブル・ロジック・アレイであり、前記変換器の少なくとも一部が、前記デジタル制御器に結合される外部回路、又は前記デジタル制御器の一部を形成する内部回路である請求項４に記載の装置。
6. 前記ドライバが、前記あり得る２つの値のうちの第１の値を持つ前記第２パラメータ信号に応じて始動され、前記あり得る２つの値のうちの第２の値を持つ前記第２パラメータ信号に応じて停止されるスイッチを有する請求項１に記載の装置。
7. 前記ドライバが、バックコンバータ又はブーストコンバータ又はバックブーストコンバータ又はフライバックコンバータである請求項６に記載の装置。
8. 負荷を駆動するための方法であって、
   前記負荷を駆動するステップと、
   前記負荷のパラメータを規定する第１パラメータ信号を基準信号と比較し、クロック信号の各クロック期間において前記比較の結果をサンプリングすることにより、前記第１パラメータ信号を第２パラメータ信号に変換するステップであって、前記第２パラメータ信号が、時間間隔のグループのうちの各時間間隔の間、あり得る２つの値の中の１つの値を持つステップと、
   前記第２パラメータ信号に応じて前記駆動をデジタルヒステリシス制御するステップとを有する方法。

Images