JP5861997B2 - DC / DC conversion circuit - Google Patents

DC / DC conversion circuit Download PDF

Info

Publication number
JP5861997B2
JP5861997B2 JP2010185005A JP2010185005A JP5861997B2 JP 5861997 B2 JP5861997 B2 JP 5861997B2 JP 2010185005 A JP2010185005 A JP 2010185005A JP 2010185005 A JP2010185005 A JP 2010185005A JP 5861997 B2 JP5861997 B2 JP 5861997B2
Authority
JP
Japan
Prior art keywords
capacitors
switch
voltage
circuit
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010185005A
Other languages
Japanese (ja)
Other versions
JP2012044799A (en
Inventor
弘津 研一
研一 弘津
綾井 直樹
直樹 綾井
柴田 俊和
俊和 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010185005A priority Critical patent/JP5861997B2/en
Publication of JP2012044799A publication Critical patent/JP2012044799A/en
Application granted granted Critical
Publication of JP5861997B2 publication Critical patent/JP5861997B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、DC/DC変換回路、特に、直流電圧を昇圧する回路に関する。   The present invention relates to a DC / DC conversion circuit, and more particularly to a circuit for boosting a direct current voltage.

図7は、従来の、昇圧型チョッパ100の基本回路である(例えば、非特許文献1参照。)。図において、スイッチング素子Qをオンさせると、直流電源200からリアクトルLに電流が流れ、エネルギーがリアクトルLに蓄えられる。次に、スイッチング素子Qをオフにすると、リアクトルLに蓄えられたエネルギーが出力側へ放出され、ダイオードDを介してキャパシタCの両端には、直流電源200の電源電圧より高い電圧が現れる。スイッチング素子Qは図示しない制御装置によってPWM制御され、所望の出力電圧が得られるように、デューティが調整される。   FIG. 7 is a basic circuit of a conventional step-up chopper 100 (see, for example, Non-Patent Document 1). In the figure, when switching element Q is turned on, a current flows from DC power supply 200 to reactor L, and energy is stored in reactor L. Next, when the switching element Q is turned off, the energy stored in the reactor L is released to the output side, and a voltage higher than the power supply voltage of the DC power supply 200 appears across the capacitor C via the diode D. The switching element Q is PWM-controlled by a control device (not shown), and the duty is adjusted so that a desired output voltage can be obtained.

アルテ21「パワーエレクトロニクス」第1版(平成11年発行)、第68ページ、オーム社Arte 21 “Power Electronics” 1st edition (issued in 1999), page 68, Ohmsha

上記のような従来の昇圧型チョッパ100では、リアクトルLが比較的大きな部品であり、コンパクト化を妨げる要因となっている。また、リアクトルLはコイルの銅損及び鉄心の鉄損があり、そのため、昇圧によるDC/DC変換の変換効率が損なわれる。
かかる従来の問題点に鑑み、本発明は、昇圧用のDC/DC変換回路において、小型化及び変換効率の向上を実現することを目的とする。
In the conventional step-up chopper 100 as described above, the reactor L is a relatively large component, which is a factor that hinders downsizing. Further, the reactor L has a copper loss of the coil and an iron loss of the iron core, and therefore, conversion efficiency of DC / DC conversion by boosting is impaired.
In view of such conventional problems, an object of the present invention is to realize downsizing and improvement in conversion efficiency in a boosting DC / DC conversion circuit.

(1)本発明は、入力された直流電圧を昇圧して出力するDC/DC変換回路であって、複数のキャパシタと、並列接続用のスイッチを介して各キャパシタを並列接続する回路、及び、直列接続用のスイッチを介して各キャパシタを直列接続する回路を含み、各スイッチのオン又はオフを選択することによって、並列接続された各キャパシタを、入力された電圧で充電した後、直列接続に切り替えて、前記複数のキャパシタの直列体の両端に現れる電圧を出力電圧として放電出力させる、という工程を繰り返す接続装置とを備えたものである。ここで、例えば、前記複数のキャパシタのうち1つは、前記工程において常に、前記直流電源と並列に接続されている。 (1) The present invention is a DC / DC conversion circuit that boosts and outputs an input DC voltage, a circuit that connects a plurality of capacitors in parallel with each other via a switch for parallel connection, and It includes a circuit that connects each capacitor in series via a switch for series connection.By selecting ON or OFF of each switch, each capacitor connected in parallel is charged with the input voltage and then connected in series. And a connection device that repeats the process of switching and discharging the voltage appearing at both ends of the series body of the plurality of capacitors as an output voltage. Here, for example, one of the plurality of capacitors is always connected in parallel with the DC power source in the process.

上記のように構成されたDC/DC変換回路では、並列接続の状態で充電されたキャパシタが、直列接続に切り替えられることにより、放電により出力される電圧は各キャパシタの両端電圧の総和となる。すなわち、入力された電圧は、基本的にキャパシタの数だけ増倍され、昇圧される。このようなDC/DC変換回路は、昇圧にリアクトルを必要としない In the DC / DC conversion circuit configured as described above, the capacitors charged in the parallel connection state are switched to the serial connection, so that the voltage output by the discharge is the sum of the voltages across the capacitors. That is, the input voltage is basically multiplied by the number of capacitors and boosted. Such a DC / DC conversion circuit does not require a reactor for boosting .

)また、上記(1)のDC/DC変換回路において、直列接続の放電出力を平滑する平滑用キャパシタと、当該平滑用キャパシタに至る回路に介挿された出力用のスイッチとを備えていることが好ましい。
この場合、出力用のスイッチをオフにすることにより、平滑用キャパシタすなわち出力側を、並列接続時のキャパシタ及び入力電圧から絶縁することができる。
( 2 ) The DC / DC conversion circuit according to (1) further includes a smoothing capacitor that smoothes the discharge output connected in series, and an output switch that is inserted in a circuit that reaches the smoothing capacitor. Preferably it is.
In this case, by turning off the output switch, the smoothing capacitor, that is, the output side, can be isolated from the capacitor and the input voltage in parallel connection.

なお、上記(1)のDC/DC変換回路において、複数のキャパシタ及び接続装置を1段の構成として、当該構成が複数段に設けられていてもよい。
この場合、入力された電圧を、複数段階で昇圧することで、さらに高い電圧へ昇圧することができる。
In the DC / DC conversion circuit of (1) above, a plurality of capacitors and connection devices may be provided in a single stage, and the structure may be provided in a plurality of stages.
In this case, the input voltage can be boosted to a higher voltage by boosting it in a plurality of stages.

)また、上記いずれかのDC/DC変換回路において、スイッチは、SiC半導体、GaN半導体、又は、ダイヤモンド半導体からなるスイッチング素子であってもよい。
これらの素子は、シリコンと比較して圧倒的に絶縁耐力が優れている他、オン抵抗が小さいのでスイッチング損失が少ない。また、高速応答に適し、耐久性にも優れている。
(3) Further, in the DC / DC converter circuit of the upper SL have Zureka, switches, SiC semiconductor, GaN semiconductor, or may be a switching element consisting of a diamond semiconductor.
These devices have an overwhelmingly superior dielectric strength compared to silicon, and have low switching loss due to their low on-resistance. Also suitable for high-speed response and excellent durability.

本発明のDC/DC変換回路によれば、小型化が可能となり、また、変換効率が改善される。   According to the DC / DC conversion circuit of the present invention, downsizing is possible and the conversion efficiency is improved.

本発明の第1実施形態に係るDC/DC変換回路の主要な構成を示す図である。1 is a diagram illustrating a main configuration of a DC / DC conversion circuit according to a first embodiment of the present invention. 図1に示すDC/DC変換回路に関して、(a)及び(b)はそれぞれ、キャパシタの充電時及び放電時のスイッチの状態を示す回路図である。Regarding the DC / DC conversion circuit shown in FIG. 1, (a) and (b) are circuit diagrams showing the states of the switches when the capacitor is charged and discharged, respectively. 図1又は図2に示す各スイッチのオン・オフに関するタイムチャートの一例である。It is an example of the time chart regarding ON / OFF of each switch shown in FIG. 1 or FIG. 本発明の第2実施形態に係るDC/DC変換回路の主要な構成を示す図である。It is a figure which shows the main structures of the DC / DC conversion circuit which concerns on 2nd Embodiment of this invention. 図4に示す各スイッチのオン・オフに関するタイムチャートの一例である。It is an example of the time chart regarding ON / OFF of each switch shown in FIG. 図1におけるスイッチを例えばMOS−FETで構成する場合の回路図の一例である。FIG. 2 is an example of a circuit diagram in the case where the switch in FIG. 従来の、昇圧型チョッパの基本回路である。This is a basic circuit of a conventional boost chopper.

《第1実施形態》
図1は、本発明の第1実施形態に係るDC/DC変換回路の主要な構成を示す図である。図において、DC/DC変換回路1には、直流電源2から直流電圧が入力される。直流電源2は、交流電圧を整流した電源、又は、電池による電源である。
<< First Embodiment >>
FIG. 1 is a diagram showing a main configuration of a DC / DC conversion circuit according to the first embodiment of the present invention. In the figure, a DC voltage is input to a DC / DC conversion circuit 1 from a DC power supply 2. The DC power source 2 is a power source that rectifies an AC voltage or a power source that uses a battery.

DC/DC変換回路1は、複数のキャパシタC1〜C4と、これらのキャパシタC1〜C4を並列又は直列に接続するための接続装置10(キャパシタC1〜C4は含まない。)と、を主要な構成要素として備えている。接続装置10は、並列接続用のスイッチS1a,S2a,S3a,S1b,S2b,S3bを介して各キャパシタC1〜C4を並列接続する回路(図の横方向の線路)、及び、直列接続用のスイッチS1c,S2c,S3cを介して各キャパシタC1〜C4を直列接続する回路(図の斜め方向の線路)を含んでいる。   The DC / DC conversion circuit 1 includes a plurality of capacitors C1 to C4 and a connection device 10 (not including the capacitors C1 to C4) for connecting these capacitors C1 to C4 in parallel or in series. As an element. The connection device 10 includes a circuit (horizontal line in the figure) for connecting the capacitors C1 to C4 in parallel via switches S1a, S2a, S3a, S1b, S2b, and S3b for parallel connection, and a switch for series connection. A circuit (line in the oblique direction in the figure) for connecting the capacitors C1 to C4 in series via S1c, S2c, and S3c is included.

また、回路上のノード(接続点)Npと、Nnとの間に、出力用のスイッチSoutを介して出力用の平滑用キャパシタCoutが接続されている。この平滑用キャパシタCoutの両端電圧が、DC/DC変換回路1の出力電圧となる。   Also, an output smoothing capacitor Cout is connected between a node (connection point) Np and Nn on the circuit via an output switch Sout. The voltage across the smoothing capacitor Cout becomes the output voltage of the DC / DC conversion circuit 1.

各スイッチS1a,S2a,S3a,S1b,S2b,S3b,S1c,S2c,S3c,Soutは、マイクロコンピュータや、スイッチング用のドライバを含む制御装置11によってオン・オフ制御される。なお、図示したキャパシタの個数(4個)は説明の便宜上の一例に過ぎず、入力電圧と所望の出力電圧との関係によって個数は異なる。また、キャパシタC1〜C4のキャパシタンスは必ずしも共通の値でなくてもよいが、典型的には同一値である。   The switches S1a, S2a, S3a, S1b, S2b, S3b, S1c, S2c, S3c, and Sout are on / off controlled by a control device 11 including a microcomputer and a switching driver. The number of capacitors shown (four) is merely an example for convenience of explanation, and the number varies depending on the relationship between the input voltage and the desired output voltage. The capacitances of the capacitors C1 to C4 do not necessarily have to be a common value, but are typically the same value.

スイッチとしては、SiC半導体、GaN半導体、又は、ダイヤモンド半導体からなるスイッチング素子が好適である。これらの素子は、シリコンと比較して圧倒的に絶縁耐力が優れており、1000V以上の耐圧を低オン抵抗で実現することも可能である。低オン抵抗により、スイッチング損失を少なくすることができる。また、高速応答に適し、耐久性にも優れている。   As the switch, a switching element made of a SiC semiconductor, a GaN semiconductor, or a diamond semiconductor is suitable. These elements have overwhelmingly superior dielectric strength compared to silicon, and can withstand a voltage of 1000 V or higher with a low on-resistance. Switching loss can be reduced by the low on-resistance. Also suitable for high-speed response and excellent durability.

次に、上記のように構成されたDC/DC変換回路1の動作について説明する。図2の(a)及び(b)はそれぞれ、キャパシタC1〜C4の充電時及び放電時のスイッチの状態を示す回路図である。
まず、充電時において制御装置11(図1)は、(a)に示すように、並列接続用のスイッチS1a,S2a,S3a,S1b,S2b,S3bを全てオンの状態とし、かつ、直列接続用のスイッチS1c,S2c,S3c及び出力用のスイッチSoutをオフの状態とする。
Next, the operation of the DC / DC conversion circuit 1 configured as described above will be described. FIGS. 2A and 2B are circuit diagrams showing the state of the switches when charging and discharging the capacitors C1 to C4, respectively.
First, at the time of charging, the control device 11 (FIG. 1) turns on all the switches S1a, S2a, S3a, S1b, S2b, S3b for parallel connection as shown in FIG. The switches S1c, S2c, S3c and the output switch Sout are turned off.

この状態では、直流電源2から供給される入力電圧Vinにより、互いに並列に接続された4つのキャパシタC1〜C4が充電され、両端電圧は同じ値Vinとなる。なお、仮に、4つのキャパシタC1〜C4のキャパシタンスが完全に同一ではなかったとしても、それぞれのキャパシタンスに応じた電荷が蓄積され、両端電圧は同じ値Vinである。   In this state, the four capacitors C1 to C4 connected in parallel to each other are charged by the input voltage Vin supplied from the DC power supply 2, and the both-end voltages have the same value Vin. Even if the capacitances of the four capacitors C1 to C4 are not completely the same, charges corresponding to the respective capacitances are accumulated, and the voltages at both ends have the same value Vin.

次に、制御装置11は、(b)に示すように、並列接続用のスイッチS1a,S2a,S3a,S1b,S2b,S3bを全てオフの状態とし、かつ、直列接続用のスイッチS1c,S2c,S3c及び出力用のスイッチSoutをオンの状態とする。これによって4つのキャパシタC1〜C4は直列に接続される。このとき、ノードNp−Nn間に発生する電圧をVoutは、短時間的には、4直列に接続されたキャパシタC1〜C4の両端電圧の総和となり、
Vout=4・Vin
となる。キャパシタの数がn(2以上の自然数)であれば、一般的には
Vout=n・Vin
と表される。
Next, as shown in (b), the control device 11 turns off all the switches S1a, S2a, S3a, S1b, S2b, S3b for parallel connection and switches S1c, S2c, S3c and the output switch Sout are turned on. As a result, the four capacitors C1 to C4 are connected in series. At this time, the voltage Vout generated between the nodes Np and Nn is the sum of the voltages across the capacitors C1 to C4 connected in series in a short time,
Vout = 4 · Vin
It becomes. If the number of capacitors is n (a natural number of 2 or more), in general, Vout = n · Vin
It is expressed.

図3は、各スイッチのオン・オフに関するタイムチャートの一例である。例えば時刻t1に並列接続用のスイッチS1a,S2a,S3a,S1b,S2b,S3bがオンの状態になり、時刻t2にオフの状態となる。その直後の時刻t3に、直列接続用のスイッチS1c,S2c,S3c及び出力用のスイッチSoutがオンの状態となり、時刻t4にオフの状態となる。以下同様に、スイッチングが周期Tで繰り返される。並列接続用のスイッチと、直列接続用のスイッチとは、互いに同時にオンの状態とならないように、僅かな時間差(例えばt2〜t3)が設けてある。   FIG. 3 is an example of a time chart regarding ON / OFF of each switch. For example, the switches S1a, S2a, S3a, S1b, S2b, and S3b for parallel connection are turned on at time t1, and are turned off at time t2. Immediately after that, at time t3, the series connection switches S1c, S2c, S3c and the output switch Sout are turned on, and at time t4, they are turned off. Similarly, switching is repeated at the period T. A slight time difference (for example, t2 to t3) is provided between the switch for parallel connection and the switch for series connection so that they are not turned on at the same time.

このようにして、図2の(a)に示すキャパシタC1〜C4の充電と、(b)に示すキャパシタC1〜C4の放電とは、例えば2kHz程度の高頻度で繰り返し実行される。すなわち、接続装置10は、各スイッチのオン又はオフを適宜選択することによって、並列接続された各キャパシタC1〜C4を、入力された電圧で充電した後、直列接続に切り替えて放電出力させる、という工程を繰り返す。従って、キャパシタC1〜C4は、エネルギーが尽きることなく直流電源として機能し、平滑用キャパシタCoutの両端から上記電圧Voutが出力される。すなわち、入力電圧を4倍(n倍)に昇圧するDC/DC変換回路1となる。   In this way, the charging of the capacitors C1 to C4 shown in FIG. 2A and the discharging of the capacitors C1 to C4 shown in FIG. 2B are repeatedly performed at a high frequency of about 2 kHz, for example. That is, the connection device 10 appropriately switches on or off each switch to charge each of the capacitors C1 to C4 connected in parallel with the input voltage, and then switches to a serial connection and outputs the discharge. Repeat the process. Therefore, the capacitors C1 to C4 function as a DC power supply without exhausting energy, and the voltage Vout is output from both ends of the smoothing capacitor Cout. That is, the DC / DC conversion circuit 1 boosts the input voltage four times (n times).

なお、具体的な数値の一例を挙げると、キャパシタC1〜C4のキャパシタンスは4000μF、充電時の両端電圧は25V、平滑用キャパシタCoutのキャパシタンスは1000μF、出力電圧Voutが100Vとして、10Aの電流を負荷に供給するとき、2kHzのスイッチングにより、電圧Voutの出力変動を、−5%程度(95〜100V)に抑えることができる。   As an example of specific numerical values, the capacitance of the capacitors C1 to C4 is 4000 μF, the voltage at both ends during charging is 25 V, the capacitance of the smoothing capacitor Cout is 1000 μF, the output voltage Vout is 100 V, and a current of 10 A is loaded. The output fluctuation of the voltage Vout can be suppressed to about −5% (95 to 100 V) by switching at 2 kHz.

以上のように、このDC/DC変換回路1では、並列接続の状態で充電されたキャパシタが、直列接続に切り替えられることにより、放電により出力される電圧は各キャパシタの両端電圧の総和となる。すなわち、入力された電圧は、基本的にキャパシタの数だけ増倍され、昇圧される。このようなDC/DC変換回路1は、昇圧にリアクトルを必要としないため、小型化・軽量化に適し、また、リアクトルの銅損・鉄損が無いので、変換効率が改善される。   As described above, in the DC / DC conversion circuit 1, the capacitors charged in the parallel connection state are switched to the serial connection, so that the voltage output by the discharge is the sum of the voltages at both ends of each capacitor. That is, the input voltage is basically multiplied by the number of capacitors and boosted. Since such a DC / DC conversion circuit 1 does not require a reactor for boosting, it is suitable for miniaturization and weight reduction, and since there is no copper loss / iron loss of the reactor, the conversion efficiency is improved.

なお、平滑用キャパシタCoutに至る回路に出力用のスイッチSoutが介挿されていることにより、このスイッチSoutをオフにすれば、平滑用キャパシタCoutすなわち出力側を、電圧の異なる並列接続時のキャパシタC1〜C4及び入力電圧Vinから絶縁することができる。   Since the output switch Sout is inserted in the circuit leading to the smoothing capacitor Cout, if the switch Sout is turned off, the smoothing capacitor Cout, that is, the output side capacitor is connected in parallel with a different voltage. It can be isolated from C1 to C4 and the input voltage Vin.

《第2実施形態》
図4は、本発明の第2実施形態に係るDC/DC変換回路1の主要な構成を示す図である。この場合も図1と同様に制御装置11が設けられているが、ここでは図示を省略している。
<< Second Embodiment >>
FIG. 4 is a diagram showing a main configuration of the DC / DC conversion circuit 1 according to the second embodiment of the present invention. In this case as well, a control device 11 is provided as in FIG. 1, but is not shown here.

第1実施形態との本質的な違いは、「複数のキャパシタ及び接続装置」を1段の構成として、当該構成が複数段(この例では2段)に設けられている点である。ここでは、各段のキャパシタの構成数は3としているが、これは説明の便宜上の一例に過ぎず、入力電圧と所望の出力電圧との関係によって個数は異なる。   The essential difference from the first embodiment is that “a plurality of capacitors and connection devices” are configured in one stage, and the configuration is provided in a plurality of stages (in this example, two stages). Here, the number of capacitors in each stage is three, but this is merely an example for convenience of explanation, and the number varies depending on the relationship between the input voltage and the desired output voltage.

まず、第1段の昇圧回路101は、3個のキャパシタC11〜C13と、並列接続用のスイッチS11a,S12a,S11b,S12bを介して各キャパシタC11〜C13を並列接続する回路(図の横方向の線路)、及び、直列接続用のスイッチS11c,S12cを介して各キャパシタC11〜C13を直列接続する回路(図の斜め方向の線路)を含んでいる。   First, the first-stage booster circuit 101 is a circuit for connecting the capacitors C11 to C13 in parallel via three capacitors C11 to C13 and switches S11a, S12a, S11b, and S12b for parallel connection (the horizontal direction in the figure). And a circuit (line in the oblique direction in the figure) for connecting the capacitors C11 to C13 in series via switches S11c and S12c for series connection.

また、第2段の昇圧回路102は、3個のキャパシタC21〜C23と、並列接続用のスイッチS21a,S22a,S21b,S22bを介して各キャパシタC21〜C23を並列接続する回路(図の横方向の線路)、及び、直列接続用のスイッチS21c,S22cを介して各キャパシタC21〜C23を直列接続する回路(図の斜め方向の線路)を含んでいる。   Further, the second-stage booster circuit 102 is a circuit for connecting the capacitors C21 to C23 in parallel via three capacitors C21 to C23 and switches S21a, S22a, S21b, and S22b for parallel connection (the horizontal direction in the figure). And a circuit for connecting the capacitors C21 to C23 in series via the series connection switches S21c and S22c (oblique lines in the figure).

第1段の昇圧回路101における放電時の高電位側ノードNp1は、第1段の昇圧回路101の出力用のスイッチSo1を介して、第2段の昇圧回路102における充電電圧印加用のノードNpcに接続される。また、第2段の昇圧回路102における放電時の高電位側ノードNp2と負極電路側のノードNn2との間に、第2段の昇圧回路102の出力用のスイッチSo2を介して、出力用の平滑用キャパシタCoutが接続されている。この平滑用キャパシタCoutの両端電圧が、DC/DC変換回路1の出力電圧となる。   The high-potential side node Np1 at the time of discharging in the first stage booster circuit 101 is connected to the charging voltage application node Npc in the second stage booster circuit 102 via the output switch So1 of the first stage booster circuit 101. Connected to. Further, the output booster circuit 102 has an output switch So2 between the high potential side node Np2 and the negative circuit side node Nn2 during discharge in the second stage booster circuit 102. A smoothing capacitor Cout is connected. The voltage across the smoothing capacitor Cout becomes the output voltage of the DC / DC conversion circuit 1.

次に、上記のように構成された第2実施形態に係るDC/DC変換回路1の動作について説明する。
まず、第1段の昇圧回路101における充電時において制御装置11(図1)は、並列接続用のスイッチS11a,S12a,S11b,S12bを全てオンの状態とし、かつ、直列接続用のスイッチS11c,S12c及び出力用のスイッチSo1をオフの状態とする。
Next, the operation of the DC / DC conversion circuit 1 according to the second embodiment configured as described above will be described.
First, at the time of charging in the first-stage booster circuit 101, the control device 11 (FIG. 1) turns on all the switches S11a, S12a, S11b, S12b for parallel connection and switches S11c, S12c and the output switch So1 are turned off.

この状態では、直流電源2から供給される入力電圧Vinにより、互いに並列に接続された3つのキャパシタC11〜C13が充電され、両端電圧は同じ値Vinとなる。なお、仮に、3つのキャパシタC11〜C13のキャパシタンスが完全に同一ではなかったとしても、それぞれのキャパシタンスに応じた電荷が蓄積され、両端電圧は同じ値Vinである。   In this state, the three capacitors C11 to C13 connected in parallel to each other are charged by the input voltage Vin supplied from the DC power supply 2, and the both-end voltages have the same value Vin. Even if the capacitances of the three capacitors C11 to C13 are not completely the same, charges corresponding to the respective capacitances are accumulated, and the voltages at both ends have the same value Vin.

次に、制御装置11は、並列接続用のスイッチS11a,S12a,S11b,S12bを全てオフの状態とし、かつ、直列接続用のスイッチS11c,S12c及び出力用のスイッチSo1をオンの状態とする。これによって3つのキャパシタC11〜C13は直列に接続される。このとき、ノードNp1−Nn1間に発生する電圧Vo1は、短時間的には、3直列に接続されたキャパシタC11〜C13の両端電圧の総和となり、
Vo1=3・Vin
となる。キャパシタの数がn(2以上の自然数)であれば、一般的には
Vo1=n・Vin
と表される。
Next, the control device 11 turns off all the parallel connection switches S11a, S12a, S11b, and S12b, and turns on the series connection switches S11c and S12c and the output switch So1. As a result, the three capacitors C11 to C13 are connected in series. At this time, the voltage Vo1 generated between the nodes Np1 to Nn1 is the sum of the voltages across the capacitors C11 to C13 connected in series in a short time,
Vo1 = 3 · Vin
It becomes. If the number of capacitors is n (a natural number of 2 or more), generally Vo1 = n · Vin
It is expressed.

このような第1段の昇圧回路101に関しての、キャパシタC11〜C13の充電と放電とは、例えば2kHz程度の高頻度で繰り返し実行される。すなわち、接続装置10は、各スイッチのオン又はオフを適宜選択することによって、並列接続された各キャパシタC11〜C13を、入力された電圧で充電した後、直列接続に切り替えて放電出力させる、という工程を繰り返す。従って、キャパシタC11〜C13は、エネルギーが尽きることなく直流電源として機能し、ノードNp1−Nn1の間に、電圧Vo1が出力される。   The charging and discharging of the capacitors C11 to C13 related to the first stage booster circuit 101 are repeatedly executed at a high frequency of about 2 kHz, for example. In other words, the connection device 10 appropriately switches on or off each switch to charge each of the capacitors C11 to C13 connected in parallel with the input voltage, and then switches to a serial connection and outputs the discharge. Repeat the process. Therefore, the capacitors C11 to C13 function as a DC power supply without exhausting energy, and the voltage Vo1 is output between the nodes Np1 to Nn1.

一方、第1段の昇圧回路101から放電出力を行うとき、制御装置11は、第2段の昇圧回路102において並列接続用のスイッチS21a,S22a,S21b,S22bを全てオンの状態とし、かつ、直列接続用のスイッチS21c,S22c及び出力用のスイッチSo2をオフの状態とする。   On the other hand, when the discharge output is performed from the first-stage booster circuit 101, the control device 11 turns on all the switches S21a, S22a, S21b, S22b for parallel connection in the second-stage booster circuit 102, and The switches S21c and S22c for series connection and the switch So2 for output are turned off.

この状態では、第1段の昇圧回路101から供給される入力電圧Vo1により、互いに並列に接続された3つのキャパシタC21〜C23が充電され、両端電圧は同じ値Vo1となる。なお、仮に、3つのキャパシタC21〜C23のキャパシタンスが完全に同一ではなかったとしても、それぞれのキャパシタンスに応じた電荷が蓄積され、両端電圧は同じ値Vo1である。   In this state, the three capacitors C21 to C23 connected in parallel with each other are charged by the input voltage Vo1 supplied from the first-stage booster circuit 101, and the both-end voltages have the same value Vo1. Even if the capacitances of the three capacitors C21 to C23 are not completely the same, electric charges corresponding to the respective capacitances are accumulated, and the both-end voltages are the same value Vo1.

次に、制御装置11は、並列接続用のスイッチS21a,S22a,S21b,S22bを全てオフの状態とし、かつ、直列接続用のスイッチS21c,S22c及び出力用のスイッチSo2をオンの状態とする。これによって3つのキャパシタC21〜C23は直列に接続される。このとき、ノードNp2−Nn2間に発生する電圧Vo2は、短時間的には、3直列に接続されたキャパシタC21〜C23の両端電圧の総和となり、
Vo2=3・Vo1=9・Vin
となる。昇圧回路101のキャパシタの数がn、昇圧回路102のキャパシタの数がm(2以上の自然数)であれば、一般的には
Vo2=m・Vo1=m・n・Vin
と表される。
Next, the control device 11 turns off all the parallel connection switches S21a, S22a, S21b, and S22b, and turns on the series connection switches S21c and S22c and the output switch So2. As a result, the three capacitors C21 to C23 are connected in series. At this time, the voltage Vo2 generated between the nodes Np2 and Nn2 is the sum of the voltages across the capacitors C21 to C23 connected in series in a short time,
Vo2 = 3 ・ Vo1 = 9 ・ Vin
It becomes. If the number of capacitors in the booster circuit 101 is n and the number of capacitors in the booster circuit 102 is m (a natural number of 2 or more), generally, Vo2 = m · Vo1 = m · n · Vin
It is expressed.

このような第2段の昇圧回路102に関しての、キャパシタC21〜C23の充電と放電とは、第1段の昇圧回路101と同様に高頻度で繰り返し実行される。すなわち、接続装置10は、各スイッチのオン又はオフを適宜選択することによって、並列接続された各キャパシタC21〜C23を、入力された電圧で充電した後、直列接続に切り替えて放電出力させる、という工程を繰り返す。従って、キャパシタC21〜C23は、エネルギーが尽きることなく直流電源として機能し、ノードNp2−Nn2の間に、電圧Vo2が出力される。   The charging and discharging of the capacitors C <b> 21 to C <b> 23 regarding the second stage booster circuit 102 are repeatedly executed at a high frequency as in the first stage booster circuit 101. That is, the connection device 10 appropriately switches on or off each switch to charge the capacitors C21 to C23 connected in parallel with the input voltage, and then switches to a serial connection and outputs the discharge. Repeat the process. Therefore, the capacitors C21 to C23 function as a DC power supply without exhausting energy, and the voltage Vo2 is output between the nodes Np2 and Nn2.

図5は、図4のDC/DC変換回路1における各スイッチのオン・オフに関するタイムチャートの一例である。例えば時刻t1に第1段の昇圧回路101における並列接続用のスイッチS11a,S12a,S11b,S12bがオンの状態になり、時刻t2にオフの状態となる。また、これと並行して、時刻t1に第2段の昇圧回路102における直列接続用のスイッチS21c,S22c及び出力用のスイッチSo2がオンの状態になり、時刻t2にオフの状態となる。   FIG. 5 is an example of a time chart regarding ON / OFF of each switch in the DC / DC conversion circuit 1 of FIG. For example, the switches S11a, S12a, S11b, and S12b for parallel connection in the first-stage booster circuit 101 are turned on at time t1, and turned off at time t2. In parallel with this, the series connection switches S21c and S22c and the output switch So2 in the second stage booster circuit 102 are turned on at time t1, and turned off at time t2.

時刻t3には、第1段の昇圧回路101における直列接続用のスイッチS11c,S12c及び出力用のスイッチSo1がオンの状態となり、時刻t4にオフの状態となる。また、これと並行して、時刻t3に第2段の昇圧回路102における並列接続用のスイッチS21a,S22a,S21b,S22bがオンの状態になり、時刻t4にオフの状態となる。
以下同様に、スイッチングが周期Tで繰り返される。並列接続用のスイッチと、直列接続用のスイッチとは、互いに同時にオンの状態とならないように、僅かな時間差(例えばt2〜t3)が設けてある。
At time t3, the series-connected switches S11c and S12c and the output switch So1 in the first-stage booster circuit 101 are turned on, and are turned off at time t4. In parallel with this, the switches S21a, S22a, S21b, S22b for parallel connection in the second step-up circuit 102 are turned on at time t3 and turned off at time t4.
Similarly, switching is repeated at the period T. A slight time difference (for example, t2 to t3) is provided between the switch for parallel connection and the switch for series connection so that they are not turned on at the same time.

以上のように、第2実施形態におけるDC/DC変換回路1では、第1実施形態と同様に、昇圧にリアクトルを必要としないため、小型化に適し、また、リアクトルの銅損・鉄損が無いので、変換効率が改善される。
また、このような複数段に昇圧回路(複数のキャパシタ+接続装置)を設けることで、入力された電圧を、複数段階に昇圧することができ、第1実施形態の場合よりも、さらに高い電圧へ昇圧することができる。
As described above, the DC / DC conversion circuit 1 according to the second embodiment does not require a reactor for boosting, as in the first embodiment, and thus is suitable for downsizing, and the copper loss and iron loss of the reactor are reduced. Since there is no conversion efficiency is improved.
Further, by providing the booster circuit (multiple capacitors + connector) in such a plurality of stages, the input voltage can be boosted in a plurality of stages, which is a higher voltage than in the case of the first embodiment. Can be boosted to

《その他》
なお、図1におけるスイッチを例えばMOS−FETで構成する場合、例えば図6のように構成することができる。MOS−FETは通常、内部に寄生ダイオードを有するので、ドレイン、ソースの配置に配慮する必要がある。並列接続用のスイッチS1a,S2a,S3a,S1b,S2b,S3bは、キャパシタC1〜C4を直列接続したとき(すなわち並列接続用のスイッチがオフのとき)電位差に対して寄生ダイオードが順方向にならないように配置される。
<Others>
In the case where the switch in FIG. 1 is constituted by, for example, a MOS-FET, it can be constituted, for example, as shown in FIG. Since the MOS-FET usually has a parasitic diode inside, it is necessary to consider the arrangement of the drain and the source. In the parallel connection switches S1a, S2a, S3a, S1b, S2b, and S3b, when the capacitors C1 to C4 are connected in series (that is, when the parallel connection switch is off), the parasitic diode does not become forward with respect to the potential difference. Are arranged as follows.

また、直列接続用のスイッチも同様に、キャパシタC1〜C4を並列接続したとき(すなわち直列接続用のスイッチがオフのとき)電位差に対して寄生ダイオードが順方向にならないように配置すればよいが、図示のように、それぞれ一対を逆極性で対向するように直列に配置してもよい。一対三組のスイッチ(S1c1,S1c2)、(S2c1,S2c2)、(S3c1,S3c2)はそれぞれ同時にオン・オフし、オフ時には、対向する寄生ダイオードにより双方向に通電を阻止する。   Similarly, the switch for series connection may be arranged so that the parasitic diode does not become forward with respect to the potential difference when the capacitors C1 to C4 are connected in parallel (that is, when the switch for series connection is OFF). As shown in the figure, each pair may be arranged in series so as to face each other with opposite polarity. The three pairs of switches (S1c1, S1c2), (S2c1, S2c2), and (S3c1, S3c2) are simultaneously turned on / off, and when they are off, current is prevented in both directions by opposing parasitic diodes.

なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明のDC/DC変換回路は、コンパクトで変換効率が高いので、各種のDC昇圧用途に使用することができる。例えば、太陽光発電システムにも利用可能である。すなわち、太陽光発電システムおいては、日照条件によって変動する太陽電池モジュールの発電電圧を昇圧する必要があるが、本発明のDC/DC変換回路は、このような昇圧目的に好適に使用することができる。   Since the DC / DC conversion circuit of the present invention is compact and has high conversion efficiency, it can be used for various DC boosting applications. For example, it can be used for a solar power generation system. That is, in the photovoltaic power generation system, it is necessary to boost the power generation voltage of the solar cell module that fluctuates according to the sunshine conditions. Can do.

1:DC/DC変換回路
10:接続装置
C1〜C4,C11〜C13,C21〜C23:キャパシタ
Cout:平滑用キャパシタ
S1a,S2a,S3a,S1b,S2b,S3b,S1c,S2c,S3c,S11a,S12a,S11b,S12b,S21a,S22a,S21b,S22b,S11c,S12c,S21c,S22c,S1c1,S1c2,S2c1,S2c2,S3c1,S3c2,Sout,So1,So2:スイッチ
1: DC / DC conversion circuit 10: connection devices C1 to C4, C11 to C13, C21 to C23: capacitor Cout: smoothing capacitors S1a, S2a, S3a, S1b, S2b, S3b, S1c, S2c, S3c, S11a, S12a , S11b, S12b, S21a, S22a, S21b, S22b, S11c, S12c, S21c, S22c, S1c1, S1c2, S2c1, S2c2, S3c1, S3c2, Sout, So1, So2: switch

Claims (3)

直流電源から入力された直流電圧を昇圧して出力するDC/DC変換回路であって、
複数のキャパシタと、
並列接続用のスイッチを介して各キャパシタを並列接続する回路、及び、直列接続用のスイッチを介して各キャパシタを直列接続する回路を含み、各スイッチのオン又はオフを選択することによって、並列接続された各キャパシタを、入力された電圧で充電した後、直列接続に切り替えて、前記複数のキャパシタの直列体の両端に現れる電圧を出力電圧として放電出力させる、という工程を繰り返す接続装置とを備え
前記複数のキャパシタのうち1つは、前記工程において常に、前記直流電源と並列に接続されているDC/DC変換回路。
A DC / DC conversion circuit that boosts and outputs a DC voltage input from a DC power source ,
A plurality of capacitors;
Including a circuit for connecting each capacitor in parallel via a switch for parallel connection, and a circuit for connecting each capacitor in series via a switch for series connection, the parallel connection by selecting on or off of each switch And a connection device that repeats the process of charging each of the capacitors that has been input with the input voltage and then switching to a serial connection to discharge and output the voltage appearing at both ends of the series body of the plurality of capacitors as an output voltage. ,
One of the plurality of capacitors is a DC / DC conversion circuit that is always connected in parallel with the DC power source in the step .
前記直列接続の放電出力を平滑する平滑用キャパシタと、当該平滑用キャパシタに至る回路に介挿された出力用のスイッチとを備えた請求項1記載のDC/DC変換回路。 2. The DC / DC conversion circuit according to claim 1, further comprising: a smoothing capacitor that smoothes the series-connected discharge output; and an output switch that is inserted in a circuit that reaches the smoothing capacitor . 前記スイッチは、SiC半導体、GaN半導体、又は、ダイヤモンド半導体からなるスイッチング素子である請求項1又は請求項2に記載のDC/DC変換回路。 The DC / DC conversion circuit according to claim 1, wherein the switch is a switching element made of a SiC semiconductor, a GaN semiconductor, or a diamond semiconductor .
JP2010185005A 2010-08-20 2010-08-20 DC / DC conversion circuit Expired - Fee Related JP5861997B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010185005A JP5861997B2 (en) 2010-08-20 2010-08-20 DC / DC conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010185005A JP5861997B2 (en) 2010-08-20 2010-08-20 DC / DC conversion circuit

Publications (2)

Publication Number Publication Date
JP2012044799A JP2012044799A (en) 2012-03-01
JP5861997B2 true JP5861997B2 (en) 2016-02-16

Family

ID=45900471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010185005A Expired - Fee Related JP5861997B2 (en) 2010-08-20 2010-08-20 DC / DC conversion circuit

Country Status (1)

Country Link
JP (1) JP5861997B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6046541B2 (en) * 2013-04-10 2016-12-14 本田技研工業株式会社 Wind generator with monopole configuration
CN103427632B (en) * 2013-07-21 2016-08-10 马东林 Tolerance charge pump
JP6065782B2 (en) * 2013-08-12 2017-01-25 住友電気工業株式会社 Power storage device, charging method and discharging method
CN114362514A (en) * 2022-01-12 2022-04-15 南方科技大学 Charging circuit and charging system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424398B2 (en) * 1995-07-26 2003-07-07 松下電工株式会社 Power converter
JP2002067304A (en) * 2000-09-04 2002-03-05 Canon Inc Driving circuit and its driving method for ink jet recording head
JP2007288943A (en) * 2006-04-18 2007-11-01 Seiko Epson Corp Monitor circuit for dc-dc converter, and power supply control circuit
JP5152510B2 (en) * 2008-09-18 2013-02-27 住友電気工業株式会社 Voltage conversion circuit

Also Published As

Publication number Publication date
JP2012044799A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
Saravanan et al. A modified high step-up non-isolated DC-DC converter for PV application
US11005371B2 (en) Hybrid DC-DC power converter with small voltage conversion ratio
US11146170B2 (en) Plural stages switching capacitor converter
Torrico-Bascopé et al. A high step-up dc-dc converter based on three-state switching cell
JP6085415B2 (en) DC / DC converter cell device, DC / DC converter circuit with feedback capability formed therefrom, and method of operation thereof
JP5487999B2 (en) Power conversion device using a combination of intermediate taps of battery cells connected in series, a balance circuit, and a DC-DC converter
WO2018023695A1 (en) High-efficiency switched-capacitor power supplies and methods
US7224085B2 (en) Single inductor dual output buck converter
KR20140015528A (en) Dc-dc converter with modular stages
CN102771039A (en) Dc/dc power conversion device
JP5861997B2 (en) DC / DC conversion circuit
Torrico-Bascopé et al. A generalized high voltage gain boost converter based on three-state switching cell
US10084378B2 (en) Single-inductor multi-output converter
Maroti et al. A novel multilevel high gain modified SEPIC DC-to-DC converter for high voltage/low current renewable energy applications
JP2014036491A (en) Dc/dc power conversion device, and power conditioner for photovoltaic system
WO2018024052A1 (en) Direct current-direct current converter, boosting unit, electric car, and battery-backup system
Qian et al. A multilevel dc-dc converter with high voltage gain and reduced component rating and count
US9948172B2 (en) Power converter for eliminating ripples
Cornea et al. Bi-directional hybrid DC-DC converter with large conversion ratio for microgrid DC busses interface
JP5665649B2 (en) DC / DC power converter
Sebaje et al. A hybrid bidirectional DC-DC converter based on a SEPIC/Zeta converter with a modified switched capacitor cell
Das et al. A two-stage 110VAC-to-1VDC power delivery architecture using hybrid converters for data centers and telecommunication systems
JP2012239324A5 (en)
Rao et al. A comparative study of Bidirectional DC-DC converter & its interfacing with two battery storage system
KR101799369B1 (en) Multilevel inverter using bi-directional converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5861997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees