JP5842720B2 - Output circuit - Google Patents

Output circuit Download PDF

Info

Publication number
JP5842720B2
JP5842720B2 JP2012095484A JP2012095484A JP5842720B2 JP 5842720 B2 JP5842720 B2 JP 5842720B2 JP 2012095484 A JP2012095484 A JP 2012095484A JP 2012095484 A JP2012095484 A JP 2012095484A JP 5842720 B2 JP5842720 B2 JP 5842720B2
Authority
JP
Japan
Prior art keywords
transistor
gate
mos transistor
source
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012095484A
Other languages
Japanese (ja)
Other versions
JP2013223215A (en
Inventor
和弘 光田
和弘 光田
真次 宮田
真次 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2012095484A priority Critical patent/JP5842720B2/en
Priority to CN201310131514.6A priority patent/CN103378850B/en
Priority to DE102013206821.2A priority patent/DE102013206821B4/en
Priority to US13/864,956 priority patent/US8890603B2/en
Publication of JP2013223215A publication Critical patent/JP2013223215A/en
Application granted granted Critical
Publication of JP5842720B2 publication Critical patent/JP5842720B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、出力回路に関するものである。   The present invention relates to an output circuit.

従来、半導体集積回路装置では、１つの半導体装置に多機能を搭載するよりも、所定の機能を有する複数の半導体装置をバスで互いに接続する場合が多い。このため、各半導体装置には、半導体装置間相互の情報伝達のための信号を出力する出力回路が設けられている（例えば、特許文献１参照）。   Conventionally, in a semiconductor integrated circuit device, a plurality of semiconductor devices having a predetermined function are often connected to each other by a bus rather than mounting multiple functions in one semiconductor device. For this reason, each semiconductor device is provided with an output circuit that outputs a signal for information transmission between the semiconductor devices (see, for example, Patent Document 1).

図１１は、従来の出力回路１１１を有する複数の半導体装置１１０Ａ，１１０ＢがバスＢ１に共通に接続された回路例を示している。半導体装置１１０Ａは第１の高電位電源電圧ＶＤＤ１（例えば、５Ｖ）で動作し、半導体装置１１０Ｂは第２の高電位電源電圧ＶＤＤ２（例えば、３．３Ｖ）で動作する。以下に、半導体装置１１０Ａが有する出力回路１１１について説明する。   FIG. 11 shows a circuit example in which a plurality of semiconductor devices 110A and 110B having a conventional output circuit 111 are commonly connected to a bus B1. The semiconductor device 110A operates with a first high potential power supply voltage VDD1 (for example, 5V), and the semiconductor device 110B operates with a second high potential power supply voltage VDD2 (for example, 3.3V). The output circuit 111 included in the semiconductor device 110A will be described below.

出力回路１１１は、半導体装置１１０Ａの内部回路から入力信号Ｖｉｎを入力し、その入力信号Ｖｉｎに応じた電圧を出力するバッファ回路１２０と、バッファ回路１２０の出力電圧を入力し、上記入力信号Ｖｉｎに応じた出力信号Ｖｏｕｔを出力する出力段１３０とを有している。バッファ回路１２０は、電流源として機能するＰチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタＴＰ２１と、そのトランジスタＴＰ２１に接続されたＰチャネルＭＯＳトランジスタＴＰ２２とを含むソースフォロア回路である。トランジスタＴＰ２２のドレインは、低電位電源電圧ＧＮＤが供給される電源端子Ｔ２に接続されている。また、トランジスタＴＰ２２は、ゲートに上記入力信号Ｖｉｎが供給され、ソースが出力段１３０に接続されている。   The output circuit 111 receives the input signal Vin from the internal circuit of the semiconductor device 110A, outputs a voltage corresponding to the input signal Vin, and receives the output voltage of the buffer circuit 120, and inputs the input signal Vin to the input signal Vin. And an output stage 130 for outputting a corresponding output signal Vout. The buffer circuit 120 is a source follower circuit including a P-channel MOS (Metal Oxide Semiconductor) transistor TP21 functioning as a current source and a P-channel MOS transistor TP22 connected to the transistor TP21. The drain of the transistor TP22 is connected to the power supply terminal T2 to which the low potential power supply voltage GND is supplied. The transistor TP22 has the gate supplied with the input signal Vin and the source connected to the output stage 130.

出力段１３０は、電流源として機能するＰチャネルＭＯＳトランジスタＴＰ２３と、そのトランジスタＴＰ２３に接続されたＮチャネルＭＯＳトランジスタＴＮ２１とを含むソースフォロア回路である。トランジスタＴＮ２１のドレインは、トランジスタＴＰ２３を介して第１の高電位電源電圧ＶＤＤ１の供給される電源端子Ｔ１に接続されている。また、トランジスタＴＮ２１は、ゲートに上記トランジスタＴＰ２２のソースが接続され、ソースが出力端子Ｔｏに接続されている。この出力端子Ｔｏから上記出力信号Ｖｏｕｔ、つまり入力信号Ｖｉｎと略同じ電圧レベルの出力信号ＶｏｕｔがバスＢ１に出力される。   The output stage 130 is a source follower circuit including a P-channel MOS transistor TP23 functioning as a current source and an N-channel MOS transistor TN21 connected to the transistor TP23. The drain of the transistor TN21 is connected to the power supply terminal T1 to which the first high potential power supply voltage VDD1 is supplied via the transistor TP23. The transistor TN21 has a gate connected to the source of the transistor TP22, and a source connected to the output terminal To. From the output terminal To, the output signal Vout, that is, the output signal Vout having substantially the same voltage level as the input signal Vin is output to the bus B1.

また、出力回路１１１では、バスＢ１の電位が出力回路１１１の第１の高電位電源電圧ＶＤＤ１よりも高くなった場合であっても、バスＢ１からトランジスタＴＮ２１，ＴＰ２３を通じて電源端子Ｔ１に電流が流れないように、トランジスタＴＮ２１のバックゲートが電源端子Ｔ２に接続されている。   In the output circuit 111, even when the potential of the bus B1 is higher than the first high potential power supply voltage VDD1 of the output circuit 111, a current flows from the bus B1 to the power supply terminal T1 through the transistors TN21 and TP23. The back gate of the transistor TN21 is connected to the power supply terminal T2 so as not to be present.

特開平０８−１４８９８６号公報Japanese Patent Laid-Open No. 08-148986

しかしながら、トランジスタＴＮ２１のバックゲートを電源端子Ｔ２に接続した場合には、例えば半導体装置１１０Ａの電源端子Ｔ２が意図せずに低電位側の電源配線から外れた場合に以下のような問題が発生する。すなわち、半導体装置１１０Ａの電源端子Ｔ２が電源配線から外れると、半導体装置１１０Ａ内部のＤＣ電流により、半導体装置１１０Ａの電源端子Ｔ２の電位が第１の高電位電源電圧ＶＤＤ１レベルまで上昇してしまう。さらに、この状態で、他の半導体装置１１０Ｂから例えば第２の高電位電源電圧ＶＤＤ２レベルの信号が出力されると、電源端子Ｔ２からトランジスタＴＮ２１のバックゲートを通じてバスＢ１に大電流が流れてしまう。詳述すると、トランジスタＴＮ２１のソース・バックゲート間には、バックゲートからソースに向かう方向が順方向になる寄生ダイオードＤ２１が形成されている。このとき、トランジスタＴＮ２１のソースに、バックゲート電圧である電源端子Ｔ２の電位（ここでは、第１の高電位電源電圧ＶＤＤ１）よりも低い電圧（ここでは、第２の高電位電源電圧ＶＤＤ２）が印加されると、電源端子Ｔ２から上記寄生ダイオードＤ２１を通じてバスＢ１に大電流が流れてしまう。このような電流によって他の半導体装置１１０Ｂが誤動作等を起こすおそれがある。   However, when the back gate of the transistor TN21 is connected to the power supply terminal T2, for example, the following problem occurs when the power supply terminal T2 of the semiconductor device 110A is unintentionally disconnected from the power supply wiring on the low potential side. . That is, when the power supply terminal T2 of the semiconductor device 110A is disconnected from the power supply wiring, the potential of the power supply terminal T2 of the semiconductor device 110A rises to the first high potential power supply voltage VDD1 level due to the DC current inside the semiconductor device 110A. Further, in this state, when a signal of, for example, the second high potential power supply voltage VDD2 level is output from the other semiconductor device 110B, a large current flows from the power supply terminal T2 to the bus B1 through the back gate of the transistor TN21. More specifically, a parasitic diode D21 having a forward direction from the back gate to the source is formed between the source and back gate of the transistor TN21. At this time, a voltage (here, the second high potential power supply voltage VDD2) lower than the potential of the power supply terminal T2 (here, the first high potential power supply voltage VDD1), which is the back gate voltage, is applied to the source of the transistor TN21. When applied, a large current flows from the power supply terminal T2 to the bus B1 through the parasitic diode D21. Such a current may cause another semiconductor device 110B to malfunction.

本発明の一観点によれば、高電位側の電源端子と出力端子との間に直列に接続された電流源及び第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのバックゲートにドレインが接続され、低電位側の電源端子にゲートが接続された第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタのソースにソースが接続され、低電位側の電源端子にドレイン及びゲートが接続された第３ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタのソースに、前記第２ＭＯＳトランジスタ及び前記第３ＭＯＳトランジスタのバックゲートが接続され、該バックゲートがフローティングである。 According to one aspect of the present invention, a current source and a first MOS transistor connected in series between a power supply terminal on the high potential side and an output terminal, and a drain connected to the back gate of the first MOS transistor , the low potential A second MOS transistor having a gate connected to the power terminal on the side, a third MOS transistor having a source connected to the source of the second MOS transistor, and a drain and a gate connected to the power terminal on the low potential side, and the second MOS transistor Are connected to the back gates of the second MOS transistor and the third MOS transistor, and the back gate is floating.

本発明の一観点によれば、低電位側の電源端子の電位よりも低い電圧が出力端子に印加された場合であっても、低電位側の電源端子からバスに電流が流れることを抑制することができるという効果を奏する。   According to one aspect of the present invention, even when a voltage lower than the potential of the low-potential side power supply terminal is applied to the output terminal, current is prevented from flowing from the low-potential side power supply terminal to the bus. There is an effect that can be.

第１実施形態の出力回路を示す回路図。The circuit diagram showing the output circuit of a 1st embodiment. 第１実施形態の出力部の断面構造を示す説明図。Explanatory drawing which shows the cross-section of the output part of 1st Embodiment. 半導体集積回路装置を示す概略構成図。1 is a schematic configuration diagram showing a semiconductor integrated circuit device. 第１実施形態の出力回路の動作を示す説明図。Explanatory drawing which shows operation | movement of the output circuit of 1st Embodiment. 第１実施形態の出力回路の動作を示す説明図。Explanatory drawing which shows operation | movement of the output circuit of 1st Embodiment. 第２実施形態の出力回路を示す回路図。The circuit diagram which shows the output circuit of 2nd Embodiment. 第２実施形態の出力部の断面構造を示す説明図。Explanatory drawing which shows the cross-section of the output part of 2nd Embodiment. 第２実施形態の出力回路の動作を示す説明図。Explanatory drawing which shows operation | movement of the output circuit of 2nd Embodiment. 変形例の出力回路を示す回路図。The circuit diagram which shows the output circuit of a modification. 変形例の出力回路を示す回路図。The circuit diagram which shows the output circuit of a modification. 従来の半導体集積回路装置を示すブロック回路図。1 is a block circuit diagram showing a conventional semiconductor integrated circuit device.

（第１実施形態）
以下、第１実施形態を図１〜図５に従って説明する。
図３に示すように、半導体集積回路装置は、複数の半導体装置１０Ａ，１０Ｂを有している。これら半導体装置１０Ａ，１０Ｂは、共通のバスＢ１に接続されている。 (First embodiment)
Hereinafter, a first embodiment will be described with reference to FIGS.
As shown in FIG. 3, the semiconductor integrated circuit device includes a plurality of semiconductor devices 10A and 10B. These semiconductor devices 10A and 10B are connected to a common bus B1.

半導体装置１０Ａは、第１の高電位電源電圧ＶＤＤ１及び低電位電源電圧（例えば、グランドＧＮＤ）で動作する。この半導体装置１０Ａは、当該半導体装置１０Ａの内部回路（図示略）から供給される入力信号Ｖｉｎに応じた出力信号Ｖｏｕｔを、出力端子Ｔｏを通じてバスＢ１に出力する出力回路１１Ａを有している。ここで、第１の高電位電源電圧ＶＤＤ１は例えば５Ｖであり、低電位電源電圧ＧＮＤは例えば０Ｖである。   The semiconductor device 10A operates with the first high potential power supply voltage VDD1 and the low potential power supply voltage (for example, ground GND). The semiconductor device 10A includes an output circuit 11A that outputs an output signal Vout corresponding to an input signal Vin supplied from an internal circuit (not shown) of the semiconductor device 10A to the bus B1 through an output terminal To. Here, the first high potential power supply voltage VDD1 is, for example, 5V, and the low potential power supply voltage GND is, for example, 0V.

一方、半導体装置１０Ｂは、第２の高電位電源電圧ＶＤＤ２及び低電位電源電圧ＧＮＤで動作する。この半導体装置１０Ｂは、当該半導体装置１０Ｂの内部回路から供給される入力信号Ｖｉｎ１に応じた出力信号Ｖｏｕｔ１を、出力端子Ｔｏを通じてバスＢ１に出力する出力回路１１Ｂを有している。ここで、第２の高電位電源電圧ＶＤＤ２は例えば３．３Ｖである。なお、第２の高電位電源電圧ＶＤＤ２は、第１の高電位電源電圧ＶＤＤ１と同じ電源電圧であってもよい。   On the other hand, the semiconductor device 10B operates with the second high-potential power supply voltage VDD2 and the low-potential power supply voltage GND. The semiconductor device 10B includes an output circuit 11B that outputs an output signal Vout1 corresponding to the input signal Vin1 supplied from the internal circuit of the semiconductor device 10B to the bus B1 through the output terminal To. Here, the second high potential power supply voltage VDD2 is, for example, 3.3V. Note that the second high-potential power supply voltage VDD2 may be the same power supply voltage as the first high-potential power supply voltage VDD1.

次に、出力回路１１Ａの内部構成例について説明する。なお、出力回路１１Ｂは、出力回路１１Ａと同様の構成を有しているため、ここでは説明を省略する。
図１に示すように、出力回路１１Ａは、内部回路（図示略）から該内部回路の動作電圧に応じたレベルを持つ入力信号Ｖｉｎを入力するバッファ回路２０と、入力信号Ｖｉｎに応じた出力信号Ｖｏｕｔを出力端子Ｔｏに出力する出力段３０とを有している。本実施形態では、内部回路の動作電圧は、第１の高電位電源電圧ＶＤＤ１と同じ電圧値に設定されている。なお、内部回路の動作電圧は、第１の高電位電源電圧ＶＤＤ１よりも低い電圧値に設定するようにしてもよい。この場合において、第１の高電位電源電圧ＶＤＤ１よりも低い電圧は、例えば降圧レギュレータなどにより第１の高電位電源電圧ＶＤＤ１を降圧して生成することができる。 Next, an example of the internal configuration of the output circuit 11A will be described. Since the output circuit 11B has the same configuration as the output circuit 11A, the description thereof is omitted here.
As shown in FIG. 1, an output circuit 11A includes a buffer circuit 20 that receives an input signal Vin having a level corresponding to the operating voltage of the internal circuit from an internal circuit (not shown), and an output signal corresponding to the input signal Vin. And an output stage 30 that outputs Vout to the output terminal To. In the present embodiment, the operating voltage of the internal circuit is set to the same voltage value as the first high potential power supply voltage VDD1. Note that the operating voltage of the internal circuit may be set to a voltage value lower than the first high-potential power supply voltage VDD1. In this case, a voltage lower than the first high potential power supply voltage VDD1 can be generated by stepping down the first high potential power supply voltage VDD1 with a step-down regulator or the like, for example.

バッファ回路２０は、第１の高電位電源電圧ＶＤＤ１が供給される高電位側の電源端子Ｔ１と低電位電源電圧ＧＮＤが供給される低電位側の電源端子Ｔ２との間に直列に接続されたＰチャネルＭＯＳトランジスタＴＰ１，ＴＰ２を有している。   The buffer circuit 20 is connected in series between a high-potential side power supply terminal T1 to which the first high-potential power supply voltage VDD1 is supplied and a low-potential side power supply terminal T2 to which the low-potential power supply voltage GND is supplied. P channel MOS transistors TP1 and TP2 are provided.

トランジスタＴＰ１のソースは、電源端子Ｔ１に接続されている。また、トランジスタＴＰ１は、そのドレインがトランジスタＴＰ２のソースに接続され、バックゲートが同トランジスタＴＰ１のソースに接続されている。トランジスタＴＰ１のゲートには、電流制御回路２１の出力端子が接続されている。   The source of the transistor TP1 is connected to the power supply terminal T1. The transistor TP1 has a drain connected to the source of the transistor TP2, and a back gate connected to the source of the transistor TP1. The output terminal of the current control circuit 21 is connected to the gate of the transistor TP1.

電流制御回路２１は、トランジスタＴＰ１が定電流Ｉ１を流すように制御する回路である。電流制御回路２１は、定電流源２２と、上記トランジスタＴＰ１とカレントミラー接続されたＰチャネルＭＯＳトランジスタＴＰ３とを有している。定電流源２２は、定電流Ｉ２を流す。定電流源２２の第１端子は、電源端子Ｔ２に接続されている。また、定電流源２２の第２端子は、トランジスタＴＰ３のドレインに接続されている。トランジスタＴＰ３は、そのソースが電源端子Ｔ１に接続され、ゲートが同トランジスタＴＰ３のドレイン及び上記トランジスタＴＰ１のゲートに接続されている。したがって、トランジスタＴＰ１とトランジスタＴＰ３とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴＰ１，ＴＰ３の電気的特性に応じて、トランジスタＴＰ３に流れる定電流Ｉ２に比例した上記定電流Ｉ１を流す。このように、トランジスタＴＰ１及び電流制御回路２１は、定電流Ｉ１を流す定電流源として機能する。   The current control circuit 21 is a circuit that controls the transistor TP1 to flow a constant current I1. The current control circuit 21 includes a constant current source 22 and a P-channel MOS transistor TP3 that is current mirror connected to the transistor TP1. The constant current source 22 supplies a constant current I2. The first terminal of the constant current source 22 is connected to the power supply terminal T2. The second terminal of the constant current source 22 is connected to the drain of the transistor TP3. The source of the transistor TP3 is connected to the power supply terminal T1, and the gate is connected to the drain of the transistor TP3 and the gate of the transistor TP1. Therefore, the transistors TP1 and TP3 are included in the current mirror circuit. This current mirror circuit passes the constant current I1 proportional to the constant current I2 flowing through the transistor TP3 in accordance with the electrical characteristics of the transistors TP1 and TP3. As described above, the transistor TP1 and the current control circuit 21 function as a constant current source for supplying the constant current I1.

上記トランジスタＴＰ２のドレインは電源端子Ｔ２に接続されている。トランジスタＴＰ２のゲートには、上記入力信号Ｖｉｎが供給される。トランジスタＴＰ２のバックゲートは、同トランジスタＴＰ２のソースに接続されている。そして、トランジスタＴＰ１，ＴＰ２間のノードＮ１、つまりトランジスタＴＰ２のソースは出力段３０に接続されている。   The drain of the transistor TP2 is connected to the power supply terminal T2. The input signal Vin is supplied to the gate of the transistor TP2. The back gate of the transistor TP2 is connected to the source of the transistor TP2. The node N1 between the transistors TP1 and TP2, that is, the source of the transistor TP2 is connected to the output stage 30.

このように、バッファ回路２０は、トランジスタＴＰ１を含む電流源とトランジスタＴＰ２とを有するソースフォロア回路である。
出力段３０は、電源端子Ｔ１と出力端子Ｔｏとの間に直列に接続されたＰチャネルＭＯＳトランジスタＴＰ４及びＮチャネルＭＯＳトランジスタＴＮ１と、トランジスタＴＮ１のバックゲートに接続されたＰチャネルＭＯＳトランジスタＴＰ５，ＴＰ６と、を有している。 Thus, the buffer circuit 20 is a source follower circuit having a current source including the transistor TP1 and the transistor TP2.
The output stage 30 includes a P-channel MOS transistor TP4 and an N-channel MOS transistor TN1 connected in series between the power supply terminal T1 and the output terminal To, and P-channel MOS transistors TP5 and TP6 connected to the back gate of the transistor TN1. And have.

トランジスタＴＰ４は、上記トランジスタＴＰ３とカレントミラー接続されている。詳述すると、トランジスタＴＰ４は、そのソースが電源端子Ｔ１に接続され、ゲートが上記トランジスタＴＰ３のゲート及びドレインに接続されている。したがって、トランジスタＴＰ３とトランジスタＴＰ４とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴＰ３，ＴＰ４の電気的特性に応じて、トランジスタＴＰ３に流れる定電流Ｉ２に比例した定電流Ｉ３を流す。このように、トランジスタＴＰ４及び電流制御回路２１は、定電流Ｉ３を流す定電流源として機能する。すなわち、上記電流制御回路２１は、トランジスタＴＰ４が定電流Ｉ３を流すように制御する回路としても機能する。ここで、上記定電流Ｉ１が定電流Ｉ２と比例していることから、定電流Ｉ１と定電流Ｉ３も比例することになる。   The transistor TP4 is current-mirror connected to the transistor TP3. More specifically, the source of the transistor TP4 is connected to the power supply terminal T1, and the gate is connected to the gate and drain of the transistor TP3. Therefore, the transistors TP3 and TP4 are included in the current mirror circuit. This current mirror circuit passes a constant current I3 proportional to the constant current I2 flowing through the transistor TP3 in accordance with the electrical characteristics of the transistors TP3 and TP4. As described above, the transistor TP4 and the current control circuit 21 function as a constant current source for supplying the constant current I3. That is, the current control circuit 21 also functions as a circuit that controls the transistor TP4 to flow the constant current I3. Here, since the constant current I1 is proportional to the constant current I2, the constant current I1 and the constant current I3 are also proportional.

また、トランジスタＴＰ４は、そのドレインがトランジスタＴＮ１のドレインに接続され、バックゲートが同トランジスタＴＰ４のソースに接続されている。
トランジスタＴＮ１のゲートには、上記トランジスタＴＰ２のソース（ノードＮ１）が接続されており、電圧ＶＮ１が供給される。また、トランジスタＴＮ１のソースは出力端子Ｔｏに接続されている。なお、出力端子Ｔｏは抵抗Ｒを介して電源端子Ｔ２に接続されている。 The drain of the transistor TP4 is connected to the drain of the transistor TN1, and the back gate is connected to the source of the transistor TP4.
The source of the transistor TP2 (node N1) is connected to the gate of the transistor TN1, and the voltage VN1 is supplied. The source of the transistor TN1 is connected to the output terminal To. The output terminal To is connected to the power supply terminal T2 via the resistor R.

このように、出力段３０は、トランジスタＴＰ４を含む電流源とトランジスタＴＮ１とを有するソースフォロア回路である。
また、トランジスタＴＮ１のバックゲートと電源端子Ｔ２との間には、２つのＰチャネルＭＯＳトランジスタＴＰ５，ＴＰ６が直列に接続されている。詳述すると、トランジスタＴＰ５のドレインはトランジスタＴＮ１のバックゲートに接続されている。トランジスタＴＰ５のソースはトランジスタＴＰ６のソースに接続されている。トランジスタＴＰ６のドレインは電源端子Ｔ２に接続されている。これらトランジスタＴＰ５，ＴＰ６のゲートには、電源端子Ｔ２が接続されている。そして、トランジスタＴＰ５のソースに、トランジスタＴＰ５，ＴＰ６のバックゲート（ノードＮ２）が接続されている。このトランジスタＴＰ５，ＴＰ６のバックゲート（ノードＮ２）は、フローティング状態になっている。 Thus, the output stage 30 is a source follower circuit having a current source including the transistor TP4 and the transistor TN1.
Two P-channel MOS transistors TP5 and TP6 are connected in series between the back gate of the transistor TN1 and the power supply terminal T2. More specifically, the drain of the transistor TP5 is connected to the back gate of the transistor TN1. The source of the transistor TP5 is connected to the source of the transistor TP6. The drain of the transistor TP6 is connected to the power supply terminal T2. A power supply terminal T2 is connected to the gates of the transistors TP5 and TP6. The back gates (node N2) of the transistors TP5 and TP6 are connected to the source of the transistor TP5. The back gates (nodes N2) of the transistors TP5 and TP6 are in a floating state.

このようなＮチャネルＭＯＳトランジスタＴＮ１は、上記ＰチャネルＭＯＳトランジスタＴＰ２とは導電型の異なるＭＯＳトランジスタである。なお、本実施形態では、トランジスタＴＮ１のゲート・ソース間電圧Ｖｇｓ１とトランジスタＴＰ２のゲート・ソース間電圧Ｖｇｓ２とが略同一になるように設定されている。   Such an N channel MOS transistor TN1 is a MOS transistor having a conductivity type different from that of the P channel MOS transistor TP2. In the present embodiment, the gate-source voltage Vgs1 of the transistor TN1 and the gate-source voltage Vgs2 of the transistor TP2 are set to be substantially the same.

以上説明した出力回路１１Ａでは、内部回路から入力信号ＶｉｎがトランジスタＴＰ２のゲートに供給されると、トランジスタＴＰ１，ＴＰ２間のノードＮ１の電圧ＶＮ１が、入力信号ＶｉｎにトランジスタＴＰ２のゲート・ソース間電圧Ｖｇｓ２を加えた電圧値となる。すなわち、電圧ＶＮ１の電圧値は、
ＶＮ１＝Ｖｉｎ＋Ｖｇｓ２
となる。そして、このノードＮ１の電圧ＶＮ１がトランジスタＴＮ１のゲート電圧となる。したがって、トランジスタＴＮ１のソースから出力される出力信号Ｖｏｕｔは、電圧ＶＮ１からトランジスタＴＮ１のゲート・ソース間電圧Ｖｇｓ１を差し引いた電圧値となる。すなわち、出力信号Ｖｏｕｔは、
Ｖｏｕｔ＝ＶＮ１−Ｖｇｓ１
＝Ｖｉｎ＋Ｖｇｓ２−Ｖｇｓ１
となる。ここで、本実施形態では、上述したようにトランジスタＴＮ１，ＴＰ２のゲート・ソース間電圧Ｖｇｓ１，Ｖｇｓ２が略同一になるように設定されている。このため、出力信号Ｖｏｕｔは、下記式より入力信号Ｖｉｎと略同一になる。 In the output circuit 11A described above, when the input signal Vin is supplied to the gate of the transistor TP2 from the internal circuit, the voltage VN1 of the node N1 between the transistors TP1 and TP2 becomes the gate-source voltage of the transistor TP2 to the input signal Vin. The voltage value is obtained by adding Vgs2. That is, the voltage value of the voltage VN1 is
VN1 = Vin + Vgs2
It becomes. The voltage VN1 at the node N1 becomes the gate voltage of the transistor TN1. Therefore, the output signal Vout output from the source of the transistor TN1 has a voltage value obtained by subtracting the gate-source voltage Vgs1 of the transistor TN1 from the voltage VN1. That is, the output signal Vout is
Vout = VN1-Vgs1
= Vin + Vgs2-Vgs1
It becomes. Here, in the present embodiment, as described above, the gate-source voltages Vgs1, Vgs2 of the transistors TN1, TP2 are set to be substantially the same. For this reason, the output signal Vout is substantially the same as the input signal Vin from the following equation.

Ｖｏｕｔ＝Ｖｉｎ＋Ｖｇｓ２−Ｖｇｓ１
≒Ｖｉｎ＋Ｖｇｓ１−Ｖｇｓ１
≒Ｖｉｎ
なお、トランジスタＴＮ１のゲート・ソース間電圧Ｖｇｓ１は、トランジスタＴＮ１のドレイン電圧及びドレイン電流によって決定される。換言すると、トランジスタＴＮ１のゲート・ソース間電圧Ｖｇｓ１は、トランジスタＴＰ４のドレイン電圧とトランジスタＴＰ４のドレイン電流（定電流Ｉ３）とによって決定される。また、トランジスタＴＰ２のゲート・ソース間電圧Ｖｇｓ２は、トランジスタＴＰ１のドレイン電圧とトランジスタＴＰ１のドレイン電流（定電流Ｉ１）とによって決定される。このため、本実施形態では、トランジスタＴＮ１，ＴＰ２のゲート・ソース間電圧Ｖｇｓ１，Ｖｇｓ２が略同一になるように、トランジスタＴＮ１，ＴＰ２の素子サイズ及びトランジスタＴＰ１，ＴＰ４の素子サイズが設定されている。 Vout = Vin + Vgs2-Vgs1
≒ Vin + Vgs1-Vgs1
≒ Vin
Note that the gate-source voltage Vgs1 of the transistor TN1 is determined by the drain voltage and drain current of the transistor TN1. In other words, the gate-source voltage Vgs1 of the transistor TN1 is determined by the drain voltage of the transistor TP4 and the drain current (constant current I3) of the transistor TP4. The gate-source voltage Vgs2 of the transistor TP2 is determined by the drain voltage of the transistor TP1 and the drain current (constant current I1) of the transistor TP1. Therefore, in this embodiment, the element sizes of the transistors TN1 and TP2 and the element sizes of the transistors TP1 and TP4 are set so that the gate-source voltages Vgs1 and Vgs2 of the transistors TN1 and TP2 are substantially the same.

本実施形態において、
次に、出力段３０の断面構造を説明する。まず、ＰチャネルＭＯＳトランジスタＴＰ４及びＮチャネルＭＯＳトランジスタＴＮ１の断面構造について説明する。 In this embodiment,
Next, the cross-sectional structure of the output stage 30 will be described. First, the cross-sectional structures of the P channel MOS transistor TP4 and the N channel MOS transistor TN1 will be described.

図２に示すように、ｐ−型半導体基板４０の表面にｎ−型ウェル領域４１が形成されている。このｎ−型ウェル領域４１の表面にｐ＋型ドレイン領域４２とｐ＋型ソース領域４３とｎ＋型バックゲート領域４４とが形成されている。また、ｐ＋型ソース領域４２とｐ＋型ドレイン領域４３との間においてｎ−型ウェル領域４１の表面にゲート酸化膜４５及びゲート電極４６が形成されている。これらｐ＋型ドレイン領域４２、ｐ＋型ソース領域４３、ゲート電極４６及びｎ＋型バックゲート領域４４がそれぞれ、ＰチャネルＭＯＳトランジスタＴＰ４のドレイン、ソース、ゲート及びバックゲートになる。 As shown in FIG. 2, an n − type well region 41 is formed on the surface of the p − type semiconductor substrate 40. A p + -type drain region 42, a p + -type source region 43, and an n + -type back gate region 44 are formed on the surface of the n − -type well region 41. A gate oxide film 45 and a gate electrode 46 are formed on the surface of the n − type well region 41 between the p + type source region 42 and the p + type drain region 43. The p + -type drain region 42, the p + -type source region 43, the gate electrode 46, and the n + -type back gate region 44 become the drain, source, gate, and back gate of the P-channel MOS transistor TP4, respectively.

また、ｐ−型半導体基板４０の表面にｎ−型ウェル領域４７が形成され、そのｎ−型ウェル領域４７の表面にｐ−型ウェル領域４８が形成されている。このｐ−型ウェル領域４８の表面には、ｎ＋型ドレイン領域４９とｎ＋型ソース領域５０とｐ＋型バックゲート領域５１とが形成されている。また、ｎ＋型ドレイン領域４９とｎ＋型ソース領域５０との間においてｐ−型ウェル領域４８の表面にゲート酸化膜５２及びゲート電極５３が形成されている。これらｎ＋型ドレイン領域４９、ｎ＋型ソース領域５０、ゲート電極５３及びｐ＋型バックゲート領域５１がそれぞれ、ＮチャネルＭＯＳトランジスタＴＮ１のドレイン、ソース、ゲート及びバックゲートになる。 An n − type well region 47 is formed on the surface of the p − type semiconductor substrate 40, and a p − type well region 48 is formed on the surface of the n − type well region 47. On the surface of the p − type well region 48, an n + type drain region 49, an n + type source region 50, and a p + type back gate region 51 are formed. A gate oxide film 52 and a gate electrode 53 are formed on the surface of the p − type well region 48 between the n + type drain region 49 and the n + type source region 50. The n + -type drain region 49, the n + -type source region 50, the gate electrode 53, and the p + -type back gate region 51 become the drain, source, gate, and back gate of the N-channel MOS transistor TN1, respectively.

さらに、ｐ＋型ドレイン領域４２はｎ＋型ドレイン領域４９と接続され、ｐ＋型ソース領域４３及びｎ＋型バックゲート領域４４は電源端子Ｔ１に接続されている。また、ｎ＋型ソース領域５０は出力端子Ｔｏに接続され、ｐ＋型バックゲート領域５１はＰチャネルＭＯＳトランジスタＴＰ５に接続されている。 Further, the p + type drain region 42 is connected to the n + type drain region 49, and the p + type source region 43 and the n + type back gate region 44 are connected to the power supply terminal T1. The n + -type source region 50 is connected to the output terminal To, and the p + -type back gate region 51 is connected to the P-channel MOS transistor TP5.

次に、ＮチャネルＭＯＳトランジスタＴＮ１のバックゲートに接続されたＰチャネルＭＯＳトランジスタＴＰ５，ＴＰ６の断面構造を説明する。
ｐ−型半導体基板４０の表面にｎ−型ウェル領域５４が形成されている。このｎ−型ウェル領域５４の表面には、ｐ＋型ドレイン領域５５と、ｐ＋型ソース領域５６と、ｎ＋型バックゲート領域５７と、ｐ＋型ソース領域５８と、ｐ＋型ドレイン領域５９とが形成されている。また、ｐ＋型ドレイン領域５５とｐ＋型ソース領域５６との間においてｎ−型ウェル領域５４の表面にゲート酸化膜６０及びゲート電極６１が形成され、ｐ＋型ソース領域５８とｐ＋型ドレイン領域５９との間においてｎ−型ウェル領域５４の表面にゲート酸化膜６２及びゲート電極６３が形成されている。これらｐ＋型ドレイン領域５５、ｐ＋型ソース領域５６、ゲート電極６１及びｎ＋型バックゲート領域５７がそれぞれ、ＰチャネルＭＯＳトランジスタＴＰ５のドレイン、ソース、ゲート及びバックゲートになる。また、ｐ＋型ソース領域５８、ｐ＋型ドレイン領域５９、ゲート電極６３及びｎ＋型バックゲート領域５７がそれぞれ、ＰチャネルＭＯＳトランジスタＴＰ６のソース、ドレイン、ゲート及びバックゲートになる。このため、ｐ＋型ドレイン領域５５は上記ｐ＋型バックゲート領域５１に接続され、ゲート電極６１，６３及びｐ＋型ドレイン領域５９は電源端子Ｔ２に接続されている。そして、ｐ＋型ソース領域５６とｎ＋型バックゲート領域５７とｐ＋型ソース領域５８とが共通にノードＮ２に接続されている。 Next, the cross-sectional structure of P channel MOS transistors TP5 and TP6 connected to the back gate of N channel MOS transistor TN1 will be described.
An n − type well region 54 is formed on the surface of the p − type semiconductor substrate 40. On the surface of the n − type well region 54, a p + type drain region 55, a p + type source region 56, an n + type back gate region 57, a p + type source region 58, and a p + type drain region. 59 is formed. Further, a gate oxide film 60 and a gate electrode 61 are formed on the surface of the n − type well region 54 between the p + type drain region 55 and the p + type source region 56, and the p + type source region 58 and the p + type are formed. Between the drain region 59, a gate oxide film 62 and a gate electrode 63 are formed on the surface of the n − type well region 54. The p + type drain region 55, the p + type source region 56, the gate electrode 61, and the n + type back gate region 57 become the drain, source, gate, and back gate of the P channel MOS transistor TP5, respectively. In addition, the p + type source region 58, the p + type drain region 59, the gate electrode 63, and the n + type back gate region 57 become the source, drain, gate, and back gate of the P channel MOS transistor TP6, respectively. Therefore, the p + type drain region 55 is connected to the p + type back gate region 51, and the gate electrodes 61 and 63 and the p + type drain region 59 are connected to the power supply terminal T2. The p + type source region 56, the n + type back gate region 57, and the p + type source region 58 are commonly connected to the node N2.

次に、上記出力回路１１Ａの動作について説明する。
まず、半導体装置１０Ａの電源端子Ｔ２が低電位側の電源配線から外れた場合の出力回路１１Ａの動作について説明する。 Next, the operation of the output circuit 11A will be described.
First, the operation of the output circuit 11A when the power supply terminal T2 of the semiconductor device 10A is disconnected from the low-potential-side power supply wiring will be described.

図４に示すように、半導体装置１０Ａの電源端子Ｔ２が意図せずに低電位側の電源配線から外れると、半導体装置１０Ａ内部のＤＣ電流により、出力回路１１Ａの電源端子Ｔ２の電位が低電位電源電圧ＧＮＤレベルから第１の高電位電源電圧ＶＤＤ１レベルまで上昇する。このとき、他の半導体装置１０Ｂ（図３参照）からバスＢ１に第２の高電位電源電圧ＶＤＤ２レベルの出力信号Ｖｏｕｔ１が出力されていると、出力回路１１Ａの出力端子Ｔｏに第２の高電位電源電圧ＶＤＤ２が印加される。すなわち、出力回路１１Ａの電源端子Ｔ２の電位（ここでは、第１の高電位電源電圧ＶＤＤ１）よりも低い電圧（ここでは、第２の高電位電源電圧ＶＤＤ２）が出力端子Ｔｏに印加される。すると、トランジスタＴＮ１のソース電圧が第２の高電位電源電圧ＶＤＤ２レベルになる。ここで、図２に示すように、トランジスタＴＮ１のｎ＋型ソース領域５０と、ｐ−型ウェル領域４８（ｐ＋型バックゲート領域５１）との間にはＰＮ接合により寄生ダイオードＤ１が形成されている。この寄生ダイオードＤ１は、ｐ＋型バックゲート領域５１からｎ＋型ソース領域５０に向かう方向が順方向になる寄生ダイオードとなる。このため、トランジスタＴＮ１のバックゲート電圧は、第２の高電位電源電圧ＶＤＤ２よりも寄生ダイオードＤ１の順方向電圧Ｖｆ分だけ高い電圧になる。 As shown in FIG. 4, when the power supply terminal T2 of the semiconductor device 10A is unintentionally disconnected from the power supply wiring on the low potential side, the potential of the power supply terminal T2 of the output circuit 11A becomes low due to the DC current inside the semiconductor device 10A. It rises from the power supply voltage GND level to the first high potential power supply voltage VDD1 level. At this time, if the output signal Vout1 of the second high potential power supply voltage VDD2 level is output from the other semiconductor device 10B (see FIG. 3) to the bus B1, the second high potential is output to the output terminal To of the output circuit 11A. A power supply voltage VDD2 is applied. That is, a voltage (here, the second high potential power supply voltage VDD2) lower than the potential of the power supply terminal T2 of the output circuit 11A (here, the first high potential power supply voltage VDD1) is applied to the output terminal To. Then, the source voltage of the transistor TN1 becomes the second high potential power supply voltage VDD2 level. Here, as shown in FIG. 2, a parasitic diode D1 is formed by a PN junction between the n + type source region 50 of the transistor TN1 and the p − type well region 48 (p + type back gate region 51). ing. The parasitic diode D1 is a parasitic diode whose forward direction is from the p + type back gate region 51 to the n + type source region 50. For this reason, the back gate voltage of the transistor TN1 becomes higher than the second high potential power supply voltage VDD2 by the forward voltage Vf of the parasitic diode D1.

一方、図４に示すように、トランジスタＴＰ５，ＴＰ６のゲート及びトランジスタＴＰ６のドレインには、第１の高電位電源電圧ＶＤＤ１が供給されている。また、トランジスタＴＰ５，ＴＰ６のソースは、トランジスタＴＰ５，ＴＰ６のバックゲートと共にノードＮ２に接続され、そのノードＮ２がフローティング状態になっている。このとき、図２に示すように、トランジスタＴＰ６のｐ＋型ドレイン領域５９とｎ−型ウェル領域５４（トランジスタＴＰ５，ＴＰ６のバックゲートとなるｎ＋型バックゲート領域５７）との間にはＰＮ接合により寄生ダイオードＤ２が形成されている。この寄生ダイオードＤ２は、ｐ＋型ドレイン領域５９からｎ−型ウェル領域５４（ｎ＋型バックゲート領域５７）に向かう方向が順方向になる。このため、ノードＮ２の電圧、つまりトランジスタＴＰ５，ＴＰ６のソース電圧は、第１の高電位電源電圧ＶＤＤ１よりも寄生ダイオードＤ２の順方向電圧Ｖｆ分だけ低い電圧になる。したがって、トランジスタＴＰ５，ＴＰ６はオフする。このとき、トランジスタＴＮ１のバックゲートと接続されるｐ＋型ドレイン領域５５から電源端子Ｔ２までの間には、上記寄生ダイオードＤ２と、上記ｐ＋型ドレイン領域５５とｎ−型ウェル領域５４との間に形成された寄生ダイオードＤ３とが存在する。この寄生ダイオードＤ３は、ｐ＋型ドレイン領域５５からｎ−型ウェル領域５４（ｎ＋型バックゲート領域５７）に向かう方向が順方向になる。このため、図４に示すように、電源端子Ｔ２の電位（ここでは、第１の高電位電源電圧ＶＤＤ１）よりも低い電圧（ここでは、第２の高電位電源電圧ＶＤＤ２）が出力端子Ｔｏに印加された場合であっても、寄生ダイオードＤ３によって電源端子Ｔ２からバスＢ１に向かって電流が流れることを抑制することができる。したがって、当該半導体装置１０Ａが故障した場合であっても、その故障に起因して他の半導体装置１０Ｂが誤動作を起こすことが抑制される。 On the other hand, as shown in FIG. 4, the first high-potential power supply voltage VDD1 is supplied to the gates of the transistors TP5 and TP6 and the drain of the transistor TP6. The sources of the transistors TP5 and TP6 are connected to the node N2 together with the back gates of the transistors TP5 and TP6, and the node N2 is in a floating state. At this time, as shown in FIG. 2, there is a PN between the p + type drain region 59 of the transistor TP6 and the n − type well region 54 (the n + type back gate region 57 serving as the back gate of the transistors TP5 and TP6). A parasitic diode D2 is formed by the junction. The parasitic diode D2 has a forward direction from the p + type drain region 59 to the n − type well region 54 (n + type back gate region 57). Therefore, the voltage at the node N2, that is, the source voltage of the transistors TP5 and TP6, is lower than the first high potential power supply voltage VDD1 by the forward voltage Vf of the parasitic diode D2. Therefore, the transistors TP5 and TP6 are turned off. At this time, between the p + type drain region 55 connected to the back gate of the transistor TN1 and the power supply terminal T2, the parasitic diode D2, the p + type drain region 55, and the n − type well region 54 are connected. There is a parasitic diode D3 formed between them. The parasitic diode D3 has a forward direction from the p + type drain region 55 to the n − type well region 54 (n + type back gate region 57). Therefore, as shown in FIG. 4, a voltage (here, the second high potential power supply voltage VDD2) lower than the potential of the power supply terminal T2 (here, the first high potential power supply voltage VDD1) is applied to the output terminal To. Even when it is applied, it is possible to suppress the current from flowing from the power supply terminal T2 to the bus B1 by the parasitic diode D3. Therefore, even if the semiconductor device 10A fails, it is possible to prevent other semiconductor devices 10B from malfunctioning due to the failure.

なお、本例の場合には、トランジスタＴＰ４のゲート電圧が同トランジスタＴＰ４のソース電圧と同電位の第１の高電位電源電圧ＶＤＤ１レベルとなるため、トランジスタＴＰ４はオフされる。このとき、図２に示すように、トランジスタＴＰ４のｐ＋型ドレイン領域４２とｎ−型ウェル領域４１との間には、ｐ＋型ドレイン領域４２からｎ−型ウェル領域４１に向かう方向が順方向になる寄生ダイオードＤ４が形成されている。このため、図４に示すように、第２の高電位電源電圧ＶＤＤ２がトランジスタＴＮ１のソースに印加され、そのトランジスタＴＮ１がオンされた場合であっても、上記寄生ダイオードＤ４によって出力端子Ｔｏから電源端子Ｔ１に向かって電流が流れることが抑制される。 In this example, since the gate voltage of the transistor TP4 becomes the first high potential power supply voltage VDD1 level which is the same potential as the source voltage of the transistor TP4, the transistor TP4 is turned off. At this time, as shown in FIG. 2, the direction from the p + type drain region 42 to the n − type well region 41 is forward between the p + type drain region 42 and the n − type well region 41 of the transistor TP4. A parasitic diode D4 is formed in the direction. Therefore, as shown in FIG. 4, even when the second high potential power supply voltage VDD2 is applied to the source of the transistor TN1 and the transistor TN1 is turned on, the parasitic diode D4 supplies the power from the output terminal To. Current flowing toward the terminal T1 is suppressed.

次に、半導体装置１０Ａの電源端子Ｔ１が高電位側の電源配線から外れた場合の出力回路１１Ａの動作について説明する。
図５に示すように、半導体装置１０Ａの電源端子Ｔ１が意図せずに高電位側の電源配線から外れると、出力回路１１Ａの電源端子Ｔ１の電位が第１の高電位電源電圧ＶＤＤ１レベルから低電位電源電圧ＧＮＤレベルまで低下する。このとき、他の半導体装置１０Ｂ（図３参照）からバスＢ１に第２の高電位電源電圧ＶＤＤ２レベルの出力信号Ｖｏｕｔ１が出力されていると、出力回路１１Ａの出力端子Ｔｏに第２の高電位電源電圧ＶＤＤ２が印加される。すなわち、出力回路１１Ａの電源端子Ｔ１の電位（ここでは、低電位電源電圧ＧＮＤ）よりも高い電圧（ここでは、第２の高電位電源電圧ＶＤＤ２）が出力端子Ｔｏに印加される。すると、トランジスタＴＮ１のソース電圧が第２の高電位電源電圧ＶＤＤ２レベルになる。ここで、トランジスタＴＮ１のゲート電圧が低電位電源電圧ＧＮＤレベルとなるため、トランジスタＴＮ１はオフされる。このとき、トランジスタＴＮ１のソースとバックゲートとの間には、バックゲートからソースに向かう方向が順方向となる上記寄生ダイオードＤ１が形成されている。このため、図５に示すように、電源端子Ｔ１の電位（ここでは、低電位電源電圧ＧＮＤ）よりも高い電圧（ここでは、第２の高電位電源電圧ＶＤＤ２）が出力端子Ｔｏに印加された場合であっても、寄生ダイオードＤ１によって出力端子Ｔｏから電源端子Ｔ１に向かって電流が流れることを抑制することができる。 Next, the operation of the output circuit 11A when the power supply terminal T1 of the semiconductor device 10A is disconnected from the power supply wiring on the high potential side will be described.
As shown in FIG. 5, when the power supply terminal T1 of the semiconductor device 10A is unintentionally disconnected from the power supply wiring on the high potential side, the potential of the power supply terminal T1 of the output circuit 11A decreases from the first high potential power supply voltage VDD1 level. It drops to the potential power supply voltage GND level. At this time, if the output signal Vout1 of the second high potential power supply voltage VDD2 level is output from the other semiconductor device 10B (see FIG. 3) to the bus B1, the second high potential is output to the output terminal To of the output circuit 11A. A power supply voltage VDD2 is applied. That is, a voltage (here, the second high potential power supply voltage VDD2) higher than the potential of the power supply terminal T1 of the output circuit 11A (here, the low potential power supply voltage GND) is applied to the output terminal To. Then, the source voltage of the transistor TN1 becomes the second high potential power supply voltage VDD2 level. Here, since the gate voltage of the transistor TN1 becomes the low potential power supply voltage GND level, the transistor TN1 is turned off. At this time, the parasitic diode D1 is formed between the source and back gate of the transistor TN1 so that the direction from the back gate to the source is the forward direction. Therefore, as shown in FIG. 5, a voltage (here, the second high potential power supply voltage VDD2) higher than the potential of the power supply terminal T1 (here, the low potential power supply voltage GND) is applied to the output terminal To. Even in this case, it is possible to suppress the current from flowing from the output terminal To toward the power supply terminal T1 by the parasitic diode D1.

詳述すると、仮にトランジスタＴＮ１のバックゲートを同トランジスタＴＮ１のソースに接続した場合には、トランジスタＴＮ１，ＴＰ４の寄生ダイオードＤ５，Ｄ４を通じて出力端子Ｔｏから電源端子Ｔ１に電流が流れてしまう。具体的には、図２を参照して説明すると、例えばトランジスタＴＮ１のソースがバックゲートに接続されると、トランジスタＴＮ１のｐ＋型バックゲート領域５１が出力端子Ｔｏに接続されることになる。このため、出力端子Ｔｏからｐ＋型バックゲート領域５１を通じてｐ−型ウェル領域４８に電流が流れ、そのｐ−型ウェル領域４８からｎ＋型ドレイン領域４９に向かう方向が順方向になる上記寄生ダイオードＤ５を通じてトランジスタＴＰ４のｐ＋型ドレイン領域４２に電流が流れる。さらに、そのｐ＋型ドレイン領域４２からｎ−型ウェル領域４１に向かう方向が順方向となる上記寄生ダイオードＤ４を通じて電源端子Ｔ１に電流が流れてしまう。これに対し、本実施形態の出力回路１１Ａでは、図２に示すように、トランジスタＴＮ１のバックゲートを同トランジスタＴＮ１のソースから切り離したため、出力端子Ｔｏからｐ＋型バックゲート領域５１を通じてｐ−型ウェル領域４８に電流が流れることが防止される。さらに、上述したように出力端子Ｔｏが接続されるｎ＋型ソース領域５０とｐ−型ウェル領域４８との間には、ｐ−型ウェル領域４８からｎ＋型ソース領域５０に向かう方向が順方向となる寄生ダイオードＤ１が形成されている。このため、電源端子Ｔ１の電位よりも高い電圧が出力端子Ｔｏに印加された場合であっても、その出力端子Ｔｏからｎ＋型ソース領域５０を通じてｐ−型ウェル領域４８に電流が流れることが抑制される。これにより、出力端子Ｔｏから電源端子Ｔ１に向かって電流が流れることを抑制することができる。 More specifically, if the back gate of the transistor TN1 is connected to the source of the transistor TN1, a current flows from the output terminal To to the power supply terminal T1 through the parasitic diodes D5 and D4 of the transistors TN1 and TP4. Specifically, referring to FIG. 2, for example, when the source of the transistor TN1 is connected to the back gate, the p + type back gate region 51 of the transistor TN1 is connected to the output terminal To. Therefore, a current flows from the output terminal To to the p − type well region 48 through the p + type back gate region 51, and the direction from the p − type well region 48 to the n + type drain region 49 is the forward direction. A current flows through the diode D5 to the p + -type drain region 42 of the transistor TP4. Further, a current flows to the power supply terminal T1 through the parasitic diode D4 in which the direction from the p + type drain region 42 to the n − type well region 41 is the forward direction. On the other hand, in the output circuit 11A of the present embodiment, as shown in FIG. 2, since the back gate of the transistor TN1 is separated from the source of the transistor TN1, the p − type is supplied from the output terminal To through the p + type back gate region 51. Current is prevented from flowing through the well region 48. Further, as described above, the direction from the p − type well region 48 toward the n + type source region 50 is forward between the n + type source region 50 and the p − type well region 48 to which the output terminal To is connected. A parasitic diode D1 is formed in the direction. For this reason, even when a voltage higher than the potential of the power supply terminal T1 is applied to the output terminal To, a current may flow from the output terminal To to the p − type well region 48 through the n + type source region 50. It is suppressed. Thereby, it can suppress that an electric current flows toward the power supply terminal T1 from the output terminal To.

以上説明した本実施形態によれば、以下の効果を奏する。
（１）出力段３０の出力トランジスタであるＮチャネルＭＯＳトランジスタＴＮ１のバックゲートと電源端子Ｔ２との間に２つのＰチャネルＭＯＳトランジスタＴＰ５，ＴＰ６を直列に接続するようにした。また、それらトランジスタＴＰ５，ＴＰ６のソースとトランジスタＴＰ５，ＴＰ６のバックゲートとをノードＮ２に接続し、そのノードＮ２をフローティング状態にするようにした。これにより、電源端子Ｔ２の電位よりも低い電圧が出力端子Ｔｏに印加された場合であっても、ＰチャネルＭＯＳトランジスタＴＰ５の寄生ダイオードＤ３によって電源端子Ｔ２からバスＢ１に向かって電流が流れることを抑制することができる。したがって、１つの半導体装置１０Ａが故障した場合であっても、その故障に起因して他の半導体装置１０Ｂが誤動作を起こすことが好適に抑制される。 According to this embodiment described above, the following effects are obtained.
(1) Two P-channel MOS transistors TP5 and TP6 are connected in series between the back gate of the N-channel MOS transistor TN1, which is an output transistor of the output stage 30, and the power supply terminal T2. The sources of the transistors TP5 and TP6 and the back gates of the transistors TP5 and TP6 are connected to the node N2, and the node N2 is set in a floating state. Thereby, even when a voltage lower than the potential of the power supply terminal T2 is applied to the output terminal To, a current flows from the power supply terminal T2 toward the bus B1 by the parasitic diode D3 of the P-channel MOS transistor TP5. Can be suppressed. Therefore, even when one semiconductor device 10A fails, it is preferable to prevent other semiconductor devices 10B from malfunctioning due to the failure.

（２）さらに、トランジスタＴＮ１のバックゲートをトランジスタＴＰ５，ＴＰ６を介して電源端子Ｔ２に接続するようにした。これにより、電源端子Ｔ１の電位よりも高い電圧が出力端子Ｔｏに印加された場合であっても、トランジスタＴＮ１のソース・バックゲート間に形成された寄生ダイオードＤ１によって出力端子Ｔｏから電源端子Ｔ１に向かって電流が流れることを抑制することができる。   (2) Further, the back gate of the transistor TN1 is connected to the power supply terminal T2 via the transistors TP5 and TP6. Thereby, even when a voltage higher than the potential of the power supply terminal T1 is applied to the output terminal To, the parasitic diode D1 formed between the source and the back gate of the transistor TN1 causes the output terminal To to the power supply terminal T1. It can suppress that an electric current flows toward it.

（３）出力段３０の前段に、電流源として機能するＰチャネルＭＯＳトランジスタＴＰ１と、そのトランジスタＴＰ１に接続されたＰチャネルＭＯＳトランジスタＴＰ２とを含むソースフォロア回路であるバッファ回路２０を設けるようにした。また、トランジスタＴＮ１のゲート・ソース間電圧Ｖｇｓ１と、トランジスタＴＰ２のゲート・ソース間電圧Ｖｇｓ２とが等しくなるように、トランジスタＴＮ１，ＴＰ２の素子サイズ等を設定するようにした。これにより、出力回路１１Ａの出力端子Ｔｏからは、入力信号Ｖｉｎと略同じレベルの出力信号Ｖｏｕｔを出力することができる。   (3) A buffer circuit 20 which is a source follower circuit including a P-channel MOS transistor TP1 functioning as a current source and a P-channel MOS transistor TP2 connected to the transistor TP1 is provided before the output stage 30. . In addition, the element sizes and the like of the transistors TN1 and TP2 are set so that the gate-source voltage Vgs1 of the transistor TN1 and the gate-source voltage Vgs2 of the transistor TP2 are equal. Thereby, the output signal Vout having substantially the same level as the input signal Vin can be output from the output terminal To of the output circuit 11A.

（第２実施形態）
以下、第２実施形態を図６〜図８に従って説明する。先の図１〜図５に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。 (Second Embodiment)
The second embodiment will be described below with reference to FIGS. The same members as those shown in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description of these elements is omitted.

本実施形態の半導体集積回路装置は、図３に示した上記第１実施形態の半導体集積回路装置と同様に、共通のバスＢ１に接続された複数の半導体装置１０Ａ，１０Ｂを有している。これら半導体装置１０Ａ，１０Ｂは、例えば自動車に搭載される電子制御ユニット（ＥＣＵ：Electronic Control Unit）である。各半導体装置１０Ａ，１０Ｂ（ＥＣＵ）は、エンジン、トランスミッション、パワーウィンドウ、ランプ、ドアミラー等をそれぞれ制御する。そして、各半導体装置１０Ａ，１０Ｂ間でバスＢ１を介して通信が行われる。なお、本実施形態では、第１の高電位電源電圧ＶＤＤ１及び第２の高電位電源電圧ＶＤＤ２はバッテリ電圧（例えば１２Ｖ）であり、低電位電源電圧ＧＮＤは例えば０Ｖである。   Similar to the semiconductor integrated circuit device of the first embodiment shown in FIG. 3, the semiconductor integrated circuit device of the present embodiment includes a plurality of semiconductor devices 10A and 10B connected to a common bus B1. These semiconductor devices 10A and 10B are, for example, electronic control units (ECUs) mounted on automobiles. Each semiconductor device 10A, 10B (ECU) controls an engine, a transmission, a power window, a lamp, a door mirror, and the like. Communication is performed between the semiconductor devices 10A and 10B via the bus B1. In the present embodiment, the first high potential power supply voltage VDD1 and the second high potential power supply voltage VDD2 are battery voltages (for example, 12V), and the low potential power supply voltage GND is, for example, 0V.

次に、半導体装置１０Ａが有する出力回路１１Ａの内部構成例について説明する。
図６に示すように、出力回路１１Ａのバッファ回路２０は、電源端子Ｔ１と電源端子Ｔ２との間に直列に接続されたＰチャネルの横型二重拡散絶縁ゲートＭＯＳ（ＬＤＭＯＳ：Laterally Diffused Metal Oxide Semiconductor）トランジスタＴＰ１１，ＴＰ１２を有している。ここで、ＬＤＭＯＳトランジスタとは、周知なように、ゲート（チャネル領域）とソースとの離間距離に比してゲートとドレインとの離間距離を大きくすることでドレインの高い耐圧を確保した高耐圧ＭＯＳトランジスタである。なお、図中のＬＤＭＯＳトランジスタを示す記号のうち複線で示した部分がＬＤＭＯＳトランジスタのドレインを表わしている。 Next, an internal configuration example of the output circuit 11A included in the semiconductor device 10A will be described.
As shown in FIG. 6, the buffer circuit 20 of the output circuit 11A includes a P-channel lateral double diffused insulated gate MOS (LDMOS) connected in series between a power supply terminal T1 and a power supply terminal T2. ) Transistors TP11 and TP12 are included. Here, as is well known, an LDMOS transistor is a high breakdown voltage MOS which ensures a high breakdown voltage of the drain by increasing the separation distance between the gate and the drain as compared with the separation distance between the gate (channel region) and the source. It is a transistor. Of the symbols indicating the LDMOS transistor in the figure, the portion indicated by a double line represents the drain of the LDMOS transistor.

トランジスタＴＰ１１のソースは、電源端子Ｔ１に接続されている。また、トランジスタＴＰ１１は、そのドレインがトランジスタＴＰ１２のソースに接続され、バックゲートが当該トランジスタＴＰ１１のソースに接続されている。トランジスタＴＰ１１のゲートには、電流制御回路２１の出力端子が接続されている。   The source of the transistor TP11 is connected to the power supply terminal T1. The drain of the transistor TP11 is connected to the source of the transistor TP12, and the back gate is connected to the source of the transistor TP11. The output terminal of the current control circuit 21 is connected to the gate of the transistor TP11.

電流制御回路２１は、トランジスタＴＰ１１が定電流Ｉ１１を流すように制御する回路である。電流制御回路２１は、定電流源２２と、上記トランジスタＴＰ１１とカレントミラー接続されたＰチャネルのＬＤＭＯＳトランジスタＴＰ１３とを有している。定電流源２２は、定電流Ｉ１２を流す。定電流源２２の第１端子は、電源端子Ｔ２に接続されている。また、定電流源２２の第２端子は、トランジスタＴＰ１３のドレインに接続されている。トランジスタＴＰ１３は、そのソースが電源端子Ｔ１に接続され、ゲートが同トランジスタＴＰ１３のドレイン及び上記トランジスタＴＰ１１のゲートに接続されている。したがって、トランジスタＴＰ１１とトランジスタＴＰ１３とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴＰ１１，ＴＰ１３の電気的特性に応じて、トランジスタＴＰ１３に流れる定電流Ｉ１２に比例した上記定電流Ｉ１１を流す。このように、トランジスタＴＰ１１及び電流制御回路２１は、定電流Ｉ１１を流す定電流源として機能する。   The current control circuit 21 is a circuit that controls the transistor TP11 to flow a constant current I11. The current control circuit 21 includes a constant current source 22 and a P-channel LDMOS transistor TP13 that is current-mirror connected to the transistor TP11. The constant current source 22 supplies a constant current I12. The first terminal of the constant current source 22 is connected to the power supply terminal T2. The second terminal of the constant current source 22 is connected to the drain of the transistor TP13. The source of the transistor TP13 is connected to the power supply terminal T1, and the gate is connected to the drain of the transistor TP13 and the gate of the transistor TP11. Therefore, the transistor TP11 and the transistor TP13 are included in the current mirror circuit. This current mirror circuit passes the constant current I11 proportional to the constant current I12 flowing through the transistor TP13 according to the electrical characteristics of the transistors TP11 and TP13. As described above, the transistor TP11 and the current control circuit 21 function as a constant current source for supplying the constant current I11.

上記トランジスタＴＰ１２のドレインは電源端子Ｔ２に接続されている。トランジスタＴＰ１２のゲートには、上記入力信号Ｖｉｎが供給される。トランジスタＴＰ１２のバックゲートは、抵抗Ｒ１を介して同トランジスタＴＰ１２のソースに接続されている。そして、トランジスタＴＰ１１，ＴＰ１２間のノードＮ１１、つまりトランジスタＴＰ１２のソースは出力段３０に接続されている。   The drain of the transistor TP12 is connected to the power supply terminal T2. The input signal Vin is supplied to the gate of the transistor TP12. The back gate of the transistor TP12 is connected to the source of the transistor TP12 via the resistor R1. The node N11 between the transistors TP11 and TP12, that is, the source of the transistor TP12 is connected to the output stage 30.

このように、バッファ回路２０は、トランジスタＴＰ１１を含む電流源とトランジスタＴＰ１２とを有するソースフォロア回路である。
出力段３０は、電源端子Ｔ１と出力端子Ｔｏとの間に直列に接続されたＰチャネルのＬＤＭＯＳトランジスタＴＰ１４及びＮチャネルのＬＤＭＯＳトランジスタＴＮ１１と、トランジスタＴＮ１１のバックゲートに接続されたＰチャネルのＬＤＭＯＳトランジスタＴＰ１５，ＴＰ１６及び抵抗Ｒ２と、を有している。 Thus, the buffer circuit 20 is a source follower circuit having a current source including the transistor TP11 and the transistor TP12.
The output stage 30 includes a P-channel LDMOS transistor TP14 and an N-channel LDMOS transistor TN11 connected in series between the power supply terminal T1 and the output terminal To, and a P-channel LDMOS transistor connected to the back gate of the transistor TN11. TP15, TP16 and resistor R2.

トランジスタＴＰ１４は、上記トランジスタＴＰ１３とカレントミラー接続されている。詳述すると、トランジスタＴＰ１４は、そのソースが電源端子Ｔ１に接続され、ゲートが上記トランジスタＴＰ１３のゲート及びドレインに接続されている。したがって、トランジスタＴＰ１３とトランジスタＴＰ１４とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴＰ１３，ＴＰ１４の電気的特性に応じて、トランジスタＴＰ１３に流れる定電流Ｉ１２に比例した定電流Ｉ１３を流す。このように、トランジスタＴＰ１４及び電流制御回路２１は、定電流Ｉ１３を流す定電流源として機能する。すなわち、上記電流制御回路２１は、トランジスタＴＰ１４が定電流Ｉ１３を流すように制御する回路としても機能する。   The transistor TP14 is current mirror connected to the transistor TP13. More specifically, the source of the transistor TP14 is connected to the power supply terminal T1, and the gate is connected to the gate and drain of the transistor TP13. Therefore, the transistor TP13 and the transistor TP14 are included in the current mirror circuit. This current mirror circuit passes a constant current I13 proportional to the constant current I12 flowing through the transistor TP13 in accordance with the electrical characteristics of the transistors TP13 and TP14. As described above, the transistor TP14 and the current control circuit 21 function as a constant current source for supplying the constant current I13. That is, the current control circuit 21 also functions as a circuit that controls the transistor TP14 to flow the constant current I13.

上記トランジスタＴＰ１４は、そのドレインがトランジスタＴＮ１１のドレインに接続され、バックゲートが同トランジスタＴＰ１４のソースに接続されている。また、トランジスタＴＰ１４のゲートには、ツェナーダイオードＺＤ１のアノードが接続されている。このツェナーダイオードＺＤ１のカソードは電源端子Ｔ１に接続されている。このツェナーダイオードＺＤ１は、第１の高電位電源電圧ＶＤＤ１よりも高い過電圧がトランジスタＴＰ１４のゲートに印加されるのを抑制するために設けられている。具体的には、ツェナーダイオードＺＤ１は、トランジスタＴＰ１４のゲート耐圧（例えば１２Ｖ）以上の過電圧がトランジスタＴＰ１４のゲートに印加されるのを抑制する。   The drain of the transistor TP14 is connected to the drain of the transistor TN11, and the back gate is connected to the source of the transistor TP14. The anode of the Zener diode ZD1 is connected to the gate of the transistor TP14. The cathode of the Zener diode ZD1 is connected to the power supply terminal T1. The Zener diode ZD1 is provided to suppress an overvoltage higher than the first high potential power supply voltage VDD1 from being applied to the gate of the transistor TP14. Specifically, the Zener diode ZD1 suppresses an overvoltage that is equal to or higher than the gate breakdown voltage (for example, 12 V) of the transistor TP14 from being applied to the gate of the transistor TP14.

トランジスタＴＮ１１のゲートには、上記トランジスタＴＰ１２のソース（ノードＮ１１）が接続されており、電圧ＶＮ１１が供給される。また、トランジスタＴＮ１１のソースは出力端子Ｔｏに接続されている。なお、出力端子Ｔｏは抵抗Ｒを介して電源端子Ｔ２に接続されている。   The source of the transistor TP12 (node N11) is connected to the gate of the transistor TN11, and the voltage VN11 is supplied. The source of the transistor TN11 is connected to the output terminal To. The output terminal To is connected to the power supply terminal T2 via the resistor R.

このように、出力段３０は、トランジスタＴＰ１４を含む電流源とトランジスタＴＮ１１とを有するソースフォロア回路である。
また、トランジスタＴＮ１１のバックゲートと電源端子Ｔ２との間には、２つのＬＤＭＯＳトランジスタＴＰ１５，ＴＰ１６が直列に接続されている。詳述すると、トランジスタＴＰ１５のドレインはトランジスタＴＮ１１のバックゲートに接続されている。トランジスタＴＰ１５のソースはトランジスタＴＰ１６のソースに接続されている。トランジスタＴＰ１６のドレインは電源端子Ｔ２に接続されている。これらトランジスタＴＰ１５，ＴＰ１６のゲートには、電源端子Ｔ２が接続されている。そして、トランジスタＴＰ１５のソースに、トランジスタＴＰ１５，ＴＰ１６のバックゲート（ノードＮ１２）が接続されている。このトランジスタＴＰ１５，ＴＰ１６のバックゲート（ノードＮ１２）は、フローティング状態になっている。 As described above, the output stage 30 is a source follower circuit including the current source including the transistor TP14 and the transistor TN11.
Two LDMOS transistors TP15 and TP16 are connected in series between the back gate of the transistor TN11 and the power supply terminal T2. Specifically, the drain of the transistor TP15 is connected to the back gate of the transistor TN11. The source of the transistor TP15 is connected to the source of the transistor TP16. The drain of the transistor TP16 is connected to the power supply terminal T2. A power supply terminal T2 is connected to the gates of the transistors TP15 and TP16. The back gates (node N12) of the transistors TP15 and TP16 are connected to the source of the transistor TP15. The back gates (node N12) of the transistors TP15 and TP16 are in a floating state.

また、トランジスタＴＮ１１のバックゲート（ノードＮ１３）は、抵抗Ｒ２を介して同トランジスタＴＮ１１のゲートに接続されている。
このようなＮチャネルのＬＤＭＯＳトランジスタＴＮ１１は、上記ＰチャネルのＬＤＭＯＳトランジスタＴＰ１２とは導電型の異なるＭＯＳトランジスタである。なお、本実施形態では、トランジスタＴＮ１１のゲート・ソース間電圧Ｖｇｓ１１とトランジスタＴＰ１２のゲート・ソース間電圧Ｖｇｓ１２とが略同一になるように、トランジスタＴＮ１１，ＴＰ１２の素子サイズ及びトランジスタＴＰ１１，ＴＰ１４の素子サイズが設定されている。 The back gate (node N13) of the transistor TN11 is connected to the gate of the transistor TN11 via the resistor R2.
Such an N-channel LDMOS transistor TN11 is a MOS transistor having a conductivity type different from that of the P-channel LDMOS transistor TP12. In the present embodiment, the element sizes of the transistors TN11 and TP12 and the element sizes of the transistors TP11 and TP14 are set so that the gate-source voltage Vgs11 of the transistor TN11 and the gate-source voltage Vgs12 of the transistor TP12 are substantially the same. Is set.

次に、出力段３０の断面構造を説明する。まず、ＰチャネルのＬＤＭＯＳトランジスタＴＰ１４及びＮチャネルのＬＤＭＯＳトランジスタＴＮ１１の断面構造を説明する。
図７に示すように、ｐ−型半導体基板７０の表面には、ｎ型ボディ領域（ｎ型ウェル領域）７１と、ｎ型ドリフト領域（ｎ型ウェル領域）７２と、素子分離膜７３とが形成されている。なお、素子分離膜７３は、例えば周知のＳＴＩ（Shallow Trench Isolation）法やＬＯＣＯＳ（Local Oxidation of Silicon）法などを用いて形成される。 Next, the cross-sectional structure of the output stage 30 will be described. First, the cross-sectional structures of the P-channel LDMOS transistor TP14 and the N-channel LDMOS transistor TN11 will be described.
As shown in FIG. 7, an n-type body region (n-type well region) 71, an n-type drift region (n-type well region) 72, and an element isolation film 73 are formed on the surface of the p − -type semiconductor substrate 70. Is formed. The element isolation film 73 is formed by using, for example, a well-known STI (Shallow Trench Isolation) method or a LOCOS (Local Oxidation of Silicon) method.

ｎ型ボディ領域７１にはＰチャネルのＬＤＭＯＳトランジスタＴＰ１４が形成されている。詳述すると、ｎ型ボディ領域７１の表面には、ｐ型ドリフト領域７４と、ｐ＋型ソース領域７５と、フィールド酸化膜７６と、ｎ＋型バックゲート領域７７とが形成されている。ｐ型ドリフト領域７４の表面には、ｐ＋型ドレイン領域７８と、フィールド酸化膜７９とが形成されている。フィールド酸化膜７６は、ｐ＋型ソース領域７５とｎ＋型バックゲート領域７７との間に形成されている。また、フィールド酸化膜７９は、ｐ＋型ドレイン領域７８とｐ＋型ソース領域７５との間に形成されており、ｎ型ボディ領域７１とは離間して形成されている。これらフィールド酸化膜７６，７９は、例えば周知のＳＴＩ法やＬＯＣＯＳ法などを用いて形成される。なお、ｐ＋型ソース領域７５とｐ＋型ドレイン領域７８とｎ＋型バックゲート領域７７にはシリサイド層がそれぞれ形成されている。このシリサイド層は、例えばシリコンに高融点金属材料（例えば、コバルト）を反応させて形成されている。 In the n-type body region 71, a P-channel LDMOS transistor TP14 is formed. More specifically, a p-type drift region 74, a p + -type source region 75, a field oxide film 76, and an n + -type back gate region 77 are formed on the surface of the n-type body region 71. A p + type drain region 78 and a field oxide film 79 are formed on the surface of the p type drift region 74. Field oxide film 76 is formed between p + type source region 75 and n + type back gate region 77. The field oxide film 79 is formed between the p + type drain region 78 and the p + type source region 75, and is formed apart from the n type body region 71. These field oxide films 76 and 79 are formed by using, for example, a well-known STI method or LOCOS method. Note that silicide layers are formed in the p + -type source region 75, the p + -type drain region 78, and the n + -type back gate region 77, respectively. This silicide layer is formed, for example, by reacting a refractory metal material (for example, cobalt) with silicon.

ｐ＋型ソース領域７５とフィールド酸化膜７９との間においてｎ型ボディ領域７１及びｐ型ドリフト領域７４の表面には、ゲート酸化膜８０が形成されている。このゲート酸化膜８０上からフィールド酸化膜７９上に亘ってゲート電極８１が形成されている。このゲート電極８１の上部にはシリサイド層が形成されている。また、ゲート電極８１の側部にはサイドウォールが形成されている。 A gate oxide film 80 is formed on the surfaces of the n-type body region 71 and the p-type drift region 74 between the p + -type source region 75 and the field oxide film 79. A gate electrode 81 is formed from the gate oxide film 80 to the field oxide film 79. A silicide layer is formed on the gate electrode 81. A side wall is formed on the side of the gate electrode 81.

一方、ｎ型ドリフト領域７２の表面には、ｎ＋型ドレイン領域８２と、フィールド酸化膜８３と、ｐ型ボディ領域８４（ｐ型ウェル領域）とが形成されている。ｐ型ボディ領域８４の表面には、ｎ＋型ソース領域８５と、フィールド酸化膜８６と、ｐ＋型バックゲート領域８７とが形成されている。フィールド酸化膜８３は、ｎ＋型ドレイン領域８２とｎ＋型ソース領域８５との間に形成されており、ｐ型ボディ領域８４とは離間して形成されている。また、フィールド酸化膜８６は、ｎ＋型ソース領域８５とｐ＋型バックゲート領域８７との間に形成されている。これらフィールド酸化膜８３，８６は、例えば周知のＳＴＩ法やＬＯＣＯＳ法などを用いて形成される。なお、ｎ＋型ドレイン領域８２とｎ＋型ソース領域８５とｐ＋型バックゲート領域８７にはシリサイド層がそれぞれ形成されている。 On the other hand, on the surface of the n-type drift region 72, an n + -type drain region 82, a field oxide film 83, and a p-type body region 84 (p-type well region) are formed. On the surface of the p-type body region 84, an n + -type source region 85, a field oxide film 86, and a p + -type back gate region 87 are formed. Field oxide film 83 is formed between n + type drain region 82 and n + type source region 85, and is formed apart from p type body region 84. The field oxide film 86 is formed between the n + type source region 85 and the p + type back gate region 87. These field oxide films 83 and 86 are formed using, for example, a well-known STI method or LOCOS method. Note that silicide layers are formed in the n + -type drain region 82, the n + -type source region 85, and the p + -type back gate region 87, respectively.

ｎ＋型ソース領域８５とフィールド酸化膜８３との間においてｐ型ボディ領域８４及びｎ型ドリフト領域７２の表面には、ゲート酸化膜８８が形成されている。このゲート酸化膜８８上からフィールド酸化膜８３上に亘ってゲート電極８９が形成されている。また、ゲート電極８９の上部にはシリサイド層が形成されている。このゲート電極８９の側部にはサイドウォールが形成されている。 A gate oxide film 88 is formed on the surface of the p-type body region 84 and the n-type drift region 72 between the n + -type source region 85 and the field oxide film 83. A gate electrode 89 is formed from the gate oxide film 88 to the field oxide film 83. A silicide layer is formed on the gate electrode 89. Sidewalls are formed on the sides of the gate electrode 89.

このようなＬＤＭＯＳトランジスタＴＰ１４，ＴＮ１１では、ｐ＋型ソース領域７５及びｎ＋型バックゲート領域７７が電源端子Ｔ１に接続され、ｐ＋型ドレイン領域７８がｎ＋型ドレイン領域８２に接続されている。また、ｎ＋型ソース領域８５が出力端子Ｔｏに接続され、ｐ＋型バックゲート領域８７が抵抗Ｒ２を介してゲート電極８９に接続されている。そして、ｐ＋型バックゲート領域８７は、ＰチャネルのＬＤＭＯＳトランジスタＴＰ１５に接続されている。 In such LDMOS transistors TP14 and TN11, the p + type source region 75 and the n + type back gate region 77 are connected to the power supply terminal T1, and the p + type drain region 78 is connected to the n + type drain region 82. . Further, the n + -type source region 85 is connected to the output terminal To, and the p + -type back gate region 87 is connected to the gate electrode 89 through the resistor R2. The p + type back gate region 87 is connected to the P-channel LDMOS transistor TP15.

次に、ＮチャネルのＬＤＭＯＳトランジスタＴＮ１１のバックゲートに接続されたＰチャネルのＬＤＭＯＳトランジスタＴＰ１５，ＴＰ１６の断面構造を説明する。
ｐ−型半導体基板７０の表面にｎ型ボディ領域９０が形成されている。このｎ型ボディ領域９０には、ＰチャネルのＬＤＭＯＳトランジスタＴＰ１５，ＴＰ１６が形成されている。詳述すると、このｎ型ボディ領域９０の表面には、ｐ型ドリフト領域９１と、ｐ＋型ソース領域９２と、フィールド酸化膜９３と、ｎ＋型バックゲート領域９４と、フィールド酸化膜９５と、ｐ＋型ソース領域９６と、ｐ型ドリフト領域９７とが形成されている。ｐ型ドリフト領域９１には、ｐ＋型ドレイン領域９８と、フィールド酸化膜９９とが形成されている。このフィールド酸化膜９９は、ｐ＋型ドレイン領域９８とｐ＋型ソース領域９２との間に形成されており、ｎ型ボディ領域９０とは離間して形成されている。また、ｐ型ドリフト領域９７には、ｐ＋型ドレイン領域１００と、フィールド酸化膜１０１とが形成されている。このフィールド酸化膜１０１は、ｐ＋型ドレイン領域１００とｐ＋型ソース領域９６との間に形成されており、ｎ型ボディ領域９０とは離間して形成されている。また、フィールド酸化膜９３はｐ＋型ソース領域９２とｎ＋型バックゲート領域９４との間に形成され、フィールド酸化膜９５はｐ＋型ソース領域９６とｎ＋型バックゲート領域９４との間に形成されている。これらフィールド酸化膜９３，９５，９９，１０１は、例えば周知のＳＴＩ法やＬＯＣＯＳ法などを用いて形成される。なお、ｐ＋型ドレイン領域９８，１００とｐ＋型ソース領域９２，９６とｎ＋型バックゲート領域９４にはシリサイド層がそれぞれ形成されている。 Next, the cross-sectional structure of the P-channel LDMOS transistors TP15 and TP16 connected to the back gate of the N-channel LDMOS transistor TN11 will be described.
An n-type body region 90 is formed on the surface of p − type semiconductor substrate 70. In this n-type body region 90, P-channel LDMOS transistors TP15 and TP16 are formed. More specifically, on the surface of the n-type body region 90, a p-type drift region 91, a p + -type source region 92, a field oxide film 93, an n + -type back gate region 94, a field oxide film 95, , P + -type source region 96 and p-type drift region 97 are formed. A p + type drain region 98 and a field oxide film 99 are formed in the p type drift region 91. The field oxide film 99 is formed between the p + type drain region 98 and the p + type source region 92, and is formed apart from the n type body region 90. A p + type drain region 100 and a field oxide film 101 are formed in the p type drift region 97. The field oxide film 101 is formed between the p + type drain region 100 and the p + type source region 96 and is formed apart from the n type body region 90. The field oxide film 93 is formed between the p + type source region 92 and the n + type back gate region 94, and the field oxide film 95 is formed between the p + type source region 96 and the n + type back gate region 94. Is formed. These field oxide films 93, 95, 99, and 101 are formed using, for example, a well-known STI method or LOCOS method. Note that silicide layers are formed in the p + type drain regions 98 and 100, the p + type source regions 92 and 96, and the n + type back gate region 94, respectively.

ｐ＋型ソース領域９２とフィールド酸化膜９９との間においてｐ型ドリフト領域９１及びｎ型ボディ領域９０の表面には、ゲート酸化膜１０２が形成されている。このゲート酸化膜１０２上からフィールド酸化膜９９上に亘ってゲート電極１０３が形成されている。このゲート電極１０３の上部にはシリサイド層が形成されている。また、ゲート電極１０３の側部にはサイドウォールが形成されている。 A gate oxide film 102 is formed on the surface of the p-type drift region 91 and the n-type body region 90 between the p + -type source region 92 and the field oxide film 99. A gate electrode 103 is formed from the gate oxide film 102 to the field oxide film 99. A silicide layer is formed on the gate electrode 103. A side wall is formed on the side of the gate electrode 103.

同様に、ｐ＋型ソース領域９６とフィールド酸化膜１０１との間においてｐ型ドリフト領域９７及びｎ型ボディ領域９０の表面には、ゲート酸化膜１０４が形成されている。このゲート酸化膜１０４上からフィールド酸化膜１０１上に亘ってゲート電極１０５が形成されている。このゲート電極１０５の上部にはシリサイド層が形成されている。また、ゲート電極１０５の側部にはサイドウォールが形成されている。 Similarly, a gate oxide film 104 is formed on the surface of the p-type drift region 97 and the n-type body region 90 between the p + -type source region 96 and the field oxide film 101. A gate electrode 105 is formed from the gate oxide film 104 to the field oxide film 101. A silicide layer is formed on the gate electrode 105. A side wall is formed on the side of the gate electrode 105.

このようなＬＤＭＯＳトランジスタＴＰ１５，ＴＰ１６では、トランジスタＴＰ１５のｐ＋型ドレイン領域９８が上記トランジスタＴＮ１１のｐ＋型バックゲート領域８７に接続され、ゲート電極１０３，１０５及びトランジスタＴＰ１６のｐ＋型ドレイン領域１００が電源端子Ｔ２に接続されている。そして、両トランジスタＴＰ１５，ＴＰ１６のｎ＋型バックゲート領域９４と、トランジスタＴＰ１５のｐ＋型ソース領域９２と、トランジスタＴＰ１６のｐ＋型ソース領域９６とが共通にノードＮ１２に接続されている。 In such LDMOS transistors TP15 and TP16, the p + type drain region 98 of the transistor TP15 is connected to the p + type back gate region 87 of the transistor TN11, and the gate electrodes 103 and 105 and the p + type drain region 100 of the transistor TP16. Is connected to the power supply terminal T2. The n + type back gate region 94 of both transistors TP15 and TP16, the p + type source region 92 of the transistor TP15, and the p + type source region 96 of the transistor TP16 are commonly connected to the node N12.

以上説明したＬＤＭＯＳトランジスタＴＮ１１，ＴＰ１４，ＴＰ１５，ＴＰ１６では、フィールド酸化膜７９，８３，９９，１０１の形成によって、ゲートとソースとの離間距離に比してゲートとドレインとの離間距離が大きくなるため、ドレインの高い耐圧が確保されている。具体的には、ＮチャネルのＬＤＭＯＳトランジスタＴＮ１１では、ゲート・ソース間耐圧が例えば１２Ｖであるのに対し、ドレイン・ソース間耐圧が例えば４２Ｖである。また、ＰチャネルのＬＤＭＯＳトランジスタＴＰ１４，ＴＰ１５，ＴＰ１６では、ドレインとｐ−型半導体基板７０との間の耐圧が例えば４２Ｖである。さらに、ＰチャネルのＬＤＭＯＳトランジスタＴＰ１４，ＴＰ１５，ＴＰ１６のドレインとｐ−型半導体基板７０との間では、負電圧に対する耐圧も高く確保されている。具体的には、ＰチャネルのＬＤＭＯＳトランジスタＴＰ１４，ＴＰ１５，ＴＰ１６では、ドレインとｐ−型半導体基板７０との間の負電圧に対する耐圧が例えば−４２Ｖである。なお、上述した各耐圧の電圧値は、ｐ−型半導体基板７０の電位を０Ｖとした場合の絶対電圧である。また、上記各耐圧の電圧値は一例であり、その電圧値は適宜調整可能である。 In the LDMOS transistors TN11, TP14, TP15, and TP16 described above, the distance between the gate and the drain becomes larger than the distance between the gate and the source due to the formation of the field oxide films 79, 83, 99, and 101. The high breakdown voltage of the drain is ensured. Specifically, the N-channel LDMOS transistor TN11 has a gate-source breakdown voltage of, for example, 12V, while a drain-source breakdown voltage of, for example, 42V. In the P-channel LDMOS transistors TP14, TP15, and TP16, the breakdown voltage between the drain and the p − type semiconductor substrate 70 is, for example, 42V. Further, a high withstand voltage against a negative voltage is secured between the drains of the P-channel LDMOS transistors TP14, TP15, and TP16 and the p − type semiconductor substrate. Specifically, in the P-channel LDMOS transistors TP14, TP15, and TP16, the withstand voltage against a negative voltage between the drain and the p − type semiconductor substrate 70 is −42V, for example. The voltage value of each withstand voltage described above is an absolute voltage when the potential of the p − type semiconductor substrate 70 is 0V. Moreover, the voltage value of each said proof pressure is an example, The voltage value can be adjusted suitably.

次に、上記出力回路１１Ａの動作について説明する。ここでは、半導体装置１０Ａの電源端子Ｔ２が低電位側の電源配線から外れた場合の出力回路１１Ａの動作について説明する。   Next, the operation of the output circuit 11A will be described. Here, the operation of the output circuit 11A when the power supply terminal T2 of the semiconductor device 10A is disconnected from the power supply wiring on the low potential side will be described.

図８に示すように、半導体装置１０Ａの電源端子Ｔ２が意図せずに低電位側の電源配線から外れると、半導体装置１０Ａ内部のＤＣ電流により、出力回路１１Ａの電源端子Ｔ２の電位が低電位電源電圧ＧＮＤレベルから第１の高電位電源電圧ＶＤＤ１レベルまで上昇する。このとき、他の半導体装置１０ＢからバスＢ１に低電位電源電圧ＧＮＤレベルの出力信号Ｖｏｕｔ１が出力されていると、出力回路１１Ａの出力端子Ｔｏに低電位電源電圧ＧＮＤが印加される。ここで、出力回路１１Ａの電源端子Ｔ２の電位を０Ｖとした場合には、電源端子Ｔ２から出力端子Ｔｏをみると、相対的に負電圧（ここでは、−１２Ｖ）が印加されていることになる。同様に、図８においては、半導体装置１０Ａの電源端子Ｔ２の電位を０Ｖ（より具体的には、上記ｐ−型半導体基板７０の電位を０Ｖ）とした場合の相対的な電圧値を括弧内に示している。詳述すると、トランジスタＴＮ１のソース電圧は−１２Ｖになる。また、図７に示すように、トランジスタＴＮ１１のソースとなるｎ＋型ソース領域８５と、ｐ型ボディ領域８４（トランジスタＴＮ１１のｐ＋型バックゲート領域８７）との間にはＰＮ接合により寄生ダイオードＤ１１が形成されている。この寄生ダイオードＤ１１は、バックゲート領域８７からｎ＋型ソース領域８５に向かう方向が順方向になる。このため、図８に示すように、トランジスタＴＮ１１のバックゲート電圧は、トランジスタＴＮ１１のソース電圧よりも寄生ダイオードＤ１１の順方向電圧Ｖｆ（ここでは、０．６Ｖ）分だけ高い電圧、つまり−１１．４Ｖになる。したがって、トランジスタＴＰ１５のドレインには、−１１．４Ｖが印加されることになる。但し、上述したようにＰチャネルのＬＤＭＯＳトランジスタＴＰ１５のドレインとｐ−型半導体基板７０との間の負電圧に対する耐圧は−４２Ｖであるため、−１１．４Ｖという比較的高い負電圧が印加された場合であってもトランジスタＴＰ１５が破壊されることはない。 As shown in FIG. 8, when the power supply terminal T2 of the semiconductor device 10A is unintentionally disconnected from the power supply wiring on the low potential side, the potential of the power supply terminal T2 of the output circuit 11A becomes low due to the DC current inside the semiconductor device 10A. It rises from the power supply voltage GND level to the first high potential power supply voltage VDD1 level. At this time, if the output signal Vout1 of the low potential power supply voltage GND level is output from the other semiconductor device 10B to the bus B1, the low potential power supply voltage GND is applied to the output terminal To of the output circuit 11A. Here, when the potential of the power supply terminal T2 of the output circuit 11A is set to 0V, when the output terminal To is viewed from the power supply terminal T2, a relatively negative voltage (in this case, −12V) is applied. Become. Similarly, in FIG. 8, the relative voltage value when the potential of the power supply terminal T2 of the semiconductor device 10A is 0 V (more specifically, the potential of the p − type semiconductor substrate 70 is 0 V) is shown in parentheses. It shows. More specifically, the source voltage of the transistor TN1 is −12V. Further, as shown in FIG. 7, a parasitic diode is formed between the n + type source region 85 serving as the source of the transistor TN11 and the p type body region 84 (p + type back gate region 87 of the transistor TN11) by a PN junction. D11 is formed. In the parasitic diode D11, the direction from the back gate region 87 toward the n + -type source region 85 is the forward direction. Therefore, as shown in FIG. 8, the back gate voltage of the transistor TN11 is higher than the source voltage of the transistor TN11 by the forward voltage Vf (here, 0.6V) of the parasitic diode D11, that is, −11. 4V. Therefore, −11.4 V is applied to the drain of the transistor TP15. However, since the withstand voltage against the negative voltage between the drain of the P-channel LDMOS transistor TP15 and the p − type semiconductor substrate 70 is −42V as described above, a relatively high negative voltage of −11.4V was applied. Even in this case, the transistor TP15 is not destroyed.

一方、図８に示すように、トランジスタＴＰ１５，ＴＰ１６のゲート及びトランジスタＴＰ１６のドレインには、第１の高電位電源電圧ＶＤＤ１が供給されている。すなわち、トランジスタＴＰ１５，ＴＰ１６のゲート電圧及びトランジスタＴＰ１６のドレイン電圧は０Ｖである。また、トランジスタＴＰ１５，ＴＰ１６のソースは、トランジスタＴＰ１５，ＴＰ１６のバックゲートと共にノードＮ１２に接続され、そのノードＮ１２がフローティング状態になっている。このとき、図７に示すように、トランジスタＴＰ１６のｐ＋型ドレイン領域１００とｎ型ボディ領域９０（トランジスタＴＰ１５，ＴＰ１６のバックゲートとなるｎ＋型バックゲート領域９４）との間にはＰＮ接合により寄生ダイオードＤ１２が形成されている。この寄生ダイオードＤ１２は、ｐ＋型ドレイン領域１００からｐ型ドリフト領域９７を通じてｎ型ボディ領域９０（ｎ＋型バックゲート領域９４）に向かう方向が順方向になる。このため、図８に示すように、ノードＮ１２の電圧、つまりトランジスタＴＰ１５，ＴＰ１６のソース電圧は、トランジスタＴＰ１６のドレイン電圧（ここでは、０Ｖ）よりも寄生ダイオードＤ１２の順方向電圧Ｖｆ（ここでは、０．６Ｖ）分だけ低い電圧、つまり−０．６Ｖになる。したがって、トランジスタＴＰ１５，ＴＰ１６はオフする。このとき、図７に示すように、トランジスタＴＮ１１のバックゲートと接続されるｐ＋型ドレイン領域９８から電源端子Ｔ２までの間には、上記寄生ダイオードＤ１２と、上記ｐ＋型ドレイン領域９８とｎ型ボディ領域９０との間に形成された寄生ダイオードＤ１３とが存在する。この寄生ダイオードＤ１３は、ｐ＋型ドレイン領域９８からｐ型ドリフト領域９１を通じてｎ型ボディ領域９０に向かう方向が順方向になる。このため、図８に示すように、電源端子Ｔ２の電位（ここでは、０Ｖ）よりも低い電圧（ここでは、−１２Ｖ）が出力端子Ｔｏに印加された場合であっても、寄生ダイオードＤ１３によって電源端子Ｔ２からバスＢ１に向かって電流が流れることを抑制することができる。したがって、当該半導体装置１０Ａが故障した場合であっても、その故障に起因して他の半導体装置１０Ｂが誤動作を起こすことが抑制される。換言すると、１つの半導体装置１０Ａの電源端子Ｔ２が外れた場合（１つの半導体装置１０Ａが故障した場合）であっても、他の半導体装置１０Ｂの通信を正常に行うことができる。 On the other hand, as shown in FIG. 8, the first high-potential power supply voltage VDD1 is supplied to the gates of the transistors TP15 and TP16 and the drain of the transistor TP16. That is, the gate voltages of the transistors TP15 and TP16 and the drain voltage of the transistor TP16 are 0V. The sources of the transistors TP15 and TP16 are connected to the node N12 together with the back gates of the transistors TP15 and TP16, and the node N12 is in a floating state. At this time, as shown in FIG. 7, a PN junction is formed between the p + type drain region 100 of the transistor TP16 and the n type body region 90 (the n + type back gate region 94 serving as the back gate of the transistors TP15 and TP16). Thus, a parasitic diode D12 is formed. The parasitic diode D12 has a forward direction from the p + type drain region 100 to the n type body region 90 (n + type back gate region 94) through the p type drift region 97. For this reason, as shown in FIG. 8, the voltage of the node N12, that is, the source voltage of the transistors TP15 and TP16, is higher than the drain voltage of the transistor TP16 (here, 0V) than the forward voltage Vf of the parasitic diode D12 (here, The voltage becomes lower by 0.6V), that is, -0.6V. Therefore, the transistors TP15 and TP16 are turned off. At this time, as shown in FIG. 7, between the p + type drain region 98 connected to the back gate of the transistor TN11 and the power supply terminal T2, the parasitic diode D12, the p + type drain region 98, and the n + There is a parasitic diode D13 formed between the mold body region 90. The parasitic diode D13 has a forward direction from the p + -type drain region 98 to the n-type body region 90 through the p-type drift region 91. For this reason, as shown in FIG. 8, even when a voltage (here, −12 V) lower than the potential (here, 0 V) of the power supply terminal T2 is applied to the output terminal To, the parasitic diode D13 It is possible to suppress a current from flowing from the power supply terminal T2 toward the bus B1. Therefore, even if the semiconductor device 10A fails, it is possible to prevent other semiconductor devices 10B from malfunctioning due to the failure. In other words, even when the power supply terminal T2 of one semiconductor device 10A is disconnected (when one semiconductor device 10A fails), communication of the other semiconductor device 10B can be performed normally.

さらに、本実施形態の出力回路１１Ａでは、トランジスタＴＮ１１のバックゲートが抵抗Ｒ２を介して同トランジスタＴＮ１１のゲートに接続されているため、トランジスタＴＮ１１のゲート電圧は、トランジスタＴＮ１１のバックゲート電圧よりも抵抗Ｒ２による電圧降下分だけ高い電圧になる。これにより、トランジスタＴＮ１１のゲート・ソース間電圧を低くすることができる。したがって、例えば電源端子Ｔ１の電圧とバスＢ１から出力端子Ｔｏに印加される電圧との電位差がトランジスタＴＮ１１のゲート・ソース間耐圧（ここでは、１２Ｖ）よりも大きい場合であっても、トランジスタＴＮ１１のゲート・ソース間にその耐圧以上の電圧が印加されることが抑制される。   Further, in the output circuit 11A of the present embodiment, since the back gate of the transistor TN11 is connected to the gate of the transistor TN11 via the resistor R2, the gate voltage of the transistor TN11 is higher than the back gate voltage of the transistor TN11. The voltage becomes higher by the voltage drop due to R2. Thereby, the gate-source voltage of the transistor TN11 can be lowered. Therefore, for example, even when the potential difference between the voltage at the power supply terminal T1 and the voltage applied from the bus B1 to the output terminal To is larger than the gate-source breakdown voltage (here, 12V) of the transistor TN11, Application of a voltage higher than the withstand voltage between the gate and the source is suppressed.

また、トランジスタＴＮ１１のゲート電圧が負電圧になると、トランジスタＴＰ１２のソース電圧も負電圧になる。ここで、トランジスタＴＰ１２のゲート電圧は０Ｖになるため、トランジスタＴＰ１２はオフされる。このとき、ノードＮ１１から電源端子Ｔ２までの間には、抵抗Ｒ１、及びトランジスタＴＰ１２のバックゲート・ドレイン間に形成される寄生ダイオードＤ１４を通る電流パスが形成される。但し、この電流パスに抵抗Ｒ１を設けているため、この抵抗Ｒ１の抵抗値を調整することにより上記電流パスに流れる電流量を少なくすることができる。具体的には、本実施形態の出力回路１１Ａでは、例えば上記電流パスに流れる電流量がＣＡＮ（Controller Area Network）やＬＩＮ（Local interconnect network）等の規格によって定められた規定値以下となるように上記抵抗Ｒ１の抵抗値が設定されている。   Further, when the gate voltage of the transistor TN11 becomes a negative voltage, the source voltage of the transistor TP12 also becomes a negative voltage. Here, since the gate voltage of the transistor TP12 becomes 0V, the transistor TP12 is turned off. At this time, a current path passing through the resistor R1 and the parasitic diode D14 formed between the back gate and the drain of the transistor TP12 is formed between the node N11 and the power supply terminal T2. However, since the resistor R1 is provided in the current path, the amount of current flowing through the current path can be reduced by adjusting the resistance value of the resistor R1. Specifically, in the output circuit 11A of the present embodiment, for example, the amount of current flowing through the current path is equal to or less than a specified value defined by a standard such as CAN (Controller Area Network) or LIN (Local Interconnect Network). The resistance value of the resistor R1 is set.

なお、上述したように、トランジスタＴＮ１のソース・バックゲート間には、バックゲートからソースに向かう方向が順方向となる上記寄生ダイオードＤ１１が形成されている。このため、例えば電源端子Ｔ１の電位よりも高い電圧が出力端子Ｔｏに印加された場合であっても、寄生ダイオードＤ１１によって出力端子Ｔｏから電源端子Ｔ１に向かって電流が流れることを抑制することができる。   As described above, the parasitic diode D11 is formed between the source and back gate of the transistor TN1 so that the direction from the back gate to the source is the forward direction. For this reason, for example, even when a voltage higher than the potential of the power supply terminal T1 is applied to the output terminal To, the parasitic diode D11 prevents the current from flowing from the output terminal To to the power supply terminal T1. it can.

以上説明した実施形態によれば、第１実施形態の（１）〜（３）の効果に加えて以下の効果を奏する。
（４）ＮチャネルのＬＤＭＯＳトランジスタＴＮ１１のバックゲートに、ドレインが外側になるように２つのＰチャネルのＬＤＭＯＳトランジスタＴＰ１５，ＴＰ１６を直列に接続するようにした。このため、電源端子Ｔ２の電位よりも低い電圧（負電圧）が出力端子Ｔｏに印加された場合には、その負電圧がＰチャネルのＬＤＭＯＳトランジスタＴＰ１５のドレインに印加されることになる。ここで、ＰチャネルのＬＤＭＯＳトランジスタＴＰ１５のドレインとｐ−型半導体基板７０との間の負電圧に対する耐圧（例えば、−４２Ｖ）は高く確保されている。したがって、電源端子Ｔ２の電圧と出力端子Ｔｏに印加された電圧（負電圧）との電位差が比較的高い場合であっても、上記負電圧によってトランジスタＴＰ１５が破壊されることを好適に抑制することができる。 According to the embodiment described above, the following effects are obtained in addition to the effects (1) to (3) of the first embodiment.
(4) Two P-channel LDMOS transistors TP15 and TP16 are connected in series to the back gate of the N-channel LDMOS transistor TN11 so that the drain is on the outside. Therefore, when a voltage (negative voltage) lower than the potential of the power supply terminal T2 is applied to the output terminal To, the negative voltage is applied to the drain of the P-channel LDMOS transistor TP15. Here, a high withstand voltage (eg, −42 V) against a negative voltage between the drain of the P-channel LDMOS transistor TP15 and the p − type semiconductor substrate 70 is secured. Therefore, even when the potential difference between the voltage of the power supply terminal T2 and the voltage (negative voltage) applied to the output terminal To is relatively high, it is preferable to prevent the transistor TP15 from being destroyed by the negative voltage. Can do.

（５）ところで、上記ＰチャネルのＬＤＭＯＳトランジスタＴＰ１５，ＴＰ１６の代わりに、負電圧に対する耐圧を持たせたバイポーラトランジスタを用いる回路も考えられるが、この場合には以下の問題が発生する。すなわち、バイポーラトランジスタをＣＭＯＳと同一チップ上に形成するにはＢｉ−ＣＭＯＳプロセスとなるため、プロセス工程数が増大し、製造コストが増大するという問題がある。さらに、負電圧に対する高い耐圧を持たせたバイポーラトランジスタを形成するには特殊な基板を使用するため、製造コストの増大が顕著となる。これに対し、本実施形態では、ＣＭＯＳプロセスとの親和性が高いＬＤＭＯＳトランジスタを使用するようにした。これにより、バイポーラトランジスタを使用する場合と比べてプロセス工程数の増大を抑制することができ、製造コストの増大を抑制することができる。   (5) By the way, instead of the P-channel LDMOS transistors TP15 and TP16, a circuit using a bipolar transistor having a withstand voltage against a negative voltage can be considered. However, in this case, the following problems occur. That is, in order to form a bipolar transistor on the same chip as the CMOS, a Bi-CMOS process is used, which increases the number of process steps and increases the manufacturing cost. Further, since a special substrate is used to form a bipolar transistor having a high withstand voltage against a negative voltage, the manufacturing cost is remarkably increased. In contrast, in the present embodiment, an LDMOS transistor having a high affinity with the CMOS process is used. Thereby, compared with the case where a bipolar transistor is used, the increase in the number of process steps can be suppressed, and the increase in manufacturing cost can be suppressed.

（６）トランジスタＴＮ１１のバックゲートに、抵抗Ｒ２を介して同トランジスタＴＮ１１のゲートを接続するようにした。これにより、例えば電源端子Ｔ１の電圧とバスＢ１から出力端子Ｔｏに印加される電圧との電位差がトランジスタＴＮ１１のゲート・ソース間耐圧（ここでは、１２Ｖ）よりも大きい場合であっても、トランジスタＴＮ１１のゲート・ソース間にその耐圧以上の電圧が印加されることが抑制される。したがって、トランジスタＴＮ１１が破壊されることを好適に抑制することができる。   (6) The gate of the transistor TN11 is connected to the back gate of the transistor TN11 via the resistor R2. Thus, for example, even when the potential difference between the voltage at the power supply terminal T1 and the voltage applied from the bus B1 to the output terminal To is larger than the gate-source breakdown voltage (here, 12V) of the transistor TN11, the transistor TN11. Application of a voltage higher than the withstand voltage between the gate and the source is suppressed. Therefore, destruction of the transistor TN11 can be preferably suppressed.

（７）トランジスタＴＰ１２のバックゲートに、抵抗Ｒ１を介して同トランジスタＴＰ１２のソースを接続するようにした。これにより、トランジスタＴＰ１２のソース電圧が電源端子Ｔ２の電位よりも低くなった場合に形成される電流パスに上記抵抗Ｒ１が設けられるため、この抵抗Ｒ１の抵抗値を調整することにより上記電流パスに流れる電流量を少なくすることができる。   (7) The source of the transistor TP12 is connected to the back gate of the transistor TP12 via the resistor R1. As a result, the resistor R1 is provided in the current path formed when the source voltage of the transistor TP12 becomes lower than the potential of the power supply terminal T2. Therefore, by adjusting the resistance value of the resistor R1, the current path is adjusted. The amount of flowing current can be reduced.

なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態におけるバッファ回路２０における出力トランジスタ（図１のＰチャネルＭＯＳトランジスタＴＰ２や図６のＰチャネルのＬＤＭＯＳトランジスタＴＰ１２）の接続を変更してもよい。例えば図９に示されるように、図６に示したＰチャネルのＬＤＭＯＳトランジスタＴＰ１２の代わりに、ＮチャネルのＬＤＭＯＳトランジスタＴＮ１２を用いるようにしてもよい。トランジスタＴＮ１２のソースには、入力信号Ｖｉｎが供給される。また、トランジスタＴＮ１２は、そのゲートがトランジスタＴＮ１１のゲートに接続され、ドレインがトランジスタＴＰ１１のドレインに接続されている。トランジスタＴＮ１２のバックゲートは同トランジスタＴＮ１２のソースに接続されている。さらに、トランジスタＴＮ１２のゲートは抵抗Ｒ３を介してドレインに接続されている。 In addition, each said embodiment can also be implemented in the following aspects which changed this suitably.
The connection of the output transistor (P-channel MOS transistor TP2 in FIG. 1 or P-channel LDMOS transistor TP12 in FIG. 6) in the buffer circuit 20 in each of the above embodiments may be changed. For example, as shown in FIG. 9, an N-channel LDMOS transistor TN12 may be used instead of the P-channel LDMOS transistor TP12 shown in FIG. The input signal Vin is supplied to the source of the transistor TN12. The transistor TN12 has a gate connected to the gate of the transistor TN11 and a drain connected to the drain of the transistor TP11. The back gate of the transistor TN12 is connected to the source of the transistor TN12. Further, the gate of the transistor TN12 is connected to the drain via the resistor R3.

このようなＮチャネルのＬＤＭＯＳトランジスタＴＮ１２は、上記ＮチャネルのＬＤＭＯＳトランジスタＴＮ１１と同一の導電型のＬＤＭＯＳトランジスタである。そして、本実施形態では、トランジスタＴＮ１１のゲート・ソース間電圧Ｖｇｓ１１とトランジスタＴＮ１２のゲート・ソース間電圧Ｖｇｓ１３とが同一になるように、トランジスタＴＮ１１，ＴＮ１２は同一の素子サイズに設定されている。   The N-channel LDMOS transistor TN12 is the same conductivity type LDMOS transistor as the N-channel LDMOS transistor TN11. In this embodiment, the transistors TN11 and TN12 are set to have the same element size so that the gate-source voltage Vgs11 of the transistor TN11 and the gate-source voltage Vgs13 of the transistor TN12 are the same.

この図９に示した出力回路１１Ａでは、内部回路から入力信号ＶｉｎがトランジスタＴＮ１２のソースに供給されると、トランジスタＴＮ１２のゲート電圧が、入力信号ＶｉｎよりもトランジスタＴＮ１２のゲート・ソース間電圧Ｖｇｓ１３分だけ高い電圧値となる。そして、このトランジスタＴＮ１２のゲート電圧がトランジスタＴＮ１１のゲート電圧となる。したがって、トランジスタＴＮ１１のソースから出力される出力信号Ｖｏｕｔは、トランジスタＴＮ１２のゲート電圧よりもトランジスタＴＮ１１のゲート・ソース間電圧Ｖｇｓ１１分だけ低い電圧値となる。すなわち、出力信号Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｉｎ＋Ｖｇｓ１３−Ｖｇｓ１１
となる。ここで、本実施形態では、上述したようにトランジスタＴＮ１１，ＴＮ１２のゲート・ソース間電圧Ｖｇｓ１１，Ｖｇｓ１３が略同一になるように設定されている。このとき、トランジスタＴＮ１１，ＴＮ１２が同一の導電型のＬＤＭＯＳトランジスタであるため、製造ばらつきがあってもトランジスタＴＮ１１，ＴＮ１２のゲート・ソース間電圧Ｖｇｓ１１，Ｖｇｓ１３を高精度に同一に設定することができる（Ｖｇｓ１１＝Ｖｇｓ１３）。このため、出力信号Ｖｏｕｔの電圧値は、下記式より入力信号Ｖｉｎと同一レベルになる。 In the output circuit 11A shown in FIG. 9, when the input signal Vin is supplied from the internal circuit to the source of the transistor TN12, the gate voltage of the transistor TN12 is more than the gate-source voltage Vgs13 of the transistor TN12 than the input signal Vin. Only a high voltage value is obtained. The gate voltage of the transistor TN12 becomes the gate voltage of the transistor TN11. Therefore, the output signal Vout output from the source of the transistor TN11 has a voltage value lower than the gate voltage of the transistor TN12 by the gate-source voltage Vgs11 of the transistor TN11. That is, the output signal Vout is
Vout = Vin + Vgs13−Vgs11
It becomes. Here, in the present embodiment, as described above, the gate-source voltages Vgs11 and Vgs13 of the transistors TN11 and TN12 are set to be substantially the same. At this time, since the transistors TN11 and TN12 are LDMOS transistors of the same conductivity type, the gate-source voltages Vgs11 and Vgs13 of the transistors TN11 and TN12 can be set to be the same with high precision even if there are manufacturing variations ( Vgs11 = Vgs13). For this reason, the voltage value of the output signal Vout becomes the same level as the input signal Vin from the following equation.

Ｖｏｕｔ＝Ｖｉｎ＋Ｖｇｓ１３−Ｖｇｓ１１
＝Ｖｉｎ＋Ｖｇｓ１３−Ｖｇｓ１１
＝Ｖｉｎ
さらに、トランジスタＴＮ１２のゲートに、抵抗Ｒ３を介して同トランジスタＴＮ１２のドレインを接続するようにした。このため、トランジスタＴＮ１２のゲート電圧が同トランジスタＴＮ１２のソース電圧よりも低くなった場合に、トランジスタＴＮ１２のゲートからソースに向かって形成される電流パスに上記抵抗Ｒ３が設けられる。詳述すると、トランジスタＴＮ１２のゲート電圧が同トランジスタＴＮ１２のソース電圧よりも低くなると、トランジスタＴＮ１２がオフされ、トランジスタＴＮ１２のドレイン・バックゲート間に、そのバックゲートからドレインに向かう方向が順方向に寄生ダイオードが形成される。このため、トランジスタＴＮ１２のゲートから抵抗Ｒ３を介してドレイン、上記寄生ダイオード、トランジスタＴＮ１２のソースを通る電流パスが形成される。但し、この電流パスに抵抗Ｒ３を設けているため、この抵抗Ｒ３の抵抗値を調整することにより上記電流パスに流れる電流量を少なくすることができる。例えば図９に示した出力回路１１Ａでは、上記電流パスに流れる電流量がＣＡＮやＬＩＮ等の規格によって定められた規定値以下となるように上記抵抗Ｒ３の抵抗値が設定されている。なお、第２抵抗の一例として開示した抵抗Ｒ３を省略するようにしてもよい。また、図９では、第２実施形態のバッファ回路２０の変形例を示したが、第１実施形態のバッファ回路２０についても同様に変更することができる。 Vout = Vin + Vgs13−Vgs11
= Vin + Vgs13-Vgs11
= Vin
Further, the drain of the transistor TN12 is connected to the gate of the transistor TN12 via the resistor R3. For this reason, when the gate voltage of the transistor TN12 becomes lower than the source voltage of the transistor TN12, the resistor R3 is provided in a current path formed from the gate of the transistor TN12 toward the source. Specifically, when the gate voltage of the transistor TN12 becomes lower than the source voltage of the transistor TN12, the transistor TN12 is turned off, and the direction from the back gate to the drain is parasitic between the drain and the back gate of the transistor TN12 in the forward direction. A diode is formed. For this reason, a current path is formed from the gate of the transistor TN12 through the drain via the resistor R3, the parasitic diode, and the source of the transistor TN12. However, since the resistor R3 is provided in the current path, the amount of current flowing through the current path can be reduced by adjusting the resistance value of the resistor R3. For example, in the output circuit 11A shown in FIG. 9, the resistance value of the resistor R3 is set so that the amount of current flowing through the current path is equal to or less than a specified value determined by a standard such as CAN or LIN. The resistor R3 disclosed as an example of the second resistor may be omitted. 9 shows a modification of the buffer circuit 20 of the second embodiment, the buffer circuit 20 of the first embodiment can be similarly modified.

・上記第２実施形態において、第１抵抗の一例として開示した抵抗Ｒ２の代わりに、図１０に示されるように、ツェナーダイオードＺＤ２を設けるようにしてもよい。具体的には、トランジスタＴＮ１１のバックゲートとゲートとの間に、トランジスタＴＮ１１のバックゲート（ノードＮ１３）にアノードが接続され、トランジスタＴＮ１１のゲート（ノードＮ１１）にカソードが接続されたツェナーダイオードＺＤ２を設けるようにしてもよい。あるいは、抵抗Ｒ２と上記ツェナーダイオードＺＤ２を並列に接続するように設けるようにしてもよい。   In the second embodiment, a Zener diode ZD2 may be provided as shown in FIG. 10 instead of the resistor R2 disclosed as an example of the first resistor. Specifically, a Zener diode ZD2 having an anode connected to the back gate (node N13) of the transistor TN11 and a cathode connected to the gate (node N11) of the transistor TN11 is provided between the back gate and the gate of the transistor TN11. You may make it provide. Alternatively, the resistor R2 and the Zener diode ZD2 may be provided so as to be connected in parallel.

・上記各実施形態では、第１ＭＯＳトランジスタの一例としてＮチャネルＭＯＳトランジスタＴＮ１やＮチャネルのＬＤＭＯＳトランジスタＴＮ１１を開示した。これに限らず、例えば第１ＭＯＳトランジスタとしてＰチャネルＭＯＳトランジスタやＰチャネルのＬＤＭＯＳトランジスタを用いてもよい。なお、この場合の図１や図６に示した出力回路１１Ａでは、第５ＭＯＳトランジスタの一例として開示したＰチャネルＭＯＳトランジスタＴＰ２やＰチャネルのＬＤＭＯＳトランジスタＴＰ１２の代わりに、ＮチャネルＭＯＳトランジスタやＮチャネルのＬＤＭＯＳトランジスタを用いることが好ましい。一方、上記の場合の図９に示した出力回路１１Ａでは、第４ＭＯＳトランジスタの一例として開示したＮチャネルのＬＤＭＯＳトランジスタＴＮ１２の代わりに、ＰチャネルＭＯＳトランジスタやＰチャネルのＬＤＭＯＳトランジスタを用いることが好ましい。   In each of the above embodiments, the N-channel MOS transistor TN1 and the N-channel LDMOS transistor TN11 are disclosed as examples of the first MOS transistor. For example, a P-channel MOS transistor or a P-channel LDMOS transistor may be used as the first MOS transistor. In this case, in the output circuit 11A shown in FIGS. 1 and 6, instead of the P-channel MOS transistor TP2 and the P-channel LDMOS transistor TP12 disclosed as examples of the fifth MOS transistor, an N-channel MOS transistor or an N-channel MOS transistor is used. It is preferable to use an LDMOS transistor. On the other hand, in the output circuit 11A shown in FIG. 9 in the above case, it is preferable to use a P-channel MOS transistor or a P-channel LDMOS transistor instead of the N-channel LDMOS transistor TN12 disclosed as an example of the fourth MOS transistor.

・上記第１実施形態では、第２ＭＯＳトランジスタ及び第３ＭＯＳトランジスタの一例としてＰチャネルＭＯＳトランジスタＴＰ５，ＴＰ６を開示した。これに限らず、例えば第２ＭＯＳトランジスタ及び第３ＭＯＳトランジスタとしてＮチャネルＭＯＳトランジスタを用いてもよい。   In the first embodiment, the P-channel MOS transistors TP5 and TP6 are disclosed as examples of the second MOS transistor and the third MOS transistor. For example, N-channel MOS transistors may be used as the second MOS transistor and the third MOS transistor.

・上記第２実施形態では、第２ＭＯＳトランジスタ及び第３ＭＯＳトランジスタの一例としてＰチャネルのＬＤＭＯＳトランジスタＴＰ１５，ＴＰ１６を開示した。これに限らず、例えば第２ＭＯＳトランジスタ及び第３ＭＯＳトランジスタとしてＰチャネルＭＯＳトランジスタを用いてもよい。   In the second embodiment, P-channel LDMOS transistors TP15 and TP16 are disclosed as examples of the second MOS transistor and the third MOS transistor. For example, P-channel MOS transistors may be used as the second MOS transistor and the third MOS transistor.

・上記第１実施形態では、電流源の一例としてＰチャネルＭＯＳトランジスタＴＰ４を開示した。これに限らず、例えば電流源としてＮチャネルＭＯＳトランジスタを用いてもよい。   In the first embodiment, the P-channel MOS transistor TP4 is disclosed as an example of the current source. For example, an N-channel MOS transistor may be used as a current source.

・上記第２実施形態では、電流源の一例としてＰチャネルのＬＤＭＯＳトランジスタＴＰ１４を開示した。これに限らず、例えば電流源としてＮチャネルのＬＤＭＯＳトランジスタを用いてもよい。   In the second embodiment, the P-channel LDMOS transistor TP14 is disclosed as an example of the current source. For example, an N-channel LDMOS transistor may be used as a current source.

・上記第１実施形態におけるＰチャネルＭＯＳトランジスタＴＰ４のゲートと電源端子Ｔ１との間にツェナーダイオードＺＤ１を設けるようにしてもよい。
・上記第１実施形態におけるＰチャネルＭＯＳトランジスタＴＰ３のバックゲートを、抵抗Ｒ１を介して同トランジスタＴＰ３のソースに接続するようにしてもよい。 A Zener diode ZD1 may be provided between the gate of the P-channel MOS transistor TP4 and the power supply terminal T1 in the first embodiment.
The back gate of the P-channel MOS transistor TP3 in the first embodiment may be connected to the source of the transistor TP3 via the resistor R1.

・上記第１実施形態におけるＮチャネルＭＯＳトランジスタＴＮ１のバックゲートを、抵抗Ｒ２を介して同トランジスタＴＮ１のゲートに接続するようにしてもよい。また、トランジスタＴＮ１のバックゲートとゲートとの間にツェナーダイオードＺＤ２を設けるようにしてもよい。あるいは、トランジスタＴＮ１のバックゲートとゲートとの間に抵抗Ｒ２と上記ツェナーダイオードＺＤ２を並列に接続するように設けるようにしてもよい。   The back gate of the N-channel MOS transistor TN1 in the first embodiment may be connected to the gate of the transistor TN1 via the resistor R2. Further, a Zener diode ZD2 may be provided between the back gate and the gate of the transistor TN1. Alternatively, the resistor R2 and the Zener diode ZD2 may be provided in parallel between the back gate and the gate of the transistor TN1.

・図９に示されるように、上記第２実施形態におけるツェナーダイオードＺＤ１を省略するようにしてもよい。
・上記第２実施形態において、第３抵抗の一例として開示した抵抗Ｒ１を省略するようにしてもよい。この場合には、ＰチャネルのＬＤＭＯＳトランジスタＴＰ１２のバックゲートを同トランジスタＴＰ１２のソースに直接接続する。 As shown in FIG. 9, the Zener diode ZD1 in the second embodiment may be omitted.
In the second embodiment, the resistor R1 disclosed as an example of the third resistor may be omitted. In this case, the back gate of the P-channel LDMOS transistor TP12 is directly connected to the source of the transistor TP12.

・上記第２実施形態において、第１抵抗の一例として開示した抵抗Ｒ２を省略するようにしてもよい。この場合には、ＮチャネルのＬＤＭＯＳトランジスタＴＮ１１のバックゲートと同トランジスタＴＮ１１のゲートとの接続を省略する。   In the second embodiment, the resistor R2 disclosed as an example of the first resistor may be omitted. In this case, the connection between the back gate of the N-channel LDMOS transistor TN11 and the gate of the transistor TN11 is omitted.

・上記各実施形態におけるバッファ回路２０の内部構成例に特に限定されない。また、バッファ回路２０を省略するようにしてもよい。この場合には、トランジスタＴＮ１，ＴＮ１１のゲートに入力信号Ｖｉｎを直接供給するようにしてもよい。   -It is not specifically limited to the internal structural example of the buffer circuit 20 in each said embodiment. Further, the buffer circuit 20 may be omitted. In this case, the input signal Vin may be directly supplied to the gates of the transistors TN1 and TN11.

１０Ａ，１０Ｂ 半導体装置
１１Ａ，１１Ｂ 出力回路
２０ バッファ回路（ソースフォロア回路）
２１ 電流制御回路（電流源）
３０ 出力段
ＴＮ１，ＴＮ１１ 第１ＭＯＳトランジスタ
ＴＰ５，ＴＰ１５ 第２ＭＯＳトランジスタ
ＴＰ６，ＴＰ１６ 第３ＭＯＳトランジスタ
ＴＮ１２ 第４ＭＯＳトランジスタ
ＴＰ２，ＴＰ１２ 第５ＭＯＳトランジスタ
ＴＰ１，ＴＰ１１ トランジスタ（電流源）
ＴＰ４，ＴＰ１４ トランジスタ（電流源）
Ｒ２ 第１抵抗
Ｒ３ 第２抵抗
Ｒ１ 第３抵抗
Ｔｏ 出力端子
Ｔ１ 高電位側の電源端子
Ｔ２ 低電位側の電源端子
Ｎ２，Ｎ１２ ノード
ＶＮ１，ＶＮ１１ 電圧
Ｖｉｎ 入力信号 10A, 10B Semiconductor device 11A, 11B Output circuit 20 Buffer circuit (source follower circuit)
21 Current control circuit (current source)
30 Output stage TN1, TN11 First MOS transistor TP5, TP15 Second MOS transistor TP6, TP16 Third MOS transistor TN12 Fourth MOS transistor TP2, TP12 Fifth MOS transistor TP1, TP11 Transistor (current source)
TP4, TP14 Transistor (current source)
R2 First resistor R3 Second resistor R1 Third resistor To Output terminal T1 High potential side power supply terminal T2 Low potential side power supply terminal N2, N12 Node VN1, VN11 Voltage Vin Input signal

Claims (8)

高電位側の電源端子と出力端子との間に直列に接続された電流源及び第１ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのバックゲートにドレインが接続され、低電位側の電源端子にゲートが接続された第２ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタのソースにソースが接続され、低電位側の電源端子にドレイン及びゲートが接続された第３ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタのソースに、前記第２ＭＯＳトランジスタ及び前記第３ＭＯＳトランジスタのバックゲートが接続され、該バックゲートがフローティングであることを特徴とする出力回路。 A current source and a first MOS transistor connected in series between a high-potential-side power supply terminal and an output terminal;
A second MOS transistor having a drain connected to the back gate of the first MOS transistor and a gate connected to the power supply terminal on the low potential side ;
A third MOS transistor having a source connected to a source of the second MOS transistor and a drain and a gate connected to a power supply terminal on a low potential side ;
An output circuit, wherein the back gates of the second MOS transistor and the third MOS transistor are connected to the source of the second MOS transistor, and the back gate is floating. 前記第１ＭＯＳトランジスタのバックゲートは、前記第１ＭＯＳトランジスタのゲートに第１抵抗を介して接続されていることを特徴とする請求項１に記載の出力回路。   2. The output circuit according to claim 1, wherein the back gate of the first MOS transistor is connected to the gate of the first MOS transistor via a first resistor. 前記第１ＭＯＳトランジスタはＮチャネルのＬＤＭＯＳトランジスタであり、前記第２ＭＯＳトランジスタ及び前記第３ＭＯＳトランジスタはＰチャネルのＬＤＭＯＳトランジスタであることを特徴とする請求項１又は２に記載の出力回路。 3. The output circuit according to claim 1, wherein the first MOS transistor is an N-channel LDMOS transistor, and the second MOS transistor and the third MOS transistor are P-channel LDMOS transistors. 前記第１ＭＯＳトランジスタのゲートに、入力信号に応じた電圧を印加する電圧印加回路を有し、
前記電圧印加回路は、前記第１ＭＯＳトランジスタと同じ導電型の第４ＭＯＳトランジスタを有し、
前記第４ＭＯＳトランジスタは、ソースに前記入力信号が供給され、ドレインが前記電流源に比例した電流を流す他の電流源に接続され、ゲートが前記第１ＭＯＳトランジスタのゲートに接続されていることを特徴とする請求項１〜３のいずれか１つに記載の出力回路。 A voltage application circuit for applying a voltage corresponding to an input signal to the gate of the first MOS transistor;
The voltage application circuit includes a fourth MOS transistor having the same conductivity type as the first MOS transistor,
The fourth MOS transistor is characterized in that the input signal is supplied to the source, the drain is connected to another current source that supplies a current proportional to the current source, and the gate is connected to the gate of the first MOS transistor. The output circuit according to claim 1 . 前記第４ＭＯＳトランジスタのゲートは、前記第４ＭＯＳトランジスタのドレインに第２抵抗を介して接続されていることを特徴とする請求項４に記載の出力回路。 5. The output circuit according to claim 4 , wherein the gate of the fourth MOS transistor is connected to the drain of the fourth MOS transistor via a second resistor. 前記第１ＭＯＳトランジスタと前記第４ＭＯＳトランジスタの素子サイズが等しくなるように設定されていることを特徴とする請求項４又は５に記載の出力回路。 6. The output circuit according to claim 4 , wherein element sizes of the first MOS transistor and the fourth MOS transistor are set to be equal. 前記第１ＭＯＳトランジスタのゲートに、入力信号に応じた電圧を印加するソースフォロア回路を有し、
前記ソースフォロア回路は、前記第１ＭＯＳトランジスタと異なる導電型の第５ＭＯＳトランジスタを有し、
前記第５ＭＯＳトランジスタは、ゲートに前記入力信号が供給され、ソースが前記第１ＭＯＳトランジスタのゲートに接続され、バックゲートが前記第５ＭＯＳトランジスタのソースに第３抵抗を介して接続されていることを特徴とする請求項１〜３のいずれか１つに記載の出力回路。 A source follower circuit for applying a voltage according to an input signal to the gate of the first MOS transistor;
The source follower circuit includes a fifth MOS transistor having a conductivity type different from that of the first MOS transistor,
The fifth MOS transistor has a gate supplied with the input signal, a source connected to the gate of the first MOS transistor, and a back gate connected to the source of the fifth MOS transistor via a third resistor. The output circuit according to claim 1 . 前記第１ＭＯＳトランジスタのゲートにカソードが接続され、前記第１ＭＯＳトランジスタのバックゲートにアノードが接続されたツェナーダイオードを有することを特徴とする請求項１〜７のいずれか１つに記載の出力回路。 The output circuit according to claim 1 , further comprising a Zener diode having a cathode connected to a gate of the first MOS transistor and an anode connected to a back gate of the first MOS transistor.
JP2012095484A 2012-04-19 2012-04-19 Output circuit Expired - Fee Related JP5842720B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012095484A JP5842720B2 (en) 2012-04-19 2012-04-19 Output circuit
CN201310131514.6A CN103378850B (en) 2012-04-19 2013-04-16 Output circuit
DE102013206821.2A DE102013206821B4 (en) 2012-04-19 2013-04-16 output circuit
US13/864,956 US8890603B2 (en) 2012-04-19 2013-04-17 Output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012095484A JP5842720B2 (en) 2012-04-19 2012-04-19 Output circuit

Publications (2)

Publication Number Publication Date
JP2013223215A JP2013223215A (en) 2013-10-28
JP5842720B2 true JP5842720B2 (en) 2016-01-13

Family

ID=49290352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012095484A Expired - Fee Related JP5842720B2 (en) 2012-04-19 2012-04-19 Output circuit

Country Status (4)

Country Link
US (1) US8890603B2 (en)
JP (1) JP5842720B2 (en)
CN (1) CN103378850B (en)
DE (1) DE102013206821B4 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016986B1 (en) * 2013-01-25 2019-09-02 삼성전자주식회사 Diode based on LDMOS transistor and electrostatic discharge protection circuit including the same
DE102015104946B4 (en) * 2015-03-31 2021-08-26 Infineon Technologies Ag Electronic driver circuit and method
TWI611185B (en) * 2015-12-19 2018-01-11 National Taipei University Of Technology Detection device
US9973180B2 (en) 2015-12-30 2018-05-15 Industrial Technology Research Institute Output stage circuit
EP3217548B1 (en) * 2016-03-11 2021-05-05 Socionext Inc. Multiplexers
US10613560B2 (en) * 2016-08-05 2020-04-07 Mediatek Inc. Buffer stage and control circuit
US11018670B2 (en) 2019-01-28 2021-05-25 Texas Instruments Incorporated Output buffer circuit
CN111835331B (en) * 2019-04-16 2024-02-09 中芯国际集成电路制造(上海)有限公司 Reference voltage driver

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612873B2 (en) * 1985-05-31 1994-02-16 株式会社日立製作所 Bipolar linear switch
JPH0378313A (en) * 1989-08-21 1991-04-03 Seiko Epson Corp Mos-field effect transistor driving circuit
JP2924348B2 (en) 1991-09-09 1999-07-26 日産自動車株式会社 Transistor
JPH08148986A (en) 1994-11-21 1996-06-07 Mitsubishi Electric Corp Output buffer circuit
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
JP3536515B2 (en) * 1996-03-21 2004-06-14 ソニー株式会社 Semiconductor storage device
US5689144A (en) * 1996-05-15 1997-11-18 Siliconix Incorporated Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance
JP3544819B2 (en) * 1997-03-31 2004-07-21 株式会社 沖マイクロデザイン Input and output circuits and input / output circuits
JP3400294B2 (en) * 1997-04-25 2003-04-28 富士通株式会社 Pull-up circuit and semiconductor device
US6118301A (en) * 1998-05-26 2000-09-12 Analog Devices, Inc. High voltage tolerant and compliant driver circuit
US5973530A (en) * 1998-05-29 1999-10-26 Lucent Technologies Inc. Low power, high voltage-tolerant bus holder circuit in low voltage technology
US6441593B1 (en) * 2000-12-14 2002-08-27 Cypress Semiconductor Corp. Low noise switching regulator
WO2002071612A2 (en) * 2001-01-09 2002-09-12 Broadcom Corporation Sub-micron high input voltage tolerant input output (i/o) circuit which accommodates large power supply variations
FR2820881B1 (en) * 2001-02-12 2004-06-04 St Microelectronics Sa CIRCUIT ADJUSTMENT DEVICE BEFORE PACKAGING
JP2002344251A (en) * 2001-05-22 2002-11-29 Oki Electric Ind Co Ltd Off-leak current canceling circuit
JP3947044B2 (en) * 2002-05-31 2007-07-18 富士通株式会社 I / O buffer
DE60309675T2 (en) * 2003-05-30 2007-09-20 Texas Instruments Inc., Dallas Power circuit with controlled reverse current
US7372104B2 (en) * 2005-12-12 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage CMOS devices
US7493505B2 (en) * 2005-12-13 2009-02-17 Silicon Laboratories Inc. MCU with low power mode of operation
JP5274824B2 (en) * 2007-12-11 2013-08-28 ルネサスエレクトロニクス株式会社 Power supply control circuit
US7560971B2 (en) * 2007-12-13 2009-07-14 Honeywell International Inc. Level shift circuit with power sequence control
JP5266029B2 (en) * 2007-12-14 2013-08-21 ルネサスエレクトロニクス株式会社 Load drive device
JP5443749B2 (en) * 2007-12-26 2014-03-19 ローム株式会社 Boost switching regulator and control circuit thereof
US7683696B1 (en) * 2007-12-26 2010-03-23 Exar Corporation Open-drain output buffer for single-voltage-supply CMOS
US8164378B2 (en) * 2008-05-06 2012-04-24 Freescale Semiconductor, Inc. Device and technique for transistor well biasing
JP5529450B2 (en) * 2009-07-15 2014-06-25 スパンション エルエルシー Body bias control circuit and body bias control method
JP5438470B2 (en) * 2009-11-05 2014-03-12 ルネサスエレクトロニクス株式会社 Power supply control circuit
JP5649857B2 (en) * 2010-06-21 2015-01-07 ルネサスエレクトロニクス株式会社 Regulator circuit
FR2964794A1 (en) * 2010-09-14 2012-03-16 St Microelectronics Sa DYNAMIC POLARIZATION CIRCUIT OF THE SUBSTRATE OF A TRANSISTOR
JP6095927B2 (en) * 2012-09-27 2017-03-15 エスアイアイ・セミコンダクタ株式会社 Semiconductor integrated circuit device

Also Published As

Publication number Publication date
DE102013206821B4 (en) 2016-07-28
CN103378850B (en) 2016-06-01
JP2013223215A (en) 2013-10-28
CN103378850A (en) 2013-10-30
DE102013206821A1 (en) 2013-10-24
US20130300494A1 (en) 2013-11-14
US8890603B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
JP5842720B2 (en) Output circuit
US8410827B2 (en) Transmitter, interface device, and car mounted communication system
US9276571B2 (en) Systems and methods for driving transistors with high threshold voltages
JP4587804B2 (en) Voltage regulator circuit
US20140307354A1 (en) Esd protection circuit
US10116309B2 (en) CMOS output circuit
US8836380B2 (en) Bootstrap circuit
KR20040086803A (en) Semiconductor integrated circuit device
US8729927B2 (en) Cascode drive circuitry
US10720922B1 (en) Semiconductor device
JP6989462B2 (en) Current detection circuit
WO2015114923A1 (en) Semiconductor integrated circuit device
US6967378B2 (en) Semiconductor integrated circuit device configured to prevent the generation of a reverse current in a MOS transistor
JP2010028522A (en) Semiconductor device
US8836027B2 (en) Switch circuit using LDMOS element
US11418182B2 (en) Switch circuitry
JP2020526022A (en) High side gate driver
US9166047B2 (en) Switch circuit using LDMOS device
US7295039B2 (en) Buffer circuit
US11095285B2 (en) Driving device of semiconductor switch
JP2010011012A (en) Comparator with clamping function
CN111668208A (en) Semiconductor device with a plurality of semiconductor chips
JP2009267015A (en) Semiconductor device
US20210203320A1 (en) Input circuit
JP7055714B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151102

R150 Certificate of patent or registration of utility model

Ref document number: 5842720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees