JP5825197B2 - ノイズ解析装置、ノイズ解析方法、およびノイズ解析プログラム - Google Patents

ノイズ解析装置、ノイズ解析方法、およびノイズ解析プログラム Download PDF

Info

Publication number
JP5825197B2
JP5825197B2 JP2012114468A JP2012114468A JP5825197B2 JP 5825197 B2 JP5825197 B2 JP 5825197B2 JP 2012114468 A JP2012114468 A JP 2012114468A JP 2012114468 A JP2012114468 A JP 2012114468A JP 5825197 B2 JP5825197 B2 JP 5825197B2
Authority
JP
Japan
Prior art keywords
noise
analysis
transmission line
physical scale
propagation path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012114468A
Other languages
English (en)
Other versions
JP2013242649A (ja
Inventor
陽介 近藤
陽介 近藤
正人 泉地
正人 泉地
尚彦 平野
尚彦 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012114468A priority Critical patent/JP5825197B2/ja
Publication of JP2013242649A publication Critical patent/JP2013242649A/ja
Application granted granted Critical
Publication of JP5825197B2 publication Critical patent/JP5825197B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ノイズ解析装置、ノイズ解析方法、およびノイズ解析プログラムに関する。
EMI(Electro Magnetic Interference)問題は、回路図に表れない寄生成分の影響を考慮して対策を施すべき問題であり試行錯誤することが多い。例えば、自動車用電子部品は、その設置場所をラジオ受信アンテナの設置場所から遠ざけて設置することが望まれるが、実際には最大でも数m程度と物理的な距離が近くなる。このため、例えばスイッチング回路を自動車用電子部品として構成すると高調波ノイズがラジオ受信アンテナに回り込みやすい。
このようなノイズは、電子部品の動作周波数よりも高い高周波まで影響が及ぼされることから、例えばFMラジオ放送周波数帯まで問題になる。このノイズは設計困難であるため数値解析手法を活用することが求められている。数値解析を用いて高調波ノイズを定量的に精度よく予測できれば、試作や各種試験(部品単体試験、車両試験等)の試行錯誤を何度も繰り返す必要がなくなる。
解析対象の物理的スケールが電磁波の波長に比較して十分に小さいときには回路シミュレーションを行うことで十分な解析が可能であるが、例えば高周波領域において解析対象の物理的スケールが電磁波の波長と同程度となるときには、一般に集中定数素子(L,C,R)でインピーダンスを表現することが困難であり、このような高周波領域では回路シミュレーションが困難となる。このため、このような周波数領域で解析を行うときには一般に電磁界解析を用いる。この電磁界解析は高速動作するLSIなどの発生ノイズの解析などに利用されている(例えば、特許文献1参照)。
また、ノイズ源となるLSI等のモデリングにはEMIシミュレーション用IC/LSI電源系(LECCS:Linear Equivalent Circuit and Current Source)モデルなどが提案されている。FDTD(Finite-difference time-domain method)法などの時間領域の電磁界解析手法と回路シミュレーションを直接連成させて解く手法もある。
特開平10−301977号公報 特開2007−242745号公報 特開2010−146096号公報
しかし、例えばノイズを放射するノイズ源およびその周辺のノイズ対策部品の物理的スケールは最小部品で数mm程度であるのに対し、例えば電線などの物理的スケールは最大数m程度であり、これらは互いに大きく異なるため、例えばシステム全体を電磁界解析するにはメッシュ数が膨大となり計算時間が増大する。したがって一括で精度よく電磁界解析することが困難となる。
また、例えばスイッチング回路などの電子機器を解析対象とする場合には、スイッチングの基本周波数と、スイッチングノイズの評価対象となる高調波の周波数領域とが大きく異なるため、ノイズを評価するステップが膨大となり計算が困難になる。
本発明の目的は、物理的スケールが互いに大きく異なったとしてもノイズ伝搬経路中の伝搬状態を極力正確に且つ迅速に解析できるようにしたノイズ解析装置、ノイズ解析方法およびノイズ解析プログラムを提供することにある。
請求項1に係る発明はノイズ源によるノイズ伝搬経路中の伝搬状態を解析するノイズ解析装置を対象としている。この請求項1に係る発明によれば、解析手段は、ノイズ伝搬経路中の主伝送線と副伝送線とが準TEM波の伝送線路に近似可能な位置を境界面として分割された状態で当該分割ブロック毎に取得された伝達関数のパラメータを縦続接続して伝搬状態を解析する。
ここで、解析手段がノイズの伝搬状態を解析するときには、ノイズ伝搬経路中で隣接する解析対象の第1物理的スケールと第2物理的スケールの境界の位置を分割ブロックの境界面に設定している。このため、例えば、ノイズ源やノイズ対策部品等と、電線等との物理的スケールが互いに大きく異なったとしても分割ブロック毎に伝達関数のパラメータを精度よく取得できる。解析手段はこれらの伝達関数のパラメータを縦続接続して伝搬状態を解析しているためノイズ伝搬経路中の伝搬状態を極力正確にしかも迅速に解析できる。
第1実施形態について示すノイズ解析装置の説明図 車載電装系の搭載例の説明図 DCDCコンバータの電気的構成を概略的に示すブロック図 DCDCコンバータのパッケージ内の部品配置例を示す図 ダブルパルス試験におけるオン電圧過渡変化の実測とシミュレーションとの比較結果 ダブルパルス試験におけるオン電流過渡変化の実測とシミュレーションとの比較結果 ハイサイドMOSトランジスタをターンオンするときの各MOSトランジスタのドレインソース間電圧波形のシミュレーションと実測の比較結果 ハイサイドMOSトランジスタをターンオフするときの各MOSトランジスタのドレインソース間電圧波形のシミュレーションと実測の比較結果 各MOSトランジスタのドレインソース間のノイズ電圧をFFT解析した解析結果 (a)はパッケージ内のモデル構成例、(b)パッケージ内をメッシュ分割したモデル図 (a)は金属ブロックモデルを用いて車体のアースを模擬的に表現したモデル図、(b)は透過特性の解析結果 パッケージの外側を見たパラメータの測定環境 ハーネスと測定用ケーブルの接続端の状態を表す拡大図 測定環境を概略的に表すブロック構成図 Sパラメータの測定例 伝送線路網の構築例 (a)はハイサイドMOSトランジスタのドレインソース間から電源端子までの伝達関数、(b)はロウサイドMOSトランジスタのドレインソース間から電源端子までの伝達関数 伝導エミッション電圧の計算結果 主伝導線のシミュレーションと実測の比較結果(その1) 主伝送線のシミュレーションと実測の比較結果(その2) ノイズピークとなる第1周波数におけるノイズの発生状態を可視化した電流密度分布(その1) (a)ノイズピークとなる第2周波数におけるノイズの発生状態を可視化した電流密度分布(その2)、(b)3次元的に表した要部の電流密度分布 第2実施形態を示す説明図 第3実施形態を示す説明図
(第1実施形態)
以下、本発明の第1実施形態について図1〜図22を参照しながら説明する。
図2に車載電装系の搭載例を示す。自動車用の電子制御装置10は車両内を渡るケーブル11を通じてアクチュエータ12に接続され、例えば電子制御装置10がアクチュエータ12に駆動信号を出力することでアクチュエータ12を駆動する。電子制御装置10がアクチュエータ12を動作させるときには、高調波ノイズ13が電子制御装置10やケーブル11の伝送経路から放出される。車載アンテナ14は例えば車両後面ガラスなどに貼付されたフィルムアンテナなどで構成される。電子制御装置10やケーブル11は車載アンテナ14までの距離が最大数m程度となり高調波ノイズ13が車載アンテナ14に回り込みやすい。特に車載電子機器は雑音源となることから車載アンテナ14に雑音が回り込みやすい。
ところで、近年のコンピュータの発達に伴い、パワーエレクトロニクス機器を対象としたEMIを解析した例がいくつか報告されており、30MHz以下の帯域では寄生成分を考慮した回路シミュレーションを施すことで解析を精度良く行うことができる。しかしながら特に30MHz以上のFMラジオ放送帯を含むVHF帯の高周波領域では、集中定数素子を用いた回路シミュレーションでの表現が難しくなり電磁界解析を使用してシミュレーションを行っている。発明者らは、VHF帯周波数領域のノイズについて数値解析により定量的に精度良く算出できるようにしている。
図1において、ノイズ解析装置1は解析用のコンピュータ2に各種解析用のプログラムがインストールされ当該コンピュータ2が当該プログラムを実行して解析処理を行う。コンピュータ2には解析用の各種データが入力されると共に、必要に応じて予め所定方式で実行した試験により得られたデータが入力され、コンピュータ2がこれらのデータに基づいてノイズ解析処理を実行する。以下では解析処理の具体的説明を行うが、コンピュータ2としては、一般的な業務用(又は家庭用)のパーソナルコンピュータを用いても実用的な時間内で十分に解析可能であることが発明者らによって確認されている。
図1に示す解析システムでは、ノイズ源3、電子機器4、各種の伝送線路5にブロック分割し当該全ブロックの終端に終端器6を接続し当該終端器6に生じるノイズを解析する。ノイズ源3としてはデバイスレベルで回路シミュレーションしてノイズ信号を算出する。また、電子機器4内においては電磁界解析することで当該電子機器4内部から出力端子までのSパラメータを算出する。また伝送線路5は、電子機器4の出力端子から外側を見た経路を示すもので、電磁界解析または測定によってSパラメータが算出される。以下、EUT(被試験装置)となるDCDCコンバータ101にハーネス119を接続した場合を例に挙げて説明する。
図3に示すDCDCコンバータ101は、直流電源102にπ型のフィルタ103を介して降圧出力するハイサイド駆動の非絶縁型コンバータを示す。π型のフィルタ103は主にAM帯に生じるノイズを低減するためのフィルタである。DCDCコンバータ101は、ハイサイド側にMOSトランジスタ104を備え、このMOSトランジスタ104を例えば約100kHzでスイッチングして降圧しLCフィルタ105を通じて出力する。LCフィルタ105もまたAM帯に生じるノイズを低減するためのフィルタである。
ロウサイド側には損失低減、回生用のMOSトランジスタ106が接続されている。このMOSトランジスタ106は回生時にターンオンする。各MOSトランジスタ104、106にはRCスナバ回路107,108がそれぞれ並列接続されている。RCスナバ回路107,108は、MOSトランジスタ104,106のスイッチングによって生じるリンギングを低減するために設けられる。解析条件として、入力直流電圧12V、最大出力160W仕様のものを用いている。
図4はDCDCコンバータ101のパッケージ内の部品配置例を示す。パッケージ109内には、プリント回路基板(PCB:Printed Circuit Board)110上に、制御用のLSI111、セラミックコンデンサ112が搭載されている。またパッケージ109の端部に放熱用のフィン114が配置される。また、プリント回路基板110には前述のMOSトランジスタ104,106が配置されている。
ここで、セラミックコンデンサ112は、3216サイズ、又は、1608サイズのチップ部品を用いており、MOSトランジスタ104,106、チョークコイル113、LSI111もこのセラミックコンデンサ112のサイズと同等のスケール(数mm〜数cm)のサイズ品を用いている。DCDCコンバータ101の構成部品の最小サイズは1mm以下である。このようなDCDCコンバータ101をEUT(被試験装置)とすると、MOSトランジスタ104,106が主なノイズ源3となり、LSI111によりスイッチング制御されるとスイッチングノイズが放出される。
<DCDCコンバータ101(ノイズ源3、電子部品4)の解析>
まずDCDCコンバータ101の解析手法を説明する。DCDCコンバータ101の主なノイズ源3は、MOSトランジスタ104,106(パワー半導体素子)のターンオン、ターンオフ時に生じるスイッチングによるものである。その時間波形をSPICE(Simulation Program with Integrated Circuit Emphasis)などの回路シミュレーションによって正確に解析する。
MOSトランジスタ104,106のドレイン電圧Vd−ドレイン電流Id特性およびドレインソース間容量特性と、配線の寄生インダクタンス成分などを考慮し、リンギングなども含めた正確なスイッチング波形を計算する。例えば、非特許文献(三島彰、古川陽子、「磁界系と連成したパワー半導体デバイスレベルパワーエレクトロニクス回路の詳細シミュレーション解析法」,電気学会誌,Vol.126,No.6,pp356-359(2006))などの手法を用いても良い。
スイッチング時の高周波電流はMOSトランジスタ104,106に流れると共に、電源供給バスバー(後述図22の符号136)と電源安定化コンデンサ(後述図22の符号112)で構成されるループに流れることが確認されている。そこで、このループに接続される部品形状を特に3次元モデル化し寄生インダクタンスおよび抵抗成分を抽出する。実際には多数の部品が接続されているため多くの端子の解析モデルを作成している。
回生側のMOSトランジスタ106は内蔵ダイオードに電流が流れるためリカバリ電流を考慮することが望まれる。そのため回路シミュレータのビヘイビアモデルを用いて静特性を得ると共に、テスト用基板を用いてMOSトランジスタ106近傍の寄生成分を抽出して回路シミュレーションを行うことで動特性を得てスイッチング時のリカバリ電流の算出結果が合致するようにMOSトランジスタ106をモデル化した。
特に、内蔵ダイオードのリカバリ特性に応じた動特性は、電流測定可能なテスト基板上にMOSトランジスタ104,106を配置し、ダブルパルス試験を実施することで得ている。このとき、図5に示すロウサイドMOSトランジスタ106のドレインソース間のオン電圧や、図6に示すロウサイドMOSトランジスタ106のドレインソース間に流れるオン電流の過渡変化の実測波形がシミュレーションと極力合致するようにモデル化した。
図5のオン電圧波形、図6のオン電流波形において、実線は受動部品やドライバを接続してDCDCコンバータ101を定常出力させた実測結果を示し、各点はシミュレーションモデルを用いたオン電圧、オン電流の解析点を示している。これらの実測とシミュレーション結果はほぼ一致していることがわかる。ロウサイドMOSトランジスタ106の内蔵ダイオードによる逆回復特性に応じてターンオン時にロウサイドMOSトランジスタ106のドレインソース間電圧の立上りが急峻になる。
このようにモデル化することで、図7、図8のターンオン電圧波形、ターンオフ電圧波形に示すように、各MOSトランジスタ104,106のドレインソース間電圧のターンオン、ターンオフ時の過渡変化を極力精度良く算出できる。ここで、図7、図8の実線または破線がシミュレーションモデルを用いたターンオン電圧波形、ターンオフ電圧波形を示し、図7、図8中の四角印、バツ印の観測点が実測結果を示している。これらのスイッチング波形はほぼ合致していることがわかる。
このノイズ電圧をFFT解析すると図9(a)および図9(b)に示すように周波数ソルバで表すことができる。ロウサイドMOSトランジスタ106の急峻な電圧変動のため、100MHz以上の周波数ではロウサイドMOSトランジスタ106の影響が強く表れていることがわかる。
なお、発明者らは、スペクトラムアナライザを用いてDCDCコンバータ101のノイズ源3を測定しシミュレーションによる計算結果と比較することで精度を検証している。特に0.3−30MHz、30−100MHz、30MHz−300MHzに周波数帯域を分割して測定すると共に時間波形比較も行っている。この検証を行うことによって精度良くモデル化できることが確認されている。
さらに、DCDCコンバータ101の内部を細部までモデル化する。具体的には、プリント回路基板110、部品間配線、バスバー、リード、放熱フィン、またセラミックコンデンサ112、チョークコイル113などの受動部品をレイアウト配置して3次元モデル化する。また、プリント回路基板110上の銅箔パターンなどの接着面における接着剤もモデル化する。
セラミックコンデンサ112は素子自体の長さに応じた等価寄生インダクタンス(ESL)を持つが、セラミックコンデンサ112のESLは1[nH]以下と低いため、測定により求めた寄生インダクタンスをインダクタとして定義すると共振周波数のずれなどを引き起こしてしまう。そのため、セラミックコンデンサ112をモデル化するときには、実際サイズのセラミックコンデンサ112をシャントスルー方式でマイクロストリップライン(MSL)に実装し、50Ω系のベクトルネットワークアナライザ(VNA)で測定および電磁界解析を行いSパラメータの特性を合わせ込んでモデルを調整する。
セラミックコンデンサ112はVHF帯の周波数領域で低インピーダンスとなるためノイズの伝播主経路となりやすい。このためVHF帯の周波数領域で精度を高くできるようにモデルを生成する。またチップ抵抗は抵抗素子でモデル化するが、チョークコイル113はVHF帯で容量性を備えるため容量性のモデルとした。そしてこれらのモデルを組み合わせて電磁界解析する。モデル化の概略を図10(a)に示し、図10(b)には各要素をメッシュに分割した形態を示す。
また、図11(a)に示すように、金属ブロックモデル132を用いて車体のアースを模擬的に表現し、その上にDCDCコンバータ101のパッケージから突出した6本のリード線135のモデルを設定し、仮想的なグランドプレーン133を基準面としてモデル分割面134まで張出すようにしている。これにより、DCDCコンバータ101のリード線135の端部を準TEM波(quasi-transverse electromagnetic wave)のポートに近似できる。
そして、ノイズ源3となるMOSトランジスタ104,106のドレインソース間をそれぞれ入力ポートとして設定すると共に、DCDCコンバータ101の各リード線135(電源線、グランド線、各種信号線)を出力ポートとして設定し、電磁界解析を行うことで当該入出力ポート間のSパラメータの算出を周波数領域ソルバで実施する。このように解析することで、DCDCコンバータ101内からリード線135を通じたモデル分割面134までの伝達関数を算出できる。メッシュ数を483180(四面体一次要素)とし、Sパラメータ解析の対象周波数を24としたとき、解析時間は36分16秒となり実用的な時間で解析を完了できることが確認されている。
一例として、図11(b)にハイサイドMOSトランジスタ104のドレインソース間(ポート番号1)からリード線135(電源線(ポート番号3)、グランド線(ポート番号6))までの透過特性(S31特性、S61特性)を示す。30MHz以上のVHF帯の高周波領域では、DCDCコンバータ101のAM帯フィルタ103、105が正常に機能せずノイズを透過していることを把握できる。
<ハーネス119等の伝送線路5のSパラメータの算出方法>
DCDCコンバータ101の外部のSパラメータは電磁界解析または実測により算出する。ここでは前述のEUT(被試験装置:DCDCコンバータ101)の算出方法とは別の手法で算出する。この理由はDCDCコンバータ101のパッケージ内の部品スケール(物理的スケール)がおよそ数mm(最小部品1mm以下)であるのに対し、ハーネス等の経路長(物理的スケール)が数m(〜1m)であることが原因となっている。すなわちDCDCコンバータ101のパッケージ内外を一体でシミュレーションしてしまうと、これらのスケールの大幅な違い(1:1000程度)に応じて電磁界解析が困難となり、所謂マルチスケール問題を生じるためである。
以下では、DCDCコンバータ101外における測定によるSパラメータの求め方を説明する。
DCDCコンバータ101の外側を見たSパラメータは、例えば図12に示す測定環境116下で測定できる。車載電子機器のEMI測定方式は規格CISPR25で規定されている。この図12に示す測定環境116は発明者らがCISPR25を参考にして測定レイアウトを構築し、この要部のみを模式的に示している。
測定環境116には低比誘電率の支持物117が用意されている。この本実施形態の測定系において、この支持物117としては例えば50mm高さの発砲スチロールを用いており、その下に導電板118を構成することで仮想的なグランドプレーンを構成する。したがってこの導電板118(グランドプレーン)がアース面とされている。
支持物117上に、電源線122およびグランド線123並びにその他の信号を伝達するハーネス119を配置し、図12および図13に示すように、ハーネス119の端部に測定用同軸コネクタ120の芯線を接続すると共に、測定用同軸コネクタ120のシールドを導電板118の板面とほぼ垂直面とした導電板121に接続し、当該導電板121を導電板118上に設置している。
図14に測定環境116の電気的構成をブロック図で示すように、電源線122、グランド線123はおよそ1.5m長のものを用いており、その端部に電源インピーダンス安定回路網(LISN (Line Impedance Stabilization Network)124を接続している。
このLISN124には電源電圧供給回路(Power Supply)125から電源供給される。LISN124には測定器126が50Ω系同軸ケーブル127を通じて接続される。LISN124は電源網の特性を模擬的に表し、電源側のインピーダンスを管理し、測定すべき電源線に重畳するノイズ成分を測定器126に伝達できる。
電源線122、グランド線123とは異なる他のハーネス119は疑似負荷(Load simulator)128に接続されている。この疑似負荷128はEUT(被試験装置)に接続される実際の負荷を疑似的に表すものである。本形態では、EUTとしてDCDCコンバータ101を用いている。このため想定される車両の負荷(例えば抵抗)を疑似負荷128として適用する。
そして、測定用同軸コネクタ120に同軸ケーブル130を通じて測定器(ベクトルネットワークアナライザ:VNA)129と接続し、DCDCコンバータ101のパッケージ外側を見たSパラメータ(インピーダンス特性)を、測定器129によって直接測定する。EUT(DCDCコンバータ101)のリード線の数が6、電圧測定端子の端子数が2であるため合計8ポートの測定系を構築している。
なお、図12に示す測定環境116は、ハーネス119等のSパラメータを測定するための環境であり、CISPR25ではこの同軸コネクタ120の配設位置にEUT(被試験装置:DCDCコンバータ101)を配置することでEMI測定できる。
測定に使用したベクトルネットワークアナライザは同時に4ポート測定できるため、開放するハーネス119は50Ω終端器131で終端し(図13参照)、4ポート測定を6回行い得られた6つの4ポートSパラメータをプログラム処理で合成処理する。すると図15に示すように得られている。
測定したSパラメータには各種の測定治具による誤差成分が含まれると考えられるものの、DCDCコンバータ101の出力端子より外側を見たSパラメータをほぼ正確に算出できる。測定によるSパラメータの算出方法の一例を示したが、解析対象となるハーネス119の設置空間を電磁界解析できれば、例えば自動車の車内環境等の対象空間内を電磁界解析するようにしても良い。
DCDCコンバータ101およびハーネス119をブロック単位で電磁界解析する場合にはメッシュの単位スケールを互いに異なるスケールにすれば電磁界解析をより詳細且つ迅速に行うことができる。
<伝達関数の算出>
次に、図1に示すように、電磁界解析で算出したDCDCコンバータ101(EUT)のリード線の出力までのSパラメータ(電子機器4のSパラメータに相当)と、当該DCDCコンバータ101(EUT)のパッケージの外側を見たSパラメータ(伝送線路5のSパラメータに相当)とをコンピュータ2に入力し、高周波回路シミュレータ上で連結することで、系全体の伝送線路網を作成し、当該伝送線路網の伝達関数を算出する。
発明者らが実際にコンピュータ2上に構築した伝送線路網200を図16に示す。この伝送線路網200は各8ポートを備えたSパラメータブロック(以下ブロックと略す)201、202を図示形態で結合することで構築されている。ブロック201、202の各端子に付した数字はポート番号を示す。
ブロック201にはDCDCコンバータ101内について前述の電磁界解析モデルを用いて解析したSパラメータが設定される。DCDCコンバータ101は6端子備える(ポート番号3〜8に対応)。ブロック202の入力端子(ポート番号1〜6)にブロック201の出力端子(ポート番号3〜8)をそれぞれ接続し、ブロック202の出力ポート(番号7,8)を50Ω終端している。ブロック202の出力ポート番号7,8は、それぞれ、グランド線123、電源線122による伝送線路5の終端に相当し、図14に示す測定環境116では、LISN124の接続端子に相当する。
ハイサイドMOSトランジスタ104から電源線122を主伝送線としたLISN124の接続端までの伝達関数を算出するときには、図16中のハイサイドMOSトランジスタ104のドレインソース間出力(ポート番号1に接続された「1」参照)に代えて、各周波数の基準電圧(1V)をブロック201の入力ポート(1)に印加すると共に、0Vの電圧をブロック201の入力ポート(2)に加える。そしてシミュレーション上で計算しブロック202の出力ポート(8)の50Ω終端203(図1の終端器6相当)で得られる電圧を伝達関数とする。
また、ロウサイドMOSトランジスタ106から電源線122を主伝送線としたLISN124の接続端までの伝達関数を算出するときには、図16中のロウサイドMOSトランジスタ106のドレインソース間出力に代えて、基準電圧(1V)をブロック201の入力ポート(2)に印加すると共に0V電圧をブロック201の入力ポート(1)に印加する。そしてシミュレーション上で計算し、ブロック202の出力ポート(8)の50Ω終端203(図1の終端器6相当)で得られる電圧を伝達関数とする。図17(a)、図17(b)に各周波数の伝達関数を示すように、ハイサイドMOSトランジスタ104による伝搬がロウサイドMOSトランジスタ106による伝搬より大きいことが分かる。
図9(a)、図9(b)に示すノイズ源3のFFT解析結果(電圧:複素数とすることで位相も考慮)に図17(a)、図17(b)に示す伝達関数を乗じ、ハイサイドおよびロウサイドのMOSトランジスタ104、106に基づくノイズ電圧を合算することで図18に示すように伝導エミッション電圧を算出できる。
なお、前述のようにブロック202の出力ポート(8)の終端203で得られる電圧を算出することで電源線122を主伝送線とした伝導エミッション電圧を算出できるが、ブロック202の出力ポート(7)の50Ω終端203で得られる電圧を算出すれば、グランド線123を主伝送線とした伝導エミッション電圧も算出できる。このようにしてシミュレーション上で求められた伝導エミッション電圧と実測を比較した結果を図19(電源線122)、図20(グランド線123)に示す。
これらの図19、図20には、電源線122、グランド線123に接続されるLISN124の端子電圧を実測した結果を実線で示し、シミュレーション結果を破線で示している。これらの図19、図20に示すように、約200MHzを上限として±10dBの精度で実測と一致していることを確認できる。したがって、これらのシミュレーション解析を行うことでノイズ伝搬状態を極力正確に解析できる。
また、発明者らはこれらの解析結果を利用し、ノイズが大きく発生する周波数帯において、DCDCコンバータ101内のノイズ発生状態を電流密度分布で可視化している(図21、図22参照)。図21はノイズがピークとなる第1周波数帯(62.1MHz帯)における基板の表面電流密度分布を示し、図22はノイズがピークとなる第2周波数帯(128MHz帯)における基板の表面電流密度分布を示す。
図21に示すように、バスバー136の端部からセラミックコンデンサ112に延びる経路(図示矢印Y1参照)に大きな電流密度分布が現れており、当該ループに共振現象が現れている。また、図22(a)のY2部分の要部拡大図を3次元的に示した図22(b)を参酌すれば、例えばプリント回路基板110と放熱フィン(符号なし)を繋ぐバスバー136にノイズ電流が流れていることを把握できる。したがって、このノイズ漏洩経路を可視化することで問題を早急に把握でき、対策案を視覚的に検討できる。これによりノイズの原因を早急に解析できる。
以上説明したように本実施形態によれば、電線(主伝送線)とリファレンス(副伝送線)とが準TEM波の伝送線路に近似可能な位置を境界面として解析対象領域を電子機器4、伝送線路5に分割している。コンピュータ2は、電子機器4、伝送線路5毎に取得したSパラメータを縦続接続して伝搬状態を解析している。電子機器4のSパラメータは電磁界解析により取得し、伝送線路5のSパラメータは測定又は電磁界解析により取得している。
したがって、電子機器4(プリント配線板やノイズ対策部品)の物理的スケールと、電子機器4に電力を供給する電源線122、グランド線123の配線長の物理的スケールとが互いに大きく異なったとしても、ノイズ伝搬状態を精度良くしかも迅速にシミュレーションできる。本実施形態の手法を適用すると、VHF帯の200MHz以下の周波数にて少なくとも±10dBの精度で計算できる。また、電磁界解析を使用しノイズ試験系における電子機器4のノイズ漏洩経路を可視化しているため対策案を視覚的に検討することができる。
(第2実施形態)
図23は第2実施形態を示す。前述実施形態の解析対象はパワーエレクトロニクス機器に広く適用できるが、この第2実施形態は前述実施形態で説明した解析手法を車載ノイズ源の解析方法に適用した例を示す。
車体300のボディ301は鋼板で構成されている。このためボディ301の鋼板(例えばスチール等)をリファレンス(副伝送線に相当)と見做せる。この図23に示す例では、バッテリ302が車体300のフロントに搭載されており、バッテリ302に電源線303が接続され、電源線303が例えばボディ301のサイドメンバーに沿ってバッテリ302からEUT(被試験装置)304まで延伸した例を示している。
解析ブロックを分割する境界面B1、B2の位置は、ボディ301の鋼板上に沿う部分(すなわち準TEM波の伝送線路に近似可能な面)であれば何れの部分でも良く、これらの境界面B1、B2で分割した分割ブロック毎に伝達関数のパラメータを算出すると良い。
特に、EUT304内の電子部品の物理的スケールと、電源線303の線路長の物理的スケールが互いに大きく異なるのであれば、この物理的スケールの大きく異なる部分で解析対象ブロックを分割しても良い。また、EUT304のみ、電源線303の一部分のみなどを詳細に解析する必要が生じた場合には、この部分のみを細かくブロック化して解析すると、より詳細且つ迅速に解析できる。
この図23に示す例では、電源線303がボディ301の鋼板上に沿って延びる態様を示しているが鋼板上に沿って延びていなくても良い。前述したように準TEM波面に近似可能となれば、当該境界面B1、B2およびその周辺のみがボディ301の鋼板上に沿って延びていれば良く、その他の領域の信号伝搬経路は問わない。
本実施形態によれば、自動車の車体300内を信号伝送する電源線303とボディ301(リファレンス)とが準TEM波に近似可能な位置を境界面B1、B2として分割し、それぞれブロック毎に解析することができるため、前述実施形態とほぼ同様の効果が得られる。
(第3実施形態)
図24は第3実施形態を示す。この第3実施形態は前述実施形態の車載ノイズ源が他の機器に及ぼす影響を検査するための装置に適用した例を示している。
ノイズ源を搭載するEUT304とバッテリ302との間には電源線303が接続されており、この電源線303にはEUT304の発生ノイズが重畳する。またこの発生ノイズはボディ301をリファレンス(副伝送線)として伝搬する。またEUT304の発生ノイズは電源線303等を介して車体300内の空中にも伝搬する。
他方、AMまたはFMラジオ周波数帯の受信用アンテナ305が車体300後部に設置されるときには、このアンテナ305は車体300のサイドルーフフレーム、Aピラーに沿ってケーブル306によりダッシュボード周辺に設置されたラジオ受信機(図示せず)に接続される。受信用アンテナ305は、車体300のボディ301または空中を伝搬する高調波ノイズを受信し、この受信信号はケーブル306を通じてラジオ受信機に伝搬される。
車体300内のノイズ伝搬環境を実際の車体内と極力合致させた状態とし、このラジオ受信機の設置場所(ノイズ観測点に相当)を測定器による測定位置307とし、EUT304の発生するノイズの伝搬状態を解析する。
この場合、EUT304内外を分割する境界面B2を解析対象ブロックの境界として解析すると良い。すなわちEUT304内とその外側の測定位置307までのブロックを分割して解析することができる。これにより前述実施形態とほぼ同様の効果が得られる。車体300内の信号伝導要素をモデル化して電磁界解析しても良い。
(他の実施形態)
前述実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
前述実施形態の説明では、ノイズの伝搬経路は、ノイズ源3から、電子機器4、伝送線路5(ハーネス119(電源線122、グランド線123)および導電板118など)、または、EUT304、電源線303、車体300のボディ301、空中などを挙げて説明を行ったが、その他の要素を考慮に入れても良い。
EUTとしてDCDCコンバータ101を用いた例を示したが、他の電子機器4に適用できることは言うまでもない。また、DCDCコンバータ101などの電源回路とは別にインバータなど複数のパワー半導体素子が電子機器4に組み込まれている場合には、ノイズ源3となる素子(パワー半導体素子等)の数分だけノイズ源3の計算を行うと共に電子機器4内および伝送線路5の伝達関数の計算を行い、これらの影響を加算することによって複数のノイズ源3を考慮したノイズ電圧を算出すると良い。このときノイズ源3および伝達関数に位相差があるため、複素数で位相差を考慮して算出すると良い。
前述実施形態の解析手法は、CISPR25に基づく伝導電圧の試験系を応用した解析手法を示しているが、各種のストリップラインやTEMセルを使用した放射エミッション解析などの他の方法にも適用できる。解析対象の周波数帯はVHF帯に限られない。
また、SパラメータはYパラメータ等の他の伝達関数のパラメータに変換可能であることからノイズ源3とノイズ電圧観測点間のSパラメータがあれば他のパラメータに変換して解析しても良い。
図面中、1はノイズ解析装置、2はコンピュータ(解析手段)、4は電子機器(分割ブロック)、5は伝送線路(分割ブロック)、101はDCDCコンバータ(電子機器)、118は導電板(副伝送線)、122は電源線(電線、主伝送線)、123はグランド線(電線、主伝送線)、304はEUT(電子機器)、307は測定位置(ノイズ観測点)、B1,B2は境界面、を示す。

Claims (9)

  1. ノイズ源によるノイズ伝搬経路中の伝搬状態を解析するノイズ解析装置であって、
    前記ノイズ伝搬経路中の主伝送線と副伝送線とが準TEM波(quasi-transverse electromagnetic wave)の伝送線路に近似可能な位置を境界面として当該ノイズ伝搬経路が分割された状態において、当該分割ブロック毎に取得された伝達関数のパラメータを縦続接続して伝搬状態を解析する解析手段を備え、
    電子機器の物理的スケールを第1物理的スケールとし、前記第1物理的スケールより大きい伝送線路の物理的スケールを第2物理的スケールとしたときに、
    前記解析手段は、前記ノイズ伝搬経路中で解析対象の前記第1物理的スケールと前記第2物理的スケールとの境界の位置が前記分割ブロックに分割する境界面に設定された状態で解析することを特徴とするノイズ解析装置。
  2. 電線又は/及びアンテナ等の伝搬経路を前記分割ブロック内に含むときには、
    前記解析手段は、前記分割ブロック内で実測された伝達関数のパラメータ、又は、前記分割ブロック内の要素をモデル化して電磁界解析して取得された伝達関数のパラメータを用いて解析することを特徴とする請求項1記載のノイズ解析装置。
  3. 電子機器内の伝搬経路を前記分割ブロック内に含むときには、
    前記解析手段は、前記分割ブロック内の要素をモデル化し電磁界解析して取得された伝達関数のパラメータを用いて解析することを特徴とする請求項1または2記載のノイズ解析装置。
  4. 前記伝搬経路を分割する境界面を、全解析領域中に複数備えることを特徴とする請求項1〜3の何れかに記載のノイズ解析装置。
  5. 前記解析手段は、FMラジオ放送帯を含むVHF(Very High Frequency)帯を解析対象の周波数とすることを特徴とする請求項1〜4の何れかに記載のノイズ解析装置。
  6. 前記解析手段により車両内のノイズ伝搬経路を解析するときには、
    前記車両内の車体のボディを前記副伝送線と見做すと共に、前記ノイズ源を備えた電子機器から車両内に延びる電線を前記主伝送線と見做し、前記伝搬経路を分割する境界面の位置を、前記電線と前記ボディとが準TEM波状の伝送線路に近似可能な位置に設定して解析することを特徴とする請求項1〜5の何れかに記載のノイズ解析装置。
  7. 前記解析手段が車両のノイズ伝搬経路を解析するときには、
    前記境界面の位置からノイズ観測点まで前記車両を伝搬する伝搬信号の伝達関数のパラメータが電磁界解析又は実測によって予め算出された伝達関数のパラメータを用いて車両内の伝搬経路の伝搬状態を解析することを特徴とする請求項1〜5の何れかに記載のノイズ解析装置。
  8. 電子機器の物理的スケールを第1物理的スケールとし、前記第1物理的スケールより大きい伝送線路の物理的スケールを第2物理的スケールとしたときに、
    ノイズ解析装置は、ノイズ伝搬経路中の主伝送線と副伝送線とが準TEM波の伝送線路に近似可能な位置であって前記ノイズ伝搬経路中の隣接する解析対象のスケールが前記第1物理的スケールと前記第2物理的スケールとの間の境界となる位置を、分割ブロックに分割する境界面に設定して分割し、
    前記ノイズ解析装置は、前記分割されたノイズ伝搬経路のブロック毎に伝達関数のパラメータを取得し、
    前記ノイズ解析装置は、前記伝達関数のパラメータを縦続接続して伝搬状態を解析することを特徴とするノイズ解析方法。
  9. 電子機器の物理的スケールを第1物理的スケールとし、前記第1物理的スケールより大きい伝送線路の物理的スケールを第2物理的スケールとしたときに、
    ノイズ伝搬経路中の主伝送線と副伝送線とが準TEM波の伝送線路に近似可能な位置であって前記ノイズ伝搬経路中の隣接する解析対象のスケールが前記第1物理的スケールと前記第2物理的スケールとの間の境界となる位置が分割ブロックに分割する境界面に設定された状態において、
    前記分割されたノイズ伝搬経路のブロック毎に取得された伝達関数のパラメータを縦続接続して伝搬状態を解析する手順をノイズ解析装置に実行させることを特徴とするノイズ解析プログラム。
JP2012114468A 2012-05-18 2012-05-18 ノイズ解析装置、ノイズ解析方法、およびノイズ解析プログラム Expired - Fee Related JP5825197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012114468A JP5825197B2 (ja) 2012-05-18 2012-05-18 ノイズ解析装置、ノイズ解析方法、およびノイズ解析プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012114468A JP5825197B2 (ja) 2012-05-18 2012-05-18 ノイズ解析装置、ノイズ解析方法、およびノイズ解析プログラム

Publications (2)

Publication Number Publication Date
JP2013242649A JP2013242649A (ja) 2013-12-05
JP5825197B2 true JP5825197B2 (ja) 2015-12-02

Family

ID=49843492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012114468A Expired - Fee Related JP5825197B2 (ja) 2012-05-18 2012-05-18 ノイズ解析装置、ノイズ解析方法、およびノイズ解析プログラム

Country Status (1)

Country Link
JP (1) JP5825197B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6303817B2 (ja) * 2014-05-28 2018-04-04 富士ゼロックス株式会社 ノイズ耐性評価装置、ノイズ耐性評価方法及びプログラム
JP6365025B2 (ja) * 2014-07-03 2018-08-01 富士ゼロックス株式会社 電磁感受性評価方法及びプログラム
JP6912204B2 (ja) * 2016-03-18 2021-08-04 ローム株式会社 コンピュータシミュレーション方法、伝送線路モデルの生成方法
US10635778B2 (en) * 2016-03-18 2020-04-28 Rohm Co., Ltd. Method for computer simulation and method for generating a transmission line model
JP6538965B2 (ja) * 2016-05-13 2019-07-03 株式会社日立製作所 電磁ノイズ経路検出システム、電磁ノイズ経路検出システムを有する鉄道車両、及び電磁ノイズ経路を決定する方法
JP6771971B2 (ja) * 2016-07-08 2020-10-21 ローム株式会社 コンピュータシミュレーション方法
JP7125208B2 (ja) * 2018-08-07 2022-08-24 株式会社デンソーテン ノイズ解析装置及びノイズ解析方法
JP7403335B2 (ja) 2020-02-04 2023-12-22 ローム株式会社 コンピュータシミュレーション方法
JP7409220B2 (ja) 2020-05-12 2024-01-09 富士通株式会社 推定プログラム、モデル生成プログラム、推定方法、モデル生成方法、推定装置およびモデル生成装置

Also Published As

Publication number Publication date
JP2013242649A (ja) 2013-12-05

Similar Documents

Publication Publication Date Title
JP5825197B2 (ja) ノイズ解析装置、ノイズ解析方法、およびノイズ解析プログラム
Labussière-Dorgan et al. Modeling the electromagnetic emission of a microcontroller using a single model
US20130275111A1 (en) Noise analysis designing method
US9536033B2 (en) Board design method and board design device
JPWO2013031874A1 (ja) ノイズ等価回路
Park et al. Estimation of power switching current by chip-package-PCB cosimulation
Nazarian et al. A physics-based causal bond-wire model for RF applications
Tsukioka et al. Simulation techniques for EMC compliant design of automotive IC chips and modules
JP3741916B2 (ja) プリント基板からの電磁放射簡易計算方法、プリント基板からの電磁放射簡易計算装置及び、電磁放射簡易計算プログラムを記録した記録媒体
Murugan et al. Multiscale EMC Modeling, Simulation, and Validation of a Synchronous Step-Down DC-DC Converter
JP6011975B2 (ja) 電磁ノイズの伝搬路を追跡および可視化する方法および装置
Silaghi et al. Analysis of Radiated Immunity of an Automotive Display by means of Testing and Simulation
Berbel et al. Characterization and modeling of the conducted emission of integrated circuits up to 3 GHz
Koo et al. Vertical noise coupling from on-chip switching-mode power supply in a mixed-signal stacked 3-D-IC
Kondo et al. Simulation of bulk current injection test using integrated circuit immunity macro model and electromagnetic analysis
JP2014135095A (ja) ノイズ解析設計方法およびノイズ解析設計装置
Baba et al. A review on techniques and modelling methodologies used for checking electromagnetic interference in integrated circuits
Shenglong et al. Relationship between SSN and EMC in SiP
Batista et al. EMC characterization for switching noise investigation on power transistors
Miropolsky et al. Experimental validation of the generalized accurate modelling method for system-level bulk current injection setups up to 1 GHz
Hwang et al. Coupling analysis and equivalent circuit model of the IC stripline method
Singh et al. Analysis of Switching Voltage Regulator Noise Coupling to Signal Via Using a Novel Simulation Approach
Huynh et al. Analysis of power transfer efficiency of standard integrated circuit immunity test methods
Heuvelman et al. Simulation Methodology of Radiated Emission for IC Stripline Measurements
JP2013030186A (ja) ノイズ解析設計方法およびノイズ解析設計装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150928

R151 Written notification of patent or utility model registration

Ref document number: 5825197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees