JP5823515B2 - 圧縮されたスーパータイル画像をディスプレイすること - Google Patents
圧縮されたスーパータイル画像をディスプレイすること Download PDFInfo
- Publication number
- JP5823515B2 JP5823515B2 JP2013520236A JP2013520236A JP5823515B2 JP 5823515 B2 JP5823515 B2 JP 5823515B2 JP 2013520236 A JP2013520236 A JP 2013520236A JP 2013520236 A JP2013520236 A JP 2013520236A JP 5823515 B2 JP5823515 B2 JP 5823515B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- supertile
- tile
- frames
- super
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/122—Tiling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
Description
Claims (18)
- 複数の圧縮されたスーパータイルフレームから画像フレームをディスプレイするためにシステムで用いられる方法であって、
制御プロセッサを用いて、システムメモリから読み出された複数のタイルから、1つ以上の圧縮されたスーパータイルフレームを生成することであって、前記スーパータイルフレームは、生成される画像に対応する、ことと、
複数のグラフィクス処理ユニットを用いて、前記1つ以上の圧縮されたスーパータイルフレームを処理することであって、各グラフィクス処理ユニットは、前記グラフィクス処理ユニットに割り当てられた前記1つ以上の圧縮されたスーパタイルフレームを処理する、ことと、
スーパータイルフレーム結合器を用いて、前記圧縮されたスーパータイルフレームを読み出すことと、
前記スーパータイルフレーム結合器を用いて、前記圧縮されたスーパータイルフレームの各々を拡大して、拡大されたスーパータイルフレームを生成することであって、前記拡大されたスーパータイルフレームは、圧縮されたスーパータイルフレームごとに各グラフィクス処理ユニットで生成されており、前記グラフィクス処理ユニットに割り当てられていない1つ以上のタイルごとにブランクタイルを含む、ことと、
前記スーパータイルフレーム結合器を用いて、前記拡大されたスーパータイルフレームを結合して、画像フレームを生成することと、
前記生成された画像フレームをディスプレイ上にディスプレイすることと、
を備える方法。 - 前記制御プロセッサを用いて、前記複数のタイルから複数のスーパータイルフレームを決定することと、
前記制御プロセッサを用いて、1つ以上の前記スーパータイルフレームを前記グラフィクス処理ユニットの各々に割り当てることと、
前記制御プロセッサを用いて、前記スーパータイルフレームの各々を圧縮することと、を更に備える請求項1の方法。 - 前記スーパータイルフレームの各々は前記画像フレームの非隣接タイルを備える請求項2の方法。
- 前記スーパータイルフレームの各々を別々のグラフィクス処理ユニットに記憶することを更に備える請求項3の方法。
- 前記圧縮することは、前記スーパータイルフレームのそれぞれに対して、対応するプロセッサに割り当てられたタイルのセットだけを記憶することを備える請求項2の方法。
- 前記拡大することは、前記結合することと同時に行われる請求項1の方法。
- 前記結合することは、加算動作を用いて前記複数の拡大されたスーパータイルフレームを結合することを備える請求項1の方法。
- 画像フレームの複数の圧縮されたスーパータイルフレームから前記画像フレームをディスプレイするためのシステムであって、
システムメモリから読み出された複数のタイルから、1つ以上の圧縮されたスーパータイルフレームを生成するように構成された制御プロセッサであって、前記スーパータイルフレームは、生成される画像に対応する、制御プロセッサと、
前記制御プロセッサに結合された複数のグラフィクス処理ユニットであって、各々が、前記グラフィクス処理ユニットに割り当てられた前記1つ以上の圧縮されたスーパタイルフレームを処理する、複数のグラフィクス処理ユニットと、
前記制御プロセッサと、前記複数のグラフィクス処理ユニットとに結合されたシステムメモリと、
スーパータイルフレーム結合器と、
ディスプレイと、を備え、
前記スーパータイルフレーム結合器は、
前記圧縮されたスーパータイルフレームを読み出すことと、
前記圧縮されたスーパータイルフレームの各々を拡大して、拡大されたスーパータイルフレームを生成することであって、前記拡大されたスーパータイルフレームは、圧縮されたスーパータイルフレームごとに各グラフィクス処理ユニットで生成されており、前記グラフィクス処理ユニットに割り当てられていない1つ以上のタイルごとにブランクタイルを含む、ことと、
前記拡大されたスーパータイルフレームを結合して、画像フレームを生成することと、を行うように構成されており、
前記ディスプレイは、前記生成された画像フレームをディスプレイするように構成されている、
システム。 - 前記制御プロセッサは、
前記複数のタイルから複数のスーパータイルフレームを決定することと、
1つ以上の前記スーパータイルフレームを前記グラフィクス処理ユニットの各々に割り当てることと、
前記スーパータイルフレームの各々を圧縮することと、
を行うように構成されている請求項8のシステム。 - 前記圧縮することは、前記スーパータイルフレームのそれぞれに対して、対応するグラフィクス処理ユニットに割り当てられたタイルのセットだけを記憶することを含む請求項9のシステム。
- 前記スーパータイルフレームの各々は前記画像フレームの非隣接タイルを備える請求項8のシステム。
- 前記拡大することは、前記結合することと同時に行われる請求項8のシステム。
- 命令を記憶するコンピュータ可読記憶媒体であって、前記命令は、実行されると、複数の圧縮されたスーパータイルフレームから画像フレームをある方法でディスプレイするように適合させられ、前記方法は、
制御プロセッサを用いて、システムメモリから読み出された複数のタイルから、1つ以上の圧縮されたスーパータイルフレームを生成することであって、前記スーパータイルフレームは、生成される画像に対応する、ことと、
複数のグラフィクス処理ユニットを用いて、前記1つ以上の圧縮されたスーパータイルフレームを処理することであって、各グラフィクス処理ユニットは、前記グラフィクス処理ユニットに割り当てられた前記1つ以上の圧縮されたスーパタイルフレームを処理する、ことと、
スーパータイルフレーム結合器を用いて、前記圧縮されたスーパータイルフレームを読み出すことと、
前記スーパータイルフレーム結合器を用いて、前記圧縮されたスーパータイルフレームの各々を拡大して、拡大されたスーパータイルフレームを生成することであって、前記拡大されたスーパータイルフレームは、圧縮されたスーパータイルフレームごとに各グラフィクス処理ユニットで生成されており、前記グラフィクス処理ユニットに割り当てられていない1つ以上のタイルごとにブランクタイルを含む、ことと、
前記スーパータイルフレーム結合器を用いて、前記拡大されたスーパータイルフレームを結合して、画像フレームを生成することと、を備えるコンピュータ可読記憶媒体。 - 前記方法は、
前記制御プロセッサを用いて、前記複数のタイルから複数のスーパータイルフレームを決定することと、
前記制御プロセッサを用いて、1つ以上の前記スーパータイルフレームを前記グラフィクス処理ユニットの各々に割り当てることと、
前記制御プロセッサを用いて、前記スーパータイルフレームの各々を圧縮することと、を更に備える請求項13のコンピュータ可読記憶媒体。 - 前記スーパータイルフレームの各々は前記画像フレームの非隣接タイルを備える請求項13のコンピュータ可読記憶媒体。
- 前記スーパータイルフレーム結合器を用いて、複数の拡大されたスーパータイルフレームのうち1つのスーパータイルフレームのタイル位置に対して、前記複数のスーパータイルフレームのうち他の全てのスーパータイルフレームのタイル位置がブランク値を有するように、非ブランク値を提供することをさらに含む請求項1の方法。
- 前記スーパータイルフレーム結合器は、複数の拡大されたスーパータイルフレームのうち1つのスーパータイルフレームのタイル位置に対して、前記複数のスーパータイルフレームのうち他の全てのスーパータイルフレームのタイル位置がブランク値を有するように、非ブランク値を提供するように構成されている請求項8のシステム。
- 前記方法は、スーパータイルフレーム結合器を用いて、複数の拡大されたスーパータイルフレームのうち1つのスーパータイルフレームのタイル位置に対して、前記複数のスーパータイルフレームのうち他の全てのスーパータイルフレームのタイル位置がブランク値を有するように、非ブランク値を提供することをさらに含む請求項13のコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US36570610P | 2010-07-19 | 2010-07-19 | |
US61/365,706 | 2010-07-19 | ||
PCT/IB2011/002209 WO2012010968A1 (en) | 2010-07-19 | 2011-07-19 | Displaying compressed supertile images |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013541746A JP2013541746A (ja) | 2013-11-14 |
JP2013541746A5 JP2013541746A5 (ja) | 2014-09-11 |
JP5823515B2 true JP5823515B2 (ja) | 2015-11-25 |
Family
ID=45496573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013520236A Active JP5823515B2 (ja) | 2010-07-19 | 2011-07-19 | 圧縮されたスーパータイル画像をディスプレイすること |
Country Status (6)
Country | Link |
---|---|
US (1) | US9064468B2 (ja) |
EP (1) | EP2596491B1 (ja) |
JP (1) | JP5823515B2 (ja) |
KR (1) | KR101692460B1 (ja) |
CN (1) | CN103026402B (ja) |
WO (1) | WO2012010968A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2494903B (en) * | 2011-09-22 | 2017-12-27 | Advanced Risc Mach Ltd | Graphics processing systems |
GR20140100528A (el) * | 2014-10-20 | 2016-06-01 | Arm Limited | Ενας βασισμενος σε πλακιδια επεξεργαστης γραφικων και μια μεθοδος επεξεργασιας γραφικων σε ενα βασισμενο σε πλακιδια επεξεργαστη |
US10163180B2 (en) * | 2015-04-29 | 2018-12-25 | Qualcomm Incorporated | Adaptive memory address scanning based on surface format for graphics processing |
US11150943B2 (en) * | 2017-04-10 | 2021-10-19 | Intel Corporation | Enabling a single context hardware system to operate as a multi-context system |
US10950305B1 (en) * | 2018-11-02 | 2021-03-16 | Facebook Technologies, Llc | Selective pixel output |
CN115335866A (zh) | 2020-02-03 | 2022-11-11 | 索尼互动娱乐股份有限公司 | 在渲染时通过几何图形分析进行几何图形的高效多gpu渲染的系统和方法 |
US11120522B2 (en) | 2020-02-03 | 2021-09-14 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by subdividing geometry |
US11263718B2 (en) | 2020-02-03 | 2022-03-01 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by pretesting against in interleaved screen regions before rendering |
US11080814B1 (en) | 2020-02-03 | 2021-08-03 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by pretesting against screen regions using prior frame information |
US11170461B2 (en) | 2020-02-03 | 2021-11-09 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by performing geometry analysis while rendering |
US11514549B2 (en) | 2020-02-03 | 2022-11-29 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by generating information in one rendering phase for use in another rendering phase |
CN115298686B (zh) * | 2020-02-03 | 2023-10-17 | 索尼互动娱乐股份有限公司 | 通过在渲染前针对交错的屏幕区域进行预测试来进行几何图形的高效多gpu渲染的系统和方法 |
CN115210748B (zh) * | 2020-02-03 | 2023-11-24 | 索尼互动娱乐股份有限公司 | 渲染时通过区域测试进行几何图形高效多gpu渲染的系统和方法 |
US11321800B2 (en) | 2020-02-03 | 2022-05-03 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by region testing while rendering |
US11508110B2 (en) | 2020-02-03 | 2022-11-22 | Sony Interactive Entertainment Inc. | System and method for efficient multi-GPU rendering of geometry by performing geometry analysis before rendering |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04245865A (ja) * | 1991-01-31 | 1992-09-02 | Toshiba Corp | 画像処理装置 |
JP3238584B2 (ja) * | 1993-12-16 | 2001-12-17 | 松下電器産業株式会社 | マルチウィンドウ装置 |
US6630933B1 (en) * | 2000-09-01 | 2003-10-07 | Ati Technologies Inc. | Method and apparatus for compression and decompression of Z data |
JP2003143599A (ja) | 2001-10-30 | 2003-05-16 | Mitsubishi Electric Corp | 画像伝送装置および画像伝送方法 |
US8933945B2 (en) * | 2002-11-27 | 2015-01-13 | Ati Technologies Ulc | Dividing work among multiple graphics pipelines using a super-tiling technique |
US9108107B2 (en) * | 2002-12-10 | 2015-08-18 | Sony Computer Entertainment America Llc | Hosting and broadcasting virtual events using streaming interactive video |
US8111928B2 (en) * | 2003-02-13 | 2012-02-07 | Ati Technologies Ulc | Method and apparatus for compression of multi-sampled anti-aliasing color data |
CN1472704A (zh) * | 2003-06-27 | 2004-02-04 | 上海龙贝信息科技有限公司 | 二维条形码数字图像信息的增强方法 |
US7075541B2 (en) * | 2003-08-18 | 2006-07-11 | Nvidia Corporation | Adaptive load balancing in a multi-processor graphics processing system |
US7383412B1 (en) | 2005-02-28 | 2008-06-03 | Nvidia Corporation | On-demand memory synchronization for peripheral systems with multiple parallel processors |
US7613346B2 (en) | 2005-05-27 | 2009-11-03 | Ati Technologies, Inc. | Compositing in multiple video processing unit (VPU) systems |
US7649537B2 (en) * | 2005-05-27 | 2010-01-19 | Ati Technologies, Inc. | Dynamic load balancing in multiple video processing unit (VPU) systems |
US7612783B2 (en) * | 2006-05-08 | 2009-11-03 | Ati Technologies Inc. | Advanced anti-aliasing with multiple graphics processing units |
EP1889732A1 (en) * | 2006-08-18 | 2008-02-20 | Setec Oy | Method of superimposing an image onto another, method of personalizing a data carrier using the the method |
US8154556B1 (en) * | 2007-11-06 | 2012-04-10 | Nvidia Corporation | Multiple simultaneous unique outputs from a single display pipeline |
CN101452690A (zh) * | 2007-11-29 | 2009-06-10 | 华邦电子股份有限公司 | 图像处理方法及系统 |
US8547382B2 (en) * | 2008-05-30 | 2013-10-01 | Advanced Micro Devices, Inc. | Video graphics system and method of pixel data compression |
US20100066900A1 (en) * | 2008-09-12 | 2010-03-18 | Himax Technologies Limited | Image processing method |
-
2011
- 2011-07-19 KR KR1020137004198A patent/KR101692460B1/ko active IP Right Grant
- 2011-07-19 WO PCT/IB2011/002209 patent/WO2012010968A1/en active Application Filing
- 2011-07-19 US US13/186,160 patent/US9064468B2/en active Active
- 2011-07-19 EP EP11809337.6A patent/EP2596491B1/en active Active
- 2011-07-19 JP JP2013520236A patent/JP5823515B2/ja active Active
- 2011-07-19 CN CN201180035342.1A patent/CN103026402B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
EP2596491A4 (en) | 2015-03-04 |
US9064468B2 (en) | 2015-06-23 |
WO2012010968A1 (en) | 2012-01-26 |
EP2596491B1 (en) | 2017-08-30 |
US20120162250A1 (en) | 2012-06-28 |
CN103026402B (zh) | 2017-03-29 |
KR101692460B1 (ko) | 2017-01-03 |
CN103026402A (zh) | 2013-04-03 |
JP2013541746A (ja) | 2013-11-14 |
EP2596491A1 (en) | 2013-05-29 |
KR20130132752A (ko) | 2013-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823515B2 (ja) | 圧縮されたスーパータイル画像をディスプレイすること | |
US10885607B2 (en) | Storage for foveated rendering | |
CN110036413B (zh) | 平铺架构中的注视点渲染 | |
US7830392B1 (en) | Connecting multiple pixel shaders to a frame buffer without a crossbar | |
TWI616846B (zh) | 利用以空間及/或時間方式改變取樣圖案之增強型消鋸齒的一種圖形子系統、電腦實施方法及電腦裝置 | |
CN107430763B (zh) | 用于非均匀帧缓冲器栅格化的装置和方法 | |
US8963931B2 (en) | Tiling compaction in multi-processor systems | |
EP3180773B1 (en) | Bandwidth reduction using texture lookup by adaptive shading | |
US9934551B2 (en) | Split storage of anti-aliased samples | |
CN107003964B (zh) | 处理未对准块传送操作 | |
US9230363B2 (en) | System, method, and computer program product for using compression with programmable sample locations | |
US9230362B2 (en) | System, method, and computer program product for using compression with programmable sample locations | |
JP2010165357A (ja) | グラフィックスを処理する方法およびそのための装置 | |
US8941669B1 (en) | Split push buffer rendering for scalability | |
CN111406277B (zh) | 以图块为基础的低分辨率深度存储 | |
US9916675B2 (en) | Graphics processing systems | |
US20030231176A1 (en) | Memory access device, semiconductor device, memory access method, computer program and recording medium | |
US6756978B1 (en) | Apparatus and method for sharing antialiasing memory across multiple displays | |
CN116508051A (zh) | 数据处理系统 | |
KR101663023B1 (ko) | 그래픽 처리 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140718 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5823515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |