JP5821596B2

JP5821596B2 - Search support program, search support device, and search support method

Info

Publication number: JP5821596B2
Application number: JP2011270710A
Authority: JP
Inventors: マチューパリジ
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-12-09
Filing date: 2011-12-09
Publication date: 2015-11-24
Anticipated expiration: 2031-12-09
Also published as: JP2013123133A

Description

本発明は、検証支援する検証支援プログラム、検証支援装置、および検証支援方法に関する。 The present invention relates to a verification support program, a verification support apparatus, and a verification support method for supporting verification.

従来、検証対象の通信の監視において、検証者は、たとえば、パケットがスキップされたら「アクティブビットが「１」になったか？」、「カウンタの値が「０」より大きいか？」などの検証対象の論理的な状態を確認する。 Conventionally, in monitoring the communication to be verified, the verifier, for example, if the packet is skipped, “whether the active bit is“ 1 ”? , "Is the counter value greater than" 0 "? Check the logical status of the verification target.

また、テレビ電話用途向けビデオソースレート制御のための従来技術が開示されている。当該従来技術は、ネットワーク上でビデオフレームパケットをエンコードしたりデコードしたりするためのルールを作成する技術である。 Also disclosed is a prior art for video source rate control for videophone applications. The prior art is a technique for creating rules for encoding and decoding video frame packets on a network.

また、通信事業者提供の有線通信ネットワークを介し、全国多数の箇所へ同時に配信しなければ実現することができない地上波デジタル放送のデータ放送素材伝送システムが従来技術として開示されている。当該従来技術は、地上波デジタル放送のデータ放送サービスで採用されたデータカルーセル伝送方式の持つ冗長情報を取り除き、有線通信ネットワークとしてのデジタル放送素材中継網に引渡して同時配信させ、各受信側で元のデータカルーセルを復元する。 Further, a data broadcasting material transmission system for digital terrestrial broadcasting that cannot be realized unless it is simultaneously distributed to many locations throughout the country via a wired communication network provided by a communication carrier has been disclosed as a prior art. The related art removes redundant information of the data carousel transmission method adopted in the data broadcasting service of terrestrial digital broadcasting, and delivers it to the digital broadcasting material relay network as a wired communication network for simultaneous distribution. Restore your data carousel.

特表２００９−５１４４４８号公報Special table 2009-514448 特開２００５−６４５５６号公報Japanese Patent Laid-Open No. 2005-64556

しかしながら、パケットがスキップされる論理的なルールやアサーションを検証者が仕様書に記載すると、記載ミスが発生しがちである。そのような仕様書を読んだ者は、パケットがスキップされる論理的なルールやアサーションについて誤った解釈をしてしまうことになる。このような解釈は擬似エラーの原因となり、重要なプロパティが監視から外れてしまうことになる。 However, if a verifier describes a logical rule or assertion in which a packet is skipped in a specification, a description error tends to occur. Those who read such a specification will misinterpret the logical rules and assertions that cause the packet to be skipped. Such an interpretation causes a pseudo-error, and important properties are removed from monitoring.

本発明は、パケットがスキップされる論理的なルールの探索の容易化を図ることを目的とする。 An object of the present invention is to facilitate the search for a logical rule in which a packet is skipped.

本発明の一側面によれば、第１の装置から第２の装置への通信中に指定順序とは異なる順序でパケットが送信されたことが検出された場合に、前記第１の装置内のレジスタ群の状態を示すスナップショットを取得し、取得されたスナップショットに含まれているレジスタ群の各々のレジスタに関する識別情報と値との組み合わせを抽出し、抽出された各組み合わせの抽出回数に基づいて前記各組み合わせの出現頻度を算出し、前記各組み合わせについて、前記組み合わせと当該組み合わせに対応する出現頻度とを出力する検証支援プログラム、検証支援装置、および検証支援方法が提案される。 According to an aspect of the present invention, when it is detected during communication from the first device to the second device that packets are transmitted in an order different from the designated order, Acquire a snapshot showing the state of the register group, extract the combination of identification information and value for each register of the register group included in the acquired snapshot, and based on the number of extractions of each extracted combination Thus, a verification support program, a verification support apparatus, and a verification support method for calculating the appearance frequency of each combination and outputting the combination and the appearance frequency corresponding to the combination for each combination are proposed.

本発明の一側面によれば、パケットがスキップされる論理的なルールの探索の容易化を図ることができるという効果を奏する。 According to one aspect of the present invention, it is possible to facilitate the search for a logical rule in which a packet is skipped.

図１は、本実施の形態にかかる検証支援例を示す説明図である。FIG. 1 is an explanatory diagram illustrating an example of verification support according to the present embodiment. 図２は、再度（１）のシミュレーションを実行したことにより得られるスキップ時のレジスタの状態とスキップ時の出現確率とチェックボックスの選択画面１０５の表示例である。FIG. 2 is a display example of the register state at the time of skip, the appearance probability at the time of skip, and the check box selection screen 105 obtained by executing the simulation of (1) again. 図３は、レジスタの状態の集計例を示す説明図である。FIG. 3 is an explanatory diagram illustrating an example of totalization of register states. 図４は、本実施の形態にかかる検証支援システムのシステム構成例を示す説明図である。FIG. 4 is an explanatory diagram showing a system configuration example of the verification support system according to the present embodiment. 図５は、送信元装置１０１のハードウェア構成例を示すブロック図である。FIG. 5 is a block diagram illustrating a hardware configuration example of the transmission source device 101. 図６は、実施の形態にかかる検証支援装置１０４のハードウェア構成例を示すブロック図である。FIG. 6 is a block diagram of a hardware configuration example of the verification support apparatus 104 according to the embodiment. 図７は、検証支援装置１０４の機能的構成例を示すブロック図である。FIG. 7 is a block diagram illustrating a functional configuration example of the verification support apparatus 104. 図８は、監視装置１０３のシミュレーション中における監視処理手順例を示すフローチャートである。FIG. 8 is a flowchart illustrating an example of a monitoring process procedure during the simulation of the monitoring apparatus 103. 図９は、トランザクタ４００によるスナップショット取得処理手順例を示すフローチャートである。FIG. 9 is a flowchart showing an example of a snapshot acquisition processing procedure by the transactor 400. 図１０は、検証支援装置１０４による検証支援処理手順を示すフローチャートである。FIG. 10 is a flowchart illustrating a verification support processing procedure performed by the verification support apparatus 104. 図１１は、図１０に示した集計処理（ステップＳ１００１）の詳細な処理手順例を示すフローチャートである。FIG. 11 is a flowchart illustrating a detailed processing procedure example of the aggregation processing (step S1001) illustrated in FIG.

以下に添付図面を参照して、この発明にかかる検証支援プログラム、検証支援装置、および検証支援方法の実施の形態を詳細に説明する。 Exemplary embodiments of a verification support program, a verification support apparatus, and a verification support method according to the present invention will be explained below in detail with reference to the accompanying drawings.

＜検証支援例＞
図１は、本実施の形態にかかる検証支援例を示す説明図である。送信元装置１０１は、送信先装置１０２に対し、パケットを送信する送信元装置１０１である。送信元装置１０１が検証対象となる。送信元装置１０１は、たとえば、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）ホストコントローラを有する通信装置である。また、送信元装置１０１は、トランザクションごとの一連のパケットＰをフレーム単位で送信する。送信先装置１０２は、送信元装置１０１から送信されてくるパケットを受信する通信装置である。送信先装置１０２は、たとえば、ＵＳＢデバイスである。 <Example of verification support>
FIG. 1 is an explanatory diagram illustrating an example of verification support according to the present embodiment. The transmission source device 101 is a transmission source device 101 that transmits a packet to the transmission destination device 102. The transmission source device 101 is a verification target. The transmission source device 101 is a communication device having, for example, a USB (Universal Serial Bus) host controller. Further, the transmission source device 101 transmits a series of packets P for each transaction in units of frames. The transmission destination device 102 is a communication device that receives a packet transmitted from the transmission source device 101. The transmission destination device 102 is, for example, a USB device.

監視装置１０３は、送信元装置１０１と送信先装置１０２とのデータ通信を監視する装置である。具体的には、たとえば、監視装置１０３は、送信元装置１０１から送信されるフレームにおいてパケットがスキップされたことを検出する。各パケットには、どのトランザクションに所属しているかを識別可能なトランザクションＩＤ（ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）が付与されている。トランザクションＩＤは、たとえば、連続番号とする。この場合、監視装置１０３は、スキップ前後のパケットのトランザクションＩＤを参照することで、どのトランザクションのパケットがスキップされたかを特定することができる。ここで、パケットがスキップされる原因には、たとえば、送信元装置１０１の動作が不正確でありエラーが発生する不当な場合と、通信プロトコルや送信元装置１０１に関する設計仕様で決められて発生する正当な場合と、がある。 The monitoring device 103 is a device that monitors data communication between the transmission source device 101 and the transmission destination device 102. Specifically, for example, the monitoring device 103 detects that a packet has been skipped in a frame transmitted from the transmission source device 101. Each packet is given a transaction ID (identification) that can identify which transaction it belongs to. The transaction ID is, for example, a serial number. In this case, the monitoring apparatus 103 can identify which transaction packet is skipped by referring to the transaction IDs of the packets before and after skipping. Here, the reason why the packet is skipped occurs, for example, when the operation of the transmission source device 101 is inaccurate and an error occurs, and when determined according to the communication protocol and the design specifications regarding the transmission source device 101. There are legitimate cases.

検証支援装置１０４は、監視装置１０３がパケットのスキップを検出したときの送信元装置１０１内のレジスタ群の状態を示すスナップショット群から、パケットがスキップされる論理的なルールを探索する。具体的には、たとえば、検証支援装置１０４は、スナップショット群から、レジスタとその値の組み合わせごとの出現頻度を算出する。出現頻度としては、たとえば、出現確率や出現回数が採用される。以下、検証支援の動作手順について説明する。 The verification support apparatus 104 searches for a logical rule for skipping a packet from a snapshot group indicating a state of a register group in the transmission source apparatus 101 when the monitoring apparatus 103 detects a skip of the packet. Specifically, for example, the verification support apparatus 104 calculates the appearance frequency for each combination of a register and its value from the snapshot group. As the appearance frequency, for example, an appearance probability or the number of appearances is adopted. The operation procedure for verification support will be described below.

（１）まず、送信元装置１０１は、監視装置１０３からの指示により、送信先装置１０２へのデータ通信に関するシミュレーションを実行する。そして、監視装置１０３は、データ通信を監視し、シミュレーション中に発生するパケットのスキップを検出する。監視装置１０３でパケットのスキップが検出される都度、スキップ発生時のレジスタ群の各レジスタの値を示すスナップショットが送信元装置１０１から得られる。 (1) First, the transmission source device 101 executes a simulation related to data communication to the transmission destination device 102 according to an instruction from the monitoring device 103. Then, the monitoring device 103 monitors data communication and detects packet skipping that occurs during the simulation. Each time a packet skip is detected by the monitoring device 103, a snapshot indicating the value of each register in the register group at the time of the occurrence of the skip is obtained from the transmission source device 101.

（２）（１）のシミュレーションが終了すると、検証支援装置１０４は、蓄積されたスナップショット群１０６を取得する。検証支援装置１０４は、スナップショット群１０６から、スキップ発生時でのレジスタとその値の組み合わせの出現回数を集計する。集計内容については、図３で後述する。検証支援装置１０４は、組み合わせごとに出現確率を算出する。そして、検証支援装置１０４は、スキップ時のレジスタの状態とスキップ時の出現確率とチェックボックスを含む選択画面１０５を表示する。これにより、ユーザは、スキップ発生時にどの組み合わせの状態がどのくらいの頻度で発生しているかを把握することができる。また、チェックボックスは、ユーザ操作によりレジスタの状態を選択させるためのインターフェース情報である。 (2) When the simulation of (1) ends, the verification support apparatus 104 acquires the accumulated snapshot group 106. The verification support apparatus 104 tabulates the number of appearances of a combination of a register and its value when a skip occurs from the snapshot group 106. The total contents will be described later with reference to FIG. The verification support apparatus 104 calculates an appearance probability for each combination. Then, the verification support apparatus 104 displays a selection screen 105 including a register state at the time of skipping, an appearance probability at the time of skipping, and a check box. Thereby, the user can grasp | ascertain how often the state of which combination has generate | occur | produced at the time of skip generation | occurrence | production. The check box is interface information for selecting a register state by a user operation.

（３）検証支援装置１０４は、ユーザ操作によりレジスタの状態の選択を受け付ける。選択されたチェックボックスにはチェックマークとなるレ点が入力されている。図１では、「ＡｃｔｉｖｅＢｉｔ＝０」、「ＥｒｒｏｒＣｏｕｎｔｅｒ＝０」にレ点が入力されている。すなわち、ユーザは、エラー原因には成りえないレジスタの状態に対しレ点を入力することで、後述の論理関数によりエラーの対象外とすることができる。 (3) The verification support apparatus 104 accepts selection of a register state by a user operation. A check mark is entered in the selected check box. In FIG. 1, a check mark is input to “Active Bit = 0” and “Error Counter = 0”. That is, the user can exclude the error by using a logic function described later by inputting a check point for the register state that cannot cause the error.

（４）検証支援装置１０４は、論理関数１０７を生成する。論理関数１０７とは、制約条件を満たした場合は真であり、満たさなかった場合は偽とするアサーションである。検証支援装置１０４は、ユーザがチェックボックスで選択したレジスタとその値の組み合わせを制約条件とした論理関数１０７を生成する。たとえば、図１では、「ＡｃｔｉｖｅＢｉｔ＝０」、「ＥｒｒｏｒＣｏｕｎｔｅｒ＝０」にレ点が入力されているため、「ＡｃｔｉｖｅＢｉｔ＝０」、「ＥｒｒｏｒＣｏｕｎｔｅｒ＝０」を真とし、それ以外を偽とする論理関数１０７が生成される。 (4) The verification support apparatus 104 generates a logical function 107. The logical function 107 is an assertion that is true when the constraint condition is satisfied and is false when the constraint condition is not satisfied. The verification support apparatus 104 generates a logical function 107 using a combination of a register selected by the user and a value of the check box as a constraint condition. For example, in FIG. 1, since a check point is input to “Active Bit = 0” and “Error Counter = 0”, “Active Bit = 0” and “Error Counter = 0” are set to true, and the others are set to false. A logical function 107 is generated.

（５）生成された論理関数１０７は、監視装置１０３に付与される。監視装置１０３は、付与された論理関数１０７をスキップ発生時の制約条件として、再度（１）のシミュレーションを実行する。監視装置１０３は、制約条件を満たしている場合は、当該スキップは、通信プロトコルや送信元装置１０１に関する設計仕様で決められて発生する正当な処理であるとして、検出対象外とする。一方、制約条件を満たしていない場合は、（１）で説明したように、監視装置１０３は、スキップを検出する。これにより、当該スキップ検出時のスナップショットが取得されることになる。 (5) The generated logical function 107 is given to the monitoring device 103. The monitoring apparatus 103 executes the simulation (1) again using the assigned logical function 107 as a constraint condition when a skip occurs. If the monitoring device 103 satisfies the constraint condition, the skip is excluded from detection because it is a legitimate process that occurs as determined by the communication protocol and the design specifications related to the transmission source device 101. On the other hand, when the constraint condition is not satisfied, the monitoring apparatus 103 detects a skip as described in (1). As a result, a snapshot at the time of detecting the skip is acquired.

図２は、再度（１）のシミュレーションを実行したことにより得られるスキップ時のレジスタの状態とスキップ時の出現確率とチェックボックスの選択画面１０５の表示例である。図１では、論理関数１０７により「ＡｃｔｉｖｅＢｉｔ＝０」および「ＥｒｒｏｒＣｏｕｎｔｅｒ＝０」のときのスキップはスキップとして検出されない。 FIG. 2 is a display example of the register state at the time of skip, the appearance probability at the time of skip, and the check box selection screen 105 obtained by executing the simulation of (1) again. In FIG. 1, the skip when “Active Bit = 0” and “Error Counter = 0” is not detected as a skip by the logical function 107.

このため、（Ａ）のように、レジスタの状態は、「ＥｒｒｏｒＣｏｕｎｔｅｒ＝１５」、「ＡｃｔｉｖｅＢｉｔ＝１」、「受信完了フラグ＝１」となる。ユーザは、この表示結果を見て、エラーカウンタの値が０でないときにスキップの出現確率が他のレジスタの状態に比べて高いことがわかる。このため、ユーザは、エラーカウンタを計数させる処理がスキップの原因であると推測することができる。 For this reason, as shown in (A), the register states are “Error Counter = 15”, “Active Bit = 1”, and “Reception Complete Flag = 1”. The user can see from this display result that when the error counter value is not 0, the appearance probability of skip is higher than the state of other registers. For this reason, the user can estimate that the process of counting the error counter is the cause of the skip.

また、（Ｂ）のように、再度シミュレーションをしたときのレジスタの状態がエラーカウンタ≠０で、出現確率の総和が１００％になったとする。このような場合、エラーカウンタ≠０のときにのみスキップが発生したことを意味するため、ユーザは、エラーカウンタを計数させる処理がスキップの原因であると突き止めることができる。 Further, as in (B), it is assumed that the state of the register when the simulation is performed again is error counter ≠ 0, and the sum of the appearance probabilities becomes 100%. In such a case, it means that a skip has occurred only when the error counter ≠ 0, and therefore the user can determine that the process of counting the error counter is the cause of the skip.

また、（Ｃ）のように、再度シミュレーションをしたときのレジスタの状態が「ＡｃｔｉｖｅＢｉｔ＝１」のみで、出現確率が１００％になったとする。このような場合、「ＡｃｔｉｖｅＢｉｔ＝１」のときにのみスキップが発生したことを意味するため、ユーザは、アクティブビットの値を「１」にする処理がスキップの原因であると突き止めることができる。 Further, as shown in (C), it is assumed that the state of the register when the simulation is performed again is only “Active Bit = 1”, and the appearance probability becomes 100%. In such a case, since it means that a skip has occurred only when “Active Bit = 1”, the user can determine that the process of setting the value of the active bit to “1” is the cause of the skip. .

このように、（１）〜（５）を繰り返すことにより、レジスタの状態は、ユーザにとって必要なものに絞り込まれる。たとえば、図１では、（３）において、「ＡｃｔｉｖｅＢｉｔ＝０」、「ＥｒｒｏｒＣｏｕｎｔｅｒ＝０」にレ点が入力されている。したがって、次回のシミュレーションで、スキップ発生時に「ＡｃｔｉｖｅＢｉｔ＝０」または「ＥｒｒｏｒＣｏｕｎｔｅｒ＝０」である場合には、スキップ検出対象外となる。そのため、スキップ検出されたレジスタの状態について出現回数の計数や出現確率の算出が実行される。これにより、ユーザは、スキップが発生する場合のルール、換言すれば、レジスタがどのような状態のときにスキップが発生するかを突き止めることができる。 Thus, by repeating (1) to (5), the state of the register is narrowed down to what is necessary for the user. For example, in FIG. 1, in (3), a check mark is input to “Active Bit = 0” and “Error Counter = 0”. Therefore, in the next simulation, if “Active Bit = 0” or “Error Counter = 0” when a skip occurs, it is not a skip detection target. Therefore, the count of the number of appearances and the calculation of the appearance probability are executed for the state of the register in which the skip is detected. Thereby, the user can ascertain the rule when the skip occurs, in other words, in what state the register is skipped.

＜レジスタの状態の集計例＞
図３は、レジスタの状態の集計例を示す説明図である。レジスタの状態の集計は、図１では、（２）で実行される。 <Example of register status aggregation>
FIG. 3 is an explanatory diagram illustrating an example of totalization of register states. The summation of register states is executed in (2) in FIG.

（Ａ）上述したように、送信元装置１０１は、トランザクションごとの一連のパケットをフレーム単位で送信する。ここで、１フレームのデータ構造について説明する。フレームの先頭はＳＯＦ（ＳｔａｒｔＯｆＦｒａｍｅ）である。ＳＯＦは、フレームの先頭を示すパケットである。Ｐ１〜Ｐｎは、トランザクション１〜ｎに対応するパケットである。パケットＰ１〜Ｐｎは、１フレーム中に１または複数回送信される。トランザクションごとのパケットＰｉは同一データでもよく異なるデータでもよい。図２では、先頭のフレームの２順目のパケットＰ１〜Ｐｎにおいて、パケットＰｉが何らかの原因でスキップされたことを示している。 (A) As described above, the transmission source device 101 transmits a series of packets for each transaction in units of frames. Here, the data structure of one frame will be described. The head of the frame is SOF (Start Of Frame). The SOF is a packet indicating the head of the frame. P1 to Pn are packets corresponding to transactions 1 to n. The packets P1 to Pn are transmitted one or more times in one frame. The packet Pi for each transaction may be the same data or different data. FIG. 2 shows that the packet Pi is skipped for some reason in the second-order packets P1 to Pn of the first frame.

（Ｂ）パケットＰｉのスキップが検出されると、スキップ検出時のレジスタの状態がスナップショットＳｉとして取得される。ここでは、送信元装置１０１のレジスタＲ１〜Ｒ３の状態として、レジスタＲ１の値「０」、レジスタＲ２の値「４」、レジスタＲ３の値「１」が取得されている。 (B) When the skip of the packet Pi is detected, the state of the register when the skip is detected is acquired as the snapshot Si. Here, as the states of the registers R1 to R3 of the transmission source device 101, the value “0” of the register R1, the value “4” of the register R2, and the value “1” of the register R3 are acquired.

（Ｃ）このあと、検証支援装置１０４は、レジスタ状態テーブル３００を用いて、レジスタごとに、レジスタの値の出現回数を計数する。ここでは、例として、レジスタＲ１を上述した「ＡｃｔｉｖｅＢｉｔ」、レジスタＲ２を上述した「ＥｒｒｏｒＣｏｕｎｔｅｒ」、レジスタＲ３を受信完了フラグとする。 (C) After that, the verification support apparatus 104 uses the register state table 300 to count the number of appearances of the register value for each register. Here, as an example, the register R1 is the “Active Bit”, the register R2 is the “Error Counter”, and the register R3 is the reception completion flag.

レジスタＲ１の値は「０」であるため、検証支援装置１０４は、レジスタＲ１の値「０」の出現回数を「５」から「６」にカウントアップする。また、レジスタＲ２の値は「４」であるため、検証支援装置１０４は、レジスタＲ２の値「４」の出現回数を「６」から「７」にカウントアップする。また、レジスタＲ３の値は「１」であるため、検証支援装置１０４は、レジスタＲ３の値「１」の出現回数を「４」から「５」にカウントアップする。これにより、スナップショットが得られる都度計数が実行されることになる。 Since the value of the register R1 is “0”, the verification support apparatus 104 counts up the number of appearances of the value “0” of the register R1 from “5” to “6”. Since the value of the register R2 is “4”, the verification support apparatus 104 counts up the number of appearances of the value “4” of the register R2 from “6” to “7”. Since the value of the register R3 is “1”, the verification support apparatus 104 counts up the number of appearances of the value “1” of the register R3 from “4” to “5”. As a result, the count is executed every time a snapshot is obtained.

＜システム構成例＞
図４は、本実施の形態にかかる検証支援システムのシステム構成例を示す説明図である。検証支援システムは、送信元装置１０１と、送信先装置１０２と、監視装置１０３と、トランザクタ４００と、検証支援装置１０４と、を有する。トランザクタ４００は、送信元装置１０１のレジスタ群の状態を示すスナップショットを取得する。具体的には、たとえば、トランザクタ４００は、監視装置１０３からのパケットのスキップ検出信号を受信したタイミングで、送信元装置１０１の各レジスタの値をスナップショットとして取得する。トランザクタ４００は、スキップ検出信号を受信する都度、スナップショットが得られ、スナップショット群１０６となる。なお、図３では、トランザクタ４００は、独立した装置として規定したが、監視装置１０３または検証支援装置１０４に組み込まれていてもよい。 <System configuration example>
FIG. 4 is an explanatory diagram showing a system configuration example of the verification support system according to the present embodiment. The verification support system includes a transmission source device 101, a transmission destination device 102, a monitoring device 103, a transactor 400, and a verification support device 104. The transactor 400 acquires a snapshot indicating the state of the register group of the transmission source device 101. Specifically, for example, the transactor 400 acquires the value of each register of the transmission source device 101 as a snapshot at the timing of receiving the packet skip detection signal from the monitoring device 103. Each time the transactor 400 receives a skip detection signal, a snapshot is obtained and becomes a snapshot group 106. In FIG. 3, the transactor 400 is defined as an independent device, but may be incorporated in the monitoring device 103 or the verification support device 104.

＜送信元装置１０１のハードウェア構成例＞
図５は、送信元装置１０１のハードウェア構成例を示すブロック図である。送信元装置１０１は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）５０１と、メモリ５０２と、ＵＳＢホストコントローラ５０３と、これらを接続するバス５０４と、を有する。ＣＰＵ５０１は、送信元装置１０１の全体の制御を司る。メモリ５０２は、ＣＰＵ５０１のワークエリアとして使用される。また、メモリ５０２は、各種データを記憶する。 <Hardware Configuration Example of Transmission Source Device 101>
FIG. 5 is a block diagram illustrating a hardware configuration example of the transmission source device 101. The transmission source device 101 includes a CPU (Central Processing Unit) 501, a memory 502, a USB host controller 503, and a bus 504 connecting them. The CPU 501 governs overall control of the transmission source device 101. The memory 502 is used as a work area for the CPU 501. The memory 502 stores various data.

ＵＳＢホストコントローラ５０３は、フレーム単位で時間を管理し、パケットの送信を制御する。また、ＵＳＢホストコントローラ５０３は、送信元装置１０１の状態を示すレジスタ群を有し、状態に応じた値を設定する。具体的には、たとえば、ＵＳＢホストコントローラ５０３は、上述したアクティブビットとして規定されたレジスタＲ１や、エラーカウンタとして規定されたレジスタＲ２や、受信完了フラグとして規定されたレジスタＲ３を有する。そして、ＵＳＢホストコントローラ５０３は、送信先装置１０２とのデータ通信中に、レジスタＲ１〜Ｒ３の値を書き換える。たとえば、ＵＳＢホストコントローラ５０３は、エラーが発生したら、レジスタＲ２の値を「１」に書き換え、エラーが発生しなくなったら再度、レジスタＲ２の値を「０」に書き換える。 The USB host controller 503 manages time in units of frames and controls packet transmission. Further, the USB host controller 503 has a register group indicating the state of the transmission source device 101, and sets a value corresponding to the state. Specifically, for example, the USB host controller 503 includes a register R1 defined as the active bit, a register R2 defined as an error counter, and a register R3 defined as a reception completion flag. Then, the USB host controller 503 rewrites the values of the registers R1 to R3 during data communication with the transmission destination device 102. For example, the USB host controller 503 rewrites the value of the register R2 to “1” when an error occurs, and rewrites the value of the register R2 to “0” again when no error occurs.

＜検証支援装置１０４のハードウェア構成例＞
図６は、実施の形態にかかる検証支援装置１０４のハードウェア構成例を示すブロック図である。図６において、検証支援装置１０４は、ＣＰＵ６０１と、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）６０２と、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）６０３と、磁気ディスクドライブ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）６０４と、磁気ディスク６０５と、光ディスクドライブ６０６と、光ディスク６０７と、ディスプレイ６０８と、Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）６０９と、キーボード６１０と、マウス６１１と、スキャナ６１２と、プリンタ６１３と、を備えている。また、各構成部はバス６００によってそれぞれ接続されている。 <Hardware Configuration Example of Verification Support Device 104>
FIG. 6 is a block diagram of a hardware configuration example of the verification support apparatus 104 according to the embodiment. 6, the verification support apparatus 104 includes a CPU 601, a ROM (Read Only Memory) 602, a RAM (Random Access Memory) 603, a magnetic disk drive (Hard Disk Drive) 604, a magnetic disk 605, and an optical disk drive 606. An optical disk 607, a display 608, an I / F (Interface) 609, a keyboard 610, a mouse 611, a scanner 612, and a printer 613. Each component is connected by a bus 600.

ここで、ＣＰＵ６０１は、検証支援装置１０４の全体の制御を司る。ＲＯＭ６０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ６０３は、ＣＰＵ６０１のワークエリアとして使用される。磁気ディスクドライブ６０４は、ＣＰＵ６０１の制御にしたがって磁気ディスク６０５に対するデータのリード／ライトを制御する。磁気ディスク６０５は、磁気ディスクドライブ６０４の制御で書き込まれたデータを記憶する。 Here, the CPU 601 governs overall control of the verification support apparatus 104. The ROM 602 stores programs such as a boot program. The RAM 603 is used as a work area for the CPU 601. The magnetic disk drive 604 controls the reading / writing of the data with respect to the magnetic disk 605 according to control of CPU601. The magnetic disk 605 stores data written under the control of the magnetic disk drive 604.

光ディスクドライブ６０６は、ＣＰＵ６０１の制御にしたがって光ディスク６０７に対するデータのリード／ライトを制御する。光ディスク６０７は、光ディスクドライブ６０６の制御で書き込まれたデータを記憶したり、光ディスク６０７に記憶されたデータをコンピュータに読み取らせたりする。 The optical disk drive 606 controls the reading / writing of the data with respect to the optical disk 607 according to control of CPU601. The optical disk 607 stores data written under the control of the optical disk drive 606, and causes the computer to read data stored on the optical disk 607.

ディスプレイ６０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ６０８は、たとえば、液晶ディスプレイ、プラズマディスプレイなどを採用することができる。 A display 608 displays data such as a document, an image, and function information as well as a cursor, an icon, or a tool box. As the display 608, for example, a liquid crystal display, a plasma display, or the like can be adopted.

インターフェース（以下、「Ｉ／Ｆ」と略する。）６０９は、通信回線を通じてＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）、ＷＡＮ（ＷｉｄｅＡｒｅａＮｅｔｗｏｒｋ）、インターネットなどのネットワーク６１４に接続され、このネットワーク６１４を介して他の装置に接続される。そして、Ｉ／Ｆ６０９は、ネットワーク６１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ６０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。 An interface (hereinafter abbreviated as “I / F”) 609 is connected to a network 614 such as a LAN (Local Area Network), a WAN (Wide Area Network), and the Internet through a communication line, and the other via the network 614. Connected to other devices. The I / F 609 manages an internal interface with the network 614 and controls data input / output from an external device. For example, a modem or a LAN adapter can be employed as the I / F 609.

キーボード６１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス６１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。 The keyboard 610 includes keys for inputting characters, numbers, various instructions, and the like, and inputs data. Moreover, a touch panel type input pad or a numeric keypad may be used. The mouse 611 performs cursor movement, range selection, window movement, size change, and the like. A trackball or a joystick may be used as long as they have the same function as a pointing device.

スキャナ６１２は、画像を光学的に読み取り、検証支援装置１０４内に画像データを取り込む。なお、スキャナ６１２は、ＯＣＲ（ＯｐｔｉｃａｌＣｈａｒａｃｔｅｒＲｅａｄｅｒ）機能を持たせてもよい。また、プリンタ６１３は、画像データや文書データを印刷する。プリンタ６１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。なお、光ディスクドライブ６０６、光ディスク６０７、ディスプレイ６０８、キーボード６１０、マウス６１１、スキャナ６１２、およびプリンタ６１３の少なくともいずれか１つは、なくてもよい。 The scanner 612 optically reads an image and takes in the image data into the verification support apparatus 104. Note that the scanner 612 may have an OCR (Optical Character Reader) function. The printer 613 prints image data and document data. As the printer 613, for example, a laser printer or an ink jet printer can be employed. Note that at least one of the optical disk drive 606, the optical disk 607, the display 608, the keyboard 610, the mouse 611, the scanner 612, and the printer 613 may be omitted.

＜検証支援装置１０４の機能的構成例＞
図７は、検証支援装置１０４の機能的構成例を示すブロック図である。検証支援装置１０４は、取得部７０１と、抽出部７０２と、算出部７０３と、出力部７０４と、受付部７０５と、生成部７０６と、を有する。取得部７０１〜生成部７０６は、具体的には、たとえば、図６に示したＲＯＭ６０２、ＲＡＭ６０３、磁気ディスク６０５、光ディスク６０７などの記憶装置に記憶されたプログラムをＣＰＵ６０１に実行させることにより、または、Ｉ／Ｆ６０９により、その機能を実現する。 <Example of Functional Configuration of Verification Support Device 104>
FIG. 7 is a block diagram illustrating a functional configuration example of the verification support apparatus 104. The verification support apparatus 104 includes an acquisition unit 701, an extraction unit 702, a calculation unit 703, an output unit 704, a reception unit 705, and a generation unit 706. Specifically, the acquisition unit 701 to the generation unit 706 may cause the CPU 601 to execute a program stored in a storage device such as the ROM 602, the RAM 603, the magnetic disk 605, and the optical disk 607 illustrated in FIG. The function is realized by the I / F 609.

取得部７０１は、第１の装置から第２の装置へのデータ通信中に指定順序とは異なる順序でパケットが送信されたことが検出された場合に、第１の装置内のレジスタ群の状態を示すスナップショットを取得する。具体的には、たとえば、取得部７０１は、送信元装置１０１から送信先装置１０２へのデータ通信中に監視装置１０３においてパケットのスキップが検出された場合に、送信元装置１０１内のレジスタ群の状態を示すスナップショットを取得する。 When the acquisition unit 701 detects that packets are transmitted in an order different from the designated order during data communication from the first device to the second device, the acquisition unit 701 determines the state of the register group in the first device. Get a snapshot showing Specifically, for example, when the monitoring device 103 detects a packet skip during data communication from the transmission source device 101 to the transmission destination device 102, the acquisition unit 701 stores the register group in the transmission source device 101. Get a snapshot showing the status.

図１〜図４に示した例の場合、監視装置１０３がパケットのスキップを検出すると、監視装置１０３はトランザクタ４００に対しスキップ検出信号を送信する。トランザクタ４００は、監視装置１０３からのスキップ検出信号を受信すると、送信元装置１０１内のＵＳＢコントローラにアクセスして送信元装置１０１内のレジスタ群からレジスタごとにレジスタに関する識別情報と値との組み合わせを抽出する。レジスタごとのレジスタに関する識別情報と値との組み合わせが１回のスキップでのスナップショットとなる。そして、取得部７０１は、シミュレーション中にトランザクタ４００から出力されたスナップショット群１０６を取得することになる。 In the case of the example illustrated in FIGS. 1 to 4, when the monitoring device 103 detects a skip of a packet, the monitoring device 103 transmits a skip detection signal to the transactor 400. When the transactor 400 receives the skip detection signal from the monitoring device 103, the transactor 400 accesses the USB controller in the transmission source device 101, and from the register group in the transmission source device 101, sets a combination of identification information and value regarding the register for each register. Extract. A combination of the identification information and the value regarding the register for each register becomes a snapshot in one skip. Then, the acquisition unit 701 acquires the snapshot group 106 output from the transactor 400 during the simulation.

抽出部７０２は、取得部７０１によって取得されたスナップショットに含まれているレジスタ群の各々のレジスタに関する識別情報と値との組み合わせを抽出する。具体的には、たとえば、抽出部７０２は、スナップショット群１０６の各スナップショットから、レジスタに関する識別情報と値との組み合わせを抽出する。たとえば、図３に示したように、抽出部７０２は、スナップショットＳｉからレジスタＲ１のレジスタ名「Ｒ１」と値「０」の組み合わせ、レジスタＲ２のレジスタ名「Ｒ２」と値「４」の組み合わせ、レジスタＲ３のレジスタ名「Ｒ３」と値「１」の組み合わせを抽出する。 The extraction unit 702 extracts a combination of identification information and a value regarding each register of the register group included in the snapshot acquired by the acquisition unit 701. Specifically, for example, the extraction unit 702 extracts a combination of identification information and a value regarding the register from each snapshot of the snapshot group 106. For example, as illustrated in FIG. 3, the extraction unit 702 extracts a combination of the register name “R1” and the value “0” of the register R1 from the snapshot Si, and a combination of the register name “R2” and the value “4” of the register R2. , The combination of the register name “R3” and the value “1” of the register R3 is extracted.

算出部７０３は、抽出部７０２によって抽出された各組み合わせの抽出回数に基づいて各組み合わせの出現頻度を算出する。具体的には、算出部７０３は、組み合わせごとに出現回数を計数し、出現頻度を算出する。ここで、出現頻度とは、単に出現回数でもよく、出現確率でもよい。出現確率の場合、算出部７０３は、全組み合わせの総出現回数を分母とし、各組み合わせの出現回数を分子とすることにより、出現確率を算出する。 The calculation unit 703 calculates the appearance frequency of each combination based on the number of extraction times of each combination extracted by the extraction unit 702. Specifically, the calculation unit 703 counts the number of appearances for each combination and calculates the appearance frequency. Here, the appearance frequency may be simply the number of appearances or the appearance probability. In the case of the appearance probability, the calculation unit 703 calculates the appearance probability by using the total number of appearances of all combinations as a denominator and the number of appearances of each combination as a numerator.

たとえば、図３の（Ｃ）が最終的な計数結果になった場合、分母になる総出現回数は、２４回（＝６＋３＋２＋７＋１＋５）である。分子はそれぞれ、レジスタＲ１の値「０」の「６回」、レジスタＲ１の値「１」の「３回」、レジスタＲ２の値「０」の「２回」、レジスタＲ２の値「４」の「７回」、レジスタＲ２の値「２」の「１回」、レジスタＲ３の値「１」の「５回」となる。これにより、レジスタの値ごとに、出現確率が算出される。算出部７０３は、シミュレーションの終了後に算出処理を実行するが、シミュレーション中に算出処理を実行してもよい。 For example, when (C) in FIG. 3 is the final counting result, the total number of appearances as the denominator is 24 (= 6 + 3 + 2 + 7 + 1 + 5). The numerator is “6 times” of the value “0” of the register R1, “3 times” of the value “1” of the register R1, “2 times” of the value “0” of the register R2, and “4” of the register R2. "7 times" of the register R2, "1" of the value "2" of the register R2, and "5 times" of the value "1" of the register R3. Thereby, the appearance probability is calculated for each register value. The calculation unit 703 executes the calculation process after the simulation ends, but may execute the calculation process during the simulation.

出力部７０４は、各組み合わせについて、組み合わせと当該組み合わせに対応する出現頻度とを出力する。具体的には、たとえば、出力部７０４は、組み合わせと当該組み合わせに対応する出現頻度とを、ディスプレイ６０８に表示出力したり、プリンタ６１３に印刷出力したり、他の装置、たとえば、監視装置１０３に送信したりする。ディスプレイ６０８に表示出力する場合、出力部７０４は、図１の（２）に示したような選択画面１０５を表示する。図１の（２）の場合、さらに、組み合わせの選択入力を受け付けるインターフェース情報の一例としてチェックボックスが表示されている。インターフェース情報は、チェックボックスに限らずラジオボタンなど入力装置からの操作入力で選択できるインターフェース情報であればよい。 The output unit 704 outputs a combination and an appearance frequency corresponding to the combination for each combination. Specifically, for example, the output unit 704 displays the combination and the appearance frequency corresponding to the combination on the display 608, prints it out on the printer 613, or outputs it to another device such as the monitoring device 103. Or send. In the case of display output on the display 608, the output unit 704 displays the selection screen 105 as shown in (2) of FIG. In the case of (2) in FIG. 1, a check box is further displayed as an example of interface information for accepting a combination selection input. The interface information is not limited to a check box, and may be interface information that can be selected by an operation input from an input device such as a radio button.

受付部７０５は、インターフェース情報から少なくともいずれか１つの組み合わせについての選択入力を受け付ける。具体的には、たとえば、図１の（３）に示したように、受付部７０５は、入力装置からの操作入力により、チェックボックスにレ点の入力を受け付ける。 The accepting unit 705 accepts a selection input for at least any one combination from the interface information. Specifically, for example, as illustrated in (3) of FIG. 1, the reception unit 705 receives an input of a check mark in a check box by an operation input from the input device.

生成部７０６は、受付部７０５によって選択入力が受け付けられた少なくともいずれか１つの組み合わせについては、指定順序とは異なる順序でのパケットの送信とみなさない旨を示す制約条件を有する論理関数を生成する。具体的には、たとえば、生成部７０６は、図１の（４）に示した論理関数１０７を生成する。論理関数１０７は、図１の（３）で選択入力された組み合わせについて、スキップが発生した場合であってもスキップの検出対象外とする制約条件を規定する。 The generation unit 706 generates a logical function having a constraint that indicates that at least any one of the combinations for which the selection input has been received by the reception unit 705 is not regarded as packet transmission in an order different from the specified order. . Specifically, for example, the generation unit 706 generates the logical function 107 shown in (4) of FIG. The logical function 107 defines a constraint condition that the combination selected and input in (3) of FIG. 1 is not subject to detection of skip even when a skip occurs.

生成部７０６によって制約条件が生成された場合、出力部７０４は、生成された制約条件を監視装置１０３に送信する。監視装置１０３は、生成部７０６から送信されてきた制約条件を次回以降のシミュレーションに適用する。たとえば、図１の（４）の論理関数１０７の例では、「ＡｃｔｉｖｅＢｉｔ＝０」または「ＥｒｒｏｒＣｏｕｎｔｅｒ＝０」の場合がスキップの検出対象外となる。 When the constraint condition is generated by the generation unit 706, the output unit 704 transmits the generated constraint condition to the monitoring device 103. The monitoring apparatus 103 applies the constraint condition transmitted from the generation unit 706 to the next and subsequent simulations. For example, in the example of the logical function 107 in (4) of FIG. 1, the case of “Active Bit = 0” or “Error Counter = 0” is not a skip detection target.

したがって、次回以降のシミュレーションで、スキップ発生時のレジスタＲ１、Ｒ２の状態が「ＡｃｔｉｖｅＢｉｔ＝０」または「ＥｒｒｏｒＣｏｕｎｔｅｒ＝０」である場合には、監視装置１０３は、スキップ検出対象外となり、このときのスキップについては、監視装置１０３からスキップ検出信号が発行されず、スナップショットが得られないことになる。このように、監視装置１０３は、ユーザによって選択されたレジスタの状態を次回以降のシミュレーションから除外することができる。 Therefore, in the simulation after the next time, if the state of the registers R1 and R2 when the skip occurs is “Active Bit = 0” or “Error Counter = 0”, the monitoring device 103 is excluded from the skip detection target. As for skipping, a skip detection signal is not issued from the monitoring apparatus 103, and a snapshot cannot be obtained. In this way, the monitoring apparatus 103 can exclude the state of the register selected by the user from the next and subsequent simulations.

＜監視装置１０３の監視処理手順＞
図８は、監視装置１０３のシミュレーション中における監視処理手順例を示すフローチャートである。まず、監視装置１０３は、送信元装置１０１から送信先装置１０２へのデータ通信のシミュレーションが終了しているか否かを判断する（ステップＳ８０１）。終了していない場合（ステップＳ８０１：Ｎｏ）、監視装置１０３は、図３の（Ａ）に示したように、パケットのスキップが発生したか否かを判断する（ステップＳ８０２）。 <Monitoring Procedure of Monitoring Device 103>
FIG. 8 is a flowchart illustrating an example of a monitoring process procedure during the simulation of the monitoring apparatus 103. First, the monitoring apparatus 103 determines whether or not the simulation of data communication from the transmission source apparatus 101 to the transmission destination apparatus 102 has been completed (step S801). If not completed (step S801: No), the monitoring apparatus 103 determines whether or not a packet skip has occurred (step S802), as shown in FIG.

スキップが発生していない場合（ステップＳ８０２：Ｎｏ）、ステップＳ８０１に戻る。スキップが発生した場合（ステップＳ８０２：Ｙｅｓ）、監視装置１０３は、検証支援装置１０４からの制約条件があるか否かを判断する（ステップＳ８０３）。制約条件がない場合（ステップＳ８０３：Ｎｏ）、ステップＳ８０８に移行する。 If no skip has occurred (step S802: No), the process returns to step S801. When the skip occurs (step S802: Yes), the monitoring apparatus 103 determines whether there is a constraint condition from the verification support apparatus 104 (step S803). When there is no restriction condition (step S803: No), the process proceeds to step S808.

一方、制約条件がある場合（ステップＳ８０３：Ｙｅｓ）、監視装置１０３は、レジスタの状態の取得要求をトランザクタ４００に送信する（ステップＳ８０４）。監視装置１０３は、トランザクタ４００からレジスタ群の状態が受信できなかった場合（ステップＳ８０５：Ｎｏ）、ステップＳ８０１に戻る。一方、受信できた場合（ステップＳ８０５：Ｙｅｓ）、監視装置１０３は、受信したレジスタ群の状態を参照して、制約条件を満たしているか否かを判断する（ステップＳ８０６）。 On the other hand, when there is a constraint condition (step S803: Yes), the monitoring apparatus 103 transmits a register state acquisition request to the transactor 400 (step S804). If the status of the register group cannot be received from the transactor 400 (step S805: No), the monitoring apparatus 103 returns to step S801. On the other hand, if it can be received (step S805: Yes), the monitoring apparatus 103 refers to the state of the received register group to determine whether the constraint condition is satisfied (step S806).

満たしている場合（ステップＳ８０６：Ｙｅｓ）、発生したスキップは検出対象外となるため、監視装置１０３は、トランザクタ４００に検出対象外信号を送信して（ステップＳ８０７）、ステップＳ８０１に戻る。一方、制約条件を満たさない場合（ステップＳ８０６：Ｎｏ）、ステップＳ８０８に移行する。 If the condition is satisfied (step S806: Yes), the skip that has occurred is not detected, so the monitoring apparatus 103 transmits a non-detection target signal to the transactor 400 (step S807), and returns to step S801. On the other hand, when the constraint condition is not satisfied (step S806: No), the process proceeds to step S808.

ステップＳ８０８では、監視装置１０３は、スキップを検出したことを示すスキップ検出信号をトランザクタ４００に送信して（ステップＳ８０８）、ステップＳ８０１に戻る。そして、ステップＳ８０１において、シミュレーションが終了した場合（ステップＳ８０１：Ｙｅｓ）、監視装置１０３は一連の処理を終了する。このように、監視装置１０３は、制約条件の有無や制約条件の遵守または違反に応じて、トランザクタ４００によるスナップショットの取得を制御することができる。 In step S808, monitoring device 103 transmits a skip detection signal indicating that a skip has been detected to transactor 400 (step S808), and returns to step S801. In step S801, when the simulation is completed (step S801: Yes), the monitoring apparatus 103 ends a series of processes. As described above, the monitoring apparatus 103 can control the acquisition of the snapshot by the transactor 400 in accordance with the presence / absence of the constraint condition, compliance with or violation of the constraint condition.

＜トランザクタ４００のスナップショット取得処理手順＞
図９は、トランザクタ４００によるスナップショット取得処理手順例を示すフローチャートである。まず、トランザクタ４００は、監視装置１０３からステップＳ８０４での取得要求を受信したか否かを判断する（ステップＳ９０１）。受信していない場合（ステップＳ９０１：Ｎｏ）、ステップＳ９０１に戻る。一方、受信した場合（ステップＳ９０１：Ｙｅｓ）、トランザクタ４００は、送信元装置１０１のＵＳＢホストコントローラ５０３にアクセスしてレジスタ群の状態を取得する（ステップＳ９０２）。 <Snapshot acquisition processing procedure of transactor 400>
FIG. 9 is a flowchart showing an example of a snapshot acquisition processing procedure by the transactor 400. First, the transactor 400 determines whether or not the acquisition request in step S804 has been received from the monitoring apparatus 103 (step S901). If not received (step S901: No), the process returns to step S901. On the other hand, if received (step S901: Yes), the transactor 400 accesses the USB host controller 503 of the transmission source device 101 to acquire the state of the register group (step S902).

そして、トランザクタ４００は、取得要求のレスポンスとして、取得したレジスタ群の状態を監視装置１０３に送信する（ステップＳ９０３）。このあと、トランザクタ４００は、監視装置１０３からの信号の受信を待ち受ける（ステップＳ９０４）。受信した信号がスキップ検出信号である場合（ステップＳ９０４：スキップ検出）、トランザクタ４００は、ステップＳ９０２で取得したレジスタ群の状態をスナップショットとして、検証支援装置１０４がアクセス可能な記憶装置に保存する（ステップＳ９０５）。そして、ステップＳ９０１に戻る。また、受信した信号が検出対象外信号である場合（ステップＳ９０４：対象外）、トランザクタ４００は、ステップＳ９０２で取得したレジスタ群の状態を消去して（ステップＳ９０６）、ステップＳ９０１に戻る。 Then, the transactor 400 transmits the acquired state of the register group to the monitoring apparatus 103 as a response to the acquisition request (step S903). Thereafter, the transactor 400 waits for reception of a signal from the monitoring device 103 (step S904). When the received signal is a skip detection signal (step S904: skip detection), the transactor 400 saves the state of the register group acquired in step S902 as a snapshot in a storage device accessible by the verification support apparatus 104 ( Step S905). Then, the process returns to step S901. If the received signal is a non-detection target signal (step S904: non-target), the transactor 400 deletes the state of the register group acquired in step S902 (step S906) and returns to step S901.

このように、トランザクタ４００は、検出すべきスキップが発生したときの送信元装置１０１のレジスタ群の状態をスナップショットとして取得することができる。 In this way, the transactor 400 can acquire the state of the register group of the transmission source device 101 when a skip to be detected occurs as a snapshot.

＜検証支援処理手順＞
図１０は、検証支援装置１０４による検証支援処理手順を示すフローチャートである。検証支援装置１０４は、まず、図３の（Ｂ），（Ｃ）に示したような集計処理を実行する（ステップＳ１００１）。集計処理（ステップＳ１００１）の詳細な処理手順については図１１で説明する。集計処理（ステップＳ１００１）により、検証支援装置１０４は、図１の（２）に示したようなレジスタの状態ごとの出現頻度を得ることができる。 <Verification support processing procedure>
FIG. 10 is a flowchart illustrating a verification support processing procedure performed by the verification support apparatus 104. First, the verification support apparatus 104 executes a counting process as shown in FIGS. 3B and 3C (step S1001). A detailed processing procedure of the counting process (step S1001) will be described with reference to FIG. Through the counting process (step S1001), the verification support apparatus 104 can obtain the appearance frequency for each state of the register as shown in (2) of FIG.

検証支援装置１０４は、集計処理（ステップＳ１１０１）のあと、図１の（２）に示したように、レジスタの状態ごとに出現頻度を算出し（ステップＳ１００２）、表示出力する（ステップＳ１００３）。このあと、検証支援装置１０４は、ユーザによる入力装置からの操作により、レジスタの状態の選択入力を受け付けて、確定入力を待ち受ける（ステップＳ１００４：Ｎｏ）。確定入力があった場合（ステップＳ１００４：Ｙｅｓ）、検証支援装置１０４は、選択項目であるレジスタの状態を特定して（ステップＳ１００５）、論理関数１０７を生成する（ステップＳ１００６）。そして、検証支援装置１０４は、生成した論理関数１０７を出力する（ステップＳ１００７）。これにより、検証支援装置１０４は、一連の処理を終了する。 After the counting process (step S1101), the verification support apparatus 104 calculates the appearance frequency for each register state (step S1002) and outputs the display (step S1003), as shown in (2) of FIG. Thereafter, the verification support apparatus 104 receives a selection input of a register state and waits for a confirmation input by an operation from the input device by the user (step S1004: No). When there is a definite input (step S1004: Yes), the verification support apparatus 104 specifies the state of the register as the selection item (step S1005), and generates the logical function 107 (step S1006). Then, the verification support apparatus 104 outputs the generated logical function 107 (step S1007). As a result, the verification support apparatus 104 ends a series of processes.

このように、検証支援装置１０４は、シミュレーションが終了する都度、論理関数１０７を生成して監視装置１０３に提供することができる。したがって、ユーザは、スキップが発生する場合のルール、換言すれば、レジスタがどのような状態のときにスキップが発生するかを絞り込むことができる。 In this way, the verification support apparatus 104 can generate the logical function 107 and provide it to the monitoring apparatus 103 every time the simulation is completed. Therefore, the user can narrow down the rule when the skip occurs, in other words, the state in which the register is skipped.

図１１は、図１０に示した集計処理（ステップＳ１００１）の詳細な処理手順例を示すフローチャートである。まず、検証支援装置１０４は、スナップショット群１０６の中から未選択のスナップショットがあるか否かを判断する（ステップＳ１１０１）。未選択のスナップショットがある場合（ステップＳ１１０１：Ｙｅｓ）、検証支援装置１０４は、未選択のスナップショットを１つ選択する（ステップＳ１１０２）。そして、検証支援装置１０４は、選択したスナップショットの中から未選択のレジスタがあるか否かを判断する（ステップＳ１１０３）。 FIG. 11 is a flowchart illustrating a detailed processing procedure example of the aggregation processing (step S1001) illustrated in FIG. First, the verification support apparatus 104 determines whether there is an unselected snapshot from the snapshot group 106 (step S1101). If there is an unselected snapshot (step S1101: Yes), the verification support apparatus 104 selects one unselected snapshot (step S1102). The verification support apparatus 104 determines whether there is an unselected register from the selected snapshot (step S1103).

未選択のレジスタがない場合（ステップＳ１１０３：Ｎｏ）、ステップＳ１１０１に戻る。未選択のレジスタがある場合（ステップＳ１１０３：Ｙｅｓ）、検証支援装置１０４は、未選択のレジスタを１つ選択し（ステップＳ１１０４）、レジスタ状態テーブル３００に登録済みか否かを判断する（ステップＳ１１０５）。登録済みである場合（ステップＳ１１０５：Ｙｅｓ）、ステップＳ１１０７に移行する。一方、登録済みでない場合（ステップＳ１１０５：Ｎｏ）、検証支援装置１０４は、選択レジスタの項目をレジスタ状態テーブル３００に登録して（ステップＳ１１０６）、ステップＳ１１０７に移行する。 If there is no unselected register (step S1103: No), the process returns to step S1101. If there is an unselected register (step S1103: Yes), the verification support apparatus 104 selects one unselected register (step S1104), and determines whether or not it has been registered in the register status table 300 (step S1105). ). If registered (step S1105: Yes), the process proceeds to step S1107. On the other hand, if not registered (step S1105: No), the verification support apparatus 104 registers the selected register item in the register status table 300 (step S1106), and proceeds to step S1107.

ステップＳ１１０７では、検証支援装置１０４は、選択レジスタの値をスナップショットから抽出し（ステップＳ１１０７）、登録済みか否かを判断する（ステップＳ１１０８）。登録済みである場合（ステップＳ１１０８：Ｙｅｓ）、ステップＳ１１１０に移行する。一方、登録済みでない場合（ステップＳ１１０８：Ｎｏ）、検証支援装置１０４は、選択レジスタの値とその出現回数Ｎの初期値（Ｎ＝０）を登録して（ステップＳ１１０９）、ステップＳ１１１０に移行して一連の処理を終了する。 In step S1107, the verification support apparatus 104 extracts the value of the selection register from the snapshot (step S1107), and determines whether it has been registered (step S1108). If registered (step S1108: YES), the process proceeds to step S1110. On the other hand, if not registered (step S1108: No), the verification support apparatus 104 registers the value of the selection register and the initial value (N = 0) of the appearance count N (step S1109), and proceeds to step S1110. To end the series of processing.

ステップＳ１１１０では、検証支援装置１０４は、選択レジスタについて抽出した値の出現回数Ｎをインクリメントし（ステップＳ１１１０）、ステップＳ１１０１に戻る。また、ステップＳ１１０１において、未選択のスナップショットがない場合（ステップＳ１１０１：Ｎｏ）、ステップＳ１００２に移行する。 In step S1110, the verification support apparatus 104 increments the appearance count N of the value extracted for the selection register (step S1110), and returns to step S1101. If there is no unselected snapshot in step S1101 (step S1101: No), the process proceeds to step S1002.

このように、集計処理（ステップＳ１００１）では、検証支援装置１０４は、シミュレーション中に取得されたスナップショット群１０６から、レジスタの値の出現回数をレジスタの値ごとに集計することができる。したがって、検証支援装置１０４は、どのレジスタがどのような値のときにスキップが何回発生したかを計数することができる。 In this way, in the counting process (step S1001), the verification support apparatus 104 can count the number of appearances of register values for each register value from the snapshot group 106 acquired during the simulation. Therefore, the verification support apparatus 104 can count how many skips have occurred when which register has what value.

このように、本実施の形態によれば、検証支援装置１０４は、スキップ発生時のレジスタの値とその出現回数から、レジスタの値ごとに、出現頻度を算出して、出力する。したがって、シミュレーション中にスキップが発生したときに送信元装置１０１がどのような状態であったかを把握することができる。また、このような状態が、レジスタの値ごとに出現頻度として得られる。 As described above, according to the present embodiment, the verification support apparatus 104 calculates and outputs the appearance frequency for each register value from the register value and the number of appearances when the skip occurs. Therefore, it is possible to grasp the state of the transmission source device 101 when a skip occurs during the simulation. Further, such a state is obtained as an appearance frequency for each register value.

ここで、あるレジスタのある値がスキップの正当な処理であることをユーザが理解している場合には、ユーザはそのレジスタの値と出現頻度について選択入力することで、検証支援装置１０４は論理関数１０７を生成する。これにより、次回以降のシミュレーションにおいて選択入力されたレジスタの値については出現回数が計数されない。したがって、監視装置１０３によるシミュレーションと、生成された論理関数１０７の監視装置１０３への付与と、が繰り返されることにより、検証支援装置１０４は、エラーの発生原因となるスキップに絞り込んで、エラー発生原因となるパケットがスキップされる論理的なルールを突き止めることができる。 Here, when the user understands that a certain value of a certain register is a valid process of skipping, the user selects and inputs the value of the register and the appearance frequency, so that the verification support apparatus 104 performs a logical operation. A function 107 is generated. As a result, the number of appearances is not counted for the register value selected and input in the subsequent simulations. Therefore, by repeating the simulation by the monitoring apparatus 103 and the assignment of the generated logical function 107 to the monitoring apparatus 103, the verification support apparatus 104 narrows down to the skip that causes the error, and causes the error occurrence. It is possible to find a logical rule that skips the packet that becomes.

また、上述した実施の形態では、送信先装置１０２を１台の装置を例に挙げて説明したが、送信先装置１０２は複数台でもよい。この場合、送信元装置１０１のＵＳＢホストコントローラ５０３は、送信先装置１０２のアドレスも専用のレジスタで逐次管理することになる。この場合、スキップが発生すると、送信先装置１０２のアドレスもレジスタの値として読み出され、レジスタ状態テーブル３００に登録されることになる。したがって、検証支援装置１０４は、送信先装置１０２ごとにエラー原因となる処理を突き止めることができる。 In the above-described embodiment, the transmission destination device 102 has been described by taking a single device as an example. However, a plurality of transmission destination devices 102 may be used. In this case, the USB host controller 503 of the transmission source apparatus 101 sequentially manages the address of the transmission destination apparatus 102 using a dedicated register. In this case, when a skip occurs, the address of the transmission destination device 102 is also read as a register value and registered in the register state table 300. Therefore, the verification support apparatus 104 can find out the process that causes the error for each transmission destination apparatus 102.

以上説明したように、検証支援プログラム、検証支援装置、および検証支援方法によれば、パケットがスキップされる論理的なルールの探索の容易化を図ることができるという効果を奏する。 As described above, according to the verification support program, the verification support device, and the verification support method, it is possible to facilitate the search for a logical rule that skips a packet.

１０１送信元装置
１０２送信先装置
１０３監視装置
１０４検証支援装置
１０５選択画面
１０６スナップショット群
１０７論理関数
３００レジスタ状態テーブル
４００トランザクタ
７０１取得部
７０２抽出部
７０３算出部
７０４出力部
７０５受付部
７０６生成部 101 transmission source device 102 transmission destination device 103 monitoring device 104 verification support device 105 selection screen 106 snapshot group 107 logical function 300 register state table 400 transactor 701 acquisition unit 702 extraction unit 703 calculation unit 704 output unit 705 reception unit 706 generation unit

Claims

A search support program for supporting a search for a logical rule in which packets are transmitted in an order different from a specified order in a first device,
When the packet in a different order than the order specified in the communication from the first device to the second device is detected to have been transmitted, a snapshot indicating the status of the register group in the first device Get
Extracting a combination of identification information and a value for each register of the register group included in the acquired snapshot;
Calculate the appearance frequency of each combination based on the number of extraction times of each extracted combination,
For each combination, output the combination and the appearance frequency corresponding to the combination,
A search support program characterized by causing a computer to execute processing.

The output process is as follows:
2. The search support program according to claim 1, wherein a selection screen including the combination, an appearance frequency corresponding to the combination, and interface information for receiving a selection input of the combination is displayed for each combination.

Receiving selection input for at least one combination from the interface information;
A process for generating a logical function having a constraint indicating that the selection input is not regarded as packet transmission in an order different from the specified order for the at least one combination received in the computer. Let it run
The output process is as follows:
The search support program according to claim 2, wherein the generated logical function is output.

The output process is as follows:
The logical function is transmitted to a monitoring device that detects that data communication is performed in an order different from the specified order during data communication from the first device to the second device. 3. The search support program according to 3.

A search support device for supporting a search for a logical rule in which packets are transmitted in an order different from a specified order in a first device,
When the packet in a different order than the order specified in the communication from the first device to the second device is detected to have been transmitted, a snapshot indicating the status of the register group in the first device An acquisition unit for acquiring
An extraction unit for extracting a combination of identification information and a value for each register of the register group included in the snapshot acquired by the acquisition unit;
A calculation unit that calculates the appearance frequency of each combination based on the number of extraction times of each combination extracted by the extraction unit;
For each combination, an output unit that outputs the combination and the appearance frequency corresponding to the combination;
A search support apparatus characterized by comprising:

A search support method for supporting a search for a logical rule in which packets are transmitted in an order different from a specified order in a first device,
Computer
When the packet in a different order than the order specified in the communication from the first device to the second device is detected to have been transmitted, a snapshot indicating the status of the register group in the first device Get
Extracting a combination of identification information and a value for each register of the register group included in the acquired snapshot;
Calculate the appearance frequency of each combination based on the number of extraction times of each extracted combination,
For each combination, output the combination and the appearance frequency corresponding to the combination,
A search support method characterized by that.