JP5812132B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP5812132B2
JP5812132B2 JP2014037279A JP2014037279A JP5812132B2 JP 5812132 B2 JP5812132 B2 JP 5812132B2 JP 2014037279 A JP2014037279 A JP 2014037279A JP 2014037279 A JP2014037279 A JP 2014037279A JP 5812132 B2 JP5812132 B2 JP 5812132B2
Authority
JP
Japan
Prior art keywords
signal
output
random number
timing
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014037279A
Other languages
English (en)
Other versions
JP2014193318A (ja
Inventor
規晶 大池
規晶 大池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP2014037279A priority Critical patent/JP5812132B2/ja
Publication of JP2014193318A publication Critical patent/JP2014193318A/ja
Application granted granted Critical
Publication of JP5812132B2 publication Critical patent/JP5812132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、遊技機に関するものである。
遊技機の一種としてパチンコ機がある。パチンコ機においては、例えば遊技領域に発射された遊技球が作動口に入球することに基づき、大当たり抽選が行われる。当該抽選において大当たり状態の発生に当選すると、例えば所定の表示装置において変動表示される図柄が予め定められた特定の組み合わせで停止表示された後、遊技領域に設けられた可変入球装置の開閉が実行される。そして、可変入球装置への入球数に応じた遊技球が払い出されるといった特典が遊技者に付与される（例えば特許文献１参照）。
特開２００４−７５６号公報
ここで、パチンコ機には、遊技に係る制御プログラムが記憶されているメモリ等の記憶素子並びに当該制御プログラムを実行する演算素子、又はこれらが集積化されたＭＰＵが実装されている制御基板が設けられているものが知られている。当該パチンコ機は、制御プログラムによって一連の遊技が制御されている。
上記遊技機においては、演算素子の動作タイミングの基準となるクロック信号を出力する発振回路が設けられている。演算素子は、当該発振回路から出力されるクロック信号が入力されることに同期して、複数の素子を動作させることによって、制御プログラムを実行する。制御プログラムとしては、例えば予め定められた数値範囲内にてカウンタを定期的に更新させるとともに、遊技球が作動口へ入球した場合には、その時点におけるカウンタの値を取得して、当該カウンタの値が例えば「７」などの所定の当選値と一致する場合には、遊技状態を大当たり状態に移行させるものがある。
ここで、処理の目的によっては、クロック信号の周波数を変更する方が好ましい場合がある。しかしながら、クロック信号の周波数を変更すると、他の処理に影響を及ぼす可能性があり、好ましくない。
また、例えば演算素子と発振回路とを接続する経路に対して不正な回路を取り付け、発振回路から出力されるクロック信号に同期して、不正な信号を出力し故意に大当たり状態を発生させる不正行為が行われる場合がある。
このように、クロック信号を出力する発振回路と、当該クロック信号が入力されたことに基づいて遊技に関する制御が行われる演算素子とから構成される制御体系には、いまだ改善の余地がある。
本発明は、以上例示した事情等に鑑みてなされたものであり、クロック信号が入力されることに基づいて、遊技に関する制御が行われる遊技機において、制御体系の好適化を可能とする遊技機を提供することを目的とする。
本発明は、
遊技用クロック信号を出力する遊技用信号出力手段と、
前記遊技用信号出力手段から前記遊技用クロック信号が入力されたことに基づいて、遊技の進行を制御する制御手段と、
予め定められた数値範囲内において数値情報を順次更新可能な数値情報更新手段と、
予め定められた取得条件が成立した場合に、前記数値情報更新手段から前記数値情報を取得する取得手段と、
を備え、
前記取得手段によって取得された数値情報が予め定められた特定情報に対応していることに基づいて、特定状態になる遊技機において、
前記遊技用信号出力手段とは別に設けられ、前記遊技用クロック信号と同期しないように更新用クロック信号を出力する更新用信号出力手段を備え、
前記数値情報更新手段は、前記更新用クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、前記更新用クロック信号が入力されたことに基づいて、前記数値情報を順次更新するものであり、
前記制御手段は、
更新タイミングとなる度に、前記数値範囲内において初期値情報を順次更新する初期値情報更新手段と、
前記数値情報が１周したか否かを判定する判定手段と、
前記判定手段によって前記数値情報が１周したと判定された場合に、前記初期値情報更新手段から前記初期値情報を取得する初期値情報取得手段と、
前記初期値情報が取得された場合には、その取得された初期値情報を、前記数値情報の初期値として書き込む書き込み手段と、
前記書き込み手段による書き込み中の期間に亘って、前記数値情報の更新を禁止する禁止手段と、
を有し、前記制御手段により定期的に実行されるタイマ割込み処理毎に前記判定手段による判定処理を行うものであり、
前記トリガに相当する信号状態の出力間隔は、前記判定手段の実行周期よりも長くなるように設定されていることを特徴とする。
本発明によれば、クロック信号が入力されたことに基づいて、遊技の制御が行われる遊技機において、制御体系を好適なものとすることができる。
第１の実施形態におけるパチンコ機を示す正面図である。 パチンコ機の主要な構成を展開して示す斜視図である。 パチンコ機の主要な構成を展開して示す斜視図である。 パチンコ機の構成を示す背面図である。 前扉枠の構成を示す背面図である。 本体枠の構成を示す正面図である。 遊技盤の構成を示す正面図である。 本体枠の構成を示す背面図である。 遊技盤の背面構成を示す斜視図である。 遊技盤から主制御装置ユニットを取り外した状態を示す背面図である。 主制御装置ユニットの構成を示す斜視図である。 裏パックユニットの構成を示す正面図である。 裏パックユニットの分解斜視図である。 パチンコ機の電気的構成を示すブロック図である。 遊技制御に用いる各種カウンタの概要を示す説明図。 主制御基板のＭＰＵによるＮＭＩ割込み処理を示すフローチャートである。 主制御基板のＭＰＵによるタイマ割込み処理を示すフローチャートである。 始動入賞処理を示すフローチャートである。 メイン処理を示すフローチャートである。 通常処理を示すフローチャートである。 ハード乱数用クロック回路の構成を示すブロック回路図である。 ハード乱数用クロック回路の動作を説明するためのタイミングチャートである。 パルス信号群と大当たり乱数カウンタとの関係を説明するためのタイミングチャートである。 第２の実施形態におけるタイマ割込み処理を示すフローチャートである。 第３の実施形態におけるパルス信号群と大当たり乱数カウンタとの関係を説明するためのタイミングチャートである。 第４の実施形態におけるパチンコ機の電気的構成を示すブロック図の一部である。 第５の実施形態におけるパチンコ機の電気的構成を示すブロック図である。 遊技制御に用いる各種カウンタの概要を示す説明図である。 タイマ割込み処理を示すフローチャートである。 始動入賞処理を示すフローチャートである。 不規則遅延回路に関する構成を説明するためのブロック回路図である。 電源が投入された場合の不規則遅延回路の動作を説明するためのタイミングチャートである。 第６の実施形態における不規則遅延回路に関する構成を説明するためのブロック回路図である。 第７の実施形態におけるパチンコ機の電気的構成を示すブロック図である。 不規則遅延回路に関する構成を説明するためのブロック回路図である。 電源が投入された場合の不規則遅延回路の動作を説明するためのタイミングチャートである。 第８の実施形態における不規則遅延回路に関する構成を説明するためのブロック回路図である。 第８の実施形態において、電源が投入された場合の不規則遅延回路の動作を説明するためのタイミングチャートである。 第９の実施形態における不規則遅延回路に関する構成を説明するためのブロック回路図である。 第９の実施形態において、電源が投入された場合の不規則遅延回路の動作を説明するためのタイミングチャートである。 第１０の実施形態における不規則遅延回路に関する構成を説明するためのブロック回路図である。 第１０の実施形態において、電源が投入された場合の不規則遅延回路の動作を説明するためのタイミングチャートである。 第１１の実施形態における不規則遅延回路に関する構成を説明するためのブロック回路図である。 第１１の実施形態において、電源が投入された場合の不規則遅延回路の動作を説明するためのタイミングチャートである。 第１２の実施形態におけるパチンコ機の電気的構成を示すブロック図である。 メイン処理を示すフローチャートである。 第１３の実施形態におけるパチンコ機の電気的構成を示すブロック図である。 不規則遅延回路に関する構成を説明するためのブロック回路図である。 第１４の実施形態における通常処理を示すフローチャートである。 第１５の実施形態におけるパチンコ機の電気的構成を示すブロック図である。 電力伝達回路に関する構成を説明するためのブロック回路図である。 第１６の実施形態におけるパチンコ機の電気的構成を示すブロック図である。 電力伝達回路に関する構成を説明するためのブロック回路図である。 不規則遅延回路の動作を説明するためのタイミングチャートである。 第１７の実施形態におけるパチンコ機の電気的構成を示すブロック図である。 電力伝達回路に関する構成を説明するためのブロック回路図である。 大当たり判定処理を示すフローチャートである。 第２の実施形態におけるタイマ割込み処理の変形例を示すフローチャートである。 第１７の実施形態の変形例を示すブロック図である。
＜第１の実施形態＞
以下、遊技機の一種であるパチンコ遊技機（以下、「パチンコ機」という）の第１の実施形態を、図面に基づいて詳細に説明する。図１はパチンコ機１０の正面図、図２及び図３はパチンコ機１０の主要な構成を展開して示す斜視図、図４はパチンコ機１０の背面図である。なお、図２では便宜上パチンコ機１０の遊技領域内の構成を省略している。
パチンコ機１０は、当該パチンコ機１０の外殻を形成する外枠１１と、この外枠１１に対して前方に回動可能に取り付けられた遊技機主部１２とを有する。外枠１１は木製の板材を四辺に連結し構成されるものであって矩形枠状をなしている。パチンコ機１０は、外枠１１を島設備に取り付け固定することにより、遊技ホールに設置される。
遊技機主部１２は、ベース体としての本体枠１３と、その本体枠１３の前方に配置される前扉枠１４と、本体枠１３の後方に配置される裏パックユニット１５とを備えている。遊技機主部１２のうち本体枠１３が外枠１１に対して回動可能に支持されている。詳細には、正面視で左側を回動基端側とし右側を回動先端側として本体枠１３が前方へ回動可能とされている。
本体枠１３には、図２に示すように、前扉枠１４が回動可能に支持されており、正面視で左側を回動基端側とし右側を回動先端側として前方へ回動可能とされている。また、本体枠１３には、図３に示すように、裏パックユニット１５が回動可能に支持されており、正面視で左側を回動基端側とし右側を回動先端側として後方へ回動可能とされている。
次に、前扉枠１４について説明する。なお、以下の説明では、図１〜図３を参照するとともに、前扉枠１４の背面の構成については図５を参照する。図５は、前扉枠１４の背面図である。
前扉枠１４は本体枠１３の前面側全体を覆うようにして設けられている。前扉枠１４には後述する遊技領域のほぼ全域を前方から視認することができるようにした窓部２１が形成されている。窓部２１は、略楕円形状をなし、透明性を有するガラス２２が嵌め込まれている。窓部２１の周囲には、各種ランプ等の発光手段が設けられている。例えば、窓部２１の周縁に沿ってＬＥＤ等の発光手段を内蔵した環状ランプ部２３が設けられている。環状ランプ部２３では、大当たり時や所定のリーチ時等における遊技状態の変化に応じて点灯や点滅が行われる。また、環状ランプ部２３の中央であってパチンコ機１０の最上部には所定のエラー時に点灯するエラー表示ランプ部２４が設けられ、さらにその左右側方には賞球払出中に点灯する賞球ランプ部２５が設けられている。また、左右の賞球ランプ部２５に近接した位置には、遊技状態に応じた効果音などが出力されるスピーカ部２６が設けられている。
前扉枠１４における窓部２１の下方には、手前側へ膨出した上側膨出部３１と下側膨出部３２とが上下に並設されている。上側膨出部３１内側には上方に開口した上皿３３が設けられており、下側膨出部３２内側には同じく上方に開口した下皿３４が設けられている。上皿３３は、後述する払出装置より払い出された遊技球を一旦貯留し、一列に整列させながら後述する遊技球発射機構側へ導くための機能を有する。また、下皿３４は、上皿３３内にて余剰となった遊技球を貯留する機能を有する。
下側膨出部３２の右方には、手前側へ突出するようにして遊技球発射ハンドル４１が設けられている。遊技球発射ハンドル４１が操作されることにより、後述する遊技球発射機構から遊技球が発射される。
前扉枠１４の背面には、図２及び図５に示すように、通路形成ユニット５０が取り付けられている。通路形成ユニット５０は、合成樹脂により成形されており、上皿３３に通じる前扉側上皿通路５１と、下皿３４に通じる前扉側下皿通路５２とが形成されている。通路形成ユニット５０において、その上側隅部には後方に突出し上方に開放された受口部５３が形成されており、当該受口部５３を仕切壁５４によって左右に仕切ることで前扉側上皿通路５１と前扉側下皿通路５２の入口部分とが形成されている。前扉側上皿通路５１及び前扉側下皿通路５２は上流側が後述する遊技球分配部に通じており、前扉側上皿通路５１に入った遊技球は上皿３３に導かれ、前扉側下皿通路５２に入った遊技球は下皿３４に導かれる。
前扉枠１４の背面における回動基端側（図５の右側）には、その上端部及び下端部に突起軸６１，６２が設けられている。これら突起軸６１，６２は本体枠１３に対する組付機構を構成する。また、前扉枠１４の背面における回動先端側（図５の左側）には、図２に示すように、後方に延びる鉤金具６３が上下方向に複数並設されている。これら鉤金具６３は本体枠１３に対する施錠機構を構成する。
次に、本体枠１３について詳細に説明する。図６は本体枠１３の正面図である。
本体枠１３は、外形が外枠１１とほぼ同一形状をなす樹脂ベース７１を主体に構成されている。樹脂ベース７１の前面における回動基端側（図６の左側）には、その上端部及び下端部に支持金具７２，７３が取り付けられている。図示は省略するが、支持金具７２，７３には軸孔が形成されており、それら軸孔に前扉枠１４の突起軸６１，６２が挿入されることにより、本体枠１３に対して前扉枠１４が回動可能に支持されている。
樹脂ベース７１の前面における回動先端側（図６の右側）には、前扉枠１４の背面に設けられた鉤金具６３を挿入するための挿入孔７４がそれぞれ設けられている。本パチンコ機１０では、本体枠１３や前扉枠１４を施錠状態とするための施錠装置が本体枠１３の背面側に隠れて配置される構成となっている。したがって、鉤金具６３が挿入孔７４を介して施錠装置に係止されることによって、前扉枠１４が本体枠１３に対して開放不能に施錠される。
樹脂ベース７１の右下隅部には、施錠装置の解錠操作を行うためのシリンダ錠７５が設置されている。シリンダ錠７５は施錠装置に一体化されており、シリンダ錠７５の鍵穴に差し込んだキーを右に回すと本体枠１３に対する前扉枠１４の施錠が解かれるようになっている。なお、シリンダ錠７５の鍵穴に差し込んだキーを左に回すと外枠１１に対する本体枠１３の施錠が解かれるようになっている。
樹脂ベース７１の中央部には略楕円形状の窓孔７６が形成されている。樹脂ベース７１には遊技盤８１が着脱可能に取り付けられている。遊技盤８１は合板よりなり、遊技盤８１の前面に形成された遊技領域が樹脂ベース７１の窓孔７６を通じて本体枠１３の前面側に露出した状態となっている。
ここで、遊技盤８１の構成を図７に基づいて説明する。遊技盤８１には、ルータ加工が施されることによって前後方向に貫通する大小複数の開口部が形成されている。各開口部には一般入賞口８２，可変入賞装置８３，作動口８４，スルーゲート８５及び可変表示ユニット８６等がそれぞれ設けられている。一般入賞口８２は、左右にそれぞれ２個ずつ合計４個設けられている。一般入賞口８２、可変入賞装置８３及び作動口８４に遊技球が入ると、それが後述する検知スイッチにより検知され、その検知結果に基づいて所定数の賞球の払い出しが実行される。その他に、遊技盤８１の最下部にはアウト口８７が設けられており、各種入賞口等に入らなかった遊技球はアウト口８７を通って遊技領域から排出される。また、遊技盤８１には、遊技球の落下方向を適宜分散、調整等するために多数の釘８８が植設されていると共に、風車等の各種部材（役物）が配設されている。
可変表示ユニット８６には、作動口８４への入賞をトリガとして図柄を可変表示する図柄表示装置９１が設けられている。また、可変表示ユニット８６には、図柄表示装置９１を囲むようにしてセンターフレーム９２が配設されている。センターフレーム９２の上部には、第１特定ランプ部９３及び第２特定ランプ部９４が設けられている。また、センターフレーム９２の上部及び下部にはそれぞれ保留ランプ部９５，９６が設けられている。下側の保留ランプ部９５は、図柄表示装置９１及び第１特定ランプ部９３に対応しており、遊技球が作動口８４を通過した回数は最大４回まで保留され保留ランプ部９５の点灯によってその保留個数が表示されるようになっている。上側の保留ランプ部９６は、第２特定ランプ部９４に対応しており、遊技球がスルーゲート８５を通過した回数は最大４回まで保留され保留ランプ部９６の点灯によってその保留個数が表示されるようになっている。
図柄表示装置９１は、液晶ディスプレイを備えた液晶表示装置として構成されており、後述する表示制御装置により表示内容が制御される。図柄表示装置９１には、例えば左、中及び右に並べて図柄が表示され、これらの図柄が上下方向にスクロールされるようにして変動表示されるようになっている。そして、予め設定されている有効ライン上に所定の組合せの図柄が停止表示された場合には、特別遊技状態（以下、大当たりという）が発生することとなる。
第１特定ランプ部９３では、作動口８４への入賞をトリガとして所定の順序で発光色の切り替えが行われ、予め定められた色で停止表示された場合には大当たりが発生する。また、第２特定ランプ部９４では、遊技球のスルーゲート８５の通過をトリガとして所定の順序で発光色の切り替えが行われ、予め定められた色で停止表示された場合には作動口８４に付随する電動役物が所定時間だけ開放状態となる。
可変入賞装置８３は、通常は遊技球が入賞できない又は入賞し難い閉状態になっており、大当たりの際に遊技球が入賞しやすい所定の開放状態に切り換えられるようになっている。可変入賞装置８３の開放態様としては、所定時間（例えば３０秒間）の経過又は所定個数（例えば１０個）の入賞を１ラウンドとして、複数ラウンド（例えば１５ラウンド）を上限として可変入賞装置８３が繰り返し開放されるものが一般的である。
遊技盤８１には、内レール部１０１と外レール部１０２とが取り付けられており、これら内レール部１０１と外レール部１０２とにより誘導レールが構成され、後述する遊技球発射機構から発射された遊技球が遊技領域の上部に案内されるようになっている。
遊技球発射機構１１０は、図６に示すように、樹脂ベース７１における窓孔７６の下方に取り付けられている。遊技球発射機構１１０は、電磁式のソレノイド１１１と、発射レール１１２と、球送り機構１１３とからなり、ソレノイド１１１への電気的な信号の入力により当該ソレノイド１１１の出力軸が伸縮方向に移動し、球送り機構１１３によって発射レール１１２上に置かれた遊技球を遊技領域に向けて打ち出す。
発射レール１１２と遊技盤８１に取り付けられた内，外レール部１０１，１０２との間には所定間隔の隙間があり、この隙間より下方には前扉枠１４の通路形成ユニット５０に形成されたファール球通路５５が配設されている。したがって、仮に遊技球発射機構１１０から発射された遊技球が遊技領域の上部に到達せずに、内，外レール部１０１，１０２によって構成される誘導レールを逆戻りする場合には、そのファール球がファール球通路５５内に入る。ファール球通路５５は前扉側下皿通路５２に通じており、ファール球通路５５に入った遊技球は下皿３４に排出される。
樹脂ベース７１において発射レール１１２の左方には、樹脂ベース７１を前後方向に貫通させて通路形成部１２１が設けられている。通路形成部１２１には図３に示すように本体側上皿通路１２２と本体側下皿通路１２３とが形成されている。本体側上皿通路１２２及び本体側下皿通路１２３の上流側は、後述する遊技球分配部に通じている。また、通路形成部１２１の下方には前扉枠１４に取り付けられた通路形成ユニット５０の受口部５３が入り込んでおり、本体側上皿通路１２２の下方には前扉側上皿通路５１が配置され、本体側下皿通路１２３の下方には前扉側上皿通路５１が配置されている。
樹脂ベース７１において通路形成部１２１の下方には、本体側上皿通路１２２及び本体側下皿通路１２３を開閉する開閉部材１２４が取り付けられている。開閉部材１２４はその下端に設けられた支軸１２５により前後方向に回動可能に支持されており、さらに本体側上皿通路１２２及び本体側下皿通路１２３を閉鎖する前方位置に付勢する図示しない付勢部材が設けられている。したがって、前扉枠１４を本体枠１３に対して開いた状態では開閉部材１２４が図示の如く起き上がり、本体側上皿通路１２２及び本体側下皿通路１２３を閉鎖する。これにより、本体側上皿通路１２２又は本体側下皿通路１２３に遊技球が貯留されている状態で前扉枠１４を開放した場合、その貯留球がこぼれ落ちてしまうといった不都合が防止できる。これに対し、前扉枠１４を閉じた状態では、前扉枠１４の通路形成ユニット５０に設けられた受口部５３により付勢力に抗して開閉部材１２４が押し開けられる。この状態では、本体側上皿通路１２２と前扉側上皿通路５１とが連通し、さらに本体側下皿通路１２３と前扉側下皿通路５２とが連通している。
次に、本体枠１３の背面構成について説明する。図８は本体枠１３の背面図である。
樹脂ベース７１の背面における回動先端側（図８の左側）には、施錠装置１３１が設けられており、シリンダ錠７５におけるキー操作に対して施錠装置１３１が連動し、本体枠１３及び前扉枠１４の解錠が行われる。
樹脂ベース７１の背面における回動基端側（図８の右側）には、軸受け金具１３２が取り付けられている。軸受け金具１３２には、上下に離間させて軸受け部１３３が形成されており、これら軸受け部１３３により本体枠１３に対して裏パックユニット１５が回動可能に取り付けられている。また、樹脂ベース７１の背面には、裏パックユニット１５を本体枠１３に締結するための被締結孔１３４が設けられている。
樹脂ベース７１の背面には、係止金具１３５が複数設けられており、これら係止金具１３５によって上述したように樹脂ベース７１に対して遊技盤８１が取り付けられている。ここで、遊技盤８１の背面の構成を説明する。図９は遊技盤８１を後方より見た斜視図、図１０は遊技盤８１から主制御装置ユニット１６０を取り外した状態を示す背面図である。
遊技盤８１の中央に配置される可変表示ユニット８６には、センターフレーム９２を背後から覆う合成樹脂製のフレームカバー１４１が後方に突出させて設けられており、フレームカバー１４１に対して後側から上述した図柄表示装置９１が取り付けられるとともに、その図柄表示装置を駆動するための表示制御装置が取り付けられている（図示は省略）。これら図柄表示装置９１及び表示制御装置は前後方向に重ねて配置され（図柄表示装置が前、表示制御装置が後）、さらにその後方に音声ランプ制御装置ユニット１４２が搭載されている。音声ランプ制御装置ユニット１４２は、音声ランプ制御装置１４３と、取付台１４４とを具備する構成となっており、取付台１４４上に音声ランプ制御装置１４３が装着されている。
音声ランプ制御装置１４３は、後述する主制御装置からの指示に従い音声やランプ表示、及び表示制御装置の制御を司る音声ランプ制御基板を具備しており、音声ランプ制御基板が透明樹脂材料等よりなる基板ボックス１４５に収容されて構成されている。
遊技盤８１の背面には、図１０に示すように、可変表示ユニット８６の下方に集合板ユニット１５０が設けられている。集合板ユニット１５０には、各種入賞口に入賞した遊技球を回収するための遊技球回収機構や、各種入賞口等への遊技球の入賞を検知するための入賞検知機構などが設けられている。
遊技球回収機構について説明すると、集合板ユニット１５０には、前記一般入賞口８２、可変入賞装置８３、作動口８４の遊技盤開口部に対応して且つ下流側で１カ所に集合する回収通路１５１が形成されている。したがって、一般入賞口８２等に入賞した遊技球は何れも回収通路１５１を介して遊技盤８１の下方に集合する。遊技盤８１の下方には後述する排出通路があり、回収通路１５１により遊技盤８１の下方に集合した遊技球は排出通路内に導出される。なお、アウト口８７も同様に排出通路に通じており、何れの入賞口にも入賞しなかった遊技球もアウト口８７を介して排出通路内に導出される。
入賞検知機構について説明すると、集合板ユニット１５０には、遊技盤８１表側の各一般入賞口８２と対応する位置にそれぞれ入賞口スイッチ１５２ａ〜１５２ｄが設けられている。また、可変入賞装置８３と対応する位置にカウントスイッチ１５３が設けられ、作動口８４に対応する位置に作動口スイッチ１５４が設けられている。これらスイッチ１５２〜１５４により遊技球の入賞がそれぞれ検知される。また、集合板ユニット１５０外における可変表示ユニット８６の右側には、スルーゲート８５を通過する遊技球を検知するゲートスイッチ１５５が設けられている。これらスイッチ１５２〜１５５の検知について詳細には、各スイッチ１５２〜１５５は後述する主制御装置に電気的に接続されており、遊技球を検知していない状態では主制御装置に対してＬＯＷレベル信号を出力し、遊技球を検知している状態では主制御装置に対してＨＩレベル信号を出力するよう構成されている。
遊技盤８１の背面には、集合板ユニット１５０を後側から覆うようにして主制御装置ユニット１６０が搭載されている。主制御装置ユニット１６０の構成について図１１を用いて説明する。図１１は主制御装置ユニット１６０の構成を示す斜視図である。
主制御装置ユニット１６０は、合成樹脂製の取付台１６１を有し、取付台１６１に主制御装置１６２が搭載されている。主制御装置１６２は、遊技の主たる制御を司る機能（主制御回路）と、を有する主制御基板を具備しており、当該主制御基板が透明樹脂材料等よりなる基板ボックス１６３に収容されて構成されている。
基板ボックス１６３は、略直方体形状のボックスベース（表ケース体）とこのボックスベースの開口部を覆うボックスカバー（裏ケース体）とを備えている。これらボックスベースとボックスカバーとは封印手段としての封印部１６４によって開封不能に連結され、これにより基板ボックス１６３が封印されている。封印部１６４は、基板ボックス１６３の長辺部に５つ設けられ、そのうち少なくとも一つが用いられて封印処理が行われる。
封印部１６４はボックスベースとボックスカバーとを開放した場合には痕跡が残存する構成であれば任意の構成を適用できるが、封印部１６４を構成する長孔に係止爪を挿入することでボックスベースとボックスカバーとが開封不能に結合されるようになっている。封印部１６４による封印処理は、その封印後の不正な開封を防止し、また万一不正開封が行われてもそのような事態を早期に且つ容易に発見可能とするものであって、一旦開封した後でも再度封印処理を行うこと自体は可能である。すなわち、５つの封印部１６４のうち、少なくとも一つの長孔に係止爪を挿入することにより封印処理が行われる。そして、収容した主制御基板の不具合発生の際や主制御基板の検査の際など基板ボックス１６３を開封する場合には、係止爪が挿入された封印部と他の封印部との連結部分を切断する。これにより、基板ボックス１６３のボックスベースとボックスカバーとが分離され、内部の主制御基板を取り出すことができる。その後、再度封印処理する場合は他の封印部の長孔に係止爪を挿入する。基板ボックス１６３の開封を行った旨の履歴を当該基板ボックス１６３に残しておけば、基板ボックス１６３を見ることで不正な開封が行われた旨が容易に発見できる。
基板ボックス１６３の一方の短辺部には、その側方に突出するようにして複数の結合片１６５が設けられている。これら結合片１６５は、取付台１６１に形成された複数の被結合片１６６と１対１で対応しており、結合片１６５と被結合片１６６とにより基板ボックス１６３と取付台１６１との間で封印処理が行われる。
次に、裏パックユニット１５について説明する。図１２は裏パックユニット１５の正面図、図１３は裏パックユニット１５の分解斜視図である。
裏パックユニット１５は、裏パック２０１を備えており、当該裏パック２０１に対して、払出機構部２０２、排出通路盤２０３、及び制御装置集合ユニット２０４が取り付けられている。裏パック２０１は透明性を有する合成樹脂により成形されており、払出機構部２０２などが取り付けられるベース部２１１と、パチンコ機１０後方に突出し略直方体形状をなす保護カバー部２１２とを有する。保護カバー部２１２は左右側面及び上面が閉鎖され且つ下面のみが開放された形状をなし、少なくとも可変表示ユニット８６を囲むのに十分な大きさを有する。
ベース部２１１には、その右上部に外部端子板２１３が設けられている。外部端子板２１３には各種の出力端子が設けられており、これらの出力端子を通じて遊技ホール側の管理制御装置に対して各種信号が出力される。また、ベース部２１１にはパチンコ機１０後方からみて右端部に上下一対の掛止ピン２１４が設けられており、掛止ピン２１４を本体枠１３に設けられた前記軸受け部１３３に挿通させることで、裏パックユニット１５が本体枠１３に対して回動可能に支持されている。また、ベース部２１１には、本体枠１３に設けられた被締結孔１３４に対して締結するための締結具２１５が設けられており、当該締結具２１５を被締結孔１３４に嵌め込むことで本体枠１３に対して裏パックユニット１５が固定されている。
ベース部２１１には、保護カバー部２１２を迂回するようにして払出機構部２０２が配設されている。すなわち、裏パック２０１の最上部には上方に開口したタンク２２１が設けられており、タンク２２１には遊技ホールの島設備から供給される遊技球が逐次補給される。タンク２２１の下方には、下流側に向けて緩やかに傾斜するタンクレール２２２が連結され、タンクレール２２２の下流側には上下方向に延びるケースレール２２３が連結されている。ケースレール２２３の最下流部には払出装置２２４が設けられている。払出装置２２４より払い出された遊技球は、当該払出装置２２４の下流側に設けられた図示しない払出通路を通じて、裏パック２０１のベース部２１１に設けられた遊技球分配部２２５に供給される。
遊技球分配部２２５は、払出装置２２４より払い出された遊技球を上皿３３、下皿３４又は後述する排出通路の何れかに振り分けるための機能を有し、内側の開口部２２６が上述した本体側上皿通路１２２及び前扉側上皿通路５１を介して上皿３３に通じ、中央の開口部２２７が本体側下皿通路１２３及び前扉側下皿通路５２を介して下皿３４に通じ、外側の開口部２２８が排出通路に通じるように形成されている。
払出機構部２０２には、裏パック基板２２９が設置されている。裏パック基板２２９には、例えば交流２４ボルトの主電源が供給され、電源スイッチ２２９ａの切替操作により電源ＯＮ又は電源ＯＦＦとされるようになっている。
ベース部２１１の下端部には、当該下端部を前後に挟むようにして排出通路盤２０３及び制御装置集合ユニット２０４が取り付けられている。排出通路盤２０３は、制御装置集合ユニット２０４と対向する面に後方に開放された排出通路２３１が形成されており、当該排出通路２３１の開放部は制御装置集合ユニット２０４によって塞がれている。排出通路２３１は、遊技ホールの島設備等へ遊技球を排出するように形成されており、上述した回収通路１５１等から排出通路２３１に導出された遊技球は当該排出通路２３１を通ることでパチンコ機１０外部に排出される。
制御装置集合ユニット２０４は、横長形状をなす取付台２４１を有し、取付台２４１に払出制御装置２４２と電源及び発射制御装置２４３とが搭載されている。これら払出制御装置２４２と電源及び発射制御装置２４３とは、払出制御装置２４２がパチンコ機１０後方となるように前後に重ねて配置されている。
払出制御装置２４２は、基板ボックス２４４内に払出装置２２４を制御する払出制御基板が収容されている。なお、払出制御装置２４２から払出装置２２４への払出指令の信号は上述した裏パック基板２２９により中継される。また、払出制御装置２４２には状態復帰スイッチ２４５が設けられている。例えば、払出装置２２４における球詰まり等、払出エラーの発生時において状態復帰スイッチ２４５が押されると、球詰まりの解消が図られるようになっている。
電源及び発射制御装置２４３は、基板ボックス２４６内に電源及び発射制御基板が収容されており、当該基板により、各種制御装置等で要する所定の電力が生成されて出力され、さらに遊技者による遊技球発射ハンドル４１の操作に伴う遊技球の打ち出しの制御が行われる。また、電源及び発射制御装置２４３にはＲＡＭ消去スイッチ２４７が設けられている。本パチンコ機１０は各種データの記憶保持機能を有しており、万一停電が発生した際でも停電時の状態を保持し、停電からの復帰の際には停電時の状態に復帰できるようになっている。したがって、例えば遊技ホールの営業終了の場合のように通常手順で電源を遮断すると遮断前の状態が記憶保持されるが、ＲＡＭ消去スイッチ２４７を押しながら電源を投入すると、ＲＡＭデータが初期化されるようになっている。
なお、ＲＡＭ消去スイッチ２４７は、電源及び発射制御装置２４３に設けられている構成に限られず、例えば、主制御装置１６２に設けられている構成としてもよい。
＜パチンコ機１０の電気的構成＞
次に、パチンコ機１０の電気的構成について、図１４のブロック図に基づいて説明する。図１４では、電力の供給ラインを二重線矢印で示し、信号ラインを実線矢印で示す。
主制御装置１６２には、主制御基板３０１と電断監視基板（停電監視基板）３０２とが設けられている。主制御基板３０１には、ＭＰＵ３１１と、システム用クロック回路３１２と、ハード乱数用クロック回路３１３と、変調回路３１４と、が搭載されている。ＭＰＵ３１１には、当該ＭＰＵ３１１により実行される各種の制御プログラムや固定値データを記憶したＲＯＭ（不揮発性記憶手段）３１５と、そのＲＯＭ３１５内に記憶される制御プログラムの実行に際して各種のデータ等を一時的に記憶するためのメモリであるＲＡＭ（揮発性記憶手段）３１６と、カウンタ回路３１７と、割込回路やタイマ回路、データ入出力回路などの各種回路が内蔵されている。なお、ＭＰＵ３１１、ＲＯＭ３１５及びＲＡＭ３１６の一部又は全部をそれぞれ別のチップとして設けてもよい。
ＭＰＵ３１１には、入力ポート３１１ａ及び出力ポートがそれぞれ設けられている。なお、入出力ポートを備え、ＭＰＵ３１１において入出力が適宜変更される構成としてもよい。これは、後述する他のＭＰＵにおいても同様である。
ＭＰＵ３１１の入力ポート３１１ａには、電断監視基板３０２、払出制御装置２４２に設けられた払出制御基板３２２及びその他図示しないセンサ群などが接続されている。この場合に、電断監視基板３０２には電源及び発射制御基板３２１が接続されており、ＭＰＵ３１１には電断監視基板３０２を介して電力が供給される。
スイッチ群の一部として、作動口８４及び可変入賞装置８３などといった入球部に設けられた複数の検知センサが接続されており、主制御装置１６２のＭＰＵ３１１において入球部の入球判定が行われる。また、ＭＰＵ３１１では、入球部のうち、作動口８４への入球に基づいて大当たり発生判定を実行する。
なお、システム用クロック回路３１２、ハード乱数用クロック回路３１３及び変調回路３１４に関しては後述する。
ここで、ＭＰＵ３１１にて遊技に関する制御を行う上での電気的な構成について図１５を用いて説明する。
ＲＡＭ３１６には、各種カウンタエリアが設けられており、ＭＰＵ３１１は遊技に際し、上記カウンタエリアに格納されている各種カウンタ情報及びカウンタ回路３１７のカウンタ情報を用いて、大当たり抽選、第１特定ランプ部９３の発光色の設定や、図柄表示装置９１の図柄表示の設定などを行う。
具体的には、大当たりの抽選に使用する大当たり乱数カウンタＣ１と、確変大当たりや通常大当たり等の大当たり種別を判定する際に使用する大当たり種別カウンタＣ２と、図柄表示装置９１が外れ変動する際のリーチ抽選に使用するリーチ乱数カウンタＣ３と、第１特定ランプ部９３に表示される色の切り替えを行う期間及び図柄表示装置９１における図柄の変動表示時間を決定する変動種別カウンタＣＳとが用いられる。
ここで、カウンタ回路３１７は、大当たり乱数カウンタＣ１を更新する専用の回路であり、大当たり乱数カウンタＣ１は、当該カウンタ回路３１７にクロック信号が入力されることによって、更新される。一方、大当たり乱数カウンタＣ１以外の他のカウンタＣ２，Ｃ３，ＣＳは、ＲＡＭ３１６の各種カウンタエリアに格納されており、当該他のカウンタＣ２，Ｃ３，ＣＳは、ＭＰＵ３１１から更新命令が下されることに基づいて、更新される。
他のカウンタＣ２，Ｃ３，ＣＳについて詳細に説明すると、他のカウンタＣ２，Ｃ３，ＣＳは、その更新の都度前回値に１が加算され、最大値に達した後０に戻るループカウンタとなっている。各カウンタは遊技を進行させる上で必要な処理にて更新され、その更新値がＲＡＭ３１６の所定領域に設定されたカウンタ用バッファに適宜格納される。ＲＡＭ３１６には、１つの実行エリアと４つの保留エリア（保留第１〜第４エリア）とからなる保留球格納エリアが設けられており、これらの各エリアには、作動口８４への遊技球の入球履歴に合わせて、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の各値が時系列的に格納されるようになっている。
詳細には、大当たり種別カウンタＣ２は、例えば０〜４９の範囲内で順に１ずつ加算され、最大値（つまり４９）に達した後０に戻る構成となっている。そして、本実施形態では、大当たり種別カウンタＣ２によって、大当たりが終了した後に、確変状態とするか通常状態とするかを決定することとしている。
リーチ乱数カウンタＣ３は、例えば０〜２３８の範囲内で順に１ずつ加算され、最大値（つまり２３８）に達した後０に戻る構成となっている。そして、本実施形態では、リーチ乱数カウンタＣ３によって、遊技結果が外れである場合に、リーチを実行するか否かを決定することとしている。
変動種別カウンタＣＳは、例えば０〜２４０の範囲内で順に１ずつ加算され、最大値（つまり２４０）に達した後０に戻る構成となっている。変動種別カウンタＣＳによって、第１特定ランプ部９３に表示される色の切り替えを行う期間としての切替表示時間が決定される。この切替表示時間は、図柄表示装置９１の図柄の変動表示時間に相当する。変動種別カウンタＣＳは、後述する通常処理が１回実行される毎に１回更新され、当該通常処理内の残余時間内でも繰り返し更新される。そして、第１特定ランプ部９３に表示される色の切り替え開始時及び図柄表示装置９１による図柄の変動開始時における変動パターン決定に際して変動種別カウンタＣＳのバッファ値が取得される。
大当たり乱数カウンタＣ１について詳細に説明すると、大当たり乱数カウンタＣ１は、例えば０〜６７６の範囲内で順に１ずつ加算され、最大値（つまり６７６）に達した後０に戻る構成となっている。遊技球が作動口８４に入球した場合、ＭＰＵ３１１はカウンタ回路３１７にアクセスし、その時点における大当たり乱数カウンタＣ１の値を取得し、さらに当該取得された大当たり乱数カウンタＣ１の値を、ＲＡＭ３１６の保留球格納エリアに格納する。
なお、１遊技回の開始に際しては、主制御基板３０１のＭＰＵ３１１にて、保留球格納エリアに格納されている各カウンタＣ１〜Ｃ３，ＣＳの値を用いて大当たり抽選や第１特定ランプ部９３に表示される色の切り替え時間が決定されるが、ここで決定された抽選結果の情報や切り替え時間の情報は遊技回用コマンドとして音声ランプ制御装置１４３に送信される。音声ランプ制御装置１４３では、当該遊技回用コマンドに基づいて、図柄表示装置９１における変動パターンやリーチ発生の有無といった該当する遊技回の演出内容を決定する。
また、ＲＡＭ３１６には、上記各カウンタ以外にも、作動口８４に設けられている電動役物を開放状態とするか否かの抽選に用いられる第２特定ランプ乱数カウンタが設けられており、スルーゲート８５への入賞が発生したタイミングでその時点での第２特定ランプ乱数カウンタの値が取得され、その取得した値に基づいて電動役物を開放状態とするか否かの抽選が実行される。
図１４の説明に戻り、ＭＰＵ３１１の出力ポートには、電断監視基板３０２、払出制御基板３２２及び中継端子板３２３が接続されている。払出制御基板３２２には、賞球コマンドなどといった各種コマンドが出力される。中継端子板３２３を介して主制御基板３０１から音声ランプ制御装置１４３に設けられた音声ランプ制御基板３２４に対して上記遊技回用コマンドなどが出力される。
電断監視基板３０２は、主制御基板３０１と電源及び発射制御基板３２１とを中継し、また電源及び発射制御基板３２１から出力される最大電圧である直流安定２４ボルトの電圧を監視する。そして、この電圧が２２ボルト以上の場合には、主制御基板３０１に対し非電断信号（第１情報）としてのＨＩレベル信号を出力（送信）し、この電圧が２２ボルト未満になると電源遮断の発生と判断し、主制御基板３０１に対して停電信号（第２情報）としてのＬＯＷレベル信号を出力（送信）する。主制御基板３０１では、このＬＯＷレベル信号の入力を所定の態様で確認することにより、その確認結果に基づいて後述する電断時処理（停電時処理）を実行する。
払出制御基板３２２は、払出装置２２４により賞球などの払出制御を行うものである。演算装置であるＭＰＵ３３１は、そのＭＰＵ３３１により実行される制御プログラムや固定値データ等を記憶したＲＯＭ３３２と、ワークメモリ等として使用されるＲＡＭ３３３とを備えている。なお、ＭＰＵ３３１、ＲＯＭ３３２及びＲＡＭ３３３の一部又は全部をそれぞれ別のチップとして設けてもよい。
払出制御基板３２２のＭＰＵ３３１には、入力ポート及び出力ポートがそれぞれ設けられている。ＭＰＵ３３１の入力側には、主制御基板３０１、電源及び発射制御基板３２１、及び裏パック基板２２９が接続されている。また、ＭＰＵ３３１の出力側には、主制御基板３０１及び裏パック基板２２９が接続されている。
電源及び発射制御基板３２１は、電入時用電源部３２１ａと発射制御部３２１ｂとを備えている。電入時用電源部３２１ａは、例えば、遊技ホール等における商用電源（外部電源）に接続されている。そして、その商用電源から供給される外部電力に基づいて主制御基板３０１や払出制御基板３２２等に対して各々に必要な動作電力を生成するとともに、その生成した動作電力を二重線矢印で示す経路を通じて主制御基板３０１や払出制御基板３２２等に対して供給する。その概要としては、電入時用電源部３２１ａは、裏パック基板２２９を介して供給される交流２４ボルト電源を取り込み、各種センサやモータ等を駆動するための直流＋１２Ｖ電力、ロジック用の直流＋５Ｖ電力などを生成し、これら直流＋１２Ｖ電力、直流＋５Ｖ電力を主制御基板３０１や払出制御基板３２２等に対して供給する。
発射制御部３２１ｂは、遊技者による遊技球発射ハンドル４１の操作にしたがって遊技球発射機構１１０の発射制御を担うものであり、遊技球発射機構１１０は所定の発射条件が整っている場合に駆動される。
また、電源及び発射制御基板３２１には、電断時用電源部３２１ｃが搭載されている。電断時用電源部３２１ｃはコンデンサからなり、パチンコ機１０の電源がＯＮ状態の場合（外部電源からの電力供給が行われている場合）に電入時用電源部３２１ａから供給される電力により充電される。また、パチンコ機１０の電源がＯＦＦ状態の場合や商用電源における電断発生時といった電源遮断状態（外部電源からの電力供給が遮断されている場合）では、電断時用電源部３２１ｃから放電され主制御基板３０１のＲＡＭ３１６に対して記憶保持用電力が供給される。よって、かかる状況であっても、電断時用電源部３２１ｃから記憶保持用電力が供給されている間はＲＡＭ３１６に記憶された情報が消去されることなく記憶保持される。
ちなみに、電断時用電源部３２１ｃの容量は比較的大きく確保されており、電源遮断前にＲＡＭ３１６に記憶されていた情報は所定の期間内（例えば、１日や２日）保持される。また、電断時用電源部３２１ｃは、コンデンサに限定されることはなく、バッテリや非充電式電池などであってもよい。非充電式電池の場合、パチンコ機１０の電源がＯＮ状態の際に電断時用電源手段への充電を行う必要はないが、定期的に交換する必要が生じる。
また、電源及び発射制御基板３２１には、上記電断時用電源部３２１ｃとは異なる電断時処理用電源部が設けられている。電源及び発射制御基板３２１では、直流安定２４ボルトの電源が２２ボルト未満になった後においても、電断時処理用電源部から放電することにより、後述する電断時処理の実行に十分な時間の間、制御系の駆動電源である５ボルトの出力を正常値に維持するように構成されている。これにより、主制御基板３０１などは、電断時処理を正常に実行し完了することができる。
さらに、電源及び発射制御基板３２１には、交流電圧を出力する交流電源部３２１ｄが設けられている。交流電源部３２１ｄは、商用電源から供給される＋２４Ｖの交流電圧をそのまま出力する。
なお、交流電源部３２１ｄは、当該構成に限られず、電圧の波形を整える波形整形手段として全波整流回路を備えていてもよい。この場合、商用電源から供給される＋２４Ｖの交流電圧の出力波形が一方向に整流される。
音声ランプ制御基板３２４は、各種ランプ部２３〜２５（詳細には環状ランプ部２３、エラー表示ランプ部２４、賞球ランプ部２５）やスピーカ部２６、及び表示制御装置３２５を制御するものである。演算装置であるＭＰＵ３４１は、そのＭＰＵ３４１により実行される制御プログラムや固定値データ等を記憶したＲＯＭ３４２と、ワークメモリ等として使用されるＲＡＭ３４３とを備えている。
音声ランプ制御基板３２４のＭＰＵ３４１には入力ポート及び出力ポートがそれぞれ設けられている。ＭＰＵ３４１の入力側には中継端子板３２３に中継されて主制御基板３０１が接続されており、主制御基板３０１から出力される各種コマンドに基づいて、各種ランプ部２３〜２５、スピーカ部２６、及び表示制御装置３２５を制御する。表示制御装置３２５は、音声ランプ制御基板３２４から入力する表示コマンドに基づいて図柄表示装置９１を制御する。
＜主制御基板３０１のＭＰＵ３１１における処理構成＞
次に、主制御基板３０１のＭＰＵ３１１により実行される各制御処理を説明する。かかるＭＰＵ３１１の処理としては大別して、電源投入に伴い起動されるメイン処理と、メイン処理の通常処理に対して定期的に割り込んで起動されるタイマ割込み処理と、ＮＭＩ端子（ノンマスカブル端子）への停電信号の入力により起動されるＮＭＩ割込み処理とがあり、説明の便宜上、はじめにＮＭＩ割込み処理とタイマ割込み処理とを説明し、その後メイン処理を説明する。
図１６は、ＮＭＩ割込み処理であり、当該処理は、停電の発生等によるパチンコ機１０の電源遮断発生時に実行される。すなわち、停電の発生等によりパチンコ機１０の電源が遮断される場合には、停電信号が電断監視基板３０２からＭＰＵ３１１のＮＭＩ端子に出力され、ＭＰＵ３１１は実行中の制御を中断してＮＭＩ割込み処理を開始する。ＮＭＩ割込み処理では、ステップＳ１０１にてＲＡＭ３１６に設けられた停電フラグ格納エリアに停電フラグをセットし、本処理を終了する。その後、後述する通常処理にて停電フラグがセットされていることが確認されることで、停電時処理が実行される。
＜タイマ割込み処理＞
図１７は、タイマ割込み処理を示すフローチャートである。タイマ割込み処理は、上記のとおり定期的に起動される。この場合、本実施形態では２ｍｓｅｃ周期で起動されるように構成されているが、この周期は任意である。但し、当該タイマ割込み処理には、電断信号や不正検知信号の確認や、各種入賞の確認などといった短い周期で繰り返し実行すべき処理が設定されているため、これら以外の処理が設定されている後述する通常処理の繰り返し周期よりも短く設定されていることが好ましい。
タイマ割込み処理では、先ずステップＳ２０１にて、信号読み込み処理を実行する。信号読み込み処理では、一般入賞口８２、可変入賞装置８３、作動口８４及びスルーゲート８５に対して個別に設けられた球検知センサから入力ポート３１１ａに入力されている情報を確認し、その確認結果から各入球部への入球の有無を特定する。具体的には、任意の１回の処理にて遊技球を検知していないことに対応した信号（例えば、ＬＯＷレベル信号）の入力を確認し、その後の２回の処理にて遊技球を検知していることに対応した信号（例えば、ＨＩレベル信号）の入力を連続して確認した場合に、その検知センサに対応した入球部において遊技球の入球が発生したと特定する。
信号読み込み処理を実行した後は、続くステップＳ２０２では、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の更新を実行する。具体的には、それぞれの乱数カウンタの値を１ずつ加算するとともに、当該加算した値が上限値になっているか否かを判定する。そして、当該加算した値が上限値を超えている場合には、カウンタの値を初期値に設定する。
なお、当該処理において、大当たり乱数カウンタＣ１は更新されないようになっている。大当たり乱数カウンタＣ１の更新については後述する。
その後、ステップＳ２０３にて始動入賞処理を実行する。始動入賞処理では、図１８のフローチャートに示すように、先ずステップＳ３０１にて、ＲＡＭ３１６の作動口フラグ格納エリアに作動口フラグが格納されているか否かを判定することにより、遊技球が作動口８４に入賞（始動入賞）したか否かを判定する。なお、作動口フラグは、ステップＳ２０１の信号読み込み処理にて作動口８４への遊技球の入賞が確認された場合に格納される。
遊技球が作動口８４に入賞したと判定すると、続くステップＳ３０２において、第１特定ランプ部９３及び図柄表示装置９１の作動保留球数Ｎが上限値（本実施形態では４）未満であるか否かを判定する。作動口８４への入賞があり、且つ作動保留球数Ｎ＜４であることを条件にステップＳ３０３に進み、作動保留球数Ｎを１加算する。なお、ステップＳ３０３の処理後に作動口フラグを消去する。
続くステップＳ３０４〜ステップＳ３０６では、その時点における大当たり乱数カウンタＣ１の値を取得する処理を実行する。当該処理については、大当たり乱数カウンタＣ１の更新に関する説明と合わせて説明する。
その後、ステップＳ３０７では、ステップＳ３０５で取得した大当たり乱数カウンタＣ１、及びステップＳ２０２で更新した大当たり種別カウンタＣ２並びにリーチ乱数カウンタＣ３の各値を、ＲＡＭ３１６の保留球格納エリアの空き記憶エリアのうち最初のエリアに格納する。そして、始動入賞処理の後、ＭＰＵ３１１は本タイマ割込み処理を一旦終了する。
＜メイン処理＞
次に、電源投入時のリセットに伴い起動されるメイン処理について、図１９のフローチャートを用いて説明する。
先ずステップＳ４０１では、電源投入に伴う立ち上げ処理を実行する。具体的には、従側の制御基板（払出制御基板３２２等）が動作可能な状態になるのを待つために例えば５００ｍｓｅｃ程度待機する。
続くステップＳ４０２では、ステップＳ４０１の立ち上げ処理後から許可禁止用期間である１ｓｅｃが経過したか否かを判定する。１ｓｅｃ経過していない場合にはステップＳ４０２の処理を再度実行する。この時間の測定は、ステップＳ４０２の処理回数をカウントすることにより行われる。例えば、ステップＳ４０２にて否定判定してから再度ステップＳ４０２の処理を実行するまでに要する時間が０．１ｍｓｅｃである場合には、カウント値が１００００回となることで、ステップＳ４０１の立ち上げ処理後から１ｓｅｃ経過したと判定する。なお、時間の測定の具体的な構成は任意であり、例えばリアルタイムクロックを用いて時間の測定を行うようにしてもよい。ステップＳ４０２にて１ｓｅｃ経過したと判定した場合には、ステップＳ４０３に進む。
ステップＳ４０３では、ＲＡＭ３１６のアクセスを許可する。その後、ステップＳ４０４では、電源及び発射制御装置２４３に設けたＲＡＭ消去スイッチ２４７がオンされているか否かを判定し、続くステップＳ４０５ではＲＡＭ３１６に停電フラグが格納されているか否かを判定する。また、ステップＳ４０６ではＲＡＭ判定値を算出し、続くステップＳ４０７では、そのＲＡＭ判定値が電源遮断時に保存したＲＡＭ判定値と一致するか否か、すなわち記憶保持されたデータの有効性を判定する。ＲＡＭ判定値は、例えばＲＡＭ３１６の作業領域アドレスにおけるチェックサム値である。なお、ＲＡＭ３１６の所定のエリアに書き込まれたキーワードが正しく保存されているか否かにより記憶保持されたデータの有効性を判断することも可能である。
上述したように、本パチンコ機１０では、例えばホールの営業開始時など、電源投入時にＲＡＭデータを初期化する場合にはＲＡＭ消去スイッチ２４７を押しながら電源が投入される。したがって、ＲＡＭ消去スイッチ２４７が押されていれば、ステップＳ４０８〜Ｓ４０９の処理に移行する。また、電源遮断の発生情報が設定されていない場合や、ＲＡＭ判定値（チェックサム値等）により記憶保持されたデータの異常が確認された場合も同様にステップＳ４０８〜Ｓ４０９の処理に移行する。
ステップＳ４０８では、ＲＡＭ３１６の使用領域を０にクリアし（初期化し）、ステップＳ４０９ではＲＡＭ３１６の初期化処理を実行する。その後、ステップＳ４１０にて割込み許可を設定し、後述する通常処理に移行する。
一方、ＲＡＭ消去スイッチ２４７が押されていない場合には、停電フラグが格納されていること、及びＲＡＭ判定値（チェックサム値等）が正常であることを条件に、ステップＳ４１１にてＲＡＭ３１６から停電フラグを消去するとともに、ステップＳ４１２にてＲＡＭ３１６に記憶されているＲＡＭ判定値を消去する。その後、ステップＳ４１０にて割込み許可を設定し、後述する通常処理に移行する。これにより、電源遮断前の状態に復帰する。
＜通常処理＞
次に、通常処理について、図２０のフローチャートを参照して説明する。
通常処理において、ステップＳ５０１では、変動種別カウンタＣＳの更新を実行する。続くステップＳ５０２では、第１特定ランプ部９３に表示される色の切り替えを行うための第１特定ランプ部制御処理を実行する。第１特定ランプ部制御処理では、大当たり判定や第１特定ランプ部９３に配設されたＬＥＤランプの光源スイッチのオンオフ制御などが行われる。また、第１特定ランプ部制御処理において、図柄表示装置９１による第１図柄の変動表示の設定も行われる。
具体的には、大当たり乱数カウンタＣ１の値に基づいて大当たりか否かを判定する。より詳細には、大当たり乱数カウンタＣ１の値が予め定めた大当たり当選となる当選値と一致しているか否かを判定する。また、大当たり種別カウンタＣ２の値に基づいて大当たりの種類を決定する（いわゆる、確変大当たりか否かを決定する）。また、リーチ乱数カウンタＣ３の値及び変動種別カウンタＣＳの値に基づいて、第１特定ランプ部９３に表示される色の切替表示時間、及び第１図柄の変動表示時間を決定する。なお、当該第１特定ランプ部制御処理にて第１特定ランプ部９３のオンオフ制御が開始される毎に作動保留球数Ｎが１減算され、作動保留球数Ｎが０の場合にはオンオフ制御が開始されない。
第１特定ランプ部制御処理の後は、ステップＳ５０３にて大入賞口開閉処理を実行する。大入賞口開閉処理では、大当たり状態である場合において可変入賞装置８３の大入賞口を開放又は閉鎖する。すなわち、大当たり状態のラウンド毎に大入賞口を開放し、大入賞口の最大開放時間が経過したか、又は大入賞口に遊技球が規定数だけ入賞したかを判定する。この規定数だけ入賞したか否かの判定は、大入賞口用カウンタを確認することにより行われる。そして、これら何れかの条件が成立すると大入賞口を閉鎖する。
その後、ステップＳ５０４では、第２特定ランプ部９４に表示される色の切り替え処理を行うための第２特定ランプ部制御処理を実行する。第２特定ランプ部制御処理では、スルーゲート８５に遊技球が入賞したことを条件に第２特定ランプ部９４における表示色の切り換えを開始する。この際、表示色の切り換え時間も設定する。また、スルーゲート８５に遊技球が入賞した際に取得された第２特定ランプ乱数カウンタの値に基づいて停止表示する色を設定する。この停止表示される色として所定の色が設定された場合には、その色の停止表示後に、作動口８４に付随する電動役物が所定時間開放される。
ステップＳ５０４の後は、ステップＳ５０５にて、遊技球発射制御処理を実行する。遊技球発射制御処理では、電源及び発射制御基板３２１の発射制御部３２１ｂから発射許可信号を入力していることを条件として、所定期間（例えば、０．６ｓｅｃ）に１回、遊技球発射機構１１０のソレノイドを励磁する。これにより、遊技球発射機構１１０の発射レール上にある遊技球が遊技領域に向けて打ち出される。当該処理についてより具体的には、ＭＰＵ３１１は上記発射許可信号を入力していることを条件として、発射出力用ポートへの「０」出力と「１」出力とを所定周期で繰り返す。発射出力用ポートに「０」出力されている間は非発射信号が電源及び発射制御基板３２１に出力され、発射制御部３２１ｂではソレノイドを非励磁状態とする。一方、発射出力用ポートに「１」出力されている間は発射信号が電源及び発射制御基板３２１に出力され、発射制御部３２１ｂではソレノイドを励磁状態とする。
すなわち、ＭＰＵ３１１は電源及び発射制御基板３２１に発射パルス信号を出力する。電源及び発射制御基板３２１の発射制御部３２１ｂは発射パルス信号の電圧を増幅させたソレノイド駆動信号（駆動電圧）をソレノイドへ向けて出力し、ソレノイドの出力軸を発射位置と収容位置とに移動させることで、遊技球の発射を制御する。
その後、ステップＳ５０６にて、ＲＡＭ３１６に停電フラグが格納されているか否かを判定する。停電フラグが格納されていない場合には、ステップＳ５０７に進み、次の通常処理の実行タイミングに至ったか否か、すなわち前回の通常処理の開始からタイマ割込み処理が複数回数として予め設定された割込み基準回数（具体的には、２回）発生したか否かを判定する。このタイマ割込みの回数の把握として具体的には、ＲＡＭ３１６に割込み回数カウンタが設けられており、タイマ割込みが起動される度に当該カウンタの値が１加算されるとともに、ステップＳ５０１の処理が実行される直前のタイミングで当該カウンタの値が０クリアされる（初期化される）。タイマ割込み処理が割込み基準回数発生していない場合には、ステップＳ５０８に進む。
ステップＳ５０８では、変動種別カウンタＣＳの更新処理を実行する。具体的には、変動種別カウンタＣＳを１加算すると共に、加算した変動種別カウンタＣＳの値が上限値を越えている場合には０にクリアする（初期化する）。そして、変動種別カウンタＣＳの更新値を、ＲＡＭ３１６の該当するバッファ領域に格納する。
その後、ステップＳ５０６に進む。その後、前回の通常処理の開始からタイマ割込み処理が割込み基準回数発生するまで上述した処理を繰り返し、割込み基準回数に達した場合にはステップＳ５０１の処理に戻る。つまり、停電フラグが格納されていない場合には、ステップＳ５０１〜ステップＳ５０５の処理が４ｍｓｅｃ周期で繰り返し実行されることとなる。なお、当該周期は、遊技の進行を良好に制御することができるのであれば、４ｍｓｅｃに限定されない。
停電フラグが格納されている場合には、ステップＳ５０９以降の停電時処理を実行する。つまり、ステップＳ５０９では、タイマ割込み処理の発生を禁止し、その後、ステップＳ５１０にてＲＡＭ判定値を算出、保存し、ステップＳ５１１にてＲＡＭ３１６のアクセスを禁止した後に、電源が完全に遮断して処理が実行できなくなるまで無限ループを継続する。
＜大当たり乱数カウンタＣ１の更新について＞
次に、大当たり乱数カウンタＣ１の更新について図１４及び図２１を用いて説明する。図２１は、ハード乱数用クロック回路３１３及び変調回路３１４の構成を示すブロック回路図である。
図１４に示すように、主制御基板３０１には、システム用クロック信号を出力するシステム用クロック回路３１２と、大当たり乱数カウンタＣ１の更新に用いられるハード乱数用クロック信号を出力するハード乱数用クロック回路３１３と、が設けられている。両者は、電断監視基板３０２を介して電源及び発射制御基板３２１と電気的に接続されている。さらに、両者は、それぞれＭＰＵ３１１と電気的に接続されている。
システム用クロック回路３１２は、水晶振動子を備えた発振回路であり、電源及び発射制御基板３２１から電力供給が行われている状況において、ＭＰＵ３１１に向けてシステム用クロック信号を出力する。ＭＰＵ３１１は、システム用クロック信号の入力を基準として、複数の素子を同時に動作させることによって、遊技の進行を行う上で必要な処理を実行するとともに、他のハードウェアとの同期を取る。
ハード乱数用クロック回路３１３は、電源及び発射制御基板３２１から電力が供給されている状況において、ＭＰＵ３１１に向けてハード乱数用クロック信号を出力する。ＭＰＵ３１１に対してハード乱数用クロック信号が入力されたことに基づいて、大当たり乱数カウンタＣ１が更新される。
具体的には、大当たり乱数カウンタＣ１は、ＭＰＵ３１１へのシステム用クロック信号の入力に同期することなく、ＭＰＵ３１１へのハード乱数用クロック信号の入力に同期して更新されるように設定されている。詳細には、カウンタ回路３１７は、ハード乱数用クロック信号のみが入力されるように構成されており、カウンタ回路３１７がハード乱数用クロック信号の立ち上がりに同期することによって、大当たり乱数カウンタＣ１の値が１加算される。つまり、他のカウンタＣ２，Ｃ３，ＣＳは、ＭＰＵ３１１が実行するタイマ割込み処理又は通常処理にて更新される一方、大当たり乱数カウンタＣ１は、ＭＰＵ３１１におけるソフトウェア処理によって更新されるのではなく、専用のカウンタ回路３１７によって更新される。そして、ＭＰＵ３１１が動作する契機となるシステム用クロック信号と、カウンタ回路３１７が動作する契機となるハード乱数用クロック信号とは、それぞれ独立してＭＰＵ３１１に対して入力される。これにより、大当たり乱数カウンタＣ１の更新処理と、その他の遊技の進行に関する処理とが並列で実行されている。よって、ＭＰＵ３１１の処理負荷の軽減を図ることができる。また、ソフトウェア処理の影響を受けることなく大当たり乱数カウンタＣ１の更新が行われるため、所定のソフトウェア処理の実行に同期して大当たり乱数カウンタＣ１の値を特定するといった不正行為及び更新プログラムを書き換えるといった不正行為を抑制することができる。
ここで、大当たり乱数カウンタＣ１の更新タイミングは、ハード乱数用クロック信号の立ち上がりタイミングとなる。ハード乱数用クロック信号は、システム用クロック信号とは異なる周期となるように、かつシステム用クロック信号とは同期しないように設定されている。
ハード乱数用クロック回路３１３は、図２１に示すように、交流電圧の周波数を変換する周波数変換回路４０１と、交流波形をパルス信号に変換する信号変換回路４０２と、を備えている。
周波数変換回路４０１は、電断監視基板３０２を介して、交流電源部３２１ｄと電気的に接続されている。周波数変換回路４０１は、交流電源部３２１ｄから交流電圧が入力されると、当該交流電圧の周波数を特定周波数（例えば３００Ｈｚ）に変換するとともに、当該変換された交流電圧を信号変換回路４０２へ向けて出力するように構成されている。
具体的には、周波数変換回路４０１は、局所発振回路４０１ａとミキサ回路４０１ｂとを備えている。局所発振回路４０１ａは、例えば抵抗とバリアブルコンデンサ（以下、単にバリコンと称する）とを有するＣＲ発振回路から構成されており、抵抗値及びバリコンの静電容量に対応した周波数の交流電圧をミキサ回路４０１ｂへ向けて出力するように構成されている。
ミキサ回路４０１ｂは、ＣＲ発振回路からの交流電圧が入力される第１入力端子と、交流電源部３２１ｄから供給される交流電圧が入力される第２入力端子と、出力端子と、を備えており、第１入力端子及び第２入力端子それぞれの端子に、周波数の異なる交流電圧が入力されたことに基づいて、両者の差の周波数の交流電圧を出力するものである。
ここで、商用電源から供給される交流電圧の周波数（東日本の場合には５０Ｈｚ、西日本の場合には６０Ｈｚ）の変化に対応させて、ＣＲ発振回路にはバリコンの静電容量を変更するスイッチが設けられている。当該スイッチを操作することによって、ＣＲ発振回路から出力される交流電圧の周波数が３５０Ｈｚ又は３６０Ｈｚに切り替わるように構成されている。これにより、商用電源から供給される交流電圧の周波数が５０Ｈｚの場合には、ＣＲ発振回路から３５０Ｈｚの交流電圧が出力されるようにスイッチを制御するとともに、商用電源から供給される交流電圧の周波数が６０Ｈｚの場合には、ＣＲ発振回路から３６０Ｈｚの交流電圧が出力されるようにスイッチを制御することによって、商用電源から供給される交流電圧の周波数に関わらず、ミキサ回路４０１ｂから出力される交流電圧の周波数が３００Ｈｚに統一されている。
信号変換回路４０２は、周波数変換された交流電圧が入力されたことに基づいて、当該交流電圧の周波数に対応したパルス信号を変調回路３１４へ向けて出力する構成となっている。具体的には、信号変換回路４０２は、周波数変換回路４０１から出力される交流電圧の振幅の調整をする振幅調整手段として２つの抵抗４１１、４１２を備えるとともに、当該振幅調整手段によって調整された交流電圧と所定の閾値電圧との比較に基づいて交流電圧をパルス信号に変換する変換手段としてシュミットトリガ４１３（シュミットインバータ）を備えている。２つの抵抗４１１、４１２は、周波数変換回路４０１に対して直列に接続されている。抵抗４１２の一端は接地されている。また、抵抗４１２に対して並列となる位置に、シュミットトリガ４１３が配置されている。シュミットトリガ４１３の入力端子は、２つの抵抗４１１、４１２を接続する配線上に接続されており、シュミットトリガ４１３の出力端子は変調回路３１４に接続されている。このような構成により、周波数変換回路４０１から出力される交流電圧が＋５Ｖのパルス信号に変換される。
つまり、２つの抵抗４１１、４１２の抵抗値の比率によってシュミットトリガ４１３に印加される交流電圧の大きさ（振幅）が決まる。具体的には、２つの抵抗４１１、４１２の抵抗値がそれぞれＲ１、Ｒ２であって、周波数変換回路４０１から出力されている交流電圧の振幅が＋２４Ｖである場合、シュミットトリガ４１３に印加される電圧は、２４Ｖ×Ｒ２／（Ｒ１＋Ｒ２）となる。よって、例えば、Ｒ１の抵抗値を４７ｋΩ、Ｒ２の抵抗値を１０ｋΩとすることによって、シュミットトリガ４１３に印加される電圧を＋５Ｖに調整することができる。
シュミットトリガ４１３は、図示しない電気経路を介して電源及び発射制御基板３２１と電気的に接続されており、電力供給を受けている。シュミットトリガ４１３は、所定の上限閾値電圧Ｖｔｈ以上であればＬＯＷレベル信号を出力するとともに、所定の下限閾値電圧Ｖｔｌ未満であればＨＩレベル信号を出力するものである。詳細には、交流電圧が上限閾値電圧Ｖｔｈ（例えば＋４．３Ｖ）以上になると、その後交流電圧が上限閾値電圧Ｖｔｈよりも低い下限閾値電圧Ｖｔｌ（例えば＋３．５Ｖ）以下になるまで、ＬＯＷレベル信号を出力し、交流電圧が下限閾値電圧Ｖｔｌ以下になると、その後交流電圧が上限閾値電圧Ｖｔｈになるまで、ＨＩレベル信号を出力する。これにより、所定のパルス幅のパルス信号が得られる。当該パルス信号がハード乱数用クロック信号として用いられる。
なお、シュミットトリガ４１３はインバータタイプのものを用いたが、これに限られず、バッファタイプのものを用いてもよい。
次に、変調回路３１４について説明する。変調回路３１４は、ハード乱数用クロック回路３１３とＭＰＵ３１１とを接続する経路上に設けられており、ハード乱数用クロック回路３１３から出力されているハード乱数用クロック信号（詳細にはシュミットトリガ４１３から出力されたパルス信号）を、２つの出力間隔及び２つのパルス幅を有するパルス信号に変調する。
具体的には、変調回路３１４は、第１Ｄフリップフロップ４２２、第２Ｄフリップフロップ４２３、並びに第３Ｄフリップフロップ４２４と、第１ＸＯＲ回路４２５並びに第２ＸＯＲ回路４２６と、から構成されている。各Ｄフリップフロップ４２２、４２３、４２４は同一の構成であるため、第１Ｄフリップフロップ４２２を例にとって説明すると、第１Ｄフリップフロップ４２２は、入力端子としてＤ１端子と、ＣＬＫ１端子とを有するとともに、出力端子としてＱ１端子を有しており、ＣＬＫ１端子に入力される信号がＬＯＷレベルからＨＩレベルに立ち上がることに同期して、その時点においてＤ１端子に入力されている信号状態に応じた信号をＱ１端子から出力するととともに、次の立ち上がりまで当該出力状態を保持する。
ここで、各Ｄフリップフロップ４２２、４２３、４２４それぞれのＣＬＫ端子は、信号変換回路４０２と接続されているため、各ＣＬＫ端子には同一の信号が入力されることとなる。つまり、各Ｄフリップフロップ４２２、４２３、４２４は同じタイミングで動作することとなる。以下、各Ｄフリップフロップ４２２、４２３、４２４が同期するタイミング（ＤフリップフロップのＣＬＫ端子に入力される信号がＬＯＷレベルからＨＩレベルに立ち上がるタイミング）を同期タイミングと称する。
また、各ＸＯＲ回路４２５、４２６はそれぞれ、２つの入力端子と１の出力端子とを備えており、２つの入力端子に対して入力される信号状態が同一である場合には、出力端子からＬＯＷレベル信号を出力する一方、２つの入力端子に対して入力される信号状態が異なっている場合には出力端子からＨＩレベル信号を出力する。
第１Ｄフリップフロップ４２２のＤ１端子には、第１ＸＯＲ回路４２５の出力端子が接続されており、第１Ｄフリップフロップ４２２のＱ１端子には、第２ＸＯＲ回路４２６の一方の入力端子が接続されている。第２Ｄフリップフロップ４２３のＤ２端子には、第２ＸＯＲ回路４２６の出力端子が接続されており、第２Ｄフリップフロップ４２３のＱ２端子には、第３Ｄフリップフロップ４２４のＤ３端子が接続されている。第３Ｄフリップフロップ４２４のＱ３端子は、ＭＰＵ３１１に接続されているとともに、第１ＸＯＲ回路４２５の他方の入力端子及び第２ＸＯＲ回路４２６の一方の入力端子にそれぞれ接続されている。第１ＸＯＲ回路４２５の他方の入力端子には、電断監視基板３０２を介して電源及び発射制御基板３２１が接続されており、ＨＩレベル信号に相当する＋５Ｖ電圧が供給されている。
かかる構成によれば、Ｑ１端子からの出力はＱ３端子から出力されている信号に応じて変化する。具体的には、Ｑ３端子からＨＩレベル信号が出力されている状況では、第１ＸＯＲ回路４２５からＤ１端子へ向けてＬＯＷレベル信号が出力されているため、かかる状況において同期タイミングとなった場合、Ｑ１端子からＬＯＷレベル信号が出力される。一方、Ｑ３端子からＬＯＷレベル信号が出力されている状況では、第１ＸＯＲ回路４２５からＤ１端子へ向けてＨＩレベル信号が出力されているため、かかる状況において同期タイミングとなった場合、Ｑ１端子からＨＩレベル信号が出力される。
また、Ｑ２端子からの出力は、Ｑ１端子及びＱ３端子から出力されている信号に応じて変化する。具体的には、Ｑ１端子及びＱ３端子から出力される信号が同一である状況では、第２ＸＯＲ回路４２６からＤ２端子へ向けてＬＯＷレベル信号が出力されるため、かかる状況において同期タイミングとなった場合、Ｑ２端子からＬＯＷレベル信号が出力される。一方、Ｑ１端子及びＱ３端子から出力されている信号が異なる状況では、第２ＸＯＲ回路４２６からＤ２端子へ向けてＨＩレベル信号が出力されるため、かかる状況において同期タイミングとなった場合、Ｑ２端子からＨＩレベル信号が出力される。
そして、Ｑ３端子からの出力は、Ｑ２端子から出力されている信号に応じて変化する。具体的には、Ｑ２端子からＬＯＷレベル信号が出力されている状況において同期タイミングとなった場合には、Ｑ３端子からＬＯＷレベル信号が出力される一方、Ｑ２端子からＨＩレベル信号が出力されている状況において同期タイミングとなった場合には、Ｑ３端子からＨＩレベル信号が出力される。
次に、変調回路３１４の動作について、図２２のタイミングチャートを用いて説明する。ｔ１のタイミング〜ｔ９のタイミングが同期タイミングである。すなわち、これらのタイミングにて、ハード乱数用クロック回路３１３から出力されるハード乱数用クロック信号が入力される。詳細には、これらのタイミングにて、シュミットトリガ４１３から出力される信号がＬＯＷレベルからＨＩレベルに立ち上がり、当該立ち上がりに同期して各Ｄフリップフロップ４２２、４２３、４２４は、それぞれのＤ端子（Ｄ１端子，Ｄ２端子，Ｄ３端子）に入力されている信号に応じた信号を、それぞれのＱ端子（Ｑ１端子，Ｑ２端子，Ｑ３端子）から出力する。なお、Ｄフリップフロップの特性上、図２２に示すように、各Ｑ端子から出力される信号状態が変化する場合、当該変化の態様（ＬＯＷレベルからＨＩレベルへの立ち上がり又はＨＩレベルからＬＯＷレベルへの立ち下がり）は同期タイミングに対して若干遅れて出力される。
ｔ１のタイミングでは、Ｑ３端子からＬＯＷレベル信号が出力されているため、第１ＸＯＲ回路４２５からＨＩレベル信号が出力されている。この場合、ｔ１のタイミングより若干遅れたタイミングにて、Ｑ１端子からの出力状態がＬＯＷレベルからＨＩレベルに立ち上がる。また、ｔ１のタイミングでは、Ｑ１端子及びＱ３端子双方からＬＯＷレベル信号が出力されているため、第２ＸＯＲ回路４２６からＬＯＷレベル信号が出力されている。この場合、Ｑ２端子からＬＯＷレベル信号が出力される。なお、ｔ１のタイミングでは、Ｑ３端子からの出力状態はＬＯＷレベルに維持される。
続くｔ２のタイミングでは、Ｑ３端子からＬＯＷレベル信号が出力されているため、第１ＸＯＲ回路４２５からＨＩレベル信号が出力されている。この場合、Ｑ１端子からＨＩレベル信号が出力される。また、Ｑ１端子からＨＩレベル信号が出力されている一方、Ｑ３端子からＬＯＷレベル信号が出力されているため、第２ＸＯＲ回路４２６からＨＩレベル信号が出力されている。この場合、ｔ２のタイミングから若干遅れたタイミングにて、Ｑ２端子からの出力状態がＬＯＷレベルからＨＩレベルに立ち上がる。なお、ｔ２のタイミングでは、Ｑ３端子からの出力状態はＬＯＷレベルに維持される。
ｔ３のタイミングでは、Ｑ３端子からＬＯＷレベル信号が出力されているため、第１ＸＯＲ回路４２５からＨＩレベル信号が出力されている。この場合、Ｑ１端子からＨＩレベル信号が出力される。また、ｔ３のタイミングでは、Ｑ１端子からＨＩレベル信号が出力されている一方、Ｑ３端子からＬＯＷレベル信号が出力されているため、第２ＸＯＲ回路４２６からＨＩレベル信号が出力されている。この場合、Ｑ２端子からＨＩレベル信号が出力される。さらに、ｔ３のタイミングでは、Ｑ２端子からＨＩレベル信号が出力されている。この場合、ｔ３のタイミングよりも若干遅れたタイミングにて、Ｑ３端子からの出力状態がＬＯＷレベルからＨＩレベルに立ち上がる。当該立ち上がりにカウンタ回路３１７は同期して、大当たり乱数カウンタＣ１が更新される。
ｔ４のタイミングでは、Ｑ３端子からＨＩレベル信号が出力されているため、第１ＸＯＲ回路４２５からＬＯＷレベル信号が出力されている。この場合、ｔ４のタイミングから若干遅れたタイミングにて、Ｑ１端子からの出力状態がＨＩレベルからＬＯＷレベルに立ち下がる。また、ｔ４のタイミングでは、Ｑ１端子及びＱ３端子双方からＨＩレベル信号が出力されているため、第２ＸＯＲ回路４２６からＬＯＷレベル信号が出力されている。この場合、ｔ４のタイミングから若干遅れたタイミングにて、Ｑ２端子からの出力状態がＨＩレベルからＬＯＷレベルに立ち下がる。なお、ｔ４のタイミングでは、Ｑ３端子からの出力状態はＨＩレベルに維持される。
ｔ５のタイミングでは、Ｑ３端子からＨＩレベル信号が出力されているため、第１ＸＯＲ回路４２５からＬＯＷレベル信号が出力されている。この場合、Ｑ１端子からＬＯＷレベル信号が出力される。また、ｔ５のタイミングでは、Ｑ１端子からＬＯＷレベル信号が出力されている一方、Ｑ３端子からＨＩレベル信号が出力されているため、第２ＸＯＲ回路４２６からＨＩレベル信号が出力されている。この場合、ｔ５のタイミングから若干遅れたタイミングにて、Ｑ２端子からの出力状態がＬＯＷレベルからＨＩレベルに立ち上がる。さらに、ｔ５のタイミングでは、Ｑ２端子からＬＯＷレベル信号が出力されているため、ｔ５のタイミングから若干遅れたタイミングにて、Ｑ３端子からの出力状態がＨＩレベルからＬＯＷレベルに立ち下がる。
ｔ６のタイミングでは、Ｑ３端子からＬＯＷレベル信号が出力されているため、第１ＸＯＲ回路４２５からＨＩレベル信号が出力されている。この場合、ｔ６のタイミングから若干遅れたタイミングにて、Ｑ１端子からの出力状態がＬＯＷレベルからＨＩレベルに立ち上がる。また、ｔ６のタイミングでは、Ｑ１端子及びＱ３端子双方からＬＯＷレベル信号が出力されているため、第２ＸＯＲ回路４２６からＬＯＷレベル信号が出力されている。この場合、ｔ６のタイミングから若干遅れたタイミングにて、Ｑ２端子からの出力状態がＨＩレベルからＬＯＷレベルに立ち下がる。さらに、ｔ６のタイミングでは、Ｑ２端子からＨＩレベル信号が出力されているため、ｔ６のタイミングから若干遅れたタイミングにて、Ｑ３端子からの出力状態がＬＯＷレベルからＨＩレベルに立ち上がる。当該立ち上がりにカウンタ回路３１７が同期して、大当たり乱数カウンタＣ１が更新される。
ここで、ｔ３のタイミングからｔ６のタイミングまでの期間Ｔａ（詳細には、ｔ３のタイミングから若干遅れたタイミングからｔ６のタイミングから若干遅れたタイミングまでの期間）が大当たり乱数カウンタＣ１の更新間隔となっている。当該期間Ｔａは、シュミットトリガ４１３から出力されるパルス信号の周期Ｔ１（ハード乱数用クロック回路３１３から出力されるハード乱数用クロック信号の周期Ｔ１）の３倍となっている。すなわち、大当たり乱数カウンタＣ１の更新間隔（期間Ｔａ）と、信号変換回路４０２から出力されるパルス信号の周期Ｔ１とが異なっている。これにより、シュミットトリガ４１３から出力されるパルス信号の周期Ｔ１が把握された場合であっても、大当たり乱数カウンタＣ１の更新タイミングは把握されにくくなっている。
ｔ７のタイミングでは、Ｑ３端子からＨＩレベル信号が出力されているため、第１ＸＯＲ回路４２５からＬＯＷレベル信号が出力されている。この場合、ｔ７のタイミングから若干遅れたタイミングにて、Ｑ１端子からの出力状態がＨＩレベルからＬＯＷレベルに立ち下がる。また、ｔ７のタイミングでは、Ｑ１端子及びＱ３端子双方からＨＩレベル信号が出力されているため、第２ＸＯＲ回路４２６からＬＯＷレベル信号が出力されているため、Ｑ２端子からＬＯＷレベル信号が出力される。なお、ｔ７のタイミングでは、Ｑ３端子からの出力状態はＬＯＷレベルに維持される。
ｔ８のタイミングでは、Ｑ１端子、Ｑ２端子及びＱ３端子の出力状態は、ｔ１のタイミングの場合と同様であるため、ｔ１のタイミングの場合と同様に、ｔ８のタイミングから若干遅れたタイミングにてＱ１端子からの出力状態がＬＯＷレベルからＨＩレベルに立ち上がる一方、Ｑ２端子及びＱ３端子からの出力はＬＯＷレベルに維持される。この場合、ｔ１のタイミングからｔ８のタイミングまでの期間Ｔ２が１周期となり、ｔ１タイミングからｔ８タイミングまでの動作が繰り返し実行されている。つまり、パルス幅が異なる２つのパルス信号を含んだパルス信号群が、周期Ｔ２で繰り返し出力されている。そして、当該パルス信号群がハード乱数用クロック信号としてＭＰＵ３１１に対して入力される。
その後、ｔ９のタイミングから若干遅れたタイミングにて、Ｑ３端子から出力される信号がＬＯＷレベルからＨＩレベルに立ち上がり、当該タイミングにて大当たり乱数カウンタＣ１が更新される。つまり、ｔ６のタイミングからｔ９のタイミングまでの期間Ｔｂが、大当たり乱数カウンタＣ１の更新間隔となっている。換言すれば、Ｑ３端子から２種類の立ち上がりエッジ間隔で交互にパルス信号が出力されるため、大当たり乱数カウンタＣ１の更新間隔も交互に変化する。換言すれば、変調回路３１４は、信号変換回路４０２からのパルス信号の入力に基づいて、入力されたパルス信号の周期Ｔ１とは異なる立ち上がり間隔であって、さらに２種類の立ち上がり間隔で交互にパルス信号を出力するものであると言える。そして、当該パルス信号群に即した大当たり乱数カウンタＣ１の更新が、当該パルス信号群単位で繰り返されている。これにより、大当たり乱数カウンタＣ１の更新が行われる更新間隔が２種類となるため、大当たり乱数カウンタＣ１の更新間隔が把握されにくい。
また、大当たり乱数カウンタＣ１が、パルス信号の立ち上がりに同期して更新される点に着目すれば、パルス信号の立ち上がりをトリガとみなすことができる。この場合、変調回路３１４は、信号変換回路４０２から入力されるパルス信号を変調し、複数のパルス信号を含むパルス信号群を１周期として出力することで、大当たり乱数カウンタＣ１の更新の契機となるトリガの間隔が２種類となるようにするものであって、当該２種類のトリガ間隔は入力されたパルス信号の周期Ｔ１とは異なるように設定されていると言える。
なお、実際には、同期タイミングから、各Ｑ端子からの出力状態が変化するまでの遅延期間は、ハード乱数用クロック信号の周期Ｔ１に対して十分小さいものであり、以降の説明では、同期タイミングと出力状態が変化するタイミングとは同一タイミングであるとして説明する。
次に、大当たり乱数カウンタＣ１の更新間隔と、大当たり乱数カウンタＣ１の数値範囲との関係について図２３を用いて説明する。ここで、大当たり乱数カウンタＣ１の更新間隔のうち、一方の期間Ｔａを単にＴａ、他方の期間Ｔｂを単にＴｂと称し、パルス信号群のうち、先に出力されるパルス信号（パルス幅が大きい方のパルス信号）の立ち上がりタイミングを第１タイミング、後に出力されるパルス信号（パルス幅が小さい方のパルス信号）の立ち上がりタイミングを第２タイミングと称する。図２３（ａ）は、第１タイミングにて大当たり乱数カウンタＣ１が「０」になった場合の大当たり乱数カウンタＣ１の更新の様子を示すタイミングチャートであり、図２３（ｂ）は、第２タイミングにて大当たり乱数カウンタＣ１が「０」になった場合の大当たり乱数カウンタＣ１の更新の様子を示すタイミングチャートである。
さらに、説明の便宜上、大当たり乱数カウンタＣ１の数値範囲が「０〜４」であり、当選値が「２」と仮定して説明する。なお、大当たり乱数カウンタＣ１が取り得る数値から構成される数列の項数をカウンタ項数と称する。例えば、大当たり乱数カウンタＣ１の数値範囲が「０〜４」である場合、大当たり乱数カウンタＣ１が取り得る値から構成される数列は、「０，１，２，３，４」であり、カウンタ項数は「５」である。一般式に拡張すれば、大当たり乱数カウンタＣ１の数値範囲が「０〜Ｎ」とすれば、カウンタ項数は、「Ｎ＋１」である。
図２３（ａ）に示すように、第１タイミングにて大当たり乱数カウンタＣ１が「０」となった場合、大当たり乱数カウンタＣ１が１周するまでに要する期間は、３Ｔａ＋２Ｔｂであり、当該期間内に当選値である「２」の値であった期間はＴａである。つまり、３Ｔａ＋２Ｔｂの期間中のＴａだけ、大当たり乱数カウンタＣ１は「２」の値を保持しており、当該期間中に大当たり乱数カウンタＣ１の値が取得されれば、大当たり当選となる。換言すれば、期間という観点から着目すれば、大当たり当選確率は、Ｔａ／（３Ｔａ＋２Ｔｂ）となっている。
また、第１タイミングにて大当たり乱数カウンタＣ１が「０」となった場合、大当たり乱数カウンタＣ１が「４」となるタイミングは第１タイミングとなる。すると、第２タイミングにて大当たり乱数カウンタＣ１が「０」となり、順次更新が行われる。この場合、大当たり乱数カウンタＣ１が１周するまでに要する期間は、図２３（ｂ）に示すように、２Ｔａ＋３Ｔｂであり、当該期間内に当選値である「２」の値であった期間は、Ｔｂである。よって、この場合の大当たり当選確率は、Ｔｂ／（２Ｔａ＋３Ｔｂ）である。
すなわち、大当たり乱数カウンタＣ１が第１タイミング又は第２タイミングのどちらのタイミングにて「０」からの更新が開始されるかによって、大当たり乱数カウンタＣ１の値が当選値となっている期間が変動するとともに、大当たり乱数カウンタＣ１が１周する期間も変動する。換言すれば、パルス信号群に含まれるパルス信号のうち、大当たり乱数カウンタＣ１の値が初期値となる更新に対応したパルス信号が変動することによって、大当たり乱数カウンタＣ１の値が当選値となっている期間及び大当たり乱数カウンタＣ１が１周する期間が変動する。これにより、大当たり乱数カウンタＣ１が１周する毎に、大当たり乱数カウンタＣ１の値が当選値となっている期間、大当たり乱数カウンタＣ１の値が初期値から当選値になるまでの期間、及び大当たり乱数カウンタＣ１が１周するまでの期間が変動する。よって、大当たり乱数カウンタＣ１の値が当選値となっているタイミングの把握をより困難なものにしている。
例えば大当たり乱数カウンタＣ１が１周するまでの期間が把握された場合、大当たり乱数カウンタＣ１の更新間隔が把握されるおそれがある。かかる状況において、当選値が把握された場合、大当たり乱数カウンタＣ１の値が当選値となるタイミングが特定されるおそれがある。これに対して、本実施形態では、大当たり乱数カウンタＣ１の更新の契機となるハード乱数用クロック信号のトリガ間隔を２種類に設定し、さらに大当たり乱数カウンタＣ１のカウンタ項数が奇数になるように大当たり乱数カウンタＣ１の数値範囲を設定することによって、大当たり乱数カウンタＣ１が「０」となるタイミングが第１タイミングと第２タイミングとで交互に切り替わる。これにより、大当たり乱数カウンタＣ１の値が当選値である期間、及び大当たり乱数カウンタＣ１が１周するのに必要な期間が変動するため、大当たり乱数カウンタＣ１の値が当選値となるタイミングの把握を困難なものにしている。よって、大当たり乱数カウンタＣ１が１周する期間を特定することによって、大当たり乱数カウンタＣ１の値が当選値となるタイミングを把握する不正行為を抑制することができる。
この場合、乱数初期値カウンタを別途設け、大当たり乱数カウンタＣ１の更新とは別に当該カウンタの更新処理を行い、大当たり乱数カウンタＣ１が１周した場合には、その時点における乱数初期値カウンタの値を大当たり乱数カウンタＣ１の初期値として読み込む構成も考えられる。しかしながら、当該構成では、ＲＡＭ３１６のカウンタエリアに乱数初期値カウンタを別途設けるとともに、当該乱数初期値カウンタの更新処理及び大当たり乱数カウンタＣ１の初期値設定処理を行う必要がある。すると、乱数初期値カウンタを設けることによって生じる容量の増加、構成の複雑化、処理負荷の増大が懸念される。
これに対して、本実施形態によれば、ＭＰＵ３１１に対して処理負荷をかけることなく、大当たり乱数カウンタＣ１の値が当選値となるタイミングを変動させることが可能となっている。さらに、大当たり乱数カウンタＣ１の更新は、ＭＰＵ３１１によって実行される各種ソフトウェア処理から独立して実行されることとなるため、プログラムを書き換える等のソフトウェア処理に対する不正行為を抑制することができる。
さらに、実質的な当選確率について検討すると、実質的な当選確率は、第１タイミング及び第２タイミングそれぞれのタイミングから更新が開始された場合の大当たり当選確率の平均となるため、（Ｔｂ／（２Ｔａ＋３Ｔｂ）＋Ｔａ／（３Ｔａ＋２Ｔｂ））／２となる。この場合、Ｔａ＝３Ｔ１、Ｔｂ＝４Ｔ１を代入すると、実質的な当選確率は１９．９３％となり、大当たり乱数カウンタＣ１の値から算出される理論確率２０．００％と略同一になっている。すなわち、大当たり乱数カウンタＣ１が１周する毎に大当たり当選確率は変動するが、全体としての当選確率は理論確率と略同一となっているため、遊技の公平性及び遊技ホールにおける遊技の管理の容易性は担保されている。
詳細には、仮に大当たり乱数カウンタＣ１が取り得る値の範囲が「０〜５」である場合、カウンタ項数が偶数となるため、大当たり乱数カウンタＣ１が「０」となるタイミングは、第１タイミング又は第２タイミングのいずれか一方に固定される。また、仮に第１タイミングで固定された場合における実質的な当選確率はＴａ／（３Ｔａ＋２Ｔｂ）から１７．６５％と算出される。一方、仮に大当たり乱数カウンタＣ１が「０」となるタイミングが常に第２タイミングである場合における実質的な当選確率はＴｂ／（２Ｔａ＋３Ｔｂ）から２２．２２％と算出される。
このように、大当たり乱数カウンタＣ１が「０」となるタイミングが第１タイミング又は第２タイミングのいずれに固定されるかによって、実質的な大当たり当選確率が変動する。このため、遊技の公平性が保てなくなるとともに、遊技ホールにおける遊技の管理が困難になる。
これに対して、大当たり乱数カウンタＣ１の数値範囲が「０〜４」である場合、カウンタ項数が奇数となり、大当たり乱数カウンタＣ１が１周する毎に、大当たり乱数カウンタＣ１が「０」となるタイミングが、第１タイミング又は第２タイミングの間で変動する。これにより、実質的な当選確率は、第１タイミングにおける当選確率と第２タイミングにおける当選確率との平均となるため、上記不都合が回避されている。
なお、ＴａとＴｂとの差が大きくなる程、実質的な当選確率と理論確率との差は大きくなる一方、大当たり乱数カウンタＣ１が１周する毎に生じる変動は大きくなるため、不正行為抑制の観点に着目すれば、ＴａとＴｂとの差を大きくしてもよい。
また、大当たり乱数カウンタＣ１が複数周回することに着目すれば、大当たり乱数カウンタＣ１が当選値となっている期間は、「Ｔａ，Ｔｂ」を単位期間として繰り返されているとともに、大当たり乱数カウンタＣ１が１周するのに要する期間は、「２Ｔａ＋３Ｔｂ，３Ｔａ＋２Ｔｂ」を単位期間として繰り返されているとも言える。
ここで、説明の便宜上、大当たり乱数カウンタＣ１の取り得る数値範囲を「０〜４」に設定するとともに、「２」の値を当選値と仮定したが、これに限られず、上記数値範囲を「０〜６７６」と設定してもよい。この場合、所望の大当たり当選確率となるように当選値を複数設定するとよい。要は、カウンタ項数が奇数となるように大当たり乱数カウンタＣ１の数値範囲を設定するとよい。
また、仮に変調回路３１４から出力されるパルス信号群に含まれるパルス信号が３つである場合には、カウンタ項数が３の倍数とならないように、大当たり乱数カウンタＣ１の数値範囲を設定するとよい。これにより、パルス信号群内において、大当たり乱数カウンタＣ１の値が初期値となる更新に対応したパルス信号が変動することとなる。
つまり、カウンタ項数が変調回路３１４から出力されるパルス信号群に含まれるパルス信号の信号数の倍数とならないように、大当たり乱数カウンタＣ１の数値範囲及び変調回路３１４を構成するとよい。数式を用いて説明すれば、パルス信号群に含まれるパルス信号の信号数を「ｍ」とし、大当たり乱数カウンタＣ１の取り得る範囲を「０〜Ｎ」とすると、Ｎ＋１≠Ｋ×ｍ（Ｋ：自然数）の関係となるように、大当たり乱数カウンタＣ１の数値範囲「０〜Ｎ」及びパルス信号群に含まれるパルス信号の信号数「ｍ」を設定するとよい。
特に、Ｎ＋１＝Ｋ×ｍ±１（Ｋ：自然数）とすると、大当たり乱数カウンタＣ１が１周する毎に、パルス信号群内において、大当たり乱数カウンタＣ１の値が初期値となる更新に対応したパルス信号が１ずれる。すると、パルス信号群に含まれる全てのパルス信号が、大当たり乱数カウンタＣ１の値が初期値となる更新が行われる際の契機となり得る。
この場合、パルス信号群に含まれるパルス信号それぞれに対応した大当たり当選確率を、Ｐ１，Ｐ２，…，Ｐｍとすると、実質的な当選確率は、それらの平均をとって、（Ｐ１＋Ｐ２＋…＋Ｐｍ）／ｍとなる。これにより、大当たり乱数カウンタＣ１が１周する毎に、大当たり乱数カウンタＣ１の値が初期値となるタイミングから当選値となるタイミングまでの期間、大当たり乱数カウンタＣ１の値が当選値なっている期間、大当たり乱数カウンタＣ１が１周するのに要する期間、及び大当たり当選確率が変動する一方、実質的な当選確率は変動しないようになっている。よって、大当たり乱数カウンタＣ１の値が当選値となるタイミングを変動させつつ、遊技の公平性を担保することができる。
次に、大当たり乱数カウンタＣ１の取得について図１８のフローチャートを用いて説明する。
まず、ステップＳ３０４では、大当たり乱数カウンタＣ１の更新を禁止する処理を実行する。具体的には、ＭＰＵ３１１へのハード乱数用クロック信号の入力を遮断する処理を実行する。詳細には、図示は省略するが、ＭＰＵ３１１へのハード乱数用クロック信号の入力を許可又は阻止するスイッチング素子としてＭＯＳＦＥＴが設けられており、当該ＭＯＳＦＥＴは、ＭＰＵ３１１からの信号に応じて、ＭＰＵ３１１へのハード乱数用クロック信号の入力を許可又は阻止するように構成されている。
続くステップＳ３０５では、その時点における大当たり乱数カウンタＣ１の値を取得する処理を実行し、その後ステップＳ３０６にて、更新禁止解除処理を実行する。具体的には、ＭＰＵ３１１へのハード乱数用クロック信号の入力を再開させる。これにより、大当たり乱数カウンタＣ１の更新が再開される。
ここで、大当たり乱数カウンタＣ１の更新とタイマ割込み処理とは、それぞれ独自に並列して行われているため、大当たり乱数カウンタＣ１の取得処理を行っている状況において、大当たり乱数カウンタＣ１の更新が行われる場合がある。この場合、大当たり乱数カウンタＣ１の値の整合性が失われたり、大当たり乱数カウンタＣ１の値の取得に失敗したりする可能性がある。特に、大当たり乱数カウンタＣ１の更新において基準クロック信号として用いられるハード乱数用クロック信号と、タイマ割込み処理を実行するＭＰＵ３１１の動作において基準クロック信号として用いられるシステム用クロック信号とは、互いに同期しないように設定されているため、上記不都合が起こり易い。
これに対して、本実施形態では、大当たり乱数カウンタＣ１の取得処理を行っている間に亘って、ＭＰＵ３１１へのハード乱数用クロック信号の入力が遮断されているため、当該期間中に大当たり乱数カウンタＣ１の更新が行われることがない。これにより、上記不都合を回避することができる。
以上詳述した本実施形態によれば以下の優れた効果を奏する。
システム用クロック信号を出力するシステム用クロック回路３１２とは別に、大当たり乱数カウンタＣ１の更新の契機となるハード乱数用クロック信号を出力するハード乱数用クロック回路３１３を設けた。当該ハード乱数用クロック信号とシステム用クロック信号とは、その周期が互いに異なるように設定した。これにより、仮にシステム用クロック信号の周期が特定された場合であっても、大当たり乱数カウンタＣ１の更新間隔は特定されにくい。よって、大当たり乱数カウンタＣ１の更新タイミングを把握することによって、大当たり乱数カウンタＣ１の値が当選値となるタイミングに不正な信号を出力し、不正に大当たりを発生させる行為を抑制することができる。
また、ハード乱数用クロック信号とシステム用クロック信号とは互いに同期しないように構成されているため、システム用クロック信号の入力に同期して大当たり乱数カウンタＣ１の値が当選値となるタイミングを特定する不正行為を抑制することができる。
交流電圧をパルス信号に変換する信号変換回路４０２を設けた。これにより、商用電源を用いてパルス信号が得られるため、構成の簡素化を図ることができる。
ここで、商用電源からの交流電圧の周波数は知られているため（５０Ｈｚ又は６０Ｈｚ）、当該周波数からパルス信号の周期が特定され、当該周期から大当たり乱数カウンタＣ１の更新タイミングが特定されるおそれがある。
これに対して、本実施形態によれば、交流電圧の周波数を特定周波数に変換する周波数変換回路４０１を設けた。これにより、信号変換回路４０２に入力される交流電圧の周波数が特定されにくいため、大当たり乱数カウンタＣ１の更新間隔の特定が困難になっている。
さらに、ハード乱数用クロック回路３１３から出力されるハード乱数用クロック信号の周期Ｔ１と、大当たり乱数カウンタＣ１の更新の契機となるパルス信号のトリガ間隔（Ｔａ又はＴｂ）とが異なるようにハード乱数用クロック信号を変調する変調回路３１４を設けた。これにより、仮にパルス信号の周期Ｔ１が把握された場合であっても、大当たり乱数カウンタＣ１の更新タイミングが把握されにくい。よって、パルス信号の周期Ｔ１を把握することによって、大当たり乱数カウンタＣ１の更新タイミングを特定しようとする不正行為を抑制することができる。
変調回路３１４は、複数のパルス信号を含むパルス信号群を１周期として出力するものであり、当該パルス信号群に即した大当たり乱数カウンタＣ１の更新が、当該パルス信号群単位で繰り返されている。ここで、カウンタ項数がパルス信号群に含まれるパルス信号の信号数の倍数とならないように、大当たり乱数カウンタＣ１の数値範囲及びパルス信号の信号数を設定した。これにより、大当たり乱数カウンタＣ１が１周する度に、大当たり乱数カウンタＣ１の値が当選値となるタイミングが変動するため、大当たり乱数カウンタＣ１の値が当選値となるタイミングの特定を困難にすることができる。
また、更新間隔を変動させることによって、大当たり乱数カウンタＣ１が１周するのに要する期間が２種類の期間のうちいずれかの期間に順次遷移している一方、これら２種類の期間を含む単位期間が、大当たり乱数カウンタＣ１が２周回毎に繰り返されている。これにより、単位期間（第１タイミングから開始された場合に大当たり乱数カウンタＣ１が１周するのに要する期間と、第２タイミングから開始された場合に大当たり乱数カウンタＣ１が１周するのに要する期間とを合わせた期間）においては、当選確率は一定となっている。よって、実質的な当選確率は変動しないため、遊技の公平性及び遊技ホールの管理の容易性は担保されている。
さらに、大当たり乱数カウンタＣ１が１周する毎に、大当たり乱数カウンタＣ１が当選値となっている期間が２種類の期間（Ｔａ又はＴｂ）のうちいずれかの期間に順次遷移している一方、上記単位期間に占める期間は一定となっている（Ｔａ＋Ｔｂ）。これにより、単位期間を１つの単位として着目すれば、当選確率は一定となっている。よって、実質的な当選確率は変動しないため、遊技の公平性及び遊技ホールの管理の容易性は担保されている。
なお、大当たり乱数カウンタＣ１が複数周回することに着目すれば、大当たり乱数カウンタＣ１が当選値となっている期間及び大当たり乱数カウンタＣ１が１周するのに要する期間は、複数種類の期間を有する単位期間において、当該単位期間内に含まれる複数種類の期間のいずれかに順次遷移していく構成であって、単位期間毎に、当選確率が略一定となるようになっていればよいとも言える。
＜第２の実施形態＞
上記第１の実施形態では、大当たり乱数カウンタＣ１が１周した場合、大当たり乱数カウンタＣ１は予め定められた値（「０」）に戻る構成となっていた。これに対して、本実施形態では、大当たり乱数カウンタＣ１が１周した場合の処理が第１の実施形態とは異なっている。当該相違点について説明する。なお、第１の実施形態と同一の構成については、同一の符号を付すとともに、説明を省略する。
本実施形態では、ＲＡＭ３１６の各種カウンタエリアには乱数初期値カウンタＣＩＮＩが設けられている。乱数初期値カウンタＣＩＮＩは、大当たり乱数カウンタＣ１に対応させて、その取り得る数値範囲が決定されており、例えば大当たり乱数カウンタＣ１の取り得る数値範囲が「０〜４」である場合には、乱数初期値カウンタＣＩＮＩも「０〜４」となるように設定されている。
次に、本実施形態におけるタイマ割込み処理を図２４のフローチャートを用いて説明する。
先ず、ステップＳ６０１にて、信号読み込み処理を実行する。信号読み込み処理では、一般入賞口８２、可変入賞装置８３、作動口８４及びスルーゲート８５に対して個別に設けられた球検知センサから入力ポート３１１ａに入力されている情報を確認し、その確認結果から各入球部への入球の有無を特定する。具体的には、任意の１回の処理にて遊技球を検知していないことに対応した信号（例えば、ＬＯＷレベル信号）の入力を確認し、その後の２回の処理にて遊技球を検知していることに対応した信号（例えば、ＨＩレベル信号）の入力を連続して確認した場合に、その検知センサに対応した入球部において遊技球の入球が発生したと特定する。
信号読み込み処理を実行した後は、ステップＳ６０２にて乱数初期値カウンタＣＩＮＩの更新を実行する。具体的には、乱数初期値カウンタＣＩＮＩを１加算すると共に、その値が最大値に達した際０にクリアする（初期化する）。
その後、ステップＳ６０３にて更新禁止処理を実行する。当該処理では、大当たり乱数カウンタＣ１の更新を禁止する処理を実行する。詳細には、ＭＰＵ３１１へのハード乱数用クロック信号の入力を遮断する。
続くステップＳ６０４では、大当たり乱数カウンタＣ１の値を取得する処理を実行し、ステップＳ６０５に進む。
ステップＳ６０５では、ステップＳ６０４にて取得された大当たり乱数カウンタＣ１の値に基づいて、大当たり乱数カウンタＣ１が１周したか否かを判定する処理を実行する。具体的には、取得された大当たり乱数カウンタＣ１の値が、前回の大当たり乱数カウンタＣ１が１周した場合に設定された初期値と一致しているか否かを判定する。大当たり乱数カウンタＣ１が１周していないと判定された場合には、ステップＳ６０７に進む一方、大当たり乱数カウンタＣ１が１周したと判定された場合には、ステップＳ６０６に進み、初期値設定処理を実行する。具体的には、その時点における乱数初期値カウンタＣＩＮＩの値を読み出し、当該値を大当たり乱数カウンタＣ１の初期値として書き込む処理を実行する。
乱数初期値カウンタＣＩＮＩはタイマ割込み処理にて更新されるカウンタであり、読み出しタイミングに応じて変動している。これにより、大当たり乱数カウンタＣ１の初期値が変動することとなる。よって、仮にカウンタ項数がクロック信号群に含まれるクロック信号の信号数の倍数である場合であっても、大当たり乱数カウンタＣ１が１周する毎に、大当たり乱数カウンタＣ１の値が初期値となったタイミングから当選値となるタイミングまでの期間、大当たり乱数カウンタＣ１の値が当選値なっている期間、及び大当たり当選確率が変動する一方、実質的な当選確率は変動しないようになっている。
ここで、大当たり乱数カウンタＣ１の更新間隔は、タイマ割込み処理の１処理回に要する期間である２ｍｓｅｃよりも長く設定されている。詳細には、周波数変換回路４０１から出力される交流電圧の周波数は３００Ｈｚであるため、信号変換回路４０２から出力されるパルス信号の周期は、１／３００ｓｅｃである。そして、変調回路３１４によって、トリガ間隔がＴａ＝３Ｔ１又はＴｂ＝４Ｔ１となるように変調されているため、大当たり乱数カウンタＣ１の更新間隔は１０ｍｓｅｃ又は約１３ｍｓｅｃとなる。これにより、大当たり乱数カウンタＣ１の更新が実行されてから、次の大当たり乱数カウンタＣ１の更新が実行されるまでに、少なくとも１回はタイマ割込み処理が実行される。よって、タイマ割込み処理にて、大当たり乱数カウンタＣ１が１周していることを確実に特定することができる。
ステップＳ６０６の処理の終了後は、ステップＳ６０７に進み、更新禁止解除処理を実行する。当該更新禁止解除処理では、ＭＰＵ３１１へのハード乱数用クロック信号の入力を再開させる。これにより、大当たり乱数カウンタＣ１の更新が再開される。
すなわち、大当たり乱数カウンタＣ１の取得処理から初期値設定処理までの期間に亘って大当たり乱数カウンタＣ１の更新が禁止されている。これにより、タイマ割込み処理においてＭＰＵ３１１が大当たり乱数カウンタＣ１に対してアクセスしている期間中に、大当たり乱数カウンタＣ１の更新が実行されることが禁止されている。よって、大当たり乱数カウンタＣ１に対して同時に異なる処理が行われることによって生じ得るエラーが回避されている。
その後、ステップＳ６０９では、始動入賞処理を実行する。当該処理は、図１８に示した処理と同一であるため、説明を省略する。
以上詳述した本実施形態によれば、乱数初期値カウンタＣＩＮＩを設け、大当たり乱数カウンタＣ１が１周した場合には、その時点における乱数初期値カウンタＣＩＮＩの値を大当たり乱数カウンタＣ１の初期値として設定する処理を実行する。これにより、仮にカウンタ項数がパルス信号群に含まれるパルス信号の信号数の倍数である場合であっても、大当たり乱数カウンタＣ１が１周する毎に、大当たり乱数カウンタＣ１の値が初期値となったタイミングから当選値となるタイミングまでの期間、大当たり乱数カウンタＣ１の値が当選値なっている期間、及び大当たり当選確率が変動する一方、実質的な当選確率は変動しないようになっている。したがって、大当たり乱数カウンタＣ１の値が当選値となるタイミングの特定が困難になっている。よって、大当たり乱数カウンタＣ１の値が当選値となるタイミングの特定し、当該タイミングに不正な信号を出力することで、故意に大当たりを発生させる不正行為を抑制しつつ、大当たり乱数カウンタＣ１の数値範囲及びパルス信号群の信号数の自由度を高めることができる。
また、かかる構成の場合、大当たり乱数カウンタＣ１の値を把握するためには、大当たり乱数カウンタＣ１の更新タイミングと、乱数初期値カウンタＣＩＮＩの更新タイミングとを把握する必要がある。ここで、乱数初期値カウンタＣＩＮＩの更新はＭＰＵ３１１によるソフトウェア処理にて行われる一方、大当たり乱数カウンタＣ１の更新はハード乱数用クロック信号に基づいて独自に行われる。これにより、乱数初期値カウンタＣＩＮＩの更新タイミングと大当たり乱数カウンタＣ１の更新タイミングは互いに異なっている。よって、両者のタイミングそれぞれを把握する必要があるため、大当たり乱数カウンタＣ１の値が特定されにくい。したがって、大当たり乱数カウンタＣ１の値が当選値となるタイミングの特定しにくくすることができる。
さらに、初期値を設定する処理の実行中に大当たり乱数カウンタＣ１の更新が行われないように、その処理の前後で大当たり乱数カウンタＣ１の更新処理を禁止した。これにより、ＭＰＵ３１１が大当たり乱数カウンタＣ１に対してアクセスしている状況において、大当たり乱数カウンタＣ１の更新が行われることによって生じ得るエラーの発生を防止することができる。
＜第３の実施形態＞
第１の実施形態では、ハード乱数用クロック回路３１３から出力されるハード乱数用クロック信号の入力に基づいて、大当たり乱数カウンタＣ１が更新される構成となっており、当該ハード乱数用クロック信号は、Ｔａ及びＴｂの２種類の出力間隔で交互に出力されるように変調されていた。そして、実質的な確率が理論確率に近づくように、Ｔａ及びＴｂの差を小さく設定した。これに対して、本実施形態では、ＴａとＴｂとの差が大きいハード乱数用クロック信号を用いて大当たり乱数カウンタＣ１の更新が行われる。以下、当該相違点について説明する。なお、説明の便宜上、大当たり乱数カウンタＣ１が取り得る数値範囲は「０〜１」に設定されており、当選値は「０」に設定されているとする。
図２５のタイミングチャートに示すように、変調回路３１４から出力されるハード乱数用クロック信号の出力間隔は、Ｔａに対してＴｂが５倍になるように設定されている。そして、先のパルス信号（パルス幅が小さい方のパルス信号）の立ち上がりタイミングを第１タイミング、後のパルス信号（パルス幅が大きい方のパルス信号）の立ち上がりタイミングを第２タイミングとすると、第１タイミングにて、大当たり乱数カウンタＣ１が「０」となるように設定されており、第２タイミングにて、大当たり乱数カウンタＣ１が「１」となるように設定されている。
かかる構成において、大当たり乱数カウンタＣ１が１周するまでの期間は６Ｔａであり、当該期間内において当選値である「０」となっている期間はＴａであるため、実質的な当選確率は、１／６となっている。当該確率は、大当たり乱数カウンタＣ１が取り得る数値範囲から算出される理論確率１／２よりも小さくなっている。つまり、ＴａとＴｂとの差を調整することによって、実質的な当選確率が調整されている。
以上詳述した本実施形態によれば、ハード乱数用クロック信号が２種類の間隔で出力されるように、パルス信号を変調する変調回路３１４を設けた。これにより、両者の間隔の差を調整することによって、実質的な当選確率を調整することができる。よって、大当たり当選確率を所定の確率に設定しつつ、大当たり乱数カウンタＣ１の更新頻度を低下させることができる。よって、処理負荷の軽減を図ることができる。
特に、ハード乱数用クロック信号の出力間隔が２種類の場合、両者の差を大きくすることによって、実質的な当選確率を、大当たり乱数カウンタＣ１が取り得る数値範囲から算出される理論確率よりも低くすることができる。これにより、所定の当選確率に設定する場合に必要なカウンタの値が少なくてすむため、大当たり乱数カウンタＣ１に要する容量の削減を図ることができる。
また、この場合、大当たり乱数カウンタＣ１の値が当選値となっている期間が、他の数値となっている期間よりも短くなっているため、大当たり乱数カウンタＣ１の値が当選値となっている期間に合わせることが困難になっている。これにより、大当たり乱数カウンタＣ１の値が当選値となっているタイミングに合わせて不正信号を出力し、故意に大当たりを発生させる不正行為を抑制することができる。
なお、本実施形態では、ハード乱数用クロック信号の出力間隔は２種類に設定されていたが、これに限られず、例えば３種類、４種類としてもよい。
＜第４の実施形態＞
上記各実施形態では、ハード乱数用クロック回路３１３は、交流電源部３２１ｄから供給される交流電圧を変換することで、ハード乱数用クロック信号を生成する構成とした。これに対して、本実施形態では、ハード乱数用クロック回路３１３に関する構成が上記各実施形態と異なっており、当該相違点について図２６を用いて説明する。図２６は、本実施形態におけるパチンコ機１０の電気的構成の一部を示すブロック図である。なお、第１の実施形態と同一の構成については、同一の符号を付すとともに、説明を省略する。
本実施形態では、図２６に示すように、システム用クロック回路３１２とＭＰＵ３１１とを接続する信号経路として、信号線ＬＮ１及び信号線ＬＮ２が設けられている。システム用クロック回路３１２は、信号線ＬＮ１及び信号線ＬＮ２双方を介してシステム用クロック信号をＭＰＵ３１１へ向けて出力している。
ここで、信号線ＬＮ２上には、クロック変換回路５０１が設けられている。クロック変換回路５０１は、システム用クロック回路３１２から入力されるシステム用クロック信号を、ハード乱数用クロック信号に変換するとともに、当該ハード乱数用クロック信号をＭＰＵ３１１へ向けて出力するものである。
具体的には、クロック変換回路５０１は、入力されるクロック信号の周波数を分周する分周回路５０２と、クロック信号の位相を所定量だけずらす位相シフト回路５０３と、を備えている。
分周回路５０２は、信号線ＬＮ２を介してシステム用クロック回路３１２と接続されており、システム用クロック回路３１２から出力されるシステム用クロック信号の周波数を、１／Ｎ（Ｎ：自然数）に分周するとともに、当該分周されたクロック信号を位相シフト回路５０３に向けて出力する。当該分周されたクロック信号の周期は、システム用クロック信号の周期と異なっている。なお、分周されたクロック信号の周波数が第１の実施形態での特定周波数に対応する。
位相シフト回路５０３は、分周回路５０２から出力される分周されたクロック信号の位相を、所定量だけずらすとともに、当該ずらしたクロック信号を、ハード乱数用クロック信号としてＭＰＵ３１１に向けて出力する。これにより、ハード乱数用クロック信号とシステム用クロック信号とを比較すると、周期が互いに異なっているとともに、位相が互いに異なっている。よって、ハード乱数用クロック信号とシステム用クロック信号とが同期しないようになっている。
また、クロック変換回路５０１とＭＰＵ３１１とを接続する信号線ＬＮ２上に、変調回路３１４が設けられている。変調回路３１４は、クロック変換回路５０１から出力されるハード乱数用クロック信号を変調し、複数のパルス信号を含むパルス信号群を１周期として出力することで、大当たり乱数カウンタＣ１の更新の契機となるトリガが２種類の間隔となるようにするものである。これにより、大当たり乱数カウンタＣ１の更新間隔が変動することとなる。
以上詳述した本実施形態によれば、システム用クロック信号を変更することによって、当該システム用クロック信号とは周期及び位相が異なるハード乱数用クロック信号を生成するクロック変換回路５０１を設けた。これにより、独自にハード乱数用クロック信号を出力する回路（第１の実施形態におけるハード乱数用クロック回路３１３及び交流電源部３２１ｄ）を設ける必要がないため、構成の簡素化を図ることができる。
また、この場合であっても、クロック変換回路５０１とＭＰＵ３１１とを接続する信号線ＬＮ２上に変調回路３１４を設けることによって、大当たり乱数カウンタＣ１の更新間隔を変動させることができる。
なお、分周回路５０２の分周比を調整することによって、トリガ間隔がタイマ割込み処理の周期よりも長くなるように、ハード乱数用クロック信号の周波数を設定することができる。これにより、第２の実施形態の構成、具体的には大当たり乱数カウンタＣ１が１周しているか否かを判定し、大当たり乱数カウンタＣ１が１周していると判定された場合には、大当たり乱数カウンタＣ１の初期値設定処理を実行する構成を適用することができる。
＜第５の実施形態＞
本実施形態では、大当たり乱数カウンタＣ１の更新に関する構成が上記各実施形態と異なっている。当該相違点について説明する。なお、上記各実施形態と同一の構成については同一の符号を付すとともに、説明を省略する。
本実施形態では、図２７及び図２８に示すように、ハード乱数用クロック回路３１３が設けられておらず、さらにカウンタ回路３１７に代えてＲＡＭ３１６のカウンタ用エリアに大当たり乱数カウンタＣ１が設けられている点が上記各実施形態と異なっている。大当たり乱数カウンタＣ１は、他のカウンタ（大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３）と同様に、ＭＰＵ３１１によって更新される構成となっている。
また、カウンタ用エリアには、乱数初期値カウンタＣＩＮＩが設けられており、当該乱数初期値カウンタＣＩＮＩもＭＰＵ３１１における遊技の進行に関する制御において更新される構成となっている。
主制御基板３０１には、リセット回路６０１と不規則遅延回路６０２とが設けられている。リセット回路６０１は、不規則遅延回路６０２を介してＭＰＵ３１１と電気的に接続されている。リセット回路６０１は、電断監視基板３０２から供給されている電圧に応じて、ＭＰＵ３１１に向けた信号の出力状態をＨＩレベル又はＬＯＷレベルに切り替わるものである。詳細には、電源及び発射制御基板３２１に外部電源が供給されている状況において電源及び発射制御基板３２１から供給されている電源の電圧が基準電圧以上である場合にＭＰＵ３１１を動作させるためにＨＩレベル信号を出力し、基準電圧未満である状況（すなわちパチンコ機１０が電断状態になる状況）にＭＰＵ３１１の動作を停止させるためにＬＯＷレベルを出力する。なお、ＨＩレベル信号が動作用信号としてのリセット信号に該当する。ＭＰＵ３１１は、上記リセット信号が入力されることに基づいて、大当たり乱数カウンタＣ１の更新処理等を行う。ここで、電源及び発射制御基板３２１に外部電源が供給されている状況をパチンコ機１０の電入状態といい、供給されていない状況をパチンコ機１０の電断状態という。すなわち、電入状態とは、パチンコ機１０に動作電力が供給されている状態をいい、電断状態とは、パチンコ機１０に動作電力が供給されていない状態をいう。
不規則遅延回路６０２は、リセット回路６０１から出力されるリセット信号の出力タイミングに対してＭＰＵ３１１へのリセット信号の入力タイミングを変動させる。これについては後述する。
＜タイマ割込み処理＞
図２９は、本実施形態におけるタイマ割込み処理を示すフローチャートである。
タイマ割込み処理では、先ずステップＳ７０１にて、信号読み込み処理を実行する。信号読み込み処理では、一般入賞口８２、可変入賞装置８３、作動口８４及びスルーゲート８５に対して個別に設けられた球検知センサから入力ポート３１１ａに入力されている情報を確認し、その確認結果から各入球部への入球の有無を特定する。
信号読み込み処理を実行した後は、ステップＳ７０２にて、乱数初期値カウンタＣＩＮＩの更新を実行する。続くステップＳ７０３では、大当たり乱数カウンタＣ１、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の更新を実行する。かかる更新が数値情報更新手段による更新に該当する。具体的には、それぞれの乱数カウンタの値を１ずつ加算するとともに、当該加算した値が上限値になっているか否かを判定する。そして、当該加算した値が上限値を超えている場合には、カウンタの値を初期値に設定する。ここで、大当たり乱数カウンタＣ１に関しては、その時点の乱数初期値カウンタＣＩＮＩの値が当該大当たり乱数カウンタＣ１の初期値として読み込まれる。乱数初期値カウンタＣＩＮＩは乱数値であるため、大当たり乱数カウンタＣ１の初期値は変動している。よって、大当たり乱数カウンタＣ１の値が当選値と一致するタイミングは、大当たり乱数カウンタＣ１が１周する毎に異なっているため、大当たり乱数カウンタＣ１の値が当選値となるタイミングを把握することは困難になっている。
その後、ステップＳ７０４にて始動入賞処理を実行する。具体的には、図３０のフローチャートに示すように、Ｓ８０１にて作動口８４の入賞の有無を確認し、ステップＳ８０２にて作動保留球数Ｎが４より小さいか否かを判定し、肯定判定である場合には、ステップＳ８０３にてＮを１加算する。そして、ステップＳ８０４にて、各種カウンタＣ１，Ｃ２，Ｃ３を作動保留球数Ｎに対応する保留球格納エリアに格納する。
ここで、本実施形態では、大当たり乱数カウンタＣ１はＭＰＵ３１１によって更新される構成であるため、当該始動入賞処理では、大当たり乱数カウンタＣ１を取得する際に大当たり乱数カウンタＣ１の更新を禁止する処理（図１８におけるステップＳ３０４〜ステップＳ３０６の処理）は省略されている。
＜不規則遅延回路６０２について＞
上述した通り、本パチンコ機１０においては、作動口８４に遊技球が入球することによって、大当たり抽選が行われる。具体的には、作動口８４に遊技球が入球した場合、それが作動口スイッチ１５４によって検知されて、作動口スイッチ１５４から入球検知信号が出力される。当該入球検知信号がＭＰＵ３１１に入力された場合、その時点における大当たり乱数カウンタＣ１の値を取得する。そして、当該大当たり乱数カウンタＣ１の値に基づいて大当たりか否かを判定する。
ここで、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が行われることがある。当該不正行為は、正規の制御基板に対し不正な基板をぶら下げて、不正に大当たり状態を発生させるというものである。具体的には、大当たり乱数カウンタＣ１と同期するカウンタを「ぶら下げ基板」に設け、当該カウンタの値をパチンコ機１０の電源投入等に合わせて「０」にリセットすることにより、「ぶら下げ基板」内で大当たり状態の発生タイミング、すなわち大当たり乱数カウンタＣ１の値が、大当たり当選として予め定めた当選値と一致するタイミングを把握する。そして、この大当たり状態の発生タイミングに合わせて、「ぶら下げ基板」から不正な入球検知信号を出力して、不正に大当たり状態を発生させるというものである。
これに対して、本実施形態では、リセット回路６０１からＭＰＵ３１１への信号経路の途中位置に不規則遅延回路６０２が設けられており、当該不規則遅延回路６０２により大当たり当選となるタイミングを把握しづらくしている。
不規則遅延回路６０２について図３１のブロック回路図に基づいて詳細に説明する。
不規則遅延回路６０２は、積分回路６１１と、ＮＡＮＤ回路６１２とを有するハードウェアである。ＮＡＮＤ回路６１２は、２つの入力端子と、当該２つの入力端子の入力信号に応じた信号を出力する出力端子を有している。ＮＡＮＤ回路６１２の２つの入力端子と、リセット回路６０１とは、信号線ＬＮ３及び信号線ＬＮ４を介して電気的に接続されている。信号線ＬＮ４の途中位置に、積分回路６１１が設けられている。つまり、リセット回路６０１からＮＡＮＤ回路６１２への供給経路として積分回路６１１を通過しない信号線ＬＮ３と、積分回路６１１を通過する信号線ＬＮ４とが設けられている。
積分回路６１１は、電荷の蓄電及び放電を行う充放電手段としてのコンデンサ６１３と、抵抗６１４と、を備えている。コンデンサ６１３は抵抗６１４に対して並列に接続されている。より詳細には、抵抗６１４の一端がリセット回路６０１に接続されており、他端がＮＡＮＤ回路６１２の入力端子に接続されているとともに、コンデンサ６１３の一端に接続されている。そして、コンデンサ６１３の他端は接地されている。リセット回路６０１からリセット信号が出力されている状態、すなわちパチンコ機１０の電入状態においては、コンデンサ６１３に対して電圧が印加され、充電状態となる。一方、リセット信号が出力されない状態、すなわちパチンコ機１０が電断状態においては、コンデンサ６１３は放電状態となり、コンデンサ６１３に蓄積されていた電荷は徐々に放出される。
信号線ＬＮ４におけるコンデンサ６１３とリセット回路６０１とを接続する経路上には、抵抗６１４が接続されている。抵抗６１４は電気抵抗を有しており、抵抗６１４の抵抗値及びコンデンサ６１３の電気容量によって、コンデンサ６１３における電荷の蓄積が開始されてから所定量まで電荷が蓄積される充電期間と、蓄積された電荷の放出が開始されてから蓄積された電荷が失われるまでの放電期間と、が決まる。具体的には、コンデンサ６１３の電気容量に抵抗６１４の抵抗値を乗算した数値である時定数が大きければ、充電期間及び放電期間は長期間となる。一方、時定数が小さければ、充放電にかかる期間は短期間になる。なお、抵抗６１４は必須ではなく、電気抵抗を有するものであれば任意である。
ＮＡＮＤ回路６１２は、積分回路６１１を通過する信号線ＬＮ４と、積分回路６１１を通過しない信号線ＬＮ３とによって、リセット回路６０１と電気的に接続されており、当該リセット回路６０１からリセット信号が出力される。また、ＮＡＮＤ回路６１２の出力端子とＭＰＵ３１１とは電気的に接続されている。ＮＡＮＤ回路６１２は、図示しない電気経路を介して電断監視基板３０２に接続されており、動作電力が供給されている。
ＮＡＮＤ回路６１２は、信号線ＬＮ３及び信号線ＬＮ４双方からのＨＩレベル信号であるリセット信号が入力された場合に、ＬＯＷレベル信号をＭＰＵ３１１に対して出力する。当該信号が入力された場合に、ＭＰＵ３１１は動作する（動作状態となる）。これにより、大当たり乱数カウンタＣ１の更新が開始される。つまり、ＮＡＮＤ回路６１２から出力されるＬＯＷレベル信号が更新開始信号に該当する。一方、信号線ＬＮ３又は信号線ＬＮ４の少なくとも一方からＨＩレベル信号であるリセット信号が入力されていない場合には、ＮＡＮＤ回路６１２は、ＨＩレベル信号を出力する。この状況では、ＭＰＵ３１１は非動作状態となり、大当たり乱数カウンタＣ１の更新は停止される。つまり、ＮＡＮＤ回路６１２から出力されるＨＩレベル信号が停止信号に該当する。以上のことから、ＮＡＮＤ回路６１２からＬＯＷレベル信号が入力されていない場合には、ＭＰＵ３１１は動作しないため、ノイズ等によりＭＰＵ３１１に対して電圧が印加された場合であってもＭＰＵ３１１は動作しない。よって、ノイズによるＭＰＵ３１１の誤動作を防止することができる。
次に、パチンコ機１０の電源投入における積分回路６１１の動作を図３２のタイミングチャートに基づき説明する。
ｔ１０のタイミングで、パチンコ機１０が電入状態となることで、電入時用電源部３２１ａにて＋５Ｖ電圧の生成が開始されることでリセット回路６０１からＨＩレベルであるリセット信号が出力される。リセット信号は、信号線ＬＮ３及び信号線ＬＮ４を介してＮＡＮＤ回路６１２に対して入力される。ここで、信号線ＬＮ３を介してＮＡＮＤ回路６１２に入力されるリセット信号は、リセット回路６０１から出力される波形と同一になる一方、信号線ＬＮ４を介してＮＡＮＤ回路６１２に入力されるリセット信号の入力タイミングは、積分回路６１１の過渡現象によって遅延される。
具体的には、リセット回路６０１からＨＩレベルあるリセット信号が出力された場合、積分回路６１１にはＨＩレベル信号に対応する電圧が印加される。すると、積分回路６１１のコンデンサ６１３は充電状態となり、コンデンサ６１３に電荷が蓄積される。かかる状態においては、ＨＩレベル信号に対応する電圧はコンデンサ６１３に対して印加されており、ＮＡＮＤ回路６１２にかかる電圧はＬＯＷレベルになっている。そして、時間経過とともにコンデンサ６１３に蓄積される電荷量が増加するとともに、ＮＡＮＤ回路６１２にかかる入力電圧が上昇していく。
その後、ｔ１１のタイミングで、ＮＡＮＤ回路６１２の信号線ＬＮ４からの入力電圧が、ＮＡＮＤ回路６１２がＨＩレベル信号であると認識する電圧である基準電圧Ｖａ以上になる。これにより、ＮＡＮＤ回路６１２は、信号線ＬＮ４からＨＩレベル信号が入力されたと認識する。すると、ＮＡＮＤ回路６１２によって更新開始信号であるＬＯＷレベル信号がＭＰＵ３１１に対して出力され、それに伴いＭＰＵ３１１が動作を開始する。換言すれば、所定量の電荷が蓄積された場合に、ＮＡＮＤ回路６１２の出力状態が切り替わっている。更に換言すれば、所定量の電荷が蓄積された場合に、ＮＡＮＤ回路６１２に供給されている信号の状態が動作可能状態に移行している。そして、大当たり乱数カウンタＣ１等の乱数カウンタ更新処理が実行される。すなわち、リセット回路６０１からのＨＩレベル信号の出力タイミングに対するＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングが、ｔ１０のタイミングからｔ１１のタイミングまでの遅延期間ＤＴ１だけ、積分回路６１１によって遅延されている。
その後、ｔ１２のタイミングでパチンコ機１０における外部電源からの電力供給がＯＦＦの状態、すなわちパチンコ機１０が電断状態になると、リセット回路６０１からのリセット信号の出力がされなくなる。つまり、リセット回路６０１から出力されるリセット信号はＨＩレベルからＬＯＷレベルに切り替わる。当該切り替えに対応して、ＮＡＮＤ回路６１２の信号線ＬＮ３からの入力信号は、直ちにＨＩレベルからＬＯＷレベルに切り替わる。これにより、ＮＡＮＤ回路６１２が停止信号であるＨＩレベルを出力し、入力される信号がＨＩレベルに切り替わったことがＭＰＵ３１１にて特定されることで、ＭＰＵ３１１は非動作状態となる。これにより、積分回路６１１にかかわらず直ちにＭＰＵ３１１の動作を停止させることができる。
一方、ＨＩレベルであるリセット信号の出力が停止すると、積分回路６１１におけるコンデンサ６１３は放電状態となり、コンデンサ６１３に蓄積されている電荷は時間経過とともに徐々に放出される。これにより、ＮＡＮＤ回路６１２には、信号線ＬＮ４から、コンデンサ６１３に蓄積されていた残留電荷による電圧が印加されている。かかる電圧は、コンデンサ６１３に蓄積された電荷が放出されるに伴い、徐々に低下していく。よって、信号線ＬＮ４を介してリセット回路６０１から出力されたＬＯＷレベル信号がＮＡＮＤ回路６１２に入力されるタイミングは、リセット信号の場合と同様に遅延される。
つまり、ＮＡＮＤ回路６１２は、積分回路６１１によって遅延されたＨＩレベルであるリセット信号が入力されるまでＭＰＵ３１１を動作させるＬＯＷレベル信号を出力しない一方、リセット回路６０１からリセット信号が出力されなくなった場合、すなわちリセット回路６０１からの出力がＨＩレベルからＬＯＷレベルに切り替わった場合には、積分回路６１１にかかわらず当該ＬＯＷレベル信号に基づいて直ちに停止信号としてのＨＩレベル信号をＭＰＵ３１１に対して出力する構成になっている。これにより、リセット信号が出力された場合には積分回路６１１によって、ＭＰＵ３１１の動作の開始タイミングが遅延されている一方、リセット信号が出力されなくなった場合には迅速にＭＰＵ３１１の動作を停止させることができる。
その後、ｔ１３のタイミングで再びパチンコ機１０が電入状態となると、コンデンサ６１３は再び充電状態となり、電荷を蓄積する。そして、ｔ１４のタイミングでＮＡＮＤ回路６１２の信号線ＬＮ４からの入力電圧が基準電圧Ｖａ以上になることで、信号線ＬＮ４からＮＡＮＤ回路６１２に対してＨＩレベル信号が入力され、それに伴いＮＡＮＤ回路６１２からＭＰＵ３１１に対してＬＯＷレベル信号が出力される。
ここで、ＨＩレベルであるリセット信号がリセット回路６０１から出力され、ＮＡＮＤ回路６１２に対する入力電圧が基準電圧Ｖａ以上、すなわちＮＡＮＤ回路６１２に対してＨＩレベル信号が入力される遅延期間は、ＨＩレベルであるリセット信号が出力された時点におけるコンデンサ６１３の残留電荷量によって変動する。具体的には、ＨＩレベルであるリセット信号が出力された時点での残留電荷量分だけ、コンデンサ６１３の充電が完了する期間が短くなり、ＭＰＵ３１１が動作を開始するタイミングが早くなる。ここで、リセット信号が出力されたタイミングであるｔ１０及びｔ１３のタイミングにおいて、ｔ１０のタイミングでは、ＮＡＮＤ回路６１２に対して信号線ＬＮ４からの電圧は印加されていないため、コンデンサ６１３に電荷は残留していないと言える。一方、ｔ１３のタイミングでは、ＮＡＮＤ回路６１２に対して信号線ＬＮ４から電圧が印加されているため、コンデンサ６１３には電荷が残留していると言える。よって、ｔ１０のタイミングからＮＡＮＤ回路６１２に対して入力される信号がＬＯＷレベル信号からＨＩレベル信号に切り替わるタイミングであるｔ１１のタイミングまでの遅延期間ＤＴ１は、ｔ１３のタイミングからＮＡＮＤ回路６１２に対して入力される信号がＬＯＷレベル信号からＨＩレベル信号に切り替わるタイミングであるｔ１４のタイミングまでの遅延期間ＤＴ２よりも長期間になる。
ｔ１５のタイミングからｔ１７のタイミングまでの一連の動作自体は、ｔ１２のタイミングからｔ１４のタイミングまでの動作と同様である。但し、パチンコ機１０が電断状態となったｔ１５のタイミングから電入状態へ切り替わるｔ１６のタイミングまでの期間が、ｔ１５のタイミングからｔ１６のタイミングまでの期間に比べて短くなっている分だけ残留電荷量が多くなっている。よって、パチンコ機１０が電入状態となったｔ１６のタイミングから、ＮＡＮＤ回路６１２に対して信号線ＬＮ４からの入力電圧が基準電圧Ｖａとなるタイミングまでの遅延期間ＤＴ３は他の遅延期間ＤＴ１及びＤＴ２よりも短くなっている。
以上のことから、リセット回路６０１からのリセット信号の出力タイミングからＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングまでの遅延期間は、パチンコ機１０が電入状態となった時点における残留電荷量によって変動している。具体的には、残留電荷量が多いほど、遅延期間は短くなっている。また、残留電荷量はパチンコ機１０が電断状態になってから電入状態となるまでの期間に依存している。具体的には、電断状態になってから徐々に残留電荷量は減少している。つまり、ＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングは、パチンコ機１０が電断状態になってから電入状態となるまでの期間によって変動している。
以上詳述した第５の実施形態によれば以下の優れた効果を奏する。
リセット回路６０１からＮＡＮＤ回路６１２への供給経路の途中に不規則遅延回路６０２を設けた。不規則遅延回路６０２は、リセット回路６０１からのリセット信号の出力タイミングに対して、ＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングを遅延させている。当該遅延期間は、リセット回路６０１の出力タイミングによって変動している。これにより、当該遅延期間にばらつきが生じるため、パチンコ機１０に対する電力供給の開始タイミングから大当たり乱数カウンタＣ１の更新の開始タイミングまでの期間が不規則になっている。よって、仮にパチンコ機１０に対する電力供給の開始の際に、大当たり乱数カウンタＣ１の更新処理が所定の初期値から開始される場合であっても、大当たり当選となるタイミングが把握されにくい。したがって、「ぶら下げ基板」等を用いた不正行為を防止することができる。なお、リセット信号の出力タイミングからＭＰＵ３１１の動作開始タイミングまでの期間を、リセット信号の出力タイミングに応じて変動させる機能に着目すれば、不規則遅延回路６０２を「非定期化用回路」又は「不定期遅延回路」と称することも可能である。
具体的には、不規則遅延回路６０２として積分回路６１１を設け、積分回路６１１のコンデンサ６１３はリセット信号により充電される構成とした。そして、コンデンサ６１３に蓄積された電荷量が所定量以上になった場合に、リセット信号がＮＡＮＤ回路６１２に入力される構成とした。これにより、リセット回路６０１からのリセット信号の出力タイミングから、所定量以上の電荷がコンデンサ６１３に蓄積されるまで、ＮＡＮＤ回路６１２へのリセット信号の入力が遅延されるため、ＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングが遅延される。当該遅延期間は、リセット信号が出力された時点における残留電荷量によって変動する。また、残留電荷量はパチンコ機１０が電断状態となってから電入状態となるまでの期間によって変動している。つまり、遅延期間はリセット信号の出力タイミングに応じて変動している。よって、リセット回路６０１からのリセット信号の出力タイミングからＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングまでの期間が不規則になっている。これにより、大当たり当選となるタイミングが把握されにくい。したがって、積分回路６１１によって「ぶら下げ基板」等を用いた不正行為を防止することができる。
特に、本実施形態における積分回路６１１は、１つのコンデンサ６１３と１つの抵抗６１４とからなる簡素な回路である。当該簡素な構成であっても、リセット回路６０１からのリセット信号の出力タイミングからＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングまでの期間を不規則にすることができる。これにより、簡素な構成で、好適に「ぶら下げ基板」等を用いた不正行為を防止することができる。
また、「ぶら下げ基板」等を用いた不正行為を連続して行う場合、パチンコ機１０において電入状態と電断状態とが比較的短期間に切り替わることが想定される。これに対して、積分回路６１１におけるコンデンサ６１３の残留電荷量は、パチンコ機１０が電断状態となってから電入状態となるまでの期間が短期間であるほど大きく変化するため、「ぶら下げ基板」等を用いた不正行為を連続して行う場合に特に有効である。
また、コンデンサ６１３の充電期間及び放電期間は抵抗６１４の電気抵抗及びコンデンサ６１３の静電容量によって決まる。これにより、充電期間及び放電期間を長くすることによって、遅延期間のばらつきの範囲を大きくすることができる。よって、遅延期間のばらつきを大きくさせることができるため、遅延期間をより不規則にすることができる。したがって、大当たり当選となるタイミングを把握しづらくさせることができる。
さらに、コンデンサ６１３に蓄積される電荷量は、コンデンサ６１３に電荷が充電される回数及びコンデンサ６１３に蓄積された電荷が放電する回数によって変化する。具体的には、コンデンサ６１３の絶縁膜に印加される電界によって絶縁膜が劣化していくことが考えられる。すると、コンデンサ６１３に蓄積される最大電荷量及び静電容量が変化するため、残留電荷量が変動することとなる。これにより、遅延期間がより不規則になるため、より大当たり当選となるタイミングを把握しづらくさせることができる。
リセット回路６０１からＮＡＮＤ回路６１２への供給経路として、積分回路６１１を経由しない信号線ＬＮ３、及び積分回路６１１を経由する信号線ＬＮ４を設けた。ＮＡＮＤ回路６１２は、信号線ＬＮ３及び信号線ＬＮ４双方からＨＩレベルであるリセット信号が入力されている場合に、ＭＰＵ３１１を動作させるＬＯＷレベル信号を出力する一方、信号線ＬＮ３又は信号線ＬＮ４の少なくとも一方からＨＩレベルであるリセット信号が入力されなくなった場合には、ＭＰＵ３１１の動作を停止させる停止信号であるＨＩレベル信号を出力する構成とした。これにより、積分回路６１１によるリセット信号の遅延を確保しつつ、リセット信号が出力されなくなった場合には、積分回路６１１にかかわらずＮＡＮＤ回路６１２から停止信号がＭＰＵ３１１に対して出力される。これにより、停止信号の出力タイミングが遅延されることにより、ＭＰＵ３１１が誤動作することを防止することができる。
なお、遊技機毎に抵抗６１４の抵抗値及びコンデンサ６１３を変更する構成としてもよい。かかる構成によれば、遊技機毎に放電期間及び充電期間が異なるため、大当たり当選となるタイミングをより把握しづらくさせることができる。
＜第６の実施形態＞
本実施形態では、不規則遅延回路６０２に関する構成が上記第５の実施形態と異なっている。そこで、以下にその構成について詳細に説明する。なお、以下の説明では、上記第５の実施形態との相違点を中心に説明し、同一の構成については基本的に説明を省略する。第６の実施形態では、不規則遅延回路６０２として、先の図３１に示した構成に代えて図３３に示す構成にすることで、充電期間と放電期間とを異なる期間にする。
不規則遅延回路６０２には、切替回路６２１が設けられている。切替回路６２１は、リセット回路６０１と積分回路６１１とを接続する経路上に配置されている。リセット回路６０１から出力されるリセット信号は、切替回路６２１及び積分回路６１１を介してＮＡＮＤ回路６１２に入力される。
切替回路６２１は、整流手段としてのダイオード６２２と、充電期間に対する放電期間を調整する調整抵抗６２３を備えている。ダイオード６２２は、リセット回路６０１から積分回路６１１へ向かう方向を順方向とする態様で、接続されている。詳細には、ダイオード６２２のアノード側がリセット回路６０１に接続されており、カソード側が積分回路６１１の抵抗６１４の一端に接続されている。また、調整抵抗６２３はダイオード６２２に対して並列に接続されている。詳細には、調整抵抗６２３の一端がダイオード６２２のアノード側に接続されており、他端がダイオード６２２のカソード側に接続されている。かかる構成により、積分回路６１１のコンデンサ６１３の充電期間と放電期間とが異なるため、遅延期間のばらつきを確保しつつ、ＭＰＵ３１１の迅速な立ち上げ動作を可能にしている。
具体的には、リセット回路６０１からリセット信号が出力された場合、ダイオード６２２には順方向の電圧が印加されるため、順方向の電流が流れる。すると、積分回路６１１に対してリセット信号に対応する電圧が印加され、コンデンサ６１３が充電状態となる。これにより、リセット回路６０１からのリセット信号の出力タイミングに対するＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングは遅延される。ここで、当該遅延期間、すなわちコンデンサ６１３に所定量の電荷が蓄積されるまでの充電期間は、抵抗６１４の抵抗値及びコンデンサ６１３の静電容量に依存する。
一方、リセット回路６０１からのリセット信号の出力が停止された場合、すなわちリセット信号がＨＩレベル信号からＬＯＷレベル信号に切り替わった場合、コンデンサ６１３は放電状態となり、コンデンサ６１３に蓄積された電荷は放出される。ここで、コンデンサ６１３に蓄積されている電荷はダイオード６２２を通過しない。よって、コンデンサ６１３に蓄積されている電荷は、積分回路６１１の抵抗６１４と、ダイオード６２２に対して並列に接続されている調整抵抗６２３とを介して放出される。つまり、放電期間は、抵抗６１４及びコンデンサ６１３に加えて調整抵抗６２３の抵抗値に依存することとなる。よって、コンデンサ６１３の充電期間、及び放電期間が異なることとなる。詳細には、調整抵抗６２３に依存する分、放電における時定数が充電における時定数よりも大きくなるため、放電期間が充電期間よりも遅くなる。つまり、整流手段としてのダイオード６２２と、当該ダイオード６２２に対して調整抵抗６２３を並列に接続することで、充電期間に対して放電期間を相対的に長くしている。
以上詳述した本実施形態によれば、以下の優れた効果を奏する。
積分回路６１１におけるコンデンサ６１３の充電期間に対して放電期間を相対的に長くする切替回路６２１を設けた。これにより、遅延期間のばらつきを確保しつつ、ＭＰＵ３１１の動作の開始タイミングを不規則かつ迅速にすることができる。
遅延期間のばらつきの範囲を広範囲にし、遅延期間のばらつきを大きくさせるためには、充電期間及び放電期間を長くすることが好ましい。特に、残留電荷量のばらつきに寄与する放電期間は長い方が好ましい。また、長期間の電断状態においても遅延期間のばらつきを生じさせるためには、放電期間は長い方が好ましい。そして、放電期間を長くするためには、積分回路６１１の抵抗６１４の抵抗値又はコンデンサ６１３の静電容量を大きくすることが考えられる。しかし、積分回路６１１のみでは充電期間と放電期間が同一となるため、充電期間も長くなる。すると、ＭＰＵ３１１の動作の開始タイミングが過度に遅延されるおそれがある。これに対して、本実施形態においては、切替回路６２１によって放電期間が充電期間よりも長くなっている。これにより、遅延期間のばらつきを確保しつつ、ＭＰＵ３１１の動作の開始タイミングが過度に遅延されることが抑制されている。
なお、調整抵抗６２３に代えて又は調整抵抗６２３に加えて、積分回路６１１に、調整コンデンサと、充電状態下ではコンデンサ６１３及び調整コンデンサを直列に接続し、放電状態下ではコンデンサ６１３及び調整コンデンサを並列に接続する切替手段を設ける構成としてもよい。かかる構成によれば、放電状態下でのコンデンサ６１３及び調整コンデンサの合成容量が、充電状態下よりも大きくなるため、充電期間よりも放電期間を長くすることができる。
また、整流手段としてダイオード６２２を用いたが、これに限られず、例えば、ダイオード６２２に代えて、リセット回路６０１からリセット信号が出力されている場合にオンとなり、リセット信号が出力されていない場合にオフとなるスイッチング素子を設ける構成としてもよい。要は、一方向に電流を流すものであればよい。
＜第７の実施形態＞
本実施形態では、不規則遅延回路６０２に関する構成が上記第５の実施形態と異なっている。そこで、以下にその構成について詳細に説明する。なお、以下の説明では、上記第５の実施形態との相違点を中心に説明し、同一の構成については基本的に説明を省略する。第７の実施形態では、図２７、図３１及び図３２に示した構成に代えて、図３４〜図３６に示す構成にする。
電源及び発射制御基板３２１には、交流電圧を出力する交流電源部６３１が設けられている。交流電源部６３１は、第１の実施形態等の交流電源部３２１ｄと異なり、電圧の波形を整える波形整形手段として、全波整流回路を有しており、商用電源から供給される＋２４Ｖの交流電圧の出力波形が一方向に整流されている。交流電源部６３１は、パチンコ機１０の電入状態及び電断状態にかかわらず常に商用電源から電力が供給されている。
また、電断監視基板３０２は、電圧を監視する停電監視回路６３２及び交流電圧をパルス信号に変換する信号変換回路４０２を備えている。停電監視回路６３２は、電源及び発射制御基板３２１から出力される最大電圧である直流安定＋２４Ｖの電圧を監視する。そして、この電圧が所定の電圧以上の場合には主制御基板３０１に対してＨＩレベル信号を出力し、この電圧が所定の電圧未満になると電源遮断の発生と判断し、主制御基板３０１に対して停電信号としてのＬＯＷレベル信号を出力する。
信号変換回路４０２は、第１の実施形態で説明したとおり、交流電源部６３１から出力される交流電圧をパルス信号に変換する回路である。当該パルス信号は不規則遅延回路６０２に対して出力されるようになっている。
信号変換回路４０２、不規則遅延回路６０２及びＭＰＵ３１１の接続関係を図３５のブロック図に基づいて詳細に説明する。
ここで、シュミットトリガ４１３は、図示しない電気経路を介して電源及び発射制御基板３２１と電気的に接続されており、電入時用電源部３２１ａ及び電断時用電源部３２１ｃによってパチンコ機１０が電入状態及び電断状態にかかわらず電力供給を受けている。シュミットトリガ４１３は、既に説明した通り、所定の上限閾値電圧Ｖｔｈ以上であればＬＯＷレベル信号を出力するとともに、所定の下限閾値電圧Ｖｔｌ未満であればＨＩレベル信号を出力するものである。詳細には、交流電圧が上限閾値電圧Ｖｔｈ（例えば＋４．３Ｖ）以上になると、その後交流電圧が上限閾値電圧Ｖｔｈよりも低い下限閾値電圧Ｖｔｌ（例えば＋３．５Ｖ）以下になるまで、ＬＯＷレベル信号を出力し、交流電圧が下限閾値電圧Ｖｔｌ以下になると、その後交流電圧が上限閾値電圧Ｖｔｈになるまで、ＨＩレベル信号を出力する。これにより、所定のパルス幅のパルス信号が得られる。換言すれば、交流電圧からパルス信号に変換することによって、ＨＩレベル信号及びＬＯＷレベル信号が交互に出力される特定信号が生成されている。また、交流電圧は全波整流回路によって一方向に整流されているため、通常の交流電圧をパルス信号に変換する場合よりもパルス信号の周波数は２倍になる。よって、パルス信号を使用する不規則遅延回路６０２の動作処理を好適に行うことができる。
また、パルス信号のパルス幅は、シュミットトリガ４１３の上限閾値電圧Ｖｔｈ及び下限閾値電圧Ｖｔｌを調整することによって調整可能である。具体的には、上限閾値電圧Ｖｔｈ及び下限閾値電圧Ｖｔｌを０に近づけるとともに、上限閾値電圧Ｖｔｈ及び下限閾値電圧Ｖｔｌの範囲を狭くすれば、パルス幅が狭いパルス信号を得ることができる。つまり、シュミットトリガ４１３は、交流電圧をパルス信号に変換する変換手段であるとともに、当該パルス信号のパルス幅を調整するパルス幅調整手段である。
また、交流電源部６３１は商用電源に接続されて常に電力が供給されており、交流電圧を出力している。つまり、当該交流電圧はパチンコ機１０の電入状態及び電断状態に対して影響を受けない。そして、シュミットトリガ４１３には、パチンコ機１０の電入状態及び電断状態にかかわらず電力が供給されている。よって、交流電圧を変換して得られるパルス信号もパチンコ機１０の電入状態及び電断状態に影響されない。換言すれば、リセット信号の出力タイミングに対してパルス信号の形態はランダムである。
リセット回路６０１からリセット信号が出力された場合、シュミットトリガ４１３から入力されているパルス信号の形態に基づいて、不規則遅延回路６０２からＭＰＵ３１１を動作させる信号が出力される。当該構成について詳細に説明する。
不規則遅延回路６０２は、積分回路６１１に代えて、合成回路６４１、Ｄフリップフロップ６４２を有している。合成回路６４１、Ｄフリップフロップ６４２及びＮＡＮＤ回路６１２はそれぞれ図示しない電気経路及び電断監視基板３０２を介して電源及び発射制御基板３２１と接続されており、電源及び発射制御基板３２１から電力供給を受けている。
合成回路６４１はＡＮＤ回路からなり、２つの入力端子と、当該２つの入力端子からの信号に基づいた信号を出力する出力端子を有している。合成回路６４１の一方の入力端子とシュミットトリガ４１３の出力端子とが接続されている。シュミットトリガ４１３から出力されるパルス信号は合成回路６４１に供給される。また、合成回路６４１の他方の入力端子とリセット回路６０１とが接続されている。リセット回路６０１から出力されるリセット信号は合成回路６４１に供給される。合成回路６４１は、リセット回路６０１からＨＩレベルであるリセット信号を入力し、かつシュミットトリガ４１３からＨＩレベル信号を入力している場合にのみ、ＨＩレベルの合成リセット信号をＤフリップフロップ６４２に対して出力する。一方、リセット信号を入力していない場合又はシュミットトリガ４１３から入力している信号がＨＩレベル信号でない場合には、合成回路６４１は合成リセット信号を出力しない。よって、ＨＩレベル信号が出力されるまで、合成リセット信号の出力タイミングは遅延される。
Ｄフリップフロップ６４２は、入力端子としてデータ端子（Ｄ端子）とクロック端子（ＣＬＫ端子）を有し、出力端子として正論理出力端子（Ｑ端子）を有している。Ｄ端子には、リセット回路６０１が接続されており、ＣＬＫ端子には、合成回路６４１の出力端子が接続されている。また、Ｑ端子にはＮＡＮＤ回路６１２が接続されている。
Ｄフリップフロップ６４２は、合成回路６４１によって生じた遅延を確保しつつ、ＨＩレベルであるリセット信号をＮＡＮＤ回路６１２に対して出力する一方、一度出力されたリセット信号を合成回路６４１によらず、保持する機能を有している。これにより、一度リセット信号が合成回路６４１から出力された後に、合成回路６４１から出力される合成リセット信号が変動した場合であっても、ＮＡＮＤ回路６１２に対する出力は保持される。よって、合成リセット信号の変動によりＭＰＵ３１１の動作が停止するといった不都合を抑制することができる。
具体的には、Ｄフリップフロップ６４２は、合成回路６４１から合成リセット信号がＣＬＫ端子に入力されたタイミング（より詳細には合成リセット信号の立ち上がりのタイミング）でＨＩレベルであるリセット信号が入力されている場合、ＮＡＮＤ回路６１２に対してＨＩレベル信号を出力する。当該ＨＩレベル信号は、合成リセット信号がＣＬＫ端子に入力されたタイミングでリセット信号が入力されていない状態となるまで継続出力される。換言すれば、Ｄフリップフロップ６４２は、合成リセット信号がＣＬＫ端子に入力されるまでリセット信号の入力状態を保持しているとも言える。
ここで、合成回路６４１及びＤフリップフロップ６４２の動作を図３６のタイミングチャートに基づき説明する。
ｔ１８のタイミングでパチンコ機１０の電源がＯＮの状態、すなわちパチンコ機１０が電入状態となると、リセット回路６０１からリセット信号が出力される。より詳細には、リセット回路６０１からＨＩレベル信号が出力される。すると、Ｄフリップフロップ６４２のＤ端子にリセット信号が入力されるとともに、合成回路６４１にリセット信号が入力される。一方、シュミットトリガ４１３からの出力信号は、ＬＯＷレベル信号であるため、合成回路６４１からＬＯＷレベル信号が出力される。かかる状態では、Ｄフリップフロップ６４２はＬＯＷレベル信号を保持する。よって、ＭＰＵ３１１は動作を開始しない。
ｔ１９のタイミングでシュミットトリガ４１３からの出力信号がＬＯＷレベルからＨＩレベルに立ち上がると、合成回路６４１からＨＩレベル信号が出力される。すると、Ｄフリップフロップ６４２のＣＬＫ端子に入力される信号がＬＯＷレベルからＨＩレベルに立ち上がる。かかる場合、Ｄフリップフロップ６４２は、その時のＤ端子に入力されている信号の入力状態に応じた信号をＱ端子から出力する。ここで、Ｄ端子には、ＨＩレベルであるリセット信号が入力されているため、Ｑ端子からＨＩレベル信号が出力される。そして、当該リセット信号はＮＡＮＤ回路６１２に対して入力される。これにより、ＮＡＮＤ回路６１２からＬＯＷレベル信号が出力され、ＭＰＵ３１１の動作が開始される。
つまり、パチンコ機１０が電入状態となってから、シュミットトリガ４１３から出力されている信号がＨＩレベル信号になるまでの遅延期間ＤＴ４だけ、ＭＰＵ３１１の動作の開始タイミングが合成回路６４１によって遅延されている。ここで、パルス信号はパチンコ機１０が電入状態及び電断状態にかかわらず変動しているため、パチンコ機１０が電入状態となるタイミングに応じてパルス信号の形態は変動している。よって、パチンコ機１０が電入状態となったタイミングからパルス信号の形態の１つであるＨＩレベル状態になるタイミングまでの期間である遅延期間ＤＴ４はパチンコ機１０が電入状態となるタイミングに応じて変動する。したがって、遅延期間ＤＴ４は不規則になっている。
その後、ｔ２０のタイミングでシュミットトリガ４１３からの出力信号がＨＩレベルからＬＯＷレベルに切り替わると、合成回路６４１から出力されている合成リセット信号もＨＩレベルからＬＯＷレベルに切り替わり、Ｄフリップフロップ６４２のＣＬＫ端子に入力される信号もＨＩレベルからＬＯＷレベルに切り替わる。しかし、Ｄフリップフロップ６４２は、ＣＬＫ端子にＨＩレベルである合成リセット信号が入力されるタイミング、すなわち合成リセット信号がＬＯＷレベルからＨＩレベルに切り替わるタイミングに同期して、Ｄ端子に入力されている信号の入力状態に応じた信号をＱ端子から出力するものであり、合成リセット信号がＨＩレベルからＬＯＷレベルに切り替わるタイミングでは同期しない。よって、Ｑ端子から出力されている信号状態は保持される。
ｔ２１のタイミングでシュミットトリガ４１３から出力される信号がＬＯＷレベルからＨＩレベルに切り替わる場合、合成回路６４１からＨＩレベルである合成リセット信号が出力される。具体的には、合成回路６４１から出力される信号がＬＯＷレベルからＨＩレベルに切り替わる。すると、ＣＬＫ端子に入力される信号もＬＯＷレベルからＨＩレベルに切り替わるため、Ｄフリップフロップ６４２はその時のＤ端子に入力されている信号に応じた信号をＱ端子から出力する。かかる場合、Ｄ端子にはＨＩレベルであるリセット信号が入力されているため、Ｑ端子から出力される信号もＨＩレベル信号である。よって、ＮＡＮＤ回路６１２から出力される信号はＬＯＷレベルを保持する。つまり、一度Ｑ端子からＨＩレベル信号が出力されると、その後にシュミットトリガ４１３から出力される信号がＨＩレベル及びＬＯＷレベルに交互に切り替わることによって、合成リセット信号がＨＩレベル及びＬＯＷレベルに交互に切り替わったとしても、Ｑ端子から出力されるＨＩレベル信号はＤ端子に入力されている信号が変化しない限り、変化しない。よって、シュミットトリガ４１３から出力されている信号の変化によるＭＰＵ３１１の誤動作がＤフリップフロップ６４２によって抑制されている。
ｔ２２のタイミングでパチンコ機１０が電断状態になった場合、ＮＡＮＤ回路６１２に信号線ＬＮ３から直ちにＬＯＷレベル信号が入力されることとなり、ＮＡＮＤ回路６１２からＨＩレベル信号がＭＰＵ３１１に対して出力されるため、ＭＰＵ３１１は直ちに立ち下がる。一方、交流電源部６３１は商用電源に接続されており、パチンコ機１０の電断状態にかかわらず電力供給を受けて全波波形の交流電圧を出力しているため、当該交流電源部６３１からの交流電圧を変換したものであるパルス信号は電断状態にかかわらず出力されている。なお、Ｄフリップフロップ６４２は揮発性の構成であるため、Ｑ端子からの出力状態は保持されない。この場合に、Ｑ端子からの出力状態が不定となる場合がある。この状態において、Ｑ端子からの出力状態がＨＩレベルである場合、ＮＡＮＤ回路６１２から出力される信号がＬＯＷレベルとなり、ＭＰＵ３１１の動作が終了しないおそれがある。これに対して、本実施形態によれば、信号線ＬＮ３からＬＯＷレベル信号が入力されるため、信号線ＬＮ４からの出力状態に関わらずＭＰＵ３１１の動作を終了させることができる。これにより、ＭＰＵ３１１の立ち下げ処理を確実に行うことができる。なお、Ｑ端子からの出力状態がＬＯＷレベルである場合には、ＭＰＵ３１１は直ちに立ち下がる。
ｔ２３のタイミングで再びパチンコ機１０が電入状態となった場合、ｔ２７のタイミングと同様にＨＩレベルであるリセット信号が出力され、それに伴い合成回路６４１の入力側の一端及びＤフリップフロップ６４２のＤ端子にＨＩレベルであるリセット信号が入力される。かかる場合、シュミットトリガ４１３から合成回路６４１に対して出力されている信号はＬＯＷレベル信号であるため、合成回路６４１はＬＯＷレベル信号を出力する。当該信号の出力に対して、Ｄフリップフロップ６４２は同期しないため、現状の出力状態は保持される。したがって、ＭＰＵ３１１は動作を開始しない。
ｔ２４のタイミングでシュミットトリガ４１３から出力されている信号がＬＯＷレベルからＨＩレベルに切り替わった場合、ｔ１９のタイミングの場合と同様に合成回路６４１からの出力信号がＬＯＷレベルからＨＩレベルに立ち上がる。当該立ち上がりに同期してＤフリップフロップ６４２は入力状態に応じた信号を出力する。具体的には、Ｄ端子にＨＩレベルであるリセット信号が入力されているため、Ｑ端子からＨＩレベル信号が出力される。すると、ＮＡＮＤ回路６１２からＬＯＷレベル信号がＭＰＵ３１１に対して出力され、ＭＰＵ３１１は当該信号を受けて動作を開始する。よって、ｔ２３のタイミングからｔ２４のタイミングまでの遅延期間ＤＴ５だけＭＰＵ３１１の動作の開始タイミングが遅延されている。
ここで、遅延期間ＤＴ４、ＤＴ５は、パチンコ機１０が電入状態になるタイミング、すなわちリセット回路６０１からのリセット信号の出力タイミングからシュミットトリガ４１３から出力されている信号がＨＩレベル信号になるまでの期間であるため、シュミットトリガ４１３からの出力信号がＨＩレベル信号から次のＨＩレベル信号になるまでの期間が遅延期間のばらつきの範囲になる。つまり、ＬＯＷレベル信号の期間が遅延期間のばらつきの範囲になる。そして、ＬＯＷレベル信号の期間内において、リセット信号が出力される、すなわちパチンコ機１０が電入状態となると、ＮＡＮＤ回路６１２からＬＯＷレベル信号が出力されるタイミングが、当該電入状態になるタイミングに基づいて遅延されている。これにより、遅延期間は不規則になっているため、乱数カウンタ更新処理の開始タイミングが把握されにくい。よって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
ｔ２５のタイミングでパチンコ機１０が電断状態になった場合、ｔ２２のタイミングの場合と同様に、ＭＰＵ３１１は直ちに立ち下がる。
以上詳述した本実施形態によれば、以下の優れた効果を奏する。
不規則遅延回路６０２として合成回路６４１を設け、当該合成回路６４１は、リセット回路６０１からＨＩレベルであるリセット信号が入力されている場合に、信号変換回路４０２、より具体的にはシュミットトリガ４１３から出力されるパルス信号の特定形態に基づいて、ＨＩレベルである合成リセット信号を出力する構成とした。具体的には、合成回路６４１は、信号変換回路４０２から出力されている信号がＨＩレベルになっていることに基づいて、ＨＩレベルである合成リセット信号を出力する構成とした。これにより、信号変換回路４０２から出力されている信号がＬＯＷレベルである状態下で、リセット信号が出力された場合、ＨＩレベル信号が出力されるまで、合成リセット信号の出力は遅延されるため、ＮＡＮＤ回路６１２へのＨＩレベル信号の出力は遅延される。そして、当該ＨＩレベル信号の入力に応じて、ＮＡＮＤ回路６１２はＬＯＷレベル信号をＭＰＵ３１１に対して出力する。当該ＬＯＷレベル信号の入力に応じて、ＭＰＵ３１１は動作を開始する。換言すれば、信号変換回路４０２から出力されている信号がＨＩレベルになることに基づいて、ＮＡＮＤ回路６１２に供給される信号の状態が動作可能状態に移行する。更に換言すれば、シュミットトリガ４１３から出力されている信号がＨＩレベルになることで、ＭＰＵ３１１に供給される信号の状態が動作可能状態に切り替わる。
ここで、パルス信号の形態は、パチンコ機１０が電入状態となるタイミングに応じて変動している。これにより、パチンコ機１０が電入状態となったタイミングから合成回路６４１からの合成リセット信号の出力タイミングまでの期間は、パチンコ機１０が電入状態となるタイミングによって変動する。よって、ＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングは不規則になる。したがって、大当たり乱数カウンタＣ１の更新の開始タイミングが把握されにくいため、大当たり当選となるタイミングが把握されにくい。これにより、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
また、不規則遅延回路６０２として積分回路６１１を設ける構成の場合、パチンコ機１０の電断状態の期間が放電期間より長い場合、積分回路６１１のコンデンサ６１３に電荷が残留しないため、遅延期間にばらつきが生じない不都合が生じる。これに対して、信号変換回路４０２から出力されている信号の形態に基づいてＮＡＮＤ回路６１２からＬＯＷレベル信号を出力させる構成によれば、遅延期間はパチンコ機１０の電断状態の期間に依存しないため、上記不都合を回避することができる。
交流電源部６３１から供給される交流電圧をパルス信号に変換する信号変換回路４０２を設けた。これにより、商用電源からＨＩレベル信号及びＬＯＷレベル信号が交互に出力される特定信号を得ることができるため、構成の簡素化を図ることができる。
なお、上記実施形態では、信号変換回路４０２から出力されている信号がＨＩレベルの場合に、合成回路６４１がＨＩレベルであるリセット信号を出力する構成としたが、これに限られず、信号変換回路４０２から出力されている信号がＬＯＷレベルの場合に、ＨＩレベル信号を出力する構成としてもよい。
また、ｔ２６のタイミングでパチンコ機１０が再び電入状態となった場合、リセット信号が出力され、それに伴い合成回路６４１の入力側の一端及びＤフリップフロップ６４２のＤ端子にＨＩレベルであるリセット信号が入力される。また、合成回路６４１に入力される信号はＨＩレベルであるため、合成回路６４１からＨＩレベルである合成リセット信号が出力される。よって、当該信号に同期して、Ｄフリップフロップ６４２のＱ端子からはＨＩレベル信号が出力される。かかる場合、遅延が発生しない不具合が発生する。
これに対して、シュミットトリガ４１３は、パルス信号のパルス幅を調整する機能を有している。具体的には、シュミットトリガ４１３の上限閾値電圧及び下限閾値電圧を調整することによって、パルス幅は調整される。特に、シュミットトリガ４１３の上限閾値電圧及び下限閾値電圧を０に近づけるとともに上限閾値電圧及び下限閾値電圧の範囲を狭くすることによって、パルス信号１周期において、ＨＩレベルの状態がＬＯＷレベルの状態に比べて相対的に短い期間になる。すると、遅延が発生しない期間が、遅延が発生する期間よりも短くなる。よって、遅延が発生しない不具合を回避できる。換言すれば、パルス信号１周期において、ＨＩレベル信号がＬＯＷレベル信号に比べて相対的に短い期間になることによって、遅延期間のばらつきの範囲が広範囲になるため、遅延期間のばらつきを大きくし、遅延期間の不規則性を向上させることができる。
なお、信号変換回路４０２から出力されている信号がＬＯＷレベルの状態下で、ＨＩレベル信号を出力する構成である場合には、ＬＯＷレベルの状態をＨＩレベルの状態よりも長くなるように調整するとよい。
＜第８の実施形態＞
本実施形態では、不規則遅延回路６０２に関する構成が上記第７の実施形態と異なっている。そこで、以下にその構成について詳細に説明する。なお、以下の説明では、上記第７の実施形態との相違点を中心に説明し、同一の構成については基本的に説明を省略する。第８の実施形態では、図３５及び図３６に示した構成に代えて、図３７及び図３８に示す構成にする。
第７の実施形態では、リセット回路６０１からリセット信号が出力されており、かつ信号変換回路４０２から出力されている信号がＨＩレベル信号の場合に、合成回路６４１がＨＩレベル信号を出力して、ＭＰＵ３１１が動作する構成としたが、これに代えてパルス信号の立ち上がりに同期してＭＰＵ３１１を動作させる構成にする。
不規則遅延回路６０２は、移行手段としてＤフリップフロップ６５１を有している。Ｄフリップフロップ６５１は、入力端子としてデータ端子（Ｄ端子）とクロック端子（ＣＬＫ端子）を有し、出力端子として正論理出力端子（Ｑ端子）を有している。Ｄ端子には、リセット回路６０１が接続されており、ＣＬＫ端子には、シュミットトリガ４１３が接続されている。また、Ｑ端子には、ＮＡＮＤ回路６１２が接続されている。
Ｄフリップフロップ６５１は、ＣＬＫ端子に入力される信号がＬＯＷレベルからＨＩレベルに立ち上がることに同期して、その時にＤ端子に入力されている信号の入力状態に応じた信号をＱ端子から出力する。つまり、シュミットトリガ４１３によって変換されたパルス信号の立ち上がりに同期して、その時のリセット回路６０１から出力されている信号状態に応じた信号をＱ端子から出力するとともに、次のパルス信号の立ち上がりまで当該出力状態を保持する。
不規則遅延回路６０２の動作を図３８のタイミングチャートに基づき説明する。
ｔ２７のタイミングでパチンコ機１０が電入状態となると、リセット回路６０１からリセット信号が出力される。より詳細には、リセット回路６０１からＨＩレベル信号が出力される。すると、Ｄフリップフロップ６５１のＤ端子にＨＩレベルであるリセット信号が入力される。一方、シュミットトリガ４１３からの出力信号は、ＬＯＷレベル信号、すなわち出力無しの状態であるため、Ｄフリップフロップ６５１は同期することなく現状の出力状態を保持する。よって、ＮＡＮＤ回路６１２に対してＨＩレベルであるリセット信号は出力されない。よって、ＭＰＵ３１１は動作を開始しない。
ｔ２８のタイミングでシュミットトリガ４１３からの出力信号がＬＯＷレベルからＨＩレベルに立ち上がると、当該立ち上がりに同期して、Ｄフリップフロップ６５１は入力状態に応じた信号を出力する。ここで、Ｄ端子には、ＨＩレベルであるリセット信号が入力されているため、Ｑ端子からはＨＩレベル信号が出力される。そして、当該ＨＩレベル信号はＮＡＮＤ回路６１２に対して入力される。換言すれば、ＮＡＮＤ回路６１２に供給される信号の状態が動作可能状態に移行している。これにより、ＮＡＮＤ回路６１２からＬＯＷレベル信号が出力されることとなり、ＭＰＵ３１１の動作が開始され、大当たり乱数カウンタＣ１等の乱数カウンタ更新処理の更新が開始される。
つまり、パチンコ機１０が電入状態となってから、シュミットトリガ４１３から出力される信号がＬＯＷレベルからＨＩレベルに立ち上がるまでの遅延期間ＤＴ６だけ、ＭＰＵ３１１の動作開始のタイミングが遅延されている。ここで、パルス信号はパチンコ機１０が電入状態及び電断状態にかかわらず変動しているため、パチンコ機１０が電入状態となるタイミングに応じてパルス信号の形態は変動している。よって、パチンコ機１０が電入状態となったタイミングからパルス信号の形態の１つであるＬＯＷレベル信号からＨＩレベル信号への立ち上がりタイミングまでの期間である遅延期間ＤＴ６はパチンコ機１０が電入状態となるタイミングに応じて変動する。したがって、ＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングは不規則になる。よって、パチンコ機１０が電入状態になってから大当たり乱数カウンタＣ１の更新が開始されるまでの期間が不規則になるため、大当たり当選となるタイミングが把握されにくい。
ｔ２９のタイミングでパチンコ機１０が電断状態になった場合、第７の実施形態の場合と同様にＮＡＮＤ回路６１２に信号線ＬＮ３から直ちにＬＯＷレベル信号が入力されることとなり、ＭＰＵ３１１に対してＨＩレベル信号が出力されるため、ＭＰＵ３１１は直ちに立ち下がる。一方、交流電源部６３１は、商用電源と接続されており、パチンコ機１０の電入状態及び電断状態にかかわらず電力供給を受けて全波波形の交流電圧を出力している。また、シュミットトリガ４１３は電断状態においても電断時用電源部３２１ｃから電力供給されている。よって、交流電源部６３１からの交流電圧を変換したものであるパルス信号は電断状態にかかわらず出力されている。なお、Ｄフリップフロップ６５１は揮発性の構成であるため、電断状態においては、Ｑ端子からの出力状態は保持されない。
ｔ３０のタイミングで再びパチンコ機１０が電入状態となった場合、ｔ２７のタイミングと同様にリセット信号が立ち上がり、それに伴いＤフリップフロップ６５１のＤ端子にＨＩレベルであるリセット信号が入力される。一方、ＣＬＫ端子に入力される信号はＨＩレベル信号であり、立ち上がりのタイミングではない。よって、Ｄフリップフロップ６５１はＬＯＷレベル信号を保持する。
ｔ３１のタイミングでシュミットトリガ４１３から出力される信号がＬＯＷレベルからＨＩレベルに切り替わった場合、Ｄフリップフロップ６５１では、Ｄ端子にＨＩレベルであるリセット信号が入力されているため、Ｑ端子からＨＩレベル信号が出力される。すると、ＮＡＮＤ回路６１２からＬＯＷレベル信号がＭＰＵ３１１に対して出力され、ＭＰＵ３１１は当該信号を受けて動作を開始する。よって、ｔ３０のタイミングからｔ３１のタイミングまでの遅延期間ＤＴ７だけＭＰＵ３１１の動作の開始タイミングが遅延されている。
ここで、遅延期間ＤＴ６、ＤＴ７はパチンコ機１０が電入状態になるタイミング、すなわちリセット回路６０１からのリセット信号の出力タイミングからパルス信号の立ち上がりタイミングまでの期間であるため、立ち上がり周期が遅延期間のばらつきの範囲になる。つまり、パルス信号の周期が遅延期間のばらつきの範囲になる。そして、当該遅延期間は、当該範囲内において、リセット回路６０１からのリセット信号の出力タイミングに応じて変動する。具体的には、リセット信号の出力タイミングからパルス信号の立ち上がりタイミングまでの期間がｔ２７のタイミングからｔ２８のタイミングまでの期間よりもｔ３０のタイミングからｔ３１のタイミングまで期間の方が長い分、遅延期間ＤＴ７は遅延期間ＤＴ６よりも長くなっている。これにより、遅延期間は不規則になっている。
以上詳述した第８の実施形態によれば、以下の優れた効果を奏する。
不規則遅延回路６０２として、パルス信号の立ち上がりに同期して、リセット回路６０１から出力されているリセット信号に応じた信号をＮＡＮＤ回路６１２に対して出力するＤフリップフロップ６５１を設けた。これにより、リセット回路６０１からリセット信号が出力された場合、パルス信号の立ち上がりまで、ＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングは遅延される。そして、当該ＬＯＷレベル信号の入力に応じて、ＭＰＵ３１１は動作を開始する。換言すれば、リセット回路６０１からリセット信号が出力された状態下で、パルス信号の立ち上がりに基づいて、ＮＡＮＤ回路６１２に供給される信号の状態が動作可能状態に移行する。更に換言すれば、リセット回路６０１からリセット信号が出力された場合であり、さらにパルス信号の立ち上がりに基づいて、ＭＰＵ３１１に供給される信号の状態が動作可能状態に切り替わる。
ここで、パルス信号の形態は、パチンコ機１０が電入状態となるタイミングによって変動している。これにより、パチンコ機１０が電入状態となったタイミングからパルス信号が立ち上がるまでの期間は、パチンコ機１０が電入状態となるタイミングによって変動する。よって、Ｄフリップフロップ６５１が同期するタイミング、すなわちＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングは不規則になる。したがって、大当たり乱数カウンタＣ１の更新の開始タイミングが把握されにくいため、大当たり当選となるタイミングが把握されにくい。これにより、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
また、パルス信号において、立ち上がりタイミングから次の立ち上がりタイミングまでの期間が遅延期間のばらつきの範囲となる。つまり、パルス信号の周期が遅延期間のばらつきの範囲となる。よって、信号変換回路４０２からＨＩレベル信号及びＬＯＷレベル信号のうちいずれか一方の信号が出力されていることに基づいて、ＨＩレベルである合成リセット信号を出力する構成と比較して、遅延期間のばらつきの範囲が広範囲になる。したがって、ＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングをより把握しづらくしている。
換言すれば、パルス信号の立ち上がりと、パチンコ機１０の電入状態になるタイミングとが一致しない限り遅延が生じる。つまり、信号変換回路４０２から出力されている信号がＨＩレベル又はＬＯＷレベルの場合に同期する構成と比較して、遅延が生じない期間が短くなっている。よって、遅延が生じない不具合を抑制することができる。
＜第９の実施形態＞
本実施形態では、不規則遅延回路６０２に関する構成が上記第８の実施形態と異なっている。そこで、以下にその構成について詳細に説明する。なお、以下の説明では、上記第８の実施形態との相違点を中心に説明し、同一の構成については基本的に説明を省略する。第９の実施形態では、図３７及び図３８に示した構成に代えて、図３９及び図４０に示す構成にする。
本実施形態では、同期するタイミングを規定するために用いたパルス信号の立ち上がり周期を変更する。
不規則遅延回路６０２は、第１Ｄフリップフロップ６６１と、変調回路６６２を備えている。第１Ｄフリップフロップ６６１は、第７の実施形態で説明したＤフリップフロップ６５１と同様に入力端子としてＤ１端子と、ＣＬＫ１端子とを有し、出力端子としてＱ１端子を有している。また、Ｄフリップフロップ６５１と同様に、Ｑ１端子はＮＡＮＤ回路６１２の入力端子に接続されており、Ｄ１端子はリセット回路６０１に接続されている。変調回路６６２は、第１Ｄフリップフロップ６６１と、交流電圧をパルス信号に変換するシュミットトリガ４１３とを接続する経路上に設けられている。シュミットトリガ４１３から出力されるパルス信号は、変調回路６６２を介して第１Ｄフリップフロップ６６１のＣＬＫ１端子に入力される。変調回路６６２は、第２Ｄフリップフロップ６６３と、第３Ｄフリップフロップ６６４と、ＸＯＲ回路６６５とを有している。第２Ｄフリップフロップ６６３と、第３Ｄフリップフロップ６６４と、ＸＯＲ回路６６５とは、それぞれ図示しない電気経路及び電断監視基板３０２を介して電源及び発射制御基板３２１の電入時用電源部３２１ａと電気的に接続されている。よって、電入時用電源部３２１ａが電力供給を行っている間、すなわちパチンコ機１０が電入状態となっている間、第２Ｄフリップフロップ６６３と、第３Ｄフリップフロップ６６４と、ＸＯＲ回路６６５とは動作する。
ＸＯＲ回路６６５は、２つの入力端子と、当該入力端子に入力される信号に応じた信号を出力する出力端子と、を有している。第２Ｄフリップフロップ６６３は、第１Ｄフリップフロップ６６１と同様に入力端子としてＤ２端子と、ＣＬＫ２端子とを有し、出力端子としてＱ２端子を有している。第３Ｄフリップフロップ６６４も、第１Ｄフリップフロップ６６１と同様に入力端子としてＤ３端子と、ＣＬＫ３端子とを有し、出力端子としてＱ３端子を有している。第２Ｄフリップフロップ６６３のＤ２端子にはＸＯＲ回路６６５の出力端子が接続されており、ＣＬＫ２端子にはシュミットトリガ４１３の出力端子が接続されている。また、第２Ｄフリップフロップ６６３のＱ２端子には、第３Ｄフリップフロップ６６４のＤ３端子が接続されている。第３Ｄフリップフロップ６６４のＣＬＫ３端子には、第２Ｄフリップフロップ６６３と同様にシュミットトリガ４１３の出力端子が接続されている。また、第３Ｄフリップフロップ６６４のＱ３端子は、第１Ｄフリップフロップ６６１のＣＬＫ１端子に接続されているとともに、ＸＯＲ回路６６５の２つの入力端子のうち、一方の入力端子に接続されている。ＸＯＲ回路６６５の他方の入力端子は、電源及び発射制御基板３２１に接続されており、ＨＩレベル信号である＋５Ｖ電圧が供給されている。そして、上述した通りＸＯＲ回路６６５の出力端子は、第２Ｄフリップフロップ６６３のＤ２端子に接続されている。
これにより、シュミットトリガ４１３から出力されるパルス信号は変調回路６６２によって変調されて、第１Ｄフリップフロップ６６１のＣＬＫ１端子に入力される。変調されたパルス信号を変調パルス信号という。
変調回路６６２及びそれに伴うＮＡＮＤ回路６１２の動作について図４０のタイミングチャートに基づいて説明する。
ｔ３２のタイミングでパチンコ機１０が電入状態となると、リセット回路６０１からリセット信号が出力される。より詳細には、リセット回路６０１からＨＩレベル信号が出力される。すると、第１Ｄフリップフロップ６６１のＤ１端子にＨＩレベルであるリセット信号が入力される。一方、電源及び発射制御基板３２１の電入時用電源部３２１ａから＋５Ｖの電圧が生成され、ＸＯＲ回路６６５に＋５Ｖ電圧、すなわちＨＩレベル信号が入力される。また、当該タイミングでは、パルス信号の立ち上がりは発生していないため、Ｑ２端子及びＱ３端子から出力される信号は変化しない。
ｔ３３のタイミングでシュミットトリガ４１３から出力される信号がＬＯＷレベルからＨＩレベルに立ち上がった場合、当該立ち上がりに同期して第２Ｄフリップフロップ６６３及び第３Ｄフリップフロップ６６４は入力状態に応じた信号を出力する。具体的には、Ｄ２端子に接続されているＸＯＲ回路６６５の入力端子の一端には、電源及び発射制御基板３２１からＨＩレベル信号が入力されている。また、第３Ｄフリップフロップ６６４のＱ２端子からＬＯＷレベル信号が出力されているため、ＸＯＲ回路６６５の入力端子の他端には、ＬＯＷレベル信号が入力されている。よって、ＸＯＲ回路６６５からＨＩレベル信号が出力されており、第２Ｄフリップフロップ６６３のＤ２端子には、ＨＩレベル信号が入力されている。したがって、Ｑ２端子からＨＩレベル信号が出力される。一方、ｔ３３のタイミングにおいて、第３Ｄフリップフロップ６６４のＤ３端子にはＬＯＷレベル信号が出力されているため、Ｑ３端子からＬＯＷレベル信号が出力される。第２Ｄフリップフロップ６６３及び第３Ｄフリップフロップ６６４の出力状態は、パルス信号の次の立ち上がりまで保持される。
ｔ３４のタイミングでシュミットトリガ４１３から出力されている信号がＬＯＷレベルからＨＩレベルに立ち上がった場合、当該立ち上がりに同期して第２Ｄフリップフロップ６６３及び第３Ｄフリップフロップ６６４は入力状態に応じた信号を出力する。ＸＯＲ回路６６５から出力されている信号は変化しないため、第２Ｄフリップフロップ６６３は、ＨＩレベル信号を出力する。また、Ｄ３端子にはＱ２端子からＨＩレベル信号が入力されているため、第３Ｄフリップフロップ６６４のＱ３端子から出力されている信号はＬＯＷレベルからＨＩレベルに立ち上がる。当該立ち上がりに同期して、第１Ｄフリップフロップ６６１は、Ｄ１端子に入力されているＨＩレベルであるリセット信号に対応してＱ１端子からＨＩレベル信号を出力する。すると、ＮＡＮＤ回路６１２からＭＰＵ３１１にＬＯＷレベル信号が出力され、当該信号が入力されることによって、ＭＰＵ３１１は動作を開始する。
つまり、パチンコ機１０が電入状態となったｔ３２のタイミングから第１Ｄフリップフロップ６６１にパルス信号の立ち上がりが入力されるｔ３４のタイミングまでの遅延期間ＤＴ８だけ、ＭＰＵ３１１の動作の開始が遅延されている。ここで、遅延期間ＤＴ８は、パチンコ機１０が電入状態になったタイミングから最初のパルス信号が立ち上がりまでの期間に対して、パルス信号の周期が加算された期間である。遅延期間ＤＴ８は、リセット信号が出力されてから最初のパルス信号の立ち上がりまでの期間に対してパルス信号の周期が加算されている点で第８の実施形態での遅延期間ＤＴ６と異なっている。つまり、変調パルス信号による同期のタイミングと、パルス信号による同期のタイミングとはパルス信号１周期だけ異なっている。
ｔ３５のタイミングでシュミットトリガ４１３から出力されている信号がＬＯＷレベルからＨＩレベルに立ち上がった場合、当該立ち上がりに同期して第２Ｄフリップフロップ６６３及び第３Ｄフリップフロップ６６４は入力状態に応じた信号を出力する。具体的には、Ｑ２端子からＨＩレベル信号が出力されているため、ＸＯＲ回路６６５の二つの入力端子には、ＨＩレベル信号が入力されている。よって、ＸＯＲ回路６６５からＬＯＷレベル信号が出力される。したがって、第２Ｄフリップフロップ６６３のＱ端子から出力されている信号は、ＨＩレベルからＬＯＷレベルに切り替わる。また、Ｄ３端子にはＱ２端子からＨＩレベル信号が入力されているため、第３Ｄフリップフロップ６６４のＱ３端子から出力されている信号はＨＩレベルである。よって、第１Ｄフリップフロップ６６１のＣＬＫ１端子に、信号の立ち上がりは入力されないため、第１Ｄフリップフロップ６６１は出力状態を保持する。
その後、ｔ３６のタイミングでシュミットトリガ４１３から出力されている信号がＬＯＷレベルからＨＩレベルに立ち上がった場合、ＸＯＲ回路６６５には２つのＨＩレベル信号が入力されており、ＬＯＷレベル信号を出力しているため、第２Ｄフリップフロップ６６３はＬＯＷレベル信号を出力する。また、Ｑ２端子からＬＯＷレベル信号が出力されているため、第３Ｄフリップフロップ６６４は、Ｑ３端子からの出力信号はＨＩレベルからＬＯＷレベルに立ち下がる。第１Ｄフリップフロップ６６１は立ち下がりに同期しないため、Ｑ１端子からの出力状態は保持される。
ｔ３７のタイミングでシュミットトリガ４１３から出力されている信号がＬＯＷレベルからＨＩレベルに立ち上がった場合、ｔ３３のタイミングと同様にＸＯＲ回路６６５にはＨＩレベル信号とＬＯＷレベル信号が入力されており、ＨＩレベル信号を出力しているため、第２Ｄフリップフロップ６６３はＱ２端子からＨＩレベル信号を出力する。また、Ｑ２端子からＬＯＷレベル信号が出力されているため、第３Ｄフリップフロップ６６４は、Ｑ３端子からＬＯＷレベル信号を出力する。第１Ｄフリップフロップ６６１は同期しないため、Ｑ１端子からの出力状態は保持される。
つまり、ｔ３３のタイミングからｔ３７のタイミングまでの期間Ｔ４が第２Ｄフリップフロップ６６３及び第３Ｄフリップフロップ６６４が出力するパルス信号の周期、すなわち変調パルス信号の周期となっている。当該周期は、パルス信号の周期Ｔ３の４倍になっている。また、変調パルス信号のパルス幅もパルス信号のパルス幅の４倍になっている。これにより、パチンコ機１０の電入状態となってから、パルス信号の最初の立ち上がりタイミングであるｔ３３のタイミングでは、Ｑ３端子からの出力信号が立ち上がることなく、パルス信号の次の立ち上がりタイミングでＱ３端子からの出力信号が立ち上がるようになっている。
ｔ３８のタイミングでパチンコ機１０が電断状態になった場合、ＮＡＮＤ回路６１２に信号線ＬＮ３から直ちにＬＯＷレベル信号が入力されることとなり、ＭＰＵ３１１に対してＨＩレベル信号が出力されるため、ＭＰＵ３１１は直ちに立ち下がる。また、電入時用電源部３２１ａの＋５Ｖの電圧供給も停止されるとともに、電入時用電源部３２１ａから電力供給を受けて駆動していた第１Ｄフリップフロップ６６１、第２Ｄフリップフロップ６６３及び第３Ｄフリップフロップ６６４は動作を停止する。かかる場合、各Ｄフリップフロップ６６１、６６３、６６４の出力状態は保持されない。
その後、ｔ３９のタイミングで再びパチンコ機１０が電入状態となった場合、ｔ３２のタイミングと同様にリセット信号が立ち上がり、それに伴い第１Ｄフリップフロップ６６１のＤ１端子にＨＩレベルであるリセット信号が入力される。その後、ｔ４０のタイミングでＭＰＵ３１１の動作が開始される。つまり、ｔ３９のタイミングからｔ４０のタイミングまでの遅延期間ＤＴ９だけ、リセット回路６０１からのリセット信号の出力タイミングに対してＭＰＵ３１１の動作開始タイミングが遅延される。
以上詳述した本実施形態によれば、パルス信号の周期を変調させる変調回路６６２を設け、第１Ｄフリップフロップ６６１は、変調されたパルス信号である変調パルス信号の立ち上がりに基づいて同期する構成とした。これにより、パルス信号が立ち上がるタイミングと、変調パルス信号が立ち上がるタイミングとが異なっているため、第１Ｄフリップフロップ６６１が同期するタイミングが、パルス信号の立ち上がりに基づいて同期するタイミングと異なっている。よって、ＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングが、パルス信号に基づいて出力する構成と、異なっている。したがって、パルス信号の立ち上がりタイミング及びリセット信号の出力タイミングから、ＭＰＵ３１１の動作の開始タイミングを把握する不正行為を防止することができる。
特に、パルス信号は、商用電源からの交流電圧を変換して得ているため、パルス信号の周期は特定される可能性がる。これに対して、変調回路６６２によって変調された変調パルス信号は、リセット回路６０１からのリセット信号の出力タイミング後において、シュミットトリガ４１３から出力されているパルス信号における最初の立ち上がりよりも後の立ち上がりに同期して、立ち上がるようになっている。つまり、第１Ｄフリップフロップ６６１は、リセット回路６０１からのリセット信号の出力タイミング後において、シュミットトリガ４１３から出力されているパルス信号における最初の立ち上がりには、同期しないようになっている。これにより、シュミットトリガ４１３から出力されているパルス信号における最初の立ち上がりタイミングでは、ＮＡＮＤ回路６１２からＬＯＷレベル信号が出力されない。よって、仮にリセット信号の出力タイミング及びパルス信号の立ち上がりタイミングを把握することにより、リセット信号の出力から最初のパルス信号の立ち上がりまでの期間を把握された場合であっても、第１Ｄフリップフロップ６６１が同期するタイミングを把握しづらくしている。
なお、変調パルス信号は、パルス幅及び出力間隔がいずれもパルス信号と異なる信号に変調されている構成としたが、これに限られず、パルス幅又は出力間隔のどちらか一方がパルス信号のそれと異なる信号であってもよい。要は、パルス信号のパルス幅又は出力間隔の少なくとも一方が異なる信号に変調すればよい。
＜第１０の実施形態＞
本実施形態では、不規則遅延回路６０２の電力供給に関する構成が上記第９の実施形態と異なっている。そこで、以下にその構成について詳細に説明する。なお、以下の説明では、上記第９の実施形態との相違点を中心に説明し、同一の構成については基本的に説明を省略する。第１０の実施形態では、図３９及び図４０に示した構成に代えて、図４１及び図４２に示す構成にする。
第９の実施形態では、第２Ｄフリップフロップ６６３及び第３Ｄフリップフロップ６６４への電力供給はパチンコ機１０が電断状態になるとともに停止されるため、第２Ｄフリップフロップ６６３及び第３Ｄフリップフロップ６６４に保持されていた情報は消去されるとともに、第２Ｄフリップフロップ６６３及び第３Ｄフリップフロップ６６４は動作しない構成としたが、本実施形態では、これを変更し、パチンコ機１０の電断状態においても動作する構成とする。
具体的には、第２Ｄフリップフロップ６６３、第３Ｄフリップフロップ６６４及びＸＯＲ回路６６５と、電源及び発射制御基板３２１の電断時用電源部３２１ｃとを電気的に接続する電源線ＥＬＮ１が設けられている。第２Ｄフリップフロップ６６３、第３Ｄフリップフロップ６６４及びＸＯＲ回路６６５は、電源線ＥＬＮ１を介してパチンコ機１０の電断状態においても電力供給されるため、パチンコ機１０の電入状態及び電断状態にかかわらず動作する。これにより、遅延期間のばらつきの範囲を、第９の実施形態に比べて、大きくすることができる。
なお、電断時用電源部３２１ｃに代えて別途充電手段としてコンデンサなどを設ける構成としてもよい。また、電源線ＥＬＮ１は、電断監視基板３０２を介しているが、これに限られず、電断時用電源部３２１ｃと各Ｄフリップフロップ等との接続を直接行う構成としてもよい。要は、パチンコ機１０の電入状態及び電断状態にかからず動作電力が供給される構成であればよい。但し、電断時用電源部３２１ｃを用いる方が、構成の簡素化の観点から優れている。
変調回路６６２の動作を図４２に基づいて説明する。なお、各Ｄフリップフロップ６６１、６６３、６６４の動作自体は上述した通りであるため、これらの説明については省略する。
ｔ４１のタイミングでパチンコ機１０が電入状態となる場合、ｔ３２のタイミングの場合と同様にリセット回路６０１からリセット信号が出力される。当該タイミングでは、パルス信号の立ち上がりが発生していないため、第２Ｄフリップフロップ６６３及び第３Ｄフリップフロップ６６４の出力状態は保持されている。
ｔ４２のタイミングでシュミットトリガ４１３から出力されている信号がＬＯＷレベルからＨＩレベルに立ち上がった場合、ｔ３４のタイミングの場合と同様に第３Ｄフリップフロップ６６４のＱ３端子から出力されている信号がＬＯＷレベルからＨＩレベルに立ち上がるため、Ｑ１端子からＨＩレベル信号が出力される。つまり、ｔ４１のタイミングからｔ４２のタイミングまでの遅延期間ＤＴ１０だけパチンコ機１０の電入状態になってからＭＰＵ３１１の動作の開始タイミングが遅延されている。遅延期間ＤＴ１０は、リセット信号の出力タイミングから立ち上がりタイミングまでの期間に対して、パルス信号の周期を１周期分だけ加算した期間である。
ｔ４３のタイミングでパチンコ機１０が電断状態になる場合、リセット信号が直ちに出力されなくなるとともに、ＮＡＮＤ回路６１２からの出力信号は直ちにＬＯＷレベルからＨＩレベルに切り替わる。これにより、ＭＰＵ３１１は直ちに所定の停止処理を実行する。一方、各Ｄフリップフロップ６６３、６６４及びＸＯＲ回路６６５には電断状態においても電力が供給されているため、各Ｄフリップフロップ６６３、６６４及びＸＯＲ回路６６５の出力状態は保持される。なお、電断状態においては第１Ｄフリップフロップ６６１には電力が供給されていないため、出力状態は保持されない。
その後、ｔ４４のタイミングで再びパチンコ機１０が電入状態になった場合、Ｑ２端子及びＱ３端子からＨＩレベル信号が出力されている。そして、Ｑ３端子からの出力がＬＯＷレベルからＨＩレベルに切り替わるｔ４５のタイミングまでの遅延期間ＤＴ１１だけ、パチンコ機１０が電入状態になったタイミングに対してＭＰＵ３１１の動作の開始タイミングは遅延される。遅延期間ＤＴ１１は、リセット信号の出力タイミングから立ち上がりタイミングまでの期間に対して、パルス信号の周期を２周期分だけ加算した期間である。
以上詳述した本実施形態によれば、以下の優れた効果を奏する。
シュミットトリガ４１３から出力されるパルス信号を、当該パルス信号の周期よりも長周期の変調パルス信号に変調する変調回路６６２を設け、当該変調パルス信号に基づいて第１Ｄフリップフロップ６６１が同期する構成とした。また、変調回路６６２の各Ｄフリップフロップ６６３、６６４はパチンコ機１０の電入状態及び電断状態にかかわらず動作する構成とした。これにより、リセット信号がリセット回路６０１から出力されるタイミング、すなわちパチンコ機１０の電入状態になるタイミングに対して各Ｄフリップフロップ６６３、６６４の出力状態が変動しているため、遅延期間のばらつきの範囲が変調パルス信号の立ち上がり周期に対応している。
すなわち、各Ｄフリップフロップ６６３、６６４が電断状態において動作しない場合、パチンコ機１０が電入状態になってから各Ｄフリップフロップ６６３、６６４は所定の状態、すなわちＬＯＷレベル信号を出力している状態から動作を開始する。かかる場合、リセット信号の出力からＭＰＵ３１１の動作開始までの遅延期間は、リセット信号が出力されてから最初のパルス信号が立ち上がるまでの期間に対してパルス信号の周期を１周期分加算したものになる。つまり、パチンコ機１０が電入状態になるタイミングに対して、各Ｄフリップフロップ６６３、６６４が所定の状態から動作を開始するため、リセット信号が出力されてから最初のパルス信号が立ち上がるまでの期間に対して加算するパルス信号の周期は一定になる。すると、リセット信号の出力タイミングに応じて変動する期間は、リセット信号が出力されてから最初のパルス信号が立ち上がるまでの期間であり、全体の遅延期間は、当該変動する期間に対して所定のパルス信号の１周期分だけオフセットした期間となる。換言すれば、遅延期間のばらつきの範囲は、パルス信号の周期に対応している。
これに対して、パチンコ機１０の電入状態及び電断状態にかかわらず各Ｄフリップフロップ６６３、６６４が動作している場合、パチンコ機１０が電入状態になるタイミングに対して各Ｄフリップフロップ６６３、６６４の出力状態は変動している。つまり、Ｑ３端子から出力されている信号の出力状態はパチンコ機１０の電入状態になるタイミングに依存しない。換言すれば、遅延期間のばらつきの範囲は、Ｑ３端子からの出力されている信号の周期に対応している。そして、当該信号の周期はパルス信号の周期よりも長くなっているため、遅延期間のばらつき範囲は、電断状態において動作しない構成と比較して、広範囲になっている。よって、遅延期間のばらつきも大きくなっているため、遅延期間はより不規則になっている。したがって、大当たり乱数カウンタＣ１の更新開始タイミングが把握されにくいため、大当たり当選となるタイミングを把握されにくい。よって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
なお、パチンコ機１０の電入状態及び電断状態にかかわらず各Ｄフリップフロップ６６３、６６４が動作する構成にしたが、これに限られず、各Ｄフリップフロップ６６３、６６４の情報を保持しておく構成としても上述した効果を得ることができる。具体的には、シュミットトリガ４１３から出力されるパルス信号を遮断する構成としてもよい。かかる構成にすることによって電力の消費を抑制することができる。
また、変調パルス信号は、パルス幅及び出力間隔がいずれもパルス信号のパルス幅及び出力間隔よりも大きくする構成としたが、これに限られず、パルス幅又は出力間隔のどちらか一方を大きくする構成としてもよい。要は、変調パルス信号のパルス幅及び出力間隔の少なくとも一方をパルス信号のそれよりも大きくする構成とすればよい。
＜第１１の実施形態＞
本実施形態では、不規則遅延回路６０２における変調回路に関する構成が上記第１０の実施形態と異なっている。そこで、以下にその構成について詳細に説明する。なお、以下の説明では、上記第１０の実施形態との相違点を中心に説明し、同一の構成については基本的に説明を省略する。第１１の実施形態では、図４１及び図４２に示した構成に代えて、図４３及び図４４に示す構成にする。
本実施形態では、シュミットトリガ４１３から出力されるパルス信号を、２つの異なる出力間隔を有し、２つの出力間隔で交互に出力する信号に変調する。そして、当該変調された信号の立ち上がりに基づいて、第１Ｄフリップフロップ６６１が入力状態に応じた信号を出力する構成とする。
具体的には、不規則遅延回路６０２は、変調回路６６２に代えて、パルス信号の立ち上がり間隔が異なる信号が出力されるようにパルス信号を変調する変調回路６７１を備えている。変調回路６７１は、第１の実施形態における変調回路３１４と同様に、第４Ｄフリップフロップ６７２と、第５Ｄフリップフロップ６７３と、第６Ｄフリップフロップ６７４と、第１ＸＯＲ回路６７５と、第２ＸＯＲ回路６７６と、を有している。これらと、電源及び発射制御基板３２１の電入時用電源部３２１ａとは図示しない電気経路及び電断監視基板３０２を介して電気的に接続されており、パチンコ機１０が電入状態である場合、当該電入時用電源部３２１ａから動作電力が供給されている。また、これら各Ｄフリップフロップ６７２、６７３、６７４及び各ＸＯＲ回路６７５、６７６は、電源線ＥＬＮ２を介して電断時用電源部３２１ｃと電気的に接続されている。パチンコ機１０が電断状態の場合、当該電断時用電源部３２１ｃから動作電力が供給されている。つまり、各Ｄフリップフロップ６７２、６７３、６７４及び各ＸＯＲ回路６７５、６７６は、パチンコ機１０の電入状態及び電断状態にかかわらず動作している。
なお、電断時用電源部３２１ｃに代えて別途コンデンサなどの充電手段を設ける構成としてもよい。また、電源線ＥＬＮ２は、電断監視基板３０２を介しているが、これに限られず、電断時用電源部３２１ｃと各Ｄフリップフロップ等との接続を直接行う構成としてもよい。要は、パチンコ機１０の電入状態及び電断状態にかからず動作電力が供給される構成であればよい。但し、電断時用電源部３２１ｃを用いる方が、構成の簡素化の観点から優れている。
各Ｄフリップフロップ６７２、６７３、６７４並びに各ＸＯＲ回路６７５、６７６の接続については、第１の実施形態における変調回路３１４と同一であるため、説明を省略する。
変調回路６７１の動作について図４４のタイミングチャートに基づき説明する。ｔ４６、ｔ４８、ｔ４９、ｔ５０，５２、ｔ５３、ｔ５５、ｔ５６、ｔ５７のタイミングにおいて、各Ｄフリップフロップ６７２、６７３、６７４は同期して、各Ｄ端子に入力されている信号をＱ端子から出力する。これらのタイミングにおけるＱ４端子〜Ｑ６端子の出力については、第１の実施形態におけるＱ１端子〜Ｑ３端子からの出力（図２２）と同様であるため、詳細な説明は省略するが、変調回路６７１はｔ４６のタイミングからｔ５６のタイミングまでの期間Ｔ５を１周期としてパルス幅及び出力間隔の異なるパルス信号を繰り返し出力する。
ｔ４７のタイミングでパチンコ機１０の電源がＯＮの状態、すなわちパチンコ機１０が電入状態となると、リセット回路６０１からリセット信号が出力される。より詳細には、リセット回路６０１からＨＩレベル信号が出力される。すると、第１Ｄフリップフロップ６６１のＤ１端子にＨＩレベルであるリセット信号が入力される。
その後、ｔ４９のタイミングでシュミットトリガ４１３から出力されている信号がＬＯＷレベルからＨＩレベルに立ち上がった場合、Ｑ６端子から出力される信号はＬＯＷレベルからＨＩレベル立ち上がる。当該立ち上がりに同期して、Ｑ１端子からＨＩレベル信号が出力される。すると、ＮＡＮＤ回路６１２には２つのＨＩレベル信号が入力されるため、ＮＡＮＤ回路６１２からＬＯＷレベル信号が出力される。当該信号の入力によりＭＰＵ３１１は動作を開始する。つまり、ｔ４７のタイミングからｔ４９のタイミングまでの遅延期間ＤＴ１２だけ、リセット信号の出力タイミングに対してＭＰＵ３１１の動作の開始タイミングが遅延されている。
ｔ５１のタイミングでパチンコ機１０が電断状態になる場合、リセット信号が直ちに出力されなくなるとともに、ＮＡＮＤ回路６１２からの出力信号は直ちにＬＯＷレベルからＨＩレベルに切り替わる。一方、各Ｄフリップフロップ６７２、６７３、６７４には電断状態においても電力が供給されているため、各Ｄフリップフロップ６７２、６７３、６７４の出力状態は保持される。なお、第１Ｄフリップフロップ６６１は、パチンコ機１０の電断状態においては、動作電力が供給されないため、出力状態は保持されない。
ｔ５４のタイミングでパチンコ機１０が再び電入状態になった場合、リセット回路６０１からＨＩレベルであるリセット信号が出力される。当該タイミングは、各Ｄフリップフロップ６７２、６７３，６７４の各ＣＬＫ端子に入力されるパルス信号の立ち上がりタイミングではないため、各Ｄフリップフロップ６７２、６７３、６７４は出力状態を保持する。
その後、ｔ５７のタイミングでＱ６端子から出力される信号がＬＯＷレベルからＨＩレベルに立ち上がるため、当該立ち上がりに同期して第１Ｄフリップフロップ６６１からＮＡＮＤ回路６１２に対してＨＩレベル信号が出力される。これにより、ＮＡＮＤ回路６１２からＬＯＷレベル信号が出力される。つまり、ｔ５４のタイミングからｔ５７までのタイミングまでの遅延期間ＤＴ１３だけ、リセット回路６０１からのリセット信号の出力タイミングに対してＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングが遅延されている。
ここで、Ｑ６端子から出力されている信号の立ち上がり間隔であるｔ４９のタイミングからｔ５３のタイミングまでの期間Ｔｃと、ｔ５３のタイミングから次の立ち上がりのタイミングであるｔ５７のタイミングまでの期間Ｔｄとが異なっている。詳細には、期間Ｔｃはパルス信号の周期Ｔ３の３倍になっており、期間Ｔｄはパルス信号の周期Ｔ３の４倍になっている。つまり、Ｑ６端子から、２種類の出力間隔で交互にパルス信号が出力されている。
以上詳述した本実施形態では、第６Ｄフリップフロップ６７４のＱ６端子から、パルス信号が、２種類の出力間隔で交互に出力されている。当該パルス信号の立ち上がりに基づいて、第１Ｄフリップフロップ６６１は同期する。よって、第１Ｄフリップフロップ６６１が同期するタイミングの間隔が２種類ある。これにより、第１Ｄフリップフロップ６６１が同期するタイミングが把握されにくい。
なお、本実施形態では、パルス信号の立ち上がり間隔は期間Ｔｃと期間Ｔｄの２種類であったが、これに限定されず、３種類以上であってもよい。要は、ＨＩレベル信号が少なくとも２種類の出力間隔で出力される構成であればよい。
また、本実施形態では、変調回路６７１から出力される信号は、ＨＩレベル信号が少なくとも２種類の出力間隔で出力される信号としたが、これに限られず、少なくとも２種類のパルス幅の信号が出力される信号としてもよい。かかる構成においても、パルス信号の立ち上がり間隔を２種類にすることができる。要は、変調回路６７１は、ＨＩレベル信号が少なくとも２種類の出力間隔で出力される信号又は少なくとも２種類のパルス幅で出力される信号の少なくとも一方を生成する回路であればよく、その具体的な構成は任意である。
また、本実施形態で用いた複合パルス信号を第７の実施形態に適用してもよい。Ｑ６端子から出力されている信号において、ＬＯＷレベルの期間は２種類あるとともに、ＨＩレベルの期間も２種類ある。よって、第７の実施形態においても上述した効果と同様の効果を得ることができる。
＜第１２の実施形態＞
以下、大当たり乱数カウンタＣ１を用いて大当たり抽選が行われるパチンコ機１０における第１２の実施形態を、図４５及び図４６に基づいて説明する。図４５は、本実施形態におけるパチンコ機１０の電気的構成を示す図であり、図４６は、メイン処理を示すフローチャートである。なお、以下の説明では、上記各実施形態との相違点について説明し、同一の構成については基本的にその説明を省略する。
本実施形態では、ＭＰＵ３１１に上記カウンタＣＩＮＩ、Ｃ１が設けられている構成に代えて、図４５に示すように、初期値用乱数カウンタＣＦ及び大当たり乱数カウンタＣ１を有するカウンタ更新回路７０１がＭＰＵ３１１と別体で主制御基板３０１に設けられている。カウンタ更新回路７０１は、電断監視基板３０２を介して電源及び発射制御基板３２１と電気的に接続されており、カウンタ更新回路７０１には電入時用電源部３２１ａ又は電断時用電源部３２１ｃから常に電力が供給されている。
カウンタ更新回路７０１は、所定の周期でパルス信号を出力する回路を備えており、当該回路から出力されるパルス信号に同期して、大当たり乱数カウンタＣ１及び初期値用乱数カウンタＣＦは０〜６７６の範囲内で順に１ずつ加算され最大値（つまり６７６）に達した後０に戻る構成となっている。つまり、ＭＰＵ３１１から独立して、大当たり乱数カウンタＣ１及び初期値用乱数カウンタＣＦの値は更新され、さらにパチンコ機１０の電入状態及び電断状態に関わらず更新される。
ここで、カウンタ更新回路７０１には、パルス信号の入力回数カウンタが別途設けられており、初期値用乱数カウンタＣＦに関しては、当該入力回数カウンタが所定の値（例えば「５」）となった場合に、初期値用乱数カウンタＣＦの数値の更新が行われる。これにより、初期値用乱数カウンタＣＦの更新頻度と、大当たり乱数カウンタＣ１の更新頻度とが異なることとなる。よって、初期値用乱数カウンタＣＦと大当たり乱数カウンタＣ１とは完全同期とならないようになっている。
さらに、カウンタ更新回路７０１には、入力回数カウンタの初期値を決定するカウンタが別途設けられている。当該カウンタは、入力回数カウンタが取り得る数値範囲（例えば「０」〜「４」の範囲内）で独自に更新されており、初期値用乱数カウンタＣＦの値が更新された場合には、その時点における入力回数カウンタの値が取得される。これにより、初期値用乱数カウンタＣＦの値は不規則なタイミングで更新されることとなる。よって、初期値用乱数カウンタＣＦの値を把握することが困難になっている。
次に、本実施形態におけるメイン処理について、図４６を用いて説明する。メイン処理におけるステップＳ９０１〜ステップＳ９０９の処理及びステップＳ９１１〜ステップＳ９１３の処理は、図１９のメイン処理におけるステップＳ４０１〜ステップＳ４０９の処理及びステップＳ４１０〜ステップＳ４１２の処理と同様である。ここで、使用ＲＡＭ領域のクリア処理におけるクリア対象はＭＰＵ３１１のＲＡＭ３１６であり、カウンタ更新回路７０１のカウンタの値はクリア処理の対象から除外されている。
本実施形態では、ステップＳ９１１の割り込み許可を設定する処理の前（ステップＳ９０９のＲＡＭ３１６の初期設定を実行した後又はステップＳ９１３のＲＡＭ判定値を消去する処理の実行後）に、ステップＳ９１０にて初期値設定処理を実行する点が他の実施形態と異なっている。初期値設定処理では、ＭＰＵ３１１によってその時点における初期値用乱数カウンタＣＦの値が取得され、当該取得された値が大当たり乱数カウンタＣ１の初期値として設定される。そして、大当たり乱数カウンタＣ１の値は、カウンタ更新回路７０１において当該初期値用乱数カウンタＣＦの値から順次更新される。
つまり、パチンコ機１０の電断状態及び電入状態に関わらず、大当たり乱数カウンタＣ１及び初期値用乱数カウンタＣＦの値はＭＰＵ３１１から独立して更新されており、パチンコ機１０に電源が投入された場合には、ＭＰＵ３１１によって初期値用乱数カウンタＣＦの値が取得され、当該取得された値を初期値として大当たり乱数カウンタＣ１の値の更新が行われる。
また、上記各実施形態と同様にリセット回路６０１とＭＰＵ３１１とを接続する経路上には、不規則遅延回路６０２が設けられており、不規則遅延回路６０２によって、リセット信号の出力タイミングに対して、ＭＰＵ３１１の動作の開始タイミングが不規則に遅延されている。当該リセット信号は、パチンコ機１０に電源が投入されることに基づいて出力される信号である。また、初期値設定処理はＭＰＵ３１１が動作を開始したことによって実行される処理である。よって、パチンコ機１０に電源が投入されたタイミングに対して初期値設定処理の実行タイミングが不規則に遅延されていることとなる。つまり、本実施形態では不規則遅延回路６０２によって遅延される処理の対象が初期値設定処理であり、当該処理の実行が遅延されることによって、パチンコ機１０の電源が投入されるタイミングに対して初期値の取得タイミングが遅延されることとなる。
パチンコ機１０が電入状態にある状況下においては、大当たり乱数カウンタＣ１の値が１周した場合、その旨を報知する報知信号がＭＰＵ３１１に対して出力される。ＲＡＭ３１６には、当該報知信号に対応したフラグ格納エリアが設けられており、当該報知信号がＭＰＵ３１１に対して入力された場合、その格納エリアに報知信号に対応したフラグが格納されるようになっている。そして、通常処理（図２０参照）のステップＳ５０８の処理後に、当該信号に対応したフラグが格納されているか否かを判定する処理が実行される。対応したフラグが格納されている場合には、ＭＰＵ３１１はその時点の初期値用乱数カウンタＣＦの値を読み込み、その値を大当たり乱数カウンタＣ１の初期値として設定する。その後、大当たり乱数カウンタＣ１の値は当該初期値から更新が行われる。これにより、初期値用乱数カウンタＣＦが乱数初期値カウンタＣＩＮＩとして兼用されている。
また、始動入賞処理については、図１８のフローチャートに示すように、ステップＳ３０５にてＭＰＵ３１１はカウンタ更新回路７０１からその時点における大当たり乱数カウンタＣ１の値を読み出し、当該読み出された値をステップＳ３０７にて保留球格納エリアに格納する。
以上詳述した本実施形態によれば、以下の優れた効果を奏する。
パチンコ機１０の電入状態及び電断状態に関わらず定期的に更新される大当たり乱数カウンタＣ１及び初期値用乱数カウンタＣＦを有するカウンタ更新回路７０１を設けた。そして、ＭＰＵ３１１が動作している状況下であり、さらに作動口８４に遊技球が入球した場合には、ＭＰＵ３１１はその時点における大当たり乱数カウンタＣ１を読み出す構成とした。かかる構成において、ＭＰＵ３１１が動作を開始した場合に実行されるメイン処理で、その時点における初期値用乱数カウンタＣＦの値が大当たり乱数カウンタＣ１の初期値として設定され、大当たり乱数カウンタＣ１の値は設定された初期値から順次更新される構成とした。ここで、初期値用乱数カウンタＣＦの値はパチンコ機１０の電入状態及び電断状態に関わらず更新しているため、初期値用乱数カウンタＣＦの値はＭＰＵ３１１が動作を開始するタイミングに応じて変動している。これにより、ＭＰＵ３１１が動作を開始する際の大当たり乱数カウンタＣ１の初期値が不規則になるため、当該初期値が把握されにくい。よって、ＭＰＵ３１１の動作の開始タイミングに基づいて、大当たり乱数カウンタＣ１の値が当選値となるタイミングが把握されにくい。したがって、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
初期値用乱数カウンタＣＦと、大当たり乱数カウンタＣ１とが完全同期しないようにした。仮に、両者が完全同期である場合、大当たり乱数カウンタＣ１の初期値として初期値用乱数カウンタＣＦを取得したとしても、その取得された値は、その時点における大当たり乱数カウンタＣ１の値であるため、大当たり乱数カウンタＣ１の値を把握することによって初期値取得処理の実行後の大当たり乱数カウンタＣ１の初期値を把握することができ、初期値取得処理の実行による「ぶら下げ基板」等を用いた不正行為の抑制の効果を十分に得ることができない。これに対して、大当たり乱数カウンタＣ１と初期値用乱数カウンタＣＦとが完全同期しないような構成であれば、大当たり乱数カウンタＣ１から初期値用乱数カウンタＣＦの値が把握されにくいため、「ぶら下げ基板」等を用いた不正行為を好適に抑制することができる。
また、初期値用乱数カウンタＣＦの値は、パチンコ機１０の電入状態及び電断状態に関わらず更新されているため、初期値用乱数カウンタＣＦの値は常に変動している。これにより、パチンコ機１０が電断状態である場合には、初期値用乱数カウンタＣＦの値は保持される構成と比較して、初期値用乱数カウンタＣＦの値が把握されにくい。よって、より好適に「ぶら下げ基板」等を用いた不正行為を抑制することができる。
カウンタ更新回路７０１のカウンタ値は初期化の対象から除外されている。仮に、カウンタ更新回路７０１のカウンタ値が初期化の対象になっている場合、これらの値は、ＲＡＭデータの初期化処理によって予め定められた値に設定されることとなり、初期化処理後に取得される初期値用乱数カウンタＣＦの値は変動しない。これに対して、上記構成のように、カウンタ更新回路７０１のカウンタ値がＲＡＭデータの初期化処理の初期化の対象から除外されているため、当該カウンタ値はＲＡＭデータの初期化処理によって影響を受けない。これにより、初期化処理後に取得される初期値用乱数カウンタＣＦの値は取得タイミングに応じて変動している。つまり、初期化処理後における初期値の変動が確保されている。
ここで、仮に「ぶら下げ基板」等によってリセット信号の出力タイミングが把握され、さらに初期値用乱数カウンタＣＦの値が把握されると、リセット信号の出力タイミングにおける初期値用乱数カウンタＣＦの値を把握されるおそれがある。すると、リセット信号の出力タイミングにおける大当たり乱数カウンタＣ１の初期値が把握されることとなるため、大当たり乱数カウンタＣ１の値が当選値となるタイミングを把握されるおそれがある。これに対して、リセット信号を出力するリセット回路６０１と、初期値設定処理を実行するＭＰＵ３１１とを接続する経路上に不規則遅延回路６０２が設けられているため、リセット信号の出力タイミングに対してＭＰＵ３１１の動作開始タイミングが不規則に遅延されている。これにより、リセット信号の出力タイミングに対して初期値設定処理の実行タイミングが不規則に遅延されるため、リセット信号の出力タイミングに対して初期値用乱数カウンタＣＦの取得タイミングが不規則になる。よって、リセット信号の出力タイミングに基づいて、大当たり乱数カウンタＣ１の初期値は把握されにくい。したがって、大当たり乱数カウンタＣ１の値が当選値となるタイミングの把握を困難にすることができるため、「ぶら下げ基板」等を用いた不正行為を好適に抑制することができる。
なお、本実施形態では、第５乃至第１１の実施形態のいずれの不規則遅延回路６０２を用いてもよい。
また、カウンタ更新回路７０１は主制御基板３０１に設けられる構成としたが、これに限られない。但し、防犯性及び配線の観点から主制御基板３０１に設ける構成とした方が好ましい。
＜第１３の実施形態＞
本実施形態では、不規則遅延回路６０２が遅延させる対象が異なっている。そこで、本実施形態における遅延させる対象を以下に説明する。なお、以下の説明では、上記第５乃至第１２の実施形態と同一の構成については基本的に説明を省略する。
電源及び発射制御装置２４３には、図４７に示すように、ＲＡＭ消去スイッチ２４７に代えて、電入中ＲＡＭ消去スイッチ８０１が設けられている。電入中ＲＡＭ消去スイッチ８０１は、外部から押すことができるスイッチである。電入中ＲＡＭ消去スイッチ８０１は、主制御基板３０１に設けられているＲＡＭ消去信号出力回路８０２と電気的に接続されている。
ＲＡＭ消去信号出力回路８０２はＭＰＵ３１１と電気的に接続されている。ＲＡＭ消去信号出力回路８０２は電入中ＲＡＭ消去スイッチ８０１が操作されたことに基づいて、ＲＡＭ消去信号を出力するように構成されている。当該ＲＡＭ消去信号がＭＰＵ３１１に対して入力された場合、ＭＰＵ３１１は、ＲＡＭデータを初期化する処理、詳細にはメイン処理（図１９）のステップＳ４０８及びステップＳ４０９の処理を実行するように構成されている。これにより、電源のＯＮ／ＯＦＦの動作を伴うことなくＲＡＭデータの初期化処理を行うことができる。すなわち、上記各実施形態においては、ＲＡＭ消去スイッチ２４７を押しつつ電源を投入することによって、上記ＲＡＭデータを初期化する処理が実行されていたが、本実施形態では電源投入を要することなくＲＡＭデータの初期化処理を行うことができるようになっている。これにより、ＲＡＭデータの初期化処理を容易に行うことができる。
ここで、図４７及び図４８に示すように、ＲＡＭ消去信号出力回路８０２とＭＰＵ３１１とを接続する経路上に不規則遅延回路６０２が設けられている。ＲＡＭ消去信号出力回路８０２から出力されるＲＡＭ消去信号は、不規則遅延回路６０２を介してＭＰＵ３１１に入力される。具体的には、電入中ＲＡＭ消去スイッチ８０１が操作された場合、ＲＡＭ消去信号出力回路８０２からＲＡＭ消去信号であるＨＩレベル信号が出力される。当該ＨＩレベル信号は、信号線ＬＮ３及び信号線ＬＮ４を介してＮＡＮＤ回路６１２に入力される。この場合、信号線ＬＮ３からＮＡＮＤ回路６１２に対して入力される信号状態は、直ちにＨＩレベルとなる。
一方、信号線ＬＮ４からＮＡＮＤ回路６１２へのＨＩレベル信号の入力については、不規則遅延回路６０２の積分回路６１１によって遅延される。当該遅延期間は、上述した通りコンデンサ６１３に蓄積されている残留電荷量によって変動する。そして、信号線ＬＮ３及び信号線ＬＮ４からＮＡＮＤ回路６１２にＨＩレベル信号が入力された場合、ＮＡＮＤ回路６１２からＬＯＷレベル信号が出力される。当該ＬＯＷレベル信号がＭＰＵ３１１に入力された場合に、ＭＰＵ３１１はＲＡＭデータを初期化する処理を実行する。
以上詳述した本実施形態では、ＲＡＭ消去信号出力回路８０２とＭＰＵ３１１とを接続する経路上に不規則遅延回路６０２を設けた。これにより、ＲＡＭ消去信号出力回路８０２から出力されるＲＡＭ消去信号の出力タイミングからＲＡＭデータの初期化処理が実行される実行タイミングまでの期間が変動する。よって、当該期間が不規則になる。しがたって、仮にＲＡＭデータの初期化処理を実行した際に、大当たり乱数カウンタＣ１の値が予め定められた固定値から更新が開始される構成であったとしても、ＲＡＭ消去信号出力回路８０２からＲＡＭ消去信号が出力されたタイミング（又は電入中ＲＡＭ消去スイッチ８０１が操作されたタイミング）に基づいて、大当たり乱数カウンタＣ１の値が当選値となるタイミングは把握されにくい。よって、ＲＡＭデータの初期化処理の容易性を確保しつつ、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
なお、電入中ＲＡＭ消去スイッチ８０１は、電源及び発射制御装置２４３に設けられていたが、これに限られず、例えば主制御装置１６２に設けられている構成としてもよい。
また、本実施形態では、不規則遅延回路６０２として第５の実施形態の構成を用いたが、これに限られず、第６乃至第１１の実施形態のいずれの構成を用いてもよい。
＜第１４の実施形態＞
本実施形態では、大当たり乱数カウンタＣ１等に関する構成が第１３の実施形態と異なっている。そこで、上記異なる点について詳細に説明する。なお、以下の説明では、上記第１３の実施形態と同一の構成については基本的に説明を省略する。
本実施形態では、第１２の実施形態に示したカウンタ更新回路７０１が設けられている。上述した通り、カウンタ更新回路７０１には大当たり乱数カウンタＣ１及び初期値用乱数カウンタＣＦが設けられており、当該カウンタＣ１、ＣＦの値は、パチンコ機１０の電入状態及び電断状態に関わらず、ＭＰＵ３１１から独立して更新されている。そして、作動口８４に遊技球が入球した場合には、ＭＰＵ３１１は、その時点における大当たり乱数カウンタＣ１の値を読み込み、当該数値が当選値と一致するか否かを判定する。
かかる構成における通常処理について図４９を用いて説明する。先ず、ステップＳ１００１では、ＲＡＭ消去フラグがあるか否かを判定する。ここで、ＲＡＭ３１６にはＲＡＭ消去フラグ格納エリアが設けられており、ＲＡＭ消去フラグはＲＡＭ消去信号がＭＰＵ３１１に入力された場合に、タイマ割込み処理（図１７）にて、ＲＡＭ消去フラグ格納エリアに格納されるフラグである。つまり、ＲＡＭ消去フラグが格納されているということは、電入中ＲＡＭ消去スイッチ８０１が操作されたことを意味する。この場合、ステップＳ１００２進む。
ステップＳ１００２〜ステップＳ１００４の処理は、ステップＳ９０８〜ステップＳ９１０の処理と同様の処理である。つまり、使用ＲＡＭ領域をクリアするとともに、ＲＡＭ３１６の初期設定を行う。そして、初期値用乱数カウンタＣＦの値を取得し、当該取得した値を大当たり乱数カウンタＣ１の初期値として設定する。
その後、ステップＳ１００５では、ＲＡＭ消去フラグのクリア処理を実行する。当該処理では、ＲＡＭ消去フラグを消去する。当該処理を実行した後は、ステップＳ１００６に進む。
ステップＳ１００６〜ステップＳ１０１２の処理は図２０のステップＳ５０１〜ステップＳ５０７の処理と同様であるため、説明を省略する。
ステップＳ１０１３及びステップＳ１０１４の処理では、大当たり乱数カウンタＣ１の値が１周した場合における大当たり乱数カウンタＣ１の初期値設定処理を実行する。具体的には、先ずステップＳ１０１３において、大当たり乱数カウンタＣ１の値が１周したか否かを判定する。詳細には、大当たり乱数カウンタＣ１の値が１周した場合、カウンタ更新回路７０１からその旨の信号が出力される。ＲＡＭ３１６には、当該信号に対応したフラグ格納エリアが設けられており、当該信号がＭＰＵ３１１に対して入力された場合、その格納エリアに当該信号に対応したフラグが格納されるようになっている。そして、ステップＳ１０１３では、その対応したフラグが格納されているか否かを判定する。
大当たり乱数カウンタＣ１の値が１周していない場合にはステップＳ１０１５に進む一方、大当たり乱数カウンタＣ１の値が１周している場合には、ステップＳ１０１４に進み、初期値設定処理を実行し、ステップＳ１０１５に進む。初期値設定処理は、ステップＳＳ１００４（ステップＳ９１０）と同様である。ステップＳ１０１５〜ステップＳ１０１８の処理は、ステップＳ５０８〜ステップＳ５１１の処理と同様である。
以上詳述した本実施形態によれば、電入中ＲＡＭ消去スイッチ８０１及びＲＡＭ消去信号出力回路８０２が設けられているパチンコ機１０に、大当たり乱数カウンタＣ１及び初期値用乱数カウンタＣＦを有するカウンタ更新回路７０１を設けた。そして、電入中ＲＡＭ消去スイッチ８０１が操作された場合には、ＲＡＭデータの初期化処理を実行するとともに、カウンタ更新回路７０１の初期値用乱数カウンタＣＦの値を取得し、当該取得された値を大当たり乱数カウンタＣ１の初期値として設定する構成とした。これにより、電入中ＲＡＭ消去スイッチ８０１が操作された場合、当該電入中ＲＡＭ消去スイッチ８０１の操作タイミングに応じて初期値設定処理によって取得される初期値用乱数カウンタＣＦの値が変動するため、電入中ＲＡＭ消去スイッチ８０１が操作された場合における大当たり乱数カウンタＣ１の初期値が把握されにくい。よって、「ぶら下げ基板」等の不正行為を抑制することができる。
また、大当たり乱数カウンタＣ１の値及び初期値用乱数カウンタＣＦの値はカウンタ更新回路７０１において独立して更新しており、ＭＰＵ３１１は更新されている数値を読み込むのみであるため、ＭＰＵ３１１の処理負荷が軽減されている。特に、電入中ＲＡＭ消去スイッチ８０１を設け、電入中ＲＡＭ消去スイッチ８０１に基づくＲＡＭデータの初期化処理を通常処理において実行する構成にした場合、処理負荷の増大が懸念される。すると、乱数初期値更新処理が十分に行われなくなり、乱数初期値カウンタＣＩＮＩの数値に偏りが生じる可能性がある。すると、大当たり乱数カウンタＣ１の取り得る数値にも偏りが生じることとなる。これに対して、本実施形態では、ＭＰＵ３１１の処理状況に関わらず大当たり乱数カウンタＣ１の値及び初期値用乱数カウンタＣＦの値は更新されているため、上記不都合を回避される。つまり、電入中ＲＡＭ消去スイッチ８０１及びそれに基づくＲＡＭデータの初期化処理を設けたことによって生じ得る不都合を回避することができる。
＜第１５の実施形態＞
以下、大当たり乱数カウンタＣ１を用いて大当たり抽選が行われるパチンコ機１０における第１５の実施形態を、図５０及び図５１に基づいて説明する。図５０は、本実施形態におけるパチンコ機１０の電気的構成の一部を示す図である。なお、以下の説明では、上記各実施形態との相違点について説明し、同一の構成については基本的にその説明を省略する。
上記第１の実施形態等では、ハード乱数用クロック回路３１３は交流電圧からクロック信号を生成するものであったが、本実施形態では、これに代えて、水晶振動子を有し動作電力が供給されることに基づいてハード乱数用クロック信号を生成するハード乱数用クロック回路９００を用いて大当たり乱数カウンタＣ１の更新を行う。
具体的には、主制御基板３０１には、ハード乱数用クロック信号を出力するハード乱数用クロック回路９００が設けられている。ハード乱数用クロック回路９００は水晶振動子を備えた発振回路であり、電断監視基板３０２を介して電源及び発射制御基板３２１と電気的に接続されている。パチンコ機１０が電入状態となった場合には、電源及び発射制御基板３２１からハード乱数用クロック回路９００に対して動作電力として直流電圧の動作電圧Ｖｃｃが供給される。ハード乱数用クロック回路９００は、電源及び発射制御基板３２１から動作電力が供給されている状況において、ハード乱数用クロック信号を出力する構成となっている。ハード乱数用クロック信号は、システム用クロック信号とは異なる周期のクロック信号となるように設定されている。
ハード乱数用クロック回路９００は、ＭＰＵ３１１に対して電気的に接続されており、ハード乱数用クロック信号はＭＰＵ３１１に対して出力される。当該ＭＰＵ３１１のＲＯＭ３１５の一部には、ハード乱数用クロック信号の入力に基づいて数値情報を更新する大当たり乱数カウンタＣ１が設けられている。大当たり乱数カウンタＣ１は、システム用クロック信号の入力に同期することなく、ハード乱数用クロック信号の入力に同期して更新されるように設定されている。大当たり乱数カウンタＣ１は、０〜６７６の範囲内で順に１ずつ加算され最大値（つまり６７６）に達した後０に戻る構成となっている。そして、作動口８４に対して遊技球が入球した場合には、その時点における大当たり乱数カウンタＣ１の値が取得され、当否判定等が行われる。
なお、パチンコ機１０が電断状態になった場合には、大当たり乱数カウンタＣ１のカウンタ値は保持されないようになっている。そして、パチンコ機１０が電入状態になった場合に実行される立ち上げ処理において、大当たり乱数カウンタＣ１のカウンタ値は所定の値（例えば「０」）にリセットされるように構成されている。
ここで、図５０及び図５１に示すように、ハード乱数用クロック回路９００と、電断監視基板３０２とを接続する経路上には、動作電力を伝達する電力伝達回路９０１が設けられている。当該電力伝達回路９０１について、図５１のブロック回路図を用いて説明する。
電力伝達回路９０１は、不規則遅延回路６０２と、不規則遅延回路６０２に対する電圧及び電流を調整する調整抵抗９１１と、不規則遅延回路６０２から出力される信号に基づいて、動作電力をハード乱数用クロック回路９００に対して供給する増幅回路９１２と、から構成されている。
先ず、増幅回路９１２について説明する。増幅回路９１２は、ＮＰＮトランジスタ９１３と、ＰＮＰトランジスタ９１４と、から構成されている。これら両トランジスタ９１３、９１４は、いわゆるインバーテッドダーリントン接続されている。詳細には、ＮＰＮトランジスタ９１３のコレクタとＰＮＰトランジスタ９１４のベースが接続されており、ＮＰＮトランジスタ９１３のエミッタが接地されており、ＮＰＮトランジスタ９１３のベースは不規則遅延回路６０２の出力端子と接続されており、ＰＮＰトランジスタ９１４のコレクタがハード乱数用クロック回路９００に接続されており、ＰＮＰトランジスタ９１４のエミッタは電源及び発射制御基板３２１に接続されている。ＰＮＰトランジスタ９１４のエミッタには、パチンコ機１０が電入状態である状況において、電源及び発射制御基板３２１から直流の動作電圧Ｖｃｃが印加されている。
かかる構成によれば、不規則遅延回路６０２からＬＯＷレベル信号が出力されている状況においては、ＮＰＮトランジスタ９１３のベースには電流が流れていないため、ＮＰＮトランジスタ９１３はオフ状態である。この場合、ＮＰＮトランジスタ９１３のコレクタ−エミッタ間には電流は流れていない。ＮＰＮトランジスタ９１３のコレクタ−エミッタ間の電流はＰＮＰトランジスタ９１４のベース電流であるため、ＰＮＰトランジスタ９１４のベースには電流は流れていない。このため、ＰＮＰトランジスタ９１４はオフ状態である。これにより、ＰＮＰトランジスタ９１４のコレクタ−エミッタ間には電流は流れないため、ハード乱数用クロック回路９００には動作電力が供給されない。
一方、不規則遅延回路６０２からＨＩレベル信号が出力された場合には、ＮＰＮトランジスタ９１３には所定の大きさのベース電流が流れるため、ＮＰＮトランジスタ９１３がオン状態となる。この場合、ＰＮＰトランジスタ９１４のベースに対してベース電流が流れる。当該ベース電流の電流値は、ＮＰＮトランジスタ９１３に流れるベース電流の電流値にＮＰＮトランジスタ９１３の増幅率を乗算した値になる。すると、ＰＮＰトランジスタ９１４がオン状態となり、ＰＮＰトランジスタ９１４のエミッタ−コレクタ間に所定の電流（コレクタ電流）が流れる。当該コレクタ電流は、ＰＮＰトランジスタ９１４のベース電流の電流値にＰＮＰトランジスタ９１４の増幅率を乗算した値になる。すなわち、コレクタ電流の電流値は、ＮＰＮトランジスタ９１３のベース電流の電流値に対して、ＮＰＮトランジスタ９１３の増幅率と、ＰＮＰトランジスタ９１４の増幅率とを乗算した値になる。
また、ＮＰＮトランジスタ９１３及びＰＮＰトランジスタ９１４のインバーテッドダーリントン接続がなされているため、増幅回路９１２において損失される電圧はＰＮＰトランジスタ９１４の飽和電圧（コレクタ−エミッタ間の電圧）である。
例えば、仮にＮＰＮトランジスタ２つからなるダーリントン接続の場合、増幅率はインバーテッドダーリントン接続の場合と同一である一方、その構成上損失される電圧は、１段目のＮＰＮトランジスタのベース−エミッタ間の電圧と、２段目のＮＰＮトランジスタの飽和電圧とを合わせた電圧である。つまり、インバーテッドダーリントン接続を用いた場合、ダーリントン接続を用いた場合と比較して、同一の増幅率を確保しつつ、増幅回路９１２による電圧の損失が低減されている。
以上のことから、不規則遅延回路６０２からＨＩレベル信号が出力された場合、ハード乱数用クロック回路９００には、不規則遅延回路６０２から流れる電流と比較して高い電流が供給されるとともに、高電流化に伴う電圧降下が抑制された電圧が印加されている。これにより、不規則遅延回路６０２からＨＩレベル信号が出力された場合には、ハード乱数用クロック回路９００に対して回路損失を抑えつつ、ハード乱数用クロック回路９００が動作可能な電力を供給することができる。すなわち、不規則遅延回路６０２からの出力状態に応じて増幅回路９１２のオン／オフが切り替わり、当該切り替わりに応じてハード乱数用クロック回路９００への電力供給のオン／オフが切り替わる。
なお、ＮＰＮトランジスタ９１３及びＰＮＰトランジスタ９１４それぞれには、ベースに入力される電圧を電流に変換する入力抵抗９１３ａ、９１４ａが設けられている。これにより、ＮＰＮトランジスタ９１３及びＰＮＰトランジスタ９１４は、入力電圧に代えて、ベース電流に基づいて制御されることとなる。詳細には、一般的にトランジスタにおいて、コレクタ電流は、ベースに対する入力電圧の変化に対して指数関数的に変化する一方、ベース電流の変化に対してリニアに変化する。そのため、ベース電流による制御の方が、ベースに対する入力電圧に基づく制御よりも、安定したコレクタ電流の供給を実現することができる。よって、ハード乱数用クロック回路９００に対して安定した動作電力の供給を行うことが可能となっている。
また、ＮＰＮトランジスタ９１３及びＰＮＰトランジスタ９１４それぞれには、ベースとエミッタとを接続するバイパス配線が設けられており、当該配線上に抵抗９１３ｂ、９１４ｂが設けられている。これにより、リーク電流（ノイズ等により発生したものも含む）は、抵抗９１３ｂ又は９１４ｂを介してバイパス配線上を流れるため、リーク電流がトランジスタのベースに流れにくい。よって、各トランジスタ９１３、９１４の誤動作が抑制されている。
特に、インバーテッドダーリントン接続の場合、ＮＰＮトランジスタ９１３がオフ状態である状況においてＰＮＰトランジスタ９１４のベースはフローティングとなるため、当該ベースに対する入力電圧が不安定になり易い。このため、ハード乱数用クロック回路９００に対する電力供給が不安定になり、ハード乱数用クロック信号が予め定められた周期で出力されない場合が生じ得る。これに対して、本実施形態では、上記バイパス配線及び抵抗９１４ｂによって、ＰＮＰトランジスタ９１４のベースがプルアップされている。これにより、上記不都合を回避することができ、増幅回路９１２における回路の安定性が高められている。すなわち、インバーテッドダーリントン接続を用いたことによって生じ得る不都合を回避することができる。
さらに、不規則遅延回路６０２からの出力又は動作電圧Ｖｃｃの印加が停止した場合には、各トランジスタ９１３、９１４に蓄積されていたキャリアがバイパス配線を介して放出されるため、ターンオフの高速化が実現されている。これにより、ハード乱数用クロック回路９００への動作電力の供給の停止を迅速に行うことが可能となっている。
増幅回路９１２のオン／オフ制御を行う不規則遅延回路６０２及び調整抵抗９１１について説明する。
先ず、調整抵抗９１１について説明すると、調整抵抗９１１は、不規則遅延回路６０２と電源及び発射制御基板３２１とを接続する経路上に直列に配置されている。電源及び発射制御基板３２１から動作電圧Ｖｃｃが印加された場合には、動作電圧Ｖｃｃは調整抵抗９１１を介して不規則遅延回路６０２に対して入力される。これにより、調整抵抗９１１の抵抗値によって不規則遅延回路６０２に対して入力される入力電圧及び入力電流が調整される。詳細には、電源及び発射制御基板３２１から動作電圧Ｖｃｃが印加された場合、不規則遅延回路６０２にはＨＩレベル信号と認識可能な程度の電圧が入力されているように設定されている。よって、不規則遅延回路６０２に対して過度な電圧が印加されたり、電流が流れたりすることが抑制されているため、不規則遅延回路６０２の正常な動作及び消費電力の低減を図ることができる。
次に、不規則遅延回路６０２について説明する。不規則遅延回路６０２は、電源及び発射制御基板３２１からの入力電圧及び信号変換回路４０２からのパルス信号に基づいて、ＨＩレベル信号又はＬＯＷレベル信号を出力する構成となっている。具体的には、不規則遅延回路６０２は、Ｄフリップフロップ９１５と、ＡＮＤ回路９１６と、から構成されている。Ｄフリップフロップ９１５のＤ端子には、調整抵抗９１１を介して、電源及び発射制御基板３２１が接続されており、ＣＬＫ端子には、信号変換回路４０２の出力端子（シュミットトリガ４１３の出力端子）が接続されており、Ｑ端子には、ＡＮＤ回路９１６の一方の入力端子が接続されている。ＡＮＤ回路９１６の他方の入力端子には、調整抵抗９１１を介して電源及び発射制御基板３２１が接続されている。
ここで、不規則遅延回路６０２の動作について説明する。パチンコ機１０が電入状態となると、電源及び発射制御基板３２１から動作電圧Ｖｃｃが印加され、ＨＩレベル信号がＤフリップフロップ９１５のＤ端子及びＡＮＤ回路９１６の入力端子の一端に入力される。この場合、Ｑ端子からはＬＯＷレベル信号が出力されており、ＡＮＤ回路９１６からはＬＯＷレベル信号が出力されている。
その後、第８の実施形態で説明した通り、シュミットトリガ４１３からのパルス信号が立ち上がると、当該立ち上がりに同期してＱ端子からＨＩレベル信号が出力される。すると、ＡＮＤ回路９１６からＨＩレベル信号が出力されるため、上述の通り、増幅回路９１２が動作する。増幅回路９１２が動作することによって、ハード乱数用クロック回路９００に対して動作電力が供給される。
ここで、動作電圧Ｖｃｃが印加されてから、ＡＮＤ回路９１６がＨＩレベル信号を出力するまでの期間は、動作電圧Ｖｃｃが印加された時点におけるパルス信号の形態に応じて変動している。当該パルス信号の形態はパチンコ機１０の電入状態となるタイミングに応じて変動している。つまり、パチンコ機１０が電入状態となってから、ＡＮＤ回路９１６からＨＩレベル信号が出力されるまでの期間は、パチンコ機１０が電入状態となるタイミングに応じて変動していると言える。これにより、パチンコ機１０が電入状態となってから、ハード乱数用クロック回路９００に対して動作電力が供給されるまでの期間が不規則になっている。
パチンコ機１０が電断状態となった場合には、電源及び発射制御基板３２１からの動作電圧Ｖｃｃの印加が停止される。この場合、不規則遅延回路６０２、詳細にはＤフリップフロップ９１５のＤ端子及びＡＮＤ回路９１６の他方の入力端子に、ＬＯＷレベル信号が入力される。これにより、ＡＮＤ回路９１６から直ちにＬＯＷレベル信号が出力されることとなり、増幅回路９１２がオフ状態となる。よって、Ｑ端子からＬＯＷレベル信号の出力を待つことなく増幅回路９１２をオフ状態にすることができる。
ここで、電源及び発射制御基板３２１から動作電圧Ｖｃｃが供給されていない状況では、増幅回路９１２のＰＮＰトランジスタ９１４のコレクタ−エミッタ間に電圧が印加されないため、不規則遅延回路６０２の出力状態に関わらず、増幅回路９１２は動作しない。しかしながら、トランジスタに蓄積されたキャリアの影響等によって増幅回路９１２が動作する場合がある。特に、飽和電圧はトランジスタをオン状態にするために必要なベース−エミッタ間の電圧に対して低いため、ＮＰＮトランジスタ９１３がオン状態になっている状況では、ＮＰＮトランジスタ９１３がオフ状態となっている状況と比較して、ＰＮＰトランジスタ９１４の誤動作が生じやすい。
これに対して、本実施形態では、パチンコ機１０が電断状態になった場合には、Ｄ端子からのＬＯＷレベル信号の入力を待つことなく、直ちに不規則遅延回路６０２から増幅回路９１２に対してＬＯＷレベル信号が出力され、当該ＬＯＷレベル信号の入力に基づいて、増幅回路９１２のＮＰＮトランジスタ９１３がオフ状態となる。これにより、増幅回路９１２の誤動作が生じにくい。よって、パチンコ機１０が電断状態になったにも関わらず、ハード乱数用クロック回路９００に対して動作電力の供給が行われることが抑制されている。
以上詳述した本実施形態によれば、パチンコ機１０が電入状態となったタイミングからハード乱数用クロック回路９００に動作電力が供給されるまでの期間を、パチンコ機１０が電入状態となったタイミングに応じて変動させる不規則遅延回路６０２を設けた。これにより、パチンコ機１０が電入状態となってから、ハード乱数用クロック回路９００の動作タイミング（ハード乱数用クロック信号の出力開始タイミング）までの期間が変動することとなる。すると、ハード乱数用クロック信号の入力に基づいて更新を行う大当たり乱数カウンタＣ１の更新タイミングが把握されにくい。よって、仮にパチンコ機１０が電入状態となった場合に大当たり乱数カウンタＣ１がリセットされる構成であっても、大当たり乱数カウンタＣ１の更新開始タイミングが把握されにくいため、「ぶら下げ基板」等を用いた不正行為を好適に防止することができる。
また、ハード乱数用クロック回路９００の動作タイミングが変動した場合であっても、システム用クロック回路３１２の動作タイミングは一定であるため、不規則遅延回路６０２によってハード乱数用クロック回路９００の動作が遅延された場合であっても、ＭＰＵ３１１を正常に動作させることができる。
さらに、ハード乱数用クロック信号の周期とシステム用クロック信号の周期とを異ならせるように設定した。これにより、仮にシステム用クロック信号の周期が把握された場合であっても、ハード乱数用クロック信号に応じて更新する大当たり乱数カウンタＣ１の更新タイミングは把握されない。よって、システム用クロック信号の周期から大当たり乱数カウンタＣ１の更新タイミングを把握し、大当たり乱数カウンタＣ１が当選情報と一致するタイミングを把握する不正行為を防止することができる。
＜第１６の実施形態＞
本実施形態では、データ消去に関する構成が第１５の実施形態と異なっているとともに、不規則遅延させる対象が第１５の実施形態と異なっている。そこで、本実施形態におけるデータ消去に関する構成について以下に説明する。なお、以下の説明では、第１５の実施形態と同一の構成については基本的に説明を省略する。
電源及び発射制御装置２４３には、図５２に示すように、ＲＡＭ消去スイッチ２４７に代えて、データ消去スイッチ１００１が設けられている。データ消去スイッチ１００１は、パチンコ機１０の外部から操作することができるスイッチである。データ消去スイッチ１００１は、主制御基板３０１に設けられているデータ消去信号出力回路１００２と電気的に接続されている。
データ消去信号出力回路１００２は、信号線ＬＮ５を介してＭＰＵ３１１に対して接続されている。データ消去信号出力回路１００２は、データ消去スイッチ１００１が操作されたことに基づいて、ＭＰＵ３１１に対してデータ消去信号を出力する構成となっている。データ消去信号がＭＰＵ３１１に対して入力された場合、ＭＰＵ３１１は、ＲＡＭデータを初期化する処理、詳細にはメイン処理（図１９）のステップＳ４０８及びステップＳ４０９の処理を実行するとともに、ＲＯＭ３１５に設けられている大当たり乱数カウンタＣ１のカウンタ値を初期化する処理を実行するように構成されている。これにより、電源のＯＮ／ＯＦＦの動作を伴うことなくデータの初期化処理を行うことができる。よって、データの初期化処理を容易に行うことができる。
また、データ消去信号出力回路１００２は、信号線ＬＮ５とは別の信号線ＬＮ６を介して、電力伝達回路９０１に対して接続されている。データ消去信号出力回路１００２は、パチンコ機１０が電入状態である状況において、電力伝達回路９０１に対してＨＩレベル信号又はＬＯＷレベル信号を出力している。電力伝達回路９０１は、データ消去信号出力回路１００２からのＨＩレベル信号の入力に基づいて、ハード乱数用クロック回路９００に対して動作電力を供給している。
詳細に説明すると、電力伝達回路９０１には、図５３のブロック回路図に示すように、調整抵抗９１１及び増幅回路９１２に対して上流側にリセット用トランジスタ１００３が設けられている。リセット用トランジスタ１００３はＮＰＮトランジスタであり、コレクタは電断監視基板３０２を介して電源及び発射制御基板３２１と接続されており、エミッタは調整抵抗９１１及び増幅回路９１２それぞれに対して接続されており、ベースはデータ消去信号出力回路１００２に対して接続されている。
データ消去信号出力回路１００２からＨＩレベル信号が出力されている状況においては、リセット用トランジスタ１００３はオン状態となっているため、電源及び発射制御基板３２１からの動作電圧Ｖｃｃ（詳細には動作電圧Ｖｃｃからリセット用トランジスタ１００３の飽和電圧分を差し引いた電圧）が不規則遅延回路６０２及び増幅回路９１２に対して印加される。この場合、不規則遅延回路６０２から増幅回路９１２に対してＨＩレベル信号が出力されることを条件として、増幅回路９１２を介して動作電力がハード乱数用クロック回路９００に対して供給される。
一方、データ消去信号出力回路１００２からＬＯＷレベル信号が出力されている状況においては、リセット用トランジスタ１００３はオフ状態となっているため、電源及び発射制御基板３２１からの動作電圧Ｖｃｃは、不規則遅延回路６０２及び増幅回路９１２に対して印加されない。この場合、上記第１５の実施形態で説明した通り、不規則遅延回路６０２から増幅回路９１２に対してＬＯＷレベル信号が出力されるとともに、増幅回路９１２のＰＮＰトランジスタ９１４のコレクタ−エミッタ間に電圧が印加されない。よって、増幅回路９１２は動作しないため、ハード乱数用クロック回路９００には動作電力は供給されない。
ここで、データ消去信号出力回路１００２は、データ消去スイッチ１００１が操作された場合、予め定められた特定停止期間Ｔｓに亘ってＬＯＷレベル信号を出力するように構成されている。当該特定停止期間Ｔｓは、シュミットトリガ４１３から出力されるパルス信号の１周期よりも長い期間になるように設定されている。
データ消去スイッチ１００１の操作に基づく電力伝達回路９０１の動作について図５４のタイミングチャートに基づき説明する。なお、ｔ５９のタイミング、ｔ６０のタイミング、ｔ６２のタイミングは、シュミットトリガ４１３からのパルス信号の立ち上がりタイミングを示しており、当該タイミングにてＤフリップフロップ９１５は、その時点においてＤ端子に入力されている信号をＱ端子から出力させる。すなわち、シュミットトリガ４１３から出力されるパルス信号の周期Ｔ３が、Ｄフリップフロップ９１５が同期する周期となっている。
ｔ５８のタイミングにて、データ消去スイッチ１００１が操作された場合、データ消去信号出力回路１００２から電力伝達回路９０１に対する信号状態がＨＩレベルからＬＯＷレベルに立ち下がる。すると、増幅回路９１２のＰＮＰトランジスタ９１４のコレクタ−エミッタ間に電圧が印加されなくなるとともに、ＡＮＤ回路９１６からＬＯＷレベル信号が出力される。これにより、ハード乱数用クロック回路９００への動作電力の供給が停止する。
なお、データ消去信号出力回路１００２からの信号状態がＬＯＷレベルになったことに基づいて、Ｄフリップフロップ９１５のＤ端子にはＬＯＷレベル信号が入力される。一方、ｔ５８のタイミングは、Ｄフリップフロップ９１５が同期するタイミングではないため、Ｑ端子からの出力状態はＨＩレベル状態に維持される。
その後、ｔ５９のタイミングでは、Ｄ端子にはＬＯＷレベル信号が入力されているため、Ｑ端子からＬＯＷレベル信号が出力される。また、ｔ６０のタイミングにおいても、Ｄ端子にはＬＯＷレベル信号が入力されているため、Ｑ端子からＬＯＷレベル信号が出力される。
その後、データ消去スイッチ１００１が操作されてから特定停止期間Ｔｓが経過したｔ６１のタイミングにて、データ消去信号出力回路１００２から出力される信号状態がＬＯＷレベルからＨＩレベルに切り替わる。これにより、増幅回路９１２のＰＮＰトランジスタ９１４のコレクタ−エミッタ間に電圧が印加されるとともに、Ｄ端子に対してＨＩレベル信号が入力されることとなる。一方、当該タイミングはＤフリップフロップ９１５の同期タイミングではないため、Ｑ端子からの出力状態はＬＯＷレベル状態に維持される。
その後、ｔ６２のタイミングにて、Ｄフリップフロップ９１５が同期することによって、Ｑ端子からＨＩレベル信号が出力される。これにより、ＡＮＤ回路９１６からＨＩレベル信号が出力される。よって、増幅回路９１２が動作し、ハード乱数用クロック回路９００に対して動作電力の供給が再開される。この場合、データ消去信号出力回路１００２からＨＩレベル信号が出力されたタイミング（ｔ６１のタイミング）に対して、上記動作電力の供給開始タイミング（ｔ６２のタイミング）は、遅延期間ＤＴ１４だけ遅延されている。
以上のことから、データ消去スイッチ１００１が操作された場合、一旦ハード乱数用クロック回路９００への動作電力の供給が停止される。そして、動作電力の供給停止タイミングから、特定停止期間Ｔｓ及び遅延期間ＤＴ１４を合わせた期間が経過した場合に、動作電力の供給が再開される。上記遅延期間ＤＴ１４は、第８の実施形態等で説明した通り、パチンコ機１０が電入状態となるタイミングに応じて変動する期間であるため、データ消去スイッチ１００１の操作タイミングに対して電力供給が再開されるタイミングは変動する。これにより、ハード乱数用クロック回路９００への電力供給の再開タイミングは把握されにくいため、「ぶら下げ基板」等による不正行為を抑制することができる。
ここで、特定停止期間Ｔｓはシュミットトリガ４１３から出力されているパルス信号の周期Ｔ１よりも長く設定されている。これにより、特定停止期間Ｔｓ中に少なくとも１回はＤフリップフロップ９１５の同期タイミングとなり、Ｑ端子からＬＯＷレベル信号が出力される。よって、特定停止期間Ｔｓの経過タイミングには、Ｑ端子からＬＯＷレベル信号が出力されていることとなる。換言すれば、特定停止期間Ｔｓが経過した場合には、Ｄフリップフロップ９１５が確実にリセットされている。
以上詳述した本実施形態によれば、データ消去スイッチ１００１と、パチンコ機１０が電入状態となって状況において電力伝達回路９０１に対してＨＩレベル信号を出力するデータ消去信号出力回路１００２と、を設けた。データ消去信号出力回路１００２は、データ消去スイッチ１００１が操作されることに基づいて、ＭＰＵ３１１に対してデータ消去信号を出力するとともに、電力伝達回路９０１に対して特定停止期間ＴｓだけＬＯＷレベル信号を出力する構成とした。かかる構成において、データ消去信号出力回路１００２からＨＩレベル信号が入力されている状況においては、不規則遅延回路６０２及び増幅回路９１２に対して電圧を印加する一方、データ消去信号出力回路１００２からＬＯＷレベル信号が入力されている状況においては、不規則遅延回路６０２及び増幅回路９１２に対して動作電圧Ｖｃｃの印加を停止させるリセット用トランジスタ１００３を設けた。これにより、データ消去スイッチ１００１の操作タイミングから、ハード乱数用クロック信号の出力タイミングまでの期間が不規則になる。よって、データ消去スイッチ１００１の操作タイミングが把握された場合であっても、ハード乱数用クロック信号の出力タイミングは特定されにくい。したがって、データ消去スイッチ１００１が操作されたことに同期して、大当たり乱数カウンタＣ１の値が当選値となるタイミングを特定する不正行為を抑制することができる。
特に、かかる構成によれば、電源投入タイミング及びデータ消去スイッチ１００１の操作タイミングのそれぞれに対して大当たり乱数カウンタＣ１の更新開始タイミングが不規則に遅延されている。これにより、電源投入タイミング及びデータ消去スイッチ１００１の操作タイミングそれぞれに対する大当たり乱数カウンタＣ１の更新タイミングが把握されにくくなるため、電源投入に基づく不正行為を抑制しつつ、データ消去スイッチ１００１の操作に基づく不正行為を抑制することができる。
特定停止期間Ｔｓを、シュミットトリガ４１３から出力されているパルス信号の周期（Ｄフリップフロップ９１５が同期する周期）Ｔ３よりも長く設定した。これにより、特定停止期間Ｔｓが経過した状況において、Ｄフリップフロップ９１５のＱ端子からの出力状態がＬＯＷレベルとなっている。
すなわち、仮に特定停止期間Ｔｓが周期Ｔ３よりも短い場合、特定停止期間Ｔｓ中にＤフリップフロップ９１５が同期しない場合が起こり得る。この場合、特定停止期間Ｔｓの経過タイミングにて、Ｑ端子からＨＩレベル信号が出力されている。すると、データ消去信号出力回路１００２からＨＩレベル信号が出力された場合には、遅延されることなく、直ちにハード乱数用クロック回路９００に対する動作電力の供給が再開されることとなる。
これに対して、本実施形態では、特定停止期間ＴｓがＤフリップフロップ９１５から出力されるパルス信号の周期Ｔ３よりも長く設定されているため、特定停止期間Ｔｓ内に確実にＤフリップフロップ９１５が同期するようになっている。これにより、データ消去スイッチ１００１が操作されてから特定停止期間Ｔｓが経過するまでには、Ｄフリップフロップ９１５のリセットが確実に行われる。よって、データ消去信号出力回路１００２からＨＩレベル信号が出力された場合には、遅延期間ＤＴ１４の不規則な遅延が生じる。
＜第１７の実施形態＞
上記第１５及び第１６の実施形態では、電断監視基板３０２とハード乱数用クロック回路９００とを接続する経路上に不規則遅延回路６０２を設け、当該不規則遅延回路６０２によってパチンコ機１０が電入状態になったタイミングに対するハード乱数用クロック回路９００への電力の供給開始タイミングが変動した。これに対して、本実施形態では、遅延の対象が異なっている。当該相違点について以下に説明する。なお、上記第１５の実施形態と同一の構成に付いては同一の符号を付すとともに、説明を省略する。
図５５のブロック図に示すように、ハード乱数用クロック回路９００とＭＰＵ３１１とを接続する経路上には、クロック信号伝達回路１１０１が設けられている。クロック信号伝達回路１１０１は、２つの信号線ＬＮ７及び信号線ＬＮ８を介して、ハード乱数用クロック回路９００と電気的に接続されている。ハード乱数用クロック回路９００は、動作電力が供給されている状況においては、信号線ＬＮ７及び信号線ＬＮ８を介してハード乱数用クロック信号を出力する。
クロック信号伝達回路１１０１について、図５６のブロック回路図を用いて説明する。
クロック信号伝達回路１１０１は、不規則遅延回路６０２と、サイリスタ１１０２と、からなる。サイリスタ１１０２においては、アノードが信号線ＬＮ７を介してハード乱数用クロック回路９００に接続されており、カソードがＭＰＵ３１１に接続されており、ゲートが不規則遅延回路６０２の出力側に接続されている。
かかる構成によれば、ゲートにＨＩレベル信号が入力されている場合には、ハード乱数用クロック信号が、サイリスタ１１０２のカソードからＭＰＵ３１１に対して出力される。一方、ゲートにＬＯＷレベル信号が入力されている場合には、ハード乱数用クロック信号はＭＰＵ３１１に対して出力されない。これにより、ゲートに入力される信号状態に応じて、ＭＰＵ３１１へのハード乱数用クロック信号の伝達が制御されている。当該ゲートに入力される信号は、信号線ＬＮ８を介して、ハード乱数用クロック回路９００から供給される。そして、当該信号線ＬＮ８上に不規則遅延回路６０２が設けられている。
不規則遅延回路６０２は積分回路であり、ハード乱数用クロック回路９００からＨＩレベル信号が出力された場合、第５の実施形態で説明した通り、所定の期間だけ遅延されてゲートにＨＩレベル信号が入力される。当該遅延期間はＨＩレベル信号が出力されるタイミングに応じて変動するため、ハード乱数用クロック信号の出力タイミングに対して、サイリスタ１１０２がオン状態となるタイミングが変動する。これにより、ハード乱数用クロック回路９００からハード乱数用クロック信号が出力されるタイミングに対して、サイリスタ１１０２からハード乱数用クロック信号が出力されるタイミングが変動する。
なお、ハード乱数用クロック回路９００からの出力状態がＨＩレベルからＬＯＷレベルに立ち下がった場合、コンデンサ６１３に蓄積されていた電荷の放出効果によって、ゲートにＨＩレベル信号が入力された状態が所定の期間だけ維持される。すなわち、ゲートには、ハード乱数用クロック信号のパルス幅とは異なるパルス幅を有するクロック信号が入力されることとなる。すると、ゲートにＨＩレベル信号が入力されている期間とアノードにＨＩレベル信号が入力されている期間との間で、ズレが生じる。これにより、サイリスタ１１０２からＭＰＵ３１１に対して、複数種のパルス幅及び複数種の出力間隔を有するクロック信号が出力されることとなる。この場合、大当たり乱数カウンタＣ１は当該クロック信号の入力に基づいて更新を行うものであるため、大当たり乱数カウンタＣ１の更新間隔が変動することとなる。よって、大当たり乱数カウンタＣ１の値が当選値となるタイミングの特定がより困難になっている。なお、この場合、ゲートに入力されるクロック信号とハード乱数用クロック信号とが同期しないように、コンデンサ６１３の静電容量及び抵抗６１４の抵抗値を設定するとよい。
以上詳述した本実施形態によれば、ハード乱数用クロック回路９００とＭＰＵ３１１とを接続する経路上に、ハード乱数用クロック信号を伝達するクロック信号伝達回路１１０１を設けた。クロック信号伝達回路１１０１は、ハード乱数用クロック回路９００からハード乱数用クロック信号が入力されたことに基づいて、当該ハード乱数用クロック信号に対応したクロック信号をＭＰＵ３１１に対して出力するとともに、ハード乱数用クロック信号の入力タイミングから、それに対応したクロック信号の出力タイミングまでの期間を入力タイミングに応じて変動させている。これにより、ハード乱数用クロック信号の出力タイミングから、当該ハード乱数用クロック信号に対応したクロック信号がＭＰＵ３１１に対して入力される入力タイミングまでの期間が不規則になっている。よって、「ぶら下げ基板」等による不正行為を抑制することができる。すなわち、第１５の実施形態では、不規則に遅延させる対象が、「パチンコ機１０が電入状態となってからハード乱数用クロック回路９００に対して動作電力が供給されるまでの期間」であったのに対して、本実施形態では、不規則に遅延させる対象が、「ハード乱数用クロック回路９００からハード乱数用クロック信号が出力されてから当該ハード乱数用クロック信号に対応したクロック信号がＭＰＵ３１１に対して入力されるまでの期間」となっている。
＜その他の実施形態＞
なお、上述した実施形態の記載内容に限定されず、例えば次のように実施してもよい。ちなみに、以下の各構成を単独で上記実施形態の構成に適用してもよく、所定の組み合わせで上記実施形態の構成に適用してもよい。また、以下の各構成を、その構成の適用対象として例示していない実施形態に適用してもよい。
（１）上記第１乃至第４の実施形態では、大当たり乱数カウンタＣ１の当選値は予め定められた固定値であり、大当たり乱数カウンタＣ１の値が当選値と一致するか否かを判定することによって大当たり判定を行う構成としたが、これに限られず、例えば大当たり乱数カウンタＣ１がとり得る範囲のうち、予め定められた所定の範囲を当選範囲として設定し、大当たり乱数カウンタＣ１の値が当該当選範囲内であるか否かを判定する構成としてもよい。この場合であっても、本発明を適用することができる。
当該構成について、図５７のフローチャートを用いて説明する。図５７は、取得された大当たり乱数カウンタＣ１の値が当選値に対応しているか否かを判定する大当たり判定処理を示すフローチャートである。なお、本変形例では、大当たり乱数カウンタＣ１が取り得る数値範囲は「０〜６５５３５」に設定されている。詳細には、カウンタ回路３１７は、８ビットのシフトレジスタを２つ備えており、各シフトレジスタはハード乱数用クロック信号が入力されることに基づいて更新される。そして、作動口８４に遊技球が入球した場合には、ＭＰＵ３１１は各シフトレジスタの情報を取得して、当該取得された情報から大当たり乱数カウンタＣ１の値を生成し、保留球格納エリアに格納する。
なお、この場合、各シフトレジスタのビットを任意に組み合わせて大当たり乱数カウンタＣ１を生成する構成とすれば、各シフトレジスタの情報から大当たり乱数カウンタＣ１の値が特定されにくいため、不正行為防止の観点から優れている。
先ず、ステップＳ１１０１にて、当選値ＰＶを設定する処理を実行する。具体的には、ＲＯＭ３１５には、遊技状態と当選値ＰＶとが１対１に対応させて設定されている当否テーブルが記憶された記憶エリアが設けられており、当否テーブルを参照することによって現在の遊技状態に応じた当選値ＰＶが設定される。例えば、確変状態では当選値ＰＶは「１３１０」に設定されており、通常状態では当選値ＰＶは「６５５」に設定されている。
その後、ステップＳ１１０２にて、今回の大当たり判定処理において、大当たり判定の対象となる大当たり乱数カウンタＣ１の値に、当選値ＰＶを加算して新たな大当たり乱数カウンタＣ１を設定する。
続くステップＳ１１０３では、ステップＳ１１０２にて更新された新たな大当たり乱数カウンタＣ１の値が「６５５３５」を超えているか否かの判定処理を実行する。当該判定処理にて、大当たり乱数カウンタＣ１の値が「６５５３５」を超えていないと判定された場合には、今回の遊技結果が外れであることを意味する。この場合、ステップＳ１１０４にて、ＲＡＭ３１６に設けられている外れ情報格納エリアに外れ情報を格納する。一方、大当たり乱数カウンタＣ１の値が「６５５３５」を超えていると判定された場合には、今回の遊技結果が大当たり当選であることを意味する。この場合、ステップＳ１１０５にて、ＲＡＭ３１６に設けられている大当たり当選情報格納エリアに大当たり当選情報を格納する。
ここで、仮に当選値ＰＶが「６５５」に設定されている場合、大当たり乱数カウンタＣ１の値が「６４８８１〜６５５３５」の数値範囲のうちいずれかの値であれば、大当たり当選となる。この場合、大当たり乱数カウンタＣ１が取り得る数値範囲は「０〜６５５３５」であるため、当選確率は約１／１００となる。
また、仮に当選値ＰＶが「１３１０」に設定されている場合、大当たり乱数カウンタＣ１の値が「６４２２６〜６５５３５」の数値範囲のうちいずれかの値であれば、大当たり当選となる。この場合、当選確率は１／５０となる。
以上のことから、大当たり当選となる大当たり乱数カウンタＣ１の数値が所定の数値範囲になっているとともに、大当たり乱数カウンタＣ１に加算する当選値ＰＶを変更することによって、当選確率を所定の確率に設定することができる。
かかる構成であっても、ハード乱数用クロック信号の出力間隔を変動させることによって、大当たり乱数カウンタＣ１が１周する毎に、大当たり乱数カウンタＣ１が１周するまでの期間、大当たり乱数カウンタＣ１の値が当選値となっている期間及び当選確率が変動するため、大当たり乱数カウンタＣ１の値が当選値となっている期間に合わせて不正に信号を出力する等をすることによって、故意に大当たりを発生させる不正行為を抑制することができる。
（２）上記第１乃至第３の実施形態において、周波数変換回路４０１は局所発振回路４０１ａとミキサ回路４０１ｂとから構成されていたが、これに限られず、任意の周波数で入力される交流電圧を一定の周波数の交流電圧に変換するものであればよく、例えばＡＣ／ＤＣコンバータとＤＣ／ＡＣインバータを組み合わせたものを用いてもよい。この場合、商用電源から入力される交流電圧の周波数に関わらず一定の周波数の交流電圧を得ることができる。但し、構成の簡素化及び発熱量の観点に着目すれば、局所発振回路４０１ａとミキサ回路４０１ｂとの組み合わせの方が優れている。
また、例えば周波数変換回路４０１として、６逓倍回路及び５逓倍回路を設けてもよい。この場合、５０Ｈｚの交流電圧が入力される場合には、６逓倍回路を用いて周波数を変換する一方、６０Ｈｚの交流電圧が入力される場合には、５逓倍回路を用いて周波数を変換するようにする。これにより、どちらの周波数の交流電圧が入力された場合であっても３００Ｈｚの交流電圧を得ることができる。
（３）上記第１乃至第３の実施形態では、局所発振回路４０１ａとしてＣＲ発振回路を用いたが、これに限らず、例えばクラップ発振回路を用いてもよい。但し、発振周波数が低周波数である場合、クラップ発振回路に用いられるコイルの形状が大きくなるため、省スペースの観点に着目すれば、ＣＲ発振回路の方が優れている。
また、局所発振回路４０１ａとして、電圧制御発振回路（ＶＣＯ）を用いてもよい。要は、出力される周波数を可変可能な発振回路であれば任意である。
（４）上記第１の実施形態では、大当たり乱数カウンタＣ１のカウンタ項数がパルス信号群に含まれるパルス信号の信号数の倍数とならないように、大当たり乱数カウンタＣ１の数値範囲を設定する構成としたが、これに限られず、例えばカウンタ項数が上記信号数よりも大きい素数となるように、大当たり乱数カウンタＣ１の数値範囲を設定してもよい。これにより、信号数の自由度を高めることができるため、仮に信号数を変更することになった場合であっても、当該変更に容易に対応することができる。
（５）上記第２の実施形態では、大当たり乱数カウンタＣ１の初期値として乱数初期値カウンタＣＩＮＩを設け、当該乱数初期値カウンタＣＩＮＩはタイマ割込み処理において更新される構成としたが、これに限られず、例えば乱数初期値カウンタＣＩＮＩに代えて、大当たり乱数カウンタＣ１が１周する毎に１ずつ加算されるカウントアップカウンタを設けてもよい。この場合であっても、大当たり乱数カウンタＣ１が１周する毎に、大当たり乱数カウンタＣ１の値が初期値となってから当選値となるまでの期間、及び大当たり乱数カウンタＣ１の値が当選値となっている期間が変動するため、大当たり乱数カウンタＣ１の値が当選値となるタイミングの把握を困難なものにしている。
本変形例の詳細を図５８のフローチャートを用いて説明する。なお、図５８におけるステップＳ１２０１の処理はステップＳ６０１の処理と同一であり、ステップＳ１２０２〜ステップＳ１２０４の処理はステップＳ６０３〜ステップＳ６０５と同一の処理であり、ステップＳ１２０６〜ステップＳ１２０９の処理はステップＳ６０６〜ステップＳ６０９の処理と同一の処理であるため、説明を省略する。
本変形例では、乱数初期値カウンタＣＩＮＩを更新する処理（図２４のステップＳ６０２の処理）に代えて、ステップＳ１２０５にてパルスシフトカウンタＳＣを更新する処理を実行する点が第２の実施形態と異なっている。パルスシフトカウンタＳＣは信号数に対応した数値範囲が設定されており、更新タイミングとなる毎に当該数値範囲内で順に１ずつ加算され、最大値に達した後「０」に戻る構成となっている。数値範囲について具体的に説明すると、パルス信号群に含まれるパルス信号の信号数が「ｍ」である場合、パルスシフトカウンタＳＣの数値範囲は、「０〜ｍ−１」と設定されている。当該パルスシフトカウンタＳＣは、大当たり乱数カウンタＣ１が１周したと判定された場合に更新される。
かかる構成によれば、仮に大当たり乱数カウンタＣ１の数値範囲が「０〜Ｎ」とし、さらにＮ＋１＝Ｋ×ｍ（Ｋ：自然数）である場合であっても、大当たり乱数カウンタＣ１が１周する度に、初期値が変動するとともに、パルス信号群に含まれるパルス信号に対応する大当たり乱数カウンタＣ１の値が変動する。これにより、大当たり乱数カウンタＣ１が１周する毎に、大当たり乱数カウンタＣ１の値が初期値となってから当選値となるまでの期間、及び大当たり乱数カウンタＣ１の値が当選値となっている期間が変動する。
また、大当たり乱数カウンタＣ１の数値範囲より信号数の数値範囲の方が小さい場合（Ｎ＞ｍ）、パルスシフトカウンタＳＣに要する容量を、乱数初期値カウンタＣＩＮＩよりも削減することができる。さらに、パルスシフトカウンタＳＣの更新は、大当たり乱数カウンタＣ１が１周した場合にのみ行われる一方、乱数初期値カウンタＣＩＮＩはタイマ割込み処理が実行される毎に更新される。これにより、パルスシフトカウンタＳＣの更新頻度は乱数初期値カウンタＣＩＮＩの更新頻度よりも小さくなっている。よって、処理負荷の軽減を図られている。
但し、乱数初期値カウンタＣＩＮＩの方がパルスシフトカウンタＳＣよりも不規則性の点で優れているため、不正行為抑制の観点に着目すれば、第２の実施形態のほうが優れている。
（６）上記第１乃至第４の実施形態では、カウンタ回路３１７は、パルス信号の立ち上がりに同期して、大当たり乱数カウンタＣ１の更新を行う構成としたが、これに限られず、例えばパルス信号の立ち下がりに同期して大当たり乱数カウンタＣ１の更新を行う構成としてもよい。また、カウンタ回路３１７は、パルス信号の立ち上がり及び立ち下がり双方に同期して、大当たり乱数カウンタＣ１の更新を行う構成としてもよい。この場合、パルス信号の立ち上がり又は立ち下がりの一方のみに同期して更新する構成と比較して、大当たり乱数カウンタＣ１の更新頻度が高くなるとともに、更新間隔の種類数が増加するため、更新タイミングの特定をより困難なものにすることができる。
（７）上記第２の実施形態では、乱数初期値カウンタＣＩＮＩはタイマ割込み処理において更新される構成としたが、これに限られず、例えば通常処理におけるステップＳ５０８の変動用カウンタ更新処理において更新される構成としてもよい。これにより、乱数初期値カウンタＣＩＮＩのランダム性を向上させることができる。
また、乱数初期値カウンタＣＩＮＩは、遊技の進行に関するソフトウェア処理にて更新される構成に限られず、例えば専用のカウンタ回路を設け、ハード乱数用クロック信号又はシステム用クロック信号が入力されることに基づいて、乱数初期値カウンタＣＩＮＩが更新される構成としてもよい。
さらに、この場合、大当たり乱数カウンタＣ１が１周したか否かを判定する判定回路と、当該判定回路によって１周したと判定された場合に、その時点における乱数初期値カウンタＣＩＮＩを大当たり乱数カウンタＣ１の初期値として書き込む回路と、を別途設けてもよい。これにより、大当たり乱数カウンタＣ１は、初期値の設定を含めて、ＭＰＵ３１１に依存することなく独立して動作することとなるため、ソフトウェア処理を介して大当たり乱数カウンタＣ１の値を特定する等の不正行為を抑制することができる。但し、構成の簡素化の点に着目すれば、第２の実施形態のほうが優れている。
（８）上記第１乃至第３の実施形態では、トリガ間隔がタイマ割込み処理の周期よりも長くなるように、周波数変換回路４０１から出力される交流電圧の特定周波数が設定されていたが、これに限られず、例えばトリガ間隔がタイマ割込み処理の周期よりも短くなるように、当該特定周波数を設定してもよい。この場合、大当たり乱数カウンタＣ１の更新間隔が短くなるため、大当たり乱数カウンタＣ１の値が当選値となっている期間が短くなり、当該期間に不正信号を出力することが困難になる。
但し、第２の実施形態においては、トリガ間隔がタイマ割込み処理の周期よりも短くなるように当該特定周波数が設定された場合、大当たり乱数カウンタＣ１が１周したことを特定できない場合が生じる。この場合には、大当たり乱数カウンタＣ１が１周した場合には、大当たり乱数カウンタＣ１の更新を一旦停止させる停止回路を設け、タイマ割込み処理では、当該停止回路によって大当たり乱数カウンタＣ１の更新が停止しているか否かを判定するとよい。但し、停止状態にかかる大当たり乱数カウンタＣ１の値となっている期間が他の値となっている期間よりも長くなり得るため、不正行為抑制の観点及び大当たり当選確率の一定化の観点に着目すれば、トリガ間隔がタイマ割込み処理の周期よりも長くなるように当該特定周波数が設定されているとよい。
なお、（７）にて示したように、大当たり乱数カウンタＣ１が１周したか否かを判定する判定回路と、当該判定回路によって１周したと判定された場合に、その時点における乱数初期値カウンタＣＩＮＩを大当たり乱数カウンタＣ１の初期値として書き込む回路と、を別途設けた場合には、上記不都合を回避しつつ、トリガ間隔がタイマ割込み処理の周期よりも短くなるように当該特定周波数を設定することができる。
また、第４の実施形態においては、トリガ間隔がタイマ割込み処理の周期よりも短くなるように、分周回路５０２の分周比を決定すればよい。
（９）上記各第１乃至第３の実施形態では、ハード乱数用クロック回路３１３は、電源及び発射制御基板３２１から供給される商用電源の交流電圧を変換することによって、ハード乱数用クロック信号を得る構成としたが、これに限られず、例えば専用の水晶振動子を有し、独自に所定の周波数のクロック信号を出力するクロック回路であってもよい。この場合、周波数変換回路４０１及び信号変換回路４０２が不要となる。但し、構成の簡素化及び製造コストの点において、商用電源からの交流電圧を変換する構成のほうが優れている。
（１０）上記第１乃至第４の実施形態では、入力されるパルス信号の立ち上がり間隔を変動させることによって、大当たり乱数カウンタＣ１の更新間隔が変動する構成としたが、これに限られず、例えばパルス信号の入力回数をカウントするプログラマブルカウンタを別途設け、パルス信号が所定回数だけ入力された場合に、大当たり乱数カウンタＣ１を更新する構成とし、当該所定回数が変動する構成としてもよい。これにより、仮に大当たり乱数カウンタＣ１の更新の契機となるパルス信号の立ち上がり間隔が変動しない場合であっても、大当たり乱数カウンタＣ１の更新間隔を変動させることができる。よって、大当たり乱数カウンタＣ１の更新タイミングが特定されにくい。但し、カウンタ回路３１７の構成の簡素化の点に着目すれば、第１の実施形態のほうが優れている。
（１１）上記第１乃至第４の実施形態では、パルス信号の出力間隔が２種類になるように変調されたが、これに限られず、例えば３種類でもよく、４種類でもよい。パルス信号の出力間隔の種類数が増加するにしたがって、大当たり乱数カウンタＣ１が当選値となっている期間及び大当たり乱数カウンタＣ１が１周するのに要する期間の種類数が増加する。この場合、大当たり乱数カウンタＣ１が１周する毎に、これらの期間が順次遷移するようにするとよい。これにより、大当たり乱数カウンタＣ１の更新タイミングの特定がより困難になる。但し、変調回路３１４の構成の簡素化の点に着目すれば、パルス信号の出力間隔の種類数は小さいほうが好ましい。
なお、パルス信号の出力間隔を３種類、４種類にする具体的な構成としては、Ｄフリップフロップ及びＸＯＲ回路を更に設ける構成の他、プリセット入力端子（ＰＲ入力端子）を有するＤフリップフロップを用いて、所定のタイミングでＰＲ入力端子に信号を入力する構成等が考えられる。
また、パルス信号の出力間隔を変動させる変調回路３１４に、Ｄフリップフロップを用いたが、これに限られず、例えばＪＫフリップフロップ等の各種フリップフロップのいずれを用いてもよい。さらに、ＸＯＲ回路に限られず、例えばＡＮＤ回路等の各種論理回路のいずれを用いてもよい。
（１２）上記第１乃至第４の実施形態では、ハード乱数用クロック信号の入力に基づいて、大当たり乱数カウンタＣ１が更新される構成としたが、これに限られず、ハード乱数用クロック信号の入力に基づいて、大当たり乱数カウンタＣ１以外のカウンタの更新が行われる構成としてもよい。
（１３）上記第１乃至第４の実施形態では、システム用クロック信号が入力されることに基づいて、遊技の進行制御が行われ、ハード乱数用クロック信号が入力されることに基づいて、大当たり乱数カウンタＣ１の更新が行われる構成としたが、これに限られず、例えば大当たり乱数カウンタＣ１の更新態様が、システム用クロック信号の入力に基づいて行われる第１態様と、ハード乱数用クロック信号の入力に基づいて行われる第２態様とで、交互に切り替わる構成としてもよい。これにより、大当たり乱数カウンタＣ１の更新タイミングの特定をより困難にすることができる。
なお、これらの具体的な構成としては、例えばハード乱数用クロック信号の入力とシステム用クロック信号の入力とを切り替えるスイッチング素子を設ける構成が考えられる。
（１４）上記第１乃至第４の実施形態では、変調回路３１４が設けられていたが、当該変調回路３１４がなくてもよい。これにより、構成の簡素化及び処理の迅速化を図ることができる。
この場合であっても、ハード乱数用クロック信号とシステム用クロック信号とは互いにその周期が異なるように設定されているため、システム用クロック信号の周期からハード乱数用クロック信号の周期を特定することが困難になっている。これにより、大当たり乱数カウンタＣ１の更新タイミングの特定することが困難になっているため、大当たり乱数カウンタＣ１の値が当選値となるタイミングの特定を困難にすることができる。
但し、変調回路３１４を設ける構成の方が、大当たり乱数カウンタＣ１の更新タイミングの特定が困難になるため、不正行為防止の観点に着目すれば、変調回路３１４を設ける構成のほうが好ましい。
（１５）上記第１乃至第４の実施形態において、ハード乱数用クロック信号の入力に基づいて、大当たり乱数カウンタＣ１の更新を行うカウンタ回路３１７を設けたが、これに限られず、例えばハード乱数用クロック信号の入力に基づいて、大当たり乱数カウンタＣ１の更新を行うプログラムを設けてもよい。この場合、プログラムが正常に動作するとともに、他の処理との間で円滑な処理が行われるようにハード乱数用クロック信号の周波数が設定されているとよい。これにより、更新処理が所定の頻度で行われるとともに、大当たり乱数カウンタＣ１の取得処理と大当たり乱数カウンタＣ１の更新処理との同期を取るために、取得処理の開始タイミングが過度に遅延されるといった不都合を回避することができる。
この場合、ハード乱数用クロック信号が変調回路３１４から出力された信号であるとよい。これにより、プログラムの処理期間が変動することとなり、結果として大当たり乱数カウンタＣ１の更新間隔が変動することとなる。
（１６）上記第１乃至第４の実施形態では、大当たり乱数カウンタＣ１の更新を行うカウンタ回路３１７を設ける構成としたが、これに限られず、例えばタイマ割込み処理や通常処理等において大当たり乱数カウンタＣ１の更新を行う構成としてもよい。この場合、ソフトウェア処理において大当たり乱数カウンタＣ１の更新間隔を変動させるとよい。これにより、大当たり乱数カウンタＣ１の更新タイミングの特定を困難にすることができる。
なお、具体的な構成としては、タイマ割込み処理が実行される度に更新されるループカウンタを別途設け、当該ループカウンタの値が所定の値である場合に大当たり乱数カウンタＣ１を更新させるとともに、当該所定の値を変動させる構成が考えられる。
（１７）上記第１乃至第３の実施形態では、周波数変換回路４０１及び変調回路３１４は主制御基板３０１に搭載されている構成としたが、これに限られず、例えば電断監視基板３０２又は電源及び発射制御基板３２１に搭載されている構成としてもよい。但し、主制御基板３０１に搭載されているほうが、これらに対する物理的な不正行為を防止する点において、優れている。
（１８）上記第１乃至第３の実施形態では、パチンコ機１０に交流電源部３２１ｄ、周波数変換回路４０１、及び信号変換回路４０２が取り付けられている構成にしたが、これに限られず、パチンコ機１０の外部に取り付けられている構成としてもよい。
（１９）上記第１乃至第３の実施形態では、交流電源部３２１ｄを電源及び発射制御基板３２１に設ける構成としたが、これに限られず、電断監視基板３０２に設けられている構成としてもよいし、独立して設けられていてもよい。但し、交流電源部３２１ｄを電源及び発射制御基板３２１に集約する構成の方が、電源供給系において構成の簡素化の観点から優れている。
（２０）上記第１乃至第３の実施形態では、信号変換回路４０２としてシュミットトリガ４１３を用いたが、これに限られず、上限閾値電圧及び下限閾値電圧が同一のコンパレータを用いてもよい。要は、少なくとも１つの基準電圧に基づいて、入力電圧との比較を行い、比較結果に基づいた信号を出力する比較回路であればよい。但し、シュミットトリガ４１３のような上限閾値電圧及び下限閾値電圧の双方を有する構成の方が出力波形の安定性の観点から優れている。なお、基準電圧と入力電圧とを比較する構成としたが、基準電流と実際に流れている電流との比較に基づいて、信号制御を行う構成としてもよい。
（２１）上記第１乃至第３の実施形態では、システム用クロック回路３１２、ハード乱数用クロック回路３１３及び変調回路３１４は、主制御基板３０１に設けられていたが、これに限られず、例えばＭＰＵ３１１内に組み込まれていてもよい。この場合、これらの回路はＭＰＵ３１１内の配線を介してＲＯＭ３１５等と接続されている。
また、第４の実施形態についても同様に、システム用クロック回路３１２、クロック変換回路５０１及び変調回路３１４がＭＰＵ３１１内に組み込まれていてもよい。
（２２）上記第１乃至第４の実施形態では、大当たり乱数カウンタＣ１が当選値となっている期間は、「Ｔａ，Ｔｂ」を単位期間として繰り返されているが、これに限られず、例えば「Ｔａ，Ｔｂ，Ｔｂ，Ｔａ」を単位期間として繰り返すようにしてもよい。この場合であっても。全体としての実質的な当選確率は変動しない。但し、この場合、大当たり乱数カウンタＣ１が２周回する毎に、大当たり乱数カウンタＣ１が当選値となっている期間が変動することとなる。このため、大当たり乱数カウンタＣ１が１周する毎に、当選値となっている期間が変動している上記第１乃至第４の実施形態の方が、不正行為抑制の観点から優れている。
なお、大当たり乱数カウンタＣ１が１周するのに要する期間についても同様である。
（２３）上記第４の実施形態では、周波数変換手段として分周回路５０２を用いたが、これに限られず、例えば逓倍回路を用いてもよい。この場合であっても、システム用クロック信号とハード乱数用クロック信号とで、異なる周期となるため、上記第４の実施形態の効果を奏することができる。
（２４）上記第１乃至第４の実施形態では、パチンコ機１０が電源投入されていない状況（電断状態）においては大当たり乱数カウンタＣ１は更新されない構成としたが、これに限られず、例えば電源投入されていない状況において大当たり乱数カウンタＣ１の更新が行われるようにしてもよい。これにより、電源ＯＮ状態となったタイミングに応じて大当たり乱数カウンタＣ１の値が変動するため、大当たり乱数カウンタＣ１の値の特定を困難にすることができる。
なお、具体的な構成としては、電断状態において電断時用電源部３２１ｃからハード乱数用クロック回路３１３、変調回路３１４及びカウンタ回路３１７に対して動作電力が供給されるようにするとよい。
（２５）上記第１乃至第４の実施形態では、大当たり乱数カウンタＣ１が１周する毎に、大当たり乱数カウンタＣ１が１周するのに要する期間を変動させるようになっているが、これに限られず、例えば大当たり乱数カウンタＣ１が２周回する毎に大当たり乱数カウンタＣ１が１周するのに要する期間を変動させる構成としてもよい。要は、大当たり乱数カウンタＣ１が１周することをトリガとして、大当たり乱数カウンタＣ１が１周するのに要する期間が変動させる構成であればよい。
（２６）上記第５乃至第１２の実施形態では、リセット信号が不規則遅延回路６０２によって遅延される構成としたが、これに限られず、ＭＰＵ３１１への電力供給の開始タイミングを遅延させる構成としてもよい。
（２７）上記第５乃至第１２の実施形態では、ＭＰＵ３１１はＬＯＷレベル信号で動作する構成としたが、これに限られず、ＨＩレベル信号で動作する構成としてもよい。かかる場合、ＮＡＮＤ回路６１２に代えてＡＮＤ回路を用いる必要がある。但し、ノイズ対策の観点からＬＯＷレベル信号で動作する構成の方が優れている。
（２８）上記第７乃至第１１の実施形態におけるいずれかにおいて、各Ｄフリップフロップはパルス信号の立ち上がりに同期する構成としたが、これに限られず、立ち下がりに同期する構成としてもよい。かかる場合、それに対応させてリセット回路６０１等の入出力を変更する必要がある。また、立ち上がりに同期するフリップフロップと、立ち下がりに同期するフリップフロップを組み合わせてもよい。これにより、特に第１１の実施形態のような出力間隔が異なるパルス信号を生成することができる。また、立ち上がり及び立ち下がり双方に同期する構成としてもよい。但し、立ち上がり又は立ち下がりにのみに同期する構成とした方が、遅延期間の範囲が広くなるため、遅延期間のばらつき性の観点から好ましい。
（２９）上記第７乃至第１１の実施形態におけるいずれかにおいて、所望のパルス信号を得るために、商用電源からの交流電圧を出力する交流電源部６３１と、交流電圧をパルス信号に変換する信号変換回路４０２とを設ける構成としたが、これに限られず、水晶振動子を用いた発振回路等のパルス信号を発生させるパルス発生回路を設ける構成としてもよい。但し、交流電源部６３１及び信号変換回路４０２を設ける構成の方が、商用電源をそのまま使用するため、構成の簡素化の点で優れている。
また、パチンコ機１０に交流電源部６３１及び信号変換回路４０２が取り付けられている構成にしたが、これに限られず、パチンコ機１０の外部に取り付けられている構成としてもよい。
また、シュミットトリガ４１３は、インバータタイプのものを用いたが、これに限られず、バッファタイプのものを用いてもよい。
（３０）上記第７乃至第１１の実施形態のいずれかにおいて、交流電源部６３１は、全波整形回路を有する構成としたが、これに限られず、例えば交流電源部３２１ｄのように商用電源からの電圧をそのまま出力するものであってもよい。
（３１）上記第７乃至第１１の実施形態におけるいずれかにおいて、パルス信号は、所定のパルス幅を有する短形波としたが、のこぎり波、三角波等でもよい。当該波形の形状は任意である。また、パルス信号は反転していてもよい。かかる場合は、それに対応させて各Ｄフリップフロップ及び論理回路を設定する必要がある。
（３２）上記第７乃至第１１の実施形態におけるいずれかにおいて、信号変換回路４０２のシュミットトリガ４１３から出力されるパルス信号はパチンコ機１０の電入状態及び電断状態にかかわらず出力する構成にしたが、これに限られない。例えば、交流電源部６３１又は信号変換回路４０２の少なくとも一方の動作を行わないようにしてもよい。具体的には、電断状態下で、信号変換回路４０２のシュミットトリガ４１３に電力供給を行わない構成としてもよいし、交流電源部６３１に電力供給を行わない構成としてもよい。また、シュミットトリガ４１３及び交流電源部６３１双方に電力供給を行わない構成としてもよい。かかる場合、パチンコ機１０の電断状態における消費電力を少なくすることができるため、電断時用電源部３２１ｃの充電容量の削減又は長期間の待機状態の保持が可能になる。しかし、交流電圧がシュミットトリガ４１３の上限閾値電圧以上である場合にパチンコ機１０が電入状態になると、電入状態になると同時にパルス信号の出力がＬＯＷレベルからＨＩレベルに立ち上がるおそれがある。すると、電入状態となると同時に各Ｄフリップフロップが同期してしまうため、遅延が生じないおそれがある。よって、かかる場合には、各ＤフリップフロップはＨＩレベル信号からＬＯＷレベル信号への切り替わりに同期する構成とするとよい。これにより、上記不都合を回避することができる。
なお、電断状態において、交流電源部６３１及びシュミットトリガ４１３に電力が供給されない場合、第１０の実施形態及び第１１の実施形態では、パルス信号が出力されないため、各フリップフロップ６６３、６６４、６７２、６７３、６７４について更新は行われないが、電断状態における出力状態が保持されるため、第１０の実施形態及び第１１の実施形態で説明した効果を得ることができる。
また、上記第１０の実施形態及び上記第１１の実施形態では、交流電源部６３１は、パチンコ機１０の電入状態及び電断状態に関わらず常に商用電源から電力が供給されている構成としたが、これに限られず、電断状態では、電断時用電源部３２１ｃから電力供給を受ける構成としてもよい。この場合であっても、本発明の効果を奏することができる。
（３３）上記第８の実施形態では、Ｄフリップフロップ６５１はパルス信号の立ち上がりに同期してＤ１端子に入力されている信号の入力状態に応じた信号をＱ１端子から出力する構成であったが、パルス信号が入力されてから所定の期間だけ遅れて当該パルス信号を出力するパルス信号遅延手段を更に設ける構成としてもよい。具体的には、シュミットトリガ４１３とＤフリップフロップ６５１とを接続する経路上にパルス信号遅延手段を設け、シュミットトリガ４１３から出力されるパルス信号は、パルス信号遅延手段を介してＤフリップフロップ６５１のＣＬＫ端子に入力される構成とするとよい。
パルス信号遅延手段としては、例えば第５の実施形態で説明した積分回路が考えられる。また、積分回路に代えて、単安定マルチバイブレータを設ける構成としてもよい。かかる場合には、単安定マルチバイブレータと電断監視基板３０２とを電気的に接続する電気経路を設けるとともに、当該電気経路上に積分回路を別途設ける必要がある。単安定マルチバイブレータは、入力端子としてＡ端子を有するとともに、出力端子として正論理出力端子（Ｑ端子）と負論理出力端子（Ｑバー端子）とを有している。Ａ端子にシュミットトリガ４１３の出力端子を接続させ、Ｑバー端子に、Ｄフリップフロップ６５１のＣＬＫ端子を接続するとよい。かかる構成によれば、パルス信号が単安定マルチバイブレータ入力された場合、すなわちＡ端子に入力されている信号がＬＯＷレベルからＨＩレベルに立ち上がった場合、所定の期間だけ遅れてＱバー端子から出力されている信号がＬＯＷレベルからＨＩレベルに立ち上がる。これにより、パルス信号の立ち上がりに対してＤフリップフロップ６５１が同期するタイミングが遅延される。よって、ＮＡＮＤ回路６１２からのＬＯＷレベル信号の出力タイミングが把握されにくい。
ここで、Ｄフリップフロップ６５１はＣＬＫ端子に入力される信号の立ち上がり、すなわち入力電圧の急峻な変化に同期する構成であるため、入力電圧の緩やかな変化に同期しない可能性がある。すると、積分回路の緩やかな電圧変化による遅延では、Ｄフリップフロップ６５１が同期しない可能性がある。これに対して、単安定マルチバイブレータであれば、パルス信号の入力から所定期間経過後に出力信号がＬＯＷレベルからＨＩレベルに直ちに切り替わるため、Ｄフリップフロップ６５１が同期しやすい。よって、パルス信号の遅延を行いつつ、Ｄフリップフロップ６５１を好適に同期させることができる。つまり、単安定マルチバイブレータは、パルス信号の入力に基づいて、Ｄフリップフロップ６５１が同期可能なエッジを有するパルス信号を、移行手段であるＤフリップフロップ６５１へ遅延させて出力する機能を有する。また、単安定マルチバイブレータは積分回路を用いているため、残留電荷量によって単安定マルチバイブレータによる遅延期間も変動する。より好適に「ぶら下げ基板」を用いた不正行為を防止することができる。
なお、本構成を、上記第９〜第１１の実施形態において適用してもよい。かかる場合は、パルス信号遅延手段としての単安定マルチバイブレータを、変調回路６６２と第１Ｄフリップフロップ６６１とを接続する経路上、又は変調回路６７１と第１Ｄフリップフロップ６６１とを接続する経路上に設けるとよい。
（３４）上記第８の実施形態では、シュミットトリガ４１３はパチンコ機１０が電断状態下でも動作している構成としたが、これに限られない。例えば、パチンコ機１０が電断状態にある場合には、シュミットトリガ４１３には動作電力が供給されない構成とし、シュミットトリガ４１３の動作開始タイミングとリセット回路６０１からのリセット信号の出力開始タイミングとをずらす構成とすれば、第８の実施形態と同一の作用効果を奏する。
（３５）上記第５乃至第１２の実施形態について、リセット回路６０１及び不規則遅延回路６０２は、電断監視基板３０２を介して電源及び発射制御基板３２１から動作電力の供給を受けていたが、これに限られず、リセット回路６０１及び不規則遅延回路６０２と、電源及び発射制御基板３２１との接続を直接行い、電力供給を受ける構成としてもよい。
また、電断監視基板３０２と主制御基板３０１とが別々に設けられている構成としたが、これに限られず、例えば電断監視基板３０２に搭載されている停電監視回路６３２等を主制御基板３０１に搭載する構成としてもよい。
（３６）上記第５乃至第１７の実施形態について、不規則遅延回路６０２は主制御基板３０１に搭載されていたが、これに限られない。例えば、不規則遅延回路６０２を電断監視基板３０２に設ける構成としてもよい。また、電源及び発射制御基板３２１等に設ける構成としてもよい。但し、主制御基板３０１に搭載する構成の方が、配線等を別途設ける必要がないため、構成の簡素化の観点から優れている。また、主制御基板３０１は基板ボックス１６３に収容されており、基板ボックス１６３は封印部１６４によって開放不可又は困難な状態で固定されている。よって、主制御基板３０１に不規則遅延回路６０２を搭載することによって、不規則遅延回路６０２に対する不正行為を防止することができる。
（３７）上記第５の実施形態又は第６の実施形態では、抵抗６１４に対して１つのコンデンサ６１３を並列に接続する構成としたが、これに限られず、静電容量の異なる複数のコンデンサを並列に接続させる構成としてもよい。この場合、それぞれのコンデンサ６１３と抵抗６１４とを接続する経路上にスイッチを設けるとよい。これにより、スイッチのオンオフ制御によって、静電容量が変化するため、充電期間及び放電期間が変化する。すると、遅延期間が変動するため、より好適に遅延期間を不規則にすることができる。よって、大当たり当選となるタイミングを把握しづらくさせることができる。なお、静電容量が同一の複数のコンデンサを並列に接続させる構成としてもよい。かかる場合には、合成静電容量を変更させるようにスイッチのオンオフ制御を実行するとよい。
（３８）上記第５乃至第９の実施形態におけるいずれかにおいて、電源及び発射制御基板３２１に電断時用電源部３２１ｃを設け、パチンコ機１０の電断状態では、電断時用電源部３２１ｃから主制御基板３０１のＲＡＭ３１６に対して記憶保持用電力が供給される構成としたが、これに限られず、電断時用電源部３２１ｃがなくてもよい。この場合には、パチンコ機１０が電断状態となる度にＲＡＭデータが消去され、電入状態となる度にＲＡＭデータの初期化処理が実行される。この場合であっても、本発明の効果を奏することができる。
（３９）上記第５乃至第１１の実施形態では、リセット回路６０１とＮＡＮＤ回路６１２とを接続する信号線ＬＮ３と、信号線ＬＮ４とを設けたが、これに限られず、信号線ＬＮ３がなくてもよい。但し、この場合、電断状態になったタイミングに対して、ＮＡＮＤ回路６１２からのＨＩレベル信号の出力タイミングが遅延されるため、ＭＰＵ３１１の迅速な立ち下げ処理の観点から、上記第５乃至第１１の実施形態のほうが優れている。
（４０）上記第１２の実施形態では、初期値用乱数カウンタＣＦの値は、パチンコ機１０の電入状態及び電断状態に関わらず常に更新される構成としたが、これに限られず、電入状態にのみ更新する構成としてもよい。かかる場合には、電断状態になる場合における初期値用乱数カウンタＣＦの値を記憶する記憶手段を別途設け、初期値設定処理では、記憶手段に記憶されている値を読み出す構成とするとよい。この構成であっても、電断状態になったタイミングに応じて初期値用乱数カウンタＣＦの値は変動しているため、初期値設定処理にて設定される大当たり乱数カウンタＣ１の初期値が変動することとなる。これにより、第１２の実施形態と同様の効果を得ることができる。但し、初期値用乱数カウンタＣＦの値は常に更新される構成とした方が、初期値用乱数カウンタＣＦの値を記憶しておく構成と比較して、当該カウンタ値が把握されにくいため、「ぶら下げ基板」等を用いた不正行為の防止の観点から優れている。
（４１）上記第１２の実施形態では、初期値用乱数カウンタＣＦ及び大当たり乱数カウンタＣ１の値の更新頻度が異なる構成としたが、これに限られず、例えば初期値用乱数カウンタＣＦの値の更新間隔と大当たり乱数カウンタＣ１の値の更新間隔とが異なる構成としてもよい。具体的には、カウンタ更新回路７０１に、それぞれ異なる周期でパルス信号を出力する回路を２つ設け、大当たり乱数カウンタＣ１の値は、当該２つの回路のうち１の回路から出力されるパルス信号に同期して、０〜６７６の範囲内で順に１ずつ加算され最大値（つまり６７６）に達した後０に戻る構成とする一方、初期値用乱数カウンタＣＦの値は、他の回路から出力されるパルス信号に同期して、大当たり乱数カウンタＣ１と同様に０〜６７６の範囲内で順に１ずつ加算され最大値（つまり６７６）に達した後０に戻る構成とするとよい。これにより、大当たり乱数カウンタＣ１が同期するパルス信号の周期と、初期値用乱数カウンタＣＦが同期するパルス信号の周期とが異なっているため、大当たり乱数カウンタＣ１の値の更新間隔と初期値用乱数カウンタＣＦの値の更新間隔とが異なることとなる。この場合であっても、初期値用乱数カウンタＣＦと大当たり乱数カウンタＣ１とが完全同期しないようにすることができる。
（４２）上記第１２の実施形態では、リセット回路６０１とＭＰＵ３１１とを接続する経路上に不規則遅延回路６０２を設ける構成としたが、これに限られず、例えば不規則遅延回路６０２を設けなくてもよい。かかる構成であっても、初期値用乱数カウンタＣＦの値が常に更新されているため、初期値設定処理で取得される大当たり乱数カウンタＣ１の初期値は、当該取得タイミングに応じて変動する。これにより、大当たり乱数カウンタＣ１の初期値の把握は困難になっているため、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
また、この場合、パチンコ機１０毎に異なる固定値（例えば製造番号）を記憶した記憶領域をさらに設け、初期値設定処理において、初期値用乱数カウンタＣＦの値及び当該固定値に基づいて初期値を設定する構成としてもよい。これにより、初期値の特定を困難にすることができるとともに、パチンコ機１０毎に設定される初期値が異なることとなる。よって、「ぶら下げ基板」等を用いた不正行為をより好適に抑制することができる。
（４３）上記第１２の実施形態では、初期値用乱数カウンタＣＦが乱数初期値カウンタＣＩＮＩとして兼用される構成としたが、これに限られず、それぞれ設ける構成としてもよい。但し、処理負荷、製造コスト、省スペースの観点から第１２の実施形態のほうが好ましい。
（４４）上記第１２の実施形態では、電源投入時における大当たり乱数カウンタＣ１の初期値を決定する初期値用乱数カウンタＣＦを設ける構成としたが、これに限られない。例えば、当該初期値用乱数カウンタＣＦに代えて、別途タイマカウンタ回路を設ける構成としてもよい。そして、リセット回路６０１からのリセット信号の出力に基づいてタイマカウンタが動作（更新）を開始し、リセット信号がＭＰＵ３１１に入力されるタイミングにおけるタイマカウンタの値に基づいて大当たり乱数カウンタＣ１の初期値を決定する構成としてもよい。この場合、不規則遅延回路６０２によって、リセット回路６０１からのリセット信号の出力タイミングからＭＰＵ３１１への入力タイミングまでの期間が変動するため、仮に「ぶら下げ基板」等によってリセット信号が出力されたタイミングが把握された場合であっても、タイマカウンタの値は把握されにくい。よって、タイマカウンタの値に基づいて決定される大当たり乱数カウンタＣ１の初期値が把握されにくくなるため、大当たり乱数カウンタＣ１の値が当選値となるタイミングの把握を困難にすることができる。したがって、「ぶら下げ基板」等を用いた不正行為を抑制することができる。また、この場合、上記第５〜第１１の実施形態のいずれの不規則遅延回路６０２を適用してもよい。なお、初期値として用いられる初期値情報は、リセット信号の出力タイミングから初期値設定処理の実行タイミングまでの期間に応じて変動するパラメータであればよい。
（４５）上記第１２の実施形態では、大当たり乱数カウンタＣ１及び初期値用乱数カウンタＣＦを有するカウンタ更新回路７０１を設ける構成としたが、これに限られず、初期値用乱数カウンタＣＦを有するカウンタ更新回路７０１が設けられているとともに、大当たり乱数カウンタＣ１はＲＡＭ３１６の一部として設けられている構成としてもよい。この場合、初期値用乱数カウンタＣＦの値は常に更新されているとよい。そして、大当たり乱数カウンタＣ１の値は、ＭＰＵ３１１が動作している場合に更新されており、初期値設定処理が実行される場合又は大当たり乱数カウンタＣ１の値が１周した場合には、カウンタ更新回路７０１の初期値用乱数カウンタＣＦを読み込むように設定されているとよい。かかる構成においても、上記第１２の実施形態と同様の効果を奏することができるとともに、カウンタ更新回路７０１の構成の簡素化を図ることができる。
また、大当たり乱数カウンタＣ１及び初期値用乱数カウンタＣＦが共にＲＡＭ３１６の一部として設けられている構成としてもよい。この場合、初期値用乱数カウンタＣＦの値はＭＰＵ３１１が動作している状況下において更新され、ＭＰＵ３１１が動作していない状況下において保持される構成とするとともに、ＲＡＭデータの初期化処理において、初期化の対象から初期値用乱数カウンタＣＦを除外する構成とするとよい。これにより、初期値用乱数カウンタＣＦの値は、初期化処理によって影響を受けることなく、ＭＰＵ３１１が動作を停止したタイミングに応じて変動しているため、初期化処理後の大当たり乱数カウンタＣ１の初期値の変動は確保されている。
（４６）上記第１３の実施形態では、ＲＡＭ消去信号の出力タイミングに対してＲＡＭデータの初期化処理の実行タイミングが不規則遅延回路６０２によって遅延される構成としたが、これに限られず、例えば電入中ＲＡＭ消去スイッチ８０１の操作タイミングに対してＲＡＭ消去信号出力回路８０２のＲＡＭ消去信号の出力タイミングが不規則遅延回路６０２によって遅延される構成としてもよい。具体的には、電入中ＲＡＭ消去スイッチ８０１が操作されたことによってその旨を通知する信号を出力する操作信号出力回路を設け、ＲＡＭ消去信号出力回路８０２は当該操作信号が入力されたことに基づいて、ＲＡＭ消去信号を出力する構成とする。かかる構成において、操作信号出力回路とＲＡＭ消去信号出力回路８０２とを接続する経路上に不規則遅延回路６０２を設ける構成とする。この場合であっても、第１３の実施形態と同様の効果を得ることができる。この場合、操作信号出力回路とＲＡＭ消去信号出力回路８０２との間、及びＲＡＭ消去信号出力回路８０２とＭＰＵ３１１との間の双方に不規則遅延回路６０２を設ける構成としてもよい。
また、ＲＡＭ消去信号出力回路８０２に不規則遅延回路６０２を搭載し、不規則遅延回路６０２によって操作信号の入力タイミングに対してＲＡＭ消去信号の出力タイミングが遅延される構成としてもよい。要は、電入中ＲＡＭ消去スイッチ８０１が操作されてからＲＡＭデータの初期化処理が行われるまでの期間を変動させればよい。
（４７）上記第５乃至第１１の実施形態では、大当たり乱数カウンタＣ１の値は、パチンコ機１０が電入状態の場合に更新をし、パチンコ機１０が電断状態の場合には更新をしない構成としたが、これに限られず、電断状態においても大当たり乱数カウンタＣ１の値が更新する構成としてもよい。
（４８）上記第５乃至第１２の実施形態では、リセット信号の出力タイミングに対して、ＭＰＵ３１１の動作開始タイミングが変動させる不規則遅延回路６０２というハードウェアを設ける構成としたが、これに限られず、ソフトウェア処理において大当たり乱数カウンタＣ１の値が当選値になるタイミングを変動させる構成としてもよい。例えば、商用電源からの交流波形を把握する波形把握回路を設け、ＭＰＵ３１１のメイン処理（図１９）のステップＳ４０９のＲＡＭの初期設定をする処理の後に、波形把握回路により波形を把握する処理を設け、交流波形が所定の閾値を超えた場合に、割込み許可を設定する処理を実行する構成としてもよい。この場合、所定の閾値を変動させる変動手段を設ける構成とするとよい。かかる構成においても、大当たり乱数カウンタＣ１が更新を開始するタイミングを把握しにくくすることができる。要は、パチンコ機１０が電入状態になってから、大当たり乱数カウンタＣ１の値が当選値になるまでの複数の処理の途中で、少なくとも１の処理の実行タイミングを変動させればよく、実行タイミングを変動させる処理の具体的内容については任意であるとともに、変動手段は、ハードウェアに限られず、ソフトウェアであってもよい。
（４９）上記第５乃至第１２の実施形態ではリセット信号の出力タイミング、第１３乃至第１４の実施形態ではＲＡＭ消去信号の出力タイミング、第１５の実施形態では動作電圧Ｖｃｃの印加タイミング、第１６乃至第１７の実施形態ではデータ消去信号の出力タイミングに対する大当たり乱数カウンタＣ１の更新開始タイミングを変動させる構成としたが、これらに限られず、所定条件の成立タイミングに対して、遊技の進行に関する処理の開始タイミングを変動させる構成であればよい。
（５０）上記第１５及び第１６の実施形態では、大当たり乱数カウンタＣ１のカウンタ値は、パチンコ機１０が電断状態になった場合には保持されないようになっているとともに、パチンコ機１０が電入状態になった場合に所定の値にリセットされる構成としたが、これに限られず、パチンコ機１０が電断状態になった場合にはその時点における大当たり乱数カウンタＣ１のカウンタ値を保持する構成としてもよい。この場合、パチンコ機１０が電入状態になった場合に実行される立ち上げ処理において、当該大当たり乱数カウンタＣ１の値はリセットの対象から除外するように構成するとよい。これにより、パチンコ機１０が電入状態になった場合の大当たり乱数カウンタＣ１のカウンタ値が把握されにくいため、より好適に「ぶら下げ基板」等を用いた不正行為を抑制することができる。
なお、上記構成を実現するための具体的構成としては、ＲＯＭ３１５の少なくとも一部にフラッシュメモリを設けるとともに、当該フラッシュメモリ用の更新プログラムを設け、当該フラッシュメモリを用いて大当たり乱数カウンタＣ１の更新を実行する構成が考えられる。
（５１）上記第１５及び第１６の実施形態では、ＲＯＭ３１５に大当たり乱数カウンタＣ１を設ける構成としたが、これに限られず、ＲＡＭ３１６に設ける構成としてもよい。この場合、大当たり乱数カウンタＣ１の更新を行う回路がシステム用クロック信号に同期しないように設定する必要がある。かかる構成において、パチンコ機１０が電断状態において、大当たり乱数カウンタＣ１のカウンタ値を保持するようにＲＡＭ３１６にバックアップ電源を供給するとともに、パチンコ機１０が電入状態になった場合に実行される立ち上げ処理において、当該大当たり乱数カウンタＣ１の値はリセットの対象から除外するようにしてもよい。
（５２）上記第１７の実施形態では、ハード乱数用クロック回路９００とＭＰＵ３１１とを接続する経路上にクロック信号伝達回路１１０１を設ける構成としたが、これに限られず、例えば図５９に示すように、システム用クロック回路３１２とＭＰＵ３１１とを２つの信号線ＬＮ９、ＬＮ１０を介して接続するとともに、一方の信号線ＬＮ１０上にのみにクロック信号伝達回路１１０１を設ける構成としてもよい。この場合、信号線ＬＮ１０とは別に、システム用クロック回路３１２とクロック信号伝達回路１１０１とを接続する信号線ＬＮ１１を設け、システム用クロック回路３１２は、３つの信号線ＬＮ９、ＬＮ１０、ＬＮ１１それぞれに対してクロック信号を出力する構成とする。かかる構成によれば、クロック信号伝達回路１１０１が設けられていない信号線ＬＮ９を介してＭＰＵ３１１に入力されるクロック信号をシステム用クロック信号として用い、クロック信号伝達回路１１０１が配置されている信号線ＬＮ１０を介してＭＰＵ３１１に入力されるクロック信号をハード乱数用クロック信号として用いることで、遊技の進行に支障をきたすことなく、構成の簡素化を図ることができる。
特に、システム用クロック信号を変換することによってハード乱数用クロック信号を得る構成において、システム用クロック回路３１２と電断監視基板３０２とを接続する電力線上に、第１５又は第１６の実施形態に示した電力伝達回路９０１を設けると、ＭＰＵ３１１へのシステム用クロック信号の入力も遅延されることとなり、遊技の進行に支障をきたす恐れがある。これに対して、上記構成であれば、ＭＰＵ３１１への更新用クロック信号の入力のみ不規則に遅延させる一方、ＭＰＵ３１１への遊技用クロック信号の入力は遅延されない。つまり、システム用クロック信号を変換することによってハード乱数用クロック信号を得る構成にすることによって生じる不都合が回避されている。
但し、この場合システム用クロック信号の周期とハード乱数用クロック信号の周期とが同一になるため、システム用クロック信号の周期を把握することによって、大当たり乱数カウンタＣ１の更新タイミングの周期を把握される場合がある。これに対しては、クロック信号伝達回路１１０１に、クロック信号の周期を変調させる回路を設ける構成とするよい。
（５３）上記第１７の実施形態では、サイリスタ１１０２のゲートにクロック信号を入力する構成としたが、これに限られず、一定のＨＩレベル信号を出力させる構成としてもよい。かかる構成であっても、ハード乱数用クロック回路９００からのハード乱数用クロック信号の出力タイミングから、ＭＰＵ３１１への当該信号の入力タイミングまでの期間が不規則になる。なお、一定のＨＩレベル信号を出力する構成としては、ハード乱数用クロック回路９００と不規則遅延回路６０２とを接続する信号線ＬＮ８上に、ハード乱数用クロック信号をＨＩレベル信号に変換する回路を設ける構成が考えられる。
また、クロック信号伝達回路１１０１としては、サイリスタ１１０２に限られず、例えばハード乱数用クロック回路９００とＭＰＵ３１１とを接続し、ハード乱数用クロック信号を伝達する信号線にスイッチ（例えばピエゾ素子）を設け、不規則遅延回路６０２から遅延された動作信号が入力された場合には、上記スイッチがＯＮ状態になるように設定する構成としてもよい。但し、複数種の出力間隔を有するクロック信号が出力される点で、第１７の実施形態の方が優れている。
さらに、第１７の実施形態では、不規則遅延回路６０２として第５の実施形態のものを用いたが、これに限られず、第６乃至第１１の実施形態のいずれの構成を適用してもよい。
（５４）上記第１５及び第１６の実施形態では、増幅回路９１２の各トランジスタ９１３、９１４において、ゲート−エミッタ間を接続するバイパス配線を設けるとともに、抵抗９１３ｂ、９１４ｂを設ける構成としたが、これらを省略する構成としてもよい。この場合、各トランジスタ９１３、９１４の増幅率が向上するため、ハード乱数用クロック回路９００の動作電力を確保しつつ、動作電圧Ｖｃｃの低電圧化を図ることができる。但し、回路の安定性の観点に着目すれば、第１５及び第１６の実施形態のほうが優れている。
（５５）上記第１５及び第１６の実施形態では、増幅回路９１２を設ける構成としたが、これに限られず、増幅回路９１２を設けずに、電源及び発射制御基板３２１とハード乱数用クロック回路９００とを接続する経路上に不規則遅延回路６０２を設け、ＡＮＤ回路９１６の出力が直接ハード乱数用クロック回路９００に入力される構成としてもよい。この場合、動作電圧Ｖｃｃを高電圧にする必要があるとともに、調整抵抗９１１の抵抗値を変更する必要がある。但し、増幅回路９１２を設ける構成のほうが、回路損失及び回路劣化の観点から優れている。
また、ＮＰＮトランジスタ９１３とＰＮＰトランジスタ９１４とをインバーテッドダーリントン接続する構成としたが、これに限られず、不規則遅延回路６０２からの出力電流を増幅させるものであればよい。例えば２つのＮＰＮトランジスタをダーリントン接続する構成としてもよい。この場合、増幅回路９１２は、インバーテッドダーリントン接続の場合よりも安定して動作する。但し、インバーテッドダーリントン接続の方が、増幅回路９１２における損失電圧が少ないため、動作電圧Ｖｃｃの低電圧化の観点から優れている。
（５６）上記第１５及び第１６の実施形態では、不規則遅延回路６０２として、Ｄフリップフロップ９１５を用いたが、これに限られず、第５乃至第１１のいずれの実施形態を用いてもよい。この場合、ＮＡＮＤ回路６１２をＡＮＤ回路９１６に置き換える。
また、ＡＮＤ回路９１６を設けなくてもよい。この場合であっても、電源及び発射制御基板３２１からの動作電圧Ｖｃｃの印加が停止すると、増幅回路９１２のコレクタ−エミッタ間に対する電圧の印加が停止するため、ハード乱数用クロック回路９００への動作電力の供給が停止する。これにより、構成の簡素化を図ることができる。但し、増幅回路９１２の誤動作防止の観点に着目すれば、ＡＮＤ回路９１６を設ける構成のほうが優れている。
（５７）上記第１６の実施形態では、電力伝達回路９０１に不規則遅延回路６０２を設ける構成としたが、これに限られず、例えばデータ消去信号出力回路１００２とリセット用トランジスタ１００３とを接続する経路上に不規則遅延回路６０２を設ける構成としてもよい。この場合、データ消去信号出力回路１００２からのＨＩレベル信号の出力が再開されるタイミングに対して、当該ＨＩレベル信号が電力伝達回路９０１に対して入力されるタイミングが不規則に遅延される。すなわち、不規則遅延させる対象が、「データ消去信号出力回路１００２からのＨＩレベル信号の出力タイミングから電力伝達回路９０１へのＨＩレベル信号の入力タイミングまでの期間」となっている。これにより、データ消去スイッチ１００１の操作タイミングに対してハード乱数用クロック回路９００への動作電力の供給開始タイミングが不規則に遅延することとなる。よって、データ消去スイッチ１００１の操作タイミングから、ハード乱数用クロック信号の出力タイミングを特定することが困難になるため、大当たり乱数カウンタＣ１の更新タイミングが把握されにくい。よって、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
（５８）上記第１６の実施形態では、特定停止期間Ｔｓは予め定められた期間としたが、これに限られず、当該特定停止期間Ｔｓを変動させる構成としてもよい。かかる構成によれば、電力伝達回路９０１に不規則遅延回路６０２を省略することができるため、構成の簡素化を図ることができる。但し、特定停止期間Ｔｓは少なくともシュミットトリガ４１３から出力されるパルス信号の周期Ｔ３よりも長いことが好ましく、かかる条件下で特定停止期間Ｔｓを変動させるとなると、変動させる期間の範囲が狭くなるおそれがあるとともに、構成の複雑化を招くこととなる。これらの点に着目すれば、第１６の実施形態のほうが好ましい。
なお、特定停止期間Ｔｓを変動させる具体的な構成としては、単安定マルチバイブレータの積分回路を用いる構成が考えられる。
（５９）上記１６の実施形態では、特定停止期間Ｔｓは少なくともシュミットトリガ４１３から出力されるパルス信号の周期Ｔ３よりも長くなるようにしたが、これに限られず、例えばＤフリップフロップ９１５のクリア端子を用いてＤフリップフロップ９１５をリセットする構成としてもよい。この場合、上記クリア端子とデータ消去信号出力回路１００２とを電気的に接続する。かかる構成によれば、データ消去信号出力回路１００２からクリア端子に対してＬＯＷレベル信号が入力されたことに基づいて、Ｄフリップフロップ９１５はリセットされ、Ｑ端子からＬＯＷレベル信号が出力される。これにより、確実にＤフリップフロップ９１５をリセットすることができる。よって、特定停止期間Ｔｓを省略することができる。さらに、この場合、パルス信号の入力を待つことなくＤフリップフロップ９１５をリセットすることができるため、ＡＮＤ回路９１６を省略することができる。
（６０）上記第１６の実施形態では、リセット用トランジスタ１００３を設け、データ消去信号出力回路１００２は、パチンコ機１０が電入状態である状況において、リセット用トランジスタ１００３のゲートに対してＨＩレベル信号を出力するとともに、データ消去スイッチ１００１が操作された場合には一旦ＬＯＷレベル信号を出力し、その後再びＨＩレベル信号を出力する構成としたが、これに限られず、例えばリセット用トランジスタ１００３に代えて、インバータ回路（反転回路）を設け、インバータ回路の入力端子とデータ消去信号出力回路１００２とを電気的に接続する構成としてもよい。この場合、データ消去信号出力回路１００２は、パチンコ機１０が電入状態となっている状況においてインバータ回路に対してＬＯＷレベル信号を出力するとともに、データ消去スイッチ１００１が操作された場合に、シュミットトリガ４１３から出力されるパルス信号の周期Ｔ３よりも大きいパルス幅を有するワンショットパルスを出力する構成とするとよい。
係る構成によれば、インバータ回路は、データ消去信号出力回路１００２からＬＯＷレベル信号が入力されている状況においてはＨＩレベル信号（動作電圧）を不規則遅延回路６０２及び増幅回路９１２に対して出力する一方、データ消去信号出力回路１００２からＨＩレベル信号が入力されている状況においてはＬＯＷレベル信号を不規則遅延回路６０２及び増幅回路９１２に対して出力する。すると、ワンショットパルスの入力に基づいて、不規則遅延回路６０２及び増幅回路９１２に対してＬＯＷレベル信号が出力されることとなる。この場合、増幅回路９１２のＰＮＰトランジスタ９１４のコレクタ−エミッタ間には電圧が印加されなくなるとともに、不規則遅延回路６０２から増幅回路９１２に対してＬＯＷレベル信号が出力されるため、増幅回路９１２の動作が停止する。これにより、ハード乱数用クロック回路９００への動作電力の供給が一旦停止する。
ここで、ワンショットパルスのパルス幅は、シュミットトリガ４１３から出力されるパルス信号の周期Ｔ３よりも大きく設定されているため、ワンショットパルスが入力されている状態において、少なくとも１回はＤフリップフロップ９１５が同期する。この場合、Ｄ端子にはＬＯＷレベル信号が入力されているため、Ｑ端子からＬＯＷレベル信号が出力され、当該ＬＯＷレベル状態が維持される。
その後、ワンショットパルスの入力が終了した（入力される信号がＨＩレベルからＬＯＷレベルになる）ことに基づいて、不規則遅延回路６０２及び増幅回路９１２に対してＨＩレベル信号（動作電圧）が出力されることとなるため、ハード乱数用クロック回路９００に対して動作電力の供給が再開される。この場合、ワンショットパルスの入力が終了するタイミングに対してハード乱数用クロック回路９００に対する動作電力の供給開始タイミングが不規則遅延回路６０２によって不規則に遅延される。したがって、第１６の実施形態と同様の効果を奏することができる。
なお、インバータ回路としては、ＮＰＮトランジスタにより構成されたもの、ＣＭＯＳインバータ回路等任意である。
（６１）上記第１６の実施形態において、不規則遅延回路６０２と、電源及び発射制御基板３２１とを接続する経路上にのみ、リセット用トランジスタ１００３を設ける構成としてもよい。この場合、増幅回路９１２に対して印加される電圧は、第１６の実施形態と比較して、リセット用トランジスタ１００３による電圧降下分だけ高くなるため、回路損失の低減及び動作電圧Ｖｃｃの低電圧化を図ることができる。また、この場合であっても、データ消去信号出力回路１００２からＬＯＷレベル信号が出力された場合には、直ちにＡＮＤ回路９１６の一方の入力端子に対してＬＯＷレベル信号が入力されるため、ハード乱数用クロック回路９００に対する電力供給は直ちに停止される。よって、迅速な立ち下げは確保されている。但し、増幅回路９１２の誤作動防止の観点に直目すれば、第１６の実施形態のほうが優れている。
（６２）上記第１５の実施形態において、ハード乱数用クロック回路９００は、動作電力が供給されることによって、ハード乱数用クロック信号を出力する構成としたが、これに限られず、例えばリセット回路６０１とハード乱数用クロック回路９００とを接続する経路を設け、ハード乱数用クロック回路９００は、動作電力が供給されている状況であって、リセット回路６０１からリセット信号が入力されている場合に、ハード乱数用クロック信号を出力する構成としてもよい。この場合、ハード乱数用クロック回路９００とリセット回路６０１とを接続する経路上に不規則遅延回路６０２を設ける構成とするとよい。
（６３）上記各実施形態とは異なる他のタイプのパチンコ機等、例えば特別装置の特定領域に遊技球が入ると電動役物が所定回数開放するパチンコ機や、特別装置の特定領域に遊技球が入ると権利が発生して大当たりとなるパチンコ機、他の役物を備えたパチンコ機、アレンジボール機、雀球等の遊技機にも本発明を適用できる。
また、弾球式でない遊技機、例えば、複数種の図柄が周方向に付された複数のリールを備え、メダルの投入及びスタートレバーの操作によりリールの回転を開始し、ストップスイッチが操作される又は所定期間が経過することでリールが停止した後に、表示窓から視認できる有効ライン上に特定図柄又は特定図柄の組合せが成立していた場合にはメダルの払い出し等といった特典を遊技者に付与するスロットマシンにも、本発明を適用できる。
また、取込装置を備え、貯留部に貯留されている所定数の遊技球が取込装置により取り込まれた後にスタートレバーが操作されることによりリールの回転を開始する、パチンコ機とスロットマシンとが融合された遊技機にも、本発明を適用できる。
＜上記実施形態から抽出される発明群について＞
以下、上述した実施形態から抽出される発明群の特徴について、必要に応じて効果等を示しつつ説明する。なお以下においては、理解の容易のため、上記実施形態において対応する構成を括弧書き等で適宜示すが、この括弧書き等で示した具体的構成に限定されるものではない。
特徴Ａ１．遊技用クロック信号を出力する遊技用信号出力手段（システム用クロック回路３１２）と、
前記遊技用信号出力手段から前記遊技用クロック信号が入力されたことに基づいて、遊技の進行を制御する制御手段（ＭＰＵ３１１における遊技の進行に関する処理を実行する機能）と、
予め定められた数値範囲内において数値情報を順次更新可能な数値情報更新手段（カウンタ回路３１７）と、
予め定められた取得条件が成立した場合に、前記数値情報更新手段から前記数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ３０５及びステップＳ３０７の処理を実行する機能）と、
を備え、
前記取得手段によって取得された数値情報が予め定められた特定情報に対応していることに基づいて、特定状態になる遊技機において、
更新用クロック信号を出力する更新用信号出力手段（ハード乱数用クロック回路３１３）を備え、
前記数値情報更新手段は、前記更新用信号出力手段から前記更新用クロック信号が入力されたことに基づいて、前記数値情報を更新するものであることを特徴とする遊技機。
特徴Ａ１によれば、遊技用クロック信号が制御手段に入力されることに基づいて、遊技の進行が制御されるとともに、更新用クロック信号が数値情報更新手段に入力されることに基づいて、数値情報の更新が行われる。これにより、例えば更新用クロック信号の周期を変更することによって、遊技の進行に影響を与えることなく数値情報の更新タイミングの設定の自由度を高めることができる。
また、例えば更新用クロック信号との周期を遊技用クロック信号の周期と異ならせることによって、遊技用クロック信号の周期が把握された場合であっても、当該周期から数値情報の更新タイミングは把握されにくい。よって、遊技用クロック信号の周期から数値情報の更新タイミングを把握し、数値情報が特定情報となるタイミングに合わせて不正に取得条件を成立させ、故意に特定状態を発生させる不正行為を抑制することができる。
以上により、クロック信号が入力されたことに基づいて、遊技の制御が行われる遊技機において、制御体系を好適なものにすることができる。
特徴Ａ２．遊技用クロック信号を出力する遊技用信号出力手段（システム用クロック回路３１２）と、
前記遊技用信号出力手段から前記遊技用クロック信号が入力されたことに基づいて、遊技の進行を制御する制御手段（ＭＰＵ３１１における遊技の進行に関する処理を実行する機能）と、
予め定められた数値範囲内において数値情報を順次更新可能な数値情報更新手段（カウンタ回路３１７）と、
予め定められた取得条件が成立した場合に、前記数値情報更新手段から前記数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ３０５及びステップＳ３０７の処理を実行する機能）と、
を備え、
前記取得手段によって取得された数値情報が予め定められた特定情報に対応していることに基づいて、特定状態になる遊技機において、
前記遊技用信号出力手段とは別に設けられ、更新用クロック信号を出力する更新用信号出力手段（ハード乱数用クロック回路３１３）を備え、
前記数値情報更新手段は、前記更新用クロック信号が入力されたことに基づいて、前記数値情報を順次更新するものであることを特徴とする遊技機。
特徴Ａ２によれば、遊技用クロック信号が入力されたことに基づいて、遊技の進行が制御されているとともに、数値情報は、遊技用クロック信号とは別の更新用クロック信号の入力に基づいて更新される。これにより、遊技用クロック信号と更新用クロック信号とで個別に周波数の設定を行うことができる。よって、遊技の進行に影響を与えることなく、数値情報の更新タイミングの設定の自由度を高めることが可能となっている。
また、例えば遊技用クロック信号と更新用クロック信号とが互いに周期が異なるように設定することによって、遊技用クロック信号の周期が把握された場合であっても、当該周期から数値情報の更新タイミングは把握されにくい。よって、遊技用クロック信号の周期から数値情報の更新タイミングを把握し、数値情報が特定情報となるタイミングに合わせて不正に取得条件を成立させ、故意に特定状態を発生させる不正行為を抑制することができる。
以上により、クロック信号が入力されたことに基づいて、遊技の制御が行われる遊技機において、制御体系を好適なものとすることができる。
特徴Ａ３．前記更新用信号出力手段は、前記遊技用クロック信号と同期しないように前記更新用クロック信号を出力するものであることを特徴とする特徴Ａ２に記載の遊技機。
特徴Ａ３によれば、更新用クロック信号が遊技用クロック信号と同期しないようになっているため、遊技用クロック信号の出力タイミング等から更新用クロック信号の出力タイミングを把握することは困難になっている。これにより、遊技用クロック信号の出力タイミング等から数値情報更新手段による数値情報の更新タイミングを把握する不正行為を抑制することができる。
特徴Ａ４．前記数値情報更新手段は、前記更新用クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、前記数値情報を更新するものであり、
前記更新用信号出力手段は、前記トリガに相当する信号状態の出力間隔が前記遊技用クロック信号と異なるように前記更新用クロック信号を出力するものであることを特徴とする特徴Ａ２又は特徴Ａ３に記載の遊技機。
特徴Ａ４によれば、遊技用クロック信号と更新用クロック信号とで、数値情報の更新のトリガとなる信号状態の出力間隔が異なっているため、遊技用クロック信号が把握された場合であっても、数値情報の更新タイミングは把握されにくい。これにより、遊技用クロック信号から数値情報の更新タイミングを特定し、数値情報が特定情報となるタイミングを特定する不正行為を抑制することができる。
特徴Ａ５．前記更新用信号出力手段は、外部電源から供給されている交流電圧をパルス信号に変換することにより、前記更新用クロック信号を生成する信号変換手段（信号変換回路４０２）を備えていることを特徴とする特徴Ａ２乃至Ａ４のいずれか１に記載の遊技機。
特徴Ａ５によれば、更新用クロック信号は、外部電源から供給されている交流電圧をパルス信号に変換することによって得られている。これにより、例えば外部電源として商用電源又は遊技機の電源を用いることにより、容易にパルス信号を得ることができ、当該パルス信号を更新用クロック信号として用いることができる。よって、構成の簡素化を図ることができる。
特徴Ａ６．前記数値情報更新手段は、前記更新用クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、前記数値情報を更新するものであり、
前記信号変換手段は、前記トリガに相当する信号状態の出力間隔が、入力される交流電圧の周期に対応したものとならないように変換する出力間隔変換手段（周波数変換回路４０１）を備えていることを特徴とする特徴Ａ５に記載の遊技機。
特徴Ａ６によれば、数値情報の更新のトリガに相当する信号状態の出力間隔が、入力される交流電圧の周期に対応した間隔とならないように変換されている。これにより、仮に入力される交流電圧の周期が特定された場合であっても、数値情報の更新のトリガに相当する信号状態の出力間隔は特定されにくい。よって、入力される交流電圧の周波数から数値情報の更新のトリガに相当する信号状態の出力間隔を特定し、数値情報の更新タイミングを特定する不正行為を抑制することができる。
なお、出力間隔変換手段のより具体的な構成としては、「前記出力間隔変換手段は、前記更新用信号出力手段から出力される前記更新用クロック信号の周波数を、入力される交流電圧の周波数とは異なる周波数となるように変換するものである」という構成が考えられる。
特徴Ａ７．前記数値情報更新手段は、前記更新用クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、前記数値情報を更新するものであり、
前記信号変換手段は、入力される交流電圧の周波数が、第１周波数及び第２周波数のいずれであっても、予め定められた特定周波数の更新用クロック信号を生成するものであることを特徴とする特徴Ａ５又は特徴Ａ６に記載の遊技機。
例えば外部電源として商用電源を用いた場合、東日本と西日本とで交流電圧の周波数が異なるため、更新用クロック信号の周波数も異なることとなる。すると、数値情報の更新のトリガに相当する信号状態の出力間隔が異なるため、使用地域で数値情報の更新頻度が異なることとなり、遊技の公平性が阻害される。
これに対して、本特徴によれば、入力される交流電圧の周波数が第１周波数又は第２周波数であるかに関わらず、更新用クロック信号の周波数は特定周波数となる。これにより、数値情報の更新のトリガに相当する信号状態の出力間隔が交流電圧の周波数に依存しないため、上記不都合を回避することができる。
なお、第１周波数及び第２周波数は、商用電源の周波数である５０Ｈｚ及び６０Ｈｚであるとよい。
特徴Ａ８．前記制御手段は、
更新タイミングとなる度に、前記数値範囲内において初期値情報を順次更新する初期値情報更新手段（ＭＰＵ３１１において乱数初期値カウンタＣＩＮＩ又はパルスシフトカウンタＳＣを更新する機能）と、
前記数値情報が１周したか否かを判定する判定手段（ＭＰＵ３１１においてステップＳ６０５の処理を実行する機能）と、
前記判定手段によって前記数値情報が１周したと判定された場合に、前記初期値情報更新手段から前記初期値情報を取得する初期値情報取得手段（ＭＰＵ３１１においてステップＳ６０６の処理を実行する機能）と、
前記初期値情報が取得された場合には、その取得された初期値情報を、前記数値情報の初期値として書き込む書き込み手段（ＭＰＵ３１１においてステップＳ６０６の処理を実行する機能）と、
前記書き込み手段による書き込み中の期間に亘って、前記数値情報の更新を禁止する禁止手段（ＭＰＵ３１１においてステップＳ６０３及びステップＳ６０７の処理を実行する機能）と、
を備えていることを特徴とする特徴Ａ２乃至Ａ７のいずれか１に記載の遊技機。
特徴Ａ８によれば、数値情報が１周した場合には、初期値情報が取得され、当該初期値情報から数値情報の更新が開始される。これにより、数値情報が１周する毎に数値情報の初期値が変動するため、数値情報が特定情報となるタイミングの特定が困難になっている。
ここで、数値情報の更新と制御手段による制御とは、その実行の契機となるクロック信号が異なるため、書き込み手段による書き込み中に数値情報の更新が行われる場合がある。特に、遊技用クロック信号と更新用クロック信号とは互いに同期しないようになっている場合、制御手段による制御と数値情報更新手段による更新とは同期していない。これにより、書き込み中に数値情報の更新が行われ易い。すると、内容の整合性が取れなくなり、エラー等の不都合が生じ易い。この点、本特徴によれば、書き込み中には数値情報の更新が禁止されている。これにより、上記不都合を回避することができる。
また、特徴Ａ６との関係では、「前記制御手段は、所定の周期で定期的に前記判定手段による判定処理を行うものであり、前記トリガに相当する信号状態の出力間隔は、前記判定手段の実行周期よりも長くなるように設定されている」とよい。これにより、数値情報の更新から次の更新までの間に少なくとも１回は上記判定処理が行われるため、数値情報が１周したことを確実に把握することができるとともに、数値情報が１周した状態が過度に継続しないようになっている。
特徴Ａ９．前記数値情報更新手段を収容する基板ボックス（基板ボックス１６３）と、
前記基板ボックスを開放不可又は開放困難な状態で固定する固定手段（封印部１６４）と、
を備え、
少なくとも前記更新用信号出力手段は、前記基板ボックスに収容されていることを特徴とする特徴Ａ２乃至Ａ８のいずれか１に記載の遊技機。
特徴Ａ９によれば、少なくとも更新用信号出力手段及び数値情報更新手段は基板ボックス内に収容されている。当該基板ボックスは、固定手段によって開放不可又は開放困難な状態で固定されている。これにより、数値情報更新手段に対する不正行為を防止するとともに、更新用信号出力手段に対する不正行為を防止することができる。よって、構成の簡素化を図りつつ、更新用クロック信号の周期を把握する等の更新用信号出力手段に対する不正行為を好適に抑制することができる。
また、特徴Ａ６との関係においては、「前記出力間隔変換手段は、前記基板ボックスに収容されている」とよい。これにより、出力間隔変換手段に対する不正行為を抑制することができる。よって、出力間隔変換手段の解析に基づいて数値情報の更新のトリガに相当する信号状態の出力間隔を特定し、数値情報の更新タイミングを把握する不正行為を抑制することができる。
特徴Ａ１０．前記数値情報更新手段は、前記更新用クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、前記数値情報を更新するものであり、
前記更新用信号出力手段と前記数値情報更新手段とを接続する信号経路と、
前記信号経路の途中位置に設けられ、１のトリガから次のトリガまでのトリガ間隔を変動させる変動手段（変調回路３１４）と、
を備えていることを特徴とする特徴Ａ２乃至Ａ９のいずれか１に記載の遊技機。
特徴Ａ１０によれば、数値情報の更新の契機となるトリガ間の間隔が変動しているため、数値情報の更新間隔が変動している。これにより、数値情報の更新タイミングが把握されにくいため、数値情報が特定情報となるタイミングが特定されにくい。よって、例えば数値情報が特定情報となるタイミングに合わせて不正に取得条件を成立させ、故意に特定状態を発生させる不正行為を抑制することができる。
また、トリガ間隔に応じて、数値情報が特定情報となる期間及び数値情報が１周する期間が変動し得る。これにより、例えばトリガ間隔を調整することによって、数値情報が１周する期間に対する数値情報が特定情報となる期間の比から導かれる実質的な当選確率を調整することができる。よって、実質的な当選確率を、数値情報の数値範囲及び特定情報から導かれる理論当選確率よりも低くすることが可能であるため、数値情報の数値範囲を小さくすることができる。したがって、数値情報に要する容量の削減を図ることができる。
以上のことから、数値情報の更新を良好に行うことができる。
なお、本特徴の構成に対して特徴Ｃ１〜Ｃ１０のいずれか１にて限定した構成を適用してもよい。この場合、各構成を適用したことによる更なる効果を奏することができる。
特徴Ａ１１．クロック信号を出力する出力手段（システム用クロック回路３１２）と、
当該出力手段から出力されたクロック信号に基づいて複数の処理を実行することにより、遊技の進行を制御する制御手段（ＭＰＵ３１１における遊技の進行に関する処理を実行する機能）と、
を備えている遊技機において、
前記制御手段は、第１の信号経路を通じて第１のクロック信号が入力されるとともに、第２の信号経路を通じて第２のクロック信号が入力される構成であり、さらに、前記第１のクロック信号が入力されたことに基づいて前記複数の処理のうち第１処理を実行する第１処理手段と、前記第２のクロック信号が入力されたことに基づいて前記複数の処理のうち第２処理を実行する第２処理手段と、を備えていることを特徴とする遊技機。
特徴Ａ１１によれば、第１のクロック信号が入力されることに基づいて第１処理が実行されるとともに、第２のクロック信号が入力されることに基づいて第２処理が実行される。これにより、第１のクロック信号と第２のクロック信号とで個別に周波数の設定を行うことによって、第１処理及び第２処理それぞれの実行タイミングの設定の自由度を高めることができる。
この場合、第１のクロック信号と第２のクロック信号とが互いに周期が異なるように設定されているとよい。これにより、例えば第１処理を複数の処理のうち特に不正行為の対象となり易い処理とし、第２処理を複数の処理のうち第１処理以外の処理とすることによって、不正行為の対象となり易い処理の実行タイミングが特定されにくくなるため、不正行為の対象となり易い処理に対する不正行為を抑制することができる。
上記特徴Ａ群の各発明は、以下の課題に対して効果的である。
遊技機の一種としてパチンコ機がある。パチンコ機においては、例えば遊技領域に発射された遊技球が作動口に入球することに基づき、大当たり抽選が行われる。当該抽選において大当たり状態の発生に当選すると、例えば所定の表示装置において変動表示される図柄が予め定められた特定の組み合わせで停止表示された後、遊技領域に設けられた可変入球装置の開閉が実行される。そして、可変入球装置への入球数に応じた遊技球が払い出されるといった特典が遊技者に付与される。
ここで、パチンコ機には、遊技に係る制御プログラムが記憶されているメモリ等の記憶素子並びに当該制御プログラムを実行する演算素子、又はこれらが集積化されたＭＰＵが実装されている制御基板が設けられているものが知られている。当該パチンコ機は、制御プログラムによって一連の遊技が制御されている。
上記遊技機においては、演算素子の動作タイミングの基準となるクロック信号を出力する発振回路が設けられている。演算素子は、当該発振回路から出力されるクロック信号が入力されることに同期して、複数の素子を動作させることによって、制御プログラムを実行する。制御プログラムとしては、例えば予め定められた数値範囲内にてカウンタを定期的に更新させるとともに、遊技球が作動口へ入球した場合には、その時点におけるカウンタの値を取得して、当該カウンタの値が例えば「７」などの所定の当選値と一致する場合には、遊技状態を大当たり状態に移行させるものがある。
ここで、処理の目的によっては、クロック信号の周波数を変更する方が好ましい場合がある。しかしながら、クロック信号の周波数を変更すると、他の処理に影響を及ぼす可能性があり、好ましくない。
また、例えば演算素子と発振回路とを接続する経路に対して不正な回路を取り付け、発振回路から出力されるクロック信号に同期して、不正な信号を出力し故意に大当たり状態を発生させる不正行為が行われる場合がある。
このように、クロック信号を出力する発振回路と、当該クロック信号が入力されたことに基づいて遊技に関する制御が行われる演算素子とから構成される制御体系には、いまだ改善の余地がある。
なお、上記問題は、クロック信号を出力する発振回路と、当該クロック信号の入力に基づいて、遊技に関する制御プログラムを実行する演算素子を備えている遊技機において共通する問題である。
特徴Ｂ１．遊技用クロック信号を出力する遊技用信号出力手段（システム用クロック回路３１２）と、
遊技の進行を制御する制御手段（ＭＰＵ３１１における遊技の進行に関する処理を実行する機能）と、
予め定められた数値範囲内において数値情報を順次更新可能な数値情報更新手段（カウンタ回路３１７）と、
予め定められた取得条件が成立した場合に、前記数値情報更新手段から前記数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ３０５及びステップＳ３０７の処理を実行する機能）と、
を備え、
前記制御手段は、前記遊技用信号出力手段から前記遊技用クロック信号が入力されたことに基づいて、遊技の進行を制御するものであり、
前記取得手段によって取得された数値情報が予め定められた特定情報に対応していることに基づいて、特定状態になる遊技機において、
更新用クロック信号を出力する更新用信号出力手段（ハード乱数用クロック回路３１３）を備え、
前記数値情報更新手段は、前記更新用クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、前記数値情報を更新するものであり、
前記更新用信号出力手段は、前記遊技用クロック信号と同期しないこと及び前記トリガに相当する信号状態の出力間隔が前記遊技用クロック信号と異なることのうち少なくとも一方の条件を満たすようにして、前記更新用クロック信号を出力するものであることを特徴とする遊技機。
特徴Ｂ１によれば、遊技用クロック信号が制御手段に入力されることに基づいて、遊技の進行が制御されるとともに、更新用クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、数値情報の更新が行われる。
ここで、遊技用クロック信号と更新用クロック信号との間には、両者が互いに同期しないようになっていること及びトリガに相当する信号状態の出力間隔が互いに異なっていることのうち少なくとも一方の条件が成立しているため、仮に遊技用クロック信号が把握された場合であっても、更新用クロック信号がトリガに相当する出力状態となるタイミングは把握されにくい。これにより、遊技用クロック信号から数値情報の更新タイミングを把握し、数値情報が特定情報となるタイミングに合わせて不正に取得条件を成立させ、故意に特定状態を発生させる不正行為を抑制することができる。
特徴Ｂ２．前記遊技用信号出力手段及び前記制御手段を接続する第１信号経路（信号線ＬＮ１）と、
前記遊技用信号出力手段及び前記数値情報更新手段を接続する第２信号経路（信号線ＬＮ２）と、
を備え、
前記遊技用信号出力手段は、前記制御手段及び前記数値情報更新手段のそれぞれに対して前記遊技用クロック信号を出力するものであり、
前記更新用信号出力手段は、前記第２信号経路上に設けられ、前記遊技用信号出力手段から前記遊技用クロック信号が入力されることに基づいて、前記更新用クロック信号を出力するクロック変換手段（クロック変換回路５０１）を備えていることを特徴とする特徴Ｂ１に記載の遊技機。
特徴Ｂ２によれば、更新用クロック信号は、遊技用クロック信号を変換することによって得られている。これにより、クロック信号を出力するための構成が必要ないため、構成の簡素化を図ることができる。
また、第１信号経路を介して遊技用クロック信号が入力されているため、更新用クロック信号の態様に関わらず、遊技に関する制御は一定のタイミングで行われる。これにより、遊技に関する制御に対して影響を与えることなく、更新用クロック信号の態様を変更することが可能となっている。
特徴Ｂ３．前記クロック変換手段は、前記遊技用信号出力手段から出力された前記遊技用クロック信号を分周又は逓倍することによって前記遊技用クロック信号の周波数を変換する周波数変換手段（分周回路５０２）と、
前記周波数変換手段により周波数変換されたクロック信号の位相を、前記遊技用クロック信号の位相に対して、所定量だけずらす位相シフト手段（位相シフト回路５０３）と、を備えていることを特徴とする特徴Ｂ２に記載の遊技機。
特徴Ｂ３によれば、更新用クロック信号は、遊技用クロック信号を分周又は逓倍することにより遊技用クロック信号の周波数を変換し、さらに当該変換されたクロック信号の位相を遊技用クロック信号の位相に対して所定量だけずらすことによって、作成されている。これにより、更新用クロック信号と遊技用クロック信号とは、互いにその周期が異なっており、さらに互いに同期しないようになっている。よって、特徴Ｂ２に示す効果を得ることができる。
なお、本特徴の構成に対して特徴Ｃ１〜Ｃ１０のいずれか１にて限定した構成を適用してもよい。この場合、各構成を適用したことによる更なる効果を奏することができる。
上記特徴Ｂ群の各発明は、以下の課題に対して効果的である。
遊技機の一種としてパチンコ機がある。パチンコ機においては、例えば遊技領域に発射された遊技球が作動口に入球することに基づき、大当たり抽選が行われる。当該抽選において大当たり状態の発生に当選すると、例えば所定の表示装置において変動表示される図柄が予め定められた特定の組み合わせで停止表示された後、遊技領域に設けられた可変入球装置の開閉が実行される。そして、可変入球装置への入球数に応じた遊技球が払い出されるといった特典が遊技者に付与される。
ここで、パチンコ機には、遊技に係る制御プログラムが記憶されているメモリ等の記憶素子、並びに当該制御プログラムを実行する演算素子、又はこれらが集積化されたＭＰＵが実装されている制御基板が設けられているものが知られている。当該パチンコ機は、演算素子によって一連の遊技が制御されている。
上記遊技機においては、演算素子の動作タイミングの基準となるクロック信号を出力する発振回路が設けられている。演算素子は、当該発振回路から出力されるクロック信号が入力されることに同期して、複数の素子を動作させることによって、制御プログラムを実行する。制御プログラムとして、例えば予め定められた数値範囲内にてカウンタを定期的に更新させるとともに、遊技球が作動口へ入球した場合には、その時点におけるカウンタの値を取得して、当該カウンタの値が例えば「７」などの予め定められた当選値と一致する場合には、遊技状態を大当たり状態に移行させるものがある。
ここで、大当たり抽選で用いられるカウンタの更新タイミングなどを把握することによって、当該カウンタの値が大当たり当選値となるタイミングが把握される場合がある。すると、当該タイミングに合わせて、正規の制御基板に対して不正な信号を出力することによって、故意に大当たりを発生させる不正行為が考えられる。
なお、遊技機においては各種の不正行為が想定され、上記のように制御主体における所定の処理タイミングなどを把握し、その把握結果に基づいて不正を行う行為は、大当たり抽選に関するものに限られない。また、かかる不正行為は、パチンコ機に限らず、スロットマシンにおいても同様である。
特徴Ｃ１．更新タイミングとなる度に、予め定められた数値範囲内において数値情報を順次更新する数値情報更新手段（カウンタ回路３１７）と、
予め定められた取得条件が成立した場合に、前記数値情報更新手段から前記数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ３０５及びステップＳ３０７の処理を実行する機能）と、
を備え、
前記取得手段により取得された数値情報が予め定められた特定情報に対応していることに基づいて、特定状態となる遊技機において、
１の数値情報から次の数値情報に更新される間隔を変動させる変動手段（変調回路３１４）を備えていることを特徴とする遊技機。
特徴Ｃ１によれば、更新間隔が変動しているため、数値情報の更新タイミングが把握されにくい。これにより、数値情報が特定情報となるタイミングが特定されにくい。よって、例えば数値情報が特定情報となるタイミングに合わせて不正に取得条件を成立させ、故意に特定状態を発生させる不正行為を抑制することができる。
また、更新間隔の変動に応じて、数値情報が特定情報となっている期間及び数値情報が１周するのに要する期間が変動し得る。これにより、例えば更新間隔を調整することによって、数値情報が１周するのに要する期間に対する数値情報が特定情報となっている期間の比から導かれる実質的な当選確率を調整することができる。よって、更新間隔を変動させることによって、実質的な当選確率を、数値情報の数値範囲及び特定情報から導かれる理論当選確率よりも低くすることができる。したがって、数値情報の数値範囲を小さくすることができるため、数値情報に要する容量の削減を図ることができる。
以上のことから、数値情報の更新を良好に行うことができる。
特徴Ｃ２．前記変動手段は、前記数値情報が１周することに応じて、前記数値情報が１周するのに要する期間を変動させるものであることを特徴とする特徴Ｃ１に記載の遊技機。
特徴Ｃ２によれば、数値情報が１周することに応じて、数値情報が１周するのに要する期間が変動するため、数値情報が初期値となるタイミングが特定されにくい。これにより、数値情報が初期値となるタイミングから、数値情報が特定情報となるタイミングを特定することが困難になっている。よって、数値情報が特定情報となるタイミングに合わせて不正に取得条件を成立させ、故意に特定状態を発生させる不正行為を抑制することができる。
特徴Ｃ３．前記変動手段は、１の数値情報から次の数値情報に更新される間隔を変動させることにより、前記数値情報が１周するのに要する期間が複数種類の期間のいずれかに順次遷移していくようにするとともに、それら複数種類の期間を有する単位期間が前記数値情報の複数周回毎に繰り返されるようにするものであることを特徴とする特徴Ｃ２に記載の遊技機。
特徴Ｃ３によれば、数値情報が１周するのに要する期間が、複数種類の期間のいずれかに順次遷移するため、数値情報が１周することに応じて、数値情報が１周するのに要する期間が変動する。これにより、特徴Ｃ２の効果を奏する。
ここで、数値情報が１周するのに要する期間が変動すると、実質的な当選確率が変動することとなる。このため、不正行為防止の観点から数値情報が１周するのに要する期間を不規則にすると、実質的な当選確率が変動する範囲が広範になるため、遊技の公平性及び遊技ホールの管理の容易性の観点から好ましくない。
これに対して、本特徴によれば、複数種類の期間を有する単位期間が数値情報の複数周回毎に繰り返されるため、全体としての実質的な当選確率は、単位期間に含まれる複数種類の期間それぞれに対応した実質的な当選確率の平均となる。これにより、数値情報が１周する毎に、数値情報が１周するのに要する期間及び実質的な当選確率が変動している一方、全体としての実質的な当選確率は一定の確率となっている。よって、数値情報が特定情報となるタイミングの特定を困難なものにしつつ、遊技の安定性と遊技ホールの管理の容易性が確保されている。
特徴Ｃ４．前記変動手段は、前記数値範囲内において前記数値情報が複数種類の更新間隔で更新されるように、前記更新タイミングを変動させるものであることを特徴とする特徴Ｃ１乃至Ｃ３のいずれか１に記載の遊技機。
特徴Ｃ４によれば、数値範囲内において数値情報の更新が複数種類の更新間隔で行われるため、数値情報の更新タイミングが変動する。これにより、数値情報の更新タイミングが特定されにくくなるため、数値情報が特定情報となるタイミングの特定が困難になる。よって、数値情報が特定情報となるタイミングに合わせて不正に取得条件を成立させることによって、故意に特定状態を発生させる不正行為を抑制することができる。
特徴Ｃ５．前記変動手段は、前記数値情報が１周することに応じて、前記数値情報が前記特定情報となっている期間を変動させるものであることを特徴とする特徴Ｃ１乃至Ｃ４のいずれか１に記載の遊技機。
特徴Ｃ５によれば、数値情報が１周することに応じて、数値情報が特定情報となっている期間が変動する。これにより、数値情報が特定情報となっている期間の特定を困難なものにすることができる。よって、数値情報が特定情報となっているタイミングに合わせて不正に取得条件を成立させる不正行為を抑制することができる。
特徴Ｃ６．前記変動手段は、前記数値情報が前記特定情報となっている期間が複数種類の期間のいずれかに順次遷移していくようにするとともに、前記数値情報が特定複数周回するのに要する単位期間に対する前記数値情報が特定情報となっている期間の割合が、前記単位期間毎に同一又は略同一となるようにするものであることを特徴とする特徴Ｃ５に記載の遊技機。
特徴Ｃ６によれば、数値情報が特定情報となっている期間が、複数種類の期間のいずれかに順次遷移していく。これにより、数値情報が１周することに応じて、数値情報が特定情報となっている期間が変動するため、特徴Ｃ５の効果を奏する。
ここで、数値情報が特定情報となっている期間が変動すると、実質的な当選確率が変動することとなる。このため、不正行為防止の観点から数値情報が特定情報となっている期間を不規則にすると、実質的な当選確率が変動する範囲が広範になるため、遊技の公平性及び遊技ホールの管理の容易性の観点から好ましくない。
これに対して、本特徴によれば、数値情報が特定複数周回するのに要する単位期間に対する数値情報が特定情報となっている期間の割合が、単位期間毎に同一又は略同一となっている。これにより、単位期間という単位で着目すれば、実質的な当選確率は同一又は略同一となっている。よって、数値情報が１周する毎に、数値情報が特定情報となっている期間及び実質的な当選確率が変動している一方、全体としての実質的な当選確率は一定の確率となっている。よって、数値情報が特定情報となっている期間の特定を困難なものにしつつ、遊技の安定性と遊技ホールの管理の容易性が確保されている。
特徴Ｃ７．前記数値情報更新手段は、複数の更新タイミング（パルス信号）から構成され、且つ複数種類の更新間隔を有する更新群（パルス信号群）に即した数値情報の更新が、当該更新群単位で繰り返されるようにするものであり、
前記数値情報が取り得る数値から構成される数列の項数（カウンタ項数）が、前記更新群に含まれる更新タイミングの数（信号数）の倍数とならないように、前記数値範囲及び前記更新タイミングが設定されていることを特徴とする特徴Ｃ４乃至Ｃ６のいずれか１に記載の遊技機。
仮に項数が、更新群に含まれる更新タイミングの数（以下、単に更新数と称する。）の倍数であって、数値情報が１周した場合には予め定められた初期値から更新を開始する構成の場合、数値情報の更新間隔は変動する一方、更新群内において、数値情報が初期値となる更新に対応した更新タイミングは変化しない。このため、数値情報が初期値となったタイミングから特定情報となるタイミングまでの期間は一定になるとともに、数値情報が特定情報となっている期間は一定となる。
これに対して、本特徴によれば、項数が更新数の倍数とならないように、数値情報の数値範囲及び更新タイミングが設定されている。これにより、仮に数値情報が１周する毎に予め定められた固定値から順次更新される構成であっても、更新群内において、数値情報が初期値となる更新に対応した更新タイミングが変動する。これにより、数値情報が初期値となるタイミングから特定情報となるタイミングまでの期間が変動するとともに、数値情報が特定情報となっている期間が変動する。よって、これらの期間の特定が困難になっている。したがって、これらの期間に基づいて、数値情報が特定情報となっているタイミングを特定することが困難になっている。
また、更新群内において、数値情報が初期値となる更新に対応した更新タイミングが変動することに応じて、実質的な当選確率が変動する。これにより、数値情報が１周する毎に、実質的な当選確率が変動する。一方、全体としての実質的な当選確率は、各更新タイミングに対応した全体としての当選確率の平均となるため、変動しない。これにより、遊技の公平性及び遊技ホールの管理の容易性は担保されている。
なお、「項数」とは、例えば数値情報の数値範囲が「０〜Ｎ」である場合には、「Ｎ＋１」を意味する。
特徴Ｃ８．予め定められた範囲内において初期値情報を順次更新する初期値情報更新手段（ＭＰＵ３１１において乱数初期値カウンタＣＩＮＩ又はパルスシフトカウンタＳＣを更新する機能）と、
前記数値情報が１周した場合に、前記初期値情報更新手段から前記初期値情報を取得する初期値情報取得手段（ＭＰＵ３１１においてステップＳ６０６の処理を実行する機能）と、
を備え、
前記数値情報更新手段は、前記初期値情報が取得された場合には、その取得された初期値情報から数値情報の更新を行うものであることを特徴とすると特徴Ｃ１乃至Ｃ７のいずれか１に記載の遊技機。
特徴Ｃ８によれば、数値情報が１周する度に初期値情報更新手段の初期値情報が取得され、当該取得された初期値情報から数値情報の更新が行われる。初期値情報は、取得されるタイミングに応じて変動している。これにより、数値情報が特定情報となるまでの期間が変動する。よって、数値情報が特定情報となるタイミングが特定されにくい。
また、仮に項数が更新数の倍数である場合であっても、数値情報が１周する毎に、初期値が変動するとともに、更新群内において、更新タイミングに対応する数値情報が変動する。これにより、仮に項数が更新数の倍数である場合であっても、初期値となる更新が行われるタイミングから、数値情報が特定情報となるタイミングまでの期間が変動するため、数値情報が特定情報となるタイミングが特定されにくい。よって、仮に項数が更新数の倍数であったとしても、数値情報が特定情報となるタイミングの特定が困難になっている。
なお、「予め定められた範囲内」としては、例えば「更新群に含まれる更新タイミングの数の範囲内」や、「前記数値情報の数値範囲内」などが考えられる。
特徴Ｃ９．前記数値情報更新手段は、複数の更新タイミングから構成され、且つ複数種類の更新間隔を有する更新群に即した数値情報の更新が、当該更新群単位で繰り返されるようにするものであり、
前記数値情報が取り得る数値から構成される数列の項数（カウンタ項数）が、前記更新群に含まれる更新タイミングの数（信号数）の倍数となるように、前記数値範囲及び前記更新タイミングが設定されており、
さらに前記数値情報が前記特定情報となっている期間が、前記更新群に含まれる更新間隔のうち最大の更新間隔に対応しないように、前記特定情報及び前記更新タイミングが設定されていることを特徴とする特徴Ｃ１に記載の遊技機。
特徴Ｃ９によれば、項数が更新群に含まれる更新タイミングの数の倍数となっているため、更新群内において更新タイミングに対応する数値情報は一定となる。これにより、数値情報が１周した場合であっても、各数値情報の保持期間は変動しない。かかる場合において、数値情報が特定情報となっている期間は更新群内における最大の更新間隔に対応しないように設定されている。これにより、数値情報が特定情報となっている期間を、他の数値情報となっている期間よりも相対的に短くすることができる。よって、実質的な当選確率が理論確率よりも小さくすることができる。したがって、所定の当選確率に設定する上で必要となる数値情報の数値範囲を狭くすることができる。よって、数値情報に要する容量の削減を図ることができる。
なお、「前記更新群に含まれる更新間隔のうち、最小の更新間隔に数値情報が特定情報となっている期間が対応するように、前記特定情報及び前記更新タイミングが設定されている」と好ましい。
特徴Ｃ１０．更新用クロック信号を出力する更新用信号出力手段（ハード乱数用クロック回路３１３）を備え、
前記数値情報更新手段は、前記更新用クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、前記数値情報の更新を行うものであり、
前記変動手段は、１の数値情報の更新の契機となるトリガと次の数値情報の更新の契機となるトリガとの間隔を変動させるものであることを特徴とする特徴Ｃ１乃至Ｃ９のいずれか１に記載の遊技機。
特徴Ｃ１０によれば、数値情報の更新の契機となるトリガの間隔が変動しているため、数値情報の更新間隔の変動が実現されている。これにより、更新間隔を変動させるためのソフトウェア処理が必要ないため、ソフトウェア処理の負担が軽減されている。
また、特徴Ｃ４との関係においては、「前記変動手段は、前記更新用クロック信号のパルス幅又はパルス間隔のうち少なくとも一方を変更し、複数のパルス信号を含むパルス信号群を１周期として出力することで、複数種類のトリガ間隔でパルス信号が出力されるようにするものである」とよい。この場合、特徴Ｃ７及び特徴Ｃ９については、「更新群」を「パルス信号群」と、「更新タイミング」を「トリガ」と置き換える。
特徴Ｃ１１．前記更新用信号出力手段とは別に設けられ、遊技用クロック信号を出力する遊技用信号出力手段（システム用クロック回路３１２）と、
前記遊技用クロック信号が入力されることに基づいて、遊技に関する制御を行う制御手段（ＭＰＵ３１１における遊技の進行に関する処理を実行する機能）と、
を更に備えていることを特徴とする特徴Ｃ１０に記載の遊技機。
特徴Ｃ１１によれば、遊技に関する制御は、更新用クロック信号とは別の遊技用クロック信号に基づいて行われるため、更新用クロック信号の入力タイミングが変動する場合であっても、当該変動の影響を受けることなく、遊技に関する制御が行われる。これにより、遊技に関する制御に対して影響を与えることなく、特徴Ｃ１０の効果を得ることができる。
本特徴の構成に対して特徴Ａ２〜Ａ９又は特徴Ｂ１〜Ｂ３のいずれか１にて限定した構成を適用してもよい。この場合、各構成を適用したことによる更なる効果を奏することができる。
特徴Ｃ１２．前記更新用信号出力手段及び前記数値情報更新手段を接続する第１信号経路（信号線ＬＮ１）と、
前記第１信号経路とは別に設けられ、前記更新用信号出力手段及び遊技に関する制御を行う制御手段を接続する第２信号経路（信号線ＬＮ２）と、
を備え、
前記更新用信号出力手段は、前記数値情報更新手段及び前記制御手段の双方に対して前記更新用クロック信号を出力するものであり、
前記制御手段は、前記第２信号経路を通じて前記更新用クロック信号が入力されたことに基づいて、遊技に関する制御を行うものであり、
前記変動手段は、前記第１信号経路及び前記第２信号経路のうち、前記第１信号経路の途中位置のみに設けられていることを特徴とする特徴Ｃ１０に記載の遊技機。
特徴Ｃ１２によれば、第１信号経路の途中位置に変動手段が設けられている一方、第２信号経路には変動手段が設けられていない。これにより、数値情報更新手段に入力される更新用クロック信号の入力タイミングが変動し得る一方、制御手段に入力される更新用クロック信号は変動しない。よって、遊技に関する制御に対して影響を与えることなく、特徴Ｃ１０の効果を得ることができる。
本特徴の構成に対して特徴Ａ２〜Ａ９又は特徴Ｂ１〜Ｂ３のいずれか１にて限定した構成を適用してもよい。この場合、各構成を適用したことによる更なる効果を奏することができる。
上記特徴Ｃ群の各発明は、以下の課題に対して効果的である。
遊技機の一種としてパチンコ機がある。パチンコ機においては、例えば遊技領域に発射された遊技球が作動口に入球することに基づき、大当たり抽選が行われる。当該抽選において大当たり状態の発生に当選すると、例えば所定の表示装置において変動表示される図柄が予め定められた特定の組み合わせで停止表示された後、遊技領域に設けられた可変入球装置の開閉が実行される。そして、可変入球装置への入球数に応じた遊技球が払い出されるといった特典が遊技者に付与される。
大当たり状態の発生の有無は、遊技球が作動口へ入球するタイミングで決定される。例えば、定期的に一定の範囲で更新される（例えば２ｍｓ毎に０〜３００の範囲で１カウントずつ更新される）カウンタを備え、遊技球が作動口へ入球した時点のカウンタの値を取得して、当該カウンタの値が例えば「７」などの予め定められた当選値と一致する場合には、遊技状態が大当たり状態に移行する特典が遊技者に付与される。
ここで、大当たり抽選で用いられるカウンタの更新は良好に行われることが好ましい。例えば、大当たり抽選で用いられるカウンタの更新タイミングなどを把握することによって、当該カウンタの値が大当たり当選に対応した値となるタイミングが把握される場合がある。すると、当該タイミングに合わせて、正規の制御基板に対して不正な信号を出力することによって、故意に大当たりを発生させる不正行為が考えられる。
また、例えば、カウンタに要する容量削減の観点から、大当たり抽選で用いられるカウンタの取り得る範囲は狭いほうが好ましい。しかしながら、大当たり抽選で用いられるカウンタの範囲が狭くなると、当該範囲及び当選値から導き出される当選確率が高くなるため、所望の当選確率に設定できないという不都合が生じ得る。
なお、上記問題は、カウンタを用いて抽選を行う他の遊技機においても同様である。
特徴Ｄ１．遊技に関する制御を行う制御手段を備えた遊技機において、
外部電源から供給されている交流電圧をクロック信号に変換する信号変換手段（信号変換回路４０２）を備え、
前記制御手段は、前記信号変換手段によって得られたクロック信号が入力されたことに基づいて、遊技に関する制御を行うものであることを特徴とする遊技機。
特徴Ｄ１によれば、クロック信号は、外部電源から供給されている交流電圧を変換することによって得られている。これにより、例えば外部電源として商用電源又は遊技機の電源を用いることにより、容易にクロック信号を得ることができる。よって、構成の簡素化を図ることができる。
特徴Ｄ２．前記制御手段は、クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、予め定められた数値範囲内で数値情報を順次更新する数値情報更新手段（カウンタ回路３１７）と、予め定められた取得条件が成立した場合に、前記数値情報更新手段から前記数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ３０５及びステップＳ３０７の処理を実行する機能）と、を備え、前記取得手段によって取得された数値情報が予め定められた特定情報に対応していることに基づいて、特定状態となるものであり、
前記信号変換手段は、前記トリガに相当する信号状態の出力間隔が、入力される交流電圧の周期に対応したものとならないように変換する出力間隔変換手段（周波数変換回路４０１）を備えていることを特徴とする特徴Ｄ１に記載の遊技機。
特徴Ｄ２によれば、取得された数値情報が特定情報に対応している場合に特定状態になる。当該数値情報はクロック信号の所定箇所をトリガとして更新される。
ここで、クロック信号におけるトリガに相当する信号状態の出力間隔は、入力される交流電圧の周期に対応した間隔とならないように変換されている。これにより、仮に入力される交流電圧の周期が特定された場合であっても、数値情報の更新のトリガに相当する信号状態の出力間隔は特定されにくい。よって、入力される交流電圧の周波数から数値情報の更新のトリガに相当する信号状態の出力間隔を特定し、数値情報の更新タイミングを特定する不正行為を抑制することができる。
なお、出力間隔変換手段のより具体的な構成としては、「前記更新用信号出力手段から出力される前記更新用クロック信号の周波数を、入力される交流電圧の周波数とは異なる周波数となるように変換するものである」という構成が考えられる。
特徴Ｄ３．前記数値情報更新手段は、前記更新用クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、前記数値情報を更新するものであり、
前記信号変換手段は、入力される交流電圧の周波数が、第１周波数及び第２周波数のいずれであっても、予め定められた特定周波数の更新用クロック信号が出力されるようにするものであることを特徴とする特徴Ｄ１又はＤ２に記載の遊技機。
例えば外部電源として商用電源を用いた場合、東日本と西日本とで交流電圧の周波数が異なるため、更新用クロック信号の周波数も異なることとなる。すると、数値情報の更新のトリガに相当する信号状態の出力間隔が異なるため、使用地域で数値情報の更新頻度が異なることとなり、遊技の公平性が阻害される。
これに対して、本特徴によれば、入力される交流電圧の周波数が第１周波数又は第２周波数であるかに関わらず、更新用クロック信号の周波数は特定周波数に変換される。これにより、数値情報の更新のトリガに相当する信号状態の出力間隔が、交流電圧の周波数に依存しないため、上記不都合を回避することができる。
なお、第１周波数及び第２周波数は、商用電源の周波数である５０Ｈｚ及び６０Ｈｚであるとよい。
上記特徴Ｄ群の各発明は、以下の課題に対して効果的である。
遊技機の一種としてパチンコ機がある。パチンコ機においては、例えば遊技領域に発射された遊技球が作動口に入球することに基づき、大当たり抽選が行われる。当該抽選において大当たり状態の発生に当選すると、例えば所定の表示装置において変動表示される図柄が予め定められた特定の組み合わせで停止表示された後、遊技領域に設けられた可変入球装置の開閉が実行される。そして、可変入球装置への入球数に応じた遊技球が払い出されるといった特典が遊技者に付与される。
パチンコ機には、遊技に係る制御プログラムが記憶されているメモリ等の記憶素子、並びに当該制御プログラムを実行する演算素子、又はこれらが集積化されたＭＰＵが実装されている制御基板が設けられているものが知られている。当該パチンコ機は、制御プログラムによって一連の遊技が制御されている。
上記遊技機においては、演算素子の動作タイミングの基準となるクロック信号を出力する発振回路が設けられている。演算素子は、当該発振回路から出力されるクロック信号が入力されることに同期して、複数の素子を動作させることによって、制御プログラムを実行する。
ここで、発振回路の構成としては簡素なものが好ましく、発振回路についてはいまだ改善の余地がある。
なお、上記問題は、クロック信号を出力する発振回路と、当該クロック信号の入力に基づいて、遊技に関する制御プログラムを実行する演算素子を備えている遊技機において共通する問題である。
特徴Ｅ１．遊技の進行を制御するとともに遊技の進行を制御する過程で特定状態となる制御手段（主制御基板３０１）を備えた遊技機において、
所定条件の成立から、前記制御手段が前記特定状態となるまでの期間を変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｅ１によれば、変動手段によって所定条件の成立から制御手段が特定状態となるまでの期間が変動している。これにより、所定条件の成立タイミングから制御手段が特定状態となるまでの期間にばらつきが生じる。よって、所定条件の成立タイミングから制御手段が特定状態となるタイミングまでの期間が不規則になる。したがって、仮に「ぶら下げ基板」等により所定条件の成立タイミングを把握された場合であっても、制御手段が特定状態となるタイミングは把握されにくい。よって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
特徴Ｅ２．更新タイミングとなる度に予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（ＭＰＵ３１１におけるステップＳ７０３の大当たり乱数カウンタＣ１の更新処理を実行する機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
を備え、
前記取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与される遊技機であって、
所定条件の成立から前記数値情報更新手段の数値情報が前記当選情報となるまでの期間を変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｅ２によれば、所定条件の成立から数値情報更新手段の数値情報が当選情報となるまでの期間が変動手段によって変動している。これにより、所定条件の成立タイミングから数値情報が当選情報となるタイミングまでの期間にばらつきが生じる。よって、所定条件の成立タイミングから数値情報が当選情報となるタイミングまでの期間が不規則になる。したがって、仮に所定条件の成立タイミングが「ぶら下げ基板」等により把握された場合であっても、数値情報が当選情報となるタイミングは把握されにくい。よって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
特徴Ｅ３．更新タイミングとなる度に予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（ＭＰＵ３１１におけるステップＳ７０３の大当たり乱数カウンタＣ１の更新処理を実行する機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
を備え、
前記取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与される遊技機であって、
前記数値情報が所定の数値から順次更新されていくことを可能とする所定動作の実行タイミングから前記数値情報が前記当選情報となるまでの期間を、前記所定動作の実行タイミングに応じて変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｅ３によれば、数値情報が所定の数値から順次更新されていくことを可能とする所定動作の実行タイミングから数値情報が当選情報となるまでの期間が所定動作の実行タイミングに応じて変動している。これにより、所定動作の実行タイミングから数値情報が当選情報となるタイミングまでの期間にばらつきが生じる。よって、所定動作の実行タイミングから数値情報が当選情報となるタイミングまでの期間が不規則になる。したがって、所定動作の実行タイミングから数値情報が当選情報となるタイミングまでの期間が把握されにくいため、仮に所定動作の実行タイミングを把握されたとしても数値情報が当選情報となるタイミングは把握されにくい。よって、「ぶら下げ基板」等の不正行為を抑制することができる。
特徴Ｅ４．遊技に関する制御を行う制御手段に動作電力が供給されている状態において動作し、更新タイミングとなる度に予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（ＭＰＵ３１１におけるステップＳ７０３の大当たり乱数カウンタＣ１の更新処理を実行する機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
を備え、
前記取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与される遊技機であって、
前記制御手段への動作電力が供給される供給開始タイミングから前記数値情報更新手段において前記数値情報の更新が開始される更新開始タイミングまでの期間を、前記供給開始タイミングに応じて変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｅ４によれば、制御手段へ動作電力が供給される供給開始タイミングから数値情報の更新が開始される更新開始タイミングまでの期間が供給開始タイミングに応じて変動するため、供給開始タイミングから更新開始タイミングまでの期間にばらつきが生じる。これにより、供給開始タイミングから更新開始タイミングまでの期間が不規則になる。したがって、仮に数値情報更新手段が所定の初期値から更新が開始される場合であっても、供給開始タイミングから、数値情報が当選情報と一致するまでの期間が不規則になるため、当該期間が把握されにくい。よって、「ぶら下げ基板」等により、数値情報が当選情報と一致するタイミングに合わせて信号を出力して不正に特典を得る不正行為を抑制することができる。
特徴Ｅ５．特徴Ｅ４において、前記制御手段への動作電力の供給が開始されたことに基づいて、信号又は電力を供給する供給状態となる供給手段（リセット回路６０１、電源及び発射制御基板３２１）と、
前記供給手段と前記数値情報更新手段とを接続する供給経路（信号線ＬＮ４）と、
を備え、
前記数値情報更新手段は、前記供給手段が前記供給状態となり前記供給経路から供給される信号又は電力の状態が予め定められた動作可能状態となった場合に更新を開始するものであり、
前記変動手段は、前記供給経路の途中位置に設けられ、前記供給状態となるタイミングから前記動作可能状態となるタイミングまでの期間を前記供給状態となるタイミングに応じて変動させるものであることを特徴とする遊技機。
特徴Ｅ５によれば、数値情報更新手段と供給手段とは供給経路を介して接続されている。供給手段は、制御手段への動作電力の供給が開始されたことに基づいて、信号又は電力を供給する供給状態となる。また、供給手段が供給状態となり供給経路から供給される信号又は電力の状態が予め定められた動作可能状態となった場合に、数値情報更新手段は更新を開始する。ここで、供給経路の途中位置には変動手段が設けられており、供給状態となるタイミングから動作可能状態となるタイミングまでの期間が供給状態となるタイミングに応じて変動している。これにより、供給状態となるタイミングから動作可能状態となるまでの期間が不規則になるため、供給開始タイミングから更新開始タイミングまでの期間が不規則になる。よって、供給開始タイミングから数値情報が当選情報と一致するまでの期間が不規則になるため、当該期間が把握されにくい。したがって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
また、供給状態となるタイミングから動作可能状態となるタイミングまでの期間が不規則になっているため、数値情報更新手段において更新開始タイミングを変動させる必要がない。よって、数値情報更新手段の構成の簡素化を図ることができる。
特徴Ｅ６．特徴Ｅ５において、前記変動手段は、供給される電荷の蓄積及び充電された電荷の放出が可能であるとともに、前記供給手段が前記供給状態になることにより電荷を蓄積する充放電手段（コンデンサ６１３）を備え、前記充放電手段に蓄積されている電荷が所定量以上蓄積された場合に、前記供給経路から前記数値情報更新手段に対して供給される信号又は電力の状態を前記動作可能状態へ移行させるものであることを特徴とする遊技機。
特徴Ｅ６によれば、供給手段が供給状態となった場合に、充放電手段に電荷が蓄積され、充放電手段に電荷が所定量以上に蓄積されると、動作可能状態に移行する。これにより、充放電手段に所定量以上の電荷が蓄積される期間だけ、供給手段が供給状態となるタイミングに対して動作可能状態となるタイミングが遅延される。一方、供給手段が供給状態でない場合、すなわち制御手段へ動作電力が供給されていない場合、充放電手段に蓄積されていた電荷は徐々に放出される。つまり、充放電手段は放電状態となる。放電状態下において、供給手段が再び供給状態となる場合、充放電手段は放電状態から充電状態に切り替わる。すると、当該充放電手段に再び所定量の電荷が蓄積されるまでの期間だけ、動作可能状態となるタイミングが遅延される。当該遅延期間は、供給手段が供給状態となる時点での充放電手段における残留電荷量に応じて変動する。また、残留電荷量は、充放電手段の放電状態下において、供給手段が供給状態となるタイミングによって変動する。これにより、供給手段が供給状態となるタイミングに基づいて、供給状態となるタイミングから動作可能状態となるタイミングまでの期間が変動することとなる。よって、充放電手段を設けるという簡素な構成で、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
特徴Ｅ７．特徴Ｅ６において、前記変動手段は、前記充放電手段として少なくとも１つコンデンサ（コンデンサ６１３）と、少なくとも１つの抵抗（抵抗６１４）と、を有する積分回路（積分回路６１１）を備えていることを特徴とする遊技機。
特徴Ｅ７によれば、電荷の蓄積が開始されてから前記所定量まで電荷が蓄積されるまでの充電期間と、蓄積された電荷の放出が開始されてから蓄積された電荷が失われるまでの放電期間とは、積分回路のコンデンサの電気容量及び抵抗の抵抗値に基づいて設定されるため、両者を調整することによって充電期間及び放電期間を調整することができる。これにより、充電期間及び放電期間を長くすることによって、遅延期間のばらつき及び放電期間により変動する残留電荷量のばらつきを大きくすることができる。よって、数値更新手段の更新の開始タイミングを不規則にすることができ、当該タイミングを把握しづらくしている。
特徴Ｅ８．特徴Ｅ６又は特徴Ｅ７において、前記変動手段は、前記充放電手段において、蓄積された電荷の放出が開始されてから蓄積された電荷が失われるまでの放電期間を、電荷の蓄積が開始されてから前記所定量まで電荷が蓄積されるまでの充電期間よりも長くする期間変更手段（切替回路６２１）を備えていることを特徴とする遊技機。
遅延期間のばらつきの観点では、電荷の蓄積が開始されてから前記所定量まで電荷が蓄積されるまでの充電期間と、蓄積された電荷の放出が開始されてから蓄積された電荷が失われるまでの放電期間と、は長い方が好ましい。特に、残留電荷量のばらつきに寄与する放電期間は長い方が好ましい。しかしながら、例えば積分回路の場合、充電期間と放電期間とはほぼ同一になっているため、放電期間を長くすることによって充電期間が長くなると、数値情報更新手段の更新開始タイミングが過度に遅延される不都合が生じるおそれがある。これに対して、特徴Ｅ８によれば、期間変更手段によって放電期間が充電期間より長くなっている。これにより、遅延期間のばらつきを確保しつつ、上記不具合を回避することができる。
特徴Ｅ９．特徴Ｅ５において、前記変動手段は、特定タイミングで特定形態となる特定信号を出力する特定信号出力手段（信号変換回路４０２）から前記特定信号を受ける移行手段（合成回路６４１、Ｄフリップフロップ６５１等）を備え、
前記移行手段は、前記供給手段が前記供給状態となっており、さらに前記特定信号出力手段から出力されている前記特定信号が前記特定形態となっていることに基づいて、前記供給経路から前記数値情報更新手段に供給される信号又は電力の状態を前記動作可能状態へ移行させるものであることを特徴とする遊技機。
特徴Ｅ９によれば、特定タイミングで特定形態となる特定信号が特定信号出力手段によって移行手段に対して出力されている。そして、供給手段が供給状態となっており、さらに特定信号出力手段から出力されている特定信号が特定形態となっていることに基づいて、供給経路から数値情報更新手段に供給される信号又は電力の状態が動作可能状態に移行する。これにより、特定信号出力手段から出力されている特定信号が特定形態以外の形態である状態下で、供給手段が供給状態になった場合、特定信号出力手段から出力されている特定信号が特定形態になるまで動作可能状態への移行は遅延される。また、当該遅延期間は、供給手段が供給状態となるタイミングに対する特定信号の形態によって変動している。これにより、供給手段が供給状態となるタイミングに基づいて、供給状態となるタイミングから動作可能状態となるタイミングまでの期間が変動することとなる。よって、数値情報更新手段の更新の開始タイミングが不規則になっているため、当該タイミングを把握しづらくしている。したがって、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
また、変動手段として充放電手段を設ける構成では、制御手段へ動作電力が供給されない期間が放電期間より長い場合、充放電手段に電荷が残留していないため、遅延期間にぱらつきが生じない不具合が生じる。これに対して、特徴Ｅ９によれば、遅延期間は制御手段へ動作電力が供給されない期間に依存しないため、上記不都合を回避することができる。
特徴Ｅ１０．特徴Ｅ５において、前記変動手段は、特定タイミングで特定形態となる特定信号を出力する特定信号出力手段（信号変換回路４０２）と、
前記供給手段が前記供給状態となっており、さらに前記特定信号出力手段から出力されている前記特定信号が前記特定形態となっていることに基づいて、前記供給経路から前記数値情報更新手段に供給される信号又は電力の状態を前記動作可能状態へ移行させる移行手段（合成回路６４１、Ｄフリップフロップ６５１等）と、
を備えていることを特徴とする遊技機。
特徴Ｅ１０によれば、特定タイミングで特定形態となる特定信号が特定信号出力手段によって移行手段に対して供給されている。そして、供給手段が供給状態となっており、さらに特定信号出力手段から出力されている特定信号が特定形態となっていることに基づいて、供給経路から数値情報更新手段に供給される信号又は電力の状態が動作可能状態に移行する。これにより、特定信号出力手段から出力されている特定信号が特定形態以外の形態である状態下で、供給手段が供給状態になった場合、特定信号出力手段から出力されている特定信号が特定形態になるまで動作可能状態への移行は遅延される。また、当該遅延期間は、供給手段が供給状態となるタイミングに対する特定信号の形態によって変動している。これにより、供給手段が供給状態となるタイミングに基づいて、供給状態となるタイミングから動作可能状態となるタイミングまでの期間が変動することとなる。よって、数値情報更新手段の更新の開始タイミングが不規則になっているため、当該タイミングを把握しづらくしている。したがって、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
また、変動手段として充放電手段を設ける構成では、制御手段へ動作電力が供給されない期間が放電期間より長い場合、充放電手段に電荷が残留していないため、遅延期間にぱらつきが生じない不具合が生じる。これに対して、特徴Ｅ１０によれば、遅延期間は制御手段へ動作電力が供給されない期間に依存しないため、上記不都合を回避することができる。
特徴Ｅ１１．特徴Ｅ１０において、前記特定信号出力手段から出力される前記特定信号は、ＨＩレベル信号とＬＯＷレベル信号とが交互に出力される信号であり、
前記移行手段は、前記供給手段が前記供給状態であり、さらに前記ＨＩレベル信号及び前記ＬＯＷレベル信号のうちいずれか一方の信号が前記特定信号出力手段から出力されていることに基づいて、前記動作可能状態に移行させるもの（合成回路６４１）であることを特徴とする遊技機。
特徴Ｅ１１によれば、供給手段が供給状態であり、かつ、ＨＩレベル信号及びＬＯＷレベル信号のうちいずれか一方の信号が特定信号出力手段から移行手段に出力されていることに基づいて、動作可能状態となる。例えば、供給手段が供給状態となっており、かつ、ＨＩレベル信号が特定信号出力手段から出力されていることに基づいて、移行手段が動作可能状態に移行させる構成とすれば、ＬＯＷレベル信号が特定信号出力手段から出力されている状態下で供給手段が供給状態となった場合、ＨＩレベル信号が特定信号出力手段から出力されるまで動作可能状態への移行は遅延される。当該遅延期間は供給状態となるタイミングに対する特定信号の形態によって変動する。これにより、数値情報更新手段の更新の開始タイミングが不規則になっているため、当該タイミングを把握しづらくしている。よって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
特徴Ｅ１２．特徴Ｅ１１において、前記特定信号出力手段は、前記ＨＩレベル信号の期間と前記ＬＯＷレベル信号の期間とが相対的に異なる信号を出力するものであり、
前記移行手段は、前記供給手段が前記供給状態であり、さらに前記ＨＩレベル信号及び前記ＬＯＷレベル信号のうち、相対的に短い期間の信号が前記特定信号出力手段から出力されていることに基づいて、前記動作可能状態へ移行させるものであることを特徴とする遊技機。
例えば、供給手段が供給状態であり、かつ、ＨＩレベル信号が特定信号出力手段から出力されていることに基づいて、移行手段が動作可能状態へ移行させる構成とすれば、ＬＯＷレベル信号が特定信号出力手段から出力されている状態下で供給手段が供給状態となった場合、ＨＩレベル信号が特定信号出力手段から出力されるまで、動作可能状態への移行は遅延される。しかし、ＨＩレベル信号が特定信号出力手段から出力されている状態下で供給手段が供給状態になると、直ちに動作可能状態へ移行するため、遅延が発生しない不具合が生じる。つまり、供給手段が供給状態となるタイミングに対して遅延が生じない期間が存在する。これに対して、特徴Ｅ１２によれば、ＨＩレベル信号の期間とＬＯＷレベル信号の期間とが異なる信号が特定信号出力手段によって出力されている。そして、供給手段が供給状態となり、さらにＨＩレベル信号及びＬＯＷレベル信号のうち、相対的に短い期間の信号が特定信号出力手段から出力されていることに基づいて、動作可能状態に移行する。これにより、遅延が発生しない期間が、遅延が発生する期間より短くなるため、上記不具合を抑制することができる。
特徴Ｅ１３．特徴Ｅ１０において、前記特定信号出力手段から出力される前記特定信号は、ＨＩレベル信号とＬＯＷレベル信号とが交互に出力される信号であり、
前記移行手段は、前記供給手段が前記供給状態であり、さらに前記特定信号出力手段から出力されている前記特定信号の出力状態が前記ＨＩレベル信号と前記ＬＯＷレベル信号との間で変化したことに基づいて、前記動作可能状態に移行させるもの（Ｄフリップフロップ６５１）であることを特徴とする遊技機。
特徴Ｅ１３によれば、供給手段が供給状態であり、さらに特定信号出力手段から出力されている特定信号の出力状態がＨＩレベル信号とＬＯＷレベル信号との間で変化したことに基づいて、動作可能状態に移行する。これにより、供給手段が供給状態になってから特定信号出力手段から出力されている特定信号の出力状態がＨＩレベル信号とＬＯＷレベル信号との間で変化するまで動作可能状態への移行は遅延される。当該遅延期間は、供給手段が供給状態になるタイミングに対する特定信号の形態によって変動する。これにより、数値情報更新手段の更新の開始タイミングが不規則になっているため、当該タイミングを把握しづらくしている。よって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
また、特定信号の出力状態がＨＩレベル信号とＬＯＷレベル信号との間で変化したことに基づいて動作可能状態に移行するため、供給手段が供給状態となるタイミングと、特定信号の出力状態がＨＩレベル信号とＬＯＷレベル信号との間で変化するタイミングとが一致しない限り、遅延が発生する。つまり、遅延が発生しない期間が、ＨＩレベル信号及びＬＯＷレベル信号のうちいずれか一方の信号が特定信号出力手段から出力されていることに基づいて移行する構成と比較して短い。よって、遅延が発生しない不具合を抑制することができる。
特徴Ｅ１４．特徴Ｅ１０乃至Ｅ１３のいずれか１において、前記特定信号出力手段は、予め定められた閾値電圧を基準として、外部電源から供給されている交流電圧をパルス信号に変換することにより、前記ＨＩレベル信号及び前記ＬＯＷレベル信号が交互に出力される特定信号を生成するものであることを特徴とする遊技機。
特徴Ｅ１４によれば、ＨＩレベル信号及びＬＯＷレベル信号が交互に出力される特定信号は外部電源から供給されている交流電圧をパルス信号に変換することによって得られている。これにより、例えば外部電源として商用電源又は遊技機の電源を用いることにより、容易に所望のパルス信号を得ることができる。よって、構成の簡素化を図ることができる。
また、交流電圧からパルス信号への変換は、予め定めた閾値電圧を基準として行われている。これにより、閾値電圧を変更することで、所望のパルス幅のパルス信号を容易に得ることができる。よって、特徴Ｅ１２の構成を容易に実現することができる。
特徴Ｅ１５．特徴Ｅ１０乃至Ｅ１４のいずれか１において、前記特定信号出力手段は、パルス信号を所定の周期で出力するパルス信号出力手段（信号変換回路４０２）を備え、
前記特定信号は、前記パルス信号を用いて生成されるものであるとともに、前記パルス信号が所定形態になることに基づいて、前記特定形態になるものであり、
前記供給手段が前記供給状態となったタイミング後において、前記パルス信号出力手段から出力される前記パルス信号における最初の所定形態よりも後の所定形態に基づいて、前記特定信号が前記特定形態となる信号を生成する遅延手段（変調回路６６２）を備えていることを特徴とする遊技機。
特徴Ｅ１５によれば、特定信号は、パルス信号出力手段から出力されるパルス信号を用いて生成されている。また、パルス信号が所定形態となることに基づいて、特定信号は特定形態になる。そして、供給手段が供給状態となったタイミング後において、パルス信号における最初の所定形態に基づいて、特定信号は特定形態とならないようになっている。これにより、供給手段が供給状態となった場合、供給手段が供給状態となるタイミング後のパルス信号における最初の所定形態に基づいた動作可能状態への移行は実行されない。よって、数値情報更新手段の更新の開始タイミングを把握しづらくしている。したがって、供給手段が供給状態となったタイミング及びパルス信号が所定形態になるタイミングを把握して、数値情報更新手段の更新の開始タイミングを把握する不正行為を防止することができる。
特徴Ｅ１６．特徴Ｅ１３乃至Ｅ１５のいずれか１において、前記特定信号出力手段は、パルス信号を所定の周期で出力するパルス信号出力手段（信号変換回路４０２）と、
前記パルス信号出力手段から出力される前記パルス信号の繰り返し間隔又はパルス幅の少なくとも一方を変更することで、前記特定信号として、前記繰り返し間隔又は前記パルス幅の少なくとも一方が前記変更に応じたＨＩレベル信号が出力される信号を生成する信号変更手段（変調回路６６２、変調回路６７１）と、
を備え、
前記移行手段は、前記供給手段が前記供給状態となっており、さらに前記特定信号の出力状態が前記ＨＩレベル信号と前記ＬＯＷレベル信号との間で変化したことに基づいて、前記動作可能状態へ移行させるものであることを特徴とする遊技機。
特徴Ｅ１６によれば、パルス信号出力手段から出力されているパルス信号と、特定信号としてのＨＩレベル信号が出力される信号とは、繰り返し間隔又はパルス幅の少なくとも一方が異なっている。そして、特定信号の出力状態がＨＩレベル信号とＬＯＷレベル信号との間で変化したことに基づいて、供給経路から数値情報更新手段に対して供給される信号又は電力の状態が動作可能状態に移行する。これにより、動作可能状態となるタイミングが、パルス信号出力手段から出力されているパルス信号の出力状態の変化に基づいて移行する場合と異なっている。よって、パルス信号出力手段から出力されるパルス信号の出力状態及び供給手段が供給状態となるタイミングから、動作可能状態となるタイミングを把握する不正行為を防止することができる。
特徴Ｅ１７．特徴Ｅ１６において、前記信号変更手段は、前記パルス信号出力手段から出力される前記パルス信号の繰り返し間隔又はパルス幅の少なくとも一方を変更することで、前記特定信号として、繰り返し間隔又はパルス幅の少なくとも一方が、前記パルス信号出力手段から出力される前記パルス信号よりも大きいＨＩレベル信号が出力される信号を生成するもの（信号変換回路４０２）であることを特徴とする遊技機。
特徴Ｅ１７によれば、信号変更手段によって、特定信号としてのＨＩレベル信号の繰り返し間隔又はパルス幅の少なくとも一方が、パルス信号出力手段から出力されるパルス信号のそれよりも大きくなるように変更されているため、供給手段が供給状態となるタイミングと、特定信号の出力状態が変化するタイミングとのずれである遅延期間の範囲が大きくなる。これにより、遅延期間のばらつきが大きくなる。よって、数値情報更新手段の更新の開始タイミングがより不規則になるため、当該タイミングを把握しづらくしている。より好適に「ぶら下げ基板」等を用いた不正行為を防止することができる。
特徴Ｅ１８．特徴Ｅ１６又は特徴Ｅ１７において、前記信号変更手段は、前記パルス信号出力手段から出力される前記パルス信号の繰り返し間隔又はパルス幅の少なくとも一方を変更することで、前記特定信号として、ＨＩレベル信号が少なくとも２種類の繰り返し間隔で出力される信号又は少なくとも２種類のパルス幅のパルス信号が出力される信号の少なくとも一方を生成するもの（変調回路６７１）であることを特徴とする遊技機。
特徴Ｅ１８によれば、特定信号は、ＨＩレベル信号が少なくとも２つの繰り返し間隔で出力されている又は少なくとも２つのパルス幅のＨＩレベル信号が出力されている。これにより、少なくとも２つの間隔で特定信号の出力状態が変化する。よって、特定信号の出力状態が変化するタイミングが把握されにくい。よって、動作可能状態となるタイミングを把握しづらくしている。したがって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
特徴Ｅ１９．特徴Ｅ１７又は特徴Ｅ１８において、前記信号変更手段は、前記制御手段への動作電力の供給が開始されたことに基づいて、待機状態から、前記パルス信号を用いて変更用信号を生成する変更用信号生成状態へ移行する変更用信号生成手段（第２Ｄフリップフロップ６６３、第３Ｄフリップフロップ６６４等）を備え、
前記信号変更手段は、前記変更用信号生成手段が前記変更用信号生成状態になった場合に、前記変更用信号を用いて繰り返し間隔又はパルス幅の少なくとも一方が変更されたＨＩレベル信号を出力する信号を生成するものであり、
前記制御手段への動作電力の供給が停止されている状況において前記変更用信号生成手段に動作電力を供給する電断時用電力供給手段（電断時用電源部３２１ｃ）を備え、
前記変更用信号生成手段は、前記電断時用電力供給手段から動作電力が供給されている間、前記制御手段への動作電力の供給が停止された場合の前記変更用信号生成状態である停止状態を記憶しており、さらに前記制御手段への動作電力の供給が開始されたことに基づいて、前記停止状態から前記変更用信号生成状態へ移行するものであることを特徴とする遊技機。
特徴Ｅ１９によれば、変更用信号生成手段は、制御手段への動作電力の供給が開始されたことに基づいて、待機状態から変更用信号を生成する変更用信号生成状態へ移行する。変更用信号生成状態となった場合、当該変更用信号を用いて、繰り返し間隔又はパルス幅の少なくとも一方が変更されたＨＩレベル信号を出力する信号が信号変更手段から生成される。
ここで、電断時用電力供給手段から動作電力が供給されている間、制御手段への動作電力の供給が停止された場合の変更用信号生成状態である停止状態は記憶されている。そして、制御手段への動作電力の供給が開始されたことに基づいて、当該停止状態から変更用信号生成状態へ移行する。これにより、制御手段への動作電力の供給開始タイミングにおける変更用信号生成手段の待機状態が変動している。よって、動作電力の供給開始タイミングにおける待機状態が同一の状態となっている構成に比べて、特定信号の出力タイミングの変動が大きい。したがって、遅延期間のばらつきの範囲が大きくなるため、遅延期間のばらつきが大きい。よって、数値情報更新手段の更新の開始タイミングをより不規則にすることができる。
特徴Ｅ２０．特徴Ｅ１９において、前記制御手段が制御を行う場合に用いられる情報を記憶するとともに、自身に電力が供給されている間はその情報を記憶保持する記憶手段（ＲＡＭ３１６）を備え、
前記電断時用電力供給手段は、前記制御手段への動作電力の供給が停止されている状況において、前記記憶手段に対して電力を供給するとともに、前記変更用信号生成手段に電力を供給するものであることを特徴とする遊技機。
特徴Ｅ２０によれば、電断時用電力供給手段によって、記憶手段に記憶されている情報が保持されるとともに、変更用信号生成手段の停止状態が記憶されている。これにより、構成の簡素化を図ることができる。
特徴Ｅ２１．特徴Ｅ５乃至Ｅ２０のいずれか１において、前記供給経路として、前記変動手段を経由しない第１供給経路（信号線ＬＮ３）と、前記変動手段を経由する第２供給経路（信号線ＬＮ４）と、を備えるとともに、
両供給経路から前記数値情報更新手段に供給される信号又は電力の状態がいずれも前記動作可能状態となっている場合には、前記数値情報更新手段の更新を開始させる更新開始信号を前記数値情報更新手段に出力する一方、両供給経路の少なくとも一方の信号又は電力の状態が前記動作可能状態でない場合には、前記数値情報更新手段の更新を停止させる停止信号を前記数値情報更新手段に対して出力する更新指示手段（ＮＡＮＤ回路６１２）を備えていることを特徴とする遊技機。
特徴Ｅ２１によれば、供給手段と数値情報更新手段とは、変動手段を経由しない第１供給経路と、変動手段を経由する第２供給経路と、によって接続されている。そして、両供給経路から数値情報更新手段に供給される信号又は電力の状態がいずれも動作可能状態である場合には、数値情報更新手段の更新を開始させる更新開始信号が数値情報更新手段に対して出力される。当該信号の入力に応じて数値情報更新手段は更新を開始する。これにより、仮に第１供給経路から数値情報更新手段に供給される信号又は電力の状態が動作可能状態である場合であっても、変動手段を介する第２供給経路からの状態が動作可能状態でない場合には、更新開始信号は数値情報更新手段に対して出力されない。よって、変動手段による遅延の効果は確保されている。
一方、更新指示手段に対して両供給経路のうち少なくとも一方から供給される信号又は電力の状態が動作可能状態でない場合には、更新指示手段によって停止信号が数値情報更新手段に対して出力される。当該停止信号の入力に応じて、数値情報更新手段の更新は停止される。これにより、第２供給経路から数値情報更新手段に供給される信号又は電力の状態が動作可能状態へ移行することを待つことなく、数値情報更新手段の更新を停止させることができる。したがって、数値情報更新手段への停止信号の入力が遅延されることによって、数値情報更新手段の誤動作が発生するといった不都合を抑制することができる。
特徴Ｅ２２．特徴Ｅ５乃至Ｅ２１のいずれか１において、前記供給手段は、前記供給状態となった場合に、動作用信号（リセット信号）を出力する動作用信号出力手段（リセット回路６０１）であり、
前記変動手段は、前記動作用信号出力手段から前記動作用信号が出力されていることに基づいて、当該動作用信号と同一又はそれに対応した中継結果信号を、前記供給経路を通じて前記数値情報更新手段に出力するものであるとともに、前記動作用信号出力手段からの前記動作用信号の出力開始タイミングから前記中継結果信号の出力開始タイミングまでの期間を、前記動作用信号の出力開始タイミングに応じて変動させるものであり、
前記数値情報更新手段は、前記供給経路とは異なる経路を通じて動作電力が供給されている場合であって、前記供給経路を通じて前記中継結果信号が入力されている場合に動作するものであることを特徴とする遊技機。
特徴Ｅ２２によれば、動作用信号出力手段から動作用信号が出力されていることに基づいて、動作用信号と同一又はそれに対応した中継結果信号が、供給経路を通じて数値情報更新手段に対して出力されている。そして、供給経路を通じて前記中継結果信号が入力されており、さらに当該供給経路とは異なる経路を通じて動作電力が供給されている場合に、数値情報更新手段による更新が開始される。ここで、動作用信号出力手段からの動作用信号の出力開始タイミングから中継結果信号の出力開始タイミングまでの期間は、動作用信号の出力開始タイミングに応じて変動している。これにより、数値情報更新手段による更新の開始タイミングが不規則になっているため、数値情報更新手段の更新の開始タイミングが把握されにくい。よって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
特徴Ｅ２３．特徴Ｅ１０乃至Ｅ２２において、前記数値情報更新手段を収容する基板ボックス（基板ボックス１６３）と、
前記基板ボックスを開放不可又は開放困難な状態で固定する固定手段（封印部１６４）と、
を備え、
少なくとも前記移行手段は、前記基板ボックスに収容されていることを特徴とする遊技機。
特徴Ｅ２３によれば、少なくとも移行手段及び数値情報更新手段は基板ボックス内に収容されている。当該基板ボックスは、固定手段によって開放不可又は開放困難な状態で固定されている。これにより、数値情報更新手段に対する不正行為を防止するとともに、移行手段に対する不正行為を防止することができる。よって、構成の簡素化を図りつつ、移行手段に対する不正行為を好適に抑制することができる。
特徴Ｅ２４．特徴Ｅ１乃至Ｅ２３のいずれか１において、前記数値情報更新手段を収容する基板ボックス（基板ボックス１６３）と、
前記基板ボックスを開放不可又は開放困難な状態で固定する固定手段（封印部１６４）と、
を備え、
前記変動手段は、前記基板ボックスに収容されていることを特徴とする遊技機。
特徴Ｅ２４によれば、変動手段及び数値情報更新手段は基板ボックス内に収容されている。当該基板ボックスは、固定手段によって開放不可又は開放困難な状態で固定されている。これにより、数値情報更新手段に対する不正行為を防止するとともに、変動手段に対する不正行為を防止することができる。よって、構成の簡素化を図りつつ、変動手段に対する不正行為を好適に抑制することができる。
特徴Ｅ２５．更新タイミングとなる度に予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（ＭＰＵ３１１におけるステップＳ７０３の大当たり乱数カウンタＣ１の更新処理を実行する機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
所定の動作条件が成立した場合に、起動信号（ＲＡＭ消去信号）を出力する起動信号出力手段（ＲＡＭ消去信号出力回路８０２）と、
を備え、
前記取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与されるとともに、
前記起動信号出力手段から前記起動信号が出力されたことに基づいて、前記数値情報更新手段は所定の初期値から前記数値情報の更新を開始する遊技機において、
前記所定の動作条件の成立タイミングから、前記数値情報更新手段において前記所定の初期値から数値情報の更新を開始する更新開始タイミングまでの期間を、前記所定の動作条件の成立タイミングに応じて変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｅ２５によれば、所定の動作条件が成立する（例えば遊技機に設けられたスイッチが操作される）ことによって、起動信号出力手段から起動信号が出力され、当該信号の出力に応じて、所定の初期値から数値情報の更新が行われる。ここで、所定の動作条件の成立タイミングから数値情報の更新が所定の初期値から開始される更新開始タイミングまでの期間は成立タイミングに応じて変動するため、成立タイミングから更新開始タイミングまでの期間にばらつきが生じる。これにより、成立タイミングから更新開始タイミングまでの期間が不規則になる。よって、仮に数値情報更新手段が所定の初期値から更新が開始される場合であっても、所定の動作条件の成立タイミングから、数値情報が当選情報と一致するまでの期間が不規則になるため、当該期間が把握されにくい。したがって、「ぶら下げ基板」等により、数値情報が当選情報と一致するタイミングに合わせて信号を出力して不正に特典を得る不正行為を抑制することができる。
また、本特徴に特徴Ｅ５乃至Ｅ１８、特徴Ｅ２１乃至Ｅ２４に示した技術的思想を適用することも可能である。この場合、「前記制御手段への動作電力の供給が開始されたことに基づいて、」を「前記所定の動作条件が成立したことに基づいて、」と、置き換える。
なお、「所定の初期値」とは、予め定められた初期値だけでなく、所定の初期値情報を生成する手段から取得された初期値も含まれる。
特徴Ｅ２６．更新タイミングとなる度に予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（ＭＰＵ３１１におけるステップＳ７０３の大当たり乱数カウンタＣ１の更新処理を実行する機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
予め定められた初期値設定操作を受け付ける受付手段（電入中ＲＡＭ消去スイッチ８０１）と、
を備え、
前記取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与されるとともに、
前記受付手段にて前記初期値設定操作が受け付けられたことに基づいて、前記数値情報更新手段は所定の初期値から前記数値情報の更新を開始する遊技機において、
前記受付手段が前記初期値設定操作を受け付けてから、前記所定の初期値からの更新開始タイミングまでの期間を、前記初期値設定操作の受付タイミングに応じて変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｅ２６によれば、受付手段によって初期値設定操作が受け付けられたことに基づいて、所定の初期値から数値情報の更新が開始される。ここで、初期値設定操作の受付タイミングから、数値情報の更新が開始される更新開始タイミングまでの期間は受付タイミングに応じて変動するため、受付タイミングから更新開始タイミングまでの期間にばらつきが生じる。これにより、受付タイミングから更新開始タイミングまでの期間が不規則になる。よって、仮に数値情報更新手段が所定の初期値から更新が開始される場合であっても、初期値設定操作の受付タイミングから数値情報が当選情報と一致するまでの期間が不規則になるため、当該期間が把握されにくい。したがって、「ぶら下げ基板」等により、数値情報が当選情報と一致するタイミングに合わせて信号を出力して不正に特典を得る不正行為を抑制することができる。
また、本特徴に特徴Ｅ５乃至Ｅ１８、特徴Ｅ２１乃至Ｅ２４に示した技術的思想を適用することも可能である。この場合、「前記制御手段への動作電力の供給が開始されたことに基づいて」を「前記初期値設定操作を受け付けたことに基づいて」と、置き換える。
なお、「所定の初期値」とは、予め定められた初期値だけでなく、所定の初期値情報を生成する手段から取得された初期値も含まれる。
上記特徴Ｅ群の各発明は、以下の課題に対して効果的である。
遊技機の一種としてパチンコ機がある。パチンコ機においては、例えば遊技領域に発射された遊技球が作動口に入球することに基づき、大当たり抽選が行われる。当該抽選において大当たり状態の発生に当選すると、例えば所定の表示装置において変動表示される図柄が予め定められた特定の組み合わせで停止表示された後、遊技領域に設けられた可変入球装置の開閉が実行される。そして、可変入球装置への入球数に応じた遊技球が払い出されるといった特典が遊技者に付与される。
大当たり状態の発生の有無は、遊技球が作動口へ入球するタイミングで決定される。例えば、定期的に一定の範囲で更新される（例えば２ｍｓ毎に０〜３００の範囲で１カウントずつ更新される）カウンタを備え、遊技球が作動口へ入球した時点のカウンタの値を取得して、当該カウンタの値が例えば「７」などの所定の値と一致する場合には、遊技状態が大当たり状態に移行する特典が遊技者に付与される。
ここで、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が行われることがある。当該不正行為は、正規の制御基板に対し不正な基板をぶら下げて、不正に大当たり状態を発生させるというものである。具体的には、大当たり抽選で用いられるカウンタと同期するカウンタを「ぶら下げ基板」に設け、そのカウンタの値をパチンコ機の電源投入等に合わせて「０」にリセットすることにより、「ぶら下げ基板」内で大当たり状態の発生タイミングを把握する。そして、この大当たり状態の発生タイミングに合わせて、「ぶら下げ基板」から正規の制御基板に対し不正な入球検知信号を出力して、不正に大当たり状態を発生させるというものである。
これに対し、大当たり抽選で用いられるカウンタ一回りの更新毎に、そのカウンタの更新の初期値を変更する遊技機が考えられる。当該遊技機によれば、カウンタの更新の初期値がカウンタ一回り毎に変更されるため、「ぶら下げ基板」によって大当たりの発生タイミングを把握することが困難となる。さらに、定期的な更新処理とは別に、遊技制御を行う所定のループ処理の残余時間などにおいて初期値乱数カウンタの更新処理を行うことによって、変更される初期値を把握できないようにしている。
しかし、このような構成であっても、停電からの復旧時やＲＡＭクリア時などに制御基板の初期化が行われると、ＲＡＭ等の記憶手段に記憶された各種カウンタの値等の情報がクリアされるため、初期化直後においては、大当たり抽選で用いられる乱数カウンタや、その乱数カウンタの初期値を決定する際に用いる初期値乱数カウンタの値が例えば「０」など予め定められた値に設定される。その結果、制御基板の初期化直後においては容易に「ぶら下げ基板」によって大当たりの発生タイミングが把握されてしまうおそれがある。よって、初期化処理を行い、大当たりを発生させる不正行為が考えられる。
なお、遊技機においては各種の不正行為が想定され、上記のように制御主体における所定の処理タイミングなどを把握し、その把握結果に基づいて不正を行う行為は、上記のような「ぶら下げ基板」による行為以外にも考えられる。また、かかる不正行為は、パチンコ機に限らず、スロットマシンにおいても同様である。
特徴Ｆ１．更新タイミングとなる度に予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（カウンタ更新回路７０１の大当たり乱数カウンタＣ１の更新機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する数値情報取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
を備え、
前記数値情報取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与される遊技機において、
遊技に関する制御を行う制御手段に動作電力が供給されている状況において、更新タイミングとなる度に前記数値範囲において初期値情報を順次更新するとともに、前記制御手段に動作電力が供給されていない状況において前記初期値情報の初期化が行われないように構成されている初期値情報更新手段（カウンタ更新回路７０１の初期値用乱数カウンタＣＦの更新機能）と、
前記制御手段に動作電力が供給されたことに基づいて、前記初期値情報更新手段から前記初期値情報を取得する初期値情報取得手段（ＭＰＵ３１１における初期値設定処理を実行する機能）と、
を備え、
前記数値情報更新手段は、前記初期値情報が取得された場合には、その取得された初期値情報から数値情報の更新を行うものであることを特徴とする遊技機。
特徴Ｆ１によれば、制御手段に動作電力が供給されたことに基づいて、初期値情報取得手段によって初期値情報が取得され、当該初期値情報から数値情報が更新される。当該初期値情報は、制御手段に動作電力が供給されている状況下では順次更新されているため、制御手段に動作電力が供給されなくなったタイミングに応じて初期値情報は変動する。そして、当該初期値情報は、制御手段に動作電力が供給されていない状況下であっても初期化されることがない。これにより、初期値情報取得手段によって取得される初期値情報は変動することとなる。よって、初期値情報の把握が困難になっているため、数値情報が当選情報となるタイミングを把握しにくくすることができる。よって、「ぶら下げ基板」等による不正行為を抑制することができる。
特徴Ｆ２．更新タイミングとなる度に予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（カウンタ更新回路７０１の大当たり乱数カウンタＣ１の更新機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する数値情報取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
を備え、
前記数値情報取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与される遊技機において、
遊技に関する制御を行う制御手段に動作電力が供給されている状況において、更新タイミングとなる度に前記数値範囲において初期値情報を順次更新するとともに、前記制御手段に動作電力が供給されていない状況においても前記初期値情報を順次更新する初期値情報更新手段（カウンタ更新回路７０１の初期値用乱数カウンタＣＦの更新機能）と、
前記制御手段に動作電力が供給されたことに基づいて、前記初期値情報更新手段から前記初期値情報を取得する初期値情報取得手段（ＭＰＵ３１１における初期値設定処理を実行する機能）と、
を備え、
前記数値情報更新手段は、前記初期値情報が取得された場合には、その取得された初期値情報から数値情報の更新を行うものであることを特徴とする遊技機。
特徴Ｆ２によれば、制御手段に動作電力が供給されたことに基づいて、初期値情報取得手段によって初期値情報が取得され、当該初期値情報から数値情報が更新される。当該初期値情報は、制御手段に対して動作電力が供給されていない状況下であっても、更新されているため、初期値情報取得手段によって取得される初期値情報は、制御手段に動作電力が供給されるタイミングに応じて変動する。これにより、初期値情報の把握が困難になっているため、数値情報が当選情報となるタイミングを把握しにくくすることができる。よって、「ぶら下げ基板」等による不正行為を抑制することができる。
特に、制御手段に動作電力が供給されていない状況において初期値情報を保持する構成とした場合、記憶されている初期値情報が「ぶら下げ基板」等によって把握される可能性がある。これに対して、本特徴によれば、初期値情報は常に更新されているため、初期値情報の把握が、初期値情報を保持する構成に比べて、困難になっている。これにより、より好適に「ぶら下げ基板」等による不正行為を抑制することができる。
特徴Ｆ３．前記制御手段が遊技に関する制御を行う場合に用いられる情報を記憶する記憶手段（ＲＡＭ３１６）と、
所定の初期化動作を受け付けた場合に、前記記憶手段に記憶されている情報を初期化する初期化実行手段（ＭＰＵ３１１のメイン処理におけるステップＳ４０８、ステップＳ４０９の処理を実行する機能）と、
を備え、
前記初期化実行手段は、前記初期値情報を初期化の対象から除外するように構成されている特徴とする特徴Ｆ１又は特徴Ｆ２に記載の遊技機。
特徴Ｆ３によれば、初期値情報が初期化の対象から除外されている。仮に、初期値情報が初期化の対象となっている場合、初期化が行われることによって初期値情報が予め定められた数値となる。すると、初期値情報取得手段によって、その数値が取得されるため、初期化が行われた場合における数値情報更新手段の初期値情報は変動しない。これに対して、本特徴では、初期値情報が初期化の対象から除外されているため、初期値情報は初期化による影響を受けない。これにより、初期化が行われた場合における初期値情報は変動しているため、初期化が行われた場合における数値情報更新手段の初期値情報の変動が確保されている。よって、意図的に初期化を実行することによって初期値情報を把握する不正行為を抑制することができる。
特徴Ｆ４．特徴Ｆ１乃至Ｆ３のいずれか１において、前記初期値情報取得手段は、前記制御手段に対して動作電力が供給されている状況において、前記数値情報更新手段の数値情報の更新が１周した場合に、前記初期値情報を取得するものであることを特徴とする遊技機。
特徴Ｆ４によれば、制御手段に動作電力が供給されている状況においては、数値情報更新手段の数値情報が１周する度に初期値情報更新手段の初期値情報が取得され、当該取得された初期値情報から数値情報の更新が行われる。これにより、初期値情報更新手段及び初期値情報取得手段が、数値情報更新手段の数値情報が１周する度の数値情報の初期値を決定する初期値決定手段として兼用されている。よって、数値情報が当選情報となるタイミングの把握を困難にしつつ、処理負荷の軽減及び構成の簡素化を図ることができる。
特徴Ｆ５．特徴Ｆ１乃至Ｆ４のいずれか１において、前記制御手段への動作電力が供給される供給開始タイミングから前記初期値情報を取得する取得タイミングまでの期間を、前記供給開始タイミングに応じて変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｆ５によれば、供給開始タイミングから初期値情報の取得タイミングまでの期間が変動手段によって変動している。これにより、取得される初期値情報が変動するため、数値情報更新手段の更新が開始される際の初期値情報が変動することとなる。よって、数値情報更新手段が更新を開始する際の初期値情報が把握されにくい。したがって、仮に供給開始タイミング及び初期値情報更新手段の初期値情報が「ぶら下げ基板」等により把握された場合であっても、数値情報が当選情報となるタイミングは把握されにくい。よって、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
なお、本特徴に特徴Ｅ５乃至Ｅ２０、特徴Ｅ２２乃至Ｅ２４に示した技術的思想を適用することも可能である。この場合、「数値情報更新手段」を「初期値情報取得手段」と、「更新を開始する」を「初期値情報を取得する」と、「更新開始タイミング」を「初期値取得タイミング」と、置き換えるものとする。
また、特徴Ｆ３を備えた構成においては、「前記制御手段が制御を行う場合に用いられる情報を記憶するとともに、自身に電力が供給されている間はその情報を記憶保持する記憶手段」を「前記記憶手段は、自身に電力が供給されている間は遊技に関する制御を行う場合に用いられる情報を記憶保持するものであり、」と、置き換える。
特徴Ｆ６．更新タイミングとなる度に予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（カウンタ更新回路７０１の大当たり乱数カウンタＣ１の更新機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する数値情報取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
所定の動作条件が成立した場合に、所定の起動信号（ＲＡＭ消去信号）を出力する起動信号出力手段（ＲＡＭ消去信号出力回路８０２）と、
を備え、
前記数値情報取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与されるとともに、
前記起動信号出力手段から前記起動信号が出力されたことに基づいて、前記数値情報更新手段は所定の初期値から前記数値情報の更新を開始する遊技機において、
更新タイミングとなる度に前記数値範囲において初期値情報を順次更新する初期値情報更新手段（カウンタ更新回路７０１の初期値用乱数カウンタＣＦの更新機能）と、
前記起動信号が入力されたことに基づいて、前記初期値情報更新手段から前記初期値情報を取得する初期値情報取得手段（ＭＰＵ３１１における初期値設定処理を実行する機能）と、
を備え、
前記数値情報更新手段は、前記初期値情報取得手段により前記初期値情報が取得された場合には、その取得された初期値情報から前記数値情報の更新を行うものであることを特徴とする遊技機。
特徴Ｆ６によれば、初期値情報取得手段に起動信号が入力されたことに基づいて、初期値情報が取得され、当該初期値情報から数値情報が更新される。当該初期値情報は更新タイミングとなる度に順次更新されているため、所定の動作条件の成立タイミングに応じて取得される初期値情報は変動する。これにより、初期値情報の把握が困難になっているため、数値情報が当選情報となるタイミングを把握しにくくすることができる。よって、「ぶら下げ基板」等による不正行為を抑制することができる。
特徴Ｆ７．特徴Ｆ６において、前記所定の動作条件の成立タイミングから前記初期値情報を取得する取得タイミングまでの期間を、前記成立タイミングに応じて変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｆ７によれば、所定の動作条件の成立タイミングから初期値情報取得タイミングまでの期間が変動手段によって変動している。これにより、取得される初期値情報が変動するため、数値情報更新手段の更新が開始される際の初期値情報が変動することとなる。よって、数値情報更新手段が更新を開始する際の初期値情報が把握されにくい。したがって、仮に所定の動作条件の成立タイミング及び初期値情報更新手段の初期値情報が「ぶら下げ基板」等により把握された場合であっても、数値情報が当選情報となるタイミングは把握されにくい。よって、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
なお、本特徴に特徴Ｅ５乃至Ｅ１８、特徴Ｅ２２乃至Ｅ２４に示した技術的思想を適用することも可能である。この場合、「前記制御手段への動作電力の供給が開始されたことに基づいて」を「前記所定の動作条件が成立したことに基づいて」と、「数値情報更新手段」を「初期値情報取得手段」と、「更新を開始する」を「初期値情報を取得する」と、「更新開始タイミング」を「初期値取得タイミング」と、置き換えるものとする。
特徴Ｆ８．更新タイミングとなる度に予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（ＭＰＵ３１１におけるステップＳ７０３の大当たり乱数カウンタＣ１の更新処理を実行する機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する数値情報取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
予め定められた初期値設定操作を受け付ける受付手段（電入中ＲＡＭ消去スイッチ８０１）と、
を備え、
前記数値情報取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与されるとともに、
前記受付手段にて前記初期値設定操作が受け付けられたことに基づいて、前記数値情報更新手段は所定の初期値から前記数値情報の更新を開始する遊技機において、
更新タイミングとなる度に前記数値範囲において初期値情報を順次更新する初期値情報更新手段（カウンタ更新回路７０１の初期値用乱数カウンタＣＦの更新機能）と、
前記受付手段が前記初期値設定操作を受け付けた場合に、前記初期値情報を取得する初期値情報取得手段（ＭＰＵ３１１における初期値設定処理を実行する機能）と、
を備え、
前記数値情報更新手段は、前記初期値情報取得手段により前記初期値情報が取得された場合には、その取得された初期値情報から前記数値情報の更新を行うものであることを特徴とする遊技機。
特徴Ｆ８によれば、受付手段によって初期値設定操作が受け付けられた場合に、初期値情報が取得され、数値情報は当該取得された初期値情報から順次更新される。初期値情報は更新されているため、初期値設定操作毎に取得される初期値情報は変動する。これにより、初期値設定操作に基づいて、数値情報が当選情報となるタイミングは把握されにくい。よって、「ぶら下げ基板」等の不正行為を抑制することができる。
特徴Ｆ９．特徴Ｆ８において、前記受付手段が前記初期値設定操作を受け付けてから、前記初期値情報を取得するまでの期間を、前記初期値設定操作の受付タイミングに応じて変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｆ９によれば、初期値設定操作の受付タイミングから初期値情報を取得する取得タイミングまでの期間は受付タイミングに応じて変動するため、初期値設定操作を受け付けてから初期値情報を取得するまでの期間にばらつきが生じる。これにより、初期値設定操作受付タイミングから初期値情報取得タイミングまでの期間が不規則になる。よって、仮に「ぶら下げ基板」等により初期値情報更新手段の初期値情報が把握されている場合であっても、初期値設定操作受付タイミングから数値情報が当選情報と一致するまでの期間が把握されにくい。したがって、「ぶら下げ基板」等により、数値情報が当選情報と一致するタイミングに合わせて信号を出力して不正に特典を得る不正行為を抑制することができる。
また、本特徴に特徴Ｅ５乃至Ｅ１８、特徴Ｅ２２乃至Ｅ２４に示した技術的思想を適用することも可能である。この場合、「前記制御手段への動作電力の供給が開始されたことに基づいて、」を「前記初期値設定操作を受け付けたことに基づいて、」と、「数値情報更新手段」を「初期値情報取得手段」と、「更新を開始する」を「初期値情報を取得する」と、「更新開始タイミング」を「初期値取得タイミング」と、置き換える。
上記特徴Ｆ群の各発明は、以下の課題に対して効果的である。
遊技機の一種としてパチンコ機がある。パチンコ機においては、例えば遊技領域に発射された遊技球が作動口に入球することに基づき、大当たり抽選が行われる。当該抽選において大当たり状態の発生に当選すると、例えば所定の表示装置において変動表示される図柄が予め定められた特定の組み合わせで停止表示された後、遊技領域に設けられた可変入球装置の開閉が実行される。そして、可変入球装置への入球数に応じた遊技球が払い出されるといった特典が遊技者に付与される。
大当たり状態の発生の有無は、遊技球が作動口へ入球するタイミングで決定される。例えば、定期的に一定の範囲で更新される（例えば２ｍｓ毎に０〜３００の範囲で１カウントずつ更新される）カウンタを備え、遊技球が作動口へ入球した時点のカウンタの値を取得して、当該カウンタの値が例えば「７」などの所定の値と一致する場合には、遊技状態が大当たり状態に移行する特典が遊技者に付与される。
ここで、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が行われることがある。当該不正行為は、正規の制御基板に対し不正な基板をぶら下げて、不正に大当たり状態を発生させるというものである。具体的には、大当たり抽選で用いられるカウンタと同期するカウンタを「ぶら下げ基板」に設け、そのカウンタの値をパチンコ機の電源投入等に合わせて「０」にリセットすることにより、「ぶら下げ基板」内で大当たり状態の発生タイミングを把握する。そして、この大当たり状態の発生タイミングに合わせて、「ぶら下げ基板」から正規の制御基板に対し不正な入球検知信号を出力して、不正に大当たり状態を発生させるというものである。
これに対し、大当たり抽選で用いられるカウンタ一回りの更新毎に、そのカウンタの更新の初期値を変更する遊技機が考えられる。当該遊技機によれば、カウンタの更新の初期値がカウンタ一回り毎に変更されるため、「ぶら下げ基板」によって大当たりの発生タイミングを把握することが困難となる。さらに、定期的な更新処理とは別に、遊技制御を行う所定のループ処理の残余時間などにおいて初期値乱数カウンタの更新処理を行うことによって、変更される初期値を把握できないようにしている。
しかし、このような構成であっても、停電からの復旧時やＲＡＭクリア時などに制御基板の初期化が行われると、ＲＡＭ等の記憶手段に記憶された各種カウンタの値等の情報がクリアされるため、初期化直後においては、大当たり抽選で用いられる乱数カウンタや、その乱数カウンタの初期値を決定する際に用いる初期値乱数カウンタの値が例えば「０」など予め定められた値に設定される。その結果、制御基板の初期化直後においては容易に「ぶら下げ基板」によって大当たりの発生タイミングが把握されてしまうおそれがある。よって、初期化処理を行い、大当たりを発生させる不正行為が考えられる。
なお、遊技機においては各種の不正行為が想定され、上記のように制御主体における所定の処理タイミングなどを把握し、その把握結果に基づいて不正を行う行為は、上記のような「ぶら下げ基板」による行為以外にも考えられる。また、かかる不正行為は、パチンコ機に限らず、スロットマシンにおいても同様である。
特徴Ｇ１．予め定められた所定条件が成立している場合には、所定の周期で更新用クロック信号を出力する一方、前記所定条件が成立していない状況においては、当該更新用クロック信号の出力を停止する更新用信号出力手段（ハード乱数用クロック回路３１３）と、
前記更新用信号出力手段から前記更新用クロック信号が入力されたことに基づいて予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（大当たり乱数カウンタＣ１の更新機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
を備え、
前記取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与される遊技機であって、
前記所定条件の成立タイミングから、前記数値情報更新手段に対して前記更新用クロック信号が入力される入力タイミングまでの期間を、前記所定条件の成立タイミングに応じて変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｇ１によれば、所定条件が成立することによって、更新用信号出力手段から更新用クロック信号が出力される。そして、当該更新用クロック信号が数値情報更新手段に入力されることによって、数値情報の更新が行われる。
ここで、所定条件の成立タイミングから数値情報更新手段に対して更新用クロック信号が入力される入力タイミングまでの期間が、所定条件の成立タイミングに応じて変動している。これにより、所定条件の成立タイミングから入力タイミングまでの期間にばらつきが生じるため、当該期間が不規則になる。よって、所定条件の成立タイミングから数値情報が当選情報となるタイミングまでの期間が把握されにくいため、仮に所定条件の成立タイミングを把握されたとしても数値情報が当選情報となるタイミングは把握されにくい。よって、「ぶら下げ基板」等の不正行為を抑制することができる。
特徴Ｇ２．外部電源に接続され、電力供給を行う電力手段（電源及び発射制御基板３２１）と、
前記電力手段に対して電力が供給されたことに基づいて、所定の周期で更新用クロック信号を出力する一方、前記電力手段に対する電力の供給が停止されている状況においては、前記更新用クロック信号の出力を停止する更新用信号出力手段（ハード乱数用クロック回路３１３）と、
前記更新用信号出力手段から前記更新用クロック信号が入力されたことに基づいて、予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（大当たり乱数カウンタＣ１の更新機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
を備え、
前記取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与される遊技機であって、
前記電力手段に対して動作電力が供給される供給開始タイミングから、前記数値情報更新手段に対して前記更新用クロック信号が入力される入力タイミングまでの期間を、前記供給開始タイミングに応じて変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）を備えていることを特徴とする遊技機。
特徴Ｇ２によれば、電力手段に対して電力が供給されたことに基づいて、更新用信号出力手段から更新用クロック信号が出力され、当該更新用クロック信号の入力に基づいて数値情報の更新が行われる。
ここで、電力手段に対する電力の供給開始タイミングから、数値情報更新手段に対して更新用クロック信号が入力される入力タイミングまでの期間が、供給開始タイミングに応じて変動している。これにより、当該期間にばらつきが生じるため、当該期間が不規則なものになる。よって、仮に数値情報更新手段が所定の初期値から更新が開始される場合であっても、供給開始タイミングから数値情報が当選情報となるまでの期間が把握されにくい。したがって、「ぶら下げ基板」等による不正行為を抑制することができる。
特徴Ｇ３．前記電力手段への電力供給が開始されたことに基づいて、信号又は電力を供給する供給状態となる供給手段（電源及び発射制御基板３２１の主制御基板３０１への動作電力を供給する機能）と、
前記供給手段と前記更新用信号出力手段とを接続する供給経路と、
を備え、
前記更新用信号出力手段は、前記供給手段が前記供給状態となり前記供給経路から供給される信号又は電力の状態が予め定められた動作可能状態となった場合に前記更新用クロック信号を出力するものであり、
前記変動手段は、前記供給経路の途中位置に設けられ、前記供給状態となるタイミングから前記動作可能状態となるタイミングまでの期間を、前記供給状態となるタイミングに応じて変動させるものであることを特徴とする特徴Ｇ２に記載の遊技機。
特徴Ｇ３によれば、更新用信号出力手段と供給手段とは供給経路を介して接続されている。供給手段は、電力手段に対する電力供給が開始されたことに基づいて、信号又は電力を供給する供給状態となる。また、供給手段が供給状態となり供給経路から供給される信号又は電力の状態が予め定められた動作可能状態となった場合に、更新用クロック信号が出力される。ここで、供給経路の途中位置には変動手段が設けられており、供給状態となるタイミングから動作可能状態となるタイミングまでの期間が供給状態となるタイミングに応じて変動している。これにより、供給状態となるタイミングから動作可能状態となるまでの期間が不規則になるため、電力手段に対して電力が供給される供給開始タイミングから、数値情報の更新が開始される更新開始タイミングまでの期間が不規則になる。よって、供給開始タイミングから数値情報が当選情報となるまでの期間が不規則になるため、当該期間が把握されにくい。したがって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
また、本特徴に特徴Ｅ６乃至Ｅ２０、特徴Ｅ２３乃至Ｅ２４に示した技術的思想を適用することも可能である。この場合、「制御手段」を「電力手段」に置き換える。
特徴Ｇ４．前記電力手段と前記更新用信号出力手段とを接続する電力供給経路を備え、
前記電力手段は、前記外部電源から電力の供給が開始されたことに基づいて、前記更新用信号出力手段に対して動作電力を供給する供給状態となるものであり、
前記更新用信号出力手段は、前記電力手段が前記供給状態となり前記電力供給経路から動作電力が供給されたことに基づいて、前記更新用クロック信号を出力するものであり、
前記変動手段は、前記電力供給経路の途中位置に設けられ、前記供給状態となるタイミングから前記更新用信号出力手段に動作電力が供給されるまでの期間を、前記供給状態となるタイミングに応じて変動させるものであることを特徴とする特徴Ｇ２に記載の遊技機。
特徴Ｇ４によれば、電力手段が供給状態となるタイミングから、更新用信号出力手段に動作電力が供給されるまでの期間が上記供給状態となるタイミングに応じて変動している。これにより、電力手段に対して電力が供給される供給開始タイミングから数値情報更新手段による数値情報の更新開始タイミングまでの期間が変動するため、上記更新開始タイミングの特定が困難になっている。よって、数値情報が当選情報となるタイミングの特定が困難になっているため、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
また、本特徴に特徴Ｅ６乃至Ｅ２０、特徴Ｅ２３乃至Ｅ２４に示した技術的思想を適用することも可能である。この場合、「制御手段」を「電力手段」に置き換える。
特徴Ｇ５．前記変動手段は、前記電力手段から動作電力が供給されている状況であって、さらに予め定められた指示信号が入力された場合に、前記電力手段からの動作電力を前記更新用信号出力手段に対して伝達する電力伝達手段（増幅回路９１２）と、
前記電力手段が前記供給状態となったことに基づいて、前記電力伝達手段に対して前記指示信号を出力するとともに、前記電力手段が前記供給状態となったタイミングから前記指示信号が出力されるまでの期間を前記供給状態となったタイミングに応じて変動させる指示信号出力手段（不規則遅延回路６０２）と、
を備えていることを特徴とする特徴Ｇ４に記載の遊技機。
特徴Ｇ５によれば、指示信号の入力によって動作電力が更新用信号出力手段に供給されるようになっており、当該指示信号の出力タイミングは、電力手段が供給状態となったタイミングに対して変動している。すなわち、供給状態となったタイミングに対して更新用信号出力手段に動作電力が供給されるタイミングを変動させる制御は、信号制御によって実現されている。これにより、電力制御と比較して、変動させる制御を容易に行うことができるとともに、当該制御に伴う消費電力の損失を抑制することができる。
特徴Ｇ６．前記更新用信号出力手段と前記数値情報更新手段とを接続する信号経路を備え、
前記変動手段は、前記信号経路の途中位置に設けられ、前記更新用信号出力手段が前記更新用クロック信号を出力する出力タイミングから、前記数値情報更新手段に前記更新用クロック信号が入力される入力タイミングまでの期間を、前記出力タイミングに応じて変動させるものであることを特徴とする特徴Ｇ２に記載の遊技機。
特徴Ｇ６によれば、更新用信号出力手段から更新用クロック信号が出力される出力タイミングに対して、数値情報更新手段に更新用クロック信号が入力される入力タイミングが変動しているため、数値情報の更新開始タイミングが変動している。これにより、数値情報の更新開始タイミングが把握されにくいため、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
特徴Ｇ７．前記更新用信号出力手段及び遊技に関する制御を行う制御手段を接続する信号経路を更に備え、
前記制御手段は、前記更新用クロック信号が前記信号経路を介して入力されたことに基づいて、遊技に関する制御を行うものであり、
前記更新用信号出力手段は、前記電力手段に対して電力が供給されたことに基づいて、前記制御手段に対して前記更新用クロック信号を出力するとともに、前記数値情報更新手段に対して前記更新用クロック信号を出力するものであることを特徴とする特徴Ｇ６に記載の遊技機。
特徴Ｇ７によれば、更新用信号出力手段と数値情報更新手段とを接続する信号経路（以下、第１信号経路と称する）とは別に、更新用信号出力手段と制御手段とを接続する信号経路（以下、第２信号経路と称する）が設けられており、更新用クロック信号が第２信号経路を介して制御手段に対して入力されることに基づいて、遊技に関する制御が行われる。これにより、数値情報の更新及び遊技に関する制御が、更新用クロック信号によって行われる。
ここで、第１信号経路上にのみ変動手段が設けられており、第２信号経路上には変動手段が設けられていないため、制御手段への更新用クロック信号の入力タイミングは変動しない。これにより、数値情報更新手段に対する更新用クロック信号の入力タイミングが変動する場合であっても、遊技に関する制御は一定のタイミングで行われる。よって、遊技に関する制御に対して影響を与えることなく、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
特徴Ｇ８．前記変動手段は、前記更新用信号出力手段から更新用クロック信号が入力されることに基づいて、当該更新用クロック信号と同一又はそれに対応した中継結果信号を、前記信号経路を通じて前記数値情報更新手段に出力するものであるとともに、前記更新用クロック信号の出力タイミングから前記中継結果信号の出力タイミングまでの期間を、前記更新用クロック信号の出力タイミングに応じて変動させるものであり、
前記数値情報更新手段は、前記中継結果信号が入力されたことに基づいて、前記数値情報を更新するものであることを特徴とする特徴Ｇ６に記載の遊技機。
特徴Ｇ８によれば、更新用クロック信号が変動手段に対して入力された場合、更新用クロック信号と同一又はそれに対応した中継結果信号が数値情報更新手段に対して出力される。数値情報更新手段に対して中継結果信号が入力されることによって、数値情報が更新される。ここで、更新用クロック信号の出力タイミングから中継結果信号の出力タイミングまでの期間が、更新用クロック信号の出力タイミングに応じて変動している。これにより、数値情報更新手段による更新の開始タイミングが把握されにくい。よって、「ぶら下げ基板」等を用いた不正行為を防止することができる。
特に、中継結果信号の周期が更新用クロック信号の周期と異なるように設定されているとよい。この場合、中継結果信号に基づく数値情報の更新タイミングと、更新用クロック信号に基づく更新タイミングと、が異なることとなる。これにより、仮に更新用クロック信号の周期が把握された場合であっても、数値情報の更新タイミングは把握されにくい。よって、更新用クロック信号の周期を特定することによって、数値情報の更新タイミングを特定する不正行為を抑制することができる。
特徴Ｇ９．前記電力手段に対して電力が供給されたことに基づいて、所定の周期で遊技用クロック信号を出力する遊技用信号出力手段（システム用クロック回路３１２）と、
前記遊技用信号出力手段から遊技用クロック信号が入力されたことに基づいて、遊技に関する制御を行う制御手段（ＭＰＵ３１１における遊技の進行に関する処理を実行する機能）と、
を更に備えていることを特徴とする特徴Ｇ２乃至特徴Ｇ８のいずれか１に記載の遊技機。
特徴Ｇ９によれば、遊技に関する制御は、更新用クロック信号とは別の遊技用クロック信号に基づいて行われるため、電力手段に対して動作電力が供給される供給開始タイミングに対して更新用クロック信号の出力タイミングが変動する場合であっても、遊技に関する制御は一定のタイミングで行われる。これにより、遊技に関する制御に対して影響を与えることなく、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
特徴Ｇ１０．所定の周期で更新用クロック信号を出力する更新用信号出力手段（ハード乱数用クロック回路３１３）と、
前記更新用信号出力手段から前記更新用クロック信号が入力されたことに基づいて、予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（大当たり乱数カウンタＣ１の更新機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ８０４の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
動作条件が成立した場合に、起動信号（データ消去信号）を出力する起動信号出力手段（データ消去信号出力回路１００２）と、
を備え、
前記取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典が付与されるとともに、
前記起動信号出力手段から前記起動信号が出力されたことに基づいて、前記数値情報更新手段は所定の初期値から前記数値情報の更新を開始する遊技機において、
前記起動信号出力手段から前記起動信号が出力されたことに基づいて、前記数値情報更新手段への前記更新用クロック信号の入力を一旦停止させるとともに、その後入力を再開させる起動信号対応手段（データ消去信号出力回路１００２及びリセット用トランジスタ１００３）と、
前記動作条件の成立タイミングから、前記数値情報更新手段に対して前記更新用クロック信号が入力される入力タイミングまでの期間を、前記動作条件の成立タイミングに応じて変動させる変動手段（不規則遅延回路６０２又は非定期化用回路）と、
を備えていることを特徴とする遊技機。
特徴Ｇ１０によれば、動作条件が成立する（例えば遊技機に設けられたスイッチが操作される）ことによって、起動信号出力手段から起動信号が出力される。当該起動信号の出力に応じて、一旦数値情報更新手段への更新用クロック信号の入力が停止する。これにより、数値情報の更新が一旦停止する。その後、更新用クロック信号の入力が再開され、数値情報の更新が所定の初期値から行われる。
ここで、動作条件の成立タイミングから、数値情報更新手段に対して更新用クロック信号が入力される入力タイミングまでの期間が、動作条件の成立タイミングに応じて変動している。これにより、動作条件の成立タイミングから数値情報の更新開始タイミングまでの期間が変動することとなる。よって、数値情報の更新開始タイミングの特定が困難になっているため、「ぶら下げ基板」等の不正行為を抑制することができる。
また、本特徴に特徴Ｅ６乃至Ｅ１８、特徴Ｅ２３乃至Ｅ２４に示した技術的思想を適用することも可能である。この場合、「前記制御手段への動作電力の供給が開始されたことに基づいて」を「前記動作条件が成立したことに基づいて」と、置き換える。
なお、「所定の初期値」とは、予め定められた初期値だけでなく、所定の初期値情報を生成する手段から取得された初期値も含まれる。
特徴Ｇ１１．外部電源に接続され、外部電源から電力の供給が開始されたことに基づいて、前記更新用信号出力手段に対して電力供給を行う供給状態となる電力手段（電源及び発射制御基板３２１）と、
前記電力手段と前記更新用信号出力手段とを接続する電力供給経路と、
を備え、
前記更新用信号出力手段は、前記電力手段が前記供給状態となり前記電力供給経路から動作電力が供給されたことに基づいて、前記更新用クロック信号を出力するものであり、
前記変動手段は、前記電力供給経路の途中位置に設けられ、前記電力手段から動作電力が供給されたことに基づいて、前記電力供給経路を通じて前記更新用信号出力手段に対して動作電力が供給されるようにするとともに、前記電力手段から動作電力が供給されたタイミングから前記更新用信号出力手段に対して動作電力が供給されるタイミングまでの期間を、前記動作電力が供給されたタイミングに応じて変動させるものであり、
前記起動信号対応手段は、前記起動信号出力手段から前記起動信号が出力されたことに基づいて、前記電力手段から前記変動手段への動作電力の供給を一旦停止させるとともに、その後再開させるものであることを特徴とする特徴Ｇ１０に記載の遊技機。
特徴Ｇ１１によれば、電力手段から変動手段に対して動作電力が供給されることによって、変動手段から更新用信号出力手段に対して動作電力が供給される。ここで、変動手段に動作電力が供給されたタイミングに対して、更新用信号出力手段に動作電力が供給されるタイミングが変動しているため、電力手段が供給状態となったタイミングから、更新用クロック信号が出力されるタイミングまでの期間が変動することとなる。これにより、電力手段が電力供給を開始することに同期して、数値情報の更新開始タイミングを特定する不正行為を抑制することができる。
さらに、起動信号が出力された場合には、電力手段から変動手段に対する電力供給が一時的に停止される。そして、その後電力供給が再開された場合、変動手段を介して更新用信号出力手段に対して動作電力が供給される。この場合、電力供給が再開されたタイミングに対して、更新用信号出力手段に動作電力が供給されるタイミングが変動する。これにより、動作条件が成立したことに同期して、数値情報の更新の開始タイミングを把握することが困難になっている。
以上のことから、１の変動手段によって、電力手段が供給状態となることに同期して数値情報の更新開始タイミングを特定する不正行為、及び所定条件が成立したことに同期して数値情報の更新開始タイミングを特定する不正行為双方を抑制することができる。
また、本特徴に特徴Ｇ６に示した技術的特徴を適用することも可能である。
特徴Ｇ１２．所定の周期で遊技用クロック信号を出力する遊技用信号出力手段（システム用クロック回路３１２）と、
前記遊技用信号出力手段から遊技用クロック信号が入力されたことに基づいて、遊技に関する制御を行う制御手段（ＭＰＵ３１１における各種処理を実行する機能）と、
を更に備えていることを特徴とする特徴Ｇ１０又は特徴Ｇ１１に記載の遊技機。
特徴Ｇ１２によれば、遊技に関する制御は、更新用クロック信号とは別の遊技用クロック信号に基づいて行われるため、動作条件の成立タイミングに対して更新用クロック信号の出力タイミングが変動した場合であっても、遊技に関する制御は一定のタイミングで行われる。これにより、遊技に関する制御に対して影響を与えることなく、「ぶら下げ基板」等を用いた不正行為を抑制することができる。
特徴Ｇ１３．所定の周期で遊技用クロック信号を出力する遊技用信号出力手段（システム用クロック回路３１２）と、
前記遊技用信号出力手段から前記遊技用クロック信号が入力されることに基づいて、遊技に関する制御を行う制御手段（ＭＰＵ３１１における各種処理を実行する機能）と、
特定の周期で更新用クロック信号を出力する更新用信号出力手段（ハード乱数用クロック回路３１３）と、
前記更新用信号出力手段から前記更新用クロック信号が入力されたことに基づいて、予め定められた数値範囲において数値情報を順次更新する数値情報更新手段（大当たり乱数カウンタＣ１の更新機能）と、
予め定められた取得条件が成立したことに基づいて、前記数値情報更新手段により更新されている数値情報を取得する取得手段（ＭＰＵ３１１におけるステップＳ３０７の大当たり乱数カウンタＣ１を格納する処理を実行する機能）と、
前記取得手段によって取得された数値情報が予め定められた当選情報に対応していることに基づいて、遊技者に特典を付与する特典付与手段（ＭＰＵ３１１におけるステップＳ５０３の処理を実行する機能）と、
を備え、
前記遊技用クロック信号と前記更新用クロック信号とは、互いに周期が異なるものであることを特徴とする遊技機。
特徴Ｇ１３によれば、遊技用クロック信号と更新用クロック信号とは、互いに周期が異なっているため、遊技用クロック信号の周期が把握された場合であっても、更新用クロック信号の出力タイミングは把握されにくい。これにより、遊技用クロック信号の周期から数値情報の更新タイミングを特定し、数値情報が当選情報となるタイミングを特定する不正行為を抑制することができる。
なお、更新用信号出力手段と遊技用信号出力手段とは、それぞれ独自にクロック信号を出力する構成としてもよいし、一方から出力されるクロック信号を変換することによって自身のクロック信号を出力する構成であってもよい。
特徴Ｇ１４．前記遊技用クロック信号及び前記更新用クロック信号は、一方の周期に対して他方の周期が同期しないように設定されていることを特徴とする特徴Ｇ１３に記載の遊技機。
特徴Ｇ１４によれば、遊技用クロック信号の周期と更新用クロック信号の周期とが互いに同期しないようになっているため、遊技用クロック信号に同期することによって更新用クロック信号の同期タイミングを把握することは困難になっている。これにより、遊技用クロック信号に同期することによって、更新用クロック信号の同期タイミングを把握し、数値情報更新手段による数値情報の更新タイミングを把握する不正行為を抑制することができる。
上記特徴Ｇ群の各発明は、以下の課題に対して効果的である。
遊技機の一種としてパチンコ機がある。パチンコ機においては、例えば遊技領域に発射された遊技球が作動口に入球することに基づき、大当たり抽選が行われる。当該抽選において大当たり状態の発生に当選すると、例えば所定の表示装置において変動表示される図柄が予め定められた特定の組み合わせで停止表示された後、遊技領域に設けられた可変入球装置の開閉が実行される。そして、可変入球装置への入球数に応じた遊技球が払い出されるといった特典が遊技者に付与される。
大当たり状態の発生の有無は、遊技球が作動口へ入球するタイミングで決定される。例えば、定期的に一定の範囲で更新される（例えば２ｍｓ毎に０〜３００の範囲で１カウントずつ更新される）カウンタを備え、遊技球が作動口へ入球した時点のカウンタの値を取得して、当該カウンタの値が例えば「７」などの所定の値と一致する場合には、遊技状態が大当たり状態に移行する特典が遊技者に付与される。
ここで、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が行われることがある。当該不正行為は、正規の制御基板に対し不正な基板をぶら下げて、不正に大当たり状態を発生させるというものである。具体的には、大当たり抽選で用いられるカウンタと同期するカウンタを「ぶら下げ基板」に設け、そのカウンタの値をパチンコ機の電源投入等に合わせて「０」にリセットすることにより、「ぶら下げ基板」内で大当たり状態の発生タイミングを把握する。そして、この大当たり状態の発生タイミングに合わせて、「ぶら下げ基板」から正規の制御基板に対し不正な入球検知信号を出力して、不正に大当たり状態を発生させるというものである。
これに対し、大当たり抽選で用いられるカウンタ一回りの更新毎に、そのカウンタの更新の初期値を変更する遊技機が考えられる。当該遊技機によれば、カウンタの更新の初期値がカウンタ一回り毎に変更されるため、「ぶら下げ基板」によって大当たりの発生タイミングを把握することが困難となる。さらに、定期的な更新処理とは別に、遊技制御を行う所定のループ処理の残余時間などにおいて初期値乱数カウンタの更新処理を行うことによって、変更される初期値を把握できないようにしている。
しかし、このような構成であっても、停電からの復旧時やＲＡＭクリア時などに制御基板の初期化が行われると、ＲＡＭ等の記憶手段に記憶された各種カウンタの値等の情報がクリアされるため、初期化直後においては、大当たり抽選で用いられる乱数カウンタや、その乱数カウンタの初期値を決定する際に用いる初期値乱数カウンタの値が例えば「０」など予め定められた値に設定される。その結果、制御基板の初期化直後においては容易に「ぶら下げ基板」によって大当たりの発生タイミングが把握されてしまうおそれがある。よって、初期化処理を行い、大当たりを発生させる不正行為が考えられる。
なお、遊技機においては各種の不正行為が想定され、上記のように制御主体における所定の処理タイミングなどを把握し、その把握結果に基づいて不正を行う行為は、上記のような「ぶら下げ基板」による行為以外にも考えられる。また、かかる不正行為は、パチンコ機に限らず、スロットマシンにおいても同様である。
以下に、以上の各特徴を適用し得る各種遊技機の基本構成を示す。
パチンコ遊技機：遊技者が操作する操作手段と、その操作手段の操作に基づいて遊技球を発射する遊技球発射手段と、その発射された遊技球を所定の遊技領域に導く球通路と、遊技領域内に配置された各遊技部品とを備え、それら各遊技部品のうち所定の通過部を遊技球が通過した場合に遊技者に特典を付与する遊技機。
スロットマシン等の回胴式遊技機：複数の絵柄を可変表示させる絵柄表示装置を備え、始動操作手段の操作に起因して前記複数の絵柄の可変表示が開始され、停止操作手段の操作に起因して前記複数の絵柄の可変表示が停止され、その停止後の絵柄に応じて遊技者に特典を付与する遊技機。
１０…遊技機としてのパチンコ機、１６２…主制御装置、２４３…電源及び発射制御装置、３０１…主制御基板、３０２…電断監視基板、３１１…ＭＰＵ、３１２…システム用クロック回路、３１３…ハード乱数用クロック回路、３１４…変調回路、４０１…周波数変換回路、４０２…信号変換回路、５０１…クロック変換回路、６０１…リセット回路、６０２…不規則遅延回路、７０１…カウンタ更新回路、８０２…ＲＡＭ消去信号出力回路、９００…ハード乱数用クロック回路、９０１…電力伝達回路、１００２…データ消去信号出力回路、１１０１…クロック信号伝達回路。

Claims (1)

  1. 遊技用クロック信号を出力する遊技用信号出力手段と、
    前記遊技用信号出力手段から前記遊技用クロック信号が入力されたことに基づいて、遊技の進行を制御する制御手段と、
    予め定められた数値範囲内において数値情報を順次更新可能な数値情報更新手段と、
    予め定められた取得条件が成立した場合に、前記数値情報更新手段から前記数値情報を取得する取得手段と、
    を備え、
    前記取得手段によって取得された数値情報が予め定められた特定情報に対応していることに基づいて、特定状態になる遊技機において、
    前記遊技用信号出力手段とは別に設けられ、前記遊技用クロック信号と同期しないように更新用クロック信号を出力する更新用信号出力手段を備え、
    前記数値情報更新手段は、前記更新用クロック信号における立ち上がりから立ち下がりまでの所定箇所をトリガとして、前記更新用クロック信号が入力されたことに基づいて、前記数値情報を順次更新するものであり、
    前記制御手段は、
    更新タイミングとなる度に、前記数値範囲内において初期値情報を順次更新する初期値情報更新手段と、
    前記数値情報が１周したか否かを判定する判定手段と、
    前記判定手段によって前記数値情報が１周したと判定された場合に、前記初期値情報更新手段から前記初期値情報を取得する初期値情報取得手段と、
    前記初期値情報が取得された場合には、その取得された初期値情報を、前記数値情報の初期値として書き込む書き込み手段と、
    前記書き込み手段による書き込み中の期間に亘って、前記数値情報の更新を禁止する禁止手段と、
    を有し、前記制御手段により定期的に実行されるタイマ割込み処理毎に前記判定手段による判定処理を行うものであり、
    前記トリガに相当する信号状態の出力間隔は、前記判定手段の実行周期よりも長くなるように設定されていることを特徴とする遊技機。
JP2014037279A 2014-02-27 2014-02-27 遊技機 Active JP5812132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014037279A JP5812132B2 (ja) 2014-02-27 2014-02-27 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014037279A JP5812132B2 (ja) 2014-02-27 2014-02-27 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009069712A Division JP5487663B2 (ja) 2009-03-23 2009-03-23 遊技機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015183963A Division JP2016005774A (ja) 2015-09-17 2015-09-17 遊技機

Publications (2)

Publication Number Publication Date
JP2014193318A JP2014193318A (ja) 2014-10-09
JP5812132B2 true JP5812132B2 (ja) 2015-11-11

Family

ID=51839061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014037279A Active JP5812132B2 (ja) 2014-02-27 2014-02-27 遊技機

Country Status (1)

Country Link
JP (1) JP5812132B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016005774A (ja) * 2015-09-17 2016-01-14 株式会社三洋物産 遊技機
JP2017148661A (ja) * 2017-06-12 2017-08-31 株式会社三洋物産 遊技機
JP2021053467A (ja) * 2021-01-05 2021-04-08 株式会社三洋物産 遊技機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11114148A (ja) * 1997-10-17 1999-04-27 Sophia Co Ltd 遊技機
JP2004283385A (ja) * 2003-03-24 2004-10-14 Sansei R & D:Kk 遊技機
JP2008279044A (ja) * 2007-05-10 2008-11-20 Kita Denshi Corp 遊技機用クロック発生装置とこの遊技機用クロック発生装置を備える遊技機
JP5487663B2 (ja) * 2009-03-23 2014-05-07 株式会社三洋物産 遊技機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016005774A (ja) * 2015-09-17 2016-01-14 株式会社三洋物産 遊技機
JP2017148661A (ja) * 2017-06-12 2017-08-31 株式会社三洋物産 遊技機
JP2021053467A (ja) * 2021-01-05 2021-04-08 株式会社三洋物産 遊技機

Also Published As

Publication number Publication date
JP2014193318A (ja) 2014-10-09

Similar Documents

Publication Publication Date Title
JP5812132B2 (ja) 遊技機
JP6387598B2 (ja) 遊技機
JP5796647B2 (ja) 遊技機
JP5812133B2 (ja) 遊技機
JP5487665B2 (ja) 遊技機
JP2017148661A (ja) 遊技機
JP5487663B2 (ja) 遊技機
JP5487664B2 (ja) 遊技機
JP5716262B2 (ja) 遊技機
JP2017196512A (ja) 遊技機
JP2017148662A (ja) 遊技機
JP2021053467A (ja) 遊技機
JP2016005774A (ja) 遊技機
JP2015221363A (ja) 遊技機
JP2016005775A (ja) 遊技機
JP2011194004A (ja) 遊技機
JP2019122837A (ja) 遊技機
JP2019069318A (ja) 遊技機
JP6287039B2 (ja) 遊技機
JP5920436B2 (ja) 遊技機
JP6551582B2 (ja) 遊技機
JP2011194003A (ja) 遊技機
JP6213637B2 (ja) 遊技機
JP2015077212A (ja) 遊技機
JP6390086B2 (ja) 遊技機

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150907

R150 Certificate of patent or registration of utility model

Ref document number: 5812132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250