JP5811618B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5811618B2 JP5811618B2 JP2011134210A JP2011134210A JP5811618B2 JP 5811618 B2 JP5811618 B2 JP 5811618B2 JP 2011134210 A JP2011134210 A JP 2011134210A JP 2011134210 A JP2011134210 A JP 2011134210A JP 5811618 B2 JP5811618 B2 JP 5811618B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- voltage
- time
- pulse voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Inverter Devices (AREA)
Description
本発明は、半導体スイッチング素子のスイッチング動作に起因して生じるサージ電圧を抑制することを可能にする電力変換装置に関する。 The present invention relates to a power conversion device that can suppress a surge voltage generated due to a switching operation of a semiconductor switching element.
一般に、交流電動機を駆動する場合、直流電源の電圧を電圧型ＰＷＭインバータで正弦波電圧と等価なパルス電圧列（スイッチング周波数以上の成分を取り除くと正弦波となる電圧波形）に変換し、このパルス幅変調された正弦波状の電圧が電動機に印加される。図１２は、このような方式で電動機を駆動するシステムの概略構成図である。図１２において、１は直流電源、２は直流電源１に接続された三相電圧型ＰＷＭインバータ（以下、単にインバータともいう。）、３はインバータ２の半導体スイッチング素子をオンオフさせるための信号を生成する制御装置、４はインバータ２で駆動される電動機である。 In general, when driving an AC motor, the voltage of the DC power supply is converted into a pulse voltage sequence equivalent to a sine wave voltage (voltage waveform that becomes a sine wave when the component above the switching frequency is removed) by this voltage type PWM inverter. A width-modulated sinusoidal voltage is applied to the motor. FIG. 12 is a schematic configuration diagram of a system for driving an electric motor in such a manner. In FIG. 12, 1 is a DC power source, 2 is a three-phase voltage type PWM inverter connected to the DC power source 1 (hereinafter also simply referred to as an inverter), and 3 generates a signal for turning on and off the semiconductor switching element of the inverter 2. The control device 4 is an electric motor driven by the inverter 2.
インバータ２は、半導体スイッチング素子ＳｕとＳｘを直列に接続したＵ相、ＳｖとＳｙを直列に接続したＶ相およびＳｗとＳｚを直列に接続したＷ相とからなる三相のブリッジで構成されている。 The inverter 2 is composed of a three-phase bridge composed of a U phase in which semiconductor switching elements Su and Sx are connected in series, a V phase in which Sv and Sy are connected in series, and a W phase in which Sw and Sz are connected in series. Yes.
インバータ２と電動機４とは配線で接続され、この配線には抵抗成分とインダクタンス成分とが存在する。さらに、インバータ２と電動機４と間の各相の配線間および各相の配線と大地との間には浮遊容量が存在する。図１２において、Ｌｓはインバータ２と電動機４との間の配線のインダクタンスを示し、Ｃｓは各相の配線と大地または基準電位間の浮遊容量を示す。なお、各相の配線などが有する抵抗成分はその記載を省略している。 The inverter 2 and the electric motor 4 are connected by wiring, and a resistance component and an inductance component exist in this wiring. Further, stray capacitance exists between the wirings of each phase between the inverter 2 and the electric motor 4 and between the wirings of each phase and the ground. In FIG. 12, Ls represents the inductance of the wiring between the inverter 2 and the electric motor 4, and Cs represents the stray capacitance between the wiring of each phase and the ground or the reference potential. Note that the resistance component of each phase wiring is omitted.
ここで、直流電源１の正側端子をＰ、負側端子をＮとする。また、インバータ２の半導体スイッチング素子ＳｕとＳｘの接続中点をＵ、ＳｖとＳｙの接続中点をＶ、ＳｗとＳｚの接続中点をＷとする。また、電動機４の三相入力端子をそれぞれＵ１，Ｖ１，Ｗ１とする。 Here, the positive terminal of the DC power supply 1 is P, and the negative terminal is N. Further, a connection midpoint between the semiconductor switching elements Su and Sx of the inverter 2 is U, a connection midpoint between Sv and Sy is V, and a connection midpoint between Sw and Sz is W. The three-phase input terminals of the motor 4 are U1, V1, and W1, respectively.
このような電動機駆動システムにおいて、制御装置３は、インバータ２の出力電圧指令を直流電源１の電圧で正規化した正弦波信号（変調信号）と所定の三角波信号（キャリア信号）との大小比較をするパルス幅変調演算を行って、パルス幅変調された信号（以下、ＰＷＭ信号という。）を生成する。次に、生成したＰＷＭ信号に基づいて、インバータ２内の半導体スイッチング素子Ｓｕ〜Ｓｗ，Ｓｘ〜Ｓｚをオンオフ制御するための制御信号を生成する。インバータ２は、制御装置３により生成された制御信号に従って半導体スイッチング素子Ｓｕ〜Ｓｗ，Ｓｘ〜Ｓｚのオンオフ状態を切り換え、直流電源１の電圧をパルス幅変調された矩形波状のパルス電圧列に変換する。パルス幅変調された矩形波状のパルス電圧列は、インバータ２の出力端子Ｕ，Ｖ，Ｗ間に出力され、配線を介して電動機４の入力端子Ｕ１，Ｖ１，Ｗ１に印加される。 In such a motor drive system, the control device 3 compares the magnitude of a sine wave signal (modulation signal) obtained by normalizing the output voltage command of the inverter 2 with the voltage of the DC power supply 1 and a predetermined triangular wave signal (carrier signal). The pulse width modulation calculation is performed to generate a pulse width modulated signal (hereinafter referred to as a PWM signal). Next, based on the generated PWM signal, a control signal for on / off control of the semiconductor switching elements Su to Sw and Sx to Sz in the inverter 2 is generated. The inverter 2 switches on / off states of the semiconductor switching elements Su to Sw and Sx to Sz in accordance with a control signal generated by the control device 3, and converts the voltage of the DC power source 1 into a pulse wave train of rectangular wave shape that is pulse width modulated. . The pulse-width-modulated rectangular wave pulse voltage train is output between the output terminals U, V, and W of the inverter 2 and applied to the input terminals U1, V1, and W1 of the electric motor 4 through wiring.
ところで、図１２に示すようにインバータ２と電動機４との間の配線には、インダクタンスＬｓと浮遊容量Ｃｓが存在する。パルス幅変調された矩形波状のパルス電圧列がこのインダクタンスＬｓと浮遊容量Ｃｓとで構成されるＬＣ回路に印加されると、インバータ２とＬＣ回路との間で共振現象が生じる。 By the way, as shown in FIG. 12, the wiring between the inverter 2 and the electric motor 4 includes an inductance Ls and a stray capacitance Cs. When a pulse-width-modulated pulse-wave-shaped pulse voltage train is applied to an LC circuit composed of this inductance Ls and stray capacitance Cs, a resonance phenomenon occurs between the inverter 2 and the LC circuit.
図１３は、インバータ２の半導体スイッチング素子Ｓｕがオンオフ動作をしたときに、電動機４の入力端子Ｕ１−Ｖ１間に生じる共振電圧を示した図である。以下、各端子の電位基準点は、図１２のＮ点とする。 FIG. 13 is a diagram illustrating a resonance voltage generated between the input terminals U1 and V1 of the electric motor 4 when the semiconductor switching element Su of the inverter 2 performs an on / off operation. Hereinafter, the potential reference point of each terminal is N point in FIG.
半導体スイッチング素子Ｓｕの制御信号がＬｏｗからＨｉｇｈに変化すると、半導体スイッチング素子Ｓｕがオフ状態からオン状態に変化する。半導体スイッチング素子Ｓｕがオフ状態からオン状態に変化すると、インバータ２のＵ端子電圧が０［Ｖ］から直流電源１の電圧Ｅｄ［Ｖ］に変化する。このインバータ２のＵ端子電圧は、電動機４の入力端子Ｕ１に印加される。このとき、インバータ２とインダクタンスＬｓと浮遊容量Ｃｓの間でＬＣ共振が発生し、電動機４のＵ１−Ｖ１端子間には共振電圧が印加される。 When the control signal of the semiconductor switching element Su changes from Low to High, the semiconductor switching element Su changes from the off state to the on state. When the semiconductor switching element Su changes from the off state to the on state, the U terminal voltage of the inverter 2 changes from 0 [V] to the voltage Ed [V] of the DC power supply 1. The U terminal voltage of the inverter 2 is applied to the input terminal U1 of the electric motor 4. At this time, LC resonance occurs between the inverter 2, the inductance Ls, and the stray capacitance Cs, and a resonance voltage is applied between the U 1 and V 1 terminals of the electric motor 4.
この共振電圧は、インバータ２と電動機４との間の配線などが有する抵抗成分（図示せず。）により時間とともに減衰振動するサージ電圧となるが、その最大値は、直流電源１の電圧Ｅｄ［Ｖ］の約２倍に達する。そして、この過大なサージ電圧およびその時間変化率ｄｖ／ｄｔは、電動機４の絶縁破壊を引き起こすことが知られている。 This resonance voltage is a surge voltage that attenuates and oscillates with time due to a resistance component (not shown) of the wiring between the inverter 2 and the electric motor 4, and the maximum value is the voltage Ed [ V] is approximately doubled. It is known that this excessive surge voltage and its time change rate dv / dt cause dielectric breakdown of the electric motor 4.
このような過大なサージ電圧による電動機の絶縁破壊を防止する方策として、電動機の入力端子部にダイオードブリッジで構成された整流器とその直流端子の両端にコンデンサと抵抗を並列接続してなるサージ電圧抑制装置が提案されている（例えば特許文献１参照。）。また、これを改良したものとして、整流器の直流端子に接続した抵抗に流れる電流を半導体スイッチング素子で制御するサージ電圧抑制装置が提案されている（例えば特許文献２参照。）。また、整流器の直流端子をインバータの入力端子に接続してサージ電圧のエネルギーを電源に回生するサージ電圧抑制方式などが提案されている（例えば特許文献３参照。）。また、インバータと電動機との間にリアクトルを接続し、このリアクトルに抵抗とコンデンサの直列体を並列接続するサージ電圧抑制方法が提案されている（例えば特許文献４参照。）。 As a measure to prevent the breakdown of the motor due to such an excessive surge voltage, surge voltage suppression is achieved by connecting a rectifier composed of a diode bridge at the input terminal of the motor and a capacitor and a resistor in parallel at both ends of the DC terminal. An apparatus has been proposed (see, for example, Patent Document 1). As an improvement of this, a surge voltage suppression device has been proposed in which a current flowing through a resistor connected to a DC terminal of a rectifier is controlled by a semiconductor switching element (see, for example, Patent Document 2). In addition, a surge voltage suppression method has been proposed in which the DC terminal of the rectifier is connected to the input terminal of the inverter and the energy of the surge voltage is regenerated to the power source (see, for example, Patent Document 3). Further, a surge voltage suppression method has been proposed in which a reactor is connected between an inverter and an electric motor, and a series body of a resistor and a capacitor is connected in parallel to the reactor (see, for example, Patent Document 4).
しかしながら、前記方策では、サージ電圧を抑制するために整流器、抵抗、コンデンサなどからなるサージ電圧抑制装置や、リアクトル、抵抗、コンデンサからなるサージ電圧抑制回路を追加する必要があり、装置の大型化、高価格化を招くことになる。 However, in the above measures, it is necessary to add a surge voltage suppression device composed of a rectifier, a resistor, a capacitor, and a surge voltage suppression circuit composed of a reactor, a resistor, and a capacitor in order to suppress the surge voltage. This will lead to higher prices.
本発明は、このような従来のサージ電圧抑制装置が有していた問題を解決しようとするものであり、その目的は、特別な部品を追加することなく、または最小限の部品の追加により、電動機などの負荷に印加されるサージ電圧を抑制することができる電力変換装置を提供することである。 The present invention seeks to solve the problems of such a conventional surge voltage suppressor, and its purpose is to add no special parts or a minimum number of parts. An object of the present invention is to provide a power converter that can suppress a surge voltage applied to a load such as an electric motor.
上記目的を達成するために、本発明は、半導体スイッチング素子をオンオフ動作させて直流電圧をパルス列の電圧に変換するとともに出力部に設けられたリアクトルとコンデンサとからなるフィルタ回路により前記パルス列からなる電圧の波形整形を行う電力変換装置において、前記電力変換装置の出力端から出力される前記パルス電圧は第１のパルス電圧と第２のパルス電圧と第３のパルス電圧とで構成されており、前記第１のパルス電圧は前記フィルタ回路が有する共振周期の１／６の時間（以下、時間Ｔ１ともいう。）幅を有する電圧であり、前記第２のパルス電圧は前記第１のパルス電圧が出力されてから前記時間Ｔ１の２倍の時間（以下、時間Ｔ２ともいう。）が経過した後に出力される電圧であり、前記第３のパルス電圧は前記第２のパルス電圧が零になってから前記時間Ｔ１が経過した後に前記時間Ｔ１の間出力される電圧であり、さらに、前記第１のパルス電圧が出力されている時間Ｔ１と、前記第１のパルス電圧が出力されてから前記第２のパルス電圧が出力されるまでの時間Ｔ１と、前記第２のパルス電圧が零になってから前記第３のパルス電圧が出力されるまでの時間Ｔ１と、前記第３のパルス電圧が出力されている時間Ｔ１とを、前記フィルタ回路が有する共振周期の長さ、前記リアクトルのインダクタンス値、前記リアクトルに流れる電流値、前記電流値から定まる前記リアクトルのインダクタンス値のいずれかの大きさに応じて調節することを課題の解決手段とするものである。 In order to achieve the above-mentioned object, the present invention turns on and off a semiconductor switching element to convert a DC voltage into a voltage of a pulse train, and a voltage comprising the pulse train by a filter circuit comprising a reactor and a capacitor provided in an output section. In the power conversion device that performs the waveform shaping, the pulse voltage output from the output terminal of the power conversion device includes a first pulse voltage, a second pulse voltage, and a third pulse voltage, The first pulse voltage is a voltage having a time width of 1/6 of the resonance period of the filter circuit (hereinafter also referred to as time T1), and the second pulse voltage is output from the first pulse voltage. The third pulse voltage is a voltage that is output after a time twice the time T1 (hereinafter also referred to as time T2) has elapsed. 2 is a voltage that is output during the time T1 after the time T1 has elapsed since the pulse voltage of 2 has become zero, and the time T1 during which the first pulse voltage is output, and the first A time T1 from when a pulse voltage is output until the second pulse voltage is output; a time T1 from when the second pulse voltage becomes zero until the third pulse voltage is output; , The time T1 during which the third pulse voltage is output, and the length of the resonance period of the filter circuit, the inductance value of the reactor, the current value flowing through the reactor, and the inductance of the reactor determined from the current value It is a solution to the problem to adjust according to any of the values.
本発明により、電力変換装置から出力されるパルス電圧の立ち上がり部分は、上記した第１のパルス電圧と第２のパルス電圧とで構成されるので、前記パルス電圧の立ち上がり波形は、第１のパルス電圧の立ち上り時と立下り時および第２のパルス電圧の立ち上り時にフィルタ回路で発生する共振電圧が合成された電圧であり、電圧の振動成分が打消された波形となる。 According to the present invention, the rising portion of the pulse voltage output from the power conversion device is composed of the first pulse voltage and the second pulse voltage described above, and therefore the rising waveform of the pulse voltage is the first pulse voltage. This is a voltage obtained by synthesizing the resonance voltage generated in the filter circuit at the rise and fall of the voltage and at the rise of the second pulse voltage, and has a waveform in which the vibration component of the voltage is canceled.
電力変換装置から出力されるパルス電圧の立下がり部分は、上記した第２のパルス電圧と第３のパルス電圧とで構成されるので、前記パルス電圧の立下がり波形は、第２のパルス電圧の立下り時および第３のパルス電圧の立ち上り時と立下り時にフィルタ回路で発生する共振電圧が合成された電圧であり、電圧の振動成分が打消された波形となる。 Since the falling portion of the pulse voltage output from the power converter is composed of the second pulse voltage and the third pulse voltage, the falling waveform of the pulse voltage is the second pulse voltage. This is a voltage obtained by synthesizing the resonance voltage generated in the filter circuit at the fall and at the rise and fall of the third pulse voltage, and has a waveform in which the vibration component of the voltage is canceled.
その結果、電力変換装置から出力されるパルス電圧の立ち上がり時および立下り時において、電力変換装置の出力端に発生するサージ電圧を抑制することができるので、電動機などの負荷の入力端におけるＬＣ共振の発生を防止でき、電動機などの負荷に印加されるサージ電圧を抑制することができる。 As a result, since the surge voltage generated at the output end of the power conversion device can be suppressed at the rise and fall of the pulse voltage output from the power conversion device, LC resonance at the input end of a load such as an electric motor Can be prevented, and a surge voltage applied to a load such as an electric motor can be suppressed.
さらに、時間Ｔ１を、前記リアクトルのインダクタンス値の平方根、前記リアクトルに流れる電流値に基づいて定めた比率、前記電流値から導出される前記リアクトルのインダクタンス値の平方根のいずれかに正比例して調節するので、より効果的に電力変換装置の出力端に生じるサージ電圧を抑制することができる。 Further, the time T1 is adjusted in direct proportion to any of the square root of the inductance value of the reactor, the ratio determined based on the current value flowing through the reactor, and the square root of the inductance value of the reactor derived from the current value. Therefore, the surge voltage generated at the output terminal of the power converter can be suppressed more effectively.
また、電力変換装置から出力されるパルス電圧を、第３のパルス電圧を含まず、第１のパルス電圧と第２のパルス電圧とで構成するものとすれば、電力変換装置から出力されるパルス電圧の立ち上り時に生じるサージ電圧のみを抑制することができる。 In addition, if the pulse voltage output from the power converter is configured by the first pulse voltage and the second pulse voltage without including the third pulse voltage, the pulse output from the power converter Only the surge voltage generated at the rising of the voltage can be suppressed.
また、電力変換装置から出力されるパルス電圧を、第１のパルス電圧を含まず、第２のパルス電圧と第３のパルス電圧とで構成するものとすれば、電力変換装置から出力されるパルス電圧の立下り時に生じるサージ電圧のみを抑制することができる。 In addition, if the pulse voltage output from the power conversion device does not include the first pulse voltage and is configured by the second pulse voltage and the third pulse voltage, the pulse output from the power conversion device Only the surge voltage generated when the voltage falls can be suppressed.
本発明に係る電力変換装置は、半導体スイッチング素子をオン状態に移行させるとき、半導体スイッチング素子をオフ状態から時間Ｔ１の間オン→時間Ｔ１の間オフ→オンと動作させ、半導体スイッチング素子をオフ状態に移行させるときは、半導体スイッチング素子をオン状態から時間Ｔ１の間オフ→時間Ｔ１の間オン→オフと動作させるとともに、この時間Ｔ１をフィルタ回路の共振周期の１／６の時間となるように調節するので、半導体スイッチング素子がオンオフ動作する時にフィルタ回路で発生する共振電圧が合成されて、電力変換装置の出力端に出力される電圧の振動成分を打消すことができる。その結果、電動機などの負荷の入力端に生じるサージ電圧を抑制することができる。 In the power conversion device according to the present invention, when the semiconductor switching element is shifted to the on state, the semiconductor switching element is operated from the off state to the on state for the time T1, and then the off state to the on state for the time T1, and the semiconductor switching element is turned off. When switching to, the semiconductor switching element is operated from the ON state to OFF for time T1 → ON for time T1 → OFF, and this time T1 is set to be 1/6 of the resonance period of the filter circuit. Since the adjustment is performed, the resonance voltage generated in the filter circuit when the semiconductor switching element is turned on and off is synthesized, and the vibration component of the voltage output to the output terminal of the power converter can be canceled. As a result, a surge voltage generated at the input end of a load such as an electric motor can be suppressed.
以下、本発明の実施の形態を図１〜図１１に基づいて詳細に説明する。なお、図１〜図１１において、図１２に示した構成要素と共通する構成要素には同符号を付し、その説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1 to 11, the same reference numerals are given to the same components as those shown in FIG. 12, and the description thereof is omitted.
図１は本発明に係る第１の実施形態を説明するための図である。図１において、直流電源１、インバータ２、電動機４、配線のインダクタンスＬｓおよび浮遊容量Ｃｓは、図１２に示した構成要素と同じである。また、電動機４はインバータ２から電力の供給を受ける負荷である。 FIG. 1 is a diagram for explaining a first embodiment according to the present invention. In FIG. 1, the DC power source 1, the inverter 2, the electric motor 4, the wiring inductance Ls, and the stray capacitance Cs are the same as the components shown in FIG. The electric motor 4 is a load that receives supply of electric power from the inverter 2.
図１の制御装置３ａは、下記で詳述する制御信号を生成して、インバータ２の半導体スイッチング素子をオンオフ動作させる。また、インバータ２と電動機４との間にはリアクトルＬｆとコンデンサＣｆとからなるフィルタ回路が設けられるとともに、フィルタ回路と電動機４との間には電動機４に流れる電流を検出するための電流検出器５が設けられている。 The control device 3a of FIG. 1 generates a control signal described in detail below, and turns on and off the semiconductor switching element of the inverter 2. A filter circuit including a reactor Lf and a capacitor Cf is provided between the inverter 2 and the electric motor 4, and a current detector for detecting a current flowing through the electric motor 4 between the filter circuit and the electric motor 4. 5 is provided.
電流検出器５から出力される信号は、制御装置３ａに入力され、インバータ２が電動機４に流す電流を調節するための出力電圧指令を算出するために用いられる。
制御装置３ａは、インバータ２の出力電圧指令を直流電源１の電圧で正規化した正弦波信号（変調信号）と所定の三角波信号（キャリア信号）との大小比較をするパルス幅変調演算を行い、インバータ２内の半導体スイッチング素子Ｓｕ〜Ｓｗ，Ｓｘ〜Ｓｚをオンオフ制御するための制御信号Ｇｓｕ〜Ｇｓｗ，Ｇｓｘ〜Ｇｓｚを生成する。制御信号Ｇｓｕ〜Ｇｓｗ，Ｇｓｘ〜ＧｓｚがＨｉｇｈのとき、半導体スイッチング素子Ｓｕ〜Ｓｗ，Ｓｘ〜Ｓｚはオンし、制御信号Ｇｓｕ〜Ｇｓｗ，Ｇｓｘ〜ＧｓｚがＬｏｗのとき、半導体スイッチング素子Ｓｕ〜Ｓｗ，Ｓｘ〜Ｓｚはオフする。
A signal output from the current detector 5 is input to the control device 3a and used to calculate an output voltage command for adjusting the current that the inverter 2 flows to the electric motor 4.
The control device 3a performs a pulse width modulation calculation for comparing the magnitude of a sine wave signal (modulation signal) obtained by normalizing the output voltage command of the inverter 2 with the voltage of the DC power source 1 and a predetermined triangular wave signal (carrier signal), Control signals Gsu to Gsw and Gsx to Gsz for on / off control of the semiconductor switching elements Su to Sw and Sx to Sz in the inverter 2 are generated. When the control signals Gsu to Gsw and Gsx to Gsz are High, the semiconductor switching elements Su to Sw and Sx to Sz are turned on. When the control signals Gsu to Gsw and Gsx to Gsz are Low, the semiconductor switching elements Su to Sw, Sx ~ Sz is turned off.
制御装置３ａから出力される制御信号にしたがって半導体スイッチング素子Ｓｕ〜Ｓｗ，Ｓｘ〜Ｓｚがオンオフの動作を行い、インバータ２から三相交流電圧（パルス幅変調された矩形波状のパルス電圧列）が出力される。 The semiconductor switching elements Su to Sw and Sx to Sz perform on / off operations according to the control signal output from the control device 3a, and the inverter 2 outputs a three-phase AC voltage (pulse-width-modulated rectangular wave pulse voltage train). Is done.
フィルタ回路のリアクトルＬｆはインバータ２の入力端子Ｕ，Ｖ，Ｗと電動機４の入力端子Ｕ１，Ｖ１，Ｗ１との間に挿入される。また、フィルタ回路のコンデンサＣｆは、その各一端がリアクトルＬｆと電動機４の入力端子Ｕ１、Ｖ１，Ｗ１との間に接続され、それぞれの他端は一括して直流電源１のＮ端子側に接続される。 The reactor Lf of the filter circuit is inserted between the input terminals U, V, W of the inverter 2 and the input terminals U1, V1, W1 of the electric motor 4. The capacitor Cf of the filter circuit has one end connected between the reactor Lf and the input terminals U1, V1, W1 of the electric motor 4, and the other end connected to the N terminal side of the DC power supply 1 at once. Is done.
インバータから出力されるパルス変調された矩形波状のパルス電圧列は、このフィルタ回路によりほぼ正弦波状の三相交流電圧に波形整形されて電動機４に印加される。
ここで、リアクトルＬｆのインダクタンス値およびコンデンサＣｆのキャパシタンス値を配線のインダクタンスＬｓのインダクタンス値および浮遊容量Ｃｓのキャパシタンス値の概ね１０倍の値またはこれ以上の値に選べば、インダクタンスＬｓと浮遊容量Ｃｓとで構成されるＬＣ回路に印加される電圧の立ち上がりと立ち下がりは緩やかになる。その結果、インダクタンスＬｓと浮遊容量Ｃｓとで構成されるＬＣ回路の共振を抑制することができる。
The pulse-modulated rectangular wave pulse voltage train output from the inverter is shaped into a substantially sinusoidal three-phase AC voltage by this filter circuit and applied to the motor 4.
Here, if the inductance value of the reactor Lf and the capacitance value of the capacitor Cf are selected to be approximately 10 times or more than the inductance value of the wiring inductance Ls and the capacitance value of the stray capacitance Cs, the inductance Ls and the stray capacitance Cs. The rise and fall of the voltage applied to the LC circuit composed of As a result, the resonance of the LC circuit composed of the inductance Ls and the stray capacitance Cs can be suppressed.
しかし、挿入したフィルタ回路とインバータ２との間で共振が発生することが考えられる。フィルタ回路の共振周期Ｔは、リアクトルＬｆのインダクタンス値Ｌ［Ｈ］およびコンデンサＣｆのキャパシタンス値Ｃ［Ｆ］で定まり、Ｔ＝２π√（ＬＣ）［ｓ］である。 However, it is conceivable that resonance occurs between the inserted filter circuit and the inverter 2. The resonance period T of the filter circuit is determined by the inductance value L [H] of the reactor Lf and the capacitance value C [F] of the capacitor Cf, and T = 2π√ (LC) [s].
そこで、制御装置３ａは、生成する各半導体スイッチング素子の制御信号を、それぞれ第１のオン信号Ｇ１、第２のオン信号Ｇ２及び第３のオン信号Ｇ３で構成する。
例えば、制御装置３ａは、半導体スイッチング素子Ｓｕの制御信号Ｇｓｕを図２（ａ）、（ｂ）のように構成する。図２（ａ）は、変調信号とキャリア信号との大小比較を行って得られるＰＷＭ信号Ｐｓｕを示す図である。図２（ｂ）は、ＰＷＭ信号Ｐｓｕに基づいて生成される制御信号Ｇｓｕである。
Therefore, the control device 3a configures the control signal for each semiconductor switching element to be generated by the first on signal G1, the second on signal G2, and the third on signal G3, respectively.
For example, the control device 3a configures the control signal Gsu for the semiconductor switching element Su as shown in FIGS. 2 (a) and 2 (b). FIG. 2A is a diagram showing a PWM signal Psu obtained by comparing the size of the modulation signal and the carrier signal. FIG. 2B is a control signal Gsu generated based on the PWM signal Psu.
図２（ｂ）において、制御信号Ｇｓｕの第１のオン信号Ｇ１は、ＰＷＭ信号ＰｓｕがＬｏｗからＨｉｇｈになるタイミングで出力される。この第１のオン信号Ｇ１は時間Ｔ１の期間出力される。時間Ｔ１は、リアクトルＬｆとコンデンサＣｆとで構成されるフィルタ回路の共振周期Ｔの１／６の時間である。第２のオン信号Ｇ２は、第１のオン信号がオフしてから時間Ｔ１を経過した後に出力される。すなわち、第２のオン信号は、ＰＷＭ信号ＰｓｕがＬｏｗからＨｉｇｈになってから時間Ｔ２（Ｔ２＝Ｔ１×２）が経過した後に出力される。第３のオン信号Ｇ３は、ＰＷＭ信号ＰｓｕがＨｉｇｈからＬｏｗになってから時間Ｔ１を経過した後に出力される。この第３のオン信号Ｇ３は時間Ｔ１の期間出力される。 In FIG. 2B, the first ON signal G1 of the control signal Gsu is output at the timing when the PWM signal Psu changes from Low to High. The first on signal G1 is output for a period of time T1. The time T1 is a time that is 1/6 of the resonance period T of the filter circuit constituted by the reactor Lf and the capacitor Cf. The second on signal G2 is output after the time T1 has elapsed since the first on signal was turned off. That is, the second ON signal is output after the time T2 (T2 = T1 × 2) has elapsed since the PWM signal Psu changed from Low to High. The third ON signal G3 is output after the time T1 has elapsed since the PWM signal Psu changed from High to Low. The third ON signal G3 is output for a period of time T1.
制御装置３ａは、他の半導体スイッチング素子の制御信号も、上記半導体スイッチング素子Ｓｕの制御信号Ｇｓｕと同じように構成する。
なお、図１において上下直列に接続される各相の半導体スイッチング素子（Ｕ相のＳｕとＳｘ，Ｖ相のＳｖとＳｙ，Ｗ相のＳｗとＳｚ）が同時にオンしないように、上下直列に接続される各相の半導体スイッチング素子の制御信号には休止期間が設けられている。
The control device 3a configures the control signals of the other semiconductor switching elements in the same manner as the control signal Gsu of the semiconductor switching element Su.
In FIG. 1, the semiconductor switching elements of the respective phases connected in series in the vertical direction (U phase Su and Sx, V phase Sv and Sy, W phase Sw and Sz) are connected in series in the vertical direction. The control signal of each phase semiconductor switching element is provided with a pause period.
次に、インバータ２は、制御装置３で生成された制御信号に従って半導体スイッチング素子Ｓｕ〜Ｓｗ，Ｓｘ〜Ｓｚのオンオフ状態を切り換え、直流電源１の電圧をパルス幅変調された矩形波状のパルス電圧列に変換する。パルス幅変調された矩形波状のパルス電圧列は、インバータ２の出力端子Ｕ，Ｖ，Ｗ間に出力され、配線を介して電動機４の入力端子Ｕ１，Ｖ１，Ｗ１に印加される。 Next, the inverter 2 switches on / off states of the semiconductor switching elements Su to Sw and Sx to Sz in accordance with the control signal generated by the control device 3, and a pulse voltage train of rectangular wave shape in which the voltage of the DC power source 1 is pulse width modulated. Convert to The pulse-width-modulated rectangular wave pulse voltage train is output between the output terminals U, V, and W of the inverter 2 and applied to the input terminals U1, V1, and W1 of the electric motor 4 through wiring.
図３（ａ）〜（ｈ）は、図１に示した電動機駆動システムにおいて、インバータ２の半導体スイッチング素子Ｓｕがオン状態に移行するときにサージ電圧が抑制される原理を示す図である。各端子の電位基準点は図１のＮ点である。 FIGS. 3A to 3H are diagrams showing the principle that the surge voltage is suppressed when the semiconductor switching element Su of the inverter 2 is turned on in the motor drive system shown in FIG. The potential reference point of each terminal is the N point in FIG.
まず、制御装置３ａは、半導体スイッチング素子ＳｕのＰＷＭ信号Ｐｓｕを生成する。ＰＷＭ信号Ｐｓｕは、Ｕ相の出力電圧指令を直流電源１の電圧で正規化した正弦波信号（変調信号）と三角波信号（キャリア信号）との大小比較をすることにより得られる。 First, the control device 3a generates the PWM signal Psu of the semiconductor switching element Su. The PWM signal Psu is obtained by comparing the magnitude of a sine wave signal (modulation signal) obtained by normalizing the U-phase output voltage command with the voltage of the DC power supply 1 and a triangular wave signal (carrier signal).
次に、制御装置３ａは、ＰＷＭ信号ＰｓｕがＬｏｗ（半導体スイッチング素子がオフ）からＨｉｇｈ（半導体スイッチング素子がオン）に立ち上がるタイミングを起点にして時間Ｔ１の間、第１のオン信号Ｇ１を出力する。その後、同じ時間Ｔ１の間オフ信号を出力した後、ＰＷＭ信号ＰｓｕがＬｏｗになるまで第２のオン信号Ｇ２を出力する。第３のオン信号は、半導体スイッチング素子Ｓｕがオン状態からオフ状態に移行するときにサージ電圧を抑制するための信号であるため、その詳細は後述することとし、ここではその説明を省略する。 Next, the control device 3a outputs the first ON signal G1 for a time T1, starting from the timing when the PWM signal Psu rises from Low (semiconductor switching element is off) to High (semiconductor switching element is on). . After that, after outputting the off signal for the same time T1, the second on signal G2 is outputted until the PWM signal Psu becomes Low. Since the third on signal is a signal for suppressing the surge voltage when the semiconductor switching element Su shifts from the on state to the off state, the details thereof will be described later and the description thereof is omitted here.
半導体スイッチング素子Ｓｕをオフ状態からオン状態に移行させるための制御信号Ｇｓｕは、上記第１のオン信号Ｇ１と第２のオン信号Ｇ２とで構成される。
ここで、第１のオン信号Ｇ１が立ち上がるタイミングを第１のタイミング、第１のオン信号Ｇ１が立ち下がるタイミングを第２のタイミング、第２のオン信号Ｇ２が立ち上がるタイミングを第３のタイミングとする。
The control signal Gsu for shifting the semiconductor switching element Su from the off state to the on state is composed of the first on signal G1 and the second on signal G2.
Here, the timing at which the first on signal G1 rises is the first timing, the timing at which the first on signal G1 falls is the second timing, and the timing at which the second on signal G2 rises is the third timing. .
半導体スイッチング素子Ｓｕは、オフ状態から、上記制御信号Ｇｓｕにしたがって、第１のタイミングでオンの状態、第２のタイミングでオフの状態、第３のタイミングでオンの状態に順次移行する。その結果、インバータ２のＵ−Ｖ端子間電圧は、制御信号Ｇｓｕに対応して、０［Ｖ］→Ｅｄ［Ｖ］→０［Ｖ］→Ｅｄ［Ｖ］と変化する（図３（ｃ）参照。）。 The semiconductor switching element Su sequentially shifts from an off state to an on state at a first timing, an off state at a second timing, and an on state at a third timing in accordance with the control signal Gsu. As a result, the voltage between the U and V terminals of the inverter 2 changes from 0 [V] → Ed [V] → 0 [V] → Ed [V] corresponding to the control signal Gsu (FIG. 3C). reference.).
ここで、第１，第２，第３のタイミングにおける電圧の変化を、それぞれ第１のステップ電圧、第２のステップ電圧、第３のステップ電圧とする。
このインバータ２の端子Ｕ−Ｖ間に出力される電圧は、図３（ｄ）〜（ｆ）に示す第１，第２，第３のタイミングで振幅値がＥｄ［Ｖ］または−Ｅｄ［Ｖ］に変化する第１のステップ電圧、第２のステップ電圧、第３のステップ電圧の合成電圧として捉えることができる。第１のステップ電圧は、初期電圧０［Ｖ］から第１のタイミングで正側振幅値Ｅｄ［Ｖ］となる矩形波電圧である。第２のステップ電圧は、初期電圧０［Ｖ］から第２のタイミングで負側振幅値−Ｅｄ［Ｖ］となる矩形波電圧である。第３のステップ電圧は、初期電圧０［Ｖ］から第３タイミングで正側振幅値Ｅｄ［Ｖ］となる矩形波電圧である。
Here, changes in voltage at the first, second, and third timings are defined as a first step voltage, a second step voltage, and a third step voltage, respectively.
The voltage output between the terminals U and V of the inverter 2 has an amplitude value of Ed [V] or -Ed [V at the first, second, and third timings shown in FIGS. ] Can be regarded as a combined voltage of the first step voltage, the second step voltage, and the third step voltage. The first step voltage is a rectangular wave voltage that becomes the positive amplitude value Ed [V] at the first timing from the initial voltage 0 [V]. The second step voltage is a rectangular wave voltage that becomes the negative amplitude value −Ed [V] at the second timing from the initial voltage 0 [V]. The third step voltage is a rectangular wave voltage that becomes the positive amplitude value Ed [V] at the third timing from the initial voltage 0 [V].
ところで、第１から第３のタイミングにおける電圧のステップ変化は、図１に示したリアクトルＬｆとコンデンサＣｆとからなるフィルタ回路の共振を引き起こす。図３（ｇ）に示すように、第１のステップ電圧によって生じる共振電圧Ｖｒ１は、初期電圧を０［Ｖ］とし、第１のタイミングで中心電圧Ｅｄ［Ｖ］、振幅値Ｅｄ［Ｖ］となる正弦波電圧である。第２のステップ電圧によって生じる共振電圧Ｖｒ２は、初期電圧を０［Ｖ］とし、第２のタイミングで中心電圧−Ｅｄ［Ｖ］、振幅Ｅｄ［Ｖ］となる正弦波電圧である。第３のステップ電圧によって生じる共振電圧Ｖｒ３は、初期電圧を０［Ｖ］とし、第３のタイミングで中心電圧Ｅｄ［Ｖ］、振幅Ｅｄ［Ｖ］となる正弦波電圧である。 By the way, the step change of the voltage in the first to third timing causes resonance of the filter circuit composed of the reactor Lf and the capacitor Cf shown in FIG. As shown in FIG. 3G, the resonance voltage Vr1 generated by the first step voltage has an initial voltage of 0 [V], and the center voltage Ed [V] and the amplitude value Ed [V] at the first timing. Is a sine wave voltage. The resonance voltage Vr2 generated by the second step voltage is a sine wave voltage having an initial voltage of 0 [V] and a center voltage −Ed [V] and an amplitude Ed [V] at the second timing. The resonance voltage Vr3 generated by the third step voltage is a sine wave voltage having an initial voltage of 0 [V] and a center voltage Ed [V] and an amplitude Ed [V] at the third timing.
また、リアクトルＬｆのインダクタンス値をＬ［Ｈ］、コンデンサＣｆのキャパシタンス値をＣ［Ｆ］とすると、第１から第３のステップ電圧によって生じる共振電圧Ｖｒ１〜Ｖｒ３の周期ＴはＴ＝２π√（ＬＣ）［ｓ］で表される。したがって、共振周波数ｆは１／Ｔ［Ｈｚ］であり、角周波数ωは２πｆ［ｒａｄ／ｓ］となる。 Further, when the inductance value of the reactor Lf is L [H] and the capacitance value of the capacitor Cf is C [F], the period T of the resonance voltages Vr1 to Vr3 generated by the first to third step voltages is T = 2π√ ( LC) [s]. Therefore, the resonance frequency f is 1 / T [Hz], and the angular frequency ω is 2πf [rad / s].
ここで、時間Ｔ１を共振電圧Ｖｒ１〜Ｖｒ３の周期Ｔの１／６の時間に設定すれば、第２のステップ電圧と第３のステップ電圧によって生じる共振電圧Ｖｒ２，Ｖｒ３は、第１のステップ電圧によって生じる共振電圧Ｖｒ１に対して、それぞれ位相が（４／３）π［ｒａｄ］遅れ、（２／３）π［ｒａｄ］遅れの関係になる。 Here, if the time T1 is set to 1/6 of the period T of the resonance voltages Vr1 to Vr3, the resonance voltages Vr2 and Vr3 generated by the second step voltage and the third step voltage are the first step voltage. With respect to the resonance voltage Vr1 generated by the above, the phase has a relationship of (4/3) π [rad] delay and (2/3) π [rad] delay, respectively.
したがって、第１から第３のステップ電圧によって生じる共振電圧Ｖｒ１〜Ｖｒ３は、Ｖｒ１＝Ｅｄ｛１＋ｓｉｎ［ωｔ］｝、Ｖｒ２＝−Ｅｄ｛１＋ｓｉｎ［ωｔ−（４π／３）］｝、Ｖｒ３＝Ｅｄ｛１＋ｓｉｎ［ωｔ−（２π／３）］｝で表される。 Therefore, the resonance voltages Vr1 to Vr3 generated by the first to third step voltages are Vr1 = Ed {1 + sin [ωt]}, Vr2 = −Ed {1 + sin [ωt− (4π / 3)]}, Vr3 = Ed { 1 + sin [ωt− (2π / 3)]}.
上記から、第１のタイミングから第３のタイミングまでの間に電動機４のＵ１−Ｖ１端子に生じる電圧は、第１のステップ電圧によって生じた共振電圧Ｖｒ１と第２のステップ電圧によって生じた共振電圧Ｖｒ２とを合成した電圧となる（図３（ｈ）参照。）。したがって、この期間に電動機４のＵ１−Ｖ１端子に生じる電圧は、図１２に示した共振電圧よりも緩やかな立ち上がりを有する電圧となる。また、第３のタイミング以降は、共振電圧Ｖｒ１〜Ｖｒ３を合成した電圧である。したがって、第３のタイミング以降に電動機４のＵ１−Ｖ１端子に生じる電圧は、その大きさがＥｄ［Ｖ］の直流となる（図３（ｈ）参照。）。 From the above, the voltage generated at the U1-V1 terminal of the electric motor 4 from the first timing to the third timing is the resonance voltage Vr1 generated by the first step voltage and the resonance voltage generated by the second step voltage. A voltage obtained by combining Vr2 is obtained (see FIG. 3H). Therefore, the voltage generated at the U1-V1 terminal of the electric motor 4 during this period is a voltage having a more gradual rise than the resonance voltage shown in FIG. Further, the voltage after the third timing is a voltage obtained by synthesizing the resonance voltages Vr1 to Vr3. Therefore, the voltage generated at the U1-V1 terminal of the electric motor 4 after the third timing is a direct current of Ed [V] (see FIG. 3H).
以上から、本発明に係る電力変換装置では、半導体スイッチング素子がオフ状態からオン状態に移行しても、電動機４のＵ１−Ｖ１端子間電圧は、０［Ｖ］から直流電源１の電圧Ｅｄ［Ｖ］まで緩やかに立ち上がる電圧となる。また、電動機４のＵ１−Ｖ１端子間には、振動が抑制された電圧が印加される。 From the above, in the power conversion device according to the present invention, even if the semiconductor switching element shifts from the off state to the on state, the voltage between the U1-V1 terminals of the electric motor 4 changes from 0 [V] to the voltage Ed [ The voltage gradually rises to V]. Further, a voltage with suppressed vibration is applied between the U1 and V1 terminals of the electric motor 4.
次に、図１に示した電動機駆動システムにおいて、インバータ２の半導体スイッチング素子Ｓｕがオフ状態に移行するときにサージ電圧が抑制される原理を、図４（ａ）〜（ｈ）を用いて説明する。各端子の電位基準点は、図３の場合と同様、図１のＮ点である。 Next, the principle that the surge voltage is suppressed when the semiconductor switching element Su of the inverter 2 shifts to the OFF state in the motor drive system shown in FIG. 1 will be described with reference to FIGS. To do. The potential reference point of each terminal is the N point in FIG. 1 as in FIG.
まず、制御装置３ａは、半導体スイッチング素子ＳｕのＰＷＭ信号Ｐｓｕを生成する。ＰＷＭ信号Ｐｓｕは、Ｕ相の出力電圧指令を直流電源１の電圧で正規化した正弦波信号（変調信号）と三角波信号（キャリア信号）との大小比較をすることにより得られる。 First, the control device 3a generates the PWM signal Psu of the semiconductor switching element Su. The PWM signal Psu is obtained by comparing the magnitude of a sine wave signal (modulation signal) obtained by normalizing the U-phase output voltage command with the voltage of the DC power supply 1 and a triangular wave signal (carrier signal).
制御装置３ａは、ＰＷＭ信号ＰｓｕがＨｉｇｈ（半導体スイッチング素子がオン）からＬｏｗ（半導体スイッチング素子がオフ）に立ち下がるタイミングで第２のオン信号Ｇ２をオフする。そして、第２のオン信号Ｇ２をオフしてから時間Ｔ１を経過した後に第３のオン信号Ｇ３を出力する。第３のオン信号Ｇ３は時間Ｔ１の間出力される。 The control device 3a turns off the second on signal G2 at the timing when the PWM signal Psu falls from High (semiconductor switching element is on) to Low (semiconductor switching element is off). Then, after the time T1 has elapsed since the second on signal G2 was turned off, the third on signal G3 is output. The third ON signal G3 is output for the time T1.
半導体スイッチング素子Ｓｕをオフ状態に移行させるための制御信号Ｇｓｕは、第２のオン信号Ｇ２と第３のオン信号Ｇ３に挟まれたオフ期間と第３のオン信号Ｇ３とで構成される。 The control signal Gsu for shifting the semiconductor switching element Su to the OFF state is composed of an OFF period sandwiched between the second ON signal G2 and the third ON signal G3, and the third ON signal G3.
ここで、第２のオン信号Ｇ２が立ち下がるタイミングを第４のタイミング、第３のオン信号Ｇ３が立ち上がるタイミングを第５のタイミング、第３のオン信号が立ち下がるタイミングを第６のタイミングとする。 Here, the timing at which the second on signal G2 falls is the fourth timing, the timing at which the third on signal G3 rises is the fifth timing, and the timing at which the third on signal falls is the sixth timing. .
半導体スイッチング素子Ｓｕは、オン状態から、上記制御信号Ｇｓｕにしたがって、第４のタイミングでオフの状態、第５のタイミングでオンの状態、第６のタイミングでオフの状態に順次移行する。その結果、インバータ２のＵ−Ｖ端子間電圧は、制御信号Ｇｓｕに対応して、Ｅｄ［Ｖ］→０［Ｖ］→Ｅｄ［Ｖ］→０［Ｖ］と変化する。（図４（ｃ）参照。）。 The semiconductor switching element Su sequentially shifts from the on state to the off state at the fourth timing, the on state at the fifth timing, and the off state at the sixth timing in accordance with the control signal Gsu. As a result, the voltage between the U and V terminals of the inverter 2 changes in the order of Ed [V] → 0 [V] → Ed [V] → 0 [V] corresponding to the control signal Gsu. (See FIG. 4C.)
ここで、第４，第５，第６のタイミングにおける電圧の変化を、それぞれ第４のステップ電圧、第５のステップ電圧、第６のステップ電圧とする。
図４（ｃ）〜（ｆ）に示すように、インバータ２の端子Ｕ−Ｖ間に出力される電圧は、第４，第５，第６のタイミングでＥｄ［Ｖ］または−Ｅｄ［Ｖ］に変化する第４のステップ電圧、第５のステップ電圧、第６のステップ電圧の合成電圧として捉えることができる。第４のステップ電圧は、初期電圧Ｅｄ［Ｖ］から第１のタイミングで０［Ｖ］となる矩形波電圧である。第５のステップ電圧は、初期電圧−Ｅｄ［Ｖ］から第２のタイミングで０［Ｖ］となる矩形波電圧である。第６のステップ電圧は、初期電圧Ｅｄ［Ｖ］から第３タイミングで０［Ｖ］となる矩形波電圧である。
Here, the voltage changes at the fourth, fifth, and sixth timings are defined as a fourth step voltage, a fifth step voltage, and a sixth step voltage, respectively.
As shown in FIGS. 4C to 4F, the voltage output between the terminals U-V of the inverter 2 is Ed [V] or -Ed [V] at the fourth, fifth, and sixth timings. Can be regarded as a combined voltage of the fourth step voltage, the fifth step voltage, and the sixth step voltage. The fourth step voltage is a rectangular wave voltage that becomes 0 [V] at the first timing from the initial voltage Ed [V]. The fifth step voltage is a rectangular wave voltage that becomes 0 [V] at the second timing from the initial voltage −Ed [V]. The sixth step voltage is a rectangular wave voltage that becomes 0 [V] at the third timing from the initial voltage Ed [V].
そして、第４から第６のタイミングにおける電圧のステップ変化は、図１に示したリアクトルＬｆとコンデンサＣｆとからなるフィルタ回路の共振を引き起こす。第４のステップ電圧によって生じる共振電圧Ｖｒ４は、初期電圧をＥｄ［Ｖ］とし、第４のタイミングで中心電圧０［Ｖ］、振幅Ｅｄ［Ｖ］となる正弦波電圧である。第５のステップ電圧によって生じる共振電圧Ｖｒ５は、初期値を−Ｅｄ［Ｖ］とし、第５のタイミングで中心電圧０［Ｖ］、振幅Ｅｄ［Ｖ］となる正弦波電圧である。第６のステップ電圧によって生じる共振電圧Ｖｒ６は、初期電圧をＥｄ［Ｖ］とし、第６のタイミングで中心電圧０［Ｖ］、振幅Ｅｄ［Ｖ］となる正弦波電圧である（図４（ｇ）参照。）。 Then, the voltage step change from the fourth timing to the sixth timing causes resonance of the filter circuit including the reactor Lf and the capacitor Cf shown in FIG. The resonance voltage Vr4 generated by the fourth step voltage is a sine wave voltage having an initial voltage of Ed [V] and a center voltage of 0 [V] and an amplitude of Ed [V] at the fourth timing. The resonance voltage Vr5 generated by the fifth step voltage is a sine wave voltage having an initial value of −Ed [V] and a center voltage of 0 [V] and an amplitude of Ed [V] at the fifth timing. The resonance voltage Vr6 generated by the sixth step voltage is a sine wave voltage having an initial voltage of Ed [V] and a center voltage of 0 [V] and an amplitude of Ed [V] at the sixth timing (FIG. 4 (g )reference.).
また、第４から第６のステップ電圧によって生じる共振電圧Ｖｒ４〜Ｖｒ６の周期ＴはＴ＝２π√（ＬＣ）［ｓ］である。したがって、共振周波数ｆは１／Ｔ［Ｈｚ］であり、角周波数ωは２πｆ［ｒａｄ／ｓ］となる。 The period T of the resonance voltages Vr4 to Vr6 generated by the fourth to sixth step voltages is T = 2π√ (LC) [s]. Therefore, the resonance frequency f is 1 / T [Hz], and the angular frequency ω is 2πf [rad / s].
ここで、時間Ｔ１をＶｒ４〜Ｖｒ６の周期Ｔの１／６に設定すれば、第５のステップ電圧と第６のステップ電圧によって生じる共振電圧Ｖｒ５，Ｖｒ６は、第４のステップ電圧によって生じる共振電圧Ｖｒ４に対し、それぞれ位相が（４／３）π［ｒａｄ］遅れ、（２／３）π［ｒａｄ］遅れの関係になる。 Here, if the time T1 is set to 1/6 of the cycle T of Vr4 to Vr6, the resonance voltages Vr5 and Vr6 generated by the fifth step voltage and the sixth step voltage are the resonance voltages generated by the fourth step voltage. With respect to Vr4, the phases are respectively delayed by (4/3) π [rad] and (2/3) π [rad].
したがって、第４から第６のステップ電圧によって生じる共振電圧Ｖｒ４〜Ｖｒ６は、
Ｖｒ４＝Ｅｄｓｉｎ［ωｔ］、Ｖｒ５＝Ｅｄｓｉｎ［ωｔ−（４π／３）］、Ｖｒ６＝Ｅｄｓｉｎ［ωｔ−（２π／３）］で表される。
Therefore, the resonance voltages Vr4 to Vr6 generated by the fourth to sixth step voltages are
Vr4 = Edsin [ωt], Vr5 = Edsin [ωt− (4π / 3)], and Vr6 = Edsin [ωt− (2π / 3)].
上記から、第４のタイミングから第６のタイミングまでの間に電動機４のＵ１−Ｖ１端子に生じる電圧は、第４のステップ電圧によって生じた共振電圧Ｖｒ４と第５のステップ電圧によって生じた共振電圧Ｖｒ５が合成された電圧となる（図４（ｈ）参照。）。したがって、この期間に電動機４のＵ１−Ｖ１端子に生じる電圧は、図１２に示した共振電圧よりも緩やかな立ち下がりを有する電圧となる。また、第６のタイミング以降は、共振電圧Ｖｒ４〜Ｖｒ６が合成された電圧である。したがって、第６のタイミング以降に電動機４のＵ１−Ｖ１端子に生じる電圧は、その大きさが０［Ｖ］の直流となる（図４（ｈ）参照。）。 From the above, the voltage generated at the U1-V1 terminal of the electric motor 4 from the fourth timing to the sixth timing is the resonance voltage Vr4 generated by the fourth step voltage and the resonance voltage generated by the fifth step voltage. Vr5 is a synthesized voltage (see FIG. 4H). Therefore, the voltage generated at the U1-V1 terminal of the electric motor 4 during this period is a voltage having a more gradual fall than the resonance voltage shown in FIG. Further, after the sixth timing, the resonance voltages Vr4 to Vr6 are combined voltages. Therefore, the voltage generated at the U1-V1 terminal of the electric motor 4 after the sixth timing is a direct current having a magnitude of 0 [V] (see FIG. 4H).
以上から、本発明に係る電力変換装置では、半導体スイッチング素子がオン状態からオフ状態に移行しても、電動機４のＵ１−Ｖ１端子間電圧は、直流電源１の電圧Ｅｄ［Ｖ］から０［Ｖ］まで緩やかに立ち下がる電圧となる。また、電動機４のＵ１−Ｖ１端子間に印加される電圧は、振動が抑制される。 From the above, in the power conversion device according to the present invention, even if the semiconductor switching element shifts from the on state to the off state, the voltage between the U1-V1 terminals of the electric motor 4 is 0 [0] from the voltage Ed [V] of the DC power supply 1. The voltage gradually falls to V]. Further, the voltage applied between the U1-V1 terminals of the electric motor 4 is suppressed from vibration.
次に、制御装置３ａについて、図５（ａ）および図５（ｂ）を用いて説明する。図５（ａ）は、制御装置３ａにおいて、ＰＷＭ信号Ｐｓｕから制御信号Ｇｓｕを生成する論理の一例を示すブロック図である。また、図５（ｂ）は、図５（ａ）のブロック図を構成する各ブロックの入出力信号の関係を示すタイミングチャートである。 Next, the control device 3a will be described with reference to FIGS. 5 (a) and 5 (b). FIG. 5A is a block diagram illustrating an example of logic for generating the control signal Gsu from the PWM signal Psu in the control device 3a. FIG. 5B is a timing chart showing the relationship of input / output signals of each block constituting the block diagram of FIG.
図５（ａ）において、３１はＧｕ１生成部、３２はＧｕ２生成部、３３は排他的論理演算部ＸＯＲである。この排他的論理演算部ＸＯＲの出力が半導体スイッチング素子の制御信号Ｇｓｕとなる。 In FIG. 5A, 31 is a Gu1 generation unit, 32 is a Gu2 generation unit, and 33 is an exclusive logic operation unit XOR. The output of this exclusive logic operation part XOR becomes the control signal Gsu of the semiconductor switching element.
まず、Ｇｕ１生成部３１は、ＰＷＭ信号Ｐｓｕを入力とし、この入力信号ＰｓｕがＬｏｗからＨｉｇｈに変化したとき、時間Ｔ１の間Ｈｉｇｈとなる信号Ｇｕ１を出力する。また、Ｇｕ１生成部３１は、入力信号ＰｓｕがＨｉｇｈからＬｏｗに変化したとき、時間Ｔ１だけＨｉｇｈとなる信号Ｇｕ１を出力する。 First, the Gu1 generation unit 31 receives the PWM signal Psu, and outputs a signal Gu1 that is High for a time T1 when the input signal Psu changes from Low to High. Further, the Gu1 generation unit 31 outputs a signal Gu1 that becomes High only for a time T1 when the input signal Psu changes from High to Low.
次に、Ｇｕ２生成部３２は、同じくＰＷＭ信号Ｐｓｕを入力とし、この入力信号ＰｓｕがＬｏｗからＨｉｇｈに変化したとき、時間Ｔ２だけ遅れてＬｏｗからＨｉｇｈに変化する信号Ｇｕ２を出力する。時間Ｔ２は時間Ｔ１の２倍の時間である。また、Ｇｕ２生成部３２は、入力信号ＰｓｕがＨｉｇｈからＬｏｗに変化したとき、時間Ｔ２だけ遅れてＨｉｇｈからＬｏｗに変化する信号Ｇｕ２を出力する
排他的論理演算部３３は、Ｇｕ１生成部およびＧｕ２生成部からの制御信号Ｇｕ１とＧｕ２とを入力として排他的論理和演算を行い、いずれか１つの入力がＨｉｇｈのときのみＨｉｇｈとなる制御信号Ｇｓｕを出力する。したがって、制御信号Ｇｓｕは、ＰＷＭ信号ＰｓｕがＬｏｗからＨｉｇｈに変化したとき、時間Ｔ１の間Ｈｉｇｈとなり、その後Ｌｏｗとなって、時間Ｔ１（＝Ｔ２−Ｔ１）を経過した後に再度Ｈｉｇｈとなる。また、制御信号Ｇｓｕは、ＰＷＭ信号ＰｓｕがＨｉｇｈからＬｏｗに変化したとき、時間Ｔ１の間Ｌｏｗとなり、その後時間Ｔ１の間Ｈｉｇｈとなった後に再度Ｌｏｗとなる。
Next, the Gu2 generation unit 32 similarly receives the PWM signal Psu, and when the input signal Psu changes from Low to High, outputs a signal Gu2 that changes from Low to High with a delay of time T2. Time T2 is twice as long as time T1. Further, when the input signal Psu changes from High to Low, the Gu2 generation unit 32 outputs a signal Gu2 that changes from High to Low with a delay of time T2, and the exclusive logic operation unit 33 generates the Gu1 generation unit and the Gu2 generation unit. An exclusive OR operation is performed with the control signals Gu1 and Gu2 from the input as inputs, and a control signal Gsu that is High is output only when any one of the inputs is High. Therefore, the control signal Gsu becomes High during the time T1 when the PWM signal Psu changes from Low to High, and then becomes Low, and then becomes High again after the time T1 (= T2−T1) has elapsed. Further, when the PWM signal Psu changes from High to Low, the control signal Gsu becomes Low for the time T1, and then becomes Low again after becoming High for the time T1.
なお、本発明に係る制御装置３ａは、従来技術の制御装置３の後段に、電子回路を用いて構成することができるので、電力変換装置の大型化を招くことはない。
なお、図５（ａ）に示した制御装置３ａは制御信号Ｇｓｕを得るための論理の一例であり、他の論理によって図２に示した制御信号Ｇｓｕを得ることができれば、本発明に係る効果を発揮することができるのは明らかである。したがって、本発明に係る制御装置３ａは、図５（ａ）に示したブロック図に限定されるものではない。
In addition, since the control apparatus 3a which concerns on this invention can be comprised using an electronic circuit in the back | latter stage of the control apparatus 3 of a prior art, the enlargement of a power converter device is not caused.
Note that the control device 3a shown in FIG. 5A is an example of logic for obtaining the control signal Gsu. If the control signal Gsu shown in FIG. 2 can be obtained by other logic, the effect according to the present invention will be described. It is clear that can be demonstrated. Therefore, the control device 3a according to the present invention is not limited to the block diagram shown in FIG.
ところで、リアクトルＬｆとコンデンサＣｆとからなるフィルタ回路の共振周期ＴはＴ＝２π√（ＬＣ）［ｓ］で表される。すなわち、共振周期ＴはリアクトルＬｆのインダクタンス値Ｌの平方根に正比例する。 By the way, the resonance period T of the filter circuit composed of the reactor Lf and the capacitor Cf is represented by T = 2π√ (LC) [s]. That is, the resonance period T is directly proportional to the square root of the inductance value L of the reactor Lf.
また、リアクトルＬｆのインダクタンス値ＬとリアクトルＬｆのコイルに流れる電流Ｉｆとの間には図６に示す関係があることが知られている。リアクトルＬｆの鉄心材料にはフェライト磁石やアモルファス合金に代表される磁性材料が用いられている。このような磁性材料を鉄心に用いたリアクトルは、コイルに流れる電流Ｉｆの値が大きくなるとインダクタンス値Ｌが低下するという特性を有する。 Further, it is known that there is a relationship shown in FIG. 6 between the inductance value L of the reactor Lf and the current If flowing through the coil of the reactor Lf. A magnetic material typified by a ferrite magnet or an amorphous alloy is used for the core material of the reactor Lf. A reactor using such a magnetic material for the iron core has a characteristic that the inductance value L decreases as the value of the current If flowing through the coil increases.
コイルに流れる電流Ｉｆの値が大きくなるにしたがってインダクタンス値Ｌが変化すると、設定されているフィルタ回路の共振周期Ｔと実際に発生する共振電圧Ｖｒ１〜Ｖｒ３，Ｖｒ４〜Ｖｒ６の周期にずれが生じる。その結果、共振電圧が十分に打消されず、サージ電圧の抑制効果が低減する。 When the inductance value L changes as the value of the current If flowing through the coil increases, a deviation occurs between the resonance period T of the set filter circuit and the periods of the actually generated resonance voltages Vr1 to Vr3 and Vr4 to Vr6. As a result, the resonance voltage is not sufficiently canceled, and the effect of suppressing the surge voltage is reduced.
そこで、フィルタ回路の共振周期Ｔの長さに正比例して時間Ｔ１，Ｔ２を調節し、共振電圧が確実に打消されるようにする必要がある。
フィルタ回路の共振周期Ｔは、上記のとおりリアクトルＬｆのインダクタンス値Ｌの平方根に正比例する。したがって、リアクトルＬｆのインダクタンス値Ｌの平方根に正比例するように時間Ｔ１，Ｔ２を調節すれば、共振電圧が効果的に打消される。また、リアクトルＬｆのインダクタンス値Ｌに時間Ｔ１，Ｔ２の二乗値が正比例するように調節しても、共振電圧が効果的に打消される。
Therefore, it is necessary to adjust the times T1 and T2 in direct proportion to the length of the resonance period T of the filter circuit so that the resonance voltage is canceled with certainty.
As described above, the resonance period T of the filter circuit is directly proportional to the square root of the inductance value L of the reactor Lf. Therefore, if the times T1 and T2 are adjusted so as to be directly proportional to the square root of the inductance value L of the reactor Lf, the resonance voltage is effectively canceled. Even if the square value of the times T1 and T2 is adjusted to be directly proportional to the inductance value L of the reactor Lf, the resonance voltage is effectively canceled out.
リアクトルＬｆのインダクタンス値Ｌは、例えば、制御装置３ａ内に図６に示すリアクトルＬｆのインダクタンス値Ｌとコイルに流れる電流値との関係を示すデータテーブルを備えることにより、リアクトルＬｆに流れる電流値に基づいて求めることができる。 For example, the inductance value L of the reactor Lf includes the data table indicating the relationship between the inductance value L of the reactor Lf and the current value flowing through the coil shown in FIG. Can be based on.
リアクトルＬｆに流れる電流値は、図１に示すように、リアクトルＬｆとコンデンサＣｆとからなるフィルタ回路と電動機４との間に設けた電流検出器５で検出された電流値を用いることができる。リアクトルＬｆに流れる電流のうちコンデンサＣｆに流れる電流の比率は小さいため、電動機４に流れる電流がリアクトルＬｆに流れる電流にほぼ一致している。 As shown in FIG. 1, the current value detected by the current detector 5 provided between the filter circuit including the reactor Lf and the capacitor Cf and the motor 4 can be used as the current value flowing through the reactor Lf. Since the ratio of the current flowing through the capacitor Cf out of the current flowing through the reactor Lf is small, the current flowing through the electric motor 4 substantially matches the current flowing through the reactor Lf.
リアクトルに流れる電流をより正確に検出するためには、電流検出器５をインバータ２とリアクトルＬｆとの間またはリアクトルＬｆとコンデンサＣｆとの間に設ければ良い。
また、上記により求めたリアクトルＬｆのインダクタンス値ＬとコンデンサＣｆのキャパシタンス値Ｃとからフィルタ回路の共振周期Ｔを算出し、この算出した共振周期Ｔに正比例して時間Ｔ１，Ｔ２を調節することもできる。
In order to more accurately detect the current flowing through the reactor, the current detector 5 may be provided between the inverter 2 and the reactor Lf or between the reactor Lf and the capacitor Cf.
Further, the resonance period T of the filter circuit is calculated from the inductance value L of the reactor Lf and the capacitance value C of the capacitor Cf obtained as described above, and the times T1 and T2 are adjusted in direct proportion to the calculated resonance period T. it can.
さらに、上記により求めたフィルタ回路の共振周期Ｔとリアクトルに流れる電流値との相間を示すデータテーブルを予め作成して制御装置３ａ内に備え、リアクトルＬｆに流れる電流値に基づいてこのテーブルを参照し、テーブルを参照することにより得られた共振周期に正比例して時間Ｔ１，Ｔ２を調節することもできる。 Further, a data table indicating the phase between the resonance period T of the filter circuit obtained as described above and the current value flowing through the reactor is created in advance and provided in the control device 3a, and this table is referred to based on the current value flowing through the reactor Lf. The times T1 and T2 can be adjusted in direct proportion to the resonance period obtained by referring to the table.
なお、図７（ａ），（ｂ）に示すように、制御信号Ｇｓｕに第３のオン信号を含まずに、第１のオン信号と第２のオン信号とで構成することができる。制御信号Ｇｓｕをこのように構成すれば、半導体スイッチング素子がオンするときに発生するサージ電圧のみを抑制することができる。 As shown in FIGS. 7A and 7B, the control signal Gsu does not include the third ON signal, and can be composed of the first ON signal and the second ON signal. By configuring the control signal Gsu in this way, it is possible to suppress only a surge voltage that is generated when the semiconductor switching element is turned on.
また、図８（ａ），（ｂ）に示すように、制御信号Ｇｓｕに第１のオン信号を含まずに、第２のオン信号と第３のオン信号とで構成することができる。制御信号Ｇｓｕをこのように構成すれば、半導体スイッチング素子がオフするときに発生するサージ電圧のみを抑制することができる。 Further, as shown in FIGS. 8A and 8B, the control signal Gsu does not include the first ON signal, and can be composed of the second ON signal and the third ON signal. If the control signal Gsu is configured in this way, only the surge voltage generated when the semiconductor switching element is turned off can be suppressed.
次に、図９は、本発明の他の実施形態を説明するための図である。本実施形態において、図１で示した実施形態と異なる点は、コンデンサＣｆのそれぞれの他端を一括して直流電源１のＰ端子側に接続しているところである。 Next, FIG. 9 is a diagram for explaining another embodiment of the present invention. In the present embodiment, the difference from the embodiment shown in FIG. 1 is that the other ends of the capacitors Cf are collectively connected to the P terminal side of the DC power supply 1.
リアクトルＬｆのインダクタンス値Ｌ、コンデンサＣｆのキャパシタンス値Ｃおよび制御装置３ａにおける時間Ｔ１とＴ２は、図１で示した実施形態と同じである。
このようにフィルタ回路を接続しても、時間Ｔ１，Ｔ２を調節することによって共振電圧を効果的に打消すことができ、フィルタ回路の共振を抑制することができる。その結果、電動機４の入力端子に生じるサージ電圧を抑制することができる。
The inductance value L of the reactor Lf, the capacitance value C of the capacitor Cf, and the times T1 and T2 in the control device 3a are the same as those in the embodiment shown in FIG.
Even when the filter circuit is connected in this way, the resonance voltage can be effectively canceled by adjusting the times T1 and T2, and the resonance of the filter circuit can be suppressed. As a result, the surge voltage generated at the input terminal of the electric motor 4 can be suppressed.
次に、図１０は、本発明のさらに他の実施形態を説明するための図である。本実施形態において、図１で示した実施形態と異なる点は、直流電源１ａと直流電源１ｂとを直列に接続して直流電源を構成し、コンデンサＣｆのそれぞれの他端を一括して直流電源１ａと直流電源１ｂの直列接続点に接続しているところである。リアクトルＬｆのインダクタンス値Ｌ、コンデンサＣｆのキャパシタンス値Ｃおよび制御装置３ａにおける時間Ｔ１とＴ２は、図１で示した実施形態と同じである。 Next, FIG. 10 is a diagram for explaining still another embodiment of the present invention. In this embodiment, the difference from the embodiment shown in FIG. 1 is that a DC power source 1a and a DC power source 1b are connected in series to form a DC power source, and the other ends of the capacitors Cf are collectively connected to the DC power source. 1a and the DC power supply 1b are connected to the series connection point. The inductance value L of the reactor Lf, the capacitance value C of the capacitor Cf, and the times T1 and T2 in the control device 3a are the same as those in the embodiment shown in FIG.
このようにフィルタ回路を接続しても、時間Ｔ１，Ｔ２を調節することによって共振電圧を効果的に打消すことができ、フィルタ回路の共振を抑制することができる。その結果、電動機４の入力端子に生じるサージ電圧を抑制することができる。 Even when the filter circuit is connected in this way, the resonance voltage can be effectively canceled by adjusting the times T1 and T2, and the resonance of the filter circuit can be suppressed. As a result, the surge voltage generated at the input terminal of the electric motor 4 can be suppressed.
次に、図１１は、本発明を単相電圧型ＰＷＭインバータに適用した実施形態を説明するための図である。本実施形態において、制御装置３ｂは、インバータ２ｂ内の半導体スイッチング素子の制御信号を第１のオン信号と第２のオン信号と第３のオン信号で構成する。このように、本発明を単相電圧型ＰＷＭインバータに適用しても、時間Ｔ１，Ｔ２を調節することによって共振電圧を効果的に打消すことができ、フィルタ回路の共振を抑制することができる。その結果、電動機４ｂの入力端子に生じるサージ電圧を抑制することができる。 Next, FIG. 11 is a diagram for explaining an embodiment in which the present invention is applied to a single-phase voltage type PWM inverter. In the present embodiment, the control device 3b includes a first ON signal, a second ON signal, and a third ON signal as control signals for the semiconductor switching element in the inverter 2b. As described above, even when the present invention is applied to the single-phase voltage type PWM inverter, the resonance voltage can be effectively canceled by adjusting the times T1 and T2, and the resonance of the filter circuit can be suppressed. . As a result, the surge voltage generated at the input terminal of the electric motor 4b can be suppressed.
なお、上記した実施形態において、サージ電圧を抑制するために追加する電気部品は、リアクトルＬｆおよびコンデンサＣｆであり、従来技術のように、さらにサージ電圧のエネルギーを消費する抵抗や、ダイオードブリッジ回路などを追加する必要はない。したがって、電力変換装置の大型化、高価格化を抑制することができる。 In the above-described embodiment, the electrical components added to suppress the surge voltage are the reactor Lf and the capacitor Cf. As in the prior art, a resistor that consumes energy of the surge voltage, a diode bridge circuit, and the like There is no need to add. Therefore, an increase in size and cost of the power conversion device can be suppressed.
また、上述した本発明の実施形態では、三相および単相の電圧型ＰＷＭインバータによる電動機駆動システムを例にとって本発明の作用および効果を説明したが、インバータの負荷は電動機に限られず、電動機以外の電気回路または電気部品を負荷とするインバータであっても、同様の作用および効果を発揮することができる。また、インバータは２レベルのインバータに限られず、３レベル以上の多レベルのインバータであってもよい。 In the above-described embodiment of the present invention, the operation and effect of the present invention have been described by taking the motor drive system using the three-phase and single-phase voltage type PWM inverters as an example. However, the load of the inverter is not limited to the motor, but other than the motor. Even an inverter having a load of an electric circuit or an electric component can exhibit the same operations and effects. The inverter is not limited to a two-level inverter, and may be a multi-level inverter having three or more levels.
さらに、変調方式もパルス幅変調方式に限られず、矩形波状の電圧を負荷に対して出力するための方式であればよい。 Further, the modulation method is not limited to the pulse width modulation method, and any method may be used as long as it outputs a rectangular wave voltage to the load.
１，１ａ，１ｂ・・・直流電源、２，２ｂ・・・インバータ、３，３ａ，３ｂ・・・制御装置、４，４ｂ・・・電動機、５・・・電流検出器、３１・・・Ｇｕ１生成部、３２・・・Ｇｕ２生成部、３３・・・排他的論理演算部、Ｓｕ〜Ｓｗ，Ｓｘ〜Ｓｚ・・・半導体スイッチング素子、Ｌｓ・・・配線のインダクタンス、Ｃｓ・・・配線の浮遊容量、Ｌｆ・・・リアクトル、Ｃｆ・・・コンデンサ DESCRIPTION OF SYMBOLS 1, 1a, 1b ... DC power supply, 2, 2b ... Inverter, 3, 3a, 3b ... Control device, 4, 4b ... Electric motor, 5 ... Current detector, 31 ... Gu1 generation unit, 32... Gu2 generation unit, 33... Exclusive logic operation unit, Su to Sw, Sx to Sz... Semiconductor switching element, Ls... Wiring inductance, Cs. Stray capacitance, Lf ... Reactor, Cf ... Capacitor
Claims (15)
前記半導体スイッチング素子のオンオフ動作によって生成されるパルス電圧は、第１のパルス電圧と第２のパルス電圧と第３のパルス電圧とで構成されており、
前記第１のパルス電圧は、前記フィルタ回路が有する共振周期の１／６の時間幅を有する電圧であり、
前記第２のパルス電圧は、前記第１のパルス電圧が出力されてから前記第１のパルス電圧の時間幅の２倍の時間が経過した後に出力される電圧であり、
前記第３のパルス電圧は、前記第２のパルス電圧が零になってから前記共振周期の１／６の時間が経過した後に前記共振周期の１／６の時間の間出力される電圧であり、
さらに、前記第１のパルス電圧が出力されている時間と、前記第１のパルス電圧が出力されてから前記第２のパルス電圧が出力されるまでの時間と、前記第２のパルス電圧が零になってから前記第３のパルス電圧が出力されるまでの時間と、前記第３のパルス電圧が出力されている時間とが、前記フィルタ回路が有する共振周期の長さに比例して変化することを特徴とする電力変換装置。 In a power conversion device that performs on / off operation of a semiconductor switching element to convert a DC voltage into a voltage of a pulse train and shape a waveform of the voltage of the pulse train by a filter circuit comprising a reactor and a capacitor provided in an output unit.
The pulse voltage generated by the on / off operation of the semiconductor switching element is composed of a first pulse voltage, a second pulse voltage, and a third pulse voltage,
The first pulse voltage is a voltage having a time width of 1/6 of the resonance period of the filter circuit,
The second pulse voltage is a voltage that is output after a time twice as long as the time width of the first pulse voltage has elapsed since the output of the first pulse voltage.
The third pulse voltage is a voltage that is output for a time of 1/6 of the resonance period after a time of 1/6 of the resonance period has elapsed since the second pulse voltage became zero. ,
Furthermore, the time during which the first pulse voltage is output, the time from when the first pulse voltage is output until the second pulse voltage is output, and the second pulse voltage are zero. And the time from when the third pulse voltage is output to when the third pulse voltage is output varies in proportion to the length of the resonance period of the filter circuit. The power converter characterized by the above-mentioned.
前記第１のパルス電圧が出力されている時間と、前記第１のパルス電圧が出力されてから前記第２のパルス電圧が出力されるまでの時間と、前記第２のパルス電圧が零になってから前記第３のパルス電圧が出力されるまでの時間と、前記第３のパルス電圧が出力されている時間とが、前記フィルタ回路が有する共振周期の長さに代えて、前記リアクトルのインダクタンス値の平方根に正比例して変化することを特徴とする電力変換装置。 The power conversion device according to claim 1,
The time during which the first pulse voltage is output, the time from when the first pulse voltage is output until the second pulse voltage is output, and the second pulse voltage become zero. The time from when the third pulse voltage is output to the time when the third pulse voltage is output is replaced with the length of the resonance period of the filter circuit, instead of the inductance of the reactor. A power converter characterized by changing in direct proportion to the square root of the value.
前記第１のパルス電圧が出力されている時間と、前記第１のパルス電圧が出力されてから前記第２のパルス電圧が出力されるまでの時間と、前記第２のパルス電圧が零になってから前記第３のパルス電圧が出力されるまでの時間と、前記第３のパルス電圧が出力されている時間とが、前記フィルタ回路が有する共振周期の長さに代えて、前記リアクトルに流れる電流値に基づいて定められた所定の比率に正比例して変化することを特徴とする電力変換装置。 The power conversion device according to claim 1,
The time during which the first pulse voltage is output, the time from when the first pulse voltage is output until the second pulse voltage is output, and the second pulse voltage become zero. The time from when the third pulse voltage is output to the time when the third pulse voltage is output flows to the reactor instead of the length of the resonance period of the filter circuit. A power conversion device that changes in direct proportion to a predetermined ratio determined based on a current value.
前記第１のパルス電圧が出力されている時間と、前記第１のパルス電圧が出力されてから前記第２のパルス電圧が出力されるまでの時間と、前記第２のパルス電圧が零になってから前記第３のパルス電圧が出力されるまでの時間と、前記第３のパルス電圧が出力されている時間とが、前記フィルタ回路が有する共振周期の長さに代えて、前記リアクトルに流れる電流値から定まる前記リアクトルのインダクタンス値の平方根に比例して変化することを特徴とする電力変換装置。 The power conversion device according to claim 1,
The time during which the first pulse voltage is output, the time from when the first pulse voltage is output until the second pulse voltage is output, and the second pulse voltage become zero. The time from when the third pulse voltage is output to the time when the third pulse voltage is output flows to the reactor instead of the length of the resonance period of the filter circuit. A power converter that changes in proportion to a square root of an inductance value of the reactor determined from a current value.
前記電力変換装置からパルス電圧を出力させるために前記制御装置が生成する前記半導体スイッチング素子のオン信号は、第１のオン信号と第２のオン信号と第３のオン信号とで構成されており、
前記第１のオン信号は、前記フィルタ回路の共振周期の１／６の時間幅を有する信号であり、
前記第２のオン信号は、前記第１のオン信号が出力されてから前記第１のオン信号の時間幅の２倍の時間が経過した後に出力される信号であり、
前記第３のオン信号は、前記第２のオン信号がオフしてから前記共振周期の１／６の時間が経過した後に前記共振周期の１／６の時間出力される信号であり、
さらに、前記制御装置は、前記第１のオン信号が出力されている時間と、前記第１のオン信号が出力されてから前記第２のオン信号が出力されるまでの時間と、前記第２のオン信号がオフしてから前記第３のオン信号が出力されるまでの時間と、前記第３のオン信号が出力されている時間とを、前記フィルタ回路が有する共振周期の長さに正比例して変化させる
ことを特徴とする制御装置。 A control device for a power conversion device that performs on / off operation of a semiconductor switching element to convert a DC voltage into a voltage of a pulse train and shape a waveform of the voltage of the pulse train by a filter circuit including a reactor and a capacitor provided in an output unit. There,
The ON signal of the semiconductor switching element generated by the control device to output a pulse voltage from the power conversion device is composed of a first ON signal, a second ON signal, and a third ON signal. ,
The first ON signal is a signal having a time width of 1/6 of the resonance period of the filter circuit,
The second ON signal is a signal that is output after a time twice as long as the time width of the first ON signal has elapsed since the output of the first ON signal.
The third on signal is a signal that is output for 1/6 of the resonance period after a time of 1/6 of the resonance period has elapsed since the second on signal was turned off.
Further, the control device includes: a time during which the first on signal is output; a time from when the first on signal is output to when the second on signal is output; The time from when the ON signal is turned off until the third ON signal is output and the time during which the third ON signal is output are directly proportional to the length of the resonance period of the filter circuit The control device is characterized by being changed.
前記第１のオン信号が出力されている時間と、前記第１のオン信号が出力されてから前記第２のオン信号が出力されるまでの時間と、前記第２のオン信号がオフしてから前記第３のオン信号が出力されるまでの時間と、前記第３のオン信号が出力されている時間とを、前記フィルタ回路が有する共振周期の長さに代えて、前記リアクトルのインダクタンス値の平方根に正比例して変化させることを特徴とする制御装置。 The control device according to claim 9,
The time when the first ON signal is output, the time from when the first ON signal is output until the second ON signal is output, and when the second ON signal is OFF The time from when the third ON signal is output to the time when the third ON signal is output is replaced with the length of the resonance cycle of the filter circuit, and the inductance value of the reactor. A control device that changes in direct proportion to the square root of.
前記第１のオン信号が出力されている時間と、前記第１のオン信号が出力されてから前記第２のオン信号が出力されるまでの時間と、前記第２のオン信号がオフしてから前記第３のオン信号が出力されるまでの時間と、前記第３のオン信号が出力されている時間とを、前記フィルタ回路が有する共振周期の長さに代えて、前記リアクトルに流れる電流値に基づいて定められた所定の比率に正比例して変化させることを特徴とする制御装置。 The control device according to claim 9,
The time when the first ON signal is output, the time from when the first ON signal is output until the second ON signal is output, and when the second ON signal is OFF The time from when the third ON signal is output to the time when the third ON signal is output, and the time when the third ON signal is output, instead of the length of the resonance period of the filter circuit, the current flowing through the reactor A control device that changes in direct proportion to a predetermined ratio determined based on a value.
前記リアクトルに流れる電流値から前記リアクトルのインダクタンス値を導出し、
前記第１のオン信号が出力されている時間と、前記第１のオン信号が出力されてから前記第２のオン信号が出力されるまでの時間と、前記第２のオン信号がオフしてから前記第３のオン信号が出力されるまでの時間と、前記第３のオン信号が出力されている時間とを、前記フィルタ回路が有する共振周期の長さに代えて、前記導出したインダクタンス値の平方根に正比例して変化させることを特徴とする制御装置。 The control device according to claim 9,
Deriving the inductance value of the reactor from the current value flowing through the reactor,
The time when the first ON signal is output, the time from when the first ON signal is output until the second ON signal is output, and when the second ON signal is OFF The time from when the third ON signal is output to the time when the third ON signal is output, instead of the length of the resonance period of the filter circuit, the derived inductance value A control device that changes in direct proportion to the square root of.
請求項９乃至請求項１４のいずれか１項に記載の制御装置を備えることを特徴とする電力変換装置。
A power conversion device that performs on / off operation of a semiconductor switching element to convert a DC voltage into a voltage of a pulse train, and performs waveform shaping of the voltage consisting of the pulse train by a filter circuit comprising a reactor and a capacitor provided in an output unit,
A power converter comprising the control device according to any one of claims 9 to 14.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011134210A JP5811618B2 (en) | 2011-06-16 | 2011-06-16 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011134210A JP5811618B2 (en) | 2011-06-16 | 2011-06-16 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013005586A JP2013005586A (en) | 2013-01-07 |
| JP5811618B2 true JP5811618B2 (en) | 2015-11-11 |
Family
ID=47673565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011134210A Active JP5811618B2 (en) | 2011-06-16 | 2011-06-16 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5811618B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748944B2 (en) * | 1989-10-14 | 1995-05-24 | 東光株式会社 | DC-DC converter |
| JPH10243632A (en) * | 1997-02-25 | 1998-09-11 | Matsushita Electric Works Ltd | Power converter |
| JP3375880B2 (en) * | 1997-03-21 | 2003-02-10 | シャープ株式会社 | Switching power supply circuit |
| JP2000295857A (en) * | 1999-04-09 | 2000-10-20 | Fuji Electric Co Ltd | Inverter device |
| JP2003209973A (en) * | 2002-01-11 | 2003-07-25 | Meidensha Corp | Power converter |
| FR2867915B1 (en) * | 2004-03-22 | 2006-04-21 | Schneider Electric Ind Sas | DEVICE AND METHOD FOR CONTROLLING A CONVERTER AND CONVERTER AND ELECTRICAL INSTALLATION COMPRISING SUCH A DEVICE |
| JP2007166708A (en) * | 2005-12-09 | 2007-06-28 | Hitachi Ltd | Power converter, suppressing method for surge voltage and wind power system therewith |
| EP2575250B1 (en) * | 2010-08-25 | 2020-03-25 | Fuji Electric Co. Ltd. | Power converter |
-
2011
- 2011-06-16 JP JP2011134210A patent/JP5811618B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013005586A (en) | 2013-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5429388B2 (en) | Power converter | |
| CN102420565B (en) | Motor control device | |
| JP4767294B2 (en) | Controller used for resonance type DC / DC converter | |
| JP5800133B2 (en) | Power conversion device and inverter device using the same | |
| US20150131345A1 (en) | Method and apparatus for minimising a circulating current or a common-mode voltage of an inverter | |
| JP5970173B2 (en) | AC conversion circuit, AC conversion method, and program | |
| EP2681836A2 (en) | Method of shoot-through generation for modified sine wave z-source, quasi-z-source and trans-z-source inverters | |
| JP6208089B2 (en) | Three-level three-phase inverter drive controller | |
| JP6176495B2 (en) | 3-level inverter control method and control apparatus | |
| JP6376239B1 (en) | Control device for power conversion circuit | |
| WO2014054067A1 (en) | Power converter and inverter device equipped with same | |
| JP5635304B2 (en) | Power circuit | |
| JP5811618B2 (en) | Power converter | |
| JP5910001B2 (en) | Power converter | |
| JP6699265B2 (en) | PWM control device and three-level power converter using the PWM control device | |
| JP2011193583A (en) | Three-level power converter | |
| JP7024440B2 (en) | Power converter control circuit and power converter | |
| JP5736678B2 (en) | PWM power converter dead time compensation device | |
| JP5805374B2 (en) | Method of operating a converter circuit and apparatus for performing the method | |
| US10526007B2 (en) | Power conversion device, control method for same, and electric power steering control device | |
| JP6191542B2 (en) | Power converter | |
| JP2013110785A (en) | Three-phase rectification device | |
| JP6011261B2 (en) | Three-phase PWM inverter device and motor control device using the same | |
| JP5446804B2 (en) | Half-bridge power converter | |
| JP5652593B2 (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150907 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5811618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |