JP5799902B2 - Switching element drive circuit - Google Patents

Switching element drive circuit Download PDF

Info

Publication number
JP5799902B2
JP5799902B2 JP2012148116A JP2012148116A JP5799902B2 JP 5799902 B2 JP5799902 B2 JP 5799902B2 JP 2012148116 A JP2012148116 A JP 2012148116A JP 2012148116 A JP2012148116 A JP 2012148116A JP 5799902 B2 JP5799902 B2 JP 5799902B2
Authority
JP
Japan
Prior art keywords
switching element
potential side
voltage
output current
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012148116A
Other languages
Japanese (ja)
Other versions
JP2014011701A (en
Inventor
敬介 渡邉
敬介 渡邉
前原 恒男
恒男 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012148116A priority Critical patent/JP5799902B2/en
Publication of JP2014011701A publication Critical patent/JP2014011701A/en
Application granted granted Critical
Publication of JP5799902B2 publication Critical patent/JP5799902B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Description

本発明は、自身の入出力端子間に流れる電流と相関を有する微少電流を出力するセンス端子を備えるスイッチング素子の駆動回路に関する。   The present invention relates to a driving circuit for a switching element including a sense terminal that outputs a minute current having a correlation with a current flowing between its input / output terminals.

この種の駆動回路としては、例えば下記特許文献1に見られるように、半導体スイッチング素子(例えばIGBT)を過電流から保護する過電流保護機能を有するものが知られている。この回路について説明すると、スイッチング素子が備えるセンス端子には、抵抗体を介してスイッチング素子のエミッタが接続されている。そして、センス端子及び抵抗体の接続点の電位をセンス電圧と称することとすると、スイッチング素子がオン操作される状況下、センス電圧が閾値電圧を超える状態が所定時間継続されたと判断された場合、スイッチング素子のゲート電荷を放電させてスイッチング素子の駆動を禁止する。これにより、スイッチング素子の信頼性の低下の回避を図っている。   As this type of drive circuit, for example, as shown in Patent Document 1 below, one having an overcurrent protection function for protecting a semiconductor switching element (for example, IGBT) from overcurrent is known. This circuit will be described. The emitter of the switching element is connected to a sense terminal provided in the switching element via a resistor. Then, assuming that the potential at the connection point of the sense terminal and the resistor is referred to as a sense voltage, when it is determined that the state in which the sense voltage exceeds the threshold voltage is continued for a predetermined time under the condition that the switching element is turned on, The gate charge of the switching element is discharged to inhibit the switching element from being driven. Thereby, the fall of the reliability of a switching element is aimed at.

特開平5−275999号公報JP-A-5-275999

ここで、本発明者らは、スイッチング素子に過電流が流れているにもかかわらず、過電流保護機能によってスイッチング素子の駆動を速やかに禁止することができなくなる問題に直面した。以下、この問題について説明する。   Here, the present inventors faced a problem that, despite the overcurrent flowing through the switching element, the switching element cannot be promptly prohibited by the overcurrent protection function. Hereinafter, this problem will be described.

スイッチング素子がオン操作されている状況下において、コレクタ電流の上昇に伴ってセンス電圧が基本的には上昇するものの、センス電圧がコレクタ電流に応じた当初の想定値よりも小さくなる現象が生じ得る。この場合、実際のセンス電圧が閾値電圧を超えるまでの時間が長くなる。すなわち、スイッチング素子に過電流が流れ始めてから過電流保護機能によってスイッチング素子の駆動を禁止するまでの時間が長くなるといった問題が生じる。これにより、スイッチング素子の信頼性が低下するおそれがある。   Under the condition that the switching element is turned on, the sense voltage basically increases as the collector current increases, but a phenomenon may occur in which the sense voltage becomes smaller than the initial expected value corresponding to the collector current. . In this case, the time until the actual sense voltage exceeds the threshold voltage becomes longer. That is, there is a problem that it takes a long time from the start of overcurrent to the switching element until the switching element is inhibited from being driven by the overcurrent protection function. This may reduce the reliability of the switching element.

こうした問題を回避する上では、センス電圧がコレクタ電流に応じた当初の想定値よりも小さくなる現象が生じる状況下においても、スイッチング素子に過電流が流れるか否かを的確に判断可能な技術が要求される。   In order to avoid such a problem, there is a technique that can accurately determine whether or not an overcurrent flows through the switching element even in a situation where the sense voltage becomes smaller than the initial value corresponding to the collector current. Required.

本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子に過電流が流れる旨を判断することのできる新たなスイッチング素子の駆動回路を提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a new switching element drive circuit capable of determining that an overcurrent flows through the switching element.

以下、上記課題を解決するための手段、及びその作用効果について記載する。   Hereinafter, means for solving the above-described problems and the operation and effects thereof will be described.

請求項1記載の発明は、自身の入出力端子間に流れる電流(Ice)と相関を有する微少電流を出力するセンス端子(St)を備えるスイッチング素子(S*#;*=c,u,v,w:#=p,n)に適用され、前記センス端子の出力電流(Vse)を検出する電流検出手段(42)と、前記スイッチング素子がオン操作される状況下、前記電流検出手段によって検出された出力電流が上昇し始めるタイミング以降の該出力電流の変化速度の絶対値が0よりも大きい規定値(|Vα|,Vβ)を下回ることに基づき、前記スイッチング素子に過電流が流れる旨判断する判断手段と、を備えることを特徴とする。   The invention according to claim 1 is a switching element (S * #; * = c, u, v) having a sense terminal (St) for outputting a minute current having a correlation with a current (Ice) flowing between its input / output terminals. , W: # = p, n), detected by the current detection means (42) for detecting the output current (Vse) of the sense terminal, and the current detection means in a situation where the switching element is turned on. On the basis of the fact that the absolute value of the change rate of the output current after the timing at which the generated output current starts to rise is below a specified value (| Vα |, Vβ) greater than 0, it is determined that an overcurrent flows through the switching element. And determining means.

本発明者らは、スイッチング素子の過電流の流通経路が形成されてかつ、電流検出手段によって検出された出力電流が上記入出力端子間に流れる電流に応じた当初の想定値よりも小さくなる現象の発生状況が、上記出力電流の変化速度の絶対値が小さくなる状況であることに着目した。この点に鑑み、上記発明では、判断手段を備えた。このため、上記出力電流が上記当初の想定値よりも小さくなる現象が生じる状況下において、スイッチング素子に過電流が流れる旨を的確に判断することができる。これにより、その後、スイッチング素子の信頼性の低下を回避するための適切な対応をとることなどができる。   The present inventors have a phenomenon in which an overcurrent flow path of the switching element is formed and the output current detected by the current detection means becomes smaller than the initial assumed value corresponding to the current flowing between the input / output terminals. It has been noted that the occurrence state of is a situation in which the absolute value of the change rate of the output current becomes small. In view of this point, the above invention includes a determination unit. For this reason, it is possible to accurately determine that an overcurrent flows through the switching element in a situation in which a phenomenon occurs in which the output current becomes smaller than the initial assumed value. Thereby, it is possible to take appropriate measures to avoid a decrease in the reliability of the switching element thereafter.

請求項2記載の発明は、請求項1記載の発明において、前記スイッチング素子は、直流電源(CV)に並列接続された高電位側のスイッチング素子(S¥p;¥=u,v,w)及び低電位側のスイッチング素子(S¥n)の直列接続体を備え、前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子の双方がオン状態とされることで前記スイッチング素子の過電流の流通経路が形成されることを上下アーム短絡と定義し、前記規定値(|Vα|)は、前記スイッチング素子がオン操作されてかつ前記上下アーム短絡が生じる状況下、前記出力電流が上昇し始めるタイミング以降の該出力電流の低下速度以下の値に設定され、前記判断手段は、前記出力電流の低下速度が前記規定値を下回ることに基づき、前記過電流が流れる旨判断することを特徴とする。   The invention according to claim 2 is the invention according to claim 1, wherein the switching element is a high-potential side switching element (S ¥ p; ¥ = u, v, w) connected in parallel to a DC power supply (CV). And a low-potential-side switching element (S ¥ n) connected in series, and both the high-potential-side switching element and the low-potential-side switching element are turned on so that the overcurrent of the switching element Is defined as a short circuit between the upper and lower arms, and the specified value (| Vα |) increases the output current in a situation where the switching element is turned on and the short circuit between the upper and lower arms occurs. It is set to a value equal to or lower than the rate of decrease of the output current after the start timing, and the determination means that the overcurrent flows based on the rate of decrease of the output current being less than the specified value. Characterized by disconnection.

本発明者らは、上記出力電流が上記当初の想定値よりも小さくなる現象が生じる状況下において、上記入出力端子間に流れる電流の上昇に伴って上記出力電流が基本的には上昇しつつも、上記出力電流がその上昇途中で一時的に低下することに着目した。そして、その低下速度とスイッチング素子に過電流が流れることとを関係付けることが可能であることを見出した。そこで、上記発明では、規定値を上記態様にて設定した。   The inventors of the present invention basically increase the output current as the current flowing between the input / output terminals rises in a situation where the phenomenon that the output current becomes smaller than the initial assumed value occurs. In addition, attention was paid to the fact that the output current temporarily decreases during the increase. And it discovered that it was possible to correlate that the reduction | decrease speed and an overcurrent flow into a switching element. Therefore, in the above invention, the specified value is set in the above manner.

請求項3記載の発明は、請求項1記載の発明において、前記スイッチング素子は、直流電源(CV)に並列接続された高電位側のスイッチング素子(S¥p;¥=u,v,w)及び低電位側のスイッチング素子(S¥n)の直列接続体を備え、前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子の双方がオン状態とされることで前記スイッチング素子の過電流の流通経路が形成されることを上下アーム短絡と定義し、前記規定値(Vβ)は、前記スイッチング素子がオン操作されてかつ前記上下アーム短絡が生じる状況下における前記出力電流の上昇速度以下の値に設定され、前記判断手段は、前記出力電流の上昇速度が前記規定値を下回ることに基づき、前記過電流が流れる旨判断することを特徴とする。   According to a third aspect of the present invention, in the first aspect of the invention, the switching element is a high-potential side switching element (S ¥ p; ¥ = u, v, w) connected in parallel to a DC power source (CV). And a low-potential-side switching element (S ¥ n) connected in series, and both the high-potential-side switching element and the low-potential-side switching element are turned on so that the overcurrent of the switching element Is defined as a short circuit of the upper and lower arms, and the specified value (Vβ) is equal to or less than the rate of increase of the output current in a situation where the switching element is turned on and the short circuit of the upper and lower arms occurs. It is set to a value, and the determination means determines that the overcurrent flows based on the increase rate of the output current being lower than the specified value.

本発明者らは、上記出力電流が上記当初の想定値よりも小さくなる現象の発生状況が、上記出力電流の上昇速度が低くなる状況であることに着目した。そこで、上記発明では、規定値を上記態様にて設定した。   The inventors of the present invention have noted that the phenomenon in which the output current becomes smaller than the initial assumed value is a situation in which the rate of increase in the output current is low. Therefore, in the above invention, the specified value is set in the above manner.

第1の実施形態にかかる制御システムの構成図。The block diagram of the control system concerning 1st Embodiment. 同実施形態にかかるドライブユニットの構成図。The block diagram of the drive unit concerning the embodiment. 同実施形態にかかる上下アーム短絡時の過電流保護処理の一例を示すタイムチャート。The time chart which shows an example of the overcurrent protection process at the time of the upper-lower arm short circuit concerning the embodiment. 同実施形態にかかる相間短絡の概要を示す図。The figure which shows the outline | summary of the short circuit between phases concerning the embodiment. 同実施形態にかかる相間短絡時の過電流保護処理の一例を示すタイムチャート。The time chart which shows an example of the overcurrent protection process at the time of the short circuit between phases concerning the embodiment. 同実施形態にかかる過電流が流れる場合のコレクタ電流等の推移を示すタイムチャート。The time chart which shows transition of collector current etc. when the overcurrent concerning the embodiment flows. 同実施形態にかかる過電流が流れない場合のコレクタ電流等の推移を示すタイムチャート。The time chart which shows transition of the collector current etc. when the overcurrent concerning the embodiment does not flow. 同実施形態にかかる相間短絡検出処理の手順を示す流れ図。The flowchart which shows the procedure of the short circuit detection process between phases concerning the embodiment. 第2の実施形態にかかる相間短絡検出処理の手順を示す流れ図。The flowchart which shows the procedure of the short circuit detection process between phases concerning 2nd Embodiment.

(第1の実施形態)
以下、本発明にかかるスイッチング素子の駆動回路を車載主機として回転機及び内燃機関を備えるハイブリッド車両に適用した第1の実施形態について、図面を参照しつつ説明する。
(First embodiment)
Hereinafter, a first embodiment in which a switching element drive circuit according to the present invention is applied to a hybrid vehicle including a rotating machine and an internal combustion engine as an in-vehicle main engine will be described with reference to the drawings.

図1に、本実施形態にかかる制御システムの全体構成を示す。   FIG. 1 shows an overall configuration of a control system according to the present embodiment.

モータジェネレータ10は、車載主機であり、図示しない駆動輪に連結されている。モータジェネレータ10は、インバータIV及び直流電源としてのコンバータCVを介して高電圧バッテリ12に接続されている。ここで、コンバータCVは、コンデンサCと、コンデンサCに並列接続された一対のスイッチング素子Scp,Scnと、一対のスイッチング素子Scp,Scnの接続点と高電圧バッテリ12の正極とを接続するリアクトルLとを備えている。詳しくは、コンバータCVは、スイッチング素子Scp,Scnのオンオフ操作によって、高電圧バッテリ12の電圧(例えば百V以上)を所定の電圧(例えば「666V」)を上限として昇圧する機能を有する。   The motor generator 10 is an in-vehicle main machine and is connected to drive wheels (not shown). The motor generator 10 is connected to the high voltage battery 12 via an inverter IV and a converter CV as a DC power source. Here, converter CV includes capacitor C, a pair of switching elements Scp and Scn connected in parallel to capacitor C, and a reactor L that connects a connection point between the pair of switching elements Scp and Scn and the positive electrode of high-voltage battery 12. And. Specifically, converter CV has a function of boosting the voltage of high-voltage battery 12 (for example, 100 V or more) up to a predetermined voltage (for example, “666 V”) by turning on / off switching elements Scp, Scn.

一方、インバータIVは、スイッチング素子Sup,Sunの直列接続体と、スイッチング素子Svp,Svnの直列接続体と、スイッチング素子Swp,Swnの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ10のU,V,W相にそれぞれ接続されている。   On the other hand, the inverter IV includes a series connection body of the switching elements Sup and Sun, a series connection body of the switching elements Svp and Svn, and a series connection body of the switching elements Swp and Swn. The points are connected to the U, V, and W phases of the motor generator 10, respectively.

ちなみに、本実施形態では、上記スイッチング素子S*#(*=c,u,v,w;#=p,n)として、電圧制御形のものが用いられ、より具体的には、絶縁ゲートバイポーラトランジスタ(IGBT)が用いられている。そして、これらにはそれぞれ、ダイオードD*#が逆並列に接続されている。   Incidentally, in the present embodiment, a voltage control type is used as the switching element S * # (* = c, u, v, w; # = p, n), more specifically, an insulated gate bipolar. A transistor (IGBT) is used. In addition, a diode D * # is connected in antiparallel to each of these.

制御装置14は、低電圧バッテリ16を電源とし、モータジェネレータ10の制御量(例えばトルク)を所望に制御すべく、インバータIVやコンバータCVを操作する。詳しくは、制御装置14は、コンバータCVのスイッチング素子Scp,Scnを操作すべく、操作信号gcp、gcnをドライブユニットDUに出力し、また、インバータIVのスイッチング素子Sup,Sun,Svp,Svn,Swp,Swnを操作すべく、操作信号gup,gun,gvp,gvn,gwp,gwnをドライブユニットDUに出力する。ここで、高電位側の操作信号g*pと、対応する低電位側の操作信号g*nとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子S*pと、対応する低電位側のスイッチング素子S*nとは、交互にオン状態とされる。   The control device 14 uses the low voltage battery 16 as a power source, and operates the inverter IV and the converter CV to control the control amount (for example, torque) of the motor generator 10 as desired. Specifically, the control device 14 outputs the operation signals gcp and gcn to the drive unit DU to operate the switching elements Scp and Scn of the converter CV, and the switching elements Sup, Sun, Svp, Svn, Swp, and the inverter IV. In order to operate Swn, operation signals gup, gun, gvp, gvn, gwp, gwn are output to the drive unit DU. Here, the high-potential side operation signal g * p and the corresponding low-potential side operation signal g * n are complementary to each other. In other words, the high-potential side switching element S * p and the corresponding low-potential side switching element S * n are alternately turned on.

なお、高電圧バッテリ12を備える高電圧システムと低電圧バッテリ16を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース18を介して行われる。   Note that the high-voltage system including the high-voltage battery 12 and the low-voltage system including the low-voltage battery 16 are insulated from each other, and transmission and reception of signals between them is an interface 18 including an insulating element such as a photocoupler. Is done through.

続いて、図2を用いて、上記ドライブユニットDUの構成について説明する。   Next, the configuration of the drive unit DU will be described with reference to FIG.

図示されるように、ドライブユニットDUは、1チップ化された半導体集積回路であるドライブIC20を備えている。ドライブIC20は、端子電圧VH(例えば15V)を有する定電圧電源22を備え、定電圧電源22は、定電流回路24、PチャネルMOS電界効果トランジスタ(定電流用スイッチング素子26)及びドライブIC20の端子T1を介してスイッチング素子S*#の開閉制御端子(ゲート)に接続されている。なお、図2では、上記フリーホイールダイオードD*#の図示を省略している。   As shown in the figure, the drive unit DU includes a drive IC 20 that is a one-chip semiconductor integrated circuit. The drive IC 20 includes a constant voltage power source 22 having a terminal voltage VH (for example, 15 V). The constant voltage power source 22 is a constant current circuit 24, a P-channel MOS field effect transistor (constant current switching element 26), and a terminal of the drive IC 20. The switching element S * # is connected to the switching control terminal (gate) of the switching element S * # via T1. In FIG. 2, the free wheel diode D * # is not shown.

スイッチング素子S*#のゲートは、放電用抵抗体28、ドライブIC20の端子T2及びNチャネルMOS電界効果トランジスタ(放電用スイッチング素子30)を介してドライブIC20の端子T3に接続されている。そして、端子T3は、スイッチング素子S*#の出力端子(エミッタ)に接続されている。   The gate of the switching element S * # is connected to the terminal T3 of the drive IC 20 via the discharge resistor 28, the terminal T2 of the drive IC 20 and the N-channel MOS field effect transistor (discharge switching element 30). The terminal T3 is connected to the output terminal (emitter) of the switching element S * #.

スイッチング素子S*#のゲートは、また、ドライブIC20の端子T4、ツェナーダイオード34及びNチャネルMOS電界効果トランジスタ(クランプ用スイッチング素子36)を介して端子T3に接続されている。ここで、ツェナーダイオード34のブレークダウン電圧(以下、クランプ電圧Vclamp)は、例えば、スイッチング素子S*#の信頼性が短時間で過度に低下するような電流が流れない程度の電圧(例えば12V)にスイッチング素子S*#の開閉制御端子の印加電圧(ゲート電圧Vge)を制限する電圧に設定されている。本実施形態において、クランプ電圧Vclampは、スイッチング素子S*#のミラー電圧よりも高くてかつゲート電圧の上限値(定電圧電源22の端子電圧VH)よりも低い電圧に設定されている。   The gate of the switching element S * # is also connected to the terminal T3 via the terminal T4 of the drive IC 20, the Zener diode 34, and the N-channel MOS field effect transistor (clamping switching element 36). Here, the breakdown voltage of the zener diode 34 (hereinafter referred to as the clamp voltage Vclamp) is, for example, a voltage (for example, 12V) that does not flow a current that causes the reliability of the switching element S * # to decrease excessively in a short time. Is set to a voltage that limits the applied voltage (gate voltage Vge) of the switching control terminal of the switching element S * #. In the present embodiment, the clamp voltage Vclamp is set to a voltage that is higher than the mirror voltage of the switching element S * # and lower than the upper limit value of the gate voltage (terminal voltage VH of the constant voltage power supply 22).

スイッチング素子S*#のゲートは、さらに、ソフト遮断用抵抗体38、ドライブIC20の端子T5及びNチャネルMOS電界効果トランジスタ(ソフト遮断用スイッチング素子40)を介して端子T3に接続されている。   The gate of the switching element S * # is further connected to the terminal T3 via the soft cutoff resistor 38, the terminal T5 of the drive IC 20 and the N-channel MOS field effect transistor (soft cutoff switching element 40).

スイッチング素子S*#は、その入力端子(コレクタ)及びエミッタ間に流れる電流(以下、コレクタ電流Ice)と相関を有する微少電流(例えば、コレクタ電流Iceの「1/10000」)を出力するセンス端子Stを備えている。センス端子Stは、抵抗体(センス抵抗42)を介してエミッタに接続されている。これにより、センス端子Stから出力される微少電流によってセンス抵抗42に電圧降下が生じるため、センス抵抗42のうちセンス端子St側の電位(以下、センス電圧Vse)を、コレクタ電流Iceと相関を有する電気的な状態量とすることができる。   The switching element S * # is a sense terminal that outputs a minute current (for example, “1/10000” of the collector current Ice) having a correlation with a current flowing between the input terminal (collector) and the emitter (hereinafter referred to as a collector current Ice). St is provided. The sense terminal St is connected to the emitter via a resistor (sense resistor 42). As a result, a voltage drop occurs in the sense resistor 42 due to a small current output from the sense terminal St. Therefore, the potential on the sense terminal St side of the sense resistor 42 (hereinafter, the sense voltage Vse) has a correlation with the collector current Ice. It can be an electrical state quantity.

ちなみに、本実施形態では、センス抵抗42の両端のうちセンス端子St側の電位がエミッタの電位よりも高い場合のセンス電圧Vseを正と定義する。また、エミッタの電位を「0」とする。   Incidentally, in the present embodiment, the sense voltage Vse when the potential on the sense terminal St side of both ends of the sense resistor 42 is higher than the potential of the emitter is defined as positive. The emitter potential is set to “0”.

センス抵抗42の両端のうちセンス端子St側は、ドライブIC20の端子T6を介してコンパレータ44の非反転入力端子に接続されている。コンパレータ44の反転入力端子は、電源46に接続されている。ここで、電源46の端子電圧(以下、閾値電圧Vth)は、スイッチング素子S*#の信頼性を維持可能な観点から定められ、具体的には例えば、スイッチング素子S*#の信頼性を維持可能なコレクタ電流Iceの上限値がスイッチング素子S*#に流れる場合におけるセンス電圧Vseに設定されている。なお、コンパレータ44の出力信号は、ドライブIC20が備える駆動制御部48に入力される。   The sense terminal St side of both ends of the sense resistor 42 is connected to the non-inverting input terminal of the comparator 44 via the terminal T6 of the drive IC 20. The inverting input terminal of the comparator 44 is connected to the power source 46. Here, the terminal voltage (hereinafter referred to as threshold voltage Vth) of the power supply 46 is determined from the viewpoint of maintaining the reliability of the switching element S * #. Specifically, for example, the reliability of the switching element S * # is maintained. The upper limit value of the possible collector current Ice is set to the sense voltage Vse when it flows through the switching element S * #. The output signal of the comparator 44 is input to the drive control unit 48 provided in the drive IC 20.

また、上記端子T6は、微分回路50の入力側に接続されている。微分回路50は、センス電圧Vseの変化速度(以下、電圧変化速度Sse)を出力する機能を有している。微分回路50の出力信号は、駆動制御部48に入力される。   The terminal T6 is connected to the input side of the differentiation circuit 50. The differentiating circuit 50 has a function of outputting a change speed of the sense voltage Vse (hereinafter, voltage change speed Sse). The output signal of the differentiation circuit 50 is input to the drive control unit 48.

上記定電流用スイッチング素子26及び放電用スイッチング素子30は、上記駆動制御部48によって操作される。駆動制御部48は、ドライブIC20の端子T7を介して入力される上記操作信号g*#に基づき、定電流用スイッチング素子26と放電用スイッチング素子30とを交互にオンオフ操作することでスイッチング素子S*#を駆動する。詳しくは、操作信号g*#がオン操作指令となることで、放電用スイッチング素子30をオフ操作し、また、定電流用スイッチング素子26をオン操作する。一方、操作信号g*#がオフ操作指令となることで、定電流用スイッチング素子26をオフ操作し、また、放電用スイッチング素子30をオン操作する。   The constant current switching element 26 and the discharge switching element 30 are operated by the drive control unit 48. The drive control unit 48 alternately turns on / off the constant current switching element 26 and the discharge switching element 30 based on the operation signal g * # input via the terminal T7 of the drive IC 20 to thereby switch the switching element S. * Drive #. Specifically, when the operation signal g * # is an on operation command, the discharge switching element 30 is turned off, and the constant current switching element 26 is turned on. On the other hand, when the operation signal g * # is an off operation command, the constant current switching element 26 is turned off, and the discharge switching element 30 is turned on.

なお、本実施形態では、上記定電流回路24を備えるため、定電流用スイッチング素子26がオン操作される期間においてゲートの充電電流を一定値とすることができる。すなわち、スイッチング素子S*#のゲート充電処理を定電流制御にて行うことができる。   In the present embodiment, since the constant current circuit 24 is provided, the charging current of the gate can be set to a constant value during the period in which the constant current switching element 26 is turned on. That is, the gate charging process of the switching element S * # can be performed by constant current control.

続いて、駆動制御部48によって実行される過電流保護処理について説明する。   Next, the overcurrent protection process executed by the drive control unit 48 will be described.

この処理は、コンパレータ44の出力信号の論理が「H」になったと判断された場合にクランプ用スイッチング素子36をオン操作し、また、コンパレータ44の出力信号の論理が「H」となる状態が所定時間継続されたと判断された場合に定電流用スイッチング素子26及び放電用スイッチング素子30をオフ操作してかつソフト遮断用スイッチング素子40をオン操作する処理である。以下、図3を用いて、過電流保護処理について説明する。   In this process, when it is determined that the logic of the output signal of the comparator 44 is “H”, the clamp switching element 36 is turned on, and the logic of the output signal of the comparator 44 is “H”. This is a process of turning off the constant current switching element 26 and the discharging switching element 30 and turning on the soft cutoff switching element 40 when it is determined that the predetermined time has been continued. Hereinafter, the overcurrent protection process will be described with reference to FIG.

図3は、上下アーム短絡が生じる場合における過電流保護処理の一例を示す図である。詳しくは、図3(a)は、スイッチング素子S*#のゲート電圧Vge、センス電圧Vse、コレクタ・エミッタ間電圧Vce、コレクタ電流Ice及びスイッチング素子S*#における損失(コレクタ・エミッタ間電圧Vce及びコレクタ電流Iceの乗算値)の推移を示す。また、図3(b)は、定電流用スイッチング素子26の操作状態の推移を示し、図3(c)は、放電用スイッチング素子30の操作状態の推移を示し、図3(d)は、クランプ用スイッチング素子36の操作状態の推移を示し、図3(e)は、ソフト遮断用スイッチング素子40の操作状態の推移を示す。   FIG. 3 is a diagram illustrating an example of the overcurrent protection process when the upper and lower arms are short-circuited. Specifically, FIG. 3A shows a gate voltage Vge, a sense voltage Vse, a collector-emitter voltage Vce, a collector current Ice, and a loss in the switching element S * # (collector-emitter voltage Vce and The transition of the collector current Ice is shown. FIG. 3B shows the transition of the operating state of the constant current switching element 26, FIG. 3C shows the transition of the operating state of the discharging switching element 30, and FIG. FIG. 3E shows the transition of the operating state of the soft shut-off switching element 40. FIG.

なお、上下アーム短絡とは、高電位側のスイッチング素子S*p及び低電位側のスイッチング素子S*nの双方がオン状態とされることでスイッチング素子S*#の過電流(短絡電流)の流通経路が形成されることである。この上下アーム短絡は、例えば、高電位側のスイッチング素子S*p及び低電位側のスイッチング素子S*nのうち一方にショート故障が生じる状況下、他方がオン状態に切り替えられることで生じる。   Note that the upper and lower arm short circuit is an overcurrent (short circuit current) of the switching element S * # when both the high potential side switching element S * p and the low potential side switching element S * n are turned on. A distribution channel is formed. This short circuit between the upper and lower arms occurs, for example, when one of the high-potential side switching element S * p and the low-potential side switching element S * n is short-circuited and the other is switched to the ON state.

図示されるように、時刻t1において放電用スイッチング素子30がオフ操作に切り替えられ、また、定電流用スイッチング素子26がオン操作に切り替えられることで、ゲート電圧Vgeが上昇し始める。これにより、コレクタ電流Iceが流れ始め、センス電圧Vseも上昇し始める。   As shown in the figure, at time t1, the discharge switching element 30 is switched to the off operation, and the constant current switching element 26 is switched to the on operation, whereby the gate voltage Vge starts to rise. As a result, the collector current Ice begins to flow, and the sense voltage Vse also begins to rise.

その後、センス電圧Vseが閾値電圧Vthを超えてコンパレータ44の出力信号の論理が「H」になると判断される時刻t2において、クランプ用スイッチング素子36がオン操作される。これにより、ゲート電圧Vgeは、その後クランプ電圧Vclampで制限されることとなる。なお、時刻t2の直後においてセンス電圧Vseが閾値電圧Vthよりも高くなるのは、クランプ用スイッチング素子36のオン操作が開始されてからこの素子が実際にオン状態となるまでにある程度の時間を要するためである。   Thereafter, at time t2 when it is determined that the sense voltage Vse exceeds the threshold voltage Vth and the logic of the output signal of the comparator 44 becomes “H”, the clamp switching element 36 is turned on. As a result, the gate voltage Vge is then limited by the clamp voltage Vclamp. The reason why the sense voltage Vse becomes higher than the threshold voltage Vth immediately after the time t2 is that it takes a certain time from when the on operation of the clamp switching element 36 is started until this element is actually turned on. Because.

その後、コンパレータ44の出力信号の論理が「H」となる状態が時刻t2から所定時間Tcut継続される。このため、時刻t3において、定電流用スイッチング素子26がオフ操作されてかつソフト遮断用スイッチング素子40がオン操作される。これにより、スイッチング素子S*#が強制的にオフ状態とされる。   Thereafter, the state in which the logic of the output signal of the comparator 44 is “H” is continued for a predetermined time Tcut from time t2. Therefore, at time t3, the constant current switching element 26 is turned off, and the soft cutoff switching element 40 is turned on. Thereby, switching element S * # is forcibly turned off.

ここで、先の図2に示したソフト遮断用抵抗体38は、ゲート電荷の放電経路の抵抗値を高抵抗とするためのものであり、ソフト遮断用抵抗体38の抵抗値Raは、放電用抵抗体28の抵抗値Rbよりも高く設定されている。これは、コレクタ電流Iceが過大である状況下にあっては、スイッチング素子S*#をオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージ電圧が過大となるおそれがあることに鑑みたものである。   Here, the soft blocking resistor 38 shown in FIG. 2 is for increasing the resistance value of the discharge path of the gate charge, and the resistance value Ra of the soft blocking resistor 38 is the discharge value. The resistance value Rb of the working resistor 28 is set higher. This is because, under a situation where the collector current Ice is excessive, if the speed at which the switching element S * # is switched from the on state to the off state, in other words, the cutoff speed between the collector and the emitter is increased, the surge voltage is increased. This is in view of the possibility of being excessive.

ちなみに、ソフト遮断用スイッチング素子40がオン操作された場合、駆動制御部48は、フェール信号FLを出力する処理と、定電流用スイッチング素子26及び放電用スイッチング素子30の駆動を禁止する処理とを併せて行う。上記フェール信号FLは、先の図2に示すように、ドライブIC20の端子T8を介して低電圧システム(制御装置14)に出力される。このフェール信号FLによって、先の図1に示すフェール処理部18aでは、インバータIVやコンバータCVのシャットダウンが行われ、また、制御装置14では、例えば、走行動力源をエンジンのみとした車両の退避走行処理が行われる。ここで、フェール処理部18aの構成は、例えば、特開2009−60358号公報の図3に記載のものとすればよい。   Incidentally, when the soft cutoff switching element 40 is turned on, the drive control unit 48 performs a process of outputting the fail signal FL and a process of prohibiting the driving of the constant current switching element 26 and the discharge switching element 30. Perform together. The fail signal FL is output to the low voltage system (control device 14) via the terminal T8 of the drive IC 20, as shown in FIG. By the fail signal FL, the fail processing unit 18a shown in FIG. 1 shuts down the inverter IV and the converter CV. In addition, the control device 14 evacuates the vehicle using only the engine as the driving power source, for example. Processing is performed. Here, the configuration of the fail processing unit 18a may be, for example, that shown in FIG. 3 of Japanese Patent Application Laid-Open No. 2009-60358.

ところで、本発明者らは、相間短絡が生じてかつ、スイッチング素子S*#がオフ状態とされている場合のコレクタ・エミッタ間電圧Vceが低い状況下において、スイッチング素子S*#に過電流が流れているにもかかわらず、上記過電流保護処理によってスイッチング素子S*#を速やかにオフ状態に切り替えることができなくなる問題に直面した。以下、まず相間短絡について説明した後、上記問題について説明する。   By the way, the present inventors have found that an overcurrent is generated in the switching element S * # in a situation where the collector-emitter voltage Vce is low when a short circuit between the phases occurs and the switching element S * # is turned off. In spite of the current flow, the overcurrent protection process faced a problem that the switching element S * # could not be quickly switched to the OFF state. Hereinafter, the interphase short circuit will be described first, and then the above problem will be described.

まず、相間短絡について説明する。   First, the interphase short circuit will be described.

相間短絡とは、例えば、インバータIV及びモータジェネレータ10を接続する3相の電気経路(例えば、バスバやモータケーブル)のうち2つが短絡したり、インバータIVに設けられてかつ3相の電気経路が接続される出力端子台のうち2つが短絡したり、モータジェネレータ10内の3相の電気経路のうち2つが短絡したりする状況下、短絡した相のうち一方に対応する高電位側のスイッチング素子と、他方に対応する低電位側のスイッチング素子とがオン状態とされることで過電流の流通経路が形成されることである。   The phase-to-phase short circuit is, for example, a short circuit of two of the three-phase electrical paths (for example, a bus bar or a motor cable) connecting the inverter IV and the motor generator 10, or a three-phase electrical path provided in the inverter IV. In a situation where two of the connected output terminal blocks are short-circuited or two of the three-phase electrical paths in the motor generator 10 are short-circuited, a switching element on the high potential side corresponding to one of the short-circuited phases In addition, an overcurrent flow path is formed by turning on the low-potential side switching element corresponding to the other.

図4に、先の図1に示したシステムの全体構成のうち、インバータIVのV,W相アーム部とモータジェネレータ10とを示す。   FIG. 4 shows the V and W phase arms of inverter IV and motor generator 10 in the overall configuration of the system shown in FIG.

図示される例では、V,W相の上記電気経路同士が短絡する状況下、V相の高電位側のスイッチング素子Svpと、W相の低電位側のスイッチング素子Swnとがオン状態とされることで過電流の流通経路が形成される相間短絡を示している。   In the illustrated example, the V-phase high-potential side switching element Svp and the W-phase low-potential side switching element Swn are turned on in a situation where the electrical paths of the V and W phases are short-circuited. This indicates a short circuit between phases in which an overcurrent flow path is formed.

続いて、図5を用いて、上記問題について説明する。詳しくは、図5は、インバータIVの入力電圧VLが先の図3の場合よりも低くてかつ、相間短絡が生じる場合のインバータIVのスイッチング素子S¥#(¥=u,v,w)についての過電流保護処理の一例である。なお、図5(a)〜図5(e)は、先の図3(a)〜図3(e)に対応している。また、図5には、先の図3と対応した横軸スケールHS1(時間スケール)及び縦軸スケールVS1(電圧等のスケール)を併せて示している。   Next, the above problem will be described with reference to FIG. Specifically, FIG. 5 shows the switching element S ¥ # (¥ = u, v, w) of the inverter IV when the input voltage VL of the inverter IV is lower than that of FIG. 3 and a short circuit between the phases occurs. This is an example of the overcurrent protection process. 5A to 5E correspond to the previous FIG. 3A to FIG. 3E. FIG. 5 also shows a horizontal scale HS1 (time scale) and a vertical scale VS1 (scale such as voltage) corresponding to FIG.

図示される例において、図5(a)の破線は、コレクタ電流Iceに応じたセンス電圧Vseの当初の想定値Vdlを示す。この当初の想定値Vdlの上昇速度は、先の図3(a)に示した上下アーム短絡が生じる場合のセンス電圧Vseの上昇速度よりも低い。これは、相間短絡が生じる場合の過電流の流通経路が、上下アーム短絡が生じる場合の過電流の流通経路よりも長いこと等に起因して、相間短絡が生じる場合の過電流の流通経路のインダクタンスが、上下アーム短絡の生じる場合の過電流の流通経路のインダクタンスよりも大きいことに起因する。   In the illustrated example, the broken line in FIG. 5A indicates the initial assumed value Vdl of the sense voltage Vse according to the collector current Ice. The rising speed of the initial assumed value Vdl is lower than the rising speed of the sense voltage Vse when the upper and lower arm short circuit shown in FIG. This is because the overcurrent distribution path in the case where the short circuit between the phases occurs due to the fact that the distribution path of the overcurrent when the short circuit between the phases occurs is longer than the distribution path of the overcurrent when the short circuit between the upper and lower arms occurs. This is because the inductance is larger than the inductance of the overcurrent flow path when the upper and lower arms are short-circuited.

また、相間短絡が生じると、上下アーム短絡が生じる場合と比較して、スイッチング素子S¥#がオン状態とされている場合のコレクタ・エミッタ間電圧Vceが低くなる。これは、相間短絡が生じる場合の過電流の流通経路の抵抗値のうち、高電位側のスイッチング素子のエミッタから低電位側のスイッチング素子のコレクタまでの経路(例えば、上記バスバ)の抵抗値が占める割合が上下アーム短絡の場合よりも高くなり、上記経路における電圧降下量が大きくなることによる。なお、上記割合が高くなる要因としては、主に、相間短絡が生じる場合の過電流の流通経路が、上下アーム短絡が生じる場合の過電流の流通経路よりも長いことによる。   Further, when a short circuit between the phases occurs, the collector-emitter voltage Vce when the switching element S ¥ # is in the on state is lower than when the upper and lower arms are short circuited. This is because the resistance value of the path (for example, the bus bar) from the emitter of the switching element on the high potential side to the collector of the switching element on the low potential side among the resistance values of the overcurrent distribution path when the short circuit between the phases occurs. This is due to the fact that the occupying ratio is higher than in the case of the upper and lower arm short circuit, and the amount of voltage drop in the path is increased. The reason why the ratio increases is mainly that the overcurrent distribution path when the short circuit between the phases occurs is longer than the overcurrent distribution path when the upper and lower arm short circuits occur.

スイッチング素子S¥#がオン状態とされている場合のコレクタ・エミッタ間電圧Vceが低くなると、スイッチング素子S¥#がオフ状態からオン状態に移行される過渡状態とされる状況下における実際のセンス電圧Vseが、コレクタ電流Iceに応じた当初の想定値Vdlよりも低くなる(図5(a)の時刻t2〜t4のセンス電圧Vse参照)。すなわち、スイッチング素子S¥#がオン操作される期間において、センス電圧Vseがコレクタ電流Iceの上昇に応じて基本的には上昇するものの、センス電圧Vseが当初の想定値Vdlよりも低くなる。   When the collector-emitter voltage Vce when the switching element S ¥ # is in the on state is low, the actual sense under the situation where the switching element S ¥ # is in the transient state that is shifted from the off state to the on state The voltage Vse becomes lower than the initial assumed value Vdl corresponding to the collector current Ice (see the sense voltage Vse at times t2 to t4 in FIG. 5A). That is, while the switching element S ¥ # is turned on, the sense voltage Vse basically increases as the collector current Ice increases, but the sense voltage Vse becomes lower than the initial assumed value Vdl.

特に、インバータIVの入力電圧が低いほど、スイッチング素子S¥#がオン状態とされている場合のコレクタ・エミッタ間電圧Vceが低くなり、センス電圧Vseが当初の想定値Vdlよりも低くなる度合いが大きい。ここで、インバータIVの入力電圧が低くなる状況は、例えば、特定の車種に対応して設計されたモータジェネレータ10の制御システムを他の車種に流用することで生じ得る。これは、車種に応じてインバータIVの動作電圧範囲が相違し得るためである。   In particular, the lower the input voltage of the inverter IV, the lower the collector-emitter voltage Vce when the switching element S ¥ # is in the on state, and the degree to which the sense voltage Vse is lower than the initial assumed value Vdl. large. Here, the situation where the input voltage of the inverter IV becomes low can occur, for example, by diverting the control system of the motor generator 10 designed for a specific vehicle type to another vehicle type. This is because the operating voltage range of the inverter IV can be different depending on the vehicle type.

上述した理由によってセンス電圧Vseが当初の想定値Vdlよりも低くなると、過電流保護処理によってスイッチング素子S¥#を速やかにオフ状態に切り替えることができなくなるといった問題が生じる。すなわち、相間短絡が生じる場合においてセンス電圧Vseが閾値電圧Vthを超えてからソフト遮断用スイッチング素子40がオン操作されるまでの時間TL(時刻t2〜t5)は、上下アーム短絡が生じる場合においてセンス電圧Vseが閾値電圧Vthを超えてからソフト遮断用スイッチング素子40がオン操作されるまでの時間TH(先の図3の時刻t2〜t3)よりも長くなる。これにより、スイッチング素子S¥#に過電流が流れる時間が長くなり、スイッチング素子S¥#の信頼性が低下するおそれがある。   When the sense voltage Vse becomes lower than the initial assumed value Vdl for the reason described above, there arises a problem that the switching element S ¥ # cannot be quickly switched to the OFF state by the overcurrent protection process. That is, the time TL (time t2 to t5) from when the sense voltage Vse exceeds the threshold voltage Vth to when the soft cutoff switching element 40 is turned on when the phase short-circuit occurs is the time when the upper and lower arms are short-circuited. It becomes longer than the time TH (time t2 to t3 in FIG. 3) from when the voltage Vse exceeds the threshold voltage Vth until the soft cutoff switching element 40 is turned on. As a result, the time during which an overcurrent flows through the switching element S ¥ # becomes longer, and the reliability of the switching element S ¥ # may be reduced.

なお、上述した問題は、コンバータCVの備えるスイッチング素子Scp,Scnについても生じ得る。   Note that the above-described problem can also occur in the switching elements Scp and Scn included in the converter CV.

ここで、本発明者らは、相間短絡が生じてかつ、センス電圧Vseが上記当初の想定値Vdlよりも小さくなる現象が生じる状況下において、コレクタ電流Iceの上昇に伴ってセンス電圧Vseが基本的には上昇しつつも、図5の時刻t2近傍に示すように、センス電圧Vseがその上昇途中で一時的に低下することに着目した。そして、センス電圧Vseが一時的に低下する状況下におけるセンス電圧Vseの低下速度と、相間短絡が生じていることとを関係付けることが可能であることを見出した。以下、このことについて、図6及び図7を用いて説明する。ここで、図6(a)は、先の図3(a)に対応し、図6(b)は、先の図5(a)に対応している。   Here, the present inventors basically use the sense voltage Vse as the collector current Ice increases in a situation where a short circuit between the phases occurs and a phenomenon occurs in which the sense voltage Vse becomes smaller than the initial assumed value Vdl. In particular, while focusing on the increase, as shown in the vicinity of time t2 in FIG. 5, it was noted that the sense voltage Vse temporarily decreased during the increase. Then, it has been found that it is possible to relate the decrease rate of the sense voltage Vse under the situation where the sense voltage Vse is temporarily decreased and the occurrence of a short circuit between the phases. Hereinafter, this will be described with reference to FIGS. Here, FIG. 6 (a) corresponds to FIG. 3 (a), and FIG. 6 (b) corresponds to FIG. 5 (a).

図6に示すように、相間短絡が生じる場合のセンス電圧Vseの低下速度ΔVb1(例えば、0.5V/μsec)は、上下アーム短絡が生じる場合のセンス電圧Vseの低下速度ΔVa1(例えば、5V/μsec)よりも十分に低い。   As shown in FIG. 6, the decrease rate ΔVb1 (for example, 0.5 V / μsec) of the sense voltage Vse when the short circuit between the phases occurs is the decrease rate ΔVa1 (for example, 5 V / μs) of the sense voltage Vse when the upper and lower arm short circuit occurs. sufficiently lower than μsec).

また、過電流の流通経路が形成されない場合においてスイッチング素子S*#がオン操作される状況下のセンス電圧Vseの低下速度ΔVn1は、上下アーム短絡が生じる場合のセンス電圧Vseの低下速度ΔVa1よりも十分に高い。このことについて、図7を用いて説明する。詳しくは、図7(a)〜図7(c)は、先の図3(a)〜図3(c)に対応しており、図7(a)の「Varm」は、インバータIVの入力電圧の推移である。また、図7(a)の横軸スケールHS2(例えば80nsec)は、先の図3(a)の横軸スケールHS1(例えば1μsec)と比較して十分小さく、図7(a)のコレクタ電流Iceについての縦軸スケールVS2(例えば100A)は、先の図3(a)のコレクタ電流Iceについての縦軸スケールVS1(例えば500A)と比較して小さい。   In addition, when the switching element S * # is turned on when the overcurrent flow path is not formed, the decrease rate ΔVn1 of the sense voltage Vse is higher than the decrease rate ΔVa1 of the sense voltage Vse when the upper and lower arms are short-circuited. High enough. This will be described with reference to FIG. Specifically, FIG. 7A to FIG. 7C correspond to FIG. 3A to FIG. 3C, and “Varm” in FIG. 7A represents the input of the inverter IV. It is the transition of voltage. Further, the horizontal axis scale HS2 (for example, 80 nsec) in FIG. 7A is sufficiently smaller than the horizontal axis scale HS1 (for example, 1 μsec) in FIG. 3A, and the collector current Ice in FIG. The vertical axis scale VS2 (for example, 100 A) for is smaller than the vertical axis scale VS1 (for example, 500 A) for the collector current Ice in FIG.

コレクタ電流Iceとセンス電圧Vseとが相関を有すること、及び図7(a)の横軸スケールHS2が先の図3(a)の横軸スケールHS1と比較して十分小さいことから、図7(a)に示すスイッチング素子S*#がオン操作される状況下のセンス電圧Vseの低下速度ΔVn1は、上下アーム短絡が生じる場合のセンス電圧Vseの低下速度ΔVa1よりも十分に高い。   Since the collector current Ice and the sense voltage Vse have a correlation, and the horizontal axis HS2 in FIG. 7A is sufficiently smaller than the horizontal axis HS1 in FIG. 3A, FIG. The decrease rate ΔVn1 of the sense voltage Vse when the switching element S * # shown in a) is turned on is sufficiently higher than the decrease rate ΔVa1 of the sense voltage Vse when the upper and lower arms are short-circuited.

以上説明したように、相間短絡が生じる場合、上下アーム短絡が生じる場合、及び過電流の流通経路が形成されない場合のそれぞれにおけるセンス電圧Vseの低下速度が上記関係にあることに鑑みれば、センス電圧Vseの低下速度は、スイッチング素子S*#に過電流が流れるか否かを判断するためのパラメータとなる。そこで、本実施形態では、センス電圧Vseの低下速度を用いた相間短絡検出処理を行う。   As described above, in view of the fact that the decrease rate of the sense voltage Vse in the case where the short circuit between the phases occurs, the case where the upper and lower arms are short circuited, and the case where the overcurrent distribution path is not formed is in the above relationship, the sense voltage The rate of decrease in Vse is a parameter for determining whether or not an overcurrent flows through the switching element S * #. Therefore, in the present embodiment, the inter-phase short-circuit detection process using the decrease rate of the sense voltage Vse is performed.

図8に、上記相間短絡検出処理の手順を示す。なお、本実施形態にかかる駆動制御部48は、ハードウェアであるため、図8に示す処理は、実際にはロジック回路によって実行される。   FIG. 8 shows the procedure of the interphase short-circuit detection process. Since the drive control unit 48 according to the present embodiment is hardware, the processing shown in FIG. 8 is actually executed by a logic circuit.

この一連の処理では、まずステップS10において、操作信号g*#がオン操作指令であるとの条件、及び電圧変化速度Sseが負であるとの条件の論理積が真であるか否かを判断する。   In this series of processing, first, in step S10, it is determined whether or not the logical product of the condition that the operation signal g * # is an ON operation command and the condition that the voltage change rate Sse is negative is true. To do.

ステップS10において肯定判断された場合には、ステップS12に進み、電圧変化速度Sseが規定電圧Vα(<0)を上回るか否かを判断する。この処理は、相間短絡が生じているか否かを判断するための処理である。ここで、上記規定電圧Vαは、上下アーム短絡と相間短絡とを判別可能な値に設定され、本実施形態では、上下アーム短絡が生じてかつスイッチング素子S*#がオン操作される状況下における電圧変化速度Sse(<0)の最大値に設定されている。すなわち、本ステップにおいて肯定判断される状況は、スイッチング素子S*#がオン操作される状況下におけるセンス電圧Vseの低下速度(>0)の最大値が規定電圧Vαの絶対値|Vα|を下回る状況である。   When an affirmative determination is made in step S10, the process proceeds to step S12, and it is determined whether or not the voltage change rate Sse exceeds the specified voltage Vα (<0). This process is a process for determining whether or not a short circuit between phases has occurred. Here, the specified voltage Vα is set to a value capable of discriminating between the upper and lower arm short circuit and the inter-phase short circuit. In this embodiment, the upper and lower arm short circuit occurs and the switching element S * # is turned on. The maximum value of the voltage change rate Sse (<0) is set. That is, the situation in which an affirmative determination is made in this step is that the maximum value of the decrease rate (> 0) of the sense voltage Vse under the situation where the switching element S * # is turned on is less than the absolute value | Vα | Is the situation.

なお、相間短絡が生じているか否かの判断精度を高めるべく、本ステップの処理を、電圧変化速度Sseが規定電圧Vαを上回る状態が規定時間継続されるか否かを判断する処理としてもよい。   In addition, in order to improve the determination accuracy of whether or not an inter-phase short-circuit has occurred, the process of this step may be a process of determining whether or not the state where the voltage change rate Sse exceeds the specified voltage Vα is continued for a specified time. .

ステップS12において肯定判断された場合には、相間短絡が生じていると判断し、ステップS14に進む。ステップS14では、ソフト遮断用スイッチング素子40をオン操作してかつ、定電流用スイッチング素子26及び放電用スイッチング素子30の双方をオフ操作する。これにより、スイッチング素子S*#がオフ状態に切り替えられ、スイッチング素子S*#の駆動が禁止される。なお、本ステップの処理と併せて、フェール信号FLを出力する処理を併せて行ってもよい。   If an affirmative determination is made in step S12, it is determined that a short circuit between phases has occurred, and the process proceeds to step S14. In step S14, the soft cutoff switching element 40 is turned on, and both the constant current switching element 26 and the discharge switching element 30 are turned off. Thereby, switching element S * # is switched to an OFF state, and driving of switching element S * # is prohibited. In addition to the process of this step, the process of outputting the fail signal FL may be performed together.

なお、上記ステップS10、S12において否定判断された場合や、ステップS14の処理が完了した場合には、この一連の処理を一旦終了する。   If a negative determination is made in steps S10 and S12 described above, or if the process in step S14 is completed, the series of processes is temporarily terminated.

以上説明したように、本実施形態では、スイッチング素子S*#がオン操作される状況下、電圧変化速度Sseが規定電圧Vαを上回ると判断された場合、ソフト遮断用スイッチング素子40をオン操作してかつ、定電流用スイッチング素子26及び放電用スイッチング素子30の双方をオフ操作した。こうした構成によれば、上下アーム短絡が生じる場合に上記過電流保護処理によってスイッチング素子S*#を保護し、相間短絡が生じる場合に相間短絡検出処理によってスイッチング素子S*#を保護することができる。これにより、相間短絡が生じる状況下であっても、スイッチング素子S*#の駆動を速やかに禁止することができ、ひいてはスイッチング素子S*#の信頼性の低下を回避することができる。   As described above, in the present embodiment, when it is determined that the voltage change rate Sse exceeds the specified voltage Vα in a state where the switching element S * # is turned on, the soft cutoff switching element 40 is turned on. Both the constant current switching element 26 and the discharge switching element 30 were turned off. According to such a configuration, when the upper and lower arms are short-circuited, the switching element S * # can be protected by the overcurrent protection process, and when the inter-phase short circuit occurs, the switching element S * # can be protected by the inter-phase short circuit detection process. . As a result, even under a situation where a short circuit between the phases occurs, the driving of the switching element S * # can be promptly prohibited, and as a result, a decrease in the reliability of the switching element S * # can be avoided.

(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

本実施形態では、相間短絡検出処理の処理手法を変更する。詳しくは、この処理で用いるパラメータとして、センス電圧Vseの低下速度に代えて、スイッチング素子S*#がオン操作される状況下におけるセンス電圧Vseの上昇速度を用いる。ここで、センス電圧Vseの上昇速度を用いることができるのは、先の図6に示すように、相間短絡が生じる場合のセンス電圧Vseの上昇速度ΔVb2(例えば、0.625V/μsec)が、上下アーム短絡が生じる場合のセンス電圧Vseの上昇速度ΔVa2(例えば、4V/μsec)よりも十分に低いことに鑑みたものである。また、先の図7に示すように、過電流の流通経路が形成されない場合においてスイッチング素子S*#がオン操作される状況下のセンス電圧Vseの上昇速度ΔVn2が、上下アーム短絡が生じる場合のセンス電圧Vseの上昇速度ΔVa2よりも十分に高いことに鑑みたものである。   In the present embodiment, the processing method of the interphase short-circuit detection process is changed. Specifically, as the parameter used in this process, the rising speed of the sense voltage Vse under the condition where the switching element S * # is turned on is used instead of the decreasing speed of the sense voltage Vse. Here, the rising speed of the sense voltage Vse can be used because, as shown in FIG. 6, the rising speed ΔVb2 (for example, 0.625 V / μsec) of the sense voltage Vse when a short-circuit between phases occurs. This is in view of the fact that it is sufficiently lower than the rate of increase ΔVa2 (eg, 4 V / μsec) of the sense voltage Vse when the upper and lower arms are shorted. Further, as shown in FIG. 7, when the overcurrent flow path is not formed, the rising speed ΔVn2 of the sense voltage Vse under the condition where the switching element S * # is turned on is the case where the upper and lower arms are short-circuited. This is in view of the fact that it is sufficiently higher than the rising speed ΔVa2 of the sense voltage Vse.

図9に、駆動制御部48によって実行される相間短絡検出処理の手順を示す。なお、図9において、先の図8と同一の処理については、便宜上、同一のステップ番号を付してある。   FIG. 9 shows the procedure of the interphase short-circuit detection process executed by the drive control unit 48. In FIG. 9, the same processing as in FIG. 8 is given the same step number for convenience.

この一連の処理では、まずステップS10aにおいて、操作信号g*#がオン操作指令であるとの条件、及び電圧変化速度Sseが正であるとの条件の論理積が真であるか否かを判断する。   In this series of processing, first, in step S10a, it is determined whether or not the logical product of the condition that the operation signal g * # is an ON operation command and the condition that the voltage change rate Sse is positive is true. To do.

ステップS10において肯定判断された場合には、ステップS12aに進み、電圧変化速度Sseが第2の規定電圧(>0)を下回るか否かを判断する。ここで、第2の規定電圧Vβは、上下アーム短絡と相間短絡とを判別可能な値に設定され、本実施形態では、上下アーム短絡が生じてかつスイッチング素子S*#がオン操作される状況下における電圧変化速度Sse(>0)の最小値に設定されている。すなわち、本ステップにおいて肯定判断される状況は、スイッチング素子S*#がオン操作される状況下におけるセンス電圧Vseの上昇速度(>0)の最大値が第2の規定電圧Vβを下回る状況である。   When an affirmative determination is made in step S10, the process proceeds to step S12a to determine whether or not the voltage change rate Sse is lower than the second specified voltage (> 0). Here, the second specified voltage Vβ is set to a value capable of discriminating between the upper and lower arm short circuit and the phase short circuit, and in this embodiment, the upper and lower arm short circuit occurs and the switching element S * # is turned on. The minimum voltage change speed Sse (> 0) below is set. That is, the situation in which an affirmative determination is made in this step is a situation in which the maximum value of the increase rate (> 0) of the sense voltage Vse is less than the second specified voltage Vβ under the condition where the switching element S * # is turned on. .

なお、相間短絡が生じているか否かの判断精度を高めるべく、先の図8のステップS12の処理と同様に、本ステップの処理を、電圧変化速度Sseが第2の規定電圧Vβを下回る状態が規定時間継続されるか否かを判断する処理としてもよい。   In addition, in order to improve the determination accuracy of whether or not an inter-phase short-circuit has occurred, the voltage change speed Sse is lower than the second specified voltage Vβ in the same manner as the process in step S12 of FIG. It may be a process for determining whether or not is continued for a specified time.

ステップS12aにおいて肯定判断された場合には、ステップS14に進む。   If a positive determination is made in step S12a, the process proceeds to step S14.

なお、上記ステップS10a、S12aにおいて否定判断された場合や、ステップS14の処理が完了した場合には、この一連の処理を一旦終了する。   When a negative determination is made in steps S10a and S12a described above, or when the process of step S14 is completed, this series of processes is temporarily terminated.

このように、本実施形態にかかる相間短絡検出処理によっても、上記第1の実施形態で得られた効果と同様の効果を得ることができる。   Thus, the effect similar to the effect acquired by the said 1st Embodiment can be acquired also by the interphase short circuit detection process concerning this embodiment.

(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.

・第1の制限手段及び第2の制限手段としては、スイッチング素子S*#をオフ状態に切り替えてスイッチング素子S*#の駆動を禁止し、コレクタ電流Iceの流通を阻止するものに限らない。例えば、スイッチング素子S*#のミラー電圧よりも高くてかつクランプ電圧Vclampよりも低い電圧までゲート電圧Vgeを低下させるなどして、コレクタ電流Iceの流通を許容しつつもコレクタ電流Iceを低下させるものであってもよい。   The first limiting unit and the second limiting unit are not limited to those that switch the switching element S * # to the off state and prohibit the driving of the switching element S * # and prevent the collector current Ice from flowing. For example, the collector current Ice is reduced while allowing the collector current Ice to flow by reducing the gate voltage Vge to a voltage higher than the mirror voltage of the switching element S * # and lower than the clamp voltage Vclamp. It may be.

・上記第1の実施形態では、微分回路50を用いて電圧変化速度Sseを算出したがこれに限らない。例えば、微分回路50を備えることなく、駆動制御部48において、相違する2つのタイミングにおけるセンス電圧Vseの差を上記2つのタイミングの時間差で除算することで、電圧変化速度Sseを算出してもよい。   In the first embodiment, the voltage change rate Sse is calculated using the differentiating circuit 50. However, the present invention is not limited to this. For example, the voltage change rate Sse may be calculated by dividing the difference between the sense voltages Vse at two different timings by the time difference between the two timings without providing the differentiating circuit 50. .

・規定電圧Vαの設定手法としては、上記第1の実施形態に例示したものに限らない。例えば、規定電圧Vαを、上下アーム短絡が生じてかつスイッチング素子S*#がオン操作される状況下における電圧変化速度Sse(<0)の最大値よりもやや高い値に設定してもよい。この場合、先の図8のステップS12において肯定判断される状況は、スイッチング素子S*#がオン操作される状況下におけるセンス電圧Vseの低下速度(>0)の最大値が規定電圧Vαの絶対値|Vα|よりやや低い値を下回る状況となる。   The method for setting the specified voltage Vα is not limited to the method exemplified in the first embodiment. For example, the specified voltage Vα may be set to a value slightly higher than the maximum value of the voltage change rate Sse (<0) in a situation where the upper and lower arms are short-circuited and the switching element S * # is turned on. In this case, the situation in which an affirmative determination is made in step S12 of FIG. 8 is that the maximum value of the decrease rate (> 0) of the sense voltage Vse under the condition where the switching element S * # is turned on is the absolute value of the specified voltage Vα. The situation is slightly lower than the value | Vα |.

また、第2の規定電圧Vβの設定手法としては、上記第2の実施形態に例示したものに限らない。例えば、第2の規定電圧Vβを、上下アーム短絡が生じてかつスイッチング素子S*#がオン操作される状況下における電圧変化速度Sse(>0)の最小値よりやや低い値に設定してもよい。この場合、先の図9のステップS12aにおいて肯定判断される状況は、スイッチング素子S*#がオン操作される状況下におけるセンス電圧Vseの上昇速度(>0)の最大値が第2の規定電圧Vβよりやや低い値を下回る状況となる。   Further, the method of setting the second specified voltage Vβ is not limited to the one exemplified in the second embodiment. For example, even if the second specified voltage Vβ is set to a value slightly lower than the minimum value of the voltage change rate Sse (> 0) in a situation where the upper and lower arms are short-circuited and the switching element S * # is turned on. Good. In this case, the situation in which an affirmative determination is made in step S12a of FIG. 9 is that the maximum value of the increase rate (> 0) of the sense voltage Vse under the condition where the switching element S * # is turned on is the second specified voltage. The situation is slightly lower than Vβ.

・直流電源としては、コンバータCVに限らない。例えば、上記実施形態においてコンバータCVが備えられない場合や、コンバータCVの動作が停止される場合、高電圧バッテリ12が直流電源となる。   -The DC power supply is not limited to the converter CV. For example, in the above embodiment, when the converter CV is not provided or when the operation of the converter CV is stopped, the high voltage battery 12 is a DC power source.

・電流検出手段としては、センス端子Stの出力電流をセンス電圧Vseとして検出するセンス抵抗42を備えるものに限らない。例えば、センス端子Stからエミッタまでの電気経路を流れる電流を検出可能であるなら、ホール素子を備えるもの等、他の電流検出手段であってもよい。なお、この場合、センス端子及びエミッタ間が短絡されないように上記電気経路にある程度の抵抗を持たせることが望ましい。   The current detection means is not limited to the one provided with the sense resistor 42 that detects the output current of the sense terminal St as the sense voltage Vse. For example, as long as the current flowing through the electrical path from the sense terminal St to the emitter can be detected, other current detection means such as one equipped with a Hall element may be used. In this case, it is desirable to provide a certain resistance to the electrical path so that the sense terminal and the emitter are not short-circuited.

・スイッチング素子としては、IGBTに限らず、例えばMOSFETであってもよい。   The switching element is not limited to the IGBT but may be a MOSFET, for example.

・本願発明が適用される車両としては、例えば、車載主機として回転機のみを備える電気自動車であってもよい。   -As a vehicle to which this invention is applied, an electric vehicle provided with only a rotary machine as a vehicle-mounted main machine may be sufficient, for example.

・本願発明の適用対象としては、車載主機を駆動するための電力変換回路(インバータIVやコンバータCV)に備えられるスイッチング素子に限らず、例えば、空調用の圧縮機を駆動するための電力変換回路に備えられるスイッチング素子であってもよい。また、本願発明の適用対象としては、車載電力変換回路に備えられるスイッチング素子に限らず、さらに、電力変換回路に備えられるスイッチング素子に限らない。なお、この場合、過電流の流通経路としては、上下アーム短絡や相間短絡によって形成されるものに限らない。スイッチング素子に過電流が流れる状況が他にもあってかつ、インダクタンスが互いに相違する複数の過電流の流通経路が想定されるなら、例えば、互いに相違するインダクタンスを有する過電流の流通経路のうちインダクダンスが最も低いものに対応して過電流保護機能が設計される構成において、本願発明の適用が有効である。   -The application object of the present invention is not limited to a switching element provided in a power conversion circuit (inverter IV or converter CV) for driving an in-vehicle main machine, for example, a power conversion circuit for driving a compressor for air conditioning May be a switching element. The application object of the present invention is not limited to the switching element provided in the in-vehicle power conversion circuit, and is not limited to the switching element provided in the power conversion circuit. In this case, the flow path of the overcurrent is not limited to the one formed by the upper and lower arm short circuit or the phase short circuit. If there are other situations in which an overcurrent flows through the switching element and a plurality of overcurrent flow paths having different inductances are assumed, for example, an inductor among the overcurrent flow paths having different inductances may be used. The application of the present invention is effective in the configuration in which the overcurrent protection function is designed corresponding to the one having the lowest dance.

42…センス抵抗、St…センス端子、S*#(*=c,u,v,w:#=p,n)…スイッチング素子。   42... Sense resistor, St... Sense terminal, S * # (* = c, u, v, w: # = p, n).

Claims (6)

自身の入出力端子間に流れる電流(Ice)と相関を有する微少電流を出力するセンス端子(St)を備えるスイッチング素子(S*#;*=c,u,v,w:#=p,n)に適用され、
前記センス端子の出力電流(Vse)を検出する電流検出手段(42)と、
前記スイッチング素子がオン操作される状況下、前記電流検出手段によって検出された出力電流が上昇し始めるタイミング以降の該出力電流の変化速度の絶対値が0よりも大きい規定値(|Vα|,Vβ)を下回ることに基づき、前記スイッチング素子に過電流が流れる旨判断する判断手段と、
を備えることを特徴とするスイッチング素子の駆動回路。
Switching element (S * #; * = c, u, v, w: # = p, n) having a sense terminal (St) that outputs a minute current correlated with the current (Ice) flowing between its input / output terminals )
Current detection means (42) for detecting an output current (Vse) of the sense terminal;
Under the condition that the switching element is turned on, the absolute value of the change rate of the output current after the timing at which the output current detected by the current detection means starts to rise is greater than the specified value (| Vα |, Vβ ) And a determination means for determining that an overcurrent flows through the switching element,
A switching element drive circuit comprising:
前記スイッチング素子は、高電位側のスイッチング素子(S¥p;¥=u,v,w)及び前記高電位側のスイッチング素子に直列接続された低電位側のスイッチング素子(S¥n)のそれぞれであり、
前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子の直列接続体には、直流電源(CV)が並列接続され、
前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子の双方がオン状態とされることで前記スイッチング素子の過電流の流通経路が形成されることを上下アーム短絡と定義し、
前記規定値(|Vα|)は、前記スイッチング素子がオン操作されてかつ前記上下アーム短絡が生じる状況下、前記出力電流が上昇し始めるタイミング以降の該出力電流の低下速度以下の値に設定され、
前記判断手段は、前記出力電流の低下速度が前記規定値を下回ることに基づき、前記過電流が流れる旨判断することを特徴とする請求項1記載のスイッチング素子の駆動回路。
The switching device, the switching element having a high potential side; of (S ¥ p ¥ = u, v, w), and the high-potential side of the low potential side of the switching elements connected in series to the switching element (S ¥ n) Each
A DC power source (CV) is connected in parallel to the series connection body of the high potential side switching element and the low potential side switching element,
The upper and lower arm short circuit is defined as the overcurrent flow path of the switching element is formed by turning on both the high potential side switching element and the low potential side switching element,
The specified value (| Vα |) is set to a value equal to or less than the rate of decrease in the output current after the timing at which the output current starts to rise in a situation where the switching element is turned on and the upper and lower arms are short-circuited. ,
The switching element drive circuit according to claim 1, wherein the determination unit determines that the overcurrent flows based on a decrease rate of the output current being lower than the specified value.
前記スイッチング素子は、高電位側のスイッチング素子(S¥p;¥=u,v,w)及び前記高電位側のスイッチング素子に直列接続された低電位側のスイッチング素子(S¥n)のそれぞれであり、
前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子の直列接続体には、直流電源(CV)が並列接続され、
前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子の双方がオン状態とされることで前記スイッチング素子の過電流の流通経路が形成されることを上下アーム短絡と定義し、
前記規定値(Vβ)は、前記スイッチング素子がオン操作されてかつ前記上下アーム短絡が生じる状況下における前記出力電流の上昇速度以下の値に設定され、
前記判断手段は、前記出力電流の上昇速度が前記規定値を下回ることに基づき、前記過電流が流れる旨判断することを特徴とする請求項1記載のスイッチング素子の駆動回路。
The switching device, the switching element having a high potential side; of (S ¥ p ¥ = u, v, w), and the high-potential side of the low potential side of the switching elements connected in series to the switching element (S ¥ n) Each
A DC power source (CV) is connected in parallel to the series connection body of the high potential side switching element and the low potential side switching element,
The upper and lower arm short circuit is defined as the overcurrent flow path of the switching element is formed by turning on both the high potential side switching element and the low potential side switching element,
The specified value (Vβ) is set to a value equal to or less than the increase rate of the output current under a situation where the switching element is turned on and the upper and lower arms are short-circuited,
The switching element drive circuit according to claim 1, wherein the determination unit determines that the overcurrent flows based on an increase rate of the output current being lower than the specified value.
前記判断手段によって前記過電流が流れる旨判断されたことに基づき、前記スイッチング素子の開閉制御端子から電荷を放電させることで該スイッチング素子の駆動を制限する処理を行う制限手段を更に備えることを特徴とする請求項1〜3のいずれか1項に記載のスイッチング素子の駆動回路。   And a limiting unit that performs a process of limiting the driving of the switching element by discharging electric charge from the switching control terminal of the switching element based on the determination that the overcurrent flows by the determining unit. The drive circuit of the switching element according to any one of claims 1 to 3. 前記制限手段は、前記制限する処理を、前記スイッチング素子の駆動を禁止することで行うことを特徴とする請求項4記載のスイッチング素子の駆動回路。   5. The switching element driving circuit according to claim 4, wherein the limiting means performs the limiting process by prohibiting driving of the switching element. 前記制限手段を第1の制限手段とし、
前記出力電流が閾値(Vth)を超える状態が所定時間(Tcut)継続されたことに基づき、前記開閉制御端子から電荷を放電させることで前記スイッチング素子の駆動を制限する処理を行う第2の制限手段を更に備えることを特徴とする請求項4又は5記載のスイッチング素子の駆動回路。
The limiting means is a first limiting means,
A second restriction for performing a process of restricting driving of the switching element by discharging electric charges from the switching control terminal based on the state where the output current exceeds the threshold value (Vth) for a predetermined time (Tcut). 6. The switching element drive circuit according to claim 4, further comprising means.
JP2012148116A 2012-07-02 2012-07-02 Switching element drive circuit Expired - Fee Related JP5799902B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012148116A JP5799902B2 (en) 2012-07-02 2012-07-02 Switching element drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012148116A JP5799902B2 (en) 2012-07-02 2012-07-02 Switching element drive circuit

Publications (2)

Publication Number Publication Date
JP2014011701A JP2014011701A (en) 2014-01-20
JP5799902B2 true JP5799902B2 (en) 2015-10-28

Family

ID=50108000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012148116A Expired - Fee Related JP5799902B2 (en) 2012-07-02 2012-07-02 Switching element drive circuit

Country Status (1)

Country Link
JP (1) JP5799902B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016000564B4 (en) * 2015-09-30 2022-10-06 Fuji Electric Co., Ltd. MULTI-PHASE POWER CONVERSION DEVICE CONTROL CIRCUIT
JP7310530B2 (en) * 2019-10-15 2023-07-19 株式会社デンソー switching circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3132648B2 (en) * 1996-09-20 2001-02-05 富士電機株式会社 Gate drive circuit in power converter
JP2000248982A (en) * 1999-03-01 2000-09-12 Honda Motor Co Ltd Control device for internal combustion engine
JP2005253183A (en) * 2004-03-03 2005-09-15 Mitsubishi Electric Corp Power converter for vehicle
JP5136608B2 (en) * 2010-07-29 2013-02-06 株式会社デンソー Driving device for switching element
JP2012239247A (en) * 2011-05-10 2012-12-06 Hitachi Automotive Systems Ltd Motor control device

Also Published As

Publication number Publication date
JP2014011701A (en) 2014-01-20

Similar Documents

Publication Publication Date Title
JP5716711B2 (en) Switching element drive circuit
JP5644830B2 (en) Drive circuit for switching element to be driven
JP5692156B2 (en) Driving device for switching element
US9461457B2 (en) Driver for target switching element and control system for machine using the same
US20130242438A1 (en) Driver for switching element and control system for rotary machine using the same
JP5146555B2 (en) Switching element drive circuit
US9059709B2 (en) Gate drive circuit for transistor
US10530155B2 (en) Drive circuit for switching elements
US8723562B2 (en) Drive unit for reverse-conducting switching element
JP2012217321A (en) Driver circuit of switching element
US9419508B2 (en) Driving apparatus for driving switching elements of power conversion circuit
JP6011442B2 (en) Drive circuit for switching element to be driven
JP5794199B2 (en) Switching element drive circuit
US8963524B2 (en) Drive circuit for switching elements
JP2018057105A (en) Semiconductor drive device and power converter using the same
JP6104660B2 (en) Short-circuit current protection device
JP5790472B2 (en) Switching element drive circuit
JP2012147624A (en) Drive circuit of switching element
JP5915551B2 (en) Drive circuit for switching element to be driven
JP5799902B2 (en) Switching element drive circuit
CN113544953B (en) Driving device of switch
JP5811028B2 (en) Switching element drive circuit
WO2019235144A1 (en) Drive circuit
JP2015019456A (en) Drive circuit for drive object switching element
JP2012013433A (en) Voltage detection circuit and power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150810

LAPS Cancellation because of no payment of annual fees