JP5797946B2 - Stored power discharge circuit of inverter device - Google Patents
Stored power discharge circuit of inverter device Download PDFInfo
- Publication number
- JP5797946B2 JP5797946B2 JP2011139427A JP2011139427A JP5797946B2 JP 5797946 B2 JP5797946 B2 JP 5797946B2 JP 2011139427 A JP2011139427 A JP 2011139427A JP 2011139427 A JP2011139427 A JP 2011139427A JP 5797946 B2 JP5797946 B2 JP 5797946B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- control switch
- discharge
- primary side
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明の実施形態は、インバータ装置の蓄積電力放電回路に関する。 Embodiments described herein relate generally to an accumulated power discharge circuit of an inverter device.
インバータ装置は、交流電源を整流、平滑化して直流電圧を生成し、当該直流電圧をインバータ主回路に供給してインバータ主回路を駆動する。ここで、直流電圧を平滑するための主回路コンデンサとしてアルミ電解コンデンサなどの大容量コンデンサを使用する。直流電力は電源を遮断した場合にも主回路コンデンサに蓄積されるため、主回路コンデンサに直流電力が蓄積した状態でインバータ装置に接触すると感電事故の虞がある。 The inverter device rectifies and smoothes an AC power supply to generate a DC voltage, and supplies the DC voltage to the inverter main circuit to drive the inverter main circuit. Here, a large capacity capacitor such as an aluminum electrolytic capacitor is used as a main circuit capacitor for smoothing the DC voltage. Since DC power is stored in the main circuit capacitor even when the power supply is cut off, there is a risk of an electric shock if it comes into contact with the inverter device with the DC power stored in the main circuit capacitor.
そのため、主回路コンデンサを放電するため、主回路コンデンサと並列に放電用の抵抗を接続し、電源遮断時の放電時間を短縮する方法が一般的である。しかし、この方法では電源投入後にも放電されてしまうため、電源投入後の通常動作時の放電が少なくなるように抵抗を大きくする必要があり、電源遮断時の放電時間を短くできないという問題がある。 Therefore, in order to discharge the main circuit capacitor, a general method is to connect a discharging resistor in parallel with the main circuit capacitor to shorten the discharge time when the power is shut off. However, since this method discharges even after the power is turned on, it is necessary to increase the resistance so as to reduce the discharge during normal operation after the power is turned on, and there is a problem that the discharge time when the power is shut off cannot be shortened. .
例えば、特許文献１に示されるように、放電抵抗とＮＰＮトランジスタを直列に接続したものを主回路コンデンサと並列に接続し、前記のＮＰＮトランジスタのベース−エミッタ間にフォトカプラの二次側を接続する構成を採用し、前記のＮＰＮトランジスタをスイッチング切換えする構成がある。この場合、電源投入時にはフォトカプラの一次側に電流が流れるため、ＮＰＮトランジスタのベース−エミッタ間が短絡状態になることでＮＰＮトランジスタがオフ状態となる。
For example, as shown in
しかしながら、ＮＰＮトランジスタのコレクタ−ベース間に抵抗が接続される必要があるため、電源投入後の通常動作時において放電抵抗とは別の大きな抵抗が接続された経路でフォトカプラの二次側に電流が流れてしまい大消費電力化に繋がる。 However, since it is necessary to connect a resistor between the collector and the base of the NPN transistor, the current flows to the secondary side of the photocoupler through a path in which a large resistor different from the discharge resistor is connected during normal operation after power-on. Flows and leads to high power consumption.
また、電源遮断時には、平滑コンデンサ（主回路コンデンサに相当）の蓄積電荷を速やかに放電させるようにしているものの、この放電後のしばらく後にはＮＰＮトランジスタはオフする。したがって、平滑コンデンサの端子間におけるインピーダンスは、放電抵抗、ＮＰＮトランジスタのコレクタ−ベース間、および、ＮＰＮトランジスタのベース−エミッタ間の合計インピーダンスに近い値となる。この場合、電源遮断後で且つ平滑コンデンサの蓄積電荷の放電後、電源投入されないまま放置されると、前述した平滑コンデンサの端子間が高インピーダンスのままとなり、当該平滑コンデンサには自然に蓄電されてしまい好ましくない。 In addition, when the power is shut off, the accumulated charge of the smoothing capacitor (corresponding to the main circuit capacitor) is quickly discharged, but the NPN transistor is turned off for a while after the discharge. Accordingly, the impedance between the terminals of the smoothing capacitor is close to the total impedance between the discharge resistor, the collector-base of the NPN transistor, and the base-emitter of the NPN transistor. In this case, if the power is turned off and the accumulated charge of the smoothing capacitor is discharged and left without being turned on, the impedance between the terminals of the smoothing capacitor remains high, and the smoothing capacitor is naturally charged. It is not preferable.
また、特許文献３に示されるように、主回路コンデンサとして複数のコンデンサを直列接続して用いる場合、これらの複数の主回路コンデンサの印加電圧の均衡を図るため、バランス抵抗を各主回路コンデンサに並列接続することがある。バランス抵抗を放電抵抗として併用することを考慮したとしても、一般に、バランス抵抗の抵抗値は大きく、しかも、複数の主回路コンデンサの各端子電圧を保持するように動作するため、主回路コンデンサに蓄積された電荷の急速放電には適さない回路構成となる。
Further, as shown in
電源投入後には主回路コンデンサの端子間を高抵抗な構成として消費電力を低減しつつ、電源遮断後電源供給されない場合に主回路コンデンサの端子間に電力を蓄積させないようにするインバータ装置の蓄積電力放電回路を提供する。 While among the main circuit capacitor after power-up terminals to reduce power consumption as high resistance configuration, accumulation of the inverter apparatus so as not to accumulate power between the main circuit capacitor terminal if not powered after power shutdown A power discharge circuit is provided.
一実施形態は、主端子間に接続され電源投入時から電荷蓄積される主回路コンデンサと、一次側に電流供給されると二次側をオフし一次側に電流供給されないと二次側をオンする制御スイッチ、および、当該制御スイッチの二次側に接続された放電抵抗を備えた放電制御回路と、を備える。放電制御回路は、電源投入後には、制御スイッチの一次側に電源供給することによって当該制御スイッチの二次側をオフして主回路コンデンサの主端子間を開放する。また、電源遮断時には、制御スイッチの一次側の電源供給を断つことで、制御スイッチの二次側をオンさせて放電抵抗によって放電し主回路コンデンサの主端子間に少なくとも制御スイッチの二次側のオン抵抗、および、放電抵抗を含む線形回路の接続を保持する。 In one embodiment, the main circuit capacitor is connected between the main terminals and stores electric charge when the power is turned on, the secondary side is turned off when current is supplied to the primary side, and the secondary side is turned on when current is not supplied to the primary side. And a discharge control circuit including a discharge resistor connected to the secondary side of the control switch. After the power is turned on, the discharge control circuit supplies power to the primary side of the control switch to turn off the secondary side of the control switch and open the main terminals of the main circuit capacitor. In addition, when the power is shut off, the power supply on the primary side of the control switch is cut off, so that the secondary side of the control switch is turned on and discharged by the discharge resistor, so that at least the secondary side of the control switch is connected between the main terminals of the main circuit capacitor. Maintains the connection of the linear circuit including the on-resistance and the discharge resistance.
（第１の実施形態）
第１の実施形態について図１および図２を参照して説明する。図１に示すように、インバータ装置１は、三相交流電源２を入力する端子Ｒ,Ｓ,Ｔを備え、端子Ｒ，Ｓ，Ｔには整流器３が接続されている。この整流器３は、端子Ｒ，Ｓ，Ｔに入力された三相交流電源２の交流電源を入力し整流する。この整流器３の出力は主電源線Ｎ１およびＮ２に与えられている。この主電源線Ｎ１およびＮ２間には主回路コンデンサＣ１が接続されており、主回路コンデンサＣ１は整流器３の整流出力を平滑化し直流電力（直流電圧）を出力する。
(First embodiment)
A first embodiment will be described with reference to FIGS. 1 and 2. As shown in FIG. 1, the
この直流電力はＤＣＤＣコンバータ４に入力されている。ＤＣＤＣコンバータ４は、入力された直流電力を電圧変換し制御用直流電圧Ｖ１について出力ノードＮ３を通じて制御回路５に供給する。主回路コンデンサＣ１が平滑化した直流電力はインバータ主回路６に与えられている。インバータ主回路６は、入力した直流電力について制御回路５のＰＷＭ制御信号に基づいて交流変換し三相交流電力をモータ７に供給する。
This DC power is input to the
他方、端子Ｒ，Ｓ，ＴおよびＤＣＤＣコンバータ４の出力には放電制御回路８が接続されている。放電制御回路８は、これらの端子Ｒ，Ｓ，Ｔの電源入力信号、ＤＣＤＣコンバータ４の出力電圧信号に基づいて、電源入力時には主電源線Ｎ１およびＮ２間を開放し、電源遮断時には主回路コンデンサＣ１の蓄積電圧を放電する。
On the other hand, a
放電制御回路８は、フォトモスリレー（所謂光ＭＯＳＦＥＴ：制御スイッチ）９を主として構成された回路であり、当該フォトモスリレー９の二次側回路（放電回路）を主電源線Ｎ１およびＮ２間に接続した構成を含み、これにより、電源遮断時には主回路コンデンサＣ１の蓄積電荷を放電できる。
The
本実施形態では、放電制御回路８は、制御スイッチとしてのフォトモスリレー９の他、整流器１０、抵抗Ｒ１〜Ｒ１２（Ｒ１は放電抵抗）、コンデンサＣ２、トランジスタＱ１〜Ｑ３（トランジスタＱ１は半導体素子に相当）による回路要素を図示形態で接続して構成される。なお、コンデンサＣ２は、例えばアルミ電解コンデンサなどによって構成されるものの、当該コンデンサＣ２の静電容量値は、主回路コンデンサＣ１の静電容量値よりも大幅に低い値のものが用いられる。
In this embodiment, the
以下、フォトモスリレー９の二次側と一次側に分けて、放電制御回路８の回路接続形態の説明を行う。フォトモスリレー９の二次側において、主電源線Ｎ１およびＮ２間に放電抵抗Ｒ１およびフォトモスリレー９の二次側が直列接続されている。したがって、主回路コンデンサＣ１と、放電抵抗Ｒ１およびフォトモスリレー９の二次側とは並列接続されている。
Hereinafter, the circuit connection form of the
また、フォトモスリレー９の一次側の放電制御回路８は、一次側回路に対する電流供給回路として構成されている。この一次側においては、整流器１０が端子Ｒ，Ｓ，Ｔに接続されている。整流器１０は、三相交流電源２を整流し副電源線Ｎ４およびＮ５間に出力する。副電源線Ｎ４およびＮ５の間には、抵抗Ｒ２、Ｒ３およびフォトモスリレー９の一次側のダイオードが直列接続されている。フォトモスリレー９の一次側には抵抗Ｒ４が並列接続されている。この抵抗Ｒ４は、フォトモスリレー９の一次側信号を安定させるための信号安定化抵抗として設けられている。副電源線Ｎ４およびＮ５間には、抵抗Ｒ５およびコンデンサＣ２が接続されている。
Further, the
他方、ＤＣＤＣコンバータ４の出力ノードＮ３と副電源線Ｎ５との間には、抵抗Ｒ６、Ｒ７およびフォトモスリレー９の一次側が直列接続されている。抵抗Ｒ７およびＲ４の共通接続ノードをノードＮ６とすると、ノードＮ３とノードＮ６との間には、抵抗Ｒ８、Ｎチャンネル型のＭＯＳトランジスタＱ１のドレイン−ソース間、トランジスタＱ２のコレクタ−エミッタ間が直列接続されている。そして、抵抗Ｒ７の端子間にはトランジスタＱ２のベース−エミッタ間が接続されている。
On the other hand, between the output node N3 of the
抵抗Ｒ５およびコンデンサＣ２の共通接続点と、トランジスタＱ１とＱ２の共通接続点との間には、抵抗Ｒ９およびＲ１０が直列接続されており、当該抵抗Ｒ９およびＲ１０の共通接続点はトランジスタＱ１のゲートに接続されている。また、ＤＣＤＣコンバータ４の出力ノードＮ３と副電源線Ｎ５との間には、抵抗Ｒ１１およびＲ１２が直列接続されており、抵抗Ｒ１２の両端にはＮＰＮトランジスタＱ３のベース−エミッタ間が接続されている。このトランジスタＱ３のコレクタは抵抗Ｒ２およびＲ３の共通接続点に接続されている。
Resistors R9 and R10 are connected in series between the common connection point of the resistor R5 and the capacitor C2 and the common connection point of the transistors Q1 and Q2, and the common connection point of the resistors R9 and R10 is the gate of the transistor Q1. It is connected to the. Resistors R11 and R12 are connected in series between the output node N3 of the
フォトモスリレー９は、その一次側に発光ダイオードを備えたノーマリーオン（ノーマリークローズ）タイプの構成とされており、一次側に通電されないと二次側をオンし、一次側に通電されると二次側をオフするタイプのＭＯＳＦＥＴスイッチとなっている。
The
インバータ装置１内の主電源線Ｎ２と副電源線Ｎ５との間（各低電位側電源ノード間）には、保護用のダイオードＤ１が図示極性で接続されている。このダイオードＤ１は、整流器３の低電位側の主電源線Ｎ２を流れる主回路電流が放電制御回路８側に流れることを防止するための電流保護用として設けられる。これは、特に、整流器１０として整流器３よりも少ない定格電流値のものを使用した場合、整流器１０に不具合を生じる可能性があるためであり、整流器１０に主回路電流を流さないようにするために設けられている。
A protective diode D1 is connected between the main power supply line N2 and the sub power supply line N5 in the inverter device 1 (between each low-potential-side power supply node) with the illustrated polarity. The diode D1 is provided for current protection to prevent the main circuit current flowing through the main power supply line N2 on the low potential side of the
上記構成の作用について説明する。
図２は、電源投入前後、通常動作時、電源遮断後における各ノードの電流、電圧の時間変化をタイミングチャートによって概略的に示している。この図２において、図２（ａ）は三相交流電源の出力電圧、図２（ｂ）は、整流器３、整流器１０の出力電圧を示している。また、図２（ｃ）は、主回路コンデンサの出力電圧、図２（ｄ）はＤＣＤＣコンバータ４の出力電圧を示している。また、図２（ｅ）〜図２（ｇ）はそれぞれトランジスタＱ１〜Ｑ３のオンオフ状態、図２（ｈ）は電流Ｉ１（＝抵抗Ｒ３の通電電流）、図２（ｉ）はトランジスタＱ２のエミッタ電流Ｉ２、図２（ｊ）は電流Ｉ３（≒Ｉ１＋Ｉ２）、図２（ｋ）はフォトモスリレーの二次側のオンオフ状態、の時間変化を示している。
The operation of the above configuration will be described.
FIG. 2 schematically shows temporal changes in current and voltage of each node before and after power-on, during normal operation, and after power-off. 2, FIG. 2A shows the output voltage of the three-phase AC power supply, and FIG. 2B shows the output voltage of the
電源投入時、交流電源電力が三相交流電源２から端子Ｒ，Ｓ，Ｔに供給されると、整流器３が交流電圧を整流し、主回路コンデンサＣ１が平滑化することで、主電源線Ｎ１およびＮ２に直流電力が供給される。同時に、整流器１０は端子Ｒ，Ｓ，Ｔに与えられる交流電圧を整流し、電流Ｉ１が抵抗Ｒ２およびＲ３による通電回路を通じて流れるようになり、この電流Ｉ１に応じた電流がフォトモスリレー９の一次側に流れる。
When AC power is supplied from the three-phase
このとき、同時に、抵抗Ｒ５を通じてコンデンサＣ２に蓄電されるが、この蓄積電圧に応じてトランジスタＱ１のゲート入力容量の蓄積電荷が増す。なお、この時点では、ＤＣＤＣコンバータ４は未だ電圧Ｖ１を出力していないため（図２の（Ａ）〜（Ｂ）の期間）、トランジスタＱ２はオフのまま保持される。したがって、トランジスタＱ１のゲート−ソース間に接続された抵抗Ｒ１０には電流が流れないため、トランジスタＱ１のゲート−ソース間電圧が上昇することはなく、トランジスタＱ１もオフのまま保持される（図２の（Ａ）〜（Ｂ）の期間）。
At this time, the capacitor C2 is charged through the resistor R5 at the same time, but the accumulated charge of the gate input capacitance of the transistor Q1 increases according to the accumulated voltage. At this time, since the
その後、整流器３の出力側に接続されたＤＣＤＣコンバータ４が起動すると電圧Ｖ１を発生し制御回路５に直流電力を供給する。ＤＣＤＣコンバータ４が電圧Ｖ１を出力すると、この出力電圧Ｖ１は抵抗Ｒ６、Ｒ７およびＲ４の直流回路にも与えられるようになり、トランジスタＱ２にベース電流が流れ、トランジスタＱ２がオンする（図２の（Ｂ）のタイミング）。
Thereafter, when the
電流は、抵抗Ｒ５およびＲ９を通じて抵抗Ｒ１０にも流れるようになり、トランジスタＱ１のゲート−ソース間電圧が上昇しトランジスタＱ１がオンする。これにより、電流Ｉ２が、抵抗Ｒ８、トランジスタＱ１およびＱ２を通じて流れる。 The current also flows to the resistor R10 through the resistors R5 and R9, the gate-source voltage of the transistor Q1 rises and the transistor Q1 is turned on. As a result, current I2 flows through resistor R8 and transistors Q1 and Q2.
図２の（Ｂ）のタイミングにおいて、ＤＣＤＣコンバータ４が電圧Ｖ１を出力すると、この出力電圧Ｖ１は抵抗Ｒ１１およびＲ１２の直流回路にも与えられるようになり、トランジスタＱ３にベース電流が流れ、トランジスタＱ３もオンする。抵抗Ｒ２を通じてフォトモスリレー９の一次側に流れる電流Ｉ１が遮断されるが、代わりに、トランジスタＱ２のエミッタ電流Ｉ２がフォトモスリレー９の一次側に流れる（電流Ｉ３参照）。なお、通常動作時には、整流器１０の整流出力に応じた電流は抵抗Ｒ２およびトランジスタＱ３のコレクタ−エミッタ間を通じて流れ続ける。
When the
なお、電源投入時に抵抗Ｒ２およびＲ３の直列抵抗回路に流れていた電流Ｉ１は、ＤＣＤＣコンバータ４の出力電圧Ｖ１の上昇に伴い、抵抗Ｒ１１、Ｒ１２およびトランジスタＱ３による通電経路変更回路の影響を受け、抵抗Ｒ２およびＲ３による直列抵抗回路からフォトモスリレー９の一次側への通電経路が遮断されると共に、抵抗Ｒ２およびトランジスタＱ３のコレクタ−エミッタ間を通じた経路に経路変更されることになる。
The current I1 flowing in the series resistance circuit of the resistors R2 and R3 when the power is turned on is affected by the energization path changing circuit by the resistors R11, R12 and the transistor Q3 as the output voltage V1 of the
このようにすることで、フォトモスリレー９の一次側には、整流器１０の出力に応じて電流Ｉ１が流れた後、ＤＣＤＣコンバータ４が起動時点から当該ＤＣＤＣコンバータ４の出力電圧Ｖ１に応じてトランジスタＱ２にエミッタ電流Ｉ２を流すことができる。したがって、通常動作時には、電流Ｉ１、Ｉ２の何れかの電流がフォトモスリレー９の一次側に流れる。
In this way, after the current I1 flows in accordance with the output of the
設計時には、この電流Ｉ１、Ｉ２（より詳細には他回路の通電電流を減じた電流値）が、フォトモスリレー９の一次側駆動電流の上限値および下限値の範囲内になるように設定すれば良い。これにより、フォトモスリレー９の一次側電流の設計が容易になる。
At the time of design, the currents I1 and I2 (more specifically, the current value obtained by reducing the energization current of the other circuit) are set so as to be within the range of the upper limit value and the lower limit value of the primary side drive current of the
通常動作時には、電流Ｉ１、Ｉ２の何れかの電流がフォトモスリレー９の一次側に流れることになるため、フォトモスリレー９の二次側がオフする。このため、フォトモスリレー９の二次側の放電抵抗Ｒ１は開放され、主回路コンデンサＣ１からＤＣＤＣコンバータ４およびインバータ主回路６に通常通り電力供給される。したがって、制御回路５は通常通りインバータ主回路６を制御できる。
During normal operation, any one of the currents I1 and I2 flows to the primary side of the
以下、電源遮断後の動作を説明する。インバータ装置１の入力電力が遮断された場合、整流器３および１０の入力が遮断される（図２の（Ｃ）のタイミング）。しかし、ＤＣＤＣコンバータ４には、通常動作時において主回路コンデンサＣ１に蓄積された蓄積電圧が供給されるため、ＤＣＤＣコンバータ４は電圧Ｖ１を出力し続ける。したがって、フォトモスリレー９の一次側には電流が流れ続けることになる。この間、フォトモスリレー９の二次側はオン状態にならず、主回路コンデンサＣ１の蓄積電荷は放電抵抗Ｒ１を通じて放電されない（図２の（Ｃ）〜（Ｄ）の区間）。
Hereinafter, the operation after power-off will be described. When the input power of the
他方、図２の（Ｃ）のタイミングにおいて、整流器１０の入力電力が遮断されると、放電制御回路８の内部に対する電源供給が断たれることになる。この場合、コンデンサＣ２には通常時に電圧が蓄積されているため、このコンデンサＣ２の蓄積電圧に応じて、電流が抵抗Ｒ９、Ｒ１０、トランジスタＱ２のコレクタ−エミッタ間、フォトモスリレー９の一次側等に流れることになる。
On the other hand, when the input power of the
前述したように、コンデンサＣ２の容量値は、主回路コンデンサＣ１の容量値に比較して低く設定されており、コンデンサＣ２の周辺回路の時定数は、主回路コンデンサＣ１と（ＤＣＤＣコンバータ４の入力回路）と（インバータ主回路６＋モータ７の入力インピーダンス）との時定数よりも低く設定されるため、コンデンサＣ２の蓄積電圧は、抵抗Ｒ９、Ｒ１０およびＲ４、フォトモスリレー９の一次側を通じて早急に放電されることになる。
As described above, the capacitance value of the capacitor C2 is set lower than the capacitance value of the main circuit capacitor C1, and the time constant of the peripheral circuit of the capacitor C2 is the same as that of the main circuit capacitor C1 (input of the DCDC converter 4). Circuit) and (the input impedance of the inverter
すると、コンデンサＣ２は通常時においてトランジスタＱ１のゲートを駆動しているため、コンデンサＣ２の蓄積電力が減少すると、トランジスタＱ１のゲートを駆動できなくなり、トランジスタＱ１（第１半導体素子に相当）がオフする。 Then, since the capacitor C2 normally drives the gate of the transistor Q1, when the stored power of the capacitor C2 decreases, the gate of the transistor Q1 cannot be driven and the transistor Q1 (corresponding to the first semiconductor element) is turned off. .
トランジスタＱ１がオフ状態に遷移すれば、トランジスタＱ２のエミッタ電流Ｉ２が流れなくなり、フォトモスリレー９の一次側の電流も流れなくなる。すると、フォトモスリレー９の二次側がオン状態となり、主回路コンデンサＣ１の蓄積電力を放電抵抗Ｒ１によって急速に放電できる。
If the transistor Q1 transitions to the OFF state, the emitter current I2 of the transistor Q2 does not flow, and the primary current of the
ここで、コンデンサＣ２の蓄積電圧がトランジスタＱ１のゲートを駆動できなくなる前に主回路の電源（整流器３および１０の入力電力）が復帰した場合（瞬時停電、電源一時的遮断）には、コンデンサＣ２には再度速やかに電荷が蓄積されることになるため、トランジスタＱ１のゲートを駆動し続けることができ、フォトモスリレー９の一次側には電流が供給され続けることになる。これにより、フォトモスリレー９の二次側はオフ状態を保持し続ける。したがって、瞬時停電などで一時的に電源が遮断された場合に、放電抵抗Ｒ１が切り離された状態を維持することができ、モータ７を駆動し続けることができる。
Here, when the power supply of the main circuit (input power to the
コンデンサＣ２の電荷が放出され、その後ＤＣＤＣコンバータ４の出力電圧Ｖ１も出力されなくなった場合には、制御回路５には出力電圧Ｖ１が供給されなくなるが、この場合、モータ７はフリーラン状態で回転し続けることになり、モータ７の回転数が徐々に低下する。このとき、再度電源投入されると、ＤＣＤＣコンバータ４が再度出力電圧Ｖ１を出力することで制御回路５がモータ７を制御できるようになるため、モータ７を再始動できることになる。
When the charge of the capacitor C2 is discharged and the output voltage V1 of the
電源遮断後、電源が再投入されないときには、主回路コンデンサＣ１の主端子間（主電源線Ｎ１およびＮ２間）にフォトモスリレー９の二次側および放電抵抗Ｒ１の接続が保持されることになる。したがって、当該主回路コンデンサＣ１の両端子を低抵抗に保持することができ、たとえ放置されたとしても主回路コンデンサＣ１に対し自然に電荷が蓄積されることがなくなる。
When the power is not turned on again after the power is shut off, the connection between the secondary side of the
以上説明したように、本実施形態によれば、放電制御回路８は、電源投入後において、フォトモスリレー９の一次側に電源供給することにより二次側をオフして主回路コンデンサＣ１の主端子間を開放するため、電源投入後の通常動作時においては主回路コンデンサＣ１の主端子間（主電源線Ｎ１およびＮ２間）を高抵抗な構成とすることができ当該抵抗による消費電力を低減できる。
As described above, according to the present embodiment, after the power is turned on, the
また、放電制御回路８は、電源遮断時において、フォトモスリレー９の一次側の電源供給を遮断することになり、フォトモスリレー９の二次側がオンする。したがって、フォトモスリレー９の二次側と放電抵抗Ｒ１とが主回路コンデンサＣ１に接続されることになるため、主回路コンデンサＣ１の主端子間（主電源線Ｎ１およびＮ２間）の蓄積電荷を放電させることができる。
Further, the
さらに、電源遮断後、再度電源供給されない場合には、フォトモスリレー９の一次側にも電源供給されないため、少なくともフォトモスリレー９の二次側のオン抵抗、および、放電抵抗Ｒ１を含む線形回路（抵抗回路）が、主回路コンデンサＣ１の主端子間（主電源線Ｎ１およびＮ２間）の接続状態を保持することになり、電力が主回路コンデンサＣ１の主端子間に対し自然に蓄積することがなくなる。
Further, when power is not supplied again after power is shut off, power is not supplied also to the primary side of the
したがって、主回路コンデンサＣ１の放電抵抗Ｒ１について、電源投入直後には切り離し、電源遮断時には接続し、電源遮断後電源供給されない場合に、フォトモスリレー９の二次側および放電抵抗Ｒ１の接続状態を維持できる。これにより、電源投入後には主回路コンデンサの端子間を高抵抗な構成として消費電力を低減しつつ、電源遮断後電源供給されない場合に主回路コンデンサの端子間に電力を蓄積させないようにすることができる。
Therefore, the discharge resistor R1 of the main circuit capacitor C1 is disconnected immediately after the power is turned on, connected when the power is turned off, and when the power is not supplied after the power is turned off, the connection state between the secondary side of the
また、コンデンサＣ２の容量値が主回路コンデンサＣ１の容量値よりも大幅に低く、コンデンサＣ２の蓄積電圧の放電時の時定数が主回路コンデンサＣ１の蓄積電圧の放電時の時定数よりも低く設定されるようにその周辺回路が構成されている。このため、入力電源が断たれた（電源遮断）ときには、コンデンサＣ２の蓄積電荷が抵抗Ｒ９、Ｒ１０、フォトモスリレー９の一次側を通じて放電されることに応じて、トランジスタＱ１が素早くオフすることになる。これにより、フォトモスリレー９の一次側には電流が供給されなくなり、フォトモスリレー９の二次側がオンすることで放電抵抗Ｒ１によって速やかに放電できる。
Further, the capacitance value of the capacitor C2 is significantly lower than the capacitance value of the main circuit capacitor C1, and the time constant at the time of discharging the stored voltage of the capacitor C2 is set lower than the time constant at the time of discharging the stored voltage of the main circuit capacitor C1. The peripheral circuit is configured as described above. For this reason, when the input power is cut off (power is cut off), the transistor Q1 is quickly turned off in response to the accumulated charge in the capacitor C2 being discharged through the primary sides of the resistors R9 and R10 and the
また、瞬時停電などで一時的に電源が遮断された場合、特にコンデンサＣ２の蓄積電圧がトランジスタＱ１のゲートを駆動できなくなる前に主回路の電源（整流器３および１０の入力電力）が復帰した場合には、コンデンサＣ２には再度電荷が速やかに蓄積されることになるため、トランジスタＱ１のゲートを駆動し続けることができ、フォトモスリレー９の一次側には電流が供給され続けることになる。
In addition, when the power supply is temporarily interrupted due to an instantaneous power failure or the like, especially when the main circuit power supply (the input power of the
これにより、フォトモスリレー９の二次側はオフ状態を保持し続けることになり、制御回路５はモータ７を駆動し続けることができる。これにより、電源投入後に瞬時停電などで一時的に電源が遮断された場合に放電抵抗Ｒ１が切り離された状態を維持できる。トランジスタＱ１のゲート駆動用のコンデンサＣ２は、電源投入後、当該電源の一時的遮断後に復帰するまでの間、フォトモスリレー９の一次側に電流供給するための瞬断時保護回路として機能する。
As a result, the secondary side of the
また、主回路コンデンサＣ１の容量値が大きく、電源投入時には主回路コンデンサＣ１に所定電力が蓄積されるまで整流器３の整流出力に基づいてフォトモスリレー９の一次側を駆動できなかったとしても、整流器３の整流出力に基づいてフォトモスリレー９の一次側を駆動できるため、フォトモスリレー９の二次側を素早く開放することができ、フォトモスリレー９の二次側に接続された放電抵抗Ｒ１に基づく電力損失を素早く低減できる。
Even if the capacitance value of the main circuit capacitor C1 is large and the primary side of the
（第２の実施形態）
図３および図４は、第２の実施形態を示すもので、前述の実施形態と異なるところは、トランジスタＱ３、抵抗Ｒ１１、Ｒ１２などの部品点数の削減を図ったところにある。前述の実施形態と同一または類似の機能を備える部分については同一符号を付して必要に応じて説明を省略し、以下、異なる部分の説明を行う。
(Second Embodiment)
FIG. 3 and FIG. 4 show the second embodiment. The difference from the previous embodiment is that the number of components such as the transistor Q3, resistors R11 and R12 are reduced. Parts having the same or similar functions as those of the above-described embodiment are denoted by the same reference numerals, description thereof is omitted as necessary, and different parts will be described below.
図３は、図１に対応した電気的構成を示している。この図３の回路構成は、図１の回路構成と比較すると、トランジスタＱ３、抵抗Ｒ１１およびＲ１２を削除した回路構成となっている。なお、前述実施形態で説明したため、本実施形態以降の実施形態では、保護用のダイオードＤ１、フォトモスリレー９の入力信号安定用の抵抗Ｒ４の記載を省略している（なお、実用的には付加することが望ましい）。
FIG. 3 shows an electrical configuration corresponding to FIG. The circuit configuration of FIG. 3 is a circuit configuration in which the transistor Q3 and the resistors R11 and R12 are omitted compared to the circuit configuration of FIG. In addition, since it demonstrated in the above-mentioned embodiment, description of the protection diode D1 and the resistor R4 for stabilizing the input signal of the
図４は、この回路動作をタイミングチャートによって示している。図４に示すように、電源投入時には、電流Ｉ１が整流器１０から抵抗Ｒ２およびＲ３を通じて流れる（図４の（Ｅ）のタイミングのＩ３＿ｍｉｎ）ため、速やかにフォトモスリレー９の二次側をオフすることができる。
FIG. 4 shows this circuit operation by a timing chart. As shown in FIG. 4, when the power is turned on, the current I1 flows from the
そして、ＤＣＤＣコンバータ４が電圧Ｖ１を出力した後には、電流Ｉ３（＝Ｉ１＋Ｉ２）が抵抗Ｒ２およびＲ３を通じてフォトモスリレー９の一次側に常時供給されることになる。このフォトモスリレー９の一次側電流Ｉ３は、整流器１０から抵抗Ｒ２およびＲ３を通じて供給される電流Ｉ１と、ＤＣＤＣコンバータ４から供給される電流Ｉ２との和となる（Ｉ３＝Ｉ３＿ｍａｘ参照）。
Then, after the
したがって、本実施形態においては、電流Ｉ１＋Ｉ２が、フォトモスリレー９の一次側電流Ｉ３の駆動電流下限値を上回り、駆動電流上限値を下回るように設定すれば良い。例えば、フォトモスリレー９の一次側駆動電流上限値が２５［ｍＡ］、フォトモスリレー９の一次側駆動電流下限値が５［ｍＡ］である場合、Ｉ１＝Ｉ２＝１０［ｍＡ］、Ｉ３＝２０［ｍＡ］となるように設定すると良い。本実施形態によれば、前述実施形態に比較して部品点数を削減できる。
Therefore, in the present embodiment, the current I1 + I2 may be set so as to exceed the drive current lower limit value of the primary current I3 of the
（第３の実施形態）
図５および図６は、第３の実施形態を示すもので、前述の実施形態と異なるところは、消費電流を低減しながら、フォトモスリレーの駆動電流を確保できるようにしたところにある。第１、第２の実施形態と同一または類似の機能を有する部分について同一符号を付して説明を必要に応じて省略し、以下、異なる部分について説明を行う。
(Third embodiment)
FIG. 5 and FIG. 6 show the third embodiment. The difference from the above-described embodiment is that the driving current of the photo MOS relay can be secured while reducing the current consumption. Parts having the same or similar functions as those in the first and second embodiments are denoted by the same reference numerals, description thereof is omitted as necessary, and different parts will be described below.
前述した特許文献１の例えば図１に示した技術では、電源遮断時にはフォトカプラの一次側に電流が流れなくなるため、ＮＰＮトランジスタのベース−エミッタ間が開放状態になると、ＮＰＮトランジスタにベース電流が流れることになり、ＮＰＮトランジスタがオン状態となる。これにより放電抵抗と主回路コンデンサとが接続される。しかし、この構成ではフォトカプラの一次側を駆動して点灯させるため、数ｍＡ以上の電流を流す必要があり、抵抗は数十キロオーム程度となる。このとき抵抗の発熱量は常時数Ｗ以上となり損失が大きくなる。そこで、本実施形態においては、フォトモスリレー９の駆動電流を確保しながら、特許文献１の技術に比較して放電制御回路８の消費電流を低減できるようにしたところを特徴としている。
In the technique shown in FIG. 1 of
図５に示すように、抵抗Ｒ２およびＲ３の共通接続点にはＮチャンネル型のＭＯＳトランジスタＱ４のゲートが接続されている。このトランジスタＱ４のドレインは抵抗Ｒ１３を介して主電源線Ｎ１に接続されている。 As shown in FIG. 5, the gate of an N channel type MOS transistor Q4 is connected to the common connection point of the resistors R2 and R3. The drain of the transistor Q4 is connected to the main power supply line N1 through the resistor R13.
また、トランジスタＱ４のソースはフォトモスリレー９の一次側のノードＮ６に接続されている。抵抗Ｒ２の抵抗値が、前述実施形態における抵抗Ｒ２の抵抗値より大きく設定されている。これは、抵抗値が小さいと抵抗Ｒ２における電力消費が多いためである。
The source of the transistor Q4 is connected to the primary node N6 of the
図６は、動作をタイミングチャートにより示している。図６に示すように、電源投入後において、三相交流電源２が端子Ｒ，Ｓ，Ｔを通じて入力されると、電流が整流器１０を介して抵抗Ｒ２およびＲ３に流れる。すると、トランジスタＱ４のゲートソース間電圧が上昇しトランジスタＱ４がオンする（図６の（Ｇ））。
FIG. 6 shows the operation by a timing chart. As shown in FIG. 6, when the three-phase
トランジスタＱ４がオン状態となるため、整流器３の主電源線Ｎ１から抵抗Ｒ１３およびトランジスタＱ４のドレインソース間を通じて電流がフォトモスリレー９の一次側に流れる。これにより、フォトモスリレー９の二次側がオフとなり、放電抵抗Ｒ１の両端が主回路コンデンサＣ１の両端から開放されることになる（図６の（Ｇ））。
Since the transistor Q4 is turned on, a current flows from the main power supply line N1 of the
なお、電源投入直後には、同時に抵抗Ｒ５を通じてトランジスタＱ１のゲート入力容量に電荷が蓄積されるが、ＤＣＤＣコンバータ４が出力電圧Ｖ１を出力しないまでの間は前述実施形態と同様に、トランジスタＱ２がオンしないためトランジスタＱ１もオンしない。したがって、この間（図６の（Ｇ）〜（Ｈ）の間）における電流Ｉ２は０である。
Immediately after the power is turned on, charges are simultaneously accumulated in the gate input capacitance of the transistor Q1 through the resistor R5. However, until the
この後、主回路コンデンサＣ１の電圧が上昇し、ＤＣＤＣコンバータ４が起動すると、ＤＣＤＣコンバータ４は制御用の出力電圧Ｖ１を出力し制御回路５に電力供給する。ＤＣＤＣコンバータ４が電圧Ｖ１を出力するとトランジスタＱ２がオンとなり、続いてトランジスタＱ１がオンする。すると、ＤＣＤＣコンバータ４の起動に応じた電流Ｉ２をフォトモスリレー９の入力側に供給できる。
Thereafter, when the voltage of the main circuit capacitor C1 rises and the
また、ほぼ同時に、ＤＣＤＣコンバータ４が電圧Ｖ１を出力するときには、トランジスタＱ３がオンすることでトランジスタＱ４がオフし、電流が整流器１０からフォトモスリレー９の一次側に流れないようになる（図６の（Ｈ）のタイミング参照）。このとき、抵抗Ｒ２はトランジスタＱ３のオン抵抗と共に電力消費するが、前述実施形態と比較して抵抗Ｒ２の抵抗値が大きく設定されているため、抵抗Ｒ２にて消費電力が発生したとしても、放電制御回路８の全体消費電力を抑制できる。
At the same time, when the
前述実施形態において抵抗Ｒ２の通常動作時の消費電力低減のため当該抵抗Ｒ２の抵抗値を大きくすると、電源投入時にフォトモスリレー９の一次側に供給する電流Ｉ３が少なくなる傾向があり、フォトモスリレー９の駆動電流を確保できなくなる可能性がある。本実施形態では、抵抗Ｒ１３およびトランジスタＱ４を別途構成することで、フォトモスリレー９の駆動電流を確保できる。
In the above embodiment, if the resistance value of the resistor R2 is increased in order to reduce the power consumption during the normal operation of the resistor R2, the current I3 supplied to the primary side of the
また、通常動作時においては、放電制御回路８の消費電力は、（１）ＤＣＤＣコンバータ４の出力電圧Ｖ１に基づいてフォトモスリレー９の一次側に流れる電流による損失、および、（２）整流器１０からトランジスタＱ３に流れる電流による損失に大きく分けられる。
During normal operation, the power consumption of the
（１）の電力損失は前述実施形態とほぼ変わらないが、（２）の電力損失は前述実施形態に比較して抑制できる。これは、前述実施形態では、抵抗Ｒ２の抵抗値が小さく電力を多く消費する傾向にあるが、本実施形態では、抵抗Ｒ２の抵抗値が前述実施形態における抵抗Ｒ２の抵抗値より大きいため消費電力を低減できるためである。これにより、通常動作時における放電制御回路８内の全体消費電力を抑制できる。
Although the power loss of (1) is almost the same as that of the previous embodiment, the power loss of (2) can be suppressed as compared with the previous embodiment. This is because, in the above-described embodiment, the resistance value of the resistor R2 is small and tends to consume a large amount of power. However, in this embodiment, the resistance value of the resistor R2 is larger than the resistance value of the resistor R2 in the above-described embodiment. It is because it can reduce. Thereby, the overall power consumption in the
（第４の実施形態）
図７は、第４の実施形態を示すもので、第３の実施形態に比較して、抵抗Ｒ１１、Ｒ１２、トランジスタＱ３を削減したところを特徴としている。第３の実施形態と同一または類似の機能を有する部分について同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
(Fourth embodiment)
FIG. 7 shows a fourth embodiment, which is characterized in that resistors R11 and R12 and a transistor Q3 are reduced as compared with the third embodiment. Parts having the same or similar functions as those in the third embodiment are denoted by the same reference numerals, description thereof is omitted, and different parts are described below.
フォトモスリレー９の一次側電流I３は、整流器３の出力に応じて供給される電流Ｉ１と、ＤＣＤＣコンバータ４の出力電圧Ｖ１に応じた電流Ｉ２との和となる。したがって、電流Ｉ１＋Ｉ２がフォトモスリレー９の一次側電流Ｉ３の駆動電流下限値を上回り、駆動電流上限値を下回るように設定すれば良い。
The primary current I3 of the
例えば、フォトモスリレー９の一次側駆動電流上限値が２５［ｍＡ］、フォトモスリレー９の一次側駆動電流下限値が５［ｍＡ］であるときには、Ｉ１＝Ｉ２＝１０［ｍＡ］、Ｉ３＝２０［ｍＡ］となるように設定すると良い。本実施形態によれば、第３の実施形態に比較して部品点数を削減できる。
For example, when the primary drive current upper limit value of the
（第５の実施形態）
図８および図９は、第５の実施形態を示すもので、前述実施形態と異なるところは、図８に示すように、整流器１０、抵抗Ｒ２、Ｒ３、Ｒ１１、Ｒ１２、トランジスタＱ３を削減したところにあり、また、ダイオードＤ２が主電源線Ｎ１において主回路コンデンサＣ１とコンデンサＣ２との間に介在して構成されている。
(Fifth embodiment)
8 and 9 show the fifth embodiment. The difference from the previous embodiment is that the
図９は、動作をタイミングチャートによって示している。図９に示すように、電源投入後には、ＤＣＤＣコンバータ４が電圧Ｖ１を出力すると、トランジスタＱ１およびＱ２がオンし、フォトモスリレー９の一次側に電流が供給されるようになり、フォトモスリレー９の二次側が開放する（図９の（Ｉ））。電源遮断時には、トランジスタＱ１がオフすることで、フォトモスリレー９の一次側電流Ｉ３が遮断され、主回路コンデンサＣ１の蓄積電荷は放電されることになる（図９の（Ｈ））。
FIG. 9 shows the operation by a timing chart. As shown in FIG. 9, after the power is turned on, when the
この実施形態においては、ダイオードＤ２が主電源線Ｎ１に介在することで主回路コンデンサＣ１からコンデンサＣ２への充電を防ぐことが可能となり、電源遮断後にトランジスタＱ１をオフ状態に移行させることができる。 In this embodiment, the diode D2 is interposed in the main power supply line N1, so that charging from the main circuit capacitor C1 to the capacitor C2 can be prevented, and the transistor Q1 can be shifted to the off state after the power supply is cut off.
（第６の実施形態）
図１０は、第６の実施形態を示すもので、フォトモスリレー９の一次側にトランジスタＱ５を制御スイッチとして設け、電源遮断時には、制御回路５が所定時間後強制的にトランジスタＱ５によってフォトモスリレー９の一次側を短絡させることで、フォトモスリレー９の二次側の放電抵抗Ｒ１を主回路コンデンサＣ１の両端に接続して放電するところを特徴としている。第３の実施形態と同一部分について同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
(Sixth embodiment)
FIG. 10 shows a sixth embodiment, in which a transistor Q5 is provided as a control switch on the primary side of the
図１０に示すように、図５に示す構成に対しフォトモスリレー９の一次側にトランジスタＱ５が制御スイッチとして追加されている。制御回路５は、インバータ主回路６の入力直流電圧（主回路コンデンサＣ１の端子電圧）を逐次測定する。電源投入後には、主回路コンデンサＣ１の電圧は少々の変動（リプル電圧）を生じるもののほぼ一定であり、入力電源が遮断されると、徐々に電圧が低下する。制御回路５は、主回路コンデンサＣ１の電圧が一定レベルを下回ったことを条件として、入力電源が遮断されたものであると判断する。このとき、制御回路５がトランジスタＱ５にオン信号を与えることで、フォトモスリレー９の一次側に対する電流供給を断つ。すると、フォトモスリレー９の二次側をオン状態とすることができ、放電抵抗Ｒ１から主回路コンデンサＣ１の充電電荷を放電させることができる。
As shown in FIG. 10, a transistor Q5 is added as a control switch on the primary side of the
一次側駆動電流遮断用の強制遮断回路（トランジスタＱ５）の接続箇所としては、フォトモスリレー９の一次側に直接接続するのではなく、抵抗Ｒ７またはＲ１０の両端に接続するようにしても良い。トランジスタＱ５が抵抗Ｒ７またはＲ１０の端子間を導通接続することでトランジスタＱ２またはＱ１をオフでき、フォトモスリレー９の一次側に対する電流供給を遮断できる。なお、第３の実施形態の電気的構成にトランジスタＱ５（制御スイッチ）を付加した形態を示したが、その他の第１、第２、第４、第５の実施形態の回路構成をベースとして適用しても良い。
As a connection location of the forced cutoff circuit (transistor Q5) for interrupting the primary side drive current, it may be connected to both ends of the resistor R7 or R10 instead of being directly connected to the primary side of the
（第７の実施形態）
図１１および図１２は、第７の実施形態を示すもので、複数の主回路コンデンサを用いて電源を直流化する場合に通常動作時における複数の主回路コンデンサの電圧バランスを保ちながら、電源遮断時には主回路コンデンサの蓄積電荷を急速放電させるようにしたことを特徴としている。この第７の実施形態では、フォトモスリレー９の二次側の電気的接続を変更しており、フォトモスリレー９の一次側回路１１については前述の第１ないし第６の実施形態の何れかまたはその変形回路構成を適用できる。前述実施形態と同一部分について同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
(Seventh embodiment)
FIGS. 11 and 12 show a seventh embodiment. When a power source is converted to a direct current using a plurality of main circuit capacitors, the power supply is cut off while maintaining the voltage balance of the plurality of main circuit capacitors during normal operation. In some cases, the accumulated charge of the main circuit capacitor is rapidly discharged. In the seventh embodiment, the electrical connection on the secondary side of the
ノーマリーオンタイプのフォトモスリレー９は、現状では耐圧が３００Ｖ程度となっている。例えば４００Ｖクラス、６００Ｖクラスの高電圧のインバータ装置１は、直流化した後の電圧が高いため、主回路コンデンサＣ１として高耐圧コンデンサを１個用いて構成するより低耐圧コンデンサを複数直列接続して構成することが望ましい。するとサイズ、コストの点で有利となる。そこで、本実施形態では、互いに同一容量値、同一耐圧値の主回路コンデンサＣ１およびＣ３を主電源線Ｎ１およびＮ２間に直列接続した回路構成を適用する。
The normally-on type
主回路コンデンサＣ１およびＣ３は、個体差、温度特性など様々な要因に応じて端子電圧が時間的に変動する。したがって、たとえ主電源線Ｎ１およびＮ２間の電圧が安定化されていたとしても、主回路コンデンサＣ１の端子電圧Ｖｃ１および主回路コンデンサＣ３の端子電圧Ｖｃ３の偏差が大きくなる。 In the main circuit capacitors C1 and C3, the terminal voltage fluctuates with time according to various factors such as individual differences and temperature characteristics. Therefore, even if the voltage between main power supply lines N1 and N2 is stabilized, the deviation between terminal voltage Vc1 of main circuit capacitor C1 and terminal voltage Vc3 of main circuit capacitor C3 increases.
本実施形態では、主回路コンデンサＣ１およびＣ３の各端子電圧Ｖｃ１、Ｖｃ３のバランスを保つため電圧安定化回路１２が付加されている。この電圧安定化回路１２は、フォトモスリレー９の二次側に前述実施形態の放電抵抗Ｒ１に代えて構成されており、通常動作時においてフォトモスリレー９の二次側がオフすると、電圧安定化回路１２が、主回路コンデンサＣ１の端子電圧Ｖｃ１と主回路コンデンサＣ３の端子電圧Ｖｃ３のバランスを保持する。
In the present embodiment, a
電圧安定化回路１２は、主電源線Ｎ１およびＮ２間において、抵抗Ｒａ１〜Ｒａ４、抵抗Ｒｂ１〜Ｒｂ４、ダイオードＤａ、Ｄｂ、抵抗Ｒｃ１、Ｒｃ２、抵抗Ｒｄ１、Ｒｄ２、ＰＮＰトランジスタＱａおよびＮＰＮトランジスタＱｂを図示形態で接続して構成されている。
The
抵抗Ｒａ１〜Ｒａ４、および、抵抗Ｒｂ１〜Ｒｂ４は、互いに同一抵抗値によりバランス抵抗として構成されている。説明の簡単化のため、直流電圧Ｖｐｎが６００Ｖの場合について説明する。定常状態においては、直流電圧Ｖｐｎが６００Ｖの場合、直流電圧Ｖｐｎを１：１に分圧するため、主回路コンデンサＣ１およびＣ３の両端電圧Ｖｃ１、Ｖｃ３は、それぞれ３００Ｖとなり、主回路コンデンサＣ１およびＣ３の中間ノードの電圧Ｖｃは３００Ｖとなる。 The resistors Ra1 to Ra4 and the resistors Rb1 to Rb4 are configured as balance resistors with the same resistance value. For simplification of description, a case where the DC voltage Vpn is 600 V will be described. In the steady state, when the DC voltage Vpn is 600 V, the DC voltage Vpn is divided into 1: 1, so that the voltage Vc1 and Vc3 across the main circuit capacitors C1 and C3 are 300 V, respectively, and the main circuit capacitors C1 and C3 The voltage Vc at the intermediate node is 300V.
このバランス状態が保たれている場合、トランジスタＱａのゲートエミッタ間電圧Ｖｃ−Ｖａと、トランジスタＱｂのゲートエミッタ間電圧Ｖｂ−Ｖｃは共に０Ｖとなるため、トランジスタＱａおよびＱｂは共にオフ状態が保持され、主回路コンデンサＣ１およびＣ３の各端子電圧Ｖｃ１およびＶｃ３は理想的な３００Ｖで維持される。 When this balanced state is maintained, since the gate-emitter voltage Vc-Va of the transistor Qa and the gate-emitter voltage Vb-Vc of the transistor Qb are both 0 V, both the transistors Qa and Qb are maintained in the off state. The terminal voltages Vc1 and Vc3 of the main circuit capacitors C1 and C3 are maintained at an ideal 300V.
しかし、主回路コンデンサＣ１およびＣ３の個体差、温度特性のばらつきなどに応じて電圧Ｖｃ１およびＶｃ３間に差が発生すると、トランジスタＱａまたはＱｂの何れかがオン状態となり、電位差が０となるように動作し、電圧Ｖｃ１＝Ｖｃ３となる。 However, if a difference occurs between the voltages Vc1 and Vc3 in accordance with individual differences between the main circuit capacitors C1 and C3, variations in temperature characteristics, etc., either the transistor Qa or Qb is turned on and the potential difference becomes zero. Operates and the voltage Vc1 = Vc3.
図１２は、電源遮断後におけるトランジスタＱａおよびＱｂの状態、各部電圧の時間変化を概略的に表している。図１２（ａ）は、トランジスタＱａおよびＱｂのオンオフ状態を示しており、図１２（ｂ）は電圧Ｖｐｎ、Ｖｃ１、Ｖｃ３の時間変化を示しており、図１２（ｃ）は電圧Ｖａ、Ｖｂの時間変化を示している。 FIG. 12 schematically shows the state of the transistors Qa and Qb and the time variation of each part voltage after the power is shut off. FIG. 12A shows the on / off states of the transistors Qa and Qb, FIG. 12B shows the time variation of the voltages Vpn, Vc1, and Vc3, and FIG. 12C shows the voltages Va and Vb. The time change is shown.
インバータ装置１の供給電源が遮断され、フォトモスリレー９の一次側の制御入力に電流が供給されなくなり、フォトモスリレー９の二次側の制御出力がオン状態となると、電圧安定化回路１２の抵抗Ｒａ４の両端が導通接続されることになる。すると、電圧Ｖａが６００／３＝２００Ｖに急激に減少する（図１２（ｃ）参照）。
When the power supply of the
すると、トランジスタＱａのゲートエミッタ間に電位差（Ｖｃ−Ｖａ＝１００Ｖ）が生じ、トランジスタＱａがオン状態となり、主回路コンデンサＣ３の充電電荷が放電され始める。このとき、電圧Ｖｃが徐々に低下するため、トランジスタＱｂのゲートエミッタ間に電位差（Ｖｂ−Ｖｃ）を生じ、トランジスタＱｂがオン状態となり、主回路コンデンサＣ１も放電されることになる。この動作が継続することによって主回路コンデンサＣ１およびＣ３の充電電荷が放電されることになる。 Then, a potential difference (Vc−Va = 100 V) is generated between the gate and emitter of the transistor Qa, the transistor Qa is turned on, and the charge of the main circuit capacitor C3 starts to be discharged. At this time, since the voltage Vc gradually decreases, a potential difference (Vb−Vc) is generated between the gate and emitter of the transistor Qb, the transistor Qb is turned on, and the main circuit capacitor C1 is also discharged. As this operation continues, the charge charges on the main circuit capacitors C1 and C3 are discharged.
以上、本実施形態によれば、電源投入後には、フォトモスリレー９の一次側に駆動電流が入力されることによりフォトモスリレー９の二次側がオフ状態とされ、通常動作時において、電圧安定化回路１２は主回路コンデンサＣ１およびＣ３の端子間の電圧Ｖｃ１、Ｖｃ３のバランスを保持する。電源遮断時には、フォトモスリレー９の二次側をオン状態とすることで主回路コンデンサＣ１およびＣ３の互いの端子間の電圧バランスを崩して放電している。このため、主回路コンデンサＣ１およびＣ３の蓄積電荷を急速放電させることができる。特に、本実施形態において、制御スイッチとしてのフォトモスリレー９はノーマリーオン型のものの適用に限られない。したがって、フォトモスリレー９についてノーマリーオフ型のものを適用しても良い。なお、フォトモスリレー９は一般的なフォトカプラを適用しても良い。
As described above, according to the present embodiment, after the power is turned on, the drive current is input to the primary side of the photo-
本発明のいくつかの実施形態を説明したが、各実施形態１〜７に示した構成、条件に限定されることはなく、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, the present invention is not limited to the configurations and conditions shown in the first to seventh embodiments, and these embodiments are presented as examples, and the scope of the invention It is not intended to limit. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
図面中、１はインバータ装置、２は三相交流電源、３は整流器（第１整流器）、４はＤＣＤＣコンバータ、５は制御回路、６はインバータ主回路、７はモータ、８は放電制御回路、９はフォトモスリレー（制御スイッチ）、１０は整流器（第２整流器）、１２は電圧安定化回路、Ｑ１〜Ｑ５はトランジスタ（Ｑ１は第１半導体素子、Ｑ４は第２半導体素子、Ｑ３は第３半導体素子、Ｑ５は強制遮断回路）、Ｄ１、Ｄ２、Ｄａ、Ｄｂはダイオード（Ｄ２は逆流防止用ダイオード）、Ｒ１〜Ｒ１３は抵抗（Ｒ１は放電抵抗）、Ｃ１、Ｃ３は主回路コンデンサ、Ｃ２はコンデンサ、Ｎ１、Ｎ２は主電源線（主端子）、Ｎ３、Ｎ６はノード、Ｎ４、Ｎ５は副電源線を示す。 In the drawings, 1 is an inverter device, 2 is a three-phase AC power source, 3 is a rectifier (first rectifier), 4 is a DCDC converter, 5 is a control circuit, 6 is an inverter main circuit, 7 is a motor, 8 is a discharge control circuit, 9 is a photoMOS relay (control switch), 10 is a rectifier (second rectifier), 12 is a voltage stabilization circuit, Q1 to Q5 are transistors (Q1 is a first semiconductor element, Q4 is a second semiconductor element, and Q3 is a third. Semiconductor element, Q5 is a forced cutoff circuit), D1, D2, Da, Db are diodes (D2 is a backflow prevention diode), R1 to R13 are resistors (R1 is a discharge resistor), C1, C3 are main circuit capacitors, and C2 is Capacitors, N1 and N2 indicate main power supply lines (main terminals), N3 and N6 indicate nodes, and N4 and N5 indicate sub power supply lines.
Claims (7)
一次側に電流供給されると二次側をオフし前記一次側に電流供給されないと前記二次側をオンするフォトモスリレーによる制御スイッチ、および、当該制御スイッチの二次側に接続された放電抵抗を備えた放電制御回路と、を備え、
前記放電制御回路は、
電源投入後には、前記制御スイッチの一次側に電源供給することによって当該制御スイッチの二次側をオフして前記主回路コンデンサの主端子間を開放し、
電源遮断時には、前記制御スイッチの一次側の電源供給を断つことで、前記制御スイッチの二次側をオンさせて前記放電抵抗によって放電し前記主回路コンデンサの主端子間に少なくとも前記制御スイッチの二次側のオン抵抗、および、前記放電抵抗を含む線形回路の接続を保持するものであり、
電源投入後に交流電源を整流し当該整流出力を前記主回路コンデンサに供給する第１整流器と、
前記第１整流器とは別体に構成され前記交流電源を整流する第２整流器と、
電源投入後は前記第２整流器の整流出力に基づいて前記制御スイッチの一次側に電流供給し、前記第１整流器の整流出力に基づいて前記主回路コンデンサに電力蓄積された後には、当該主回路コンデンサの蓄積電力および前記第２整流器の整流出力に基づいて前記制御スイッチの一次側に電流供給する電流供給回路と、を備えたことを特徴とするインバータ装置の蓄積電力放電回路。 A main circuit capacitor connected between the main terminals and storing power from the time of power-on,
A control switch by a photo MOS relay that turns off the secondary side when current is supplied to the primary side and turns on the secondary side when current is not supplied to the primary side, and a discharge connected to the secondary side of the control switch A discharge control circuit including a resistor, and
The discharge control circuit includes:
After turning on the power, by supplying power to the primary side of the control switch, the secondary side of the control switch is turned off to open between the main terminals of the main circuit capacitor,
When the power is shut off, the power supply on the primary side of the control switch is cut off, so that the secondary side of the control switch is turned on and discharged by the discharge resistor, and at least two of the control switch are connected between the main terminals of the main circuit capacitor. Holds the connection of the linear circuit including the on-resistance on the secondary side and the discharge resistance ,
A first rectifier for rectifying an AC power supply after power-on and supplying the rectified output to the main circuit capacitor;
A second rectifier configured separately from the first rectifier and rectifying the AC power supply;
After the power is turned on, current is supplied to the primary side of the control switch based on the rectified output of the second rectifier, and power is stored in the main circuit capacitor based on the rectified output of the first rectifier. And a current supply circuit for supplying a current to the primary side of the control switch based on the accumulated power of the capacitor and the rectified output of the second rectifier .
一次側に電流供給されると二次側をオフし前記一次側に電流供給されないと前記二次側をオンするフォトモスリレーによる制御スイッチ、および、当該制御スイッチの二次側に接続された放電抵抗を備えた放電制御回路と、を備え、
前記放電制御回路は、
電源投入後には、前記制御スイッチの一次側に電源供給することによって当該制御スイッチの二次側をオフして前記主回路コンデンサの主端子間を開放し、
電源遮断時には、前記制御スイッチの一次側の電源供給を断つことで、前記制御スイッチの二次側をオンさせて前記放電抵抗によって放電し前記主回路コンデンサの主端子間に少なくとも前記制御スイッチの二次側のオン抵抗、および、前記放電抵抗を含む線形回路の接続を保持するものであり、
前記主回路コンデンサの端子電圧が所定電圧を下回ったと検出されたとき、または、当該検出されてから所定時間経過したときには、前記制御スイッチの一次側の電流を強制的に遮断する強制遮断回路を備えたことを特徴とするインバータ装置の蓄積電力放電回路。 A main circuit capacitor connected between the main terminals and storing power from the time of power-on,
A control switch by a photo MOS relay that turns off the secondary side when current is supplied to the primary side and turns on the secondary side when current is not supplied to the primary side, and a discharge connected to the secondary side of the control switch A discharge control circuit including a resistor, and
The discharge control circuit includes:
After turning on the power, by supplying power to the primary side of the control switch, the secondary side of the control switch is turned off to open between the main terminals of the main circuit capacitor,
When the power is shut off, the power supply on the primary side of the control switch is cut off, so that the secondary side of the control switch is turned on and discharged by the discharge resistor, and at least two of the control switch are connected between the main terminals of the main circuit capacitor. Holds the connection of the linear circuit including the on-resistance on the secondary side and the discharge resistance,
A forced cutoff circuit that forcibly cuts off the current on the primary side of the control switch when a terminal voltage of the main circuit capacitor is detected to be lower than a predetermined voltage or when a predetermined time has elapsed since the detection; accumulating power discharge circuit of the inverter and wherein the a.
一次側に電流供給されると二次側をオフし前記一次側に電流供給されないと前記二次側をオンするフォトモスリレーによる制御スイッチ、および、当該制御スイッチの二次側に接続された放電抵抗を備えた放電制御回路と、を備え、
前記放電制御回路は、
電源投入後には、前記制御スイッチの一次側に電源供給することによって当該制御スイッチの二次側をオフして前記主回路コンデンサの主端子間を開放し、
電源遮断時には、前記制御スイッチの一次側の電源供給を断つことで、前記制御スイッチの二次側をオンさせて前記放電抵抗によって放電し前記主回路コンデンサの主端子間に少なくとも前記制御スイッチの二次側のオン抵抗、および、前記放電抵抗を含む線形回路の接続を保持するものであり、
電源投入後に交流電源を整流し当該整流出力を前記主回路コンデンサに供給する第１整流器と、
電源投入後は、前記第１整流器による前記主回路コンデンサの蓄積電力に基づいて前記制御スイッチの一次側に電流供給する電流供給回路と、
前記第１整流器の整流出力を電力蓄積するコンデンサと、を備え、
前記第１整流器の出力ノードと前記主回路コンデンサとの間に前記コンデンサに対する逆流防止用ダイオードを備えたことを特徴とするインバータ装置の蓄積電力放電回路。 A main circuit capacitor connected between the main terminals and storing power from the time of power-on,
A control switch by a photo MOS relay that turns off the secondary side when current is supplied to the primary side and turns on the secondary side when current is not supplied to the primary side, and a discharge connected to the secondary side of the control switch A discharge control circuit including a resistor, and
The discharge control circuit includes:
After turning on the power, by supplying power to the primary side of the control switch, the secondary side of the control switch is turned off to open between the main terminals of the main circuit capacitor,
When the power is shut off, the power supply on the primary side of the control switch is cut off, so that the secondary side of the control switch is turned on and discharged by the discharge resistor, and at least two of the control switch are connected between the main terminals of the main circuit capacitor. Holds the connection of the linear circuit including the on-resistance on the secondary side and the discharge resistance,
A first rectifier for rectifying an AC power supply after power-on and supplying the rectified output to the main circuit capacitor;
After power-on, a current supply circuit that supplies current to the primary side of the control switch based on the accumulated power of the main circuit capacitor by the first rectifier;
A capacitor for storing electric power of the rectified output of the first rectifier,
Accumulating power discharge circuit of the inverter apparatus characterized by comprising a reverse flow preventing diode for the capacitor between the main circuit capacitor and the first rectifier output node.
一次側に電流供給されると二次側をオフし前記一次側に電流供給されないと前記二次側をオンするフォトモスリレーによる制御スイッチ、および、当該制御スイッチの二次側に接続された放電抵抗を備えた放電制御回路と、を備え、
前記放電制御回路は、
電源投入後には、前記制御スイッチの一次側に電源供給することによって当該制御スイッチの二次側をオフして前記主回路コンデンサの主端子間を開放し、
電源遮断時には、前記制御スイッチの一次側の電源供給を断つことで、前記制御スイッチの二次側をオンさせて前記放電抵抗によって放電し前記主回路コンデンサの主端子間に少なくとも前記制御スイッチの二次側のオン抵抗、および、前記放電抵抗を含む線形回路の接続を保持するものであり、
交流電源を直流電力に変換し前記主回路コンデンサの主端子間に出力する第１整流器と、
前記第１整流器とは別体に構成され前記交流電源を整流し直流電力に変換する第２整流器と、を備え、
前記放電制御回路は、前記制御スイッチの一次側に、
電源投入後において、前記第１整流器および前記第２整流器の整流出力を前記制御スイッチの一次側に通電する通電回路と、
前記通電回路による通電後、前記主回路コンデンサに電力が蓄積されると前記通電回路の通電経路を変更し、当該主回路コンデンサの蓄積電力に基づく出力電流を前記制御スイッチの一次側に経路変更すると共に、前記通電回路による前記制御スイッチの一次側への通電経路を遮断する通電経路変更回路と、が構成されていることを特徴とするインバータ装置の蓄積電力放電回路。 A main circuit capacitor connected between the main terminals and storing power from the time of power-on,
A control switch by a photo MOS relay that turns off the secondary side when current is supplied to the primary side and turns on the secondary side when current is not supplied to the primary side, and a discharge connected to the secondary side of the control switch A discharge control circuit including a resistor, and
The discharge control circuit includes:
After turning on the power, by supplying power to the primary side of the control switch, the secondary side of the control switch is turned off to open between the main terminals of the main circuit capacitor,
When the power is shut off, the power supply on the primary side of the control switch is cut off, so that the secondary side of the control switch is turned on and discharged by the discharge resistor, and at least two of the control switch are connected between the main terminals of the main circuit capacitor. Holds the connection of the linear circuit including the on-resistance on the secondary side and the discharge resistance,
A first rectifier for converting an AC power source into DC power and outputting between the main terminals of the main circuit capacitor;
A second rectifier configured separately from the first rectifier and configured to rectify the AC power source and convert it into DC power;
The discharge control circuit is on the primary side of the control switch,
An energization circuit for energizing the primary side of the control switch with the rectified outputs of the first rectifier and the second rectifier after power-on;
When power is accumulated in the main circuit capacitor after energization by the energization circuit, the energization path of the energization circuit is changed, and the output current based on the accumulated power of the main circuit capacitor is changed to the primary side of the control switch. together, power stored discharge circuit of the inverter device, characterized in that the current path changing circuit for interrupting the current path to the primary side of the control switch according to the energization circuit, is formed.
一次側に電流供給されると二次側をオフし前記一次側に電流供給されないと前記二次側をオンするフォトモスリレーによる制御スイッチ、および、当該制御スイッチの二次側に接続された放電抵抗を備えた放電制御回路と、を備え、
前記放電制御回路は、
電源投入後には、前記制御スイッチの一次側に電源供給することによって当該制御スイッチの二次側をオフして前記主回路コンデンサの主端子間を開放し、
電源遮断時には、前記制御スイッチの一次側の電源供給を断つことで、前記制御スイッチの二次側をオンさせて前記放電抵抗によって放電し前記主回路コンデンサの主端子間に少なくとも前記制御スイッチの二次側のオン抵抗、および、前記放電抵抗を含む線形回路の接続を保持するものであり、
交流電源を直流電力に変換し前記主回路コンデンサの主端子間に出力する第１整流器と、
前記第１整流器とは別体に構成され前記交流電源を整流し直流電力に変換する第２整流器と、
前記第１整流器の整流出力に接続され制御電源を出力するＤＣＤＣコンバータと、を備え、
前記放電制御回路は、
前記第２整流器の整流出力に応じて電力蓄積されるコンデンサと、
前記コンデンサの蓄積電力に応じて前記ＤＣＤＣコンバータの出力を前記制御スイッチの一次側にオンオフ通電する第１半導体素子と、を備え、
電源投入時には、前記第２整流器を通じて電流が前記制御スイッチの一次側に流されることで前記制御スイッチの二次側をオフし、前記主回路コンデンサおよび前記放電抵抗を開放すると共に、前記コンデンサの蓄積電圧を上昇させ、
前記ＤＣＤＣコンバータが電圧を出力すると、前記ＤＣＤＣコンバータの電圧に応じた電流を前記制御スイッチの一次側に通電すると共に、前記第２整流器を通じて前記制御スイッチの一次側に流れた電流を遮断することで、前記制御スイッチの二次側をオフして前記主回路コンデンサおよび前記放電抵抗の開放状態を保持し、
電源遮断時には、前記コンデンサの蓄積電力が減少することに応じて前記第１半導体素子がオフすると前記ＤＣＤＣコンバータの出力電圧を前記制御スイッチの一次側に通電オフすることを特徴とするインバータ装置の蓄積電力放電回路。 A main circuit capacitor connected between the main terminals and storing power from the time of power-on,
A control switch by a photo MOS relay that turns off the secondary side when current is supplied to the primary side and turns on the secondary side when current is not supplied to the primary side, and a discharge connected to the secondary side of the control switch A discharge control circuit including a resistor, and
The discharge control circuit includes:
After turning on the power, by supplying power to the primary side of the control switch, the secondary side of the control switch is turned off to open between the main terminals of the main circuit capacitor,
When the power is shut off, the power supply on the primary side of the control switch is cut off, so that the secondary side of the control switch is turned on and discharged by the discharge resistor, and at least two of the control switch are connected between the main terminals of the main circuit capacitor. Holds the connection of the linear circuit including the on-resistance on the secondary side and the discharge resistance,
A first rectifier for converting an AC power source into DC power and outputting between the main terminals of the main circuit capacitor;
A second rectifier configured separately from the first rectifier and configured to rectify the AC power supply and convert it into DC power;
A DCDC converter connected to the rectified output of the first rectifier and outputting a control power supply,
The discharge control circuit includes:
A capacitor for storing power according to the rectified output of the second rectifier;
A first semiconductor element that energizes an output of the DCDC converter to the primary side of the control switch in accordance with the stored power of the capacitor,
When the power is turned on, a current is passed through the second rectifier to the primary side of the control switch to turn off the secondary side of the control switch, open the main circuit capacitor and the discharge resistor, and store the capacitor. Increase the voltage,
When the DCDC converter outputs a voltage, a current corresponding to the voltage of the DCDC converter is supplied to the primary side of the control switch, and the current flowing to the primary side of the control switch through the second rectifier is cut off. The secondary side of the control switch is turned off to maintain the open state of the main circuit capacitor and the discharge resistor,
During power off, the inverter apparatus characterized by energizing off the output voltage of the DCDC converter and off said first semiconductor device on the primary side of the control switches in response to the accumulation power decreases of the capacitor Accumulated power discharge circuit.
一次側に電流供給されると二次側をオフし前記一次側に電流供給されないと前記二次側をオンするフォトモスリレーによる制御スイッチ、および、当該制御スイッチの二次側に接続された放電抵抗を備えた放電制御回路と、を備え、
前記放電制御回路は、
電源投入後には、前記制御スイッチの一次側に電源供給することによって当該制御スイッチの二次側をオフして前記主回路コンデンサの主端子間を開放し、
電源遮断時には、前記制御スイッチの一次側の電源供給を断つことで、前記制御スイッチの二次側をオンさせて前記放電抵抗によって放電し前記主回路コンデンサの主端子間に少なくとも前記制御スイッチの二次側のオン抵抗、および、前記放電抵抗を含む線形回路の接続を保持するものであり、
交流電源を直流電力に変換し前記主回路コンデンサの主端子間に出力する第１整流器と、
前記第１整流器とは別体に構成され前記交流電源を整流し直流電力に変換する第２整流器と、
前記第１整流器の整流出力に接続され制御電源を出力するＤＣＤＣコンバータと、を備え、
前記放電制御回路は、
前記第２整流器の整流出力に応じて電力蓄積されるコンデンサと、
前記コンデンサの蓄積電力に応じて前記ＤＣＤＣコンバータの出力を前記制御スイッチの一次側にオンオフ通電する第１半導体素子と、
電源投入時には前記第２整流器を通じて電源を前記制御スイッチの一次側に通電する第１抵抗および第２抵抗を含む第１直列抵抗回路と、
前記第１直列抵抗回路に並列接続され前記第１整流器を通じて電源を前記制御スイッチの一次側に通電する第３抵抗および第２半導体素子であって、前記第２半導体素子の制御端子には前記第１直列抵抗回路の共通接続点が接続された第３抵抗および第２半導体素子と、
前記ＤＣＤＣコンバータの出力に直列接続された第２直列抵抗回路と、
前記第２直列抵抗回路の共通接続点に制御端子が接続されると共に出力が前記第１直列抵抗回路の共通接続点と前記第２整流器の低電位ノードに接続された第３半導体素子と、を備え、
通常動作時には、前記ＤＣＤＣコンバータから前記第２直列抵抗回路に電流を流すことで前記第３半導体素子がオンし、前記第１抵抗および前記第３半導体素子に電流を流すと共に前記第１抵抗から前記制御スイッチの一次側に通電する電流を遮断し、ほぼ同時に、前記ＤＣＤＣコンバータの出力電圧について前記第１半導体素子を通じて前記制御スイッチの一次側に通電することを特徴とするインバータ装置の蓄積電力放電回路。 A main circuit capacitor connected between the main terminals and storing power from the time of power-on,
A control switch by a photo MOS relay that turns off the secondary side when current is supplied to the primary side and turns on the secondary side when current is not supplied to the primary side, and a discharge connected to the secondary side of the control switch A discharge control circuit including a resistor, and
The discharge control circuit includes:
After turning on the power, by supplying power to the primary side of the control switch, the secondary side of the control switch is turned off to open between the main terminals of the main circuit capacitor,
When the power is shut off, the power supply on the primary side of the control switch is cut off, so that the secondary side of the control switch is turned on and discharged by the discharge resistor, and at least two of the control switch are connected between the main terminals of the main circuit capacitor. Holds the connection of the linear circuit including the on-resistance on the secondary side and the discharge resistance,
A first rectifier for converting an AC power source into DC power and outputting between the main terminals of the main circuit capacitor;
A second rectifier configured separately from the first rectifier and configured to rectify the AC power supply and convert it into DC power;
A DCDC converter connected to the rectified output of the first rectifier and outputting a control power supply,
The discharge control circuit includes:
A capacitor for storing power according to the rectified output of the second rectifier;
A first semiconductor element for energizing the output of the DCDC converter to the primary side of the control switch according to the stored power of the capacitor;
A first series resistance circuit including a first resistor and a second resistor for energizing a power source to the primary side of the control switch through the second rectifier when the power is turned on;
A third resistor and a second semiconductor element connected in parallel to the first series resistor circuit and energizing the primary side of the control switch through the first rectifier, the control terminal of the second semiconductor element being connected to the first resistor; A third resistor and a second semiconductor element connected to a common connection point of one series resistor circuit;
A second series resistor circuit connected in series to the output of the DCDC converter;
A control terminal connected to a common connection point of the second series resistance circuit, and a third semiconductor element having an output connected to the common connection point of the first series resistance circuit and a low potential node of the second rectifier, Prepared,
During normal operation, the third semiconductor element is turned on by passing a current from the DCDC converter to the second series resistor circuit, and a current is passed through the first resistor and the third semiconductor element, and from the first resistor to the second resistor. cut off the current supplied to the primary side of the control switch, almost simultaneously, the power accumulated in the discharge of the inverter apparatus characterized by energizing the primary side of the control switch for the output voltage of the DCDC converter through the first semiconductor element circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011139427A JP5797946B2 (en) | 2011-06-23 | 2011-06-23 | Stored power discharge circuit of inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011139427A JP5797946B2 (en) | 2011-06-23 | 2011-06-23 | Stored power discharge circuit of inverter device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015007700A Division JP2015073435A (en) | 2015-01-19 | 2015-01-19 | Storage power discharge circuit for inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013009486A JP2013009486A (en) | 2013-01-10 |
| JP5797946B2 true JP5797946B2 (en) | 2015-10-21 |
Family
ID=47676354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011139427A Expired - Fee Related JP5797946B2 (en) | 2011-06-23 | 2011-06-23 | Stored power discharge circuit of inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5797946B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5973322B2 (en) * | 2012-10-31 | 2016-08-23 | 東芝シュネデール・インバータ株式会社 | Stored power discharge circuit of inverter device |
| KR20140114151A (en) | 2013-03-18 | 2014-09-26 | 주식회사 한라홀딩스 | Forced discharge circuit of battery charger for electric vehicle, battery charger for electric vehicle including the same circuit and electric vehicle having the function of the charge |
| CN110943720B (en) * | 2018-09-21 | 2024-01-26 | 凌宇科技（北京）有限公司 | Automatic shutdown circuit of equipment and equipment |
| CN114563621A (en) * | 2022-02-11 | 2022-05-31 | 北京鼎立鑫科技有限公司 | Aluminum electrolytic tank voltage collector |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314132A (en) * | 1987-06-17 | 1988-12-22 | Nippon Koden Corp | Charge and discharge apparatus |
| JPH0530755A (en) * | 1991-07-23 | 1993-02-05 | Fuji Electric Co Ltd | Discharging circuit for inverter device |
| JPH0937562A (en) * | 1995-07-17 | 1997-02-07 | Mitsubishi Electric Corp | Inverter device |
| JP3565322B2 (en) * | 1999-10-15 | 2004-09-15 | シャープ株式会社 | Optical coupling device |
| JP4822934B2 (en) * | 2006-05-22 | 2011-11-24 | 株式会社オーディオテクニカ | Microphone circuit |
-
2011
- 2011-06-23 JP JP2011139427A patent/JP5797946B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013009486A (en) | 2013-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10608525B2 (en) | Method and apparatus for implementing a power converter input terminal voltage discharge circuit | |
| US9019000B2 (en) | Driver circuit having a storage device for driving switching device | |
| JP5849488B2 (en) | Switching power supply | |
| JP6461950B2 (en) | Driver with open output protection | |
| JP5910395B2 (en) | Drive circuit | |
| JP5973322B2 (en) | Stored power discharge circuit of inverter device | |
| JP2008182884A (en) | Control device of electronic switch for electric power and variable speed driver having same device | |
| JP6789780B2 (en) | Rectifier and alternator using it | |
| JP6203020B2 (en) | Battery pack having charge / discharge switch circuit | |
| US20140184285A1 (en) | Start-Up Circuitry | |
| JP5797946B2 (en) | Stored power discharge circuit of inverter device | |
| CN212486401U (en) | Power supply and peripheral circuit for power supply | |
| JP5216819B2 (en) | Power supply | |
| JP2007517490A (en) | Short-circuit control in the inductance of a voltage rise converter | |
| JP4483867B2 (en) | Power supply | |
| US20160308530A1 (en) | Gate driver for driving inverter | |
| JP3990421B2 (en) | Inrush current reduction circuit and electrical equipment | |
| JP6309855B2 (en) | Regulator circuit | |
| TWI623958B (en) | Timer apparatus | |
| US9077256B2 (en) | Method of forming a low power dissipation regulator and structure therefor | |
| JP2016158126A (en) | Cut-off circuit | |
| JP2015073435A (en) | Storage power discharge circuit for inverter device | |
| JP5863024B2 (en) | Synchronous rectifier circuit | |
| JP2015154682A (en) | Dc/dc converter | |
| JP6797036B2 (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150820 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5797946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |