JP5796447B2 - 情報処理装置、正当性検証方法、正当性検証プログラム - Google Patents
情報処理装置、正当性検証方法、正当性検証プログラム Download PDFInfo
- Publication number
- JP5796447B2 JP5796447B2 JP2011222617A JP2011222617A JP5796447B2 JP 5796447 B2 JP5796447 B2 JP 5796447B2 JP 2011222617 A JP2011222617 A JP 2011222617A JP 2011222617 A JP2011222617 A JP 2011222617A JP 5796447 B2 JP5796447 B2 JP 5796447B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- verified
- information processing
- processing apparatus
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
Description
以下、図面を参照し、本発明の第1実施例に係る情報処理装置1について説明する。
図2は、本発明の第1実施例に係る情報処理装置1のシステム構成例である。情報処理装置1は、主要な構成として、CPU10と、ブートデバイス11と、補助記憶装置12と、暗号計算エンジン13と、RAM14と、がバス16によって接続された構成となっている。
本実施例に係る情報処理装置1は、起動時(電源投入時、再起動時)等において、被検証データ12#0〜12#Nが改竄・破壊等されていないかどうかを検証するための正当性検証を行う。正当性検証を行うタイミングについては特段の制約はなく、任意に定めてよい。以下、その手順等について説明する。
以上説明した本実施例の情報処理装置1によれば、上記説明したように、いずれかの被検証データが改竄・破壊等されたことにより、当該被検証データが正当でないと判定されても、より下位の被検証データが正当であれば自動的に情報処理装置1を通常作動状態に移行させることができるため、情報処理装置1の利便性を高めることができる。
以下、図面を参照し、本発明の第2実施例に係る情報処理装置2について説明する。
本発明の第2実施例に係る情報処理装置2は、各構成要素の基本機能に関して第1実施例と共通するため、各構成について同一の符号を付し、全体の図示及び各構成要素の基本機能についての説明は省略する。
図4は、情報処理装置2の起動時における処理の流れを示すフローチャートである。
以上説明した本実施例の情報処理装置2によれば、第1実施例の情報処理装置1と同様の効果を奏するのに加え、被検証データをRAM14にコピーした上で、RAM14に格納された被検証データに対して暗号計算を行うため、より迅速に正当性検証を行うことができる。
以下、図面を参照し、本発明の第3実施例に係る情報処理装置3について説明する。
本発明の第3実施例に係る情報処理装置3は、各構成要素の基本機能に関して第1実施例と共通するため、各構成について同一の符号を付し、全体の図示及び各構成要素の基本機能についての説明は省略する。
図5は、情報処理装置3の起動時における処理の流れを示すフローチャートである。
以上説明した本実施例の情報処理装置3によれば、第1実施例の情報処理装置1と同様の効果を奏するのに加え、被検証データ#0については、より迅速に正当性検証を行うことができ、被検証データ#1以下については、プログラム設計のフレキシビリティを高めることができる。
以下、図面を参照し、本発明の第4実施例に係る情報処理装置4について説明する。
図6は、本発明の第4実施例に係る情報処理装置4のシステム構成例である。以下、第1実施例との共通部分については同一の符号を付し、詳細な説明を省略する。
図7は、情報処理装置4の起動時における処理の流れを示すフローチャートである。
以上説明した本実施例の情報処理装置4によれば、第1実施例の情報処理装置1と同様の効果を奏するのに加え、オペレーティングシステム等の基本ソフトウエアが含まれるルート部分についての正当性検証が速やかに終了するため、ユーザから見た情報処理装置4の起動時間を短縮することができる。
以下、図面を参照し、本発明の第5実施例に係る情報処理装置5について説明する。
図9は、本発明の第5実施例に係る情報処理装置5のシステム構成例である。以下、第4実施例との共通部分については同一の符号を付し、詳細な説明を省略する。
本実施例の情報処理装置5は、基本的な正当性検証の手順については第4実施例において図7により説明した処理と同様の処理を行うため、フローチャートの図示及び説明を省略する。本実施例では、図7のS416の処理において、被検証データ(ルート部分)がより上位の被検証データ(ルート部分)のリカバリの全てを実行するのではなく、データをI/O18に接続された機器から読み込んで補助記憶装置12に上書き保存するための処理を実行する。同様に、図7のS426の処理の後には、被検証データ(付加部分)がより上位の被検証データ(付加部分)のリカバリの全てを実行するのではなく、データをI/O18に接続された機器から読み込んで補助記憶装置12に上書き保存するための処理を実行する。
第5実施例の作動原理は、第1〜第3実施例で説明した構成に対しても適用可能である。すなわち、被検証データがルート部分と付加部分に分かれていない構成においても、被検証データがより上位の被検証データのリカバリの全てを実行するのではなく、データをI/O18に接続された機器から読み込んで補助記憶装置12に上書き保存するための処理を実行する構成としてよい。
以上説明した本実施例の情報処理装置5によれば、第1実施例の情報処理装置1と同様の効果を奏するのに加え、被検証データとして予め格納しておくデータのサイズを小さくすることができる。また、外部にリカバリプログラム等を保持する構成を採用することによって、情報処理装置5のバージョンアップ等にも柔軟に対応することができる。
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
10 CPU
11 ブートデバイス
11A BIOS
11B 正当性検証プログラム
11C 秘密鍵
11D 比較データ
11E アドレステーブル
12 補助記憶装置
12#0、12#1、…、12#N、12#0*、12#1*、…、12#N* 被検証データ
13 暗号計算エンジン
14 RAM
16 バス
17 SoC
18 I/O
Claims (14)
- 正当性検証のためのプログラムが格納された不揮発性記憶部と、
アドレスが固定値として認識可能な複数の領域に、優先順位が規定された複数の被検証データが格納された補助記憶装置と、
前記複数の被検証データに対して前記正当性検証のためのプログラムを実行する実行手段であって、前記複数の被検証データのうち一の被検証データが正当であると判定されるまで、前記優先順位に従って前記正当性検証を順番に実行する実行手段と、を有し、
前記実行手段は、前記複数の被検証データのうち前記優先順位が最上位の被検証データについては揮発性記憶部にコピーした後に前記正当性検証を実行し、前記複数の被検証データのうち前記優先順位が最上位でない被検証データについては前記補助記憶装置上で前記正当性検証を実行する手段である情報処理装置。 - 正当性検証のためのプログラムが格納された不揮発性記憶部と、
アドレスが固定値として認識可能な複数の領域に、優先順位が規定された複数の被検証データが格納された補助記憶装置と、
前記複数の被検証データに対して前記正当性検証のためのプログラムを実行する実行手段であって、前記複数の被検証データのうち一の被検証データが正当であると判定されるまで、前記優先順位に従って前記正当性検証を順番に実行する実行手段と、を有し、
前記補助記憶装置に格納された被検証データは、それぞれオペレーティングシステムを含むルート部分と、アプリケーションプログラムを含む付加部分に分かれており、ある被検証データのルート部分が正当であるという検証結果が得られると、該ルート部分を起動する処理を行った後に、同じ前記優先順位の被検証データの付加部分の前記正当性検証に係る処理が実行される情報処理装置。 - 請求項1又は2に記載の情報処理装置であって、
前記複数の被検証データのうち、前記優先順位が最上位でない一以上の被検証データは、前記優先順位がより上位の被検証データのリカバリプログラムを含む情報処理装置。 - 請求項1〜3のいずれか1項に記載の情報処理装置であって、
前記不揮発性記憶部及び前記実行手段は、SoC(System-on-a-Chip)又はASIC(Application Specific Integrated Circuit)として構成される情報処理装置。 - 請求項1ないし4のいずれか1項に記載の情報処理装置であって、
前記複数の被検証データは、前記補助記憶装置の物理アドレスに関して、前記優先順位に従って並べられている情報処理装置。 - 請求項2に記載の情報処理装置であって、
前記実行手段は、前記複数の被検証データを揮発性記憶部にコピーした後に前記正当性検証を実行する手段である情報処理装置。 - 請求項2に記載の情報処理装置であって、
前記被検証データのルート部分は、同じ前記優先順位の被検証データの付加部分が格納されたアドレスを認識可能であり、該付加部分に対する前記正当性検証の少なくとも一部を実行するためのプログラムを含む情報処理装置。 - 請求項2又は7に記載の情報処理装置であって、
ある被検証データの付加部分について正当でないという検証結果が得られた場合、前記優先順位が一つ下位の被検証データのルート部分の前記正当性検証が実行される情報処理装置。 - 請求項2又は7に記載の情報処理装置であって、
ある被検証データの付加部分について正当でないという検証結果が得られた場合、前記優先順位が一つ下位の被検証データの付加部分の前記正当性検証が実行される情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記複数の被検証データのうち、前記優先順位が最上位でない一以上の被検証データは、前記優先順位がより上位の被検証データのリカバリプログラムの少なくとも一部を外部機器から読み込むための制御を行うプログラムを含む情報処理装置。 - 請求項10に記載の情報処理装置であって、
前記優先順位がより上位の被検証データのリカバリプログラムの少なくとも一部を外部機器から読み込むための制御を行うプログラムは、前記揮発性記憶部に展開されて実行される情報処理装置。 - 補助記憶装置におけるアドレスが固定値として認識可能な複数の領域に、優先順位が規定された複数の被検証データが格納された情報処理装置における被検証データの正当性検証方法であって、
該情報処理装置の実行手段が、
前記複数の被検証データから前記優先順位に従って一の被検証データを選択する処理と、
前記選択された被検証データに対して正当性検証を実行する処理と、
を前記複数の被検証データのうち一の被検証データが正当であると判定されるまで繰り返し実行し、
前記実行手段は、前記複数の被検証データのうち前記優先順位が最上位の被検証データについては揮発性記憶部にコピーした後に前記正当性検証を実行し、前記複数の被検証データのうち前記優先順位が最上位でない被検証データについては前記補助記憶装置上で前記正当性検証を実行する正当性検証方法。 - 補助記憶装置におけるアドレスが固定値として認識可能な複数の領域に、優先順位が規定された複数の被検証データが格納された情報処理装置における被検証データの正当性検証プログラムであって、
該情報処理装置に、
前記複数の被検証データから前記優先順位に従って一の被検証データを選択する処理と、
前記選択された被検証データに対して正当性検証を実行する処理と、
を前記複数の被検証データのうち一の被検証データが正当であると判定されるまで繰り返し実行させる実行処理を、実行させ、
前記実行処理では、前記複数の被検証データのうち前記優先順位が最上位の被検証データについては揮発性記憶部にコピーした後に前記正当性検証を実行し、前記複数の被検証データのうち前記優先順位が最上位でない被検証データについては前記補助記憶装置上で前記正当性検証を実行する正当性検証プログラム。 - 補助記憶装置におけるアドレスが固定値として認識可能な複数の領域に、優先順位が規定された複数の被検証データが格納された情報処理装置における被検証データの正当性検証プログラムであって、
該情報処理装置に、
前記複数の被検証データから前記優先順位に従って一の被検証データを選択する処理と、
前記選択された被検証データに対して正当性検証を実行する処理と、
を前記複数の被検証データのうち一の被検証データが正当であると判定されるまで繰り返し実行させる実行処理と、を実行させ、
前記補助記憶装置に格納された被検証データは、それぞれオペレーティングシステムを含むルート部分と、アプリケーションプログラムを含む付加部分に分かれており、
前記実行処理では、ある被検証データのルート部分が正当であるという検証結果が得られると、該ルート部分を起動する処理を行った後に、同じ前記優先順位の被検証データの付加部分の正当性検証に係る処理を実行する正当性検証プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011222617A JP5796447B2 (ja) | 2011-10-07 | 2011-10-07 | 情報処理装置、正当性検証方法、正当性検証プログラム |
US13/632,354 US8751817B2 (en) | 2011-10-07 | 2012-10-01 | Data processing apparatus and validity verification method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011222617A JP5796447B2 (ja) | 2011-10-07 | 2011-10-07 | 情報処理装置、正当性検証方法、正当性検証プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084078A JP2013084078A (ja) | 2013-05-09 |
JP5796447B2 true JP5796447B2 (ja) | 2015-10-21 |
Family
ID=48042908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011222617A Expired - Fee Related JP5796447B2 (ja) | 2011-10-07 | 2011-10-07 | 情報処理装置、正当性検証方法、正当性検証プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8751817B2 (ja) |
JP (1) | JP5796447B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210281423A1 (en) * | 2020-03-09 | 2021-09-09 | Kabushiki Kaisha Toshiba | Information processing device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5776480B2 (ja) * | 2011-10-07 | 2015-09-09 | 株式会社リコー | 情報処理装置、正当性検証方法、正当性検証プログラム |
US9600291B1 (en) * | 2013-03-14 | 2017-03-21 | Altera Corporation | Secure boot using a field programmable gate array (FPGA) |
JP6136834B2 (ja) * | 2013-10-07 | 2017-05-31 | 富士通株式会社 | ストレージ制御装置、制御プログラムおよび制御方法 |
TW201612792A (en) * | 2014-09-22 | 2016-04-01 | Hon Hai Prec Ind Co Ltd | Protect writing device and method for flash memory with mask rom |
JP6373888B2 (ja) * | 2016-03-01 | 2018-08-15 | 株式会社東芝 | 情報処理装置及び制御方法 |
CN109684429B (zh) * | 2018-12-18 | 2022-06-21 | 南京云灿信息科技有限公司 | 一种基于三维数字地球的低空飞行目标识别系统及算法 |
CN112131828B (zh) * | 2020-09-18 | 2022-06-17 | 山东云海国创云计算装备产业创新中心有限公司 | 一种数据处理方法、装置、设备及可读存储介质 |
JP2022077803A (ja) * | 2020-11-12 | 2022-05-24 | 株式会社オートネットワーク技術研究所 | 車載ecu、プログラム及び情報処理方法 |
CN117651947A (zh) | 2021-07-21 | 2024-03-05 | 三菱电机株式会社 | 信息处理装置、信息处理方法以及信息处理程序 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8191166B2 (en) * | 2002-09-27 | 2012-05-29 | Broadcom Corporation | System and method for securely handling control information |
US6986052B1 (en) * | 2000-06-30 | 2006-01-10 | Intel Corporation | Method and apparatus for secure execution using a secure memory partition |
US7020716B2 (en) * | 2001-08-31 | 2006-03-28 | Adaptec, Inc. | Method and system for verifying the hardware implementation of TCP/IP |
JP2005227995A (ja) | 2004-02-12 | 2005-08-25 | Sony Corp | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
US7386819B1 (en) * | 2005-07-28 | 2008-06-10 | Altera Corporation | Methods of verifying functional equivalence between FPGA and structured ASIC logic cells |
JP4931542B2 (ja) | 2005-10-12 | 2012-05-16 | パナソニック株式会社 | ロード先情報に対する改ざん検証機能を備えたプログラムローダ、プログラムローダを含むプロセッサ、プロセッサを含むデータ処理装置、プログラムロード方法、及び集積回路 |
US8127144B2 (en) | 2005-10-12 | 2012-02-28 | Panasonic Corporation | Program loader operable to verify if load-destination information has been tampered with, processor including the program loader, data processing device including the processor, promgram loading method, and integrated circuit |
JP4769608B2 (ja) | 2006-03-22 | 2011-09-07 | 富士通株式会社 | 起動検証機能を有する情報処理装置 |
US8000493B2 (en) * | 2007-03-08 | 2011-08-16 | Broadcom Corporation | Method and system for watermark embedding in a multimedia system-on-chip |
JP5085287B2 (ja) | 2007-11-21 | 2012-11-28 | 株式会社リコー | 情報処理装置、正当性検証方法および正当性検証プログラム |
US8336009B2 (en) * | 2010-06-30 | 2012-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for electronic system function verification at two levels |
-
2011
- 2011-10-07 JP JP2011222617A patent/JP5796447B2/ja not_active Expired - Fee Related
-
2012
- 2012-10-01 US US13/632,354 patent/US8751817B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210281423A1 (en) * | 2020-03-09 | 2021-09-09 | Kabushiki Kaisha Toshiba | Information processing device |
US11888990B2 (en) * | 2020-03-09 | 2024-01-30 | Kabushiki Kaisha Toshiba | Information processing device controlling analysis of a program being executed based on a result of verification of an analysis program |
Also Published As
Publication number | Publication date |
---|---|
US8751817B2 (en) | 2014-06-10 |
JP2013084078A (ja) | 2013-05-09 |
US20130091394A1 (en) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5796447B2 (ja) | 情報処理装置、正当性検証方法、正当性検証プログラム | |
JP5740573B2 (ja) | 情報処理装置および情報処理方法 | |
US8438377B2 (en) | Information processing apparatus, method and computer-readable storage medium that encrypts and decrypts data using a value calculated from operating-state data | |
JP5767751B2 (ja) | Biosを検証する方法、コンピューティングプラットフォーム、およびプログラム | |
JP6373888B2 (ja) | 情報処理装置及び制御方法 | |
EP1788506A2 (en) | Method and apparatus for securely updating and boot code image | |
JP2011527777A (ja) | 安全な起動メカニズムを備えたコンピュータシステム | |
JP2009199530A (ja) | 情報処理装置及びその制御方法 | |
TW200903326A (en) | Trusted component update system and method | |
US20100131694A1 (en) | Secure Boot ROM Emulation | |
TWI570591B (zh) | 允許測試金鑰用於bios安裝之技術 | |
CN113177201A (zh) | 程序校验、签名方法及装置、soc芯片 | |
JP6930884B2 (ja) | Bios管理装置、bios管理システム、bios管理方法、及び、bios管理プログラム | |
JP2003058486A (ja) | 画像形成装置 | |
JP5759827B2 (ja) | メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 | |
JP5776480B2 (ja) | 情報処理装置、正当性検証方法、正当性検証プログラム | |
CN109460262B (zh) | 验证主系统镜像合法性的方法、系统、安卓设备及介质 | |
JP7341376B2 (ja) | 情報処理装置、情報処理方法、及び、情報処理プログラム | |
JP7171339B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
JP7465107B2 (ja) | 情報処理装置及び方法 | |
WO2022261865A1 (zh) | 一种芯片安全启动方法及芯片 | |
JP7313395B2 (ja) | 情報処理装置とその制御方法、及びプログラム | |
CN107360167B (zh) | 一种认证方法及装置 | |
JP2020187650A (ja) | コントローラシステム及び方法 | |
CN113742784A (zh) | 应用加速验证映像文件方法的系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150803 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5796447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |