JP5786390B2 - Rectifier circuit - Google Patents

Rectifier circuit Download PDF

Info

Publication number
JP5786390B2
JP5786390B2 JP2011058696A JP2011058696A JP5786390B2 JP 5786390 B2 JP5786390 B2 JP 5786390B2 JP 2011058696 A JP2011058696 A JP 2011058696A JP 2011058696 A JP2011058696 A JP 2011058696A JP 5786390 B2 JP5786390 B2 JP 5786390B2
Authority
JP
Japan
Prior art keywords
terminal
high frequency
voltage
mos transistor
rectifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011058696A
Other languages
Japanese (ja)
Other versions
JP2012196068A (en
Inventor
浩之 水谷
浩之 水谷
智宏 田所
智宏 田所
恒次 堤
恒次 堤
新庄 真太郎
真太郎 新庄
高橋 貴紀
貴紀 高橋
谷口 英司
英司 谷口
下沢 充弘
充弘 下沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011058696A priority Critical patent/JP5786390B2/en
Publication of JP2012196068A publication Critical patent/JP2012196068A/en
Application granted granted Critical
Publication of JP5786390B2 publication Critical patent/JP5786390B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、RFID(Radio Frequency IDentification)タグやマイクロ波エネルギー伝送などに用いられ、入力された高周波電力を直流電力に変換する整流回路に関するものである。   The present invention relates to a rectifier circuit that is used for RFID (Radio Frequency IDentification) tags, microwave energy transmission, and the like, and converts input high-frequency power into DC power.

高周波、特にマイクロ波帯で用いられる整流回路として、従来から非特許文献1(図1)に示される構成が用いられてきた。これは、ダイオードと低域通過フィルタ、及び直流通過フィルタから構成される整流回路である。図7(a)にダイオードの電流−電圧特性を示す。図中、Vは電圧、Iは電流である。ダイオードは非線形素子であり、ON電圧(Von)を超える順方向電圧に対しては電流を流し(ON状態)、ON電圧より低い逆方向電圧に対しては電流を流さない(OFF状態)。   Conventionally, the configuration shown in Non-Patent Document 1 (FIG. 1) has been used as a rectifier circuit used in high frequency, particularly in the microwave band. This is a rectifier circuit composed of a diode, a low-pass filter, and a DC-pass filter. FIG. 7A shows the current-voltage characteristics of the diode. In the figure, V is a voltage and I is a current. The diode is a non-linear element, and allows a current to flow for a forward voltage exceeding the ON voltage (Von) (ON state) and does not flow a reverse voltage lower than the ON voltage (OFF state).

ダイオードに正弦波電圧を印加する場合の電圧波形及び電流波形を、それぞれ図7(b)及び図7(c)に示す。図中、tは時間である。正弦波電圧の振幅がVonを上回る間はダイオードに電流が流れ、Vonを下回る間はダイオードに電流が流れない。この電流波形はダイオードの後段に接続される直流通過フィルタで平滑され、直流電流成分が負荷に供給される。   FIG. 7B and FIG. 7C show a voltage waveform and a current waveform when a sine wave voltage is applied to the diode, respectively. In the figure, t is time. A current flows through the diode while the amplitude of the sine wave voltage exceeds Von, and no current flows through the diode while it falls below Von. This current waveform is smoothed by a DC pass filter connected to the subsequent stage of the diode, and a DC current component is supplied to the load.

ここで、Vonが低いほどダイオードに電流が流れる時間が長くなるため、直流通過フィルタで平滑される直流電力が高くなる。よって、ダイオードのON電圧が低いほど、整流回路に入力される高周波電力と負荷に供給される直流電力との比である整流効率が高くなる。   Here, the lower the Von, the longer the time during which the current flows through the diode, and the higher the DC power smoothed by the DC pass filter. Therefore, the lower the ON voltage of the diode, the higher the rectification efficiency, which is the ratio between the high-frequency power input to the rectifier circuit and the DC power supplied to the load.

また、整流回路に入力される高周波電力が大きいほど、整流効率は高くなる。整流回路に入力される高周波電力が小さい場合、Vonが高いとダイオードが常にOFF状態となり(図中、Bの状態)整流動作をしないが、Vonが低いとダイオードがON状態になる時間が生じるため(図中、Aの状態)整流動作を行う。よって、特に小電力の高周波入力に対してはダイオードのON電圧が低いほど整流効率が高くなる。   Further, the higher the high-frequency power input to the rectifier circuit, the higher the rectification efficiency. When the high-frequency power input to the rectifier circuit is small, the diode is always in the OFF state when Von is high (state B in the figure), but the rectification operation is not performed. (State A in the figure) Rectification operation is performed. Therefore, the rectification efficiency becomes higher as the ON voltage of the diode is lower, particularly for a low-frequency high-frequency input.

T. Yoo and K. Chang, “Theoretical and experimental development of 10 and 35 GHz rectennas,” IEEE Trans. Microwave Theory Tech., vol. 40, pp. 1259-1266, June 1992.T. Yoo and K. Chang, “Theoretical and experimental development of 10 and 35 GHz rectennas,” IEEE Trans. Microwave Theory Tech., Vol. 40, pp. 1259-1266, June 1992.

整流回路に用いるダイオードとしては、金属と半導体との接合を利用したショットキーダイオードが一般的である。ショットキーダイオードはON電圧が0.3V程度と小さいため、比較的小電力の高周波入力に対しても高効率に整流することが可能である。   As a diode used in the rectifier circuit, a Schottky diode using a junction between a metal and a semiconductor is generally used. Since the Schottky diode has an ON voltage as small as about 0.3 V, it can be rectified with high efficiency even for a relatively small power high-frequency input.

しかし、ダイオードを含めた整流回路を例えばSiプロセスにより一体化して小形化・低コスト化を図ろうとした場合、ショットキーダイオードを用いると、金属と半導体を接合するための特別なプロセスが必要となり、コストを低減できない問題がある。   However, when trying to reduce the size and cost by integrating the rectifier circuit including the diode by, for example, the Si process, a special process for joining the metal and the semiconductor is required when the Schottky diode is used. There is a problem that the cost cannot be reduced.

一般的なSiプロセスで製造可能なダイオードとして、ダイオード接続したMOS(Metal Oxide Semiconductor)トランジスタがある。これはMOSトランジスタのゲート端子とドレイン端子を接続したものであり、ドレイン端子からソース端子へ順方向電流が流れ、逆方向には電流を流さないというダイオードの特性を呈する。   As a diode that can be manufactured by a general Si process, there is a diode-connected MOS (Metal Oxide Semiconductor) transistor. This is obtained by connecting the gate terminal and the drain terminal of a MOS transistor, and exhibits a diode characteristic in which a forward current flows from the drain terminal to the source terminal and no current flows in the reverse direction.

しかし、ダイオード接続したMOSトランジスタのON電圧は、0.7V程度とショットキーダイオードより高いため、小電力の高周波入力に対して整流効率が低いという問題がある。   However, since the ON voltage of the diode-connected MOS transistor is about 0.7 V, which is higher than that of the Schottky diode, there is a problem that the rectification efficiency is low with respect to the high-frequency input with small power.

この発明は上記のような課題を解決するためになされたもので、小電力からの広い入力電力の範囲で高効率動作を行うことが可能な整流回路を得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a rectifier circuit capable of performing high-efficiency operation in a wide input power range from low power.

この発明に係る整流回路は、
入力した高周波を通過させ、直流及び前記高周波の高調波を遮断する第1のフィルタと、
前記高周波と同じ周波数の周期電圧が印加される第1の端子、前記第1のフィルタに接続された第2の端子、および接地された第3の端子、を有し、前記高周波を整流するトランジスタと、
前記第1のフィルタと前記第2の端子との接続点に接続され、前記高周波を遮断し、前記トランジスタで整流された直流を出力する第2のフィルタと、
を備えたことを特徴とするものである。
A rectifier circuit according to the present invention includes:
A first filter that allows the input high frequency to pass therethrough and blocks direct current and harmonics of the high frequency ;
A transistor having a first terminal to which a periodic voltage having the same frequency as the high frequency is applied, a second terminal connected to the first filter, and a third terminal grounded, which rectifies the high frequency When,
A second filter connected to a connection point between the first filter and the second terminal, blocking the high frequency, and outputting a direct current rectified by the transistor;
It is characterized by comprising.

この発明によれば、外部から入力され直流に変換される高周波をトランジスタに入力し、このトランジスタをON、OFFするための高周波をトランジスタの第1の端子に印加しているため、特に外部から入力される高周波電力が小さくても整流効率を高くできるという効果がある。   According to the present invention, a high frequency input from the outside and converted into direct current is input to the transistor, and a high frequency for turning the transistor on and off is applied to the first terminal of the transistor. Even if the generated high frequency power is small, the rectification efficiency can be increased.

この発明の実施の形態1による整流回路を示す構成図である。It is a block diagram which shows the rectifier circuit by Embodiment 1 of this invention. 高周波入力電力と整流効率との関係を示す図である。It is a figure which shows the relationship between high frequency input power and rectification efficiency. この発明の実施の形態2による整流回路を示す構成図である。It is a block diagram which shows the rectifier circuit by Embodiment 2 of this invention. この発明の実施の形態2による整流回路の変形例を示す構成図である。It is a block diagram which shows the modification of the rectifier circuit by Embodiment 2 of this invention. この発明の実施の形態2による整流回路の変形例を示す構成図である。It is a block diagram which shows the modification of the rectifier circuit by Embodiment 2 of this invention. この発明の実施の形態3による整流回路を示す構成図である。It is a block diagram which shows the rectifier circuit by Embodiment 3 of this invention. 従来例の動作を説明する説明図である。It is explanatory drawing explaining operation | movement of a prior art example.

実施の形態1.
図1は、この発明の実施の形態1による整流回路を示す構成図である。なお、各図において、同一符号は同一または相当部分を示す。図1中、1は入力端子、2は第1のフィルタである帯域通過フィルタ、3はインダクタ、4はキャパシタ、5はトランジスタであるMOS(Metal Oxide Semiconductor)トランジスタ、6は信号源、7は第2のフィルタである低域通過フィルタ、8はインダクタ、9はキャパシタ、10は出力端子、16は負荷抵抗である。
Embodiment 1 FIG.
1 is a block diagram showing a rectifier circuit according to Embodiment 1 of the present invention. In each figure, the same numerals indicate the same or corresponding parts. In FIG. 1, 1 is an input terminal, 2 is a band-pass filter as a first filter, 3 is an inductor, 4 is a capacitor, 5 is a MOS (Metal Oxide Semiconductor) transistor, 6 is a signal source, and 7 is a first filter. 2 is a low-pass filter, 8 is an inductor, 9 is a capacitor, 10 is an output terminal, and 16 is a load resistance.

入力端子1には高周波が入力される。帯域通過フィルタ2は、入力端子1から入力された高周波を通過し、他の周波数の波の通過を阻止する。図1では、帯域通過フィルタ2をインダクタ3とキャパシタ4を直列接続した直列共振器で構成しているが、同等の特性が得られれば他の構成でも良い。図1に示す帯域通過フィルタ2を用いる場合、入力する高周波の周波数で直列共振するようにインダクタ3及びキャパシタ4の値を決めることで、高周波の通過及び他の周波数の遮断が実現される。   A high frequency is input to the input terminal 1. The band pass filter 2 passes the high frequency input from the input terminal 1 and blocks the passage of waves of other frequencies. In FIG. 1, the band pass filter 2 is configured by a series resonator in which an inductor 3 and a capacitor 4 are connected in series, but other configurations may be used as long as equivalent characteristics are obtained. When the band-pass filter 2 shown in FIG. 1 is used, the values of the inductor 3 and the capacitor 4 are determined so as to resonate in series at the input high-frequency frequency, so that the high-frequency pass and other frequencies are cut off.

MOSトランジスタ5は、第1の端子であるゲート端子、第2の端子であるドレイン端子、第3の端子であるソース端子の3つの端子を有し、高周波の波形を整流する非線形素子である。MOSトランジスタ5のゲート端子には信号源6で生成した周期電圧が印加される。MOSトランジスタ5のドレイン端子は、帯域通過フィルタ2と図中Aで示す接続点において接続される。MOSトランジスタ5のソース端子は接地されている。   The MOS transistor 5 is a non-linear element that has three terminals, a gate terminal as a first terminal, a drain terminal as a second terminal, and a source terminal as a third terminal, and rectifies a high-frequency waveform. A periodic voltage generated by the signal source 6 is applied to the gate terminal of the MOS transistor 5. The drain terminal of the MOS transistor 5 is connected to the band pass filter 2 at a connection point indicated by A in the figure. The source terminal of the MOS transistor 5 is grounded.

図1に示すMOSトランジスタ5はNチャネルのMOSトランジスタであり、ゲート端子に閾値電圧を越える正の電圧が印加される場合はドレイン−ソース間に電流が流れ(ON状態)、ゲート端子に印加される電圧が閾値電圧を下回る場合はドレイン−ソース間に電流が流れない(OFF状態)。したがって、ダイオードと同様に整流動作を行うことができる。MOSトランジスタ5により整流された電流波形は、直流成分である直流電流と入力される高周波の周波数成分及びその高調波の成分を含んでいる。   The MOS transistor 5 shown in FIG. 1 is an N-channel MOS transistor. When a positive voltage exceeding the threshold voltage is applied to the gate terminal, a current flows between the drain and the source (ON state) and is applied to the gate terminal. When the voltage is lower than the threshold voltage, no current flows between the drain and source (OFF state). Therefore, the rectification operation can be performed in the same manner as the diode. The current waveform rectified by the MOS transistor 5 includes a direct current that is a direct current component, a high frequency component that is input, and a harmonic component thereof.

信号源6は、入力端子1から入力される高周波に同期した同じ周波数の正弦波の周期電圧を発生し、この周期電圧をMOSトランジスタ5のゲート端子に印加する。   The signal source 6 generates a sine wave periodic voltage of the same frequency synchronized with the high frequency input from the input terminal 1, and applies this periodic voltage to the gate terminal of the MOS transistor 5.

低域通過フィルタ7は、帯域通過フィルタ2とMOSトランジスタ5のドレイン端子との接続点(図中A点)に接続されている。低域通過フィルタ7は、MOSトランジスタ5により整流された電流波形を平滑し直流成分のみを出力端子10に出力し、負荷抵抗16に供給するとともに、直流以外の高周波の通過を阻止する。図1では、低域通過フィルタ7を直列接続されたインダクタ8と並列接続されたキャパシタ9とから構成しているが、同等の特性が得られれば他の構成でも良い。図1に示すような低域通過フィルタ7を用いる場合は、その遮断周波数を入力端子1から入力される高周波の周波数よりも低く設定することで、直流以外の高周波の遮断が実現される。   The low-pass filter 7 is connected to a connection point (point A in the figure) between the band-pass filter 2 and the drain terminal of the MOS transistor 5. The low-pass filter 7 smoothes the current waveform rectified by the MOS transistor 5, outputs only the DC component to the output terminal 10, supplies it to the load resistor 16, and blocks the passage of high frequencies other than DC. In FIG. 1, the low-pass filter 7 is composed of an inductor 8 connected in series and a capacitor 9 connected in parallel, but other configurations may be used as long as equivalent characteristics are obtained. When the low-pass filter 7 as shown in FIG. 1 is used, the cutoff frequency is set lower than the high-frequency frequency input from the input terminal 1, so that cutoff of high frequencies other than direct current is realized.

次に、より詳細な動作について説明する。
入力端子1に入力された高周波は帯域通過フィルタ2を通過し、その電圧がMOSトランジスタ5のドレイン端子に印加される。低域通過フィルタ7は高周波に対してはハイインピーダンスとなるため、高周波は低域通過フィルタ7で遮断され、負荷抵抗16へは通過しない。
Next, a more detailed operation will be described.
The high frequency input to the input terminal 1 passes through the band pass filter 2, and the voltage is applied to the drain terminal of the MOS transistor 5. Since the low-pass filter 7 has high impedance for high frequencies, the high-frequency is blocked by the low-pass filter 7 and does not pass through the load resistor 16.

一方、MOSトランジスタ5のゲート端子には、信号源6から、入力端子1に入力された高周波に同期した同じ周波数の正弦波の周期電圧が印加される。この周期電圧をMOSトランジスタ5の閾値電圧を上回る振幅でゲート端子に印加することにより、ゲート端子に印加される周期電圧がMOSトランジスタ5の閾値電圧を上回るほぼ半周期の時間ではMOSトランジスタ5はON状態となり、閾値電圧を下回るほぼ半周期の時間ではMOSトランジスタ5はOFF状態となる。   On the other hand, a sine wave periodic voltage having the same frequency synchronized with the high frequency input to the input terminal 1 is applied from the signal source 6 to the gate terminal of the MOS transistor 5. By applying this periodic voltage to the gate terminal with an amplitude exceeding the threshold voltage of the MOS transistor 5, the MOS transistor 5 is turned on in a substantially half-cycle time when the periodic voltage applied to the gate terminal exceeds the threshold voltage of the MOS transistor 5. The MOS transistor 5 is in an OFF state in a substantially half-cycle time below the threshold voltage.

ここで、信号源6からMOSトランジスタ5のゲート端子に印加される正弦波電圧の位相を、入力端子1から入力され帯域通過フィルタ2を介してMOSトランジスタ5のドレイン端子に印加される高周波の位相と同相になるように同期すれば、ゲート端子に印加される電圧が閾値電圧を上回り、MOSトランジスタ5がON状態となる間はドレイン端子からソース端子に電流が流れ、MOSトランジスタ5がOFF状態となる間は電流が流れない。したがって、MOSトランジスタ5のドレイン端子に印加する高周波の電圧が正となるほぼ半周期の時間のみ電流が流れ、整流を行うことができる。   Here, the phase of the sine wave voltage applied from the signal source 6 to the gate terminal of the MOS transistor 5 is changed to the phase of the high frequency applied from the input terminal 1 to the drain terminal of the MOS transistor 5 through the band pass filter 2. And the voltage applied to the gate terminal exceeds the threshold voltage, and while the MOS transistor 5 is in the ON state, current flows from the drain terminal to the source terminal, and the MOS transistor 5 is in the OFF state. During this time, no current flows. Therefore, a current flows only for approximately half a period when the high frequency voltage applied to the drain terminal of the MOS transistor 5 is positive, and rectification can be performed.

あるいは、信号源6からMOSトランジスタ5のゲート端子に印加される正弦波の位相を、入力端子1から入力され帯域通過フィルタ2を介してMOSトランジスタ5のドレイン端子に印加される高周波の位相と逆相になるように同期しても良い。この場合、ゲート端子に印加される電圧が閾値電圧を上回り、MOSトランジスタ5がON状態となる間はソース端子からドレイン端子に電流が流れ、MOSトランジスタ5がOFF状態となる間は電流が流れない。したがって、MOSトランジスタ5のドレイン端子に印加する高周波の電圧が負となるほぼ半周期の時間のみ電流が流れ、やはり整流を行うことができる。   Alternatively, the phase of the sine wave applied from the signal source 6 to the gate terminal of the MOS transistor 5 is opposite to the high-frequency phase input from the input terminal 1 and applied to the drain terminal of the MOS transistor 5 via the band pass filter 2. You may synchronize so that it may become a phase. In this case, current flows from the source terminal to the drain terminal while the voltage applied to the gate terminal exceeds the threshold voltage, and the MOS transistor 5 is turned on, and no current flows while the MOS transistor 5 is turned off. . Therefore, a current flows only during a half-cycle period when the high-frequency voltage applied to the drain terminal of the MOS transistor 5 is negative, and rectification can be performed.

このようにして、入力端子1に入力された高周波がMOSトランジスタ5により整流される。   In this way, the high frequency input to the input terminal 1 is rectified by the MOS transistor 5.

MOSトランジスタ5により整流された電流波形は、直流成分と入力される高周波成分及びその高調波成分を含む。このうち、低域通過フィルタ7は直流成分のみを出力端子10に通過し、この直流成分の電力を負荷抵抗16に供給する。   The current waveform rectified by the MOS transistor 5 includes a direct current component, a high frequency component that is input, and a harmonic component thereof. Among these, the low-pass filter 7 passes only the DC component to the output terminal 10 and supplies the DC component power to the load resistor 16.

この直流成分は、帯域通過フィルタ2では遮断されるため、入力端子1に戻ることはない。帯域通過フィルタ2の代わりに高域通過フィルタを用い、入力された高周波成分は通過し直流成分は遮断するようすることもできる。ただし、高調波成分も遮断して、入力端子1に戻さないという点では、高周波成分のみを通過し直流成分と高調波成分を遮断する帯域通過フィルタ2を用いることがより望ましい。   Since this direct current component is blocked by the band pass filter 2, it does not return to the input terminal 1. It is also possible to use a high-pass filter instead of the band-pass filter 2 so that the input high-frequency component passes and the DC component is cut off. However, it is more desirable to use a band pass filter 2 that only blocks high-frequency components and blocks direct-current components and harmonic components in that the harmonic components are also blocked and not returned to the input terminal 1.

図2に、高周波の入力電力と整流効率との関係を示す。図2の横軸は高周波の入力電力、縦軸は整流回路の整流効率である。図2において、点線はダイオード接続されたMOSトランジスタを用いる場合、実線は図1の構成を用いる場合、それぞれの整流効率曲線を示している。   FIG. 2 shows the relationship between high-frequency input power and rectification efficiency. The horizontal axis in FIG. 2 is the high frequency input power, and the vertical axis is the rectification efficiency of the rectifier circuit. In FIG. 2, the dotted line indicates the rectification efficiency curve when a diode-connected MOS transistor is used, and the solid line indicates the rectification efficiency curve when the configuration of FIG. 1 is used.

MOSトランジスタをダイオード接続してダイオードとして用いる場合は、入力端子1から入力される高周波の電圧自身でダイオードをスイッチングしていることと等価である。このとき、高周波入力電力が大きくダイオードをスイッチングするのに十分な電圧振幅が印加されている場合は、Vonを上回る時間が長いため比較的整流効率が高い。しかし、高周波入力電力が低くなるにしたがって、ダイオードに印加される電圧振幅が小さくなり、Vonを上回る時間が短くなるため整流効率が低くなる。さらに高周波の電圧振幅がVonよりも低くなると、ダイオードがスイッチング動作しなくなるため整流効率が0となる。   When a MOS transistor is diode-connected and used as a diode, this is equivalent to switching the diode with a high-frequency voltage itself input from the input terminal 1. At this time, when the high-frequency input power is large and a voltage amplitude sufficient to switch the diode is applied, the rectification efficiency is relatively high because the time exceeding Von is long. However, as the high frequency input power decreases, the voltage amplitude applied to the diode decreases, and the time exceeding Von is shortened, so that the rectification efficiency decreases. Further, when the voltage amplitude of the high frequency is lower than Von, the diode does not perform the switching operation, and the rectification efficiency becomes zero.

一方、本実施の形態の図1の構成を用いる場合は、高周波の入力電力の値に関わらず、MOSトランジスタ5は信号源6からゲート端子に印加される正弦波の周期電圧が正の半周期の時間でON状態、負の半周期の時間でOFF状態となる。そのため、高周波入力電力が低い場合においても整流動作が起こり、高周波電力から直流電力への変換効率、すなわち整流効率が高くなるという利点を有する。このため、図2の実線に示すように、ダイオード接続されたMOSトランジスタを用いる場合に比べ、整流効率を高くすることができ、特に入力電力が小さいときに整流効率を高くすることができる。   On the other hand, when the configuration of FIG. 1 of the present embodiment is used, the MOS transistor 5 has a sine wave periodic voltage applied to the gate terminal from the signal source 6 in a positive half cycle regardless of the value of the high-frequency input power. It becomes ON state at the time of, and becomes OFF state at the time of the negative half cycle. Therefore, even when the high frequency input power is low, the rectification operation occurs, and there is an advantage that the conversion efficiency from the high frequency power to the DC power, that is, the rectification efficiency is increased. For this reason, as shown by the solid line in FIG. 2, the rectification efficiency can be increased as compared with the case where a diode-connected MOS transistor is used, and the rectification efficiency can be increased particularly when the input power is small.

なお、図1の構成では、外部からの高周波入力とは別に信号源6が必要となるが、MOSトランジスタ5のゲート端子はハイインピーダンスであるため、信号源6から出力される正弦波の周期電圧は小さくて良く、信号源6の電力消費は小さくて済む。   1, the signal source 6 is required separately from the high-frequency input from the outside, but since the gate terminal of the MOS transistor 5 has a high impedance, the periodic voltage of the sine wave output from the signal source 6 Can be small, and the power consumption of the signal source 6 can be small.

図1では、信号源6から正弦波を出力するとして説明したが、代わりに矩形波を出力して周期電圧としても良い。矩形波は正弦波より立ち上がり時間及び立下り時間が短いため、MOSトランジスタ5のON状態、OFF状態が瞬時に切り替わり、理想の整流動作に近づくことから、正弦波入力と比べて整流効率がさらに高くなるという利点を有する。   In FIG. 1, the sine wave is output from the signal source 6, but instead, a rectangular wave may be output as a periodic voltage. Since the rise time and fall time of the rectangular wave are shorter than those of the sine wave, the ON state and the OFF state of the MOS transistor 5 are instantaneously switched to approach the ideal rectification operation, so that the rectification efficiency is higher than that of the sine wave input. Has the advantage of becoming.

なお、本実施の形態においては、非線形素子としてNチャネルのMOSトランジスタ5を用いる構成を示したが、本発明はこれに限らず、非線形素子としてPチャネルのMOSトランジスタを用いてもよい。この場合には、ゲート端子に印加される周期電圧が、ある閾値電圧より低くなったときに、トランジスタがON状態となりドレイン端子とソース端子間に電流が流れる。また、ゲート端子に印加される電圧がこの閾値電圧より高くなったときに、トランジスタがOFF状態になりドレイン端子とソース端子間の電流が流れなくなる。したがって、この場合でも同様に整流動作が行え、整流効率を高くできるという本実施の形態の効果が得られる。   In the present embodiment, the N-channel MOS transistor 5 is used as the nonlinear element. However, the present invention is not limited to this, and a P-channel MOS transistor may be used as the nonlinear element. In this case, when the periodic voltage applied to the gate terminal becomes lower than a certain threshold voltage, the transistor is turned on and a current flows between the drain terminal and the source terminal. Further, when the voltage applied to the gate terminal becomes higher than the threshold voltage, the transistor is turned off and current between the drain terminal and the source terminal does not flow. Therefore, even in this case, the rectification operation can be performed in the same manner, and the effect of the present embodiment that the rectification efficiency can be increased can be obtained.

また、本実施の形態では、MOSトランジスタ5のソース端子を接地し、ドレイン端子側に高周波電力を印加する構成としたが、ソース端子とドレイン端子は逆に接続してもよく、すなわち第2の端子と第3の端子を入れ替えてもよい。この場合もスイッチング動作が同様に行われ、本実施の形態の効果が得られる。   In the present embodiment, the source terminal of the MOS transistor 5 is grounded and the high frequency power is applied to the drain terminal side. However, the source terminal and the drain terminal may be connected in reverse. The terminal and the third terminal may be interchanged. Also in this case, the switching operation is performed in the same manner, and the effect of the present embodiment can be obtained.

加えて、本実施の形態では、非線形素子として電界効果トランジスタ(FET)の一種であるMOSトランジスタ5を用いたが、これに限らず、他の種類の電界効果トランジスタを用いることもでき、Nチャネル、Pチャネルのどちらのものも用いることができる。さらに、電界効果トランジスタでなくても、バイポーラトランジスタを用いることもできる。いずれの種類のトランジスタでも、Siプロセスにより他の回路と一体化できるトランジスタを用いることがより望ましいが、必ずしもこれに限るものではない。なお、バイポーラトランジスタを用いる場合は、ゲート端子、ドレイン端子、ソース端子のそれぞれに対応する端子として、ベース端子、コレクタ端子、エミッタ端子を用いれば良く、コレクタ端子とエミッタ端子の接続を入れ替えてもよい。バイポーラトランジスタはNPN型、PNP型のいずれのものも使用することができ、本実施の形態の効果を同様に得ることができる。   In addition, in the present embodiment, the MOS transistor 5 which is a kind of field effect transistor (FET) is used as the nonlinear element. However, the present invention is not limited to this, and other types of field effect transistors can be used. Either of the P channels can be used. Further, a bipolar transistor can be used instead of a field effect transistor. In any type of transistor, it is more desirable to use a transistor that can be integrated with another circuit by a Si process, but the present invention is not limited to this. Note that when a bipolar transistor is used, a base terminal, a collector terminal, and an emitter terminal may be used as terminals corresponding to the gate terminal, the drain terminal, and the source terminal, and the connection between the collector terminal and the emitter terminal may be switched. . As the bipolar transistor, either an NPN type or a PNP type can be used, and the effects of the present embodiment can be obtained similarly.

さらに、本実施の形態では、MOSトランジスタ5のゲート端子に印加する周期電圧を、信号源6を用いて発生する構成を示したが、本発明はこれに限らず、入力端子1に入力された高周波と同期した同じ周波数の周期電圧がトランジスタのゲート端子に印加されれば良く、必ずしも信号源6を設ける必要はない。例えば、ゲート端子に印加する周期電圧の周波数情報や位相情報を、入力端子1に入力する高周波を生成する図示していない装置から供給するなどすることもできる。   Furthermore, in the present embodiment, the configuration in which the periodic voltage applied to the gate terminal of the MOS transistor 5 is generated using the signal source 6 is shown. However, the present invention is not limited to this, and is input to the input terminal 1. A periodic voltage having the same frequency synchronized with the high frequency may be applied to the gate terminal of the transistor, and the signal source 6 is not necessarily provided. For example, the frequency information and phase information of the periodic voltage applied to the gate terminal can be supplied from a device (not shown) that generates a high frequency to be input to the input terminal 1.

以上のように、本実施の形態に示した整流回路では、整流効率を高くできるという効果を奏し、Siプロセスを用いればさらにコストを低くできるという効果を奏する。   As described above, the rectifier circuit shown in the present embodiment has an effect that the rectification efficiency can be increased, and the cost can be further reduced if the Si process is used.

実施の形態2.
図3は、この発明の実施の形態2による整流回路を示す構成図である。これは、信号源6を用いる代わりに、高周波入力の一部を用いてMOSトランジスタ5をスイッチングする構成である。図3において、図1と同一符号は同一または相当部分を示すので説明を省略する。11は分配手段である電力分配器、12は昇圧手段である変成器、13は移相手段である移相器である。
Embodiment 2. FIG.
FIG. 3 is a block diagram showing a rectifier circuit according to Embodiment 2 of the present invention. In this configuration, the MOS transistor 5 is switched using a part of the high-frequency input instead of using the signal source 6. In FIG. 3, the same reference numerals as those in FIG. Reference numeral 11 denotes a power distributor as distribution means, reference numeral 12 denotes a transformer as boosting means, and reference numeral 13 denotes a phase shifter as phase shift means.

図3において、電力分配器11は、入力端子1から入力され帯域通過フィルタ2を介して伝送される高周波電力を第1の高周波と第2の高周波2つに分配する。第1の高周波は図中点Aを通過し、MOSトランジスタ5のドレイン端子に印加する。第2の高周波は変成器12に入力する。変成器12は、電力分配器11から出力された第2の高周波の電圧を昇圧する。移相器13は、変成器12から出力される高周波電圧の位相をシフトして周期電圧としてMOSトランジスタ5のゲート端子に印加する。   In FIG. 3, the power distributor 11 distributes the high-frequency power input from the input terminal 1 and transmitted via the band-pass filter 2 into the first high frequency and the second high frequency. The first high frequency passes through point A in the figure and is applied to the drain terminal of the MOS transistor 5. The second high frequency is input to the transformer 12. The transformer 12 boosts the second high-frequency voltage output from the power distributor 11. The phase shifter 13 shifts the phase of the high-frequency voltage output from the transformer 12 and applies it to the gate terminal of the MOS transistor 5 as a periodic voltage.

次に動作について説明する。
入力端子1から入力され、帯域通過フィルタ2を介して伝送される高周波電力は電力分配器11により、2つに分配される。電力分配器11により分配される第1の高周波は、その電圧がMOSトランジスタ5のドレイン端子に印加される。高周波電力は、低域通過フィルタ7が高周波に対してはハイインピーダンスとなるため、出力端子10や負荷抵抗16へは通過しない。
Next, the operation will be described.
The high frequency power input from the input terminal 1 and transmitted through the band pass filter 2 is distributed into two by the power distributor 11. The voltage of the first high frequency distributed by the power distributor 11 is applied to the drain terminal of the MOS transistor 5. The high-frequency power does not pass through the output terminal 10 or the load resistor 16 because the low-pass filter 7 has high impedance for high frequencies.

電力分配器11により分配される第2の高周波の出力は変成器12に入力する。この高周波は、変成器12で昇圧され移相器13を介してMOSトランジスタ5のゲート端子に印加される。   The second high frequency output distributed by the power distributor 11 is input to the transformer 12. This high frequency is boosted by the transformer 12 and applied to the gate terminal of the MOS transistor 5 via the phase shifter 13.

昇圧された高周波の電圧振幅がMOSトランジスタ5の閾値電圧を超えると、MOSトランジスタ5はスイッチング動作をする。すなわち、正弦波電圧がMOSトランジスタ5の閾値を上回る正の半周期の時間ではMOSトランジスタ5はON状態となり、正弦波電圧がMOSトランジスタ5の閾値を下回る負の半周期の時間ではMOSトランジスタ5はOFF状態となる。   When the boosted high-frequency voltage amplitude exceeds the threshold voltage of the MOS transistor 5, the MOS transistor 5 performs a switching operation. That is, the MOS transistor 5 is turned on during the positive half-cycle time when the sine wave voltage exceeds the threshold value of the MOS transistor 5, and the MOS transistor 5 is turned off during the negative half-cycle time when the sine wave voltage falls below the threshold value of the MOS transistor 5. It will be in the OFF state.

電力分配器11の2つの出力に位相差がなく、また変成器12を通過することによる位相の変化がない場合は、MOSトランジスタ5のドレイン端子及びゲート端子に印加される電圧は同相、すなわち位相差が0度となる。そのため、MOSトランジスタ5がON状態のとき高周波入力の正の半周期の電圧がドレイン端子に印加され、ドレイン端子からソース端子に電流が流れる。MOSトランジスタ5がOFF状態のとき高周波入力の負の半周期の電圧がドレイン端子に印加されるが、ドレイン端子とソース端子の間に電流は流れない。   When there is no phase difference between the two outputs of the power distributor 11 and there is no phase change due to passing through the transformer 12, the voltage applied to the drain terminal and the gate terminal of the MOS transistor 5 is in phase, that is, the level. The phase difference is 0 degree. Therefore, when the MOS transistor 5 is in the ON state, a positive half-cycle voltage of a high frequency input is applied to the drain terminal, and a current flows from the drain terminal to the source terminal. When the MOS transistor 5 is in the OFF state, a negative half-cycle voltage of the high-frequency input is applied to the drain terminal, but no current flows between the drain terminal and the source terminal.

電力分配器11の2つの出力に位相差があったとしても、変成器12を通過することなどによる位相の変化が、これを打ち消すような場合は、同様に、MOSトランジスタ5のドレイン端子及びゲート端子に印加される電圧の位相差が0度となる。いずれにしても、MOSトランジスタ5による整流動作が行われる。   Even if there is a phase difference between the two outputs of the power distributor 11, if the phase change caused by passing through the transformer 12 cancels this, similarly, the drain terminal and the gate of the MOS transistor 5 The phase difference of the voltage applied to the terminal is 0 degree. In any case, the rectification operation by the MOS transistor 5 is performed.

一方、電力分配器11の2つの出力に位相差が生じ、また変成器12を通過する高周波の位相が変化するなどし、MOSトランジスタ5のドレイン端子及びゲート端子に印加される電圧が逆相、すなわち位相差が180度となる場合、MOSトランジスタ5がON状態のとき高周波入力の負の半周期の電圧がドレイン端子に印加され、ソース端子からドレイン端子に電流が流れる。MOSトランジスタ5がOFF状態のとき電流は流れない。   On the other hand, a phase difference occurs between the two outputs of the power distributor 11 and the phase of the high frequency passing through the transformer 12 changes, so that the voltages applied to the drain terminal and the gate terminal of the MOS transistor 5 are out of phase. That is, when the phase difference is 180 degrees, a negative half-cycle voltage of a high frequency input is applied to the drain terminal when the MOS transistor 5 is in the ON state, and a current flows from the source terminal to the drain terminal. No current flows when the MOS transistor 5 is in the OFF state.

このようにして、入力端子1に入力された高周波がMOSトランジスタ5により整流される。   In this way, the high frequency input to the input terminal 1 is rectified by the MOS transistor 5.

MOSトランジスタ5により整流された波形は、直流成分と入力される高周波の成分及びその高調波成分を含む。このうち、低域通過フィルタ7は直流成分のみを通過し、出力端子10及び負荷抵抗16に供給する。   The waveform rectified by the MOS transistor 5 includes a direct current component, a high frequency component input thereto, and a harmonic component thereof. Among these, the low-pass filter 7 passes only the DC component and supplies it to the output terminal 10 and the load resistor 16.

図3の構成では、入力端子1から入力される高周波の電力が小さい場合においても、変成器12で高周波の電圧が昇圧されるため、この電圧をMOSトランジスタ5のゲート端子に印加することで、MOSトランジスタ5はスイッチング動作を行い整流動作が起こる。そのため、高周波入力電力が低い場合においても高周波電力から直流電力への変換効率が高くなるという利点を有する。   In the configuration of FIG. 3, even when the high-frequency power input from the input terminal 1 is small, the high-frequency voltage is boosted by the transformer 12, so that by applying this voltage to the gate terminal of the MOS transistor 5, The MOS transistor 5 performs a switching operation and a rectifying operation occurs. Therefore, even when the high frequency input power is low, there is an advantage that the conversion efficiency from the high frequency power to the DC power is increased.

また、入力端子1に入力した高周波を電力分配器11で分配し周期電圧としているため、入力した高周波に同期した同じ周波数の周期電圧を容易に作ることができるという利点を有する。   Moreover, since the high frequency input to the input terminal 1 is distributed by the power distributor 11 to obtain a periodic voltage, there is an advantage that a periodic voltage having the same frequency synchronized with the input high frequency can be easily created.

よって、図3に示す構成とすることで、信号源6を用いることなく広い入力電力範囲において高い整流効率で整流動作を行うことが可能となる。   Therefore, with the configuration shown in FIG. 3, rectification operation can be performed with high rectification efficiency in a wide input power range without using the signal source 6.

電力分配器11の2つの出力に位相差があるか、あるいは変成器12を通過することによる位相の変化が生じ、MOSトランジスタ5のドレイン端子とゲート端子に印加される電圧に0度や180度以外の位相のずれが生じる場合は、MOSトランジスタ5がONとなる時間の一部はドレイン端子からソース端子に電流が流れるが、残りの時間は逆にソース端子からドレイン端子に電流が流れるようになる。このため、直流通過フィルタ7で平滑され負荷抵抗16に供給される直流成分の値が低くなり、整流効率が劣化する。   There is a phase difference between the two outputs of the power distributor 11 or a phase change caused by passing through the transformer 12, and the voltage applied to the drain terminal and the gate terminal of the MOS transistor 5 is 0 degrees or 180 degrees. When a phase shift other than the above occurs, the current flows from the drain terminal to the source terminal for a part of the time when the MOS transistor 5 is turned on, but the current flows from the source terminal to the drain terminal for the remaining time. Become. For this reason, the value of the direct current component smoothed by the direct current pass filter 7 and supplied to the load resistor 16 is lowered, and the rectification efficiency is deteriorated.

そこで、図3に示すように、変成器12とMOSトランジスタ5のドレイン端子の間に移相器13を挿入し、この移相器13により高周波の位相をシフトしてMOSトランジスタ5のドレイン端子とゲート端子に印加される周期電圧を同相にするか逆相にすることで、MOSトランジスタ5がON状態となる間は常にドレイン端子からソース端子、あるいはソース端子からドレイン端子に電流が流れるようにすることができる。そのため、整流効率の劣化を抑制でき、より変換効率の高い整流回路が得られる。   Therefore, as shown in FIG. 3, a phase shifter 13 is inserted between the transformer 12 and the drain terminal of the MOS transistor 5, and the phase of the high frequency is shifted by the phase shifter 13 so that the drain terminal of the MOS transistor 5 By making the periodic voltage applied to the gate terminal in phase or in reverse phase, current always flows from the drain terminal to the source terminal or from the source terminal to the drain terminal while the MOS transistor 5 is in the ON state. be able to. Therefore, deterioration of rectification efficiency can be suppressed, and a rectification circuit with higher conversion efficiency can be obtained.

変成器12はコイルを用いたトランスなど、種々の回路で構成することができる。また図3では、変成器12を用いて昇圧したが、代わりに増幅器などを用いて昇圧しても良い。   The transformer 12 can be composed of various circuits such as a transformer using a coil. In FIG. 3, the voltage is boosted using the transformer 12, but may be boosted using an amplifier or the like instead.

なお、図3では、電力分配器11を帯域通過フィルタ2と接続点Aとの間に挿入しているが、電力分配器11を入力端子1と帯域通過フィルタ2との間に挿入してもよい。   In FIG. 3, the power distributor 11 is inserted between the band pass filter 2 and the connection point A, but the power distributor 11 may be inserted between the input terminal 1 and the band pass filter 2. Good.

さらに、図3では、移相器13を変成器12とMOSトランジスタ5のゲート端子との間に接続したが、図4に示すように電力分配器11と図中接続点Aの間に接続しても良く、また図5に示すように図中接続点AとMOSトランジスタ5のドレイン端子の間に接続しても良い。また、移相器13を分配器11と変成器12の間等に接続することもでき、いずれの場合もドレイン端子に印加する高周波とゲート端子に印加する周期電圧との位相差を調整することができるので、本実施の形態の効果を得ることができる。   Further, in FIG. 3, the phase shifter 13 is connected between the transformer 12 and the gate terminal of the MOS transistor 5, but it is connected between the power distributor 11 and the connection point A in the figure as shown in FIG. Alternatively, as shown in FIG. 5, it may be connected between the connection point A in the drawing and the drain terminal of the MOS transistor 5. Further, the phase shifter 13 can be connected between the distributor 11 and the transformer 12, and in either case, the phase difference between the high frequency applied to the drain terminal and the periodic voltage applied to the gate terminal is adjusted. Therefore, the effect of this embodiment can be obtained.

実施の形態3.
図6は、この発明の実施の形態3による整流回路を示す構成図である。図6において、図1及び図3〜図5と同一符号は同一または相当部分を示すので説明を省略する。14は直流電圧印加手段である直流電源、15はキャパシタである。直流電源14は、所定の電圧をMOSトランジスタ5のゲート端子に印加する。キャパシタ15は、直流電源14の電圧が移相器13に印加されないようにDCカットしている。
Embodiment 3 FIG.
FIG. 6 is a block diagram showing a rectifier circuit according to Embodiment 3 of the present invention. In FIG. 6, the same reference numerals as those in FIGS. Reference numeral 14 denotes a DC power source as DC voltage application means, and 15 denotes a capacitor. The DC power supply 14 applies a predetermined voltage to the gate terminal of the MOS transistor 5. The capacitor 15 is DC cut so that the voltage of the DC power supply 14 is not applied to the phase shifter 13.

次に動作について説明する。
直流電源14から供給される所定の電圧はMOSトランジスタ5のゲート端子の閾値電圧に近い値としている。このため、直流電源14とキャパシタ15を用いることにより、MOSトランジスタ5のゲート端子には常に閾値電圧に近い値の電圧が印加されている。よって、入力端子1から帯域通過フィルタ2、電力分配器11、変成器12、及び移相器13を介してゲート端子に印加される高周波の周期電圧は、直流電源14で与えられる電圧に重畳して、ゲート端子に印加される。よって、高周波の周期電圧に対してはMOSトランジスタ5のON電圧が0Vに近い値と等価になる。そのため、変成器12により昇圧される高周波電力が小さくても、容易にゲート端子の電圧を閾値電圧の上下に振るようにすることができ、MOSトランジスタ5を理想に近い状態でスイッチング動作させることが可能となる。
Next, the operation will be described.
The predetermined voltage supplied from the DC power supply 14 is a value close to the threshold voltage of the gate terminal of the MOS transistor 5. For this reason, by using the DC power supply 14 and the capacitor 15, a voltage close to the threshold voltage is always applied to the gate terminal of the MOS transistor 5. Therefore, the high-frequency periodic voltage applied from the input terminal 1 to the gate terminal via the band-pass filter 2, the power distributor 11, the transformer 12, and the phase shifter 13 is superimposed on the voltage supplied from the DC power supply 14. Applied to the gate terminal. Therefore, the ON voltage of the MOS transistor 5 is equivalent to a value close to 0 V for a high-frequency periodic voltage. Therefore, even if the high-frequency power boosted by the transformer 12 is small, the voltage at the gate terminal can be easily swung up and down the threshold voltage, and the MOS transistor 5 can be switched in an almost ideal state. It becomes possible.

そこで、電力分配器11の電力分配比を変えて、変成器12へ出力される電力をより小さくし、MOSトランジスタ5に出力される電力を大きくしても、整流動作を行うことができる。その結果、整流効率に直接関与する電力である、電力分配器11からMOSトランジスタ5のドレイン端子に出力される高周波電力を増加させることができるため、整流効率をより高めることができる。   Therefore, even if the power distribution ratio of the power distributor 11 is changed to reduce the power output to the transformer 12 and increase the power output to the MOS transistor 5, the rectification operation can be performed. As a result, the high frequency power output from the power distributor 11 to the drain terminal of the MOS transistor 5 that is power directly related to the rectification efficiency can be increased, so that the rectification efficiency can be further increased.

なお、直流電源14が印加する電圧が、閾値電圧の一部をMOSトランジスタ5のゲート端子に供給する構成としても良いし、閾値電圧を越えてより高い(低い)電圧を供給する構成としても良い。この場合でも、高周波の周期電圧に対してMOSトランジスタ5のON電圧を、元々の閾値電圧よりも絶対値が低い値と等価にすることができる。したがって、同様に整流回路の整流効率を高めることができる。   The voltage applied by the DC power supply 14 may be configured to supply a part of the threshold voltage to the gate terminal of the MOS transistor 5, or may be configured to supply a higher (lower) voltage that exceeds the threshold voltage. . Even in this case, the ON voltage of the MOS transistor 5 can be equivalent to a value having an absolute value lower than the original threshold voltage with respect to the high-frequency periodic voltage. Therefore, the rectification efficiency of the rectifier circuit can be increased similarly.

また、本実施の形態では、電力分配器11を用いて入力した高周波の一部を分岐して周期電圧としてゲート端子に印加する構成を示したが、これに限らず、実施の形態1のように信号源6を設けるなどして、ゲート端子に印加する周期電圧を生成しても良い。   Further, in the present embodiment, a configuration is shown in which a part of the high frequency input using the power distributor 11 is branched and applied to the gate terminal as a periodic voltage. However, the present invention is not limited to this, as in the first embodiment. A periodic voltage to be applied to the gate terminal may be generated by providing a signal source 6 for the gate terminal.

1 入力端子、2 帯域通過フィルタ、3 インダクタ、4 キャパシタ、5 NチャネルMOSトランジスタ、6 信号源、7 低域通過フィルタ、8 インダクタ、9 キャパシタ、10 出力端子、11 電力分配器、12 変成器、13 移相器、14 直流電源、15 キャパシタ、16 負荷抵抗 1 input terminal, 2 band pass filter, 3 inductor, 4 capacitor, 5 N channel MOS transistor, 6 signal source, 7 low pass filter, 8 inductor, 9 capacitor, 10 output terminal, 11 power divider, 12 transformer, 13 phase shifter, 14 DC power supply, 15 capacitor, 16 load resistance

Claims (9)

入力した高周波を通過させ、直流及び前記高周波の高調波を遮断する第1のフィルタと、
前記高周波と同じ周波数の周期電圧が印加される第1の端子、前記第1のフィルタに接続された第2の端子、および接地された第3の端子、を有し、前記高周波を整流するトランジスタと、
前記第1のフィルタと前記第2の端子との接続点に接続され、前記高周波を遮断し、前記トランジスタで整流された直流を出力する第2のフィルタと、
を備えたことを特徴とする整流回路。
A first filter that allows the input high frequency to pass therethrough and blocks direct current and harmonics of the high frequency ;
A transistor having a first terminal to which a periodic voltage having the same frequency as the high frequency is applied, a second terminal connected to the first filter, and a third terminal grounded, which rectifies the high frequency When,
A second filter connected to a connection point between the first filter and the second terminal, blocking the high frequency, and outputting a direct current rectified by the transistor;
A rectifier circuit comprising:
前記第1の端子は、前記トランジスタのゲート端子またはベース端子であることを特徴とする請求項1に記載の整流回路。   The rectifier circuit according to claim 1, wherein the first terminal is a gate terminal or a base terminal of the transistor. 前記第1のフィルタは前記高周波の高調波成分を遮断する帯域通過フィルタであることを特徴とする請求項1または請求項2に記載の整流回路。   3. The rectifier circuit according to claim 1, wherein the first filter is a band-pass filter that cuts off a high-frequency harmonic component. 4. 前記第2のフィルタは低域通過フィルタであることを特徴とする請求項1から請求項3のいずれか1項に記載の整流回路。 It said second filter rectifier circuit as claimed in any one of claims 3, characterized in that the low-pass filter. 前記第1の端子に直流電圧を印加する直流電圧印加手段を備えたことを特徴とする請求項1から請求項4のいずれか1項に記載の整流回路。 Rectifier circuit as claimed in any one of claims 4, characterized in that it comprises a direct current voltage applying means for applying a DC voltage to the first terminal. 入力した前記高周波を第1の高周波と第2の高周波に分配し、前記第1の高周波を前記第2の端子に出力する分配手段と、
前記分配手段で分配された前記第2の高周波の電圧を昇圧する昇圧手段と、を備え、
前記昇圧手段で昇圧された前記第2の高周波を、前記周期電圧として前記第1の端子に印加することを特徴とする請求項1から請求項5のいずれか1項に記載の整流回路。
Distributing means for distributing the input high frequency to a first high frequency and a second high frequency, and outputting the first high frequency to the second terminal;
Boosting means for boosting the second high frequency voltage distributed by the distributing means,
Rectifier circuit as claimed in any one of claims 5, characterized in that for applying the second high-frequency boosted by said boosting means, to said first terminal as said periodic voltage.
前記分配手段で分配された前記第1の高周波または前記第2の高周波のいずれかの位相を変化させる移相手段を備えたことを特徴とする請求項6に記載の整流回路。   7. The rectifier circuit according to claim 6, further comprising a phase shift unit configured to change a phase of either the first high frequency or the second high frequency distributed by the distribution unit. 前記周期電圧を発生する信号源を備えたことを特徴とする請求項1から請求項5のいずれか1項に記載の整流回路。 Rectifier circuit as claimed in any one of claims 5, characterized in that it comprises a signal source for generating the periodic voltage. 前記周期電圧は、前記第2の端子に印加する前記高周波に対し、同相もしくは逆相となるように同期していることを特徴とする請求項1から請求項8のいずれか1項に記載の整流回路。 The periodic voltage to said high frequency to be applied to the second terminal, claim 1, characterized in that it is synchronized to the same phase or reverse phase according to any one of claims 8 Rectifier circuit.
JP2011058696A 2011-03-17 2011-03-17 Rectifier circuit Expired - Fee Related JP5786390B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011058696A JP5786390B2 (en) 2011-03-17 2011-03-17 Rectifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011058696A JP5786390B2 (en) 2011-03-17 2011-03-17 Rectifier circuit

Publications (2)

Publication Number Publication Date
JP2012196068A JP2012196068A (en) 2012-10-11
JP5786390B2 true JP5786390B2 (en) 2015-09-30

Family

ID=47087480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011058696A Expired - Fee Related JP5786390B2 (en) 2011-03-17 2011-03-17 Rectifier circuit

Country Status (1)

Country Link
JP (1) JP5786390B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9654112B2 (en) * 2015-01-21 2017-05-16 Panasonic Corporation Signal inverting device, power transmission device, and negative-voltage generating circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07194126A (en) * 1993-12-28 1995-07-28 Fujitsu Ltd Half-wave rectifier
JP4519713B2 (en) * 2004-06-17 2010-08-04 株式会社東芝 Rectifier circuit and wireless communication device using the same

Also Published As

Publication number Publication date
JP2012196068A (en) 2012-10-11

Similar Documents

Publication Publication Date Title
JP6386549B2 (en) Apparatus and method for high efficiency resonant converter
Sebastian et al. Design of a two-phase buck converter with fourth-order output filter for envelope amplifiers of limited bandwidth
US10608585B2 (en) Amplitude limiting oscillation circuit
US20180309303A1 (en) Harmonic harvester for improved rf-to-dc rectifying efficiency
US9621137B2 (en) Amplitude normalization circuit, power supply and electronic apparatus
JP6263202B2 (en) AC-AC converter device
US10811991B2 (en) High frequency rectifier
Rodriguez et al. Multilevel converter for envelope tracking in RF power amplifiers
JP5907409B2 (en) Power factor correction circuit and power supply device
US20110267113A1 (en) Frequency multiplier
JP2008236816A (en) Switching regulator
JP2006353049A (en) Power supply and electrodeless discharge lamp apparatus
JP5786390B2 (en) Rectifier circuit
JP2014045565A (en) Switching type diode and high-frequency rectifier
US20230275526A1 (en) Rectifying element and voltage converter comprising such a rectifying element
JP6150086B2 (en) Power factor correction circuit and power supply device
JP6385171B2 (en) rectifier
Leroy et al. A very high frequency step-down DC/DC converter for spaceborne envelope-tracking SSPA
JP2015167433A (en) chopper circuit
Yerra et al. Three-level DC-DC converter using eGaN FETs for wide bandwidth envelope tracking applications with extended output voltage range
KR20040068268A (en) Isolated converter with synchronized switching leg
JP2017184500A (en) Switching power supply device
Honjo et al. High efficiency GaN HEMT power amplifier/rectifier module design using time reversal duality
US9722491B2 (en) Method and apparatus for operating a switchmode power supply
TWI549415B (en) Current-rectifying device, multi-stage rectifier, gate-boosting rectifier and method of permitting current to flow in favor of one direction when driven by ac input voltage

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130930

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150713

LAPS Cancellation because of no payment of annual fees