JP5781990B2

JP5781990B2 - Semiconductor photo detector

Info

Publication number: JP5781990B2
Application number: JP2012170966A
Authority: JP
Inventors: 好史村本; 児玉　聡; 聡児玉; 石橋　忠夫; 忠夫石橋
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2012-08-01
Filing date: 2012-08-01
Publication date: 2015-09-24
Anticipated expiration: 2032-08-01
Also published as: JP2014032993A

Description

本発明は、アバランシェフォトダイオードの性能評価を可能とする半導体受光素子に関するものである。 The present invention relates to a semiconductor light receiving element that enables performance evaluation of an avalanche photodiode.

光信号を電気信号に変換する半導体受光素子の一つであるアバランシェフォトダイオードは、発生したキャリアに高電界をかけて格子原子と衝突させてイオン化することによりキャリアを増倍させるアバランシェ増倍を利用し、受光感度の高感度化を可能にしている。このアバランシェフォトダイオードは、光通信の分野からセンシングおよび計測の分野まで幅広く用いられている。 Avalanche photodiodes, one of the semiconductor light-receiving elements that convert optical signals into electrical signals, use avalanche multiplication that multiplies carriers by applying high electric fields to the generated carriers and colliding with lattice atoms to ionize them. This makes it possible to increase the sensitivity of light reception. The avalanche photodiode is widely used from the field of optical communication to the field of sensing and measurement.

特に、光通信の分野においては、高速化・大容量化に向けて受光素子の開発が進む中、一般的な半導体受光素子に対し、増倍作用により感度を飛躍的に向上させることができるため、システム構成において光アンプや電気アンプなどの部品点数を減らし、低コスト・低消費電力を可能にするデバイスとして、アバランシェフォトダイオードは大いに注目されている。 In particular, in the field of optical communications, as light receiving elements are being developed for higher speeds and larger capacities, the sensitivity can be dramatically improved by a multiplication effect compared to general semiconductor light receiving elements. As a device that reduces the number of components such as optical amplifiers and electric amplifiers in the system configuration and enables low cost and low power consumption, avalanche photodiodes are attracting much attention.

現行の光通信で用いられている波長帯域は、１．３μｍおよび１．５μｍ帯であり、半導体受光素子の光吸収層には、効率よく光電変換が行える材料として、ＩｎＧａＡｓが一般に用いられている。ただし、この材料は、バンドギャップが狭いため、高増倍に必要電界を印加すると、トンネルリーク電流の増加をまねくという問題がある。このため、ＩｎＧａＡｓよりバンドギャップの広い材料を増倍層に用いることで、暗電流の抑制と高増倍率とを同時に満たす素子が実現されている（非特許文献１参照）。 The wavelength bands used in the current optical communication are 1.3 μm and 1.5 μm bands, and InGaAs is generally used as a material capable of efficient photoelectric conversion in the light absorption layer of the semiconductor light receiving element. . However, since this material has a narrow band gap, there is a problem that when a necessary electric field is applied for high multiplication, tunnel leakage current increases. For this reason, by using a material having a wider band gap than InGaAs for the multiplication layer, an element that simultaneously satisfies the suppression of dark current and the high multiplication factor is realized (see Non-Patent Document 1).

上述したアバランシェフォトダイオードでは、光吸収層および増倍層のヘテロ接合領域におけるバンド構造と電界プロファイルの設計が重要となる。高増倍動作のため、増倍層には高電界を印加することになるが、光吸収層では、リーク電流を抑制するために電界を低く抑制する必要が生じる。このため、光吸収層および増倍層のヘテロ接合領域には、電界制御層が設けられ、動作時において、増倍層には高電界が印加され、光吸収層に印加される電界は抑制されるように設計されている。 In the avalanche photodiode described above, it is important to design the band structure and electric field profile in the heterojunction region of the light absorption layer and the multiplication layer. For high multiplication operation, a high electric field is applied to the multiplication layer. However, in the light absorption layer, it is necessary to suppress the electric field to be low in order to suppress leakage current. For this reason, an electric field control layer is provided in the heterojunction region of the light absorption layer and the multiplication layer. During operation, a high electric field is applied to the multiplication layer, and the electric field applied to the light absorption layer is suppressed. Designed to be.

特許第４０６１０５７号公報Japanese Patent No. 4061057

H. Kanbe et al. , "InGaAs Avalanche Photodiode with InP p-n Junction", Electron Letters, vol.16, no.5, pp.163-165, 1980.H. Kanbe et al., "InGaAs Avalanche Photodiode with InP p-n Junction", Electron Letters, vol.16, no.5, pp.163-165, 1980. 名田允洋, 村本好史, 横山春喜, 重川直輝、「イオン注入・拡散フリー新構造InP/InGaAs アバランシェフォトダイオード」、第７１回応用物理学会学術講演会講演予稿集、17p-H-2、２０１０年。Nada Toshihiro, Muramoto Yoshifumi, Yokoyama Haruki, Shigekawa Naoki, "Ion Implantation / Diffusion Free New Structure InP / InGaAs Avalanche Photodiode", Proceedings of the 71st JSAP Academic Lecture Meeting, 17p-H-2, 2010 Year.

ところが、非特許文献１の構成では、ある一定以上のバイアス電圧を印加しないと、光電流が上記ヘテロ接合のバリア障壁を乗り越えて電流値として取り出せない。この結果、光電流が流れ出すバイアス電圧を印加したときには、増倍層でも増倍に十分な電圧が印加されることになり、外部回路では、一定量の増倍された光電流値が検出されるものとなる。このため、増倍率が１のときの感度は、シミュレーションによる見積もりでしか得ることができず、正確な値を取得することができない。増倍率が１のときの感度がわからないと、素子の正確な増倍率の情報が得られず、素子の正確な評価ができずに問題となる。 However, in the configuration of Non-Patent Document 1, unless a bias voltage higher than a certain level is applied, the photocurrent cannot overcome the barrier barrier of the heterojunction and be taken out as a current value. As a result, when a bias voltage at which photocurrent flows out is applied, a voltage sufficient for multiplication is applied even in the multiplication layer, and a certain amount of multiplied photocurrent value is detected in the external circuit. It will be a thing. For this reason, the sensitivity when the multiplication factor is 1 can be obtained only by estimation by simulation, and an accurate value cannot be obtained. If the sensitivity when the multiplication factor is 1 is not known, accurate information on the multiplication factor of the element cannot be obtained, and accurate evaluation of the element cannot be performed.

また、近年の光通信システムにおける技術開発動向は、ＷＤＭ（Wavelength-division multiplexing：波長分割多重方式）や、ＤＱＰＳＫ（Phase Shift Keying：差動四相位相変位変調方式）などの、パラレル伝送方式が活性化しており、受光素子も複数の素子を１つのチップにモノリシックに集積したアレイ素子の開発が進んでいる。アバランシェフォトダイオードにおいても、アレイ化した構成の実現が重要である。しかしながら、実際の光学実装においては、光電流値をモニタしながら光軸をあわせるアクティブ調芯が、前述したことにより高いバイアス電圧を印加した状態でしか実施できない。また、１つの光信号を分割して複数の素子で受光する構成において、各々の素子で同じバイアス電圧に対して増倍率に差が生じている場合、各々の素子で結合が最適されている状態の光電流値が異なることになり、最も結合があった状態を判別することが容易ではない。 In recent years, the trend of technological development in optical communication systems is that parallel transmission methods such as WDM (Wavelength-division multiplexing) and DQPSK (Phase Shift Keying) are active. As a light receiving element, an array element in which a plurality of elements are monolithically integrated on one chip is being developed. In an avalanche photodiode, it is important to realize an arrayed configuration. However, in actual optical mounting, active alignment that aligns the optical axis while monitoring the photocurrent value can only be performed with a high bias voltage applied as described above. In a configuration in which one optical signal is divided and received by a plurality of elements, when there is a difference in multiplication factor with respect to the same bias voltage in each element, the coupling is optimized in each element Therefore, it is not easy to determine the most coupled state.

本発明は、以上のような問題点を解消するためになされたものであり、アバランシェフォトダイオードにおける増倍率が１のときの感度が測定できるようにすることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to make it possible to measure the sensitivity when the multiplication factor in an avalanche photodiode is 1.

本発明に係る半導体受光素子は、基板の上に形成された化合物半導体からなる光吸収層と、光吸収層の一方の面に接して形成された化合物半導体からなる電界制御層と、光吸収層の他方の面に形成されたｐ型半導体層と、光吸収層と反対側の電界制御層の上に形成された増倍層と、光吸収層と反対側の増倍層の上に形成されたｎ型半導体層と、ｐ型半導体層に接続するｐ型電極と、光吸収層に接続するモニタ電極とを備え、光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有した化合物半導体から構成され、電界制御層，増倍層，およびｎ型半導体層は、光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、ｐ型半導体層およびｎ型半導体層は、不純物を導入することで各々の導電型とされ、光吸収層は、ｐ型半導体層およびｎ型半導体層よりも不純物濃度が低い状態とされている。 A semiconductor light-receiving element according to the present invention includes a light absorption layer made of a compound semiconductor formed on a substrate, an electric field control layer made of a compound semiconductor formed in contact with one surface of the light absorption layer, and a light absorption layer Formed on the p-type semiconductor layer formed on the other surface, the multiplication layer formed on the electric field control layer opposite to the light absorption layer, and the multiplication layer opposite to the light absorption layer. An n-type semiconductor layer, a p-type electrode connected to the p-type semiconductor layer, and a monitor electrode connected to the light absorption layer. The light absorption layer has a band gap energy corresponding to the wavelength of the target light. The electric field control layer, the multiplication layer, and the n-type semiconductor layer are made of a semiconductor having a larger band gap energy than the semiconductor that constitutes the light absorption layer, and the p-type semiconductor layer and the n-type semiconductor layer Each by introducing impurities Is a conductivity type, the light absorbing layer, impurity concentration than the p-type semiconductor layer and n-type semiconductor layer is a low state.

上記半導体受光素子において、基板の上に、ｎ型半導体層，増倍層，電界制御層，光吸収層，ｐ型半導体層の順に積層され、ｐ型半導体層および積層方向の第１領域の光吸収層は、電界制御層より小さい径の柱状のメサ部とされ、積層方向の第１領域以外の第２領域の光吸収層は、メサ部より大きい面積とされ、第１領域の光吸収層の側方の第２領域の光吸収層の上にモニタ電極が形成されている。 In the semiconductor light receiving element, an n-type semiconductor layer, a multiplication layer, an electric field control layer, a light absorption layer, and a p-type semiconductor layer are stacked in this order on the substrate, and the p-type semiconductor layer and the light in the first region in the stacking direction are stacked. The absorption layer is a columnar mesa having a smaller diameter than the electric field control layer, and the light absorption layer in the second region other than the first region in the stacking direction is larger in area than the mesa, and the light absorption layer in the first region monitor electrodes on the lateral light absorbing layer of the second region of that are formed.

また、上記半導体受光素子において、基板の上に、ｐ型半導体層，光吸収層，電界制御層，増倍層，ｎ型半導体層の順に積層され、電界制御層，増倍層，ｎ型半導体層は、光吸収層より小さい径の柱状のメサ部とされ、メサ部の側方の光吸収層の上面にモニタ電極が形成されている。このとき、ｎ型半導体層に接続するｎ型電極を備えるようにするとよい。 In the semiconductor light receiving element, a p-type semiconductor layer, a light absorption layer, an electric field control layer, a multiplication layer, and an n-type semiconductor layer are stacked in this order on the substrate, and the electric field control layer, the multiplication layer, and the n-type semiconductor are stacked. layer is a columnar mesa of diameter smaller than the light-absorbing layer, that have the monitor electrodes on surfaces of the light absorbing layer on the side of the mesa portion is formed. At this time, an n-type electrode connected to the n-type semiconductor layer may be provided.

上記半導体受光素子において、対象とする光の波長に対応するバンドギャップエネルギーを有したｐ型の化合物半導体から構成されて、ｐ型半導体層と光吸収層との間に形成されたｐ型光吸収層を備えるようにしてもよい。 In the semiconductor light-receiving element, the p-type light absorption is formed between the p-type semiconductor layer and the light absorption layer, which is composed of a p-type compound semiconductor having a band gap energy corresponding to the wavelength of light of interest. A layer may be provided.

以上説明したように、本発明によれば、アバランシェフォトダイオードにおける増倍率が１のときの感度が測定できるようにする。 As described above, according to the present invention, the sensitivity when the multiplication factor in the avalanche photodiode is 1 can be measured.

図１は、本発明の実施の形態１における半導体受光素子の構成を示す断面図である。FIG. 1 is a cross-sectional view showing the configuration of the semiconductor light receiving element according to the first embodiment of the present invention. 図２は、図１に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。FIG. 2 is a band diagram showing changes in the band gap in the stacking direction of the semiconductor light receiving element shown in FIG. 図３は、一般的なアバランシェフォトダイオードの構成を示す断面図である。FIG. 3 is a cross-sectional view showing a configuration of a general avalanche photodiode. 図４は、図３に示すアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。FIG. 4 is a band diagram showing a change in the band gap in the stacking direction of the avalanche photodiode shown in FIG. 図５は、本発明の実施の形態２における半導体受光素子の構成を示す断面図である。FIG. 5 is a cross-sectional view showing the configuration of the semiconductor light receiving element according to the second embodiment of the present invention. 図６は、図５に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。FIG. 6 is a band diagram showing a change in the band gap in the stacking direction of the semiconductor light receiving element shown in FIG. 図７は、本発明の実施の形態３における半導体受光素子の構成を示す断面図である。FIG. 7 is a cross-sectional view showing the configuration of the semiconductor light receiving element according to the third embodiment of the present invention. 図８は、図７に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。FIG. 8 is a band diagram showing a change in the band gap in the stacking direction of the semiconductor light receiving element shown in FIG.

以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

［実施の形態１］
はじめに、本発明の実施の形態１について図１，図２を用いて説明する。図１は、本発明の実施の形態１における半導体受光素子の構成を示す断面図である。また、図２は、図１に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。 [Embodiment 1]
First, Embodiment 1 of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing the configuration of the semiconductor light receiving element according to the first embodiment of the present invention. FIG. 2 is a band diagram showing changes in the band gap in the stacking direction of the semiconductor light receiving element shown in FIG.

この半導体受光素子は、基板１０１の上に形成された化合物半導体からなる光吸収層１０２と、光吸収層１０２の一方の面に接して形成された化合物半導体からなる電界制御層１０３と、光吸収層１０２の他方の面に形成されたｐ型半導体層１０４と、光吸収層１０２の形成側とは反対側の電界制御層１０３の上に形成された増倍層１０５と、光吸収層１０２の形成側とは反対側の増倍層１０５の上に形成されたｎ型半導体層１０６とを備える。また、半導体受光素子は、ｐ型半導体層１０４に接続するｐ型電極１０７と、光吸収層１０２に接続するモニタ電極１０８とを備える。 This semiconductor light receiving element includes a light absorption layer 102 made of a compound semiconductor formed on a substrate 101, an electric field control layer 103 made of a compound semiconductor formed in contact with one surface of the light absorption layer 102, and light absorption. A p-type semiconductor layer 104 formed on the other surface of the layer 102; a multiplication layer 105 formed on the electric field control layer 103 opposite to the side on which the light absorption layer 102 is formed; And an n-type semiconductor layer 106 formed on the multiplication layer 105 opposite to the formation side. The semiconductor light receiving element includes a p-type electrode 107 connected to the p-type semiconductor layer 104 and a monitor electrode 108 connected to the light absorption layer 102.

実施の形態１では、基板１０１の上に、ｎ型半導体層１０６，増倍層１０５，電界制御層１０３，光吸収層１０２，ｐ型半導体層１０４の順に積層されている。また、ｐ型半導体層１０４および積層方向の第１領域１２１の光吸収層１０２は、電界制御層１０３より小さい径の柱状のメサ部とされ、積層方向の第１領域１２１以外の第２領域１２２の光吸収層１０２は、メサ部より大きい面積とされている。また、モニタ電極１０８は、第１領域１２１の光吸収層１０２の側方の第２領域１２２の光吸収層１０２の上に形成されている。 In Embodiment 1, an n-type semiconductor layer 106, a multiplication layer 105, an electric field control layer 103, a light absorption layer 102, and a p-type semiconductor layer 104 are stacked on the substrate 101 in this order. The p-type semiconductor layer 104 and the light absorption layer 102 in the first region 121 in the stacking direction are columnar mesas having a diameter smaller than the electric field control layer 103, and the second region 122 other than the first region 121 in the stacking direction. The light absorption layer 102 has a larger area than the mesa portion. The monitor electrode 108 is formed on the light absorption layer 102 in the second region 122 on the side of the light absorption layer 102 in the first region 121.

なお、光吸収層１０２は、対象とする光の波長に対応するバンドギャップエネルギーを有した化合物半導体から構成され、電界制御層１０３，増倍層１０５，ｎ型半導体層１０６は、光吸収層１０２を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成されている。また、ｐ型半導体層１０４およびｎ型半導体層１０６は、不純物を導入することで各々の導電型とされ、光吸収層１０２は、ｐ型半導体層１０４およびｎ型半導体層１０６よりも不純物濃度が低い状態とされている。 The light absorption layer 102 is composed of a compound semiconductor having a band gap energy corresponding to the wavelength of light of interest. The electric field control layer 103, the multiplication layer 105, and the n-type semiconductor layer 106 are composed of the light absorption layer 102. It is comprised from the semiconductor which has larger band gap energy than the semiconductor which comprises. Further, the p-type semiconductor layer 104 and the n-type semiconductor layer 106 are made conductive by introducing impurities, and the light absorption layer 102 has an impurity concentration higher than that of the p-type semiconductor layer 104 and the n-type semiconductor layer 106. It is supposed to be low.

例えば、基板１０１は、半絶縁性のＩｎＰから構成し、ｎ型半導体層１０６は、ｎ型の不純物を高濃度に導入したｎ⁺−ＩｎＰから構成し、増倍層１０５は、アンドープのＩｎＰから構成し、電界制御層１０３は、ｐ形の不純物を導入したｐ−ＩｎＰから構成すればよい。また、光吸収層１０２は、アンドープのＩｎＧａＡｓから構成し、ｐ型半導体層１０４は、ｐ型の不純物を高濃度に導入したｐ⁺−ＩｎＧａＡｓから構成すればよい。また、各電極は、チタン層／白金層／金層の３層積層膜から構成すればよい。 For example, the substrate 101 is made of semi-insulating InP, the n-type semiconductor layer 106 is made of n ⁺ -InP in which an n-type impurity is introduced at a high concentration, and the multiplication layer 105 is made of undoped InP. The electric field control layer 103 may be made of p-InP into which a p-type impurity is introduced. The light absorption layer 102 may be made of undoped InGaAs, and the p-type semiconductor layer 104 may be made of p ⁺ -InGaAs into which p-type impurities are introduced at a high concentration. Each electrode may be composed of a three-layer laminated film of titanium layer / platinum layer / gold layer.

次に、実施の形態１における半導体受光素子の製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板１０１上に、Ｓｉを不純物として高濃度にドーピングしたｎ⁺−ＩｎＰ（ｎ型半導体層１０６）、アンドープのＩｎＰ（増倍層１０５）、Ｓｉを不純物としてドーピングしたｎ−ＩｎＰ（電界制御層１０３）、アンドープのＩｎＧａＡｓ（光吸収層１０２）、およびＺｎを不純物として高濃度にドーピングしたｐ⁺−ＩｎＧａＡｓ（ｐ型半導体層１０４）をエピタキシャル成長により順次堆積する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。 Next, a method for manufacturing the semiconductor light receiving element in the first embodiment will be briefly described. First, n ⁺ -InP (n-type semiconductor layer 106) doped with Si at a high concentration, undoped InP (multiplier layer 105), and Si as an impurity are doped on a substrate 101 made of semi-insulating InP. The n-InP (electric field control layer 103), undoped InGaAs (light absorption layer 102), and p ⁺ -InGaAs (p-type semiconductor layer 104) doped with Zn as a high concentration are sequentially deposited by epitaxial growth. These may be formed by a well-known MOVPE method.

次に、ｐ⁺−ＩｎＧａＡｓの層の上に、ｐ型電極１０７を形成する。例えば、ｐ型電極１０７となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層／チタン層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、ｐ⁺−ＩｎＧａＡｓの層（ｐ型半導体層１０４）にオーミック接続するｐ型電極１０７が形成できる。これは、所謂リフトオフ法と呼ばれる製造方法である。 Next, the p-type electrode 107 is formed on the p ⁺ -InGaAs layer. For example, a resist mask pattern having an opening is formed in a region to be the p-type electrode 107, and a three-layer stacked film of platinum layer / titanium layer / gold layer is formed thereon by electron beam evaporation. Thereafter, if the resist mask pattern is removed, the p-type electrode 107 that is in ohmic contact with the p ⁺ -InGaAs layer (p-type semiconductor layer 104) can be formed. This is a manufacturing method called a so-called lift-off method.

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、上述したｐ⁺−ＩｎＧａＡｓ、アンドープのＩｎＧａＡｓの層をパターニングして所望の柱状（メサ形状）としたｐ型半導体層１０４および光吸収層１０２を形成する。このとき、アンドープのＩｎＧａＡｓの層は、積層方向に途中までパターニングする。これにより、第１領域１２１の光吸収層１０２が、第２領域１２２の光吸収層１０２より小さい径（面積）のメサ部となる。 Next, the p-type semiconductor layer 104 and the light absorption layer are formed in a desired columnar shape (mesa shape) by patterning the p ⁺ -InGaAs layer and the undoped InGaAs layer described above by a known lithography technique and etching technique (wet etching). 102 is formed. At this time, the undoped InGaAs layer is patterned halfway in the stacking direction. Thereby, the light absorption layer 102 in the first region 121 becomes a mesa portion having a smaller diameter (area) than the light absorption layer 102 in the second region 122.

次に、上記パターニングにより露出した第２領域１２２の光吸収層１０２の上に、モニタ電極１０８を形成する。モニタ電極１０８は、チタン層／白金層／金層の３層構造とする。ｐ型電極１０７と同様に、電子ビーム蒸着法とリフトオフ法とによりモニタ電極１０８を形成すればよい。この後、素子分離のために、第２領域１２２のＩｎＧａＡｓ，ｎ−ＩｎＰ，アンドープのＩｎＰ，ｎ⁺−ＩｎＰの各層をパターニングし、第２領域１２２の光吸収層１０２，電界制御層１０３，増倍層１０５，ｎ型半導体層１０６を形成する。 Next, the monitor electrode 108 is formed on the light absorption layer 102 in the second region 122 exposed by the patterning. The monitor electrode 108 has a three-layer structure of titanium layer / platinum layer / gold layer. Similar to the p-type electrode 107, the monitor electrode 108 may be formed by an electron beam evaporation method and a lift-off method. Thereafter, for element isolation, the InGaAs, n-InP, undoped InP, and n ⁺ -InP layers in the second region 122 are patterned, and the light absorption layer 102, the electric field control layer 103, and the increase in the second region 122 are patterned. A double layer 105 and an n-type semiconductor layer 106 are formed.

以下、図３，図４に示す一般的なアバランシェフォトダイオードとの比較により、実施の形態１の半導体受光素子の特徴について説明する。図３は、一般的なアバランシェフォトダイオードの構成を示す断面図である。また、図４は、図３に示すアバランシェフォトダイオードの積層方向の、無バイアスにおけるバンドギャップの変化を示すバンド図である。 Hereinafter, characteristics of the semiconductor light receiving element of the first embodiment will be described by comparison with the general avalanche photodiodes shown in FIGS. FIG. 3 is a cross-sectional view showing a configuration of a general avalanche photodiode. FIG. 4 is a band diagram showing a change in band gap without bias in the stacking direction of the avalanche photodiode shown in FIG.

このアバランシェフォトダイオードは、基板４０１の上に形成された化合物半導体からなる光吸収層４０２と、光吸収層４０２の一方の面に接して形成された化合物半導体からなる電界制御層４０３と、光吸収層４０２の他方の面に形成されたｐ型半導体層４０４と、光吸収層４０２の形成側とは反対側の電界制御層４０３の上に形成された増倍層４０５と、光吸収層４０２の形成側とは反対側の増倍層４０５の上に形成されたｎ型半導体層４０６とを備える。また、ｐ型半導体層４０４に接続するｐ型電極４０７と、ｎ型半導体層４０６に接続するｎ型電極４０８とを備える。 This avalanche photodiode includes a light absorption layer 402 made of a compound semiconductor formed on a substrate 401, an electric field control layer 403 made of a compound semiconductor formed in contact with one surface of the light absorption layer 402, and light absorption. A p-type semiconductor layer 404 formed on the other surface of the layer 402; a multiplication layer 405 formed on the electric field control layer 403 opposite to the side on which the light absorption layer 402 is formed; And an n-type semiconductor layer 406 formed on the multiplication layer 405 opposite to the formation side. Further, a p-type electrode 407 connected to the p-type semiconductor layer 404 and an n-type electrode 408 connected to the n-type semiconductor layer 406 are provided.

このアバランシェフォトダイオードは、基板４０１の上に、ｎ型半導体層４０６，増倍層４０５，電界制御層４０３，光吸収層４０２，ｐ型半導体層４０４の順に積層されている。また、ｐ型半導体層４０４，光吸収層４０２，電界制御層４０３，増倍層４０５は、所定の径の柱状のメサ部とされ、増倍層４０５の側方のｎ型半導体層４０６の上にｎ型電極４０８が形成されている。 In the avalanche photodiode, an n-type semiconductor layer 406, a multiplication layer 405, an electric field control layer 403, a light absorption layer 402, and a p-type semiconductor layer 404 are stacked on a substrate 401 in this order. The p-type semiconductor layer 404, the light absorption layer 402, the electric field control layer 403, and the multiplication layer 405 are columnar mesas having a predetermined diameter, and are located above the n-type semiconductor layer 406 on the side of the multiplication layer 405. In addition, an n-type electrode 408 is formed.

例えば、基板４０１は、半絶縁性のＩｎＰから構成され、ｎ型半導体層４０６は、ｎ型の不純物を高濃度に導入したｎ⁺−ＩｎＰから構成され、増倍層４０５は、アンドープのＩｎＰから構成され、電界制御層４０３は、ｐ形の不純物を導入したｐ−ＩｎＰから構成されている。また、光吸収層４０２は、アンドープのＩｎＧａＡｓから構成され、ｐ型半導体層４０４は、ｐ型の不純物を高濃度に導入したｐ⁺−ＩｎＧａＡｓから構成されている。また、各電極は、チタン層／白金層／金層の３層積層膜から構成されている。 For example, the substrate 401 is made of semi-insulating InP, the n-type semiconductor layer 406 is made of n ⁺ -InP in which an n-type impurity is introduced at a high concentration, and the multiplication layer 405 is made of undoped InP. The electric field control layer 403 is made of p-InP into which a p-type impurity is introduced. The light absorption layer 402 is made of undoped InGaAs, and the p-type semiconductor layer 404 is made of p ⁺ -InGaAs into which a p-type impurity is introduced at a high concentration. Each electrode is composed of a three-layer laminated film of titanium layer / platinum layer / gold layer.

上述したアバランシェフォトダイオードでは、ｐ型半導体層４０４および光吸収層４０２のメサを形成し、次いで、電界制御層４０３および増倍層４０５のメサを形成した後、露出するｎ型半導体層４０６の上にｎ型電極４０８を形成している。 In the avalanche photodiode described above, the mesa of the p-type semiconductor layer 404 and the light absorption layer 402 is formed, and then the mesa of the electric field control layer 403 and the multiplication layer 405 is formed, and then the exposed n-type semiconductor layer 406 is formed. An n-type electrode 408 is formed.

このアバランシェフォトダイオードでは、ｐ型電極４０７からｎ型電極４０８の間で発生したキャリアを、外部に取り出している。このアバランシェフォトダイオードのバンドの状態は、図４に示すように、電界制御層４０３の存在により、光吸収層４０２では低電界となり、増倍層４０５では高電界となる電界プロファイルが実現されている。また、このバンド図より、無バイアス時には、電界制御層４０３のバリア障壁により、光吸収層４０２で発生するキャリアは、外部に取り出せないこともわかる。 In this avalanche photodiode, carriers generated between the p-type electrode 407 and the n-type electrode 408 are taken out to the outside. As shown in FIG. 4, the band state of the avalanche photodiode is realized by an electric field profile in which the light absorption layer 402 has a low electric field and the multiplication layer 405 has a high electric field due to the presence of the electric field control layer 403. . It can also be seen from this band diagram that carriers generated in the light absorption layer 402 cannot be extracted to the outside due to the barrier barrier of the electric field control layer 403 when there is no bias.

上述した一般的なアバランシェフォトダイオードに対し、実施の形態１における半導体受光素子では、第１領域１２１の光吸収層１０２は、電界制御層１０３より小さい径の柱状のメサ部とし、積層方向の第１領域１２１以外の第２領域１２２の光吸収層１０２は、メサ部より大きい面積とし、第２領域１２２の光吸収層１０２では、第１領域１２１の光吸収層１０２の側方の表面が露出した状態とし、ここに、モニタ電極１０８を形成している。 In contrast to the general avalanche photodiode described above, in the semiconductor light receiving element in the first embodiment, the light absorption layer 102 in the first region 121 is a columnar mesa having a smaller diameter than the electric field control layer 103, and the first avalanche photodiode in the stacking direction. The light absorption layer 102 of the second region 122 other than the first region 121 has a larger area than the mesa portion, and the surface of the light absorption layer 102 of the first region 121 is exposed in the light absorption layer 102 of the second region 122. In this state, the monitor electrode 108 is formed here.

この構成では、図２のバンド図に示すように、無バイアス時においても、光吸収層１０２で発生したキャリアは、電界制御層１０３によるバリア障壁がないためこれを乗り越える必要が無く、モニタ電極１０８から外部に取り出せる状態となっている。この構成により、実施の形態１における半導体受光素子では、光吸収層１０２で発生するキャリアを、バイアス電圧で増倍することなく外部でモニタすることが可能となる。 In this configuration, as shown in the band diagram of FIG. 2, the carrier generated in the light absorption layer 102 does not need to overcome the barrier barrier due to the electric field control layer 103 even when there is no bias. It can be taken out from the outside. With this configuration, in the semiconductor light receiving element according to the first embodiment, carriers generated in the light absorption layer 102 can be monitored externally without being multiplied by the bias voltage.

この結果、実施の形態１の半導体受光素子によれば、同一の層構成で作製されるアバランシェフォトダイオードで増倍率が１のときの受光感度を、精度よく検出して評価することができる。また、複数のアバランシェフォトダイオードを１チップにモノリシックに積層したアレイ素子を作製する際に、これら素子と同一の層構成とした実施の形態１の半導体受光素子を光軸調芯用に同時に作製しておくことで、高電圧を印加することなく、低電圧印加で精度の高い調芯が可能となる。 As a result, according to the semiconductor light receiving element of the first embodiment, it is possible to accurately detect and evaluate the light receiving sensitivity when the multiplication factor is 1 in the avalanche photodiode manufactured with the same layer configuration. Further, when an array element in which a plurality of avalanche photodiodes are monolithically stacked on one chip is manufactured, the semiconductor light receiving element of the first embodiment having the same layer configuration as these elements is simultaneously manufactured for optical axis alignment. Thus, high-precision alignment can be performed by applying a low voltage without applying a high voltage.

［実施の形態２］
次に、本発明の実施の形態２について図５，図６を用いて説明する。図５は、本発明の実施の形態２における半導体受光素子の構成を示す断面図である。また、図６は、図５に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。 [Embodiment 2]
Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a cross-sectional view showing the configuration of the semiconductor light receiving element according to the second embodiment of the present invention. FIG. 6 is a band diagram showing changes in the band gap in the stacking direction of the semiconductor light receiving element shown in FIG.

この半導体受光素子は、基板２０１の上に形成された化合物半導体からなる光吸収層２０２と、光吸収層２０２の一方の面に接して形成された化合物半導体からなる電界制御層２０３と、光吸収層２０２の他方の面に形成されたｐ型半導体層２０４と、光吸収層２０２の形成側とは反対側の電界制御層２０３の上に形成された増倍層２０５と、光吸収層２０２の形成側とは反対側の増倍層２０５の上に形成されたｎ型半導体層２０６とを備える。加えて、実施の形態２では、ｐ型半導体層２０４と光吸収層２０２との間に形成されたｐ型光吸収層２０９を備える。また、ｐ型半導体層２０４に接続するｐ型電極２０７と、光吸収層２０２に接続するモニタ電極２０８とを備える。 This semiconductor light receiving element includes a light absorption layer 202 made of a compound semiconductor formed on a substrate 201, an electric field control layer 203 made of a compound semiconductor formed in contact with one surface of the light absorption layer 202, and a light absorption. A p-type semiconductor layer 204 formed on the other surface of the layer 202, a multiplication layer 205 formed on the electric field control layer 203 on the side opposite to the formation side of the light absorption layer 202, and the light absorption layer 202 And an n-type semiconductor layer 206 formed on the multiplication layer 205 opposite to the formation side. In addition, the second embodiment includes a p-type light absorption layer 209 formed between the p-type semiconductor layer 204 and the light absorption layer 202. In addition, a p-type electrode 207 connected to the p-type semiconductor layer 204 and a monitor electrode 208 connected to the light absorption layer 202 are provided.

実施の形態２では、基板２０１の上に、ｎ型半導体層２０６，増倍層２０５，電界制御層２０３，光吸収層２０２，ｐ型光吸収層２０９，ｐ型半導体層２０４の順に積層されている。また、ｐ型半導体層２０４および積層方向の第１領域２２１の光吸収層２０２は、電界制御層２０３より小さい径の柱状のメサ部とされ、積層方向の第１領域２２１以外の第２領域２２２の光吸収層２０２は、メサ部より大きい面積とされている。また、モニタ電極２０８は、第１領域２２１の光吸収層２０２の側方の第２領域２２２の光吸収層２０２の上に形成されている。 In Embodiment 2, an n-type semiconductor layer 206, a multiplication layer 205, an electric field control layer 203, a light absorption layer 202, a p-type light absorption layer 209, and a p-type semiconductor layer 204 are stacked on the substrate 201 in this order. Yes. Further, the p-type semiconductor layer 204 and the light absorption layer 202 in the first region 221 in the stacking direction are columnar mesas having a diameter smaller than that of the electric field control layer 203, and the second region 222 other than the first region 221 in the stacking direction. The light absorption layer 202 has a larger area than the mesa portion. The monitor electrode 208 is formed on the light absorption layer 202 in the second region 222 on the side of the light absorption layer 202 in the first region 221.

なお、光吸収層２０２およびｐ型光吸収層２０９は、対象とする光の波長に対応するバンドギャップエネルギーを有した化合物半導体から構成され、電界制御層２０３，増倍層２０５，ｎ型半導体層２０６は、光吸収層２０２を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成されている。また、ｐ型半導体層２０４およびｎ型半導体層２０６は、不純物を導入することで各々の導電型とされ、光吸収層２０２は、ｐ型半導体層２０４およびｎ型半導体層２０６よりも不純物濃度が低い状態とされている。また、ｐ型光吸収層２０９は、対象とする光の波長に対応するバンドギャップエネルギーを有したｐ型の化合物半導体から構成されている。 The light absorption layer 202 and the p-type light absorption layer 209 are made of a compound semiconductor having a band gap energy corresponding to the wavelength of light of interest, and include an electric field control layer 203, a multiplication layer 205, and an n-type semiconductor layer. Reference numeral 206 denotes a semiconductor having a larger band gap energy than that of the semiconductor constituting the light absorption layer 202. Further, the p-type semiconductor layer 204 and the n-type semiconductor layer 206 are made conductive by introducing impurities, and the light absorption layer 202 has an impurity concentration higher than that of the p-type semiconductor layer 204 and the n-type semiconductor layer 206. It is supposed to be low. The p-type light absorption layer 209 is made of a p-type compound semiconductor having a band gap energy corresponding to the wavelength of light of interest.

例えば、基板２０１は、半絶縁性のＩｎＰから構成し、ｎ型半導体層２０６は、ｎ型の不純物を高濃度に導入したｎ⁺−ＩｎＰから構成し、増倍層２０５は、アンドープのＩｎＰから構成し、電界制御層２０３は、ｐ形の不純物を導入したｐ−ＩｎＰから構成すればよい。また、光吸収層２０２は、アンドープのＩｎＧａＡｓから構成し、ｐ型半導体層２０４は、ｐ型の不純物を高濃度に導入したｐ⁺−ＩｎＧａＡｓＰから構成すればよい。また、ｐ型光吸収層２０９は、ｐ形の不純物を導入したｐ−ＩｎＧａＡｓから構成すればよい。また、各電極は、チタン層／白金層／金層の３層積層膜から構成すればよい。 For example, the substrate 201 is made of semi-insulating InP, the n-type semiconductor layer 206 is made of n ⁺ -InP in which an n-type impurity is introduced at a high concentration, and the multiplication layer 205 is made of undoped InP. The electric field control layer 203 may be made of p-InP into which p-type impurities are introduced. The light absorption layer 202 may be made of undoped InGaAs, and the p-type semiconductor layer 204 may be made of p ⁺ -InGaAsP into which p-type impurities are introduced at a high concentration. The p-type light absorption layer 209 may be made of p-InGaAs doped with p-type impurities. Each electrode may be composed of a three-layer laminated film of titanium layer / platinum layer / gold layer.

次に、実施の形態２における半導体受光素子の製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板２０１上に、Ｓｉを不純物として高濃度にドーピングしたｎ⁺−ＩｎＰ（ｎ型半導体層２０６）、アンドープのＩｎＰ（増倍層２０５）、Ｓｉを不純物としてドーピングしたｎ−ＩｎＰ（電界制御層２０３）、アンドープのＩｎＧａＡｓ（光吸収層２０２）、Ｚｎを不純物としてドーピングしたｐ−ＩｎＧａＡｓ（ｐ型光吸収層２０９）、およびＺｎを不純物として高濃度にドーピングしたｐ⁺−ＩｎＧａＡｓＰ（ｐ型半導体層２０４）をエピタキシャル成長により順次堆積する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。 Next, a method for manufacturing the semiconductor light receiving element in the second embodiment will be briefly described. First, on a substrate 201 made of semi-insulating InP, n ⁺ -InP (n-type semiconductor layer 206) doped with Si as an impurity at a high concentration, undoped InP (multiplier layer 205), and doping with Si as an impurity N-InP (electric field control layer 203), undoped InGaAs (light absorption layer 202), p-InGaAs (p-type light absorption layer 209) doped with Zn as an impurity, and p doped with Zn as an impurity at a high concentration ⁺ -InGaAsP (p-type semiconductor layer 204) is sequentially deposited by epitaxial growth. These may be formed by a well-known MOVPE method.

次に、ｐ⁺−ＩｎＧａＡｓＰの層の上に、ｐ型電極２０７を形成する。例えば、ｐ型電極２０７となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層／チタン層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、ｐ⁺−ＩｎＧａＡｓＰの層（ｐ型半導体層２０４）にオーミック接続するｐ型電極２０７が形成できる。 Next, a p-type electrode 207 is formed on the p ⁺ -InGaAsP layer. For example, a resist mask pattern having an opening is formed in a region to be the p-type electrode 207, and a three-layer laminated film of platinum layer / titanium layer / gold layer is formed thereon by electron beam evaporation. Thereafter, if the resist mask pattern is removed, the p-type electrode 207 that is in ohmic contact with the p ⁺ -InGaAsP layer (p-type semiconductor layer 204) can be formed.

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、上述したｐ⁺−ＩｎＧａＡｓＰ、ｐ−ＩｎＧａＡｓ、アンドープのＩｎＧａＡｓの層をパターニングして所望の柱状（メサ形状）としたｐ型半導体層２０４，光吸収層２０２，およびｐ型光吸収層２０９を形成する。このとき、アンドープのＩｎＧａＡｓの層は、積層方向に途中までパターニングする。これにより、第１領域２２１の光吸収層２０２が、第２領域２２２の光吸収層２０２より小さい径（面積）のメサ部となる。 Next, the p ⁺ -type semiconductor layer 204 is formed into a desired columnar shape (mesa shape) by patterning the p ⁺ -InGaAsP, p-InGaAs, and undoped InGaAs layers described above by a known lithography technique and etching technique (wet etching). , A light absorption layer 202, and a p-type light absorption layer 209 are formed. At this time, the undoped InGaAs layer is patterned halfway in the stacking direction. Thereby, the light absorption layer 202 in the first region 221 becomes a mesa portion having a smaller diameter (area) than the light absorption layer 202 in the second region 222.

次に、上記パターニングにより露出した第２領域２２２の光吸収層２０２の上に、モニタ電極２０８を形成する。モニタ電極２０８は、チタン層／白金層／金層の３層構造とする。ｐ型電極２０７と同様に、電子ビーム蒸着法とリフトオフ法とによりモニタ電極２０８を形成すればよい。この後、素子分離のために、第２領域２２２のＩｎＧａＡｓ，ｎ−ＩｎＰ，アンドープのＩｎＰ，ｎ⁺−ＩｎＰの各層をパターニングし、第２領域１２２の光吸収層２０２，電界制御層２０３，増倍層２０５，ｎ型半導体層２０６を形成する。 Next, the monitor electrode 208 is formed on the light absorption layer 202 in the second region 222 exposed by the patterning. The monitor electrode 208 has a three-layer structure of titanium layer / platinum layer / gold layer. Similar to the p-type electrode 207, the monitor electrode 208 may be formed by an electron beam evaporation method and a lift-off method. Thereafter, for element isolation, the InGaAs, n-InP, undoped InP, and n ⁺ -InP layers in the second region 222 are patterned, and the light absorption layer 202, the electric field control layer 203, and the increase in the second region 122 are increased. A double layer 205 and an n-type semiconductor layer 206 are formed.

実施の形態２では、前述した実施の形態１における半導体受光素子に、ｐ型光吸収層２０９を加えている。この構成とすることで、増倍率が１のときの受光感度を増加させることが可能となる。光吸収層２０２およびｐ型光吸収層２０９の全体で発生するキャリアの応答は、各々の光吸収層で発生するキャリアで独立に考慮することが可能であり、２つの層をあわせた全体の層厚に対して最適な応答速度を可能にする配分比が存在する。また、この配分比とする技術について明らかにされている（特許文献１参照）。 In the second embodiment, a p-type light absorption layer 209 is added to the semiconductor light receiving element in the first embodiment described above. With this configuration, the light receiving sensitivity when the multiplication factor is 1 can be increased. The response of carriers generated in the entire light absorbing layer 202 and the p-type light absorbing layer 209 can be considered independently by the carriers generated in each light absorbing layer, and the entire layer including the two layers is combined. There is a distribution ratio that allows an optimum response speed for the thickness. Moreover, it is clarified about the technique used as this distribution ratio (refer patent document 1).

実施の形態２における半導体受光素子は、図６のバンド図に示すように、ｐ型光吸収層２０９および光吸収層２０２で発生したキャリアは、電界制御層２０３によるバリア障壁がないためこれを乗り越える必要が無く、モニタ電極２０８から外部に取り出せる状態となっている。この構成により、実施の形態２における半導体受光素子では、ｐ型光吸収層２０９および光吸収層２０２で発生するキャリアを、バイアス電圧で増倍することなく外部でモニタすることが可能となる。 As shown in the band diagram of FIG. 6, the semiconductor light-receiving element according to the second embodiment overcomes the carriers generated in the p-type light absorption layer 209 and the light absorption layer 202 because there is no barrier barrier due to the electric field control layer 203. There is no need, and the monitor electrode 208 can be taken out. With this configuration, in the semiconductor light receiving element in the second embodiment, carriers generated in the p-type light absorption layer 209 and the light absorption layer 202 can be monitored externally without being multiplied by the bias voltage.

この結果、実施の形態２の半導体受光素子においても、同一の層構成で作製されるアバランシェフォトダイオードで増倍率が１のときの受光感度を、精度よく検出して評価することができる。また、複数のアバランシェフォトダイオードを１チップにモノリシックに積層したアレイ素子を作製する際に、これら素子と同一の層構成とした実施の形態１の半導体受光素子を光軸調芯用に同時に作製しておくことで、高電圧を印加することなく、低電圧印加で精度の高い調芯が可能となる。 As a result, also in the semiconductor light receiving element of the second embodiment, it is possible to accurately detect and evaluate the light receiving sensitivity when the multiplication factor is 1 in the avalanche photodiode manufactured with the same layer configuration. Further, when an array element in which a plurality of avalanche photodiodes are monolithically stacked on one chip is manufactured, the semiconductor light receiving element of the first embodiment having the same layer configuration as these elements is simultaneously manufactured for optical axis alignment. Thus, high-precision alignment can be performed by applying a low voltage without applying a high voltage.

［実施の形態３］
次に、本発明の実施の形態３について図７，図８を用いて説明する。図７は、本発明の実施の形態３における半導体受光素子の構成を示す断面図である。また、図８は、図７に示す半導体受光素子の積層方向のバンドギャップの変化を示すバンド図である。 [Embodiment 3]
Next, Embodiment 3 of the present invention will be described with reference to FIGS. FIG. 7 is a cross-sectional view showing the configuration of the semiconductor light receiving element according to the third embodiment of the present invention. FIG. 8 is a band diagram showing a change in the band gap in the stacking direction of the semiconductor light receiving element shown in FIG.

この半導体受光素子は、基板３０１の上に形成された化合物半導体からなる光吸収層３０２と、光吸収層３０２の一方の面に接して形成された化合物半導体からなる電界制御層３０３と、光吸収層３０２の他方の面に形成されたｐ型半導体層３０４と、光吸収層３０２の形成側とは反対側の電界制御層３０３の上に形成された増倍層３０５と、光吸収層３０２の形成側とは反対側の増倍層３０５の上に形成されたｎ型半導体層３０６とを備える。また、実施の形態３では、ｐ型半導体層３０４と光吸収層３０２との間に形成されたｐ型光吸収層３０９を備える。また、ｐ型半導体層３０４に接続するｐ型電極３０７と、光吸収層３０２に接続するモニタ電極３０８とを備える。 This semiconductor light receiving element includes a light absorption layer 302 made of a compound semiconductor formed on a substrate 301, an electric field control layer 303 made of a compound semiconductor formed in contact with one surface of the light absorption layer 302, and a light absorption. A p-type semiconductor layer 304 formed on the other surface of the layer 302; a multiplication layer 305 formed on the electric field control layer 303 opposite to the side on which the light absorption layer 302 is formed; And an n-type semiconductor layer 306 formed on the multiplication layer 305 opposite to the formation side. In the third embodiment, a p-type light absorption layer 309 formed between the p-type semiconductor layer 304 and the light absorption layer 302 is provided. In addition, a p-type electrode 307 connected to the p-type semiconductor layer 304 and a monitor electrode 308 connected to the light absorption layer 302 are provided.

実施の形態３では、基板３０１の上に、ｐ型半導体層３０４，ｐ型光吸収層３０９，光吸収層３０２，電界制御層３０３，増倍層３０５，ｎ型半導体層３０６の順に積層されている。実施の形態３では、ｐ型光吸収層３０９および光吸収層３０２とは、柱状に形成された第１メサとされ、電界制御層３０３および増倍層３０５は、第１メサより小さい径の柱状に形成された第２メサとされ、ｎ型半導体層３０６は、第２メサより更に小さい径の第３メサとされている。 In Embodiment 3, a p-type semiconductor layer 304, a p-type light absorption layer 309, a light absorption layer 302, an electric field control layer 303, a multiplication layer 305, and an n-type semiconductor layer 306 are stacked on the substrate 301 in this order. Yes. In Embodiment 3, the p-type light absorption layer 309 and the light absorption layer 302 are the first mesas formed in a columnar shape, and the electric field control layer 303 and the multiplication layer 305 are columnar shapes having a smaller diameter than the first mesa. The n-type semiconductor layer 306 is a third mesa having a smaller diameter than the second mesa.

上述した構成の第２メサの側方の光吸収層３０２の上にモニタ電極３０８が形成されている。また、第１メサの側方のｐ型半導体層３０４の上に、ｐ型半導体層３０４に接続するｐ型電極３０７が形成されている。加えて、実施の形態３では、ｎ型半導体層３０６の上に、ｎ型半導体層３０６に接続するｎ型電極３１０が形成されている。実施の形態３では、前述した実施の形態１，２とは、基板３０１側からの各層の積層順が逆転しており、ｎ型半導体層３０６が最上層となり、この上に、ｎ型電極３１０が形成されている。この構成とすることで、最も小さい径とした第３メサのｎ型半導体層３０６により、これより下（基板側）の素子内部に電界が閉じ込められるようになり、素子側面の表面に流れる電流を低減させることができるようになる（非特許文献２参照）。 A monitor electrode 308 is formed on the side light absorption layer 302 of the second mesa having the above-described configuration. A p-type electrode 307 connected to the p-type semiconductor layer 304 is formed on the p-type semiconductor layer 304 on the side of the first mesa. In addition, in Embodiment 3, an n-type electrode 310 connected to the n-type semiconductor layer 306 is formed on the n-type semiconductor layer 306. In the third embodiment, the stacking order of the layers from the substrate 301 side is reversed from the first and second embodiments described above, and the n-type semiconductor layer 306 is the uppermost layer, and the n-type electrode 310 is further formed thereon. Is formed. With this configuration, the third mesa n-type semiconductor layer 306 having the smallest diameter allows the electric field to be confined inside the element below (substrate side), and the current flowing on the surface of the element side surface is reduced. This can be reduced (see Non-Patent Document 2).

なお、光吸収層３０２およびｐ型光吸収層３０９は、対象とする光の波長に対応するバンドギャップエネルギーを有した化合物半導体から構成され、電界制御層３０３，増倍層３０５，およびｎ型半導体層３０６は、光吸収層３０２を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成されている。また、ｐ型半導体層３０４およびｎ型半導体層３０６は、不純物を導入することで各々の導電型とされ、光吸収層３０２は、ｐ型半導体層３０４およびｎ型半導体層３０６よりも不純物濃度が低い状態とされている。また、ｐ型光吸収層３０９は、対象とする光の波長に対応するバンドギャップエネルギーを有したｐ型の化合物半導体から構成されている。 The light absorption layer 302 and the p-type light absorption layer 309 are made of a compound semiconductor having a band gap energy corresponding to the wavelength of light of interest, and the electric field control layer 303, the multiplication layer 305, and the n-type semiconductor. The layer 306 is made of a semiconductor having a larger band gap energy than the semiconductor constituting the light absorption layer 302. In addition, the p-type semiconductor layer 304 and the n-type semiconductor layer 306 are made conductive by introducing impurities, and the light absorption layer 302 has an impurity concentration higher than that of the p-type semiconductor layer 304 and the n-type semiconductor layer 306. It is supposed to be low. The p-type light absorption layer 309 is composed of a p-type compound semiconductor having a band gap energy corresponding to the wavelength of light of interest.

例えば、基板３０１は、半絶縁性のＩｎＰから構成し、ｎ型半導体層３０６は、ｎ型の不純物を高濃度に導入したｎ⁺−ＩｎＰから構成し、増倍層３０５は、アンドープのＩｎＰから構成し、電界制御層３０３は、ｐ形の不純物を導入したｐ−ＩｎＰから構成すればよい。また、光吸収層３０２は、アンドープのＩｎＧａＡｓから構成し、ｐ型半導体層３０４は、ｐ型の不純物を高濃度に導入したｐ⁺−ＩｎＧａＡｓＰから構成すればよい。また、ｐ型光吸収層３０９は、ｐ形の不純物を導入したｐ−ＩｎＧａＡｓから構成すればよい。また、各電極は、チタン層／白金層／金層の３層積層膜から構成すればよい。 For example, the substrate 301 is made of semi-insulating InP, the n-type semiconductor layer 306 is made of n ⁺ -InP in which an n-type impurity is introduced at a high concentration, and the multiplication layer 305 is made of undoped InP. The electric field control layer 303 may be made of p-InP into which a p-type impurity is introduced. The light absorption layer 302 may be made of undoped InGaAs, and the p-type semiconductor layer 304 may be made of p ⁺ -InGaAsP into which p-type impurities are introduced at a high concentration. The p-type light absorption layer 309 may be made of p-InGaAs into which p-type impurities are introduced. Each electrode may be composed of a three-layer laminated film of titanium layer / platinum layer / gold layer.

次に、実施の形態３における半導体受光素子の製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板３０１上に、Ｚｎを不純物として高濃度にドーピングしたｐ⁺−ＩｎＧａＡｓＰ（ｐ型半導体層３０４）、Ｚｎを不純物としてドーピングしたｐ−ＩｎＧａＡｓ（ｐ型光吸収層３０９）、アンドープのＩｎＧａＡｓ（光吸収層３０２）、Ｓｉを不純物としてドーピングしたｎ−ＩｎＰ（電界制御層３０３）、アンドープのＩｎＰ（増倍層３０５）、およびＳｉを不純物として高濃度にドーピングしたｎ⁺−ＩｎＰ（ｎ型半導体層３０６）をエピタキシャル成長により順次堆積する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。 Next, a method for manufacturing the semiconductor light receiving element in the third embodiment will be briefly described. First, p ⁺ -InGaAsP (p-type semiconductor layer 304) doped with Zn as an impurity on a substrate 301 made of semi-insulating InP, and p-InGaAs (p-type light absorption layer doped with Zn as an impurity). 309), undoped InGaAs (light absorption layer 302), n-InP doped with Si as an impurity (electric field control layer 303), undoped InP (multiplier layer 305), and n doped with Si as an impurity at a high concentration. ⁺ -InP (n-type semiconductor layer 306) is sequentially deposited by epitaxial growth. These may be formed by a well-known MOVPE method.

次に、ｎ⁺−ＩｎＰの層の上に、ｎ型電極３１０を形成する。例えば、ｎ型電極３１０となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層／チタン層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、ｎ⁺−ＩｎＰ（ｎ型半導体層３０６）にオーミック接続するｎ型電極３１０が形成できる。 Next, an n-type electrode 310 is formed on the n ⁺ -InP layer. For example, a resist mask pattern having an opening is formed in a region to be the n-type electrode 310, and a three-layer laminated film of platinum layer / titanium layer / gold layer is formed thereon by electron beam evaporation. Thereafter, by removing the resist mask pattern, an n-type electrode 310 that is in ohmic contact with n ⁺ -InP (n-type semiconductor layer 306) can be formed.

次に、公知のリソグラフィー技術およびエッチング技術（ウエット，ドライエッチング）により、上述したｎ⁺−ＩｎＰの層をパターニングし、前述した第３メサとしたｎ型半導体層３０６を形成する。次に、上述同様のパターニング技術によりＩｎＰ，ｎ−ＩｎＰの層をパターニングし、前述した第２メサとした増倍層３０５，電界制御層３０３を形成する。次に、第２メサの形成により露出した第２メサ側方のアンドープのＩｎＧａＡｓの層の上に、モニタ電極３０８を形成する。前述したｎ型電極３１０と同様にモニタ電極３０８を形成すればよい。 Next, the n ⁺ -InP layer is patterned by a known lithography technique and etching technique (wet, dry etching) to form the n-type semiconductor layer 306 serving as the third mesa. Next, the InP and n-InP layers are patterned by the same patterning technique as described above to form the multiplication layer 305 and the electric field control layer 303 serving as the second mesa described above. Next, the monitor electrode 308 is formed on the undoped InGaAs layer on the side of the second mesa exposed by the formation of the second mesa. The monitor electrode 308 may be formed similarly to the n-type electrode 310 described above.

次に、上述同様のパターニング技術によりアンドープのＩｎＧａＡｓ，ｐ−ＩｎＧａＡｓの層をパターニングし、前述した第１メサとした光吸収層３０２，ｐ型光吸収層３０９を形成する。次いで、第１メサの形成により露出した第１メサ側方のｐ⁺−ＩｎＧａＡｓＰの層の上に、ｐ型電極３０７を形成する。前述したモニタ電極３０８，ｎ型電極３１０と同様にｐ型電極３０７を形成すればよい。この後、素子分離のためにｐ⁺−ＩｎＧａＡｓＰの層をパターニングしてｐ型半導体層３０４を形成する。 Next, the undoped InGaAs and p-InGaAs layers are patterned by the same patterning technique as described above to form the light absorption layer 302 and the p-type light absorption layer 309 serving as the first mesa. Next, a p-type electrode 307 is formed on the p ⁺ -InGaAsP layer on the side of the first mesa exposed by the formation of the first mesa. The p-type electrode 307 may be formed similarly to the monitor electrode 308 and the n-type electrode 310 described above. Thereafter, the p ⁺ -InGaAsP layer is patterned to form a p-type semiconductor layer 304 for element isolation.

実施の形態３における半導体受光素子は、図８のバンド図に示すように、ｐ型光吸収層３０９および光吸収層３０２で発生したキャリアは、電界制御層３０３によるバリア障壁がないためこれを乗り越える必要が無く、モニタ電極３０８から外部に取り出せる状態となっている。この構成により、実施の形態３における半導体受光素子でも、ｐ型光吸収層３０９および光吸収層３０２で発生するキャリアを、バイアス電圧で増倍することなく外部でモニタすることが可能となる。 As shown in the band diagram of FIG. 8, the semiconductor light-receiving element in Embodiment 3 overcomes the carriers generated in the p-type light absorption layer 309 and the light absorption layer 302 because there is no barrier barrier due to the electric field control layer 303. There is no need, and the monitor electrode 308 can be taken out. With this configuration, even in the semiconductor light receiving element in the third embodiment, carriers generated in the p-type light absorption layer 309 and the light absorption layer 302 can be monitored externally without being multiplied by the bias voltage.

この結果、実施の形態３の半導体受光素子においても、同一の層構成で作製されるアバランシェフォトダイオードで増倍率が１のときの受光感度を、精度よく検出して評価することができる。また、複数のアバランシェフォトダイオードを１チップにモノリシックに積層したアレイ素子を作製する際に、これら素子と同一の層構成とした実施の形態１の半導体受光素子を光軸調芯用に同時に作製しておくことで、高電圧を印加することなく、低電圧印加で精度の高い調芯が可能となる。 As a result, also in the semiconductor light receiving element of the third embodiment, it is possible to accurately detect and evaluate the light receiving sensitivity when the multiplication factor is 1 in the avalanche photodiode manufactured with the same layer configuration. Further, when an array element in which a plurality of avalanche photodiodes are monolithically stacked on one chip is manufactured, the semiconductor light receiving element of the first embodiment having the same layer configuration as these elements is simultaneously manufactured for optical axis alignment. Thus, high-precision alignment can be performed by applying a low voltage without applying a high voltage.

また、実施の形態３における半導体受光素子では、ｎ型電極３１０を備えており、基板３０１の側より入射した光に対して、ｎ型電極３１０をミラーとして機能させることができる。半導体受光素子の受光感度は、光吸収層の層厚のみで決定されるものではなく、光の入射形態や、上述したようなミラーの有無の構造など、また、多層構造における各層界面の反射と干渉効果などを総合して最終的に得られる。従って、同一の層構成としたアバランシェフォトダイオードのモニタを半導体受光素子で実現するためには、上述したようなミラーの構造も、アバランシェフォトダイオードと同様にしておく必要がある。なお、モニタを行うときには、発生すキャリアが電界制御層３０３によるバリア障壁を乗り越えて増倍層３０５に到達することが発生しないように、ｎ型電極３１０には電圧を印加せず、ｐ型電極３０７とモニタ電極３０８との間にのみバイアス電圧が印加されるようにしておく。このためには、ｎ型電極３１０は、孤立させておく構造とする。 In addition, the semiconductor light receiving element in the third embodiment includes the n-type electrode 310, and the n-type electrode 310 can function as a mirror with respect to light incident from the substrate 301 side. The light receiving sensitivity of the semiconductor light receiving element is not determined only by the layer thickness of the light absorbing layer, but the light incident mode, the structure with or without the mirror as described above, and the reflection at each layer interface in the multilayer structure. It is finally obtained by integrating interference effects. Therefore, in order to realize the monitoring of the avalanche photodiode having the same layer configuration with the semiconductor light receiving element, the mirror structure as described above needs to be the same as that of the avalanche photodiode. Note that when monitoring is performed, no voltage is applied to the n-type electrode 310 so that the generated carriers do not cross the barrier barrier of the electric field control layer 303 and reach the multiplication layer 305. A bias voltage is applied only between 307 and the monitor electrode 308. For this purpose, the n-type electrode 310 is structured to be isolated.

本発明では、アバランシェフォトダイオードが形成されている同一基板上に、アバランシェフォトダイオードと同一のプロセスで同一の層構成として半導体受光素子を作製し、アバランシェフォトダイオードの性能検査および光学実装時のモニタとして半導体受光素子を適用できるようにした。光通信用として一般的に用いられる光吸収層と増倍層とを分離したアバランシェフォトダイオードの構造では、光電流を外部に取り出すために必要となるバイアス電圧が高く、また、実際に外部に取り出されたときには増倍も行われているために、素子が本来有する増倍率が１における受光感度を精度よく得ることが困難であった。 In the present invention, on the same substrate on which the avalanche photodiode is formed, a semiconductor light-receiving element is manufactured as the same layer structure by the same process as the avalanche photodiode, and as a performance inspection of the avalanche photodiode and a monitor at the time of optical mounting A semiconductor light receiving element can be applied. In the avalanche photodiode structure in which the light absorption layer and the multiplication layer generally used for optical communication are separated, the bias voltage required to extract the photocurrent to the outside is high, and it is actually extracted to the outside. Since the multiplication is also performed at this time, it is difficult to accurately obtain the light receiving sensitivity when the multiplication factor inherent in the element is 1.

また、複数のアバランシェフォトダイオードを１つのチップ上にモノリシック集積したアレイ素子では、上述したことにより、光調芯時に高いバイアス電圧が必要になる。また、この場合、調芯に用いた素子間でバイアス電圧に対する増倍率に差があると、最適状態であることの判断が困難である。 In addition, in an array element in which a plurality of avalanche photodiodes are monolithically integrated on a single chip, a high bias voltage is required at the time of optical alignment, as described above. Further, in this case, if there is a difference in multiplication factor with respect to the bias voltage between the elements used for alignment, it is difficult to determine the optimum state.

上述した各問題に対し、本発明による半導体受光素子は、アバランシェフォトダイオードと同じ層構造で、電極の形状および素子形状（メサ構造）を同一の製造プロセス内で変更して作製することが可能であり、光吸収層で発生する光電流を増倍層を通過させることなく外部に取り出すことを可能としている。これにより、本発明の半導体受光素子では、増倍率を１とした受光感度が精度よく求められるようになり、同一層構成のアバランシェフォトダイオードの特性調査が容易に行えるようになる。また、アバランシェフォトダイオードのアレイ素子作製時の光軸調芯用として同時に作製しておけば、低電圧で高い精度の調芯が可能となる。 For each of the above-described problems, the semiconductor light-receiving element according to the present invention can be manufactured by changing the shape of the electrode and the element shape (mesa structure) within the same manufacturing process with the same layer structure as the avalanche photodiode. The photocurrent generated in the light absorption layer can be extracted outside without passing through the multiplication layer. As a result, in the semiconductor light receiving element of the present invention, the light receiving sensitivity with a multiplication factor of 1 can be accurately obtained, and the characteristics of the avalanche photodiode having the same layer structure can be easily investigated. Further, if it is simultaneously manufactured for optical axis alignment at the time of manufacturing an array element of an avalanche photodiode, alignment with high accuracy can be performed at a low voltage.

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、光吸収層をＩｎＧａＡｓから構成し、電界制御層，増倍層をＩｎＰから構成したが、これに限るものではなく、他の半導体を用いるようにしてもよい。また、電極についても、一般的なアロイメタルおよびノンアロイメタル構造のいずれでも適用可能である。また、対象とする光の入射は、基板の側に限るものではなく、素子上方から入射するようにしてもよいことは言うまでもない。この場合、素子上部に設ける電極をリング状にするなど、光が入射可能な構造とすればよい。 The present invention is not limited to the embodiment described above, and many modifications and combinations can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious. For example, the light absorption layer is made of InGaAs, and the electric field control layer and the multiplication layer are made of InP. However, the present invention is not limited to this, and other semiconductors may be used. Also, the electrode can be applied to either a general alloy metal or non-alloy metal structure. Needless to say, the incident light is not limited to the substrate side, and may be incident from above the element. In this case, a structure in which light can be incident may be used, for example, an electrode provided on the element may be formed in a ring shape.

１０１…基板、１０２…光吸収層、１０３…電界制御層、１０４…ｐ型半導体層、１０５…増倍層、１０６…ｎ型半導体層、１０７…ｐ型電極、１０８…モニタ電極。 DESCRIPTION OF SYMBOLS 101 ... Board | substrate, 102 ... Light absorption layer, 103 ... Electric field control layer, 104 ... P-type semiconductor layer, 105 ... Multiplication layer, 106 ... N-type semiconductor layer, 107 ... P-type electrode, 108 ... Monitor electrode.

Claims

A light absorption layer made of a compound semiconductor formed on a substrate;
An electric field control layer made of a compound semiconductor formed in contact with one surface of the light absorption layer;
A p-type semiconductor layer formed on the other surface of the light absorption layer;
A multiplication layer formed on the electric field control layer opposite to the light absorption layer;
An n-type semiconductor layer formed on the multiplication layer opposite to the light absorption layer;
A p-type electrode connected to the p-type semiconductor layer;
A monitor electrode connected to the light absorption layer,
On the substrate, the n-type semiconductor layer, the multiplication layer, the electric field control layer, the light absorption layer, and the p-type semiconductor layer are stacked in this order.
The p-type semiconductor layer and the light absorption layer in the first region in the stacking direction are columnar mesa portions having a diameter smaller than that of the electric field control layer,
The light absorption layer in the second region other than the first region in the stacking direction has a larger area than the mesa portion,
The monitor electrode is formed on the light absorption layer in the second region on the side of the light absorption layer in the first region,
The light absorption layer is composed of a compound semiconductor having a band gap energy corresponding to the wavelength of light of interest,
The electric field control layer, the multiplication layer, and the n-type semiconductor layer are composed of a semiconductor having a larger band gap energy than the semiconductor constituting the light absorption layer,
The p-type semiconductor layer and the n-type semiconductor layer have respective conductivity types by introducing impurities,
The semiconductor light receiving element, wherein the light absorption layer has a lower impurity concentration than the p-type semiconductor layer and the n-type semiconductor layer.

A light absorption layer made of a compound semiconductor formed on a substrate;
An electric field control layer made of a compound semiconductor formed in contact with one surface of the light absorption layer;
A p-type semiconductor layer formed on the other surface of the light absorption layer;
A multiplication layer formed on the electric field control layer opposite to the light absorption layer;
An n-type semiconductor layer formed on the multiplication layer opposite to the light absorption layer;
A p-type electrode connected to the p-type semiconductor layer;
A monitor electrode connected to the light absorption layer;
With
On the substrate, the p-type semiconductor layer, the light absorption layer, the electric field control layer, the multiplication layer, and the n-type semiconductor layer are stacked in this order.
The electric field control layer, the multiplication layer, and the n-type semiconductor layer are columnar mesas having a diameter smaller than that of the light absorption layer,
The monitor electrode is formed on the upper surface of the light absorbing layer on the side of the mesa,
The light absorption layer is composed of a compound semiconductor having a band gap energy corresponding to the wavelength of light of interest,
The electric field control layer, the multiplication layer, and the n-type semiconductor layer are composed of a semiconductor having a larger band gap energy than the semiconductor constituting the light absorption layer,
The p-type semiconductor layer and the n-type semiconductor layer have respective conductivity types by introducing impurities,
The semiconductor light receiving element , wherein the light absorption layer has a lower impurity concentration than the p-type semiconductor layer and the n-type semiconductor layer .

The semiconductor light receiving element according to claim 2 ,
A semiconductor light-receiving element comprising an n-type electrode connected to the n-type semiconductor layer.

In the semiconductor light receiving element according to any one of claims 1 to 3 ,
A p-type light absorption layer formed of a p-type compound semiconductor having a band gap energy corresponding to the wavelength of light of interest and formed between the p-type semiconductor layer and the light absorption layer is provided. A semiconductor light receiving element characterized by the above.