JP5777148B2 - Temperature measurement method - Google Patents

Temperature measurement method Download PDF

Info

Publication number
JP5777148B2
JP5777148B2 JP2011099227A JP2011099227A JP5777148B2 JP 5777148 B2 JP5777148 B2 JP 5777148B2 JP 2011099227 A JP2011099227 A JP 2011099227A JP 2011099227 A JP2011099227 A JP 2011099227A JP 5777148 B2 JP5777148 B2 JP 5777148B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
measurement
potential
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011099227A
Other languages
Japanese (ja)
Other versions
JP2012230040A (en
Inventor
井上 聡
聡 井上
宮坂 光敏
光敏 宮坂
木村 睦
睦 木村
祐樹 佐川
祐樹 佐川
章宏 中島
章宏 中島
純 田矢
純 田矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Ryukoku University
Original Assignee
Seiko Epson Corp
Ryukoku University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Ryukoku University filed Critical Seiko Epson Corp
Priority to JP2011099227A priority Critical patent/JP5777148B2/en
Publication of JP2012230040A publication Critical patent/JP2012230040A/en
Application granted granted Critical
Publication of JP5777148B2 publication Critical patent/JP5777148B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、物体表面の温度を計測する温度計測方法に関する。   The present invention relates to a temperature measurement method for measuring the temperature of an object surface.

従来の温度計測方法は、例えば、特許文献1に記載されている様な面状温度センサーが
用いられていた。面状温度センサーでは、計測セルが行列状に配置され、各計測セル内で
薄膜トランジスターと抵抗体とが直列接続されていた。抵抗体の電気抵抗は温度依存性を
持つので、これを利用して温度が計測された。具体的には、計測の際に、薄膜トランジス
ターをオン状態とした上で、抵抗体に電流を通し、その電流値(抵抗体の電気抵抗)の変
化を計測して、各計測セルの温度を計測していた。
As a conventional temperature measuring method, for example, a planar temperature sensor as described in Patent Document 1 is used. In the surface temperature sensor, measurement cells are arranged in a matrix, and a thin film transistor and a resistor are connected in series in each measurement cell. Since the electrical resistance of the resistor has temperature dependence, the temperature was measured using this. Specifically, at the time of measurement, the thin film transistor is turned on, a current is passed through the resistor, a change in the current value (electric resistance of the resistor) is measured, and the temperature of each measurement cell is determined. I was measuring.

特開2006−170642号公報JP 2006-170642 A

しかしながら、従来の面状温度センサーを用いた温度計測方法は、計測それ自体が温度
変動を招き、計測結果に信頼感を抱けないという課題があった。即ち、電気抵抗を測定す
る抵抗体と薄膜トランジスターとが直接結ばれており、しかも薄膜トランジスターをオン
状態として計測する為に、薄膜トランジスターの自己発熱が抵抗体の温度を上げ、正確な
温度計測の妨げとなっていた。加えて、電気抵抗の温度依存性が弱い為に、従来の面状温
度センサーを用いた温度計測方法は、僅かな温度変化の計測を行いがたいという課題があ
った。この様に、従来の面状温度センサーを用いた温度計測方法は、計測結果に信頼感を
抱けず、計測分解能も低いという課題があった。換言すれば、高性能で実用的な温度計測
方法が存在しない、という課題があった。
However, the conventional temperature measurement method using the planar temperature sensor has a problem that the measurement itself causes a temperature fluctuation and the measurement result cannot be trusted. That is, the resistor for measuring the electrical resistance is directly connected to the thin film transistor, and the thin film transistor self-heating raises the temperature of the resistor so that the thin film transistor is turned on. It was a hindrance. In addition, since the temperature dependence of the electrical resistance is weak, the conventional temperature measurement method using the planar temperature sensor has a problem that it is difficult to measure a slight temperature change. As described above, the conventional temperature measurement method using the planar temperature sensor has a problem that the measurement result cannot be relied upon and the measurement resolution is low. In other words, there is a problem that there is no high-performance and practical temperature measurement method.

本発明は、上記課題の少なくとも一部を解決する為になされたものであり、以下の形態
又は適用例として実現する事が可能である。
SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

(適用例1) 本適用例に係わる温度計測方法は、薄膜トランジスターをオン状態とし
、薄膜トランジスターに接続される容量素子の一端を初期電位に充電する第一工程と、薄
膜トランジスターのゲート電極に第一電位を供給して薄膜トランジスターを第一オフ状態
とし、第一オフ状態を維持する第二工程と、一端の電位を検出する第三工程と、を有し、
第一工程、第二工程、及び第三工程を実行した結果、一端の電位が初期電位の95%から
100%の範囲にある場合には、更に、第一工程と、ゲート電極に第二電位を供給して薄
膜トランジスターを第二オフ状態とし、第二オフ状態を維持する第四工程と、第三工程と
、を行う事を特徴とする。
薄膜トランジスターはマイクロメーター単位で形成できるため、この構成によれば、空
間分解能が数マイクロメーターと極めて高い温度センサーを実現できる。又、この構成に
よれば、温度の計測期間と計測結果の出力期間とを分ける事ができるので、計測時に薄膜
トランジスターが自己発熱することなく、正確な温度測定が実現する。更に、計測される
温度が最初の温度計測の計測範囲外にあった際に、次の温度計測を異なった計測範囲にて
行い、各計測範囲にて温度計測は精密になされるので、広い温度範囲に渡って精密な温度
計測を行う事ができる。換言すれば、高性能で実用的な温度計測方法を提供できる。
Application Example 1 A temperature measurement method according to this application example includes a first step in which a thin film transistor is turned on and one end of a capacitor connected to the thin film transistor is charged to an initial potential. A second step of supplying a single potential to turn the thin film transistor into a first off state, and maintaining the first off state; and a third step of detecting a potential at one end,
As a result of executing the first step, the second step, and the third step, when the potential at one end is in the range of 95% to 100% of the initial potential, the second potential is further applied to the first step and the gate electrode. To turn the thin film transistor into a second off state, and perform a fourth step and a third step for maintaining the second off state.
Since the thin film transistor can be formed in units of micrometers, according to this configuration, a temperature sensor having a very high spatial resolution of several micrometers can be realized. Further, according to this configuration, the temperature measurement period and the measurement result output period can be separated, so that accurate temperature measurement is realized without self-heating of the thin film transistor during measurement. In addition, when the measured temperature is outside the measurement range of the first temperature measurement, the next temperature measurement is performed in a different measurement range, and the temperature measurement is made precisely in each measurement range, so a wide temperature range Precise temperature measurement can be performed over a range. In other words, a high-performance and practical temperature measurement method can be provided.

(適用例2) 上記適用例に係わる温度計測方法において、第一電位より第二電位の方
が低い事が好ましい。
低温の計測には時間が掛かるが、この構成によれば、二回目の温度計測が低温の計測を
対象としているので、平均すると比較的短時間で精密な温度計測を広い範囲で行う事がで
きる。
Application Example 2 In the temperature measurement method according to the application example, it is preferable that the second potential is lower than the first potential.
Although it takes time to measure low temperatures, according to this configuration, the second temperature measurement is intended for low temperature measurements, so on average, accurate temperature measurement can be performed over a wide range in a relatively short time. .

(適用例3) 上記適用例に係わる温度計測方法において、第二工程の期間より第四工
程の期間の方が長い事が好ましい。
この構成によれば、一回目の温度計測が短時間ので、平均すると比較的短時間で精密な
温度計測を行う事ができる。
Application Example 3 In the temperature measurement method according to the application example, it is preferable that the period of the fourth process is longer than the period of the second process.
According to this configuration, since the first temperature measurement is performed in a short time, on average, accurate temperature measurement can be performed in a relatively short time.

(適用例4) 上記適用例に係わる温度計測方法において、第一工程、第四工程、及び
第三工程を実行した結果、一端の電位が初期電位の95%から100%の範囲にある場合
には、更に、第一工程と、ゲート電極に第三電位を供給して薄膜トランジスターを第三オ
フ状態とし、第三オフ状態を維持する第五工程と、第三工程と、を行う事が好ましい。
この構成によれば、計測される温度が一回目や二回目の温度計測の計測範囲外にあった
際に、更に三回目の温度計測を異なった計測範囲にて行い、各計測範囲にて温度計測は精
密になされるので、広い温度範囲に渡って精密な温度計測を行う事ができる。
(Application Example 4) In the temperature measurement method according to the application example described above, when the first step, the fourth step, and the third step are executed, the potential at one end is in the range of 95% to 100% of the initial potential. Further, it is preferable to perform the first step, the fifth step of supplying the third potential to the gate electrode to bring the thin film transistor into the third off state, and maintaining the third off state, and the third step. .
According to this configuration, when the measured temperature is outside the measurement range of the first or second temperature measurement, the third temperature measurement is performed in a different measurement range, and the temperature is measured in each measurement range. Since the measurement is made with precision, it is possible to perform precise temperature measurement over a wide temperature range.

(適用例5) 上記適用例に係わる温度計測方法において、第二電位より、第三電位の
方が低い事が好ましい。
低温の計測には時間が掛かるが、この構成によれば、一回目、二回目、三回目と温度計
測が進むに従い、より低温の計測を対象として行くので、平均すると比較的短時間で精密
な温度計測を広い範囲で行う事ができる。
Application Example 5 In the temperature measurement method according to the application example described above, it is preferable that the third potential is lower than the second potential.
Although it takes time to measure the low temperature, according to this configuration, as the temperature measurement progresses the first time, the second time, and the third time, the measurement is performed at a lower temperature. Temperature measurement can be performed over a wide range.

(適用例6) 上記適用例に係わる温度計測方法において、第四工程の期間より第五工
程の期間の方が長い事が好ましい。
この構成によれば、一回目、二回目、三回目と温度計測が進むに従い、計測時間が長く
なって行くので、平均すると比較的短時間で精密な温度計測を広い範囲で行う事ができる
Application Example 6 In the temperature measurement method according to the application example described above, it is preferable that the period of the fifth process is longer than the period of the fourth process.
According to this configuration, the measurement time becomes longer as the temperature measurement proceeds from the first time, the second time, and the third time. On average, accurate temperature measurement can be performed over a wide range in a relatively short time.

(適用例7) 上記適用例に係わる温度計測方法において、薄膜トランジスターと容量
素子とを計測セルに備えた温度センサーを用い、温度センサーは、第一の方向に沿って配
置され、計測セルを選択する第一選択回路を備え、計測セルは第一の方向に沿って複数個
配置される事が好ましい。
この構成によれば、計測セルを第一の方向に複数個配置して、個別に選択するので、第
一の方向に関する温度の空間分布を計測できる。従って、温度が第一の方向に沿って異な
っていても、温度を場所の関数として定量的に正確に計測できる。
Application Example 7 In the temperature measurement method according to the application example described above, a temperature sensor including a thin film transistor and a capacitive element in a measurement cell is used, and the temperature sensor is arranged along the first direction and selects the measurement cell. It is preferable that a plurality of measurement cells are arranged along the first direction.
According to this configuration, since a plurality of measurement cells are arranged in the first direction and are individually selected, the spatial distribution of the temperature in the first direction can be measured. Therefore, even if the temperature varies along the first direction, the temperature can be measured quantitatively and accurately as a function of location.

(適用例8) 上記適用例に係わる温度計測方法において、更に、温度センサーは、第
一の方向と交差する第二の方向に沿って配置され、計測セルを選択する第二選択回路を備
え、計測セルは第二の方向に沿って複数個配置される事が好ましい。
この構成によれば、計測セルを第二の方向に複数個配置して、個別に選択するので、第
二の方向に関する温度の空間分布を計測できる。従って、温度が第二の方向に沿って異な
っていても、温度を場所の関数として定量的に正確に計測できる。
Application Example 8 In the temperature measurement method according to the application example described above, the temperature sensor further includes a second selection circuit that is arranged along a second direction intersecting the first direction and selects a measurement cell. A plurality of measurement cells are preferably arranged along the second direction.
According to this configuration, since a plurality of measurement cells are arranged in the second direction and are individually selected, the spatial distribution of the temperature in the second direction can be measured. Thus, even if the temperature varies along the second direction, the temperature can be measured quantitatively and accurately as a function of location.

(適用例9) 上記適用例に係わる温度計測方法において、更に、計測セルは第一薄膜
トランジスターと第二薄膜トランジスターとを備え、第一薄膜トランジスターと第二薄膜
トランジスターとは差動トランジスター対をなし、第一薄膜トランジスターのゲート電極
は薄膜トランジスターのソース電極又はドレイン電極の一方に接続される事が好ましい。
この構成によれば、各計測セルに差動トランジスター対が設けられている為に、面状の
温度センサーが大面積となっても、高精細になっても、高精度に温度を計測する事ができ
る。
Application Example 9 In the temperature measurement method according to the application example, the measurement cell further includes a first thin film transistor and a second thin film transistor, and the first thin film transistor and the second thin film transistor form a differential transistor pair. The gate electrode of the first thin film transistor is preferably connected to one of the source electrode or the drain electrode of the thin film transistor.
According to this configuration, a differential transistor pair is provided in each measurement cell, so that even if the surface temperature sensor has a large area or high definition, the temperature can be measured with high accuracy. Can do.

(適用例10) 上記適用例に係わる温度計測方法において、更に、温度センサーは、
第三薄膜トランジスターと第四薄膜トランジスターとを備え、第三薄膜トランジスターは
第一薄膜トランジスターに接続され、第四薄膜トランジスターは第二薄膜トランジスター
に接続され、第三薄膜トランジスターと第四薄膜トランジスターとは、第一選択回路及び
第二選択回路にて制御される事が好ましい。
この構成によれば、第三薄膜トランジスターと第四薄膜トランジスターとが第一の方向
及び第二の方向での選択回路の一部として機能するので、第一の方向及び第二の方向に於
ける温度の情報が干渉する事を防げる。
(Application Example 10) In the temperature measurement method according to the application example, the temperature sensor further includes:
The third thin film transistor includes a fourth thin film transistor, the third thin film transistor is connected to the first thin film transistor, the fourth thin film transistor is connected to the second thin film transistor, and the third thin film transistor and the fourth thin film transistor are The first selection circuit and the second selection circuit are preferably controlled.
According to this configuration, the third thin film transistor and the fourth thin film transistor function as a part of the selection circuit in the first direction and the second direction, and therefore in the first direction and the second direction. Prevents temperature information from interfering.

(適用例11) 上記適用例に係わる温度計測方法において、更に、温度センサーは、
第五薄膜トランジスターと第六薄膜トランジスターとを備え、第五薄膜トランジスターと
第六薄膜トランジスターとはカレントミラー対をなし、第一薄膜トランジスターと第五薄
膜トランジスターとの間に第三薄膜トランジスターが配置され、第二薄膜トランジスター
と第六薄膜トランジスターとの間に第四薄膜トランジスターが配置される事が好ましい。
この構成によれば、薄膜トランジスター群がカレントミラー型差動増幅回路を構成する
ので、温度を電圧に変換した上で増幅できる。即ち、温度を正確に計測できる。
(Application Example 11) In the temperature measurement method according to the application example, the temperature sensor further includes:
A fifth thin film transistor and a sixth thin film transistor; the fifth thin film transistor and the sixth thin film transistor form a current mirror pair; and a third thin film transistor is disposed between the first thin film transistor and the fifth thin film transistor. The fourth thin film transistor is preferably disposed between the second thin film transistor and the sixth thin film transistor.
According to this configuration, since the thin film transistor group forms a current mirror type differential amplifier circuit, it is possible to amplify after converting the temperature into a voltage. That is, the temperature can be measured accurately.

(適用例12) 上記適用例に係わる温度計測方法において、更に、温度センサーは、
第一電源と第二電源と第七薄膜トランジスターとを備え、第一薄膜トランジスターと第二
薄膜トランジスターとは第一電源に接続され、第五薄膜トランジスターと第六薄膜トラン
ジスターとは第七薄膜トランジスターに接続され、第七薄膜トランジスターは第二電源に
接続される事が好ましい。
この構成によれば、第七薄膜トランジスターが定電流源と成り得るので、第一薄膜トラ
ンジスターのゲート電位の増幅が線型となり、温度を正確に計測できる。
(Application Example 12) In the temperature measurement method according to the application example, the temperature sensor further includes:
A first power source, a second power source, and a seventh thin film transistor; the first thin film transistor and the second thin film transistor are connected to the first power source; and the fifth thin film transistor and the sixth thin film transistor are connected to the seventh thin film transistor. Preferably, the seventh thin film transistor is connected to the second power source.
According to this configuration, since the seventh thin film transistor can serve as a constant current source, the amplification of the gate potential of the first thin film transistor becomes linear, and the temperature can be accurately measured.

(適用例13) 上記適用例に係わる温度計測方法において、第五薄膜トランジスター
と第六薄膜トランジスターと第七薄膜トランジスターとがN型であり、第二電源が負電源
である事が好ましい。
この構成によれば、N型の薄膜トランジスターで温度センサーを実現できる。
Application Example 13 In the temperature measurement method according to the application example, it is preferable that the fifth thin film transistor, the sixth thin film transistor, and the seventh thin film transistor are N-type, and the second power source is a negative power source.
According to this configuration, a temperature sensor can be realized with an N-type thin film transistor.

(適用例14) 上記適用例に係わる温度計測方法において、第五薄膜トランジスター
と第六薄膜トランジスターと第七薄膜トランジスターとがP型であり、第二電源が正電源
である事が好ましい。
この構成によれば、P型の薄膜トランジスターで温度センサーを実現できる。
Application Example 14 In the temperature measurement method according to the application example, it is preferable that the fifth thin film transistor, the sixth thin film transistor, and the seventh thin film transistor are P-type, and the second power source is a positive power source.
According to this configuration, a temperature sensor can be realized with a P-type thin film transistor.

実施形態1に係わる温度センサーを模式的に示す斜視外観図。FIG. 3 is a perspective external view schematically showing the temperature sensor according to the first embodiment. 実施形態1に係わる温度センサーの計測原理を説明する図。FIG. 3 is a diagram for explaining the measurement principle of the temperature sensor according to the first embodiment. 実施形態1に係わる温度センサーの回路を説明する図。FIG. 3 illustrates a circuit of a temperature sensor according to the first embodiment. 実施形態1に係わる温度センサーにて温度を計測する際のタイミングチャートを説明する図。FIG. 6 is a diagram for explaining a timing chart when measuring a temperature with the temperature sensor according to the first embodiment. 実施形態1に係わる温度センサーにて温度を計測する際の計測ステップを説明する図。The figure explaining the measurement step at the time of measuring temperature with the temperature sensor concerning Embodiment 1. FIG. 実施形態1に係わる温度センサーにて温度を計測する際の測温期間を説明する図。The figure explaining the temperature measurement period at the time of measuring temperature with the temperature sensor concerning Embodiment 1. FIG. 実施形態1に係わる温度センサーにて温度を計測する際の等価回路図。FIG. 3 is an equivalent circuit diagram when measuring the temperature with the temperature sensor according to the first embodiment. 実施形態1に係わる温度センサーで使用される各種回路の平面レイアウトを説明する図で、(a)は出力回路、(b)は列選択トランジスター、(c)は計測セル。2A and 2B are diagrams for explaining a planar layout of various circuits used in the temperature sensor according to the first embodiment. FIG. 3A is an output circuit, FIG.

以下、本発明の実施形態を、図面を用いて説明する。尚、以下の図面においては、各層
や各部材を図面上で認識可能な程度の大きさとする為、各層や各部材毎に縮尺を異ならし
めてある。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the scales are different for each layer and each member so that each layer and each member can be recognized in the drawing.

(実施形態1)
「温度センサーの概要」
図1は、本実施形態に係わる温度センサーを模式的に示す斜視外観図である。以下、図
1を用いて、まず温度センサーの概要を説明する。
(Embodiment 1)
"Temperature sensor overview"
FIG. 1 is a perspective external view schematically showing a temperature sensor according to the present embodiment. Hereinafter, the outline of the temperature sensor will be described with reference to FIG.

本実施形態に係わる温度センサー1は、外部コントローラー7と基板2、及びケーブル
72とを有している。ケーブル72は外部コントローラー7と基板2とを電気的に接続す
る。外部コントローラー7は温度の計測を制御する制御装置71や、必要に応じて、他の
電子機器とのインターフェースや電源などを有している。制御装置71は中央演算装置(
CPU)や記憶装置(メモリー)などから構成され、温度計測に関する各種プログラムを
実行する。
The temperature sensor 1 according to this embodiment includes an external controller 7, a substrate 2, and a cable 72. The cable 72 electrically connects the external controller 7 and the board 2. The external controller 7 includes a control device 71 that controls temperature measurement, and an interface and a power source with other electronic devices as necessary. The control device 71 is a central processing unit (
CPU), a storage device (memory), and the like, and executes various programs related to temperature measurement.

温度センサー1は、柔軟なプラスチックフィルムなどの可撓性を有する基板2を利用し
ている。基板2には計測セル(i,j)が行列状に複数個配置され、計測回路3をなして
いる。各計測セルには薄膜トランジスターT0(以降単にT0と略称する事がある)と容
量素子Cpとが備えられている(図3参照)。尚、本願では、薄膜トランジスターT0と
その他の薄膜トランジスターとを区別する為に、この薄膜トランジスターを計測用薄膜ト
ランジスターT0と命名する。容量素子Cpは計測用薄膜トランジスターT0のソース電
極又はドレイン電極の一方に接続されている。トランジスターのソース電極とドレイン電
極とは電位に応じて入れ替わるが、以降は説明の便宜上、容量素子Cpが接続している電
極を、計測用薄膜トランジスターT0のドレイン電極とする。温度は、充電工程と検出工
程とを用いて計測される。第一工程は充電工程で、計測用薄膜トランジスターをオン状態
にし、容量素子Cpの一端を初期電位(ここでは第一電極を正電源電位Vdd)に充電する
。次いで第二工程として、計測用薄膜トランジスターT0のゲート電極に第一電位を供給
する事で、T0を第一オフ状態とする。T0をオフ状態として維持している期間が温度の
計測期間に相当する。計測期間には、T0のオフ電流により容量素子Cpの電位は増減す
る。この現象を利用して、温度が計測される。主には容量に充電した電荷がオフ電流で減
少する現象を利用して温度が計測されるが、これとは反対に、空の容量にオフ電流で充電
する現象を利用して温度計測を行っても良い。計測期間が終了した後に容量素子Cpの一
端の電位を検出するのが第三工程で、第二工程と第三工程とを合わせて検出工程となる。
検出工程にて検出された電位を第一高電位と呼ぶ。この第一高電位が初期電位と異なって
居れば(第一高電位が初期電位の95%未満で有れば)、この第一高電位に対応する温度
が照会される。一方、第一高電位が初期電位とほぼ等しければ(第一高電位が初期電位の
95%以上100%以下の範囲にある場合には)、充電工程と検出工程とを繰り返す。こ
の際に、計測期間にT0のゲート電極に供給する電位を第一電位とは異なる第二電位とす
る。こうして計測用薄膜トランジスターT0が配置されている部位の温度が計測される。
The temperature sensor 1 uses a flexible substrate 2 such as a soft plastic film. A plurality of measurement cells (i, j) are arranged in a matrix on the substrate 2 to form a measurement circuit 3. Each measurement cell includes a thin film transistor T0 (hereinafter simply referred to as T0) and a capacitive element Cp (see FIG. 3). In the present application, in order to distinguish the thin film transistor T0 from other thin film transistors, this thin film transistor is named a measurement thin film transistor T0. The capacitive element Cp is connected to one of the source electrode and the drain electrode of the measurement thin film transistor T0. Although the source electrode and the drain electrode of the transistor are switched according to the potential, hereinafter, for convenience of explanation, the electrode to which the capacitor element Cp is connected is used as the drain electrode of the measurement thin film transistor T0. The temperature is measured using a charging process and a detection process. The first step is a charging step in which the measurement thin film transistor is turned on, and one end of the capacitive element Cp is charged to an initial potential (here, the first electrode is a positive power supply potential V dd ). Next, as a second step, the first potential is supplied to the gate electrode of the measurement thin film transistor T0, thereby bringing T0 into the first off state. The period during which T0 is maintained in the OFF state corresponds to the temperature measurement period. During the measurement period, the potential of the capacitive element Cp increases or decreases due to the OFF current of T0. The temperature is measured using this phenomenon. The temperature is mainly measured by using the phenomenon that the charge charged in the capacitor decreases due to the off-current. On the other hand, the temperature is measured by using the phenomenon that the empty capacitor is charged by the off-current. May be. The third step is to detect the potential of one end of the capacitive element Cp after the measurement period ends, and the detection step is a combination of the second step and the third step.
The potential detected in the detection step is called a first high potential. If this first high potential is different from the initial potential (if the first high potential is less than 95% of the initial potential), the temperature corresponding to this first high potential is queried. On the other hand, if the first high potential is substantially equal to the initial potential (when the first high potential is in the range of 95% to 100% of the initial potential), the charging step and the detection step are repeated. At this time, the potential supplied to the gate electrode of T0 during the measurement period is set to a second potential different from the first potential. In this way, the temperature of the part where the measurement thin film transistor T0 is disposed is measured.

図1に戻って説明を続ける。
基板2には、計測回路3の他に、出力回路4と、第一選択回路51と、第一処理回路5
2と、第二選択回路61と、第二処理回路62と、が設けられている。計測回路3に配置
された複数の計測セルは、計測回路3の外周部に配置された第一選択回路51と第二選択
回路61とにより、順次選択される。基板2の一辺を第一の方向(x軸に平行な方向で、
行方向とする)とし、第一の方向と交差する(ほぼ直交する)別の方向を第二の方向(y
軸に平行な方向で、列方向とする)とすると、第一選択回路51と第一処理回路52とは
、計測回路3の外側で第一の方向に沿って形成され、第二選択回路61と第二処理回路6
2とは、計測回路3の外側で第二の方向に沿って形成される。計測セルは第一の方向に沿
って複数個形成されると共に、第一選択回路51によって、第一の方向で選択される。同
様に、計測セルは第二の方向に沿って複数個形成されると共に、第二選択回路61によっ
て、第二の方向で選択される。選択された計測セルは出力回路4と接続され、温度計測が
なされる。こうして行列状に配置された計測セルにて順次温度が測定され、温度に関する
面分布が得られる。
Returning to FIG. 1, the description will be continued.
In addition to the measurement circuit 3, the substrate 2 includes an output circuit 4, a first selection circuit 51, and a first processing circuit 5.
2, a second selection circuit 61, and a second processing circuit 62 are provided. The plurality of measurement cells arranged in the measurement circuit 3 are sequentially selected by the first selection circuit 51 and the second selection circuit 61 arranged on the outer periphery of the measurement circuit 3. One side of the substrate 2 in a first direction (in a direction parallel to the x-axis,
Another direction intersecting (substantially orthogonal to) the first direction is the second direction (y)
The first selection circuit 51 and the first processing circuit 52 are formed along the first direction outside the measurement circuit 3, and the second selection circuit 61. And second processing circuit 6
2 is formed along the second direction outside the measurement circuit 3. A plurality of measurement cells are formed along the first direction, and are selected in the first direction by the first selection circuit 51. Similarly, a plurality of measurement cells are formed along the second direction and selected by the second selection circuit 61 in the second direction. The selected measurement cell is connected to the output circuit 4 and temperature measurement is performed. In this way, the temperature is sequentially measured in the measurement cells arranged in a matrix, and a surface distribution related to the temperature is obtained.

「計測原理」
図2は、本実施形態に係わる温度センサーの計測原理を説明する図である。以下、図2
を参照して、温度を計測する原理を説明する。
"Measurement Principle"
FIG. 2 is a diagram for explaining the measurement principle of the temperature sensor according to this embodiment. Hereinafter, FIG.
The principle of measuring the temperature will be described with reference to FIG.

図2は、N型薄膜トランジスターの伝達特性が温度依存性を有する様子を示している。
トランジスターの伝達特性は、一般にオン状態とオフ状態と閾値下状態とに分類される。
オン状態とは、チャンネル形成領域の少なくとも一部にチャネルが形成され、ドレインコ
ンダクタンスが高い状態である。即ち、ゲート電圧が閾値電圧よりも高く、図2の場合、
ゲート電圧が閾値電圧の1.5V程度以上である。シリコンを用いた薄膜トランジスター
では、チャネルはソースドレイン領域と同一伝導型になっている。オン状態に於けるソー
スドレイン電流をオン電流という。オフ状態とは、整流作用が働いている状態で、ドレイ
ンコンダクタンスが低い状態である。シリコンを用いた薄膜トランジスターでは、チャン
ネル形成領域が真性又はソースドレイン領域と逆伝導型になっており、ドレイン端のPN
接合には逆バイアスが印加されている。オフ状態でのゲート電圧は、伝達特性が急激に立
ち上がる電圧(図2の場合、ゲート電圧が0V程度)よりも低くなっている。オフ状態に
於けるソースドレイン電流をオフ電流という。閾値下状態とは、オン状態とオフ状態との
間の状態で、図2の場合、ゲート電圧が0V程度から1.5V程度の間に有る状態である
。以上が一般の定義であるが、本願のオフ状態とは一般のオフ状態と閾値下状態とを含み
、一般のオン状態以外の状態を指す。即ち、本願のオフ状態とはゲート電圧が閾値電圧よ
りも低い状態を指す。ゲート電圧が閾値電圧より低いとは、N型薄膜トランジスターでは
ゲート電圧が閾値電圧よりもマイナス側に有る事を意味し、P型薄膜トランジスターでは
ゲート電圧が閾値電圧よりもプラス側に有る事を意味する。尚、ゲート電圧Vgsとは、ソ
ース電位に対するゲート電位である。以下、本明細書では、ゲート電極に印加されるとト
ランジスターにオン状態をもたらす電位を高電位と呼び、オフ状態をもたらすゲート電位
を低電位と呼ぶ。
FIG. 2 shows how the transfer characteristics of an N-type thin film transistor have temperature dependence.
Transistor transfer characteristics are generally classified into an on state, an off state, and a sub-threshold state.
The on state is a state where a channel is formed in at least a part of the channel formation region and the drain conductance is high. That is, the gate voltage is higher than the threshold voltage, and in the case of FIG.
The gate voltage is about 1.5 V or more of the threshold voltage. In a thin film transistor using silicon, the channel has the same conductivity type as the source / drain region. The source-drain current in the on state is called on-current. The off state is a state where the rectifying action is working and the drain conductance is low. In a thin film transistor using silicon, the channel formation region is intrinsic or reversely conductive with the source / drain region, and the PN at the drain end
A reverse bias is applied to the junction. The gate voltage in the off state is lower than the voltage at which the transfer characteristic rises rapidly (in the case of FIG. 2, the gate voltage is about 0V). The source-drain current in the off state is called off-current. The sub-threshold state is a state between the on state and the off state, and in the case of FIG. 2, the gate voltage is between about 0V and about 1.5V. The above is a general definition, but the OFF state of the present application includes a general OFF state and a sub-threshold state, and indicates a state other than a general ON state. That is, the OFF state of the present application refers to a state where the gate voltage is lower than the threshold voltage. The gate voltage lower than the threshold voltage means that the gate voltage is on the negative side of the threshold voltage in the N-type thin film transistor, and the gate voltage is on the positive side of the threshold voltage in the P-type thin film transistor. To do. Note that the gate voltage V gs is a gate potential with respect to the source potential. Hereinafter, in this specification, a potential that causes an on state of a transistor when applied to a gate electrode is referred to as a high potential, and a gate potential that causes an off state is referred to as a low potential.

オン状態もオフ状態も、いずれも温度依存性を有するが、オフ状態に於ける温度依存性
が強い。これはオフ電流値がフェルミ関数の広がりに対して最も敏感に変化する為である
。オフ電流は、電子−正孔対の熱生成や、プールフレンケル効果を伴うフォノンアシステ
ッドトネリング、バンド間トネリングなどの機構に起因する。フェルミ関数は、僅かな温
度変化でも指数関数的に変化して、これらの機構(取り分け、電子−正孔対の熱生成やプ
ールフレンケル効果を伴うフォノンアシステッドトネリング)に強く影響する。その為に
オフ電流値の温度依存性は極めて強くなる。実際に図2から、200℃のオフ電流は50
℃のオフ電流の千倍程度になっている事が判る。これに対して、同じ温度変化の際にオン
電流は数倍しか増えていない。即ち、オフ電流は温度に対してオン電流よりも1000倍
近く敏感で有る事になる。大雑把に云って、温度が50℃上昇する毎にオフ電流は10倍
になり、従って温度が5℃上昇しただけで、オフ電流は26%も増加する。要するにほん
の僅かの温度変化であっても、オフ電流値は計測可能な大きな変化を示すので、高精度な
温度計測が実現する事になる。
Both the on state and the off state have temperature dependence, but the temperature dependence in the off state is strong. This is because the off-current value changes most sensitively to the spread of the Fermi function. The off-current is caused by a mechanism such as heat generation of electron-hole pairs, phonon assisted tunneling accompanied by Pool Frenkel effect, or band-to-band tunneling. The Fermi function changes exponentially even with a slight change in temperature, and strongly influences these mechanisms (particularly, heat generation of electron-hole pairs and phonon assisted tunneling accompanied by the Pool Frenkel effect). Therefore, the temperature dependence of the off-current value becomes extremely strong. Actually, from FIG. 2, the off-current at 200 ° C. is 50
It can be seen that it is about 1000 times the off current of ℃. On the other hand, the on-current increases only several times at the same temperature change. That is, the off-current is nearly 1000 times more sensitive to temperature than the on-current. Roughly speaking, every time the temperature rises by 50 ° C., the off-current increases by a factor of 10, so that if the temperature only rises by 5 ° C., the off-current increases by 26%. In short, even with only a slight temperature change, the off-current value shows a large change that can be measured, so that highly accurate temperature measurement can be realized.

温度は、最初に容量に充電した電荷がオフ電流により増減する現象を利用して、計測さ
れる。計測用薄膜トランジスターT0のオフ電流は温度に応じて激しく変化するので、温
度に応じて容量に蓄積された電荷量も変化する。この電荷量の変化(又は容量電位の変化
)を計量する事で温度が計測される。本実施形態では、容量電位を第一薄膜トランジスタ
ーT1のゲート電位とし、これが第二薄膜トランジスターのゲート電位と比較される。即
ち、第二薄膜トランジスターT2は基準トランジスターとして動作している。両ゲート電
位間の相違は差動増幅され、計測セルに於ける温度は電圧値又は電流値として出力される
The temperature is measured using a phenomenon in which the charge initially charged in the capacitor increases or decreases due to the off-current. Since the off-state current of the measurement thin film transistor T0 changes drastically according to the temperature, the amount of charge accumulated in the capacitor also changes according to the temperature. The temperature is measured by measuring this change in charge amount (or change in capacitance potential). In this embodiment, the capacitance potential is set to the gate potential of the first thin film transistor T1, and this is compared with the gate potential of the second thin film transistor. That is, the second thin film transistor T2 operates as a reference transistor. The difference between the two gate potentials is differentially amplified, and the temperature in the measurement cell is output as a voltage value or a current value.

「回路」
図3は、本実施形態に係わる温度センサーの回路を説明する図である。以下、図3を参
照して、温度センサーの回路を説明する。尚、N型薄膜トランジスターのソースドレイン
は、両者を比較して電位の高い方がドレインになり、電位の低い方がソースとなる。参考
の為に、図3には各薄膜トランジスターのソースドレインをそれぞれsとdとで記載して
ある。
"circuit"
FIG. 3 is a diagram for explaining a circuit of the temperature sensor according to the present embodiment. Hereinafter, the circuit of the temperature sensor will be described with reference to FIG. As for the source and drain of the N-type thin film transistor, the higher the potential, the higher the potential becomes the drain, and the lower the potential becomes the source. For reference, FIG. 3 shows the source and drain of each thin film transistor as s and d, respectively.

まず図1を用いて説明する。
温度センサー1は計測回路3と出力回路4、第一選択回路51、第一処理回路52、第
二選択回路61、第二処理回路62とを有する。計測回路3には計測セル(i,j)がM
行N列の行列状に配置されている。MとNは1以上の整数である(1≦i≦M、1≦j≦
N)。第一選択回路51は第一の方向に関してM行の行線R(i)から特定の一本の行線
を選択する。従って、第一選択回路51は行選択回路でもある。第一選択回路51にはシ
フトレジスターやデコーダーが使用される。第一処理回路52は第一選択回路51からの
選択信号を計測に適する様に加工する。具体的には選択電位を変換するレベルシフターや
、高速で安定的に行線を選択する様にバッファーを備える。第二選択回路61は第二の方
向に関してN列の列線C(j)から特定の一本の列線を選択する。従って、第二選択回路
61は列選択回路でもある。第二選択回路61にはシフトレジスターやデコーダーが使用
される。第二処理回路62は第二選択回路61からの選択信号を計測に適する様に加工す
る。具体的には選択電位を変換するレベルシフターや、高速で安定的に列線を選択する様
にバッファーを備える。
First, a description will be given with reference to FIG.
The temperature sensor 1 includes a measurement circuit 3, an output circuit 4, a first selection circuit 51, a first processing circuit 52, a second selection circuit 61, and a second processing circuit 62. In the measurement circuit 3, the measurement cell (i, j) has M
They are arranged in a matrix of rows and N columns. M and N are integers of 1 or more (1 ≦ i ≦ M, 1 ≦ j ≦
N). The first selection circuit 51 selects one specific row line from the M row lines R (i) in the first direction. Therefore, the first selection circuit 51 is also a row selection circuit. For the first selection circuit 51, a shift register or a decoder is used. The first processing circuit 52 processes the selection signal from the first selection circuit 51 so as to be suitable for measurement. Specifically, a level shifter for converting the selection potential and a buffer for selecting a row line stably at high speed are provided. The second selection circuit 61 selects one specific column line from the N column lines C (j) in the second direction. Therefore, the second selection circuit 61 is also a column selection circuit. For the second selection circuit 61, a shift register or a decoder is used. The second processing circuit 62 processes the selection signal from the second selection circuit 61 so as to be suitable for measurement. Specifically, a level shifter for converting the selection potential and a buffer for selecting the column line stably at high speed are provided.

図3に戻って説明を続ける。
第二処理回路62は、上述の回路の他に、列選択トランジスターT3CとT4Cとを含
む。列選択トランジスターT3CとT4Cとは、列毎にペアとなって設けられる。出力回
路4は差動トランジスター対に対する電流源になると共に、LDOUT及びXLDOUT
として計測結果を出力する。これらの回路の内で、計測回路3と出力回路4、第二処理回
路62の内の列選択トランジスターT3CとT4Cとが薄膜トランジスターで形成される
。本実施形態では、これらの他に第一選択回路51と第一処理回路52、第二選択回路6
1、もCMOS構成の(N型及びP型の)薄膜トランジスターで形成されたが、第一選択
回路51と第一処理回路52、第二選択回路61、第二処理回路62の内の列選択トラン
ジスターT3CとT4C以外の回路は、外付けのシリコンICチップにて形成されても良
い。
Returning to FIG. 3, the description will be continued.
The second processing circuit 62 includes column selection transistors T3C and T4C in addition to the circuit described above. Column selection transistors T3C and T4C are provided in pairs for each column. The output circuit 4 becomes a current source for the differential transistor pair, and LDOUT and XLDOUT.
As a result, the measurement result is output. Among these circuits, the measurement circuit 3, the output circuit 4, and the column selection transistors T3C and T4C in the second processing circuit 62 are formed of thin film transistors. In the present embodiment, in addition to these, the first selection circuit 51, the first processing circuit 52, and the second selection circuit 6
1 is also formed of thin film transistors (N-type and P-type) having a CMOS configuration, but column selection among the first selection circuit 51, the first processing circuit 52, the second selection circuit 61, and the second processing circuit 62. Circuits other than the transistors T3C and T4C may be formed by an external silicon IC chip.

計測セル内には、計測用薄膜トランジスターT0と第一薄膜トランジスターT1と第二
薄膜トランジスターT2とが配置されている。第一薄膜トランジスターT1と第二薄膜ト
ランジスターT2とは差動トランジスター対をなし、互いに対称に配置される。即ち、両
トランジスターのドレインが第一電源に接続され、電源に対して並列に配置されている。
尚、第一電源は正電源Vddである。第一薄膜トランジスターT1のゲートは、計測用薄膜
トランジスターT0のドレインに接続している。計測用薄膜トランジスターT0のドレイ
ンには、容量素子Cpが接続されている。容量素子Cpは誘電体膜を第一電極と第二電極
とで挟持し、図3では、第一電極が計測用薄膜トランジスターT0のドレイン及び第一薄
膜トランジスターT1のゲートに接続し、第二電極が第二電源に接続している。第二電源
は、この場合、負電源Vssである。計測用薄膜トランジスターT0のソースは充電用列線
CCに接続し、ゲートは充電用行線RCに接続する。第二薄膜トランジスターT2のゲー
トには基準信号Vrefが供給される。
In the measurement cell, a measurement thin film transistor T0, a first thin film transistor T1, and a second thin film transistor T2 are arranged. The first thin film transistor T1 and the second thin film transistor T2 form a differential transistor pair and are arranged symmetrically with each other. That is, the drains of both transistors are connected to the first power supply and are arranged in parallel with the power supply.
The first power source is a positive power source Vdd . The gate of the first thin film transistor T1 is connected to the drain of the measurement thin film transistor T0. A capacitive element Cp is connected to the drain of the measurement thin film transistor T0. The capacitive element Cp sandwiches the dielectric film between the first electrode and the second electrode. In FIG. 3, the first electrode is connected to the drain of the measurement thin film transistor T0 and the gate of the first thin film transistor T1, and the second electrode Is connected to the second power supply. The second power supply is in this case a negative power supply V ss . The source of the measurement thin film transistor T0 is connected to the charging column line CC, and the gate is connected to the charging row line RC. A reference signal V ref is supplied to the gate of the second thin film transistor T2.

i行j列に位置する計測セル(i,j)内には更に行選択トランジスターT3RとT4
Rとが設けられている。列選択トランジスターT3Cと行選択トランジスターT3Rとで
第三薄膜トランジスターT3をなす。行選択トランジスターT3Rのドレインは第一薄膜
トランジスターT1のソースに接続し、ソースはj列目の奇数列線CO(j)を介してj
列目の列選択トランジスターT3Cのドレインに接続し、ゲートはi行目の行線R(i)
に接続する。同様に列選択トランジスターT4Cと行選択トランジスターT4Rとで第四
薄膜トランジスターT4をなす。行選択トランジスターT4Rのドレインは第二薄膜トラ
ンジスターT2のソースに接続し、ソースはj列目の偶数列線CE(j)を介してj列目
の列選択トランジスターT4Cのドレインに接続し、ゲートはi行目の行線R(i)に接
続する。
In the measurement cell (i, j) located in the i row and the j column, there are further row selection transistors T3R and T4.
R is provided. The column selection transistor T3C and the row selection transistor T3R form a third thin film transistor T3. The drain of the row selection transistor T3R is connected to the source of the first thin film transistor T1, and the source is j through the odd column line CO (j) of the jth column.
Connected to the drain of the column selection transistor T3C of the column, the gate is the row line R (i) of the i-th row
Connect to. Similarly, the column selection transistor T4C and the row selection transistor T4R form a fourth thin film transistor T4. The drain of the row selection transistor T4R is connected to the source of the second thin film transistor T2, the source is connected to the drain of the j-th column selection transistor T4C via the even-numbered column line CE (j) of the j-th column, and the gate is Connected to row line R (i) of the i-th row.

温度センサー1は、更に第五薄膜トランジスターT5と第六薄膜トランジスターT6と
を出力回路4に備え、第五薄膜トランジスターT5と第六薄膜トランジスターT6とはカ
レントミラー対をなしている。カレントミラー対とは、両トランジスターのソースが共通
に接続され、ゲートに同電位を印加する事で、飽和動作時(Vds>Vgs−Vth>0)に、
両トランジスターのドレイン電位が多少異なっていても、同じ電流を通すトランジスター
対である。ここでは両薄膜トランジスターのゲートは第五薄膜トランジスターのドレイン
に接続している。更に、第五薄膜トランジスターT5のドレインは列選択トランジスター
T3Cのソースに接続し、第六薄膜トランジスターT6のドレインは列選択トランジスタ
ーT4Cのソースに接続する。
The temperature sensor 1 further includes a fifth thin film transistor T5 and a sixth thin film transistor T6 in the output circuit 4, and the fifth thin film transistor T5 and the sixth thin film transistor T6 form a current mirror pair. In the current mirror pair, the sources of both transistors are connected in common, and the same potential is applied to the gate, so that during saturation operation (V ds > V gs −V th > 0),
Even if the drain potentials of both transistors are slightly different, they are transistor pairs that pass the same current. Here, the gates of both thin film transistors are connected to the drain of the fifth thin film transistor. Further, the drain of the fifth thin film transistor T5 is connected to the source of the column selection transistor T3C, and the drain of the sixth thin film transistor T6 is connected to the source of the column selection transistor T4C.

温度センサー1は、更に第七薄膜トランジスターT7を出力回路4に備える。第七薄膜
トランジスターT7は電流源トランジスターである。電流源トランジスターとは、飽和動
作し、ドレイン電位が多少変動しても常に一定電流を供給するトランジスターである。第
五薄膜トランジスターT5のソースと第六薄膜トランジスターT6のソースとは、第七薄
膜トランジスターT7のドレインに接続し、第七薄膜トランジスターT7のソースは第二
電源に接続する。第二電源は負電源Vssである。第七薄膜トランジスターT7のゲートに
は第一制御信号Cnt1が供給される。第五薄膜トランジスターT5と第六薄膜トランジ
スターT6とが常に等しい電流を通し、第七薄膜トランジスターT7が一定電流を供給す
るので、第五薄膜トランジスターT5も第六薄膜トランジスターT6も常に同一電流(第
七薄膜トランジスターT7を通る電流の半分)を通す。
The temperature sensor 1 further includes a seventh thin film transistor T7 in the output circuit 4. The seventh thin film transistor T7 is a current source transistor. A current source transistor is a transistor that performs a saturation operation and always supplies a constant current even if the drain potential slightly varies. The source of the fifth thin film transistor T5 and the source of the sixth thin film transistor T6 are connected to the drain of the seventh thin film transistor T7, and the source of the seventh thin film transistor T7 is connected to the second power source. The second power source is a negative power source V ss . The first control signal Cnt1 is supplied to the gate of the seventh thin film transistor T7. Since the fifth thin film transistor T5 and the sixth thin film transistor T6 always pass the same current and the seventh thin film transistor T7 supplies a constant current, the fifth thin film transistor T5 and the sixth thin film transistor T6 always have the same current (the seventh Half of the current through the thin film transistor T7).

第三薄膜トランジスターT3は、列選択や行選択がなされる毎に列選択トランジスター
や行選択トランジスターを変えながらも、常に第一薄膜トランジスターT1と第五薄膜ト
ランジスターT5との間に配置され、第一薄膜トランジスターT1と第五薄膜トランジス
ターT5とを電気的に接続可能としている。同様に、第四薄膜トランジスターT4は、列
選択や行選択がなされる毎に列選択トランジスターや行選択トランジスターを変えながら
も、常に第二薄膜トランジスターT2と第六薄膜トランジスターT6との間に配置され、
第二薄膜トランジスターT2と第六薄膜トランジスターT6とを電気的に接続可能として
いる。即ち、i行目の行線R(i)に選択信号(高電位信号)が供給されると、i行目の
計測セルに配置された第一薄膜トランジスターT1は奇数列線COに電気的に接続され、
第二薄膜トランジスターT2は偶数列線CEに電気的に接続される。反対に行線R(i)
に非選択信号(低電位信号)が入ると、第一薄膜トランジスターT1と奇数列線COとは
電気的に絶縁され、第二薄膜トランジスターT2と偶数列線CEとは電気的に絶縁される
The third thin film transistor T3 is always disposed between the first thin film transistor T1 and the fifth thin film transistor T5 while changing the column selection transistor and the row selection transistor every time column selection or row selection is performed. The thin film transistor T1 and the fifth thin film transistor T5 can be electrically connected. Similarly, the fourth thin film transistor T4 is always disposed between the second thin film transistor T2 and the sixth thin film transistor T6 while changing the column selection transistor and the row selection transistor every time the column selection or the row selection is performed. ,
The second thin film transistor T2 and the sixth thin film transistor T6 can be electrically connected. That is, when a selection signal (high potential signal) is supplied to the i-th row line R (i), the first thin film transistor T1 arranged in the i-th measurement cell is electrically connected to the odd-numbered column line CO. Connected,
The second thin film transistor T2 is electrically connected to the even column line CE. Conversely, row line R (i)
When a non-selection signal (low potential signal) is input to the first thin film transistor T1, the odd-numbered column line CO is electrically insulated, and the second thin film transistor T2 and the even-numbered column line CE are electrically insulated.

行線R(i)に選択信号が供給されている状態で、j列目の列線C(j)に選択信号(
高電位信号)が入ると、j列目の列選択トランジスターT3Cがオン状態となるので、j
列目の奇数列線COと第五薄膜トランジスターT5とが接続される。その結果、i行j列
の計測セル(i,j)に位置する第一薄膜トランジスターT1と第五薄膜トランジスター
T5とは電気的に接続される。同様に、j列目の列線C(j)に選択信号(高電位信号)
が入ると、j列目の列選択トランジスターT4Cがオン状態となるので、j列目の偶数列
線CEと第六薄膜トランジスターT6とが接続される。その結果、i行j列の計測セル(
i,j)に位置する第二薄膜トランジスターT2と第六薄膜トランジスターT6とは電気
的に接続される。反対に、j列目の列線C(j)に非選択信号(低電位信号)が入ると、
j列目の列選択トランジスターT3CとT4Cとがオフ状態となるので、出力回路4とj
列目の奇数列線CO及びj列目の偶数列線CEとは電気的に絶縁される。この様に複数の
計測セルの内で、行線と列線とで選択された計測セルが出力回路4と接続する。出力回路
4からの計測結果は、第六薄膜トランジスターT6のドレイン電位V6がLDOUTとし
て出力され、第五薄膜トランジスターT5のドレイン電位V5がXLDOUTとして出力
される。
In a state where the selection signal is supplied to the row line R (i), the selection signal (
When the high potential signal) is input, the column selection transistor T3C in the jth column is turned on.
The odd column line CO of the column and the fifth thin film transistor T5 are connected. As a result, the first thin film transistor T1 and the fifth thin film transistor T5 located in the measurement cell (i, j) in i row and j column are electrically connected. Similarly, a selection signal (high potential signal) is applied to the column line C (j) of the j-th column.
Since the column selection transistor T4C in the j-th column is turned on, the even-numbered column line CE in the j-th column and the sixth thin film transistor T6 are connected. As a result, the measurement cell (i row j column) (
The second thin film transistor T2 and the sixth thin film transistor T6 located at i, j) are electrically connected. Conversely, when a non-selection signal (low potential signal) enters the column line C (j) of the jth column,
Since the column selection transistors T3C and T4C in the jth column are turned off, the output circuit 4 and j
The odd-numbered column line CO in the column and the even-numbered column line CE in the j-th column are electrically insulated. As described above, the measurement cell selected by the row line and the column line among the plurality of measurement cells is connected to the output circuit 4. Measurement result from the output circuit 4, the drain potential V 6 of the sixth thin film transistor T6 is output as LDOUT, drain potential V 5 of the fifth TFT T5 is output as XLDOUT.

列線C(j)に供給される選択信号乃至は非選択信号は、第二選択回路61からの出力
を必要に応じてレベルシフトし、レベルシフターからの出力はバッファーで補強されてい
る。即ち、列選択トランジスターT3CとT4Cとは第二選択回路61にて制御される。
又、行線R(i)に供給される選択信号乃至は非選択信号は、第一選択回路51からの出
力を必要に応じてレベルシフトし、レベルシフターからの出力はバッファーで補強されて
いる。即ち、行選択トランジスターT3RとT4Rとは第一選択回路51にて制御される
。尚、ここでは行選択がなされた状態で列選択を行ったが、列選択がなされた状態で行選
択を行っても良い。又、ここでの奇数列線とは単なる名称で、奇数番号のトランジスター
列(T1やT3)に設けられた列線を意味し、偶数列線も同様に単なる名称で、偶数番号
のトランジスター列(T2やT4)に設けられた列線を意味する。
The selection signal or the non-selection signal supplied to the column line C (j) level-shifts the output from the second selection circuit 61 as necessary, and the output from the level shifter is reinforced by a buffer. That is, the column selection transistors T3C and T4C are controlled by the second selection circuit 61.
The selection signal or the non-selection signal supplied to the row line R (i) shifts the output from the first selection circuit 51 as necessary, and the output from the level shifter is reinforced by a buffer. . That is, the row selection transistors T3R and T4R are controlled by the first selection circuit 51. Here, the column selection is performed with the row selected, but the row selection may be performed with the column selected. The odd-numbered column line here is simply a name, which means a column line provided in an odd-numbered transistor row (T1 or T3), and an even-numbered column line is also simply a name and has an even-numbered transistor row ( It means a column line provided at T2 or T4).

「計測方法」
図4は、本実施形態に係わる温度センサーにて温度を計測する際に、回路を駆動させる
タイミングチャートを説明する図である。図5は、本実施形態に係わる温度センサーにて
温度を計測する際の計測ステップを説明する図である。図6は、本実施形態に係わる温度
センサーにて温度を計測する際の測温期間を説明する図である。以下、図4乃至図6を参
照して、温度センサーを用いた計測方法を説明する。
"Measurement method"
FIG. 4 is a diagram for explaining a timing chart for driving the circuit when the temperature is measured by the temperature sensor according to the present embodiment. FIG. 5 is a diagram for explaining measurement steps when measuring the temperature with the temperature sensor according to the present embodiment. FIG. 6 is a diagram for explaining a temperature measurement period when the temperature is measured by the temperature sensor according to the present embodiment. Hereinafter, a measurement method using a temperature sensor will be described with reference to FIGS.

温度計測は、一回乃至複数回の測温期間を用いてなされる。図4に示す様に、一回の測
温期間は準備期間PPと計測期間MPと出力期間OPとを含む。準備期間PPには計測用
薄膜トランジスターT0をオン状態として、第一薄膜トランジスターT1と容量素子Cp
とを所定の電位に充電する。計測期間MPには計測用薄膜トランジスターT0をオフ状態
として、先に充電された電荷を容量素子Cpから漏らす。漏れ電荷量は温度依存性を示す
ので、温度に応じて第一薄膜トランジスターT1のゲート電位は低下する。出力期間OP
には低下したゲート電位に応じた出力を各計測セルから取り出す。これが一回の測温期間
の基本サイクルである。
The temperature measurement is performed using one to a plurality of temperature measurement periods. As shown in FIG. 4, one temperature measurement period includes a preparation period PP, a measurement period MP, and an output period OP. During the preparation period PP, the measurement thin film transistor T0 is turned on, and the first thin film transistor T1 and the capacitive element Cp
Are charged to a predetermined potential. During the measurement period MP, the measurement thin film transistor T0 is turned off, and the previously charged charge is leaked from the capacitive element Cp. Since the leakage charge amount is temperature-dependent, the gate potential of the first thin film transistor T1 decreases according to the temperature. Output period OP
The output corresponding to the lowered gate potential is taken out from each measurement cell. This is the basic cycle of one temperature measurement period.

実際の温度計測の際には、まず、温度計測に先立ち、計測時に供給する基準信号Vref
の電位値を定める。上述の如く、温度センサー1は、基準トランジスターである第二薄膜
トランジスターT2の電気特性と、温度に応じてゲート電位が変化する第一薄膜トランジ
スターT1の電気特性とが比較される。一方で、薄膜トランジスターはトランジスター毎
に電気特性が僅かに異なるのが一般である。これを補正する為に、計測セル毎に基準温度
に対応する基準信号Vrefの値を定める。以下に基準信号Vrefの値を定める具体的な手法
を記す。
In actual temperature measurement, first, prior to temperature measurement, a reference signal V ref supplied during measurement
Determine the potential value. As described above, the temperature sensor 1 compares the electrical characteristics of the second thin film transistor T2 that is the reference transistor with the electrical characteristics of the first thin film transistor T1 whose gate potential changes according to the temperature. On the other hand, a thin film transistor generally has slightly different electrical characteristics for each transistor. In order to correct this, the value of the reference signal V ref corresponding to the reference temperature is determined for each measurement cell. A specific method for determining the value of the reference signal V ref will be described below.

(1)温度センサー1を基準温度のヒートリザーヴォアーに設置し、総ての計測セルが
基準温度となる様にする。基準温度は測定対象温度範囲内で適宜設定される。基準温度は
大凡その範囲の下限値とするのが望ましい。例えば測定対象温度範囲が寒冷地の冬の温度
で、−20℃から30℃の範囲にあると予想される場合、基準温度は−20℃程度に設定
する。
(1) The temperature sensor 1 is installed in a heat reservoir at a reference temperature so that all measurement cells are at the reference temperature. The reference temperature is appropriately set within the measurement target temperature range. It is desirable that the reference temperature is approximately the lower limit of the range. For example, when the temperature range to be measured is a winter temperature in a cold region and is expected to be in the range of −20 ° C. to 30 ° C., the reference temperature is set to about −20 ° C.

(2)総ての計測セルにて、基準信号Vrefの選択電位として、数式1で表される仮の
基準高電位Hrを設定する。
(2) The temporary reference high potential H r expressed by Equation 1 is set as the selection potential of the reference signal V ref in all measurement cells.

Figure 0005777148
ここでVddは正電源電位、Vthは薄膜トランジスターの閾値電圧の平均値、δは0.0
5Vから0.3V程度の小さい電圧値である。仮の基準高電位Hrは、例えばHr=4.0
5Vである。
Figure 0005777148
Here, V dd is a positive power supply potential, V th is an average value of threshold voltages of thin film transistors, and δ is 0.0
It is a small voltage value of about 5V to 0.3V. The temporary reference high potential H r is, for example, H r = 4.0.
5V.

(3)後述する方法で温度を計測し、総ての計測セルからの出力結果(V5−V6)の平
均値がほぼゼロになる様に計測期間MPの時間を定める。即ち、数式2となる様に計測期
間MPの長さを定める。ほぼゼロとは、出力結果の平均値が概ね−0.4Vから+0.4
Vの範囲に入る事を意味する。
(3) The temperature is measured by a method to be described later, and the time of the measurement period MP is determined so that the average value of the output results (V 5 -V 6 ) from all the measurement cells becomes almost zero. In other words, the length of the measurement period MP is determined so as to satisfy Formula 2. Almost zero means that the average value of the output result is approximately -0.4V to +0.4
It means entering the range of V.

Figure 0005777148
Figure 0005777148

(4)こうして定められた計測期間MPの時間を用いて、再度ヒートリザーヴォアーの
温度計測を行う。その際に、LDOUT出力とXLDOUT出力とが等しくなる様に(V
5=V6となる様に)計測セル毎に提供するVrefの基準高電位値を定め、これを外部コン
トローラー7に設けられている記憶装置に記憶させる。その後に温度センサー1を計測対
象に配置し、計測を開始する。
(4) The temperature of the heat reservoir is again measured using the time of the measurement period MP thus determined. At that time, so that the LDOUT output and the XLDOUT output become equal (V
A reference high potential value of V ref provided for each measurement cell is determined and stored in a storage device provided in the external controller 7 (so that 5 = V 6 ). Thereafter, the temperature sensor 1 is placed on the measurement target, and measurement is started.

次に一回の測温期間の基本サイクルを説明する。温度計測に際しては、外部コントロー
ラー7が第一選択回路51や第一処理回路52、第二選択回路61、第二処理回路62な
どに適当な信号や電源を供給し、その結果、各行線や列線、出力回路4等には図4に示す
、以下の様な信号が供給される。
Next, the basic cycle of one temperature measurement period will be described. In the temperature measurement, the external controller 7 supplies appropriate signals and power to the first selection circuit 51, the first processing circuit 52, the second selection circuit 61, the second processing circuit 62, and the like. As a result, each row line or column is supplied. The following signals shown in FIG. 4 are supplied to the line, the output circuit 4 and the like.

準備期間PPには第一工程が行われる。まず充電用列線CCを正電源電位Vddとする。
次いで充電用行線RCを第二高電位H2とし、計測用薄膜トランジスターT0をオン状態
とする。次いで充電用行線RCを負電源電位Vssに戻す。次に充電用列線CCの電位を負
電源電位Vssに戻す。この第一工程に依り総ての計測セルの容量素子Cpの第一電極は初
期電位の正電源電位Vddへと充電される。負電源電位Vssは正電源電位Vddよりも低い電
位で、例えばVss=0V(接地電位)である。又、正電源電位は、例えばVdd=4.8V
で、第二高電位は、例えばH2=7.3Vである。
The first step is performed during the preparation period PP. First, the charging column line CC is set to the positive power supply potential V dd .
Then the charging row line RC and the second high potential H 2, and turned on the measurement TFT T0. Next, the charging row line RC is returned to the negative power supply potential V ss . Next, the potential of the charging column line CC is returned to the negative power supply potential V ss . Through this first step, the first electrodes of the capacitive elements Cp of all measurement cells are charged to the initial positive power supply potential V dd . The negative power supply potential V ss is lower than the positive power supply potential V dd , for example, V ss = 0V (ground potential). The positive power supply potential is, for example, V dd = 4.8V
The second high potential is, for example, H 2 = 7.3V.

計測期間MPには、充電用列線CCを負電源電位Vssとする。充電用行線RCは低電位
Lとする。この結果、計測用薄膜トランジスターT0はオフ状態となり、計測期間MPに
渡ってこのオフ状態を維持する。計測期間MP中に温度に応じたオフ電流が第一電極から
充電用列線CCに漏れる。こうして計測期間MPの終了時には第一薄膜トランジスターT
1のゲート電位は第一高電位H1となる。これが第二工程である。
In the measurement period MP, the charging column line CC is set to the negative power supply potential V ss . The charging row line RC is set to a low potential L. As a result, the measurement thin film transistor T0 is turned off and maintained in the off state over the measurement period MP. During the measurement period MP, an off-current corresponding to the temperature leaks from the first electrode to the charging column line CC. Thus, at the end of the measurement period MP, the first thin film transistor T
The gate potential of 1 becomes the first high potential H 1 . This is the second step.

計測期間MPが終了した後に出力期間OPに移る。出力期間OPでは第三工程として、
第一電極の電位を検出する。即ち、出力期間OPに入ると、第一制御信号Cnt1に第三
高電位H3を供給する。この値は、例えばH3=1.6Vである。出力期間OPでは、まず
、行線R(1)からR(M)が一本ずつ交替に選択される。通常は1行目の行線R(1)
から最終行のM行目の行線R(M)へと順番に選択されて行く。行線には、選択持に選択
信号電位(第二高電位H2)供給され、非選択時には非選択信号電位(負電源電位Vss
が供給される。
After the measurement period MP ends, the process proceeds to the output period OP. As the third step in the output period OP,
The potential of the first electrode is detected. That is, when the output period OP is entered, the third high potential H 3 is supplied to the first control signal Cnt1. This value is, for example, H 3 = 1.6V. In the output period OP, first, the row lines R (1) to R (M) are alternately selected one by one. Usually the first row line R (1)
To the M-th row line R (M) of the last row. A selection signal potential (second high potential H 2 ) is selectively supplied to the row line, and a non-selection signal potential (negative power supply potential V ss ) when not selected.
Is supplied.

一本の行線が選択されている期間に、列線(C(1)からC(N))が一本ずつ交替に
選択される。通常は1列目の列線C(1)から最終列のN列目の列線C(N)へと順番に
選択されて行く。列線には、選択持に選択信号電位(第二高電位H2)が供給され、非選
択時には非選択信号電位(負電源電位Vss)が供給される。
In a period in which one row line is selected, column lines (C (1) to C (N)) are alternately selected one by one. Normally, the selection is made in order from the first column line C (1) to the Nth column line C (N) of the last column. A selection signal potential (second high potential H 2 ) is selectively supplied to the column line, and a non-selection signal potential (negative power supply potential V ss ) is supplied when not selected.

この様にして複数の計測セルから特定の一つの計測セルが選択される。この選択された
計測セルに対応する基準高電位を外部コントローラー7の記憶装置より読み出して、Vre
fとする。第二薄膜トランジスターT2のゲートに供給される基準高電位は、その計測セ
ルの温度が基準温度に等しければ、出力電圧がV5=V6となる様に設定されているので、
5乃至はV6の値を読むと、選択された計測セルの温度が分かる。例えば、選択された計
測セルが基準温度よりも低温であると、漏れ電流は少ないので、第一高電位(第一薄膜ト
ランジスターT1のゲート電位)は基準高電位(第二薄膜トランジスターT2のゲート電
位)よりも高くなる。その結果、LDOUT(V6)の電位は低くなり、XLDOUT(
5)の電位は高くなるので、V5−V6の値は正になる。反対に、選択された計測セルが
基準温度よりも高温であると、LDOUT(V6)の電位は高くなり、XLDOUT(V5
)の電位は低くなるので、V5−V6の値は負になる。この計測方法では、出力期間を通じ
て、容量素子Cpと第一薄膜トランジスターT1のゲート容量とに残留する電荷が維持さ
れる。即ち、非破壊にて(測定が測定対象物に影響することなく、言い換えると、電荷量
を変動させることなく)温度計測が行われ、それ故に温度センサーが大面積になっても高
精細になっても、正確な計測が行われる事になる。
In this way, one specific measurement cell is selected from the plurality of measurement cells. The reference high potential corresponding to the selected measurement cell is read from the storage device of the external controller 7, and V re
Let f . Since the reference high potential supplied to the gate of the second thin film transistor T2 is set so that the output voltage is V 5 = V 6 if the temperature of the measurement cell is equal to the reference temperature,
When V 5 to read the value of V 6, seen temperature of the selected measurement cell. For example, if the selected measurement cell is lower than the reference temperature, the leakage current is small, so the first high potential (the gate potential of the first thin film transistor T1) is the reference high potential (the gate potential of the second thin film transistor T2). ). As a result, the potential of LDOUT (V 6 ) becomes low and XLDOUT (
Since the potential of V 5) increases, the value of V 5 -V 6 becomes positive. On the other hand, if the selected measurement cell is higher than the reference temperature, the potential of LDOUT (V 6 ) becomes high and XLDOUT (V 5
) Is low, the value of V 5 -V 6 becomes negative. In this measurement method, the charge remaining in the capacitive element Cp and the gate capacitance of the first thin film transistor T1 is maintained throughout the output period. In other words, temperature measurement is performed non-destructively (measurement does not affect the object to be measured, in other words, without changing the amount of charge), and therefore, even if the temperature sensor becomes a large area, it becomes high definition. However, accurate measurement will be performed.

以上が一回の測温期間の基本サイクルであるが、これを何度か繰り返さねばならない場
合があるので、次にそれを説明する。温度計測は、図5に示すステップで実施される。具
体的には、制御装置71は設定ステップS1と実行ステップS2と判断ステップS3と参
照ステップS4と決定ステップS5と再設定ステップS11とを含むプログラムを実行す
る。
The above is the basic cycle of one temperature measurement period, but this may need to be repeated several times. The temperature measurement is performed in the steps shown in FIG. Specifically, the control device 71 executes a program including a setting step S1, an execution step S2, a determination step S3, a reference step S4, a determination step S5, and a resetting step S11.

設定ステップS1は温度の計測条件を第一条件へと設定する。計測条件とは計測期間M
Pに充電用行線RCに印加する低電位Lの値と計測期間MPの時間長である。第一条件で
は低電位Lを第一電位とし、時間長は前述の出力結果(V5−V6)の平均値がほぼゼロに
なる様に定める(MP=t0)。第一電位は図2に示す伝達特性が極小値となるゲート電
圧Vminとする。本実施形態ではVmin=Vss=0Vである。
The setting step S1 sets the temperature measurement condition to the first condition. Measurement condition is measurement period M
A value of a low potential L applied to the charging row line RC and a time length of the measurement period MP. Under the first condition, the low potential L is the first potential, and the time length is determined so that the average value of the output results (V 5 -V 6 ) is almost zero (MP = t 0 ). The first potential is a gate voltage V min at which the transfer characteristic shown in FIG. In this embodiment, V min = V ss = 0V.

実行ステップS2はこうして設定された計測条件にて一回目の計測期間の基本サイクル
を実行する。即ち、第一工程と第二工程と第三工程とを行う。第二工程では、計測用薄膜
トランジスターT0のゲート電極に第一電位が供給され、計測用薄膜トランジスターT0
は、計測期間MP(=t0)の間、第一オフ状態に維持される。
In the execution step S2, the basic cycle of the first measurement period is executed under the measurement conditions thus set. That is, the first step, the second step, and the third step are performed. In the second step, the first potential is supplied to the gate electrode of the measurement thin film transistor T0, and the measurement thin film transistor T0.
Is maintained in the first off state during the measurement period MP (= t 0 ).

判断ステップS3は一回目の計測期間の基本サイクルにて温度計測を終了させるか計測
期間の基本サイクルを再び実行するかを判断する。即ち、第一高電位H1が初期電位Vin
の95%未満になっておれば、温度計測を終了させる判断をし、95%以上で有れば、計
測期間の基本サイクルを再度実行する判断をする。これは、第一高電位H1が初期電位Vi
nの95%未満で有れば、次の参照ステップS4にて第一高電位H1と温度とを高精度で対
応付けられるが、95%以上の場合には誤差が大きくなる為である。その為に、95%以
上の場合には計測条件を変更して、再計測する。
In the determination step S3, it is determined whether to end the temperature measurement in the basic cycle of the first measurement period or to execute the basic cycle of the measurement period again. That is, the first high potential H 1 is equal to the initial potential V in.
If it is less than 95%, it is determined to end the temperature measurement, and if it is 95% or more, it is determined to execute the basic cycle of the measurement period again. This is because the first high potential H 1 is equal to the initial potential V i.
If it is less than 95% of n , the first high potential H 1 and the temperature can be associated with high accuracy in the next reference step S4, but if it is 95% or more, the error increases. For this reason, if it is 95% or more, the measurement condition is changed and remeasured.

判断ステップS3で温度計測の終了を判断されると、次に参照ステップS4へと進む。
外部コントローラー7の記憶装置には第一高電位H1と温度とを対応付けるルックアップ
テーブルが設けられており、これを参照するのが参照ステップS4である。決定ステップ
S5では、こうして計測された温度を決定する。即ち、計測された温度を出力したり、或
いは記憶装置に記憶させたりする。
If it is determined in step S3 that the temperature measurement is finished, the process proceeds to reference step S4.
The storage device of the external controller 7 is provided with a look-up table for associating the first high potential H 1 with the temperature, and referring to this is the reference step S4. In the determination step S5, the temperature thus measured is determined. That is, the measured temperature is output or stored in a storage device.

判断ステップS3で第一高電位H1が初期電位Vinから減少していなければ(第一高電
位H1と初期電位Vinとがほぼ等しければ)、再設定ステップS11に進む。再設定ステ
ップS11は次の測温期間に於ける計測条件を、前回の計測条件から変更する。即ち、前
回の計測が第一条件で行われた場合、第一条件とは異なる第二条件へと再設定する。低電
位Lは前回よりもΔVだけ低くされ、第二電位となる。併せて、計測期間MPを前回より
もΔtだけ長くしても良い。これらが第二条件となる。再設定ステップS11の後は、再
び実行ステップS2へと進む。二回目の実行ステップでは、二回目の計測期間の基本サイ
クルを実行する。即ち、第一工程と第四工程と第三工程とを行う。第四工程では、計測用
薄膜トランジスターT0のゲート電極に第二電位が供給され、計測用薄膜トランジスター
T0は、計測期間MP(=t0+Δt)の間、第二オフ状態に維持される。次いで判断ス
テップS3に進む。
In the first high potential H 1 at decision step S3 has not been reduced from an initial potential V in (if a first high potential H 1 and the initial potential V in is substantially equal), the process proceeds to the re-setting step S11. In the resetting step S11, the measurement condition in the next temperature measurement period is changed from the previous measurement condition. That is, when the previous measurement was performed under the first condition, the second condition different from the first condition is reset. The low potential L is lowered by ΔV from the previous time and becomes the second potential. In addition, the measurement period MP may be made longer by Δt than the previous time. These are the second condition. After the resetting step S11, the process proceeds again to the executing step S2. In the second execution step, the basic cycle of the second measurement period is executed. That is, the first step, the fourth step, and the third step are performed. In the fourth step, the second potential is supplied to the gate electrode of the measurement thin film transistor T0, and the measurement thin film transistor T0 is maintained in the second off state during the measurement period MP (= t 0 + Δt). Next, the process proceeds to decision step S3.

二回目の基本サイクルを実行した結果、第一高電位H1が初期電位Vinの95%以上の
場合、判断ステップS3から再設定ステップS11へと進む。再設定ステップS11は三
回目の測温期間に於ける計測条件を、二回目の計測条件から変更する。即ち、第二条件と
は異なる第三条件へと計測条件を再設定する。低電位Lは前回よりもΔVだけ低くされ、
第三電位となる。併せて、計測期間MPを前回よりもΔtだけ長くしても良い。これらが
第三条件となる。再設定ステップS11の後は、再び実行ステップS2へと進む。三回目
の実行ステップでは、三回目の計測期間の基本サイクルを実行する。即ち、第一工程と第
五工程と第三工程とを行う。第五工程では、計測用薄膜トランジスターT0のゲート電極
に第三電位が供給され、計測用薄膜トランジスターT0は、計測期間MP(=t0+2Δ
t)の間、第三オフ状態に維持される。次いで判断ステップS3に進む。以下、必要に応
じて、四回目、五回目、六回目と、同様な計測期間の基本サイクルを回して行く。
Result of executing the second time base cycle, when the first high potential H 1 is more than 95% of initial potential V in, the process proceeds from decision step S3 to reconfigure the step S11. In the resetting step S11, the measurement conditions in the third temperature measurement period are changed from the second measurement conditions. That is, the measurement condition is reset to a third condition different from the second condition. The low potential L is lowered by ΔV from the previous time,
Third potential. In addition, the measurement period MP may be made longer by Δt than the previous time. These are the third condition. After the resetting step S11, the process proceeds again to the executing step S2. In the third execution step, the basic cycle of the third measurement period is executed. That is, the first step, the fifth step, and the third step are performed. In the fifth step, the third potential is supplied to the gate electrode of the measurement thin film transistor T0, and the measurement thin film transistor T0 has the measurement period MP (= t 0 + 2Δ).
The third off state is maintained during t). Next, the process proceeds to decision step S3. Hereinafter, the basic cycle of the same measurement period is rotated as necessary, for the fourth time, the fifth time, and the sixth time.

各計測の結果、第一高電位H1と初期電位Vinとがほぼ等しくなった場合、これは計測
対象としている温度がその計測の計測範囲よりも低い事を意味している。従って、次に行
われる計測の温度計測範囲は、直前に行われた計測の温度計測範囲よりも低温側にする必
要がある。具体的には、第二条件に依る温度計測範囲は、第一条件に依る温度計測範囲よ
りも低温側とされ、第三条件に依る温度計測範囲は、第二条件に依る温度計測範囲よりも
更に低温側とされる。
The result of each measurement, when the first high potential H 1 and the initial potential V in is approximately equal, which means the temperature which is a measurement target is lower than the measurement range of the measurement. Therefore, the temperature measurement range for the next measurement needs to be lower than the temperature measurement range for the measurement performed immediately before. Specifically, the temperature measurement range according to the second condition is set to a lower temperature side than the temperature measurement range according to the first condition, and the temperature measurement range according to the third condition is more than the temperature measurement range according to the second condition. Further, it is on the low temperature side.

これに対応するのが図6である。図6では第一測温期間から第三測温期間までが描かれ
ている。第一測温期間に於ける計測期間MP1の計測条件は第一条件にて定められる。同
様に、第二測温期間に於ける計測期間MP2の計測条件は第二条件にて定められ、第三測
温期間に於ける計測期間MP3の計測条件は第三条件にて定められる。第一条件が定める
低電位(第一電位L1)よりも、第二条件が定める低電位(第二電位L2)の方がより低く
、第二条件が定める低電位(第二電位L2)よりも、第三条件が定める低電位(第三電位
3)の方がより低い。例えば、L1=0V、L2=−2.5V、L3=−5Vである。又、
第一条件が定める計測期間MP1よりも、第二条件が定める計測期間MP2の方がより長
く、第二条件が定める計測期間MP2よりも、第三条件が定める計測期間MP3の方がよ
り長い。例えば、MP1=2.5ミリ秒、MP2=5ミリ秒、MP3=7.5ミリ秒であ
る。図2に示されている様に、ゲート電圧が低下する程、オフ電流は(特に低温で)増加
するので、こうする事で、第二条件の温度計測範囲の方が第一条件の温度計測範囲よりも
低温側にずれる。同様に、第三条件の温度計測範囲の方が第二条件の温度計測範囲よりも
低温側にずれるのである。
FIG. 6 corresponds to this. In FIG. 6, the first temperature measurement period to the third temperature measurement period are depicted. The measurement condition of the measurement period MP1 in the first temperature measurement period is determined by the first condition. Similarly, the measurement condition of the measurement period MP2 in the second temperature measurement period is determined by the second condition, and the measurement condition of the measurement period MP3 in the third temperature measurement period is determined by the third condition. Than the low-potential (first potential L 1) the first condition is determined, a low potential second condition is determined (second potential L 2) it is lower, the low potential to the second condition is determined (second potential L 2 ) Is lower than the low potential (third potential L 3 ) determined by the third condition. For example, L 1 = 0V, L 2 = −2.5V, and L 3 = −5V. or,
The measurement period MP2 defined by the second condition is longer than the measurement period MP2 defined by the first condition, and the measurement period MP3 defined by the third condition is longer than the measurement period MP2 defined by the second condition. For example, MP1 = 2.5 milliseconds, MP2 = 5 milliseconds, and MP3 = 7.5 milliseconds. As shown in FIG. 2, as the gate voltage decreases, the off-current increases (especially at low temperatures). By doing this, the temperature measurement range under the second condition is the temperature measurement under the first condition. It shifts to the lower temperature side than the range. Similarly, the temperature measurement range of the third condition is shifted to the lower temperature side than the temperature measurement range of the second condition.

「使用方法」
温度センサーを使用する際には、低頻度測定モードと高頻度測定モードとを設けても良
い。低頻度測定モードとは高頻度測定モードに備えて低頻度で計測を繰り返している期間
で有る。高頻度測定モードでは、温度センサーは高頻度で計測を繰り返している。例えば
、温度センサーを水道の凍結防止帯に内蔵させて使用する場合、暖かな日中は低頻度測定
モードとし、気温が低下し始めて凍結しそうな期間を高頻度測定モードとする。或いは、
温度の時間変化が緩やかな場合に低頻度測定モードとし、温度の時間変化が緩やかな場合
には高頻度測定モードとする。
"how to use"
When using a temperature sensor, a low frequency measurement mode and a high frequency measurement mode may be provided. The low frequency measurement mode is a period in which measurement is repeated at low frequency in preparation for the high frequency measurement mode. In the high frequency measurement mode, the temperature sensor repeats measurement at high frequency. For example, when a temperature sensor is used in a freezing prevention zone of a water supply, the low frequency measurement mode is set during a warm day, and the high frequency measurement mode is set during a period when the temperature starts to decrease and is likely to freeze. Or
The low frequency measurement mode is selected when the temperature change is slow, and the high frequency measurement mode is set when the temperature change is slow.

低頻度測定モードにも高頻度測定モードにも、上述の「計測方法」の章に記載した方法
で温度センサーは計測動作を行っているが、その計測頻度が異なる。低頻度測定モードで
は単位時間内に行われる計測回数が少なく、高頻度測定モードではこれが多い。M行N列
に配置された計測セルの総てを選択して計測する期間をフレーム期間とし、一つのフレー
ム期間から次のフレーム期間までの時間をスタンバイ期間とすると、計測頻度はフレーム
期間とスタンバイ期間との和の逆数(1/(フレーム期間+スタンバイ期間))となる。
即ち、高頻度測定モードに於ける計測頻度を、低頻度測定モードに於ける計測頻度よりも
大きくする。一例としては、高頻度測定モードではスタンバイ期間をゼロとし、フレーム
周波数(フレーム期間の逆数)と計測頻度とを一致させる。一方で、低頻度測定モードに
於けるスタンバイ期間は数ミリ秒以上の比較的長時間とし(例えば1秒)、低頻度測定モ
ードに於ける計測頻度をスタンバイ期間の逆数にほぼ一致させる。
In both the low frequency measurement mode and the high frequency measurement mode, the temperature sensor performs the measurement operation by the method described in the “Measurement Method” section above, but the measurement frequency is different. In the low frequency measurement mode, the number of measurements performed within a unit time is small, and in the high frequency measurement mode, this is high. When a period for selecting and measuring all the measurement cells arranged in M rows and N columns is a frame period, and a time from one frame period to the next frame period is a standby period, the measurement frequency is the frame period and the standby period. The reciprocal of the sum of the period (1 / (frame period + standby period)).
That is, the measurement frequency in the high frequency measurement mode is set larger than the measurement frequency in the low frequency measurement mode. As an example, in the high-frequency measurement mode, the standby period is set to zero, and the frame frequency (the reciprocal of the frame period) and the measurement frequency are matched. On the other hand, the standby period in the low frequency measurement mode is set to a relatively long time of several milliseconds or more (for example, 1 second), and the measurement frequency in the low frequency measurement mode is made to substantially coincide with the reciprocal of the standby period.

この様な低頻度測定モードと高頻度測定モードとを設ける事に依り、低頻度測定モード
に於いては消費電力を低減でき、高頻度測定モードに於いては時間分解能を最大にする事
ができる。尚、ここでは低頻度測定モードでも高頻度測定モードでもフレーム期間を同一
とし、スタンバイ期間を変えたが、これに限らず、フレーム期間を低頻度測定モードと高
頻度測定モードとで変えても構わない。即ち、高頻度測定モードに於けるクロック周波数
の方を低頻度測定モードのクロック周波数よりも高くして、高頻度測定モードに於ける計
測頻度を高くしても良い。
By providing such a low frequency measurement mode and a high frequency measurement mode, power consumption can be reduced in the low frequency measurement mode, and time resolution can be maximized in the high frequency measurement mode. . Here, the frame period is the same in both the low frequency measurement mode and the high frequency measurement mode, and the standby period is changed. However, the present invention is not limited to this, and the frame period may be changed between the low frequency measurement mode and the high frequency measurement mode. Absent. That is, the clock frequency in the high frequency measurement mode may be set higher than the clock frequency in the low frequency measurement mode to increase the measurement frequency in the high frequency measurement mode.

「トランジスターサイズ及び駆動条件」
図7は、本実施形態に係わる温度センサーにて温度を計測する際の等価回路図である。
次に、図7を参照して、高感度で高性能な計測を実現する為の条件を示す。以下、第一薄
膜トランジスターT1をT1と略称する。第二薄膜トランジスターT2から第七薄膜トラ
ンジスターT7も同様に略す。尚、T3のドレイン電位をV3で表し、T4のドレイン電
位をV4、T7のドレイン電位をV7、で表す。
"Transistor size and driving conditions"
FIG. 7 is an equivalent circuit diagram when the temperature is measured by the temperature sensor according to the present embodiment.
Next, with reference to FIG. 7, conditions for realizing high-sensitivity and high-performance measurement are shown. Hereinafter, the first thin film transistor T1 is abbreviated as T1. Similarly, the second thin film transistor T2 to the seventh thin film transistor T7 are also abbreviated. Note that represents a drain potential of T3 in V 3, represents the drain potential of T4 drain potential of V 4, T7 V 7 at.

T1とT2とは差動入力対であるので、飽和動作などの非線型動作が望ましい。T3と
T4は選択トランジスターで、出力電位範囲を広くする視点から、線型動作が望ましい。
従って、T3とT4とに関しては、ソースドレイン電圧Vdsは出来る限り小さく、V3
5やV4=V6となるのが望ましい。T5とT6とはカレントミラー対で飽和動作でなけ
ればならない。又、T7は電流源トランジスターなので、矢張り飽和動作でなければなら
ない。
Since T1 and T2 are differential input pairs, nonlinear operation such as saturation operation is desirable. T3 and T4 are selection transistors, and linear operation is desirable from the viewpoint of widening the output potential range.
Thus, for the T3 and T4, the source drain voltage V ds is as small as possible, V 3 =
V 5 and V 4 = V 6 become desirably. T5 and T6 must be in saturation with the current mirror pair. Also, since T7 is a current source transistor, it must be in an arrow-saturated operation.

まず、トランジスターの電流式を表現するのに数式3の記号を用いる。   First, the symbol of Equation 3 is used to express the current equation of the transistor.

Figure 0005777148
ここでWはトランジスターチャンネル形成領域の幅、Lはトランジスターチャンネル形
成領域の長さ、Coxは単位面積当たりのゲート絶縁膜容量、μは移動度である。すると、
飽和特性の近似式は数式4で表される。
Figure 0005777148
Here, W is the width of the transistor channel formation region, L is the length of the transistor channel formation region, C ox is the gate insulating film capacitance per unit area, and μ is the mobility. Then
The approximate expression of the saturation characteristic is expressed by Expression 4.

Figure 0005777148
又、線型特性の近似式は数式5で表される。
Figure 0005777148
Further, the approximate expression of the linear characteristic is expressed by Expression 5.

Figure 0005777148
本実施形態では薄膜トランジスターの閾値電圧をVthで表し、薄膜トランジスター間の
th変動は僅かであると近似する。即ち、T1からT7のVthは総て等しいと近似する。
又、Vthは正であるとし、全体の電流(T7の電流)を2Iとする。まず、T1からT7
のZをZ1からZ7で表し、これらを数式6の関係とする。
Figure 0005777148
In this embodiment, the threshold voltage of the thin film transistor is represented by V th , and it is approximated that the V th variation between the thin film transistors is slight. That is, it is approximated that V th of T1 to T7 are all equal.
Further, it is assumed that V th is positive, and the entire current (current of T7) is 2I. First, from T1 to T7
Z is represented by Z 1 to Z 7 , and these are represented by the relationship of Equation 6.

Figure 0005777148
数式6が満たされていると、T1のゲート電位H1とT2のゲート電位Hrとの差は線型
増幅されて出力される。以下、各トランジスターに求められる駆動条件を検討する。
Figure 0005777148
If Equation 6 is satisfied, the difference between the gate potential H r of the gate potential H 1 and T2 T1 is output is linearly amplified. Hereinafter, driving conditions required for each transistor will be examined.

(1)T1は飽和動作が望ましい。従って、数式7と数式8で表される飽和条件が満た
されるのが望ましい。
(1) The saturation operation of T1 is desirable. Therefore, it is desirable that the saturation conditions represented by Expression 7 and Expression 8 are satisfied.

Figure 0005777148
Figure 0005777148

Figure 0005777148
その結果、T1のドレイン電流は次式となる。
Figure 0005777148
As a result, the drain current of T1 is as follows.

Figure 0005777148
Figure 0005777148

(2)T2は飽和動作が望ましい。従って、数式10と数式11とで表される飽和条件
が満たされるのが望ましい。
(2) Saturation operation is desirable for T2. Therefore, it is desirable that the saturation condition represented by Expression 10 and Expression 11 is satisfied.

Figure 0005777148
Figure 0005777148

Figure 0005777148
その結果、T2のドレイン電流は次式となる。
Figure 0005777148
As a result, the drain current of T2 is as follows.

Figure 0005777148
Figure 0005777148

(3)T3は線型動作が好ましい。従って、数式13で表される線型条件が満たされる
のが望ましい。
(3) T3 is preferably linear. Therefore, it is desirable that the linear condition expressed by Equation 13 is satisfied.

Figure 0005777148
その結果、T3のドレイン電流は次式となる。
Figure 0005777148
As a result, the drain current of T3 is as follows.

Figure 0005777148
Figure 0005777148

(4)T4は線型動作が好ましい。従って、数式15で表される線型条件が満たされる
のが望ましい。
(4) T4 is preferably linear. Therefore, it is desirable that the linear condition expressed by Equation 15 is satisfied.

Figure 0005777148
その結果、T4のドレイン電流は次式となる。
Figure 0005777148
As a result, the drain current of T4 is as follows.

Figure 0005777148
Figure 0005777148

(5)T5は飽和動作するのが望ましい。従って、数式17で表される飽和条件が満た
されるのが望ましい。
(5) It is desirable that T5 operates in saturation. Therefore, it is desirable that the saturation condition expressed by Equation 17 is satisfied.

Figure 0005777148
その結果、T5のドレイン電流は次式となる。
Figure 0005777148
As a result, the drain current of T5 is as follows.

Figure 0005777148
Figure 0005777148

(6)T6は飽和動作するのが望ましい。従って、数式19と数式20とで表される飽
和条件が満たされるのが望ましい。
(6) It is desirable that T6 operates in saturation. Therefore, it is desirable that the saturation condition expressed by Equation 19 and Equation 20 is satisfied.

Figure 0005777148
Figure 0005777148

Figure 0005777148
その結果、T6のドレイン電流は次式となる。
Figure 0005777148
As a result, the drain current of T6 is as follows.

Figure 0005777148
Figure 0005777148

(7)T7は飽和動作するのが望ましい従って、数式22で表される飽和条件が満たさ
れるのが望ましい。
(7) It is desirable for T7 to perform a saturation operation. Therefore, it is desirable that the saturation condition expressed by Equation 22 is satisfied.

Figure 0005777148
その結果、T7のドレイン電流は次式となる。
Figure 0005777148
As a result, the drain current of T7 is as follows.

Figure 0005777148
ここで、数式22を満たす為に、数式24とする。
Figure 0005777148
Here, in order to satisfy Expression 22, Expression 24 is used.

Figure 0005777148
δは例えば0.1V程度で、容易に飽和条件を満たすには0.3V程度未満の正の値が
理想である。
Figure 0005777148
For example, δ is about 0.1V, and a positive value less than about 0.3V is ideal for easily satisfying the saturation condition.

次に数式13と数式15を満たす為に、数式25とする。   Next, in order to satisfy Expressions 13 and 15, Expression 25 is used.

Figure 0005777148
これにより、少なくとも数式26と数式27とが満たされる様になる。
Figure 0005777148
As a result, at least Expressions 26 and 27 are satisfied.

Figure 0005777148
Figure 0005777148

Figure 0005777148
Figure 0005777148

T7に関する数式23と、T4に関する数式16とから、次式が得られる。   From Equation 23 regarding T7 and Equation 16 regarding T4, the following equation is obtained.

Figure 0005777148
この数式28に数式24と数式25とを適応すると、次の様になる。
Figure 0005777148
Applying Equation 24 and Equation 25 to Equation 28 yields the following.

Figure 0005777148
数式29の右辺に関しては、数式30を考慮する。
Figure 0005777148
For the right side of Equation 29, Equation 30 is considered.

Figure 0005777148
ここで数式31とする。
Figure 0005777148
Here, Equation 31 is used.

Figure 0005777148
こうすれば、数式32が得られる。
Figure 0005777148
In this way, Expression 32 is obtained.

Figure 0005777148
即ち、T4はゲート電圧がVth+1V以上ならば、線型動作する。更に、T4での電位
降下を確実に0.1V未満と小さくし、T4を線型動作させる為には、概ね次式が満たさ
れれば良い。
Figure 0005777148
That is, T4 operates linearly when the gate voltage is V th + 1V or more. Furthermore, in order to reliably reduce the potential drop at T4 to less than 0.1 V and to make T4 perform a linear operation, the following equation should generally be satisfied.

Figure 0005777148
数式33は数式34と変形される。
Figure 0005777148
Equation 33 is transformed to Equation 34.

Figure 0005777148
この場合、数式35の関係が得られる。
Figure 0005777148
In this case, the relationship of Formula 35 is obtained.

Figure 0005777148
即ち、明らかに線型条件(数式15)は満たされる。
Figure 0005777148
That is, the linear condition (Formula 15) is clearly satisfied.

次に、総ての望ましい条件を満たす様に構成を定める。T7に関する数式23とT6に
関する数式21に対して、数式36とする。
Next, the configuration is determined to satisfy all desirable conditions. Formula 36 is given for Formula 23 related to T7 and Formula 21 related to T6.

Figure 0005777148
こうすると、数式21と数式23とから数式37が得られる。
Figure 0005777148
In this way, Expression 37 is obtained from Expression 21 and Expression 23.

Figure 0005777148
Figure 0005777148

次にT1に関する数式9とT5に関する数式18とに対して、数式38とする。   Next, Equation 38 is given for Equation 9 relating to T1 and Equation 18 relating to T5.

Figure 0005777148
こうすると、数式39が得られる。
Figure 0005777148
In this way, Equation 39 is obtained.

Figure 0005777148
T7とT4の議論(数式28から数式35までの議論)により、数式40と数式41で
表される関係になっている。
Figure 0005777148
Based on the discussion of T7 and T4 (discussion from Equation 28 to Equation 35), the relationship is expressed by Equation 40 and Equation 41.

Figure 0005777148
Figure 0005777148

Figure 0005777148
数式39に数式41を代入し、数式37と連立させると、数式42と数式43の解が得
られる。
Figure 0005777148
By substituting Equation 41 into Equation 39 and simultaneously with Equation 37, the solutions of Equation 42 and Equation 43 are obtained.

Figure 0005777148
Figure 0005777148

Figure 0005777148
Figure 0005777148

T2に関する数式12とT6に関する数式21とからは、数式44が得られる。   From Expression 12 regarding T2 and Expression 21 regarding T6, Expression 44 is obtained.

Figure 0005777148
数式44に数式37と数式40とを代入すると、数式45が得られる。
Figure 0005777148
Substituting Equation 37 and Equation 40 into Equation 44 yields Equation 45.

Figure 0005777148
Figure 0005777148

以下、高感度で高性能な測定を実現する為に、満たされる事が望ましい各条件を如何に
満たすかを示す。
The following shows how to satisfy each of the conditions that should be satisfied in order to realize high-sensitivity and high-performance measurement.

好適条件としての数式7: 数式41と数式42とから数式7は数式46となる。   Formula 7 as a preferred condition: Formula 7 is expressed by Formula 46 from Formula 41 and Formula 42.

Figure 0005777148
Figure 0005777148

好適条件としての数式10: 数式40と数式44とから数式10は数式46となる。   Formula 10 as a suitable condition: Formula 10 is expressed by Formula 46 from Formula 40 and Formula 44.

好適条件としての数式8: 数式8は、Vthが正なので、数式47が成り立てば、確実
に満たされる。
Formula 8 as a preferred condition: Formula V is positively satisfied if Formula 47 holds because V th is positive.

Figure 0005777148
Figure 0005777148

好適条件としての数式11: 数式11は、Vthが正なので、数式48が成り立てば、
確実に満たされる。
Formula 11 as a preferred condition: Since Formula 11 is positive in V th , if Formula 48 holds,
Surely satisfied.

Figure 0005777148
Figure 0005777148

好適条件としての数式13と数式15: 数式13と数式15とは、数式24と数式3
4とで満たされる。
Formula 13 and Formula 15 as preferred conditions: Formula 13 and Formula 15 are Formula 24 and Formula 3
Filled with 4.

好適条件としての数式17: 数式17は、数式42と数式43とから、数式46とな
る。
Formula 17 as a preferred condition: Formula 17 is expressed by Formula 46 from Formula 42 and Formula 43.

好適条件としての数式19: 数式19は、数式42と数式45とから、数式49とな
る。
Formula 19 as a preferred condition: Formula 19 is expressed by Formula 49 from Formula 42 and Formula 45.

Figure 0005777148
従って、計測温度が基準温度よりも高温の時の方が低温の時よりも高精度に温度計測が
なされる。その意味では、基準温度は測定対象温度範囲の下限値に設定するのが好ましい
Figure 0005777148
Therefore, temperature measurement is performed with higher accuracy when the measured temperature is higher than the reference temperature than when the measured temperature is lower. In that sense, the reference temperature is preferably set to the lower limit value of the measurement target temperature range.

好適条件としての数式22: 数式24から数式22は、数式50となる。   Formula 22 as a preferred condition: Formula 24 to Formula 22 become Formula 50.

Figure 0005777148
これに数式43を適応すると、数式22は、数式51となる。
Figure 0005777148
Applying equation 43 to this, equation 22 becomes equation 51.

Figure 0005777148
数式24により、これは、数式52を意味する。
Figure 0005777148
According to Equation 24, this means Equation 52.

Figure 0005777148
Figure 0005777148

数式47と数式52とから、H1に対する好適条件は数式53となる。 From Equation 47 and Equation 52, the preferred condition for H 1 is Equation 53.

Figure 0005777148
Figure 0005777148

数式53の右辺を満たすべく、T1のゲート電位は準備期間PPにVddへと充電され、
計測期間MPに放電させる。第一高電位H1と基準高電位Hrとが等しい時に、出力(V5
−V6)がゼロになるので、第一高電位H1の左辺を満たし易くする為に、仮の基準高電位
を数式53の右辺と左辺との中間を取り、数式1の様に設定する。
In order to satisfy the right side of Formula 53, the gate potential of T1 is charged to V dd during the preparation period PP,
Discharge during the measurement period MP. When the first high potential H 1 is equal to the reference high potential H r , the output (V 5
Since −V 6 ) becomes zero, in order to make it easy to satisfy the left side of the first high potential H 1 , the provisional reference high potential is set in the middle of the right side and the left side of Formula 53 and set as Formula 1. .

正電源電圧Vddを、数式54が示す様に、第三高電位H3の三倍以上に設定する事がで
きる。尚、数式54では数式24を配慮している。
The positive power supply voltage V dd can be set to three times or more of the third high potential H 3 as shown in the equation 54. Note that Formula 54 takes into account Formula 24.

Figure 0005777148
Figure 0005777148

第一高電位H1は正電源電圧付近の値にあるので、こうすると、Vddが最も小さいH3
3倍の時でも、数式43と数式42とから、数式55が得られる。
Since the first high potential H 1 is in the vicinity of the positive power supply voltage, Formula 55 is obtained from Formula 43 and Formula 42 even when V dd is three times the smallest H 3 .

Figure 0005777148
即ち、T1とT5、T7にはほぼ均等なドレイン電圧が印加され、これらのトランジス
ターは飽和動作する。同様にT2、T6、T7にもほぼ均等なドレイン電圧が掛かり、飽
和動作する。Vddが3倍よりも大きくなると、T1やT5、T7に掛かるソースドレイン
電圧は更に高くなるので、差動増幅範囲は更に広がる。
Figure 0005777148
That is, substantially equal drain voltages are applied to T1, T5, and T7, and these transistors operate in saturation. Similarly, almost equal drain voltages are applied to T2, T6, and T7, and a saturation operation is performed. When V dd is larger than three times, the source / drain voltages applied to T1, T5, and T7 are further increased, so that the differential amplification range is further expanded.

纏めると、電位関係としては、Vddに関する数式54と、H3に関する数式24、H2
関する数式25、Hrに関する数式1とを満たす様にする。一例としては、Vth=1.5
Vとして、δ=0.1V、γ=1Vとし、正電源電位Vdd=4.8V、第三高電位H3
1.6V、第二高電位H2=7.3V、仮の基準高電位Hr=4.05Vとする。
In summary, the potential relationship is such that the formula 54 related to V dd , the formula 24 related to H 3 , the formula 25 related to H 2 , and the formula 1 related to H r are satisfied. As an example, V th = 1.5
As V, δ = 0.1V, γ = 1V, positive power supply potential V dd = 4.8 V, third high potential H 3 =
1.6 V, second high potential H 2 = 7.3 V, and provisional reference high potential H r = 4.05 V.

トランジスターサイズに関しては、数式6と数式34、数式36、数式38から数式5
6とする。
Regarding the transistor size, Formula 6 and Formula 34, Formula 36, Formula 38 to Formula 5 are used.
6.

Figure 0005777148
この様な電気関係とトランジスターサイズとを採用する事で、高感度で正確な計測が実
現する。但し、T3とT4とは、実際には列選択トランジスターと行選択トランジスター
との直列接続なので、列選択トランジスターや行選択トランジスターのZはZ3やZ4の二
倍とする。即ち、T3CやT3R、T4C、T4RのZをそれぞれZ3C、Z3R、Z4C、Z
4Rにて表現した時に数式57とする。
Figure 0005777148
By adopting such electrical relationship and transistor size, highly sensitive and accurate measurement is realized. However, the T3 and T4, in fact because the series connection of the column selection transistor and a row select transistor, Z of the column selection transistor and row select transistors is twice the Z 3 and Z 4. That is, Z of T3C, T3R, T4C, and T4R is changed to Z 3C , Z 3R , Z 4C , Z, respectively.
When expressed in 4R , Formula 57 is obtained.

Figure 0005777148
Figure 0005777148

「平面レイアウト」
図8は、本実施形態に係わる温度センサーで使用される各種回路の平面レイアウトを説
明する図で、(a)は出力回路、(b)は列選択トランジスター、(c)は計測セル(i
,j)である。以下、図8を参照して、これらの回路の平面レイアウトを説明する。
"Planar layout"
FIG. 8 is a diagram for explaining a planar layout of various circuits used in the temperature sensor according to the present embodiment, where (a) is an output circuit, (b) is a column selection transistor, and (c) is a measurement cell (i).
, J). Hereinafter, the planar layout of these circuits will be described with reference to FIG.

薄膜トランジスターの製造方法は後に詳述するが、薄膜トランジスターは半導体層SL
の他に、ゲート電極を構成するゲート配線金属層GMと、ソースドレイン電極に主として
接続するソース配線金属層SMとを有する。これら三層の間には絶縁膜が設けられて、コ
ンタクトホールで接続されぬ限り、電気的に分離されている。図8(a)に示す様に、カ
レントミラー対T5とT6とは平面的に隣接して形成される。即ち、T5の半導体層SL
とT6の半導体層SLとは隣り合わせに配置される。両半導体層は、それらの間に別の半
導体層が位置することはなく、デザインルールが許す限り、出来る限り近くに配置される
。ゲート電極は無論共通で、T5のゲート電極とT6のゲート電極が直線になる様に、最
短距離で配置される。また、両トランジスターのソースはゲート配線金属層GMにて接続
され、T7のドレインに接続される。T5とT6との配置が近く、ゲート電極が最短距離
で形成され、ソースコンタクトがゲート配線金属層GMにて接続される為、両トランジス
ターの温度はほぼ等しくなり、カレントミラー対は正確に動作する事になる。
The method of manufacturing the thin film transistor will be described in detail later.
In addition, it has a gate wiring metal layer GM constituting the gate electrode and a source wiring metal layer SM mainly connected to the source / drain electrodes. An insulating film is provided between these three layers and is electrically separated unless connected by a contact hole. As shown in FIG. 8A, the current mirror pair T5 and T6 are formed adjacent to each other in plan view. That is, the semiconductor layer SL of T5
And the semiconductor layer SL of T6 are arranged next to each other. The two semiconductor layers are arranged as close as possible to each other as long as the design rule permits, without another semiconductor layer being located between them. Of course, the gate electrodes are common and are arranged at the shortest distance so that the gate electrode of T5 and the gate electrode of T6 are straight. The sources of both transistors are connected by a gate wiring metal layer GM and are connected to the drain of T7. Since the arrangement of T5 and T6 is close, the gate electrode is formed at the shortest distance, and the source contact is connected by the gate wiring metal layer GM, the temperatures of both transistors are substantially equal, and the current mirror pair operates accurately. It will be a thing.

同様に、図8(b)に示す様に、列選択トランジスター対T3CとT4Cも両トランジ
スターの半導体層SLを隣接させ、ゲート電極が直線になる様に配置される。これにより
、両トランジスターの温度がほぼ等しくなり、列選択トランジスター対に起因する増幅誤
差を最小とできる。
Similarly, as shown in FIG. 8B, the column selection transistor pairs T3C and T4C are also arranged so that the semiconductor layers SL of both transistors are adjacent to each other and the gate electrodes are straight. As a result, the temperatures of the two transistors become substantially equal, and the amplification error caused by the column selection transistor pair can be minimized.

計測セルでは、図8(c)に示す様に、差動トランジスター対T1とT2とが隣接して
配置され、両トランジスターのドレインがゲート配線金属層GMにてVddに接続される。
これにより、両トランジスターの温度がほぼ等しくなり、正確な差動増幅がなされる。又
、行選択トランジスター対T3RとT4Rも両トランジスターの半導体層SLを隣接させ
、ゲート電極が直線になる様に配置される。これにより、両トランジスターの温度がほぼ
等しくなり、行選択トランジスター対に起因する増幅誤差を最小とできる。
In the measurement cell, as shown in FIG. 8C, the differential transistor pair T1 and T2 are arranged adjacent to each other, and the drains of both transistors are connected to Vdd by the gate wiring metal layer GM.
Thereby, the temperature of both transistors becomes substantially equal, and accurate differential amplification is performed. The row selection transistor pairs T3R and T4R are also arranged so that the semiconductor layers SL of both transistors are adjacent to each other and the gate electrodes are straight. As a result, the temperatures of both transistors are substantially equal, and the amplification error caused by the row selection transistor pair can be minimized.

「温度センサーの製造方法」
温度センサー1では、柔軟性を有するプラスチックフィルムの基板2に薄膜回路を形成
してあるが、ここでは温度センサー1の製造方法を述べる。具体的には、最初にガラス基
板に形成された薄膜回路を剥離して、プラスチックフィルムに転写する方法で温度センサ
ー1を製造する。
"Manufacturing method of temperature sensor"
In the temperature sensor 1, a thin film circuit is formed on a flexible plastic film substrate 2. Here, a method for manufacturing the temperature sensor 1 will be described. Specifically, the temperature sensor 1 is manufactured by peeling the thin film circuit first formed on the glass substrate and transferring it to a plastic film.

第一製造工程として、製造元基板となるガラス基板上に剥離層を設ける。剥離層は厚み
が50nm程の水素化非晶質シリコン膜である。この剥離層上に下地絶縁膜となる酸化硅
素膜を成膜した後に、薄膜トランジスターなどからなる薄膜回路を製造する。薄膜回路は
、公知の低温工程多結晶シリコン薄膜トランジスターの製造方法を適応する。具体的には
、下地絶縁膜上にレーザー結晶化された多結晶シリコン半導体層を設け、その後に、酸化
硅素膜を用いたゲート絶縁層と、アルミニウム又はアルミニウムに添加物を加えた金属を
用いたゲート電極(ゲート配線金属層と称す)とを作成する。更に、酸化硅素膜を用いた
第一層間絶縁層、アルミニウム又はアルミニウムに添加物を加えた金属を用いたソースコ
ンタクト及びドレインコンタクト(ソース配線金属層と称す)、ポリイミド系の樹脂を用
いた第二層間絶縁層(保護膜)、インジウム錫酸化物(ITO:Indium Tin
Oxide)を用いた電極端子(実装端子)を作成する。
As a 1st manufacturing process, a peeling layer is provided on the glass substrate used as a manufacturer board | substrate. The release layer is a hydrogenated amorphous silicon film having a thickness of about 50 nm. After forming a silicon oxide film serving as a base insulating film on the release layer, a thin film circuit including a thin film transistor is manufactured. For the thin film circuit, a known low temperature process polycrystalline silicon thin film transistor manufacturing method is applied. Specifically, a laser-crystallized polycrystalline silicon semiconductor layer is provided on the base insulating film, and then a gate insulating layer using a silicon oxide film and a metal obtained by adding an additive to aluminum or aluminum are used. A gate electrode (referred to as a gate wiring metal layer) is formed. Further, a first interlayer insulating layer using a silicon oxide film, a source contact and a drain contact (referred to as a source wiring metal layer) using aluminum or a metal obtained by adding an additive to aluminum, and a first resin using a polyimide resin. Two-layer insulating layer (protective film), indium tin oxide (ITO: Indium Tin
An electrode terminal (mounting terminal) using Oxide) is created.

次に第二製造工程として、仮接着剤を薄膜回路表面に塗布し、製造元基板を仮転写基板
に貼り付ける。仮接着剤としては、アクリル系の樹脂に水溶性を与えるべくポリビニルピ
ロリドン樹脂を混合したものを用いる。仮転写基板は平滑なガラス基板である。
Next, as a second manufacturing step, a temporary adhesive is applied to the surface of the thin film circuit, and the manufacturer substrate is attached to the temporary transfer substrate. As a temporary adhesive, what mixed polyvinyl pyrrolidone resin in order to give water solubility to acrylic resin is used. The temporary transfer substrate is a smooth glass substrate.

次に第三製造工程として、製造元基板を取り外し、薄膜回路を仮転写基板に移す。製造
元基板を取り外す方法としては、製造元基板裏面からレーザー光を照射して剥離層の内部
又は界面に於ける密着力を弱め、次いで製造元基板と仮転写基板とを引き剥がす。こうす
る事で薄膜回路は仮転写基板に移される。
Next, as a third manufacturing process, the manufacturer substrate is removed, and the thin film circuit is transferred to the temporary transfer substrate. As a method of removing the manufacturer's substrate, laser light is irradiated from the back of the manufacturer's substrate to weaken the adhesive force inside or at the interface of the release layer, and then the manufacturer's substrate and the temporary transfer substrate are peeled off. By doing so, the thin film circuit is transferred to the temporary transfer substrate.

次に第四製造工程として、薄膜回路裏面に残る剥離層を除去し、例えばイオナイザーを
用いて薄膜回路裏面に存在する電荷を除去する。此により剥離帯電や乾燥時の空気との摩
擦帯電を或る程度除去できる。
Next, as a fourth manufacturing process, the peeling layer remaining on the back surface of the thin film circuit is removed, and charges existing on the back surface of the thin film circuit are removed using, for example, an ionizer. In this way, it is possible to remove a certain amount of peeling electrification and frictional electrification with air during drying.

次に第五製造工程として、例えばアクリル系の樹脂からなる永久接着剤を用いてプラス
チックフィルムの第一面側に薄膜回路裏面を貼り付ける。プラスチックフィルムとしては
、ポリイミドなどの耐熱性の高いフィルムを用いることができる。
Next, as a fifth manufacturing process, for example, the back surface of the thin film circuit is attached to the first surface side of the plastic film using a permanent adhesive made of an acrylic resin. As the plastic film, a film having high heat resistance such as polyimide can be used.

プラスチックフィルムを貼り付けた後、第六製造工程として、プラスチックフィルム第
二面側(第一面側と反対の面)に一時接着剤を用いて支持基板を接着する。この一時接着
剤は熱や紫外光などの刺激で容易に接着性を喪失する材料で、且つ先の仮接着剤を溶解す
る溶媒には溶けない材質である。
After affixing the plastic film, as a sixth manufacturing process, the support substrate is bonded to the second side of the plastic film (the side opposite to the first side) using a temporary adhesive. This temporary adhesive is a material that easily loses its adhesiveness upon stimulation with heat, ultraviolet light, or the like, and is insoluble in a solvent that dissolves the temporary adhesive.

次に第七製造工程として、仮接着剤を溶解する溶媒(この場合には水)を用いて仮転写
基板を外す。その後、仮接着剤を洗浄して除去する。
Next, as a seventh manufacturing process, the temporary transfer substrate is removed using a solvent (in this case, water) that dissolves the temporary adhesive. Thereafter, the temporary adhesive is washed away.

次に第八製造工程として、実装作業を行う。まず、実装端子にテープ配線を実装する。
この際には異方性導電ペーストや異方性導電フィルムを実装端子とテープ配線との間に配
置して両者を接着する。その後、熱や紫外光などの刺激を一時接着剤に加えて、支持基板
を取り外す。最後にテープ配線は温度センサー1の外に設けられた外部コントローラー7
に接続される。こうして、温度センサー1が完成する。
Next, as an eighth manufacturing process, a mounting operation is performed. First, tape wiring is mounted on the mounting terminals.
In this case, an anisotropic conductive paste or anisotropic conductive film is disposed between the mounting terminal and the tape wiring, and both are adhered. Thereafter, a stimulus such as heat or ultraviolet light is applied to the temporary adhesive to remove the support substrate. Finally, the tape wiring is an external controller 7 provided outside the temperature sensor 1
Connected to. Thus, the temperature sensor 1 is completed.

尚、基板2は上述のプラスチックフィルムの他に、厚みが50マイクロメーターから5
00マイクロメーター程度の薄い金属箔や、厚みが10マイクロメーターから200マイ
クロメーター程度の薄いガラスであっても良い。これらの基板は可撓性を有するので、ロ
ボットの皮膚と云った様なあらゆる形状に適応できるが、平面形状の用途に温度センサー
1を使用する場合には、厚みが0.4mmから2mm程度のガラスを基板として使用して
も良い。又、製造方法も厚いガラスに薄膜回路を形成した後にガラスを薄く削る方法や、
プラスチックフィルムや金属箔に直接薄膜回路を形成する方法であっても良い。直接形成
する場合には非晶質シリコン薄膜トランジスターや、亜鉛又は錫を含む酸化物を半導体層
に利用した酸化物薄膜トランジスター等を利用することが出来る。
In addition to the plastic film described above, the substrate 2 has a thickness of 50 micrometers to 5 micrometers.
It may be a thin metal foil of about 00 micrometers or a thin glass of about 10 to 200 micrometers in thickness. Since these substrates have flexibility, they can be applied to any shape such as the skin of a robot. However, when the temperature sensor 1 is used for planar applications, the thickness is about 0.4 mm to 2 mm. Glass may be used as the substrate. Also, the manufacturing method is a method of thinly cutting the glass after forming a thin film circuit on the thick glass,
A method of directly forming a thin film circuit on a plastic film or metal foil may be used. In the case of direct formation, an amorphous silicon thin film transistor, an oxide thin film transistor using an oxide containing zinc or tin as a semiconductor layer, or the like can be used.

上述した通り、本実施形態に係わる温度センサー1によれば、以下の効果を得る事がで
きる。
制御装置71が設定ステップと実行ステップと判断ステップと再設定ステップとを実行
するので、計測される温度が第一の温度計測の計測範囲外にあった際に、第二の温度計測
を異なった計測範囲にて行い、広い温度範囲に渡って精密な温度計測を行う事ができる。
換言すれば、高性能で実用的な温度計測方法を提供できる。
As described above, according to the temperature sensor 1 according to the present embodiment, the following effects can be obtained.
Since the control device 71 executes the setting step, the execution step, the determination step, and the resetting step, the second temperature measurement is different when the measured temperature is outside the measurement range of the first temperature measurement. It is possible to perform precise temperature measurement over a wide temperature range.
In other words, a high-performance and practical temperature measurement method can be provided.

又、第二の温度計測を第一の温度計測よりも低温の計測を対象としているので、平均す
ると比較的短時間で精密な温度計測を行う事ができる。
In addition, since the second temperature measurement is intended to be performed at a temperature lower than that of the first temperature measurement, on average, accurate temperature measurement can be performed in a relatively short time.

又、計測セルが、計測用薄膜トランジスターとこれに接続する容量素子とを備え、温度
計測が実行される測温期間は、準備期間と計測期間と出力期間とを有するので、高性能で
実用的な温度計測方法を提供できる。
In addition, the measurement cell includes a measurement thin film transistor and a capacitive element connected thereto, and a temperature measurement period in which temperature measurement is performed has a preparation period, a measurement period, and an output period. Can provide a simple temperature measurement method.

又、第一条件に基づく低電位よりも、第二条件に基づく低電位の方がより低いので、平
均すると比較的短時間で精密な温度計測を行う事ができる。
In addition, since the low potential based on the second condition is lower than the low potential based on the first condition, on average, accurate temperature measurement can be performed in a relatively short time.

又、判断ステップは、初期電位と第一高電位とが同一で有った場合に、第二の温度計測
の実行を判断するので、高精度な温度計測を平均すると短時間で行う事ができる。
In addition, since the determination step determines execution of the second temperature measurement when the initial potential and the first high potential are the same, high-precision temperature measurement can be performed in a short time if averaged. .

又、計測セルを第一の方向に複数個配置して、個別に選択するので、第一の方向に関す
る温度の空間分布を計測できる。従って、温度が第一の方向に沿って異なっていても、正
確に温度を計測できる。
Further, since a plurality of measurement cells are arranged in the first direction and are individually selected, the temperature spatial distribution in the first direction can be measured. Therefore, even if the temperature differs along the first direction, the temperature can be accurately measured.

又、計測セルを第二の方向に複数個配置して、個別に選択するので、第二の方向に関す
る温度の空間分布を計測できる。従って、温度が第二の方向に沿って異なっていても、正
確に温度を計測できる。
In addition, since a plurality of measurement cells are arranged in the second direction and are individually selected, the spatial distribution of the temperature in the second direction can be measured. Therefore, even if the temperature varies along the second direction, the temperature can be accurately measured.

又、更に、計測セルが差動トランジスター対を備えるので、面状の温度センサーが大面
積となっても、高精細になっても、高精度に温度を計測する事ができる。
Furthermore, since the measurement cell includes a differential transistor pair, the temperature can be measured with high accuracy even if the planar temperature sensor has a large area or high definition.

又、第三薄膜トランジスターと第四薄膜トランジスターとが選択回路の一部として機能
するので、第一の方向及び第二の方向に於ける温度の情報が干渉する事を防げる。
Further, since the third thin film transistor and the fourth thin film transistor function as a part of the selection circuit, it is possible to prevent the temperature information in the first direction and the second direction from interfering with each other.

又、第五薄膜トランジスターと第六薄膜トランジスターとを備え、これらがカレントミ
ラー対をなして、第一薄膜トランジスターや第二薄膜トランジスターと接続可能であるの
で、温度を正確に計測できる。
Further, since the fifth thin film transistor and the sixth thin film transistor are provided and these form a current mirror pair and can be connected to the first thin film transistor and the second thin film transistor, the temperature can be accurately measured.

又、第一電源と第二電源と第七薄膜トランジスターとを備え、第七薄膜トランジスター
が定電流源と成り得るので、温度に関する信号増幅が線型となり、第一薄膜トランジスタ
ーのゲート電位を正確に計測できる。
In addition, it has a first power supply, a second power supply, and a seventh thin film transistor, and since the seventh thin film transistor can be a constant current source, the temperature-related signal amplification is linear, and the gate potential of the first thin film transistor is accurately measured. it can.

又、第五薄膜トランジスターと第六薄膜トランジスターと第七薄膜トランジスターとが
N型であり、第二電源が負電源であるので、P型の薄膜トランジスターを用いずにN型の
薄膜トランジスターで温度センサー1を実現できる。
In addition, since the fifth thin film transistor, the sixth thin film transistor, and the seventh thin film transistor are N-type and the second power source is a negative power source, a temperature sensor is used with an N-type thin film transistor without using a P-type thin film transistor. 1 can be realized.

尚、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良な
どを加える事が可能である。変形例を以下に述べる。
The present invention is not limited to the above-described embodiment, and various changes and improvements can be added to the above-described embodiment. A modification will be described below.

(変形例1)
「回路がPMOSにて形成されている形態」
図3を用いて、変形例1に係わる温度センサーを説明する。尚、実施形態1と同一の構
成部位については、同一の番号を附し、重複する説明は省略する。
本変形例は実施形態1と比べて、温度センサー1の回路を構成する薄膜トランジスター
の伝導型が異なっている。それ以外の構成は、実施形態1とほぼ同様である。
(Modification 1)
"The circuit is formed by PMOS"
A temperature sensor according to the first modification will be described with reference to FIG. In addition, about the component same as Embodiment 1, the same number is attached | subjected and the overlapping description is abbreviate | omitted.
Compared with the first embodiment, this modification is different in the conductivity type of the thin film transistor that constitutes the circuit of the temperature sensor 1. Other configurations are almost the same as those of the first embodiment.

実施形態1ではN型の薄膜トランジスターを用いて温度センサー1の回路(計測回路3
と出力回路4、及び第二処理回路62の列選択トランジスター)を構成していたが、本変
形例ではP型の薄膜トランジスターT1からT7を用いてこれらの回路を構成する。この
場合、第一電源が負電源Vssとなり、第二電源が正電源Vddとなる。又、P型薄膜トラン
ジスターのソースドレインは電位の高い方がソースとなり、電位の低い方がドレインにな
る。P型薄膜トランジスターとしては、半導体層にポリ(9,9−ジオクチルフルオレン
−コージチオフェン)(F8T2)や、ポリ(3−ヘキシルチオフェン)(P3HT)、
ポリ[5,5’−ビス(3−ドデシル−2チニル)−2,2’−ビチオフェン](PQT
−12)、PBTTT、ペンタセン等の有機物を使用した有機物薄膜トランジスターを使
用することができる。
In the first embodiment, a circuit of the temperature sensor 1 (measurement circuit 3) using an N-type thin film transistor.
And the output circuit 4 and the column selection transistor of the second processing circuit 62). In this modification, these circuits are configured using P-type thin film transistors T1 to T7. In this case, the first power source is the negative power source V ss and the second power source is the positive power source V dd . The source and drain of the P-type thin film transistor is the source having the higher potential and the drain having the lower potential. As the P-type thin film transistor, poly (9,9-dioctylfluorene-cordithiophene) (F8T2), poly (3-hexylthiophene) (P3HT),
Poly [5,5′-bis (3-dodecyl-2tinyl) -2,2′-bithiophene] (PQT
-12) Organic thin film transistors using organic substances such as PBTTT and pentacene can be used.

トランジスターサイズに関しては、実施形態1と同じである。駆動方法は実施形態1の
図4と同じだが、非選択期間の電位をVddとし、選択期間の各種高電位H2やH3、Hr
ddに対して負の絶対値が大きくなる様に変える。又、低電位LはVdd付近の値となり、
1<L2<L3<L4と、測温期間を繰り返すほど低電位の値は大きくなって行く。尚、P
型薄膜トランジスターの閾値電圧VthPは負である。具体的には、Vddに関する数式54
は数式58へと変えられる。
The transistor size is the same as in the first embodiment. Although the driving method is the same as that in FIG. 4 of the first embodiment, the potential in the non-selection period is set to V dd, and various high potentials H 2 , H 3 , and H r in the selection period have negative absolute values larger than V dd Change the way. Also, the low potential L becomes a value near V dd ,
As L 1 <L 2 <L 3 <L 4 is repeated, the value of the low potential increases as the temperature measurement period is repeated. P
The threshold voltage V thP of the thin film transistor is negative. Specifically, Formula 54 relating to V dd
Is changed to Equation 58.

Figure 0005777148
又、H3に関する数式24は数式59へと変えられる。
Figure 0005777148
Also, the equation 24 related to H 3 is changed to the equation 59.

Figure 0005777148
又、H2に関する数式25は数式60へと変えられる。
Figure 0005777148
In addition, Formula 25 relating to H 2 is changed to Formula 60.

Figure 0005777148
又、Hrに関する数式1は数式61へと変えられる。
Figure 0005777148
Also, Equation 1 relating to H r is changed to Equation 61.

Figure 0005777148
Figure 0005777148

従って、例えば、VthP=−1.5Vとして、δP=−0.1V、γP=−1V、Vss
0Vとし、Vdd=4.8V、H3=3.2V、H2=−2.5V、Hr=0.75V、L1
4.8V、L2=7.3V、L3=9.8Vとする。ここでのH2様に、負電圧を準備する
のが困難な場合、総ての電位が正になる様にVddとVssを一定量ずらしても良い。例えば
、Vddに関する数式58を数式62へと変える。
Therefore, for example, assuming that V thP = −1.5 V, δ P = −0.1 V, γ P = −1 V, V ss =
0 V, V dd = 4.8 V, H 3 = 3.2 V, H 2 = −2.5 V, H r = 0.75 V, L 1 =
It is assumed that 4.8V, L 2 = 7.3V, and L 3 = 9.8V. If it is difficult to prepare a negative voltage like H 2 here, V dd and V ss may be shifted by a certain amount so that all potentials become positive. For example, Formula 58 relating to V dd is changed to Formula 62.

Figure 0005777148
これに応じて、Vssを数式63へと変える。
Figure 0005777148
In response to this, V ss is changed to Equation 63.

Figure 0005777148
上記例では全体が2.5Vずれて、Vdd=7.3V、Vss=2.5V、H3=5.7V
、H2=0V、Hr=3.25V、L1=7.3V、L2=9.8V、L3=12.3Vとな
る。
Figure 0005777148
In the above example, the whole is shifted by 2.5 V, V dd = 7.3 V, V ss = 2.5 V, H 3 = 5.7 V
H 2 = 0V, H r = 3.25V, L 1 = 7.3V, L 2 = 9.8V, and L 3 = 12.3V.

上述した通り、本変形例に係わる温度センサー1によれば、N型の薄膜トランジスター
を使用せずに、P型の薄膜トランジスターで温度センサー1を実現できる。
As described above, according to the temperature sensor 1 according to this modification, the temperature sensor 1 can be realized with a P-type thin film transistor without using an N-type thin film transistor.

尚、上記の例では計測回路3と出力回路4、及び第二処理回路62の列選択トランジス
ターを総てP型の薄膜トランジスターで形成したが、これ以外にもこれらの回路の一部を
P型とし、他の部分をN型としても良い。例えば出力回路4をP型薄膜トランジスターで
形成し、計測回路3をN型薄膜トランジスターで形成しても良い。更には、差動トランジ
スター対(T1とT2との対)や、行選択トランジスター対(T3RとT4Rとの対)、
列選択トランジスター対(T3CとT4Cとの対)、カレントミラー対(T5とT6との
対)と云った各対の内部で対をなす薄膜トランジスターが同一伝導型で有れば、対間では
薄膜トランジスターの伝導型が異なっていても構わない。
In the above example, the column selection transistors of the measurement circuit 3, the output circuit 4, and the second processing circuit 62 are all formed of P-type thin film transistors. However, in addition to this, some of these circuits are P-type. Other parts may be N-type. For example, the output circuit 4 may be formed of a P-type thin film transistor, and the measurement circuit 3 may be formed of an N-type thin film transistor. Further, a differential transistor pair (T1 and T2 pair), a row selection transistor pair (T3R and T4R pair),
If the thin film transistors paired inside each pair such as a column selection transistor pair (T3C and T4C pair) and a current mirror pair (T5 and T6 pair) are of the same conductivity type, a thin film is not formed between the pair. The conductivity type of the transistor may be different.

1…温度センサー、2…基板、3…計測回路、4…出力回路、7…外部コントローラー
、51…第一選択回路、52…第一処理回路、61…第二選択回路、62…第二処理回路
、71…制御装置、72…ケーブル。
DESCRIPTION OF SYMBOLS 1 ... Temperature sensor, 2 ... Board | substrate, 3 ... Measuring circuit, 4 ... Output circuit, 7 ... External controller, 51 ... First selection circuit, 52 ... First processing circuit, 61 ... Second selection circuit, 62 ... Second processing Circuit, 71 ... control device, 72 ... cable.

Claims (14)

計測用薄膜トランジスターと、前記計測用薄膜トランジスターのソース又はドレインの一方に一端が接続された容量素子と、を備えた温度センサーを用いた温度計測方法であって、
前記計測用薄膜トランジスターをオン状態として前記容量素子の前記一端を初期電位に充電する第一工程と、
前記計測用薄膜トランジスターを第一オフ電流が流れる状態として、前記第一オフ電流にて前記一端の電位を変化させる第二工程と、
前記一端の電位を第一高電位として検出する第三工程と、を行い
前記第一工程、前記第二工程、及び前記第三工程を実行した結果、前記第一高電位が前記初期電位の95%未満の範囲に入っている適正電位の場合には、前記適正電位を用いて温度を定め、
前記第一工程、前記第二工程、及び前記第三工程を実行した結果、前記第一高電位が前記初期電位の95%以上100%以下の範囲にある場合には、更に、
前記第一工程と、
前記計測用薄膜トランジスターを、前記第一オフ電流よりも大きい第二オフ電流が流れる状態として、前記第二オフ電流にて前記一端の電位を変化させる第四工程と、
前記第三工程と、を行う事を特徴とする温度計測方法。
A temperature measurement method using a temperature sensor comprising a measurement thin film transistor and a capacitive element having one end connected to one of a source or a drain of the measurement thin film transistor,
A first step of charging the initial potential of the one end of the capacitive element to the measurement for TFT is turned on to,
A second step of changing the potential of the one end at the first off-current, with the first off-current flowing through the measurement thin film transistor ;
Performing a third step of detecting the potential of the one end as a first high potential ;
As a result of executing the first step, the second step, and the third step, if the first high potential is an appropriate potential within a range of less than 95% of the initial potential, the appropriate potential is set to Use to determine the temperature
When the first high potential is in the range of 95% or more and 100% or less of the initial potential as a result of executing the first step, the second step, and the third step,
The first step;
A fourth step of changing the potential of the one end with the second off-current, with the measurement thin film transistor in a state in which a second off-current greater than the first off-current flows .
A temperature measurement method comprising performing the third step.
前記第一オフ電流が流れる状態は前記計測用薄膜トランジスターのゲート電極に第一電位を供給する事で得られ、前記第二オフ電流が流れる状態は前記計測用薄膜トランジスターのゲート電極に第二電位を供給する事で得られ、前記第一電位より前記第二電位の方が低い事を特徴とする請求項1に記載の温度計測方法。 The state in which the first off current flows is obtained by supplying a first potential to the gate electrode of the measurement thin film transistor, and the state in which the second off current flows is a second potential in the gate electrode of the measurement thin film transistor. obtained by supplying, the temperature measuring method according to claim 1, characterized in that the lower of the second electric potential than the first potential. 前記第二工程の期間より前記第四工程の期間の方が長い事を特徴とする請求項1又は2に記載の温度計測方法。   The temperature measurement method according to claim 1, wherein the period of the fourth step is longer than the period of the second step. 前記第一工程、前記第四工程、及び前記第三工程を実行した結果、前記第一高電位が前記初期電位の95%未満の範囲に入っている第二の適正電位の場合には、前記第二の適正電位を用いて温度を定め、
前記第一工程、前記第四工程、及び前記第三工程を実行した結果、前記第一高電位が前記初期電位の95%以上100%以下の範囲にある場合には、更に、
前記第一工程と、
前記計測用薄膜トランジスターを前記第二オフ電流よりも大きい第三オフ電流が流れる状態として、前記第三オフ電流にて前記一端の電位を変化させる第五工程と、
前記第三工程と、を行う事を特徴とする請求項1乃至3のいずれか一項に記載の温度計測方法。
As a result of performing the first step, the fourth step, and the third step, the first high potential is a second appropriate potential that is in a range of less than 95% of the initial potential, Set the temperature using the second appropriate potential,
The first step, the fourth step, and the results of executing the third step, when the first high potential is 100% or less than 95% of the initial potential is further
The first step;
A fifth step of changing the potential of the one end with the third off-current, with the measurement thin film transistor in a state in which a third off-current larger than the second off-current flows .
The temperature measurement method according to any one of claims 1 to 3, wherein the third step is performed.
前記第三オフ電流が流れる状態は前記計測用薄膜トランジスターのゲート電極に第三電位を供給する事で得られ、前記第二電位より前記第三電位の方が低い事を特徴とする請求項4に記載の温度計測方法。 5. The state in which the third off-current flows is obtained by supplying a third potential to the gate electrode of the measurement thin film transistor, and the third potential is lower than the second potential. The temperature measurement method described in 1. 前記第四工程の期間より前記第五工程の期間の方が長い事を特徴とする請求項4又は5に記載の温度計測方法。   The temperature measurement method according to claim 4 or 5, wherein the period of the fifth step is longer than the period of the fourth step. 前記温度センサーは、第一の方向に沿って配置され、前記計測セルを選択する第一選択回路を備え、
前記計測セルは前記第一の方向に沿って複数個配置される事を特徴とする請求項1乃至6のいずれか一項に記載の温度計測方法。
The temperature sensor is disposed along a first direction, and includes a first selection circuit that selects the measurement cell,
The temperature measurement method according to claim 1, wherein a plurality of the measurement cells are arranged along the first direction.
更に、前記温度センサーは、前記第一の方向と交差する第二の方向に沿って配置され、前記計測セルを選択する第二選択回路を備え、
前記計測セルは前記第二の方向に沿って複数個配置される事を特徴とする請求項7に記載の温度計測方法。
Furthermore, the temperature sensor includes a second selection circuit that is arranged along a second direction that intersects the first direction and that selects the measurement cell.
The temperature measurement method according to claim 7, wherein a plurality of the measurement cells are arranged along the second direction.
更に、前記計測セルは第一薄膜トランジスターと第二薄膜トランジスターとを備え、
前記第一薄膜トランジスターと前記第二薄膜トランジスターとは差動トランジスター対をなし、
前記第一薄膜トランジスターのゲート電極は前記薄膜トランジスターのソース電極又はドレイン電極の一方に接続される事を特徴とする請求項8に記載の温度計測方法。
The measurement cell further includes a first thin film transistor and a second thin film transistor,
The first thin film transistor and the second thin film transistor form a differential transistor pair,
The temperature measuring method according to claim 8 , wherein the gate electrode of the first thin film transistor is connected to one of a source electrode and a drain electrode of the thin film transistor.
更に、前記温度センサーは、第三薄膜トランジスターと第四薄膜トランジスターとを備え、
前記第三薄膜トランジスターは前記第一薄膜トランジスターに接続され、
前記第四薄膜トランジスターは前記第二薄膜トランジスターに接続され、
前記第三薄膜トランジスターと前記第四薄膜トランジスターとは、前記第一選択回路及
び前記第二選択回路にて制御される事を特徴とする請求項9に記載の温度計測方法。
Further, the temperature sensor includes a third thin film transistor and a fourth thin film transistor,
The third thin film transistor is connected to the first thin film transistor;
The fourth thin film transistor is connected to the second thin film transistor;
The temperature measuring method according to claim 9, wherein the third thin film transistor and the fourth thin film transistor are controlled by the first selection circuit and the second selection circuit.
更に、前記温度センサーは、第五薄膜トランジスターと第六薄膜トランジスターとを備え、
前記第五薄膜トランジスターと前記第六薄膜トランジスターとはカレントミラー対をなし、
前記第一薄膜トランジスターと前記第五薄膜トランジスターとの間に前記第三薄膜トランジスターが配置され、
前記第二薄膜トランジスターと前記第六薄膜トランジスターとの間に前記第四薄膜トランジスターが配置される事を特徴とする請求項10に記載の温度計測方法。
Further, the temperature sensor includes a fifth thin film transistor and a sixth thin film transistor,
The fifth thin film transistor and the sixth thin film transistor form a current mirror pair,
The third thin film transistor is disposed between the first thin film transistor and the fifth thin film transistor;
The temperature measurement method according to claim 10, wherein the fourth thin film transistor is disposed between the second thin film transistor and the sixth thin film transistor.
更に、前記温度センサーは、第一電源と第二電源と第七薄膜トランジスターとを備え、
前記第一薄膜トランジスターと前記第二薄膜トランジスターとは前記第一電源に接続され、
前記第五薄膜トランジスターと前記第六薄膜トランジスターとは前記第七薄膜トランジスターに接続され、
前記第七薄膜トランジスターは前記第二電源に接続される事を特徴とする請求項11に記載の温度計測方法。
The temperature sensor further includes a first power source, a second power source, and a seventh thin film transistor,
The first thin film transistor and the second thin film transistor are connected to the first power source,
The fifth thin film transistor and the sixth thin film transistor are connected to the seventh thin film transistor;
The temperature measuring method according to claim 11, wherein the seventh thin film transistor is connected to the second power source.
前記第五薄膜トランジスターと前記第六薄膜トランジスターと前記第七薄膜トランジスターとがN型であり、
前記第二電源が負電源である事を特徴とする請求項12に記載の温度計測方法。
The fifth thin film transistor, the sixth thin film transistor, and the seventh thin film transistor are N-type,
The temperature measuring method according to claim 12, wherein the second power source is a negative power source.
前記第五薄膜トランジスターと前記第六薄膜トランジスターと前記第七薄膜トランジスターとがP型であり、
前記第二電源が正電源である事を特徴とする請求項12に記載の温度計測方法。
The fifth thin film transistor, the sixth thin film transistor, and the seventh thin film transistor are P-type,
The temperature measurement method according to claim 12, wherein the second power source is a positive power source.
JP2011099227A 2011-04-27 2011-04-27 Temperature measurement method Active JP5777148B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011099227A JP5777148B2 (en) 2011-04-27 2011-04-27 Temperature measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011099227A JP5777148B2 (en) 2011-04-27 2011-04-27 Temperature measurement method

Publications (2)

Publication Number Publication Date
JP2012230040A JP2012230040A (en) 2012-11-22
JP5777148B2 true JP5777148B2 (en) 2015-09-09

Family

ID=47431694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011099227A Active JP5777148B2 (en) 2011-04-27 2011-04-27 Temperature measurement method

Country Status (1)

Country Link
JP (1) JP5777148B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107063498B (en) * 2017-05-19 2024-01-30 广东顺德中山大学卡内基梅隆大学国际联合研究院 Temperature sensor and preparation method thereof
JP7322023B2 (en) * 2018-07-10 2023-08-07 株式会社半導体エネルギー研究所 semiconductor equipment
JP7273064B2 (en) 2018-12-19 2023-05-12 株式会社半導体エネルギー研究所 HYSTERESIS COMPARATOR, SEMICONDUCTOR DEVICE, AND POWER STORAGE DEVICE

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09318436A (en) * 1996-05-28 1997-12-12 Nikon Corp Thermal-type infrared sensor and its manufacture as well as image sensor using the same
JP2001249147A (en) * 2000-03-03 2001-09-14 Nec Corp Circuit and method for detecting current
JP2006319441A (en) * 2005-05-10 2006-11-24 Sharp Corp Photoelectric conversion apparatus, photoelectric conversion method, image reading apparatus, two-dimensional image sensor, and drive method of two-dimensional image sensor
JP5359886B2 (en) * 2007-12-28 2013-12-04 日本電気株式会社 Temperature measuring apparatus and method
JP5403514B2 (en) * 2009-10-29 2014-01-29 セイコーエプソン株式会社 Temperature sensor and temperature detection method

Also Published As

Publication number Publication date
JP2012230040A (en) 2012-11-22

Similar Documents

Publication Publication Date Title
US7896545B2 (en) Apparatus and methods for temperature calibration and sensing
US20150301674A1 (en) Active matrix organic light emitting diode pixel unit circuit, display panel and electronic product
JP2012517750A5 (en)
JP5403514B2 (en) Temperature sensor and temperature detection method
JP5777148B2 (en) Temperature measurement method
US20210366400A1 (en) Shift Register Unit, Gate Drive Circuit, Display Device and Driving Method
KR101741465B1 (en) pixel circuit and display device including the same
US8971099B1 (en) Method of measuring threshold voltage of MOS transistor in SRAM array
US7355879B2 (en) Semiconductor integrated circuit, operating method thereof, and IC card including the circuit
US7116116B2 (en) Capacitance detecting device
JP5953464B2 (en) Temperature sensor, temperature measurement method, and electro-optical device
JP5861756B2 (en) Bending sensor
JP5777146B2 (en) Temperature sensor
JP5777147B2 (en) Temperature sensor
US8932884B2 (en) Process environment variation evaluation
JP5625994B2 (en) Bending sensor
JP2015179096A (en) temperature sensor
JP5626028B2 (en) Bending sensor
US8562210B2 (en) Thermal sensor for semiconductor circuits
US10423286B1 (en) Circuit for fingerprint sensing and electronic device comprising the circuit
JP2006073712A (en) Tft (thin film transistor) array testing method and testing device
JP5916030B2 (en) Temperature sensor and electro-optical device
JP2006163202A (en) Inspection method and inspection device for array substrate
Daniel et al. Test system for thin film transistor parameter extraction in active matrix backplanes
JP2015059786A (en) Oscillator circuit, measuring device, semiconductor device, electro-optical device, and electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140523

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150702

R150 Certificate of patent or registration of utility model

Ref document number: 5777148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250