JP5772236B2 - Electro-optical device manufacturing method and electro-optical device substrate - Google Patents

Electro-optical device manufacturing method and electro-optical device substrate Download PDF

Info

Publication number
JP5772236B2
JP5772236B2 JP2011122154A JP2011122154A JP5772236B2 JP 5772236 B2 JP5772236 B2 JP 5772236B2 JP 2011122154 A JP2011122154 A JP 2011122154A JP 2011122154 A JP2011122154 A JP 2011122154A JP 5772236 B2 JP5772236 B2 JP 5772236B2
Authority
JP
Japan
Prior art keywords
film
light
substrate
layer
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011122154A
Other languages
Japanese (ja)
Other versions
JP2012252031A (en
Inventor
達哉 岡本
達哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011122154A priority Critical patent/JP5772236B2/en
Publication of JP2012252031A publication Critical patent/JP2012252031A/en
Application granted granted Critical
Publication of JP5772236B2 publication Critical patent/JP5772236B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、反射層の上層に屈折率の異なる複数の透光膜が積層された電気光学装置用基板の製造方法および電気光学装置用基板に関するものである。   The present invention relates to a method for manufacturing an electro-optical device substrate in which a plurality of light-transmitting films having different refractive indexes are stacked on a reflective layer, and an electro-optical device substrate.

反射型の液晶装置やトップエミッションタイプの有機エレクトロルミネッセンス装置等の電気光学装置では、基板の一方面側に反射層が設けられている。例えば、反射型の液晶装置の場合、画素電極が反射層として構成されている場合が多い。   In an electro-optical device such as a reflective liquid crystal device or a top emission type organic electroluminescence device, a reflective layer is provided on one side of the substrate. For example, in the case of a reflective liquid crystal device, the pixel electrode is often configured as a reflective layer.

一方、反射性の画素電極(反射層)の上層に屈折率の異なる複数の透光膜を積層して誘電体多層膜からなる増反射膜を形成するとともに、誘電体多層膜の上層側に形成された透光膜の表面を研磨して平坦化した構造が提案されている(特許文献1参照)。   On the other hand, a plurality of light-transmitting films with different refractive indexes are laminated on the reflective pixel electrode (reflective layer) to form an increased reflective film made of a dielectric multilayer film and formed on the upper layer side of the dielectric multilayer film A structure in which the surface of the light-transmitting film is polished and flattened has been proposed (see Patent Document 1).

特開2010−139920号公報JP 2010-139920 A

電気光学装置において、透光膜を研磨する場合、あるいは透光膜にエッチングを行う場合、ビームプロファイル反射率測定法(BPR:Beam Profile Reflectometry)等により、透光膜の膜厚を測定し、かかる測定結果に基づいて研磨量やエッチング量を予め設定しておくことが好ましい。   In an electro-optical device, when a light-transmitting film is polished or etched, the film thickness of the light-transmitting film is measured by a beam profile reflectometry (BPR: Beam Profile Reflectometry) or the like. It is preferable to set the polishing amount and the etching amount in advance based on the measurement result.

しかしながら、ビームプロファイル反射率測定法等では、透光膜を形成した後、反射層や、反射層とは別に設けたモニター用反射パターンに光を照射し、反射光の検出結果に基づいて膜厚を測定するため、特許文献1に記載の構成のように増反射膜を形成した場合、増反射膜の影響で膜厚を正確に測定することができない。このため、従来は、膜厚の測定結果に基づいて研磨量やエッチング量を適正に設定することが困難であるという問題点がある。   However, in the beam profile reflectance measurement method, etc., after forming a light-transmitting film, light is irradiated to the reflective layer or the reflective pattern for monitoring provided separately from the reflective layer, and the film thickness is determined based on the detection result of the reflected light. Therefore, when the increased reflection film is formed as in the configuration described in Patent Document 1, the film thickness cannot be accurately measured due to the influence of the increased reflection film. For this reason, conventionally, there is a problem that it is difficult to appropriately set the polishing amount and the etching amount based on the measurement result of the film thickness.

以上の問題点に鑑みて、本発明の課題は、反射層の上層に屈折率の異なる複数の透光膜を積層した場合でも、膜厚の測定結果に基づいて、研磨量やエッチング量等の除去量を適正に設定することのできる電気光学装置用基板の製造方法、および電気光学装置用基板を提供することにある。   In view of the above problems, the problem of the present invention is that even when a plurality of light-transmitting films having different refractive indexes are laminated on the upper layer of the reflective layer, the polishing amount, etching amount, etc. It is an object of the present invention to provide an electro-optical device substrate manufacturing method and an electro-optical device substrate in which the removal amount can be set appropriately.

上記課題を解決するために、本発明に係る電気光学装置用基板の製造方法では、基板の一方面側のうち、画像表示領域に反射層を形成し、前記基板の端部と前記画像表示領域との間には前記反射層と同一の層あるいは当該反射層より下層側にモニター用反射パターンを形成しておき、前記反射層および前記モニター用反射パターンの上層側に第1屈折率を有する第1透光膜を形成する第1透光膜形成工程と、前記第1透光膜上に前記第1屈折率と異なる第2屈折率を有する第2透光膜を形成する第2透光膜形成工程と、前記第2透光膜の前記モニター用反射パターンに重なる部分を除去する第2透光膜除去工程と、前記反射層および前記モニター用反射パターンの上層側に前記第1屈折率を有する第3透光膜を形成する第3透光膜形成工程と、前記モニター用反射パターンに光を照射した際の反射光に基づいて当該モニター用反射パターンの上層側に重なる透光膜の膜厚を測定する膜厚測定工程と、前記膜厚測定工程で測定した膜厚測定結果から設定した除去量に基づいて前記第3透光膜の表面側から膜の除去を行う膜除去工程と、を有することを特徴とする。   In order to solve the above problems, in the method for manufacturing a substrate for an electro-optical device according to the present invention, a reflective layer is formed in an image display region on one surface side of the substrate, and an end portion of the substrate and the image display region are formed. A reflective pattern for monitoring is formed on the same layer as the reflective layer or on the lower layer side of the reflective layer, and a first refractive index is formed on the reflective layer and on the upper layer side of the reflective pattern for monitor. A first light-transmitting film forming step for forming the first light-transmitting film; and a second light-transmitting film for forming a second light-transmitting film having a second refractive index different from the first refractive index on the first light-transmitting film. Forming a second light-transmitting film removing step of removing a portion of the second light-transmitting film overlapping the reflection pattern for monitoring; and setting the first refractive index on the upper side of the reflection layer and the reflection pattern for monitoring. A third light transmissive film forming step of forming a third light transmissive film having Measured in a film thickness measuring step for measuring the film thickness of the light-transmitting film overlapping the upper layer side of the monitor reflective pattern based on the reflected light when the monitor reflective pattern is irradiated with light, and in the film thickness measuring step A film removal step of removing the film from the surface side of the third light-transmitting film based on the removal amount set from the film thickness measurement result.

本発明では、反射層およびモニター用反射パターンの上層に、第1屈折率を有する第1透光膜、第2屈折率を有する第2透光膜、および第1屈折率を有する第3透光膜を形成するとともに、モニター用反射パターンの上層からは第2透光膜を除去する。このため、第3透光膜を形成した後、モニター用反射パターンに光を照射し、反射光の検出結果に基づいて膜厚を測定する際、モニター用反射パターンの上層には、屈折率が等しい第1透光膜および第3透光膜が重なっており、屈折率が異なる第2透光膜が存在しない。従って、膜厚の測定結果に第2透光膜の影響、すなわち、誘電体多層膜の影響が及ばない。それ故、透光膜等の膜厚を正確に測定することができるので、膜厚の測定結果に基づいて研磨量やエッチング量を適正に設定することができる。   In the present invention, the first light transmissive film having the first refractive index, the second light transmissive film having the second refractive index, and the third light transmissive having the first refractive index are formed on the reflective layer and the reflective pattern for monitoring. A film is formed, and the second light-transmitting film is removed from the upper layer of the monitor reflection pattern. Therefore, after forming the third light-transmitting film, when irradiating the reflective pattern for monitoring with light and measuring the film thickness based on the detection result of the reflected light, the upper layer of the reflective pattern for monitoring has a refractive index. The same 1st light transmission film and 3rd light transmission film have overlapped, and the 2nd light transmission film from which refractive index differs does not exist. Therefore, the film thickness measurement result is not affected by the second light-transmitting film, that is, the dielectric multilayer film. Therefore, since the film thickness of the translucent film or the like can be accurately measured, the polishing amount and the etching amount can be appropriately set based on the measurement result of the film thickness.

本発明において、前記第1透光膜、前記第2透光膜および前記第3透光膜は、増反射膜を構成している構成を採用することができる。かかる構成の場合は特に、研磨後の第3透光膜の膜厚を正確に制御する必要があり、本発明によれば、第3透光膜等の膜厚を正確に測定することができるので、研磨量を適正に設定でき、研磨後の第3透光膜の膜厚を正確に制御することができる。   In the present invention, the first light-transmitting film, the second light-transmitting film, and the third light-transmitting film may employ a configuration that constitutes an increased reflection film. Particularly in such a configuration, it is necessary to accurately control the film thickness of the third light-transmitting film after polishing, and according to the present invention, the film thickness of the third light-transmitting film or the like can be accurately measured. Therefore, the polishing amount can be set appropriately, and the thickness of the third light-transmitting film after polishing can be accurately controlled.

本発明において、前記第2透光膜除去工程では、前記第1透光膜の少なくとも一部も除去することが好ましい。かかる構成によれば、第3透光膜の膜厚を測定する際、第2透光膜の影響を確実に排除することができる。   In the present invention, it is preferable that at least a part of the first light transmissive film is also removed in the second light transmissive film removing step. According to this configuration, when measuring the film thickness of the third light-transmitting film, it is possible to reliably eliminate the influence of the second light-transmitting film.

本発明において、前記反射層は、反射性の画素電極であり、前記第1透光膜形成工程より前に前記基板の一方面側に導電層を形成しておき、前記膜除去工程として、前記第3透光膜を研磨して当該第3透光膜の表面を平坦化する研磨工程と、該研磨工程の後、前記第3透光膜の表面側から前記導電層に到達するコンタクトホールを形成するエッチング工程と、を行い、前記エッチング工程の後、前記第3透光膜上に前記コンタクトホールを介して前記導電層に導通する端子電極を形成する構成を採用することができる。かかる構成によれば、第3透光膜に対する研摩量、および第3透光膜から導電層までのエッチング量を適正に設定することができる。   In the present invention, the reflective layer is a reflective pixel electrode, a conductive layer is formed on one side of the substrate before the first light-transmitting film forming step, and the film removing step includes A polishing step of polishing the third light-transmitting film to flatten the surface of the third light-transmitting film, and a contact hole reaching the conductive layer from the surface side of the third light-transmitting film after the polishing step It is possible to employ a configuration in which a terminal electrode that conducts to the conductive layer through the contact hole is formed on the third light-transmitting film after the etching step. According to this configuration, it is possible to appropriately set the polishing amount for the third light-transmitting film and the etching amount from the third light-transmitting film to the conductive layer.

本発明において、前記反射層は、反射性の画素電極であり、前記膜除去工程では、前記第3透光膜を研磨して当該第3透光膜の表面を平坦化する研摩工程を行う構成を採用することができる。   In the present invention, the reflective layer is a reflective pixel electrode, and in the film removal step, a polishing step is performed in which the third light transmissive film is polished to flatten the surface of the third light transmissive film. Can be adopted.

この場合、前記モニター用反射パターンを前記画素電極と同一の層に形成することが好ましい。かかる構成によれば、第3透光膜の膜厚を正確に測定することができる。   In this case, it is preferable that the reflection pattern for monitoring is formed in the same layer as the pixel electrode. According to this configuration, the film thickness of the third light transmissive film can be accurately measured.

また、前記モニター用反射パターンを前記画素電極より下層側に形成し、前記モニター用反射パターンと前記画素電極との間には前記第1屈折率を有する層間絶縁膜を設ける構成を採用してもよい。かかる構成によれば、モニター用反射パターンの上層には第1屈折率を有する層間絶縁膜のみが存在するため、第3透光膜の膜厚を正確に測定することができる。   The monitor reflection pattern may be formed on a lower layer side than the pixel electrode, and an interlayer insulating film having the first refractive index may be provided between the monitor reflection pattern and the pixel electrode. Good. According to such a configuration, since only the interlayer insulating film having the first refractive index exists in the upper layer of the monitor reflection pattern, the film thickness of the third light-transmitting film can be accurately measured.

本発明において、前記第1透光膜形成工程より前に前記基板の一方面側に導電層を形成しておき、前記膜除去工程では、前記第3透光膜の表面側から前記導電層に到達するコンタクトホールを形成するエッチングを行い、前記膜除去工程の後、前記第3透光膜上に前記コンタクトホールを介して前記導電層に導通する端子電極を形成する構成を採用することができる。   In the present invention, a conductive layer is formed on one side of the substrate before the first light transmissive film forming step, and in the film removal step, the conductive layer is formed from the surface side of the third light transmissive film. It is possible to adopt a configuration in which etching for forming a reaching contact hole is performed, and a terminal electrode conducting to the conductive layer through the contact hole is formed on the third light-transmitting film after the film removing step. .

この場合、前記モニター用反射パターンを前記導電層と同一の層に形成することが好ましい。かかる構成によれば、第3透光膜の膜厚を正確に測定することができる。   In this case, it is preferable that the reflective pattern for monitoring is formed in the same layer as the conductive layer. According to this configuration, the film thickness of the third light transmissive film can be accurately measured.

また、前記モニター用反射パターンを前記導電層より下層側に形成し、前記モニター用反射パターンと前記導電層との間には前記第1屈折率を有する層間絶縁膜を設ける構成を採用してもよい。かかる構成によれば、モニター用反射パターンの上層には第1屈折率を有する層間絶縁膜のみが存在するため、第3透光膜の膜厚を正確に測定することができる。   Further, the monitor reflective pattern may be formed on a lower layer side than the conductive layer, and an interlayer insulating film having the first refractive index may be provided between the monitor reflective pattern and the conductive layer. Good. According to such a configuration, since only the interlayer insulating film having the first refractive index exists in the upper layer of the monitor reflection pattern, the film thickness of the third light-transmitting film can be accurately measured.

本発明は、電気光学装置用基板として、以下のように規定することもできる。すなわち、本発明に係る電気光学装置用基板は、基板の一方面側のうち、画像表示領域に形成された反射層と、前記基板の一方面側のうち、当該基板の端部と前記画像表示領域との間に前記反射層と同一の層あるいは当該反射層より前記基板側に設けられたモニター用反射パターンと、前記反射層および前記モニター用反射パターンに前記基板と反対側で重なるように設けられ、第1屈折率を有する第1透光膜と、前記第1透光膜の前記基板と反対側で前記反射層と重なり、前記モニター用反射パターンとは重ならないように設けられ、前記第1屈折率と異なる第2屈折率を有する第2透光膜と、前記第2透光膜の前記基板と反対側で前記反射層および前記モニター用反射パターンとは重なるように設けられ、前記第1屈折率を有する第3透光膜と、を有することを特徴とする。   The present invention can also be defined as follows as a substrate for an electro-optical device. That is, the substrate for an electro-optical device according to the present invention includes a reflective layer formed in an image display region on one side of the substrate, and an end of the substrate and the image display on one side of the substrate. The monitor reflection pattern provided on the substrate side from the reflection layer, or the same layer as the reflection layer, and the reflective layer and the monitor reflection pattern are provided so as to overlap the region on the opposite side of the substrate. A first light-transmitting film having a first refractive index, and the first light-transmitting film on the opposite side of the first light-transmitting film from the substrate, overlapping the reflective layer and not overlapping the monitor reflective pattern, A second light transmissive film having a second refractive index different from the first refractive index, and the reflective layer and the reflective pattern for monitoring on the opposite side of the second light transmissive film from the substrate. Third transparency with 1 refractive index And having a film.

かかる電気光学装置用基板によれば、各膜を形成した後、モニター用反射パターンに対して、基板と反対側で重なる透光膜の膜厚を測定することができる。   According to such an electro-optical device substrate, after forming each film, it is possible to measure the film thickness of the light-transmitting film that overlaps the monitor reflection pattern on the side opposite to the substrate.

本発明の実施の形態1に係る電気光学装置の電気的構成を示すブロック図である。1 is a block diagram showing an electrical configuration of an electro-optical device according to Embodiment 1 of the present invention. FIG. 本発明の実施の形態1に係る電気光学装置の液晶パネルの説明図である。FIG. 3 is an explanatory diagram of a liquid crystal panel of the electro-optical device according to the first embodiment of the invention. 本発明の実施の形態1に係る電気光学装置の画素の説明図である。FIG. 3 is an explanatory diagram of a pixel of the electro-optical device according to the first embodiment of the invention. 本発明の実施の形態1に係る電気光学装置の端子電極等の構成を画素の構成と比較して模式的に示す説明図である。FIG. 3 is an explanatory diagram schematically illustrating a configuration of terminal electrodes and the like of the electro-optical device according to the first embodiment of the present invention compared to the configuration of a pixel. 本発明の実施の形態1に係る電気光学装置の素子基板の製造に用いられる大型基板の説明図である。FIG. 6 is an explanatory diagram of a large substrate used for manufacturing an element substrate of the electro-optical device according to the first embodiment of the invention. 本発明の実施の形態1に係る電気光学装置の製造工程のうち、素子基板の製造方法を示す工程断面である。5 is a process cross-sectional view illustrating a method for manufacturing an element substrate in the process for manufacturing the electro-optical device according to the first embodiment of the invention. 本発明の実施の形態1に係る電気光学装置の製造工程のうち、素子基板の製造方法を示す工程断面である。5 is a process cross-sectional view illustrating a method for manufacturing an element substrate in the process for manufacturing the electro-optical device according to the first embodiment of the invention. 本発明の実施の形態2に係る電気光学装置の端子電極等の構成を画素の構成と比較して模式的に示す説明図である。FIG. 6 is an explanatory diagram schematically showing a configuration of terminal electrodes and the like of an electro-optical device according to a second embodiment of the present invention compared to the configuration of a pixel. 本発明を適用した電気光学装置を用いた投射型表示装置の概略構成図である。1 is a schematic configuration diagram of a projection display device using an electro-optical device to which the present invention is applied.

本発明の実施の形態として、各種の電気光学装置のうち、アクティブマトリクス型の液晶装置の素子基板(電気光学装置用基板)およびその製造方法に本発明を適用した例を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、電界効果型トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。また、素子基板に形成される層を説明する際、上層側あるいは表面側とは素子基板の基板本体が位置する側とは反対側(対向基板が位置する側)を意味し、下層側とは素子基板の基板本体が位置する側を意味する。また、対向基板に形成される層を説明する際、上層側あるいは表面側とは対向基板の基板本体が位置する側とは反対側(素子基板が位置する側)を意味し、下層側とは対向基板の基板本体が位置する側を意味する。   As an embodiment of the present invention, an example in which the present invention is applied to an element substrate (electro-optical device substrate) of an active matrix liquid crystal device and a manufacturing method thereof among various electro-optical devices will be described. In the drawings to be referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing. In addition, when the direction of the current flowing through the field effect transistor is reversed, the source and the drain are switched. In the following description, for convenience, the side to which the pixel electrode is connected is used as the drain and the data line is connected. The side will be described as a source. Further, when describing the layers formed on the element substrate, the upper layer side or the surface side means the side opposite to the side where the substrate body of the element substrate is located (the side on which the counter substrate is located), and the lower layer side means It means the side where the substrate body of the element substrate is located. In describing the layers formed on the counter substrate, the upper layer side or the surface side means the side opposite to the side where the substrate body of the counter substrate is located (the side where the element substrate is located), and the lower layer side is It means the side where the substrate body of the counter substrate is located.

[実施の形態1]
(全体構成)
図1は、本発明の実施の形態1に係る電気光学装置の電気的構成を示すブロック図である。図1において、本形態の電気光学装置100は、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードの液晶パネル100pを有する液晶装置であり、かかる液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画像表示領域10a(画素配列領域/有効画素領域)を備えている。液晶パネル100pにおいて、後述する素子基板10(図2等を参照)では、画像表示領域10aの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交差部分に対応する位置に画素100aが構成されている。複数の画素100aの各々には、電界効果型トランジスター(スイッチング素子)からなる画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線3aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。このようにして、電気光学装置100では、複数の画素100aの各々に対応して複数の画素電極9aおよび複数の画素トランジスター30が形成されている。
[Embodiment 1]
(overall structure)
FIG. 1 is a block diagram showing an electrical configuration of an electro-optical device according to Embodiment 1 of the present invention. In FIG. 1, an electro-optical device 100 according to this embodiment is a liquid crystal device having a liquid crystal panel 100p in a TN (Twisted Nematic) mode or a VA (Vertical Alignment) mode, and the liquid crystal panel 100p includes a plurality of pixels in the central region. 100a includes an image display area 10a (pixel arrangement area / effective pixel area) arranged in a matrix. In the liquid crystal panel 100p, in an element substrate 10 (see FIG. 2 and the like) to be described later, a plurality of data lines 6a and a plurality of scanning lines 3a extend vertically and horizontally inside the image display region 10a. A pixel 100a is configured at a position corresponding to. In each of the plurality of pixels 100a, a pixel transistor 30 including a field effect transistor (switching element) and a pixel electrode 9a described later are formed. The data line 6 a is electrically connected to the source of the pixel transistor 30, the scanning line 3 a is electrically connected to the gate of the pixel transistor 30, and the pixel electrode 9 a is electrically connected to the drain of the pixel transistor 30. Has been. Thus, in the electro-optical device 100, the plurality of pixel electrodes 9a and the plurality of pixel transistors 30 are formed corresponding to each of the plurality of pixels 100a.

素子基板10において、画像表示領域10aより外周側には走査線駆動回路104やデータ線駆動回路101が設けられている。データ線駆動回路101は各データ線6aに電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。   In the element substrate 10, a scanning line driving circuit 104 and a data line driving circuit 101 are provided on the outer peripheral side of the image display region 10 a. The data line driving circuit 101 is electrically connected to each data line 6a, and sequentially supplies the image signal supplied from the image processing circuit to each data line 6a. The scanning line driving circuit 104 is electrically connected to each scanning line 3a, and sequentially supplies a scanning signal to each scanning line 3a.

各画素100aにおいて、画素電極9aは、後述する対向基板20(図2等を参照)に形成された共通電極と液晶層を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に蓄積容量55が付加されている。本形態では、蓄積容量55を構成するために、素子基板10には、複数の画素100aに跨って延在する容量線5bが形成されており、容量線5bは、共通電位Vcomが印加された定電位配線7rに導通している。   In each pixel 100a, the pixel electrode 9a is opposed to a common electrode formed on a counter substrate 20 (see FIG. 2 and the like), which will be described later, via a liquid crystal layer, thereby forming a liquid crystal capacitor 50a. Further, a storage capacitor 55 is added to each pixel 100a in parallel with the liquid crystal capacitor 50a in order to prevent fluctuation of the image signal held in the liquid crystal capacitor 50a. In this embodiment, in order to form the storage capacitor 55, the element substrate 10 is formed with the capacitor line 5b extending across the plurality of pixels 100a, and the common potential Vcom is applied to the capacitor line 5b. It is electrically connected to the constant potential wiring 7r.

(液晶パネル100pおよび素子基板10の構成)
図2は、本発明の実施の形態1に係る電気光学装置100の液晶パネル100pの説明図であり、図2(a)、(b)は各々、液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
(Configuration of liquid crystal panel 100p and element substrate 10)
FIG. 2 is an explanatory diagram of the liquid crystal panel 100p of the electro-optical device 100 according to the first embodiment of the present invention. FIGS. 2A and 2B each show the liquid crystal panel 100p together with each component of the counter substrate. It is the top view seen from the side, and its HH 'sectional drawing.

図2に示すように、液晶パネル100pでは、素子基板10(電気光学装置用基板)と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバーあるいはガラスビーズ等のギャップ材107aが配合されている。液晶パネル100pにおいて、素子基板10と対向基板20との間のうち、シール材107によって囲まれた領域内には、各種液晶材料(電気光学物質)からなる液晶層50(電気光学物質層)が設けられている。本形態において、シール材107には、液晶注入口107cとして利用される途切れ部分が形成されており、かかる液晶注入口107cは、液晶材料の注入後、封止材108によって封止されている。   As shown in FIG. 2, in the liquid crystal panel 100p, the element substrate 10 (electro-optical device substrate) and the counter substrate 20 are bonded to each other with a sealant 107 through a predetermined gap. It is provided in the shape of a frame along the outer edge. The sealing material 107 is an adhesive made of a photo-curing resin, a thermosetting resin, or the like, and is mixed with a gap material 107a such as glass fiber or glass beads for setting the distance between both substrates to a predetermined value. In the liquid crystal panel 100p, a liquid crystal layer 50 (electro-optical material layer) made of various liquid crystal materials (electro-optical materials) is formed in a region surrounded by the sealing material 107 between the element substrate 10 and the counter substrate 20. Is provided. In this embodiment, the sealing material 107 is formed with a discontinuous portion used as the liquid crystal injection port 107c, and the liquid crystal injection port 107c is sealed with the sealing material 108 after the liquid crystal material is injected.

かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれも四角形であり、液晶パネル100pの略中央には、図1を参照して説明した画像表示領域10aが四角形の領域として設けられている。かかる形状に対応して、シール材107も略四角形に設けられ、画像表示領域10aの外側は、四角枠状の外周領域10cになっている。   In the liquid crystal panel 100p having such a configuration, the element substrate 10 and the counter substrate 20 are both square, and the image display area 10a described with reference to FIG. 1 is provided as a square area in the approximate center of the liquid crystal panel 100p. ing. Corresponding to this shape, the sealing material 107 is also provided in a substantially square shape, and the outer side of the image display area 10a is a rectangular frame-shaped outer peripheral area 10c.

素子基板10において、外周領域10cでは、素子基板10の一辺に沿ってデータ線駆動回路101および複数の端子電極102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。なお、端子電極102には、フレキシブル配線基板(図示せず)が接続されており、素子基板10には、フレキシブル配線基板を介して各種電位や各種信号が入力される。   In the element substrate 10, the data line driving circuit 101 and the plurality of terminal electrodes 102 are formed along one side of the element substrate 10 in the outer peripheral region 10 c, and the scanning line driving circuit is formed along another side adjacent to the one side. 104 is formed. The terminal electrode 102 is connected to a flexible wiring board (not shown), and various potentials and various signals are input to the element substrate 10 through the flexible wiring board.

図3等を参照して詳しくは後述するが、素子基板10の一方面10sおよび他方面10tのうち、対向基板20と対向する一方面10sの側において、画像表示領域10aには、図1を参照して説明した画素トランジスター30、および画素トランジスター30に電気的に接続する画素電極9aがマトリクス状に形成されており、かかる画素電極9aの上層側には配向膜16が形成されている。   As will be described later in detail with reference to FIG. 3 and the like, FIG. 1 is shown in the image display region 10a on the side of the one surface 10s facing the counter substrate 20 out of the one surface 10s and the other surface 10t of the element substrate 10. The pixel transistor 30 described with reference and the pixel electrode 9a electrically connected to the pixel transistor 30 are formed in a matrix, and the alignment film 16 is formed on the upper side of the pixel electrode 9a.

また、素子基板10の一方面10sの側において、画像表示領域10aより外側の外周領域10cのうち、画像表示領域10aとシール材107とに挟まれた四角枠状の周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9bが形成されている。ダミー画素電極9bは、隣り合うダミー画素電極9b同士が細幅の連結部(図示せず)で繋がっている。また、ダミー画素電極9bは、共通電位Vcomが印加されており、画像表示領域10aの外周側端部での液晶分子の配向の乱れを防止する。また、ダミー画素電極9bは、素子基板10において配向膜16が形成される面を研磨により平坦化する際、画像表示領域10aと周辺領域10bとの高さ位置の差を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。なお、ダミー画素電極9bに電位を印加せず、ダミー画素電極9bを電位的にフロート状態とする場合もあり、この場合でも、ダミー画素電極9bは、画像表示領域10aと周辺領域10bとの高さ位置の差を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。   Further, on the one surface 10 s side of the element substrate 10, in the outer peripheral region 10 c outside the image display region 10 a, the rectangular frame-shaped peripheral region 10 b sandwiched between the image display region 10 a and the sealing material 107 includes pixels. A dummy pixel electrode 9b formed simultaneously with the electrode 9a is formed. In the dummy pixel electrode 9b, adjacent dummy pixel electrodes 9b are connected to each other by a narrow connecting portion (not shown). The dummy pixel electrode 9b is applied with the common potential Vcom, and prevents the disorder of the alignment of liquid crystal molecules at the outer peripheral side end of the image display region 10a. Further, the dummy pixel electrode 9b compresses the difference in height between the image display region 10a and the peripheral region 10b when the surface on which the alignment film 16 is formed in the element substrate 10 is flattened by polishing. This contributes to making the surface on which the film is formed flat. In some cases, no potential is applied to the dummy pixel electrode 9b, and the dummy pixel electrode 9b is potentialally floated. Even in this case, the dummy pixel electrode 9b has a height difference between the image display region 10a and the peripheral region 10b. This contributes to compressing the difference in position and making the surface on which the alignment film 16 is formed flat.

対向基板20の一方面20sおよび他方面20tのうち、素子基板10と対向する一方面20sの側には共通電極21が形成されている。共通電極21は、対向基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。本形態において、共通電極21は、対向基板20の略全面に形成されている。   A common electrode 21 is formed on the side of the one surface 20 s facing the element substrate 10 out of the one surface 20 s and the other surface 20 t of the counter substrate 20. The common electrode 21 is formed across the plurality of pixels 100a as substantially the entire surface of the counter substrate 20 or a plurality of strip electrodes. In this embodiment, the common electrode 21 is formed on substantially the entire surface of the counter substrate 20.

また、対向基板20の一方面20sの側には、共通電極21の下層側に遮光層29が形成され、共通電極21の表面には配向膜26が積層されている。本形態において、遮光層29は、画像表示領域10aの外周縁に沿って延在する額縁部分29aとして形成されており、遮光層29の内周縁によって画像表示領域10aが規定されている。また、本形態において、遮光層29は、隣り合う画素電極9aにより挟まれた画素間領域10fに重なるブラックマトリクス部29bとしても形成されている。ここで、額縁部分29aはダミー画素電極9bと重なる位置に形成されており、額縁部分29aの外周縁は、シール材107の内周縁との間に隙間を隔てた位置にある。従って、額縁部分29aとシール材107とは重なっていない。   A light shielding layer 29 is formed on the lower side of the common electrode 21 on the one surface 20 s side of the counter substrate 20, and an alignment film 26 is laminated on the surface of the common electrode 21. In this embodiment, the light shielding layer 29 is formed as a frame portion 29 a extending along the outer periphery of the image display region 10 a, and the image display region 10 a is defined by the inner periphery of the light shielding layer 29. In the present embodiment, the light shielding layer 29 is also formed as a black matrix portion 29b that overlaps the inter-pixel region 10f sandwiched between the adjacent pixel electrodes 9a. Here, the frame portion 29 a is formed at a position overlapping the dummy pixel electrode 9 b, and the outer peripheral edge of the frame portion 29 a is at a position with a gap between it and the inner peripheral edge of the sealing material 107. Therefore, the frame portion 29a and the sealing material 107 do not overlap.

液晶パネル100pにおいて、シール材107より外側には、対向基板20の一方面20sの側の4つの角部分に基板間導通用電極25が形成されており、素子基板10の一方面10sの側には、対向基板20の4つの角部分(基板間導通用電極25)と対向する位置に基板間導通用電極19が形成されている。本形態において、基板間導通用電極25は、共通電極21の一部からなる。基板間導通用電極19は、共通電位Vcomが印加された定電位配線7rに導通しており、定電位配線7rは、端子電極102のうち、共通電位印加用の端子電極102aに導通している。基板間導通用電極19と基板間導通用電極25との間には、導電粒子を含んだ基板間導通材109が配置されており、対向基板20の共通電極21は、基板間導通用電極19、基板間導通材109および基板間導通用電極25を介して、素子基板10側に電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。シール材107は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられている。このため、シール材107は、略四角形である。但し、シール材107は、対向基板20の角部分と重なる領域では基板間導通用電極19、25を避けて内側を通るように設けられており、シール材107の角部分は略円弧状である。   In the liquid crystal panel 100p, inter-substrate conduction electrodes 25 are formed on the four corners on the one surface 20s side of the counter substrate 20 outside the sealing material 107, and on the one surface 10s side of the element substrate 10. The inter-substrate conduction electrodes 19 are formed at positions facing the four corners of the counter substrate 20 (inter-substrate conduction electrodes 25). In this embodiment, the inter-substrate conduction electrode 25 is composed of a part of the common electrode 21. The inter-substrate conduction electrode 19 is electrically connected to the constant potential wiring 7r to which the common potential Vcom is applied, and the constant potential wiring 7r is electrically connected to the terminal electrode 102a for common potential application among the terminal electrodes 102. . An inter-substrate conducting material 109 containing conductive particles is disposed between the inter-substrate conducting electrode 19 and the inter-substrate conducting electrode 25, and the common electrode 21 of the counter substrate 20 is connected to the inter-substrate conducting electrode 19. The element substrate 10 is electrically connected via the inter-substrate conductive material 109 and the inter-substrate conductive electrode 25. Therefore, the common potential Vcom is applied to the common electrode 21 from the element substrate 10 side. The sealing material 107 is provided along the outer peripheral edge of the counter substrate 20 with substantially the same width dimension. For this reason, the sealing material 107 is substantially rectangular. However, the sealing material 107 is provided so as to pass inside avoiding the inter-substrate conducting electrodes 19 and 25 in a region overlapping the corner portion of the counter substrate 20, and the corner portion of the sealing material 107 has a substantially arc shape. .

本形態において、電気光学装置100は反射型の液晶装置であり、共通電極21は、ITO(Indium Tin Oxide)膜やIZO(Indium Zinc Oxide)膜等の透光性導電膜により形成され、画素電極9aは、アルミニウム膜等の反射性導電膜により形成されている。かかる反射型の液晶装置(電気光学装置100)では、素子基板10および対向基板20のうち、対向基板20の側から入射した光が素子基板10で反射して出射される間に変調されて画像を表示する。   In this embodiment, the electro-optical device 100 is a reflective liquid crystal device, and the common electrode 21 is formed of a light-transmitting conductive film such as an ITO (Indium Tin Oxide) film or an IZO (Indium Zinc Oxide) film. 9a is formed of a reflective conductive film such as an aluminum film. In such a reflective liquid crystal device (electro-optical device 100), light incident from the counter substrate 20 side of the element substrate 10 and the counter substrate 20 is modulated while being reflected by the element substrate 10 and emitted. Is displayed.

電気光学装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20あるいは素子基板10には、カラーフィルター(図示せず)が形成される。また、電気光学装置100は、電子ペーパーとして用いることできる。また、電気光学装置100では、使用する液晶層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、電気光学装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各電気光学装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。   The electro-optical device 100 can be used as a color display device of an electronic apparatus such as a mobile computer or a mobile phone. In this case, a color filter (not shown) is formed on the counter substrate 20 or the element substrate 10. The electro-optical device 100 can be used as electronic paper. Further, in the electro-optical device 100, a polarizing film, a retardation film, a polarizing plate, and the like are predetermined with respect to the liquid crystal panel 100p according to the type of the liquid crystal layer 50 to be used and the normally white mode / normally black mode. Arranged in the direction. Furthermore, the electro-optical device 100 can be used as a light valve for RGB in a projection display device (liquid crystal projector) described later. In this case, each of the RGB electro-optical devices 100 receives light of each color separated through RGB color separation dichroic mirrors as projection light, so that no color filter is formed. .

本形態において、電気光学装置100が、後述する投射型表示装置においてRGB用のライトバルブとして用いられる反射型の液晶装置である場合を中心に説明する。また、本形態において、電気光学装置100は、液晶層50として、誘電異方性が負のネマチック液晶化合物を用いたVAモードの液晶パネル100pを備えている場合を中心に説明する。   In the present embodiment, the case where the electro-optical device 100 is a reflective liquid crystal device used as a light valve for RGB in a projection display device to be described later will be mainly described. In the present embodiment, the electro-optical device 100 will be described focusing on the case where the liquid crystal layer 50 includes a VA mode liquid crystal panel 100p using a nematic liquid crystal compound having a negative dielectric anisotropy.

(画素100pの具体的構成)
図3は、本発明の実施の形態1に係る電気光学装置100の画素100aの説明図であり、図3(a)、(b)は、素子基板10において隣り合う複数の画素の平面図、および電気光学装置100のF−F′断面図である。なお、図3(a)では、各層を以下の線
下層側の遮光層8a=細くて長い破線
半導体層1a=細くて短い点線
走査線3a=太い実線
ドレイン電極4a=細い実線
データ線6aおよび中継電極6b=細い一点鎖線
容量線5b=太い一点鎖線
上層側の遮光層7aおよび中継電極7b=細い二点鎖線
画素電極9a=太い破線
で示してある。また、図3(a)では、互いの端部が重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。
(Specific configuration of pixel 100p)
3A and 3B are explanatory diagrams of the pixel 100a of the electro-optical device 100 according to the first embodiment of the invention. FIGS. 3A and 3B are plan views of a plurality of adjacent pixels on the element substrate 10, respectively. FIG. 6 is a cross-sectional view of the electro-optical device 100 taken along the line FF ′. In FIG. 3A, each layer is represented by the following lines: light shielding layer 8a on the lower layer side = thin and long broken line semiconductor layer 1a = thin and short dotted line scanning line 3a = thick solid line drain electrode 4a = thin solid line Data line 6a and relay Electrode 6b = thin alternate long and short dash line Capacitance line 5b = thick alternate long and short dash line The upper light shielding layer 7a and relay electrode 7b = thin alternate long and two short dashes line Pixel electrode 9a = shown by a thick broken line. In FIG. 3A, the positions of the end portions of the layers where the end portions overlap each other are shifted so that the shape of the layers can be easily understood.

図3(a)に示すように、素子基板10において対向基板20と対向する一方面10sには、複数の画素100aの各々に画素電極9aが形成されており、隣り合う画素電極9aにより挟まれた画素間領域10fに沿ってデータ線6aおよび走査線3aが形成されている。本形態において、画素間領域10fは縦横に延在しており、走査線3aは画素間領域10fのうち、X方向(第1方向)に延在する第1画素間領域10gに沿って直線的に延在し、データ線6aは、Y方向(第2方向)に延在する第2画素間領域10hに沿って直線的に延在している。また、データ線6aと走査線3aとの交差に対応して画素トランジスター30が形成されており、本形態において、画素トランジスター30は、データ線6aと走査線3aとの交差領域およびその付近を利用して形成されている。素子基板10には容量線5bが形成されており、かかる容量線5bには共通電位Vcomが印加されている。本形態において、容量線5bは、走査線3aおよびデータ線6aに重なるように延在して格子状に形成されている。画素トランジスター30の上層側には遮光層7aが形成されており、かかる遮光層7aは、データ線6aに重なるように延在している。画素トランジスター30の下層側には遮光層8aが形成されており、かかる遮光層8aは、走査線3aと重なるように直線的に延びた主線部分と、データ線6aと走査線3aとの交差部分でデータ線6aに重なるように延びた副線部分とを備えている。   As shown in FIG. 3A, a pixel electrode 9a is formed on each of the plurality of pixels 100a on one surface 10s of the element substrate 10 facing the counter substrate 20, and is sandwiched between adjacent pixel electrodes 9a. A data line 6a and a scanning line 3a are formed along the inter-pixel region 10f. In this embodiment, the inter-pixel region 10f extends vertically and horizontally, and the scanning line 3a is linear along the first inter-pixel region 10g extending in the X direction (first direction) in the inter-pixel region 10f. The data line 6a extends linearly along the second inter-pixel region 10h extending in the Y direction (second direction). Further, a pixel transistor 30 is formed corresponding to the intersection of the data line 6a and the scanning line 3a. In this embodiment, the pixel transistor 30 uses the intersection region of the data line 6a and the scanning line 3a and its vicinity. Is formed. A capacitance line 5b is formed on the element substrate 10, and a common potential Vcom is applied to the capacitance line 5b. In this embodiment, the capacitor line 5b is formed in a lattice shape extending so as to overlap the scanning line 3a and the data line 6a. A light shielding layer 7a is formed on the upper layer side of the pixel transistor 30, and the light shielding layer 7a extends so as to overlap the data line 6a. A light shielding layer 8a is formed on the lower layer side of the pixel transistor 30, and the light shielding layer 8a is an intersection between the main line portion linearly extending so as to overlap the scanning line 3a and the data line 6a and the scanning line 3a. And a sub-line portion extending so as to overlap the data line 6a.

図3(b)に示すように、素子基板10は、石英基板やガラス基板等の透光性の基板本体10wの液晶層50側の基板面(対向基板20と対向する一方面10s側)に形成された画素電極9a、画素スイッチング用の画素トランジスター30、および配向膜16を主体として構成されている。対向基板20は、石英基板やガラス基板等の透光性の基板本体20w、その液晶層50側の表面(素子基板10と対向する一方面20s)に形成された遮光層29、共通電極21、および配向膜26を主体として構成されている。   As shown in FIG. 3B, the element substrate 10 is formed on the substrate surface (on the one surface 10s facing the counter substrate 20) on the liquid crystal layer 50 side of the translucent substrate body 10w such as a quartz substrate or a glass substrate. The pixel electrode 9a, the pixel transistor 30 for pixel switching, and the alignment film 16 are mainly formed. The counter substrate 20 includes a translucent substrate body 20w such as a quartz substrate or a glass substrate, a light shielding layer 29 formed on a surface of the liquid crystal layer 50 side (one surface 20s facing the element substrate 10), a common electrode 21, And the alignment film 26 as a main component.

素子基板10において、基板本体10wの一方面10s側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる下層側の遮光層8aが形成されている。本形態において、遮光層8aは、タングステンシリサイド(WSi)等の遮光膜からなり、電気光学装置100を透過した後の光が他の部材で反射した際、かかる反射光が半導体層1aに入射して画素トランジスター30で光電流に起因する誤動作が発生することを防止する。なお、遮光層8aを走査線として構成する場合もあり、この場合、後述するゲート電極3cと遮光層8aを導通させた構成とする。   In the element substrate 10, a lower light shielding layer 8 a made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film is formed on the one surface 10 s side of the substrate body 10 w. . In this embodiment, the light shielding layer 8a is made of a light shielding film such as tungsten silicide (WSi), and when the light after passing through the electro-optical device 100 is reflected by another member, the reflected light is incident on the semiconductor layer 1a. This prevents the pixel transistor 30 from malfunctioning due to photocurrent. The light shielding layer 8a may be configured as a scanning line. In this case, the gate electrode 3c described later and the light shielding layer 8a are electrically connected.

基板本体10wの一方面10s側において、遮光層8aの上層側には、透光性の絶縁膜12が形成されており、かかる絶縁膜12の表面側に、半導体層1aを備えた画素トランジスター30が形成されている。本形態において、絶縁膜12は、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG (ボロンリンシリケートガラス)等のシリコン酸化膜(シリケートガラスも含む。)や、シリコン窒化膜からなる。かかる絶縁膜12は、シランガス(SiH4)、2塩化シラン(SiCl22)、TEOS(テトラエトキシシラン/テトラ・エチル・オルソ・シリケート/Si(OC254)、TEB(テトラ・エチル・ボートレート)、TMOP(テトラ・メチル・オキシ・フォスレート)等を用いた常圧CVD法、減圧CVD法、あるいはプラズマCVD法等により形成される。 A translucent insulating film 12 is formed on the upper surface side of the light shielding layer 8a on the one surface 10s side of the substrate body 10w, and the pixel transistor 30 including the semiconductor layer 1a on the surface side of the insulating film 12 is provided. Is formed. In this embodiment, the insulating film 12 is a silicon oxide film (including silicate glass) such as NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), or BPSG (boron phosphorus silicate glass). And made of a silicon nitride film. The insulating film 12 is formed of silane gas (SiH 4 ), silane dichloride (SiCl 2 H 2 ), TEOS (tetraethoxysilane / tetraethylorthosilicate / Si (OC 2 H 5 ) 4 ), TEB (tetra · It is formed by an atmospheric pressure CVD method, a low pressure CVD method, a plasma CVD method, or the like using ethyl boatrate), TMOP (tetramethyloxyphosphate), or the like.

画素トランジスター30は、データ線6aの延在方向に長辺方向を向けた半導体層1aと、半導体層1aの長さ方向と直交する方向に延在して半導体層1aの長さ方向の中央部分に重なるゲート電極3cとを備えており、本形態において、ゲート電極3cは走査線3aの一部からなる。画素トランジスター30は、半導体層1aとゲート電極3cとの間に透光性のゲート絶縁層2を有している。半導体層1aは、ゲート電極3cに対してゲート絶縁層2を介して対向するチャネル領域1gを備えているとともに、チャネル領域1gの両側にソース領域1bおよびドレイン領域1cを備えている。本形態において、画素トランジスター30は、LDD構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1gの両側に低濃度領域を備え、低濃度領域に対してチャネル領域1gとは反対側で隣接する領域に高濃度領域を備えている。   The pixel transistor 30 includes a semiconductor layer 1a having a long side direction in the extending direction of the data line 6a, and a central portion in the length direction of the semiconductor layer 1a extending in a direction orthogonal to the length direction of the semiconductor layer 1a. In this embodiment, the gate electrode 3c is formed of a part of the scanning line 3a. The pixel transistor 30 has a translucent gate insulating layer 2 between the semiconductor layer 1a and the gate electrode 3c. The semiconductor layer 1a includes a channel region 1g opposed to the gate electrode 3c via the gate insulating layer 2, and includes a source region 1b and a drain region 1c on both sides of the channel region 1g. In this embodiment, the pixel transistor 30 has an LDD structure. Therefore, each of the source region 1b and the drain region 1c includes a low concentration region on both sides of the channel region 1g, and includes a high concentration region in a region adjacent to the low concentration region on the opposite side to the channel region 1g.

半導体層1aは、ポリシリコン膜(多結晶シリコン膜)等によって構成されている。ゲート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層2aと、温度が700〜900℃の高温条件での減圧CVD法により形成されたシリコン酸化膜からなる第2ゲート絶縁層2bとの2層構造からなる。ゲート電極3cおよび走査線3aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、ゲート電極3cは、導電性のポリシリコン膜とタングステンシリサイド膜との2層構造を有している。   The semiconductor layer 1a is composed of a polysilicon film (polycrystalline silicon film) or the like. The gate insulating layer 2 includes a first gate insulating layer 2a made of a silicon oxide film obtained by thermally oxidizing the semiconductor layer 1a and a silicon oxide film made of a low pressure CVD method under a high temperature condition of 700 to 900 ° C. It has a two-layer structure with a two-gate insulating layer 2b. The gate electrode 3c and the scanning line 3a are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the gate electrode 3c has a two-layer structure of a conductive polysilicon film and a tungsten silicide film.

ゲート電極3cの上層側には、NSG、PSG、BSG、BPSG等のシリコン酸化膜等からなる透光性の層間絶縁膜41が形成され、層間絶縁膜41の上層には、ドレイン電極4aが形成されている。本形態において、層間絶縁膜41は、シリコン酸化膜からなる。ドレイン電極4aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、ドレイン電極4aはチタン窒化膜からなる。ドレイン電極4aは、半導体層1aのドレイン領域1c(画素電極側ソースドレイン領域)と一部が重なるように形成されており、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール41aを介してドレイン領域1cに導通している。   A translucent interlayer insulating film 41 made of a silicon oxide film such as NSG, PSG, BSG, or BPSG is formed on the upper layer side of the gate electrode 3c, and a drain electrode 4a is formed on the upper layer of the interlayer insulating film 41. Has been. In this embodiment, the interlayer insulating film 41 is made of a silicon oxide film. The drain electrode 4a is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the drain electrode 4a is made of a titanium nitride film. The drain electrode 4 a is formed so as to partially overlap the drain region 1 c (pixel electrode side source / drain region) of the semiconductor layer 1 a, and through a contact hole 41 a penetrating the interlayer insulating film 41 and the gate insulating layer 2. It is electrically connected to the drain region 1c.

ドレイン電極4aの上層側には、シリコン酸化膜等からなる透光性のエッチングストッパー層49、および透光性の誘電体層40が形成されており、かかる誘電体層40の上層側には容量線5bが形成されている。誘電体層40としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。容量線5bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、容量線5bは、チタン窒化膜、アルミニウム膜、およびチタン窒化膜との3層構造を有している。ここで、容量線5bは、誘電体層40を介してドレイン電極4aと重なっており、蓄積容量55を構成している。   A translucent etching stopper layer 49 made of a silicon oxide film or the like and a translucent dielectric layer 40 are formed on the upper layer side of the drain electrode 4a, and a capacitance is formed on the upper layer side of the dielectric layer 40. A line 5b is formed. As the dielectric layer 40, a silicon compound such as a silicon oxide film or a silicon nitride film can be used, and an aluminum oxide film, a titanium oxide film, a tantalum oxide film, a niobium oxide film, a hafnium oxide film, a lanthanum oxide film, zirconium A dielectric layer having a high dielectric constant such as an oxide film can be used. The capacitor line 5b is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the capacitor line 5b has a three-layer structure of a titanium nitride film, an aluminum film, and a titanium nitride film. Here, the capacitor line 5 b overlaps with the drain electrode 4 a through the dielectric layer 40, and constitutes a storage capacitor 55.

容量線5bの上層側には層間絶縁膜42が形成されており、かかる層間絶縁膜42の上層側には、データ線6aと中継電極6bとが同一の導電膜により形成されている。層間絶縁膜42はシリコン酸化膜からなる。データ線6aと中継電極6bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、データ線6aおよび中継電極6bは、アルミニウム合金膜や、チタン窒化膜とアルミニウム膜との2層乃至4層の積層膜からなる。データ線6aは、層間絶縁膜42、エッチングストッパー層49、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール42aを介してソース領域1b(データ線側ソースドレイン領域)に導通している。中継電極6bは、層間絶縁膜42およびエッチングストッパー層49を貫通するコンタクトホール42bを介してドレイン電極4aに導通している。   An interlayer insulating film 42 is formed on the upper layer side of the capacitor line 5b. On the upper layer side of the interlayer insulating film 42, the data line 6a and the relay electrode 6b are formed of the same conductive film. The interlayer insulating film 42 is made of a silicon oxide film. The data line 6a and the relay electrode 6b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the data line 6a and the relay electrode 6b are made of an aluminum alloy film or a laminated film of two to four layers of a titanium nitride film and an aluminum film. The data line 6a is electrically connected to the source region 1b (data line side source / drain region) through a contact hole 42a penetrating the interlayer insulating film 42, the etching stopper layer 49, the interlayer insulating film 41 and the gate insulating layer 2. The relay electrode 6 b is electrically connected to the drain electrode 4 a through a contact hole 42 b that penetrates the interlayer insulating film 42 and the etching stopper layer 49.

データ線6aおよび中継電極6bの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜44が形成されており、かかる層間絶縁膜44の上層側には、遮光層7aおよび中継電極7bが同一の導電膜によって形成されている。層間絶縁膜44は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法や、シランガスと亜酸化窒素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜からなり、その表面は平坦化されている。遮光層7aおよび中継電極7bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、遮光層7aおよび中継電極7bは、アルミニウム合金膜や、チタン窒化膜とアルミニウム膜との2層乃至4層の積層膜からなる。中継電極7bは、層間絶縁膜44を貫通するコンタクトホール44aを介して中継電極6bに導通している。遮光層7aは、データ線6aと重なるように延在しており、遮光層として機能している。なお、遮光層7aを容量線5bと導通させて、シールド層として利用してもよい。   A light-transmitting interlayer insulating film 44 made of a silicon oxide film or the like is formed on the upper side of the data line 6a and the relay electrode 6b. On the upper layer side of the interlayer insulating film 44, the light shielding layer 7a and the relay electrode 7b are formed. Are formed of the same conductive film. The interlayer insulating film 44 is made of, for example, a silicon oxide film formed by a plasma CVD method using tetraethoxysilane and oxygen gas or a plasma CVD method using silane gas and nitrous oxide gas, and the surface thereof is flat. It has become. The light shielding layer 7a and the relay electrode 7b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the light shielding layer 7a and the relay electrode 7b are made of an aluminum alloy film or a laminated film of two to four layers of a titanium nitride film and an aluminum film. The relay electrode 7 b is electrically connected to the relay electrode 6 b through a contact hole 44 a that penetrates the interlayer insulating film 44. The light shielding layer 7a extends so as to overlap the data line 6a, and functions as a light shielding layer. The light shielding layer 7a may be electrically connected to the capacitor line 5b and used as a shield layer.

遮光層7aおよび中継電極7bの上層側には、シリコン酸化膜等からなる透光性の層間絶縁膜45が形成されており、かかる層間絶縁膜45の上層側には、アルミニウム膜やアルミニウム合金膜等の反射性金属膜を備えた画素電極9a(反射層)が形成されている。本形態において、画素電極9aは、下層側のチタン窒化膜と、上層側のアルミニウム膜との2層構造になっている。層間絶縁膜45には、層間絶縁膜45を貫通して中継電極7bまで到達したコンタクトホール45aが形成されており、画素電極9aは、コンタクトホール45aを介して中継電極7bに電気的に接続している。その結果、画素電極9aは、中継電極7b、中継電極6bおよびドレイン電極4aを介してドレイン領域1cに電気的に接続している。層間絶縁膜45は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法や、シランガスと亜酸化窒素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜からなる。また、層間絶縁膜45は、NSG(ノンシリケートガラス)からなる下層側の第1絶縁膜と、BSG(ボロンシリケートガラス)からなる上層側の第2絶縁膜との構造を有している場合がある。いずれの場合も、層間絶縁膜45の表面は平坦化されている。   A light transmissive interlayer insulating film 45 made of a silicon oxide film or the like is formed on the upper side of the light shielding layer 7a and the relay electrode 7b. An aluminum film or an aluminum alloy film is formed on the upper side of the interlayer insulating film 45. A pixel electrode 9a (reflective layer) provided with a reflective metal film is formed. In this embodiment, the pixel electrode 9a has a two-layer structure of a lower layer titanium nitride film and an upper layer aluminum film. The interlayer insulating film 45 is formed with a contact hole 45a that reaches the relay electrode 7b through the interlayer insulating film 45. The pixel electrode 9a is electrically connected to the relay electrode 7b through the contact hole 45a. ing. As a result, the pixel electrode 9a is electrically connected to the drain region 1c through the relay electrode 7b, the relay electrode 6b, and the drain electrode 4a. The interlayer insulating film 45 is made of, for example, a silicon oxide film formed by a plasma CVD method using tetraethoxysilane and oxygen gas, a plasma CVD method using silane gas and nitrous oxide gas, or the like. In addition, the interlayer insulating film 45 may have a structure of a first insulating film on the lower layer side made of NSG (non-silicate glass) and a second insulating film on the upper layer side made of BSG (boron silicate glass). is there. In either case, the surface of the interlayer insulating film 45 is planarized.

画素電極9aの表面側には、第1屈折率を有する第1透光膜181と、第2屈折率を有する第2透光膜182と、第1屈折率を有する第3透光膜17とが形成されている。ここで、第1透光膜181および第3透光膜17は、シリコン酸化膜であり、屈折率(第1屈折率)は約1.5である。第1透光膜181および第3透光膜17は、画素電極9aと重なる部分の厚さが75nm程度である。第2透光膜182は、厚さが65nm程度のシリコン窒化膜であり、屈折率(第2屈折率)は約1.9である。従って、第1透光膜181、第2透光膜182および第3透光膜17は、屈折率が異なる誘電体膜が交互に積層された誘電体多層膜を構成しており、本形態において、第1透光膜181、第2透光膜182および第3透光膜17(誘電体多層膜)は、画素電極9aの表面での反射率を高める増反射膜18を構成している。   On the surface side of the pixel electrode 9a, a first light transmissive film 181 having a first refractive index, a second light transmissive film 182 having a second refractive index, and a third light transmissive film 17 having a first refractive index, Is formed. Here, the first light transmissive film 181 and the third light transmissive film 17 are silicon oxide films, and the refractive index (first refractive index) is about 1.5. The thickness of the first light-transmitting film 181 and the third light-transmitting film 17 that overlaps the pixel electrode 9a is about 75 nm. The second light transmitting film 182 is a silicon nitride film having a thickness of about 65 nm, and the refractive index (second refractive index) is about 1.9. Accordingly, the first light-transmitting film 181, the second light-transmitting film 182 and the third light-transmitting film 17 constitute a dielectric multilayer film in which dielectric films having different refractive indexes are alternately stacked. The first light-transmitting film 181, the second light-transmitting film 182 and the third light-transmitting film 17 (dielectric multilayer film) constitute a reflection increasing film 18 that increases the reflectance on the surface of the pixel electrode 9a.

ここで、第1透光膜181は概ね一定の厚さで形成されている。これに対して、第3透光膜17は、例えば、350nmの膜厚で成膜されたシリコン酸化膜の表面を研磨により平坦化した平坦化膜として形成されている。このため、第3透光膜17は、隣り合う画素電極9aの間に発生している凹部を埋めており、第3透光膜17の表面は、画素電極9aに重なる領域と、画素電極9aの間に重なる領域とにおいて連続した平坦面(平面)を構成している。   Here, the first light-transmitting film 181 is formed with a substantially constant thickness. On the other hand, the third light transmissive film 17 is formed as a planarization film obtained by planarizing the surface of a silicon oxide film formed with a film thickness of 350 nm by polishing, for example. For this reason, the third light-transmitting film 17 fills the concave portion generated between the adjacent pixel electrodes 9a, and the surface of the third light-transmitting film 17 has a region overlapping the pixel electrode 9a and the pixel electrode 9a. A continuous flat surface (plane) is formed in a region overlapping with each other.

第3透光膜17の上面には、ポリイミドや無機配向膜からなる配向膜16が形成されている。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜(傾斜垂直配向膜/無機配向膜)からなる。 An alignment film 16 made of polyimide or an inorganic alignment film is formed on the upper surface of the third light transmissive film 17. In this embodiment, the alignment film 16 is an obliquely deposited film of SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5 or the like. (Inclined vertical alignment film / inorganic alignment film).

(対向基板20の構成)
対向基板20では、石英基板やガラス基板等の透光性の基板本体20w(透光性基板)の液晶層50側の表面(素子基板10に対向する一方面20s)には、遮光層29、シリコン酸化膜等からなる絶縁膜28、およびITO膜等の透光性導電膜からなる共通電極21が形成されており、かかる共通電極21を覆うように、ポリイミドや無機配向膜からなる配向膜26が形成されている。本形態において、共通電極21はITO膜からなる。本形態において、配向膜26は、配向膜16と同様、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜(傾斜垂直配向膜/無機配向膜)である。かかる配向膜16、26は、液晶層50に用いた誘電異方性が負のネマチック液晶化合物を傾斜垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作する。本形態では、配向膜16、26として、各種無機配向膜のうち、シリコン酸化膜(SiOX)の斜方蒸着膜が用いられている。
(Configuration of counter substrate 20)
In the counter substrate 20, a light shielding layer 29, a transparent substrate body 20 w (translucent substrate) such as a quartz substrate or a glass substrate, on the liquid crystal layer 50 side surface (one surface 20 s facing the element substrate 10), An insulating film 28 made of a silicon oxide film or the like and a common electrode 21 made of a light-transmitting conductive film such as an ITO film are formed. An alignment film 26 made of polyimide or an inorganic alignment film is formed so as to cover the common electrode 21. Is formed. In this embodiment, the common electrode 21 is made of an ITO film. In this embodiment, the alignment film 26 is SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5 , as with the alignment film 16. It is an oblique vapor deposition film (gradient vertical alignment film / inorganic alignment film). The alignment films 16 and 26 tilt and vertically align the nematic liquid crystal compound having negative dielectric anisotropy used for the liquid crystal layer 50, and the liquid crystal panel 100p operates as a normally black VA mode. In this embodiment, as the alignment films 16 and 26, an oblique vapor deposition film of a silicon oxide film (SiO x ) is used among various inorganic alignment films.

なお、図1および図2を参照して説明したデータ線駆動回路101および走査線駆動回路104には、nチャネル型の駆動用トランジスターとpチャネル型の駆動用トランジスターとを備えた相補型トランジスター回路等が構成されている。ここで、駆動用トランジスターは、画素トランジスター30の製造工程の一部を利用して形成されたものである。このため、素子基板10においてデータ線駆動回路101および走査線駆動回路104が形成されている領域も、図3(b)に示す断面構成と略同様な断面構成を有している。   Note that the data line driving circuit 101 and the scanning line driving circuit 104 described with reference to FIGS. 1 and 2 are complementary transistor circuits each including an n-channel driving transistor and a p-channel driving transistor. Etc. are configured. Here, the driving transistor is formed by utilizing a part of the manufacturing process of the pixel transistor 30. Therefore, the region where the data line driving circuit 101 and the scanning line driving circuit 104 are formed in the element substrate 10 also has a cross-sectional configuration substantially similar to the cross-sectional configuration shown in FIG.

(端子電極102の具体的構成)
図4は、本発明の実施の形態1に係る電気光学装置100の端子電極102等の構成を画素100aの構成と比較して模式的に示す説明図である。図4において、図4(a1)、(a2)は、画素100aの平面構成を模式的に示す説明図、および画素100aの断面構成を模式的に示す説明図であり、図4(b1)、(b2)は、端子電極102の平面図、およびP−P′線に相当する位置で素子基板10を切断したときの断面図である。図4(c1)、(c2)は、モニター用反射パターンの平面図、およびM−M′線に相当する位置で素子基板10を切断したときの断面図である。なお、図4では、画素100a、端子電極102の形成領域、およびモニター用反射パターンの形成領域が同一の高さとして表してあるが、端子電極102の形成領域、およびモニター用反射パターンの形成領域が画素100aより低く形成されていることもある。
(Specific configuration of terminal electrode 102)
FIG. 4 is an explanatory diagram schematically showing the configuration of the terminal electrode 102 and the like of the electro-optical device 100 according to Embodiment 1 of the present invention compared to the configuration of the pixel 100a. 4, (a1) and (a2) in FIG. 4 are an explanatory diagram schematically showing a planar configuration of the pixel 100a and an explanatory diagram schematically showing a sectional configuration of the pixel 100a. (B2) is a plan view of the terminal electrode 102 and a cross-sectional view when the element substrate 10 is cut at a position corresponding to the line PP ′. 4C1 and 4C2 are a plan view of the reflection pattern for monitoring and a cross-sectional view when the element substrate 10 is cut at a position corresponding to the line MM ′. In FIG. 4, the pixel 100a, the terminal electrode 102 formation region, and the monitor reflection pattern formation region are shown as the same height, but the terminal electrode 102 formation region and the monitor reflection pattern formation region are shown. May be formed lower than the pixel 100a.

図4に示すように、本形態の電気光学装置100において、端子電極102は、例えば、遮光層7aや中継電極7bと同一の導電膜からなる配線7s(導電層)に重なるように形成されている。かかる端子電極102の形成領域は、画素100aと略同様な断面構成となっている。より具体的には、端子電極102の形成領域では、基板本体10wの一方面側に絶縁膜12、ゲート絶縁層2の第2ゲート絶縁層2b、層間絶縁膜41、エッチングストッパー層49、層間絶縁膜42、層間絶縁膜44、および層間絶縁膜45がこの順に形成されている。また、端子電極102の形成領域では、画素100aとの高さ寸法を調整すること等を目的に、画素100aの遮光層8a、走査線3a、容量線5bおよびデータ線6aの各々を構成する導電膜と同一の導電膜8s、3s、5s、6sがこの順に形成されている。さらに、層間絶縁膜44と層間絶縁膜45との層間には、中継電極7bを構成する導電膜と同一の導電膜からなる配線7sが形成されている。   As shown in FIG. 4, in the electro-optical device 100 of the present embodiment, the terminal electrode 102 is formed so as to overlap the wiring 7s (conductive layer) made of the same conductive film as the light shielding layer 7a and the relay electrode 7b, for example. Yes. The region where the terminal electrode 102 is formed has a cross-sectional configuration substantially similar to that of the pixel 100a. More specifically, in the region where the terminal electrode 102 is formed, the insulating film 12, the second gate insulating layer 2 b of the gate insulating layer 2, the interlayer insulating film 41, the etching stopper layer 49, and the interlayer insulation are formed on one side of the substrate body 10 w. A film 42, an interlayer insulating film 44, and an interlayer insulating film 45 are formed in this order. Further, in the region where the terminal electrode 102 is formed, for the purpose of adjusting the height dimension with respect to the pixel 100a, etc., the conductive material constituting each of the light shielding layer 8a, the scanning line 3a, the capacitor line 5b, and the data line 6a of the pixel 100a. The same conductive films 8s, 3s, 5s, and 6s as the film are formed in this order. Further, between the interlayer insulating film 44 and the interlayer insulating film 45, a wiring 7s made of the same conductive film as the conductive film constituting the relay electrode 7b is formed.

本形態では、配線7sに導通する端子電極102を形成するにあたって、層間絶縁膜45、第1透光膜181、第2透光膜182、第3透光膜17を貫通して配線7sに到達するコンタクトホール17sが形成されており、端子電極102は、コンタクトホール17sを介して配線7sに導通している。本形態において、端子電極102はITO膜等からなる。なお、図2に示す基板間導通用電極19(端子電極)も、端子電極102と同様な構造を有しているので、説明を省略する。   In this embodiment, when the terminal electrode 102 that is conductive to the wiring 7s is formed, the interlayer insulating film 45, the first light transmitting film 181, the second light transmitting film 182, and the third light transmitting film 17 are penetrated to reach the wiring 7s. The contact hole 17s is formed, and the terminal electrode 102 is electrically connected to the wiring 7s through the contact hole 17s. In this embodiment, the terminal electrode 102 is made of an ITO film or the like. Note that the inter-substrate conduction electrode 19 (terminal electrode) shown in FIG.

(モニター用反射パターンの具体的構成)
図4(c1)、(c2)に示すように、本形態では、素子基板10(電気光学装置用基板)の画像表示領域10aの外側(画像表示領域10aと素子基板10の端部との間)に以下に説明するモニター用反射パターン7z、9zが形成されている。また、モニター用反射パターン7z、9zは、素子基板10の製造に用いた大型基板10x(電気光学装置用基板)において素子基板10が切り出される領域の外側(画像表示領域10aと素子基板10の端部との間)に形成されていることもある。いずれの場合も、モニター用反射パターン7z、9zの形成領域は、素子基板10の各構成要素を製造し終えた段階では、図4(c1)、(c2)に示す構造になっている。
(Specific configuration of reflection pattern for monitor)
As shown in FIGS. 4C1 and 4C2, in this embodiment, the outside of the image display area 10a of the element substrate 10 (electro-optical device substrate) (between the image display area 10a and the end of the element substrate 10). The monitor reflection patterns 7z and 9z described below are formed. The reflection patterns 7z and 9z for monitoring are outside the area where the element substrate 10 is cut out (the edge of the image display area 10a and the element substrate 10) in the large substrate 10x (electro-optical device substrate) used for manufacturing the element substrate 10. It may be formed between the part). In either case, the formation region of the monitor reflection patterns 7z and 9z has a structure shown in FIGS. 4C1 and 4C2 at the stage where the components of the element substrate 10 have been manufactured.

より具体的には、まず、モニター用反射パターン7z、9zの形成領域は、画素100aおよび端子電極102の形成領域と略同様な断面構成となっており、基板本体10wの一方面側に絶縁膜12、ゲート絶縁層2の第2ゲート絶縁層2b、層間絶縁膜41、エッチングストッパー層49、層間絶縁膜42、層間絶縁膜44、および層間絶縁膜45がこの順に形成されている。また、基板間導通用電極19の形成領域では、画素100aとの高さ寸法を調整すること等を目的に、画素100aの遮光層8a、走査線3a、容量線5bおよびデータ線6aの各々を構成する導電膜と同一の導電膜8t、3t、5t、6tがこの順に形成されている。さらに、層間絶縁膜44と層間絶縁膜45との層間には、中継電極7bを構成する導電膜と同一の導電膜7tが形成されている。   More specifically, first, the formation areas of the monitor reflection patterns 7z and 9z have substantially the same cross-sectional configuration as the formation areas of the pixels 100a and the terminal electrodes 102, and an insulating film is formed on one surface side of the substrate body 10w. 12, the second gate insulating layer 2b of the gate insulating layer 2, the interlayer insulating film 41, the etching stopper layer 49, the interlayer insulating film 42, the interlayer insulating film 44, and the interlayer insulating film 45 are formed in this order. Further, in the formation region of the inter-substrate conduction electrode 19, each of the light shielding layer 8a, the scanning line 3a, the capacitor line 5b, and the data line 6a of the pixel 100a is provided for the purpose of adjusting the height dimension with respect to the pixel 100a. The same conductive films 8t, 3t, 5t, and 6t as the conductive films to be formed are formed in this order. Further, the same conductive film 7t as the conductive film constituting the relay electrode 7b is formed between the interlayer insulating film 44 and the interlayer insulating film 45.

ここで、層間絶縁膜44と層間絶縁膜45との層間には、配線7sや中継電極7bを構成する導電膜と同一の導電膜によってモニター用反射パターン7zが形成されており、かかるモニター用反射パターン7zの上層には配線や電極は形成されていない。また、層間絶縁膜45上には、画素電極9aを構成する導電膜と同一の導電膜によってモニター用反射パターン9zが形成されている。   Here, between the interlayer insulating film 44 and the interlayer insulating film 45, a monitor reflection pattern 7z is formed of the same conductive film as the conductive film constituting the wiring 7s and the relay electrode 7b. No wiring or electrodes are formed on the upper layer of the pattern 7z. On the interlayer insulating film 45, a monitor reflection pattern 9z is formed of the same conductive film as that of the pixel electrode 9a.

ここで、モニター用反射パターン7z、9zの上層側には、第1透光膜181および第3透光膜17は形成されているが、第2透光膜182は形成されていない。このため、モニター用反射パターン7zには、上層側で層間絶縁膜45、第1透光膜181および第3透光膜17が重なっており、これらの絶縁膜はいずれもシリコン酸化膜からなる。また、モニター用反射パターン9zには、上層側で第1透光膜181および第3透光膜17が重なっており、これらの絶縁膜はいずれもシリコン酸化膜からなる。   Here, the first light-transmitting film 181 and the third light-transmitting film 17 are formed on the upper layer side of the monitor reflection patterns 7z and 9z, but the second light-transmitting film 182 is not formed. For this reason, the interlayer reflection film 45, the first light transmission film 181 and the third light transmission film 17 are overlapped with the monitor reflection pattern 7z on the upper layer side, and these insulation films are all made of a silicon oxide film. In addition, the first light-transmitting film 181 and the third light-transmitting film 17 are overlapped on the monitor reflection pattern 9z on the upper layer side, and these insulating films are both made of a silicon oxide film.

(電気光学装置100の製造方法)
図5は、本発明の実施の形態1に係る電気光学装置100の素子基板10の製造に用いられる大型基板10xの説明図である。図6および図7は、本発明の実施の形態1に係る電気光学装置100の製造工程のうち、素子基板10の製造方法を示す工程断面である。なお、図6および図7では、図6(a)以外、中継電極6bより上層側のみを図示してある。
(Method of manufacturing electro-optical device 100)
FIG. 5 is an explanatory diagram of a large substrate 10x used for manufacturing the element substrate 10 of the electro-optical device 100 according to Embodiment 1 of the present invention. 6 and 7 are process cross sections showing a method for manufacturing the element substrate 10 among the processes for manufacturing the electro-optical device 100 according to Embodiment 1 of the present invention. 6 and 7, only the upper layer side than the relay electrode 6b is shown except for FIG. 6A.

本形態の電気光学装置100の素子基板10を製造するにあたっては、図5に示すように、素子基板10を多数取りできる大型基板10xの状態で途中の工程までを行い、その後、単品サイズに切断する。図5に示す大型基板10xのうち、図5(a)に示す形態では、大型基板10xにおいて単品サイズの素子基板10として切り出される領域10yの外側(除材領域10z/画像表示領域10aと大型基板10xの端部との間)にモニター用反射パターン7z、9zが形成されている。これに対して、図5(b)に示す形態では、大型基板10xにおいて単品サイズの素子基板10として切り出される領域10yのうち、画像表示領域10aと素子基板10の端部との間にモニター用反射パターン7z、9zが形成されている。   When manufacturing the element substrate 10 of the electro-optical device 100 according to the present embodiment, as shown in FIG. 5, the intermediate substrate 10x in which a large number of element substrates 10 can be taken is performed up to an intermediate step, and then cut into individual sizes. To do. In the form shown in FIG. 5A among the large substrates 10x shown in FIG. 5, the outside of the region 10y cut out as the single-sized element substrate 10 in the large substrate 10x (the material removal region 10z / the image display region 10a and the large substrate). Reflecting patterns 7z and 9z for monitoring are formed between the end of 10x). On the other hand, in the embodiment shown in FIG. 5B, for the monitor, between the image display region 10 a and the end portion of the element substrate 10 in the region 10 y cut out as the single-size element substrate 10 in the large substrate 10 x. Reflective patterns 7z and 9z are formed.

かかる大型基板10xを用いて素子基板10を形成するにあたっては、図6(a)に示すように、周知の方法で、層間絶縁膜44までを形成する。次に、層間絶縁膜44上に反射性金属膜を成膜した後、パターニングし、層間絶縁膜44上に中継電極7b、導電膜7tおよびモニター用反射パターン7zを形成する。   In forming the element substrate 10 using such a large substrate 10x, as shown in FIG. 6A, the layers up to the interlayer insulating film 44 are formed by a known method. Next, after forming a reflective metal film on the interlayer insulating film 44, patterning is performed, and the relay electrode 7b, the conductive film 7t, and the reflective pattern 7z for monitoring are formed on the interlayer insulating film 44.

次に、図6(b)に示すように、層間絶縁膜45を形成した後、後述する化学機械研磨等の方法により表面を平坦化し、次に、フォトリソグラフィ技術を用いて、層間絶縁膜45にコンタクトホール45aを形成する。   Next, as shown in FIG. 6B, after the interlayer insulating film 45 is formed, the surface is flattened by a method such as chemical mechanical polishing described later, and then the interlayer insulating film 45 is used by photolithography. A contact hole 45a is formed.

次に、層間絶縁膜45上に画素電極用金属膜を成膜した後、パターニングし、図6(c)に示すように、層間絶縁膜45上に画素電極9a(反射層)およびモニター用反射パターン9zを形成する。本形態では、画素電極用金属膜として、下層側のチタン窒化膜と、上層側のアルミニウム膜との2層構造を有する金属膜を形成する。   Next, a pixel electrode metal film is formed on the interlayer insulating film 45 and then patterned, and as shown in FIG. 6C, the pixel electrode 9a (reflection layer) and the monitor reflection are formed on the interlayer insulating film 45. A pattern 9z is formed. In this embodiment, a metal film having a two-layer structure of a lower layer titanium nitride film and an upper layer aluminum film is formed as the pixel electrode metal film.

次に、図6(d)に示す第1透光膜形成工程において、CVD法等により、画素電極9aおよびモニター用反射パターン7z、9zの上層側に画素電極9aに接するように、厚さが75nm程度のシリコン酸化膜からなる第1透光膜181を形成する。   Next, in the first light-transmitting film forming step shown in FIG. 6D, the thickness is adjusted to be in contact with the pixel electrode 9a on the upper layer side of the pixel electrode 9a and the monitor reflection patterns 7z and 9z by CVD or the like. A first light transmissive film 181 made of a silicon oxide film of about 75 nm is formed.

次に、図6(e)に示す第2透光膜形成工程において、CVD法等により、第1透光膜181上に、厚さが65nm程度のシリコン窒化膜からなる第2透光膜182を形成する。   Next, in the second light transmissive film forming step shown in FIG. 6E, a second light transmissive film 182 made of a silicon nitride film having a thickness of about 65 nm is formed on the first light transmissive film 181 by a CVD method or the like. Form.

次に、図7(a)に示す第2透光膜除去工程において、画像表示領域10a等にレジストマスクを形成してエッチングを行い、第2透光膜182のモニター用反射パターン7z、9zに重なる部分を除去する。その際、第1透光膜181の表面の一部あるいは全体を除去してもよい。   Next, in the second light transmissive film removing step shown in FIG. 7A, a resist mask is formed in the image display region 10a and the like, and etching is performed, so that the monitor reflective patterns 7z and 9z of the second light transmissive film 182 are formed. Remove the overlapping part. At this time, a part or the whole of the surface of the first light transmissive film 181 may be removed.

次に、図7(b)に示す第3透光膜形成工程において、CVD法等により、画素電極9aおよびモニター用反射パターン7z、9zの上層側に、厚さが350nm程度のシリコン酸化膜からなる第3透光膜17を形成する。   Next, in the third light transmissive film forming step shown in FIG. 7B, a silicon oxide film having a thickness of about 350 nm is formed on the upper side of the pixel electrode 9a and the monitor reflective patterns 7z and 9z by a CVD method or the like. A third light-transmitting film 17 is formed.

次に、図7(c)に示す膜厚測定工程において、ビームプロファイル反射率測定法により、モニター用反射パターン9zに上層側で重なっている透光膜の膜厚を測定する。より具体的には、矢印L1で示すように、モニター用反射パターン9zに光を照射した際の反射光に基づいて、モニター用反射パターン9zに上層側で重なっている透光膜(第1透光膜181および第3透光膜17)の膜厚を測定する。かかるビームプロファイル反射率測定法では、直線偏光のレーザ光を用い、p偏光成分とs偏光成分の反射率プロファイルを求め、膜厚を求める。なお、第1透光膜181の膜厚は薄いので、成膜時の設定膜厚をそのまま第1透光膜181として見做しても誤差が小さい。従って、ビームプロファイル反射率測定法により測定した結果から、第3透光膜17の膜厚を測定することができる。   Next, in the film thickness measurement step shown in FIG. 7C, the film thickness of the translucent film overlapping the monitor reflection pattern 9z on the upper layer side is measured by a beam profile reflectance measurement method. More specifically, as shown by an arrow L1, based on the reflected light when the monitor reflection pattern 9z is irradiated with light, the transparent film (first transparent film) overlapping the monitor reflection pattern 9z on the upper layer side. The film thicknesses of the light film 181 and the third light-transmitting film 17) are measured. In such a beam profile reflectance measurement method, linearly polarized laser light is used, the reflectance profiles of the p-polarized component and the s-polarized component are obtained, and the film thickness is obtained. In addition, since the film thickness of the 1st light transmission film 181 is thin, even if it considers the setting film thickness at the time of film-forming as the 1st light transmission film 181 as it is, an error is small. Therefore, the film thickness of the third light transmissive film 17 can be measured from the result of measurement by the beam profile reflectance measurement method.

次に、図7(d)に示す膜除去工程では、膜厚測定工程で測定した膜厚測定結果から設定した除去量(研磨量)に基づいて第3透光膜17に研磨を行い、第3透光膜17を薄膜化するとともに、第3透光膜17の表面を連続した平坦面(平面)とする(研磨工程)。その結果、第3透光膜17の画素電極9aと重なる部分の厚さは、第1透光膜181と同様、75nm程度となる。かかる研磨には化学機械研磨を採用することができる。化学機械研磨では、研磨液に含まれる化学成分の作用と、研磨剤と大型基板10xとの相対移動によって、高速で平滑な研磨面を得ることができる。より具体的には、研磨装置において、不織布、発泡ポリウレタン、多孔質フッ素樹脂等からなる研磨布(パッド)を貼り付けた定盤と、大型基板10xを保持するホルダーとを相対回転させながら、研磨を行なう。その際、例えば、平均粒径が0.01〜20μmの酸化セリウム粒子、分散剤としてのアクリル酸エステル誘導体、および水を含む研磨剤を研磨布と大型基板10xとの間に供給する。   Next, in the film removal step shown in FIG. 7D, the third light-transmitting film 17 is polished based on the removal amount (polishing amount) set from the film thickness measurement result measured in the film thickness measurement step. The third light-transmitting film 17 is thinned, and the surface of the third light-transmitting film 17 is a continuous flat surface (planar) (polishing step). As a result, the thickness of the portion of the third light transmissive film 17 that overlaps with the pixel electrode 9 a is about 75 nm, like the first light transmissive film 181. Chemical mechanical polishing can be employed for such polishing. In chemical mechanical polishing, a smooth polished surface can be obtained at high speed by the action of chemical components contained in the polishing liquid and the relative movement of the abrasive and the large substrate 10x. More specifically, in a polishing apparatus, polishing is performed while relatively rotating a surface plate on which a polishing cloth (pad) made of nonwoven fabric, polyurethane foam, porous fluororesin, or the like is attached and a holder for holding a large substrate 10x. To do. At that time, for example, an abrasive containing cerium oxide particles having an average particle diameter of 0.01 to 20 μm, an acrylate derivative as a dispersant, and water is supplied between the polishing cloth and the large substrate 10x.

次に、図7(e)に示す膜厚測定工程において、ビームプロファイル反射率測定法により、モニター用反射パターン7zに上層側で重なっている透光膜の膜厚を測定する。より具体的には、矢印L2で示すように、モニター用反射パターン7zに光を照射した際の反射光に基づいて、モニター用反射パターン7zに上層側で重なっている透光膜(層間絶縁膜45、第1透光膜181および第3透光膜17)の膜厚を測定する。   Next, in the film thickness measurement step shown in FIG. 7E, the film thickness of the light-transmitting film overlapping the monitor reflection pattern 7z on the upper layer side is measured by a beam profile reflectance measurement method. More specifically, as indicated by an arrow L2, a light-transmitting film (interlayer insulating film) that overlaps the monitor reflective pattern 7z on the upper layer side based on the reflected light when the monitor reflective pattern 7z is irradiated with light. 45, the thickness of the first light-transmitting film 181 and the third light-transmitting film 17) is measured.

次に、図7(f)に示す膜除去工程では、膜厚測定工程で測定した膜厚測定結果から設定した除去量(エッチング量)に基づいて、層間絶縁膜45、第1透光膜181、第2透光膜182および第3透光膜17にエッチングを行い、配線7sに到達するコンタクトホール17sを形成する(エッチング工程)。   Next, in the film removal step shown in FIG. 7F, based on the removal amount (etching amount) set from the film thickness measurement result measured in the film thickness measurement step, the interlayer insulating film 45 and the first light transmission film 181 are obtained. Then, the second light-transmitting film 182 and the third light-transmitting film 17 are etched to form a contact hole 17s reaching the wiring 7s (etching process).

次に、スパッタ法等により、第3透光膜17上にITO膜を成膜した後、パターニングし、図4に示すように、第3透光膜17上に端子電極102を形成する。   Next, an ITO film is formed on the third light transmissive film 17 by sputtering or the like and then patterned to form a terminal electrode 102 on the third light transmissive film 17 as shown in FIG.

しかる後に、マスク蒸着等を利用して画像表示領域10aのみに配向膜16を形成する。その結果、大型基板10xが完成する。しかる後には、図2等を参照して説明したように、大型基板10xと対向基板20とをシール材107で貼り合わせた後、減圧雰囲気中でシール材107の液晶注入口107cから液晶を注入し、しかる後に、シール材107の液晶注入口107cを封止材108で封止する。そして、大型基板10xを単品サイズの素子基板10に切断すれば、図2等を参照して説明した単品サイズの液晶パネル100pを得ることができる。   Thereafter, the alignment film 16 is formed only in the image display region 10a using mask vapor deposition or the like. As a result, the large substrate 10x is completed. Thereafter, as described with reference to FIG. 2 and the like, after the large substrate 10x and the counter substrate 20 are bonded together with the sealing material 107, liquid crystal is injected from the liquid crystal injection port 107c of the sealing material 107 in a reduced pressure atmosphere. Thereafter, the liquid crystal injection port 107 c of the sealing material 107 is sealed with the sealing material 108. When the large substrate 10x is cut into the single-size element substrate 10, the single-size liquid crystal panel 100p described with reference to FIG. 2 and the like can be obtained.

(本形態の主な効果)
以上説明したように、本形態の電気光学装置100および素子基板10(大型基板10x)の製造方法では、大型基板10xの一方面に、画素電極9aと同一の層あるいは画素電極9aより下層側にモニター用反射パターン7z、9zを形成しておき、画素電極9aおよびモニター用反射パターン7z、9zの上層側に第1透光膜181、および第2透光膜182を形成する。また、第2透光膜182のモニター用反射パターン7z、9zに重なる部分を除去した後、第3透光膜17を形成する。このため、モニター用反射パターン9zに光を照射し、反射光の検出結果に基づいて膜厚を測定する際、モニター用反射パターン9zの上層には、屈折率が等しい第1透光膜181および第3透光膜17が重なっており、屈折率が異なる第2透光膜182が存在しない。また、モニター用反射パターン7zに光を照射し、反射光の検出結果に基づいて膜厚を測定する際、モニター用反射パターン7zの上層には、屈折率が等しい層間絶縁膜45、第1透光膜181および第3透光膜17が重なっており、屈折率が異なる第2透光膜182が存在しない。このため、膜厚の測定結果に誘電体多層膜(増反射膜18)の影響が及ばない。従って、第3透光膜17等の膜厚を正確に測定することができるので、膜厚の測定結果に基づいて研磨量やエッチング量を適正に設定することができる。
(Main effects of this form)
As described above, in the method of manufacturing the electro-optical device 100 and the element substrate 10 (large substrate 10x) of this embodiment, the same layer as the pixel electrode 9a or the lower layer side of the pixel electrode 9a is formed on one surface of the large substrate 10x. The monitor reflective patterns 7z and 9z are formed, and the first light transmissive film 181 and the second light transmissive film 182 are formed on the pixel electrode 9a and the monitor reflective patterns 7z and 9z. Further, the third light-transmitting film 17 is formed after removing the portions of the second light-transmitting film 182 that overlap the monitor reflection patterns 7z and 9z. For this reason, when the reflective pattern 9z for monitoring is irradiated with light and the film thickness is measured based on the detection result of the reflected light, the first light-transmitting film 181 having the same refractive index and the upper layer of the reflective pattern 9z for monitoring are provided. The third light transmissive film 17 overlaps, and there is no second light transmissive film 182 having a different refractive index. In addition, when the reflective pattern for monitoring 7z is irradiated with light and the film thickness is measured based on the detection result of the reflected light, the interlayer insulating film 45 having the same refractive index and the first transparent film are formed on the reflective pattern for monitoring 7z. The optical film 181 and the third transparent film 17 are overlapped, and the second transparent film 182 having a different refractive index does not exist. For this reason, the measurement result of the film thickness is not affected by the dielectric multilayer film (the reflective reflection film 18). Therefore, since the film thickness of the third light-transmitting film 17 and the like can be measured accurately, the polishing amount and the etching amount can be appropriately set based on the film thickness measurement result.

特に、本形態において、第1透光膜181、第2透光膜182および第3透光膜17は、増反射膜18を構成しているため、第3透光膜17の膜厚を正確に測定して研磨後の第3透光膜17の膜厚を正確に制御する必要がある。ここで、第1透光膜181の膜厚と第3透光膜17の膜厚との和は正確に測定でき、しかも、第1透光膜181の膜厚は薄い。従って、第3透光膜17の膜厚を正確に把握することができるので、第3透光膜17に対する研摩量を適正に設定することができる。それ故、研磨後の第3透光膜17の膜厚を正確に制御することができる。   In particular, in the present embodiment, since the first light-transmitting film 181, the second light-transmitting film 182 and the third light-transmitting film 17 constitute the enhanced reflection film 18, the thickness of the third light-transmitting film 17 is accurately set. Therefore, it is necessary to accurately control the thickness of the third light-transmitting film 17 after polishing. Here, the sum of the film thickness of the first light transmissive film 181 and the film thickness of the third light transmissive film 17 can be measured accurately, and the film thickness of the first light transmissive film 181 is thin. Accordingly, since the film thickness of the third light transmissive film 17 can be accurately grasped, the polishing amount for the third light transmissive film 17 can be set appropriately. Therefore, the film thickness of the third light-transmitting film 17 after polishing can be accurately controlled.

また、画素電極9aの上層側での研磨量(除去量)を求めるための膜厚を測定する際に用いたモニター用反射パターン9zは、画素電極9aと同一の層であり、第3透光膜17以外でモニター用反射パターン9zに上層側で重なっているのは第1透光膜181のみである。このため、第3透光膜17の膜厚を正確に把握することができるので、画素電極9aの上層側での研磨量(除去量)を正確に設定することができる。   The reflective pattern for monitoring 9z used when measuring the film thickness for obtaining the polishing amount (removal amount) on the upper layer side of the pixel electrode 9a is the same layer as the pixel electrode 9a, and the third light-transmitting pattern is used. Except for the film 17, only the first light-transmitting film 181 overlaps the monitor reflection pattern 9z on the upper layer side. For this reason, since the film thickness of the 3rd translucent film | membrane 17 can be grasped | ascertained correctly, the grinding | polishing amount (removal amount) in the upper layer side of the pixel electrode 9a can be set correctly.

また、配線7sの上層側でのエッチング量(除去量)を求めるための膜厚を測定する際に用いたモニター用反射パターン7zは、配線7sと同一の層であり、第2透光膜182以外でモニター用反射パターン7zに上層側で重なっているのは、エッチング対象となる透光膜(層間絶縁膜45、第1透光膜181および第3透光膜17)のみである。このため、エッチング対象となる透光膜の膜厚を正確に把握することができるので、配線7sの上層側でのエッチング量(除去量)を正確に設定することができる。   The monitor reflection pattern 7z used when measuring the film thickness for obtaining the etching amount (removal amount) on the upper layer side of the wiring 7s is the same layer as the wiring 7s, and the second light transmitting film 182 is used. Other than the above, only the light-transmitting films (interlayer insulating film 45, first light-transmitting film 181 and third light-transmitting film 17) to be etched overlap with the monitor reflection pattern 7z on the upper layer side. For this reason, since the film thickness of the translucent film | membrane used as an etching object can be grasped | ascertained correctly, the etching amount (removal amount) in the upper layer side of wiring 7s can be set correctly.

なお、第2透光膜除去工程では、第1透光膜181の少なくとも一部も除去することが好ましく、かかる構成によれば、第2透光膜を確実に除去することができる。従って、第3透光膜17等の膜厚を測定する際、第2透光膜182の影響を確実に排除することができる。   In the second light transmissive film removing step, it is preferable that at least part of the first light transmissive film 181 is also removed. According to such a configuration, the second light transmissive film can be reliably removed. Therefore, when measuring the film thickness of the third light-transmitting film 17 and the like, the influence of the second light-transmitting film 182 can be surely eliminated.

[実施の形態2]
図8は、本発明の実施の形態2に係る電気光学装置100の端子電極102等の構成を画素100aの構成と比較して示す説明図である。図8において、図8(a1)、(a2)は、画素100aの平面構成を模式的に示す説明図、および画素100aの断面構成を模式的に示す説明図であり、図8(b1)、(b2)は、端子電極102の平面図、およびP−P′線に相当する位置で素子基板10を切断したときの断面図である。図8(c1)、(c2)は、モニター用反射パターンの平面図、およびM−M′線に相当する位置で素子基板10を切断したときの断面図である。なお、本形態の基本的な構成は、実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの説明を省略する。
[Embodiment 2]
FIG. 8 is an explanatory diagram illustrating the configuration of the terminal electrode 102 and the like of the electro-optical device 100 according to the second embodiment of the present invention in comparison with the configuration of the pixel 100a. 8, (a1) and (a2) are an explanatory diagram schematically showing a planar configuration of the pixel 100a and an explanatory diagram schematically showing a cross-sectional configuration of the pixel 100a. (B2) is a plan view of the terminal electrode 102 and a cross-sectional view when the element substrate 10 is cut at a position corresponding to the line PP ′. 8C1 and 8C2 are a plan view of the reflection pattern for monitoring and a cross-sectional view when the element substrate 10 is cut at a position corresponding to the line MM ′. Since the basic configuration of this embodiment is the same as that of Embodiment 1, common portions are denoted by the same reference numerals and description thereof is omitted.

実施の形態1では、画素電極9a(反射層)と同一の層にモニター用反射パターン9zが形成され、配線7sと同一の層にモニター用反射パターン7zが形成されていたが、図8に示すように、画素電極9a(反射層)より下層側にモニター用反射パターン9zが形成され、配線7sより下層側にモニター用反射パターン7zが形成されていてもよい。例えば、図8に示す構成例では、モニター用反射パターン7z、9zは、中継電極6bと同一の層に形成されている。かかる構成の場合でも、モニター用反射パターン7z、9zと画素電極9a(反射層)との間に介在するのは、第1透光膜181および第3透光膜17と同様、シリコン酸化膜からなる層間絶縁膜44、45である。このため、モニター用反射パターン7z、9zに上層側で重なる透光膜は、全てがシリコン酸化膜からなる。従って、ビームプロファイル反射率測定法により、モニター用反射パターン7z、9zに上層側で重なっている透光膜の膜厚を正確に測定することができる。   In the first embodiment, the monitor reflection pattern 9z is formed in the same layer as the pixel electrode 9a (reflection layer), and the monitor reflection pattern 7z is formed in the same layer as the wiring 7s. As described above, the monitor reflection pattern 9z may be formed on the lower layer side of the pixel electrode 9a (reflection layer), and the monitor reflection pattern 7z may be formed on the lower layer side of the wiring 7s. For example, in the configuration example shown in FIG. 8, the monitor reflection patterns 7z and 9z are formed in the same layer as the relay electrode 6b. Even in such a configuration, it is the silicon oxide film that is interposed between the monitor reflective patterns 7z and 9z and the pixel electrode 9a (reflective layer), like the first light-transmitting film 181 and the third light-transmitting film 17. Interlayer insulating films 44 and 45 to be formed. For this reason, the translucent film overlapping the monitor reflection patterns 7z and 9z on the upper layer side is entirely made of a silicon oxide film. Therefore, it is possible to accurately measure the film thickness of the translucent film overlapping the monitor reflection patterns 7z and 9z on the upper layer side by the beam profile reflectance measurement method.

[他の実施の形態]
上記実施の形態では、増反射膜18を構成するにあたって、低屈折率層としてシリコン酸化膜を用い、高屈折率層としてシリコン窒化膜を用いた。但し、屈折率が1.7未満のものを低屈折率層とし、屈折率が1.7以上のものを高屈折率層と定義すれば、低屈折率層および高屈折率層としては、以下の材料
低屈折率層
フッ化マグネシウム(MgF2)/屈折率=1.38
酸化アルミニウム(Al23)/屈折率=1.62
高屈折率層
チタン酸化膜(TiO2)/屈折率=2.10
タンタル酸化膜(Ta25)/屈折率=2.10
を用いてもよい。
[Other embodiments]
In the above-described embodiment, when the reflective reflection film 18 is formed, a silicon oxide film is used as the low refractive index layer, and a silicon nitride film is used as the high refractive index layer. However, if a refractive index of less than 1.7 is defined as a low refractive index layer and a refractive index of 1.7 or more is defined as a high refractive index layer, the low refractive index layer and the high refractive index layer are as follows: Material Low Refractive Index Layer Magnesium Fluoride (MgF 2 ) / Refractive Index = 1.38
Aluminum oxide (Al 2 O 3 ) / refractive index = 1.62
High refractive index layer Titanium oxide film (TiO 2 ) / refractive index = 2.10
Tantalum oxide film (Ta 2 O 5 ) / refractive index = 2.10
May be used.

上記実施の形態では、電気光学装置100として液晶装置を中心に説明したが、有機エレクトロルミネッセンス装置、プラズマ表示装置、電気泳動型表示装置等の電気光学装置において画素電極9a等の反射層の上層側に誘電体多層膜を形成する場合に本発明を適用してもよい。   In the above embodiment, the liquid crystal device has been mainly described as the electro-optical device 100. However, in the electro-optical device such as an organic electroluminescence device, a plasma display device, and an electrophoretic display device, the upper layer side of the reflective layer such as the pixel electrode 9a. The present invention may be applied when forming a dielectric multilayer film.

[電子機器への搭載例]
(投射型表示装置および光学ユニットの構成例)
図9は、本発明を適用した投射型表示装置および光学ユニットの概略構成図である。図9に示す投射型表示装置1000は、光源光を発生する光源部1021と、光源部1021から出射された光源光を赤色光R、緑色光G、および青色光Bの3色の色光に分離する色分離導光光学系1023と、色分離導光光学系1023から出射された各色の光源光によって照明される光変調部1025とを有している。また、投射型表示装置1000は、光変調部1025から出射された各色の像光を合成するクロスダイクロイックプリズム1027(合成光学系)と、クロスダイクロイックプリズム1027を経た像光をスクリーン(不図示)に投射する投射光学系1029とを備えている。
[Example of mounting on electronic devices]
(Configuration example of projection display device and optical unit)
FIG. 9 is a schematic configuration diagram of a projection display device and an optical unit to which the present invention is applied. A projection type display apparatus 1000 shown in FIG. 9 separates a light source unit 1021 that generates light source light and the light source light emitted from the light source unit 1021 into three color lights of red light R, green light G, and blue light B. A color separation light guide optical system 1023, and a light modulation unit 1025 illuminated by the light source light of each color emitted from the color separation light guide optical system 1023. Further, the projection display apparatus 1000 uses a cross dichroic prism 1027 (combining optical system) that synthesizes the image light of each color emitted from the light modulation unit 1025 and the image light that has passed through the cross dichroic prism 1027 on a screen (not shown). A projection optical system 1029 for projecting.

かかる投射型表示装置1000において、光源部1021は、光源1021aと、一対のフライアイ光学系1021d、1021eと、偏光変換部材1021gと、重畳レンズ1021iとを備えている。本形態においては、光源部1021は、放物面からなるリフレクタ1021fを備えており、平行光を出射する。フライアイ光学系1021d、1021eは、システム光軸と直交する面内にマトリクス状に配置された複数の要素レンズからなり、これらの要素レンズによって光源光を分割して個別に集光・発散させる。偏光変換部材1021gは、フライアイ光学系1021eから出射した光源光を、例えば図面に平行なp偏光成分のみに変換して光路下流側光学系に供給する。重畳レンズ1021iは、偏光変換部材1021gを経た光源光を全体として適宜収束させることにより、光変調部1025に設けた複数の電気光学装置100を各々均一に重畳照明可能とする。   In the projection display apparatus 1000, the light source unit 1021 includes a light source 1021a, a pair of fly-eye optical systems 1021d and 1021e, a polarization conversion member 1021g, and a superimposing lens 1021i. In the present embodiment, the light source unit 1021 includes a reflector 1021f having a paraboloid and emits parallel light. The fly-eye optical systems 1021d and 1021e are composed of a plurality of element lenses arranged in a matrix in a plane orthogonal to the system optical axis, and the light source light is divided and condensed and diverged individually by these element lenses. The polarization conversion member 1021g converts the light source light emitted from the fly-eye optical system 1021e into, for example, only a p-polarized component parallel to the drawing, and supplies it to the optical path downstream optical system. The superimposing lens 1021i allows the plurality of electro-optical devices 100 provided in the light modulation unit 1025 to be uniformly superimposed and illuminated by appropriately converging the light source light that has passed through the polarization conversion member 1021g as a whole.

色分離導光光学系1023は、クロスダイクロイックミラー1023aと、ダイクロイックミラー1023bと、反射ミラー1023j、1023kとを備える。色分離導光光学系1023において、光源部1021からの略白色の光源光は、クロスダイクロイックミラー1023aに入射する。クロスダイクロイックミラー1023aを構成する一方の第1ダイクロイックミラー1031aで反射された赤色光Rは、反射ミラー1023jで反射されダイクロイックミラー1023bを透過して、入射側偏光板1037r、p偏光を透過させる一方、s偏光を反射するワイヤーグリッド偏光板1032r、および光学補償板1039rを介して、p偏光のまま、電気光学装置100(赤色用液晶パネル100R)に入射する。   The color separation light guide optical system 1023 includes a cross dichroic mirror 1023a, a dichroic mirror 1023b, and reflection mirrors 1023j and 1023k. In the color separation light guide optical system 1023, the substantially white light source light from the light source unit 1021 enters the cross dichroic mirror 1023a. The red light R reflected by one of the first dichroic mirrors 1031a constituting the cross dichroic mirror 1023a is reflected by the reflecting mirror 1023j, passes through the dichroic mirror 1023b, and transmits the incident side polarizing plate 1037r and p-polarized light. The light enters the electro-optical device 100 (red liquid crystal panel 100R) as p-polarized light through the wire grid polarizer 1032r that reflects s-polarized light and the optical compensation plate 1039r.

また、第1ダイクロイックミラー1031aで反射された緑色光Gは、反射ミラー1023jで反射され、その後、ダイクロイックミラー1023bでも反射されて、入射側偏光板1037g、p偏光を透過させる一方、s偏光を反射するワイヤーグリッド偏光板1032g、および光学補償板1039gを介して、p偏光のまま、電気光学装置100(緑色用液晶パネル100G)に入射する。   Further, the green light G reflected by the first dichroic mirror 1031a is reflected by the reflecting mirror 1023j and then also reflected by the dichroic mirror 1023b to transmit the incident side polarizing plate 1037g and p-polarized light while reflecting s-polarized light. The light is incident on the electro-optical device 100 (green liquid crystal panel 100G) as p-polarized light via the wire grid polarizing plate 1032g and the optical compensation plate 1039g.

これに対して、クロスダイクロイックミラー1023aを構成する他方の第2ダイクロイックミラー1031bで反射された青色光Bは、反射ミラー1023kで反射されて、入射側偏光板1037b、p偏光を透過する一方、s偏光を反射するワイヤーグリッド偏光板1032b、および光学補償板1039bを介して、p偏光のまま、電気光学装置100(青色用液晶パネル100B)に入射する。なお、光学補償板1039r、1039g、1039bは、電気光学装置100への入射光および出射光の偏光状態を調整することで、液晶層の特性を光学的に補償している。   On the other hand, the blue light B reflected by the other second dichroic mirror 1031b constituting the cross dichroic mirror 1023a is reflected by the reflection mirror 1023k and transmits the incident-side polarizing plate 1037b, p-polarized light, while s The light enters the electro-optical device 100 (blue liquid crystal panel 100B) as p-polarized light through the wire grid polarizing plate 1032b that reflects the polarized light and the optical compensation plate 1039b. The optical compensation plates 1039r, 1039g, and 1039b optically compensate for the characteristics of the liquid crystal layer by adjusting the polarization state of the incident light and the emitted light to the electro-optical device 100.

このように構成した投射型表示装置1000では、光学補償板1039r、1039g、1039bを経て入射した3色の光は各々、各電気光学装置100において変調される。その際、電気光学装置100から出射された変調光のうち、s偏光の成分光は、ワイヤーグリッド偏光板1032r、1032g、1032bで反射し、出射側偏光板1038r、1038g、1038bを介してクロスダイクロイックプリズム1027に入射する。クロスダイクロイックプリズム1027には、X字状に交差する第1誘電体多層膜1027aおよび第2誘電体多層膜1027bが形成されており、一方の第1誘電体多層膜1027aは赤色光Rを反射し、他方の第2誘電体多層膜1027bは青色光Bを反射する。従って、3色の光は、クロスダイクロイックプリズム1027において合成され、投射光学系1029に出射される。そして、投射光学系1029は、クロスダイクロイックプリズム1027で合成されたカラーの像光を、所望の倍率でスクリーン(図示せず。)に投射する。   In the projection display apparatus 1000 configured as described above, the three colors of light incident through the optical compensation plates 1039r, 1039g, and 1039b are modulated by the electro-optical devices 100, respectively. At this time, of the modulated light emitted from the electro-optical device 100, the s-polarized component light is reflected by the wire grid polarizers 1032r, 1032g, and 1032b, and cross-dichroic via the exit-side polarizers 1038r, 1038g, and 1038b. Incident on the prism 1027. The cross dichroic prism 1027 is formed with a first dielectric multilayer film 1027a and a second dielectric multilayer film 1027b that intersect in an X shape, and the first dielectric multilayer film 1027a reflects the red light R. The other second dielectric multilayer film 1027b reflects the blue light B. Therefore, the three colors of light are combined by the cross dichroic prism 1027 and emitted to the projection optical system 1029. The projection optical system 1029 projects the color image light combined by the cross dichroic prism 1027 onto a screen (not shown) at a desired magnification.

(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection display devices)
In addition, about a projection type display apparatus, you may comprise the LED light source etc. which radiate | emit the light of each color as a light source part, and supply each color light radiate | emitted from this LED light source to another liquid crystal device. .

(他の電子機器)
本発明を適用した電気光学装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
(Other electronic devices)
As for the electro-optical device 100 to which the present invention is applied, in addition to the electronic devices described above, mobile phones, personal digital assistants (PDAs), digital cameras, liquid crystal televisions, car navigation devices, video phones, POS terminals In addition, it may be used as a direct-view display device in an electronic device such as a device provided with a touch panel.

7s・・配線(導電層)、7z、9z・・モニター用反射パターン、9a・・画素電極(反射層)、10・・素子基板(電気光学装置用基板)、10a・・画像表示領域、10x・・大型基板(電気光学装置用基板)、16・・配向膜、17・・第3透光膜、18・・増反射膜、20・・対向基板、21・・共通電極、45s・・コンタクトホール、50・・液晶層、100・・電気光学装置、102・・端子電極、181・・第1透光膜、182・・第2透光膜 7s .. Wiring (conductive layer), 7z, 9z .. Reflection pattern for monitor, 9a .. Pixel electrode (reflection layer), 10. .. Element substrate (substrate for electro-optical device), 10a .. Image display area, 10x ..Large-sized substrate (electro-optical device substrate), 16 .... Orientation film, 17..Third transparent film, 18..Increase reflection film, 20..Counter substrate, 21..Common electrode, 45s..Contact Hole, 50 ... liquid crystal layer, 100 ... electro-optical device, 102 ... terminal electrode, 181 ... first translucent film, 182 ... second translucent film

Claims (7)

基板の一方面側のうち、画像表示領域に反射層を形成し、前記基板の端部と前記画像表示領域との間には前記反射層と同一の層あるいは当該反射層より下層側にモニター用反射パターンを形成しておき、
前記反射層および前記モニター用反射パターンの上層側に第1屈折率を有する第1透光膜を形成する第1透光膜形成工程と、
前記第1透光膜上に前記第1屈折率と異なる第2屈折率を有する第2透光膜を形成する第2透光膜形成工程と、
前記第2透光膜の前記モニター用反射パターンに重なる部分を除去する第2透光膜除去工程と、
前記反射層および前記モニター用反射パターンの上層側に前記第1屈折率を有する第3透光膜を形成する第3透光膜形成工程と、
前記モニター用反射パターンに光を照射した際の反射光に基づいて、当該モニター用反射パターンの上層側に重なる透光膜の膜厚を測定する膜厚測定工程と、
前記膜厚測定工程で測定した膜厚測定結果から設定した除去量に基づいて前記第3透光膜の表面側から膜の除去を行う膜除去工程と、
を有し、
前記第1透光膜、前記第2透光膜および前記第3透光膜は、増反射膜を構成していることを特徴とする電気光学装置用基板の製造方法。
A reflective layer is formed in the image display area on one side of the substrate, and the same layer as the reflective layer is provided between the edge of the substrate and the image display area, or a monitor layer below the reflective layer. Create a reflection pattern,
A first light transmissive film forming step of forming a first light transmissive film having a first refractive index on an upper layer side of the reflective layer and the monitor reflective pattern;
A second light transmissive film forming step of forming a second light transmissive film having a second refractive index different from the first refractive index on the first light transmissive film;
A second light transmissive film removing step of removing a portion of the second light transmissive film overlapping the reflection pattern for monitoring;
A third light transmissive film forming step of forming a third light transmissive film having the first refractive index on an upper layer side of the reflective layer and the monitor reflective pattern;
Based on the reflected light when irradiating the monitor reflection pattern with light, a film thickness measurement step for measuring the film thickness of the light-transmitting film overlapping the upper layer side of the monitor reflection pattern;
A film removal step of removing the film from the surface side of the third light-transmitting film based on the removal amount set from the film thickness measurement result measured in the film thickness measurement step;
Have
The method for manufacturing a substrate for an electro-optical device, wherein the first light-transmitting film, the second light-transmitting film, and the third light-transmitting film constitute an increased reflection film.
前記第2透光膜除去工程では、前記第1透光膜の少なくとも一部を除去することを特徴とする請求項1に記載の電気光学装置用基板の製造方法。   2. The method of manufacturing a substrate for an electro-optical device according to claim 1, wherein at least a part of the first light-transmitting film is removed in the second light-transmitting film removing step. 前記反射層は、反射性の画素電極であり、
前記膜除去工程では、前記第3透光膜を研磨して当該第3透光膜の表面を平坦化する研摩工程を行うことを特徴とする請求項1または2に記載の電気光学装置用基板の製造方法。
The reflective layer is a reflective pixel electrode,
3. The electro-optical device substrate according to claim 1, wherein in the film removal step, a polishing step is performed in which the third light-transmitting film is polished to flatten the surface of the third light-transmitting film. Manufacturing method.
前記モニター用反射パターンを前記画素電極と同一の層に形成することを特徴とする請求項に記載の電気光学装置用基板の製造方法。 4. The method of manufacturing a substrate for an electro-optical device according to claim 3 , wherein the reflection pattern for monitoring is formed in the same layer as the pixel electrode. 前記モニター用反射パターンを前記画素電極より下層側に形成し、
前記モニター用反射パターンと前記画素電極との間には前記第1屈折率を有する層間絶縁膜を設けることを特徴とする請求項に記載の電気光学装置用基板の製造方法。
Forming the reflective pattern for monitoring on the lower layer side from the pixel electrode;
4. The method of manufacturing a substrate for an electro-optical device according to claim 3 , wherein an interlayer insulating film having the first refractive index is provided between the reflection pattern for monitoring and the pixel electrode.
前記第1透光膜形成工程より前に前記基板の一方面側に導電層を形成しておき、
前記膜除去工程では、前記第3透光膜の表面側から前記導電層に到達するコンタクトホールを形成するエッチング工程を行い、
前記エッチング工程の後、前記第3透光膜上に前記コンタクトホールを介して前記導電層に導通する端子電極を形成することを特徴とする請求項1または2に記載の電気光学装置用基板の製造方法。
Forming a conductive layer on one side of the substrate before the first light-transmitting film forming step;
In the film removal step, an etching step is performed to form a contact hole reaching the conductive layer from the surface side of the third light-transmitting film,
3. The electro-optical device substrate according to claim 1, wherein after the etching step, a terminal electrode that is electrically connected to the conductive layer through the contact hole is formed on the third light-transmitting film. Production method.
基板の一方面側のうち、画像表示領域に形成された反射層と、
前記基板の一方面側のうち、当該基板の端部と前記画像表示領域との間に前記反射層と同一の層あるいは当該反射層より前記基板側に設けられたモニター用反射パターンと、
前記反射層および前記モニター用反射パターンに前記基板と反対側で重なるように設けられ、第1屈折率を有する第1透光膜と、
前記第1透光膜の前記基板と反対側で前記反射層と重なり、前記モニター用反射パターンとは重ならないように設けられ、前記第1屈折率と異なる第2屈折率を有する第2透光膜と、
前記第2透光膜の前記基板と反対側で前記反射層および前記モニター用反射パターンとは重なるように設けられ、前記第1屈折率を有する第3透光膜と、
を有し、
前記第1透光膜、前記第2透光膜および前記第3透光膜は、増反射膜を構成していることを特徴とする電気光学装置用基板。
Of one side of the substrate, a reflective layer formed in the image display area;
Of the one surface side of the substrate, between the edge of the substrate and the image display region, the reflective layer for the monitor provided on the substrate side from the same layer as the reflective layer or the reflective layer;
A first light-transmitting film provided on the opposite side of the substrate to the reflective layer and the reflective pattern for monitoring, and having a first refractive index;
A second light-transmitting layer that is provided on the opposite side of the first light-transmitting film from the substrate and overlaps the reflective layer and does not overlap the monitor reflection pattern and has a second refractive index different from the first refractive index. A membrane,
A third light-transmitting film provided on the side opposite to the substrate of the second light-transmitting film so as to overlap the reflective layer and the reflective pattern for monitoring, and having the first refractive index;
Have
The substrate for an electro-optical device, wherein the first light-transmitting film, the second light-transmitting film, and the third light-transmitting film constitute an increased reflection film.
JP2011122154A 2011-05-31 2011-05-31 Electro-optical device manufacturing method and electro-optical device substrate Expired - Fee Related JP5772236B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011122154A JP5772236B2 (en) 2011-05-31 2011-05-31 Electro-optical device manufacturing method and electro-optical device substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011122154A JP5772236B2 (en) 2011-05-31 2011-05-31 Electro-optical device manufacturing method and electro-optical device substrate

Publications (2)

Publication Number Publication Date
JP2012252031A JP2012252031A (en) 2012-12-20
JP5772236B2 true JP5772236B2 (en) 2015-09-02

Family

ID=47524937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011122154A Expired - Fee Related JP5772236B2 (en) 2011-05-31 2011-05-31 Electro-optical device manufacturing method and electro-optical device substrate

Country Status (1)

Country Link
JP (1) JP5772236B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6156044B2 (en) * 2013-10-10 2017-07-05 セイコーエプソン株式会社 Liquid crystal device and electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429132B1 (en) * 1998-12-23 2002-08-06 Aurora Systems, Inc. Combination CMP-etch method for forming a thin planar layer over the surface of a device
JP2004281544A (en) * 2003-03-13 2004-10-07 Seiko Epson Corp Printed substrate with flattening monitor pattern, its manufacturing method, electro-optical device and substrate therefor
JP2007293243A (en) * 2005-08-24 2007-11-08 Victor Co Of Japan Ltd Liquid crystal display device and method of producing the same
JP5145944B2 (en) * 2008-01-07 2013-02-20 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2011133603A (en) * 2009-12-24 2011-07-07 Seiko Epson Corp Electro-optical device, method for manufacturing electro-optical device, and electronic equipment

Also Published As

Publication number Publication date
JP2012252031A (en) 2012-12-20

Similar Documents

Publication Publication Date Title
JP5648437B2 (en) Electro-optical device and projection display device
JP5849489B2 (en) Electro-optical device, projection display device, electronic apparatus, and method of manufacturing electro-optical device
JP5737037B2 (en) Electro-optical device and projection display device
JP5910009B2 (en) Liquid crystal device and electronic device
JP5621531B2 (en) Electro-optical device and projection display device
US20140118674A1 (en) Electro-optic device and electronic apparatus
JP3199691U (en) Electro-optical device and electronic apparatus
JP2013003184A (en) Electro-optic device and projection type display device
JP2012255960A (en) Manufacturing method for electro-optic device
JP2017009887A (en) Electro-optic device and electronic apparatus
JP5772236B2 (en) Electro-optical device manufacturing method and electro-optical device substrate
JP5982094B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP6107919B2 (en) Electro-optical device, electronic equipment
JP2014202887A (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic equipment
JP2017120434A (en) Electro-optical device, projection type display device, and electronic apparatus
JP2018045018A (en) Liquid crystal device and electronic apparatus
JP2017187569A (en) Electro-optic device, electronic apparatus and method for manufacturing electro-optic device
JP6589964B2 (en) Display device and liquid crystal device
JP5751046B2 (en) Liquid crystal device and projection display device
US20120249897A1 (en) Electrooptic device, projection display device, and electronic device
JP2013109258A (en) Electro-optic device and electronic apparatus
JP5884655B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6923019B1 (en) Electro-optics and electronic equipment
JP2012225971A (en) Method for manufacturing liquid crystal device and liquid crystal device
JP2012103386A (en) Electro-optic device, projection type display device, and method of manufacturing electro-optic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent or registration of utility model

Ref document number: 5772236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees