JP5767567B2 - Power supply - Google Patents
Power supply Download PDFInfo
- Publication number
- JP5767567B2 JP5767567B2 JP2011249395A JP2011249395A JP5767567B2 JP 5767567 B2 JP5767567 B2 JP 5767567B2 JP 2011249395 A JP2011249395 A JP 2011249395A JP 2011249395 A JP2011249395 A JP 2011249395A JP 5767567 B2 JP5767567 B2 JP 5767567B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- conversion circuit
- power conversion
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 157
- 238000009499 grossing Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 208000032365 Electromagnetic interference Diseases 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、主に整流損失を低減し高効率化を実現した電源装置に関する。 The present invention mainly relates to a power supply apparatus that achieves high efficiency by reducing rectification loss.
近年では、簡単な構成で、交流電源から流れる入力電流の高調波の抑制機能と力率改善機能を有し、高効率で交流電圧から直流電圧へ電力変換を行うことができる、整流部をブリッジレスで構成した電源装置が使われるようになってきた。
例えば、特許文献１には、交流電源と、高速ダイオードとスイッチング手段の直列回路が同一方向に複数組並列接続された直並列接続回路と、直並列接続回路の各々の高速ダイオードとスイッチング手段の接続部と交流電源の各ライン間にそれぞれ接続された複数個のリアクトルと、直並列接続回路の並列接続点間に接続され、負荷に並列に接続された平滑コンデンサとを備えたブリッジレスの電源装置の発明が記載されている。
In recent years, with a simple configuration, it has a function to suppress harmonics of the input current flowing from the AC power supply and a power factor correction function, and can convert power from AC voltage to DC voltage with high efficiency. The power supply configured with less has been used.
For example,
一方、効率の低下を抑制するため、全波整流後、直流電圧を平滑して出力するインターリーブ方式の力率改善回路を有する電源装置が知られている。
例えば、特許文献２には、交流電源から入力される交流電力を全波整流する整流回路と、当該整流回路の出力を分岐する分岐配線と、当該分岐配線にそれぞれ設けられた２つのインダクタと、当該２つのインダクタの出力電流を統合して直流電圧を生成する２つのＤＣ／ＤＣコンバータと、当該２つのインダクタに対応して設けられ、前記交流電力の平均的な電流が正弦波状となるように当該２つのインダクタに流れる電流をそれぞれ断続させる２つのトランジスタとを備え、負荷による消費電力が予め定められた電力より大きい場合は、各トランジスタの接続期間の少なくとも一部が重なるように制御し、前記消費電力が前記予め定められた電力以下である場合は、各トランジスタの接続期間が重ならず、かつ連続するように制御する電源装置の発明が記載されている。
On the other hand, in order to suppress a decrease in efficiency, a power supply device having an interleaved power factor correction circuit that smoothes and outputs a DC voltage after full-wave rectification is known.
For example,
特許文献１に記載の電源装置では、交流電圧の半周期に二つのスイッチ素子のどちらか一方がスイッチング動作をしていないため、電力変換回路の利用率が低くなるという問題がある。
特許文献２に記載の電源装置では、全波整流方式を採用しているため、ブリッジレス方式の電源装置に比べて整流損失が大きいという問題がある。
In the power supply device described in
Since the power supply device described in
そこで、特許文献１，２のそれぞれの利点を享受するため、ブリッジレス電源装置でインターリーブ動作を行うように構成することが考えられる。しかし、ブリッジレス電源装置をこのように構成すると、交流電源の端子ごとに２個の電力変換回路を要し、合計４個の電力変換回路が必要となる。この電源装置は、回路規模が大きくなり、回路基板が大型化し、コストアップとなる。
そこで、本発明は、簡易な回路構成でありながら、高効率化が実現できる電源装置を提供することを課題とする。
Therefore, in order to enjoy the advantages of
Therefore, an object of the present invention is to provide a power supply device that can achieve high efficiency while having a simple circuit configuration.
前記した課題を解決するため、本発明の電源装置は、以下のように構成した。 In order to solve the above-described problems, the power supply device of the present invention is configured as follows.
すなわち、本発明の請求項１に記載の発明では、インターリーブ動作を行うブリッジレスの電源装置であって、交流電源の一方の出力電圧が正のときに昇圧した電圧を出力する第１の昇圧手段と、前記交流電源の他方の出力電圧が正のときに昇圧した電圧を出力する第２の昇圧手段と、前記交流電源の一方の出力電圧が正のときに昇圧した電圧を出力すると共に、前記交流電源の他方の出力電圧が正のときに昇圧した電圧を出力する第３の昇圧手段と、前記第１の昇圧手段の出力電圧、前記第２の昇圧手段の出力電圧、および前記第３の昇圧手段の出力電圧を合成して平滑化する平滑手段と、前記交流電源の出力電圧の極性に応じて、前記第１の昇圧手段と前記第３の昇圧手段とによるインターリーブ動作と、前記第２の昇圧手段と前記第３の昇圧手段とによるインターリーブ動作とを交互に行わせるように、前記第１の昇圧手段の制御端子、前記第２の昇圧手段の制御端子、前記第３の昇圧手段の制御端子にそれぞれ制御信号を出力するスイッチング制御部と、を備え、前記第１、第２、第３の昇圧手段は、それぞれ他の昇圧手段と同様に構成されていることを特徴とする電源装置とした。
本発明の電源装置は、３個の昇圧手段を備え、第１、第３の昇圧手段の組合せと第１、第２の昇圧手段の組合せに、交互にインターリーブ動作を行わせている。これにより、２個の昇圧手段を備えた電源装置よりも高効率であり、かつ、４個の昇圧手段を備えた電源装置よりも簡易に回路を構成できる。
その他の手段については、発明を実施するための形態のなかで説明する。
That is, according to the first aspect of the present invention, a bridgeless power supply apparatus that performs an interleave operation, the first booster that outputs a boosted voltage when one output voltage of the AC power supply is positive. And a second booster that outputs a boosted voltage when the other output voltage of the AC power supply is positive, and outputs a boosted voltage when one output voltage of the AC power supply is positive, A third booster that outputs a boosted voltage when the other output voltage of the AC power supply is positive; an output voltage of the first booster; an output voltage of the second booster; Smoothing means for synthesizing and smoothing the output voltage of the boosting means, interleaving operation by the first boosting means and the third boosting means according to the polarity of the output voltage of the AC power supply, and the second Boosting means and the third Output control signals to the control terminal of the first boosting means, the control terminal of the second boosting means, and the control terminal of the third boosting means so that the interleaving operation by the boosting means is performed alternately. And the first, second, and third boosting units are configured in the same manner as the other boosting units.
The power supply apparatus according to the present invention includes three boosting units, and alternately interleaves the combination of the first and third boosting units and the combination of the first and second boosting units. As a result, the circuit is more efficient than a power supply device including two boosting means, and a circuit can be configured more simply than a power supply device including four boosting means.
Other means will be described in the embodiment for carrying out the invention.
本発明によれば、簡易な回路構成でありながら、高効率化が実現できる電源装置を提供することができる。 According to the present invention, it is possible to provide a power supply device that can achieve high efficiency while having a simple circuit configuration.
以降、本発明を実施するための形態（以下、「本実施形態」という。）を、各図を参照して詳細に説明する。 Hereinafter, modes for carrying out the present invention (hereinafter referred to as “the present embodiment”) will be described in detail with reference to the drawings.
（電源装置１の構成）
図１を参照して、電源装置１の回路構成について説明する。
電源装置１は、昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃと、スイッチング制御部３と、ダイオードＤ１〜Ｄ４と、平滑コンデンサＣ１と、を備えている。電源装置１は、交流電源Ｖａｃに接続されて交流電圧が印加され、印加された交流電圧を直流電圧に変換し、負荷２に直流電圧を印加するものである。
(Configuration of power supply device 1)
The circuit configuration of the
The
昇圧型電力変換回路（第１の昇圧型電力変換回路）Ｐ１は、後記するチョークコイルＬ１の一端である入力端子と、後記するダイオードＤ５のカソード端子である出力端子と、後記するＦＥＴＱ１のゲート端子である制御端子とによって、電源装置１の各部と接続されている。昇圧型電力変換回路Ｐ１のグランドは、電源装置１のグランドと共通であり、後記するＦＥＴＱ１のソース端子が接続されている。
昇圧型電力変換回路（第２の昇圧型電力変換回路）Ｐ２は、昇圧型電力変換回路Ｐ１と同様に、後記するチョークコイルＬ２の一端である入力端子と、後記するダイオードＤ６のカソード端子である出力端子と、後記するＦＥＴＱ２のゲート端子である制御端子とによって、電源装置１の各部と接続されている。昇圧型電力変換回路Ｐ２のグランドは、電源装置１のグランドと共通であり、後記するＦＥＴＱ２のソース端子が接続されている。
昇圧型電力変換回路（第３の昇圧型電力変換回路）Ｐｃは、昇圧型電力変換回路Ｐ１，Ｐ２と同様に、後記するチョークコイルＬｃの一端である入力端子と、後記するダイオードＤｃのカソード端子である出力端子と、後記するＦＥＴＱｃのゲート端子である制御端子とによって、電源装置１の各部と接続されている。昇圧型電力変換回路Ｐｃのグランドは、電源装置１のグランドと共通であり、後記するＦＥＴＱｃのソース端子が接続されている。
昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃは、入力端子に印加された電圧を昇圧して、出力端子に出力するものである。
スイッチング制御部３は、スイッチング信号を、昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃの制御端子にそれぞれ出力して、スイッチング動作を行わせるものである。
平滑コンデンサＣ１は、昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃの出力信号を合成し、当該電源装置１の出力電圧を平滑化する平滑手段である。
The step-up power conversion circuit (first step-up power conversion circuit) P1 includes an input terminal that is one end of a choke coil L1 described later, an output terminal that is a cathode terminal of a diode D5 described later, and a gate terminal of the FET Q1 described later. Are connected to each part of the
The step-up power conversion circuit (second step-up power conversion circuit) P2 is an input terminal that is one end of a choke coil L2 to be described later and a cathode terminal of a diode D6 to be described later, like the step-up power conversion circuit P1. The output terminal and a control terminal which is a gate terminal of the FET Q2 described later are connected to each part of the
The step-up power conversion circuit (third step-up power conversion circuit) Pc is similar to the step-up power conversion circuits P1 and P2 and includes an input terminal that is one end of a choke coil Lc described later and a cathode terminal of a diode Dc described later. Are connected to each part of the
The step-up power conversion circuits P1, P2, and Pc boost the voltage applied to the input terminal and output it to the output terminal.
The
The smoothing capacitor C1 is a smoothing unit that synthesizes the output signals of the boost power conversion circuits P1, P2, and Pc and smoothes the output voltage of the
交流電源Ｖａｃの一方の端子は、昇圧型電力変換回路Ｐ１の入力端子に接続されている。交流電源Ｖａｃの他方の端子は、昇圧型電力変換回路Ｐ２の入力端子に接続されている。交流電源Ｖａｃの一方の端子は更に、ダイオード（第１のダイオード）Ｄ１のアノード端子に接続されている。このダイオードＤ１のカソード端子は、昇圧型電力変換回路Ｐｃの入力端子に接続されている。
交流電源Ｖａｃの他方の端子は更に、ダイオード（第２のダイオード）Ｄ２のアノード端子に接続されている。このダイオードＤ２のカソード端子は、ダイオードＤ１のカソード端子と同様に昇圧型電力変換回路Ｐｃの入力端子に接続されている。なお、本発明では、このダイオードＤ１，Ｄ２と、昇圧型電力変換回路Ｐｃとの組合せを第３の昇圧手段と定義する。第３の昇圧手段は、交流電源Ｖａｃの一方の出力電圧が正のときに昇圧した電圧を出力すると共に、交流電源Ｖａｃの他方の出力電圧が正のときに昇圧した電圧を出力する。
ダイオードＤ１は、交流電源Ｖａｃの一方の出力電圧が正のとき、順方向電流が流れる。ダイオードＤ２は、交流電源Ｖａｃの他方の出力電圧が正のとき、順方向電流が流れる。
One terminal of the AC power supply Vac is connected to the input terminal of the step-up power conversion circuit P1. The other terminal of the AC power supply Vac is connected to the input terminal of the step-up power conversion circuit P2. One terminal of the AC power supply Vac is further connected to an anode terminal of a diode (first diode) D1. The cathode terminal of the diode D1 is connected to the input terminal of the step-up power conversion circuit Pc.
The other terminal of the AC power supply Vac is further connected to the anode terminal of a diode (second diode) D2. The cathode terminal of the diode D2 is connected to the input terminal of the step-up power conversion circuit Pc in the same manner as the cathode terminal of the diode D1. In the present invention, the combination of the diodes D1 and D2 and the step-up power conversion circuit Pc is defined as a third step-up unit. The third boosting means outputs a boosted voltage when one output voltage of the AC power supply Vac is positive, and outputs a boosted voltage when the other output voltage of the AC power supply Vac is positive.
A forward current flows through the diode D1 when one output voltage of the AC power supply Vac is positive. A forward current flows through the diode D2 when the other output voltage of the AC power supply Vac is positive.
交流電源Ｖａｃの他方の端子は更に、ダイオード（第３のダイオード）Ｄ３のカソード端子に接続されている。このダイオードＤ３のアノード端子は、グランドに接続されている。なお、本発明では、このダイオードＤ３と、昇圧型電力変換回路Ｐ１との組合せを第１の昇圧手段と定義する。第１の昇圧手段は、交流電源Ｖａｃの一方の端子に於ける出力電圧が正のときに昇圧した電圧を出力する。
交流電源Ｖａｃの一方の端子は更に、ダイオード（第４のダイオード）Ｄ４のカソード端子に接続されている。このダイオードＤ４のアノード端子は、ダイオードＤ３のアノード端子と同様にグランドに接続されている。なお、本発明では、このダイオードＤ４と、昇圧型電力変換回路Ｐ２との組合せを第２の昇圧手段と定義する。第２の昇圧手段は、交流電源Ｖａｃの他方の端子に於ける出力電圧が正のときに昇圧した電圧を出力する。
The other terminal of the AC power supply Vac is further connected to the cathode terminal of a diode (third diode) D3. The anode terminal of the diode D3 is connected to the ground. In the present invention, the combination of the diode D3 and the step-up power conversion circuit P1 is defined as a first step-up unit. The first booster outputs a boosted voltage when the output voltage at one terminal of the AC power supply Vac is positive.
One terminal of the AC power supply Vac is further connected to a cathode terminal of a diode (fourth diode) D4. The anode terminal of the diode D4 is connected to the ground in the same manner as the anode terminal of the diode D3. In the present invention, the combination of the diode D4 and the step-up power conversion circuit P2 is defined as a second step-up unit. The second booster outputs a boosted voltage when the output voltage at the other terminal of the AC power supply Vac is positive.
昇圧型電力変換回路Ｐ１の出力端子と、昇圧型電力変換回路Ｐ２の出力端子と、昇圧型電力変換回路Ｐｃの出力端子とは、平滑コンデンサＣ１の一端に接続されている。この平滑コンデンサＣ１の他端は、グランドに接続されている。平滑コンデンサＣ１の一端は更に、負荷２の一端に接続されている。この負荷２の他端はグランドに接続されている。すなわち、平滑コンデンサＣ１は、負荷２に並列に接続されている。
The output terminal of the step-up power conversion circuit P1, the output terminal of the step-up power conversion circuit P2, and the output terminal of the step-up power conversion circuit Pc are connected to one end of the smoothing capacitor C1. The other end of the smoothing capacitor C1 is connected to the ground. One end of the smoothing capacitor C1 is further connected to one end of the
スイッチング制御部３の第１の出力端子は、昇圧型電力変換回路Ｐ１の制御端子に接続され、制御信号Ｖｓ１を出力する。スイッチング制御部３は、交流電源Ｖａｃから昇圧型電力変換回路Ｐ１の入力端子に正の電圧が印加されているとき、制御信号Ｖｓ１によって、昇圧型電力変換回路Ｐ１にスイッチング動作を行わせる。すなわち、スイッチング制御部３は、交流電源Ｖａｃの極性に応じて、昇圧型電力変換回路Ｐ１にスイッチング動作を行わせる。
The first output terminal of the switching
スイッチング制御部３の第２の出力端子は、昇圧型電力変換回路Ｐ２の制御端子に接続され、制御信号Ｖｓ２を出力する。スイッチング制御部３は、交流電源Ｖａｃから昇圧型電力変換回路Ｐ２の入力端子に正の電圧が印加されているとき、制御信号Ｖｓ２によって、昇圧型電力変換回路Ｐ２にスイッチング動作を行わせる。すなわち、スイッチング制御部３は、交流電源Ｖａｃの極性に応じて、昇圧型電力変換回路Ｐ２にスイッチング動作を行わせる。
The second output terminal of the switching
スイッチング制御部３の第３の出力端子は、昇圧型電力変換回路Ｐｃの制御端子に接続され、制御信号Ｖｓ３を出力する。スイッチング制御部３は、交流電源ＶａｃからダイオードＤ１、または、ダイオードＤ２のいずれかを介して昇圧型電力変換回路Ｐｃの入力端子に正の電圧が印加されているとき、制御信号Ｖｓ３によって、昇圧型電力変換回路Ｐｃにスイッチング動作を行わせる。
The third output terminal of the switching
スイッチング制御部３は、交流電源Ｖａｃから昇圧型電力変換回路Ｐ１の入力端子に印加する電圧が正のときには、昇圧型電力変換回路Ｐ１と昇圧型電力変換回路Ｐｃとの組合せによるインターリーブ動作が行われるように制御し、交流電源Ｖａｃから昇圧型電力変換回路Ｐ２の入力端子に印加する電圧が正のときには、昇圧型電力変換回路Ｐ２と昇圧型電力変換回路Ｐｃとの組合せによるインターリーブ動作が行われるように制御する。すなわち、スイッチング制御部３は、交流電源Ｖａｃの出力電圧の極性に応じて、昇圧型電力変換回路Ｐ１，Ｐｃの組合せによるインターリーブ動作と、昇圧型電力変換回路Ｐ２，Ｐｃの組合せによるインターリーブ動作とを交互に行わせる。
When the voltage applied from the AC power supply Vac to the input terminal of the step-up power conversion circuit P1 is positive, the switching
昇圧型電力変換回路Ｐ１は、チョークコイルＬ１と、スイッチ素子であるＦＥＴ（Field effect transistor）Ｑ１と、ダイオードＤ５とを備えている。チョークコイルＬ１の一端は、この昇圧型電力変換回路Ｐ１の入力端子であり、交流電源Ｖａｃの一方の端子に接続されている。チョークコイルＬ１の他端は、ＦＥＴＱ１のドレイン端子とダイオードＤ５のアノード端子とに接続されている。ＦＥＴＱ１のゲート端子（制御端子）は、この昇圧型電力変換回路Ｐ１の制御端子であり、スイッチング制御部３の第１の出力端子に接続されている。ＦＥＴＱ１のソース端子は、この昇圧型電力変換回路Ｐ１のグランドに接続されている。すなわち、スイッチ素子であるＦＥＴＱ１の一方の端子は、チョークコイルＬ１の他端およびダイオードＤ５のアノード端子に接続され、ＦＥＴＱ１の他方の端子はグランドに接続されている。ダイオードＤ５のカソード端子は、この昇圧型電力変換回路Ｐ１の出力端子であり、平滑コンデンサＣ１の一端に接続されている。
チョークコイルＬ１には、交流電源Ｖａｃの一方の出力電圧が正のとき入力電流が流れる。ＦＥＴＱ１は、チョークコイルＬ１とグランドとの間に電流を流すか否かを切り換える。ダイオードＤ５は、チョークコイルＬ１が放出する電流を流して、昇圧型電力変換回路Ｐ１の出力電圧とする。
本実施形態に於いて、チョークコイルＬ１に流れる電流を、電流ＩＬ１とする。更に、ＦＥＴＱ１のドレイン端子からソース端子に流れる電流を、電流ＩＱ１とする。
The step-up power conversion circuit P1 includes a choke coil L1, a field effect transistor (FET) Q1 that is a switching element, and a diode D5. One end of the choke coil L1 is an input terminal of the step-up power conversion circuit P1, and is connected to one terminal of the AC power supply Vac. The other end of the choke coil L1 is connected to the drain terminal of the FET Q1 and the anode terminal of the diode D5. The gate terminal (control terminal) of the FET Q1 is a control terminal of the step-up power conversion circuit P1, and is connected to the first output terminal of the switching
An input current flows through the choke coil L1 when one output voltage of the AC power supply Vac is positive. The FET Q1 switches whether a current flows between the choke coil L1 and the ground. The diode D5 allows the current discharged from the choke coil L1 to flow as the output voltage of the step-up power conversion circuit P1.
In the present embodiment, the current flowing through the choke coil L1 is referred to as current IL1. Furthermore, the current flowing from the drain terminal of the FET Q1 to the source terminal is defined as a current IQ1.
昇圧型電力変換回路Ｐ２は、昇圧型電力変換回路Ｐ１と同様に、チョークコイルＬ２と、スイッチ素子であるＦＥＴＱ２と、ダイオードＤ６とを備えている。チョークコイルＬ２の一端は、この昇圧型電力変換回路Ｐ２の入力端子であり、交流電源Ｖａｃの他方の端子に接続されている。チョークコイルＬ２の他端は、ＦＥＴＱ２のドレイン端子とダイオードＤ６のアノード端子とに接続されている。ＦＥＴＱ２のゲート端子（制御端子）は、この昇圧型電力変換回路Ｐ２の制御端子であり、スイッチング制御部３の第２の出力端子に接続されている。ＦＥＴＱ２のソース端子は、この昇圧型電力変換回路Ｐ２のグランドに接続されている。すなわち、スイッチ素子であるＦＥＴＱ２の一方の端子は、チョークコイルＬ２の他端およびダイオードＤ６のアノード端子に接続され、ＦＥＴＱ２の他方の端子はグランドに接続されている。ダイオードＤ６のカソード端子は、この昇圧型電力変換回路Ｐ２の出力端子であり、平滑コンデンサＣ１の一端に接続されている。
チョークコイルＬ２には、交流電源Ｖａｃの他方の出力電圧が正のとき入力電流が流れる。ＦＥＴＱ２は、チョークコイルＬ２とグランドとの間に電流を流すか否かを切り換える。ダイオードＤ６は、チョークコイルＬ２が放出する電流を流して、昇圧型電力変換回路Ｐ２の出力電圧とする。
本実施形態に於いて、チョークコイルＬ２に流れる電流を、電流ＩＬ２とする。更に、ＦＥＴＱ２のドレイン端子からソース端子に流れる電流を、電流ＩＱ２とする。
The step-up power conversion circuit P2 includes a choke coil L2, a switching element FETQ2, and a diode D6, like the step-up power conversion circuit P1. One end of the choke coil L2 is an input terminal of the step-up power conversion circuit P2, and is connected to the other terminal of the AC power supply Vac. The other end of the choke coil L2 is connected to the drain terminal of the FET Q2 and the anode terminal of the diode D6. The gate terminal (control terminal) of the FET Q2 is a control terminal of the step-up power conversion circuit P2, and is connected to the second output terminal of the switching
An input current flows through the choke coil L2 when the other output voltage of the AC power supply Vac is positive. The FET Q2 switches whether or not a current flows between the choke coil L2 and the ground. The diode D6 flows the current discharged from the choke coil L2 and sets it as the output voltage of the step-up power conversion circuit P2.
In the present embodiment, the current flowing through the choke coil L2 is defined as a current IL2. Furthermore, the current flowing from the drain terminal of the FET Q2 to the source terminal is defined as a current IQ2.
昇圧型電力変換回路Ｐｃは、昇圧型電力変換回路Ｐ１，Ｐ２と同様に、チョークコイルＬｃと、スイッチ素子であるＦＥＴＱｃと、ダイオードＤｃとを備えている。チョークコイルＬｃの一端は、この昇圧型電力変換回路Ｐｃの入力端子であり、ダイオードＤ１のカソード端子とダイオードＤ２のカソード端子とに接続されている。チョークコイルＬｃの他端は、ＦＥＴＱｃのドレイン端子とダイオードＤｃのアノード端子とに接続されている。ＦＥＴＱｃのゲート端子（制御端子）は、この昇圧型電力変換回路Ｐｃの制御端子であり、スイッチング制御部３の第３の出力端子に接続されている。ＦＥＴＱｃのソース端子は、この昇圧型電力変換回路Ｐｃのグランドに接続されている。すなわち、スイッチ素子であるＦＥＴＱｃの一方の端子は、チョークコイルＬｃの他端およびダイオードＤｃのアノード端子に接続され、ＦＥＴＱｃの他方の端子はグランドに接続されている。ダイオードＤｃのカソード端子は、この昇圧型電力変換回路Ｐｃの出力端子であり、平滑コンデンサＣ１の一端に接続されている。
チョークコイルＬｃには、交流電源Ｖａｃの一方の出力電圧が正のときと交流電源Ｖａｃの他方の出力電圧が正のときとに入力電流が流れる。ＦＥＴＱｃは、チョークコイルＬｃとグランドとの間に電流を流すか否かを切り換える。ダイオードＤｃは、チョークコイルＬｃが放出する電流を流して、昇圧型電力変換回路Ｐｃの出力電圧とする。
本実施形態に於いて、チョークコイルＬｃに流れる電流を、電流ＩＬｃとする。更に、ＦＥＴＱｃのドレイン端子からソース端子に流れる電流を、電流ＩＱｃとする。
The boost type power conversion circuit Pc includes a choke coil Lc, a switching element FETQc, and a diode Dc, similarly to the boost type power conversion circuits P1 and P2. One end of the choke coil Lc is an input terminal of the step-up power conversion circuit Pc, and is connected to the cathode terminal of the diode D1 and the cathode terminal of the diode D2. The other end of the choke coil Lc is connected to the drain terminal of the FET Qc and the anode terminal of the diode Dc. The gate terminal (control terminal) of the FET Qc is a control terminal of the step-up power conversion circuit Pc, and is connected to the third output terminal of the switching
An input current flows through the choke coil Lc when one output voltage of the AC power supply Vac is positive and when the other output voltage of the AC power supply Vac is positive. The FET Qc switches whether or not a current flows between the choke coil Lc and the ground. The diode Dc allows the current discharged from the choke coil Lc to flow as the output voltage of the step-up power conversion circuit Pc.
In the present embodiment, the current flowing through the choke coil Lc is defined as a current ILc. Further, a current flowing from the drain terminal of the FET Qc to the source terminal is defined as a current IQc.
（電源装置１の動作）
図１および図２を参照して、図１の電源装置１の動作について説明する。
図２（ａ）の縦軸は、交流電源Ｖａｃが印加する電圧を示している。
図２（ｂ）は、電流ＩＬ１の波形に於ける包絡線の波形を示している。図２（ｂ）の縦軸は、電流ＩＬ１の波形に於ける包絡線の電流値を示している。電流ＩＬ１の波形は三角波であり、電流ＩＬ２，ＩＬｃ，ＩＱ１，ＩＱ２，ＩＱｃの波形も三角波である。
図２（ｃ）は、電流ＩＬ２の波形に於ける包絡線を示している。図２（ｃ）の縦軸は、電流ＩＬ２の波形に於ける包絡線の電流値を示している。
図２（ｄ）は、電流ＩＬｃの波形に於ける包絡線を示している。図２（ｄ）の縦軸は、電流ＩＬｃの波形に於ける包絡線の電流値を示している。
図２（ｅ）は、電流ＩＱ１の波形に於ける包絡線を示している。図２（ｅ）の縦軸は、電流ＩＱ１の波形に於ける包絡線の電流値を示している。
図２（ｆ）は、電流ＩＱ２の波形に於ける包絡線を示している。図２（ｆ）の縦軸は、電流ＩＱ２の波形に於ける包絡線の電流値を示している。
図２（ｇ）は、電流ＩＱｃの波形に於ける包絡線を示している。図２（ｇ）の縦軸は、電流ＩＱｃの波形に於ける包絡線の電流値を示している。
図２（ａ）〜（ｇ）の横軸は、共通する時間ｔを示している。
(Operation of power supply 1)
With reference to FIG. 1 and FIG. 2, the operation of the
The vertical axis | shaft of Fig.2 (a) has shown the voltage which AC power supply Vac applies.
FIG. 2B shows an envelope waveform in the waveform of the current IL1. The vertical axis in FIG. 2B indicates the current value of the envelope in the waveform of the current IL1. The waveform of the current IL1 is a triangular wave, and the waveforms of the currents IL2, ILc, IQ1, IQ2, and IQc are also triangular waves.
FIG. 2C shows an envelope in the waveform of the current IL2. The vertical axis in FIG. 2 (c) indicates the current value of the envelope in the waveform of the current IL2.
FIG. 2D shows an envelope in the waveform of the current ILc. The vertical axis in FIG. 2D indicates the envelope current value in the waveform of the current ILc.
FIG. 2E shows an envelope in the waveform of the current IQ1. The vertical axis in FIG. 2 (e) represents the envelope current value in the waveform of the current IQ1.
FIG. 2F shows an envelope in the waveform of the current IQ2. The vertical axis in FIG. 2 (f) indicates the current value of the envelope in the waveform of the current IQ2.
FIG. 2G shows an envelope in the waveform of the current IQc. The vertical axis in FIG. 2G indicates the envelope current value in the waveform of the current IQc.
The horizontal axes of FIGS. 2A to 2G indicate the common time t.
交流電源Ｖａｃが印加する電圧波形は、正弦波である。ここで、昇圧型電力変換回路Ｐ１に正の電圧が印加されているときを、正の電圧と定義する。
電流ＩＬ１の波形に於ける包絡線は、交流電源Ｖａｃが印加する電圧と同じ極性の正弦波である。電流ＩＬ２の波形に於ける包絡線は、交流電源Ｖａｃが印加する電圧と逆極性の正弦波である。電流ＩＬｃの波形に於ける包絡線は、電流ＩＬ１の波形に於ける包絡線が正の部分と、電流ＩＬ２の波形に於ける包絡線が正の部分を合成した形状の波形となる。
The voltage waveform applied by the AC power supply Vac is a sine wave. Here, when a positive voltage is applied to the step-up power conversion circuit P1, it is defined as a positive voltage.
The envelope in the waveform of the current IL1 is a sine wave having the same polarity as the voltage applied by the AC power supply Vac. The envelope in the waveform of the current IL2 is a sine wave having a reverse polarity to the voltage applied by the AC power supply Vac. The envelope in the waveform of the current ILc is a waveform in which the envelope in the waveform of the current IL1 is combined with the positive portion of the envelope in the waveform of the current IL2.
電流ＩＱ１の波形に於ける包絡線は、交流電源Ｖａｃが印加する電圧と同じ極性の正弦波である。電流ＩＱ２の波形に於ける包絡線は、交流電源Ｖａｃが印加する電圧と逆極性の正弦波である。電流ＩＱｃの波形に於ける包絡線は、電流ＩＱ１の波形に於ける包絡線が正の部分と、電流ＩＱ２の波形に於ける包絡線が正の部分を合成した形状の波形となる。 The envelope in the waveform of the current IQ1 is a sine wave having the same polarity as the voltage applied by the AC power supply Vac. The envelope in the waveform of the current IQ2 is a sine wave having a reverse polarity to the voltage applied by the AC power supply Vac. The envelope in the waveform of the current IQc is a waveform in which the envelope in the waveform of the current IQ1 is combined with the positive portion of the envelope in the waveform of the current IQ2.
本実施形態に於いて、交流電源Ｖａｃが昇圧型電力変換回路Ｐ１に印加する電圧が正のときを「Ａの周期」（正の半周期）と定義し、交流電源Ｖａｃが昇圧型電力変換回路Ｐ１に印加する電圧が負のときを「Ｂの周期」（負の半周期）と定義する。 In the present embodiment, when the voltage applied to the boost power conversion circuit P1 by the AC power source Vac is positive, it is defined as “period A” (positive half cycle), and the AC power source Vac is the boost power conversion circuit. The case where the voltage applied to P1 is negative is defined as “period B” (negative half period).
スイッチング制御部３は、交流電源Ｖａｃの極性が切り換わる正負の半周期毎に、昇圧型電力変換回路Ｐ１および昇圧型電力変換回路Ｐｃの組合せと、昇圧型電力変換回路Ｐ２および昇圧型電力変換回路Ｐｃの組合せとに、交互にインターリーブ動作を行わせるように、昇圧型電力変換回路Ｐ１の制御端子、昇圧型電力変換回路Ｐ２の制御端子、昇圧型電力変換回路Ｐｃの制御端子に、それぞれ制御信号を出力する。
The switching
《Ａの周期の動作説明》
次に、図３および図４を参照して、電源装置１のＡの周期の動作を説明する。Ａの周期とは、交流電源Ｖａｃが昇圧型電力変換回路Ｐ１に印加する電圧が正のときである。
スイッチング制御部３は、ＦＥＴＱ１とＦＥＴＱ２とを同じ位相でオン／オフ動作するように制御する。すなわち、スイッチング制御部３は、昇圧型電力変換回路Ｐ１の制御端子および昇圧型電力変換回路Ｐ２の制御端子に同じ位相の信号を出力する。
スイッチング制御部３は、ＦＥＴＱ１とＦＥＴＱ２とは異なる位相でＦＥＴＱｃをオン／オフするインターリーブ動作を行わせるように制御する。すなわち、スイッチング制御部３は、昇圧型電力変換回路Ｐ１の制御端子に出力する信号の位相とは異なる位相を有し、かつ、昇圧型電力変換回路Ｐ２の制御端子に出力する信号の位相とは異なる位相を有する信号を、昇圧型電力変換回路Ｐｃの制御端子に出力する。
スイッチング制御部３は、ＦＥＴＱ１とＦＥＴＱ２のいずれかがオフの期間に、ＦＥＴＱｃをオンするように制御する。すなわち、スイッチング制御部３は、昇圧型電力変換回路Ｐ１の制御端子に出力する信号がオフの期間、かつ、昇圧型電力変換回路Ｐ２の制御端子に出力する信号がオフの期間にオンする信号を、昇圧型電力変換回路Ｐｃの制御端子に出力する。
<< Explanation of operation of period A >>
Next, with reference to FIG. 3 and FIG. 4, the operation | movement of A period of the
The switching
The switching
The switching
図３に於いては、図１に示す電源装置１の構成から、Ａの周期には電流が流れない回路要素を省略し、かつ、実線Ｗ１、破線Ｗ２、実線Ｗ３、破線Ｗ４によって、それぞれの時間ごとに流れる電流を示している。
ポイントＣは、ＦＥＴＱ２のソース端子と、ダイオードＤ３のアノード端子と、グランドとが接続している場所である。
ポイントＤは、交流電源Ｖａｃの一方の端子の場所である。
ポイントＥは、交流電源Ｖａｃの他方の端子の場所である。
In FIG. 3, the circuit elements in which no current flows in the period A are omitted from the configuration of the
Point C is a place where the source terminal of the FET Q2, the anode terminal of the diode D3, and the ground are connected.
Point D is the location of one terminal of the AC power supply Vac.
Point E is the location of the other terminal of the AC power supply Vac.
図４（ａ）は、制御信号Ｖｓ１の電圧波形を示している。図４（ａ）の縦軸は、制御信号Ｖｓ１の電圧を示している。
図４（ｂ）は、制御信号Ｖｓ２の電圧波形を示している。図４（ｂ）の縦軸は、制御信号Ｖｓ２の電圧を示している。
図４（ｃ）は、制御信号Ｖｓ３の電圧波形を示している。図４（ｃ）の縦軸は、制御信号Ｖｓ３の電圧を示している。
図４（ｄ）は、電流ＩＬ１の波形を示している。図４（ｄ）の縦軸は、電流ＩＬ１を示している。
図４（ｅ）は、電流ＩＬ２の波形を示している。図４（ｅ）の縦軸は、電流ＩＬ２を示している。
図４（ｆ）は、電流ＩＬｃの波形を示している。図４（ｆ）の縦軸は、電流ＩＬｃを示している。
図４（ｇ）は、電流ＩＱ１の波形を示している。図４（ｇ）の縦軸は、電流ＩＱ１を示している。
図４（ｈ）は、電流ＩＱ２の波形を示している。図４（ｈ）の縦軸は、電流ＩＱ２を示している。
図４（ｉ）は、電流ＩＱｃの波形を示している。図４（ｉ）の縦軸は、電流ＩＱｃを示している。図４（ａ）〜（ｉ）の横軸は、共通する時間ｔを示している。
FIG. 4A shows the voltage waveform of the control signal Vs1. The vertical axis in FIG. 4A indicates the voltage of the control signal Vs1.
FIG. 4B shows a voltage waveform of the control signal Vs2. The vertical axis in FIG. 4B indicates the voltage of the control signal Vs2.
FIG. 4C shows the voltage waveform of the control signal Vs3. The vertical axis of FIG. 4C indicates the voltage of the control signal Vs3.
FIG. 4D shows a waveform of the current IL1. The vertical axis in FIG. 4D shows the current IL1.
FIG. 4E shows a waveform of the current IL2. The vertical axis in FIG. 4E indicates the current IL2.
FIG. 4F shows the waveform of the current ILc. The vertical axis in FIG. 4F indicates the current ILc.
FIG. 4G shows the waveform of the current IQ1. The vertical axis in FIG. 4G indicates the current IQ1.
FIG. 4H shows a waveform of the current IQ2. The vertical axis in FIG. 4H indicates the current IQ2.
FIG. 4I shows the waveform of the current IQc. The vertical axis of FIG. 4 (i) indicates the current IQc. The horizontal axes in FIGS. 4A to 4I indicate a common time t.
《昇圧型電力変換回路Ｐ１の時刻Ｔ０〜Ｔ１および時刻Ｔ２〜Ｔ３の動作》
時刻Ｔ０〜Ｔ１および時刻Ｔ２〜Ｔ３の期間は、図４（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ１がＨレベルとなる。ここでＨレベルとは、スイッチ素子のゲート端子に印加して、当該スイッチ素子をオンする電圧のことをいう。これにより、ＦＥＴＱ１のゲート端子がＨレベルとなってＦＥＴＱ１はオンし、図４（ｈ）に示す電流ＩＱ１が次第に増加する。電流ＩＱ１が流れると、図４（ｅ）に示す電流ＩＬ１も次第に増加し、チョークコイルＬ１にエネルギを蓄える。
このとき、図３の実線Ｗ１に示すように、ポイントＤ（交流電源Ｖａｃの一方の端子）から、チョークコイルＬ１、ＦＥＴＱ１、ポイントＣの経路で電流が流れる。この電流は、ポイントＣで分流する。分流した一方の電流は、ポイントＣからダイオードＤ３、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。分流した他方の電流は、ポイントＣ、ＦＥＴＱ２の寄生ダイオード、チョークコイルＬ２、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。これにより、図４（ｈ）に示す電流ＩＱ２と、図４（ｅ）に示す電流ＩＬ２とは負の値となり、図３の矢印とは逆方向に流れる。なお、図３の実線Ｗ１では、ポイントＣ以降の電流の流れは省略している。
<< Operation at Times T0 to T1 and Times T2 to T3 of Boost Type Power Conversion Circuit P1 >>
During the period of time T0 to T1 and time T2 to T3, as shown in FIG. 4A, the control signal Vs1 from the switching
At this time, as indicated by a solid line W1 in FIG. 3, a current flows from the point D (one terminal of the AC power supply Vac) through the path of the choke coil L1, the FET Q1, and the point C. This current is shunted at point C. One of the divided currents flows through a path from the point C to the diode D3 and the point E (the other terminal of the AC power supply Vac). The other divided current flows through the path of point C, the parasitic diode of FET Q2, choke coil L2, and point E (the other terminal of AC power supply Vac). As a result, the current IQ2 shown in FIG. 4 (h) and the current IL2 shown in FIG. 4 (e) have negative values, and flow in the direction opposite to the arrow in FIG. In addition, in the continuous line W1 of FIG. 3, the electric current flow after the point C is abbreviate | omitted.
《昇圧型電力変換回路Ｐ１の時刻Ｔ１〜Ｔ２および時刻Ｔ３〜Ｔ４の動作》
時刻Ｔ１〜Ｔ２および時刻Ｔ３〜Ｔ４の期間は、図４（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ１がＬレベルとなる。ここでＬレベルとは、スイッチ素子のゲート端子に印加して、当該スイッチ素子をオフする電圧のことをいう。これにより、ＦＥＴＱ１のゲート端子がＬレベルとなってＦＥＴＱ１はオフし、図４（ｇ）に示す電流ＩＱ１がゼロとなる。チョークコイルＬ１が蓄えたエネルギは、図４（ｄ）に示す電流ＩＬ１として放出される。これにより電流ＩＬ１は、次第に減少する。
このとき、図３の破線Ｗ２に示すように、チョークコイルＬ１からダイオードＤ５、平滑コンデンサＣ１、ポイントＣの経路で電流が流れる。この電流は、ポイントＣで分流する。分流した一方の電流は、ポイントＣからダイオードＤ３、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。分流した他方の電流は、ポイントＣからＦＥＴＱ２の寄生ダイオード、チョークコイルＬ２、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。これにより、図４（ｈ）に示す電流ＩＱ２と、図４（ｅ）に示す電流ＩＬ２とは負の値となり、図３の矢印とは逆方向に流れる。なお、図３の破線Ｗ２では、ポイントＣ以降の電流の流れは省略している。
<< Operation at Times T1 to T2 and Times T3 to T4 of the Boost Type Power Conversion Circuit P1 >>
During the period from time T1 to T2 and from time T3 to T4, as shown in FIG. 4A, the control signal Vs1 from the switching
At this time, as indicated by the broken line W2 in FIG. 3, a current flows from the choke coil L1 through the diode D5, the smoothing capacitor C1, and the point C. This current is shunted at point C. One of the divided currents flows through a path from the point C to the diode D3 and the point E (the other terminal of the AC power supply Vac). The other shunt current flows from the point C through the parasitic diode of the FET Q2, the choke coil L2, and the point E (the other terminal of the AC power supply Vac). As a result, the current IQ2 shown in FIG. 4 (h) and the current IL2 shown in FIG. 4 (e) have negative values, and flow in the direction opposite to the arrow in FIG. In addition, in the broken line W2 of FIG. 3, the flow of the electric current after the point C is abbreviate | omitted.
《昇圧型電力変換回路Ｐｃの時刻Ｔ１〜Ｔ２および時刻Ｔ３〜Ｔ４の動作》
時刻Ｔ１〜Ｔ２および時刻Ｔ３〜Ｔ４の期間は、図４（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３がＨレベルとなる。これにより、ＦＥＴＱｃのゲート端子がＨレベルとなってＦＥＴＱｃはオンし、図４（ｉ）に示す電流ＩＱｃが次第に増加する。電流ＩＱｃが流れると、図４（ｆ）に示す電流ＩＬｃも次第に増加し、チョークコイルＬｃにエネルギを蓄える。
このとき、図３の実線Ｗ３に示すように、ポイントＤ（交流電源Ｖａｃの一方の端子）からダイオードＤ１、チョークコイルＬｃ、ＦＥＴＱｃ、ポイントＣの経路で電流が流れる。この電流は、ポイントＣで分流する。分流した一方の電流は、ポイントＣからダイオードＤ３、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。分流した他方の電流は、ポイントＣからＦＥＴＱ２の寄生ダイオード、チョークコイルＬ２、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。これにより、図４（ｈ）に示す電流ＩＱ２と、図４（ｅ）に示す電流ＩＬ２とは負の値となり、図３の矢印とは逆方向に流れる。なお、図３の実線Ｗ３では、ＦＥＴＱ２を通る経路は省略している。
<< Operation at Times T1 to T2 and Times T3 to T4 of the Boost Type Power Conversion Circuit Pc >>
During the period from time T1 to T2 and from time T3 to T4, as shown in FIG. 4A, the control signal Vs3 from the switching
At this time, as indicated by the solid line W3 in FIG. 3, a current flows from the point D (one terminal of the AC power supply Vac) through the path of the diode D1, the choke coil Lc, the FET Qc, and the point C. This current is shunted at point C. One of the divided currents flows through a path from the point C to the diode D3 and the point E (the other terminal of the AC power supply Vac). The other shunt current flows from the point C through the parasitic diode of the FET Q2, the choke coil L2, and the point E (the other terminal of the AC power supply Vac). As a result, the current IQ2 shown in FIG. 4 (h) and the current IL2 shown in FIG. 4 (e) have negative values, and flow in the direction opposite to the arrow in FIG. Note that the path through the FET Q2 is omitted in the solid line W3 in FIG.
《昇圧型電力変換回路Ｐｃの時刻Ｔ０〜Ｔ１および時刻Ｔ２〜Ｔ３の動作》
時刻Ｔ０〜Ｔ１および時刻Ｔ２〜Ｔ３の期間は、図４（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３がＬレベルとなる。これにより、ＦＥＴＱｃのゲート端子がＬレベルとなってＦＥＴＱｃはオフし、図４（ｉ）に示す電流ＩＱｃがゼロとなる。チョークコイルＬｃが蓄えたエネルギは、図４（ｆ）に示す電流ＩＬｃとして放出される。これにより電流ＩＬｃは、次第に減少する。
このとき、図３の破線Ｗ４に示すように、チョークコイルＬｃから平滑コンデンサＣ１、ポイントＣの経路で電流が流れる。この電流は、ポイントＣで分流する。分流した一方の電流は、ポイントＣからダイオードＤ３、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。分流した他方の電流は、ポイントＣからＦＥＴＱ２の寄生ダイオード、チョークコイルＬ２、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。これにより、図４（ｈ）に示す電流ＩＱ２と、図４（ｅ）に示す電流ＩＬ２とは負の値となり、図３の矢印とは逆方向に流れる。なお、図３の破線Ｗ４では、ポイントＣ以降の電流の流れは省略している。
<< Operations at Times T0 to T1 and Times T2 to T3 of the Boost Type Power Conversion Circuit Pc >>
During the period of time T0 to T1 and time T2 to T3, as shown in FIG. 4A, the control signal Vs3 from the switching
At this time, as indicated by a broken line W4 in FIG. 3, a current flows from the choke coil Lc through the path of the smoothing capacitor C1 and the point C. This current is shunted at point C. One of the divided currents flows through a path from the point C to the diode D3 and the point E (the other terminal of the AC power supply Vac). The other shunt current flows from the point C through the parasitic diode of the FET Q2, the choke coil L2, and the point E (the other terminal of the AC power supply Vac). As a result, the current IQ2 shown in FIG. 4 (h) and the current IL2 shown in FIG. 4 (e) have negative values, and flow in the direction opposite to the arrow in FIG. In addition, in the broken line W4 of FIG. 3, the flow of the electric current after the point C is abbreviate | omitted.
《Ｂの周期の動作説明》
次に、図５および図６を参照して、電源装置１のＢの周期の動作を説明する。Ｂの周期とは、交流電源Ｖａｃが昇圧型電力変換回路Ｐ１に印加する電圧が負のときである。
図５に於いては、図１に示す電源装置１の構成から、Ｂの周期には電流が流れない回路要素を省略し、かつ、実線Ｗ５、破線Ｗ６、実線Ｗ７、破線Ｗ８によって、それぞれの時間ごとに流れる電流を示している。
ポイントＣ〜Ｅの場所は、図３と同様である。ポイントＦは、ＦＥＴＱ１のソース端子と、ＦＥＴＱｃのソース端子とが接続している場所である。
<< Explanation of operation in period B >>
Next, with reference to FIG. 5 and FIG. 6, the operation of the
In FIG. 5, the circuit elements in which no current flows in the period B are omitted from the configuration of the
The locations of points C to E are the same as in FIG. Point F is a place where the source terminal of the FET Q1 and the source terminal of the FET Qc are connected.
図６（ａ）は、制御信号Ｖｓ１の電圧波形を示している。図６（ａ）の縦軸は、制御信号Ｖｓ１の電圧を示している。
図６（ｂ）は、制御信号Ｖｓ２の電圧波形を示している。図６（ｂ）の縦軸は、制御信号Ｖｓ２の電圧を示している。
図６（ｃ）は、制御信号Ｖｓ３の電圧波形を示している。図６（ｃ）の縦軸は、制御信号Ｖｓ３の電圧を示している。
図６（ｄ）は、電流ＩＬ１の波形を示している。図６（ｄ）の縦軸は、電流ＩＬ１を示している。
図６（ｅ）は、電流ＩＬ２の波形を示している。図６（ｅ）の縦軸は、電流ＩＬ２を示している。
図６（ｆ）は、電流ＩＬｃの波形を示している。図６（ｆ）の縦軸は、電流ＩＬｃを示している。
図６（ｇ）は、電流ＩＱ１の波形を示している。図６（ｇ）の縦軸は、電流ＩＱ１を示している。
図６（ｈ）は、電流ＩＱ２の波形を示している。図６（ｈ）の縦軸は、電流ＩＱ２を示している。
図６（ｉ）は、電流ＩＱｃの波形を示している。図６（ｉ）の縦軸は、電流ＩＱｃを示している。図６（ａ）〜（ｉ）の横軸は、共通する時間ｔを示している。
FIG. 6A shows the voltage waveform of the control signal Vs1. The vertical axis in FIG. 6A represents the voltage of the control signal Vs1.
FIG. 6B shows a voltage waveform of the control signal Vs2. The vertical axis of FIG. 6B indicates the voltage of the control signal Vs2.
FIG. 6C shows a voltage waveform of the control signal Vs3. The vertical axis in FIG. 6C indicates the voltage of the control signal Vs3.
FIG. 6D shows a waveform of the current IL1. The vertical axis in FIG. 6D indicates the current IL1.
FIG. 6E shows a waveform of the current IL2. The vertical axis in FIG. 6E shows the current IL2.
FIG. 6F shows the waveform of the current ILc. The vertical axis in FIG. 6F indicates the current ILc.
FIG. 6G shows the waveform of the current IQ1. The vertical axis in FIG. 6G indicates the current IQ1.
FIG. 6H shows the waveform of the current IQ2. The vertical axis in FIG. 6H indicates the current IQ2.
FIG. 6I shows a waveform of the current IQc. The vertical axis in FIG. 6 (i) represents the current IQc. 6A to 6I, the horizontal axis indicates a common time t.
Ｂの周期では、スイッチング制御部３により、Ａの周期と同様に、ＦＥＴＱ１とＦＥＴＱ２は同じ位相でオン／オフ動作を行い、ＦＥＴＱｃはＦＥＴＱ１とＦＥＴＱ２とは異なる位相でオン／オフするインターリーブ動作が行われるように制御される。
In the period B, the switching
《昇圧型電力変換回路Ｐ２の時刻Ｔ０ａ〜Ｔ１ａおよび時刻Ｔ２ａ〜Ｔ３ａの動作》
時刻Ｔ０ａ〜Ｔ１ａおよび時刻Ｔ２ａ〜Ｔ３ａの期間は、図６（ｂ）に示すように、スイッチング制御部３からの制御信号Ｖｓ２がＨレベルとなる。これにより、ＦＥＴＱ２のゲート端子がＨレベルとなってＦＥＴＱ２はオンし、図６（ｈ）に示す電流ＩＱ２は次第に増加する。電流ＩＱ２が流れると、図６（ｅ）に示す電流ＩＬ２も次第に増加し、チョークコイルＬ２にエネルギを蓄える。
このとき、図５の実線Ｗ５に示すように、ポイントＥ（交流電源Ｖａｃの他方の端子）からチョークコイルＬ２、ＦＥＴＱ２、ポイントＣの経路で電流が流れる。この電流は、ポイントＣで分流する。分流した一方の電流は、ポイントＣからダイオードＤ４、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。分流した他方の電流は、ポイントＣからポイントＦ、ＦＥＴＱ１の寄生ダイオード、チョークコイルＬ１、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で電流が流れる。これにより、図６（ｇ）に示す電流ＩＱ１と、図６（ｄ）に示す電流ＩＬ１とは負の値となり、図５の矢印とは逆方向に流れる。なお、図５の実線Ｗ５では、ポイントＣ以降の電流の流れは省略している。
<< Operation at Time T0a to T1a and Time T2a to T3a of Boost Type Power Conversion Circuit P2 >>
During the period from time T0a to T1a and time T2a to T3a, as shown in FIG. 6B, the control signal Vs2 from the switching
At this time, as indicated by a solid line W5 in FIG. 5, a current flows from a point E (the other terminal of the AC power supply Vac) through a path of the choke coil L2, the FET Q2, and the point C. This current is shunted at point C. One of the divided currents flows through a path from the point C to the diode D4 and the point D (one terminal of the AC power supply Vac). The other divided current flows through the path from point C to point F, the parasitic diode of FET Q1, choke coil L1, and point D (one terminal of AC power supply Vac). Thereby, the current IQ1 shown in FIG. 6 (g) and the current IL1 shown in FIG. 6 (d) have negative values, and flow in the direction opposite to the arrow in FIG. Note that the flow of current after point C is omitted in the solid line W5 in FIG.
《昇圧型電力変換回路Ｐ２の時刻Ｔ１ａ〜Ｔ２ａおよび時刻Ｔ３ａ〜Ｔ４ａの動作》
時刻Ｔ１ａ〜Ｔ２ａおよび時刻Ｔ３ａ〜Ｔ４ａの期間は、図６（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ２がＬレベルとなる。これにより、ＦＥＴＱ２のゲート端子がＬレベルとなってＦＥＴＱ２はオフし、図６（ｈ）に示す電流ＩＱ２がゼロとなる。チョークコイルＬ２が蓄えたエネルギは、図６（ｅ）に示す電流ＩＬ２として放出される。これにより電流ＩＬ２は、次第に減少する。
このとき、図５の破線Ｗ６に示すように、チョークコイルＬ２からダイオードＤ６、平滑コンデンサＣ１、ポイントＦの経路で電流が流れる。この電流は、ポイントＦで分流する。分流した一方の電流は、ポイントＦからポイントＣ、ダイオードＤ４、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。分流した他方の電流は、ポイントＦからＦＥＴＱ１の寄生ダイオード、チョークコイルＬ１、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。これにより、図６（ｇ）に示す電流ＩＱ１と、図６（ｄ）に示す電流ＩＬ１とは負の値となり、図５の矢印とは逆方向に流れる。なお、図５の破線Ｗ６では、ポイントＦ以降の電流の流れは省略している。
<< Operation of Boost Type Power Conversion Circuit P2 at Times T1a to T2a and Times T3a to T4a >>
During the period from time T1a to T2a and time T3a to T4a, as shown in FIG. 6A, the control signal Vs2 from the switching
At this time, a current flows from the choke coil L2 to the diode D6, the smoothing capacitor C1, and the point F as indicated by a broken line W6 in FIG. This current is shunted at point F. One of the divided currents flows through a path from point F to point C, diode D4, and point D (one terminal of AC power supply Vac). The other shunt current flows from the point F through the parasitic diode of the FET Q1, the choke coil L1, and the point D (one terminal of the AC power supply Vac). Thereby, the current IQ1 shown in FIG. 6 (g) and the current IL1 shown in FIG. 6 (d) have negative values, and flow in the direction opposite to the arrow in FIG. Note that the flow of current after the point F is omitted in the broken line W6 in FIG.
《昇圧型電力変換回路Ｐｃの時刻Ｔ１ａ〜Ｔ２ａおよび時刻Ｔ３ａ〜Ｔ４ａの動作》
時刻Ｔ１ａ〜Ｔ２ａおよび時刻Ｔ３ａ〜Ｔ４ａの期間は、図６（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３がＨレベルとなる。これにより、ＦＥＴＱｃのゲート端子がＨレベルとなってＦＥＴＱｃはオンし、図６（ｉ）に示す電流ＩＱｃが次第に増加する。電流ＩＱｃが流れると、図６（ｆ）に示す電流ＩＬｃも次第に増加し、チョークコイルＬｃにエネルギを蓄える。
このとき、図５の実線Ｗ７に示すように、ポイントＥ（交流電源Ｖａｃの他方の端子）からダイオードＤ２、チョークコイルＬｃ、ＦＥＴＱｃ、ポイントＦの経路で電流が流れる。この電流は、ポイントＦで分流する。分流した一方の電流は、ポイントＦからポイントＣ、ダイオードＤ４、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。分流した他方の電流は、ポイントＦからＦＥＴＱ１の寄生ダイオード、チョークコイルＬ１、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。これにより、図６（ｇ）に示す電流ＩＱ１と、図６（ｄ）に示す電流ＩＬ１とは負の値となり、図５の矢印とは逆方向に流れる。なお、図５の実線Ｗ７では、ＦＥＴＱ１を通る経路は省略している。
Ｂの周期に於ける昇圧型電力変換回路Ｐｃの時刻Ｔ１ａ〜Ｔ２ａおよび時刻Ｔ３ａ〜Ｔ４ａの動作は、Ａの周期に於ける昇圧型電力変換回路Ｐｃの時刻Ｔ１〜Ｔ２および時刻Ｔ３〜Ｔ４の動作とは異なり、分流した他方の電流は、ポイントＦからＦＥＴＱ１の寄生ダイオード、チョークコイルＬ１、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。
<< Operation at Time T1a to T2a and Time T3a to T4a of Boost Type Power Conversion Circuit Pc >>
During the period from time T1a to T2a and time T3a to T4a, as shown in FIG. 6A, the control signal Vs3 from the switching
At this time, as indicated by a solid line W7 in FIG. 5, a current flows from the point E (the other terminal of the AC power supply Vac) through the path of the diode D2, the choke coil Lc, the FET Qc, and the point F. This current is shunted at point F. One of the divided currents flows through a path from point F to point C, diode D4, and point D (one terminal of AC power supply Vac). The other shunt current flows from the point F through the parasitic diode of the FET Q1, the choke coil L1, and the point D (one terminal of the AC power supply Vac). Thereby, the current IQ1 shown in FIG. 6 (g) and the current IL1 shown in FIG. 6 (d) have negative values, and flow in the direction opposite to the arrow in FIG. Note that the path through the FET Q1 is omitted in the solid line W7 in FIG.
The operations at the times T1a to T2a and the times T3a to T4a of the step-up power conversion circuit Pc in the period B are the operations at the times T1 to T2 and the times T3 to T4 of the step-up power conversion circuit Pc in the period A. Unlike the above, the other divided current flows through the path from the point F to the parasitic diode of the FET Q1, the choke coil L1, and the point D (one terminal of the AC power supply Vac).
《昇圧型電力変換回路Ｐｃの時刻Ｔ０ａ〜Ｔ１ａおよび時刻Ｔ２ａ〜Ｔ３ａの動作》
時刻Ｔ０ａ〜Ｔ１ａおよび時刻Ｔ２ａ〜Ｔ３ａの期間は、図６（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３がＬレベルとなる。これにより、ＦＥＴＱｃのゲート端子がＬレベルとなってＦＥＴＱｃはオフし、図６（ｉ）に示す電流ＩＱｃがゼロとなる。チョークコイルＬｃが蓄えたエネルギは、図６（ｆ）に示す電流ＩＬｃとして放出される。これにより電流ＩＬｃは、次第に減少する。
このとき、図５の破線Ｗ８に示すように、チョークコイルＬｃから平滑コンデンサＣ１、ポイントＦの経路で電流が流れる。この電流は、ポイントＦで分流する。分流した一方の電流は、ポイントＦからポイントＣ、ダイオードＤ４、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。分流した他方の電流は、ポイントＦからＦＥＴＱ１の寄生ダイオード、チョークコイルＬ１、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。これにより、図６（ｇ）に示す電流ＩＱ１と、図６（ｄ）に示す電流ＩＬ１とは負の値となり、図５の矢印とは逆方向に流れる。なお、図５の破線Ｗ８では、ポイントＦ以降の電流の流れは省略している。
Ｂの周期に於ける昇圧型電力変換回路Ｐｃの時刻Ｔ０ａ〜Ｔ１ａおよび時刻Ｔ２ａ〜Ｔ３ａの動作は、Ａの周期に於ける昇圧型電力変換回路Ｐｃの時刻Ｔ０〜Ｔ１および時刻Ｔ２〜Ｔ３の動作とは異なり、分流した他方の電流は、ポイントＦからＦＥＴＱ１の寄生ダイオード、チョークコイルＬ１、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。
<< Operation at Time T0a to T1a and Time T2a to T3a of Boost Type Power Conversion Circuit Pc >>
During the period from time T0a to T1a and time T2a to T3a, as shown in FIG. 6A, the control signal Vs3 from the switching
At this time, as indicated by a broken line W8 in FIG. 5, a current flows from the choke coil Lc through the path of the smoothing capacitor C1 and the point F. This current is shunted at point F. One of the divided currents flows through a path from point F to point C, diode D4, and point D (one terminal of AC power supply Vac). The other shunt current flows from the point F through the parasitic diode of the FET Q1, the choke coil L1, and the point D (one terminal of the AC power supply Vac). Thereby, the current IQ1 shown in FIG. 6 (g) and the current IL1 shown in FIG. 6 (d) have negative values, and flow in the direction opposite to the arrow in FIG. Note that the current flow after the point F is omitted in the broken line W8 in FIG.
The operations at the times T0a to T1a and the times T2a to T3a of the step-up power conversion circuit Pc in the period B are the operations at the times T0 to T1 and the times T2 to T3 of the step-up power conversion circuit Pc in the period A. Unlike the above, the other divided current flows through the path from the point F to the parasitic diode of the FET Q1, the choke coil L1, and the point D (one terminal of the AC power supply Vac).
（本実施形態の効果）
以上説明した本実施形態では、次の（Ａ）〜（Ｇ）のような効果がある。
(Effect of this embodiment)
The present embodiment described above has the following effects (A) to (G).
（Ａ） 電源装置１は、昇圧型電力変換回路Ｐｃを共通の電力変換回路として、交流電源Ｖａｃの正負の各半周期毎に、昇圧型電力変換回路Ｐ１，Ｐ２のそれぞれを昇圧型電力変換回路Ｐｃと組み合わせてインターリーブ動作をするように構成した。これにより、簡易な回路構成でありながら、高効率の電源装置１を提供することができる。
(A) The
（Ｂ） 電源装置１は、複数の昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃによってインターリーブ動作を行っている。各昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃに電流が分流することにより、電源装置１は、各相の入力リップル電流が少なくなる。これにより、入力リップル電流に起因する電磁妨害を抑止するために電源装置１と負荷２との間に接続するＥＭＩ（Electro Magnetic Interference）フィルタ（不図示）を、小型化することができる。
(B) The
（Ｃ） 電源装置１は、インターリーブ動作を行うことで相数が増え、各昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃに電流が分流する。これにより、昇圧型電力変換回路Ｐ１，Ｐ２，ＰｃのチョークコイルＬ１，Ｌ２，Ｌｃを小型化することができる。
(C) The
（Ｄ） 電源装置をブリッジレスにすること、電源装置がインターリーブ動作を行うことのそれぞれに於いて、交流電源の交流電圧が低い場合の効率を改善することができる。それに対して、本実施形態の電源装置１は、ブリッジレスの構成で、かつ、インターリーブ動作を行っているので、交流電源Ｖａｃの交流電圧が低い場合の効率を更に改善することができる。
(D) The efficiency when the AC voltage of the AC power supply is low can be improved in making the power supply device bridgeless and performing the interleave operation of the power supply device. On the other hand, since the
（Ｅ） 電源装置１は、昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃの個数分だけチョークコイルＬ１，Ｌ２，Ｌｃを分けることができる。そのため、電力変換回路を薄型に構成することができ、よって電源装置１を薄型に構成できる。
(E) The
（Ｆ） 電源装置１は、熱源である昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃを分散して配置することができる。そのため、各電力変換回路を大容量化し、よって電源装置１を大容量化することができる。
(F) The
（Ｇ） 電源装置１のスイッチング制御部３は、昇圧型電力変換回路Ｐ１の制御端子に出力する信号がオフの期間、かつ、昇圧型電力変換回路Ｐ２の制御端子に出力する信号がオフの期間にオンする信号を、昇圧型電力変換回路Ｐｃの制御端子に出力する。これにより、昇圧型電力変換回路Ｐｃがチョークコイルにエネルギを蓄える期間と、昇圧型電力変換回路Ｐ１および昇圧型電力変換回路Ｐ２がチョークコイルにエネルギを蓄える期間とが重ならないので、当該電源装置１の効率を改善することができる。
（変形例）
(G) The
(Modification)
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｈ）のようなものがある。 The present invention is not limited to the above embodiment, and can be modified without departing from the spirit of the present invention. For example, the following forms (a) to (h) are used as the usage forms and modifications.
（ａ） 変形例（ａ）〜（ｄ）の電源装置１は、実施形態の電源装置１（図１）と同様の構成を有している。変形例（ａ）〜（ｄ）に於ける電源装置１のスイッチング制御部３は、図７に示す制御信号Ｖｓ１〜Ｖｓ３を出力する。図７（ａ−１），（ｂ−１），（ｃ−１），（ｄ−１）の縦軸は、制御信号Ｖｓ１の電圧を示している。図７（ａ−２），（ｂ−２），（ｃ−２），（ｄ−２）の縦軸は、制御信号Ｖｓ２の電圧を示している。図７（ａ−３），（ｂ−３），（ｃ−３），（ｄ−３）の縦軸は、制御信号Ｖｓ３の電圧を示している。図７（ａ−１）〜（ｄ−３）の横軸は、共通する時刻ｔを示している。以下、図７（ａ−１）〜（ａ−３）を参照して、変形例（ａ）を説明する。変形例（ａ）では、図７（ａ−１）に示すように、制御信号Ｖｓ１は、時刻ｔ０でオンし、時刻ｔ２でオフしている。図７（ａ−２）に示すように、制御信号Ｖｓ２は、時刻ｔ１でオンし、時刻ｔ３でオフしている。図７（ａ−３）に示すように、制御信号Ｖｓ３は、時刻ｔ４でオンし、時刻ｔ５でオフしている。制御信号Ｖｓ２がオフしたのち、制御信号Ｖｓ３がオンするまで、所定のＯＦＦ期間が存在している。さらに、制御信号Ｖｓ３がオフしたのち、次に制御信号Ｖｓ１がオンするまで、所定のＯＦＦ期間が存在している。この変形例に於いて、制御信号Ｖｓ１，Ｖｓ２と、制御信号Ｖｓ３とは異なる位相である。制御信号Ｖｓ１と制御信号Ｖｓ２とは異なる位相である。このように、制御信号Ｖｓ１，Ｖｓ２の位相が時刻ｔ０から時刻ｔ１までの期間だけずれていても、制御信号Ｖｓ１，Ｖｓ２と制御信号Ｖｓ３との間にＯＦＦ期間が存在しても、電源装置１（図１）は動作することができ、実施形態で記載したのと同様な効果を得ることができる。
(A) The
（ｂ） 変形例（ｂ）では、図７（ｂ−１）に示すように、制御信号Ｖｓ１は、時刻ｔ０でオンし、時刻ｔ２ｂでオフしている。図７（ｂ−２）に示すように、制御信号Ｖｓ２は、時刻ｔ１でオンし、時刻ｔ３ｂでオフしている。図７（ｂ−３）に示すように、制御信号Ｖｓ３は、時刻ｔ２ｂでオンし、時刻ｔ４ｂでオフしている。更に、制御信号Ｖｓ３がオフしたのち、次の制御信号Ｖｓ１のオンまでには、所定のＯＦＦ期間が存在している。この変形例に於いて、制御信号Ｖｓ１，Ｖｓ２と、制御信号Ｖｓ３とは異なる位相である。制御信号Ｖｓ１と制御信号Ｖｓ２とは異なる位相である。このように、制御信号Ｖｓ１，Ｖｓ２の位相が時刻ｔ０から時刻ｔ１までの期間だけずれていても、制御信号Ｖｓ１，Ｖｓ２と制御信号Ｖｓ３との間にＯＦＦ期間が存在しても、電源装置１（図１）は動作することができ、実施形態で記載したのと同様な効果を得ることができる。
(B) In the modified example (b), as shown in FIG. 7 (b-1), the control signal Vs1 is turned on at time t0 and turned off at time t2b. As shown in FIG. 7B-2, the control signal Vs2 is turned on at time t1 and turned off at time t3b. As shown in FIG. 7B-3, the control signal Vs3 is turned on at time t2b and turned off at time t4b. Furthermore, after the control signal Vs3 is turned off, there is a predetermined OFF period until the next control signal Vs1 is turned on. In this modification, the control signals Vs1, Vs2 and the control signal Vs3 have different phases. The control signal Vs1 and the control signal Vs2 have different phases. As described above, even if the phases of the control signals Vs1 and Vs2 are shifted by the period from the time t0 to the time t1, the
（ｃ） 変形例（ｃ）では、図７（ｃ−１）に示すように、制御信号Ｖｓ１は、時刻ｔ０でオンし、時刻ｔ１ｃでオフしている。図７（ｃ−２）に示すように、制御信号Ｖｓ２は、時刻ｔ１ｃでオンし、時刻ｔ２ｃでオフしている。図７（ｃ−３）に示すように、制御信号Ｖｓ３は、時刻ｔ２ｃでオンし、時刻ｔ３ｃでオフしている。この変形例に於いて、制御信号Ｖｓ１，Ｖｓ２と、制御信号Ｖｓ３とは異なる位相である。制御信号Ｖｓ１と制御信号Ｖｓ２とは異なる位相である。このように、制御信号Ｖｓ１，Ｖｓ２の位相が重ならずとも、制御信号Ｖｓ１，Ｖｓ２と制御信号Ｖｓ３との間にＯＦＦ期間が存在しなくても、電源装置１（図１）は動作することができ、実施形態で記載したのと同様な効果を得ることができる。 (C) In the modified example (c), as shown in FIG. 7C-1, the control signal Vs1 is turned on at time t0 and turned off at time t1c. As shown in FIG. 7C-2, the control signal Vs2 is turned on at time t1c and turned off at time t2c. As shown in FIG. 7C-3, the control signal Vs3 is turned on at time t2c and turned off at time t3c. In this modification, the control signals Vs1, Vs2 and the control signal Vs3 have different phases. The control signal Vs1 and the control signal Vs2 have different phases. Thus, even if the phases of the control signals Vs1 and Vs2 do not overlap, the power supply device 1 (FIG. 1) operates even if there is no OFF period between the control signals Vs1 and Vs2 and the control signal Vs3. The same effects as described in the embodiment can be obtained.
（ｄ） 変形例（ｄ）では、図７（ｄ−１），（ｄ−２）に示すように、制御信号Ｖｓ１，Ｖｓ２は、時刻ｔ０でオンし、時刻ｔ２ｄでオフしている。図７（ｄ−３）に示すように、制御信号Ｖｓ３は、時刻ｔ１ｄでオンし、時刻ｔ３ｄでオフしている。この変形例に於いて、制御信号Ｖｓ１，Ｖｓ２と、制御信号Ｖｓ３とは異なる位相である。制御信号Ｖｓ１と制御信号Ｖｓ２とは同じ位相である。このように、制御信号Ｖｓ１，Ｖｓ２と制御信号Ｖｓ３のオン期間が時刻ｔ１ｄから時刻ｔ２ｄで重なっていたとしても、電源装置１（図１）は動作することができ、実施形態で記載したのと同様な効果を得ることができる。 (D) In the modified example (d), as shown in FIGS. 7D-1 and 7D-2, the control signals Vs1, Vs2 are turned on at time t0 and turned off at time t2d. As shown in FIG. 7D-3, the control signal Vs3 is turned on at time t1d and turned off at time t3d. In this modification, the control signals Vs1, Vs2 and the control signal Vs3 have different phases. The control signal Vs1 and the control signal Vs2 have the same phase. Thus, even if the ON periods of the control signals Vs1, Vs2 and the control signal Vs3 overlap from the time t1d to the time t2d, the power supply device 1 (FIG. 1) can operate and is described in the embodiment. Similar effects can be obtained.
（ｅ） 電力変換回路のスイッチ素子はＦＥＴに限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他のスイッチ素子であってもよい。 (E) The switch element of the power conversion circuit is not limited to the FET, and may be another switch element such as an IGBT (Insulated Gate Bipolar Transistor).
（ｆ） 実施形態の電源装置１は、それぞれのチョークコイルＬ１，Ｌ２，Ｌｃが別々に構成されている。しかし、これに限られず、電源装置１は、チョークコイルＬ１，Ｌ２がカップリングされた構成、例えば、１つのコアに両方の巻線が巻回された構成としてもよい。更に、電源装置１は、チョークコイルＬ１，Ｌ２，Ｌｃのすべてがカップリングされた構成としてもよい。
(F) In the
（ｇ） 上記実施形態では、特に言及していないが、チョークコイルＬ１，Ｌ２，ＬｃのＬ値（インダクタンス値）は必ずしも同じ値としなくてもよい。昇圧型電力変換回路Ｐｃは、交流電源Ｖａｃの正負の両方の極性で動作し続ける。当該昇圧型電力変換回路Ｐｃの入力電流の経路には、二つのダイオード（ダイオードＤ１，Ｄ２）が接続されている。そのため、チョークコイルＬｃのＬ値をチョークコイルＬ１，Ｌ２のＬ値よりも大きくすることで、電流ＩＬｃを電流ＩＬ１，ＩＬ２よりも小さくすることができる。これにより、電源装置１の整流損失を効果的に低減することができる。
(G) Although not particularly mentioned in the above embodiment, the L values (inductance values) of the choke coils L1, L2, and Lc are not necessarily the same value. The step-up power conversion circuit Pc continues to operate with both positive and negative polarities of the AC power supply Vac. Two diodes (diodes D1 and D2) are connected to the path of the input current of the step-up power conversion circuit Pc. Therefore, the current ILc can be made smaller than the currents IL1 and IL2 by making the L value of the choke coil Lc larger than the L values of the choke coils L1 and L2. Thereby, the rectification loss of the
（ｈ） 実施形態の第３の昇圧手段に代えて、交流電源Ｖａｃの一方の端子と他方の端子には、２つのチョークコイルＬｃ１，Ｌｃ２（不図示）を接続し、これらチョークコイルＬｃ１，Ｌｃ２に、それぞれダイオードＤ１，Ｄ２を順方向接続し、ダイオードＤ１，Ｄ２のカソード端子をＦＥＴＱｃのドレイン端子に接続して、新たな第３の昇圧手段を構成してもよい。これにより、実施形態の第３の昇圧手段と同様に、交流電源Ｖａｃの一方の出力電圧が正のときに昇圧した電圧を出力すると共に、交流電源Ｖａｃの他方の出力電圧が正のときに昇圧した電圧を出力することができる。 (H) Instead of the third booster of the embodiment, two choke coils Lc1 and Lc2 (not shown) are connected to one terminal and the other terminal of the AC power supply Vac, and these choke coils Lc1 and Lc2 are connected. In addition, the diodes D1 and D2 may be connected in the forward direction, and the cathode terminals of the diodes D1 and D2 may be connected to the drain terminal of the FET Qc to form a new third boosting unit. As a result, similarly to the third booster of the embodiment, the boosted voltage is output when one output voltage of the AC power supply Vac is positive, and the boosted voltage is output when the other output voltage of the AC power supply Vac is positive. Output voltage.
Ｐ１ 昇圧型電力変換回路（第１の昇圧型電力変換回路）
Ｐ２ 昇圧型電力変換回路（第２の昇圧型電力変換回路）
Ｐｃ 昇圧型電力変換回路（第３の昇圧型電力変換回路）
Ｖａｃ 交流電源
Ｄ１ ダイオード（第１のダイオード）
Ｄ２ ダイオード（第２のダイオード）
Ｄ３ ダイオード（第３のダイオード）
Ｄ４ ダイオード（第４のダイオード）
Ｃ１ 平滑コンデンサ（平滑手段）
Ｌ１，Ｌ２，Ｌｃ チョークコイル
Ｄ５，Ｄ６，Ｄｃ ダイオード
Ｑ１，Ｑ２，Ｑｃ ＦＥＴ（スイッチ素子）
Ｖｓ１〜Ｖｓ３ 制御信号
１ 電源装置
２ 負荷
３ スイッチング制御部
P1 step-up power conversion circuit (first step-up power conversion circuit)
P2 step-up power conversion circuit (second step-up power conversion circuit)
Pc step-up power conversion circuit (third step-up power conversion circuit)
Vac AC power supply D1 diode (first diode)
D2 diode (second diode)
D3 diode (third diode)
D4 diode (fourth diode)
C1 Smoothing capacitor (smoothing means)
L1, L2, Lc Choke coil D5, D6, Dc Diode Q1, Q2, Qc FET (switch element)
Vs1 to
Claims (7)
交流電源の一方の出力電圧が正のときに昇圧した電圧を出力する第１の昇圧手段と、
前記交流電源の他方の出力電圧が正のときに昇圧した電圧を出力する第２の昇圧手段と、
前記交流電源の一方の出力電圧が正のときに昇圧した電圧を出力すると共に、前記交流電源の他方の出力電圧が正のときに昇圧した電圧を出力する第３の昇圧手段と、
前記第１の昇圧手段の出力電圧、前記第２の昇圧手段の出力電圧、および前記第３の昇圧手段の出力電圧を合成して平滑化する平滑手段と、
前記交流電源の出力電圧の極性に応じて、前記第１の昇圧手段と前記第３の昇圧手段とによるインターリーブ動作と、前記第２の昇圧手段と前記第３の昇圧手段とによるインターリーブ動作とを交互に行わせるように、前記第１の昇圧手段の制御端子、前記第２の昇圧手段の制御端子、前記第３の昇圧手段の制御端子にそれぞれ制御信号を出力するスイッチング制御部と、
を備え、
前記第１、第２、第３の昇圧手段は、それぞれ他の昇圧手段と同様に構成されている、
ことを特徴とする電源装置。 A bridgeless power supply device that performs interleave operation,
First boosting means for outputting a boosted voltage when one output voltage of the AC power supply is positive;
Second boosting means for outputting a boosted voltage when the other output voltage of the AC power supply is positive;
Third boosting means for outputting a boosted voltage when one output voltage of the AC power supply is positive, and outputting a boosted voltage when the other output voltage of the AC power supply is positive;
Smoothing means for combining and smoothing the output voltage of the first boosting means, the output voltage of the second boosting means, and the output voltage of the third boosting means;
Depending on the polarity of the output voltage of the AC power supply, an interleaving operation by the first boosting means and the third boosting means and an interleaving operation by the second boosting means and the third boosting means are performed. A switching control unit for outputting control signals to the control terminal of the first boosting means, the control terminal of the second boosting means, and the control terminal of the third boosting means so as to be alternately performed;
Equipped with a,
Each of the first, second, and third boosting units is configured similarly to the other boosting units.
A power supply device characterized by that.
前記交流電源の一方の出力電圧が正のとき、順方向電流が流れる第１のダイオードと、
前記交流電源の他方の出力電圧が正のとき、順方向電流が流れる第２のダイオードと、
前記交流電源の一方の出力電圧が正のときと前記交流電源の他方の出力電圧が正のときとに入力電流が流れるチョークコイルと、
前記チョークコイルとグランドとの間に電流を流すか否かを切り換えるスイッチ素子と、
前記チョークコイルが放出する電流を流して当該第３の昇圧手段の出力電圧とするダイオードと、
を備えたことを特徴とする請求項１に記載の電源装置。 The third boosting means includes
A first diode through which a forward current flows when one output voltage of the AC power supply is positive;
A second diode through which a forward current flows when the other output voltage of the AC power supply is positive;
A choke coil through which an input current flows when one output voltage of the AC power supply is positive and when the other output voltage of the AC power supply is positive;
A switching element for switching whether or not to pass a current between the choke coil and the ground;
A diode that causes the current discharged from the choke coil to flow and sets the output voltage of the third booster;
The power supply device according to claim 1, further comprising:
交流電源の一方の出力端子に、入力端子が接続された第１の昇圧型電力変換回路と、
前記交流電源の他方の出力端子に、入力端子が接続された第２の昇圧型電力変換回路と、
前記交流電源の一方の出力端子にアノード端子が接続された第１のダイオードと、
前記交流電源の他方の出力端子にアノード端子が接続された第２のダイオードと、
前記第１のダイオードのカソード端子および前記第２のダイオードのカソード端子が、入力端子に接続された第３の昇圧型電力変換回路と、
グランドにアノード端子が接続され、前記交流電源の他方の出力端子にカソード端子が接続された第３のダイオードと、
グランドにアノード端子が接続され、前記交流電源の一方の出力端子にカソード端子が接続された第４のダイオードと、
前記第１の昇圧型電力変換回路の出力端子、前記第２の昇圧型電力変換回路の出力端子、および前記第３の昇圧型電力変換回路の出力端子が一端に接続され、他端がグランドに接続され、かつ、負荷に並列に接続されている平滑コンデンサと、
前記交流電源の出力電圧の極性に応じて、前記第１の昇圧型電力変換回路と前記第３の昇圧型電力変換回路とによるインターリーブ動作と、前記第２の昇圧型電力変換回路と前記第３の昇圧型電力変換回路とによるインターリーブ動作とを交互に行わせるように、前記第１の昇圧型電力変換回路の制御端子、前記第２の昇圧型電力変換回路の制御端子、前記第３の昇圧型電力変換回路の制御端子にそれぞれ制御信号を出力するスイッチング制御部と、
を備え、
前記第１、第２、第３の昇圧型電力変換回路は、それぞれ他の昇圧型電力変換回路と同様に構成されている、
ことを特徴とする電源装置。 A bridgeless power supply device that performs interleave operation,
A first step-up power conversion circuit having an input terminal connected to one output terminal of the AC power supply;
A second step-up power conversion circuit having an input terminal connected to the other output terminal of the AC power supply;
A first diode having an anode terminal connected to one output terminal of the AC power supply;
A second diode having an anode terminal connected to the other output terminal of the AC power supply;
A third boost type power conversion circuit in which a cathode terminal of the first diode and a cathode terminal of the second diode are connected to an input terminal;
A third diode having an anode terminal connected to the ground and a cathode terminal connected to the other output terminal of the AC power supply;
A fourth diode having an anode terminal connected to the ground and a cathode terminal connected to one output terminal of the AC power supply;
The output terminal of the first boost type power conversion circuit, the output terminal of the second boost type power conversion circuit, and the output terminal of the third boost type power conversion circuit are connected to one end, and the other end is connected to the ground. A smoothing capacitor connected and connected in parallel to the load;
Depending on the polarity of the output voltage of the AC power supply, the interleaving operation by the first boost power converter circuit and the third boost power converter circuit, the second boost power converter circuit, and the third A control terminal of the first boosting power conversion circuit, a control terminal of the second boosting power conversion circuit, and the third boosting so as to alternately perform an interleave operation with the boosting power conversion circuit of A switching control unit that outputs a control signal to each control terminal of the power converter circuit,
Equipped with a,
The first, second, and third boost type power conversion circuits are configured in the same manner as other boost type power conversion circuits, respectively.
A power supply device characterized by that.
チョークコイルと、
アノード端子が前記チョークコイルの一端に接続されたダイオードと、
一方の端子が前記チョークコイルの一端および前記ダイオードのアノード端子に接続され、他方の端子がグランドに接続されたスイッチ素子と、
を備え、
当該昇圧型電力変換回路の出力端子は、前記ダイオードのカソード端子であり、
当該昇圧型電力変換回路の入力端子は、前記チョークコイルの他端であり、
当該昇圧型電力変換回路の制御端子は、前記スイッチ素子の制御端子である、
ことを特徴とする請求項３に記載の電源装置。 The first boost power conversion circuit, the second boost power conversion circuit, and the third boost power conversion circuit are respectively
A choke coil,
A diode having an anode terminal connected to one end of the choke coil;
A switching element having one terminal connected to one end of the choke coil and the anode terminal of the diode, and the other terminal connected to the ground;
With
The output terminal of the boost type power conversion circuit is a cathode terminal of the diode,
The input terminal of the boost type power conversion circuit is the other end of the choke coil,
The control terminal of the boost type power conversion circuit is the control terminal of the switch element.
The power supply device according to claim 3.
ことを特徴とする請求項３または請求項４に記載の電源装置。 The switching control unit has a phase different from the phase of the control signal output to the control terminal of the first boost type power conversion circuit and outputs to the control terminal of the second boost type power conversion circuit Outputting a control signal having a phase different from the phase of the control signal to a control terminal of the third step-up power conversion circuit;
The power supply device according to claim 3 or 4 , wherein
ことを特徴とする請求項５に記載の電源装置。 The switching control unit is configured such that the control signal output to the control terminal of the first boost type power conversion circuit is off and the control signal output to the control terminal of the second boost type power conversion circuit is off. A control signal that is turned on during the period is output to a control terminal of the third boost type power converter circuit;
The power supply device according to claim 5 .
前記交流電源の他方の出力端子に、入力端子が接続された第２の昇圧型電力変換回路と、
前記交流電源の一方の出力端子にアノード端子が接続された第１のダイオードと、
前記交流電源の他方の出力端子にアノード端子が接続された第２のダイオードと、
前記第１のダイオードのカソード端子および前記第２のダイオードのカソード端子が、入力端子に接続された第３の昇圧型電力変換回路と、
グランドにアノード端子が接続され、前記交流電源の他方の出力端子にカソード端子が接続された第３のダイオードと、
グランドにアノード端子が接続され、前記交流電源の一方の出力端子にカソード端子が接続された第４のダイオードと、
前記第１の昇圧型電力変換回路の出力端子、前記第２の昇圧型電力変換回路の出力端子、および前記第３の昇圧型電力変換回路の出力端子が一端に接続され、他端がグランドに接続され、かつ、負荷に並列に接続されている平滑コンデンサと、
前記交流電源の出力電圧の極性に応じて、前記第１の昇圧型電力変換回路と前記第３の昇圧型電力変換回路とによるインターリーブ動作と、前記第２の昇圧型電力変換回路と前記第３の昇圧型電力変換回路とによるインターリーブ動作とを交互に行わせるように、前記第１の昇圧型電力変換回路の制御端子、前記第２の昇圧型電力変換回路の制御端子、前記第３の昇圧型電力変換回路の制御端子にそれぞれ制御信号を出力し、かつ前記第１の昇圧型電力変換回路の制御端子および前記第２の昇圧型電力変換回路の制御端子に同じ位相の制御信号を出力するスイッチング制御部と、
を備えたことを特徴とする電源装置。 A first step-up power conversion circuit having an input terminal connected to one output terminal of the AC power supply;
A second step-up power conversion circuit having an input terminal connected to the other output terminal of the AC power supply;
A first diode having an anode terminal connected to one output terminal of the AC power supply;
A second diode having an anode terminal connected to the other output terminal of the AC power supply;
A third boost type power conversion circuit in which a cathode terminal of the first diode and a cathode terminal of the second diode are connected to an input terminal;
A third diode having an anode terminal connected to the ground and a cathode terminal connected to the other output terminal of the AC power supply;
A fourth diode having an anode terminal connected to the ground and a cathode terminal connected to one output terminal of the AC power supply;
The output terminal of the first boost type power conversion circuit, the output terminal of the second boost type power conversion circuit, and the output terminal of the third boost type power conversion circuit are connected to one end, and the other end is connected to the ground. A smoothing capacitor connected and connected in parallel to the load;
Depending on the polarity of the output voltage of the AC power supply, the interleaving operation by the first boost power converter circuit and the third boost power converter circuit, the second boost power converter circuit, and the third A control terminal of the first boosting power conversion circuit, a control terminal of the second boosting power conversion circuit, and the third boosting so as to alternately perform an interleave operation with the boosting power conversion circuit of A control signal is output to each of the control terminals of the power conversion circuit , and a control signal having the same phase is output to the control terminal of the first boost power conversion circuit and the control terminal of the second boost power conversion circuit. A switching control unit;
A power supply device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011249395A JP5767567B2 (en) | 2011-11-15 | 2011-11-15 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011249395A JP5767567B2 (en) | 2011-11-15 | 2011-11-15 | Power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013106453A JP2013106453A (en) | 2013-05-30 |
| JP5767567B2 true JP5767567B2 (en) | 2015-08-19 |
Family
ID=48625607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011249395A Expired - Fee Related JP5767567B2 (en) | 2011-11-15 | 2011-11-15 | Power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5767567B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180040461A1 (en) * | 2016-08-02 | 2018-02-08 | Advanced Energy Industries, Inc. | Application of diode box to reduce crazing in glass coatings |
| CN111262468B (en) * | 2020-02-02 | 2022-05-20 | 南京理工大学 | High-frequency electrosurgical inverter and dual-mode smooth switching and soft switching control method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4096696B2 (en) * | 2002-10-28 | 2008-06-04 | 富士電機システムズ株式会社 | Rectifier |
| JP4672363B2 (en) * | 2004-12-28 | 2011-04-20 | 株式会社東芝 | Converter power circuit |
| JP2009177935A (en) * | 2008-01-24 | 2009-08-06 | Panasonic Corp | Dc power supply |
| ES2729186T3 (en) * | 2008-09-01 | 2019-10-30 | Mitsubishi Electric Corp | Converter circuit and control unit for motor drive, air conditioner, refrigerator and induction heating cooker equipped with the circuit |
-
2011
- 2011-11-15 JP JP2011249395A patent/JP5767567B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013106453A (en) | 2013-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8737097B1 (en) | Electronically isolated method for an auto transformer 12-pulse rectification scheme suitable for use with variable frequency drives | |
| US10250159B2 (en) | Five-level inverter topology with high voltage utilization ratio | |
| US20080304292A1 (en) | Isolated high power bi-directional dc-dc converter | |
| Maali et al. | Double-deck buck-boost converter with soft switching operation | |
| CN101958657A (en) | Power supply switching circuit, equipment and alternate control method of power factor correction circuit | |
| JP2009529305A (en) | Interleaved soft switching bridge power converter | |
| Siwakoti et al. | Power electronics converters—An overview | |
| US20120187879A1 (en) | Zero-voltage-transition soft switching converter | |
| JP2009005579A (en) | Power conversion circuit | |
| CN103929074B (en) | Single Stage Ac/dc Converter | |
| JP2007068392A (en) | Multiphase buck converter having a plurality of coupling inductors | |
| JP5925346B1 (en) | Power converter | |
| JP2011244583A (en) | Switching power supply device | |
| JP5210331B2 (en) | Interleaved bridgeless power factor corrector and control method thereof | |
| Kumar et al. | Single-stage isolated 48V-to-1.8 V point-of-load converter utilizing an impedance control network and integrated magnetic structures | |
| JP6298195B2 (en) | Power conversion system and operation method thereof | |
| CN112398329B (en) | Bidirectional power factor correction module | |
| KR20190115364A (en) | Single and three phase combined charger | |
| Gao et al. | Topological design and modulation strategy for buck–boost three-level inverters | |
| JP5767567B2 (en) | Power supply | |
| EP2638628A1 (en) | Voltage converter comprising a storage inductor with one winding and a storage inductor with two windings | |
| TW201121218A (en) | Interlaced bridgeless power factor corrector and control method. | |
| Calderon-Lopez et al. | High-power dual-interleaved ZVS boost converter with interphase transformer for electric vehicles | |
| Safaee et al. | Multiblock soft-switched bidirectional AC–AC converter using a single loss-less active snubber block | |
| Cao et al. | An improved bridgeless interleaved boost PFC rectifier with optimized magnetic utilization and reduced sensing noise |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150619 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5767567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |