JP5742464B2 - Data processing apparatus and data processing method - Google Patents

Data processing apparatus and data processing method Download PDF

Info

Publication number
JP5742464B2
JP5742464B2 JP2011114413A JP2011114413A JP5742464B2 JP 5742464 B2 JP5742464 B2 JP 5742464B2 JP 2011114413 A JP2011114413 A JP 2011114413A JP 2011114413 A JP2011114413 A JP 2011114413A JP 5742464 B2 JP5742464 B2 JP 5742464B2
Authority
JP
Japan
Prior art keywords
encoded data
data
unit
distribution
code length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011114413A
Other languages
Japanese (ja)
Other versions
JP2012244519A (en
Inventor
渡部　康弘
康弘 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011114413A priority Critical patent/JP5742464B2/en
Publication of JP2012244519A publication Critical patent/JP2012244519A/en
Application granted granted Critical
Publication of JP5742464B2 publication Critical patent/JP5742464B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本発明は、データ処理装置、及びデータ処理方法に関する。   The present invention relates to a data processing apparatus and a data processing method.

可変長符号化は、固定符号長のデータをその発生頻度に応じた符号長の符号化データに変換し、平均符号長を短縮するデータ圧縮方法である。可変長符号化は、たとえば、画像データや音声データの圧縮に用いられる。たとえば、画像データを圧縮する場合、ラスタスキャン順に並んだ画素値データが、それぞれの発生頻度に応じた可変長の符号化データに変換される。そして、圧縮された画像データを展開するときには、個々の符号化データが順次復号される。復号処理では、符号化データが、もとの画素値データに変換される。   Variable-length coding is a data compression method that converts fixed-code-length data into coded data having a code length corresponding to the frequency of occurrence, and shortens the average code length. Variable length coding is used, for example, for compression of image data and audio data. For example, when compressing image data, pixel value data arranged in raster scan order is converted into encoded data of variable length according to the frequency of occurrence. When decompressing the compressed image data, the individual encoded data is sequentially decoded. In the decoding process, the encoded data is converted into the original pixel value data.

可変調符号化・復号を高速化するための方法の一つとして、復号処理の並列化が提案されている（たとえば、特許文献１〜３）。一例では、符号化時に符号化データを所定の単位で複数のに分割し、その分割単位ごとにユニークコードを挿入する。復号時には、ユニークコードを検出することにより、符号化時に分割されたデータを認識し、分割された単位で複数の復号回路に分配し、並列して復号処理が行われる。そして、系列ごとの復号データを連結することで、展開したデータが得られる。   As one of methods for speeding up the modulation / decoding, a parallel decoding process has been proposed (for example, Patent Documents 1 to 3). In one example, encoded data is divided into a plurality of predetermined units at the time of encoding, and a unique code is inserted for each divided unit. At the time of decoding, by detecting the unique code, the data divided at the time of encoding is recognized, distributed to a plurality of decoding circuits in divided units, and decoding processing is performed in parallel. Then, the expanded data is obtained by concatenating the decoded data for each series.

特開平０１−２０９８１９号公報Japanese Unexamined Patent Publication No. 01-209819 特開平０７−２３３９７号公報Japanese Patent Laid-Open No. 07-23397 特開平１１−３４１４８９号公報Japanese Patent Laid-Open No. 11-341489

可変長符号化における復号処理において、複数の復号回路に分配された系列毎の処理時間について考える。可変長符号化データの復号処理は、処理単位内に符号化されているデータ数や各符号化データの符号長によって、処理時間が異なる。処理単位内の符号化データ数や符号長が大きい系列ほど、処理時間が長くなり、その一方で、処理単位内の符号化データ数や符号長が小さい系列では、無駄な待ち時間が生じる。よって、復号処理全体としての処理時間は、合計の符号化データ数や符号長が大きい系列での処理時間に制約される。このように、復号処理を並列化したとしても、処理の高速化が制限されるという問題がある。   Consider processing time for each sequence distributed to a plurality of decoding circuits in decoding processing in variable length coding. The decoding process for variable-length encoded data differs in processing time depending on the number of data encoded in the processing unit and the code length of each encoded data. A sequence with a larger number of encoded data and code length within a processing unit has a longer processing time, while a sequence with a smaller number of encoded data and code length within a processing unit has a wasteful waiting time. Therefore, the processing time of the entire decoding process is limited to the processing time in a sequence having a large number of encoded data and a large code length. Thus, even if the decoding process is parallelized, there is a problem that the speeding up of the process is limited.

そこで、本発明の目的は、符号化データの並列化された復号処理をさらに高速化する、データ処理装置等を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a data processing apparatus and the like that further speeds up the parallel decoding processing of encoded data.

上記の目的を達成するための一態様におけるデータ処理装置は、符号化処理部においては、連続するＮ個（Ｎは複数）の可変長符号化された符号化データをそれぞれ累積するＮ個の累積部と、前記符号化データを前記Ｎ個の累積部のいずれかに、当該Ｎ個の累積部における前記符号化データの累積符号長の差が小さくなるように振り分ける振分部とを有する。   In the data processing device according to one aspect for achieving the above object, the encoding processing unit accumulates N (N is a plurality) continuous variable-length encoded data, each of which accumulates N pieces. And a distribution unit that distributes the encoded data to one of the N accumulation units so that a difference in the accumulated code length of the encoded data in the N accumulation units is small.

また、復号処理部においては、前記Ｎ個の累積部に累積された前記符号化データをそれぞれ並列して順次復号するＮ個の復号部と、前記Ｎ個の復号部によりそれぞれ復号されたＮ個の復号データを前記振分部による振分けに従ってもとの順序に並べ替える並替部とを有する。   In the decoding processing unit, N decoding units that sequentially decode the encoded data accumulated in the N accumulating units in parallel, and N decoding units respectively decoded by the N decoding units. A rearrangement unit that rearranges the decoded data in the original order according to the distribution by the distribution unit.

以下に説明する実施形態によれば、振り分けられた符号化データ系列の符号化データ数および符号長を略均等化でき、符号化データの並列化された復号処理をさらに高速化することができる。   According to the embodiment described below, the number of encoded data and the code length of the distributed encoded data series can be substantially equalized, and the parallelized decoding process of the encoded data can be further speeded up.

データ処理装置が適用される、画像処理装置の構成例を示す図である。It is a figure which shows the structural example of the image processing apparatus to which a data processing apparatus is applied. 画像圧縮展開部１４の詳細な構成を示す図である。3 is a diagram illustrating a detailed configuration of an image compression / decompression unit 14. 可変長符号化部２２の詳細な構成例を示す図である。3 is a diagram illustrating a detailed configuration example of a variable length encoding unit 22. FIG. 累積部ＶＳＦＴ＿Ａの詳細な構成例を示す図である。It is a figure which shows the detailed structural example of accumulation | storage part VSFT_A. 振分部３０による振分けの具体例を示す図であるIt is a figure which shows the specific example of distribution by the distribution part 30. 可変長符号化部２２の動作手順を説明するフローチャート図である。FIG. 6 is a flowchart for explaining an operation procedure of the variable length coding unit 22. 可変長復号部２４の詳細な構成例を示す図である。3 is a diagram illustrating a detailed configuration example of a variable length decoding unit 24. FIG. 復号部ＶＬＤ＿Ａの詳細な構成例を示す図である。It is a figure which shows the detailed structural example of the decoding part VLD_A. 並替部５０による並べ替えを説明する図である。It is a figure explaining the rearrangement by the rearrangement part. 可変長復号部２４の動作手順を説明するフローチャート図である。FIG. 10 is a flowchart illustrating an operation procedure of the variable length decoding unit 24. Ｎ＝３の例における可変長符号化部２２の構成を示す図である。It is a figure which shows the structure of the variable length encoding part 22 in the example of N = 3. 可変長符号化部２２の動作手順を説明するフローチャート図である。FIG. 6 is a flowchart for explaining an operation procedure of the variable length coding unit 22. 可変長符号化部２２の動作手順を説明するフローチャート図である。FIG. 6 is a flowchart for explaining an operation procedure of the variable length coding unit 22. Ｎ＝３の例における可変長復号部２４の構成を示す図である。It is a figure which shows the structure of the variable length decoding part 24 in the example of N = 3. 図１４の可変長復号部２４の動作手順を説明するフローチャート図であるIt is a flowchart figure explaining the operation | movement procedure of the variable-length decoding part 24 of FIG. 第２の実施形態における可変長符号化部２２の構成例を示す図である。It is a figure which shows the structural example of the variable-length encoding part 22 in 2nd Embodiment. テーブル種別ＴＢＬ０の例を示す図である。It is a figure which shows the example of table classification TBL0. 符号化データのビットパターンについて説明する図である。It is a figure explaining the bit pattern of coding data. 第２の実施形態における累積部ＶＳＦＴ＿Ａの詳細な構成例である。It is a detailed example of composition of accumulation part VSFT_A in a 2nd embodiment. 第２の実施形態における可変長符号化部２２の動作手順を説明するフローチャート図である。It is a flowchart figure explaining the operation | movement procedure of the variable-length encoding part 22 in 2nd Embodiment. サブルーチンＳＲ１のフローチャート図である。It is a flowchart figure of subroutine SR1. サブルーチンＳＲ２のフローチャート図である。It is a flowchart figure of subroutine SR2. サブルーチンＳＲ３のフローチャート図である。It is a flowchart figure of subroutine SR3. サブルーチンＳＲ４のフローチャート図である。It is a flowchart figure of subroutine SR4. 第２の実施形態における可変長復号部２４の構成例を示す図である。It is a figure which shows the structural example of the variable-length decoding part 24 in 2nd Embodiment. 第２の実施形態における復号部ＶＬＤ＿Ａの詳細な構成例を示す図である。It is a figure which shows the detailed structural example of the decoding part VLD_A in 2nd Embodiment. 第２の実施形態における可変長復号２４の動作手順を説明するフローチャート図である。It is a flowchart figure explaining the operation | movement procedure of the variable-length decoding 24 in 2nd Embodiment. サブルーチンＳＲ１１のフローチャート図である。It is a flowchart figure of subroutine SR11. サブルーチンＳＲ１２のフローチャート図である。It is a flowchart figure of subroutine SR12.

以下、図面にしたがって本発明の実施の形態について説明する。但し、適用される技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the applied technical scope is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof.

図１は、データ処理装置が適用される、画像処理装置の構成例を示す。画像処理装置２は、画像入力、画像処理、及び画像出力の各処理を行う。画像処理装置２は、たとえば画像処理用のＬＳＩ（Large Scale Integration）である。入力される画像データは、たとえば、不図示の撮像装置から送られる、撮像画像の画素値データである。画像データは、たとえば、フレームや、フレームを分割した領域といった処理単位ごとに画像処理される。また、画像処理された画像データの出力先は、たとえば不図示の表示装置や記録装置などである。画像処理装置２は、画像処理の前後に、処理単位ごとの画像データを外部メモリ４に格納する。その際、画像圧縮展開部１４が、画像データの圧縮・展開を行う。ここでは、画像圧縮展開部１４に、データ処理装置が含まれる。なお、外部メモリ４は、たとえば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などの大容量のメモリである。   FIG. 1 shows a configuration example of an image processing apparatus to which a data processing apparatus is applied. The image processing apparatus 2 performs each process of image input, image processing, and image output. The image processing device 2 is, for example, an LSI (Large Scale Integration) for image processing. The input image data is, for example, pixel value data of a captured image sent from an imaging device (not shown). The image data is subjected to image processing for each processing unit such as a frame or an area obtained by dividing the frame. The output destination of the image data subjected to the image processing is, for example, a display device or a recording device (not shown). The image processing apparatus 2 stores image data for each processing unit in the external memory 4 before and after image processing. At that time, the image compression / decompression unit 14 compresses / decompresses the image data. Here, the image compression / decompression unit 14 includes a data processing device. The external memory 4 is a large-capacity memory such as an SDRAM (Synchronous Dynamic Random Access Memory).

画像処理装置２では、制御部６からの制御信号に応答して、画像入力部８、画像処理部１０、画像出力部１２、画像圧縮展開部１４、及びメモリ制御部１６が動作する。画像入力が行われるとき、画像入力部８は、外部から入力される画像データを画像圧縮展開部１４に送る。画像圧縮展開部１４は、画像データを圧縮してメモリ制御部１６に送る。メモリ制御部１６は、圧縮された画像データ（以下、圧縮画像データ）を外部メモリ４に格納する。次いで、画像処理が行われるとき、メモリ制御部１６は、外部メモリ４から圧縮画像データを読み出し、画像圧縮展開部１４に送る。画像圧縮展開部１４は、圧縮画像データを展開し、画像処理部１０に送る。画像処理部１０は、展開された画像データに画像処理を行い、画像圧縮展開部１４に送る。画像処理は、たとえば、輝度等の補正処理や色変換処理などである。画像圧縮展開部１４は、画像処理された画像データを圧縮し、メモリ制御部１６に送る。メモリ制御部１６は、圧縮画像データを外部メモリ４に格納する。そして、画像出力が行われるとき、メモリ制御部１６は、外部メモリ４から圧縮画像データを読み出し、画像圧縮展開部１４に送る。画像圧縮展開部１４は、圧縮画像データを展開し、画像出力部１２に送る。画像出力部１２は、展開された画像データを外部に出力する。   In the image processing apparatus 2, the image input unit 8, the image processing unit 10, the image output unit 12, the image compression / decompression unit 14, and the memory control unit 16 operate in response to a control signal from the control unit 6. When image input is performed, the image input unit 8 sends image data input from the outside to the image compression / decompression unit 14. The image compression / decompression unit 14 compresses the image data and sends it to the memory control unit 16. The memory control unit 16 stores the compressed image data (hereinafter, compressed image data) in the external memory 4. Next, when image processing is performed, the memory control unit 16 reads the compressed image data from the external memory 4 and sends it to the image compression / decompression unit 14. The image compression / decompression unit 14 decompresses the compressed image data and sends it to the image processing unit 10. The image processing unit 10 performs image processing on the developed image data and sends the processed image data to the image compression / decompression unit 14. The image processing is, for example, correction processing such as luminance or color conversion processing. The image compression / decompression unit 14 compresses the image data subjected to the image processing and sends the compressed image data to the memory control unit 16. The memory control unit 16 stores the compressed image data in the external memory 4. When image output is performed, the memory control unit 16 reads the compressed image data from the external memory 4 and sends the compressed image data to the image compression / decompression unit 14. The image compression / decompression unit 14 decompresses the compressed image data and sends it to the image output unit 12. The image output unit 12 outputs the developed image data to the outside.

図２は、画像圧縮展開部１４の詳細な構成を示す。画像圧縮展開部１４は、画像圧縮部１８と、画像展開部１９とを有する。   FIG. 2 shows a detailed configuration of the image compression / decompression unit 14. The image compression / decompression unit 14 includes an image compression unit 18 and an image expansion unit 19.

画像圧縮部１８は、画素予測差分算出部２０と可変長符号化部２２を有する。画素予測差分算出部２０は、入力される画像データから、連続する符号化対象データＤ＿ｍ（ｍ＝０、１、２、３、・・・）を生成する。入力される画像データは、ラスタスキャン順に連続した画素値データである。画素予測差分算出部２０は、連続する画素における先行の画素の画素値から後続の画素の画素値を予測する。そして、画素予測差分算出部２０は、後続の画素の予測値と実際の画素値との差分である画素予測差分を算出する。よって、ラスタスキャン順に連続した画素予測値差分が、連続する符号化対象データＤ＿ｍとして生成される。なお、画素予測差分値に０が連続する場合には、連続する０値をまとめて符号化するランレングス符号化を用いて、符号化対象データ数を減らすことも可能である。例えば、画素予測差分として０が複数個続いていることを示すデータを一つの符号化対象データとすることで、画素予測差分（値は０）を複数個符号化するよりも、符号化データ数を削減することができる。次いで、可変長符号化部２２は、連続する符号化対象データＤ＿ｍを可変長符号化し、連続する符号化データＥ＿ｍに変換する。個々の符号化対象データＤ＿ｍは、その発生頻度に応じた符号長の符号化データＥ＿ｍに変換される。連続する可変長符号化データＥ＿ｍはビット列化され、圧縮画像データとしてメモリ制御部１６に出力される。そして、圧縮画像データが、外部メモリ４に格納される。   The image compression unit 18 includes a pixel prediction difference calculation unit 20 and a variable length encoding unit 22. The pixel prediction difference calculation unit 20 generates continuous encoding target data D_m (m = 0, 1, 2, 3,...) From input image data. The input image data is pixel value data continuous in the raster scan order. The pixel prediction difference calculation unit 20 predicts the pixel value of the subsequent pixel from the pixel value of the previous pixel in consecutive pixels. Then, the pixel prediction difference calculation unit 20 calculates a pixel prediction difference that is a difference between the predicted value of the subsequent pixel and the actual pixel value. Therefore, pixel prediction value differences that are consecutive in the raster scan order are generated as continuous encoding target data D_m. In addition, when 0 continues to a pixel prediction difference value, it is also possible to reduce the number of encoding target data using run-length encoding that encodes consecutive 0 values together. For example, the number of encoded data is larger than encoding a plurality of pixel prediction differences (value is 0) by making data indicating that a plurality of pixel prediction differences are continued as one encoding target data. Can be reduced. Next, the variable length coding unit 22 performs variable length coding on the continuous encoding target data D_m and converts the data into continuous encoded data E_m. Individual encoding target data D_m is converted into encoded data E_m having a code length corresponding to the frequency of occurrence. The continuous variable length encoded data E_m is converted into a bit string and output to the memory control unit 16 as compressed image data. Then, the compressed image data is stored in the external memory 4.

画像展開部１９は、可変長復号部２４と画素予測補償部２６を有する。可変長復号部２４は、連続する符号化データＥ＿ｍを取得して復号する。符号化データＥ＿ｍは、ビット列化された状態で、メモリ制御部１６により外部メモリ４から読み出される。可変長復号部２４は、個々の符号化データＥ＿ｍを、その符号長に応じた発生頻度を有する復号データＦ＿ｍに復号する。ここで、復号される復号データＦ＿ｍは、画素値予測差分データである。よって、ラスタスキャン順に連続する画素値予測差分データが、可変長復号部２４から出力される。次いで、画素予測補償部２６は、復号データＦ＿ｍに基づき、画素ごとの画素値を算出する。ラスタスキャン順に連続する画素値データは、展開された画像データとして出力される。   The image development unit 19 includes a variable length decoding unit 24 and a pixel prediction compensation unit 26. The variable length decoding unit 24 acquires and decodes continuous encoded data E_m. The encoded data E_m is read from the external memory 4 by the memory control unit 16 in a state of being converted into a bit string. The variable length decoding unit 24 decodes each encoded data E_m into decoded data F_m having a frequency of occurrence according to the code length. Here, the decoded data F_m to be decoded is pixel value prediction difference data. Therefore, pixel value prediction difference data that is consecutive in the raster scan order is output from the variable length decoding unit 24. Next, the pixel prediction compensation unit 26 calculates a pixel value for each pixel based on the decoded data F_m. Pixel value data continuous in the raster scan order is output as expanded image data.

ここでは、可変長符号化部２２と可変長復号部２４が、データ処理装置に対応する例である。以下、可変長符号化部２２と可変長復号部２４の詳細について、第１、第２の実施形態に分けて説明する。   Here, the variable length coding unit 22 and the variable length decoding unit 24 are examples corresponding to the data processing device. Hereinafter, the details of the variable length encoding unit 22 and the variable length decoding unit 24 will be described separately for the first and second embodiments.

［第１の実施形態］
図３は、可変長符号化部２２の詳細な構成例を示す。ここでは、可変長符号化部２２は、２系列の復号処理用の符号化を行うための構成を有する。符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２には、連続する符号化対象データＤ＿ｎが、Ｎ個ずつ（図３では、Ｎ＝２個ずつ）並列して入力される。たとえば、符号化対象データＤ＿ｎ（ｎ＝０、２、４、６、・・・）は符号化テーブルＴＢＬ０＿１に、符号化対象データＤ＿ｎ＋１は符号化テーブルＴＢＬ０＿２に入力される。符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２は、符号化対象データの値と、その発生頻度に応じた符号長の符号化データを対応付ける。ここでは、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２は、同じテーブルである。符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２は、符号化対象データＤ＿ｎ、Ｄ＿ｎ＋１がそれぞれ入力されると、対応する符号化データＥ＿ｎ、Ｅ＿ｎ＋１をそれぞれ出力する。また、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２は、符号化データＥ＿ｎ、Ｅ＿ｎ＋１の符号長Ｌ＿ｎ、Ｌ＿ｎ＋１をそれぞれ出力する。符号長Ｌ＿ｎ、Ｌ＿ｎ＋１は、比較部３２に入力される。 [First Embodiment]
FIG. 3 shows a detailed configuration example of the variable length encoding unit 22. Here, the variable length coding unit 22 has a configuration for performing coding for two series of decoding processes. In the encoding tables TBL0_1 and TBL0_2, N pieces of continuous encoding target data D_n are input in parallel (N = 2 in FIG. 3) in parallel. For example, encoding target data D_n (n = 0, 2, 4, 6,...) Is input to the encoding table TBL0_1, and encoding target data D_n + 1 is input to the encoding table TBL0_2. The encoding tables TBL0_1 and TBL0_2 associate values of encoding target data with encoded data having a code length corresponding to the frequency of occurrence. Here, the encoding tables TBL0_1 and TBL0_2 are the same table. When the encoding target data D_n and D_n + 1 are input to the encoding tables TBL0_1 and TBL0_2, respectively, corresponding encoding data E_n and E_n + 1 are output. Also, the encoding tables TBL0_1 and TBL0_2 output the code lengths L_n and L_n + 1 of the encoded data E_n and E_n + 1, respectively. The code lengths L_n and L_n + 1 are input to the comparison unit 32.

振分部３０は、符号化データＥ＿ｎ、Ｅ＿ｎ＋１を、２個の累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂに、それぞれの累積符号長の差が小さくなるように振り分ける。振り分け部３０の詳細については、後述する。累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂは、振分けられる符号化データＥ＿ｎ、またはＥ＿ｎ＋１をそれぞれ累積する。累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂには、振分けられる符号化データＥ＿ｎ、またはＥ＿ｎ＋１とともに、符号長Ｌ＿ｎ、またはＬ＿ｎ＋１が入力される。累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂは、符号長Ｌ＿ｎ、またはＬ＿ｎ＋１から、それぞれ累積する符号化データの累積符号長を算出する。符号化データＥ＿ｎ、またはＥ＿ｎ＋１は、累積符号長が所定のビット長になるまで、各累積部に累積される。所定のビット長は、任意に設定されるビット長であり、たとえば３２ビットである。累積された符号化データＥ＿ｎ、またはＥ＿ｎ＋１からなる３２ビット長の累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂは、それぞれ記憶部３６ａ、３６ｂに格納される。このとき、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂは、記憶部３６ａ、３６ｂに、データ書込みを指示するライトイネーブル信号ＷＥを出力する。記憶部３６ａ、３６ｂは、たとえば、フリップフロップ回路である。また、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂは、算出した累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂを、比較部３８に出力する。   The allocating unit 30 distributes the encoded data E_n and E_n + 1 to the two accumulating units VSFT_A and VSFT_B so that the difference between the accumulated code lengths becomes small. Details of the distribution unit 30 will be described later. Accumulating units VSFT_A and VSFT_B accumulate encoded data E_n or E_n + 1 to be distributed, respectively. The code length L_n or L_n + 1 is input to the accumulating units VSFT_A and VSFT_B together with the encoded data E_n or E_n + 1 to be distributed. The accumulating units VSFT_A and VSFT_B calculate the accumulated code length of the coded data accumulated from the code length L_n or L_n + 1, respectively. The encoded data E_n or E_n + 1 is accumulated in each accumulating unit until the accumulated code length reaches a predetermined bit length. The predetermined bit length is an arbitrarily set bit length, for example, 32 bits. Accumulated encoded data Dt_A and Dt_B of 32-bit length composed of accumulated encoded data E_n or E_n + 1 are stored in storage units 36a and 36b, respectively. At this time, the accumulation units VSFT_A and VSFT_B output the write enable signal WE instructing data writing to the storage units 36a and 36b. The storage units 36a and 36b are, for example, flip-flop circuits. Further, the accumulation units VSFT_A and VSFT_B output the calculated accumulation code lengths Sum_A and Sum_B to the comparison unit 38.

ここで、図４に、累積部ＶＳＦＴ＿Ａの詳細な構成例を示す。なお、累積部ＶＳＦＴ＿Ｂも、同じ構成を有する。よって、次の説明は、累積部ＶＳＦＴ＿Ｂにも適用される。   Here, FIG. 4 shows a detailed configuration example of the accumulating unit VSFT_A. Note that the accumulation unit VSFT_B also has the same configuration. Therefore, the following description is also applied to the accumulation unit VSFT_B.

各部の動作について、符号化データＥ＿ｎとその符号長Ｌ＿ｎが入力される場合を例として説明する。記憶部６０は、図示しないクロックに同期して入力される符号化データＥ＿ｎを一時的にラッチし、符号化データＥ＿ｎを可変シフタ・連結部６２に出力する。可変シフタ・連結部６２は、記憶部６４内のそれまでの累積符号化データＤｔ＿Ａに、記憶部６０内の符号化データＥ＿ｎを、その時点での累積符号長Ｓｕｍ＿１に応じてシフトして連結する。累積符号長Ｓｕｍ＿１は、加算器６８から入力される。こうして符号化データＥ＿ｎが累積され、累積符号化データＤｔ＿Ａが記憶部６４に格納される。なお、記憶部６０、６４は、たとえばフリップフロップ回路である。   The operation of each unit will be described by taking as an example the case where encoded data E_n and its code length L_n are input. The storage unit 60 temporarily latches the encoded data E_n input in synchronization with a clock (not shown), and outputs the encoded data E_n to the variable shifter / connector 62. The variable shifter / concatenation unit 62 shifts the encoded data E_n in the storage unit 60 to the accumulated encoded data Dt_A so far in the storage unit 64 by shifting according to the accumulated code length Sum_1 at that time. . The accumulated code length Sum_1 is input from the adder 68. Thus, the encoded data E_n is accumulated, and the accumulated encoded data Dt_A is stored in the storage unit 64. Storage units 60 and 64 are, for example, flip-flop circuits.

一方、記憶部６６は、記憶部６０が符号化データＥ＿ｎをラッチするタイミングと同期して、入力される符号長Ｌ＿ｎをラッチし、加算器６８に出力する。加算器６８は、可変シフタ・連結部６２におけるシフト量や記憶部３６ａに対する書込みイネーブル信号ＷＥを生成するための回路である。加算器６８は、記憶部７０内のその時点での累積符号長Ｓｕｍ＿１に、符号長Ｌ＿ｎを加算する。こうして累計された累積符号長Ｓｕｍ＿１は、可変シフタ・連結部６２に入力され、また、記憶部７０に格納される。累積符号長Ｓｕｍ＿１は、３２ビット長を示すたとえば５ビットのデータである。累積符号長Ｓｕｍ＿１が３２ビットを超えたことを示す繰り上げビットが、書込みイネーブル信号ＷＥとして、記憶部３６ａに出力される。よって、累積符号長Ｓｕｍ＿１が３２ビットを超えたとき、書込みイネーブル信号ＷＥは、書込みを許可する値「１」になる。これにより、記憶部６４に格納される累積符号化データＤｔ＿Ａは、累積符号長Ｓｕｍ＿１が３２ビットを超えたときに、記憶部３６ａに３２ビット分格納される。なお、記憶部６６、７０は、たとえば、フリップフロップ回路である。   On the other hand, the storage unit 66 latches the input code length L_n in synchronization with the timing at which the storage unit 60 latches the encoded data E_n, and outputs it to the adder 68. The adder 68 is a circuit for generating a shift amount in the variable shifter / connector 62 and a write enable signal WE for the storage unit 36a. The adder 68 adds the code length L_n to the accumulated code length Sum_1 at that time in the storage unit 70. The accumulated code length Sum_1 thus accumulated is input to the variable shifter / concatenation unit 62 and stored in the storage unit 70. The accumulated code length Sum_1 is, for example, 5-bit data indicating a 32-bit length. A carry bit indicating that the accumulated code length Sum_1 exceeds 32 bits is output to the storage unit 36a as the write enable signal WE. Therefore, when the accumulated code length Sum_1 exceeds 32 bits, the write enable signal WE has a value “1” that permits writing. Thus, the cumulative encoded data Dt_A stored in the storage unit 64 is stored in the storage unit 36a for 32 bits when the cumulative code length Sum_1 exceeds 32 bits. Storage units 66 and 70 are, for example, flip-flop circuits.

また、加算器７２は、記憶部７４内のそれまでの累積符号長Ｓｕｍ＿Ａに、符号長Ｌ＿ｎを加算する。記憶部７４は、たとえば、フリップフロップ回路である。そして、累計された累積符号長Ｓｕｍ＿Ａは、比較部３８に出力される。   The adder 72 adds the code length L_n to the accumulated code length Sum_A in the storage unit 74 so far. Storage unit 74 is, for example, a flip-flop circuit. The accumulated code length Sum_A is output to the comparison unit 38.

図３に戻る。振分部３０は、符号化データＥ＿ｎ、Ｅ＿ｎ＋１を２個の累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂのいずれかに、２個の累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂにおける符号化データＥ＿ｎ、Ｅ＿ｎ＋１の累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂの差が小さくなるように振り分ける。具体的には、振分判定部３１により、符号化データＥ＿ｎ、Ｅ＿ｎ＋１のうち符号長が長い方が、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂのうち累積符号長が短い方に振分けられる。また、符号化データＥ＿ｎ、Ｅ＿ｎ＋１のうち符号長が短い方が、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂのうち累積符号長が長い方に振り分けられる。ここにおいて実行される振り分けは、次の２通りである。なお、振り分け先は「→」で示される。
振分けＡ０：符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｂ
振分けＡ１：符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ａ
比較部３２は、２つの符号長Ｌ＿ｎ、Ｌ＿ｎ＋１の大小を比較する。比較結果は、振分判定部３１に入力される。また、比較部３８は、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂの大小を比較する。比較結果は、振分判定部３１に入力される。一方で、セレクタ３４ａ、３４ｂの両方に、符号化データＥ＿ｎとその符号長Ｌ＿ｎ、及び符号化データＥ＿ｎ＋１とその符号長Ｌ＿ｎ＋１が入力される。振分判定部３１は、符号化データＥ＿ｎ、Ｅ＿ｎ＋１の累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂへの振分けを示す振分けデータＣＳを生成する。振分けデータＣＳは、たとえば１ビットのデータである。振分けデータＣＳの値は、たとえば、振分けＡ０（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｂ）のときには「０」である。また、振分けデータＣＳは、振分けＡ１（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ａ）のときには「１」である。振分けデータＣＳは、制御信号としてセレクタ３４ａ、３４ｂに入力される。 Returning to FIG. The allocating unit 30 converts the encoded data E_n and E_n + 1 into one of the two accumulating units VSFT_A and VSFT_B, and the difference between the accumulated code lengths Sum_A and Sum_B of the encoded data E_n and E_n + 1 in the two accumulating units VSFT_A and VSFT_B. Sort so that becomes smaller. Specifically, the distribution determination unit 31 distributes the longer code length of the encoded data E_n and E_n + 1 to the shorter one of the accumulation units VSFT_A and VSFT_B. In addition, the shorter code length of the encoded data E_n and E_n + 1 is assigned to the longer cumulative code length of the accumulating units VSFT_A and VSFT_B. The distribution executed here is the following two types. The distribution destination is indicated by “→”.
Distribution A0: encoded data E_n → accumulation unit VSFT_A, encoded data E_n + 1 → accumulation unit VSFT_B
Distribution A1: Encoded data E_n → accumulation unit VSFT_B, encoded data E_n + 1 → accumulation unit VSFT_A
The comparison unit 32 compares the two code lengths L_n and L_n + 1. The comparison result is input to the distribution determination unit 31. The comparison unit 38 compares the accumulated code lengths Sum_A and Sum_B. The comparison result is input to the distribution determination unit 31. On the other hand, the encoded data E_n and its code length L_n, and the encoded data E_n + 1 and its code length L_n + 1 are input to both the selectors 34a and 34b. The distribution determination unit 31 generates distribution data CS indicating distribution of the encoded data E_n and E_n + 1 to the accumulation units VSFT_A and VSFT_B. The distribution data CS is, for example, 1-bit data. The value of the distribution data CS is “0” in the case of distribution A0 (encoded data E_n → accumulation unit VSFT_A, encoded data E_n + 1 → accumulation unit VSFT_B), for example. The distribution data CS is “1” in the case of distribution A1 (encoded data E_n → accumulation unit VSFT_B, encoded data E_n + 1 → accumulation unit VSFT_A). The distribution data CS is input to the selectors 34a and 34b as a control signal.

振分けデータＣＳが「０」のとき、セレクタ３４ａは、符号化データＥ＿ｎとその符号長Ｌ＿ｎを累積部ＶＳＦＴ＿Ａに出力する。また、このとき、セレクタ３４ｂは、符号化データＥ＿ｎ＋１とその符号長Ｌ＿ｎ＋１を累積部ＶＳＦＴ＿Ｂに出力する。また、振分けデータＣＳが「１」のとき、セレクタ３４ａは、符号化データＥ＿ｎ＋１とその符号長Ｌ＿ｎ＋１を累積部ＶＳＦＴ＿Ａに出力する。また、このとき、セレクタ３４ｂは、符号化データＥ＿ｎとその符号長Ｌ＿ｎを累積部ＶＳＦＴ＿Ｂに出力する。   When the distribution data CS is “0”, the selector 34a outputs the encoded data E_n and its code length L_n to the accumulating unit VSFT_A. At this time, the selector 34b outputs the encoded data E_n + 1 and its code length L_n + 1 to the accumulating unit VSFT_B. When the distribution data CS is “1”, the selector 34a outputs the encoded data E_n + 1 and its code length L_n + 1 to the accumulating unit VSFT_A. At this time, the selector 34b outputs the encoded data E_n and its code length L_n to the accumulating unit VSFT_B.

ビット列生成部４０は、２個の累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂに累積された符号化データＥ＿ｎ、Ｅ＿ｎ＋１を、一定のビット数ずつ連結してビット列ＢＳを生成する。具体的には、ビット列生成部４０は、記憶部３６ａに格納された累積符号化データＤｔ＿Ａと、記憶部３６ｂに格納された累積符号化データＤｔ＿Ｂを、一定のビット数ずつ交互に連結する。ビット列生成部４０は、たとえばマルチプレクサを有する。一定のビット数は、任意のビット数が可能であり、たとえば１ビットである。生成されたビット列ＢＳは、たとえば、可変長符号化部２２内のバッファメモリ４２に格納される。バッファメモリ４２は、たとえばＳＲＡＭ（Static RAM）である。   The bit string generator 40 generates a bit string BS by connecting the encoded data E_n and E_n + 1 accumulated in the two accumulators VSFT_A and VSFT_B by a certain number of bits. Specifically, the bit string generation unit 40 alternately couples the cumulative encoded data Dt_A stored in the storage unit 36a and the cumulative encoded data Dt_B stored in the storage unit 36b by a certain number of bits. The bit string generation unit 40 has a multiplexer, for example. The fixed number of bits can be any number of bits, for example, 1 bit. The generated bit string BS is stored, for example, in the buffer memory 42 in the variable length coding unit 22. The buffer memory 42 is, for example, an SRAM (Static RAM).

また、バッファメモリ４２には、振分判定部３１が生成する振分けデータＣＳも格納される。振分けデータＣＳは、ビット列ＢＳとは別に、あるいはビット列ＢＳの一部として格納される。ビット列ＢＳとは別に格納される場合、振分けデータＣＳは、たとえば、バッファメモリ４２のビット列ＢＳと異なる領域に格納される。その場合、たとえば、一対の累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂに対応する複数の振分けデータＣＳを、可変長符号化して圧縮してもよい。ビット列ＢＳの一部として格納される場合、たとえば、一対の累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂがマルチプレクスされるごとに、振分けデータＣＳが連結される。   The buffer memory 42 also stores distribution data CS generated by the distribution determination unit 31. The distribution data CS is stored separately from the bit string BS or as a part of the bit string BS. When stored separately from the bit string BS, the distribution data CS is stored in an area different from the bit string BS of the buffer memory 42, for example. In this case, for example, a plurality of distribution data CS corresponding to a pair of cumulative encoded data Dt_A and Dt_B may be compressed by variable length encoding. When stored as a part of the bit string BS, for example, each time a pair of cumulative encoded data Dt_A and Dt_B is multiplexed, the distribution data CS is concatenated.

バッファメモリに格納されたビット列ＢＳと振分けデータＣＳは、圧縮画像データとして、たとえば図１の外部メモリ４に格納される。このように、符号化データＥ＿ｎ、Ｅ＿ｎ＋１をビット列化することで、単一のアクセスにより符号化データＥ＿ｎ、Ｅ＿ｎ＋１をバッファメモリ４２に格納できる。   The bit string BS and distribution data CS stored in the buffer memory are stored as compressed image data, for example, in the external memory 4 of FIG. In this way, by encoding the encoded data E_n and E_n + 1 into bit strings, the encoded data E_n and E_n + 1 can be stored in the buffer memory 42 by a single access.

図５は、振分部３０による振分けの具体例を示す図である。図５（Ａ）〜（Ｃ）には、ｎ＝０、２、４、６、・・・の場合における符号化データＥ＿ｎ、Ｅ＿ｎ＋１と、振分けデータＣＳと、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂで累積される累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂの例が、時系列で示される。図５（Ａ）〜（Ｃ）では、矩形により符号化データＥ＿ｎ、Ｅ＿ｎ＋１が示される。また、矩形の高さと矩形内の数字により、符号長（ビット数）が示される。   FIG. 5 is a diagram illustrating a specific example of distribution by the distribution unit 30. 5A to 5C, the encoded data E_n and E_n + 1 in the case of n = 0, 2, 4, 6,..., The distribution data CS, and the accumulation units VSFT_A and VSFT_B are accumulated. Examples of the accumulated encoded data Dt_A and Dt_B are shown in time series. 5A to 5C, encoded data E_n and E_n + 1 are indicated by rectangles. Also, the code length (number of bits) is indicated by the height of the rectangle and the number in the rectangle.

図５（Ａ）には、符号化データＥ＿２、Ｅ＿３の振分けが行われるときの状態が示される。このとき、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂに、符号化データＥ＿０、Ｅ＿１が累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂとしてそれぞれ累積されている。なお、初期状態では、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂはともに「０」であるので、たとえば、符号化データＥ＿０は累積部ＶＳＦＴ＿Ａに、符号化データＥ＿１は累積部ＶＳＦＴ＿Ｂに振り分けられたものとする。   FIG. 5A shows a state when the encoded data E_2 and E_3 are distributed. At this time, the encoded data E_0 and E_1 are accumulated as accumulated encoded data Dt_A and Dt_B in the accumulating units VSFT_A and VSFT_B, respectively. In the initial state, since the accumulated code lengths Sum_A and Sum_B are both “0”, for example, it is assumed that the encoded data E_0 is allocated to the accumulating unit VSFT_A and the encoded data E_1 is allocated to the accumulating unit VSFT_B.

符号化データＥ＿０、Ｅ＿１の符号長は、それぞれ「２」、「３」である。よって、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂはそれぞれ「２」、「３」であり、累積符号長Ｓｕｍ＿Ａは、累積符号長Ｓｕｍ＿Ｂより小さい。一方、あらたな符号化データＥ＿２、Ｅ＿３の符号長Ｌ＿２、Ｌ＿３はそれぞれ「５」、「３」であり、符号長Ｌ＿２は符号長Ｌ＿３より大きい。よって、このとき、符号化データＥ＿２は累積部ＶＳＦＴ＿Ａに、符号化データＥ＿３は累積部ＶＳＦＴ＿Ｂに振分けられる。つまり、振分けＡ０が行われる。このとき、振分けデータＣＳは、「０」である。   The code lengths of the encoded data E_0 and E_1 are “2” and “3”, respectively. Therefore, the accumulated code lengths Sum_A and Sum_B are “2” and “3”, respectively, and the accumulated code length Sum_A is smaller than the accumulated code length Sum_B. On the other hand, the code lengths L_2 and L_3 of the new encoded data E_2 and E_3 are “5” and “3”, respectively, and the code length L_2 is larger than the code length L_3. Therefore, at this time, the encoded data E_2 is allocated to the accumulating unit VSFT_A, and the encoded data E_3 is allocated to the accumulating unit VSFT_B. That is, distribution A0 is performed. At this time, the distribution data CS is “0”.

上記の振分けが行われると、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂは、それぞれ「５」、「３」が加算されて「７」、「６」になり、その差は「１」になる。これは、振分けＡ１が行われて符号化データＥ＿２が累積部ＶＳＦＴ＿Ｂに、符号化データＥ＿３が累積部ＶＳＦＴ＿Ａに振分けられた場合の、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂ「５」、「８」の差「３」より小さくなる。   When the above distribution is performed, the accumulated code lengths Sum_A and Sum_B are “7” and “6” by adding “5” and “3”, respectively, and the difference is “1”. This is because the difference between the accumulated code lengths Sum_A, Sum_B “5” and “8” when the allocation A1 is performed and the encoded data E_2 is allocated to the accumulation unit VSFT_B and the encoded data E_3 is allocated to the accumulation unit VSFT_A. 3 "or smaller.

次いで、図５（Ｂ）には、あらたな符号化データＥ＿４、Ｅ＿５の振分けが行われるときの状態が示される。このとき、図５（Ａ）の振分けにより、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂは「７」、「６」である。よって、累積符号長Ｓｕｍ＿Ａは、累積符号長Ｓｕｍ＿Ｂより大きい。一方、符号化データＥ＿４、Ｅ＿５の符号長Ｌ＿４、Ｌ＿５はそれぞれ「４」、「２」であり、符号長Ｌ＿４は符号長Ｌ＿５より大きい。よって、符号化データＥ＿４は累積部ＶＳＦＴ＿Ｂに、符号化データＥ＿５は累積部ＶＳＦＴ＿Ａに振分けられる。つまり、振分けＡ１が行われる。このとき、振分けデータＣＳは、「１」である。   Next, FIG. 5B shows a state in which new encoded data E_4 and E_5 are distributed. At this time, the accumulated code lengths Sum_A and Sum_B are “7” and “6” according to the distribution in FIG. Therefore, the cumulative code length Sum_A is larger than the cumulative code length Sum_B. On the other hand, the code lengths L_4 and L_5 of the encoded data E_4 and E_5 are “4” and “2”, respectively, and the code length L_4 is larger than the code length L_5. Therefore, the encoded data E_4 is allocated to the accumulation unit VSFT_B, and the encoded data E_5 is allocated to the accumulation unit VSFT_A. That is, distribution A1 is performed. At this time, the distribution data CS is “1”.

すると、累積符号化データＤｔ＿Ａの累積符号長Ｓｕｍ＿Ａは、符号化データＥ＿５の符号長「２」が加算されて「９」になる。一方、累積符号化データＤｔ＿Ｂの累積符号長Ｓｕｍ＿Ｂは、符号化データＥ＿４の符号長「４」が加算されて「１０」になる。すると、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂの差は、「１」である。これは、たとえば振分けＡ０が行われて累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂがそれぞれ「１２」、「８」になる場合の差「４」より小さくなる。   Then, the accumulated code length Sum_A of the accumulated encoded data Dt_A becomes “9” by adding the code length “2” of the encoded data E_5. On the other hand, the accumulated code length Sum_B of the accumulated encoded data Dt_B becomes “10” by adding the code length “4” of the encoded data E_4. Then, the difference between the accumulated code lengths Sum_A and Sum_B is “1”. For example, this is smaller than the difference “4” when the allocation A0 is performed and the accumulated code lengths Sum_A and Sum_B are “12” and “8”, respectively.

次いで、図５（Ｃ）には、あらたな符号化データＥ＿６、Ｅ＿７の振分けが行われるときの状態が示される。このとき、図５（Ｂ）の振り分けにより、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂは「９」、「１０」であり、累積符号長Ｓｕｍ＿Ａは、累積符号長Ｓｕｍ＿Ｂより小さい。一方、符号化データＥ＿６、Ｅ＿７の符号長Ｌ＿６、Ｌ＿７はそれぞれ「３」、「１」であり、符号長Ｌ＿６は符号長Ｌ＿７より大きい。よって、符号化データＥ＿６は累積部ＶＳＦＴ＿Ａに、符号化データＥ＿７は累積部ＶＳＦＴ＿Ｂに振分けられる。つまり、振分けＡ０が行われる。このとき、振分けデータＣＳは、「０」である。   Next, FIG. 5C shows a state in which new encoded data E_6 and E_7 are distributed. At this time, according to the distribution of FIG. 5B, the accumulated code lengths Sum_A and Sum_B are “9” and “10”, and the accumulated code length Sum_A is smaller than the accumulated code length Sum_B. On the other hand, the code lengths L_6 and L_7 of the encoded data E_6 and E_7 are “3” and “1”, respectively, and the code length L_6 is larger than the code length L_7. Therefore, the encoded data E_6 is allocated to the accumulating unit VSFT_A, and the encoded data E_7 is allocated to the accumulating unit VSFT_B. That is, distribution A0 is performed. At this time, the distribution data CS is “0”.

すると、累積符号化データＤｔ＿Ａの累積符号長Ｓｕｍ＿Ａは、符号化データＥ＿６の符号長「３」が加算されて「１２」になる。一方、累積符号化データＤｔ＿Ｂの累積符号長Ｓｕｍ＿Ｂは、符号化データＥ＿７の符号長「１」が加算されて「１１」になる。すると、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂの差は、「１」である。これは、たとえば振分けＡ１が行われて累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂは、それぞれ「１０」、「１３」になる場合の差「３」より小さくなる。   Then, the accumulated code length Sum_A of the accumulated encoded data Dt_A becomes “12” by adding the code length “3” of the encoded data E_6. On the other hand, the cumulative code length Sum_B of the cumulative encoded data Dt_B is “11” by adding the code length “1” of the encoded data E_7. Then, the difference between the accumulated code lengths Sum_A and Sum_B is “1”. For example, the distribution A1 is performed and the accumulated code lengths Sum_A and Sum_B are smaller than the difference “3” when the accumulated code lengths Sum_A and Sum_B become “10” and “13”, respectively.

図６は、可変長符号化部２２の動作手順を説明するフローチャート図である。図６に示す手順は、可変長符号化部２２の各部により実行される。可変長符号化部２２の各部の動作は、図３では図示を省略した制御部により制御される。   FIG. 6 is a flowchart for explaining the operation procedure of the variable length coding unit 22. The procedure shown in FIG. 6 is executed by each unit of the variable length encoding unit 22. The operation of each unit of the variable length coding unit 22 is controlled by a control unit (not shown in FIG. 3).

まず、符号化データＥ＿ｎ、Ｅ＿ｎ＋１のカウンタ変数ｎの値が「０」に初期設定される。また、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂの値が「０」にそれぞれ初期設定される（Ｓ２）。たとえば、振分判定部３１がカウンタ変数ｎを初期設定する。また、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂが記憶部７０の累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂを初期設定する。次いで、セレクタ３４ａ、３４ｂは、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２から、符号化データＥ＿ｎ、Ｅ＿ｎ＋１を取得する（Ｓ４）。次いで、セレクタ３４ａ、３４ｂ、及び比較部３２は、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２から、符号化対象データＥ＿ｎ、Ｅ＿ｎ＋１の符号長Ｌ＿ｎ、Ｌ＿ｎ＋１を取得する（Ｓ６）。   First, the value of the counter variable n of the encoded data E_n and E_n + 1 is initialized to “0”. Also, the values of the accumulated code lengths Sum_A and Sum_B are initially set to “0”, respectively (S2). For example, the distribution determination unit 31 initializes the counter variable n. In addition, the accumulation units VSFT_A and VSFT_B initialize the accumulated code lengths Sum_A and Sum_B in the storage unit 70. Next, the selectors 34a and 34b obtain encoded data E_n and E_n + 1 from the encoding tables TBL0_1 and TBL0_2 (S4). Next, the selectors 34a and 34b and the comparison unit 32 acquire the code lengths L_n and L_n + 1 of the encoding target data E_n and E_n + 1 from the encoding tables TBL0_1 and TBL0_2 (S6).

次いで、振分判定部３１は、比較部３８による比較結果から、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂより小さいかを判定する（Ｓ８）。累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂより小さいとき（Ｓ８のＹｅｓ）、振分判定部３１は、比較部３２による比較結果から、符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１より大きいかを判定する（Ｓ１０）。一方、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂ以上のとき（Ｓ８のＮｏ）、振分判定部３１は、符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１より大きいかを判定する（Ｓ１２）。   Next, the distribution determination unit 31 determines whether the accumulated code length Sum_A is smaller than the accumulated code length Sum_B from the comparison result by the comparison unit 38 (S8). When the accumulated code length Sum_A is smaller than the accumulated code length Sum_B (Yes in S8), the distribution determination unit 31 determines whether the code length L_n is larger than the code length L_n + 1 from the comparison result by the comparison unit 32 (S10). On the other hand, when the accumulated code length Sum_A is greater than or equal to the accumulated code length Sum_B (No in S8), the distribution determination unit 31 determines whether the code length L_n is greater than the code length L_n + 1 (S12).

累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂより小さく、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１より大きいとき、手順Ｓ１０の判定結果はＹｅｓになる。また、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂ以上であり、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１以下のとき、手順Ｓ１２の判定結果はＮｏになる。この２つのケースでは、振分判定部３１は、振分けＡ０（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｂ）を行う（Ｓ１４）。そして、累積部ＶＳＦＴ＿Ａは、累積符号長Ｓｕｍ＿Ａに符号長Ｌ＿ｎを加算する。また、累積部ＶＳＦＴ＿Ｂは、累積符号長Ｓｕｍ＿Ｂに符号長Ｌ＿ｎ＋１を加算する（Ｓ１６）。そして、振分判定部３１は、値「０」の振分けデータＣＳを、ビット列生成部４０またはバッファメモリ４２に出力する（Ｓ１８）。   When the accumulated code length Sum_A is smaller than the accumulated code length Sum_B and the code length L_n is larger than the code length L_n + 1, the determination result in step S10 is Yes. When the accumulated code length Sum_A is equal to or greater than the accumulated code length Sum_B and the code length L_n is equal to or less than the code length L_n + 1, the determination result of step S12 is No. In these two cases, the distribution determination unit 31 performs distribution A0 (encoded data E_n → accumulation unit VSFT_A, encoded data E_n + 1 → accumulation unit VSFT_B) (S14). Then, the accumulation unit VSFT_A adds the code length L_n to the accumulated code length Sum_A. The accumulating unit VSFT_B adds the code length L_n + 1 to the accumulated code length Sum_B (S16). Then, the distribution determination unit 31 outputs the distribution data CS having the value “0” to the bit string generation unit 40 or the buffer memory 42 (S18).

累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂ以上、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１以下のとき、手順Ｓ１０の判定結果はＮｏになる。また、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂより小さく、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１より大きいとき、手順Ｓ１２の判定結果はＹｅｓになる。この２つのケースでは、振分判定部３１は、振分けＡ１（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ａ）を行う（Ｓ２０）。そして、累積部ＶＳＦＴ＿Ａは、累積符号長Ｓｕｍ＿Ａに符号長Ｌ＿ｎ＋１を加算する。また、累積部ＶＳＦＴ＿Ｂは、累積符号長Ｓｕｍ＿Ｂに符号長Ｌ＿ｎを加算する（Ｓ２２）。そして、振分判定部３１は、値「１」の振分けデータＣＳを、ビット列生成部４０またはバッファメモリ４２に出力する（Ｓ２４）。   When the accumulated code length Sum_A is greater than or equal to the accumulated code length Sum_B and the code length L_n is less than or equal to the code length L_n + 1, the determination result of step S10 is No. When the accumulated code length Sum_A is smaller than the accumulated code length Sum_B and the code length L_n is larger than the code length L_n + 1, the determination result in step S12 is Yes. In these two cases, the distribution determination unit 31 performs distribution A1 (encoded data E_n → accumulation unit VSFT_B, encoded data E_n + 1 → accumulation unit VSFT_A) (S20). Then, the accumulation unit VSFT_A adds the code length L_n + 1 to the accumulated code length Sum_A. The accumulating unit VSFT_B adds the code length L_n to the accumulated code length Sum_B (S22). Then, the distribution determination unit 31 outputs the distribution data CS having the value “1” to the bit string generation unit 40 or the buffer memory 42 (S24).

そして、カウンタ変数ｎが「２」インクリメントされる（Ｓ２６）。そして、処理単位の領域におけるすべての符号化対象データＤ＿ｎ、Ｄ＿ｎ＋１の符号化と振分けが完了するまで、手順Ｓ４〜Ｓ２６が繰り返される（Ｓ２８のＮｏ）。   Then, the counter variable n is incremented by “2” (S26). Then, steps S4 to S26 are repeated until encoding and distribution of all the encoding target data D_n and D_n + 1 in the processing unit area are completed (No in S28).

このように、第１の実施形態によれば、連続する２個の可変調符号化データＥ＿ｎ、Ｅ＿ｎ＋１を２個の累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂのいずれかに、それらの累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂの差が小さくなるように振り分けるので、２個の系列に対して符号化データ数が均等に振り分けられるとともに、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂが略均等化される。その結果、後述する２個の復号部での復号処理時間が均等化され、全体の処理時間を短くできる。   As described above, according to the first embodiment, two consecutive modulated encoded data E_n and E_n + 1 are transferred to one of the two accumulating parts VSFT_A and VSFT_B, and the difference between the accumulated code lengths Sum_A and Sum_B. Therefore, the number of encoded data is equally distributed to the two sequences, and the cumulative code lengths Sum_A and Sum_B are substantially equalized. As a result, the decoding processing time in two decoding units to be described later is equalized, and the entire processing time can be shortened.

図７は、可変長復号部２４の詳細な構成例を示す。ここでは、可変長復号部２４は、２系列の復号処理を並列して行うための構成を有する。可変長復号部２４内のバッファメモリ４４には、外部メモリ４からビット列ＢＳが読み出される。これとともに、振分けデータＣＳが、ビット列ＢＳとは別に、またはビット列ＢＳの一部として、外部メモリ４から可変長復号部２４内のバッファメモリ４４に読み出される。符号化データＥ＿ｎ、Ｅ＿ｎ＋１がビット列化されることで、単一のアクセスによりバッファメモリ４４から符号化データＥ＿ｎ、Ｅ＿ｎ＋１を読み出すことができる。   FIG. 7 shows a detailed configuration example of the variable length decoding unit 24. Here, the variable length decoding unit 24 has a configuration for performing two series of decoding processes in parallel. The bit string BS is read from the external memory 4 to the buffer memory 44 in the variable length decoding unit 24. At the same time, the distribution data CS is read from the external memory 4 to the buffer memory 44 in the variable length decoding unit 24 separately from the bit string BS or as a part of the bit string BS. By encoding the encoded data E_n and E_n + 1 into a bit string, the encoded data E_n and E_n + 1 can be read from the buffer memory 44 by a single access.

符号化データ復元部４６は、ビット列ＢＳを一定のビット数（たとえば１ビット）ずつ分割して、二つの系列の累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂを復元する。ビット列ＢＳは、バッファメモリ４４から読み出される。符号化データ復元部４６は、たとえば、ビット列生成部４０のマルチプレクサに対応するデマルチプレクサを有する。これにより、ビット列ＢＳは、累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂに分割される。符号化データＥ＿ｎ、Ｅ＿ｎ＋１は、累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂに含まれている。累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂは、それぞれ記憶部４８ａ、４８ｂに格納される。記憶部４８ａ、４８ｂは、次に説明する２個の復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂにそれぞれ対応するバッファであり、たとえばフリップフロップ回路である。また、バッファメモリ４４のビット列ＢＳとは別領域格納されている振分けデータＣＳは、並替部５０に出力される。   The encoded data restoration unit 46 divides the bit string BS by a certain number of bits (for example, 1 bit) to restore the two series of accumulated encoded data Dt_A and Dt_B. The bit string BS is read from the buffer memory 44. The encoded data restoration unit 46 includes, for example, a demultiplexer corresponding to the multiplexer of the bit string generation unit 40. As a result, the bit string BS is divided into cumulative encoded data Dt_A and Dt_B. The encoded data E_n and E_n + 1 are included in the cumulative encoded data Dt_A and Dt_B. The cumulative encoded data Dt_A and Dt_B are stored in the storage units 48a and 48b, respectively. The storage units 48a and 48b are buffers respectively corresponding to two decoding units VLD_A and VLD_B described below, and are, for example, flip-flop circuits. Further, the distribution data CS stored in a different area from the bit string BS of the buffer memory 44 is output to the rearrangement unit 50.

２個の復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂは、２個の累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂに累積された符号化データＥ＿ｎ、Ｅ＿ｎ＋１をそれぞれ並列して順次復号する。復号部ＶＬＤ＿Ａは、記憶部４８ａに格納された累積符号化データＤｔ＿Ａから順次符号化データＥ＿ｎ、またはＥ＿ｎ＋１を読み出して，復号データＦ＿Ａに復号する。また、復号部ＶＬＤ＿Ｂは、記憶部４８ｂに格納された累積符号化データＤｔ＿Ｂから順次符号化データＥ＿ｎ、またはＥ＿ｎ＋１を読み出して、復号データＦ＿Ｂに復号する。   The two decoding units VLD_A and VLD_B sequentially decode the encoded data E_n and E_n + 1 accumulated in the two accumulating units VSFT_A and VSFT_B, respectively, in parallel. The decoding unit VLD_A sequentially reads the encoded data E_n or E_n + 1 from the accumulated encoded data Dt_A stored in the storage unit 48a and decodes it into the decoded data F_A. In addition, the decoding unit VLD_B sequentially reads the encoded data E_n or E_n + 1 from the accumulated encoded data Dt_B stored in the storage unit 48b, and decodes the decoded data F_B.

ここで、図８に、復号部ＶＬＤ＿Ａの詳細な構成例を示す。なお、復号部ＶＬＤ＿Ｂも、同じ構成を有する。よって、次の説明は、復号部ＶＬＤ＿Ｂにも適用される。セレクタ７６には、累積符号化データＤｔ＿Ａ（復号部ＶＬＤ＿Ｂの側では累積符号化データＤｔ＿Ｂ）が入力される。セレクタ７６は、データ要求信号Ｒｅｑに応答して、３２ビット長の累積符号化データＤｔ＿Ａを選択して記憶部７８に格納する。記憶部７８は、たとえばフリップフロップ回路である。記憶部７８に格納された累積符号化データＤｔ＿Ａは、セレクタ７６に帰還入力され、一方で可変シフタ８０に入力される。セレクタ７６に帰還入力された累積符号化データＤｔ＿Ａは、新たな累積符号化データＤｔ＿Ａが要求されるまで、繰り返し記憶部７８に格納される。可変シフタ８０は、累積符号化データＤｔ＿Ａにおける復号済みの符号長分ビットシフトした位置からビットデータを読み出し、記憶部８２に格納する。記憶部８２は、たとえばフリップフロップ回路である。復号済みの符号長ＳＵＭ＿１´は、後述するように加算器８６から入力される。   Here, FIG. 8 illustrates a detailed configuration example of the decoding unit VLD_A. Note that the decoding unit VLD_B also has the same configuration. Therefore, the following description is also applied to the decoding unit VLD_B. The selector 76 receives the accumulated encoded data Dt_A (accumulated encoded data Dt_B on the decoding unit VLD_B side). In response to the data request signal Req, the selector 76 selects the accumulated encoded data Dt_A having a 32-bit length and stores it in the storage unit 78. Storage unit 78 is, for example, a flip-flop circuit. The accumulated encoded data Dt_A stored in the storage unit 78 is fed back to the selector 76 and input to the variable shifter 80. The accumulated encoded data Dt_A fed back to the selector 76 is repeatedly stored in the storage unit 78 until new accumulated encoded data Dt_A is requested. The variable shifter 80 reads the bit data from the position that is bit-shifted by the decoded code length in the accumulated encoded data Dt_A, and stores the bit data in the storage unit 82. Storage unit 82 is, for example, a flip-flop circuit. The decoded code length SUM_1 ′ is input from the adder 86 as described later.

記憶部８２に格納されたビットデータは、順次復号テーブルＴＢＬ０＿Ａに入力される。復号テーブルＴＢＬ０＿Ａは、符号化データと、その符号長に応じた発生頻度の復号データとを対応付ける。復号テーブルＴＢＬ０＿Ａは、可変長符号化部２２の符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２に対応する。復号テーブルＴＢＬ０＿Ａは、入力されたビットデータとテーブル内の符号化データとを上位ビットから順に照合し、一致する符号化データを検索する。そして、検索された符号化データＥ＿Ａに対応する復号データＦ＿Ａ（復号部ＶＬＤ＿Ｂ側では、復号データＦ＿Ｂ）が出力される。出力された復号データＦ＿Ａは、記憶部８４に格納される。記憶部８４は、たとえばフリップフロップ回路である。記憶部８４に格納された復号データＦ＿Ａは、セレクタ５０ａ、５０ｂに出力される。また、復号テーブルＴＢＬ０＿Ａは、復号済みの符号長Ｌ＿Ａを出力する。復号済みの符号長Ｌ＿Ａは、加算器８６に送られる。   The bit data stored in the storage unit 82 is sequentially input to the decoding table TBL0_A. The decoding table TBL0_A associates encoded data with decoded data having an occurrence frequency according to the code length. The decoding table TBL0_A corresponds to the coding tables TBL0_1 and TBL0_2 of the variable length coding unit 22. The decoding table TBL0_A collates the input bit data and the encoded data in the table in order from the upper bit, and searches for the encoded data that matches. Then, decoded data F_A (decoded data F_B on the decoding unit VLD_B side) corresponding to the searched encoded data E_A is output. The output decoded data F_A is stored in the storage unit 84. Storage unit 84 is, for example, a flip-flop circuit. The decoded data F_A stored in the storage unit 84 is output to the selectors 50a and 50b. Also, the decoding table TBL0_A outputs the decoded code length L_A. The decoded code length L_A is sent to the adder 86.

加算器８６は、記憶部８８に格納された復号済みの符号長ＳＵＭ＿１´に、あらたな復号済みの符号長Ｌ＿Ａを加算する。記憶部８８は、たとえばフリップフロップ回路である。こうして累計された復号済みの符号長ＳＵＭ＿１´が、記憶部８８に格納され、また、可変シフタ８０に入力される。その一方で、復号済み符号長ＳＵＭ＿１´の繰り上げビットが、データ要求信号Ｒｅｑとして、セレクタ７６と図７の記憶部４８ａに入力される。復号済み符号長ＳＵＭ＿１´は、たとえば、累積符号化データＤｔ＿Ａの上限の符号長３２ビットを示す５ビットのデータである。復号済みの符号長ＳＵＭ＿１´の繰り上げビットが、データ要求信号Ｒｅｑとしてセレクタ７６や記憶部４８ａに送られる。よって、復号済みの符号長が３２ビットを超えたとき、新たなデータ要求を示す値「１」のデータ要求信号Ｒｅｑが送られる。これに応答して、記憶部４８ａからセレクタ７６に、あらたな３２ビット長の累積符号化データＤｔ＿Ａが送られる。   The adder 86 adds the newly decoded code length L_A to the decoded code length SUM_1 ′ stored in the storage unit 88. Storage unit 88 is, for example, a flip-flop circuit. The decoded code length SUM_1 ′ thus accumulated is stored in the storage unit 88 and input to the variable shifter 80. On the other hand, the carry bit of the decoded code length SUM_1 ′ is input as the data request signal Req to the selector 76 and the storage unit 48a of FIG. The decoded code length SUM_1 ′ is, for example, 5-bit data indicating the upper limit code length of 32 bits of the cumulative encoded data Dt_A. The carry bit of the decoded code length SUM_1 ′ is sent to the selector 76 and the storage unit 48a as the data request signal Req. Therefore, when the decoded code length exceeds 32 bits, a data request signal Req having a value “1” indicating a new data request is sent. In response to this, new 32-bit long accumulated encoded data Dt_A is sent from the storage unit 48 a to the selector 76.

図７に戻る。並替部５０は、２個の復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂによりそれぞれ復号された２個の復号データＦ＿Ａ、Ｆ＿Ｂを、振分部３０による振分けに従ってもとの順序に並べ替える。たとえば、図９（Ａ）には、可変長符号化部２２の振分部３０において振分けＡ０（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｂ）が行われた場合が示される。このことは、振分けデータＣＳの値「０」に示される。このとき、累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂからそれぞれ復号された復号データＦ＿Ａ、Ｆ＿Ｂは、それぞれ、符号化データＥ＿ｎ、Ｅ＿ｎ＋１から復号されたものである。よって、復号データＦ＿Ａは復号データＦ＿ｎとして、復号データＦ＿Ｂは復号データＦ＿ｎ＋１として並べ替えられる。また、図９（Ｂ）には、振分けＡ１（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ａ）が行われた場合が示される。このことは、振分けデータＣＳの値「１」に示される。このとき復号データＦ＿Ａ、Ｆ＿Ｂは、それぞれ、符号化データＥ＿ｎ＋１、Ｅ＿ｎから復号されたものである。よって、復号データＦ＿Ａは復号データＦ＿ｎ＋１として、復号データＦ＿Ｂは復号データＦ＿ｎとして並べ替えられる。このようにして、復号データＦ＿Ａ、Ｆ＿Ｂが、もとの順に並べ替えられる。   Returning to FIG. The rearrangement unit 50 rearranges the two pieces of decoded data F_A and F_B decoded by the two decoding units VLD_A and VLD_B in the original order according to the distribution by the distribution unit 30. For example, FIG. 9A shows a case where sorting A0 (encoded data E_n → accumulating unit VSFT_A, encoded data E_n + 1 → accumulating unit VSFT_B) is performed in the allocating unit 30 of the variable length encoding unit 22. It is. This is indicated by the value “0” of the distribution data CS. At this time, the decoded data F_A and F_B decoded from the accumulated encoded data Dt_A and Dt_B are respectively decoded from the encoded data E_n and E_n + 1. Therefore, the decoded data F_A is rearranged as decoded data F_n, and the decoded data F_B is rearranged as decoded data F_n + 1. FIG. 9B shows a case where distribution A1 (encoded data E_n → accumulation unit VSFT_B, encoded data E_n + 1 → accumulation unit VSFT_A) is performed. This is indicated by the value “1” of the distribution data CS. At this time, the decoded data F_A and F_B are decoded from the encoded data E_n + 1 and E_n, respectively. Therefore, the decoded data F_A is rearranged as decoded data F_n + 1, and the decoded data F_B is rearranged as decoded data F_n. In this way, the decoded data F_A and F_B are rearranged in the original order.

並替部５０では、復号データＦ＿Ａ、Ｆ＿Ｂの両方がセレクタ５０ａ、５０ｂに入力される。そして、セレクタ５０ａ、５０ｂは、振分けデータＣＳに応じて、２つの入力のいずれかを選択して出力する。たとえば、振分けデータＣＳの値が「０」のとき、セレクタ５０ａは復号データＦ＿Ａを選択して出力し、セレクタ５０ｂは復号データＦ＿Ｂを選択して出力する。一方、振分けデータＣＳの値が「１」のとき、セレクタ５０ａは復号データＦ＿Ｂを選択して出力し、セレクタ５０ｂは復号データＦ＿Ａを選択して出力する。こうして、セレクタ５０ａは、復号データＦ＿Ａ、Ｆ＿Ｂのうち、符号化データＥ＿ｎから復号された復号データを選択して出力する。また、セレクタ５０ｂは、復号データＦ＿Ａ、Ｆ＿Ｂのうち、符号化データＥ＿ｎ＋１から復号された復号データを選択して出力する。   In the rearrangement unit 50, both the decoded data F_A and F_B are input to the selectors 50a and 50b. Then, the selectors 50a and 50b select and output one of the two inputs according to the distribution data CS. For example, when the value of the distribution data CS is “0”, the selector 50a selects and outputs the decoded data F_A, and the selector 50b selects and outputs the decoded data F_B. On the other hand, when the value of the distribution data CS is “1”, the selector 50a selects and outputs the decoded data F_B, and the selector 50b selects and outputs the decoded data F_A. Thus, the selector 50a selects and outputs decoded data decoded from the encoded data E_n among the decoded data F_A and F_B. The selector 50b selects and outputs decoded data decoded from the encoded data E_n + 1 among the decoded data F_A and F_B.

セレクタ５０ａから出力される復号データＦ＿ＡまたはＦ＿Ｂは、記憶部５２ａに格納される。また、セレクタ５０ｂから出力される復号データＦ＿ＡまたはＦ＿Ｂは、記憶部５２ｂに格納される。こうして、２個の復号データＦ＿Ａ、Ｆ＿Ｂが、符号化データＥ＿ｎ、Ｅ＿ｎ＋１に対応するもとの順序で並べ替えられ、記憶部５２ａ、５２ｂに格納される。そして、記憶部５２ａ、５２ｂから、符号化データＥ＿ｎ、Ｅ＿ｎ＋１からそれぞれ復号された復号データＦ＿ｎ、Ｆ＿ｎ＋１が出力される。   The decoded data F_A or F_B output from the selector 50a is stored in the storage unit 52a. The decoded data F_A or F_B output from the selector 50b is stored in the storage unit 52b. In this manner, the two pieces of decoded data F_A and F_B are rearranged in the original order corresponding to the encoded data E_n and E_n + 1, and stored in the storage units 52a and 52b. Then, decoded data F_n and F_n + 1 decoded from the encoded data E_n and E_n + 1 are output from the storage units 52a and 52b, respectively.

図１０は、可変長復号部２４の動作手順を説明するフローチャート図である。図１０に示す手順は、可変長復号部２４の各部により実行される。可変長復号部２４の各部の動作は、図７では図示を省略した制御部により制御される。   FIG. 10 is a flowchart for explaining the operation procedure of the variable length decoding unit 24. The procedure shown in FIG. 10 is executed by each unit of the variable length decoding unit 24. The operation of each unit of the variable length decoding unit 24 is controlled by a control unit not shown in FIG.

まず、符号化データ復元部４６が、ビット列ＢＳを分割して、累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂを復元する（Ｓ３０）。次いで、復号データＦ＿ｎ、Ｆ＿ｎ＋１をカウントするカウンタ変数ｎの値が「０」に初期化される（Ｓ３０）。たとえば、記憶部５２ａ、５２ｂが復号データＦ＿ｎ、Ｆ＿ｎ＋１のカウンタ変数ｎの値を「０」に設定する。次いで、復号部ＶＤＬ＿Ａ、ＶＤＬ＿Ｂが、復号データＦ＿Ａ、Ｆ＿Ｂを復号する（Ｓ３２）。次いで、並替部５０は、振分けデータＣＳを取得する（Ｓ３４）。   First, the encoded data restoration unit 46 divides the bit string BS to restore the accumulated encoded data Dt_A and Dt_B (S30). Next, the value of the counter variable n that counts the decoded data F_n and F_n + 1 is initialized to “0” (S30). For example, the storage units 52a and 52b set the value of the counter variable n of the decoded data F_n and F_n + 1 to “0”. Next, the decoding units VDL_A and VDL_B decode the decoded data F_A and F_B (S32). Subsequently, the rearrangement part 50 acquires distribution data CS (S34).

振分けＡ０が行われたとき、振分けデータＣＳは「０」である（Ｓ３６のＹｅｓ）。よって、このとき、並替部５０は、復号データＦ＿Ａが符号化データＥ＿ｎに、復号データＦ＿Ｂが符号化データＥ＿ｎ＋１に対応するように並べ替える（Ｓ３８）。一方、振分けＡ１が行われたとき、振分けデータＣＳは「０」でなく「１」である（Ｓ３６のＮｏ）。よって、このとき、並替部５０は、復号データＦ＿Ａが符号化データＥ＿ｎ＋１に、復号データＦ＿Ｂが符号化データＥ＿ｎに対応するように並べ替える（Ｓ４０）。   When the distribution A0 is performed, the distribution data CS is “0” (Yes in S36). Therefore, at this time, the rearrangement unit 50 rearranges the decoded data F_A so that it corresponds to the encoded data E_n and the decoded data F_B corresponds to the encoded data E_n + 1 (S38). On the other hand, when the distribution A1 is performed, the distribution data CS is not “0” but “1” (No in S36). Therefore, at this time, the rearrangement unit 50 rearranges the decoded data F_A so that it corresponds to the encoded data E_n + 1 and the decoded data F_B corresponds to the encoded data E_n (S40).

そして、カウンタ変数ｎが「２」インクリメントされる（Ｓ４２）。そして、処理単位の領域におけるすべての符号化データが復号されるまで、手順Ｓ３１〜Ｓ４２が繰り返される（Ｓ４４のＮｏ）。   Then, the counter variable n is incremented by “2” (S42). Then, steps S31 to S42 are repeated until all the encoded data in the processing unit area is decoded (No in S44).

このように、第１の実施形態によれば、２個の系列に振り分けられた符号化データ数が均等であり、かつ、２個の累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂでの累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂが略均等化されることで、２個の復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂによる累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂの復号処理速度が略均等化される。よって、復号対象データの符号化データ数、あるいは符号長が不均等であることにより、符号化データ数、あるいは符号長が大きい方の処理時間に全体の処理時間が制約されるといったことを回避できる。よって、並列化された復号処理がさらに高速化される。   Thus, according to the first embodiment, the number of encoded data distributed to two sequences is equal, and the accumulated code lengths Sum_A and Sum_B in the two accumulation units VSFT_A and VSFT_B are substantially equal. By equalization, the decoding processing speeds of the cumulative encoded data Dt_A and Dt_B by the two decoding units VLD_A and VLD_B are substantially equalized. Therefore, it is possible to avoid that the entire processing time is restricted by the processing time of the larger number of encoded data or the code length due to the unequal number of encoded data or the code length of the data to be decoded. . Therefore, the parallelized decoding process is further accelerated.

［Ｎ＝３の例］
上述の説明では、Ｎ＝２の場合の２系列の振分け、及び復号処理の例を示した。しかしながら、本実施形態は、Ｎが３以上の場合の３系列以上の振分け、及び復号処理を行う場合にも適用できる。次に、Ｎ＝３の例について説明する。 [Example of N = 3]
In the above description, an example of the distribution of two sequences and the decoding process when N = 2 is shown. However, this embodiment can also be applied to the case of performing distribution and decoding processing of three or more sequences when N is 3 or more. Next, an example where N = 3 will be described.

図１１は、Ｎ＝３の例における可変長符号化部２２の構成を示す。ここでは、可変長符号化部２２は、図３の構成に加えて、符号化テーブルＴＢＬ０＿３、累積部ＶＳＦＴ＿Ｃ、及び記憶部３６ｃを有する。また、振分部３０は、セレクタ３４ｃを有する。   FIG. 11 shows a configuration of the variable length coding unit 22 in an example where N = 3. Here, the variable length coding unit 22 includes a coding table TBL0_3, an accumulation unit VSFT_C, and a storage unit 36c in addition to the configuration of FIG. The distribution unit 30 includes a selector 34c.

符号化テーブルＴＢＬ０＿３は、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２と同じ構成を有する。ここでは、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２、及びＴＢＬ０＿３は、それぞれ、連続する符号化対象データＤ＿ｎ（ｎ＝０、３、６、９、・・・）、Ｄ＿ｎ＋１、及びＤ＿ｎ＋２を、符号化データＥ＿ｎ、Ｅｎ＋１、及びＥ＿ｎ＋２にそれぞれ符号化する。また、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２、及びＴＢＬ０＿３は、対応する符号長Ｌ＿ｎ、Ｌ＿ｎ＋１、及び符号長Ｌ＿ｎ＋２をそれぞれ出力する。   The encoding table TBL0_3 has the same configuration as the encoding tables TBL0_1 and TBL0_2. Here, the encoding tables TBL0_1, TBL0_2, and TBL0_3 respectively include continuous encoding target data D_n (n = 0, 3, 6, 9,...), D_n + 1, and D_n + 2 are encoded data E_n, Encoding is performed on En + 1 and E_n + 2, respectively. Also, the encoding tables TBL0_1, TBL0_2, and TBL0_3 output the corresponding code lengths L_n, L_n + 1, and code length L_n + 2, respectively.

符号化テーブルＴＢＬ０＿１〜ＴＢＬ０＿３からそれぞれ出力される符号化データＥ＿ｎとその符号長Ｌ＿ｎ、符号化データＥ＿ｎ＋１とその符号長Ｌ＿ｎ＋１、及び符号化データＥ＿ｎ＋２とその符号長Ｌ＿ｎ＋２は、いずれもセレクタ３４ａ〜３４ｃに入力される。また、符号長Ｌｎ〜Ｌ＿ｎ＋２は、比較部３２に入力される。   The encoded data E_n and its code length L_n, the encoded data E_n + 1 and its code length L_n + 1, and the encoded data E_n + 2 and its code length L_n + 2 respectively output from the encoding tables TBL0_1 to TBL0_3 are all sent to the selectors 34a to 34c. Entered. The code lengths Ln to L_n + 2 are input to the comparison unit 32.

累積部ＶＳＦＴ＿Ｃは、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂと同じ構成を有する。累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂ、及びＶＳＦＴ＿Ｃは、符号化データＥ＿ｎ、Ｅ＿ｎ＋１、及びＥ＿ｎ＋２のいずれかをそれぞれ累積する。累積部ＶＳＦＴ＿Ｃが累積した符号化データは、累積符号化データＤｔ＿Ｃとして記憶部３６ｃに格納される。また、累積部ＶＳＦＴ＿Ｃは、累積符号化データＤｔ＿Ｃの累積符号長Ｓｕｍ＿Ｃを算出する。累積符号長Ｓｕｍ＿Ｃは、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂとともに比較部３８に入力される。   Accumulation unit VSFT_C has the same configuration as accumulation units VSFT_A and VSFT_B. The accumulation units VSFT_A, VSFT_B, and VSFT_C accumulate any one of the encoded data E_n, E_n + 1, and E_n + 2, respectively. The encoded data accumulated by the accumulating unit VSFT_C is stored in the storage unit 36c as accumulated encoded data Dt_C. Further, the accumulation unit VSFT_C calculates the accumulated code length Sum_C of the accumulated encoded data Dt_C. The accumulated code length Sum_C is input to the comparison unit 38 together with the accumulated code lengths Sum_A and Sum_B.

振分部３０は、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂ、及びＶＳＦＴ＿Ｃにおける累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂ、及びＳｕｍ＿Ｃの差が小さくなるような振分けを行う。具体的には、符号化データＥ＿ｎ、Ｅ＿ｎ＋１、Ｅ＿ｎ＋２のうち最も符号長が長いものが、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂ、ＶＳＦＴ＿Ｃのうち最も累積符号長が短いものに振り分けられる。そして、最も符号長が長いもの以外の２個の符号化データは、一定のルールで、最も累積符号長が短いもの以外の２個の累積部に振り分けられる。そうすることで、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂ、及びＳｕｍ＿Ｃの差をできるだけ小さくすることができる。たとえば、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂ、及びＳｕｍ＿Ｃの差を、符号長Ｌ＿ｎ、Ｌ＿ｎ＋１、及びＬ＿ｎ＋２のうちの最大符号長以下にすることができる。また、振分判定部３１は、振分けを示す振分けデータＣＳを生成する。振分けデータＣＳは、たとえば２ビットのデータである。上記の一定のルールに基づく振分けと振分けデータＣＳの値は、次の３通りである。
振分けＢ０：
振分けデータＣＳ＝０
符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ａ、
符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｂ、
符号化データＥ＿ｎ＋２→累積部ＶＳＦＴ＿Ｃ
振分けＢ１：
振分けデータＣＳ＝１
符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ａ、
符号化データＥ＿ｎ＋２→累積部ＶＳＦＴ＿Ｂ、
符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｃ
振分けＢ２：
振分けデータＣＳ＝２
符号化データＥ＿ｎ＋２→累積部ＶＳＦＴ＿Ａ、
符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｂ、
符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｃ
振分けデータＣＳは、制御信号として、セレクタ３４ａ、３４ｂ、及び３４ｃに入力される。また、セレクタ３４ａ、３４ｂ、及び３４ｃは、振分けデータＣＳに応じていずれかの入力を選択して出力する。たとえば、振分けデータＣＳが「０」のとき、セレクタ３４ａは、符号化データＥ＿ｎとその符号長Ｌ＿ｎを累積部ＶＳＦＴ＿Ａに出力する。また、このとき、セレクタ３４ｂは、符号化データＥ＿ｎ＋１とその符号長Ｌ＿ｎ＋１を累積部ＶＳＦＴ＿Ｂに出力する。また、このとき、セレクタ３４ｃは、符号化データＥ＿ｎ＋２とその符号長Ｌ＿ｎ＋２を累積部ＶＳＦＴ＿Ｃに出力する。また、振分けデータＣＳが「１」のとき、セレクタ３４ａは、符号化データＥ＿ｎ＋１とその符号長Ｌ＿ｎ＋１を累積部ＶＳＦＴ＿Ａに出力する。また、このとき、セレクタ３４ｂは、符号化データＥ＿ｎ＋２とその符号長Ｌ＿ｎ＋２を累積部ＶＳＦＴ＿Ｂに出力する。また、このとき、セレクタ３４ｃは、符号化データＥ＿ｎとその符号長Ｌ＿ｎを累積部ＶＳＦＴ＿Ｃに出力する。そして、振分けデータＣＳが「２」のとき、セレクタ３４ａは、符号化データＥ＿ｎ＋２とその符号長Ｌ＿ｎ＋２を累積部ＶＳＦＴ＿Ａに出力する。また、このとき、セレクタ３４ｂは、符号化データＥ＿ｎとその符号長Ｌ＿ｎを累積部ＶＳＦＴ＿Ｂに出力する。また、このとき、セレクタ３４ｃは、符号化データＥ＿ｎ＋１とその符号長Ｌ＿ｎ＋１を累積部ＶＳＦＴ＿Ｃに出力する。 The allocating unit 30 performs distribution such that the difference between the accumulated code lengths Sum_A, Sum_B, and Sum_C in the accumulating units VSFT_A, VSFT_B, and VSFT_C is small. Specifically, the longest code length among the encoded data E_n, E_n + 1, and E_n + 2 is assigned to the shortest cumulative code length among the accumulating units VSFT_A, VSFT_B, and VSFT_C. Then, the two encoded data other than the one with the longest code length are distributed to the two accumulating units other than the one with the shortest cumulative code length according to a certain rule. By doing so, the difference between the accumulated code lengths Sum_A, Sum_B, and Sum_C can be made as small as possible. For example, the difference between the accumulated code lengths Sum_A, Sum_B, and Sum_C can be made equal to or less than the maximum code length among the code lengths L_n, L_n + 1, and L_n + 2. In addition, the distribution determination unit 31 generates distribution data CS indicating distribution. The distribution data CS is, for example, 2-bit data. The distribution based on the above-mentioned fixed rule and the distribution data CS have the following three values.
Sorting B0:
Distribution data CS = 0
Encoded data E_n → accumulation part VSFT_A,
Encoded data E_n + 1 → accumulation part VSFT_B,
Encoded data E_n + 2 → accumulation part VSFT_C
Distribution B1:
Distribution data CS = 1
Encoded data E_n + 1 → accumulation part VSFT_A,
Encoded data E_n + 2 → accumulation part VSFT_B,
Encoded data E_n → accumulation part VSFT_C
Distribution B2:
Distribution data CS = 2
Encoded data E_n + 2 → accumulation part VSFT_A,
Encoded data E_n → accumulation part VSFT_B,
Encoded data E_n + 1 → accumulation part VSFT_C
The distribution data CS is input to the selectors 34a, 34b, and 34c as a control signal. The selectors 34a, 34b, and 34c select and output one of the inputs according to the distribution data CS. For example, when the distribution data CS is “0”, the selector 34a outputs the encoded data E_n and its code length L_n to the accumulating unit VSFT_A. At this time, the selector 34b outputs the encoded data E_n + 1 and its code length L_n + 1 to the accumulating unit VSFT_B. At this time, the selector 34c outputs the encoded data E_n + 2 and its code length L_n + 2 to the accumulating unit VSFT_C. When the distribution data CS is “1”, the selector 34a outputs the encoded data E_n + 1 and its code length L_n + 1 to the accumulating unit VSFT_A. At this time, the selector 34b outputs the encoded data E_n + 2 and its code length L_n + 2 to the accumulating unit VSFT_B. At this time, the selector 34c outputs the encoded data E_n and its code length L_n to the accumulating unit VSFT_C. When the distribution data CS is “2”, the selector 34a outputs the encoded data E_n + 2 and its code length L_n + 2 to the accumulating unit VSFT_A. At this time, the selector 34b outputs the encoded data E_n and its code length L_n to the accumulating unit VSFT_B. At this time, the selector 34c outputs the encoded data E_n + 1 and its code length L_n + 1 to the accumulating unit VSFT_C.

ビット列生成部４０は、記憶部３６ａ、３６ｂ、及び３６ｃにそれぞれ格納された累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂ、及びＤｔ＿Ｃを、たとえば１ビットずつ順番に連結して、ビット列ＢＳを生成する。さらに、ビット列生成部４０は、ビット列ＢＳに振分けデータＣＳを連結してもよい。そして、ビット列ＢＳと振分けデータＣＳは、バッファメモリ４２に格納される。   The bit string generation unit 40 generates the bit string BS by concatenating the accumulated encoded data Dt_A, Dt_B, and Dt_C stored in the storage units 36a, 36b, and 36c, for example, one bit at a time. Further, the bit string generation unit 40 may link the distribution data CS to the bit string BS. The bit string BS and the distribution data CS are stored in the buffer memory 42.

図１２、１３は、図１１の可変長符号化部２２の動作手順を説明するフローチャート図である。図１２では、まず、符号化データＥ＿ｎ、Ｅ＿ｎ＋１、及びＥ＿ｎ＋２のカウンタ変数ｎが「０」に初期設定される。また、累積符号長データＳｕｍ＿Ａ、Ｓｕｍ＿Ｂ、及びＳｕｍ＿Ｃが「０」に初期設定される（Ｓ１０２）。次いで、セレクタ３４ａ、３４ｂ、及び３４ｃは、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２、及びＴＢＬ０＿３から符号化データＥ＿ｎ、Ｅ＿ｎ＋１、及びＥ＿ｎ＋２を取得する（Ｓ１０４）。次いで、比較部３２、ならびにセレクタ３４ａ、３４ｂ、及び３４ｃは、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２、及びＴＢＬ３から符号化対象データＥ＿ｎ、Ｅ＿ｎ＋１、及びＥ＿ｎ＋２の符号長Ｌ＿ｎ、Ｌ＿ｎ＋１、及びＬ＿ｎ＋２を取得する（Ｓ１０６）。   12 and 13 are flowcharts for explaining the operation procedure of the variable length coding unit 22 of FIG. In FIG. 12, first, the counter variable n of the encoded data E_n, E_n + 1, and E_n + 2 is initialized to “0”. Further, the accumulated code length data Sum_A, Sum_B, and Sum_C are initialized to “0” (S102). Next, the selectors 34a, 34b, and 34c obtain encoded data E_n, E_n + 1, and E_n + 2 from the encoding tables TBL0_1, TBL0_2, and TBL0_3 (S104). Next, the comparison unit 32 and the selectors 34a, 34b, and 34c obtain the code lengths L_n, L_n + 1, and L_n + 2 of the encoding target data E_n, E_n + 1, and E_n + 2 from the encoding tables TBL0_1, TBL0_2, and TBL3 (S106). ).

次いで、振分判定部３１は、比較部３８による比較結果から、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂ、Ｓｕｍ＿Ｃのうちで、累積符号長Ｓｕｍ＿Ａが最小かを判定する（Ｓ１０８）。累積符号長Ｓｕｍ＿Ａが最小のとき（Ｓ１０８のＹｅｓ）、振分判定部３１は判定結果ＳＵＭ＿ＳＴＡＴＥ＝０を生成する（Ｓ１１４）。また、累積符号長Ｓｕｍ＿Ａが最小でないとき（Ｓ１０８のＮｏ）、振分判定部３１は、累積符号長Ｓｕｍ＿Ｂが最小かを判定する（Ｓ１１０）。累積符号長Ｓｕｍ＿Ｂが最小のとき（Ｓ１１０のＹｅｓ）、振分判定部３１は判定結果ＳＵＭ＿ＳＴＡＴＥ＝１を生成する（Ｓ１１６）。また、累積符号長Ｓｕｍ＿Ｂが最小でないとき（Ｓ１１０のＮｏ）、振分判定部３１は、累積符号長Ｓｕｍ＿Ｃが最小と判定し、振分判定部３１は判定結果ＳＵＭ＿ＳＴＡＴＥ＝２を生成する（Ｓ１１８）。   Next, the allocation determination unit 31 determines whether the accumulated code length Sum_A is the minimum among the accumulated code lengths Sum_A, Sum_B, and Sum_C from the comparison result by the comparison unit 38 (S108). When the accumulated code length Sum_A is minimum (Yes in S108), the distribution determination unit 31 generates a determination result SUM_STATE = 0 (S114). When the accumulated code length Sum_A is not the minimum (No in S108), the distribution determination unit 31 determines whether the accumulated code length Sum_B is the minimum (S110). When the accumulated code length Sum_B is minimum (Yes in S110), the distribution determination unit 31 generates a determination result SUM_STATE = 1 (S116). When the accumulated code length Sum_B is not the minimum (No in S110), the distribution determination unit 31 determines that the accumulated code length Sum_C is the minimum, and the distribution determination unit 31 generates the determination result SUM_STATE = 2 (S118). .

次いで、振分判定部３１は、比較部３２による比較結果から、符号長Ｌ＿ｎ、Ｌ＿ｎ＋１、及びＬ＿ｎ＋２のうちで、符号長Ｌ＿ｎが最大かを判定する（Ｓ１２０）。符号長Ｌ＿ｎが最大のとき（Ｓ１２０のＹｅｓ）、振分判定部３１は、判定結果ＬＮ＿ＳＴＡＴＥ＝０を生成する（Ｓ１２６）。符号長Ｌ＿ｎが最大でないとき（Ｓ１２０のＮｏ）、振分判定部３１は、符号長Ｌ＿ｎ＋１が最大かを判定する（Ｓ１２２）。符号長Ｌ＿ｎ＋１が最大のとき（Ｓ１２２のＹｅｓ）、振分判定部３１は、判定結果ＬＮ＿ＳＴＡＴＥ＝１を生成する（Ｓ１２８）。また、符号長Ｌ＿ｎ＋１が最大でないとき（Ｓ１２２のＮｏ）、振分判定部３１は、符号長Ｌ＿ｎ＋２が最大と判定し、振分判定部３１は、判定結果ＬＮ＿ＳＴＡＴＥ＝２を生成する（Ｓ１３０）。   Next, the distribution determination unit 31 determines whether the code length L_n is the maximum among the code lengths L_n, L_n + 1, and L_n + 2 from the comparison result by the comparison unit 32 (S120). When the code length L_n is the maximum (Yes in S120), the distribution determination unit 31 generates a determination result LN_STATE = 0 (S126). When the code length L_n is not the maximum (No in S120), the distribution determination unit 31 determines whether the code length L_n + 1 is the maximum (S122). When the code length L_n + 1 is the maximum (Yes in S122), the distribution determination unit 31 generates a determination result LN_STATE = 1 (S128). When the code length L_n + 1 is not the maximum (No in S122), the distribution determination unit 31 determines that the code length L_n + 2 is the maximum, and the distribution determination unit 31 generates a determination result LN_STATE = 2 (S130).

次いで、図１３に進み、振分判定部３１は、判定結果の組合せ（ＳＵＭ＿ＳＴＡＴＥ、ＬＮ＿ＳＴＡＴＥ）が、（０、０）、（１、１）、または（２、２）であるかを判定する（Ｓ１３２）。ここで、次の３通りのいずれかの場合、判定結果がＹｅｓになる。
［１］累積符号長Ｓｕｍ＿Ａが最小、かつ符号長Ｌ＿ｎが最大
［２］累積符号長Ｓｕｍ＿Ｂが最小、かつ符号長Ｌ＿ｎ＋１が最大
［３］累積符号長Ｓｕｍ＿Ｃが最小、かつ符号長Ｌ＿ｎ＋２が最大
判定結果がＹｅｓの場合、振分判定部３１は、振分けＢ０（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ＋２→累積部ＶＳＦＴ＿Ｃ）を行う（Ｓ１３８）。次いで、累積部ＶＳＦＴ＿Ａが、累積符号長Ｓｕｍ＿Ａに符号長Ｌ＿ｎを加算する。また、累積部ＶＳＦＴ＿Ｂが、累積符号長Ｓｕｍ＿Ｂに符号長Ｌ＿ｎ＋１を加算する。そして、累積部ＶＳＦＴ＿Ｃが、累積符号長Ｓｕｍ＿Ｃに符号長Ｌ＿ｎ＋３を加算する（Ｓ１４４）。次いで、振分判定部３１は、値「０」の振分けデータＣＳを、ビット列生成部４０、あるいはバッファメモリ４２に出力する（Ｓ１５０）。 Next, proceeding to FIG. 13, the distribution determination unit 31 determines whether the combination of determination results (SUM_STATE, LN_STATE) is (0, 0), (1, 1), or (2, 2) ( S132). Here, in any of the following three cases, the determination result is Yes.
[1] Cumulative code length Sum_A is minimum and code length L_n is maximum [2] Cumulative code length Sum_B is minimum and code length L_n + 1 is maximum [3] Cumulative code length Sum_C is minimum and code length L_n + 2 is maximum determination result Is Yes, the distribution determination unit 31 performs distribution B0 (encoded data E_n → accumulation unit VSFT_A, encoded data E_n + 1 → accumulation unit VSFT_B, encoded data E_n + 2 → accumulation unit VSFT_C) (S138). Next, the accumulation unit VSFT_A adds the code length L_n to the accumulated code length Sum_A. Further, the accumulation unit VSFT_B adds the code length L_n + 1 to the accumulated code length Sum_B. The accumulating unit VSFT_C adds the code length L_n + 3 to the accumulated code length Sum_C (S144). Next, the distribution determination unit 31 outputs the distribution data CS having the value “0” to the bit string generation unit 40 or the buffer memory 42 (S150).

手順Ｓ１３２の判定結果がＮｏの場合、振分判定部３１は、データＳＵＭ＿ＳＴＡＴＥ、ＬＮ＿ＳＴＡＴＥが、（０、１）、（１、２）、または（２、０）であるかを判定する（Ｓ１３４）。
ここで、次の３通りのいずれかの場合、判定結果がＹｅｓになる。
［４］累積符号長Ｓｕｍ＿Ａが最小、かつ符号長Ｌ＿ｎ＋１が最大
［５］累積符号長Ｓｕｍ＿Ｂが最小、かつ符号長Ｌ＿ｎ＋２が最大
［６］累積符号長Ｓｕｍ＿Ｃが最小、かつ符号長Ｌ＿ｎが最大
判定結果がＹｅｓの場合、振分判定部３１は、振分けＢ１（符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ＋２→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｃ）を行う（Ｓ１４０）。次いで、累積部ＶＳＦＴ＿Ａが、累積符号長Ｓｕｍ＿Ａに符号長Ｌ＿ｎ＋１を加算する。また、累積部ＶＳＦＴ＿Ｂが、累積符号長Ｓｕｍ＿Ｂに符号長Ｌ＿ｎ＋２を加算する。そして、累積部ＶＳＦＴ＿Ｃが、累積符号長Ｓｕｍ＿Ｃに符号長Ｌ＿ｎを加算する（Ｓ１４６）。次いで、振分判定部３１は、値「１」の振分けデータＣＳを、ビット列生成部４０、あるいはバッファメモリ４２に出力する（Ｓ１５２）。 When the determination result in step S132 is No, the distribution determination unit 31 determines whether the data SUM_STATE and LN_STATE are (0, 1), (1, 2), or (2, 0) (S134). .
Here, in any of the following three cases, the determination result is Yes.
[4] Cumulative code length Sum_A is minimum and code length L_n + 1 is maximum [5] Cumulative code length Sum_B is minimum and code length L_n + 2 is maximum [6] Cumulative code length Sum_C is minimum and code length L_n is maximum Is Yes, the distribution determination unit 31 performs distribution B1 (encoded data E_n + 1 → accumulation unit VSFT_A, encoded data E_n + 2 → accumulation unit VSFT_B, encoded data E_n → accumulation unit VSFT_C) (S140). Next, the accumulation unit VSFT_A adds the code length L_n + 1 to the accumulated code length Sum_A. Further, the accumulation unit VSFT_B adds the code length L_n + 2 to the accumulated code length Sum_B. Then, the accumulation unit VSFT_C adds the code length L_n to the accumulated code length Sum_C (S146). Next, the distribution determination unit 31 outputs the distribution data CS having the value “1” to the bit string generation unit 40 or the buffer memory 42 (S152).

手順Ｓ１３４の判定結果がＮｏの場合、振分判定部３１は、データＳＵＭ＿ＳＴＡＴＥ、ＬＮ＿ＳＴＡＴＥが、（０、２）、（１、０）、または（２、１）であると判定する。
この場合、次の３通りのいずれかに対応する。
［７］累積符号長Ｓｕｍ＿Ａが最小、かつ符号長Ｌ＿ｎ＋２が最大
［８］累積符号長Ｓｕｍ＿Ｂが最小、かつ符号長Ｌ＿ｎが最大
［９］累積符号長Ｓｕｍ＿Ｃが最小、かつ符号長Ｌ＿ｎ＋１が最大
振分判定部３１は、振分けＢ２（符号化データＥ＿ｎ＋２→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｃ）を行う（Ｓ１４２）。次いで、累積部ＶＳＦＴ＿Ａが、累積符号長Ｓｕｍ＿Ａに符号長Ｌ＿ｎ＋２を加算する。また、累積部ＶＳＦＴ＿Ｂが、累積符号長Ｓｕｍ＿Ｂに符号長Ｌ＿ｎを加算する。そして、累積部ＶＳＦＴ＿Ｃが、累積符号長Ｓｕｍ＿Ｃに符号長Ｌ＿ｎ＋１を加算する（Ｓ１４８）。次いで、振分判定部３１は、値「２」の振分けデータＣＳを、ビット列生成部４０、あるいはバッファメモリ４２に出力する（Ｓ１５４）。 When the determination result of step S134 is No, the distribution determination unit 31 determines that the data SUM_STATE and LN_STATE are (0, 2), (1, 0), or (2, 1).
In this case, it corresponds to one of the following three types.
[7] Cumulative code length Sum_A is minimum and code length L_n + 2 is maximum [8] Cumulative code length Sum_B is minimum and code length L_n is maximum [9] Cumulative code length Sum_C is minimum and code length L_n + 1 is maximum allocation The determination unit 31 performs distribution B2 (encoded data E_n + 2 → accumulation unit VSFT_A, encoded data E_n → accumulation unit VSFT_B, encoded data E_n + 1 → accumulation unit VSFT_C) (S142). Next, the accumulation unit VSFT_A adds the code length L_n + 2 to the accumulated code length Sum_A. Further, the accumulation unit VSFT_B adds the code length L_n to the accumulated code length Sum_B. Then, the accumulation unit VSFT_C adds the code length L_n + 1 to the accumulated code length Sum_C (S148). Next, the distribution determination unit 31 outputs the distribution data CS having the value “2” to the bit string generation unit 40 or the buffer memory 42 (S154).

そして、カウンタ変数ｎが「３」だけインクリメントされる（Ｓ１５６）。そして、処理対象の領域におけるすべての符号化対象データの符号化と振分け処理が完了するまで、手順Ｓ１０４〜Ｓ１５４が繰り返される（Ｓ１５８のＮｏ）。   Then, the counter variable n is incremented by “3” (S156). Then, steps S104 to S154 are repeated until the encoding and distribution processing of all the encoding target data in the processing target region is completed (No in S158).

図１４は、Ｎ＝３の例における可変長復号部２４の構成を示す。図１４では、可変長復号部２４は、図７の構成に加え、記憶部４８ｃ、復号部ＶＬＤ＿Ｃ、及び記憶部５２Ｃを有する。また、並替部５０は、セレクタ５０Ｃを有する。   FIG. 14 shows the configuration of the variable length decoding unit 24 in the example of N = 3. In FIG. 14, the variable length decoding unit 24 includes a storage unit 48c, a decoding unit VLD_C, and a storage unit 52C in addition to the configuration of FIG. The rearrangement unit 50 includes a selector 50C.

符号化データ復元部４６は、ビット列ＢＳを一定のビット数（たとえば１ビット）ずつ分割して、累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂ、及びＤｔ＿Ｃを復元する。累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂ、及びＤｔ＿Ｃには、符号化データＥ＿ｎ、Ｅ＿ｎ＋１、及びＥ＿ｎ＋２が振分けＢ０〜Ｂ２に基づいて振り分けられている。復元された累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂ、及びＤｔ＿Ｃは、それぞれ、記憶部４８ａ、４８ｂ、及び４８ｃに格納される。   The encoded data restoration unit 46 divides the bit string BS by a certain number of bits (for example, 1 bit) to restore the accumulated encoded data Dt_A, Dt_B, and Dt_C. In the accumulated encoded data Dt_A, Dt_B, and Dt_C, encoded data E_n, E_n + 1, and E_n + 2 are distributed based on the distributions B0 to B2. The restored accumulated encoded data Dt_A, Dt_B, and Dt_C are stored in the storage units 48a, 48b, and 48c, respectively.

復号部ＶＬＤ＿Ｃは、復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂと同じ構成を有する。復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂ、及びＶＬＤ＿Ｃは、記憶部４８ａ、４８ｂ、及び４８ｃに格納される累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂ、及びＤｔ＿Ｃを順次復号する。復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂ、及びＶＬＤ＿Ｃで復号された復号データＦ＿Ａ、Ｆ＿Ｂ、及びＦ＿Ｃは、いずれも並替部５０のセレクタ５０ａ、５０ｂ、及び５０ｃに入力される。   The decoding unit VLD_C has the same configuration as the decoding units VLD_A and VLD_B. The decoding units VLD_A, VLD_B, and VLD_C sequentially decode the accumulated encoded data Dt_A, Dt_B, and Dt_C stored in the storage units 48a, 48b, and 48c. The decoded data F_A, F_B, and F_C decoded by the decoding units VLD_A, VLD_B, and VLD_C are all input to the selectors 50a, 50b, and 50c of the rearrangement unit 50.

並替部５０では、セレクタ５０ａ、５０ｂ、及び５０ｃが、振分けデータＣＳに基づいて、復号データＦ＿Ａ、Ｆ＿Ｂ、及びＦ＿Ｃのいずれかを選択して出力する。たとえば、振分けデータＣＳの値が「０」のとき、セレクタ５０ａは復号データＦ＿Ａを、セレクタ５０ｂは復号データＦ＿Ｂを、セレクタ５０ｃは復号データＦ＿Ｃをそれぞれ選択して出力する。また、振分けデータＣＳの値が「１」のとき、セレクタ５０ａは復号データＦ＿Ｂを、セレクタ５０ｂは復号データＦ＿Ｃを、セレクタ５０ｃは復号データＦ＿Ａをそれぞれ選択して出力する。また、振分けデータＣＳの値が「２」のとき、セレクタ５０ａは復号データＦ＿Ｃを選択して出力する。このとき、セレクタ５０ｂは復号データＦ＿Ａを選択して出力する。また、このとき、セレクタ５０ｃは復号データＦ＿Ｂを選択して出力する。   In the rearrangement unit 50, the selectors 50a, 50b, and 50c select and output one of the decoded data F_A, F_B, and F_C based on the distribution data CS. For example, when the value of the distribution data CS is “0”, the selector 50a selects and outputs the decoded data F_A, the selector 50b selects the decoded data F_B, and the selector 50c selects the decoded data F_C. When the value of the distribution data CS is “1”, the selector 50a selects the decoded data F_B, the selector 50b selects the decoded data F_C, and the selector 50c selects and outputs the decoded data F_A. When the value of the distribution data CS is “2”, the selector 50a selects and outputs the decoded data F_C. At this time, the selector 50b selects and outputs the decoded data F_A. At this time, the selector 50c selects and outputs the decoded data F_B.

こうして、セレクタ５０ａは、復号データＦ＿Ａ、Ｆ＿Ｂ、及びＦ＿Ｃのうち、符号化データＥ＿ｎから復号された復号データを選択して出力する。また、セレクタ５０ｂは、復号データＦ＿Ａ、Ｆ＿Ｂ、及びＦ＿Ｃのうち、符号化データＥ＿ｎ＋１から復号された復号データを選択して出力する。そして、セレクタ５０ｃは、復号データＦ＿Ａ、Ｆ＿Ｂ、及びＦ＿Ｃのうち、符号化データＥ＿ｎ＋２から復号された復号データを選択して出力する。   Thus, the selector 50a selects and outputs the decoded data decoded from the encoded data E_n among the decoded data F_A, F_B, and F_C. The selector 50b selects and outputs decoded data decoded from the encoded data E_n + 1 among the decoded data F_A, F_B, and F_C. Then, the selector 50c selects and outputs decoded data decoded from the encoded data E_n + 2 among the decoded data F_A, F_B, and F_C.

こうして、符号化データＥ＿ｎ、Ｅ＿ｎ＋１、及びＥ＿ｎ＋２から復号された復号データが、それぞれ記憶部５２ａ、５２ｂ、及び５２ｃに格納される。そして、記憶部５２ａ、５２ｂ、及び５２ｃに格納された復号データが、それぞれ、復号データＦ＿ｎ、Ｆ＿ｎ＋１、及びＦ＿ｎ＋２として出力される。これら復号データＦ＿ｎ、Ｆ＿ｎ＋１、及びＦ＿ｎ＋２を順番に並べることで、もとのデータに戻すことができる。このようにして、復号データが、もとの順に並べ替えられる。   Thus, the decoded data decoded from the encoded data E_n, E_n + 1, and E_n + 2 are stored in the storage units 52a, 52b, and 52c, respectively. Then, the decoded data stored in the storage units 52a, 52b, and 52c are output as decoded data F_n, F_n + 1, and F_n + 2, respectively. These decoded data F_n, F_n + 1, and F_n + 2 can be restored to the original data by arranging them in order. In this way, the decoded data is rearranged in the original order.

図１５は、図１４の可変長復号部２４の動作手順を説明するフローチャート図である。まず、符号化データ復元部４６が、ビット列ＢＳを分割して、累積符号化データＤｔ＿Ａ、Ｄｔ＿Ｂ、及びＤｔ＿Ｃを復元する（Ｓ１６０）。次いで、復号データＦ＿ｎ、Ｆ＿ｎ＋１、及びＦ＿ｎ＋２をカウントするカウンタ変数ｎが値「０」に初期化される（Ｓ１６２）。次いで、復号部ＶＤＬ＿Ａ、ＶＤＬ＿Ｂ、及びＶＤＬ＿Ｃは、復号データＦ＿Ａ、Ｆ＿Ｂ、及びＦ＿Ｃを復号する（Ｓ１６４）。次いで、並替部５０は、振分けデータＣＳを取得する（Ｓ１６６）。   FIG. 15 is a flowchart for explaining the operation procedure of the variable length decoding unit 24 of FIG. First, the encoded data restoration unit 46 divides the bit string BS to restore the accumulated encoded data Dt_A, Dt_B, and Dt_C (S160). Next, a counter variable n that counts the decoded data F_n, F_n + 1, and F_n + 2 is initialized to a value “0” (S162). Next, the decoding units VDL_A, VDL_B, and VDL_C decode the decoded data F_A, F_B, and F_C (S164). Next, the rearrangement unit 50 acquires the distribution data CS (S166).

振分けデータＣＳが「０」のとき（Ｓ１６８のＹｅｓ）、並替部５０は、復号データＦ＿Ａが復号データＦ＿ｎ、復号データＦ＿Ｂが復号データＦ＿ｎ＋１、そして、復号データＦ＿Ｃが復号データＦ＿ｎ＋２に対応するように、並べ替える（Ｓ１７２）。また、振分けデータＣＳが「０」でなく「１」のとき（Ｓ１６８のＮｏ、Ｓ１７０のＹｅｓ）、並替部５０は、復号データＦ＿Ａが復号データＦ＿ｎ＋１、復号データＦ＿Ｂが復号データＦ＿ｎ＋２、そして、復号データＦ＿Ｃが復号データＦ＿ｎに対応するように並べ替える（Ｓ１７４）。そして、振分けデータＣＳが「１」でなく「２」のとき（Ｓ１７０のＮｏ）、並替部５０は、復号データＦ＿Ａが復号データＦ＿ｎ＋２、復号データＦ＿Ｂが復号データＦ＿ｎ、そして、復号データＦ＿Ｃが復号データＦ＿ｎ＋１に対応するように並べ替える（Ｓ１７４）。   When the distribution data CS is “0” (Yes in S168), the reordering unit 50 corresponds to the decoded data F_A corresponding to the decoded data F_n, the decoded data F_B corresponding to the decoded data F_n + 1, and the decoded data F_C corresponding to the decoded data F_n + 2. These are rearranged (S172). When the distribution data CS is not “0” but “1” (No in S168, Yes in S170), the rearrangement unit 50 determines that the decoded data F_A is the decoded data F_n + 1, the decoded data F_B is the decoded data F_n + 2, and Rearrangement is performed so that the decoded data F_C corresponds to the decoded data F_n (S174). When the distribution data CS is not “1” but “2” (No in S170), the rearrangement unit 50 determines that the decoded data F_A is decoded data F_n + 2, the decoded data F_B is decoded data F_n, and the decoded data F_C is decoded. Rearrangement is performed so as to correspond to the decoded data F_n + 1 (S174).

そして、カウンタ変数ｎが「３」インクリメントされる（Ｓ１７８）。そして、すべての符号化データが処理されるまで、手順Ｓ１６４〜Ｓ１７８が繰り返される（Ｓ１８０のＮｏ）。   Then, the counter variable n is incremented by “3” (S178). Then, steps S164 to S178 are repeated until all encoded data is processed (No in S180).

上述の説明では、符号化データＥ＿ｎ、Ｅ＿ｎ＋１、及びＥ＿ｎ＋２のうち最も符号長が長いものが、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂ、ＶＳＦＴ＿Ｃのうち最も累積符号長が短いものに振り分けられる例が示された。この例は、累積符号部の数が４個以上の場合にも適用できる。あるいは、たとえば、符号長が長い符号化データから順に、累積符号長が短い累積部へ振り分けることも可能である。そうすることで、累積部における累積符号長の差が小さくなるような振分けが可能になる。   In the above description, the example in which the longest code length among the encoded data E_n, E_n + 1, and E_n + 2 is allocated to the shortest cumulative code length among the accumulation units VSFT_A, VSFT_B, and VSFT_C has been shown. This example can also be applied to the case where the number of cumulative code parts is four or more. Alternatively, for example, it is also possible to distribute to the accumulation unit with a short cumulative code length in order from encoded data with a long code length. By doing so, it is possible to distribute such that the difference in accumulated code length in the accumulating unit is reduced.

上述のように、第１の実施形態によれば、Ｎ個の符号化データをＮ個の累積部のいずれかに、Ｎ個の累積部における符号化データ数が均等で、かつ、累積符号長の差が小さくなるように振り分けることで、累積部ごとのＮ個の復号部が処理する符号化データの累積符号長の差が小さくなる。よって、Ｎ個の復号部の処理時間の差が小さくなるので、符号長が長い方の復号部の処理時間に全体としての処理時間が制約されるといったことを回避できる。よって、全体としての復号処理が高速化される。   As described above, according to the first embodiment, N encoded data is stored in any one of the N accumulating units, the number of encoded data in the N accumulating units is equal, and the accumulated code length is By allocating so that the difference between the two is reduced, the difference in the accumulated code length of the encoded data processed by the N decoding units for each accumulating unit is reduced. Therefore, since the difference in processing time between the N decoding units becomes small, it is possible to avoid that the processing time as a whole is limited to the processing time of the decoding unit with the longer code length. Therefore, the overall decoding process is accelerated.

また、たとえば、１フレーム分の圧縮画像データを画像の領域単位で分割して復号処理を並列化する場合と比較すると、第１の実施形態は次のような有利な効果を奏する。たとえば、１フレームを前半、後半に分割する場合、展開された画像データに対し、近傍の画素を用いた画像処理（たとえば、平滑化）を行おうとすると、前半の圧縮画像データがすべて展開されないと、後半における前半との境界付近の画素に対する画像処理が開始できない。この点、第１の実施形態では、符号化データごとに復号処理が並列化されるので、近傍の画素がある程度まとまった状態で順次展開される。よって、展開された画像データから順次画像処理を行うことができ、画像処理まで含めた全体としての処理が高速化される。   In addition, for example, the first embodiment has the following advantageous effects as compared with the case where one frame of compressed image data is divided in units of image regions and decoding processing is parallelized. For example, when one frame is divided into the first half and the second half, if image processing (for example, smoothing) using neighboring pixels is performed on the expanded image data, all the compressed image data in the first half are not expanded. In the second half, image processing cannot be started for pixels near the boundary with the first half. In this regard, in the first embodiment, since the decoding process is parallelized for each encoded data, neighboring pixels are sequentially developed in a state where they are grouped to some extent. Therefore, image processing can be performed sequentially from the developed image data, and the overall processing including the image processing is accelerated.

また、領域単位で復号処理を並列化する場合、領域ごとに画像データを格納するためのバッファ用メモリが必要になる。あるいは、単一のメモリに複数の領域の画像データを格納すると、複数の復号部からのアクセスを調停するための処理負荷が増大する。この点、第１の実施形態では、符号化データを一つのバッファ用メモリに格納すればよいので、バッファ用メモリの数、容量、あるいはアクセス調停回路を節約できる。さらに、符号化データを所定のビットずつマルチプレクスしてビット列化することで、単一のアクセスによりバッファ用メモリから符号化データを読み出すことができる。よって、全体としての処理負荷が軽減でき、復号処理がさらに高速化される。   Further, when parallel decoding processing is performed in units of regions, a buffer memory for storing image data for each region is required. Alternatively, when image data of a plurality of areas is stored in a single memory, a processing load for arbitrating accesses from a plurality of decoding units increases. In this regard, in the first embodiment, the encoded data only needs to be stored in one buffer memory, so that the number, capacity, or access arbitration circuit of the buffer memory can be saved. Furthermore, the encoded data can be read from the buffer memory by a single access by multiplexing the encoded data bit by bit to form a bit string. Therefore, the overall processing load can be reduced, and the decoding process can be further speeded up.

第１の実施形態では、並替部５０が、振分けデータＣＳに基づいて、復号データの並べ替えを行う例を示した。次に、振分けデータＣＳを用いずに、復号データの並べ替えを行う第２の実施形態について説明する。   In 1st Embodiment, the rearrangement part 50 showed the example which rearranges decoding data based on distribution data CS. Next, a second embodiment in which the decoded data is rearranged without using the distribution data CS will be described.

［第２の実施形態］
第２の実施形態は、２個の符号化データの２個の累積部への振り分けに関する。２個の累積部の累積符号長の差が短くなるように振り分けるという点において、第２の実施形態は第１の実施形態と同じである。ただし、第２の実施形態では、振分けデータの代わりに、符号化データのビットパターンが振分けを示す情報を有する。 [Second Embodiment]
The second embodiment relates to distribution of two encoded data to two accumulation units. The second embodiment is the same as the first embodiment in that the difference is made so that the difference between the accumulated code lengths of the two accumulating parts becomes shorter. However, in the second embodiment, the bit pattern of the encoded data has information indicating the distribution instead of the distribution data.

図１６は、第２の実施形態における可変長符号化部２２の構成例を示す。第１の実施形態と重複する部分には、図４と同じ符号が付される。第２の実施形態では、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂは、２個の符号化データＥ＿ｎ、Ｅ＿ｎ＋１のうち符号長がたとえば短い方の符号化データ（以下、判定用符号化データという）を、その順序に応じた（判定用符号化データがＥ＿ｎからＥ＿ｎ＋１かに応じた）ビットパターンで累積する。符号化データＥ＿ｎが短い方であり判定用符号化データなら、たとえば先頭ビット「０」を有するビットパターン（以下、ビットパターンＢＰ０という）で累積される。また、符号化データＥ＿ｎ＋１が短い方であり判定用符号化データなら、たとえば先頭ビット「１」を有するビットパターン（以下、ビットパターンＢＰ１という）で累積される。このように、２個の符号化データＥ＿ｎ、Ｅ＿ｎ＋１のうち短い方の判定用符号化データを、その短い方がＥ＿ｎかＥ＿ｎ＋１かに応じて先頭ビットが「０」または「１」のビットパターンにしておけば、後の並替えでもとの順序にもどすとき、符号長が短い方の先頭ビットが「０」ならその符号化データがＥ＿ｎ、「１」ならその符号化データがＥ＿ｎ＋１と判定でき、振分け情報を符号化データＥ＿ｎ、Ｅ＿ｎ＋１から抽出できる。   FIG. 16 shows a configuration example of the variable length coding unit 22 in the second embodiment. Parts that are the same as those in the first embodiment are denoted by the same reference numerals as in FIG. In the second embodiment, the accumulators VSFT_A and VSFT_B are configured to use, for example, encoded data having a shorter code length (hereinafter referred to as determination encoded data) of the two encoded data E_n and E_n + 1 in that order. It accumulates with the bit pattern according to (according to whether the coding data for determination is E_n to E_n + 1). If the encoded data E_n is shorter and is encoded data for determination, for example, it is accumulated in a bit pattern having the first bit “0” (hereinafter referred to as bit pattern BP0). If the encoded data E_n + 1 is shorter and is encoded data for determination, for example, it is accumulated in a bit pattern having the first bit “1” (hereinafter referred to as bit pattern BP1). As described above, the shorter determination encoded data of the two encoded data E_n and E_n + 1 is changed to a bit pattern having a leading bit of “0” or “1” depending on whether the shorter one is E_n or E_n + 1. Then, when returning to the original order in the rearrangement later, if the first bit with the shorter code length is “0”, the encoded data can be determined as E_n, and if “1”, the encoded data can be determined as E_n + 1. The distribution information can be extracted from the encoded data E_n and E_n + 1.

具体例を示す前に、符号化テーブルのテーブル種別について説明する。図１７には、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２内のテーブル種別ＴＢＬ０の例が示される。テーブル種別ＴＢＬ０では、符号化対象データの発生頻度が高い方から順に、符号長が短い符号化データが対応づけられる。たとえば、符号化対象データ「０」〜「２」には符号長が２〜３ビットの符号化データ「１０」〜「１１１」が、符号化対象データ「３」〜「１４」には、符号長が４〜５ビットの符号化データ「００００」〜「０１１１１」が対応付けられる。また、テーブル種別ＴＢＬ０は、一の符号化データが他の符号化データと先頭部で一致しないように構成される。符号化データ「１０」を例とすると、テーブル種別ＴＢＬ０には、先頭部に「１０」を有する他の符号化データは含まれない。かかるテーブル種別ＴＢＬ０において、符号長が２〜３ビットの符号化データ「１０」〜「１１１」は、先頭ビットが「１」のビットパターンＢＰ１に対応する。また、符号長が４〜５ビットの符号化データ「００００」〜「０１１１１」は、先頭ビットが「０」のビットパターンＢＰ０に対応する。   Before showing a specific example, the table type of the encoding table will be described. FIG. 17 shows an example of the table type TBL0 in the encoding tables TBL0_1 and TBL0_2. In the table type TBL0, encoded data with a short code length are associated in descending order of occurrence frequency of encoding target data. For example, the encoding target data “0” to “2” includes encoded data “10” to “111” having a code length of 2 to 3 bits, and the encoding target data “3” to “14” includes Encoded data “0000” to “01111” having a length of 4 to 5 bits are associated with each other. The table type TBL0 is configured such that one encoded data does not coincide with the other encoded data at the head. Taking the encoded data “10” as an example, the table type TBL0 does not include other encoded data having “10” at the head. In the table type TBL0, encoded data “10” to “111” having a code length of 2 to 3 bits corresponds to the bit pattern BP1 having a leading bit of “1”. Also, encoded data “0000” to “01111” having a code length of 4 to 5 bits corresponds to the bit pattern BP0 having a leading bit of “0”.

なお、テーブル種別ＴＢＬ１は、テーブル種別ＴＢＬ０の反転を示す。たとえば、テーブル種別ＴＢＬ１では、符号長が２〜３ビットの符号化データ「０１」〜「０００」はビットパターン／ＢＰ１であり、符号長が４〜５ビットの符号化データ「１１１１」〜「１００００」はビットパターン／ＢＰ０である。ただし、実際の符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２内の種別は、テーブル種別ＴＢＬ０である。   The table type TBL1 indicates inversion of the table type TBL0. For example, in the table type TBL1, encoded data “01” to “000” having a code length of 2 to 3 bits is a bit pattern / BP1, and encoded data “1111” to “10000” having a code length of 4 to 5 bits. "Is the bit pattern / BP0. However, the type in the actual coding tables TBL0_1 and TBL0_2 is the table type TBL0.

符号化データＥ＿ｎ、Ｅ＿ｎ＋１は、テーブル種別ＴＢＬ０の符号化テーブルＴＢＬ０＿１、またはＴＢＬ０＿２で符号化される。よって、符号化データＥ＿ｎ、Ｅ＿ｎ＋１は、符号長Ｌ＿ｎ、Ｌ＿ｎ＋１が４ビット未満の場合はビットパターンＢＰ１内のいずれかである。一方、符号化データＥ＿ｎ、Ｅ＿ｎ＋１は、符号長Ｌ＿ｎ、Ｌ＿ｎ＋１が４ビット以上の場合はビットパターンＢＰ０内のいずれかである。   The encoded data E_n and E_n + 1 are encoded by the encoding table TBL0_1 or TBL0_2 of the table type TBL0. Therefore, the encoded data E_n and E_n + 1 are any of the bit patterns BP1 when the code lengths L_n and L_n + 1 are less than 4 bits. On the other hand, the encoded data E_n and E_n + 1 are either in the bit pattern BP0 when the code lengths L_n and L_n + 1 are 4 bits or more.

図１８は、符号化データＥ＿ｎ、Ｅ＿ｎ＋１の、符号化時と累積時のビットパターンの具体例を示す。図１８（Ａ）、（Ｂ）は、符号化データＥ＿ｎが短い方の判定用符号化データである場合を示す。たとえば、図１８（Ａ）では、符号化データＥ＿ｎは２ビット長の「１０」、符号化データＥ＿ｎ＋１は３ビット長の「１１０」である。このとき、短い方の判定用符号化データＥ＿ｎは、先頭ビット「１」のビットパターンＢＰ１である。よって、判定用符号化データＥ＿ｎは、ビットパターン／ＢＰ１の「０１」に反転されて累積される。一方、長い方の符号化データＥ＿ｎ＋１は、先頭ビット「１」のビットパターンＢＰ１のまま累積される。図１８（Ｂ）では、符号化データＥ＿ｎは４ビット長の「００１１」、符号化データＥ＿ｎ＋１は５ビット長の「０１０００」である。このとき、短い方の判定用符号化データＥ＿ｎは、先頭ビット「０」のビットパターンＢＰ０である。よって、判定用符号化データＥ＿ｎは、そのままのビットパターンで累積される。長い方の符号化データＥ＿ｎ＋１も、先頭ビット「０」のビットパターンＢＰ０のまま累積される。   FIG. 18 shows a specific example of bit patterns at the time of encoding and accumulation of the encoded data E_n and E_n + 1. FIGS. 18A and 18B show the case where the encoded data E_n is the shorter encoded data for determination. For example, in FIG. 18A, the encoded data E_n is “10” having a 2-bit length, and the encoded data E_n + 1 is “110” having a 3-bit length. At this time, the shorter determination encoded data E_n is the bit pattern BP1 of the first bit “1”. Therefore, the determination encoded data E_n is inverted and accumulated to “01” of the bit pattern / BP1. On the other hand, the longer encoded data E_n + 1 is accumulated in the bit pattern BP1 of the first bit “1”. In FIG. 18B, the encoded data E_n is “0011” having a 4-bit length, and the encoded data E_n + 1 is “01000” having a 5-bit length. At this time, the shorter determination encoded data E_n is the bit pattern BP0 of the first bit “0”. Therefore, the determination encoded data E_n is accumulated with the bit pattern as it is. The longer encoded data E_n + 1 is also accumulated with the bit pattern BP0 of the first bit “0”.

図１８（Ｃ）、（Ｄ）は、符号化データＥ＿ｎ＋１が短い方の判定用符号化データである場合を示す。たとえば、図１８（Ｃ）では、符号化データＥ＿ｎは３ビット長の「１１０」、符号化データＥ＿ｎ＋１は２ビット長の「１０」である。このとき、短い方の判定用符号化データＥ＿ｎ＋１は、先頭ビット「１」のビットパターンＢＰ１である。よって、判定用符号化データＥ＿ｎは、ビットパターンＢＰ１のまま累積される。長い方の符号化データＥ＿ｎも、先頭ビットが「１」のビットパターンＢＰ１のまま累積される。図１８（Ｄ）では、符号化データＥ＿ｎは５ビット長の「０１０００」、符号化データＥ＿ｎ＋１は４ビット長の「００１１」である。このとき、短い方の判定用符号化データＥ＿ｎ＋１は、先頭ビット「０」のビットパターンＢＰ０である。よって、判定用符号化データＥ＿ｎ＋１は、ビットパターン／ＢＰ０の「１１００」に反転されて累積される。一方、長い方の符号化データＥ＿ｎは、先頭ビット「０」のビットパターンＢＰ０のまま累積される。   FIGS. 18C and 18D show a case where the encoded data E_n + 1 is the shorter encoded data for determination. For example, in FIG. 18C, the encoded data E_n is “110” having a 3-bit length, and the encoded data E_n + 1 is “10” having a 2-bit length. At this time, the shorter encoded data for determination E_n + 1 is the bit pattern BP1 of the first bit “1”. Therefore, the determination encoded data E_n is accumulated in the bit pattern BP1. The longer encoded data E_n is also accumulated with the bit pattern BP1 having the first bit “1”. In FIG. 18D, the encoded data E_n is “01000” having a 5-bit length, and the encoded data E_n + 1 is “0011” having a 4-bit length. At this time, the shorter determination encoded data E_n + 1 is the bit pattern BP0 of the first bit “0”. Therefore, the determination encoded data E_n + 1 is inverted and accumulated to “1100” of the bit pattern / BP0. On the other hand, the longer encoded data E_n is accumulated in the bit pattern BP0 of the first bit “0”.

図１８（Ａ）〜（Ｄ）をまとめると、図１８（Ｅ）、（Ｆ）に示すようになる。図１８（Ｅ）に示すように、符号化データＥ＿ｎの方が符号長が短く、符号化データＥ＿ｎが判定用符号化データである場合、符号長Ｌ＿ｎが４ビット未満であればそのビットパターンはＢＰ１であり、ビットパターン／ＢＰ１に反転され累積される。一方、符号長Ｌ＿ｎが４ビット以上であれば、判定用符号化データＥ＿ｎはビットパターンＢＰ０のまま累積される。また、図１８（Ｆ）に示すように、符号化データＥ＿ｎ＋１の方が符号長が短く、符号化データＥ＿ｎ＋１が判定用符号化データである場合、符号長Ｌ＿ｎ＋１が４ビット未満であればそのビットパターンはＢＰ１であり、そのまま累積される。一方、符号長Ｌ＿ｎが４ビット以上であれば、判定用符号化データＥ＿ｎはビットパターンＢＰ０であり、ビットパターン／ＢＰ０に反転されて累積される。   18A to 18D are summarized as shown in FIGS. 18E and 18F. As shown in FIG. 18E, when the encoded data E_n is shorter in code length and the encoded data E_n is encoded data for determination, if the code length L_n is less than 4 bits, the bit pattern is BP1 is inverted and accumulated into the bit pattern / BP1. On the other hand, if the code length L_n is 4 bits or more, the determination encoded data E_n is accumulated in the bit pattern BP0. As shown in FIG. 18F, when the encoded data E_n + 1 has a shorter code length and the encoded data E_n + 1 is the determination encoded data, if the code length L_n + 1 is less than 4 bits, the bit The pattern is BP1 and is accumulated as it is. On the other hand, if the code length L_n is 4 bits or more, the determination encoded data E_n is the bit pattern BP0, and is inverted and accumulated in the bit pattern / BP0.

図１６に戻る。振分判定部３１は、第１の実施形態と同様にして、セレクタ３４ａ、３４ｂに制御信号を送り、符号化データＥ＿ｎ、Ｅ＿ｎ＋１を累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂに振り分ける。また、振分判定部３１は、比較部３２による符号長Ｌ＿ｎ、Ｌ＿ｎ＋１の比較結果により、どちらの符号長が長いかを判定する。そして、振分判定部３１は、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂに対し、ＩｓＥｎ信号と、ＩｓＬｎｇ信号を出力する。ＩｓＥｎ信号は、振り分けた符号化データが符号化データのうちどちらか、つまり符号化データＥ＿ｎか否かを示す。また、ＩｓＬｎｇ信号は、振り分けた符号化データが長い方か否かを示す。   Returning to FIG. As in the first embodiment, the distribution determination unit 31 sends control signals to the selectors 34a and 34b, and distributes the encoded data E_n and E_n + 1 to the accumulation units VSFT_A and VSFT_B. Further, the distribution determination unit 31 determines which code length is longer based on the comparison result of the code lengths L_n and L_n + 1 by the comparison unit 32. Then, the distribution determining unit 31 outputs the IsEn signal and the IsLng signal to the accumulating units VSFT_A and VSFT_B. The IsEn signal indicates whether the allocated encoded data is one of the encoded data, that is, whether the encoded data E_n. Further, the IsLng signal indicates whether the distributed encoded data is longer.

累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂは、ＩｓＬｎｇ信号に基づいて、それぞれに振分けられた符号化データが短い方の判定用符号化データであるか否かを判定する。たとえば、また、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂは、ＩｓＥｎ信号に基づいて、判定用符号化データが符号化データＥ＿ｎであるか、または符号化データＥ＿ｎ＋１であるかを判定する。そして、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂは、図１８に示した場合分けに応じて、符号化データＥ＿ｎ、またはＥ＿ｎ＋１を、そのままのビットパターン、または反転したビットパターンで累積する。さらに、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂは、判定用符号化データを復号するためのテーブル種別の情報を、必要に応じて生成する。   The accumulating units VSFT_A and VSFT_B determine, based on the IsLng signal, whether the encoded data allocated to each is the shorter determination encoded data. For example, the accumulating units VSFT_A and VSFT_B determine whether the encoded data for determination is the encoded data E_n or the encoded data E_n + 1 based on the IsEn signal. Then, the accumulation units VSFT_A and VSFT_B accumulate the encoded data E_n or E_n + 1 in the same bit pattern or the inverted bit pattern according to the case classification shown in FIG. Further, the accumulation units VSFT_A and VSFT_B generate table type information for decoding the encoded data for determination as necessary.

図１９は、第２の実施形態における累積部ＶＳＦＴ＿Ａの詳細な構成例である。第２の実施形態では、累積部ＶＳＦＴ＿Ａは、図４で示した構成に加え、一点鎖線で囲った、テーブル種別判定部１０２、ビット反転部１０４、セレクタ１０６、テーブル種別ビット埋込制御部１０８、及び、加算器１１０を有する。累積部ＶＳＦＴ＿Ｂも、ここに示す構成を有する。よって、次の説明は、累積部ＶＳＦＴ＿Ｂにも適用される。   FIG. 19 is a detailed configuration example of the accumulation unit VSFT_A according to the second embodiment. In the second embodiment, the accumulating unit VSFT_A includes a table type determination unit 102, a bit inversion unit 104, a selector 106, a table type bit embedding control unit 108, which are surrounded by a dashed line in addition to the configuration shown in FIG. And an adder 110. The accumulating unit VSFT_B also has the configuration shown here. Therefore, the following description is also applied to the accumulation unit VSFT_B.

テーブル種別判定部１０２は、入力されるＩｓＬｎｇ信号から、振分けられた符号化データＥ＿Ａ（累積部ＶＳＦＴ＿Ｂ側では符号化データＥ＿Ｂ）が短い符号長で振分け判定に用いられる判定用符号化データであるかを判定する。また、テーブル種別判定部１０２は、入力されるＩｓＥｎ信号から、符号化データＥ＿Ａが符号化データＥ＿ｎか、またはＥ＿ｎ＋１かを判定する。   Whether the table type determination unit 102 is the encoded data for determination used for the allocation determination with the short code length of the encoded data E_A distributed from the input IsLng signal (encoded data E_B on the accumulation unit VSFT_B side). Determine. Further, the table type determination unit 102 determines whether the encoded data E_A is the encoded data E_n or E_n + 1 from the input IsEn signal.

たとえば、符号化データＥ＿Ａが判定用符号化データでない場合、テーブル種別ＴＢＬ０により符号化された符号化データＥ＿Ａは、そのままのビットパターンで累積される。よって、テーブル種別判定部１０２は、テーブル種別ＴＢＬ０を示すテーブル種別信号ＴＳを生成する。テーブル種別信号ＴＳは、制御信号としてセレクタ１０６に送られる。セレクタ１０６は、テーブル種別ＴＢＬ０を示すテーブル種別信号ＴＳ＿Ａに応じて、符号化データＥ＿Ａを反転せずに記憶部６０に格納する。   For example, when the encoded data E_A is not determination encoded data, the encoded data E_A encoded by the table type TBL0 is accumulated with the bit pattern as it is. Therefore, the table type determination unit 102 generates a table type signal TS indicating the table type TBL0. The table type signal TS is sent to the selector 106 as a control signal. The selector 106 stores the encoded data E_A in the storage unit 60 without inverting it in accordance with the table type signal TS_A indicating the table type TBL0.

一方、符号化データＥ＿Ａが判定用符号化データである場合、テーブル種別判定部１０２は、判定用符号化データＥ＿Ａの先頭ビットＨＢ＿Ａから、判定用符号化データＥ＿Ａのビットパターンを判定する。たとえば、先頭ビットＨＢ＿Ａが「０」であれば、ビットパターンＢＰ０である。また、先頭ビットＨＢ＿Ａが「１」であれば、ビットパターンＢＰ１である。   On the other hand, when the encoded data E_A is the determination encoded data, the table type determination unit 102 determines the bit pattern of the determination encoded data E_A from the first bit HB_A of the determination encoded data E_A. For example, if the first bit HB_A is “0”, the bit pattern BP0. If the first bit HB_A is “1”, the bit pattern BP1.

第１に、判定用符号化データＥ＿ＡがビットパターンＢＰ０の符号化データＥ＿ｎであるとき、または、ビットパターンＢＰ１の符号化データＥ＿ｎ＋１であるときは、図１８に示されるように、判定用符号化データＥ＿Ａは、そのままのビットパターンで累積される。よって、このとき、テーブル種別判定部１０２は、テーブル種別ＴＢＬ０を示すテーブル種別信号ＴＳをセレクタ１０６に入力する。すると、セレクタ１０６は、符号化データＥ＿Ａをそのままのビットパターンで記憶部６０に格納する。一方、第２に、判定用符号化データＥ＿Ａが、ビットパターンＢＰ１の符号化データＥ＿ｎであるとき、または、ビットパターンＢＰ０の符号化データＥ＿ｎ＋１であるときは、図１８に示されるように、判定用符号化データＥ＿Ａは、反転したビットパターンで累積される。よって、このとき、テーブル種別判定部１０２は、テーブル種別ＴＢＬ１を示すテーブル種別信号ＴＳをセレクタ１０６に入力する。すると、セレクタ１０６は、反転部１０４によりビットが反転された符号化データＥ＿Ａを、記憶部６０に格納する。   First, when the determination encoded data E_A is the encoded data E_n of the bit pattern BP0 or the encoded data E_n + 1 of the bit pattern BP1, as shown in FIG. The data E_A is accumulated with the bit pattern as it is. Therefore, at this time, the table type determination unit 102 inputs a table type signal TS indicating the table type TBL0 to the selector 106. Then, the selector 106 stores the encoded data E_A in the storage unit 60 with the bit pattern as it is. On the other hand, secondly, when the encoded data for determination E_A is the encoded data E_n of the bit pattern BP1 or the encoded data E_n + 1 of the bit pattern BP0, as shown in FIG. The encoded data E_A is accumulated with an inverted bit pattern. Therefore, at this time, the table type determination unit 102 inputs a table type signal TS indicating the table type TBL1 to the selector 106. Then, the selector 106 stores the encoded data E_A whose bits are inverted by the inversion unit 104 in the storage unit 60.

ここで、図１７を参照する。図１８において示したとおり、符号長が長い方の符号化データはテーブル種別ＴＢＬ０で符号化されたまま反転されずに累積される。一方で、符号長が短い方の判定用符号化データのビットが反転されると、符号化データＥ＿ｎはビットパターン／ＢＰ１に反転され、符号化データＥ＿ｎ＋１はビットパターン／ＢＰ０に反転されるので、テーブル種別ＴＢＬ１で符号化されたことと等価になる。よって、詳しくは後述するように、符号化データの復号時には、テーブル種別ＴＢＬ０、ＴＢＬ１のどちらを用いるかが判定される。まず、テーブル種別ＴＢＬ０、ＴＢＬ１では、４ビット未満の符号化データはそれぞれ一意に特定できる。よって符号化データＥ＿ｎ、Ｅ＿ｎ＋１の符号長Ｌ＿ｎ、Ｌ＿ｎ＋１が両方とも４ビット未満のときには、判定用符号化データＥ＿ｎ、またはＥ＿ｎ＋１の先頭ビットが「０」か「１」かにより、テーブル種別ＴＢＬ０、ＴＢＬ１のどちらで符号化されたか判定される。つまり、テーブル種別ＴＢＬ０、ＴＢＬ１のどちらで復号すべきか判定される。しかしながら、４ビット以上の符号化データを含めると、一の符号化データが他の符号化データの先頭部と一致して、一意に特定できない場合がある。よって、判定用符号化データＥ＿ｎ、またはＥ＿ｎ＋１のビットパターンは、先頭ビットにより判定できない。かかる場合、次のようにして、判定用符号化データを復号するためのテーブル種別を示す情報が付加される。   Reference is now made to FIG. As shown in FIG. 18, the encoded data having the longer code length is accumulated without being inverted while being encoded with the table type TBL0. On the other hand, when the bit of the encoded data for determination having the shorter code length is inverted, the encoded data E_n is inverted to the bit pattern / BP1, and the encoded data E_n + 1 is inverted to the bit pattern / BP0. This is equivalent to encoding with the table type TBL1. Therefore, as will be described in detail later, it is determined which table type TBL0 or TBL1 is used when decoding the encoded data. First, in the table types TBL0 and TBL1, encoded data of less than 4 bits can be uniquely specified. Therefore, when the code lengths L_n and L_n + 1 of the encoded data E_n and E_n + 1 are both less than 4 bits, the table types TBL0 and TBL1 depend on whether the first bit of the determination encoded data E_n or E_n + 1 is “0” or “1”. It is determined whether the data is encoded. That is, it is determined which of table types TBL0 and TBL1 should be decrypted. However, when encoded data of 4 bits or more is included, there is a case where one encoded data coincides with the head part of other encoded data and cannot be uniquely identified. Therefore, the bit pattern of the determination encoded data E_n or E_n + 1 cannot be determined by the first bit. In this case, information indicating the table type for decoding the encoded data for determination is added as follows.

まず、テーブル種別判定部１０２は、符号化データＥ＿ｎ、Ｅ＿ｎ＋１の符号長Ｌ＿ｎ、Ｌ＿ｎ＋１のうち長い方が４ビット未満であるかを判定する。たとえば、符号長が長い方の符号化データはテーブル種別ＴＢＬ０で符号化されているので、先頭ビットが「１」であれば符号長は４ビット未満であると判定される。長い方が４ビット未満である場合、短い方も当然４ビット未満である。よって、この場合、判定用符号化データＥ＿ｎ、またはＥ＿ｎ＋１がＢＰ１、／ＢＰ１内のどのビットパターンであるかは、先頭ビットにより判定できる。よって、復号のための追加的なテーブル種別情報は付加されない。一方、符号長Ｌ＿ｎ、Ｌ＿ｎ＋１のうち長い方が４ビット以上の場合、テーブル種別判定部１０２は、累積部ＶＳＦＴ＿Ｂ側のテーブル種別ビット埋込制御部１０８にテーブル種別信号ＴＳ＿Ａを送る。また、累積部ＶＳＦＴ＿Ｂ側でも、符号化データＥ＿Ｂの符号長Ｌ＿Ｂに基づいて同じ処理が行われる。テーブル種別ビット埋込制御部１０８は、符号化データＥ＿Ａの符号長が長い方である場合、累積部ＶＳＦＴ＿Ｂ側から送られるテーブル種別信号ＴＳ＿Ｂに応じて、テーブル種別ビットＴＢを符号化データＥ＿Ａの後に付加する。テーブル種別ビットＴＢは、判定用符号化データを復号するためのテーブル種別を示す。テーブル種別ビットＴＢの値は、たとえば、テーブル種別ＴＢＬ０を示す「０」、またはＴＢＬ１を示す「１」である。   First, the table type determination unit 102 determines whether the longer one of the code lengths L_n and L_n + 1 of the encoded data E_n and E_n + 1 is less than 4 bits. For example, since the encoded data with the longer code length is encoded with the table type TBL0, if the first bit is “1”, it is determined that the code length is less than 4 bits. If the longer is less than 4 bits, the shorter is naturally less than 4 bits. Therefore, in this case, it is possible to determine which bit pattern in the determination data E_n or E_n + 1 is in BP1 or / BP1 by the first bit. Therefore, additional table type information for decoding is not added. On the other hand, when the longer one of the code lengths L_n and L_n + 1 is 4 bits or more, the table type determination unit 102 sends a table type signal TS_A to the table type bit embedding control unit 108 on the accumulation unit VSFT_B side. Further, the same processing is performed also on the accumulation unit VSFT_B side based on the code length L_B of the encoded data E_B. When the code length of the encoded data E_A is longer, the table type bit embedding control unit 108 sets the table type bit TB after the encoded data E_A according to the table type signal TS_B sent from the accumulation unit VSFT_B side. Append. The table type bit TB indicates the table type for decoding the encoded data for determination. The value of the table type bit TB is, for example, “0” indicating the table type TBL0 or “1” indicating TBL1.

また、このとき、加算器１１０は、テーブル種別ビットＴＢ分の1ビットを符号長Ｌ＿Ａに加算し、テーブル種別ビットＴＢが付加されることで、符号長Ｌ＿Ａは１ビット分長くなる。   At this time, the adder 110 adds 1 bit of the table type bit TB to the code length L_A, and the code length L_A is increased by 1 bit by adding the table type bit TB.

以降、図４で説明したようにして、符号化データＥ＿ｎ、またはＥ＿ｎ＋１が累積される。このようにして、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂは、判定用符号化データをその順序（つまり、それがＥ＿ｎかＥ＿ｎ＋１か）に応じたビットパターンで累積する。   Thereafter, the encoded data E_n or E_n + 1 is accumulated as described in FIG. In this way, the accumulating units VSFT_A and VSFT_B accumulate the determination encoded data in a bit pattern corresponding to the order (that is, whether it is E_n or E_n + 1).

図２０〜２４は、第２の実施形態における可変長符号化部２２の動作手順を説明するフローチャート図である。図２０がメインルーチンを示し、図２１〜２４は、それぞれサブルーチンを示す。図２０〜２４は、符号長が短い方の符号化データを判定用符号化データとしたときの手順例である。図２０のメインルーチンでは、まず、符号化データＥ＿ｎ、Ｅ＿ｎ＋１のカウンタ変数ｎの値が「０」に初期設定される。また、累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂの値が「０」にそれぞれ初期設定される（Ｓ２０２）。次いで、セレクタ３４ａ、３４ｂは、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２から、符号化データＥ＿ｎ、Ｅ＿ｎ＋１を取得する（Ｓ２０４）。次いで、セレクタ３４ａ、３４ｂ、及び比較部３２は、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２から符号化対象データＥ＿ｎ、Ｅ＿ｎ＋１の符号長Ｌ＿ｎ、Ｌ＿ｎ＋１を取得する（Ｓ２０６）。   20 to 24 are flowcharts for explaining the operation procedure of the variable length coding unit 22 in the second embodiment. FIG. 20 shows a main routine, and FIGS. 21 to 24 show subroutines. 20 to 24 are examples of procedures when the encoded data with the shorter code length is used as the encoded data for determination. In the main routine of FIG. 20, first, the value of the counter variable n of the encoded data E_n, E_n + 1 is initialized to “0”. Further, the values of the cumulative code lengths Sum_A and Sum_B are respectively initialized to “0” (S202). Next, the selectors 34a and 34b obtain encoded data E_n and E_n + 1 from the encoding tables TBL0_1 and TBL0_2 (S204). Next, the selectors 34a and 34b and the comparison unit 32 obtain the code lengths L_n and L_n + 1 of the encoding target data E_n and E_n + 1 from the encoding tables TBL0_1 and TBL0_2 (S206).

次いで、振分判定部３１は、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂより小さいかを判定する（Ｓ２０８）。累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂより小さいとき（Ｓ２０８のＹｅｓ）、振分判定部３１は、符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１より大きいかを判定する（Ｓ２１０）。一方、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂ以上のとき（Ｓ２０８のＮｏ）、振分判定部３１は、符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１より大きいかを判定する（Ｓ２１２）。   Next, the distribution determination unit 31 determines whether the accumulated code length Sum_A is smaller than the accumulated code length Sum_B (S208). When the accumulated code length Sum_A is smaller than the accumulated code length Sum_B (Yes in S208), the distribution determination unit 31 determines whether the code length L_n is larger than the code length L_n + 1 (S210). On the other hand, when the accumulated code length Sum_A is equal to or greater than the accumulated code length Sum_B (No in S208), the distribution determination unit 31 determines whether the code length L_n is greater than the code length L_n + 1 (S212).

累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂより短く、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１より長いとき、手順Ｓ２１０の判定結果はＹｅｓである。このとき、サブルーチンＳＲ１が実行される。また、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂより短く、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１以下のとき、手順Ｓ２１０の判定結果はＮｏである。このとき、サブルーチンＳＲ２が実行される。また、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂ以下であり、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１より長いとき、手順Ｓ２１２の判定結果はＹｅｓである。このとき、サブルーチンＳＲ３が実行される。そして、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂ以下であり、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１以下のとき、手順Ｓ２１２の判定結果はＮｏである。このとき、サブルーチンＳＲ４が実行される。サブルーチンＳＲ１〜ＳＲ４は、累積部ＶＳＦT＿Ａ、ＶＳＦＴ＿Ｂで、符号化データＥ＿ｎ、Ｅ＿ｎ＋１が累積されるときの手順である。サブルーチンＳＲ１〜ＳＲ４の手順は、後に、図２１〜２４において示される。   When the accumulated code length Sum_A is shorter than the accumulated code length Sum_B and the code length L_n is longer than the code length L_n + 1, the determination result in step S210 is Yes. At this time, the subroutine SR1 is executed. When the accumulated code length Sum_A is shorter than the accumulated code length Sum_B and the code length L_n is equal to or less than the code length L_n + 1, the determination result in step S210 is No. At this time, the subroutine SR2 is executed. When the accumulated code length Sum_A is equal to or less than the accumulated code length Sum_B and the code length L_n is longer than the code length L_n + 1, the determination result in step S212 is Yes. At this time, the subroutine SR3 is executed. When the accumulated code length Sum_A is equal to or less than the accumulated code length Sum_B and the code length L_n is equal to or less than the code length L_n + 1, the determination result in step S212 is No. At this time, the subroutine SR4 is executed. Subroutines SR1 to SR4 are procedures when the encoded data E_n and E_n + 1 are accumulated in the accumulating units VSFT_A and VSFT_B. The procedure of subroutines SR1 to SR4 will be shown later in FIGS.

サブルーチンＳＲ１〜ＳＲ４のいずれかが終了すると、カウンタ変数ｎが「２」インクリメントされる（Ｓ２１４）。そして、処理単位の領域におけるすべての符号化対象データＤ＿ｎ、Ｄ＿ｎ＋１の符号化と振分けが完了するまで、手順Ｓ２０４〜Ｓ２１４が繰り返される（Ｓ２１６のＮｏ）。   When one of the subroutines SR1 to SR4 ends, the counter variable n is incremented by “2” (S214). Then, steps S204 to S214 are repeated until encoding and distribution of all the encoding target data D_n and D_n + 1 in the processing unit area are completed (No in S216).

図２１は、サブルーチンＳＲ１の手順を示す。サブルーチンＳＲ１は、上述したように、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂより短く、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１より長い場合に実行される。つまり、サブルーチンＳＲ１は、振分けＡ０（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｂ）が行われ、符号化データＥ＿ｎ＋１が判定用符号化データである場合に実行される。   FIG. 21 shows the procedure of the subroutine SR1. As described above, the subroutine SR1 is executed when the accumulated code length Sum_A is shorter than the accumulated code length Sum_B and the code length L_n is longer than the code length L_n + 1. That is, the subroutine SR1 is executed when distribution A0 (encoded data E_n → accumulation unit VSFT_A, encoded data E_n + 1 → accumulation unit VSFT_B) is performed, and the encoded data E_n + 1 is determination encoded data.

短い方の符号長Ｌｎ＋１が閾値Ｔｈ（たとえば、４ビット）以上のとき（Ｓ２２０のＹｅｓ）、累積部ＶＳＦＴ＿Ｂ側では、判定用符号化データＥ＿ｎ＋１はビットが反転して累積される（Ｓ２２２）。このことは、判定用符号化データＥ＿ｎ＋１をテーブル種別ＴＢＬ１で符号化したことと等価である。そして、この場合、長い方の符号長Ｌ＿ｎは当然に閾値Ｔｈ以上である。このとき、判定用符号化データＥ＿ｎ＋１はテーブル種別ＴＢＬ１で符号化されているので、テーブル種別ビットＴＢの値が「１」に設定される（Ｓ２２８）。   When the shorter code length Ln + 1 is equal to or greater than a threshold Th (for example, 4 bits) (Yes in S220), on the accumulating unit VSFT_B side, the coded data for determination E_n + 1 is accumulated with the bits inverted (S222). This is equivalent to encoding the encoded data for determination E_n + 1 with the table type TBL1. In this case, the longer code length L_n is naturally greater than or equal to the threshold Th. At this time, since the determination encoded data E_n + 1 is encoded with the table type TBL1, the value of the table type bit TB is set to “1” (S228).

一方、短い方の符号長Ｌｎ＋１が閾値Ｔｈ未満のとき（Ｓ２２０のＮｏ）、累積部ＶＳＦＴ＿Ｂ側では、判定用符号化データＥ＿ｎ＋１は、そのままのビットパターンで累積される。このとき、判定用符号化データＥ＿ｎ＋１はテーブル種別ＴＢＬ０で符号化された状態である。そして、長い方の符号長Ｌ＿ｎが閾値Ｔｈ以上のとき（Ｓ２２６のＹｅｓ）、判定用符号化データＥ＿ｎ＋１はテーブル種別ＴＢＬ０で符号化されているので、累積部ＶＳＦＴ＿Ａ側では、テーブル種別ビットＴＢの値が「０」に設定される（Ｓ２３０）。一方、長い方の符号長Ｌ＿ｎが閾値Ｔｈ未満のとき（Ｓ２２６のＮｏ）、サブルーチンＳＲ１が終了する。この場合、符号長Ｌｎ、Ｌ＿ｎ+１は両方とも閾値Ｔｈ未満である。よって、判定用符号化データの先頭ビットにより復号処理のためのテーブル種別が判定できる。よって、テーブルビットＴＢは付加されない。   On the other hand, when the shorter code length Ln + 1 is less than the threshold Th (No in S220), on the accumulating unit VSFT_B side, the determination encoded data E_n + 1 is accumulated with the bit pattern as it is. At this time, the encoded data for determination E_n + 1 is in a state encoded with the table type TBL0. When the longer code length L_n is greater than or equal to the threshold Th (Yes in S226), the determination encoded data E_n + 1 is encoded with the table type TBL0. Therefore, on the accumulation unit VSFT_A side, the value of the table type bit TB Is set to “0” (S230). On the other hand, when the longer code length L_n is less than the threshold Th (No in S226), the subroutine SR1 ends. In this case, both the code lengths Ln and L_n + 1 are less than the threshold value Th. Therefore, the table type for the decoding process can be determined based on the first bit of the encoded data for determination. Therefore, the table bit TB is not added.

手順Ｓ２２８、またはＳ２３０に次いで、テーブル種別ビット埋込制御部１０８は、符号長が長い方の符号化データＥ＿ｎに、テーブル種別ビットＴＢを付加する（Ｓ２３２）。そして、累積部ＶＳＦＴ＿Ａ側では、累積符号長Ｓｕｍ＿Ａにテーブル種別ビットＴＢのビット長「１」が加算される（Ｓ２３４）。そして、累積符号長Ｓｕｍ＿Ａに符号長Ｌ＿ｎが加算される。また、累積部ＶＳＦＴ＿Ｂ側では、累積符号長Ｓｕｍ＿Ｂに符号長Ｌ＿ｎ＋１が加算される（Ｓ２３６）。そして、サブルーチンＳＲ１が終了すると、図２０の手順Ｓ２１４に移行する。   Subsequent to step S228 or S230, the table type bit embedding control unit 108 adds the table type bit TB to the encoded data E_n having the longer code length (S232). Then, on the accumulating unit VSFT_A side, the bit length “1” of the table type bit TB is added to the accumulated code length Sum_A (S234). Then, the code length L_n is added to the accumulated code length Sum_A. On the accumulation unit VSFT_B side, the code length L_n + 1 is added to the accumulated code length Sum_B (S236). When the subroutine SR1 ends, the process proceeds to step S214 in FIG.

図２２は、サブルーチンＳＲ２の手順を示す。サブルーチンＳＲ２は、累積符号長Ｓｕｍ＿Ａが累積符号長Ｓｕｍ＿Ｂより小さく、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１以下である場合に実行される。つまり、サブルーチンＳＲ１は、振分けＡ１（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ａ）が行われ、符号化データＥ＿ｎが判定用符号化データである場合に実行される。   FIG. 22 shows the procedure of the subroutine SR2. The subroutine SR2 is executed when the accumulated code length Sum_A is smaller than the accumulated code length Sum_B and the code length L_n is equal to or less than the code length L_n + 1. That is, the subroutine SR1 is executed when distribution A1 (encoded data E_n → accumulation unit VSFT_B, encoded data E_n + 1 → accumulation unit VSFT_A) is performed, and the encoded data E_n is determination encoded data.

短い方の符号長Ｌｎが閾値Ｔｈ未満のとき（Ｓ２４０のＹｅｓ）、累積部ＶＳＦＴ＿Ｂ側では、判定用符号化データＥ＿ｎはビットが反転して累積される（Ｓ２４２）。このことは、判定用符号化データＥ＿ｎをテーブル種別ＴＢＬ１で符号化したことと等価である。そして、長い方の符号長Ｌ＿ｎ＋１は当然に閾値Ｔｈ以上であるとき（Ｓ２４４のＹｅｓ）、テーブル種別ビットＴＢの値が「１」に設定される（Ｓ２４８）。一方、長い方の符号長Ｌ＿ｎ＋１が閾値Ｔｈ未満のとき（Ｓ２４４のＮｏ）、サブルーチンＳＲ２が終了する。このとき、短い方の符号長Ｌ＿ｎも当然に閾値Ｔｈ未満なので、テーブルビットＴＢは付加されない。   When the shorter code length Ln is less than the threshold Th (Yes in S240), on the accumulating unit VSFT_B side, the determination encoded data E_n is accumulated with the bits inverted (S242). This is equivalent to encoding the encoded data for determination E_n with the table type TBL1. When the longer code length L_n + 1 is naturally greater than or equal to the threshold Th (Yes in S244), the value of the table type bit TB is set to “1” (S248). On the other hand, when the longer code length L_n + 1 is less than the threshold Th (No in S244), the subroutine SR2 ends. At this time, since the shorter code length L_n is naturally less than the threshold Th, the table bit TB is not added.

一方、短い方の符号長Ｌｎが閾値Ｔｈ以上のとき（Ｓ２４０のＮｏ）、累積部ＶＳＦＴ＿Ｂ側では、判定用符号化データＥ＿ｎは、そのままのビットパターンで累積される。このとき、判定用符号化データＥ＿ｎはテーブル種別ＴＢＬ０で符号化された状態である。よって、テーブル種別ビットＴＢの値が「０」に設定される（Ｓ２５０）。そして、この場合、長い方の符号長Ｌ＿ｎ＋１は当然に閾値Ｔｈ以上である。   On the other hand, when the shorter code length Ln is equal to or greater than the threshold Th (No in S240), the determination encoded data E_n is accumulated in the bit pattern as it is on the accumulating unit VSFT_B side. At this time, the determination encoded data E_n is in a state encoded with the table type TBL0. Therefore, the value of the table type bit TB is set to “0” (S250). In this case, the longer code length L_n + 1 is naturally greater than or equal to the threshold Th.

手順Ｓ２４８、またはＳ２５０に次いで、累積部ＶＳＦＴ＿Ａ側では、テーブル種別ビット埋込制御部１０８が、符号長が長い方の符号化データＥ＿ｎ＋１に、テーブル種別ビットＴＢを付加する（Ｓ２５２）。そして、累積符号長Ｓｕｍ＿Ａにテーブル種別ビットＴＢのビット長「１」が加算される（Ｓ２５４）。そして、累積符号長Ｓｕｍ＿Ａに符号長Ｌ＿ｎ＋１が加算される。また、累積部ＶＳＦＴ＿Ｂ側では、累積符号長Ｓｕｍ＿Ｂに符号長Ｌ＿ｎが加算される（Ｓ２５６）。そして、サブルーチンＳＲ２が終了すると、図２０の手順Ｓ２１４に移行する。   Subsequent to step S248 or S250, on the accumulating unit VSFT_A side, the table type bit embedding control unit 108 adds the table type bit TB to the encoded data E_n + 1 having the longer code length (S252). Then, the bit length “1” of the table type bit TB is added to the accumulated code length Sum_A (S254). Then, the code length L_n + 1 is added to the accumulated code length Sum_A. On the accumulating unit VSFT_B side, the code length L_n is added to the accumulated code length Sum_B (S256). When the subroutine SR2 ends, the process proceeds to step S214 in FIG.

図２３は、サブルーチンＳＲ３の手順を示す。サブルーチンＳＲ３は、累積符号長Ｓｕｍ＿Ｂが累積符号長Ｓｕｍ＿Ａ以下であり、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１より長い場合に実行される。つまり、サブルーチンＳＲ３は、振分けＡ１（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ａ）が行われ、符号化データＥ＿ｎ＋１が判定用符号化データである場合に実行される。   FIG. 23 shows the procedure of the subroutine SR3. The subroutine SR3 is executed when the accumulated code length Sum_B is equal to or less than the accumulated code length Sum_A and the code length L_n is longer than the code length L_n + 1. That is, the subroutine SR3 is executed when distribution A1 (encoded data E_n → accumulation unit VSFT_B, encoded data E_n + 1 → accumulation unit VSFT_A) is performed and the encoded data E_n + 1 is determination encoded data.

短い方の符号長Ｌｎ＋１が閾値Ｔｈ以上のとき（Ｓ２６０のＹｅｓ）、累積部ＶＳＦＴ＿Ａ側では、判定用符号化データＥ＿ｎ＋１はビットが反転して累積される（Ｓ２６２）。このことは、判定用符号化データＥ＿ｎをテーブル種別ＴＢＬ１で符号化したことと等価である。そして、この場合、長い方の符号長Ｌ＿ｎは当然に閾値Ｔｈ以上である。このとき、判定用符号化データＥ＿ｎ＋１はテーブル種別ＴＢＬ１で符号化されているので、テーブル種別ビットＴＢの値が「１」に設定される（Ｓ２６８）。   When the shorter code length Ln + 1 is equal to or greater than the threshold Th (Yes in S260), on the accumulating unit VSFT_A side, the determination encoded data E_n + 1 is accumulated with the bits inverted (S262). This is equivalent to encoding the encoded data for determination E_n with the table type TBL1. In this case, the longer code length L_n is naturally greater than or equal to the threshold Th. At this time, since the determination encoded data E_n + 1 is encoded with the table type TBL1, the value of the table type bit TB is set to “1” (S268).

一方、短い方の符号長Ｌｎ＋１が閾値Ｔｈ未満のとき（Ｓ２６０のＮｏ）、累積部ＶＳＦＴ＿Ａ側では、判定用符号化データＥ＿ｎ＋１は、そのままのビットパターンで累積される。このとき、判定用符号化データＥ＿ｎ＋１はテーブル種別ＴＢＬ０で符号化された状態である。そして、長い方の符号長Ｌ＿ｎが閾値Ｔｈ以上のとき（Ｓ２６６のＹｅｓ）、判定用符号化データＥ＿ｎ＋１はテーブル種別ＴＢＬ０で符号化されているので、テーブル種別ビットＴＢの値が「０」に設定される（Ｓ２７０）。一方、長い方の符号長Ｌ＿ｎが閾値Ｔｈ未満のとき（Ｓ２６６のＮｏ）、サブルーチンＳＲ３が終了する。このとき、短い方の符号長Ｌ＿ｎ＋１も当然に閾値Ｔｈ未満なので、テーブルビットＴＢは付加されない。   On the other hand, when the shorter code length Ln + 1 is less than the threshold Th (No in S260), on the accumulating unit VSFT_A side, the determination encoded data E_n + 1 is accumulated with the bit pattern as it is. At this time, the encoded data for determination E_n + 1 is in a state encoded with the table type TBL0. When the longer code length L_n is greater than or equal to the threshold Th (Yes in S266), the determination encoded data E_n + 1 is encoded with the table type TBL0, and therefore the value of the table type bit TB is set to “0”. (S270). On the other hand, when the longer code length L_n is less than the threshold Th (No in S266), the subroutine SR3 ends. At this time, since the shorter code length L_n + 1 is naturally less than the threshold Th, the table bit TB is not added.

手順Ｓ２６８、またはＳ２７０に次いで、累積部ＶＳＦＴ＿Ｂ側では、テーブル種別ビット埋込制御部１０８が、符号長が長い方の符号化データＥ＿ｎに、テーブル種別ビットＴＢを付加する（Ｓ２７２）。そして、累積符号長Ｓｕｍ＿Ｂにテーブル種別ビットＴＢのビット長「１」が加算される（Ｓ２７４）。そして、累積部ＶＳＦＴ＿Ａ側では、累積符号長Ｓｕｍ＿Ａに符号長Ｌ＿ｎ＋１が加算される。また、累積部ＶＳＦＴ＿Ｂ側では、累積符号長Ｓｕｍ＿Ｂに符号長Ｌ＿ｎが加算される（Ｓ２７６）。そして、サブルーチンＳＲ３が終了すると、図２０の手順Ｓ２１４に移行する。   Subsequent to step S268 or S270, on the accumulating unit VSFT_B side, the table type bit embedding control unit 108 adds the table type bit TB to the encoded data E_n having the longer code length (S272). Then, the bit length “1” of the table type bit TB is added to the accumulated code length Sum_B (S274). Then, on the accumulating unit VSFT_A side, the code length L_n + 1 is added to the accumulated code length Sum_A. On the accumulating unit VSFT_B side, the code length L_n is added to the accumulated code length Sum_B (S276). When the subroutine SR3 ends, the process proceeds to step S214 in FIG.

図２４は、サブルーチンＳＲ４の手順を示す。サブルーチンＳＲ４は、累積符号長Ｓｕｍ＿Ｂが累積符号長Ｓｕｍ＿Ａ以下であり、かつ符号長Ｌ＿ｎが符号長Ｌ＿ｎ＋１以下である場合に実行される。つまり、サブルーチンＳＲ４は、振分けＡ０（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｂ）が行われ、符号化データＥ＿ｎが判定用符号化データである場合に実行される。   FIG. 24 shows the procedure of the subroutine SR4. The subroutine SR4 is executed when the accumulated code length Sum_B is equal to or less than the accumulated code length Sum_A and the code length L_n is equal to or less than the code length L_n + 1. That is, the subroutine SR4 is executed when distribution A0 (encoded data E_n → accumulation unit VSFT_A, encoded data E_n + 1 → accumulation unit VSFT_B) is performed, and the encoded data E_n is determination encoded data.

短い方の符号長Ｌｎが閾値Ｔｈ未満のとき（Ｓ２８０のＹｅｓ）、累積部ＶＳＦＴ＿Ａ側では、判定用符号化データＥ＿ｎはビットが反転して累積される（Ｓ２８２）。このことは、判定用符号化データＥ＿ｎをテーブル種別ＴＢＬ１で符号化したことと等価である。そして、長い方の符号長Ｌ＿ｎ＋１は当然に閾値Ｔｈ以上であるとき（Ｓ２８４のＹｅｓ）、テーブル種別ビットＴＢの値が「１」に設定される（Ｓ２８８）。一方、長い方の符号長Ｌ＿ｎ＋１が閾値Ｔｈ未満のとき（Ｓ２８４のＮｏ）、サブルーチンＳＲ４が終了する。このとき、短い方の符号長Ｌ＿ｎも当然に閾値未満なので、テーブルビットＴＢは付加されない。   When the shorter code length Ln is less than the threshold Th (Yes in S280), on the accumulating unit VSFT_A side, the determination encoded data E_n is accumulated with the bits inverted (S282). This is equivalent to encoding the encoded data for determination E_n with the table type TBL1. When the longer code length L_n + 1 is naturally greater than or equal to the threshold Th (Yes in S284), the value of the table type bit TB is set to “1” (S288). On the other hand, when the longer code length L_n + 1 is less than the threshold Th (No in S284), the subroutine SR4 ends. At this time, since the shorter code length L_n is naturally less than the threshold value, the table bit TB is not added.

一方、短い方の符号長Ｌｎが閾値Ｔｈ以上のとき（Ｓ２８０のＮｏ）、累積部ＶＳＦＴ＿Ａ側では、判定用符号化データＥ＿ｎは、そのままのビットパターンで累積される。このとき、判定用符号化データＥ＿ｎはテーブル種別ＴＢＬ０で符号化された状態である。よって、テーブル種別ビットＴＢの値が「０」に設定される（Ｓ２９０）。そして、この場合、長い方の符号長Ｌ＿ｎ＋１は当然に閾値Ｔｈ以上である。   On the other hand, when the shorter code length Ln is equal to or greater than the threshold Th (No in S280), the determination encoded data E_n is accumulated in the bit pattern as it is on the accumulating unit VSFT_A side. At this time, the determination encoded data E_n is in a state encoded with the table type TBL0. Therefore, the value of the table type bit TB is set to “0” (S290). In this case, the longer code length L_n + 1 is naturally greater than or equal to the threshold Th.

手順Ｓ２８８、またはＳ２９０に次いで、累積部ＶＳＦＴ＿Ｂ側では、テーブル種別ビット埋込制御部１０８が、符号長が長い方の符号化データＥ＿ｎ＋１に、テーブル種別ビットＴＢを付加する（Ｓ２９２）。そして、累積符号長Ｓｕｍ＿Ｂにテーブル種別ビットＴＢのビット長「１」が加算される（Ｓ２９４）。そして、累積符号長Ｓｕｍ＿Ａに符号長Ｌ＿ｎが加算され、また、累積符号長Ｓｕｍ＿Ｂに符号長Ｌ＿ｎ＋１が加算される（Ｓ２９６）。そして、サブルーチンＳＲ４が終了すると、図２０の手順Ｓ２１４に移行する。   Subsequent to step S288 or S290, on the accumulating unit VSFT_B side, the table type bit embedding control unit 108 adds the table type bit TB to the encoded data E_n + 1 having the longer code length (S292). Then, the bit length “1” of the table type bit TB is added to the accumulated code length Sum_B (S294). Then, the code length L_n is added to the accumulated code length Sum_A, and the code length L_n + 1 is added to the accumulated code length Sum_B (S296). When the subroutine SR4 ends, the process proceeds to step S214 in FIG.

このような手順で、累積部ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂでは、図１８に示したように、判定用符号化データがその順序（それがＥ＿ｎかＥ＿ｎ＋１か）に応じたビットパターンで累積される。   In such a procedure, in the accumulating units VSFT_A and VSFT_B, as shown in FIG. 18, the coded data for determination is accumulated in a bit pattern according to the order (whether it is E_n or E_n + 1).

図２５は、第２の実施形態における可変長復号部２４の構成例を示す。図２５では、可変長復号部２４は、図７で示した構成に加え、一点鎖線で囲まれた、比較部５４と、選択判定部５６を有する。比較部５４には、復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂから、復号済みの符号化データの累積符号長Ｓｕｍ＿Ａ´、Ｓｕｍ＿Ｂ´が入力される。比較部５４は、復号済みの累積符号長Ｓｕｍ＿Ａ´、Ｓｕｍ＿Ｂ´の大きさを比較して、比較結果を選択判定部５６に入力する。選択判定部５６には、復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂから、判定用符号化データの先頭ビットＨＢ＿Ａ、ＨＢ＿Ｂと、テーブル種別ビットＴＢが入力される。   FIG. 25 shows a configuration example of the variable length decoding unit 24 in the second embodiment. In FIG. 25, the variable length decoding unit 24 includes a comparison unit 54 and a selection determination unit 56 that are surrounded by an alternate long and short dash line in addition to the configuration illustrated in FIG. 7. The comparison unit 54 receives the accumulated code lengths Sum_A ′ and Sum_B ′ of the decoded encoded data from the decoding units VLD_A and VLD_B. The comparison unit 54 compares the sizes of the accumulated code lengths Sum_A ′ and Sum_B ′ that have been decoded, and inputs the comparison result to the selection determination unit 56. The selection determination unit 56 receives the first bits HB_A and HB_B of the encoded data for determination and the table type bit TB from the decoding units VLD_A and VLD_B.

選択判定部５６は、復号済みの累積符号長Ｓｕｍ＿Ａ´、Ｓｕｍ＿Ｂ´から、復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂのうち、判定用符号化データを含む方を判定する。復号時の復号済みの累積符号長Ｓｕｍ＿Ａ´、Ｓｕｍ＿Ｂ´は、振分け時の累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂに対応する。符号化後の振分けでは、この累積符号長Ｓｕｍ＿Ａ、Ｓｕｍ＿Ｂに基づき、符号長が短い方が累積符号長が長い方に振り分けられた。よって、復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂのうち、復号済みの累積符号長が長い方に、符号化データＥ＿ｎ、Ｅ＿ｎ＋１のうち符号長が短い方が含まれる。一方、復号済みの累積符号長が短い方に、符号化データＥ＿ｎ、Ｅ＿ｎ＋１のうち符号長が長い方が含まれる。   The selection determination unit 56 determines, from the decoded cumulative code lengths Sum_A ′ and Sum_B ′, which of the decoding units VLD_A and VLD_B includes the encoded data for determination. The cumulative code lengths Sum_A ′ and Sum_B ′ that have been decoded at the time of decoding correspond to the cumulative code lengths Sum_A and Sum_B at the time of distribution. In the distribution after encoding, the shorter code length is allocated to the longer accumulated code length based on the accumulated code lengths Sum_A and Sum_B. Therefore, the decoding unit VLD_A, VLD_B includes the longer decoded code length and the shorter code length of the encoded data E_n, E_n + 1. On the other hand, the shorter decoded code length includes the longer code length of encoded data E_n and E_n + 1.

また、選択判定部５６は、先頭ビットＨＢ＿Ａ、またはＨＢ＿Ｂから、短い方の判定用符号化データのビットパターンを判定する。たとえば、先頭ビットが「０」であれば、ビットパターンＢＰ０であり、先頭ビットが「１」であれば、ビットパターンＢＰ１である。すなわち、判定用符号化データの先頭ビットが「０」なら符号化データＥ＿ｎであることが判明し、「１」なら符号化データＥ＿ｎ＋１であることが判明する。よって、振分け情報を抽出することができる。選択判定部５６は、判定用符号化データのビットパターンから、復号データＦ＿Ａ、Ｆ＿Ｂを並べ替えるための振分けデータＣＳを生成する。この振分けデータＣＳは、並替部５０に送られる。   Further, the selection determining unit 56 determines the bit pattern of the shorter determination encoded data from the first bit HB_A or HB_B. For example, if the first bit is “0”, it is the bit pattern BP0, and if the first bit is “1”, the bit pattern BP1. That is, if the first bit of the determination encoded data is “0”, it is determined that the encoded data E_n is obtained, and if “1”, the encoded data E_n + 1 is determined. Therefore, distribution information can be extracted. The selection determination unit 56 generates distribution data CS for rearranging the decoded data F_A and F_B from the bit pattern of the determination encoded data. The distribution data CS is sent to the rearrangement unit 50.

また、選択判定部５６は、テーブル種別ビットＴＢの有無、あるいは先頭ビットＨＢ＿Ａ、またはＨＢ＿Ｂにより、判定用符号化データを復号するためのテーブル種別を判定する。たとえば、テーブル種別ビットＴＢがある場合、選択判定部５６は、テーブル種別ビットの値に応じてテーブル種別ＴＢＬ０、またはＴＢＬ１を判定する。一方、テーブル種別ビットＴＢがない場合、つまり、符号化データＥ＿ｎ、Ｅ＿ｎ＋１の符号長が両方とも閾値（４ビット）未満の場合、選択判定部５６は、判定用符号化データの先頭ビットＨＢ＿Ａ、またはＨＢ＿Ｂから、判定用符号化データを復号するためのテーブル種別を判定する。たとえば、先頭ビットが「１」の場合、テーブル種別ＴＢＬ０と判定され、先頭ビットが「０」の場合、テーブル種別ＴＢＬ１と判定される。そして、選択判定部５６は、判定したテーブル種別を示すテーブル選択信号ＴＳ１を、復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂに送る。   The selection determination unit 56 determines the table type for decoding the encoded data for determination based on the presence / absence of the table type bit TB or the head bit HB_A or HB_B. For example, when there is a table type bit TB, the selection determining unit 56 determines the table type TBL0 or TBL1 according to the value of the table type bit. On the other hand, when there is no table type bit TB, that is, when the code lengths of the encoded data E_n and E_n + 1 are both less than the threshold (4 bits), the selection determination unit 56 selects the first bit HB_A of the determination encoded data The table type for decoding the encoded data for determination is determined from HB_B. For example, when the first bit is “1”, it is determined that the table type is TBL0. When the first bit is “0”, it is determined that the table type is TBL1. Then, the selection determining unit 56 sends a table selection signal TS1 indicating the determined table type to the decoding units VLD_A and VLD_B.

並替部５０は、たとえば、振分けデータＣＳが「０」のときには、復号データＦ＿Ａ、Ｆ＿ＢをそれぞれＦ＿ｎ、Ｆ＿ｎ＋１として並べ替える。あるいは、並替部５０は、振分けデータＣＳが「１」のときには、復号データＦ＿Ａ、Ｆ＿ＢをそれぞれＦ＿ｎ＋１、Ｆ＿ｎとして並べ替える。   For example, when the sorting data CS is “0”, the rearrangement unit 50 rearranges the decoded data F_A and F_B as F_n and F_n + 1, respectively. Alternatively, the rearrangement unit 50 rearranges the decoded data F_A and F_B as F_n + 1 and F_n, respectively, when the distribution data CS is “1”.

図２６は、第２の実施形態における復号部ＶＬＤ＿Ａの詳細な構成例である。第２の実施形態では、累積部ＶＬＤ＿Ａは、図８で示した構成に加え、一点鎖線で囲った、反転部１２０、セレクタ１２２、加算器１２４、及び記憶部１２６を有する。なお、復号部ＶＬＤ＿Ｂも、ここに示す構成を有する。よって、次の説明は、復号部ＶＬＤ＿Ｂにも適用される。   FIG. 26 is a detailed configuration example of the decoding unit VLD_A in the second embodiment. In the second embodiment, the accumulating unit VLD_A includes an inversion unit 120, a selector 122, an adder 124, and a storage unit 126, which are enclosed by a one-dot chain line, in addition to the configuration shown in FIG. Note that the decoding unit VLD_B also has the configuration shown here. Therefore, the following description is also applied to the decoding unit VLD_B.

図８で説明したように、記憶部８２には、累積符号化データＤｔ＿Ａから取り出される符号化データが格納される。かかる符号化データＥ＿Ａ（復号部ＶＬＤ＿Ｂ側では符号化データＥ＿Ｂ）は、反転部１２０とセレクタ１２２に送られる。反転部１２０は、符号化データＥ＿Ａを反転してセレクタ１２２に送る。セレクタ１２２は、記憶部８２から送られる符号化データＥ＿Ａと、反転された符号化データＥ＿Ａのいずれかを、テーブル選択信号ＴＳ１に応じて選択し、復号テーブルＴＢＬ０＿Ａに入力する。テーブルＴＢＬ０＿Ａは、符号化テーブルＴＢＬ０＿１、ＴＢＬ０＿２内の、テーブル種別ＴＢＬ０に対応する復号テーブルである。テーブル選択信号ＴＳ１がテーブル種別ＴＢＬ０を示す「０」の場合、セレクタ１２２は記憶部８２から送られる符号化データＥ＿Ａを出力する。あるいは、テーブル選択信号ＴＳ１がテーブル種別ＴＢＬ１を示す「１」の場合、セレクタ１２２は符号化データＥ＿Ａを反転したビットデータを出力する。この場合、符号化データＥ＿Ａをビット反転したデータが復号テーブルＴＢＬ０＿Ａで復号されると、符号化データＥ＿Ａがテーブル種別ＴＢＬ１で復号されたことになる。このようにして、復号テーブルのテーブル種別ＴＢＬ０、またはＴＢＬ１が選択的に切り替えられる。   As described with reference to FIG. 8, the storage unit 82 stores encoded data extracted from the accumulated encoded data Dt_A. The encoded data E_A (encoded data E_B on the decoding unit VLD_B side) is sent to the inverting unit 120 and the selector 122. The inversion unit 120 inverts the encoded data E_A and sends it to the selector 122. The selector 122 selects either the encoded data E_A sent from the storage unit 82 or the inverted encoded data E_A according to the table selection signal TS1, and inputs it to the decoding table TBL0_A. The table TBL0_A is a decoding table corresponding to the table type TBL0 in the encoding tables TBL0_1 and TBL0_2. When the table selection signal TS1 is “0” indicating the table type TBL0, the selector 122 outputs the encoded data E_A sent from the storage unit 82. Alternatively, when the table selection signal TS1 is “1” indicating the table type TBL1, the selector 122 outputs bit data obtained by inverting the encoded data E_A. In this case, when the bit-inverted data of the encoded data E_A is decoded by the decoding table TBL0_A, the encoded data E_A is decoded by the table type TBL1. In this way, the table type TBL0 or TBL1 of the decoding table is selectively switched.

復号テーブルＴＢＬ０＿Ａは、累積符号化データＤｔ＿Ａから取り出される符号化データＥ＿Ａまたは符号化データＥ＿Ａをビット反転したデータを復号し、復号データＦ＿Ａを出力する。復号データＦ＿Ａは、記憶部８４に格納される。また、復号テーブルＴＢＬ０＿Ａは、テーブル種別ビットＴＢが付加いるた判断されたとき、符号長が長い方の符号化データを復号する場合に、後に付加されたテーブル種別ビットＴＢを抽出して出力する。テーブル種別ビットＴＢは、選択判定部５６に送られる。   The decoding table TBL0_A decodes the encoded data E_A extracted from the accumulated encoded data Dt_A or data obtained by bit-inversion of the encoded data E_A, and outputs decoded data F_A. The decoded data F_A is stored in the storage unit 84. Also, when it is determined that the table type bit TB is added, the decoding table TBL0_A extracts and outputs the table type bit TB added later when decoding the encoded data having the longer code length. The table type bit TB is sent to the selection determination unit 56.

このようにして、復号部ＶＬＤ＿Ａ、ＶＬＤ＿Ｂは、符号化データＥ＿ｎ、Ｅ＿ｎ＋１のビットパターンに応じたテーブル種別により、復号処理を行うことができる。   In this way, the decoding units VLD_A and VLD_B can perform the decoding process according to the table type corresponding to the bit pattern of the encoded data E_n and E_n + 1.

図２７〜２９は、第２の実施形態における可変長復号２４の動作手順を説明するフローチャート図である。図２７はメインルーチンを示し、図２８、２９はそれぞれサブルーチンを示す。図２７のメインルーチンにおいて、まず、符号化データＥ＿ｎ、Ｅ＿ｎ＋１のカウンタ変数ｎの値が「０」に初期設定される（Ｓ３０２）。次いで、復号済みの累積符号長Ｓｕｍ＿Ａ´が復号済みの累積符号長Ｓｕｍ＿Ｂ´より短いとき、サブルーチンＳＲ１１が実行される。一方、復号済みの累積符号長Ｓｕｍ＿Ａ´が復号済みの累積符号長Ｓｕｍ＿Ｂ´以上であるとき、サブルーチンＳＲ１２が実行される。サブルーチンＳＲ１１、ＳＲ１２では、振分けデータＣＳが決定される。サブルーチンＳＲ１１、ＳＲ１２は、それぞれ図２８、２９に示される。   FIGS. 27 to 29 are flowcharts for explaining the operation procedure of the variable length decoding 24 in the second embodiment. FIG. 27 shows a main routine, and FIGS. 28 and 29 show subroutines. In the main routine of FIG. 27, first, the value of the counter variable n of the encoded data E_n and E_n + 1 is initialized to “0” (S302). Next, when the decoded cumulative code length Sum_A ′ is shorter than the decoded cumulative code length Sum_B ′, the subroutine SR11 is executed. On the other hand, when the decoded cumulative code length Sum_A ′ is equal to or larger than the decoded cumulative code length Sum_B ′, the subroutine SR12 is executed. In subroutines SR11 and SR12, distribution data CS is determined. Subroutines SR11 and SR12 are shown in FIGS. 28 and 29, respectively.

サブルーチンＳＲ１１、ＳＲ１２が終了し、振分けデータＣＳが「０」のとき（Ｓ３０６のＹｅｓ）、復号データＦ＿Ａが復号データＦ＿ｎ、復号データＦ＿Ｂが復号データＦ＿ｎ＋１に対応するように並べ替えられる（Ｓ３０８）。一方、振分けデータＣＳが「１」のとき（Ｓ３０６のＮｏ）、復号データＦ＿Ａが符号化データＦ＿ｎ＋１、復号データＦ＿Ｂが復号データＦ＿ｎに対応するように並べ替えられる（Ｓ３１０）。そして、カウンタ変数ｎが「２」インクリメントされる（Ｓ３１２）。そして、処理単位の領域におけるすべての符号化データが復号されるまで、手順Ｓ３０４〜Ｓ３１２が繰り返される（Ｓ３１４のＮｏ）。   When the subroutines SR11 and SR12 are completed and the distribution data CS is “0” (Yes in S306), the decoded data F_A is rearranged so as to correspond to the decoded data F_n and the decoded data F_B corresponds to the decoded data F_n + 1 (S308). On the other hand, when the distribution data CS is “1” (No in S306), rearrangement is performed so that the decoded data F_A corresponds to the encoded data F_n + 1 and the decoded data F_B corresponds to the decoded data F_n (S310). Then, the counter variable n is incremented by “2” (S312). Then, steps S304 to S312 are repeated until all the encoded data in the processing unit area is decoded (No in S314).

図２８は、サブルーチンＳＲ１１の手順を示す。サブルーチンＳＲ１１は、復号済みの累積符号長Ｓｕｍ＿Ａ´が復号済みの累積符号長Ｓｕｍ＿Ｂ´未満であるとき実行される。このとき、復号部ＶＬＤ＿Ａ側で復号される符号化データＥ＿Ａの方が、復号部ＶＬＤ＿Ｂ側で復号される符号化データＥ＿Ｂより符号長が長い。一方、符号長が短い方の符号化データＥ＿Ｂが判定用符号化データである。また、符号化データＥ＿Ａは、テーブル種別ＴＢＬ０で符号化されたものである。そして、その先頭ビットＨＢ＿Ａにより、符号長が閾値（４ビット）以上か、閾値未満かが判定される。   FIG. 28 shows the procedure of the subroutine SR11. The subroutine SR11 is executed when the decoded cumulative code length Sum_A ′ is less than the decoded cumulative code length Sum_B ′. At this time, the encoded data E_A decoded on the decoding unit VLD_A side has a longer code length than the encoded data E_B decoded on the decoding unit VLD_B side. On the other hand, encoded data E_B having a shorter code length is the encoded data for determination. The encoded data E_A is encoded with the table type TBL0. Then, whether the code length is greater than or equal to a threshold (4 bits) or less than the threshold is determined based on the first bit HB_A.

符号化データＥ＿Ａの先頭ビットＨＢ＿Ａが「１」のとき、符号化データＥ＿Ａの符号長は閾値未満である。よって、符号化データＥ＿Ｂの符号長も閾値未満である。このとき、手順Ｓ３２０の判定結果はＹｅｓになる。すると、符号化データＥ＿Ａは、テーブル種別ＴＢＬ０で復号される（Ｓ３２２）。次いで、復号済みの符号長ＳＵＭ＿Ａ´に、符号化データＥ＿Ａの符号長Ｌ＿Ａが加算される（Ｓ３２４）。   When the first bit HB_A of the encoded data E_A is “1”, the code length of the encoded data E_A is less than the threshold value. Therefore, the code length of the encoded data E_B is also less than the threshold value. At this time, the determination result of step S320 is Yes. Then, the encoded data E_A is decoded with the table type TBL0 (S322). Next, the code length L_A of the encoded data E_A is added to the decoded code length SUM_A ′ (S324).

そして、符号長が短い方の、つまり判定用符号化データＥ＿Ｂの先頭ビットＨＢ＿Ｂに基づいて、振分けが判定される。また、符号化データＥ＿Ｂの符号長も閾値未満であるので、先頭ビットＨ＿Ｂにより、復号するためのテーブル種別が判定される。判定用符号化データＥ＿Ｂの先頭ビットＨＢ＿Ｂが「０」のとき（Ｓ３２６のＹｅｓ）、判定用符号化データＥ＿Ｂは符号化データＥ＿ｎである。このことは、振分けＡ１（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ａ）が実行されたことを示す。よって、振分けデータＣＳが「１」に設定される（Ｓ３２８）。また、このことは、判定用符号化データＥ＿Ｂがテーブル種別ＴＢＬ１で符号化されたことを示す。よって、値「１」のテーブル種別ビットＴＢが生成される（Ｓ３３０）。なお、ここでは、符号化データＥ＿Ａ、Ｅ＿Ｂの符号長がいずれも閾値未満であるので、符号化時にはテーブル種別ビットＴＢは付加されていない。よって、後の処理のために、テーブル種別ビットＴＢが生成される。   Then, the allocation is determined based on the shorter code length, that is, based on the first bit HB_B of the encoded data for determination E_B. Further, since the code length of the encoded data E_B is also less than the threshold value, the table type for decoding is determined by the head bit H_B. When the first bit HB_B of the determination encoded data E_B is “0” (Yes in S326), the determination encoded data E_B is the encoded data E_n. This indicates that the distribution A1 (encoded data E_n → accumulation unit VSFT_B, encoded data E_n + 1 → accumulation unit VSFT_A) is executed. Therefore, the distribution data CS is set to “1” (S328). This also indicates that the determination encoded data E_B is encoded with the table type TBL1. Therefore, the table type bit TB having the value “1” is generated (S330). Here, since the code lengths of the encoded data E_A and E_B are both less than the threshold value, the table type bit TB is not added at the time of encoding. Therefore, the table type bit TB is generated for later processing.

一方、判定用符号化データＥ＿Ｂの先頭ビットＨＢ＿Ｂが「１」のとき（Ｓ３２６のＮｏ）、判定用符号化データＥ＿Ｂは符号化データＥ＿ｎ＋１である。このことは、振分けＡ０（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｂ）が実行されたことを示す。よって、振分けデータＣＳが「０」に設定される（Ｓ３３２）。また、このことは、判定用符号化データＥ＿Ｂがテーブル種別ＴＢＬ０で符号化されたことを示す。よって、値「０」のテーブル種別ビットＴＢが生成される（Ｓ３３４）。   On the other hand, when the first bit HB_B of the determination encoded data E_B is “1” (No in S326), the determination encoded data E_B is the encoded data E_n + 1. This indicates that distribution A0 (encoded data E_n → accumulation unit VSFT_A, encoded data E_n + 1 → accumulation unit VSFT_B) has been executed. Therefore, the distribution data CS is set to “0” (S332). This also indicates that the determination encoded data E_B is encoded with the table type TBL0. Therefore, the table type bit TB having the value “0” is generated (S334).

また、手順Ｓ３２０で、符号化データＥ＿Ａの先頭ビットＨＢ＿Ａが「０」のとき、符号化データＥ＿Ａの符号長は閾値以上である。このとき、手順Ｓ３２０の判定結果はＮｏになる。すると、符号化データＥ＿Ａがテーブル種別ＴＢＬ０で復号される（Ｓ３３６）。そして、復号済みの符号長ＳＵＭ＿Ａ´に、符号化データＥ＿Ａの符号長Ｌ＿Ａが加算される（Ｓ３３８）。そして、このとき、符号化時にテーブル種別ビットＴＢが付加されているので、符号化データＥ＿Ａからテーブル種別ビットＴＢが取得され（Ｓ３４０）、復号済みの符号長ＳＵＭ＿Ａ´に１ビット分加算される（Ｓ３４２）。   In step S320, when the first bit HB_A of the encoded data E_A is “0”, the code length of the encoded data E_A is equal to or greater than the threshold value. At this time, the determination result of step S320 is No. Then, the encoded data E_A is decoded with the table type TBL0 (S336). Then, the code length L_A of the encoded data E_A is added to the decoded code length SUM_A ′ (S338). At this time, since the table type bit TB is added at the time of encoding, the table type bit TB is acquired from the encoded data E_A (S340), and one bit is added to the decoded code length SUM_A ′ ( S342).

次いで、判定用符号化データＥ＿Ｂの先頭ビットＨＢ＿Ｂが「０」のとき（Ｓ３４４のＹｅｓ）、振分けビットＣＳが「１」に設定される（Ｓ３４６）。このことは、振分けＡ１が実行されたことに対応する。一方、判定用符号化データＥ＿Ｂの先頭ビットＨＢ＿Ｂが「１」のとき（Ｓ３４４のＮｏ）、振分けビットＣＳが「０」に設定される（Ｓ３４８）。このことは、振分けＡ０が実行されたことに対応する。   Next, when the first bit HB_B of the determination encoded data E_B is “0” (Yes in S344), the distribution bit CS is set to “1” (S346). This corresponds to the execution of the distribution A1. On the other hand, when the first bit HB_B of the determination encoded data E_B is “1” (No in S344), the distribution bit CS is set to “0” (S348). This corresponds to the execution of distribution A0.

次いで、手順Ｓ３５０で、テーブル種別ビットＴＢの値が判定される。テーブル種別ビットＴＢが「０」のとき（Ｓ３５０のＹｅｓ）、判定用符号化データＥ＿Ｂは、テーブル種別ＴＢＬ０で復号される（Ｓ３５２）。あるいは、テーブル種別ビットＴＢが「１」のとき（Ｓ３５０のＮｏ）、判定用符号化データＥ＿Ｂは、テーブル種別ＴＢＬ１で復号される（Ｓ３５４）。そして、復号部ＶＬＤ＿Ｂ側の復号済み累積符号長Ｓｕｍ＿Ｂ´に、符号化データＥ＿Ｂの符号長Ｌ＿Ｂが加算される（Ｓ３５６）。   Next, in step S350, the value of the table type bit TB is determined. When the table type bit TB is “0” (Yes in S350), the determination encoded data E_B is decoded with the table type TBL0 (S352). Alternatively, when the table type bit TB is “1” (No in S350), the determination encoded data E_B is decoded with the table type TBL1 (S354). Then, the code length L_B of the encoded data E_B is added to the decoded cumulative code length Sum_B ′ on the decoding unit VLD_B side (S356).

このようなサブルーチンＳＲ１１により、判定用符号化データＥ＿Ｂの先頭ビットに基づいて、振分けデータＣＳが設定される。それとともに、判定用符号化データＥ＿Ｂは、そのビットパターンに応じたテーブル種別で復号される。そして、図２７の手順Ｓ３０６に移行する。   By such a subroutine SR11, the distribution data CS is set based on the first bit of the determination encoded data E_B. At the same time, the encoded determination data E_B is decoded with a table type corresponding to the bit pattern. Then, the process proceeds to step S306 in FIG.

図２９は、サブルーチンＳＲ１２の手順を示す。サブルーチンＳＲ１２は、復号済みの累積符号長Ｓｕｍ＿Ａ´が復号済みの累積符号長Ｓｕｍ＿Ｂ´以上であるとき実行される。このとき、符号化データＥ＿Ｂの方が符号化データＥ＿Ａより符号長が長い。よって、符号化データＥ＿Ｂは、テーブル種別ＴＢＬ０で符号化されたものである。そして、その先頭ビットＨＢ＿Ｂより、符号長が閾値以上か、閾値未満かが判定される。また、符号化データＥ＿Ａが判定用符号化データである。   FIG. 29 shows the procedure of the subroutine SR12. The subroutine SR12 is executed when the decoded cumulative code length Sum_A ′ is equal to or larger than the decoded cumulative code length Sum_B ′. At this time, the encoded data E_B has a longer code length than the encoded data E_A. Therefore, the encoded data E_B is encoded with the table type TBL0. Then, from the head bit HB_B, it is determined whether the code length is equal to or larger than the threshold or less than the threshold. Also, the encoded data E_A is the determination encoded data.

符号化データＥ＿Ｂの先頭ビットＨＢ＿Ｂが「１」のとき、符号化データＥ＿Ｂの符号長は閾値未満である。よって、符号化データＥ＿Ａの符号長も閾値未満である。このとき、手順Ｓ３６０の判定結果はＹｅｓになる。すると、符号化データＥ＿Ｂは、テーブル種別ＴＢＬ０で復号される（Ｓ３６２）。次いで、復号済みの符号長ＳＵＭ＿Ｂ´に、符号化データＥ＿Ｂの符号長Ｌ＿Ｂが加算される（Ｓ３６４）。   When the first bit HB_B of the encoded data E_B is “1”, the code length of the encoded data E_B is less than the threshold value. Therefore, the code length of the encoded data E_A is also less than the threshold value. At this time, the determination result of step S360 is Yes. Then, the encoded data E_B is decoded with the table type TBL0 (S362). Next, the code length L_B of the encoded data E_B is added to the decoded code length SUM_B ′ (S364).

そして、符号長が短い方の、つまり判定用符号化データＥ＿Ａの先頭ビットＨＢ＿Ａに基づいて、振分けが判定される。また、符号化データＥ＿Ａの符号長も閾値未満であるので、先頭ビットＨ＿Ａにより、復号するためのテーブル種別が判定される。判定用符号化データＥ＿Ａの先頭ビットＨＢ＿Ａが「０」のとき（Ｓ３６６のＹｅｓ）、判定用符号化データＥ＿Ａは符号化データＥ＿ｎである。このことは、振分けＡ０（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ａ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ｂ）が実行されたことを示す。よって、振分けデータＣＳが「０」に設定される（Ｓ３６８）。また、このことは、判定用符号化データＥ＿Ａがテーブル種別ＴＢＬ１で符号化されたことを示す。よって、値「１」のテーブル種別ビットＴＢが生成される（Ｓ３７０）。   Then, the allocation is determined based on the shorter code length, that is, based on the first bit HB_A of the determination encoded data E_A. Further, since the code length of the encoded data E_A is also less than the threshold value, the table type for decoding is determined by the head bit H_A. When the first bit HB_A of the determination encoded data E_A is “0” (Yes in S366), the determination encoded data E_A is the encoded data E_n. This indicates that distribution A0 (encoded data E_n → accumulation unit VSFT_A, encoded data E_n + 1 → accumulation unit VSFT_B) has been executed. Therefore, the distribution data CS is set to “0” (S368). This also indicates that the determination encoded data E_A is encoded with the table type TBL1. Therefore, the table type bit TB having the value “1” is generated (S370).

一方、判定用符号化データＥ＿Ａの先頭ビットＨＢ＿Ａが「１」のとき（Ｓ３６６のＮｏ）、判定用符号化データＥ＿Ａは符号化データＥ＿ｎ＋１である。このことは、振分けＡ１（符号化データＥ＿ｎ→累積部ＶＳＦＴ＿Ｂ、符号化データＥ＿ｎ＋１→累積部ＶＳＦＴ＿Ａ）が実行されたことを示す。よって、振分けデータＣＳが「１」に設定される（Ｓ３７２）。また、このことは、判定用符号化データＥ＿Ａがテーブル種別ＴＢＬ０で符号化されたことを示す。よって、値「０」のテーブル種別ビットＴＢが生成される（Ｓ３７４）。   On the other hand, when the first bit HB_A of the determination encoded data E_A is “1” (No in S366), the determination encoded data E_A is the encoded data E_n + 1. This indicates that the distribution A1 (encoded data E_n → accumulation unit VSFT_B, encoded data E_n + 1 → accumulation unit VSFT_A) is executed. Therefore, the distribution data CS is set to “1” (S372). This also indicates that the determination encoded data E_A is encoded with the table type TBL0. Therefore, the table type bit TB having the value “0” is generated (S374).

また、手順Ｓ３６０で、符号化データＥ＿Ｂの先頭ビットＨＢ＿Ｂが「０」のとき、符号化データＥ＿Ｂの符号長は閾値以上である。このとき、手順Ｓ３６０の判定結果はＮｏになる。すると、符号化データＥ＿Ｂがテーブル種別ＴＢＬ０で復号される（Ｓ３７６）。そして、復号済みの符号長ＳＵＭ＿Ｂ´に、符号化データＥ＿Ｂの符号長Ｌ＿Ｂが加算される（Ｓ３７８）。そして、このとき、符号化時にテーブル種別ビットＴＢが付加されているので、符号化データＥ＿Ｂからテーブル種別ビットＴＢが取得され（Ｓ３８０）、復号済みの符号長ＳＵＭ＿Ｂ´に１ビット分加算される（Ｓ３８２）。   In step S360, when the first bit HB_B of the encoded data E_B is “0”, the code length of the encoded data E_B is equal to or greater than the threshold value. At this time, the determination result of step S360 is No. Then, the encoded data E_B is decoded with the table type TBL0 (S376). Then, the code length L_B of the encoded data E_B is added to the decoded code length SUM_B ′ (S378). At this time, since the table type bit TB is added at the time of encoding, the table type bit TB is acquired from the encoded data E_B (S380), and one bit is added to the decoded code length SUM_B ′ ( S382).

次いで、判定用符号化データＥ＿Ａの先頭ビットＨＢ＿Ｂが「０」のとき（Ｓ３８４のＹｅｓ）、振分けビットＣＳが「０」に設定される（Ｓ３８６）。このことは、振分けＡ０が実行されたことに対応する。一方、判定用符号化データＥ＿Ａの先頭ビットＨＢ＿Ｂが「１」のとき（Ｓ３８４のＮｏ）、振分けビットＣＳが「１」に設定される（Ｓ３８８）。このことは、振分けＡ１が実行されたことに対応する。   Next, when the first bit HB_B of the determination encoded data E_A is “0” (Yes in S384), the distribution bit CS is set to “0” (S386). This corresponds to the execution of distribution A0. On the other hand, when the first bit HB_B of the determination encoded data E_A is “1” (No in S384), the distribution bit CS is set to “1” (S388). This corresponds to the execution of the distribution A1.

次いで、手順Ｓ３９０で、テーブル種別ビットＴＢの値が判定される。テーブル種別ビットＴＢが「０」のとき（Ｓ３９０のＹｅｓ）、判定用符号化データＥ＿Ａは、テーブル種別ＴＢＬ０で復号される（Ｓ３９２）。あるいは、テーブル種別ビットＴＢが「１」のとき（Ｓ３９０のＮｏ）、判定用符号化データＥ＿Ａは、テーブル種別ＴＢＬ１で復号される（Ｓ３９４）。そして、復号部ＶＬＤ＿Ａ側の復号済み累積符号長Ｓｕｍ＿Ａ´に、符号化データＥ＿Ａの符号長Ｌ＿Ａが加算される（Ｓ３９６）。   Next, in step S390, the value of the table type bit TB is determined. When the table type bit TB is “0” (Yes in S390), the determination encoded data E_A is decoded with the table type TBL0 (S392). Alternatively, when the table type bit TB is “1” (No in S390), the determination encoded data E_A is decoded with the table type TBL1 (S394). Then, the code length L_A of the encoded data E_A is added to the decoded cumulative code length Sum_A ′ on the decoding unit VLD_A side (S396).

このようなサブルーチンＳＲ１２により、判定用符号化データＥ＿Ａの先頭ビットに基づいて、振分けデータＣＳが設定される。それとともに、判定用符号化データＥ＿Ａは、そのビットパターンに応じたテーブル種別で復号される。そして、図２７の手順Ｓ３０６に移行する。   By such a subroutine SR12, the distribution data CS is set based on the first bit of the determination encoded data E_A. At the same time, the encoded determination data E_A is decoded with a table type corresponding to the bit pattern. Then, the process proceeds to step S306 in FIG.

このような手順によれば、符号化データのビットパターンに基づいて並べ替えを行うことができる。それとともに、符号化データのビットパターンに応じたテーブル種別で復号を行うことができる。   According to such a procedure, rearrangement can be performed based on the bit pattern of the encoded data. At the same time, decoding can be performed with a table type corresponding to the bit pattern of the encoded data.

上述の説明では、符号長が短い方の符号化データを判定用符号化データとする例を示した。しかしながら、符号長が長い方の符号化データを判定用符号化データとする場合にも、第２の実施形態は適用される。   In the above description, an example in which encoded data having a shorter code length is used as determination encoded data has been described. However, the second embodiment is also applied to the case where the encoded data with the longer code length is used as the determination encoded data.

上述したように、第２の実施形態によれば、振分けデータの代わりに符号化データのビットパターンが振分けを示す情報を有するため、符号化データに振分けデータを付加する必要がない。一方、テーブル種別ビットは特定のパターンでのみ付加すれば良いので、実施例１と比べて符号長をより短くすることができる。よって、圧縮効率がさらに向上する。   As described above, according to the second embodiment, since the bit pattern of the encoded data has information indicating the distribution instead of the distribution data, it is not necessary to add the distribution data to the encoded data. On the other hand, since the table type bits need only be added in a specific pattern, the code length can be made shorter than in the first embodiment. Therefore, the compression efficiency is further improved.

なお、上述の説明では、可変長符号化部２２と可変長復号部２４が、単一のデータ処理装置に設けられる場合を示した。しかしながら、可変長復号部と可変長復号部は、それぞれ別個のデータ処理装置に設けることが可能である。たとえば、動画データを圧縮して送信する放送局側に可変長復号部を設け、受信局側に可変長復号部を設けてもよい。   In the above description, the variable length encoding unit 22 and the variable length decoding unit 24 are provided in a single data processing apparatus. However, the variable length decoding unit and the variable length decoding unit can be provided in separate data processing devices. For example, a variable length decoding unit may be provided on the broadcasting station side that compresses and transmits moving image data, and a variable length decoding unit may be provided on the receiving station side.

以上の実施の形態をまとめると、次の付記のとおりである。   The above embodiment is summarized as follows.

（付記１）
連続するＮ個（Ｎは複数）の可変長符号化された符号化データをそれぞれ累積するＮ個の累積部と、
前記符号化データを前記Ｎ個の累積部のいずれかに、当該Ｎ個の累積部における前記符号化データの累積符号長の差が小さくなるように振り分ける振分部を有し、
前記振分部は、前記Ｎ個の符号化データの前記Ｎ個の累積部への振分けを示す振分けデータを生成することを特徴としたデータ処理装置。 (Appendix 1)
N accumulation units each accumulating N (N is a plurality) continuous variable-length encoded data,
A distribution unit that distributes the encoded data to any of the N accumulation units so that a difference in accumulated code lengths of the encoded data in the N accumulation units is small;
The data processing apparatus, wherein the distribution unit generates distribution data indicating distribution of the N encoded data to the N accumulation units.

（付記２）
付記１において、
前記Ｎ個の累積部に累積された符号化データを所定のビット数ずつ連結してビット列を生成する生成部を有するデータ処理装置。 (Appendix 2)
In Appendix 1,
A data processing apparatus having a generating unit that generates a bit string by connecting encoded data accumulated in the N accumulating units by a predetermined number of bits.

（付記３）
連続する２個の可変長符号化された符号化データをそれぞれ累積する２個の累積部と、
前記符号化データを前記２個の累積部のいずれかに、当該２個の累積部における前記符号化データの累積符号長の差が小さくなるように振り分ける振分部を有し、
前記累積部は、２個の前記符号化データのうち符号長が長い方または短い方の第１の符号化データを、当該２個の符号化データにおける順序に応じて第１のビットパターンまたはそれが反転した第２のビットパターンで累積することを特徴としたデータ処理装置。 (Appendix 3)
Two accumulating units for accumulating two consecutive variable-length encoded data,
A distribution unit that distributes the encoded data to one of the two accumulation units so that the difference in the accumulated code length of the encoded data in the two accumulation units is small;
The accumulating unit selects the first encoded data having the longer or shorter code length of the two encoded data, the first bit pattern or the first encoded data according to the order of the two encoded data. A data processing apparatus characterized by accumulating with the inverted second bit pattern.

（付記４）
付記３において、
前記２個の累積部に累積された符号化データを所定のビット数ずつ連結してビット列を生成する生成部を有するデータ処理装置。 (Appendix 4)
In Appendix 3,
A data processing apparatus having a generating unit that generates a bit string by connecting encoded data accumulated in the two accumulating units by a predetermined number of bits.

（付記５）
付記１乃至２のいずれかのデータ処理装置が生成した符号化データを処理するデータ処理装置であって、
前記符号化データをそれぞれ並列して復号するＮ個の復号部と、
前記Ｎ個の復号部によりそれぞれ復号されたＮ個の復号データを前記Ｎ個の符号化データの前記Ｎ個の累積部への振分けを示す振分けデータに従ってもとの順序に並べ替える並替部とを有するデータ処理装置。 (Appendix 5)
A data processing device that processes encoded data generated by any one of the data processing devices according to appendixes 1 and 2,
N decoding units that respectively decode the encoded data in parallel;
A rearrangement unit that rearranges the N decoded data respectively decoded by the N decoding units in an original order according to distribution data indicating distribution of the N encoded data to the N accumulation units; A data processing apparatus.

（付記６）
付記３乃至４のいずれかのデータ処理装置が生成した符号化データを処理するデータ処理装置であって、
前記符号化データをそれぞれ並列して復号する２個の復号部と、
前記２個の復号部によりそれぞれ復号された２個の復号データをもとの順序に並べ替える並替部とを有し、
前記並替部は、前記第１の符号化データのビットパターンに基づいて、前記２つの符号化データから復号される２個の前記復号データをもとの順序に並べ替えるデータ処理装置。 (Appendix 6)
A data processing device that processes encoded data generated by any of the data processing devices according to attachments 3 to 4,
Two decoding units that respectively decode the encoded data in parallel;
A rearrangement unit that rearranges the two decoded data respectively decoded by the two decoding units in the original order;
The rearranger rearranges the two decoded data decoded from the two encoded data in the original order based on the bit pattern of the first encoded data.

（付記７）
連続するＮ個（Ｎは複数）の可変長符号化された符号化データをそれぞれ累積するＮ個の累積部と、
前記Ｎ個の累積部に累積された符号化データを所定のビット数ずつ連結し、さらに前記振分けデータを連結してビット列を生成する生成部と、
前記ビット列に含まれる前記符号化データをそれぞれ並列して復号するＮ個の復号部と、
前記Ｎ個の復号部によりそれぞれ復号されたＮ個の復号データを前記振分部による振分けに従ってもとの順序に並べ替える並替部とを有するデータ処理装置。 (Appendix 7)
N accumulation units each accumulating N (N is a plurality) continuous variable-length encoded data,
A generating unit that concatenates encoded data accumulated in the N accumulating units by a predetermined number of bits, and further concatenates the distribution data to generate a bit string;
N decoding units that respectively decode the encoded data included in the bit string in parallel;
A data processing apparatus comprising: a rearrangement unit that rearranges the N decoded data decoded by the N decoding units in an original order according to the distribution by the distribution unit.

（付記８）
付記７において、
前記符号化データを前記Ｎ個の累積部のいずれかに、当該Ｎ個の累積部における前記符号化データの累積符号長の差が小さくなるように振り分ける振分部を含むデータ処理装置。 (Appendix 8)
In Appendix 7,
A data processing apparatus including a distribution unit that distributes the encoded data to any one of the N accumulation units so that a difference in accumulated code length of the encoded data in the N accumulation units is small.

（付記９）
付記７または８において、
前記振分部は、前記Ｎ個の符号化データの前記Ｎ個の累積部への振分けを示す振分けデータを生成し、
前記並替部は、前記Ｎ個の復号データを前記振分けデータに基づいてもとの順序に並べ替えるデータ処理装置。 (Appendix 9)
In Appendix 7 or 8,
The distribution unit generates distribution data indicating distribution of the N encoded data to the N accumulation units;
The rearranger rearranges the N pieces of decoded data in an original order based on the distribution data.

（付記１０）
付記７または８において、
Ｎ＝２であり、
前記累積部は、２個の前記符号化データのうち符号長が長い方または短い方の第１の符号化データを、当該２個の符号化データにおける順序に応じて第１のビットパターンまたはそれが反転した第２のビットパターンで累積し、
前記並替部は、前記第１の符号化データのビットパターンに基づいて、前記２つの符号化データから復号される２個の前記復号データをもとの順序に並べ替えるデータ処理装置。 (Appendix 10)
In Appendix 7 or 8,
N = 2,
The accumulating unit selects the first encoded data having the longer or shorter code length of the two encoded data, the first bit pattern or the first encoded data according to the order of the two encoded data. Is accumulated in the inverted second bit pattern,
The rearranger rearranges the two decoded data decoded from the two encoded data in the original order based on the bit pattern of the first encoded data.

（付記１１）
付記７乃至１０のいずれかにおいて、
前記ビット列を前記所定のビット数ずつ分割して、前記Ｎ個の復号部が復号するためのＮ個の前記符号化データを復元する復元部とを有するデータ処理装置。 (Appendix 11)
In any one of appendixes 7 to 10,
A data processing apparatus comprising: a restoration unit that divides the bit sequence by the predetermined number of bits and restores the N pieces of encoded data for the N decoding units to decode.

（付記１２）
付記９において、
前記ビット列を前記所定のビット数ずつ分割して、前記Ｎ個の復号部が復号するためのＮ個の前記符号化データと、前記並替部が前記Ｎ個の復号データを並べ替えるための前記振分けデータとを復元する復元部とを有するデータ処理装置。 (Appendix 12)
In Appendix 9,
The bit sequence is divided by the predetermined number of bits, and the N pieces of encoded data for the N decoding units to decode and the rearrangement unit for rearranging the N pieces of decoded data A data processing apparatus having a restoration unit for restoring distribution data.

（付記１３）
付記１１または１２において、
前記生成部により生成される前記ビット列は外部に出力された後、当該外部から取り込まれて前記復元部に入力されるデータ処理装置。 (Appendix 13)
In Appendix 11 or 12,
The data processing apparatus in which the bit string generated by the generation unit is output to the outside, and is then taken in from the outside and input to the restoration unit.

（付記１４）
連続するＮ個（Ｎは複数）の可変長符号化された符号化データをそれぞれ累積するＮ個の累積部のいずれかに、当該Ｎ個の累積部における前記符号化データの累積符号長の差が小さくなるように前記符号化データが振り分けられ、前記Ｎ個の累積部に累積された前記符号化データをそれぞれ並列して復号するＮ個の復号部と、
前記Ｎ個の復号部によりそれぞれ復号されたＮ個の復号データを前記振分部による振分けに従ってもとの順序に並べ替える並替部とを有するデータ処理装置。 (Appendix 14)
The accumulated code length difference of the encoded data in the N accumulating units is added to any one of the N accumulating units that accumulate N consecutive (N is plural) variable-length encoded data. The encoded data is distributed so as to be smaller, and the N decoding units that decode the encoded data accumulated in the N accumulating units in parallel, and
A data processing apparatus comprising: a rearrangement unit that rearranges the N decoded data decoded by the N decoding units in an original order according to the distribution by the distribution unit.

（付記１５）
付記１４において、
前記並替部は、前記Ｎ個の符号化データの前記Ｎ個の累積部への振分けを示す振分けデータに基づいて、前記Ｎ個の復号データをもとの順序に並べ替えるデータ処理装置。 (Appendix 15)
In Appendix 14,
The rearranger rearranges the N decoded data in the original order based on distribution data indicating distribution of the N encoded data to the N accumulation units.

（付記１６）
付記１４において、
Ｎ＝２であり、
前記累積部では、２個の前記符号化データのうち符号長が長い方または短い方の第１の符号化データが、当該２個の符号化データにおける順序に応じて第１のビットパターンまたはそれが反転した第２のビットパターンで累積され、
前記並替部は、前記第１の符号化データのビットパターンに基づいて、前記２つの符号化データから復号される２個の前記復号データをもとの順序に並べ替えるデータ処理装置。 (Appendix 16)
In Appendix 14,
N = 2,
In the accumulating unit, the first encoded data having the longer or shorter code length of the two encoded data is the first bit pattern or the first bit pattern according to the order of the two encoded data. Are accumulated in the inverted second bit pattern,
The rearranger rearranges the two decoded data decoded from the two encoded data in the original order based on the bit pattern of the first encoded data.

（付記１７）
付記１４乃至１６のいずれかにおいて、
前記Ｎ個の累積部に累積された符号化データが所定のビット数ずつ連結されたビット列を前記所定のビット数ずつ分割して、前記Ｎ個の復号部が復号するためのＮ個の前記符号化データを復元する復元部を有するデータ処理装置。 (Appendix 17)
In any one of appendixes 14 to 16,
The N number of codes to be decoded by the N decoding units by dividing the bit string in which the encoded data accumulated in the N accumulating units are connected by a predetermined number of bits by the predetermined number of bits. Data processing apparatus having a restoration unit for restoring digitized data.

（付記１８）
付記１５において、
前記Ｎ個の累積部に累積された符号化データが所定のビット数ずつ連結され、さらに前記振分けデータが連結されたビット列を前記所定のビット数ずつ分割して、前記Ｎ個の復号部が復号するためのＮ個の前記符号化データと、前記並替部が前記Ｎ個の復号データを並べ替えるための前記振分けデータとを復元する復元部を有するデータ処理装置。 (Appendix 18)
In Appendix 15,
The encoded data accumulated in the N accumulating units is connected by a predetermined number of bits, and the bit string to which the distribution data is concatenated is divided by the predetermined number of bits, and the N decoding units decode A data processing apparatus comprising: a restoration unit that restores the N encoded data to be performed and the distribution data for the rearrangement unit to rearrange the N decoded data.

（付記１９）
連続するＮ個（Ｎは複数）の可変長符号化された符号化データをそれぞれ累積するＮ個の累積部と、
前記符号化データを前記Ｎ個の累積部のいずれかに、当該Ｎ個の累積部における前記符号化データの累積符号長の差が小さくなるように振り分ける振分部とを有し、
前記Ｎ個の累積部に累積された前記符号化データが、Ｎ個の復号部によりそれぞれ並列して復号され、前記Ｎ個の復号部によりそれぞれ復号されたＮ個の復号データが、前記振分部による振分けに従ってもとの順序に並べ替えられるデータ処理装置。 (Appendix 19)
N accumulation units each accumulating N (N is a plurality) continuous variable-length encoded data,
A distribution unit that distributes the encoded data to any of the N accumulation units so that a difference in accumulated code lengths of the encoded data in the N accumulation units is small;
The encoded data accumulated in the N accumulators is decoded in parallel by N decoders, and the N decoded data respectively decoded by the N decoders are allocated to the distribution unit. A data processing device that can be rearranged in the original order according to the distribution by the section.

（付記２０）
付記１９において、
前記振分部は、前記Ｎ個の符号化データの前記Ｎ個の累積部への振分けを示す振分けデータを生成し、
前記Ｎ個の復号データが前記振分けデータに基づいてもとの順序に並べ替えられるデータ処理装置。 (Appendix 20)
In Appendix 19,
The distribution unit generates distribution data indicating distribution of the N encoded data to the N accumulation units;
A data processing device in which the N pieces of decoded data are rearranged in an original order based on the distribution data.

（付記２１）
付記１９において、
Ｎ＝２であり、
前記累積部は、２個の前記符号化データのうち符号長が長い方または短い方の第１の符号化データを、当該２個の符号化データにおける順序に応じて第１のビットパターンまたはそれが反転した第２のビットパターンで累積し、
前記第１の符号化データのビットパターンに基づいて、前記２つの符号化データから復号される２個の前記復号データがもとの順序に並べ替えられるデータ処理装置。 (Appendix 21)
In Appendix 19,
N = 2,
The accumulating unit selects the first encoded data having the longer or shorter code length of the two encoded data, the first bit pattern or the first encoded data according to the order of the two encoded data. Is accumulated in the inverted second bit pattern,
A data processing device in which two pieces of the decoded data decoded from the two encoded data are rearranged in an original order based on a bit pattern of the first encoded data.

（付記２２）
付記１９乃至２１のいずれかにおいて、
前記Ｎ個の累積部に累積された符号化データを所定のビット数ずつ連結してビット列を生成する生成部をさらに有し、
前記ビット列が前記所定のビット数ずつ分割され、前記Ｎ個の復号部が復号するためのＮ個の前記符号化データが復元されるデータ処理装置。 (Appendix 22)
In any one of supplementary notes 19 to 21,
A generating unit that generates a bit string by connecting the encoded data accumulated in the N accumulating units by a predetermined number of bits;
A data processing device in which the bit string is divided by the predetermined number of bits, and the N pieces of encoded data to be decoded by the N decoding units are restored.

（付記２３）
付記２０において、
前記Ｎ個の累積部に累積された符号化データを所定のビット数ずつ連結し、さらに前記振分けデータを連結してビット列を生成する生成部をさらに有し、
前記ビット列が前記所定のビット数ずつ分割され、前記Ｎ個の復号部が復号するためのＮ個の前記符号化データと、前記並替部が前記Ｎ個の復号データを並べ替えるための前記振分けデータとが復元されるデータ処理装置。 (Appendix 23)
In Appendix 20,
The encoded data accumulated in the N accumulating units is connected by a predetermined number of bits, and further includes a generating unit that generates a bit string by connecting the distribution data.
The bit string is divided by the predetermined number of bits, and the N pieces of encoded data for the N decoding units to decode and the sorting for the rearrangement unit to rearrange the N decoded data. Data processing device that restores data.

（付記２４）
連続するＮ個（Ｎは複数）の可変長符号化された符号化データをそれぞれ累積するＮ個の累積部のいずれかに、前記符号化データを、当該Ｎ個の累積部における前記符号化データの累積符号長の差が小さくなるような振分けで振り分け、
前記Ｎ個の累積部に累積された前記符号化データをそれぞれ並列して復号し、
前記復号されたＮ個の復号データを前記振分けに従ってもとの順序に並べ替える、
データ処理方法。 (Appendix 24)
The encoded data is transferred to any one of N accumulation units that accumulate N (N is a plurality) continuous variable-length encoded data, and the encoded data in the N accumulation units. Sorting by sorting so that the difference in the accumulated code length of
Decoding the encoded data accumulated in the N accumulation units in parallel;
Reordering the decoded N pieces of decoded data in the original order according to the distribution;
Data processing method.

（付記２５）
付記２４において、
前記振分けでは、前記Ｎ個の符号化データの前記Ｎ個の累積部への振分けを示す振分けデータを生成し、
前記Ｎ個の復号データを前記振分けデータに基づいてもとの順序に並べ替える、
データ処理方法。 (Appendix 25)
In Appendix 24,
In the distribution, generating distribution data indicating distribution of the N encoded data to the N accumulation units;
Reordering the N pieces of decoded data in the original order based on the distribution data;
Data processing method.

（付記２６）
付記２４において、
Ｎ＝２であり、
前記累積部に、２個の前記符号化データのうち符号長が長い方または短い方の第１の符号化データを、当該２個の符号化データにおける順序に応じて第１のビットパターンまたはそれが反転した第２のビットパターンで累積し、
前記第１の符号化データのビットパターンに基づいて、前記２つの符号化データから復号される２個の前記復号データをもとの順序に並べ替える、
データ処理方法。 (Appendix 26)
In Appendix 24,
N = 2,
In the accumulating unit, the first encoded data having the longer or shorter code length of the two encoded data, the first bit pattern or the first encoded data depending on the order of the two encoded data. Is accumulated in the inverted second bit pattern,
Based on the bit pattern of the first encoded data, rearrange the two decoded data decoded from the two encoded data in the original order,
Data processing method.

（付記２７）
付記２４乃至２６のいずれかにおいて、
前記Ｎ個の累積部に累積された符号化データを所定のビット数ずつ連結してビット列を生成し、
前記ビット列を前記所定のビット数ずつ分割して、前記Ｎ個の復号部が復号するためのＮ個の前記符号化データを復元する、
データ処理方法。 (Appendix 27)
In any one of appendices 24 to 26,
A bit string is generated by concatenating the encoded data accumulated in the N accumulation units by a predetermined number of bits,
Dividing the bit string by the predetermined number of bits to restore the N encoded data for the N decoding units to decode;
Data processing method.

（付記２８）
付記２５において、
前記Ｎ個の累積部に累積された符号化データを所定のビット数ずつ連結し、さらに前記振分けデータを連結してビット列を生成し、
前記ビット列を前記所定のビット数ずつ分割して、Ｎ個の復号データに復号するためのＮ個の前記符号化データと、前記Ｎ個の復号データを並べ替えるための前記振分けデータとを復元する、
データ処理方法。 (Appendix 28)
In Appendix 25,
The encoded data accumulated in the N accumulating units is connected by a predetermined number of bits, and further, the distribution data is connected to generate a bit string,
Dividing the bit string by the predetermined number of bits to restore N encoded data for decoding into N decoded data and the distribution data for rearranging the N decoded data ,
Data processing method.

１４：画像圧縮展開部、 ２２：可変長符号化部、 ２４：可変長復号部、 ３０：振分部、４０：ビット列生成部、 ５０：並替部、 ４６：符号化データ復元部、
Ｅ＿ｎ：符号化データ、 Ｆ＿ｎ：復号データ、 ＶＳＦＴ＿Ａ、ＶＳＦＴ＿Ｂ：累積部、
ＶＬＤ＿Ａ、ＶＬＤ＿Ｂ：復号部 14: Image compression / decompression unit, 22: Variable length coding unit, 24: Variable length decoding unit, 30: Distribution unit, 40: Bit string generation unit, 50: Rearrangement unit, 46: Encoded data restoration unit,
E_n: encoded data, F_n: decoded data, VSFT_A, VSFT_B: accumulating unit,
VLD_A, VLD_B: decoding unit

Claims (10)

連続して入力される可変長符号化された符号化データの各々を単位として累積するＮ個（Ｎは２以上の整数）の累積部と、
入力される前記符号化データを、前記Ｎ個の累積部のうちで、各累積部がすでに累積した符号化データの累積符号長が短い累積部に振り分け、前記符号化データの振分けを示す振分けデータを生成する振分部と、
前記Ｎ個の累積部に振り分けられた符号化データと前記振り分けデータとを含む信号列を生成する生成部とを有することを特徴としたデータ処理装置。 And accumulation of N number of accumulating (N is an integer of 2 or more) each of the coded data variable-length encoded consecutive to the input units,
The input encoded data is distributed among the N accumulating units to an accumulating unit with a short accumulated code length of the encoded data already accumulated by each accumulating unit, and distribution data indicating the distribution of the encoded data and a distribution unit to generate,
A data processing apparatus comprising: a generation unit that generates a signal sequence including the encoded data distributed to the N accumulation units and the distribution data. 連続して入力される可変長符号化された符号化データの各々を単位として累積する２個の累積部と、
入力される前記符号化データを、前記２個の累積部のうちで、各累積部がすでに累積した符号化データの累積符号長が短い累積部に振り分ける振分部と、
前記Ｎ個の累積部に累積された符号化データを所定のビット数ずつ連結してビット列を生成する生成部とを有し、
前記累積部は、２個の前記符号化データのうち符号長が長い方または短い方の符号化データを、前記２個の累積部への振分けを示す、第１のビットパターンまたは当該第１のビットパターンが反転した第２のビットパターンで累積し、
前記生成部は、前記２個の累積部への振分けを示す第１のビットパターン、前記２個の累積部への振分けを示す第２のビットパターンを連結してビット列を生成する
することを特徴としたデータ処理装置。 And two accumulator for accumulating each of the coded data variable-length encoded consecutive to the input units,
The coded data input, among the two accumulator, and a distribution unit for distributing the accumulator accumulated code length shorter coded data each accumulator has already accumulated,
Generating a bit string by concatenating the encoded data accumulated in the N accumulation units by a predetermined number of bits ;
The accumulation unit, two of the encoded sign-coded data having a code length of the longer or shorter of the data, said indicating the distribution of the two accumulator, a first bit pattern or the first Are accumulated in a second bit pattern that is inverted ,
The generating unit generates a bit string by connecting a first bit pattern indicating distribution to the two accumulating units and a second bit pattern indicating distribution to the two accumulating units. Data processing device. 連続して入力される可変長符号化された符号化データの各々を単位として累積するＮ個（Ｎは２以上の整数）の累積部と、
入力される前記符号化データを、前記Ｎ個の累積部のうちで、各累積部がすでに累積した符号化データの累積符号長が短い累積部に振り分け、前記符号化データの振分けを示す振分けデータを生成する振分部と、
前記Ｎ個の累積部に振り分けられた符号化データと前記振り分けデータとを含む信号列を生成する生成部と、
前記信号列に含まれる前記符号化データをそれぞれ並列して復号するＮ個の復号部と、
前記Ｎ個の復号部によりそれぞれ復号されたＮ個の復号データを、前記振り分けデータに基づいて、もとの順序に並べ替える並替部とを有することを特徴としたデータ処理装置。 And accumulation of N number of accumulating (N is an integer of 2 or more) each of the coded data variable-length encoded consecutive to the input units,
The input encoded data is distributed among the N accumulating units to an accumulating unit with a short accumulated code length of the encoded data already accumulated by each accumulating unit, and distribution data indicating the distribution of the encoded data A distribution unit for generating
A generation unit that generates a signal sequence including the encoded data distributed to the N accumulation units and the distribution data ;
N decoding units that respectively decode the encoded data included in the signal sequence in parallel;
A data processing apparatus comprising: a rearranging unit that rearranges the N decoded data respectively decoded by the N decoding units in an original order based on the distribution data . 連続して入力される可変長符号化された符号化データの各々を単位として累積する２個の累積部と、  Two accumulating units for accumulating each piece of variable length encoded encoded data that is continuously input as a unit;
入力される前記符号化データを、前記２個の累積部のうちで、各累積部がすでに累積した符号化データの累積符号長が短い累積部に振り分ける振分部と、  A distribution unit that distributes the input encoded data to an accumulation unit having a short accumulation code length of the encoded data that each accumulation unit has already accumulated among the two accumulation units;
前記２個の累積部に累積された符号化データを所定のビット数ずつ連結してビット列を生成する生成部と、  A generating unit that generates a bit string by connecting the encoded data accumulated in the two accumulating units by a predetermined number of bits;
前記ビット列に含まれる前記符号化データをそれぞれ並列して復号する２個の復号部と、  Two decoding units that respectively decode the encoded data included in the bit string in parallel;
前記２個の復号部によりそれぞれ復号された２個の復号データを前記振分部による振分けに従ってもとの順序に並べ替える並替部とを有し、  A rearrangement unit that rearranges the two decoded data respectively decoded by the two decoding units in the original order according to the distribution by the distribution unit;
前記累積部は、２個の前記符号化データのうち符号長が長い方または短い方の符号化データを、前記２個の累積部への振分けを示す、第１のビットパターンまたは当該第１のビットパターンが反転した第２のビットパターンで累積し、  The accumulating unit includes a first bit pattern or the first bit indicating the distribution of the encoded data having the longer or shorter code length of the two encoded data to the two accumulating units. Accumulate in the second bit pattern that the bit pattern is inverted,
前記生成部は、前記２個の累積部への振分けを示す第１のビットパターン、前記２個の累積部への振分けを示す第２のビットパターンを連結してビット列を生成し、The generation unit generates a bit string by concatenating a first bit pattern indicating distribution to the two accumulation units and a second bit pattern indicating distribution to the two accumulation units,
前記並替部は、前記ビットパターンに基づいて、前記２個の符号化データから復号される２個の前記復号データをもとの順序に並べ替えることを特徴としたデータ処理装置。The rearranger rearranges the two decoded data decoded from the two encoded data in the original order based on the bit pattern. 請求項３において、
前記ビット列を前記所定のビット数ずつ分割して、前記Ｎ個の復号部が復号するためのＮ個の前記符号化データと、前記並替部が前記Ｎ個の復号データを並べ替えるための前記振分けデータとを復元する復元部を有するデータ処理装置。 Oite to claim 3,
The bit sequence is divided by the predetermined number of bits, and the N pieces of encoded data for the N decoding units to decode and the rearrangement unit for rearranging the N pieces of decoded data A data processing apparatus having a restoration unit for restoring distribution data . 請求項４において、
前記ビット列を前記所定のビット数ずつ分割して、前記Ｎ個の復号部が復号するためのＮ個の前記符号化データを復元する復元部とを有するデータ処理装置。 In claim 4 ,
Wherein the bit sequence is divided by said number of predetermined bits, the data processing device and a restoring unit for restoring the N pieces of the encoded data for the N decoder decodes. 請求項５または６において、
前記生成部により生成される前記ビット列は外部に出力された後、当該外部から取り込まれて前記復元部に入力されるデータ処理装置。 In claim 5 or 6 ,
The data processing apparatus in which the bit string generated by the generation unit is output to the outside, and is then taken in from the outside and input to the restoration unit. 連続して入力される可変長符号化された符号化データの各々を単位として累積するＮ個（Ｎは２以上の整数）の累積部と、入力される前記符号化データを、前記Ｎ個の累積部のうちで、各累積部がすでに累積した符号化データの累積符号長が短い累積部に振り分け、前記符号化データの振分けを示す振分けデータを生成する振分部と、前記Ｎ個の累積部に振り分けられた符号化データと前記振り分けデータとを含む信号列を生成する生成部とを有する装置から入力された前記信号列に含まれる前記符号化データをそれぞれ並列して復号するＮ個の復号部と、
前記Ｎ個の復号部によりそれぞれ復号されたＮ個の復号データを、前記振り分けデータに基づいて、もとの順序に並べ替える並替部とを有することを特徴としたデータ処理装置。 N pieces (N is an integer of 2 or more) of accumulation units that accumulate each unit of variable length encoded encoded data that is continuously input, and the encoded data that is input are the N pieces of encoded data. Of the accumulating units, the accumulating unit allocates the accumulated data already accumulated to the accumulating unit having a short accumulated code length, generates a distribution data indicating the distribution of the encoded data, and the N accumulations N pieces of decoded data included in the signal sequence input from an apparatus having a generation unit that generates encoded data distributed to each unit and a signal sequence including the distributed data A decryption unit;
A data processing apparatus comprising: a rearranging unit that rearranges the N decoded data respectively decoded by the N decoding units in an original order based on the distribution data . 可変長符号化された符号化データを連続して入力し、  Continuously input variable length encoded data,
入力される前記符号化データを、連続して入力される前記符号化データの各々を単位として累積するＮ個（Ｎは２以上の整数）の累積部のうちで、各累積部がすでに累積した符号化データの累積符号長が短い累積部に振り分け、前記符号化データの振分けを示す振分けデータを生成し、  Of the N accumulation units (N is an integer equal to or greater than 2) accumulation units, each accumulation unit has already accumulated, with the encoded data input being accumulated in units of each of the encoded data input continuously. Distributing the accumulated code length of the encoded data to a short accumulating part, generating distribution data indicating the distribution of the encoded data,
前記Ｎ個の累積部に振り分けられた符号化データと前記振り分けデータとを含む信号列を生成する、  Generating a signal sequence including the encoded data distributed to the N accumulation units and the distributed data;
ことを特徴としたデータ処理方法。  A data processing method characterized by that. 可変長符号化された符号化データを連続して入力し、  Continuously input variable length encoded data,
入力される前記符号化データを、連続して入力される前記符号化データの各々を単位として累積する２個の累積部のうちで、各累積部がすでに累積した符号化データの累積符号長が短い累積部に振り分けて累積し、  Of the two accumulating units that accumulate the inputted encoded data in units of each of the continuously inputted encoded data, the accumulated code length of the encoded data already accumulated by each accumulating unit is It sorts and accumulates in a short accumulation part,
前記２個の累積部に累積された符号化データを所定のビット数ずつ連結してビット列を生成し、  A bit string is generated by concatenating the encoded data accumulated in the two accumulating units by a predetermined number of bits,
前記累積において、２個の前記符号化データのうち符号長が長い方または短い方の符号化データを、前記２個の累積部への振分けを示す、第１のビットパターンまたは当該第１のビットパターンが反転した第２のビットパターンで累積し、  In the accumulation, the first bit pattern or the first bit indicating the distribution of the encoded data having the longer or shorter code length of the two encoded data to the two accumulating units Accumulate in the second bit pattern with inverted pattern,
前記ビット列の生成において、前記２個の累積部への振分けを示す第１のビットパターン、前記２個の累積部への振分けを示す第２のビットパターンを連結してビット列を生成  In the generation of the bit string, a bit string is generated by concatenating a first bit pattern indicating distribution to the two accumulation units and a second bit pattern indicating distribution to the two accumulation units.
することを特徴としたデータ処理方法。  A data processing method characterized by:
JP2011114413A 2011-05-23 2011-05-23 Data processing apparatus and data processing method Expired - Fee Related JP5742464B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011114413A JP5742464B2 (en) 2011-05-23 2011-05-23 Data processing apparatus and data processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011114413A JP5742464B2 (en) 2011-05-23 2011-05-23 Data processing apparatus and data processing method

Publications (2)

Publication Number Publication Date
JP2012244519A JP2012244519A (en) 2012-12-10
JP5742464B2 true JP5742464B2 (en) 2015-07-01

Family

ID=47465721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011114413A Expired - Fee Related JP5742464B2 (en) 2011-05-23 2011-05-23 Data processing apparatus and data processing method

Country Status (1)

Country Link
JP (1) JP5742464B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11381250B2 (en) 2020-02-10 2022-07-05 Kioxia Corporation Decode device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6445796B2 (en) * 2014-06-27 2018-12-26 シャープ株式会社 Image obfuscation apparatus, image obfuscation method, program, and recording medium

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685283B2 (en) * 1989-04-17 1997-12-03 富士通株式会社 Communication method, parallel variable-length coding circuit, and parallel variable-length decoding circuit
EP0631440A3 (en) * 1993-06-23 1995-02-22 Daewoo Electronics Co Ltd Apparatus for parallel decoding of variable length encoded image signals.
JP3193288B2 (en) * 1995-08-03 2001-07-30 株式会社エヌ・ティ・ティ・ドコモ Variable length code data transmission device
JPH11215009A (en) * 1998-01-22 1999-08-06 Sony Corp Code decoding device
JP4087615B2 (en) * 2002-02-12 2008-05-21 株式会社フォトロン High-speed imaging device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11381250B2 (en) 2020-02-10 2022-07-05 Kioxia Corporation Decode device

Also Published As

Publication number Publication date
JP2012244519A (en) 2012-12-10

Similar Documents

Publication Publication Date Title
EA024522B1 (en) Video encoding device and video decoding device
JP2019525583A (en) Bit packing for delta color compression
JP5742464B2 (en) Data processing apparatus and data processing method
US6020923A (en) Method and apparatus for coding and recording an image signal and recording medium for storing an image signal
JP5903597B2 (en) Image compression apparatus, image expansion apparatus, and image processing apparatus
JP2011049764A (en) Data compression and decompression device
JP6171627B2 (en) Image encoding device, image encoding method, image encoding program, image decoding device, image decoding method, and image decoding program
JP2001515687A (en) Encoding device for converting an n-bit source word to a corresponding m-bit channel word, and an inverse decoding device
JP6551073B2 (en) Image coding apparatus and method, and image decoding apparatus and method
JP5845202B2 (en) Image compression apparatus and image processing system
CN103034455B (en) Based on data message buffer memory management method and the system of Decoding Analysis in advance
JP5070086B2 (en) Data compression apparatus and image reading apparatus
JP6221820B2 (en) Encoding apparatus, encoding method, and encoding program
JP2011139175A (en) Image processor and image processing method
JP2012244235A (en) Data compression method, apparatus, and program
JP2013074315A (en) Image processor and image processing system
JP6405667B2 (en) Data restoration apparatus and data generation method
JP4133357B2 (en) Image coding apparatus and image coding method
JP2010276686A (en) Image control apparatus
US12047698B2 (en) Image processing device and image processing method
JP5533302B2 (en) Video encoding device
JP4945321B2 (en) Image decoding apparatus, image decoding method, and image decoding program
JP2017107381A (en) Image processing device, image processing method, and program
JP2020061622A (en) Image compression circuit and image compression method
JP2007081857A (en) Method for compressing/restoring image data

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150420

R150 Certificate of patent or registration of utility model

Ref document number: 5742464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees