JP5739759B2 - ソフトウェアのハードウェア化の性能見積り方法、装置、プログラムおよびその記録媒体 - Google Patents
ソフトウェアのハードウェア化の性能見積り方法、装置、プログラムおよびその記録媒体 Download PDFInfo
- Publication number
- JP5739759B2 JP5739759B2 JP2011162340A JP2011162340A JP5739759B2 JP 5739759 B2 JP5739759 B2 JP 5739759B2 JP 2011162340 A JP2011162340 A JP 2011162340A JP 2011162340 A JP2011162340 A JP 2011162340A JP 5739759 B2 JP5739759 B2 JP 5739759B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- processing time
- software
- hardware
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 28
- 238000012545 processing Methods 0.000 claims description 179
- 230000004913 activation Effects 0.000 claims description 40
- 230000000644 propagated effect Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Images
Landscapes
- Stored Programmes (AREA)
Description
本発明の目的は、ソフトウェアの全体あるいは一部をハードウェア化して並列化する際の、ソフトウェア部分とハードウェア部分を合わせた全体の性能を見積る、ソフトウェアのハードウェア化の性能見積り方法、装置、プログラムおよびその記録媒体を提供することにある。
(1)ソフトウェアのハードウェア化の性能見積り方法であって、
指定されたソフトウェア中で並列化するタスク名およびその並列度を入力する工程、
前記並列化するタスク名およびその並列度に基づいてタスクごとの処理時間を算出する工程、
前記タスク間で変数を伝播する場合に一方のタスクが他方のタスクに起動をかけるタイミングを抽出する工程、
前記起動をかけるタイミングを考慮して前記並列度で処理時間が最短となるように前記並列化するタスク名のタスクの実行順序を決定する工程、
前記実行順序による処理時間を出力する工程、
前記処理時間が目標性能を満たさない場合に、前記タスク中でハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを入力する工程、および
前記ハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを前記実行順序の決定に反映させる工程、
を備えた方法。
(2)ソフトウェアのハードウェア化の性能見積り装置であって、
指定されたソフトウェア中で並列化するタスク名およびその並列度を入力する手段、
前記並列化するタスク名およびその並列度に基づいてタスクごとの処理時間を算出する手段、
前記タスク間で変数を伝播する場合に一方のタスクが他方のタスクに起動をかけるタイミングを抽出する手段、
前記起動をかけるタイミングを考慮して前記並列度で処理時間が最短となるように前記並列化するタスク名のタスクの実行順序を決定する手段、
前記実行順序による処理時間を出力する手段、
前記処理時間が目標性能を満たさない場合に、前記タスク中でハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを入力する手段、および
前記ハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを前記実行順序の決定に反映させる手段、
を備えた装置。
(3)ソフトウェアのハードウェア化の性能見積りのためにコンピュータを、
指定されたソフトウェア中で並列化するタスク名およびその並列度を入力する手段、
前記並列化するタスク名およびその並列度に基づいてタスクごとの処理時間を算出する手段、
前記タスク間で変数を伝播する場合に一方のタスクが他方のタスクに起動をかけるタイミングを抽出する手段、
前記起動をかけるタイミングを考慮して前記並列度で処理時間が最短となるように前記並列化するタスク名のタスクの実行順序を決定する手段、
前記実行順序による処理時間を出力する手段、
前記処理時間が目標性能を満たさない場合に、前記タスク中でハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを入力する手段、および
前記ハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを前記実行順序の決定に反映させる手段、
として機能させるためのプログラム。
(4)ソフトウェアのハードウェア化の性能見積りのためにコンピュータを、
指定されたソフトウェア中で並列化するタスク名およびその並列度を入力する手段、
前記並列化するタスク名およびその並列度に基づいてタスクごとの処理時間を算出する手段、
前記タスク間で変数を伝播する場合に一方のタスクが他方のタスクに起動をかけるタイミングを抽出する手段、
前記起動をかけるタイミングを考慮して前記並列度で処理時間が最短となるように前記並列化するタスク名のタスクの実行順序を決定する手段、
前記実行順序による処理時間を出力する手段、
前記処理時間が目標性能を満たさない場合に、前記タスク中でハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを入力する手段、および
前記ハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを前記実行順序の決定に反映させる手段、
として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
請求項2に係る発明によれば、ソフトウェアの全体あるいは一部をハードウェア化して並列化する際の、ソフトウェア部分とハードウェア部分を合わせた全体の性能を見積る、ソフトウェアのハードウェア化の性能見積り装置を得ることができる。
請求項3に係る発明によれば、ソフトウェアの全体あるいは一部をハードウェア化して並列化する際の、ソフトウェア部分とハードウェア部分を合わせた全体の性能を見積る、ソフトウェアのハードウェア化の性能見積りのためのプログラムを得ることができる。
請求項4に係る発明によれば、ソフトウェアの全体あるいは一部をハードウェア化して並列化する際の、ソフトウェア部分とハードウェア部分を合わせた全体の性能を見積る、ソフトウェアのハードウェア化の性能見積りのためのプログラムを記録したコンピュータ読み取り可能な記録媒体を得ることができる。
図1は、従来技術によるソフトウェアの性能見積りフローの一例を示す図である。図1において、工程1001では、性能を見積る対象とされるソフトウェアを指定する。工程1002では、ソフトウェア中のタスク名をリスト化する。工程1003では、ソフトウェア中で並列化するタスク名およびその並列度を入力する。工程1004では、ソフトウェア中のタスクごとの処理時間を算出する。工程1005では、タスク間でのタスクの起動、変数の伝播を抽出しリスト化する。工程1006では、入力した並列化するタスク名のタスクを、入力した並列度でスケジューリングする。工程1007では、並列化後の処理時間を出力する。工程1008では、並列化後の処理時間が目標性能を満たしているかどうかの判定を行い、目標性能を満たさない場合は、並列化するタスクの追加および変更、もしくは、並列度を変更して、再度工程1003から上記工程を繰り返し、目標性能を満たす場合は工程1009へ進み処理終了となる。
Claims (4)
- ソフトウェアのハードウェア化の性能見積り方法であって、
指定されたソフトウェア中で並列化するタスク名およびその並列度を入力する工程、
前記並列化するタスク名およびその並列度に基づいてタスクごとの処理時間を算出する工程、
前記タスク間で変数を伝播する場合に一方のタスクが他方のタスクに起動をかけるタイミングを抽出する工程、
前記起動をかけるタイミングを考慮して前記並列度で処理時間が最短となるように前記並列化するタスク名のタスクの実行順序を決定する工程、
前記実行順序による処理時間を出力する工程、
前記処理時間が目標性能を満たさない場合に、前記タスク中でハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを入力する工程、および
前記ハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを前記実行順序の決定に反映させる工程、
を備えた方法。 - ソフトウェアのハードウェア化の性能見積り装置であって、
指定されたソフトウェア中で並列化するタスク名およびその並列度を入力する手段、
前記並列化するタスク名およびその並列度に基づいてタスクごとの処理時間を算出する手段、
前記タスク間で変数を伝播する場合に一方のタスクが他方のタスクに起動をかけるタイミングを抽出する手段、
前記起動をかけるタイミングを考慮して前記並列度で処理時間が最短となるように前記並列化するタスク名のタスクの実行順序を決定する手段、
前記実行順序による処理時間を出力する手段、
前記処理時間が目標性能を満たさない場合に、前記タスク中でハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを入力する手段、および
前記ハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを前記実行順序の決定に反映させる手段、
を備えた装置。 - ソフトウェアのハードウェア化の性能見積りのためにコンピュータを、
指定されたソフトウェア中で並列化するタスク名およびその並列度を入力する手段、
前記並列化するタスク名およびその並列度に基づいてタスクごとの処理時間を算出する手段、
前記タスク間で変数を伝播する場合に一方のタスクが他方のタスクに起動をかけるタイミングを抽出する手段、
前記起動をかけるタイミングを考慮して前記並列度で処理時間が最短となるように前記並列化するタスク名のタスクの実行順序を決定する手段、
前記実行順序による処理時間を出力する手段、
前記処理時間が目標性能を満たさない場合に、前記タスク中でハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを入力する手段、および
前記ハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを前記実行順序の決定に反映させる手段、
として機能させるためのプログラム。 - ソフトウェアのハードウェア化の性能見積りのためにコンピュータを、
指定されたソフトウェア中で並列化するタスク名およびその並列度を入力する手段、
前記並列化するタスク名およびその並列度に基づいてタスクごとの処理時間を算出する手段、
前記タスク間で変数を伝播する場合に一方のタスクが他方のタスクに起動をかけるタイミングを抽出する手段、
前記起動をかけるタイミングを考慮して前記並列度で処理時間が最短となるように前記並列化するタスク名のタスクの実行順序を決定する手段、
前記実行順序による処理時間を出力する手段、
前記処理時間が目標性能を満たさない場合に、前記タスク中でハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを入力する手段、および
前記ハードウェア化するタスクの処理時間および前記ハードウェア化するタスクによる前記起動をかけるタイミングを前記実行順序の決定に反映させる手段、
として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011162340A JP5739759B2 (ja) | 2011-07-25 | 2011-07-25 | ソフトウェアのハードウェア化の性能見積り方法、装置、プログラムおよびその記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011162340A JP5739759B2 (ja) | 2011-07-25 | 2011-07-25 | ソフトウェアのハードウェア化の性能見積り方法、装置、プログラムおよびその記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013025703A JP2013025703A (ja) | 2013-02-04 |
JP5739759B2 true JP5739759B2 (ja) | 2015-06-24 |
Family
ID=47783948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011162340A Active JP5739759B2 (ja) | 2011-07-25 | 2011-07-25 | ソフトウェアのハードウェア化の性能見積り方法、装置、プログラムおよびその記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5739759B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09160949A (ja) * | 1995-12-07 | 1997-06-20 | Hitachi Ltd | ハードウエアとソフトウエアの混在システムの設計支援方法 |
JP2001184204A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | モジュール実行順序決定方法、電子システム及びそのための媒体 |
JP2005063136A (ja) * | 2003-08-12 | 2005-03-10 | Toshiba Corp | 半導体集積回路の設計装置、設計方法、及び設計プログラム |
JP2007018313A (ja) * | 2005-07-08 | 2007-01-25 | Fujitsu Ltd | 回路設計プログラム、回路設計装置、回路設計方法 |
-
2011
- 2011-07-25 JP JP2011162340A patent/JP5739759B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013025703A (ja) | 2013-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11449364B2 (en) | Processing in a multicore processor with different cores having different architectures | |
Canis et al. | Modulo SDC scheduling with recurrence minimization in high-level synthesis | |
Guo et al. | Hardware acceleration of long read pairwise overlapping in genome sequencing: A race between fpga and gpu | |
Schranzhofer et al. | Timing analysis for TDMA arbitration in resource sharing systems | |
JP6378128B2 (ja) | 性能検証装置、システム、方法、およびコンピュータに当該方法を実行させるためのプログラム | |
Axer et al. | Response-time analysis of parallel fork-join workloads with real-time constraints | |
JP4988789B2 (ja) | シミュレーション・システム、方法及びプログラム | |
US7096438B2 (en) | Method of using clock cycle-time in determining loop schedules during circuit design | |
JP2010134614A (ja) | 並列化処理方法、システム、及びプログラム | |
JP2004302706A (ja) | プログラム並列化装置,プログラム並列化方法およびプログラム並列化プログラム | |
JP2009524866A (ja) | プログラムの並列実行のためのシステム及び方法 | |
JP2011138219A (ja) | 並列プログラム解析結果表示装置および並列プログラム解析結果表示方法 | |
Chaudhuri et al. | A solution methodology for exact design space exploration in a three-dimensional design space | |
KR20140077775A (ko) | 하드웨어 가속 장치의 병렬화에 따른 성능 예측 장치 및 방법 | |
Maiti et al. | Scheduling precedence-constrained jobs on related machines with communication delay | |
Chaudhuri et al. | An exact methodology for scheduling in a 3d design space | |
JP5692739B2 (ja) | 常微分方程式を解くための方法、プログラム及びシステム | |
Guzel et al. | Using high-level synthesis for rapid design of video processing pipes | |
JP5739759B2 (ja) | ソフトウェアのハードウェア化の性能見積り方法、装置、プログラムおよびその記録媒体 | |
US11657197B2 (en) | Support system and computer readable medium | |
KR102161055B1 (ko) | 소프트웨어 파이프라이닝을 이용한 명령어 스케줄링 방법 및 장치 | |
JP4950325B2 (ja) | モンテカルロ法の効率的な並列処理手法 | |
JP6776914B2 (ja) | 並列化方法、並列化ツール | |
JP2007018313A (ja) | 回路設計プログラム、回路設計装置、回路設計方法 | |
Tuhin et al. | Compiling parallel applications to coarse-grained reconfigurable architectures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5739759 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |