JP5738999B2 - マルチプロセッサシステムにおける例外制御 - Google Patents
マルチプロセッサシステムにおける例外制御 Download PDFInfo
- Publication number
- JP5738999B2 JP5738999B2 JP2013534378A JP2013534378A JP5738999B2 JP 5738999 B2 JP5738999 B2 JP 5738999B2 JP 2013534378 A JP2013534378 A JP 2013534378A JP 2013534378 A JP2013534378 A JP 2013534378A JP 5738999 B2 JP5738999 B2 JP 5738999B2
- Authority
- JP
- Japan
- Prior art keywords
- exception
- processing
- group
- state
- stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000003672 processing method Methods 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Advance Control (AREA)
- Hardware Redundancy (AREA)
Description
各処理ユニットが、処理スレッドに対応するプログラム命令のストリームを実行する、複数の処理ユニットと、
複数の前記処理ユニットの複数のグループに対する例外処理を制御し、各グループはそれぞれの処理スレッドを実行し、前記例外処理回路は、前記グループのいずれかの例外トリガーイベントに応答して前記グループによって例外処理を制御するように構成された例外制御回路と
を含み、
前記例外制御回路が、前記例外トリガーイベントに応答して前記グループ内の前記処理ユニットのそれぞれを、順に、プログラム命令の前記ストリームの実行を中断し、例外処理を行うために例外処理プログラム命令のストリームを実行し、さらにプログラム命令の前記ストリームの実行を再開することにより制御するように構成されたデータ処理装置を提供する。
各処理手段が、処理スレッドに対応するプログラム命令のストリームを実行する、プログラム命令を実行するための複数の処理手段と、
前記複数の処理手段の複数のグループに対する例外制御手段であって、各グループはそれぞれの処理スレッドを実行し、前記例外制御手段は、前記グループのいずれかの例外トリガーイベントに応答して前記グループによって例外処理を制御するための例外制御手段を有し、
前記例外制御手段が、前記例外トリガーイベントに応答して前記グループ内の前記処理手段のそれぞれを、順に、プログラム命令の前記ストリームの実行を中断し、例外処理を行うために例外処理プログラム命令のストリームを実行し、さらにプログラム命令の前記ストリームの実行を再開することにより制御するように構成される例外制御手段
を含む、データ処理ユニットを提供する。
各処理ユニットが処理スレッドに対応するプログラム命令のストリームを実行する、複数の処理ユニットでプログラム命令を実行するステップと、
複数の前記処理ユニットの複数のグループの例外処理を制御し、各グループは前記グループのいずれかに対する例外を制御する例外トリガーイベントに応答して、それぞれの処理スレッドを実行し、それにより前記グループによって前記例外トリガーイベントに対応した処理を行うステップと、
前記グループ内の前記処理ユニットのそれぞれが前記例外トリガーイベントに応答して、順に、プログラム命令の前記ストリームの実行を中断し、例外処理を行うために例外処理プログラム命令のストリームを実行し、さらにプログラム命令の前記ストリームの実行を再開するステップと
を含むデータ処理の方法を提供する。
4 グラフィック処理コア
6 グラフィック処理コア
8 グラフィック処理コア
10 グラフィック処理コア
12 グラフィック処理コア
14 グラフィック処理コア
16 グラフィック処理コア
18 グラフィック処理コア
20 例外制御回路
22 グループ状態ストレージ
24 プログラムカウンタ
26 戻りポインタ
28 処理ユニット例外状態
30 システムオンチップ対称型マルチプロセッシング
32 汎用処理コア
34 汎用処理コア
36 汎用処理コア
38 汎用処理コア
40 スヌープ(snoop)制御ユニット
42 例外制御回路
44 グループ例外状態
48 カウンタ値
irq 物理的割込み信号
swi ソフトウェア割込み
Claims (13)
- 各処理ユニットが、処理スレッドに対応するプログラム命令のストリームを実行する、複数の処理ユニットと、
例外制御回路であって、前記例外制御回路は、複数の前記処理ユニットの複数のグループにおける例外処理を制御し、各グループはそれぞれの処理スレッドを実行し、前記例外制御回路は、いずれかの前記グループのための例外トリガーイベントに応答して前記グループによる例外処理を制御するように構成された例外制御回路と
を含み、
前記例外制御回路が、前記例外トリガーイベントに応答して前記グループ内の前記処理ユニットのそれぞれが、順に、プログラム命令の前記ストリームの実行を中断し、例外処理を行うために例外処理プログラム命令のストリームを実行し、さらにプログラム命令の前記ストリームの実行を再開するように、制御するものであり、
前記例外制御回路が、前記グループ内の前記処理ユニットのそれぞれのために、前記例外トリガーイベントに対して、一連の処理ユニット例外状態のトラバーサルを一度だけ制御し、
前記一連の処理ユニット例外状態が、順に、
(i)プログラム命令の前記ストリームの処理に対応する正常状態と、
(ii)前記例外処理プログラム命令の処理に対応する例外中状態と、
(iii)プログラム命令の前記ストリームの再開された処理に対応する例外終了状態とであり、
前記例外制御回路が、前記グループのために、前記例外トリガーイベントに対して一連のグループ例外状態のトラバーサルを制御し、
前記一連のグループ例外状態が、順に、
(i)前記グループ内の前記処理ユニットの全てによるプログラム命令のそれぞれのストリームの処理に対応する正常状態と、
(ii)例外トリガーイベントが生じているが、前記グループ内の前記処理ユニットのうちのいずれかがまだ例外処理を開始していない状態に対応するトリガー状態と、
(iii)前記グループ内の前記処理ユニットの全てが例外処理を開始したが、前記グループ内の前記処理ユニットのうちのいずれかがまだ前記プログラム命令の前記ストリームの処理を再開していない状態に対応する完了中状態と
であり、
前記グループが、
(i)前記グループの現在のグループ例外状態と、
(ii)前記グループ内の処理ユニットの総数と、
(iii)前記例外処理を開始しているが、完了していない、処理ユニットの数を示すカウンタ値と
を示す、関連するグループ状態変数を有し、
処理ユニット例外状態が例外終了状態であり、かつ前記グループ例外状態が完了中状態の場合、前記処理ユニット例外状態が正常状態に変更され、前記カウンタ値が減少する、データ処理装置。 - 処理ユニットが、前記例外中状態および前記例外終了状態のいずれかにある間、いかなるさらなる例外トリガーイベントにも非応答である、請求項1に記載のデータ処理装置。
- 前記処理ユニットのそれぞれが、
(i)前記例外処理プログラム命令の実行後に実行が再開されるプログラム命令の前記ストリーム内の点に対応する、戻りプログラムカウンタ値と
(ii)前記処理ユニットの現在の処理ユニット例外状態と
を示す、関連する処理ユニット状態変数を有する、
請求項1または2に記載のデータ処理装置。 - 前記処理ユニット状態変数が、それぞれの処理ユニット内に格納される、請求項3に記載のデータ処理装置。
- 前記グループ内の前記処理ユニットの全てがプログラム命令の前記ストリームの処理を再開しているとき、前記例外制御回路が、前記グループを完了中状態から前記正常状態に移行する、請求項1に記載のデータ処理装置。
- 前記グループが、前記トリガー状態および前記完了中状態のいずれかにある場合は、いかなるさらなる例外トリガーイベントにも非応答である、請求項1または5に記載のデータ処理装置。
- 前記グループ状態変数が、前記例外制御回路内に格納される、請求項1に記載のデータ処理装置。
- 前記グループ内の各処理ユニットが、プログラム命令の前記ストリーム内のプログラム命令をスケジューリングすると、前記処理ユニットが、前記処理ユニット例外状態が正常状態かつ前記グループ例外状態がトリガー状態であるか否かを判断し、そうであれば、前記処理ユニット例外状態を例外中状態に変更し、前記処理ユニットに対する現在のプログラムカウンタ値を保存し、前記例外処理を開始し、そして、前記カウンタ値を増加させる、請求項1または7に記載のデータ処理装置。
- 前記カウンタ値が増加すると、前記カウンタ値が前記総数と比較され、等しければ、前記グループ例外状態が完了中状態に変更される、請求項8に記載のデータ処理装置。
- 処理ユニットの前記処理ユニット例外状態が例外中状態であり、かつ前記処理ユニットが例外処理プログラム命令からの戻りを実行すると、前記処理ユニット例外状態が例外終了状態に変更される、請求項1〜4のいずれか1項に記載のデータ処理装置。
- 前記カウンタ値が減少すると、前記カウンタ値がゼロと比較され、等しければ、前記グループ例外状態が正常状態に変更される、請求項1に記載のデータ処理装置。
- プログラム命令を実行するための複数の処理手段であって、各処理手段が、処理スレッドに対応するプログラム命令のストリームを実行する、複数の処理手段と、
例外制御手段であって、前記例外制御手段は、複数の前記処理手段の複数のグループにおける例外処理を制御し、各グループはそれぞれの処理スレッドを実行し、前記例外制御手段は、いずれかの前記グループのための例外トリガーイベントに応答して前記グループによる例外処理を制御するように構成された例外制御手段を有し、
前記例外制御手段は、前記例外トリガーイベントに応答して前記グループ内の前記処理手段のそれぞれが、順に、プログラム命令の前記ストリームの実行を中断し、例外処理を行うために例外処理プログラム命令のストリームを実行し、さらにプログラム命令の前記ストリームの実行を再開するように、制御するものであり、
前記例外制御手段が、前記グループ内の前記処理手段のそれぞれのために、前記例外トリガーイベントに対して、一連の処理ユニット例外状態のトラバーサルを一度だけ制御し、
前記一連の処理ユニット例外状態が、順に、
(i)プログラム命令の前記ストリームの処理に対応する正常状態と、
(ii)前記例外処理プログラム命令の処理に対応する例外中状態と、
(iii)プログラム命令の前記ストリームの再開された処理に対応する例外終了状態とであり、
前記例外制御手段が、前記グループのために、前記例外トリガーイベントに対して一連のグループ例外状態のトラバーサルを制御し、
前記一連のグループ例外状態が、順に、
(i)前記グループ内の前記処理手段の全てによるプログラム命令のそれぞれのストリームの処理に対応する正常状態と、
(ii)例外トリガーイベントが生じているが、前記グループ内の前記処理手段のうちのいずれかがまだ例外処理を開始していない状態に対応するトリガー状態と、
(iii)前記グループ内の前記処理手段の全てが例外処理を開始したが、前記グループ内の前記処理手段のうちのいずれかがまだ前記プログラム命令の前記ストリームの処理を再開していない状態に対応する完了中状態と
であり、
前記グループが、
(i)前記グループの現在のグループ例外状態と、
(ii)前記グループ内の処理手段の総数と、
(iii)前記例外処理を開始しているが、完了していない、処理手段の数を示すカウンタ値と
を示す、関連するグループ状態変数を有し、
処理ユニット例外状態が例外終了状態であり、かつ前記グループ例外状態が完了中状態の場合、前記処理ユニット例外状態が正常状態に変更され、前記カウンタ値が減少する、データ処理装置。 - 各処理ユニットが処理スレッドに対応するプログラム命令のストリームを実行する、複数の処理ユニットでプログラム命令を実行するステップと、
複数の前記処理ユニットの複数のグループにおける例外処理を制御するステップであって、各グループはそれぞれの処理スレッドを実行するものであり、前記制御するステップにおいて、いずれかの前記グループのための例外トリガーイベントに応答して前記グループによる前記例外処理を制御するものである、前記制御するステップと、
前記グループ内の前記処理ユニットのそれぞれが前記例外トリガーイベントに応答して、順に、プログラム命令の前記ストリームの実行を中断し、例外処理を行うために例外処理プログラム命令のストリームを実行し、さらにプログラム命令の前記ストリームの実行を再開するステップと
を含み、
前記例外処理を制御するステップが、前記グループ内の前記処理ユニットのそれぞれのために、前記例外トリガーイベントに対して、一連の処理ユニット例外状態のトラバーサルを一度だけ制御することを含み、
前記一連の処理ユニット例外状態が、順に、
(i)プログラム命令の前記ストリームの処理に対応する正常状態と、
(ii)前記例外処理プログラム命令の処理に対応する例外中状態と、
(iii)プログラム命令の前記ストリームの再開された処理に対応する例外終了状態とであり、
前記例外処理を制御するステップが、前記グループのために、前記例外トリガーイベントに対して一連のグループ例外状態のトラバーサルを制御することを含み、
前記一連のグループ例外状態が、順に、
(i)前記グループ内の前記処理ユニットの全てによるプログラム命令のそれぞれのストリームの処理に対応する正常状態と、
(ii)例外トリガーイベントが生じているが、前記グループ内の前記処理ユニットのうちのいずれかがまだ例外処理を開始していない状態に対応するトリガー状態と、
(iii)前記グループ内の前記処理ユニットの全てが例外処理を開始したが、前記グループ内の前記処理ユニットのうちのいずれかがまだ前記プログラム命令の前記ストリームの処理を再開していない状態に対応する完了中状態と
であり、
前記グループが、
(i)前記グループの現在のグループ例外状態と、
(ii)前記グループ内の処理ユニットの総数と、
(iii)前記例外処理を開始しているが、完了していない、処理ユニットの数を示すカウンタ値と
を示す、関連するグループ状態変数を有し、
処理ユニット例外状態が例外終了状態であり、かつ前記グループ例外状態が完了中状態の場合、前記処理ユニット例外状態が正常状態に変更され、前記カウンタ値が減少する、データ処理方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1017853.1 | 2010-10-22 | ||
GB1017853.1A GB2484729A (en) | 2010-10-22 | 2010-10-22 | Exception control in a multiprocessor system |
PCT/GB2011/051593 WO2012052733A1 (en) | 2010-10-22 | 2011-08-24 | Exception control in a multiprocessor system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013540329A JP2013540329A (ja) | 2013-10-31 |
JP5738999B2 true JP5738999B2 (ja) | 2015-06-24 |
Family
ID=43334229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013534378A Active JP5738999B2 (ja) | 2010-10-22 | 2011-08-24 | マルチプロセッサシステムにおける例外制御 |
Country Status (10)
Country | Link |
---|---|
US (1) | US9430419B2 (ja) |
EP (1) | EP2630577B1 (ja) |
JP (1) | JP5738999B2 (ja) |
KR (1) | KR101838474B1 (ja) |
CN (1) | CN103154919B (ja) |
GB (1) | GB2484729A (ja) |
IL (1) | IL225073A (ja) |
MY (1) | MY164770A (ja) |
TW (1) | TWI511042B (ja) |
WO (1) | WO2012052733A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2524085B (en) * | 2014-03-14 | 2021-01-20 | Advanced Risc Mach Ltd | Exception handling in microprocessor systems |
US10606679B2 (en) * | 2017-12-04 | 2020-03-31 | Arm Limited | Debug apparatus and method |
US11782602B2 (en) | 2021-06-24 | 2023-10-10 | Western Digital Technologies, Inc. | Providing priority indicators for NVMe data communication streams |
US11960730B2 (en) | 2021-06-28 | 2024-04-16 | Western Digital Technologies, Inc. | Distributed exception handling in solid state drives |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT998437B (it) * | 1973-08-22 | 1976-01-20 | Honeywell Inf Systems | Sistema di accesso a scansione ciclica variabile delle richieste di interruzione |
US5179702A (en) * | 1989-12-29 | 1993-01-12 | Supercomputer Systems Limited Partnership | System and method for controlling a highly parallel multiprocessor using an anarchy based scheduler for parallel execution thread scheduling |
US5193187A (en) * | 1989-12-29 | 1993-03-09 | Supercomputer Systems Limited Partnership | Fast interrupt mechanism for interrupting processors in parallel in a multiprocessor system wherein processors are assigned process ID numbers |
JPH05508046A (ja) * | 1990-06-11 | 1993-11-11 | クレイ、リサーチ、インコーポレーテッド | 多重プロセッサシステムのための高速割込み機構 |
US5717947A (en) * | 1993-03-31 | 1998-02-10 | Motorola, Inc. | Data processing system and method thereof |
US5805470A (en) * | 1996-10-10 | 1998-09-08 | Hewlett-Packard Company | Verification of instruction and data fetch resources in a functional model of a speculative out-of order computer system |
US6691223B1 (en) * | 1999-07-30 | 2004-02-10 | Intel Corporation | Processing full exceptions using partial exceptions |
US6775728B2 (en) * | 2001-11-15 | 2004-08-10 | Intel Corporation | Method and system for concurrent handler execution in an SMI and PMI-based dispatch-execution framework |
IL151251A0 (en) * | 2002-08-14 | 2003-04-10 | Elta Systems Ltd | Parallel processing platform with synchronous system halt-resume |
US20060020852A1 (en) * | 2004-03-30 | 2006-01-26 | Bernick David L | Method and system of servicing asynchronous interrupts in multiple processors executing a user program |
US7188052B2 (en) * | 2005-04-12 | 2007-03-06 | International Business Machines Corporation | Using highly skewed clocks for application based tracing and application based normalization of processor clocks in an SMP environment |
US7461275B2 (en) | 2005-09-30 | 2008-12-02 | Intel Corporation | Dynamic core swapping |
US7433985B2 (en) | 2005-12-28 | 2008-10-07 | Intel Corporation | Conditional and vectored system management interrupts |
US20080034193A1 (en) * | 2006-08-04 | 2008-02-07 | Day Michael N | System and Method for Providing a Mediated External Exception Extension for a Microprocessor |
US20080082710A1 (en) * | 2006-09-29 | 2008-04-03 | Dell Products L.P. | System and method for managing system management interrupts in a multiprocessor computer system |
GB2448523B (en) * | 2007-04-19 | 2009-06-17 | Transitive Ltd | Apparatus and method for handling exception signals in a computing system |
US20090172229A1 (en) * | 2007-12-28 | 2009-07-02 | Krystof Zmudzinski | Methods for selecting cores to execute system management interrupts |
US7802042B2 (en) * | 2007-12-28 | 2010-09-21 | Intel Corporation | Method and system for handling a management interrupt event in a multi-processor computing device |
US7991933B2 (en) * | 2008-06-25 | 2011-08-02 | Dell Products L.P. | Synchronizing processors when entering system management mode |
JP2010015364A (ja) * | 2008-07-03 | 2010-01-21 | Renesas Technology Corp | マルチプロセッサシステム及び情報処理装置 |
US20100115236A1 (en) * | 2008-10-31 | 2010-05-06 | Cray Inc. | Hierarchical shared semaphore registers |
-
2010
- 2010-10-22 GB GB1017853.1A patent/GB2484729A/en not_active Withdrawn
-
2011
- 2011-08-24 EP EP11752623.6A patent/EP2630577B1/en active Active
- 2011-08-24 CN CN201180048212.1A patent/CN103154919B/zh active Active
- 2011-08-24 MY MYPI2013700417A patent/MY164770A/en unknown
- 2011-08-24 JP JP2013534378A patent/JP5738999B2/ja active Active
- 2011-08-24 KR KR1020137011489A patent/KR101838474B1/ko active IP Right Grant
- 2011-08-24 WO PCT/GB2011/051593 patent/WO2012052733A1/en active Application Filing
- 2011-10-07 TW TW100136555A patent/TWI511042B/zh active
- 2011-10-13 US US13/317,246 patent/US9430419B2/en active Active
-
2013
- 2013-03-06 IL IL225073A patent/IL225073A/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP2630577A1 (en) | 2013-08-28 |
KR101838474B1 (ko) | 2018-04-26 |
TWI511042B (zh) | 2015-12-01 |
CN103154919B (zh) | 2016-02-17 |
GB2484729A (en) | 2012-04-25 |
MY164770A (en) | 2018-01-30 |
KR20140001887A (ko) | 2014-01-07 |
IL225073A (en) | 2017-05-29 |
TW201229896A (en) | 2012-07-16 |
US20120102303A1 (en) | 2012-04-26 |
US9430419B2 (en) | 2016-08-30 |
GB201017853D0 (en) | 2010-12-01 |
EP2630577B1 (en) | 2015-04-15 |
JP2013540329A (ja) | 2013-10-31 |
CN103154919A (zh) | 2013-06-12 |
WO2012052733A1 (en) | 2012-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1839146B1 (en) | Mechanism to schedule threads on os-sequestered without operating system intervention | |
US8539485B2 (en) | Polling using reservation mechanism | |
US8799929B2 (en) | Method and apparatus for bandwidth allocation mode switching based on relative priorities of the bandwidth allocation modes | |
TWI512448B (zh) | 用以啟用處理器等待狀態之指令 | |
JP5173714B2 (ja) | マルチスレッドプロセッサ及びその割り込み処理方法 | |
US20080301700A1 (en) | Filtering of performance monitoring information | |
US10013290B2 (en) | System and method for synchronizing threads in a divergent region of code | |
JP5738999B2 (ja) | マルチプロセッサシステムにおける例外制御 | |
US7987345B2 (en) | Performance monitors in a multithreaded processor architecture | |
US10949243B2 (en) | Reducing IPI overhead with CPU overcommit support via IPI broadcast | |
RU2005129301A (ru) | Способ организации многопроцессорной эвм | |
JP2005050208A (ja) | マルチタスクシステムにおけるメモリ管理方式およびタスク制御装置 | |
US8214574B2 (en) | Event handling for architectural events at high privilege levels | |
US7831979B2 (en) | Processor with instruction-based interrupt handling | |
US20110173422A1 (en) | Pause processor hardware thread until pin | |
US7434039B2 (en) | Computer processor capable of responding with comparable efficiency to both software-state-independent and state-dependent events | |
US8171270B2 (en) | Asynchronous control transfer | |
JP2006146641A (ja) | マルチスレッドプロセッサ及びマルチスレッドプロセッサの割込み方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20130417 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5738999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |