JP5737509B2 - Switching circuit - Google Patents
Switching circuit Download PDFInfo
- Publication number
- JP5737509B2 JP5737509B2 JP2011130578A JP2011130578A JP5737509B2 JP 5737509 B2 JP5737509 B2 JP 5737509B2 JP 2011130578 A JP2011130578 A JP 2011130578A JP 2011130578 A JP2011130578 A JP 2011130578A JP 5737509 B2 JP5737509 B2 JP 5737509B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- terminal
- switching element
- electrode
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 150000004767 nitrides Chemical class 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、窒化物半導体からなるスイッチング素子を備えるスイッチング回路に関する。 The present invention relates to a switching circuit including a switching element made of a nitride semiconductor.
例えば窒化アルミニウムガリウム(AlGaN)等の窒化物半導体からなる電界効果トランジスタ(以下において、「窒化物FET」という。)が、高周波用デバイスや高耐圧パワーデバイスとして注目されている。窒化物半導体にショットキ接合を形成して配置されたゲート電極を備える窒化物FET(以下において、「ショットキゲート型窒化物FET」という。)や、窒化物半導体上に絶縁膜を介して配置されたゲート電極を備えるMIS構造の窒化物FET(以下において、「MISゲート型窒化物FET」という。)などを使用して、種々の集積回路が提案されている(例えば、特許文献1参照。)。 For example, field effect transistors (hereinafter referred to as “nitride FETs”) made of a nitride semiconductor such as aluminum gallium nitride (AlGaN) have attracted attention as high-frequency devices and high-voltage power devices. Nitride FETs (hereinafter referred to as “Schottky gate type nitride FETs”) having gate electrodes arranged by forming Schottky junctions on nitride semiconductors, and arranged on nitride semiconductors via an insulating film Various integrated circuits have been proposed by using a MIS structure nitride FET (hereinafter referred to as “MIS gate type nitride FET”) having a gate electrode (see, for example, Patent Document 1).
窒化物FETの優れた動作特性を引き出すためには、窒化物FETを駆動する駆動回路(ドライバ)の構成について十分な検討が必要である。例えば、ショットキゲート型窒化物FETでは、オン状態で流れるゲート電流により消費電力が増大するという問題がある。また、MISゲート型窒化物FETでは、ゲート容量が大きいため、高速動作させるために大きなゲート電流が必要である。このため、これらの問題を解決できる駆動回路が望まれている。 In order to extract the excellent operating characteristics of the nitride FET, it is necessary to sufficiently study the configuration of the drive circuit (driver) that drives the nitride FET. For example, a Schottky gate type nitride FET has a problem that power consumption increases due to a gate current flowing in an on state. In addition, since the MIS gate type nitride FET has a large gate capacitance, a large gate current is required to operate at high speed. Therefore, a drive circuit that can solve these problems is desired.
本発明は、ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供することを目的とする。 An object of the present invention is to provide a switching circuit capable of suppressing gate current and operating at high speed.
本発明の一態様によれば、窒化物半導体層の主面上に互いに離間して配置された第1及び
第2の主電極、及び前記第1の主電極と前記第2の主電極間で前記主面上に配置された制
御電極を有するスイッチング素子と、コレクタ端子とエミッタ端子と制御端子とを有し、
前記スイッチング素子の耐圧よりも低い耐圧でブレイクする第1の駆動素子及び入力端子
を含む駆動回路と、を備え、前記第1の駆動素子の前記コレクタ端子は前記スイッチング
素子の前記第1の主電極に接続され、前記第1の駆動素子の前記エミッタ端子は前記スイ
ッチング素子の前記制御電極に接続され、前記第1の駆動素子の前記制御端子は前記入力
端子及び前記エミッタ端子に接続され、前記スイッチング素子の前記制御端子と前記入力
端子間に抵抗が接続されることを特徴とする。
According to one aspect of the present invention, the first and second main electrodes that are spaced apart from each other on the main surface of the nitride semiconductor layer, and between the first main electrode and the second main electrode a switching element which is placed at a control electrode on the main surface, and a control terminal and the collector terminal and the emitter terminal possess,
A first drive element that breaks at a breakdown voltage lower than the breakdown voltage of the switching element, and a drive circuit including an input terminal, wherein the collector terminal of the first drive element is the first main electrode of the switching element connected to, said emitter terminal of the first driving element is connected to said control electrode of said switching element, said control terminal of said first driving element is connected to the input terminal and the emitter terminal, the switching The control terminal of the element and the input
A resistor is connected between the terminals .
本発明によれば、ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供できる。 According to the present invention, it is possible to provide a switching circuit capable of suppressing a gate current and operating at high speed.
次に、図面を参照して、本発明の第1乃至第6の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。又、以下に示す第1乃至第6の実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。 Next, first to sixth embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic. Further, the following first to sixth embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention include the structure of component parts, The layout is not specified as follows. The embodiment of the present invention can be variously modified within the scope of the claims.
(第1の実施形態)
本発明の第1の実施形態に係るスイッチング回路1は、スイッチング素子TSWと、スイッチング素子TSWを駆動する駆動回路10とを備える。スイッチング素子TSWは、窒化物半導体層の主面上に互いに離間して配置されたドレイン電極DSWとソース電極SSW、及び、ドレイン電極DSWとソース電極SSW間で窒化物半導体層の主面上に配置されたゲート電極GSWを有する。スイッチング素子TSWのドレイン電極DSWとソース電極SSWは、ドレイン端子Dとソース端子Sにそれぞれ接続されている。
(First embodiment)
Switching
スイッチング素子TSWは、例えばGaN層とAlGaN層の積層構造を有する窒化物半導体層を備えた窒化物FETである。図2に、スイッチング素子TSWの構成例を示す。図2は、基板21上に配置された窒化物半導体層22の平坦な主面上に、ドレイン電極DSW、ソース電極SSW及びゲート電極GSWが配置された例である。窒化物半導体層22の主面は、リセスが形成された凹凸形状であってもよい。
The switching element TSW is, for example, a nitride FET including a nitride semiconductor layer having a laminated structure of a GaN layer and an AlGaN layer. FIG. 2 shows a configuration example of the switching element TSW . FIG. 2 shows an example in which the drain electrode D SW , the source electrode S SW and the gate electrode G SW are arranged on the flat main surface of the
駆動回路10は、IGBT(Insulated Gate Bipolar Transistor)からなる第1の駆動素子TD1とゲート抵抗R1とを有する。図1に示すように、第1の駆動素子TD1のコレクタ電極CD1にスイッチング素子TSWのドレイン電極DSWが接続され、エミッタ電極ED1にスイッチング素子TSWのゲート電極GSWが接続される。第1の駆動素子TD1のゲート電極GD1は入力端子INに接続されている。入力端子INには、スイッチング素子TSWのオン・オフを制御するための制御信号が受信される。更に、入力端子INとスイッチング素子TSWのゲート電極GSW間にゲート抵抗R1が接続されている。
スイッチング回路1では、第1の駆動素子TD1のオン・オフを制御する制御信号が入力端子INを介して第1の駆動素子TD1のゲート電極GD1に入力される。駆動回路10に入力される制御信号によって第1の駆動素子TD1の導通状態を設定することにより、スイッチング素子TSWのオン・オフが制御される。
In the
なお、第1の駆動素子TD1も、スイッチング素子TSWと同様に、窒化物FETであることが好ましい。高速動作が可能な窒化物FETを第1の駆動素子TD1に採用することにより、スイッチング回路1全体が高速動作する。例えば、スイッチング素子TSWと駆動回路10を同一半導体チップ上に形成することが有効である。
Note that the first drive element TD1 is also preferably a nitride FET, like the switching element TSW . By adopting a nitride FET capable of high speed operation as the first drive element TD1 , the
第1の駆動素子TD1は、スイッチング素子TSWの動作を制御することができるだけの駆動能力があればよい。したがって、第1の駆動素子TD1のサイズは、スイッチング素子TSWよりも小さくてよい。 The first drive element TD1 only needs to have a drive capability sufficient to control the operation of the switching element TSW . Therefore, the size of the first drive element TD1 may be smaller than the switching element TSW .
図3のタイミングチャートを参照して、スイッチング回路1の動作を以下に説明する。図3において、入力電圧V(IN)は入力端子INに入力される信号の電圧レベルである。また、ドレイン電圧V(D)はドレイン端子Dの電圧であり、ドレイン電流I(D)は、スイッチング素子TSWのドレイン電極DSWを流れる電流である。ゲート電流IG(TSW)は、ゲート電極GSWを流れるゲート電流であり、ゲート電圧VG(TSW)は、ゲート電極GSWの電圧である。コレクタ電流IC(TD1)及びゲート抵抗電流I(R1)は、それぞれ、第1の駆動素子TD1のコレクタ電極CD1を流れる電流、及びゲート抵抗R1を流れる電流である。
The operation of the
時刻t1において、入力端子INにハイ(High)信号が入力されると、第1の駆動素子TD1がオンする。これにより、スイッチング素子TSWをオンさせるのに十分な大きさであるゲート電流値IGSWのゲート電流IG(TSW)が、第1の駆動素子TD1を介してスイッチング素子TSWのゲート電極GSWに流れる。このため、スイッチング素子TSWがオンする。このとき、ゲート抵抗電流I(R1)もスイッチング素子TSWのゲート電極GSWに流れる。 When a high signal is input to the input terminal IN at time t1, the first driving element TD1 is turned on. Thereby, gate current IG of the gate current IG SW is large enough to turn on the switching element T SW (T SW) is, the gate electrode of the switching element T SW via a first driving element T D1 It flows to G SW . For this reason, the switching element TSW is turned on. In this case, the gate resistance current I (R1) also flows to the gate electrode G SW of the switching element T SW.
スイッチング素子TSWがオンした後、ドレイン電圧V(D)はTSWのオン動作に伴い低下し、その結果、時刻t2において第1の駆動素子TD1がオフする。このため、第1の駆動素子TD1のコレクタ電流IC(TD1)は流れなくなる。これにより、ゲート電流IG(TSW)は急激に減少し、スイッチング素子TSWのオン状態を維持するのには十分なゲート電流値IGONのゲート電流IG(TSW)のみが、ゲート抵抗R1を介してスイッチング素子TSWのゲート電極GSWに流れる。 After the switching element T SW is turned on, the drain voltage V (D) is decreased with the ON operation of the T SW, so that the first drive element T D1 is turned off at time t2. For this reason, the collector current IC (T D1 ) of the first drive element T D1 does not flow. As a result, the gate current IG (T SW ) decreases rapidly, and only the gate current IG (T SW ) having a gate current value IG ON sufficient to maintain the ON state of the switching element T SW is the gate resistance R1. It flows to the gate electrode G SW of the switching element T SW through.
図示しないタイミングにおいて、入力端子INにLow信号が入力されると、第1の駆動素子TD1はオフし、スイッチング素子TSWのゲートにチャージされた電荷はゲート抵抗R1を介して放電され、スイッチング素子TSWがオフする。 When a Low signal is input to the input terminal IN at a timing not shown, the first drive element TD1 is turned off, and the charge charged in the gate of the switching element TSW is discharged through the gate resistor R1. The element TSW is turned off.
上記の説明のように、図1に示したスイッチング回路1では、スイッチング素子TSWをオンさせるためにゲートチャージが必要なスイッチング動作開始時だけに、第1の駆動素子TD1からスイッチング素子TSWのゲート電極GSWに大きな電流を流すことができる。そして、第1の駆動素子TD1が非導通状態になってからは、スイッチング素子TSWのオン状態を維持するために必要な最小限のゲート電流が、ゲート抵抗R1を介してスイッチング素子TSWのゲート電極GSWに供給される。したがって、スイッチング回路1によれば、スイッチング素子TSWを高速にオン動作させることができる。
As described above, in the
ゲート抵抗R1の抵抗値は、ゲート電流IG(TSW)がスイッチング素子TSWのオン状態を維持するために必要な電流値になるように、スイッチング素子TSWのサイズや入力端子INに入力されるHigh信号の電圧レベルなどを考慮して、設定される。 The resistance of the gate resistor R1, so that the gate current IG (T SW) is a current value required to maintain the ON state of the switching element T SW, is input to the size and the input terminal IN of the switching element T SW This is set in consideration of the voltage level of the high signal.
スイッチング素子TSWがショットキゲート型窒化物FETである場合、スイッチング素子TSWはゲート電極にゲート電流が流れる接合型電界効果トランジスタ(JFET)に近いデバイス構造である。このため、スイッチング素子TSWを高速動作させるためには、ゲート電極GSWに高電圧を印加する必要がある。このため、高速動作のためにはゲート電流が増大してしまう。一方、供給するゲート電流を抑制すると、スイッチング動作が遅くなる。 When the switching element T SW is Schottky gate-type nitride FET, the switching element T SW is a device structure similar to a junction field effect transistor (JFET) a gate current flows to the gate electrode. For this reason, in order to operate the switching element TSW at high speed, it is necessary to apply a high voltage to the gate electrode GSW . For this reason, the gate current increases for high-speed operation. On the other hand, if the gate current to be supplied is suppressed, the switching operation is delayed.
したがって、スイッチング素子TSWのスイッチング動作時にのみ大電流を供給し、スイッチング素子TSWがオン状態である間はオン状態を維持する必要最小限の駆動電流を供給するスイッチング回路1は、理想的なスイッチング回路である。
Therefore, only by supplying a large current during switching operation of the switching element T SW, the
次に、図1に示したスイッチング回路1におけるスイッチング素子TSWの保護機能について説明する。図2に示したような構造を有する窒化物FETは、一般的にアバランシェ耐量が低いことが知られている。駆動回路10において、第1の駆動素子TD1の耐圧をスイッチング素子TSWの耐圧よりも低くなるように構成することで、スイッチング素子TSWをアバランシェ破壊から保護することができる。即ち、スイッチング回路1のドレイン端子電圧が上昇したとき、第1の駆動素子TD1がスイッチング素子TSWよりも先にブレイクし、ゲート電流IG(TSW)が、第1の駆動素子TD1を介してスイッチング素子TSWのゲート電極GSWに流れる。このような動作により、スイッチング素子TSWがオンし、スイッチング素子TSWがアバランシェ破壊から保護される。
Next, the protection function of the switching element TSW in the
以上に説明したように、本発明の第1の実施形態に係るスイッチング回路1によれば、スイッチング動作開始時においてのみスイッチング動作に必要な大きさのゲート電流がスイッチング素子TSWに供給され、スイッチング動作後はオン状態を維持するために必要な最小限のゲート電流がスイッチング素子TSWに供給される。したがって、スイッチング回路1によれば、ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供できる。
As described above, according to the
(第2の実施形態)
本発明の第2の実施形態に係るスイッチング回路1は、図4に示すように、入力端子IN_HとIN_Lとを備え、第2の駆動素子TD2を備える。入力端子IN_Hは第1のスイッチング素子TD1のゲート電極GD1とゲート抵抗R1とに接続され、入力端子IN_Lは第2のスイッチング素子TD2のゲート電極GD2に接続される。第2の駆動素子TD2のドレイン電極DD2は、スイッチング素子TSWのゲート電極GSWが接続され、ソース電極SD2にスイッチング素子TSWのソース電極SSWが接続されている。
(Second Embodiment)
スイッチング回路1では、第1の駆動素子TD1のオン・オフを制御する制御信号が入力端子IN_Hを介してゲート電極GD1に入力され、第2の駆動素子TD2のオン・オフを制御する制御信号が入力端子IN_Lを介してゲート電極GD2に入力される。駆動回路10に入力される制御信号によって第1の駆動素子TD1と第2の駆動素子TD2の導通状態を設定することにより、スイッチング素子TSWのオン・オフが制御される。
In the
なお、入力端子IN_H及びIN_Lのいずれか一方を省略し、入力された信号の論理を反転させる周知のインバータ回路を用いて、単一の入力端子を備える駆動回路10を構成することもできる。
Note that the
第2の駆動素子TD2は、第1の駆動素子TD1と同様にスイッチング素子TSWの動作を制御することができるだけの駆動能力があればよい。したがって、第1の駆動素子TD1及び第2の駆動素子TD2のサイズは、スイッチング素子TSWよりも小さくてよい。 The second driving element T D2 may if only the driving capability can be used to control the operation of the switching element T SW in the same manner as the first drive element T D1. Therefore, the size of the first drive element T D1 and the second drive element T D2 may be smaller than the switching element T SW .
図5のタイミングチャートを参照して、スイッチング回路1の動作を以下に説明する。図5において、入力電圧V(IN_H)は入力端子IN_Hに入力される信号の電圧レベルであり、入力電圧V(IN_L)は入力端子IN_Lに入力される信号の電圧レベルである。
The operation of the
時刻t1において、入力端子IN_Hにハイ(High)信号、入力端子IN_Lにロー(Low)信号が入力されると、第1の駆動素子TD1がオンし、第2の駆動素子TD2はオフする。これにより、スイッチング素子TSWをオンさせるのに十分な大きさであるゲート電流値IGSWのゲート電流IG(TSW)が、第1の整流素子D1及び第1の駆動素子TD1を介してスイッチング素子TSWのゲート電極GSWに流れる。このため、スイッチング素子TSWがオンする。このとき、ゲート抵抗電流I(R1)もスイッチング素子TSWのゲート電極GSWに流れる。
At time t1, the high (High) signal to the input terminal IN_H, when a low (Low) signal is input to the input terminal IN_L, the first drive element T D1 is turned on, the second drive element T D2 is turned off . As a result, the gate current IG (T SW ) having a gate current value IG SW that is large enough to turn on the switching element T SW is passed through the first
時刻t2において第1の駆動素子TD1がオフした後、時刻t3において、入力端子IN_HにLow信号、入力端子IN_LにHigh信号が入力されると、第1の駆動素子TD1はオフ状態のまま、第2の駆動素子TD2がオンする。このため、スイッチング素子TSWがオフする。 After the first driving element T D1 at time t2 is turned off at time t3, Low signal to the input terminal IN_H, when a High signal is input to the input terminal IN_L, the first drive element T D1 is kept off The second drive element TD2 is turned on. For this reason, the switching element TSW is turned off.
上記の説明のように、図4に示したスイッチング回路1は、図1に示したスイッチング回路1と同様に、高速動作を実現し、且つ消費電力の増大を抑制でき、効率よくスイッチング素子TSWを駆動できる。また、図4に示したスイッチング回路1は、スイッチング素子TSWのゲートにチャージされた電荷を引き抜く第2の駆動素子TD2を備えるため、より高速な動作(オフ動作)を実現できる。
As explained above, the switching
更に、スイッチング素子TSWのゲート端子と第2駆動素子TD2のドレイン端子とがショートされ略同電位となるため、第2の駆動素子TD2がオン状態のとき、スイッチング素子TSWはソース端子からドレイン端子に向かって電流を流すことができる。このため、回生ダイオードが不要である。 Furthermore, since the gate terminal of the switching element TSW and the drain terminal of the second drive element TD2 are short-circuited to have substantially the same potential, when the second drive element TD2 is in the ON state, the switching element TSW is the source terminal. A current can flow from the drain terminal toward the drain terminal. For this reason, a regenerative diode is unnecessary.
更に、第1の駆動素子TD1の飽和領域特性を第2の駆動素子TD2の線形領域特性より良くしておくことで、駆動回路10はスイッチング素子TSWをアバランシェ破壊から保護することができる。即ち、スイッチング回路1のドレイン端子電圧が上昇したとき、第2の駆動素子TD2がオン状態であっても第1の駆動素子TD1を介してスイッチング素子TSWのゲート電極GSWをチャージすることができる。その結果、スイッチング素子TSWがオンし、スイッチング素子TSWがアバランシェ破壊から保護される。
Furthermore, by leaving a saturation region characteristic of a first driving element T D1 better than the linear region characteristic of a second drive element T D2, the
以上に説明したように、本発明の第2の実施形態に係るスイッチング回路1によれば、ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供できる。
As described above, according to the
(変形例)
図6に本発明の第2の実施形態の変形例に係るスイッチング回路1を示す。図6に示したスイッチング回路1では、第1の駆動素子TD1のエミッタ電極ED1とスイッチング素子TSWのゲート電極GSWとの間に第3の駆動素子TD3を備える。第3の駆動素子TD3のドレイン電極DD3は、第1の駆動素子TD1のエミッタ電極ED1に接続され、ソース電極SD3は、スイッチング素子TSWのゲート電極GSWに接続され、ゲート電極GD3は、ドレイン電極DD3に接続される。
(Modification)
FIG. 6 shows a
図3又は図5の時刻t2において第1の駆動素子TD1がオフし、エミッタ電位がコレクタ電位よりも高くなると、エミッタ電極ED1からコレクタ電極CD1に逆電流が流れようとする。第3の駆動素子TD3は、ドレイン電極DD3をアノード電極とし、ソース電極SD3をカソード電極とする逆阻止ダイオードと置き換えても良く、この逆電流を阻止することができる。なお、第3の駆動素子TD3を第1の実施形態に係るスイッチング回路1に適用しても良い。
3 or the first drive element T D1 is turned off at time t2 in FIG. 5, the emitter potential becomes higher than the collector potential, when you reverse current to flow from the emitter electrode E D1 to the collector electrode C D1. The third drive element T D3 may be replaced with a reverse blocking diode having the drain electrode D D3 as an anode electrode and the source electrode S D3 as a cathode electrode, and this reverse current can be blocked. Note that the third drive element TD3 may be applied to the
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
1 スイッチング回路
10 駆動回路
D ドレイン端子
S ソース端子
IN_H、IN_L、IN 入力端子
R1 ゲート抵抗
TSW…スイッチング素子
TD1…第1の駆動素子
TD2…第2の駆動素子
TD3…第3の駆動素子
First switching
Claims (4)
第1の主電極と前記第2の主電極間で前記主面上に配置された制御電極を有するスイッチ
ング素子と、
コレクタ端子とエミッタ端子と制御端子とを有し、前記スイッチング素子の耐圧よりも
低い耐圧でブレイクする第1の駆動素子及び入力端子を含む駆動回路と、を備え、
前記第1の駆動素子の前記コレクタ端子は前記スイッチング素子の前記第1の主電極に
接続され、前記第1の駆動素子の前記エミッタ端子は前記スイッチング素子の前記制御電
極に接続され、前記第1の駆動素子の前記制御端子は前記入力端子及び前記エミッタ端子
に接続され、前記スイッチング素子の前記制御端子と前記入力端子間に抵抗が接続される
ことを特徴とするスイッチング回路。
First and second main electrodes spaced apart from each other on the main surface of the nitride semiconductor layer, and a control disposed on the main surface between the first main electrode and the second main electrode A switching element having an electrode;
It has a control terminal and the collector terminal and the emitter terminal, than the breakdown voltage of the switching element
A first drive element that breaks at a low breakdown voltage and a drive circuit including an input terminal,
The collector terminal of the first drive element is connected to the first main electrode of the switching element, the emitter terminal of the first drive element is connected to the control electrode of the switching element, and the first The switching circuit, wherein the control terminal of the driving element is connected to the input terminal and the emitter terminal, and a resistor is connected between the control terminal and the input terminal of the switching element .
ッチング素子の前記制御電極に接続され、前記第2の駆動素子の第2の主端子は前記スイ
ッチング素子の前記第2の主電極に接続され、前記第1の駆動素子の飽和領域特性は前記
第2の駆動素子の線形領域特性よりも良いことを特徴とする請求項1に記載のスイッチン
グ回路。
The drive circuit includes a second drive element, a first main terminal of the second drive element is connected to the control electrode of the switching element, and a second main terminal of the second drive element is the The saturation region characteristic of the first driving element is connected to the second main electrode of the switching element,
The switching circuit according to claim 1, wherein the switching circuit is better than a linear region characteristic of the second driving element .
ッタ端子に接続され、前記第3の駆動素子の第2の主端子は前記スイッチング素子の前記
制御電極に接続され、前記第3の駆動素子は前記第2の主端子から前記第1の主端子に流
れる電流を阻止する機能を有することを特徴とする請求項1又は2に記載のスイッチング
回路。
The driving circuit includes a third driving element, a first main terminal of the third driving element is connected to the emitter terminal, and a second main terminal of the third driving element is the switching element of the switching element. 3. The switching circuit according to claim 1 , wherein the switching circuit is connected to a control electrode, and the third driving element has a function of blocking a current flowing from the second main terminal to the first main terminal. .
スイッチング回路。Switching circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011130578A JP5737509B2 (en) | 2011-06-10 | 2011-06-10 | Switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011130578A JP5737509B2 (en) | 2011-06-10 | 2011-06-10 | Switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013004988A JP2013004988A (en) | 2013-01-07 |
JP5737509B2 true JP5737509B2 (en) | 2015-06-17 |
Family
ID=47673148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011130578A Active JP5737509B2 (en) | 2011-06-10 | 2011-06-10 | Switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5737509B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016167498A (en) * | 2015-03-09 | 2016-09-15 | 株式会社東芝 | Semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715134Y2 (en) * | 1983-09-21 | 1995-04-10 | 日本電気株式会社 | Semiconductor device |
JPS61120521A (en) * | 1984-11-15 | 1986-06-07 | Mitsubishi Electric Corp | Transistor driving circuit |
JPS63198412A (en) * | 1987-02-12 | 1988-08-17 | Mitsubishi Electric Corp | Semiconductor integrated circuit for thermal head driving |
JP5556726B2 (en) * | 2011-04-04 | 2014-07-23 | サンケン電気株式会社 | Switching circuit |
US8536931B2 (en) * | 2011-06-17 | 2013-09-17 | Rf Micro Devices, Inc. | BI-FET cascode power switch |
-
2011
- 2011-06-10 JP JP2011130578A patent/JP5737509B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013004988A (en) | 2013-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6619381B2 (en) | Method and circuit for operating a circuit | |
US9818686B2 (en) | Semiconductor modules and methods of forming the same | |
JP5882407B2 (en) | Electronic circuit having reverse conducting IGBT and gate driver circuit | |
JP4840370B2 (en) | Semiconductor device and method for driving power supply device including the semiconductor device | |
US9124272B2 (en) | Semiconductor device and driving system | |
KR101438283B1 (en) | Semiconductor switch and power conversion device | |
JP5556726B2 (en) | Switching circuit | |
US9793824B2 (en) | Gate driving circuit, semiconductor device, and power conversion device | |
US20100127652A1 (en) | Motor driving circuit | |
WO2011067903A1 (en) | Switch device | |
KR20130113204A (en) | High side gate driver, switching chip, and power device | |
JP2010166793A (en) | Bidirectional switch and switching element | |
JP2011035292A (en) | Semiconductor device and power supply circuit | |
US10404250B2 (en) | Transistor device | |
WO2014196165A1 (en) | Protection circuit of semiconductor device | |
JP2015042079A (en) | Diode circuit and dc-dc converter | |
KR101329610B1 (en) | Semiconductor device | |
US10217765B2 (en) | Semiconductor integrated circuit | |
JP5407349B2 (en) | Switch circuit | |
JP5737509B2 (en) | Switching circuit | |
KR102026929B1 (en) | Gate driving circuit for power switch | |
US11489521B2 (en) | Power transistor module and controlling method thereof | |
JP2020513689A (en) | Power devices for high voltage and high current switching | |
JP2024043151A (en) | Gate drive circuit for semiconductor switching element, motor control system, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5737509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |