JP5732214B2 - Synchronous operation circuit and communication equipment - Google Patents

Synchronous operation circuit and communication equipment Download PDF

Info

Publication number
JP5732214B2
JP5732214B2 JP2010189921A JP2010189921A JP5732214B2 JP 5732214 B2 JP5732214 B2 JP 5732214B2 JP 2010189921 A JP2010189921 A JP 2010189921A JP 2010189921 A JP2010189921 A JP 2010189921A JP 5732214 B2 JP5732214 B2 JP 5732214B2
Authority
JP
Japan
Prior art keywords
circuit
hysteresis
dcdc converter
frequency
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010189921A
Other languages
Japanese (ja)
Other versions
JP2012050244A (en
Inventor
工 加藤
工 加藤
山本　勲
勲 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010189921A priority Critical patent/JP5732214B2/en
Publication of JP2012050244A publication Critical patent/JP2012050244A/en
Application granted granted Critical
Publication of JP5732214B2 publication Critical patent/JP5732214B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y02B60/50—

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、同期動作回路および通信機器に関し、特に、電源ノイズを低減化するための同期動作回路および通信機器に関する。 The present invention relates to a synchronous operation circuit and a communication device , and more particularly, to a synchronous operation circuit and a communication device for reducing power supply noise.

ＤＣＤＣコンバータとチャージポンプ回路は、電源装置などに広く適用されている（例えば、特許文献１および特許文献２参照。）。   The DCDC converter and the charge pump circuit are widely applied to power supply devices and the like (see, for example, Patent Document 1 and Patent Document 2).

従来の電源装置では、装置を構成するそれぞれの回路ブロックにパルス源を必要とする。   In the conventional power supply device, each circuit block constituting the device requires a pulse source.

一般的に、ＤＣＤＣコンバータ、チャージポンプ回路などから発生されるパルスノイズは、携帯機器などの通信系機器に悪影響を及す。このようなノイズ源は、ＥＭＣ（Electro-Magnetic Compatibility）上望ましいことではない。このため、電源フィルタなどによって、通信周波数帯域のＡＣノイズレベルを低下させている。   Generally, pulse noise generated from a DCDC converter, a charge pump circuit, or the like adversely affects a communication system device such as a portable device. Such a noise source is not desirable in terms of EMC (Electro-Magnetic Compatibility). For this reason, the AC noise level in the communication frequency band is lowered by a power supply filter or the like.

特開２０１０−１６１８７３号公報JP 2010-161873 A 特開２００９−１２４８２６号公報JP 2009-124826 A

複数のパルスノイズ源がある場合、それぞれの周波数帯域に合わせて、複数のパルスノイズに周波数同期を掛けて、ＡＣノイズレベルを低下させる必要があり、ノイズ低減のための対策回路は、複雑化する。   When there are a plurality of pulse noise sources, it is necessary to reduce the AC noise level by frequency-synchronizing the plurality of pulse noises in accordance with the respective frequency bands, and the countermeasure circuit for noise reduction becomes complicated. .

本発明の目的は、パルス源を共通化し、回路構成が簡単化された同期動作回路および通信機器を提供することにある。 An object of the present invention is to provide a synchronous operation circuit and a communication device in which a pulse source is shared and a circuit configuration is simplified.

本発明の一態様によれば、ヒステリシスＤＣＤＣコンバータと、前記ヒステリシスＤＣＤＣコンバータに接続され、分周信号を出力する分周器と、前記分周器に接続され、前記分周信号を受信して、前記ＤＣＤＣコンバータに同期して、チャージポンプ電圧を出力するチャージポンプ回路とから構成されると共に、前記分周信号によって前記チャージポンプ回路を前記ＤＣＤＣコンバータに同期させるように各々のパルス源を共通化することで、ＡＣノイズレベルを低減するノイズ低減回路を備え、前記ヒステリシスＤＣＤＣコンバータは、入力端子に接続され、互いに直列接続された第１抵抗および第２抵抗と、前記第１抵抗および第２抵抗によって分圧された入力電圧を一方の入力端子に入力し、他方の入力端子に参照電圧を入力するコンパレータと、前記コンパレータの出力に接続されたドライバと、前記ドライバに接続されたｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタとを備え、前記分周器は、前記コンパレータの出力に接続される同期動作回路が提供される。また、本発明の別の態様によれば、通信機器であって、ヒステリシスＤＣＤＣコンバータと、前記ヒステリシスＤＣＤＣコンバータに接続され、分周信号を出力する分周器と、前記分周器に接続され、前記分周信号を受信して、前記ＤＣＤＣコンバータに同期して、チャージポンプ電圧を出力するチャージポンプ回路とから構成されると共に、前記分周信号によって前記チャージポンプ回路を前記ＤＣＤＣコンバータに同期させるように各々のパルス源を共通化することで、前記通信機器の通信周波数帯域のＡＣノイズレベルを低減するノイズ低減回路を備え、前記ヒステリシスＤＣＤＣコンバータは、入力端子に接続され、互いに直列接続された第１抵抗および第２抵抗と、前記第１抵抗および第２抵抗によって分圧された入力電圧を一方の入力端子に入力し、他方の入力端子に参照電圧を入力するコンパレータと、前記コンパレータの出力に接続されたドライバと、前記ドライバに接続されたｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタとを備え、前記分周器は、前記コンパレータの出力に接続される通信機器が提供される。 According to one aspect of the present invention, a hysteresis DCDC converter, a frequency divider connected to the hysteresis DCDC converter and outputting a frequency division signal, connected to the frequency divider, receiving the frequency division signal, And a charge pump circuit that outputs a charge pump voltage in synchronization with the DCDC converter, and uses a common pulse source to synchronize the charge pump circuit with the DCDC converter by the divided signal. Thus , the hysteresis DCDC converter includes a noise reduction circuit for reducing an AC noise level, and the hysteresis DCDC converter is connected to an input terminal and connected in series with each other by the first resistor and the second resistor, and the first resistor and the second resistor. The divided input voltage is input to one input terminal and the reference voltage is input to the other input terminal. A separator, and a driver connected to the output of said comparator, and a p-channel MOS transistors and n-channel MOS transistor connected to said driver, said divider, synchronous operation circuit connected to the output of the comparator Is provided. According to another aspect of the present invention, the communication device is a hysteresis DCDC converter, a frequency divider connected to the hysteresis DCDC converter and outputting a frequency-divided signal, and connected to the frequency divider. A charge pump circuit that receives the frequency-divided signal and outputs a charge pump voltage in synchronism with the DCDC converter; and the frequency-divided signal synchronizes the charge pump circuit with the DCDC converter. And a noise reduction circuit for reducing an AC noise level in a communication frequency band of the communication device by sharing each pulse source, and the hysteresis DCDC converter is connected to an input terminal and connected in series to each other. One resistor and a second resistor, and one input voltage divided by the first resistor and the second resistor A comparator that inputs to the input terminal and inputs a reference voltage to the other input terminal; a driver connected to the output of the comparator; and a p-channel MOS transistor and an n-channel MOS transistor connected to the driver, The frequency divider is provided with a communication device connected to the output of the comparator.

本発明によれば、パルス源を共通化し、回路構成が簡単化された同期動作回路および通信機器を提供することができる。 According to the present invention, it is possible to provide a synchronous operation circuit and a communication device in which a pulse source is shared and a circuit configuration is simplified.

（ａ）本発明の第１の実施の形態に係るチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の同期動作回路の模式的ブロック構成図、（ｂ）比較例に係るチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の動作回路の模式的ブロック構成図。(A) Schematic block diagram of synchronous operation circuit for charge pump circuit / hysteresis DCDC converter according to first embodiment of the present invention, (b) operation for charge pump circuit / hysteresis DCDC converter according to comparative example The schematic block block diagram of a circuit. 図１（ａ）に対応するチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の同期動作回路の模式的回路構成例。FIG. 2 is a schematic circuit configuration example of a synchronous operation circuit for a charge pump circuit / hysteresis DCDC converter corresponding to FIG. 本発明の第２の実施の形態に係るチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の同期動作回路の模式的ブロック構成図。The typical block block diagram of the synchronous operation circuit for the charge pump circuit / hysteresis DCDC converter which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施の形態に係るチャージポンプ回路／ドライバ回路用の同期動作回路の模式的ブロック構成図。FIG. 6 is a schematic block configuration diagram of a synchronous operation circuit for a charge pump circuit / driver circuit according to a third embodiment of the present invention. 本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路の模式的ブロック構成図。The typical block block diagram of the synchronous operation circuit for hysteresis DCDC converter / driver circuits which concerns on the 4th Embodiment of this invention. 本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路に適用するホッピング機能部の動作説明であって、（ａ）周波数ｆ0における出力特性、（ｂ）ホッピング機能の動作説明図。A description of the operation of the hopping function unit to be applied to the synchronous operation circuit for hysteresis DCDC converter / driver circuit according to a fourth embodiment of the present invention, output characteristics, (b) Hopping function in (a) frequency f 0 FIG. 本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路に適用するホッピング機能部の動作説明であって、（ａ）ホッピング回路の構成例、（ｂ）図７（ａ）のＲＥＦ入力の波形例。It is operation | movement description of the hopping function part applied to the synchronous operation circuit for hysteresis DCDC converter / driver circuits based on the 4th Embodiment of this invention, Comprising: (a) The structural example of a hopping circuit, (b) FIG. Example of waveform of REF input in a). 本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路に適用するホッピング機能部の動作説明であって、（ａ）ホッピング機能部のブロック構成例、（ｂ）図８（ａ）出力パルス例。It is operation | movement description of the hopping function part applied to the synchronous operation circuit for hysteresis DCDC converter / driver circuits based on the 4th Embodiment of this invention, Comprising: (a) The block structural example of a hopping function part, (b) FIG. 8 (a) Output pulse example.

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各回路素子の平面寸法の関係、配置、大きさ等は現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。   Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and the relationship, arrangement, size, and the like of the planar dimensions of each circuit element are different from the actual ones. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各回路素子の配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。   Further, the embodiments shown below exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention have the following arrangement of circuit elements and the like. It is not something specific. Various modifications can be made to the embodiment of the present invention within the scope of the claims.

（第１の実施の形態）
本発明の第１の実施の形態に係るチャージポンプ回路１４／ヒステリシスＤＣＤＣコンバータ１０用の同期動作回路１の模式的ブロック構成は、図１（ａ）に示すように、ヒステリシスＤＣＤＣコンバータ１０と、ヒステリシスＤＣＤＣコンバータ１０に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、分周信号を受信して、ヒステリシスＤＣＤＣコンバータ１０に同期して、チャージポンプ出力端子Ｐvcpよりチャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４とを備える。 (First embodiment)
A schematic block configuration of the synchronous operation circuit 1 for the charge pump circuit 14 / hysteresis DCDC converter 10 according to the first embodiment of the present invention includes, as shown in FIG. A frequency divider 18 that is connected to the DCDC converter 10 and outputs a frequency-divided signal, and is connected to the frequency divider 18, receives the frequency-divided signal, and is synchronized with the hysteresis DCDC converter 10 from the charge pump output terminal Pvcp. And a charge pump circuit 14 that outputs a charge pump voltage Vcp.

図１（ａ）に対応する同期動作回路１の模式的回路構成例は、図２に示すように表される。   A schematic circuit configuration example of the synchronous operation circuit 1 corresponding to FIG. 1A is expressed as shown in FIG.

すなわち、ヒステリシスＤＣＤＣコンバータ１０は、入力端子Ｐｉに接続され、互いに直列接続された第１抵抗Ｒ１および第２抵抗Ｒ２と、第１抵抗Ｒ１および第２抵抗Ｒ２によって分圧された入力電圧を一方の入力端子に入力し、他方の入力端子ＲＥＦに参照電圧（ＶREF）を入力するコンパレータ２０と、コンパレータ２０の出力に接続されたドライバ２２と、ドライバ２２に接続されたｐチャネルＭＯＳトランジスタＱｐおよびｎチャネルＭＯＳトランジスタＱｎとを備える。 That is, the hysteresis DCDC converter 10 is connected to the input terminal Pi, and the input voltage divided by the first resistor R1 and the second resistor R2 and the first resistor R1 and the second resistor R2 connected in series with each other is input to one of them. A comparator 20 that inputs to the input terminal and inputs a reference voltage (V REF ) to the other input terminal REF, a driver 22 connected to the output of the comparator 20, and p-channel MOS transistors Qp and n connected to the driver 22 A channel MOS transistor Qn.

ここで、ドライバ２２は、ｐチャネルＭＯＳトランジスタＱｐとｎチャネルＭＯＳトランジスタＱｎのＣＭＯＳスイッチング動作時の貫通電流を防止するとともに、ｐチャネルＭＯＳトランジスタＱｐとｎチャネルＭＯＳトランジスタＱｎをＣＭＯＳ駆動する駆動回路である。   Here, the driver 22 is a drive circuit for preventing the through current during the CMOS switching operation of the p-channel MOS transistor Qp and the n-channel MOS transistor Qn and driving the p-channel MOS transistor Qp and the n-channel MOS transistor Qn by CMOS. .

また、ヒステリシスＤＣＤＣコンバータ１０の入力端子ＰｉとｐチャネルＭＯＳトランジスタＱｐのドレイン端子Ｐｄとの間には、ヒステリシスＤＣＤＣコンバータ１０の発振動作を制御するフィードバック回路８が接続されている。   A feedback circuit 8 that controls the oscillation operation of the hysteresis DCDC converter 10 is connected between the input terminal Pi of the hysteresis DCDC converter 10 and the drain terminal Pd of the p-channel MOS transistor Qp.

ここで、フィードバック回路８は、図２に示すように、ｐチャネルＭＯＳトランジスタＱｐのドレイン端子Ｐｄと電源電圧端子ＰＤＤ間に直列接続されたインダクタＬおよびキャパシタＣと、インダクタＬとキャパシタＣの接続点と入力端子Ｐｉ間を接続するフィードバックループとを備える。また、図２に示すように、分周器１８は、コンパレータ２０の出力に接続されている。   Here, as shown in FIG. 2, the feedback circuit 8 includes an inductor L and a capacitor C connected in series between the drain terminal Pd of the p-channel MOS transistor Qp and the power supply voltage terminal PDD, and a connection point between the inductor L and the capacitor C. And a feedback loop for connecting the input terminals Pi. Further, as shown in FIG. 2, the frequency divider 18 is connected to the output of the comparator 20.

第１の実施の形態に係る同期動作回路１においては、分周器１８によって、ヒステリシスＤＣＤＣコンバータ１０と、チャージポンプ回路１４の同期をとることで、ノイズを低減させている。   In the synchronous operation circuit 1 according to the first embodiment, the noise is reduced by synchronizing the hysteresis DCDC converter 10 and the charge pump circuit 14 by the frequency divider 18.

また、ＤＣＤＣコンバータ１０に接続されるフィードバック回路８の動作周波数ｆ１に対して、分周器１８によって、チャージポンプ回路１４の動作周波数ｆ２を低減させて動作させても良い。   Further, the operating frequency f1 of the feedback circuit 8 connected to the DCDC converter 10 may be operated by reducing the operating frequency f2 of the charge pump circuit 14 by the frequency divider 18.

また、第１の実施の形態に係る同期動作回路１において、ヒステリシスＤＣＤＣコンバータ１０に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、ヒステリシスＤＣＤＣコンバータ１０の立上がり時のノイズレベルを抑制することができる。   The synchronous operation circuit 1 according to the first embodiment may further include a soft start circuit 16 connected to the hysteresis DCDC converter 10. The soft start circuit 16 can suppress the noise level when the hysteresis DCDC converter 10 rises.

一方、比較例に係るチャージポンプ回路１４／ヒステリシスＤＣＤＣコンバータ１０用の動作回路１ａの模式的ブロック構成は、図１（ｂ）に示すように、ヒステリシスＤＣＤＣコンバータ１０と、発振器１２と、発振器１２に接続され、チャージポンプ出力端子Ｐvcpよりチャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４とを備える。   On the other hand, a schematic block configuration of the operation circuit 1a for the charge pump circuit 14 / hysteresis DCDC converter 10 according to the comparative example includes a hysteresis DCDC converter 10, an oscillator 12, and an oscillator 12, as shown in FIG. And a charge pump circuit 14 that outputs a charge pump voltage Vcp from a charge pump output terminal Pvcp.

図１（ｂ）の比較例では、ヒステリシスＤＣＤＣコンバータ１０と発振器１２が独立しているため、チャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４は、ヒステリシスＤＣＤＣコンバータに同期していない。このため、ヒステリシスＤＣＤＣコンバータ１０とチャージポンプ回路１４は、互いに非同期の周波数で動作し、比較例に係る動作回路１ａでは、２個のパルスノイズ源を有する。２個のパルスノイズ源がある場合、それぞれの周波数帯域に合わせて、２個のパルスノイズに周波数同期を掛けて、ＡＣノイズレベルを低下させる必要があり、ノイズ低減のための対策回路は、複雑化する。   In the comparative example of FIG. 1B, since the hysteresis DCDC converter 10 and the oscillator 12 are independent, the charge pump circuit 14 that outputs the charge pump voltage Vcp is not synchronized with the hysteresis DCDC converter. For this reason, the hysteresis DCDC converter 10 and the charge pump circuit 14 operate at frequencies that are asynchronous with each other, and the operation circuit 1a according to the comparative example has two pulse noise sources. When there are two pulse noise sources, it is necessary to reduce the AC noise level by frequency-synchronizing the two pulse noises according to the respective frequency bands, and the countermeasure circuit for noise reduction is complicated. Turn into.

第１の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０とチャージポンプ回路１４を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化された同期動作回路を提供することができる。   According to the first embodiment, since the hysteresis DCDC converter 10 and the charge pump circuit 14 are synchronized with each other and the pulse source is shared, the circuit configuration for noise reduction is simplified and the synchronization is reduced. An operating circuit can be provided.

（第２の実施の形態）
第２の実施の形態に係るチャージポンプ回路１４／ヒステリシスＤＣＤＣコンバータ１０用の同期動作回路１の模式的ブロック構成は、図３に示すように、チャージポンプ回路１４のチャージポンプ出力端子Ｐvcpに接続され、チャージポンプ電圧Ｖcpを検出する検出器２６と、検出器２６および分周器１８とチャージポンプ回路１４との間に接続され、検出器２６および分周器１８の出力を受信して、ヒステリシスＤＣＤＣコンバータ１０の動作モードを切り替えるスイッチ回路２４とを備える。ここで、チャージポンプ回路１４は、スイッチ回路２４を介して分周器１８の出力を受信する。その他の構成は、第１の実施の形態と同様であるため、重複説明は省略する。 (Second Embodiment)
The schematic block configuration of the synchronous operation circuit 1 for the charge pump circuit 14 / hysteresis DCDC converter 10 according to the second embodiment is connected to the charge pump output terminal Pvcp of the charge pump circuit 14 as shown in FIG. A detector 26 for detecting the charge pump voltage Vcp, and connected between the detector 26 and the frequency divider 18 and the charge pump circuit 14, and receives the outputs of the detector 26 and the frequency divider 18 to detect hysteresis DCDC. And a switch circuit 24 for switching the operation mode of the converter 10. Here, the charge pump circuit 14 receives the output of the frequency divider 18 via the switch circuit 24. The other configuration is the same as that of the first embodiment, and a duplicate description is omitted.

第１の実施の形態に係る同期動作回路１においては、軽負荷動作モードでは、ヒステリシスＤＣＤＣコンバータ１０の動作が停止した場合、チャージポンプ回路１４の動作も停止してしまう。これに対して、第２の実施の形態に係る同期動作回路１においては、チャージポンプ出力端子Ｐvcpにおいて、チャージポンプ電圧Ｖcpを検出器２６によってモニターし、軽負荷動作モードでは、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の発振動作を停止させ、チャージポンプ回路１４のみの動作を実行させることができる。   In the synchronous operation circuit 1 according to the first embodiment, in the light load operation mode, when the operation of the hysteresis DCDC converter 10 is stopped, the operation of the charge pump circuit 14 is also stopped. In contrast, in the synchronous operation circuit 1 according to the second embodiment, the charge pump voltage Vcp is monitored by the detector 26 at the charge pump output terminal Pvcp, and the switch circuit 24 is operated in the light load operation mode. Thus, the oscillation operation of the hysteresis DCDC converter 10 can be stopped, and the operation of only the charge pump circuit 14 can be executed.

また、第１の実施の形態に係る同期動作回路１においては、ヒステリシスＤＣＤＣコンバータ１０の発振がＰＷＭ／ＰＦＭ動作で行われている場合、軽負荷動作モードでは、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の動作をＰＦＭモードに切り替えて、ヒステリシスＤＣＤＣコンバータ１０のＰＦＭ動作とチャージポンプ回路１４の動作を併用させることもできる。   Further, in the synchronous operation circuit 1 according to the first embodiment, when the oscillation of the hysteresis DCDC converter 10 is performed by the PWM / PFM operation, the switch circuit 24 is operated in the light load operation mode, and the hysteresis circuit The operation of the DCDC converter 10 can be switched to the PFM mode, and the PFM operation of the hysteresis DCDC converter 10 and the operation of the charge pump circuit 14 can be used together.

また、第２の実施の形態に係る同期動作回路１においても、図３に示すように、ヒステリシスＤＣＤＣコンバータ１０に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、ヒステリシスＤＣＤＣコンバータ１０の立上がり時のノイズレベルを抑制することができる。   Further, the synchronous operation circuit 1 according to the second embodiment may further include a soft start circuit 16 connected to the hysteresis DCDC converter 10 as shown in FIG. The soft start circuit 16 can suppress the noise level when the hysteresis DCDC converter 10 rises.

第２の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０とチャージポンプ回路１４を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化された同期動作回路を提供することができる。   According to the second embodiment, since the hysteresis DCDC converter 10 and the charge pump circuit 14 are synchronized with each other and the pulse source is shared, the circuit configuration for noise reduction is simplified and the synchronization is reduced in noise. An operating circuit can be provided.

また、第２の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０の軽負荷動作モードでは、チャージポンプ電圧Ｖcpを検出器２６によってモニターし、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の動作を停止させ、チャージポンプ回路１４のみの動作を実行させる同期動作回路を提供することができる。   Further, according to the second embodiment, in the light load operation mode of the hysteresis DCDC converter 10, the charge pump voltage Vcp is monitored by the detector 26 and the switch circuit 24 is operated to operate the hysteresis DCDC converter 10. It is possible to provide a synchronous operation circuit that stops and executes only the operation of the charge pump circuit 14.

また、第２の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０の発振がＰＷＭ/ＰＦＭ動作で行われている場合、軽負荷動作モードでは、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の動作をＰＦＭモードに切り替えて、ヒステリシスＤＣＤＣコンバータ１０のＰＦＭ動作とチャージポンプ回路１４の動作を併用させる同期動作回路を提供することもできる。   Further, according to the second embodiment, when the oscillation of the hysteresis DCDC converter 10 is performed by the PWM / PFM operation, the operation of the hysteresis DCDC converter 10 is performed by operating the switch circuit 24 in the light load operation mode. Can be switched to the PFM mode to provide a synchronous operation circuit that uses the PFM operation of the hysteresis DCDC converter 10 and the operation of the charge pump circuit 14 together.

（第３の実施の形態）
第３の実施の形態に係るチャージポンプ回路１４／ドライバ回路３０用の同期動作回路２の模式的ブロック構成は、図４に示すように、発振器１２と、発振器１２に接続され、チャージポンプ出力端子Ｐvcpにチャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４と、発振器１２に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、三角波を発生する三角波発生器２８と、分周器１８および三角波発生器２８に接続され、分周信号および三角波を受信して、発振器１２に同期して、ドライバ出力端子Ｐvcmに、ＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０とを備える。 (Third embodiment)
As shown in FIG. 4, a schematic block configuration of the synchronous operation circuit 2 for the charge pump circuit 14 / driver circuit 30 according to the third embodiment is connected to the oscillator 12 and the oscillator 12, and is connected to the charge pump output terminal. A charge pump circuit 14 that outputs a charge pump voltage Vcp to Pvcp, a frequency divider 18 that is connected to the oscillator 12 and outputs a frequency-divided signal, and a triangular wave generator 28 that is connected to the frequency divider 18 and generates a triangular wave. The driver circuit 30 is connected to the frequency divider 18 and the triangular wave generator 28, receives the frequency-divided signal and the triangular wave, and outputs the PWM motor driving voltage Vcm to the driver output terminal Pvcm in synchronization with the oscillator 12. Prepare.

また、第３の実施の形態に係る同期動作回路２においても、図４に示すように、発振器１２に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、発振器１２の立上がり時のノイズレベルを抑制することができる。   Further, the synchronous operation circuit 2 according to the third embodiment may further include a soft start circuit 16 connected to the oscillator 12 as shown in FIG. The soft start circuit 16 can suppress the noise level when the oscillator 12 rises.

なお、第３の実施の形態に係る同期動作回路２において、発振器１２に、ホッピング機能を持たせることも可能である。すなわち、発振器１２に、後述する図８（ａ）に示すような周波数ホッピング機能を持たせた発振器４２を適用しても良い。   In the synchronous operation circuit 2 according to the third embodiment, the oscillator 12 can also have a hopping function. In other words, an oscillator 42 having a frequency hopping function as shown in FIG.

第３の実施の形態によれば、チャージポンプ回路１４とＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化された同期動作回路を提供することができる。   According to the third embodiment, since the charge pump circuit 14 and the driver circuit 30 that outputs the PWM motor drive voltage Vcm are synchronized with each other and the pulse source is shared, the circuit configuration for noise reduction is simplified. Thus, a synchronous operation circuit with reduced noise can be provided.

（第４の実施の形態）
第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ１０／ドライバ回路３０用の同期動作回路３の模式的ブロック構成は、図５に示すように、ヒステリシスＤＣＤＣコンバータ１０と、ヒステリシスＤＣＤＣコンバータ１０に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、三角波を発生する三角波発生器２８と、分周器１８および三角波発生器２８に接続され、分周信号および三角波を受信して、ヒステリシスＤＣＤＣコンバータ１０に同期して、ドライバ出力端子Ｐvcmに、ＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０とを備える。 (Fourth embodiment)
The schematic block configuration of the synchronous operation circuit 3 for the hysteresis DCDC converter 10 / driver circuit 30 according to the fourth embodiment is connected to the hysteresis DCDC converter 10 and the hysteresis DCDC converter 10, as shown in FIG. A frequency divider 18 that outputs a frequency-divided signal; a triangle wave generator 28 that is connected to the frequency divider 18 and generates a triangular wave; and a frequency divider 18 and a triangular wave generator 28 that are connected to receive the frequency-divided signal and the triangular wave. The driver circuit 30 outputs a PWM motor drive voltage Vcm to the driver output terminal Pvcm in synchronization with the hysteresis DCDC converter 10.

また、第４の実施の形態に係る同期動作回路３においても、図５に示すように、ヒステリシスＤＣＤＣコンバータ１０に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、ヒステリシスＤＣＤＣコンバータ１０の立上がり時のノイズレベルを抑制することができる。   Further, the synchronous operation circuit 3 according to the fourth embodiment may further include a soft start circuit 16 connected to the hysteresis DCDC converter 10 as shown in FIG. The soft start circuit 16 can suppress the noise level when the hysteresis DCDC converter 10 rises.

また、第４の実施の形態に係る同期動作回路３は、ヒステリシスＤＣＤＣコンバータ１０に接続されたホッピング機能部３２をさらに備えていても良い。   The synchronous operation circuit 3 according to the fourth embodiment may further include a hopping function unit 32 connected to the hysteresis DCDC converter 10.

第４の実施の形態に係る同期動作回路３に適用するホッピング機能部３２は、図６（ｂ）に示すように、例えば、中心周波数ｆ0に対して、周波数変位Δｆだけ周波数シフトした周波数ｆ−Δｆおよびｆ＋Δｆの範囲で、出力Ｖ１（ｄＢ）がフラットな周波数特性特性を有する。これに対して、図６（ａ）では、中心周波数ｆ0に対して、ピーク出力Ｖ0（ｄＢ）を有する周波数特性特性が示されている。これは、ホッピング機能を有していない周波数特性例を示す。このように、周波数ホッピング機能を備えることによって、ピーク出力レベルを低減し、かつ広帯域でフラットな出力特性を得ることができることから、ヒステリシスＤＣＤＣコンバータ１０のノイズレベルを低減化することができる。 As shown in FIG. 6B, the hopping function unit 32 applied to the synchronous operation circuit 3 according to the fourth embodiment, for example, has a frequency f shifted by a frequency displacement Δf with respect to the center frequency f 0 . The output V1 (dB) has a flat frequency characteristic characteristic in the range of −Δf and f + Δf. On the other hand, FIG. 6A shows frequency characteristic characteristics having a peak output V 0 (dB) with respect to the center frequency f 0 . This shows an example of frequency characteristics that do not have a hopping function. Thus, by providing the frequency hopping function, the peak output level can be reduced and a flat output characteristic can be obtained in a wide band, so that the noise level of the hysteresis DCDC converter 10 can be reduced.

第４の実施の形態に係る同期動作回路３に適用するホッピング機能部３２の構成は、例えば、図７（ａ）に示すように、コンパレータ２０の出力と他方の入力端子ＲＥＦとの間に接続されたアクティブフィードバック回路部（ＡＣＦＢ）３８と、コンパレータ２０の出力に接続されたセレクタ３６と、セレクタ３６によって選択され、アクティブフィードバック回路部３８に接続される複数の選択抵抗ＲS1、ＲS2、ＲS3…とを備える。他方の入力端子ＲＥＦには、接地電位との間にキャパシタＣ0が接続されている。 The configuration of the hopping function unit 32 applied to the synchronous operation circuit 3 according to the fourth embodiment is, for example, connected between the output of the comparator 20 and the other input terminal REF as shown in FIG. Active feedback circuit section (ACFB) 38, selector 36 connected to the output of the comparator 20, and a plurality of selection resistors R S1 , R S2 , R selected by the selector 36 and connected to the active feedback circuit section 38 S3 . A capacitor C 0 is connected between the other input terminal REF and the ground potential.

アクティブフィードバック回路部３８により、コンパレータ２０の他方の入力端子ＲＥＦに、複数の周波数成分を有するホッピング信号を供給することができる。すなわち、アクティブフィードバック回路部３８に接続される複数の選択抵抗ＲS1、ＲS2、ＲS3…によって、図７（ｂ）に示すホッピング信号の周波数を可変にすることができる。 The active feedback circuit unit 38 can supply a hopping signal having a plurality of frequency components to the other input terminal REF of the comparator 20. That is, the frequency of the hopping signal shown in FIG. 7B can be varied by a plurality of selection resistors R S1 , R S2 , R S3 ... Connected to the active feedback circuit unit 38.

第４の実施の形態に係る同期動作回路３に適用するホッピング機能部３２の別の構成例は、図８（ａ）に示すように、例えば、周波数ｆ0、ｆ0−Δｆおよびｆ0＋Δｆのように、周波数の異なる信号を出力する論理回路４０と、周波数の異なる信号を受信し、論理回路４０にフィードバック信号Ｓfbを供給すると共に、ヒステリシスＤＣＤＣコンバータ１０に複数の周波数成分を有するホッピング信号を供給する発振器４２とを備える。図８（ｂ）は、このような複数の周波数成分を有するホッピング信号の例である。図８（ｂ）の例では、周波数ｆ0−Δｆの成分を有するパルス数Ａ、周波数ｆ0の成分を有するパルス数Ｂ、周波数ｆ0＋Δｆの成分を有するパルス数Ｃ、周波数ｆ0の成分を有するパルス数Ｄ、周波数ｆ0−Δｆの成分を有するパルス数Ｅが示されている。パルス数Ａ〜Ｅは、パルス発生数（Ｎ）を表し、例えば、それぞれ１０個である。 Another configuration example of the hopping function unit 32 applied to the synchronous operation circuit 3 according to the fourth embodiment is, for example, frequencies f 0 , f 0 −Δf and f 0 + Δf as shown in FIG. As described above, the logic circuit 40 that outputs signals having different frequencies, the signals having different frequencies are received, the feedback signal Sfb is supplied to the logic circuit 40, and the hopping signal having a plurality of frequency components is supplied to the hysteresis DCDC converter 10. And an oscillator 42 to be supplied. FIG. 8B shows an example of such a hopping signal having a plurality of frequency components. In the example of FIG. 8 (b), the components of the pulse number A, number of pulses B, pulse number C, the frequency f 0 having the component of the frequency f 0 + Delta] f with a component of the frequency f 0 having the component of the frequency f 0 -.DELTA.f A pulse number D having a frequency F and a pulse number E having a component of frequency f 0 −Δf are shown. The number of pulses A to E represents the number of generated pulses (N), and is 10 for example.

第４の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０とＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化されたヒステリシスＤＣＤＣコンバータ同期動作回路を提供することができる。   According to the fourth embodiment, since the hysteresis DCDC converter 10 and the driver circuit 30 that outputs the PWM motor drive voltage Vcm are synchronized with each other and the pulse source is shared, the circuit configuration for noise reduction is simplified. Thus, a low-noise hysteresis DCDC converter synchronous operation circuit can be provided.

以上説明した少なくともひとつの実施形態によれば、パルス源を共通化し、回路構成が簡単化された同期動作回路を提供することができる。   According to at least one embodiment described above, it is possible to provide a synchronous operation circuit in which the pulse source is shared and the circuit configuration is simplified.

（その他の実施の形態）
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。 (Other embodiments)
As described above, the present invention has been described according to the first to fourth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

上述のホッピング機能部３２は、第４の実施の形態に限定されるものではなく、第１〜第２の実施の形態においても適用することができる。すなわち、図１〜図３のヒステリシスＤＣＤＣコンバータ１０においても同様に適用することができる。   The above-described hopping function unit 32 is not limited to the fourth embodiment, and can also be applied to the first and second embodiments. That is, the same can be applied to the hysteresis DCDC converter 10 of FIGS.

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

本発明の同期動作回路は、携帯電話、スマートフォン、ＰＤＡ、ポータブル・メディア・プレーヤー、デジタルカメラ、無線ＬＡＮなどのモバイル製品の電源に適用可能である。   The synchronous operation circuit of the present invention can be applied to a power source of mobile products such as a mobile phone, a smartphone, a PDA, a portable media player, a digital camera, and a wireless LAN.

１、２、３…同期動作回路
８…フィードバック回路
１０…ヒステリシスＤＣＤＣコンバータ
１２、４２…発振器
１４…チャージポンプ回路
１６…ソフトスタート回路
１８…分周器
２０…コンパレータ
２２…ドライバ
２４…スイッチ回路
２６…検出器
２８…三角波発生器
３０…ドライバ回路
３２…ホッピング機能部
３６…セレクタ
３８…アクティブフィードバック回路部
４０…論理回路
Ｒ１、Ｒ２、ＲS1、ＲS2、ＲS3…抵抗
Ｌ…インダクタ
Ｃ、Ｃo…キャパシタ
Ｐvcp…チャージポンプ出力端子
Ｐvcm…ドライバ出力端子
Ｐi…入力端子
Ｐd…ドレイン端子
ＰＤＤ…電源端子
ＶＤＤ…電源電圧
ｆ0…中心周波数
Δf…周波数変位 1, 2, 3 ... Synchronous operation circuit 8 ... Feedback circuit 10 ... Hysteresis DCDC converter 12, 42 ... Oscillator 14 ... Charge pump circuit 16 ... Soft start circuit 18 ... Frequency divider 20 ... Comparator 22 ... Driver 24 ... Switch circuit 26 ... Detector 28 ... Triangular wave generator 30 ... Driver circuit 32 ... Hopping function section 36 ... Selector 38 ... Active feedback circuit section 40 ... Logic circuits R1, R2, R S1 , R S2 , R S3 ... Resistance L ... Inductors C, Co ... Capacitor Pvcp ... Charge pump output terminal Pvcm ... Driver output terminal Pi ... Input terminal Pd ... Drain terminal PDD ... Power supply terminal VDD ... Power supply voltage f0 ... Center frequency Δf ... Frequency displacement

Claims (5)

ヒステリシスＤＣＤＣコンバータと、
前記ヒステリシスＤＣＤＣコンバータに接続され、分周信号を出力する分周器と、
前記分周器に接続され、前記分周信号を受信して、前記ＤＣＤＣコンバータに同期して、チャージポンプ電圧を出力するチャージポンプ回路とから構成されると共に、前記分周信号によって前記チャージポンプ回路を前記ＤＣＤＣコンバータに同期させるように各々のパルス源を共通化することで、ＡＣノイズレベルを低減するノイズ低減回路
を備え、
前記ヒステリシスＤＣＤＣコンバータは、
入力端子に接続され、互いに直列接続された第１抵抗および第２抵抗と、
前記第１抵抗および第２抵抗によって分圧された入力電圧を一方の入力端子に入力し、他方の入力端子に参照電圧を入力するコンパレータと、
前記コンパレータの出力に接続されたドライバと、
前記ドライバに接続されたｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタと
を備え、
前記分周器は、前記コンパレータの出力に接続されることを特徴とする同期動作回路。 A hysteresis DC-DC converter;
A frequency divider connected to the hysteresis DCDC converter and outputting a frequency-divided signal;
A charge pump circuit that is connected to the frequency divider, receives the frequency-divided signal, and outputs a charge pump voltage in synchronization with the DCDC converter; and the charge-pump circuit according to the frequency-divided signal Including a noise reduction circuit for reducing the AC noise level by sharing each pulse source so as to synchronize with the DCDC converter ,
The hysteresis DC-DC converter is
A first resistor and a second resistor connected to the input terminal and connected in series with each other;
A comparator that inputs the input voltage divided by the first resistor and the second resistor to one input terminal and inputs a reference voltage to the other input terminal;
A driver connected to the output of the comparator;
A p-channel MOS transistor and an n-channel MOS transistor connected to the driver;
With
The synchronous operation circuit , wherein the frequency divider is connected to an output of the comparator . 前記ヒステリシスＤＣＤＣコンバータの前記入力端子と前記ｐチャネルＭＯＳトランジスタのドレイン端子間に接続され、前記ヒステリシスＤＣＤＣコンバータの発振動作を制御するフィードバック回路を備えることを特徴とする請求項１に記載の同期動作回路。2. The synchronous operation circuit according to claim 1, further comprising a feedback circuit that is connected between the input terminal of the hysteresis DCDC converter and a drain terminal of the p-channel MOS transistor and controls an oscillation operation of the hysteresis DCDC converter. . 前記チャージポンプ回路のチャージポンプ出力端子に接続され、前記チャージポンプ電圧を検出する検出器と、
前記検出器および前記分周器と前記チャージポンプ回路との間に接続され、前記検出器および前記分周器の出力を受信して、前記ヒステリシスＤＣＤＣコンバータの動作モードをＰＷＭモードとＰＦＭモードとの間で切り替えるスイッチ回路と
を備え、前記チャージポンプ回路は、前記スイッチ回路を介して前記分周器の出力を受信することを特徴とする請求項１または２に記載の同期動作回路。 A detector connected to a charge pump output terminal of the charge pump circuit for detecting the charge pump voltage;
It is connected between the detector and the frequency divider and the charge pump circuit, receives the outputs of the detector and the frequency divider, and sets the operation mode of the hysteresis DCDC converter between PWM mode and PFM mode. Switch circuit to switch between
The synchronous operation circuit according to claim 1, wherein the charge pump circuit receives an output of the frequency divider via the switch circuit . 前記ヒステリシスＤＣＤＣコンバータに接続されたソフトスタート回路をさらに備えることを特徴とする請求項１〜３のいずれか１項に記載の同期動作回路。The synchronous operation circuit according to claim 1, further comprising a soft start circuit connected to the hysteresis DCDC converter. 通信機器であって、Communication equipment,
ヒステリシスＤＣＤＣコンバータと、A hysteresis DC-DC converter;
前記ヒステリシスＤＣＤＣコンバータに接続され、分周信号を出力する分周器と、A frequency divider connected to the hysteresis DCDC converter and outputting a frequency-divided signal;
前記分周器に接続され、前記分周信号を受信して、前記ＤＣＤＣコンバータに同期して、チャージポンプ電圧を出力するチャージポンプ回路とから構成されると共に、前記分周信号によって前記チャージポンプ回路を前記ＤＣＤＣコンバータに同期させるように各々のパルス源を共通化することで、前記通信機器の通信周波数帯域のＡＣノイズレベルを低減するノイズ低減回路A charge pump circuit that is connected to the frequency divider, receives the frequency-divided signal, and outputs a charge pump voltage in synchronization with the DCDC converter; and the charge-pump circuit according to the frequency-divided signal The noise reduction circuit reduces the AC noise level in the communication frequency band of the communication device by making each pulse source common so as to synchronize with the DCDC converter
を備え、With
前記ヒステリシスＤＣＤＣコンバータは、The hysteresis DC-DC converter is
入力端子に接続され、互いに直列接続された第１抵抗および第２抵抗と、A first resistor and a second resistor connected to the input terminal and connected in series with each other;
前記第１抵抗および第２抵抗によって分圧された入力電圧を一方の入力端子に入力し、他方の入力端子に参照電圧を入力するコンパレータと、A comparator that inputs the input voltage divided by the first resistor and the second resistor to one input terminal and inputs a reference voltage to the other input terminal;
前記コンパレータの出力に接続されたドライバと、A driver connected to the output of the comparator;
前記ドライバに接続されたｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタとA p-channel MOS transistor and an n-channel MOS transistor connected to the driver;
を備え、With
前記分周器は、前記コンパレータの出力に接続されることを特徴とする通信機器。The communication device, wherein the frequency divider is connected to an output of the comparator.
JP2010189921A 2010-08-26 2010-08-26 Synchronous operation circuit and communication equipment Active JP5732214B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010189921A JP5732214B2 (en) 2010-08-26 2010-08-26 Synchronous operation circuit and communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010189921A JP5732214B2 (en) 2010-08-26 2010-08-26 Synchronous operation circuit and communication equipment

Publications (2)

Publication Number Publication Date
JP2012050244A JP2012050244A (en) 2012-03-08
JP5732214B2 true JP5732214B2 (en) 2015-06-10

Family

ID=45904450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010189921A Active JP5732214B2 (en) 2010-08-26 2010-08-26 Synchronous operation circuit and communication equipment

Country Status (1)

Country Link
JP (1) JP5732214B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950946B (en) * 2019-01-29 2023-12-15 苏州智浦芯联电子科技股份有限公司 Frequency hopping control circuit of off-line single-side voltage stabilizing control system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240694A (en) * 1994-02-28 1995-09-12 Matsushita Electric Ind Co Ltd Integrated circuit
JP2002369501A (en) * 2001-06-05 2002-12-20 Sharp Corp Stabilized power unit
JP4364554B2 (en) * 2002-06-07 2009-11-18 株式会社ルネサステクノロジ Switching power supply device and switching power supply system
JP4639585B2 (en) * 2003-12-02 2011-02-23 日産自動車株式会社 Motor control device, motor control method, and vehicle including motor control device
JP4493456B2 (en) * 2003-12-10 2010-06-30 ローム株式会社 Power supply device and portable device using the same
JP4675124B2 (en) * 2005-03-10 2011-04-20 ローム株式会社 Switching regulator
JP4686285B2 (en) * 2005-07-14 2011-05-25 三洋電機株式会社 Switching control circuit, DC-DC converter
KR100982169B1 (en) * 2005-10-09 2010-09-15 시스템 제너럴 코퍼레이션 Switching control circuit for primary-side controlled power converters
JP4488235B2 (en) * 2006-02-01 2010-06-23 三菱電機株式会社 Electric power steering device
JP2009022093A (en) * 2007-07-11 2009-01-29 Ricoh Co Ltd Multi-output power supply unit

Also Published As

Publication number Publication date
JP2012050244A (en) 2012-03-08

Similar Documents

Publication Publication Date Title
US11522456B2 (en) Supply modulator for power amplifier
US7714557B2 (en) DC-DC converter, power supply system, and power supply method
KR102062541B1 (en) Charge pump regulator circuit
JP6210565B2 (en) Charge pump regulator and control method thereof
CN107911019B (en) Cross-coupled charge pump
WO2006070524A1 (en) Power supply circuit, charge pump circuit, and portable device provided with them
US10897195B2 (en) Apparatus and method for charge pump power conversion
JP2008092712A (en) Pwm/pfm control circuit and switching power-supply circuit
JP5584463B2 (en) Switching regulator control circuit, power supply device using the same, and electronic equipment
US11063515B2 (en) Power converter
US10447250B2 (en) Multi-stage frequency dividers and poly-phase signal generators
JP2012200134A (en) Dc/dc converter and television using the same
EP1920536B1 (en) Integrated rc oscillator with high frequency stability, notably for an integrated switched-mode power supply
JP5732214B2 (en) Synchronous operation circuit and communication equipment
US7982337B2 (en) DC-DC converter control circuit
US10152077B2 (en) Voltage generating circuit and pre-driving signal generating module
WO2017217250A1 (en) Power converter unit
JP5966503B2 (en) Buck-boost DC-DC converter and portable device
JP2009188729A (en) Oscillation frequency control circuit, dc-dc converter with the oscillation frequency control circuit, and semiconductor device
JP5735250B2 (en) Switching control device, power conversion device, and integrated circuit
JP2020202690A (en) Power supply circuit, integrated circuit, method of supplying of power supply voltage
US11581803B2 (en) Driving circuit with EMI reduction
US11595029B2 (en) Switch circuit
JP2019057751A (en) Charge-pump circuit and pll circuit
JP2880108B2 (en) Power supply control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R150 Certificate of patent or registration of utility model

Ref document number: 5732214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150