JP5727022B2 - インタフェースポート向けインタフェースモニタリング装置 - Google Patents
インタフェースポート向けインタフェースモニタリング装置 Download PDFInfo
- Publication number
- JP5727022B2 JP5727022B2 JP2013533140A JP2013533140A JP5727022B2 JP 5727022 B2 JP5727022 B2 JP 5727022B2 JP 2013533140 A JP2013533140 A JP 2013533140A JP 2013533140 A JP2013533140 A JP 2013533140A JP 5727022 B2 JP5727022 B2 JP 5727022B2
- Authority
- JP
- Japan
- Prior art keywords
- interface
- data line
- monitoring
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Description
【０００１】
【技術分野】
【０００２】
本発明は、少なくとも１つの第一のデータラインにより周辺装置を接続するインタフェースポート向けインタフェースモニタリング装置に関する。
さらに、本発明は、ＵＳＢホストアダプタにおける係るインタフェースモニタリング装置の使用に関する。
【背景技術】
【０００３】
ＵＳＢインタフェース及び技術的に類似のインタフェースは、「ホットプラグ（hot plugging）」として知られている技術をサポートし、すなわちホストアダプタ及び／又は周辺装置の動作の間にホストアダプタへの周辺装置の接続、ホストアダプタからの周辺装置の接続の解除をサポートする。同時に、「ホットプラグ」は、マウス、キーボード、メモリスティック、外部ハードディスク等のような異なるデバイスタイプの多様性をサポートする。
【０００４】
特に、外部の大容量記憶媒体が動作しているコンピュータシステムに接続されているとき、ホストシステムのシステムのセキュリティが危険にさらされるという危険がある。例として、ＵＳＢメモリスティックの接続は、ウィルス又は他のマルウェアをホストコンピュータシステムに伝達する場合がある。さらに、比較的大量のデータを盗み取ることは非常に簡単である。
【０００５】
これらの問題及び類似の問題に対処するため、所定のデバイスタイプをコンピュータシステムに接続するのを防止するモニタリング及びフィルタメカニズムが知られている。
【０００６】
周辺装置を接続するためにポジティブデータラインＤ＋及びネガティブデータラインＤ−を有する少なくとも１つのディファレンシャルインタフェースポート向けインタフェースモニタリング装置は、DE102008035103A1から知られている。これは、ＵＳＢ仕様２.０に基づいてインタフェースポートをモニタリングするインタフェースモニタリング装置を特に開示している。ここで記載されている回路は、連続する差動信号を使用するデータラインをモニタリング及びデアクチベートするのに特に適している。
【０００７】
ＵＳＢ２.０規格は、僅か４８０Ｍｂｉｔ/ｓのデータ伝送速度でのデータ伝送を可能にする。更に高いデータ伝送速度でのデータ伝送を可能にするため、後のＵＳＢ３.０規格は、最大で５Ｇｂｉｔ/ｓでのデータ伝送を可能にする変化する物理インタフェースポートを提供する。ＵＳＢ２.０規格に基づいた双方向の、ディファレンシャルラインのペアに加えて、２つの更なる容量結合された、単方向の、ディファレンシャルラインのペアＲＸ（Super Speed Receiver Differential Pair）及びＴＸ（Super Speed Transmitter Differential Pair）が提供され、このペアは、ＵＳＢホストアダプタとこれに接続されるＵＳＢ装置との間の双方向の高速通信を可能にする。さらに、ＵＳＢ３.０規格は、ＵＳＢポートに接続される装置のエネルギー管理に特に関連する更なる変化を有する。
【０００８】
従来技術から知られているインタフェースモニタリング装置は、新たなＵＳＢ３.０規格に基づいてインタフェースポートをモニタするための制限された適合性のみを有する。理由は、第一に、更なる単方向のデータラインで使用されるシグナリングは、データラインの容量結合のために、ＵＳＢ２.０仕様に基づく双方向のデータラインＤ＋及びＤ−を介してのシグナリングとは基本的に異なるためである。さらに、ＵＳＢ２.０仕様で記載されるインタフェースモニタリング装置は、更なるディファレンシャルラインのペアを介してのシグナリングを認識せず、従って、ＵＳＢ３.０デバイスが接続されたときに、インタフェースポートの故意でないデアクチベーションを開始する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、第一に、比較的簡単な設計からなり、第二に、全ての場合において意図されたプロテクション効果を保証することができる改善されたインタフェースモニタリング装置を提供することにある。本発明のインタフェースモニタリング装置は、例えばＵＳＢ仕様３.０に基づいて、容量結合されたインタフェースポートでのデバイスの接続の解除を安全且つ確実にモニタするのに適することが特に意図される。
【課題を解決するための手段】
【００１０】
上述された目的は、請求項１記載のインタフェースモニタリング装置及び請求項１０記載のインタフェースモニタリング装置の使用により達成される。
【００１１】
第一の改良に基づいて、少なくとも１つの第一のデータラインによりインタフェースチップに周辺装置を接続するインタフェースポート向けインタフェースモニタリング装置が記載される。本装置は、インタフェースチップとインタフェースポートとの間で配置される容量素子であって、第一のデータラインをインタフェースチップに容量結合する容量素子を有する。インタフェースモニタリング装置は、インタフェースポートで第一のデータラインに結合される第一のモニタリング回路であって、第一のデータラインのデバイスエンドの終端をモニタし、第一のデータラインの終端が存在しないことが識別された場合に、第一の制御信号を供給する第一のモニタリング回路を備える。インタフェースモニタリング装置は、第一のデアクチベーション回路を更に有し、第一のデアクチベーション回路は、第一の制御信号が第一のモニタリング回路により提供されたとき、インタフェースモニタリング装置がリセットされるまで、インタフェースポートの第一のデータラインを介してデータトラフィックを永続的に停止する。
【００１２】
第一のリファインメントに基づくインタフェースモニタリング装置は、例えばＵＳＢ３.０規格に基づいて、コストアダプタとこれに接続されるインタフェースポートとの間での容量結合の提供により、より高いデータ伝送速度が達成される状況を考慮する。容量素子は、第一のデータラインのＤＣ成分の減結合を促進する。同時に、容量素子は、ＡＣ成分の結合を達成する。
【００１３】
本発明に係るモニタリング回路は、容量素子のダウンストリームにある、すなわちインタフェースポート又はこれに接続される周辺装置で、第一のデータラインのデバイスエンドの終了をモニタリングすることで、容量結合を利用する。データラインの終了のモニタラインは、従って、第一のデータラインを介して使用される高周波シグナリングとは独立である。
【００１４】
１つの有利な改良に基づいて、モニタリング回路は、少なくとも１つの第一のデータラインの出力インピーダンスを決定し、出力インピーダンスの予め決定された閾値を超えた場合に、第一の制御信号を提供する。少なくとも１つのデータラインの出力インピーダンスの決定は、第一のデータラインの終端に関する簡単且つ安全な識別を可能にし、従って周辺装置の接続及び接続の解除を可能にする。
【００１５】
更なる有利な改良に基づいて、インタフェースモニタリング装置は、基準電圧を生成する回路、生成された基準電圧を少なくとも１つの第一の信号ラインの出力インピーダンスに依存する電圧レベルと比較するコンパレータとにより特徴付けられる。基準電圧と少なくとも１つの第一のデータラインの出力インピーダンスに依存する電圧レベルとの比較は、第一のデータラインの出力インピーダンスの簡単な決定を可能にする。
【００１６】
更なる有利な改良に基づいて、インタフェースモニタリング装置は、インタフェースポートの第三のデータラインに結合される少なくとも１つの第二のモニタリング回路であって、少なくとも１つの第三のデータライン上のアクティビティをモニタし、第三のデータライン上でのアクティビティが存在しないことが識別された場合に、第二の制御信号を供給する第二のモニタリング回路を有しており、第三のインタフェースラインを介してのデータの伝送は、第一のデータラインを介してのデータの伝送とは独立である。
【００１７】
係るインタフェースモニタリング装置は、ＵＳＢ２.０仕様とＵＳＢ３.０仕様の両者に基づくデバイスが接続されるホストアダプタにおける使用に特に適している。ＵＳＢ２.０及びＵＳＢ３.０仕様に基づくシグナリングは個別のデータラインを介して行われるので、異なるデータラインの個別のモニタリングは、それらの速度のクラスに係わらず、係るインタフェースからＵＳＢ装置の接続の解除を識別するために有利である。
【００１８】
更なる有利な改良に基づいて、第一のデアクチベーション回路は、第一のモニタリング回路が第一の制御信号を供給し、同時に第二のモニタリング回路が第二の制御信号を供給したときにのみ、インタフェースポートの第一及び第三のデータラインを介してデータトラフィックを永続的に停止する。係るデアクチベーション回路は、２つの異なるデータラインの１つでのアクティビティがない場合に、デアクチベーション回路の故意でない始動を防止することができる。
【００１９】
１つの代替的な改良に基づいて、インタフェースモニタリング装置は、第二の制御信号が第二のモニタリング回路により供給されたとき、インタフェースモニタリング装置がリセットされるまで、インタフェースポートの第三のデータラインを介してデータトラフィックウを永続的に停止する第二のデアクチベーション回路により特徴付けされる。開始からの異なるデータラインを介してのシグナリング間の変化をなくすことが可能な場合、第一及び第二のモニタリング及びデアクチベーション回路は、互いに独立に動作することもできる。
【００２０】
記載されたインタフェースモニタリング装置は、ＵＳＢインタフェースポートを少なくとも有するＵＳＢホストアダプタにおける使用に特に適している。ＵＳＢインタフェースポートは、第一の速度でデータを同時に送信及び受信するための、少なくとも１つの第一のディファレンシャルワイヤと少なくとも１つの第二のディファレンシャルワイヤのペア、及び少なくとも１つの第二の速度でデータをランダムに送信又は受信する第三のディファレンシャルワイヤのペアを有する。
【００２１】
本発明の更なる有利な改良は、従属の請求項で記載されており、以下の例示的な実施の形態の記載で記載されている。
【００２２】
本発明の異なる例示的な実施の形態は、図面を参照して以下に詳細に説明される。この場合、同じ参照符号は、異なる例示的な実施の形態で同じ又は類似であるコンポーネントについて使用される。
【図面の簡単な説明】
【００２３】
【図１】ＵＳＢホストアダプタをもつコンピュータシステムを含むアレンジメントを示す。
【図２】第一のモニタリング回路を例示する図である。
【図３】異なるデータラインを同時にモニタリングするインタフェースモニタリング装置を例示する図である。
【図４】異なるデータラインの結合されたモニタリングの動作方法を例示する図である。
【図５】インタフェースモニタリング装置の詳細な回路図を示す。
【図６】異なる動作状態におけるＵＳＢホストアダプタの制御を概念的に与えるフローチャートである。
【発明を実施するための形態】
【００２４】
図１は、コンピュータシステム１と、コンピュータシステム１に接続される２つの周辺装置２Ａ，２Ｂとを備えるアレンジメントを示す。周辺装置２Ａ，２Ｂは、それぞれのＵＳＢコネクション３Ａ，３Ｂによりコンピュータシステム１に接続される。例示的な実施の形態では、ＵＳＢ装置２Ａは、ＵＳＢ２.０規格に基づく周辺装置である。例示的な実施の形態では周辺装置２Ｂは、ＵＳＢ３.０規格に基づく周辺装置である。
【００２５】
コンピュータシステム１は、第一のインタフェースポート４Ａ及び第二のインタフェースポート４Ｂを備えており、これら第一のインタフェースポート４Ａ及び第二のインタフェースぽト４Ｂに、ＵＳＢコネクション３Ａ及び３Ｂが接続される。インタフェースポート４Ａ及び４Ｂは、インタフェースモニタリング装置５に接続される。インタフェースモニタリング装置５は、インタフェースポート４Ａを作動させ、周辺装置２Ａ及び２Ｂとコンピュータシステム１との間でのデータのやり取りを制御するインタフェースチップ６に接続される。例示として、Ｉ／Ｏコントローラハブ（ＩＣＨ）又は個別のインタフェースコントローラとして知られる。制御信号ＳＥＣは、ＢＩＯＳチップ７により使用され、モニタリング装置５を作動させる。インタフェースポート４Ａ及び４Ｂのモニタリングの間にＢＩＯＳによる更なる相互作用が必要とされない。インタフェースチップ６は、インタフェースポート４Ａ及び４Ｂを初期化するプログラムコードをもつＢＩＯＳチップ７に接続される。
【００２６】
インタフェースチップ６は、ＵＳＢホストアダプタ８のコアを形成する。しかし、リファインメントに依存して、インタフェースモニタリング装置５は、図２に示されるように、ホストアダプタ８の一部でもある。任意に、インタフェースポート４Ａ及び４Ｂ自身及び／又はＢＩＯＳチップ７のような作動のための更なる部分は、ホストアダプタ８の一部でもある。第一のインタフェースポート４Ａから、ＵＳＢ２.０規格に基づく周辺装置２Ａの接続を絶つことをモニタリングするやり方は、特許出願DE102008035103A1に詳細に既に記載されており、この点で、この特許出願の開示内容が引用される。従って、以下の記載は、第二のインタフェースポート４Ｂからの接続を絶つため、ＵＳＢ３.０仕様に基づく周辺装置２Ｂのモニタリングに本質的に関連する。
【００２７】
図２は、第一のデータライン２１Ａを監視する第一のモニタリング回路２０を示す。例示的な実施の形態では、第一のデータライン２１Ａは、ＵＳＢ３.０規格に基づく周辺装置２Ｂにインタフェースチップ６からのデータを転送する第一のディファレンシャルワイヤペア２１からのラインである。
【００２８】
図２から分かるように、第一のデータライン２１Ａは、インタフェースチップ６をインタフェースポート４Ｂに容量結合するキャパシタＣ１を備える。キャパシタＣ１は、インタフェースチップ６と、インタフェースポート４Ｂ又はインタフェースポートに接続される周辺装置２Ｂとの間のＤＣ成分の減結合（decoupling）、ＡＣ成分の結合（coupling）を同時に促進する。
【００２９】
図２から同様に明らかなように、ＵＳＢ３.０仕様は、ディファレンシャルワイヤのペア２１の両方のデータライン２１Ａ及び２１Ｂのデバイスエンドの終端（device-end termination）を提供する。例示的な実施の形態では、第一のデータライン２１Ａ及び関連する更なるデータライン２１Ｂの両者は、それぞれの終端用の抵抗２３Ａ又は２３Ｂを介してグランド電位に接続される。さらに、データライン２１Ａ及び２１Ｂは、デバイスエンドの受信回路２２に接続される。
【００３０】
周辺装置２Ｂの接続、これにより間接的に、インタフェースポート４ＢからＵＳＢ装置２Ｂの接続を絶つことを識別するため、第一のモニタリング回路２０は、供給電圧Ｕ０に基づいて、基準電圧を供給するレジスタＲ３及びＲ４を有する分圧器を有する。
【００３１】
例示的な実施の形態では、電圧Ｕ０は、例えば２Ｖであり、従って第一のデータライン２１Ａを介してのシグナリングのため、ＵＳＢ規格に基づいて要求される２.２Ｖの最大電圧以下である。抵抗Ｒ３及びＲ４を有する分圧器は、例えばコンパレータＤ１の入力６で、１.９Ｖの基準電圧を供給するために使用される。同時に、抵抗Ｒ１及びＲ２を有する第二の分圧器は、インタフェースポート４Ｂでの電圧降下、従って間接的に、キャパシタＣ１のダウンストリームにある第一のデータライン２１Ａの出力インピーダンスを決定するために使用される。
【００３２】
図２が示すように、周辺装置２Ｂが関連するインタフェースポート４Ｂに接続される場合、第一のデータライン２１Ａは、キャパシタＣ１のダウンストリームにある終端用の抵抗２３を介してグランド電位に接続される。抵抗Ｒ２は、電流を流し、その結果、コンパレータＤ１の非反転入力での電圧レベルが基準レベル以下に下がり、コンパレータＤ１の出力は、低出力レベルを示す。対照的に、第二のインタフェースポート４Ｂに接続される周辺装置２Ｂが存在しない場合、第一のデータライン２１Ａの出力は、キャパシタＣ１のダウンストリームで高インピーダンスに変わる。これは、分圧器の抵抗Ｒ２が電流を流さず、コンパレータＤ１の非反転入力でのレベルが動作電圧Ｕ０に上昇することを意味する。従って、コンパレータＤ１の出力は、論理レベル「ハイ」に切り替わる。
【００３３】
モニタリング回路２０の基準電圧は、約５００ｍＶの第一のデータライン２１Ａで、ＵＳＢ３.０規格に基づく動作の間に供給される最大電圧が考慮されるように、目的にかなって選択される。さらに、高い値の抵抗Ｒ１及びＲ２の使用により、第一のデータライン２１Ａを介して信号品質の低下を回避することができる。
【００３４】
図３は、ＵＳＢ２.０及びＵＳＢ３.０規格に基づくシグナリングのためのデータラインを同時に監視するインタフェースモニタリング装置５の概念的なアレンジメントを示す。モニタリング装置５は、インタフェースチップ６（図示せず）から、インタフェースポート４に接続される周辺装置２（図示せず）にデータを転送する第一のディファレンシャルワイヤのペア２１からの第一のデータライン２１Ａ及び２１Ｂの入力３０を有する。さらに、インタフェースモニタリング装置５は、インタフェースチップ６に送出するため、周辺装置２からのデータを受信する第二のディファレンシャルワイヤのペア３１からの第二のデータライン３１Ａ及び３１Ｂを有する。ワイヤペア２１及び３１は、例えば５Ｇｂｉｔ／ｓといった、特に５００Ｍｂｉｔ／ｓを超える高速でデータを転送するために使用される。最終的に、インタフェースモニタリング装置５は、例えば４８０Ｍｂｉｔ／ｓ以下といった低速で、インタフェースチップ６と周辺装置２との間でデータを双方向的に転送する第三のディファレンシャルワイヤペア３２からの２つの第三のデータライン３２Ａ，３２Ｂを有する。
【００３５】
モニタリング装置５は、第一のモニタリング回路２０及び第二のモニタリング回路３３を有する。第一のモニタリング回路２０は、第一のデータライン２１Ａ又は２１Ｂの少なくとも１つの終端をモニタリングするために使用され、例示として、図２に示される第一のモニタリング回路２０に対応する。代替的に又は付加的に、第一のモニタリング回路２０は、第二のデータライン３１Ａ又は３１Ｂのうちの１つをモニタすることができる。第二のデータライン３１Ａ及び３１Ｂの一方又は両方をモニタリングするために提供される更なるモニタリング回路が存在する場合があることは言うまでもない。第二のモニタリング回路３３は、第三のデータライン３２Ａ及び３２Ｂでのアクティビティを監視する。特に、第二のモニタリング回路３３は、例えばDE102008035103A1で開示されるように、第三のデータライン３３Ａ及び３３Ｂをもつディフェレンシャルラインのペアを介してデータの転送が行われるかをモニタする。
【００３６】
ＵＳＢ規格に基づく周辺装置２は、第一のデータライン２１Ａ及び２１Ｂ及び第二のデータライン３１Ａ及び３１Ｂ、又は第三のデータライン３３Ａ及び３３Ｂの何れかを介してのデータを転送する。対照的に、ＵＳＢ３.０規格に基づいて、ワイヤペア２１，３１及び３２の全てを介してデータの同時の転送を提供しない。従って、モニタリング回路２０及び３３の少なくとも１つは、それぞれ関連するワイヤペア２１及び３１又は３２が使用されていないことを示す制御信号を送出する。ＵＳＢ２.０デバイスがＵＳＢ３.０ホストアダプタに接続されている場合、例えば第一及び第二のデータライン２１Ａ，２１Ｂ，３１Ａ及び３１Ｂは、ＵＳＢ２.０デバイスにより終端されず、第一のモニタリング回路２０は、第一の制御信号を伝送する。ＵＳＢ３.０デバイスがＵＳＢ３.０ホストアダプタに接続されるとき、他方で、第一のデータライン２１Ａ及び２１Ｂ並びに第二のデータライン３１Ａ及び３１Ｂを介して通信が排他的に行われる一方、第三のデータライン３２Ａ及び３２Ｂを介して情報が転送されない。従って、第二のモニタリング回路３３は、この場合、第二の制御信号を伝送する。
【００３７】
これらのケースにおいて、インタフェースポート４からＵＳＢ周辺装置２の接続を絶つことの故意でない検出を防止するため、図３に示されるインタフェースモニタリング装置５は、第一のモニタリング回路２０からの第一の制御信号を第二のモニタリング回路３３からの第二の制御信号と論理的に結合する任意の論理回路３４を有する。特に、論理回路３４は、第一のモニタリング回路２０からの第一の制御信号と第二のモニタリング回路３３からの第二の制御信号の両者がそれぞれ関連するデータライン２１Ａ，２１Ｂ，３１Ａ，３１Ｂ，３２Ａ及び３２Ｂが使用されていないことを示すときにのみ、共通のデアクチベーション回路３５へのインタフェースポート４の接続を永久に絶つ制御信号を出力する。
【００３８】
代替的に、データライン２１Ａ，２１Ｂ，３１Ａ及び３１Ｂ又は３２Ａ及び３２Ｂの個別のデアクチベーション回路３５Ａ及び３５Ｂを設けることも可能である。この場合、論理回路３４なしで済ますことも可能である。しかし、動作の間、ホストアダプタ８又はホストアダプタ８に接続される周辺装置２の動作モードを変えることは可能ではない。現在のＵＳＢ規格において、動作モードの係る切り替えは提供されていない。
【００３９】
インタフェースモニタリング装置５の個別のモニタリング及びセキュリティコンポーネントの論理結合は、図４に再び示される。論理回路３４による第一及び第二の制御信号の論理結合に加えて、この図は、ＵＳＢ２.０規格又はＵＳＢ３.０規格に基づくオリジナルデバイスの識別子は、異なるセキュリティチェックを実行する基礎として受け止められることを明らかにする。これらは、図６を参照して後に詳細に記載される。
【００４０】
図５は、インタフェースモニタリング装置５の詳細な回路図を示す。図２を参照して既に記載された第一のモニタリング回路のほかに、インタフェースモニタリング装置５は、デアクチベーション回路３５及び論理回路３４を詳細に例示している。対照的に、ＵＳＢ２.０規格に基づくデータラインＤ＋及びＤ−をモニタリングする第二のモニタリング回路３３は、その明確さを維持するため、図５では示されていない。代わりに、図５に示される論理回路３４には、第二のモニタリング回路３３が第三のデータライン３２Ａ及び３２Ｂでのアクティビティがないために始動されていることを示す制御信号DISABLE_USB2_0_Hがが供給される。
【００４１】
論理回路３４は、４つの論理ゲートＤ７０Ａ〜Ｄ７０Ｄ及びフリップフロップチップＤ６１を本質的に含む。第一の論理ゲートＤ７０Ａは、モニタリング回路２０が原理的に作動されているかを示す更なる制御信号USB_30_SECURITY_EN_Hを受ける。例示として、この信号は、ブートの間にＢＩＯＳチップ７により供給される。フリップフロップチップＤ６１は、モニタリング回路２０が始動された後にモニタリング回路２０の状態を記憶し、ひとたび始動されると、オペレーティングシステム又は別のソフトウェアコンポーネントによりモニタリング回路２０がリセットされるのを防止する。フリップフロップチップによるモニタリングは、インタフェースポート４の再初期化を必要とする、スリープ状態にコンピュータシステム１が入るときにのみ割り込みされる。この例は、ＡＣＰＩ状態Ｓ４（Hibernate）及びＳ５（Soft-off）である。このため、制御信号SLEEP_S4-S5_Lは、フリップフロップＤ６１のクロック入力を介して供給される。最終的な制御信号P3V3P_Auxは、コンピュータシステム１からの補助電圧が最初に供給されたときに、フリップフロップＤ６１をリセットするために最終的に使用される。これは、特にコンピュータシステムがリセット又はリスタートされた場合である。後続の第二のロジックゲートＤ７０Ｂは、第一のモニタリング回路７０からの制御信号と、第二のモニタリング回路３３からのモニタリング信号とを論理的に結合するために使用され、制御信号は、フリップフロップチップＤ６１及び第二によりバッファリングされる。
【００４２】
第三のロジックゲートＤ７０Ｃは、第一のデータライン２１Ａ及び２１Ｂの動作を永久に停止するため、デアクチベーション回路３５Ａからの結合された制御信号を供給するために使用される。更なるロジックゲートＤ７０Ｄは、ＵＳＢ２.０プロトコルに基づいて、同じ制御信号を、第三のデータライン３２Ａ及び３２Ｂの動作を停止するため、図５に示されていない更なる回路に供給するために使用される。
【００４３】
デアクチベーション回路３５Ａは、２つのトランジスタＶ７０及びプルダウン抵抗Ｒ７０及びＲ７１を介して、インタフェースチップ６（図示せず）への接続のための入力３０で、第一のデータライン２１Ａ及び２１Ｂを、特にグランド電位である予め決定された基準電位に引き下ろす。これは、キャパシタＣ６０又はＣ６１を介して結合されるデータライン２１Ａ及び２１Ｂを介しての周辺装置２（図示せず）とインタフェースチップ６との間の通信がもはや可能ではないことを意味する。
【００４４】
図５では、高周波スイッチングエレメントＤ９９は、デアクチベーション回路３５Ａに対する代替として提供される。高周波スイッチングエレメントＤ９９は、容量素子Ｃ６０及びＣ６１のアップストリーム又はダウンストリームの何れかにある第一のデータライン２１Ａ及び２１Ｂにループされ、同様に、インタフェースポート４とインタフェースチップ６との間の通信を中断する。
【００４５】
図５に示されるモニタリング回路２０の特定の実現は、第一のデータライン２１Ａ及び２１Ｂの両者の同時のモニタリングのため、図２に示されるモニタリング回路２０の概念的な例示とは異なる。抵抗Ｒ４１の周りの円により示されるように、周辺装置２により両端での終端は、単一のデータライン２１Ａ又は２１Ｂのモニタリングが接続を絶つことを検出するのに十分であることを意味するので、このコンポーネントの調整は任意である。
【００４６】
インタフェースモニタリングは、周辺装置２の接続及び接続を絶つことに加えて、そのデバイスクラスがセキュリティコンポーネントによりチェックされる場合に更に改善することができる。係る改善されたリファインメントのためにコンピュータシステム１に含まれるインタフェースモニタリング装置５をもつコンピュータシステム１の開始動作は、図６に再び概念的に示される。
【００４７】
コンピュータシステム１がオンに切り替えられたか又はリスタートされたとき、開始動作は、ＢＩＯＳ７の制御下で行われる。これは、ステップ６１で示される。
【００４８】
ステップ６２で、記憶された設定は、ＵＳＢ３.０仕様に基づく周辺装置のインタフェースモニタリングが必要とされるか否かをチェックするために使用される。インタフェースモニタリングが必要とされる場合、全てのインタフェースポート４の機能が有効にされ、インタフェースモニタリング装置５の動作が停止されたままとなる。
【００４９】
インタフェースモニタリングが必要とされる場合、全てのインタフェースポート４は、ステップ６３で初期化され、インタフェースポートに接続される周辺装置２がチェックされる。この場合、周辺装置２が接続されないインタフェースポート４の動作が永久に停止される。さらに、例えば大容量記憶装置又はＵＳＢハブといった許容されないデバイスタイプが識別されたインタフェースポート４の動作が永久に停止される。
【００５０】
動作の停止は、ステップ６４として示される。好ましくは、第一のデアクチベーション回路３５Ａは、デアクチベーションのために使用される。代替的に、関連するインタフェースポート４にとって、ＢＩＯＳ７によりオペレーティングシステムに報告されないようにすること、例えばサウスブリッジ又はＩ／Ｏコントローラハブにおいて、インタフェースチップ６においてダイレクトに動作が停止されるようにすることは可能である。
【００５１】
残りのインタフェースポート４について、インタフェースモニタリング装置５が初期化される。例示として、信号SEC又はUSB_30_SECURITY_EN_Hは、論理レベル「ハイ」に設定される。従って、ステップ６５で、アクチベートされたインタフェースポート４からのデータライン２１Ａ及び／又は２１Ｂの終端は、続いてモニタされる。データライン２１Ａ又は２１Ｂの終端が割り当てられた場合、又はデータポート４の出力インピーダンスが予め決定された基準値を超えて上昇した場合、関連するインタフェースポート４は、ステップ６４でその動作が永久に停止される。これは、デアクチベーション回路３５Ａを使用することで行われ、デアクチベーション回路のブロックは、ソフトウェア、特にオペレーティングシステムによりもはやキャンセルすることはできない。
【００５２】
さらに、ステップ６６は、コンピュータシステム１の別の動作モードに変更がなされるかをモニタする。Ｓ３のスタンバイ状態、すなわちプロセッサは停止されているが、システムはリスタートされない状態に対する変化の場合、インタフェースモニタリングは、継続してアクティブである。エネルギーの観点で、ＡＣＰＩ状態Ｓ４，Ｓ５又はＧ３のうちの１つ以下であるアイドル状態に対する変化の場合、後続のシステムのリスタートは、それぞれの場合において行われる。この場合、ＢＩＯＳは、ステップ６１で、個々のインタフェースポート４に関するチェックを再び始める。従って、これらの場合においてモニタリングを継続することなしで済ませることも可能であり、回路はリセットされる。
【００５３】
従って、本明細書で記載される回路のアレンジメント、及び記載される方法は、インタフェースポート４へのＵＳＢ規格２.０又は３.０に基づいて承認されていない周辺装置２の接続に対して包括的な保護を提供する。この場合、回路は、比較的シンプルな設計からなる。特に、インタフェースモニタリング装置５は、マイクロコントローラを必要としない。さらに、前記インタフェースモニタリング装置の作動に続いて、ＢＩＯＳチップ７に依存する必要もなく、従って何れかのソフトウェア制御の必要がない。
【符号の説明】
１：コンピュータシステム
２：周辺装置
３：ＵＳＢコネクション
４：インタフェースポート
５：インタフェースモニタリング装置
６：インタフェースチップ
７：ＢＩＯＳチップ
８：ＵＳＢホストアダプタ
２０：第一のモニタリング回路
２１：第一のディファレンシャルワイヤのペア
２１Ａ，２１Ｂ：第一のデータライン
２２：受信回路
２３：終端抵抗
３０：入力
３１：第二のディファレンシャルワイヤのペア
３１Ａ，３１Ｂ：第二のデータライン
３２：第三のディファレンシャルワイヤのペア
３２Ａ，３２Ｂ：第三のデータライン
３３：第二のモニタリング回路
３４：論理回路
３５：デアクチベーション回路
【技術分野】
【０００２】
本発明は、少なくとも１つの第一のデータラインにより周辺装置を接続するインタフェースポート向けインタフェースモニタリング装置に関する。
さらに、本発明は、ＵＳＢホストアダプタにおける係るインタフェースモニタリング装置の使用に関する。
【背景技術】
【０００３】
ＵＳＢインタフェース及び技術的に類似のインタフェースは、「ホットプラグ（hot plugging）」として知られている技術をサポートし、すなわちホストアダプタ及び／又は周辺装置の動作の間にホストアダプタへの周辺装置の接続、ホストアダプタからの周辺装置の接続の解除をサポートする。同時に、「ホットプラグ」は、マウス、キーボード、メモリスティック、外部ハードディスク等のような異なるデバイスタイプの多様性をサポートする。
【０００４】
特に、外部の大容量記憶媒体が動作しているコンピュータシステムに接続されているとき、ホストシステムのシステムのセキュリティが危険にさらされるという危険がある。例として、ＵＳＢメモリスティックの接続は、ウィルス又は他のマルウェアをホストコンピュータシステムに伝達する場合がある。さらに、比較的大量のデータを盗み取ることは非常に簡単である。
【０００５】
これらの問題及び類似の問題に対処するため、所定のデバイスタイプをコンピュータシステムに接続するのを防止するモニタリング及びフィルタメカニズムが知られている。
【０００６】
周辺装置を接続するためにポジティブデータラインＤ＋及びネガティブデータラインＤ−を有する少なくとも１つのディファレンシャルインタフェースポート向けインタフェースモニタリング装置は、DE102008035103A1から知られている。これは、ＵＳＢ仕様２.０に基づいてインタフェースポートをモニタリングするインタフェースモニタリング装置を特に開示している。ここで記載されている回路は、連続する差動信号を使用するデータラインをモニタリング及びデアクチベートするのに特に適している。
【０００７】
ＵＳＢ２.０規格は、僅か４８０Ｍｂｉｔ/ｓのデータ伝送速度でのデータ伝送を可能にする。更に高いデータ伝送速度でのデータ伝送を可能にするため、後のＵＳＢ３.０規格は、最大で５Ｇｂｉｔ/ｓでのデータ伝送を可能にする変化する物理インタフェースポートを提供する。ＵＳＢ２.０規格に基づいた双方向の、ディファレンシャルラインのペアに加えて、２つの更なる容量結合された、単方向の、ディファレンシャルラインのペアＲＸ（Super Speed Receiver Differential Pair）及びＴＸ（Super Speed Transmitter Differential Pair）が提供され、このペアは、ＵＳＢホストアダプタとこれに接続されるＵＳＢ装置との間の双方向の高速通信を可能にする。さらに、ＵＳＢ３.０規格は、ＵＳＢポートに接続される装置のエネルギー管理に特に関連する更なる変化を有する。
【０００８】
従来技術から知られているインタフェースモニタリング装置は、新たなＵＳＢ３.０規格に基づいてインタフェースポートをモニタするための制限された適合性のみを有する。理由は、第一に、更なる単方向のデータラインで使用されるシグナリングは、データラインの容量結合のために、ＵＳＢ２.０仕様に基づく双方向のデータラインＤ＋及びＤ−を介してのシグナリングとは基本的に異なるためである。さらに、ＵＳＢ２.０仕様で記載されるインタフェースモニタリング装置は、更なるディファレンシャルラインのペアを介してのシグナリングを認識せず、従って、ＵＳＢ３.０デバイスが接続されたときに、インタフェースポートの故意でないデアクチベーションを開始する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、第一に、比較的簡単な設計からなり、第二に、全ての場合において意図されたプロテクション効果を保証することができる改善されたインタフェースモニタリング装置を提供することにある。本発明のインタフェースモニタリング装置は、例えばＵＳＢ仕様３.０に基づいて、容量結合されたインタフェースポートでのデバイスの接続の解除を安全且つ確実にモニタするのに適することが特に意図される。
【課題を解決するための手段】
【００１０】
上述された目的は、請求項１記載のインタフェースモニタリング装置及び請求項１０記載のインタフェースモニタリング装置の使用により達成される。
【００１１】
第一の改良に基づいて、少なくとも１つの第一のデータラインによりインタフェースチップに周辺装置を接続するインタフェースポート向けインタフェースモニタリング装置が記載される。本装置は、インタフェースチップとインタフェースポートとの間で配置される容量素子であって、第一のデータラインをインタフェースチップに容量結合する容量素子を有する。インタフェースモニタリング装置は、インタフェースポートで第一のデータラインに結合される第一のモニタリング回路であって、第一のデータラインのデバイスエンドの終端をモニタし、第一のデータラインの終端が存在しないことが識別された場合に、第一の制御信号を供給する第一のモニタリング回路を備える。インタフェースモニタリング装置は、第一のデアクチベーション回路を更に有し、第一のデアクチベーション回路は、第一の制御信号が第一のモニタリング回路により提供されたとき、インタフェースモニタリング装置がリセットされるまで、インタフェースポートの第一のデータラインを介してデータトラフィックを永続的に停止する。
【００１２】
第一のリファインメントに基づくインタフェースモニタリング装置は、例えばＵＳＢ３.０規格に基づいて、コストアダプタとこれに接続されるインタフェースポートとの間での容量結合の提供により、より高いデータ伝送速度が達成される状況を考慮する。容量素子は、第一のデータラインのＤＣ成分の減結合を促進する。同時に、容量素子は、ＡＣ成分の結合を達成する。
【００１３】
本発明に係るモニタリング回路は、容量素子のダウンストリームにある、すなわちインタフェースポート又はこれに接続される周辺装置で、第一のデータラインのデバイスエンドの終了をモニタリングすることで、容量結合を利用する。データラインの終了のモニタラインは、従って、第一のデータラインを介して使用される高周波シグナリングとは独立である。
【００１４】
１つの有利な改良に基づいて、モニタリング回路は、少なくとも１つの第一のデータラインの出力インピーダンスを決定し、出力インピーダンスの予め決定された閾値を超えた場合に、第一の制御信号を提供する。少なくとも１つのデータラインの出力インピーダンスの決定は、第一のデータラインの終端に関する簡単且つ安全な識別を可能にし、従って周辺装置の接続及び接続の解除を可能にする。
【００１５】
更なる有利な改良に基づいて、インタフェースモニタリング装置は、基準電圧を生成する回路、生成された基準電圧を少なくとも１つの第一の信号ラインの出力インピーダンスに依存する電圧レベルと比較するコンパレータとにより特徴付けられる。基準電圧と少なくとも１つの第一のデータラインの出力インピーダンスに依存する電圧レベルとの比較は、第一のデータラインの出力インピーダンスの簡単な決定を可能にする。
【００１６】
更なる有利な改良に基づいて、インタフェースモニタリング装置は、インタフェースポートの第三のデータラインに結合される少なくとも１つの第二のモニタリング回路であって、少なくとも１つの第三のデータライン上のアクティビティをモニタし、第三のデータライン上でのアクティビティが存在しないことが識別された場合に、第二の制御信号を供給する第二のモニタリング回路を有しており、第三のインタフェースラインを介してのデータの伝送は、第一のデータラインを介してのデータの伝送とは独立である。
【００１７】
係るインタフェースモニタリング装置は、ＵＳＢ２.０仕様とＵＳＢ３.０仕様の両者に基づくデバイスが接続されるホストアダプタにおける使用に特に適している。ＵＳＢ２.０及びＵＳＢ３.０仕様に基づくシグナリングは個別のデータラインを介して行われるので、異なるデータラインの個別のモニタリングは、それらの速度のクラスに係わらず、係るインタフェースからＵＳＢ装置の接続の解除を識別するために有利である。
【００１８】
更なる有利な改良に基づいて、第一のデアクチベーション回路は、第一のモニタリング回路が第一の制御信号を供給し、同時に第二のモニタリング回路が第二の制御信号を供給したときにのみ、インタフェースポートの第一及び第三のデータラインを介してデータトラフィックを永続的に停止する。係るデアクチベーション回路は、２つの異なるデータラインの１つでのアクティビティがない場合に、デアクチベーション回路の故意でない始動を防止することができる。
【００１９】
１つの代替的な改良に基づいて、インタフェースモニタリング装置は、第二の制御信号が第二のモニタリング回路により供給されたとき、インタフェースモニタリング装置がリセットされるまで、インタフェースポートの第三のデータラインを介してデータトラフィックウを永続的に停止する第二のデアクチベーション回路により特徴付けされる。開始からの異なるデータラインを介してのシグナリング間の変化をなくすことが可能な場合、第一及び第二のモニタリング及びデアクチベーション回路は、互いに独立に動作することもできる。
【００２０】
記載されたインタフェースモニタリング装置は、ＵＳＢインタフェースポートを少なくとも有するＵＳＢホストアダプタにおける使用に特に適している。ＵＳＢインタフェースポートは、第一の速度でデータを同時に送信及び受信するための、少なくとも１つの第一のディファレンシャルワイヤと少なくとも１つの第二のディファレンシャルワイヤのペア、及び少なくとも１つの第二の速度でデータをランダムに送信又は受信する第三のディファレンシャルワイヤのペアを有する。
【００２１】
本発明の更なる有利な改良は、従属の請求項で記載されており、以下の例示的な実施の形態の記載で記載されている。
【００２２】
本発明の異なる例示的な実施の形態は、図面を参照して以下に詳細に説明される。この場合、同じ参照符号は、異なる例示的な実施の形態で同じ又は類似であるコンポーネントについて使用される。
【図面の簡単な説明】
【００２３】
【図１】ＵＳＢホストアダプタをもつコンピュータシステムを含むアレンジメントを示す。
【図２】第一のモニタリング回路を例示する図である。
【図３】異なるデータラインを同時にモニタリングするインタフェースモニタリング装置を例示する図である。
【図４】異なるデータラインの結合されたモニタリングの動作方法を例示する図である。
【図５】インタフェースモニタリング装置の詳細な回路図を示す。
【図６】異なる動作状態におけるＵＳＢホストアダプタの制御を概念的に与えるフローチャートである。
【発明を実施するための形態】
【００２４】
図１は、コンピュータシステム１と、コンピュータシステム１に接続される２つの周辺装置２Ａ，２Ｂとを備えるアレンジメントを示す。周辺装置２Ａ，２Ｂは、それぞれのＵＳＢコネクション３Ａ，３Ｂによりコンピュータシステム１に接続される。例示的な実施の形態では、ＵＳＢ装置２Ａは、ＵＳＢ２.０規格に基づく周辺装置である。例示的な実施の形態では周辺装置２Ｂは、ＵＳＢ３.０規格に基づく周辺装置である。
【００２５】
コンピュータシステム１は、第一のインタフェースポート４Ａ及び第二のインタフェースポート４Ｂを備えており、これら第一のインタフェースポート４Ａ及び第二のインタフェースぽト４Ｂに、ＵＳＢコネクション３Ａ及び３Ｂが接続される。インタフェースポート４Ａ及び４Ｂは、インタフェースモニタリング装置５に接続される。インタフェースモニタリング装置５は、インタフェースポート４Ａを作動させ、周辺装置２Ａ及び２Ｂとコンピュータシステム１との間でのデータのやり取りを制御するインタフェースチップ６に接続される。例示として、Ｉ／Ｏコントローラハブ（ＩＣＨ）又は個別のインタフェースコントローラとして知られる。制御信号ＳＥＣは、ＢＩＯＳチップ７により使用され、モニタリング装置５を作動させる。インタフェースポート４Ａ及び４Ｂのモニタリングの間にＢＩＯＳによる更なる相互作用が必要とされない。インタフェースチップ６は、インタフェースポート４Ａ及び４Ｂを初期化するプログラムコードをもつＢＩＯＳチップ７に接続される。
【００２６】
インタフェースチップ６は、ＵＳＢホストアダプタ８のコアを形成する。しかし、リファインメントに依存して、インタフェースモニタリング装置５は、図２に示されるように、ホストアダプタ８の一部でもある。任意に、インタフェースポート４Ａ及び４Ｂ自身及び／又はＢＩＯＳチップ７のような作動のための更なる部分は、ホストアダプタ８の一部でもある。第一のインタフェースポート４Ａから、ＵＳＢ２.０規格に基づく周辺装置２Ａの接続を絶つことをモニタリングするやり方は、特許出願DE102008035103A1に詳細に既に記載されており、この点で、この特許出願の開示内容が引用される。従って、以下の記載は、第二のインタフェースポート４Ｂからの接続を絶つため、ＵＳＢ３.０仕様に基づく周辺装置２Ｂのモニタリングに本質的に関連する。
【００２７】
図２は、第一のデータライン２１Ａを監視する第一のモニタリング回路２０を示す。例示的な実施の形態では、第一のデータライン２１Ａは、ＵＳＢ３.０規格に基づく周辺装置２Ｂにインタフェースチップ６からのデータを転送する第一のディファレンシャルワイヤペア２１からのラインである。
【００２８】
図２から分かるように、第一のデータライン２１Ａは、インタフェースチップ６をインタフェースポート４Ｂに容量結合するキャパシタＣ１を備える。キャパシタＣ１は、インタフェースチップ６と、インタフェースポート４Ｂ又はインタフェースポートに接続される周辺装置２Ｂとの間のＤＣ成分の減結合（decoupling）、ＡＣ成分の結合（coupling）を同時に促進する。
【００２９】
図２から同様に明らかなように、ＵＳＢ３.０仕様は、ディファレンシャルワイヤのペア２１の両方のデータライン２１Ａ及び２１Ｂのデバイスエンドの終端（device-end termination）を提供する。例示的な実施の形態では、第一のデータライン２１Ａ及び関連する更なるデータライン２１Ｂの両者は、それぞれの終端用の抵抗２３Ａ又は２３Ｂを介してグランド電位に接続される。さらに、データライン２１Ａ及び２１Ｂは、デバイスエンドの受信回路２２に接続される。
【００３０】
周辺装置２Ｂの接続、これにより間接的に、インタフェースポート４ＢからＵＳＢ装置２Ｂの接続を絶つことを識別するため、第一のモニタリング回路２０は、供給電圧Ｕ０に基づいて、基準電圧を供給するレジスタＲ３及びＲ４を有する分圧器を有する。
【００３１】
例示的な実施の形態では、電圧Ｕ０は、例えば２Ｖであり、従って第一のデータライン２１Ａを介してのシグナリングのため、ＵＳＢ規格に基づいて要求される２.２Ｖの最大電圧以下である。抵抗Ｒ３及びＲ４を有する分圧器は、例えばコンパレータＤ１の入力６で、１.９Ｖの基準電圧を供給するために使用される。同時に、抵抗Ｒ１及びＲ２を有する第二の分圧器は、インタフェースポート４Ｂでの電圧降下、従って間接的に、キャパシタＣ１のダウンストリームにある第一のデータライン２１Ａの出力インピーダンスを決定するために使用される。
【００３２】
図２が示すように、周辺装置２Ｂが関連するインタフェースポート４Ｂに接続される場合、第一のデータライン２１Ａは、キャパシタＣ１のダウンストリームにある終端用の抵抗２３を介してグランド電位に接続される。抵抗Ｒ２は、電流を流し、その結果、コンパレータＤ１の非反転入力での電圧レベルが基準レベル以下に下がり、コンパレータＤ１の出力は、低出力レベルを示す。対照的に、第二のインタフェースポート４Ｂに接続される周辺装置２Ｂが存在しない場合、第一のデータライン２１Ａの出力は、キャパシタＣ１のダウンストリームで高インピーダンスに変わる。これは、分圧器の抵抗Ｒ２が電流を流さず、コンパレータＤ１の非反転入力でのレベルが動作電圧Ｕ０に上昇することを意味する。従って、コンパレータＤ１の出力は、論理レベル「ハイ」に切り替わる。
【００３３】
モニタリング回路２０の基準電圧は、約５００ｍＶの第一のデータライン２１Ａで、ＵＳＢ３.０規格に基づく動作の間に供給される最大電圧が考慮されるように、目的にかなって選択される。さらに、高い値の抵抗Ｒ１及びＲ２の使用により、第一のデータライン２１Ａを介して信号品質の低下を回避することができる。
【００３４】
図３は、ＵＳＢ２.０及びＵＳＢ３.０規格に基づくシグナリングのためのデータラインを同時に監視するインタフェースモニタリング装置５の概念的なアレンジメントを示す。モニタリング装置５は、インタフェースチップ６（図示せず）から、インタフェースポート４に接続される周辺装置２（図示せず）にデータを転送する第一のディファレンシャルワイヤのペア２１からの第一のデータライン２１Ａ及び２１Ｂの入力３０を有する。さらに、インタフェースモニタリング装置５は、インタフェースチップ６に送出するため、周辺装置２からのデータを受信する第二のディファレンシャルワイヤのペア３１からの第二のデータライン３１Ａ及び３１Ｂを有する。ワイヤペア２１及び３１は、例えば５Ｇｂｉｔ／ｓといった、特に５００Ｍｂｉｔ／ｓを超える高速でデータを転送するために使用される。最終的に、インタフェースモニタリング装置５は、例えば４８０Ｍｂｉｔ／ｓ以下といった低速で、インタフェースチップ６と周辺装置２との間でデータを双方向的に転送する第三のディファレンシャルワイヤペア３２からの２つの第三のデータライン３２Ａ，３２Ｂを有する。
【００３５】
モニタリング装置５は、第一のモニタリング回路２０及び第二のモニタリング回路３３を有する。第一のモニタリング回路２０は、第一のデータライン２１Ａ又は２１Ｂの少なくとも１つの終端をモニタリングするために使用され、例示として、図２に示される第一のモニタリング回路２０に対応する。代替的に又は付加的に、第一のモニタリング回路２０は、第二のデータライン３１Ａ又は３１Ｂのうちの１つをモニタすることができる。第二のデータライン３１Ａ及び３１Ｂの一方又は両方をモニタリングするために提供される更なるモニタリング回路が存在する場合があることは言うまでもない。第二のモニタリング回路３３は、第三のデータライン３２Ａ及び３２Ｂでのアクティビティを監視する。特に、第二のモニタリング回路３３は、例えばDE102008035103A1で開示されるように、第三のデータライン３３Ａ及び３３Ｂをもつディフェレンシャルラインのペアを介してデータの転送が行われるかをモニタする。
【００３６】
ＵＳＢ規格に基づく周辺装置２は、第一のデータライン２１Ａ及び２１Ｂ及び第二のデータライン３１Ａ及び３１Ｂ、又は第三のデータライン３３Ａ及び３３Ｂの何れかを介してのデータを転送する。対照的に、ＵＳＢ３.０規格に基づいて、ワイヤペア２１，３１及び３２の全てを介してデータの同時の転送を提供しない。従って、モニタリング回路２０及び３３の少なくとも１つは、それぞれ関連するワイヤペア２１及び３１又は３２が使用されていないことを示す制御信号を送出する。ＵＳＢ２.０デバイスがＵＳＢ３.０ホストアダプタに接続されている場合、例えば第一及び第二のデータライン２１Ａ，２１Ｂ，３１Ａ及び３１Ｂは、ＵＳＢ２.０デバイスにより終端されず、第一のモニタリング回路２０は、第一の制御信号を伝送する。ＵＳＢ３.０デバイスがＵＳＢ３.０ホストアダプタに接続されるとき、他方で、第一のデータライン２１Ａ及び２１Ｂ並びに第二のデータライン３１Ａ及び３１Ｂを介して通信が排他的に行われる一方、第三のデータライン３２Ａ及び３２Ｂを介して情報が転送されない。従って、第二のモニタリング回路３３は、この場合、第二の制御信号を伝送する。
【００３７】
これらのケースにおいて、インタフェースポート４からＵＳＢ周辺装置２の接続を絶つことの故意でない検出を防止するため、図３に示されるインタフェースモニタリング装置５は、第一のモニタリング回路２０からの第一の制御信号を第二のモニタリング回路３３からの第二の制御信号と論理的に結合する任意の論理回路３４を有する。特に、論理回路３４は、第一のモニタリング回路２０からの第一の制御信号と第二のモニタリング回路３３からの第二の制御信号の両者がそれぞれ関連するデータライン２１Ａ，２１Ｂ，３１Ａ，３１Ｂ，３２Ａ及び３２Ｂが使用されていないことを示すときにのみ、共通のデアクチベーション回路３５へのインタフェースポート４の接続を永久に絶つ制御信号を出力する。
【００３８】
代替的に、データライン２１Ａ，２１Ｂ，３１Ａ及び３１Ｂ又は３２Ａ及び３２Ｂの個別のデアクチベーション回路３５Ａ及び３５Ｂを設けることも可能である。この場合、論理回路３４なしで済ますことも可能である。しかし、動作の間、ホストアダプタ８又はホストアダプタ８に接続される周辺装置２の動作モードを変えることは可能ではない。現在のＵＳＢ規格において、動作モードの係る切り替えは提供されていない。
【００３９】
インタフェースモニタリング装置５の個別のモニタリング及びセキュリティコンポーネントの論理結合は、図４に再び示される。論理回路３４による第一及び第二の制御信号の論理結合に加えて、この図は、ＵＳＢ２.０規格又はＵＳＢ３.０規格に基づくオリジナルデバイスの識別子は、異なるセキュリティチェックを実行する基礎として受け止められることを明らかにする。これらは、図６を参照して後に詳細に記載される。
【００４０】
図５は、インタフェースモニタリング装置５の詳細な回路図を示す。図２を参照して既に記載された第一のモニタリング回路のほかに、インタフェースモニタリング装置５は、デアクチベーション回路３５及び論理回路３４を詳細に例示している。対照的に、ＵＳＢ２.０規格に基づくデータラインＤ＋及びＤ−をモニタリングする第二のモニタリング回路３３は、その明確さを維持するため、図５では示されていない。代わりに、図５に示される論理回路３４には、第二のモニタリング回路３３が第三のデータライン３２Ａ及び３２Ｂでのアクティビティがないために始動されていることを示す制御信号DISABLE_USB2_0_Hがが供給される。
【００４１】
論理回路３４は、４つの論理ゲートＤ７０Ａ〜Ｄ７０Ｄ及びフリップフロップチップＤ６１を本質的に含む。第一の論理ゲートＤ７０Ａは、モニタリング回路２０が原理的に作動されているかを示す更なる制御信号USB_30_SECURITY_EN_Hを受ける。例示として、この信号は、ブートの間にＢＩＯＳチップ７により供給される。フリップフロップチップＤ６１は、モニタリング回路２０が始動された後にモニタリング回路２０の状態を記憶し、ひとたび始動されると、オペレーティングシステム又は別のソフトウェアコンポーネントによりモニタリング回路２０がリセットされるのを防止する。フリップフロップチップによるモニタリングは、インタフェースポート４の再初期化を必要とする、スリープ状態にコンピュータシステム１が入るときにのみ割り込みされる。この例は、ＡＣＰＩ状態Ｓ４（Hibernate）及びＳ５（Soft-off）である。このため、制御信号SLEEP_S4-S5_Lは、フリップフロップＤ６１のクロック入力を介して供給される。最終的な制御信号P3V3P_Auxは、コンピュータシステム１からの補助電圧が最初に供給されたときに、フリップフロップＤ６１をリセットするために最終的に使用される。これは、特にコンピュータシステムがリセット又はリスタートされた場合である。後続の第二のロジックゲートＤ７０Ｂは、第一のモニタリング回路７０からの制御信号と、第二のモニタリング回路３３からのモニタリング信号とを論理的に結合するために使用され、制御信号は、フリップフロップチップＤ６１及び第二によりバッファリングされる。
【００４２】
第三のロジックゲートＤ７０Ｃは、第一のデータライン２１Ａ及び２１Ｂの動作を永久に停止するため、デアクチベーション回路３５Ａからの結合された制御信号を供給するために使用される。更なるロジックゲートＤ７０Ｄは、ＵＳＢ２.０プロトコルに基づいて、同じ制御信号を、第三のデータライン３２Ａ及び３２Ｂの動作を停止するため、図５に示されていない更なる回路に供給するために使用される。
【００４３】
デアクチベーション回路３５Ａは、２つのトランジスタＶ７０及びプルダウン抵抗Ｒ７０及びＲ７１を介して、インタフェースチップ６（図示せず）への接続のための入力３０で、第一のデータライン２１Ａ及び２１Ｂを、特にグランド電位である予め決定された基準電位に引き下ろす。これは、キャパシタＣ６０又はＣ６１を介して結合されるデータライン２１Ａ及び２１Ｂを介しての周辺装置２（図示せず）とインタフェースチップ６との間の通信がもはや可能ではないことを意味する。
【００４４】
図５では、高周波スイッチングエレメントＤ９９は、デアクチベーション回路３５Ａに対する代替として提供される。高周波スイッチングエレメントＤ９９は、容量素子Ｃ６０及びＣ６１のアップストリーム又はダウンストリームの何れかにある第一のデータライン２１Ａ及び２１Ｂにループされ、同様に、インタフェースポート４とインタフェースチップ６との間の通信を中断する。
【００４５】
図５に示されるモニタリング回路２０の特定の実現は、第一のデータライン２１Ａ及び２１Ｂの両者の同時のモニタリングのため、図２に示されるモニタリング回路２０の概念的な例示とは異なる。抵抗Ｒ４１の周りの円により示されるように、周辺装置２により両端での終端は、単一のデータライン２１Ａ又は２１Ｂのモニタリングが接続を絶つことを検出するのに十分であることを意味するので、このコンポーネントの調整は任意である。
【００４６】
インタフェースモニタリングは、周辺装置２の接続及び接続を絶つことに加えて、そのデバイスクラスがセキュリティコンポーネントによりチェックされる場合に更に改善することができる。係る改善されたリファインメントのためにコンピュータシステム１に含まれるインタフェースモニタリング装置５をもつコンピュータシステム１の開始動作は、図６に再び概念的に示される。
【００４７】
コンピュータシステム１がオンに切り替えられたか又はリスタートされたとき、開始動作は、ＢＩＯＳ７の制御下で行われる。これは、ステップ６１で示される。
【００４８】
ステップ６２で、記憶された設定は、ＵＳＢ３.０仕様に基づく周辺装置のインタフェースモニタリングが必要とされるか否かをチェックするために使用される。インタフェースモニタリングが必要とされる場合、全てのインタフェースポート４の機能が有効にされ、インタフェースモニタリング装置５の動作が停止されたままとなる。
【００４９】
インタフェースモニタリングが必要とされる場合、全てのインタフェースポート４は、ステップ６３で初期化され、インタフェースポートに接続される周辺装置２がチェックされる。この場合、周辺装置２が接続されないインタフェースポート４の動作が永久に停止される。さらに、例えば大容量記憶装置又はＵＳＢハブといった許容されないデバイスタイプが識別されたインタフェースポート４の動作が永久に停止される。
【００５０】
動作の停止は、ステップ６４として示される。好ましくは、第一のデアクチベーション回路３５Ａは、デアクチベーションのために使用される。代替的に、関連するインタフェースポート４にとって、ＢＩＯＳ７によりオペレーティングシステムに報告されないようにすること、例えばサウスブリッジ又はＩ／Ｏコントローラハブにおいて、インタフェースチップ６においてダイレクトに動作が停止されるようにすることは可能である。
【００５１】
残りのインタフェースポート４について、インタフェースモニタリング装置５が初期化される。例示として、信号SEC又はUSB_30_SECURITY_EN_Hは、論理レベル「ハイ」に設定される。従って、ステップ６５で、アクチベートされたインタフェースポート４からのデータライン２１Ａ及び／又は２１Ｂの終端は、続いてモニタされる。データライン２１Ａ又は２１Ｂの終端が割り当てられた場合、又はデータポート４の出力インピーダンスが予め決定された基準値を超えて上昇した場合、関連するインタフェースポート４は、ステップ６４でその動作が永久に停止される。これは、デアクチベーション回路３５Ａを使用することで行われ、デアクチベーション回路のブロックは、ソフトウェア、特にオペレーティングシステムによりもはやキャンセルすることはできない。
【００５２】
さらに、ステップ６６は、コンピュータシステム１の別の動作モードに変更がなされるかをモニタする。Ｓ３のスタンバイ状態、すなわちプロセッサは停止されているが、システムはリスタートされない状態に対する変化の場合、インタフェースモニタリングは、継続してアクティブである。エネルギーの観点で、ＡＣＰＩ状態Ｓ４，Ｓ５又はＧ３のうちの１つ以下であるアイドル状態に対する変化の場合、後続のシステムのリスタートは、それぞれの場合において行われる。この場合、ＢＩＯＳは、ステップ６１で、個々のインタフェースポート４に関するチェックを再び始める。従って、これらの場合においてモニタリングを継続することなしで済ませることも可能であり、回路はリセットされる。
【００５３】
従って、本明細書で記載される回路のアレンジメント、及び記載される方法は、インタフェースポート４へのＵＳＢ規格２.０又は３.０に基づいて承認されていない周辺装置２の接続に対して包括的な保護を提供する。この場合、回路は、比較的シンプルな設計からなる。特に、インタフェースモニタリング装置５は、マイクロコントローラを必要としない。さらに、前記インタフェースモニタリング装置の作動に続いて、ＢＩＯＳチップ７に依存する必要もなく、従って何れかのソフトウェア制御の必要がない。
【符号の説明】
１：コンピュータシステム
２：周辺装置
３：ＵＳＢコネクション
４：インタフェースポート
５：インタフェースモニタリング装置
６：インタフェースチップ
７：ＢＩＯＳチップ
８：ＵＳＢホストアダプタ
２０：第一のモニタリング回路
２１：第一のディファレンシャルワイヤのペア
２１Ａ，２１Ｂ：第一のデータライン
２２：受信回路
２３：終端抵抗
３０：入力
３１：第二のディファレンシャルワイヤのペア
３１Ａ，３１Ｂ：第二のデータライン
３２：第三のディファレンシャルワイヤのペア
３２Ａ，３２Ｂ：第三のデータライン
３３：第二のモニタリング回路
３４：論理回路
３５：デアクチベーション回路
Claims (10)
- 少なくとも１つの第一のデータラインにより周辺装置をインタフェースチップに接続するインタフェースポート用のインタフェースモニタリング装置であって、
前記インタフェースチップと前記インタフェースポートとの間に配置され、前記第一のデータラインを前記インタフェースチップに容量結合する容量素子と、
前記インタフェースポートで前記第一のデータラインに結合され、前記インタフェースポートの出力インピーダンスを決定することによって前記第一のデータラインの少なくとも１つのデバイスエンドの終端をモニタし、前記第一のデータラインの終端が存在しないことを識別するため、前記出力インピーダンスの所定の閾値を超過すると、第一の制御信号を供給する第一のモニタリング回路と、
前記第一の制御信号が前記第一のモニタリング回路により供給されたときに、当該インタフェースモニタリング装置がリセットされるまで、前記第一のデータラインを所定の基準電位に引き寄せることによって、前記インタフェースポートの前記第一のデータラインを介してデータトラフィックを永久に停止する第一のデアクチベーション回路と、
を備えるインタフェースモニタリング装置。 - 前記第一のモニタリング回路は、前記第一のデータラインの出力インピーダンスを決定し、前記第一のデータラインの出力インピーダンスが予め決定された閾値を超える場合に、前記第一の制御信号を供給する、
請求項１記載のインタフェースモニタリング回路。 - 前記第一のモニタリング回路は、前記少なくとも１つの第一のデータライン及び少なくとも１つの更なるデータラインの結合された出力インピーダンスを決定し、前記結合された出力インピーダンスが予め決定された閾値を超える場合に、前記第一の制御信号を供給する、
請求項１記載のインタフェースモニタリング回路。 - 基準電圧を生成する回路と、
前記生成された基準電圧と、前記少なくとも１つの第一のデータラインの出力インピーダンスに依存する電圧レベルとを比較するコンパレータと、
を更に備える請求項２又は３記載のインタフェースモニタリング装置。 - ディファレンシャルラインペアの少なくとも１つの第三のデータラインに結合され、前記少なくとも１つの第三のデータライン上のアクティビティを生じさせるデータ伝送が前記ディファレンシャルラインペアを介し行われるかモニタし、前記少なくとも１つの第三のデータライン上でアクティビティが存在しないことが識別された場合に、第二の制御信号を供給する第二のモニタリング回路を更に備え、
前記少なくとも１つの第三のインタフェースラインを介してのデータの伝送は、前記少なくとも１つの第一のデータラインを介してのデータの伝送とは独立である、
請求項１記載のインタフェースモニタリング装置。 - 前記第一のデアクチベーション回路は、前記第一のモニタリング回路が前記第一の制御信号を供給し、同時に前記第二のモニタリング回路が前記第二の制御信号を供給したときにのみ、前記インタフェースポートの前記少なくとも１つの第一のデータライン及び前記少なくとも１つの第三のデータラインを介してのデータトラフィックを永久に停止する、
請求項５記載のインタフェースモニタリング装置。 - 前記第二の制御信号が前記第二のモニタリング回路により供給されたときに、当該インタフェースモニタリング装置がリセットされるまで、前記インタフェースポートの前記少なくとも１つの第三のデータラインを介してのデータトラフィックを永久に停止する第二のデアクチベーション回路を更に備える、
請求項５記載のインタフェースモニタリング装置。 - 当該インタフェースモニタリング装置は、ディスクリートハードウェア回路の形式であり、
少なくとも前記第一のモニタリング回路は、前記インタフェースポートのソフトウェア制御とは独立に動作する、
請求項１記載のインタフェースモニタリング装置。 - 前記インタフェースモニタリング装置は、複数のインタフェースポートをモニタし、
それぞれのインタフェースポートについて、それぞれのインタフェースポートに関連される第一のモニタリング回路及び／又は第一のデアクチベーション回路が設けられる、
請求項１記載のインタフェースモニタリング装置。 - 当該インタフェースモニタリング装置は、少なくとも１つのＵＳＢインタフェースポートを有するＵＳＢホストアダプタに含まれており、
前記ＵＳＢインタフェースポートは、第一の速度でデータを同時に送信及び受信する少なくとも１つの第一のディファレンシャルワイヤのペア及び第二のディファレンシャルワイヤのペアと、少なくとも１つの第二の速度でデータをランダムに送信又は受信する第三のディファレンシャルワイヤのペアを有する、
請求項１乃至９の何れか記載のインタフェースモニタリング装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010048352A DE102010048352B3 (de) | 2010-10-13 | 2010-10-13 | Schnittstellenüberwachungsvorrichtung für einen Schnittstellenanschluss und Verwendung einer Schnittstellenüberwachungsvorrichtung |
| DE102010048352.4 | 2010-10-13 | ||
| PCT/EP2011/065952 WO2012048981A1 (de) | 2010-10-13 | 2011-09-14 | Schnittstellenüberwachungsvorrichtung für einen schnittstellenanschluss und verwendung einer schnittstellenüberwachungsvorrichtung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013544391A JP2013544391A (ja) | 2013-12-12 |
| JP5727022B2 true JP5727022B2 (ja) | 2015-06-03 |
Family
ID=44651793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013533140A Expired - Fee Related JP5727022B2 (ja) | 2010-10-13 | 2011-09-14 | インタフェースポート向けインタフェースモニタリング装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9170914B2 (ja) |
| EP (1) | EP2628086B1 (ja) |
| JP (1) | JP5727022B2 (ja) |
| DE (1) | DE102010048352B3 (ja) |
| WO (1) | WO2012048981A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI539289B (zh) * | 2011-06-16 | 2016-06-21 | Eever Technology Inc | 低耗電的ｕｓｂ３.０主控制裝置及降低ｕｓｂ３.０主控制裝置耗電的方法 |
| TWI482026B (zh) * | 2012-02-07 | 2015-04-21 | Etron Technology Inc | 低耗電的ｕｓｂ３．０主控制裝置與降低ｕｓｂ３．０主控制裝置耗電的方法 |
| TWI472928B (zh) * | 2013-02-01 | 2015-02-11 | Phison Electronics Corp | 訊號傳輸電路及訊號傳輸介面的偵測方法 |
| US20170168979A1 (en) * | 2015-12-09 | 2017-06-15 | Qualcomm Incorporated | Capacitively coupling differential data lines of a usb2 physical layer interface transceiver (phy) to one or more components of a high speed module in response to a transition of the phy into high speed mode |
| CN106909198B (zh) * | 2015-12-22 | 2020-11-06 | 华硕电脑股份有限公司 | 一种外接装置、电子装置及电子系统 |
| WO2017119876A1 (en) * | 2016-01-06 | 2017-07-13 | Hewlett-Packard Development Company, L.P. | Detection circuits |
| US10476394B2 (en) * | 2016-12-28 | 2019-11-12 | Texas Instruments Incorporated | Dynamic learning of voltage source capabilities |
| EP3570258B1 (en) * | 2018-05-16 | 2023-03-08 | Wincor Nixdorf International GmbH | Electronic device arrangement, method for operating an electronic device arrangement, security device, and automated teller machine |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW512232B (en) | 2001-05-08 | 2002-12-01 | Prolific Technology Inc | USB connection-detection circuitry and operation methods of the same |
| US7043587B2 (en) | 2001-09-20 | 2006-05-09 | Lenovo (Singapore) Pte. Ltd. | System and method for connecting a universal serial bus device to a host computer system |
| DE102005036810B4 (de) * | 2005-08-04 | 2007-09-06 | Kathrein-Werke Kg | HF-Dose |
| DE602006009447D1 (de) * | 2005-08-19 | 2009-11-12 | St Microelectronics Sa | Gesichertes USB-Peripheriegerät |
| JP2007215058A (ja) * | 2006-02-13 | 2007-08-23 | Murata Mach Ltd | データ通信方法 |
| TW200742989A (en) * | 2006-05-02 | 2007-11-16 | Benq Corp | Electronic device capable of detecting category of an external device and related method |
| US7587536B2 (en) | 2006-07-28 | 2009-09-08 | Icron Technologies Corporation | Method and apparatus for distributing USB hub functions across a network |
| JP4629793B2 (ja) * | 2007-03-29 | 2011-02-09 | 富士通株式会社 | 情報処理装置、エラー処理方法 |
| JP2008263299A (ja) * | 2007-04-10 | 2008-10-30 | Giga-Byte Technology Co Ltd | イヤホンモード及びスピーカーモードを有する音声出力デバイス |
| DE102008035103B4 (de) * | 2008-07-28 | 2017-01-05 | Fujitsu Technology Solutions Intellectual Property Gmbh | Schnittstellenüberwachungsvorrichtung, Verwendung in einem Computersystem und Verfahren zum Überwachen eines differenziellen Schnittstellenanschlusses |
| US8619474B2 (en) * | 2009-09-10 | 2013-12-31 | Micron Technology, Inc. | Data line management in a memory device |
-
2010
- 2010-10-13 DE DE102010048352A patent/DE102010048352B3/de not_active Expired - Fee Related
-
2011
- 2011-09-14 US US13/878,866 patent/US9170914B2/en not_active Expired - Fee Related
- 2011-09-14 EP EP11757311.3A patent/EP2628086B1/de not_active Not-in-force
- 2011-09-14 WO PCT/EP2011/065952 patent/WO2012048981A1/de active Application Filing
- 2011-09-14 JP JP2013533140A patent/JP5727022B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP2628086A1 (de) | 2013-08-21 |
| EP2628086B1 (de) | 2015-11-18 |
| JP2013544391A (ja) | 2013-12-12 |
| US9170914B2 (en) | 2015-10-27 |
| WO2012048981A1 (de) | 2012-04-19 |
| DE102010048352B3 (de) | 2012-04-26 |
| US20130246667A1 (en) | 2013-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5727022B2 (ja) | インタフェースポート向けインタフェースモニタリング装置 | |
| US7961746B2 (en) | Advanced single-chip USB-to-ethernet controller with a dual-PHY mode capacity for ethernet PHY or USB-to-rev-MII bridging | |
| EP1183611B1 (en) | Emulation of a disconnect of a device | |
| EP2800313B1 (en) | Devices and methods for an enhanced driver mode for a shared bus | |
| US7193442B2 (en) | USB 1.1 for USB OTG implementation | |
| US6460143B1 (en) | Apparatus and method for awakening bus circuitry from a low power state | |
| US9696777B2 (en) | Computer port control | |
| US7043587B2 (en) | System and method for connecting a universal serial bus device to a host computer system | |
| US6708278B2 (en) | Apparatus and method for awakening bus circuitry from a low power state | |
| US8924621B2 (en) | Method and system for detecting and asserting bus speed condition in a USB isolating device | |
| EP2534496B1 (en) | Determination of physical connectivity status of devices based on electrical measurement | |
| US20120290761A1 (en) | USB Converter and Related Method | |
| WO2010117674A1 (en) | Usb isolator with advanced control features | |
| US10181975B2 (en) | Override subsystems for rapid recovery from serial-link errors | |
| US20110113178A1 (en) | Computer device and control method for the same | |
| JP5986026B2 (ja) | ホスト装置、ホスト装置の制御方法及び半導体装置 | |
| US20060050731A1 (en) | High-speed IEEE 1394 link interface | |
| US7870408B2 (en) | Universal serial bus wakeup circuit | |
| US8285885B2 (en) | Universal serial bus device and universal serial bus system | |
| TWM620009U (zh) | 高速傳輸系統與訊號中繼器 | |
| JP5492844B2 (ja) | インターフェースの接続方法およびコンピュータ | |
| JP2000330926A (ja) | 電子機器 | |
| TWI768992B (zh) | 高速傳輸系統、訊號中繼器以及訊號中繼器的控制方法 | |
| EP1425674A1 (en) | Method for automatically recovering from a suspend state in a usb interface | |
| ROM | DP83816 10/100 Mb/s Integrated PCI Ethernet Media Access Controller and Physical Layer (MacPHYTER-II™) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5727022 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |