JP5722448B2 - 画像処理ソフトウェア開発方法、画像処理ソフトウェア開発装置、および、画像処理ソフトウェア開発プログラム - Google Patents

画像処理ソフトウェア開発方法、画像処理ソフトウェア開発装置、および、画像処理ソフトウェア開発プログラム Download PDF

Info

Publication number
JP5722448B2
JP5722448B2 JP2013526685A JP2013526685A JP5722448B2 JP 5722448 B2 JP5722448 B2 JP 5722448B2 JP 2013526685 A JP2013526685 A JP 2013526685A JP 2013526685 A JP2013526685 A JP 2013526685A JP 5722448 B2 JP5722448 B2 JP 5722448B2
Authority
JP
Japan
Prior art keywords
diagram
image processing
component diagram
library
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013526685A
Other languages
English (en)
Other versions
JPWO2013018204A1 (ja
Inventor
崎村 茂寿
茂寿 崎村
三好 雅則
雅則 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2013018204A1 publication Critical patent/JPWO2013018204A1/ja
Application granted granted Critical
Publication of JP5722448B2 publication Critical patent/JP5722448B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/20Software design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/30Creation or generation of source code
    • G06F8/35Creation or generation of source code model driven

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Description

本発明は、画像処理ソフトウェア開発方法、画像処理ソフトウェア開発装置、および、画像処理ソフトウェア開発プログラムの技術に関する。
画像処理システムの処理性能向上により、その応用分野が、従来のFA(Factory Automation)分野から、屋内外の人物監視、デジタルカメラなどの顔認識、車載カメラによる外界認識など、幅広い分野に広がりを見せている。
一方で、画像処理システムの開発では、処理対象となるデータが非常に多くなることから、汎用CPU(Central Processing Unit)による処理では十分なコストパフォーマンス(または電力あたりパフォーマンス)が得られないため、画像処理用のハードウェアアクセラレータを内包する組込LSI(Large Scale Integration)を用いることが多い。なお、組込LSIとは、組込機器に搭載される回路であり、組込機器は組込LSIを用いて画像処理を高速に実行する。
従って、組込LSIで動作するドライバソフトウェアを実現するためのプログラミング言語ライブラリを用いて認識ソフトウェアを開発する必要がある。なお、組込機器用ソフトウェアの開発では、C言語などのプログラミング言語を用いることが一般的であり、組込LSI用のドライバソフトウェアも同様にプログラミング言語ライブラリとして提供されている。このため、認識ソフトウェア開発者が用いる開発方法も、必然的にプログラミング言語によるプログラミングが一般的になっている。
しかし、プログラミング言語によるプログラミングを行う場合、実装工数が多い、実装に伴うヒューマンエラーが多いなどの問題があった。
これらの問題に対して有効な既存技術が、モデルベース開発技術である。
モデルベース開発技術は、従来のプログラミング言語ベース開発とは異なり、
(a)あらかじめソフトウェア開発環境上に定義された処理ブロックを処理順に列挙する
(b)同じくソフトウェア開発環境上に定義されたソフトウェア部品図を図面上で接続する
などの方法によりソフトウェア処理フロー(以下、「モデル」と呼ぶ)を記述し、そのモデルを計算機上でシミュレーション動作させて動作検証し、場合によってはモデルからプログラミング言語ソースコードを生成する、という技術である。モデルベース開発の一例として、特許文献1のような技術がある。なお、特許文献1は(a)に類する例である。
特開2009−087144号公報
しかしながら、特許文献1に記載された技術では、組込LSI用のプログラミング言語ライブラリと連動した認識アルゴリズムの開発ができない(または、PCなど開発環境上でのシミュレーションは可能でも、組込LSI用のプログラミング言語ライブラリを呼び出すソースコードの生成ができない)という問題があった。
また、モデルベース開発では、プログラミング言語を用いた開発よりも開発効率を高めるために、あらかじめ定義されるソフトウェア部品の抽象度を、プログラミング言語用関数よりも高く設定することが多く、ソフトウェア部品の実行に要する組込機器の計算機リソース(計算量およびメモリ使用量)を減らすことが難しかった。
そこで、本発明は、画像処理を実行する組込LSI用のプログラミング言語ライブラリを統合したモデルベース開発、より具体的には、開発環境上での(プログラミング言語を用いない)部品図接続型認識アルゴリズム開発、および、組込機器の計算機リソース使用量を減らしたソースコード生成が可能なモデルベース開発環境を提供することを主な目的とする。
前記課題を解決するために、本発明は、画像処理装置用プログラミング言語ライブラリを用いたソフトウェアの開発を支援する、画像処理ソフトウェア開発装置上で実行される画像処理ソフトウェア開発方法であって、
前記画像処理ソフトウェア開発装置が、記憶装置と、モデル図編集部を構成するための制御装置とを有しており、
前記記憶装置には、ソフトウェアが記述されるモデル図の構成要素である4種の下位部品図として、入出力データメモリ管理部品図、入力データ値設定部品図、ライブラリ実行部品図、および、出力データ値取得部品図がそれぞれ部品図定義部に記憶されており、
前記下位部品図が、前記プログラミング言語ライブラリの関数と、その関数を実行するときの入出力データを指定するための接続端子とを有しており、
前記接続端子を介して接続される4種の前記下位部品図をグループ化した上位部品図も、前記記憶装置に記憶されており、
前記モデル図編集部が、
モデル図への前記下位部品図または前記上位部品図の追加操作を受け付けると、受け付けた前記下位部品図または前記上位部品図をモデル図へと追加するとともに、複数の前記下位部品図の前記接続端子についての接続操作を受け付けると、受け付けた前記接続端子間を有向リンクで接続することで、モデル図を作成させることを特徴とする。
その他の手段は、後記する。
本発明によれば、画像処理を実行する組込LSI用のプログラミング言語ライブラリを統合したモデルベース開発、より具体的には、開発環境上での(プログラミング言語を用いない)部品図接続型認識アルゴリズム開発、および、組込機器の計算機リソース使用量を減らしたソースコード生成が可能なモデルベース開発環境を提供することができる。
本発明の一実施形態に関する画像処理ソフトウェア開発システムを示す構成図である。 本発明の一実施形態に関する部品図定義部に定義される部品図を示す説明図である。 本発明の一実施形態に関する部品図定義部内に定義された上位部品図および下位部品図の別の例として、エッジ角度量子化関数の例を示す説明図である。 本発明の一実施形態に関する図2,図3で説明した各上位部品図を、モデル図編集部のモデル図画面上に配置および接続した例を示す説明図である。 本発明の一実施形態に関する図4と同じ処理フローを、上位部品図と下位部品図を併用して構築した例を示す説明図である。 本発明の一実施形態に関するモデル実行部の処理を示すフローチャートである。 本発明の一実施形態に関するコード生成部の処理を示すフローチャートである。 本発明の一実施形態に関するプログラミング言語ソースコードの一例として、図4の処理フローに対してコード生成した結果を示す説明図である。
以下、本発明の一実施形態を、各図面を参照して詳細に説明する。
図1は、画像処理ソフトウェア開発システムを示す構成図である。画像処理ソフトウェア開発システムは、画像処理ソフトウェア開発装置1と、組込機器70とにより構成される。
画像処理ソフトウェア開発装置1は、制御装置であるCPUとメモリとハードディスク(記憶手段)とネットワークインタフェースを有するコンピュータとして構成され、このコンピュータは、CPUが、メモリ上に読み込んだプログラムを実行することにより、各処理部を動作させる。
組込機器70は、画像処理などを実行する組込LSIが搭載されている計算機であり、画像処理ソフトウェア開発装置1よりも、計算機リソース(CPUの処理能力、メモリの記憶容量)などが少ないことが多い。
画像処理ソフトウェア開発装置1は、部品図定義部10、モデル図編集部20、モデル実行部30、コード生成部40、プログラミング言語ライブラリ50、および、プログラミング言語ソースコード60により構成される。
部品図定義部10には、プログラミング言語ライブラリ50の各関数およびデータ構造と対応する部品図があらかじめ決まった構造で定義されている。この構造については後記する。以下、プログラミング言語ライブラリ50の関数を、「ライブラリ関数」と略す。
モデル図編集部20は、部品図定義部10に定義されている各部品図を用いて、画像処理フローを記述する。この手順については後記する。
モデル実行部30は、モデル図編集部20を用いて作成されたモデル図をもとに、画像処理フローを実行する(詳細は、図6参照)。具体的には、モデル実行部30は、画像処理ソフトウェア開発装置1上で、組込機器70を模擬動作する(以下、シミュレーションとも呼ぶ)。
模擬動作の一例として、組込機器70を画像処理ソフトウェア開発装置1内の仮想計算機として構築し、その仮想計算機のハードウェアリソースとOS上のプロセスとを模擬した上で、画像処理アルゴリズムを模擬動作する形態がある。
模擬動作の別の一例として、画像処理ソフトウェア開発装置1のハードウェアリソースとOS上で、画像処理アルゴリズムを模擬動作する形態としてもよい。
コード生成部40は、モデル図編集部20を用いて作成されたモデル図をもとに、プログラミング言語ソースコード60を生成する(詳細は、図7参照)。そして、生成されたプログラミング言語ソースコード60は、組込機器70用のコンパイラでコンパイル&リンクすることにより、バイナリファイルが作成される。組込機器70は、作成されたバイナリファイルを受信し(図1の破線矢印)、そのバイナリファイルを組込LSIを用いて動作させる。
プログラミング言語ライブラリ50は、組込機器70に搭載されている組込LSIで動作するドライバソフトウェアを実現するためのライブラリである。本実施形態では、プログラミング言語ライブラリ50の一例として、画像処理(特に、画像処理のうちのエッジ角度抽出処理などの画像認識処理)を実行するためのC言語で記述されるライブラリを例示する。一方、プログラミング言語ライブラリであればさまざまな種類に適用可能である。例えば、画像ではなく音声認識ライブラリなどに適用可能で、かつ、ライブラリを利用するプログラミング言語もC言語に限定されるものではない。
プログラミング言語ソースコード60は、コード生成部40により生成されるもので、プログラミング言語ライブラリ50を呼び出すアプリケーションソースコードである。
次に、画像処理ソフトウェア開発装置1の処理概要について、説明する。
まず、ユーザ110は、部品図定義部10にあらかじめ定義された部品図を、モデル図編集部20のモデル図画面上に配置し、それら部品図間の入出力端子を接続することで画像処理フローを示すモデル図を記述する。
次に、ユーザ110は、モデル実行部30に対しモデル図の実行を指示すると、モデル実行部30は、モデル図編集部20で作成されたモデル図に記述されている画像処理フローの先頭から順番に、処理フローを実行する。この際、画像処理フローを構成する各部品図に対応づけられるプログラミング言語ライブラリ50内の機能を順次呼び出すことにより、画像処理アルゴリズムのシミュレーションを行う。
次に、ユーザ110は、コード生成部40に対しコード生成を指示すると、コード生成部40は、モデル図編集部20で作成されたモデル図に記述されている画像処理フローを元に、プログラミング言語ソースコード60を出力する。
図2は、部品図定義部10に定義される部品図を示す説明図である。
図2(a)は、図2(b)の下位部品図と対応するプログラミング言語ライブラリ50の関数や構造体を示す。まず、ライブラリ関数「エッジ角度抽出関数(ExtractEdgeAngle)」は、引数で指定された画像ID(IMGID)に該当する画像内の各画素に対して、画素(x、y)ごとのエッジ強度および角度(rho、theta)を出力する。また、エッジ角度抽出制御構造体(EDGE_CTL型)は、エッジ角度抽出処理の制御に必要な制御パラメータで、エッジ強度下限閾値と、最大エッジ数をもつ。
この制御パラメータに基づき、指定された閾値よりも強いエッジ強度の画素に対するエッジ強度および角度を計算し、エッジ角度抽出結果構造体(EDGE_TBL)配列に出力する。この際、エッジ角度抽出結果構造体配列は、あらかじめ十分な個数(例えば、画面内の全画素数分)確保されているものとし、その個数はエッジ角度抽出制御構造体メンバであるmaxEdgeに設定する必要がある。なお、エッジ角度抽出関数の戻り値は、実際に抽出されたエッジ数とする。
図2(b)は、ライブラリ関数の1つである「エッジ角度抽出関数」と、そのライブラリ関数に対応する部品図群を示す。部品図は、ライブラリ関数1個当たり4種の下位部品図と、それらをまとめた(グループ化した、または、階層化したともいえる)上位部品図とで構成される。
各下位部品図の外観については、部品図内部のラベル文字列のうち、上部の文字列(例えば、「ExtractEdgeAngle」)が下位部品図の名称、左側の文字列(例えば、「IMGID」)が入力端子、右側の文字列(例えば、「edgeCount」)が出力端子、左右中央の文字列(例えば、「pEdgeTbl」)が入出力共用端子をそれぞれ表している。
よって、図2では、下位部品図を利用順に左から右へ配置し、各入出力端子の型が整合するように接続することにより、上位部品図270内の処理フローが構成される。この際、下位部品図内の入出力端子のうち、下線を引いてある端子(例えば、GetEdgeTbl250内の「EDGE_TBL」)が、上位部品図の入出力端子となる。
下位部品図は、以下に示すように、入出力データメモリ管理部品図、入力データ値設定部品図、ライブラリ実行部品図、および、出力データ値取得部品図の4種に分類される。
(a)入出力データメモリ管理部品図は、ライブラリ関数に入出力するデータ構造それぞれに対してデータ構造メモリを確保・解放するための下位部品図であり、例えば、EDGE_CTL構造体のメモリ管理(確保、解放)を行うAllocEdgeCtl220や、EDGE_TBL構造体のメモリ管理を行うAllocEdgeTbl230である。
(b)入力データ値設定部品図は、確保したデータ構造に対して値を設定するための下位部品図であり、例えば、エッジ角度抽出関数の制御構造体であるEDGE_CTL構造体に対して値を設定するSetEdgeCtl240である。
(c)ライブラリ実行部品図は、ライブラリ関数を呼び出すための下位部品図であり、例えば、エッジ角度抽出関数に対応するExtractEdgeAngle210である。ExtractEdgeAngle210内のedgeCountがエッジ角度抽出関数の戻り値に該当する。なお、ライブラリ実行部品図は、ライブラリ関数1個あたりひとつ定義される。
(d)出力データ値取得部品図は、ライブラリ関数の実行結果が格納されているデータ構造から値を取り出すための下位部品図であり、例えば、エッジ角度抽出処理結果が格納されているEDGE_TBL構造体から値を取得するGetEdgeTbl250や、EDGE_CTL構造体から値を取得するGetEdgeCtl260である。
データメモリに関係する下位部品図220〜260は基本的にはそれぞれデータ型1個当たり、(a)入出力データメモリ管理部品図、(b)入力データ値設定部品図、(d)出力データ値取得部品図の3種一組ずつ定義される。例えば、EDGE_CTL構造体については下位部品図220、240、260が組をなす。
ただし、例外として、データ構造が認識結果出力専用であって値の設定が不要な場合は、入力データ値設定部品図は定義しなくても構わない。例えば、EDGE_TBL構造はエッジ角度抽出関数の出力を受け取る用途にしか使わない(つまり、ユーザ110が値を設定することはない)ため、入力データ値設定部品図は定義しなくても構わない。
上位部品図270は、下位部品図210〜260を利用順にあらかじめ接続してひとまとめにグループ化したものである。なお、本実施形態では、上位部品図の命名規則を、「(下位部品図の)ライブラリ実行部品図名+pkg」として説明する。「pkg」は、パッケージの略である。
なお、本実施形態ではライブラリ関数とそのデータ構造に関係する部品図について説明するが、下位部品図として条件分岐、繰り返しなどの処理フロー制御部品図を追加してもよい。これにより、より複雑なアルゴリズムを記述することが可能になる。
次に、モデル図編集部20に配置される処理フロー図について、図3〜図5を用いて説明する。
図3は、部品図定義部10内に定義された上位部品図および下位部品図の別の例として、エッジ角度量子化関数の例を示す説明図である。
図3(a)は、図3(b)の下位部品図と対応するライブラリ関数であるエッジ角度量子化関数(ResampleEdgeAngle)を示す。なお、エッジ角度量子化とは、エッジ角度抽出処理によって1度刻み360度の分解能でEDGE_TBL構造体に出力されたエッジ角度情報を、指定された角度分解能(例えば8方向符号であれば360度を45度刻み8方向の分解能)に変換する処理のことである。この処理は、エッジ角度情報に基づく画像識別特徴量の抽出などにおいて利用される。
エッジ角度量子化関数(ResampleEdgeAngle)は、前段で処理されたエッジ角度抽出関数から出力されるエッジ角度抽出結果構造体(EDGE_TBL)配列を第1引数pInEdgeTblから入力し、さらに制御用の入力情報として、第3引数edgeCountにはEDGE_TBL構造体配列の数を、第4引数resolutionには量子化後の分解能をそれぞれ入力し、エッジ角度量子化処理を行い、第2引数から出力用として受け取った別のエッジ角度抽出結果構造体(EDGE_TBL)配列に処理結果を入れて出力する。なお、関数の戻り値は量子化後のエッジ角度量子化テーブル数である。
図3(b)では、エッジ角度量子化関数に対応するResampleEdgeAngle310がライブラリ実行部品図に該当し、その他の入出力データ型は図2と同じであるため、下位部品図230、250は部品図定義部10に定義済みの部品図を流用することができる。さらに、上位部品図320は、下位部品図230、310、250を利用順にあらかじめ接続してひとまとめにグループ化したものである。
図4は、図2,図3で説明した各上位部品図を、モデル図編集部20のモデル図画面上に配置および接続した例を示す説明図である。
本実施形態においてユーザ110がアルゴリズムを記述する方法は、図4(a)の部品図定義部10に定義されている部品図群から画像処理アルゴリズム処理フローで用いる部品図を選択し、図4(b)のモデル図編集部20上に配置し、各部品図の接続端子を利用順番(後記する図6,図7での「処理順番」に相当)かつ型整合性が取れるように接続する、という手順になる。
まず、ユーザ110は、部品図定義部10に定義済みの画像メモリ確保(AssignImg)410を選択して(例えば、マウスのドラッグ操作)、モデル図編集部20上に下位部品図440として配置する(例えば、マウスのドロップ操作)。つまり、部品図定義部10に定義されている部品図はあくまで「部品の定義情報」であって、モデル図編集部20上に配置されて初めて「部品図の実体」として機能する。
続いて、ユーザ110は、同様に残りの部品図も配置する。つまり、確保した画像メモリに画像を取得し(部品図420から部品図445)、最大取得エッジ数「maxEdge=1024」、エッジ強度閾値「minThr=30」という制御パラメータ定数値を設定し(部品図430から部品図450、455)、それらを入力してエッジ角度抽出を行う(ExtractEdgeAnglePkg)(部品図270から部品図460)。
さらに、ユーザ110は、角度分解能「resolution=8」という制御パラメータ定数値を設定し(部品図430から部品図465)、エッジ角度抽出結果を量子化する(ResampleEdgeAngle)(部品図320から部品図470)という部品図を配置する。さらに、各部品図の入出力端子間を接続し、画像処理フローを構築する。
このように、部品図定義部10内にあらかじめ下位部品図の接続関係をまとめた形で上位部品図を定義してあるため、ユーザ110は、モデル図編集部20上での上位部品図460、470には、下位部品図群によって構成される処理フロー全体の入力情報、および、出力情報だけを接続すればよく、接続すべき部品図を少なくすることができる。よって、アルゴリズム試作時など、数多くのアルゴリズムを迅速に構築し、比較評価をする際などに効果的である。
図5は、図4と同じ処理フローを、上位部品図と下位部品図を併用して構築した例を示す説明図である。図5の例では、まず、ユーザ110は、図4と上位部品図を用いて同様の処理フローを記述する。次に、ユーザ110は、上位部品図の中に含まれる下位部品図を表示状態にする。なお、表示状態の切り替え方法は公知の方法で構わない。例えば、部品図編集用のメニュー等から下位部品図の表示/非表示を切り替えてもよいし、上位部品図をダブルクリックすることによって別画面を出すなどしてもよい。
ユーザ110は、下位部品図を表示状態にした後、下位部品図同士の接続関係を編集することができる。従って、ユーザ110は、複数の上位部品図に含まれる下位部品図の間で、処理が不要または重複している部品図を消し(もしくは、接続関係を修正して処理をスキップさせ)、再接続することができる。
そのため、モデル図編集部20は、モデル図内の第1上位部品図内の入出力データメモリ管理部品図の接続端子から、モデル図内の第2上位部品図内のライブラリ実行部品図の接続端子への接続操作を受け付けると、受け付けた接続操作に従って、入出力データメモリ管理部品図の接続端子からライブラリ実行部品図の接続端子への有向リンクをモデル図に追加する。
例えば、図2内上位部品図270の中に含まれる下位部品図230(AllocEdgeTbl)と、図3内上位部品図320の中に含まれる下位部品図230(AllocEdgeTbl)とが重複しており、図4のように上位部品図460、470同士を接続しただけの状態では、EDGE_TBL構造体メモリを二重に確保していることになる。従って、図5の例では、ユーザ110は、上位部品図460内の下位部品図230で確保したEDGE_TBL構造体メモリを、後段の上位部品図470内でそのまま利用するように接続関係を書き換えている。
さらに、上位部品図460内処理フローの最後段に位置する、EDGE_CTL構造体値取得部品図260(GetEdgeCtl)と、EDGE_TBL構造体値取得部品図250(GetEdgeTbl)は不要な処理であるため、ユーザ110は、エッジ角度抽出関数実行部品図210(ExtractEdgeAngle)の出力結果をそのままエッジ角度量子化関数実行部品図310(ResampleEdgeAngle)に入力するように接続関係を書き換えている。
このように、ユーザ110は、モデル図編集部20を介して、上位部品図の内部に定義されている下位部品図に対する表示および編集ができるため、シミュレーションを通じて確定したアルゴリズムが動作する組込機器70の計算機リソース使用効率を改善する(具体的には組込機器70のメモリ確保量の削減と、組込機器70のメモリ確保処理に伴う処理時間の削減)ことができる。
図6は、モデル実行部30の処理を示すフローチャートである。
モデル実行部30は、基本的に、モデル図編集部20内に構築された処理フロー内の各部品図を先頭から終端に向かって順番に処理していく(S610、S615、S650、S655)。この際、まず、上位部品図群を接続して構成される上位階層の処理フロー(図4の例に相当)をチェックして、その先頭から終端に向かって部品図の処理順番を決定する。次に、各上位部品図の内部に定義されている、下位部品図群を接続して構成される下位階層の処理フロー(図5の例に相当)をチェックして、その先頭から終端に向かって部品図の処理順番を決定する。
以下、具体的な例として、図4の処理フローの例で説明する。
まず、上位部品図の処理順番を決定する。処理フローを先頭から順にたどっていくと、図4の例では、
第1部品図集合<部品図440→部品図445→部品図450→部品図455→部品図460→部品図465→部品図470>
の順になる。なお、部品図450、455などの並列関係にある部品図の処理順番は、その後段の処理である部品図465よりも前に順序付けされるが、部品図450と部品図455との間の順序関係は任意である。例えば、部品図をモデル図編集部20に配置した順番で決定しても構わない。
次に、下位部品図の処理順番を決定する。まず上位部品図465については、図2の処理フローより、
第2部品図集合<部品図220→部品図230→部品図240→部品図210→部品図250→部品図260>
の順になる(並列関係にある部品図の処理順番については同様である)。
次に、上位部品図470については、図3の処理フローより、
第3部品図集合<部品図230→部品図310→部品図250>
の順になる(並列関係にある部品図の処理順番については同様である)。
以上をまとめると、各部品図の処理順番は、以下のようになる。ここで、「まとめる」とは、第1部品図集合内の上位部品図465,470を、それぞれ前記した下位部品図の集合(第2部品図集合、第3部品図集合)に置き換えることである。
<部品図440→部品図445→部品図450→部品図455→部品図460→部品図220→部品図230→部品図240→部品図210→部品図250→部品図260→部品図230→部品図310→部品図250>
になる。
次に、処理順番に従って各部品図を処理していく。各部品図の処理では、まず部品図の種別をチェックし(S620)、部品図種別ごとに処理を分岐する。
部品図種別が「入出力データメモリ管理部品図」の場合は、実行タイミングが処理フローの開始時点か終了時点かによって処理を分岐する。開始時点の場合はデータ構造のメモリを確保し(S625)、終了時点の場合はデータ構造のメモリを解放する(S630)。
部品図種別が「入力データ値設定部品図」の場合は、該当するデータ構造に指定された値を設定する(S635)。なお、データ構造と設定値は部品図の入力端子から指定されたものを使用する。
部品図種別が「ライブラリ実行部品図」の場合は、該当するライブラリ関数を呼出し、実行結果を受け取る(S640)。なお、ライブラリ関数に引き渡す引数(入力用引数と出力用引数)は部品図の入力端子から指定されたものを使用し、ライブラリ関数の実行結果を保持するデータ構造と戻り値は出力端子から出力する。
部品図種別が「出力データ値取得部品図」の場合は、該当するデータ構造から値を取得する(S645)。なお、取得元データ構造、取得するデータ要素、取得結果の格納先データ構造は部品図の入力端子から指定されたものを使用し、格納先データ構造を出力端子から出力する。
なお、本実施形態では入出力データメモリ管理部品図はガーベジコレクタ(使用済みメモリの回収)機能をシミュレートする。ただし、これは本実施形態の必須要件ではない。例えば、ガーベジコレクタ機能がない場合は、入出力データメモリ管理部品図を「入出力データメモリ確保部品図」「入出力データメモリ解放部品図」の2種類に分けた上で、入出力データメモリ解放部品図をモデル図編集部20内に構築された処理フローの適切な個所(一般的には、処理フロー終端)に接続すればよい。
また、本実施形態ではライブラリ関数とそのデータ構造に関係する部品図について説明するが、下位部品図として条件分岐、繰り返しなどの処理フロー制御部品図を追加した場合、S620の処理分岐先が部品図種別ごとに増える。分岐先での部品図実行は公知の方法で構わない。例えば、部品図種別が処理分岐部品図であれば条件判定と判定結果に応じた処理を行う。
図7は、コード生成部40の処理を示すフローチャートである。
コード生成部40は、基本的に、モデル図編集部20内に構築された処理フロー内の各部品図を先頭から終端に向かって順番に処理していく(S710、S715、S750、S755)。この際、まず、上位部品図群を接続して構成される上位階層の処理フロー(図4の例に相当)をチェックして、その先頭から終端に向かって部品図の処理順番を決定する。次に、各上位部品図の内部に定義されている、下位部品図群を接続して構成される下位階層の処理フロー(図5の例に相当)をチェックして、その先頭から終端に向かって部品図の処理順番を決定する。その後、処理順番に従って各部品図を処理していく。
各部品図の処理では、まず部品図の種別をチェックし(S720)、部品図種別ごとに処理を分岐する。
部品図種別が「入出力データメモリ管理部品図」の場合は、実行タイミングが処理フローの開始時点か終了時点かによって処理を分岐する。開始時点の場合はデータ構造のメモリを確保するソースコード(例えば、C言語であればmalloc文)を生成し(S725)、終了時点の場合はデータ構造のメモリを解放するソースコード(例えば、C言語であればfree文)を生成する(S730)。
部品図種別が「入力データ値設定部品図」の場合は、該当するデータ構造に指定された値を設定するソースコード(例えば、C言語であれば構造体メンバ変数への代入文)を生成する(S735)。なお、データ構造と設定値は部品図の入力端子から指定されたものを使用する。
部品図種別が「ライブラリ実行部品図」の場合は、該当するライブラリ関数を呼出し、実行結果を受け取るソースコードを生成する(S740)。なお、ライブラリ関数に引き渡す引数(入力用引数と出力用引数)は部品図の入力端子から指定されたものを使用し、ライブラリ関数の実行結果を保持するデータ構造と戻り値は出力端子から出力する。
部品図種別が「出力データ値取得部品図」の場合は、該当するデータ構造から値を取得するソースコード(例えば、取得元データ構造体とは別の変数への代入)を生成する(S745)。ただし、出力データ値取得部品図の出力端子が未接続の場合は、取得した値を格納する先がないものとして、その端子に関するソースコードは生成しない。なお、取得元データ構造、取得するデータ要素、取得結果の格納先データ構造は部品図の入力端子から指定されたものを使用し、格納先データ構造を出力端子から出力する。
図8は、プログラミング言語ソースコード60の一例として、図4の処理フローに対してコード生成した結果を示す説明図である。「sizeX=640、sizeY=480」については、モデルの外部からパラメータを与えた例として記載している。
なお、本実施形態では、変数名の決定方法として、各部品図の入出力端子名を基準に設定する方法を用いているが、他の方法でも構わない。例えば、部品図間の接続線に名前を付け、その名前を変数名にしてもよい。
また、本実施形態ではライブラリ関数とそのデータ構造に関係する部品図について説明するが、下位部品図として条件分岐、繰り返しなどの処理フロー制御部品図を追加した場合、S720の処理分岐先が部品図ごとに増える。分岐先でのコード生成処理は公知の方法で構わない。例えば、部品図種別が処理分岐部品図であれば条件判定文と判定結果に応じた処理のコード生成を行う(C言語であればif〜else文を生成する)。
以上説明した本実施形態は、ソフトウェア処理を、プログラミング言語ではなく部品図接続によって記述するモデルベース開発技術に関するものであり、特に、画像センサによる認識ソフトウェアのモデルベース開発技術に関するものである。
本実施形態の画像処理ソフトウェア開発装置1は、プログラミング言語用の画像処理ライブラリ機能と、前記機能への入出力データ構造に対し、入出力データメモリ管理部品図、入力データ値設定部品図、ライブラリ実行部品図、出力データ値取得部品図、の4種の部品図を有し、さらに、前記4種の部品図を下位部品図として一組にまとめた上位部品図を有し、下位部品図と上位部品図を組み合わせてソフトウェアを記述することを特徴とする。
本実施形態の画像処理ソフトウェア開発装置1は、前記部品図として、画像処理ライブラリ機能の入出力引数と対応する部品図接続端子を有し、前記接続端子は、画像処理ライブラリ機能の入出力変数名もしくはデータ型名を接続端子名とする。さらに、画像処理ソフトウェア開発装置1を用いて記述されたソフトウェア処理フロー図から、前記処理フロー図を構成する部品図と対応する画像処理ライブラリ機能の呼出しソースコードを、プログラミング言語で出力する機能を有する。
本実施形態の画像処理ソフトウェア開発装置1は、ある前記上位部品図の下位階層に含まれる入出力データメモリ管理部品図によって確保されたメモリ領域を、別の上位部品図の下位階層に含まれるライブラリ実行部品図に接続可能な構造を有する。
本実施形態の画像処理ソフトウェア開発装置1は、前記入出力データ構造が画像データである場合、前記部品図接続端子には画像データの管理情報を入出力し、画像データ内に含まれる画素データはプログラミング言語ライブラリ50の内部で管理する。
つまり、ライブラリ関数に入出力するデータ構造が画像データである場合、その接続端子には画像データの管理情報を入出力するための下位部品図の接続端子を接続するとともに、画像データ内に含まれる画素データは画像処理ライブラリ内部で管理する。
本実施形態では、データのメモリ管理方法を、計算機の記憶装置に対する領域割当処理および解放処理によって実装し、データの入出力方法を、計算機の記憶装置に対する入出力処理によって実装し、データの処理を計算機の演算処理によって実装した、画像処理ソフトウェア開発プログラム、および、該コンピュータプログラムを計算機上で実行するソフトウェア開発装置、によって構成される。
本実施形態により、画像処理ソフトウェア開発者は、プログラミング言語によるプログラミングを行わず、部品図接続によって画像処理アルゴリズムを設計、実装することができる。さらに、設計、実装されたモデル図から自動コード生成機能を用いて、組込LSI用のプログラミング言語ライブラリ50を呼び出すコードを生成することができる。この際、上位部品図と下位部品図を組み合わせて用いることで、計算機リソース使用量を減らしたソースコードを生成することができる。
アルゴリズム試作時点では上位部品図接続によるモデルベース開発を行うことにより、プログラミング言語よりも抽象度の高い(つまり、実装すべき内容が少ない)部品図接続によりアルゴリズム開発することができる。また、アルゴリズム確定後は下位部品図の接続関係を改善することで、組込機器70の処理効率およびメモリ使用効率の高い実装を行うことができる。
さらに、自動コード生成の際に、各データ構造に対するメモリ確保(および解放)、値の代入、値の取得を行うコードに加え、組込LSI用にあらかじめ規定されたライブラリ関数の呼出しコードを生成することができ、プログラミング言語によるプログラミングを行わずに画像処理ソフトウェアの開発を行うことができる。つまり、プログラミング言語ライブラリ50を統合したモデルベース開発を実現することができる。
なお、本実施形態では、本実施形態による処理を実行する計算機環境において、本実施形態における任意の一つの処理手段を二つ以上の処理手段に分割して実現しても、二つ以上の任意の処理手段を統合して一つの処理手段として実現してもよく、本実施形態の提供する機能を損なわない限りその実現形態を制約するものではない。
1 画像処理ソフトウェア開発装置
10 部品図定義部
20 モデル図編集部
30 モデル実行部
40 コード生成部
50 プログラミング言語ライブラリ
60 プログラミング言語ソースコード
70 組込機器

Claims (9)

  1. 画像処理装置用プログラミング言語ライブラリを用いたソフトウェアの開発を支援する、画像処理ソフトウェア開発装置上で実行される画像処理ソフトウェア開発方法であって、
    前記画像処理ソフトウェア開発装置は、記憶装置と、モデル図編集部を構成するための制御装置とを有しており、
    前記記憶装置には、ソフトウェアが記述されるモデル図の構成要素である4種の下位部品図として、入出力データメモリ管理部品図、入力データ値設定部品図、ライブラリ実行部品図、および、出力データ値取得部品図がそれぞれ部品図定義部に記憶されており、
    前記下位部品図は、前記プログラミング言語ライブラリの関数と、その関数を実行するときの入出力データを指定するための接続端子とを有しており、
    前記接続端子を介して接続される4種の前記下位部品図をグループ化した上位部品図も、前記記憶装置に記憶されており、
    前記モデル図編集部は、
    モデル図への前記下位部品図または前記上位部品図の追加操作を受け付けると、受け付けた前記下位部品図または前記上位部品図をモデル図へと追加するとともに、複数の前記下位部品図の前記接続端子についての接続操作を受け付けると、受け付けた前記接続端子間を有向リンクで接続することで、モデル図を作成させることを特徴とする
    画像処理ソフトウェア開発方法。
  2. 前記画像処理ソフトウェア開発装置の制御装置は、さらに、モデル実行部を構成し、
    前記モデル実行部は、
    前記作成されたモデル図内の部品図接続関係から各部品図の処理順序を特定し、処理順序に従って作成されたモデル図内の前記下位部品図を1つずつ選択し、
    選択される前記下位部品図が前記入出力データメモリ管理部品図であるときには、前記プログラミング言語ライブラリのライブラリ関数に入出力するデータ構造用のメモリを確保および解放し、
    選択される前記下位部品図が前記入力データ値設定部品図であるときには、前記確保されたメモリに対して、前記ライブラリ関数に入出力するデータ構造の値を設定し、
    選択される前記下位部品図が前記ライブラリ実行部品図であるときには、前記ライブラリ関数に入出力するデータ構造の値を参照して、前記プログラミング言語ライブラリを呼び出し、
    選択される前記下位部品図が前記出力データ値取得部品図であるときには、前記プログラミング言語ライブラリを呼び出した実行結果が格納されているデータ構造から、実行結果を読み取ることを特徴とする
    請求の範囲第1項に記載の画像処理ソフトウェア開発方法。
  3. 前記画像処理ソフトウェア開発装置の制御装置は、さらに、コード生成部を構成し、
    前記コード生成部は、
    前記作成されたモデル図内の部品図接続関係から各部品図の処理順序を特定し、処理順序に従って作成されたモデル図内の前記下位部品図を1つずつ選択し、
    選択される前記下位部品図が前記入出力データメモリ管理部品図であるときには、前記プログラミング言語ライブラリのライブラリ関数に入出力するデータ構造用のメモリを前記画像処理装置内のメモリから確保および解放するための前記プログラミング言語ソースコードを出力し、
    選択される前記下位部品図が前記入力データ値設定部品図であるときには、前記画像処理装置内で確保されたメモリに対して、前記ライブラリ関数に入出力するデータ構造の値を設定するための前記プログラミング言語ソースコードを出力し、
    選択される前記下位部品図が前記ライブラリ実行部品図であるときには、前記ライブラリ関数に入出力するデータ構造の値を参照して、前記画像処理装置内で前記プログラミング言語ライブラリを呼び出すための前記プログラミング言語ソースコードを出力し、
    選択される前記下位部品図が前記出力データ値取得部品図であるときには、前記画像処理装置内で前記プログラミング言語ライブラリを呼び出した実行結果が格納されているデータ構造から、実行結果を読み取るための前記プログラミング言語ソースコードを出力することを特徴とする
    請求の範囲第1項に記載の画像処理ソフトウェア開発方法。
  4. 前記モデル図編集部は、モデル図内の第1前記上位部品図内の前記入出力データメモリ管理部品図の前記接続端子から、モデル図内の第2前記上位部品図内の前記ライブラリ実行部品図の前記接続端子への接続操作を受け付けると、受け付けた接続操作に従って、前記入出力データメモリ管理部品図の前記接続端子から前記ライブラリ実行部品図の前記接続端子への有向リンクをモデル図に追加することを特徴とする
    請求の範囲第1項ないし第3項のいずれか1項に記載の画像処理ソフトウェア開発方法。
  5. 前記ライブラリ関数に入出力するデータ構造が画像データである場合、その接続端子には画像データの管理情報を入出力するための前記下位部品図の前記接続端子を接続するとともに、画像データ内に含まれる画素データは画像処理ライブラリ内部で管理することを特徴とする
    請求の範囲第1項ないし第3項のいずれか1項に記載の画像処理ソフトウェア開発方法。
  6. 画像処理装置用プログラミング言語ライブラリを用いたソフトウェアの開発を支援する、画像処理ソフトウェア開発装置であって、
    前記画像処理ソフトウェア開発装置は、記憶装置と、モデル図編集部を構成するための制御装置とを有しており、
    前記記憶装置には、ソフトウェアが記述されるモデル図の構成要素である4種の下位部品図として、入出力データメモリ管理部品図、入力データ値設定部品図、ライブラリ実行部品図、および、出力データ値取得部品図がそれぞれ部品図定義部に記憶されており、
    前記下位部品図は、前記プログラミング言語ライブラリの関数と、その関数を実行するときの入出力データを指定するための接続端子とを有しており、
    前記接続端子を介して接続される4種の前記下位部品図をグループ化した上位部品図も、前記記憶装置に記憶されており、
    前記モデル図編集部は、
    モデル図への前記下位部品図または前記上位部品図の追加操作を受け付けると、受け付けた前記下位部品図または前記上位部品図をモデル図へと追加するとともに、複数の前記下位部品図の前記接続端子についての接続操作を受け付けると、受け付けた前記接続端子間を有向リンクで接続することで、モデル図を作成させることを特徴とする
    画像処理ソフトウェア開発装置。
  7. 前記画像処理ソフトウェア開発装置の制御装置は、さらに、モデル実行部を構成し、
    前記モデル実行部は、
    前記作成されたモデル図内の部品図接続関係から各部品図の処理順序を特定し、処理順序に従って作成されたモデル図内の前記下位部品図を1つずつ選択し、
    選択される前記下位部品図が前記入出力データメモリ管理部品図であるときには、前記プログラミング言語ライブラリのライブラリ関数に入出力するデータ構造用のメモリを確保および解放し、
    選択される前記下位部品図が前記入力データ値設定部品図であるときには、前記確保されたメモリに対して、前記ライブラリ関数に入出力するデータ構造の値を設定し、
    選択される前記下位部品図が前記ライブラリ実行部品図であるときには、前記ライブラリ関数に入出力するデータ構造の値を参照して、前記プログラミング言語ライブラリを呼び出し、
    選択される前記下位部品図が前記出力データ値取得部品図であるときには、前記プログラミング言語ライブラリを呼び出した実行結果が格納されているデータ構造から、実行結果を読み取ることを特徴とする
    請求の範囲第6項に記載の画像処理ソフトウェア開発装置。
  8. 前記画像処理ソフトウェア開発装置の制御装置は、さらに、コード生成部を構成し、
    前記コード生成部は、
    前記作成されたモデル図内の部品図接続関係から各部品図の処理順序を特定し、処理順序に従って作成されたモデル図内の前記下位部品図を1つずつ選択し、
    選択される前記下位部品図が前記入出力データメモリ管理部品図であるときには、前記プログラミング言語ライブラリのライブラリ関数に入出力するデータ構造用のメモリを前記画像処理装置内のメモリから確保および解放するための前記プログラミング言語ソースコードを出力し、
    選択される前記下位部品図が前記入力データ値設定部品図であるときには、前記画像処理装置内で確保されたメモリに対して、前記ライブラリ関数に入出力するデータ構造の値を設定するための前記プログラミング言語ソースコードを出力し、
    選択される前記下位部品図が前記ライブラリ実行部品図であるときには、前記ライブラリ関数に入出力するデータ構造の値を参照して、前記画像処理装置内で前記プログラミング言語ライブラリを呼び出すための前記プログラミング言語ソースコードを出力し、
    選択される前記下位部品図が前記出力データ値取得部品図であるときには、前記画像処理装置内で前記プログラミング言語ライブラリを呼び出した実行結果が格納されているデータ構造から、実行結果を読み取るための前記プログラミング言語ソースコードを出力することを特徴とする
    請求の範囲第6項に記載の画像処理ソフトウェア開発装置。
  9. 請求の範囲第1項ないし第5項のいずれか1項に記載の画像処理ソフトウェア開発方法を、コンピュータである前記画像処理ソフトウェア開発装置に実行させるための画像処理ソフトウェア開発プログラム。
JP2013526685A 2011-08-03 2011-08-03 画像処理ソフトウェア開発方法、画像処理ソフトウェア開発装置、および、画像処理ソフトウェア開発プログラム Active JP5722448B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/067734 WO2013018204A1 (ja) 2011-08-03 2011-08-03 画像処理ソフトウェア開発方法、画像処理ソフトウェア開発装置、および、画像処理ソフトウェア開発プログラム

Publications (2)

Publication Number Publication Date
JPWO2013018204A1 JPWO2013018204A1 (ja) 2015-03-02
JP5722448B2 true JP5722448B2 (ja) 2015-05-20

Family

ID=47628767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013526685A Active JP5722448B2 (ja) 2011-08-03 2011-08-03 画像処理ソフトウェア開発方法、画像処理ソフトウェア開発装置、および、画像処理ソフトウェア開発プログラム

Country Status (5)

Country Link
US (1) US9195435B2 (ja)
JP (1) JP5722448B2 (ja)
CN (1) CN103718159B (ja)
DE (1) DE112011105489T5 (ja)
WO (1) WO2013018204A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015198419A1 (ja) * 2014-06-25 2015-12-30 楽天株式会社 情報処理装置、情報処理方法、プログラム、記憶媒体
US10248409B1 (en) * 2014-12-03 2019-04-02 Amazon Technologies, Inc. Limiting the effects of source code patches on corresponding native-code patches
CN105988794B (zh) * 2015-02-11 2019-04-30 成都理想境界科技有限公司 滤镜代码生成器、生成方法及图像编辑器
JP6722528B2 (ja) * 2016-06-30 2020-07-15 クラリオン株式会社 ソフトウェア開発支援方法及びシステム
CN109324789A (zh) * 2018-11-01 2019-02-12 广州南洋理工职业学院 一种软件开发方法
US12045585B2 (en) * 2019-08-23 2024-07-23 Google Llc No-coding machine learning pipeline
CN110673844A (zh) * 2019-09-26 2020-01-10 苏州中科全象智能科技有限公司 一种图像处理软件开发方法及系统
WO2021090890A1 (ja) * 2019-11-08 2021-05-14 大日本印刷株式会社 ソフトウェア作成装置、ソフトウェア作成方法、およびプログラム
CN112559074A (zh) * 2020-12-18 2021-03-26 昂纳工业技术(深圳)有限公司 一种机器视觉软件的动态配置方法及计算机

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07160843A (ja) * 1993-12-02 1995-06-23 Toyota Motor Corp 画像認識プログラム構築装置及び方法
JPH09288568A (ja) 1996-04-23 1997-11-04 Matsushita Electric Works Ltd 画像処理装置およびその実行フロー作成方法
DE19832974A1 (de) * 1998-07-22 2000-01-27 Siemens Ag Vorrichtung und Verfahren zur Erstellung eines virtuellen Anlagenmodells
US7554685B2 (en) * 2002-07-26 2009-06-30 Ricoh Company, Ltd. Image forming apparatus, information processing apparatus, program execution method and program producing method
US7966396B2 (en) * 2004-10-08 2011-06-21 Sharp Laboratories Of America, Inc. Methods and systems for administrating imaging device event notification
US8001183B2 (en) * 2004-10-08 2011-08-16 Sharp Laboratories Of America, Inc. Methods and systems for imaging device related event notification
US7523450B2 (en) * 2004-11-15 2009-04-21 International Business Machines Corporation Apparatus, system, and method for identifying fixed memory address errors in source code at build time
JP2007034489A (ja) * 2005-07-25 2007-02-08 Ricoh Co Ltd 画像処理装置、画像処理方法、プログラム、記録媒体
JP2007079779A (ja) * 2005-09-13 2007-03-29 Ricoh Co Ltd 画像処理装置、画像処理方法、プログラム、記録媒体
CN1959631B (zh) * 2005-11-04 2016-09-21 上海启明软件股份有限公司 一种基于itron的应用软件自主装配系统及方法
JP4560493B2 (ja) * 2006-05-12 2010-10-13 京セラミタ株式会社 画像形成装置
JP4983519B2 (ja) * 2007-10-01 2012-07-25 オムロン株式会社 開発支援装置および開発支援プログラム
WO2009110725A2 (ko) * 2008-03-04 2009-09-11 주식회사 코드에스이 3차원 응용프로그램 프레임워크 구조 및 이를 기반으로 하는 응용프로그램 구현 방법과, 3차원 응용소프트웨어 프레임워크 기반의 자동 테스트 시스템 및 그 방법
US20100122233A1 (en) * 2008-11-13 2010-05-13 Honeywell International Inc. Software license independent model image generation system and method

Also Published As

Publication number Publication date
JPWO2013018204A1 (ja) 2015-03-02
US20140196003A1 (en) 2014-07-10
US9195435B2 (en) 2015-11-24
DE112011105489T5 (de) 2014-04-24
CN103718159B (zh) 2016-08-31
CN103718159A (zh) 2014-04-09
WO2013018204A1 (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
JP5722448B2 (ja) 画像処理ソフトウェア開発方法、画像処理ソフトウェア開発装置、および、画像処理ソフトウェア開発プログラム
CN109542556B (zh) 一种基于Activiti的流程与表单交互方法及系统
KR101314949B1 (ko) 통합 환경 생성기
JP4931978B2 (ja) 並列化処理方法、システム、及びプログラム
JP6936016B2 (ja) パッケージファイルに対する機能拡張方法およびシステム
CN110007902A (zh) 业务处理流程配置的方法及装置
CN112748908B (zh) 基于SSM框架的Restful服务开发方法与装置
US10235477B2 (en) Prototyping an image processing algorithm and emulating or simulating execution on a hardware accelerator to estimate resource usage or performance
US9501269B2 (en) Automatic source code generation for accelerated function calls
CN106775744B (zh) 一种生成静态库的方法和装置
CN106547681B (zh) 数据自动加载并复用模拟服务测试的方法和装置
JP2012520518A (ja) マルチコア通信トポロジを生成する装置および関連する方法
CN111290778A (zh) Ai模型的包装方法、平台及电子设备
US9424005B1 (en) Templatized component
JPH11513512A (ja) ディジタル信号プロセッサの製造方法
KR101275172B1 (ko) 이산 사건 시뮬레이션 방법
CA2829194A1 (en) Registration and execution of highly concurrent processing tasks
US20100146254A1 (en) Method for binarizing initial script on operating system and operating method of binary script
CN109447256A (zh) 基于FPGA的Tensorflow系统加速的设计方法
US10387584B1 (en) Streaming on hardware-software platforms in model based designs
Posadas et al. Automatic synthesis of embedded SW for evaluating physical implementation alternatives from UML/MARTE models supporting memory space separation
CN113778897A (zh) 接口的自动测试方法、装置、设备及存储介质
US20190087160A1 (en) System and method for creating domain specific language
US9946668B1 (en) Automatic prioritization of interrupts in a modeling environment
Janßen et al. Designing applications for heterogeneous many-core architectures with the FlexTiles Platform

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150325

R150 Certificate of patent or registration of utility model

Ref document number: 5722448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150