JP5710382B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5710382B2 JP5710382B2 JP2011119481A JP2011119481A JP5710382B2 JP 5710382 B2 JP5710382 B2 JP 5710382B2 JP 2011119481 A JP2011119481 A JP 2011119481A JP 2011119481 A JP2011119481 A JP 2011119481A JP 5710382 B2 JP5710382 B2 JP 5710382B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- film
- chamber
- etching
- susceptor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 208
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 238000005530 etching Methods 0.000 claims description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 75
- 229910052710 silicon Inorganic materials 0.000 claims description 75
- 239000010703 silicon Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 70
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 238000004140 cleaning Methods 0.000 claims description 13
- 239000007789 gas Substances 0.000 description 87
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000001816 cooling Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Description
本明細書に開示の技術は、半導体装置の製造方法に関する。 The technology disclosed in this specification relates to a method for manufacturing a semiconductor device.
大電流を扱うパワー半導体装置を製造する場合等に、半導体ウエハの表面に厚い膜を成長させることがある。しかしながら、厚い膜を成長させることで半導体ウエハが一般的な厚さよりも過度に厚くなると、一般的な加工設備で半導体ウエハを加工することが困難となる。この問題を解決するために、膜を成長させた後の半導体ウエハの厚さが所定の厚さとなるように、元の厚さが薄い半導体ウエハを使用し、その半導体ウエハの表面に厚い膜を成長させる方法が知られている。また、別の方法として、膜を成長させた後に、半導体ウエハの裏面(成長させた膜と反対側の面)を研磨またはエッチングして、半導体ウエハを薄くする方法が知られている。 When manufacturing a power semiconductor device that handles a large current, a thick film may be grown on the surface of a semiconductor wafer. However, if the semiconductor wafer becomes excessively thicker than a general thickness by growing a thick film, it becomes difficult to process the semiconductor wafer with a general processing facility. In order to solve this problem, a semiconductor wafer having a thin original thickness is used so that the thickness of the semiconductor wafer after growing the film becomes a predetermined thickness, and a thick film is formed on the surface of the semiconductor wafer. Methods for growing are known. As another method, a method is known in which after a film is grown, the back surface of the semiconductor wafer (the surface opposite to the grown film) is polished or etched to thin the semiconductor wafer.
元の厚さが薄い半導体ウエハの表面に膜を成長させる方法では、以下の問題が生じる。すなわち、薄い半導体ウエハの取り扱いが困難であるため、その取り扱い時に半導体ウエハにチッピングが生じたり、温度変化によって半導体ウエハ中にスリップ欠陥が発生したりする場合がある。 In the method of growing a film on the surface of an original thin semiconductor wafer, the following problems occur. That is, since it is difficult to handle a thin semiconductor wafer, chipping may occur in the semiconductor wafer during the handling, or slip defects may occur in the semiconductor wafer due to temperature changes.
また、膜を成長させた後に、半導体ウエハの裏面を研磨またはエッチングして半導体ウエハを薄くする方法では、膜を成長させた後にこのような加工を行うために膜の品質低下が生じる虞がある。 In addition, in the method of thinning the semiconductor wafer by polishing or etching the back surface of the semiconductor wafer after the film is grown, there is a possibility that the quality of the film is deteriorated because such processing is performed after the film is grown. .
また、上述した何れの方法でも、膜を成長させる際に、成膜装置のチャンバ内の機器の表面(例えば、半導体ウエハが載置されるサセプタの表面)にも膜が成長する。このため、成膜工程を実施した後に、空のチャンバ内にエッチングガスを導入して、チャンバの内部の機器の表面に成長した膜を除去するクリーニング工程を実施する必要がある。このクリーニング工程が、半導体装置の製造効率の低下の要因となる。 In any of the above-described methods, when a film is grown, the film also grows on the surface of an apparatus in the chamber of the film forming apparatus (for example, the surface of a susceptor on which a semiconductor wafer is placed). For this reason, after performing the film forming process, it is necessary to perform a cleaning process in which an etching gas is introduced into the empty chamber to remove the film grown on the surface of the equipment inside the chamber. This cleaning process becomes a factor of lowering the manufacturing efficiency of the semiconductor device.
したがって、本明細書では、半導体ウエハの表面に膜を成長させる技術であって、半導体ウエハの厚さの増大を抑制することが可能であり、半導体ウエハの品質向上が可能であり、かつ、半導体装置を効率よく製造することが可能な技術を提供する。 Therefore, the present specification is a technique for growing a film on the surface of a semiconductor wafer, can suppress an increase in the thickness of the semiconductor wafer, can improve the quality of the semiconductor wafer, and A technology capable of efficiently manufacturing a device is provided.
なお、特許文献1には、半導体ウエハをエッチングした後に、半導体ウエハの表面に膜を成長させる技術が開示されている。 Patent Document 1 discloses a technique for growing a film on the surface of a semiconductor wafer after etching the semiconductor wafer.
本発明者らは、上述した従来の方法の問題を解消するために、半導体ウエハの表面に膜を成長させる動作と、半導体ウエハをエッチングする動作を実行可能な半導体製造装置を用いて、以下のように膜を成長させる技術を考案した。この技術では、半導体製造装置のチャンバ内に半導体ウエハを設置し、最初に、半導体ウエハをエッチングする。これによって、半導体ウエハを薄くする。次に、その半導体ウエハの表面に膜を成長させる。この方法によれば、元の厚さが厚い半導体ウエハを用いても、エッチングによって半導体ウエハを薄くした後にその半導体ウエハの表面に膜を成長させるため、膜形成後の半導体ウエハの厚さが過度に厚くならない。また、エッチング後に半導体ウエハを動かすことなくその表面に膜を成長させることができるので、半導体ウエハにチッピングが生じたり、半導体ウエハ中に欠陥が生じたりすることを抑制できる。また、膜形成後に半導体ウエハを薄くするための加工も不要であるので、膜の品質を維持することができる。しかしながら、この技術でも、クリーニング工程を実施する必要があることから、半導体装置の製造効率をそれほど改善することはできない。 In order to solve the problems of the conventional methods described above, the present inventors use a semiconductor manufacturing apparatus capable of performing an operation of growing a film on the surface of a semiconductor wafer and an operation of etching the semiconductor wafer as follows. I devised a technique for growing films. In this technique, a semiconductor wafer is placed in a chamber of a semiconductor manufacturing apparatus, and the semiconductor wafer is first etched. This thins the semiconductor wafer. Next, a film is grown on the surface of the semiconductor wafer. According to this method, even if a semiconductor wafer having a thick original thickness is used, a film is grown on the surface of the semiconductor wafer after the semiconductor wafer is thinned by etching. Don't get too thick. In addition, since the film can be grown on the surface of the semiconductor wafer without moving it after etching, it is possible to suppress chipping in the semiconductor wafer or defects in the semiconductor wafer. Further, since the processing for thinning the semiconductor wafer after the film formation is unnecessary, the quality of the film can be maintained. However, even with this technique, since it is necessary to carry out a cleaning process, the manufacturing efficiency of the semiconductor device cannot be improved so much.
したがって、本発明者らは、上記の製造方法をさらに改良することで、以下の製造方法を創作した。この製造方法では、チャンバ内に配置されたサセプタを有しており、サセプタ上に配置された半導体ウエハの表面に膜を成長させる動作と、サセプタ上に配置された半導体ウエハと前記膜とをエッチング可能なエッチングガスをチャンバ内に導入する動作とを実行可能な半導体製造装置を用いる。この製造方法は、搬入工程と、第1エッチング工程と、第1成膜工程と、入れ換え工程と、第2エッチング工程と、第2成膜工程を備えている。搬入工程では、半導体製造装置のチャンバ内のサセプタ上に半導体ウエハを搬入する。第1エッチング工程では、搬入工程後に、チャンバ内に前記エッチングガスを導入することで半導体ウエハをエッチングする。第1成膜工程では、第1エッチング工程後に、チャンバ内の半導体ウエハの表面に膜を成長させる。入れ換え工程では、第1成膜工程後に、チャンバから半導体ウエハを搬出するとともに、チャンバ内のサセプタ上に別の半導体ウエハを配置する。第2エッチング工程では、入れ換え工程後に、チャンバ内に前記エッチングガスを導入することで半導体ウエハとサセプタの表面の膜をエッチングする。第2成膜工程では、第2エッチング工程後に、チャンバ内の半導体ウエハの表面に膜を成長させる。入れ換え工程において、チャンバから半導体ウエハを搬出してからチャンバ内のサセプタ上に別の半導体ウエハを配置するまでの間に、サセプタの表面に形成されている膜を除去するクリーニング工程を実施しない。
Therefore, the present inventors have created the following manufacturing method by further improving the above manufacturing method. In this manufacturing method, a susceptor disposed in a chamber is provided, an operation of growing a film on the surface of a semiconductor wafer disposed on the susceptor , and etching of the semiconductor wafer disposed on the susceptor and the film are etched. A semiconductor manufacturing apparatus capable of performing an operation of introducing a possible etching gas into the chamber is used. The manufacturing method includes a carry-in process, a first etching process, a first film forming process, a replacement process, a second etching process, and a second film forming process. In the carry-in process, the semiconductor wafer is carried onto the susceptor in the chamber of the semiconductor manufacturing apparatus. In the first etching process , the semiconductor wafer is etched by introducing the etching gas into the chamber after the carrying-in process. In the first film formation step, a film is grown on the surface of the semiconductor wafer in the chamber after the first etching step. In the replacement step, after the first film formation step, the semiconductor wafer is unloaded from the chamber and another semiconductor wafer is placed on the susceptor in the chamber. In the second etching process, the film on the surface of the semiconductor wafer and the susceptor is etched by introducing the etching gas into the chamber after the replacement process. In the second film formation step, a film is grown on the surface of the semiconductor wafer in the chamber after the second etching step. In the replacement process, the cleaning process for removing the film formed on the surface of the susceptor is not performed between the time when the semiconductor wafer is unloaded from the chamber and the time when another semiconductor wafer is placed on the susceptor in the chamber.
この製造方法では、搬入工程で半導体ウエハ(以下、第1の半導体ウエハという)をチャンバ内に搬入し、第1エッチング工程で第1の半導体ウエハを薄くしてから、第1成膜工程で第1の半導体ウエハの表面に膜を成長させる。なお、第1成膜工程では、半導体製造装置のチャンバ内の機器の表面にも膜が成長する。第1成膜工程が終了したら、入れ換え工程で、半導体ウエハを入れ換える。そして、新たにチャンバ内に搬入した半導体ウエハ(以下、第2の半導体ウエハという)に対して、第2エッチング工程を行う。第2エッチング工程では、第2の半導体ウエハがエッチングされると共に、チャンバ内の機器の表面に形成されている膜もエッチングされる。すなわち、第2エッチング工程では、第2の半導体ウエハを薄くすると同時に、チャンバ内のクリーニングを行う。第2エッチング工程が終了したら、第2成膜工程で、第2の半導体ウエハの表面に膜を成長させる。以上に説明したように、この製造方法では、各半導体ウエハに対してエッチングを行った後に成膜を行う。したがって、この製造方法では、半導体ウエハの厚さの増大を抑制し、かつ、半導体ウエハの品質を維持しながら、半導体ウエハの表面に膜を成長させることができる。また、第2エッチング工程において、第2の半導体ウエハのエッチングと同時にチャンバ内のクリーニングをすることができる。すなわち、従来は別々に行っていたエッチング工程とクリーニング工程を同時に実施することができる。したがって、この製造方法によれば、高い製造効率で半導体装置を製造することができる。 In this manufacturing method, a semiconductor wafer (hereinafter referred to as a first semiconductor wafer) is carried into the chamber in the carry-in process, the first semiconductor wafer is thinned in the first etching process, and then the first film-forming process. A film is grown on the surface of one semiconductor wafer. In the first film formation step, a film also grows on the surface of equipment in the chamber of the semiconductor manufacturing apparatus. When the first film formation step is completed, the semiconductor wafer is replaced in the replacement step. Then, a second etching process is performed on a semiconductor wafer newly loaded into the chamber (hereinafter referred to as a second semiconductor wafer). In the second etching step, the second semiconductor wafer is etched and the film formed on the surface of the device in the chamber is also etched. That is, in the second etching step, the chamber is cleaned at the same time as the second semiconductor wafer is thinned. When the second etching process is completed, a film is grown on the surface of the second semiconductor wafer in the second film forming process. As described above, in this manufacturing method, film formation is performed after etching each semiconductor wafer. Therefore, in this manufacturing method, it is possible to grow a film on the surface of the semiconductor wafer while suppressing an increase in the thickness of the semiconductor wafer and maintaining the quality of the semiconductor wafer. In the second etching step, the chamber can be cleaned simultaneously with the etching of the second semiconductor wafer. That is, the etching process and the cleaning process, which are conventionally performed separately, can be performed simultaneously. Therefore, according to this manufacturing method, a semiconductor device can be manufactured with high manufacturing efficiency.
上述した製造方法は、第1成膜工程で成長させる膜の厚さより、第2エッチング工程における半導体ウエハのエッチング厚の方が大きいことが好ましい。なお、半導体ウエハのエッチング厚とは、第2エッチング工程実施前の半導体ウエハの厚さと、第2エッチング工程実施後の半導体ウエハの厚さの差分を意味する。 In the manufacturing method described above, it is preferable that the etching thickness of the semiconductor wafer in the second etching step is larger than the thickness of the film grown in the first film forming step. Note that the etching thickness of the semiconductor wafer means a difference between the thickness of the semiconductor wafer before the second etching process and the thickness of the semiconductor wafer after the second etching process.
このような構成によれば、第1成膜工程でチャンバ内の機器の表面に成長した膜のほぼ全てを、第2エッチング工程で除去することができる。したがって、この製造方法を繰り返し実施しても、チャンバ内の機器の表面に膜が累積的に成長することを防止することができる。 According to such a configuration, almost all of the film grown on the surface of the device in the chamber in the first film forming process can be removed in the second etching process. Therefore, even if this manufacturing method is repeatedly performed, it is possible to prevent the film from growing on the surface of the equipment in the chamber.
上述した製造方法においては、第1成膜工程及び第2成膜工程では、厚さが100μm以上の膜を成長させることが好ましい。 In the manufacturing method described above, it is preferable to grow a film having a thickness of 100 μm or more in the first film formation step and the second film formation step.
また、上述した製造方法においては、サセプタが、半導体ウエハが載置される載置面を備えていることが好ましい。そして、第2エッチング工程では、少なくとも第1成膜工程において載置面に成長した膜が全て除去されるまでエッチングを行うことが好ましい。また、より好ましくは、第2エッチング工程では、第1成膜工程においてサセプタの表面に成長した膜が全て除去されるまでエッチングを行うことが好ましい。このように、半導体ウエハの近傍に存在する不要な膜を除去することで、より高品質な半導体装置の製造が可能となる。 In the manufacturing method described above, it is preferable that the susceptor includes a mounting surface on which the semiconductor wafer is mounted. In the second etching step, it is preferable to perform etching until all the films grown on the mounting surface in at least the first film forming step are removed. More preferably, in the second etching step, it is preferable to perform etching until all the films grown on the surface of the susceptor in the first film forming step are removed. Thus, by removing unnecessary films existing in the vicinity of the semiconductor wafer, it is possible to manufacture a higher quality semiconductor device.
本実施形態の製造方法では、図1に示す半導体製造装置10を用いて半導体ウエハ50に対して加工を行う。半導体ウエハ50は、p型のシリコンからなる半導体ウエハである。最初に、半導体製造装置10について説明する。半導体製造装置10は、第1筐体12と、第1筐体12内に設置された第2筐体14を備えている。第2筐体14の内部空間によって、チャンバ15が形成されている。チャンバ15内には、サセプタ16が設置されている。
In the manufacturing method of this embodiment, the
サセプタ16は、筒状の部材であり、直径が大きいホルダ部17と、直径が小さい軸部18を備えている。筐体12の底部には、軸受部20が形成されている。サセプタ16の軸部18は軸受部20に挿入されている。これによって、サセプタ16は、図1の矢印60に示すように回転可能とされている。サセプタ16は、図示しない駆動装置によって回転させることができる。ホルダ部17は、チャンバ15内に位置している。ホルダ部17の上面の中央には、凹部が形成されている。その凹部の底面17aは、エピタキシャル層を成長させる対象である半導体ウエハ50が載置される載置面である。図5に示すように、載置面17aは、半導体ウエハ50が載置されたときに半導体ウエハ50に覆われる領域17cと、そのときに半導体ウエハ50に覆われない領域17dを有している。図1に示すように、載置面17aの周囲には、載置面17aから上方に突出している凸部17eが形成されている。載置面17aの中央には開口17bが形成されている。半導体ウエハ50は、開口17bを塞ぐように載置面17a上に載置される。ホルダ部17の内部には、抵抗加熱型のヒータ22が設置されている。ヒータ22は、開口17bの直下に設置されている。したがって、ヒータ22によって、載置面17a上に載置された半導体ウエハ50を加熱することができる。
The
チャンバ15の上部には、ガス供給路24a、24bが接続されている。ガス供給路24a、24bは筐体12の外部に引き出されている。ガス供給路24a、24bの上流端は、ガス供給装置25に接続されている。ガス供給装置25は、ガス供給路24a、24b内に種々のガスを供給することができる。具体的には、ガス供給装置25は、ガス供給路24a、24b内に、H2ガス(水素ガス)を供給することができる。また、ガス供給装置25は、ガス供給路24a、24b内に、H2ガスとSiHCl3ガス(トリクロロシランガス)とPH3ガス(リン化水素ガス)との混合ガス(以下では、この混合ガスを、原料混合ガスという)を供給することができる。H2ガスとSiHCl3ガスは、互いに反応することで、半導体ウエハ50の表面にシリコン膜をエピタキシャル成長させるガスである。また、PH3ガスは、エピタキシャル成長するシリコン膜中にリンをドーピングして、シリコン膜をN型化するためのドーパントガスである。また、ガス供給装置25は、ガス供給路24a、24b内に、H2ガスとHClガス(塩酸ガス)の混合ガスを供給することができる。HClガスは、シリコンをエッチングするエッチングガスである。チャンバ15の上部には、ガス供給路24a、24bとチャンバ15を分離するように、シャワープレート26が設置されている。シャワープレート26は、その表裏を連通する多数の連通孔を備えている。したがって、ガス供給装置25から供給されるガスは、ガス供給路24a、24bとシャワープレート26を通過してチャンバ15内に供給される。
チャンバ15の底面には、排気通路28a、28bが接続されている。排気通路28a、28bの下流端は、排気ポンプ29に接続されている。排気ポンプ29は、排気通路28a、28b内のガスをその外部に排出する。排気ポンプ29を作動させることによって、チャンバ15内を減圧することができる。
筐体14の外周壁と筐体12の外周壁との間には、水冷管32が配設されている。水冷管32内には、冷水を流通させることができる。水冷管32によって、筐体14の外周壁(すなわち、チャンバ15の外周壁)を冷却することができる。これによって、チャンバ15内のガスがその外周壁の表面で反応することが抑制される。
A water-cooled
次に、実施例の製造方法について説明する。最初に、図2を用いて、実施例の製造方法の概要について説明する。図2に示すように、実施例の製造方法では、搬入工程S2の後に、エッチング工程S4、成膜工程S6及び入れ換え工程S8を繰り返し行う。搬入工程S2では、チャンバ15内に半導体ウエハ50を搬入する。エッチング工程S4では、チャンバ15内にエッチングガスを導入して、半導体ウエハ50をエッチングする。これにより、半導体ウエハ50を所定の厚さまで薄くする。成膜工程S6では、チャンバ内に原料混合ガスを導入して、半導体ウエハ50の表面にシリコン膜をエピタキシャル成長させる。シリコン膜を成長させるときには、チャンバ15内の機器の表面にもシリコン膜が成長する。成膜工程S6を終了すると、シリコン膜が形成された半導体ウエハが完成する。入れ換え工程S8では、チャンバ15内の半導体ウエハ50を入れ換える。すなわち、成膜が完了した半導体ウエハ50をチャンバ15から搬出し、成膜前の新たな半導体ウエハ50をチャンバ15内に搬入する。その後は、工程S4〜S8を繰り返す。2回目以降のエッチング工程S4の開始時には、事前に行われた成膜工程S6において形成されたシリコン膜がチャンバ15内の機器の表面に存在している。したがって、2回目以降のエッチング工程S4では、半導体ウエハ50がエッチングされるとともに、チャンバ15内の機器の表面に形成されたシリコン膜もエッチングされる。これにより、半導体ウエハ50のエッチングと同時に、チャンバ15内のクリーニングが行われる。このように、前の半導体ウエハ50に対する成膜工程S6でチャンバ15内の機器の表面に成長したシリコン膜は、次の半導体ウエハ50に対するエッチング工程S4で除去される。図2の各工程を繰り返し実施することで、シリコン膜が形成された半導体ウエハ50を量産することができる。
Next, the manufacturing method of an Example is demonstrated. First, the outline of the manufacturing method of the embodiment will be described with reference to FIG. As shown in FIG. 2, in the manufacturing method of the embodiment, after the carry-in process S2, the etching process S4, the film forming process S6, and the replacement process S8 are repeatedly performed. In the loading step S <b> 2, the
次に、実施例の製造方法について、詳細に説明する。実施例の製造方法において用いられる半導体ウエハ50(成膜前の半導体ウエハ50)は、約725μmの厚さを有するシリコンウエハである。エッチング時に半導体ウエハ中に結晶欠陥が生じることを抑制するために、半導体ウエハ50には、なるべく酸素濃度と欠陥密度が低いシリコンウエハを用いることが好ましい。また、機械的強度を確保するために、半導体ウエハ50には、p型不純物(例えば、ボロン)を高濃度に含有するシリコンウエハを用いることが好ましい。
Next, the manufacturing method of an Example is demonstrated in detail. The semiconductor wafer 50 (
図3は、図2の工程S4〜S8を繰り返し行うときのサセプタ16の温度プロファイルと、チャンバ15内に導入されるガスを示している。なお、図3に示す温度の制御は、ヒータ22によって行われる。また、図3に示すガスの供給とその停止は、全て、ガス供給装置25によって行われる。各サイクルC1〜C3は、それぞれ1つの半導体ウエハ50に対して行われる処理のサイクルである。各サイクルで行われる処理は等しいので、以下ではサイクルC2について主に説明する。
FIG. 3 shows the temperature profile of the
図3に示すように、工程S4〜S8を繰り返す処理の間は、ガス供給装置25によって、チャンバ15内に常にH2ガスが供給されている。また、この処理の間は、排気ポンプ29が作動している。ガス供給装置25と排気ポンプ29によって、チャンバ15内の気圧が適切に制御される。
As shown in FIG. 3, H 2 gas is always supplied into the
サイクルC1において半導体ウエハ50に対する処理が終了すると、サイクルC1の最後の入れ換え工程S8で、成膜後の半導体ウエハ50がチャンバ15から搬出され、成膜前の新たな半導体ウエハ50がチャンバ15内に搬入される。すなわち、図1に示すように、新たな半導体ウエハ50が、サセプタ16の載置面17aに載置される。新たな半導体ウエハ50がチャンバ15内に搬入された段階で、新たな半導体ウエハ50に対する処理のサイクルC2が始まる。新たな半導体ウエハ50を搬入したら、チャンバ15を閉じる。入れ換え工程S8は、新たな半導体ウエハ50をチャンバ15内に搬入する工程を含むので、搬入工程とみなすこともできる。
When the processing for the
なお、図4は、サイクルC1で処理した半導体ウエハ50をチャンバ15から搬出した直後のサセプタ16(すなわち、半導体ウエハ50が載置されていない状態のサセプタ16)の断面図を示している。図示するように、領域17d(載置面17aのうちの半導体ウエハ50に覆われない領域)と凸部17eの表面に、シリコン膜80が形成されている。後に詳述するが、このシリコン膜80の厚さは、145μm以下となる。シリコン膜80は、サイクルC1の成膜工程S6において成長したものである。なお、図示していないが、サセプタ16の側面やチャンバ15の壁面等にも、シリコン膜80は形成されている。但し、サセプタ16の側面やチャンバ15の壁面のシリコン膜80の厚さは、上述したほど厚くはない。図4のようにサセプタ16の表面に既にシリコン膜80が形成されているので、新たな半導体ウエハ50をサセプタ16上に載置すると、図5に示す状態となる。
FIG. 4 shows a cross-sectional view of the susceptor 16 (that is, the
次に、準備工程S3を実施する。図3に示すように、入れ換え工程S8では、サセプタ16が約800℃の低温に維持されている。準備工程S3では、サセプタ16の温度を、約800℃から約1200℃まで上昇させる。サセプタ16を昇温させると、サセプタ16に載置されている半導体ウエハ50もサセプタ16と略同じ温度(すなわち、約1200℃)まで昇温する。以後、サセプタ16の温度は、成膜工程S6が終了するまで略一定温度に維持される。また、準備工程S3では、チャンバ15内の圧力を所定値に制御する。以後、チャンバ15内の圧力は、成膜工程S6が終了するまで略一定に維持される。また、準備工程S3では、サセプタ16を、その中心軸回りに高速回転させる。サセプタ16の回転は、成膜工程S6が終了するまで維持される。また、準備工程S3では、チャンバ15内にH2ガスを供給する。シャワープレート26からチャンバ15内に流入したH2ガスは、図1の矢印70に示すように半導体ウエハ50に向かって流れる。そして、サセプタ16の高速回転の影響によって、H2ガスは、矢印72に示すようにして半導体ウエハ50の表面に沿って、半導体ウエハ50の外周に向かって高速で流れる。半導体ウエハ50の外周端まで流れたガスの大部分は、矢印74に示すように流れて、排気通路28a、28bを通って外部に排出される。また、図示していないが、半導体ウエハ50の外周端まで流れたガスの一部は、チャンバ15内を対流する。このようなガスの流れは、後述する工程S4〜S7の全てにおいて共通する。サセプタ16の温度が約1200℃まで上昇したら、その状態を一定時間維持する。すると、高温の半導体ウエハ50が、矢印72に示すように半導体ウエハ50の表面に沿って流れているH2ガスに曝される。これによって、半導体ウエハ50の表面に形成されている自然酸化膜が除去される。
Next, preparatory process S3 is implemented. As shown in FIG. 3, in the replacement step S8, the
準備工程S3が終了したら、エッチング工程S4を実施する。エッチング工程S4でも、サセプタ16の温度が約1200℃に維持され、サセプタ16が回転している状態に維持される。エッチング工程S4では、チャンバ15内に既に供給されているH2ガスに加えて、HClガスをチャンバ15内に供給する。HClガスは、矢印70〜74に示すように流れる。矢印72に示すように半導体ウエハ50の表面に沿って流れているHClガスは、以下の反応式に示すように、高温に加熱されている半導体ウエハ50(すなわち、シリコン)と反応する。
Si+3HCl→SiHCl3+H2
この反応によって、半導体ウエハ50の表面がエッチングされる。これによって、図6に示すように、半導体ウエハ50が薄くなる。なお、図6において、点線52は、エッチング前の半導体ウエハ50の形状を示している。本実施例では、エッチング工程前に約725μmの厚さを有する半導体ウエハ50を、その厚さが575μmとなるまでエッチングする。すなわち、エッチング工程S4におけるエッチング厚(図6の記号ΔT1)は、約150μmである。また、図5に示すように、エッチング工程S4の実施前のサセプタ16の表面には、シリコン膜80が形成されている。エッチング工程S4では、HClガスによってシリコン膜80もエッチングされる。半導体ウエハ50の周囲のシリコン膜80は、半導体ウエハ50と略同じ速度でエッチングされる。また、上述したように、シリコン膜80の厚さは145μm以下であり、エッチング厚である150μmよりも小さい。したがって、領域17d及び凸部17eの表面のシリコン膜80は、エッチングによって完全に除去される。また、サセプタ16の側面やチャンバ15の内面に形成されている薄いシリコン膜も、エッチング工程S4で略完全に除去される。このように、エッチング工程S4では、半導体ウエハ50のエッチングと同時に、チャンバ15内の機器の表面に形成されたシリコン膜の除去(すなわち、クリーニング)が行われる。なお、本実施例では、チャンバ15へのガスの供給量と、チャンバ15からのガスの排出量と、サセプタ16の回転速度を適切に設定することで、矢印72に示す半導体ウエハ50の近傍における高速のガスの流れを安定して作り出している。矢印72に示す流れを安定して作り出すことで、半導体ウエハ50の表面近傍におけるHClガスの濃度が均一化するため、半導体ウエハ50を均一にエッチングすることができる。
When the preparation step S3 is completed, the etching step S4 is performed. Also in the etching step S4, the temperature of the
Si + 3HCl → SiHCl 3 + H 2
By this reaction, the surface of the
エッチング工程S4が終了したら、ガス置換工程S5を実施する。ガス置換工程S5では、HClガスのチャンバ15への供給を停止して、H2ガスのみをチャンバ15に供給し続ける。これによって、チャンバ15内からHClガスを排出する。
When the etching step S4 is completed, a gas replacement step S5 is performed. In the gas replacement step S < b > 5, supply of HCl gas to the
ガス置換工程S5を所定時間実施したら、成膜工程S6を実施する。成膜工程S6でも、サセプタ16の温度が約1200℃に維持され、サセプタ16が回転している状態に維持される。成膜工程S6では、チャンバ15内に既に供給されているH2ガスに加えて、SiHCl3ガスとPH3ガスをチャンバ15内に供給する。すなわち、チャンバ15内に原料混合ガスを供給する。原料混合ガスは、矢印70〜74に示すように流れる。矢印72に示すように半導体ウエハ50の表面に沿って流れている原料混合ガスは、高温に加熱されている半導体ウエハ50の熱によって、以下の反応式に示すように反応する。
SiHCl3+H2→Si+3HCl
この反応式の右辺のSiが、半導体ウエハ50の表面に固着するシリコンとなる。すなわち、この反応によって、図7に示すように、半導体ウエハ50の表面にシリコン膜82がエピタキシャル成長する。なお、以下では、図7に示すシリコン膜82形成後の半導体ウエハ50のうち、シリコン膜82以外の部分(シリコン膜82を形成する前の半導体ウエハ50により構成されている部分)を、基板領域84という。なお、シリコン膜82が成長する際には、PH3ガス中のPがシリコン膜82中に取り込まれる。したがって、シリコン膜82はN型のシリコンとなる。また、上述したように、サセプタ16の温度は、半導体ウエハ50の温度と略等しい。したがって、サセプタ16の表面でも上記の反応が生じ、サセプタ16の表面にもシリコン膜80が成長する。したがって、図7に示すように、半導体ウエハ50の周囲の領域17d及び凸部17eの表面にもシリコン膜80が厚く成長する。また、図示していないが、サセプタ16の側面や、チャンバ15の内面にも、薄いシリコン膜が成長する。なお、成膜工程S6で半導体ウエハ50の表面に成長させるシリコン膜の厚さ(図7の厚さΔT2)は、約145μmである。したがって、サセプタ16の表面に成長するシリコン膜82の厚さは、最も厚い箇所でも145μm以下である。なお、成膜工程S6でも、矢印72に示す半導体ウエハ50の近傍における高速のガスの流れが安定して作り出される。したがって、半導体ウエハ50の表面に均一な厚さでシリコン膜82を成長させることができる。
When the gas replacement step S5 is performed for a predetermined time, the film forming step S6 is performed. Also in the film forming step S6, the temperature of the
SiHCl 3 + H 2 → Si + 3HCl
Si on the right side of this reaction formula becomes silicon that adheres to the surface of the
成膜工程S6が終了したら、冷却工程S7を実施する。冷却工程S7では、SiHCl3ガスとPH3ガスのチャンバ15への供給を停止して、H2ガスのみをチャンバ15に供給し続ける。これによって、チャンバ15内からSiHCl3ガスとPH3ガスを排出する。また、冷却工程S7では、サセプタ16の温度を約1200℃から約800℃まで低下させる。
When the film forming step S6 is completed, a cooling step S7 is performed. In the cooling step S < b > 7, the supply of SiHCl 3 gas and PH 3 gas to the
サセプタ16の温度が約800℃まで低下したら、入れ換え工程S8で、成膜済みの半導体ウエハ50をチャンバ15から搬出し、成膜前の新たな半導体ウエハ50をチャンバ15内に搬入する。新たな半導体ウエハ50をチャンバ15内に搬入した段階で、次のサイクルC3が開始される。サイクルC3のエッチング工程S4でも、エッチングにより半導体ウエハ50が薄く加工されるとともに、エッチングによってチャンバ15内の機器の表面のシリコン膜が除去される。そして、成膜工程S6において半導体ウエハ50の表面にシリコン膜82が形成される。このように、工程S4〜S8を繰り返すことで、シリコン膜82が形成された半導体ウエハ50を量産することができる。得られた半導体ウエハ50を用いて、パワー半導体装置等の種々の半導体装置を製造することができる。
When the temperature of the
以上に説明したように、実施例の製造方法では、エッチングによって半導体ウエハ50を薄くした後に、その半導体ウエハ50の表面に厚いシリコン膜82をエピタキシャル成長させる。したがって、元の半導体ウエハ50から大きく厚さを変更することなく、厚いシリコン膜82を有する半導体ウエハ50を得ることができる。成膜後の半導体ウエハ50は、成膜前の半導体ウエハ50と厚さが略等しいので、一般的な加工装置を用いて取り扱うことができる。また、この製造方法では、エッチング工程を開始してから成膜工程が終了するまで、半導体ウエハ50を搬送することがなく、チャンバ15内の圧力が略一定に維持され、かつ、半導体ウエハ50の温度が略一定に維持される。すなわち、薄い状態の半導体ウエハ50に対してほとんどストレスが加わらない。したがって、薄い状態の半導体ウエハ50にチッピングが生じたり、薄い状態の半導体ウエハ50の内部に欠陥が形成されることが抑制される。これによって、成膜後の半導体ウエハ50の中の基板領域84内の欠陥が少なくなる。また、この製造方法では、シリコン膜82を形成した後に、半導体ウエハ50を薄くするための加工を行わない。したがって、シリコン膜82に対してストレスが加わることが抑制される。これによって、シリコン膜82に欠陥等が生じることが抑制される。このように、この製造方法によれば、基板領域84とシリコン膜82がともに高品質な半導体ウエハ50を得ることができる。
As described above, in the manufacturing method of the embodiment, after the
また、この製造方法では、半導体ウエハ50のエッチングと同時に、チャンバ15内のクリーニング(すなわち、チャンバ15内の機器の表面に形成されたシリコン膜80のエッチング)を行う。したがって、チャンバ15内をクリーニングすることのみを目的としたクリーニング工程を行う必要がない。このため、効率的に半導体装置を製造することができる。特に、100μm以上の厚いシリコン膜を半導体ウエハの表面に成長させる場合には、チャンバ内の機器の表面に成長するシリコン膜も厚くなる。このため、従来の方法では、100μm以上のシリコン膜を成長させる場合には、成膜工程を行う毎に、その後にクリーニング工程を行う必要があった。このため、クリーニング工程により半導体製造装置が占有される時間が極めて長くなる。本実施例の製造方法では、クリーニング工程によって半導体製造装置が占有される時間が無いので、半導体装置の製造効率を極めて向上させることができる。すなわち、本実施例に開示の技術は、100μm以上のシリコン膜を成長させる場合に特に有用である。また、この製造方法では、成長させるシリコン膜82の厚さΔT2よりも、エッチング工程S4におけるエッチング厚ΔT1の方が大きい。したがって、成膜工程S6でサセプタ16の表面に成長したシリコン膜80の略全てを、エッチング工程S4で除去することができる。したがって、工程S4〜S8を繰り返し実施しても、サセプタ16の表面にシリコン膜80が累積的に成長することが無い。以上に説明したように、実施例の製造方法では、チャンバ15内の機器の表面のシリコン膜80を除去できるので、シリコン膜80からパーティクルが発生して、半導体ウエハ50の表面のシリコン膜82にパーティクルが付着する等の問題が生じることを抑制することができる。本実施形態の製造方法によれば、安定して高品質なシリコン膜80を得ることができる。
Further, in this manufacturing method, simultaneously with the etching of the
なお、上述した実施例では、エッチング工程及び成膜工程においてサセプタ16(すなわち、半導体ウエハ50)を約1200℃に維持したが、サセプタ16の温度は1100℃〜1300℃の範囲内の温度であれば何れの温度であってもよい。
In the above-described embodiment, the susceptor 16 (that is, the semiconductor wafer 50) is maintained at about 1200 ° C. in the etching process and the film forming process, but the temperature of the
また、上述した実施例では、エッチング工程においてサセプタ16の表面のシリコン膜80を全て除去したが、ガスの流れやサセプタ16の形状によっては、全てを除去することが困難な場合もある。この場合、少なくとも半導体ウエハの載置面(すなわち、半導体ウエハが載置される面と連続する平面)上のシリコン膜80を除去することが好ましい。載置面上のシリコン膜80を除去すれば、シリコン膜80から生じる不具合の大部分を防止することができる。
In the above-described embodiment, the
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
10:半導体製造装置
15:チャンバ
16:サセプタ
17a:載置面
17b:開口
22:ヒータ
25:ガス供給装置
26:シャワープレート
29:排気ポンプ
50:半導体ウエハ
80:シリコン膜
82:シリコン膜
10: Semiconductor manufacturing device 15: Chamber 16:
Claims (5)
チャンバ内に配置されたサセプタを有しており、サセプタ上に配置された半導体ウエハの表面に膜を成長させる動作と、サセプタ上に配置された半導体ウエハと前記膜とをエッチング可能なエッチングガスをチャンバ内に導入する動作とを実行可能な半導体製造装置のチャンバ内のサセプタ上に半導体ウエハを配置する搬入工程と、
搬入工程後に、チャンバ内に前記エッチングガスを導入することで半導体ウエハをエッチングする第1エッチング工程と、
第1エッチング工程後に、チャンバ内の半導体ウエハの表面に膜を成長させる第1成膜工程と、
第1成膜工程後に、チャンバから半導体ウエハを搬出するとともに、チャンバ内のサセプタ上に別の半導体ウエハを配置する入れ換え工程と、
入れ換え工程後に、チャンバ内に前記エッチングガスを導入することで半導体ウエハとサセプタの表面の膜をエッチングする第2エッチング工程と、
第2エッチング工程後に、チャンバ内の半導体ウエハの表面に膜を成長させる第2成膜工程、
を有し、
入れ換え工程において、チャンバから半導体ウエハを搬出してからチャンバ内のサセプタ上に別の半導体ウエハを配置するまでの間に、サセプタの表面に形成されている膜を除去するクリーニング工程を実施しないことを特徴とする製造方法。 A method for manufacturing a semiconductor device, comprising:
Has disposed on a susceptor in a chamber, the operation of growing a film on the surface of the semiconductor wafer placed on the susceptor, and said film and semiconductor wafer placed on the susceptor etchable etching gas A loading step of placing a semiconductor wafer on a susceptor in a chamber of a semiconductor manufacturing apparatus capable of performing an operation to be introduced into the chamber;
A first etching step of etching the semiconductor wafer by introducing the etching gas into the chamber after the carrying-in step;
A first film forming step of growing a film on the surface of the semiconductor wafer in the chamber after the first etching step;
After the first film forming step, the semiconductor wafer is unloaded from the chamber , and another semiconductor wafer is disposed on the susceptor in the chamber;
A second etching step of etching the film on the surface of the semiconductor wafer and the susceptor by introducing the etching gas into the chamber after the replacement step;
A second film-forming step of growing a film on the surface of the semiconductor wafer in the chamber after the second etching step;
I have a,
In the replacement process, the cleaning process for removing the film formed on the surface of the susceptor is not performed after the semiconductor wafer is unloaded from the chamber until another semiconductor wafer is placed on the susceptor in the chamber. A featured manufacturing method.
第2エッチング工程では、少なくとも第1成膜工程において載置面に成長した膜が全て除去されるまでエッチングを行うことを特徴とする請求項1〜3の何れか一項に記載の製造方法。 The susceptor includes a mounting surface on which the semiconductor wafer is mounted ;
The manufacturing method according to any one of claims 1 to 3, wherein in the second etching step, etching is performed until at least the film grown on the mounting surface in the first film forming step is completely removed.
第1成膜工程及び第2成膜工程で成長させる膜がシリコン膜である、The film grown in the first film formation step and the second film formation step is a silicon film.
請求項1〜4の何れか一項に記載の製造方法。The manufacturing method as described in any one of Claims 1-4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011119481A JP5710382B2 (en) | 2011-05-27 | 2011-05-27 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011119481A JP5710382B2 (en) | 2011-05-27 | 2011-05-27 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012248692A JP2012248692A (en) | 2012-12-13 |
JP5710382B2 true JP5710382B2 (en) | 2015-04-30 |
Family
ID=47468879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011119481A Active JP5710382B2 (en) | 2011-05-27 | 2011-05-27 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5710382B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6327094B2 (en) * | 2014-10-02 | 2018-05-23 | 株式会社Sumco | Contamination management method for vapor phase growth apparatus and epitaxial silicon wafer manufacturing method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0952796A (en) * | 1995-08-18 | 1997-02-25 | Fuji Electric Co Ltd | Method for growing silicon carbide crystal and silicon carbide semiconductor device |
JP4225393B2 (en) * | 1999-06-28 | 2009-02-18 | Sumco Techxiv株式会社 | Semiconductor wafer processing apparatus and semiconductor wafer processing method |
JP5125095B2 (en) * | 2006-12-22 | 2013-01-23 | パナソニック株式会社 | Manufacturing method of substrate with SiC epitaxial film and manufacturing apparatus of substrate with SiC epitaxial film |
-
2011
- 2011-05-27 JP JP2011119481A patent/JP5710382B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012248692A (en) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5955463B2 (en) | SiC substrate having SiC epitaxial film | |
CN103820849B (en) | A kind of technique of the production 12 cun of silicon single crystal epitaxial wafers that reduce pressure | |
TWI625781B (en) | Method for epitaxially coating semiconductor wafers, and semiconductor wafer | |
JPS61191015A (en) | Semiconductor vapor growth and equipment thereof | |
JP2008532315A (en) | Baffle wafer and randomly oriented polycrystalline silicon used therefor | |
JP5757088B2 (en) | Epitaxial wafer manufacturing method, epitaxial wafer | |
US20190093215A1 (en) | Method of preparing for reactor restart for manufacturing epitaxial wafer | |
TW201522697A (en) | Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method | |
JP5710382B2 (en) | Manufacturing method of semiconductor device | |
JP2010153483A (en) | Film deposition apparatus and film deposition method | |
CN115595552B (en) | Silicon carbide ring for plasma etching equipment and forming process of silicon carbide ring | |
EP1498938B1 (en) | Method of forming silicon epitaxial layer | |
JPWO2009001833A1 (en) | Epitaxial wafer and method for manufacturing the same | |
CN108447772A (en) | A kind of manufacturing method of COOLMOS silicon epitaxial wafers | |
JPWO2009060914A1 (en) | Epitaxial wafer | |
JP2011014771A (en) | Epitaxial growth method | |
JP7400337B2 (en) | Method for manufacturing silicon carbide polycrystalline substrate | |
JP7255473B2 (en) | Method for manufacturing polycrystalline silicon carbide substrate | |
JP3274602B2 (en) | Semiconductor element manufacturing method and substrate processing apparatus | |
JP2002231634A (en) | Silicon epitaxial wafer and method of manufacturing the same | |
JP2001035794A (en) | Method and device for manufacturing semiconductor device | |
JP2021031363A (en) | Method for manufacturing silicon carbide polycrystal substrate | |
JP7367497B2 (en) | Method for forming a silicon carbide polycrystalline film and manufacturing method for a silicon carbide polycrystalline substrate | |
CN113745131B (en) | Multilayer epitaxy process and linear platform equipment thereof | |
JPH1050613A (en) | Epitaxial growth device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150304 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5710382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |