JP5707028B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP5707028B2
JP5707028B2 JP2009052571A JP2009052571A JP5707028B2 JP 5707028 B2 JP5707028 B2 JP 5707028B2 JP 2009052571 A JP2009052571 A JP 2009052571A JP 2009052571 A JP2009052571 A JP 2009052571A JP 5707028 B2 JP5707028 B2 JP 5707028B2
Authority
JP
Japan
Prior art keywords
power
output voltage
pulse
phase
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009052571A
Other languages
Japanese (ja)
Other versions
JP2010207041A (en
Inventor
吉本 貫太郎
貫太郎 吉本
中島 祐樹
祐樹 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2009052571A priority Critical patent/JP5707028B2/en
Publication of JP2010207041A publication Critical patent/JP2010207041A/en
Application granted granted Critical
Publication of JP5707028B2 publication Critical patent/JP5707028B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電力変換装置に関する。   The present invention relates to a power conversion device.

従来より、複数の電源を利用して、効率的に負荷を駆動する技術が開示されている。例えば、特許文献1には、複数の電源に接続され、複数の電源のそれぞれの出力電圧からモータを駆動するための駆動電圧を生成する電力変換装置が開示されている。具体的には、複数の電源のそれぞれから、モータの電気角一周期を、電気角度に応じてモータ相数の2N(Nは自然数)倍の区画数に分割し、この分割区間において複数の矩形波電圧パルスを出力し、複数の電源の電力を分配する。これにより、複数の電源からの電力を出力する際に、安定した矩形波状態を維持して出力電圧の変動を抑制することができる。   Conventionally, a technique for efficiently driving a load using a plurality of power supplies has been disclosed. For example, Patent Document 1 discloses a power conversion device that is connected to a plurality of power supplies and generates a drive voltage for driving a motor from output voltages of the plurality of power supplies. Specifically, from each of a plurality of power supplies, one cycle of the motor electrical angle is divided into 2N (N is a natural number) times the number of motor phases according to the electrical angle, and a plurality of rectangles are divided in this divided section. Output wave voltage pulses and distribute power from multiple power sources. Thereby, when outputting electric power from a plurality of power supplies, a stable rectangular wave state can be maintained and fluctuations in the output voltage can be suppressed.

特開2009−38891号公報JP 2009-38891 A

しかしながら、特許文献1によれば、上述した効果を奏することができるものの、電気角1周期を複数の区分してパルスを出力するため、電気角1周期あたりのスイッチング回数が多くなり、スイッチング損失が大きくなる可能性がある。   However, according to Patent Document 1, although the above-described effects can be achieved, since a pulse is output by dividing a plurality of electrical angle periods, the number of times of switching per electrical angle period increases, resulting in a switching loss. It can grow.

本発明はかかる事情に鑑みてなされたものであり、その目的は、出力電圧の変動を抑制しつつ、スイッチング損失の低減を図ることである。   The present invention has been made in view of such circumstances, and an object thereof is to reduce switching loss while suppressing fluctuations in output voltage.

かかる課題を解決するために、本発明は、低電位側の電源に対応する第1スイッチ手段と、高電位側の電源に対応する第2スイッチ手段とを備え、負荷の電気角1周期における各スイッチ手段に対する制御として、第1スイッチ手段を1回だけ導通させるとともに、第1スイッチ手段を1回だけ導通させさせた後、第1スイッチ手段の導通期間中に第2スイッチ手段を1回だけ導通させたのち非導通とする。これにより、電気角1周期に対応する各相毎の唯1つの出力電圧パルスを生成する。 In order to solve such a problem, the present invention includes first switch means corresponding to a low-potential-side power supply and second switch means corresponding to a high-potential-side power supply, As control for the switch means, the first switch means is turned on only once, the first switch means is turned on only once , and then the second switch means is turned on only once during the conduction period of the first switch means. It shall be the non-conductive mixture was allowed to. As a result, only one output voltage pulse for each phase corresponding to one cycle of electrical angle is generated.

本発明によれば、電気角1周期内の出力電圧の変化を小さく押さえることができるので、出力電圧の変動を抑制することができ、また、短絡の抑制をも図ることができる。さらに、電気角1周期に対応した1つの出力電圧パルスを生成することで、電気角1周期におけるスイッチング回数の低減を図ることができるので、スイッチング損失の低減を図ることができる。   According to the present invention, since the change in the output voltage within one electrical angle cycle can be suppressed to a small level, the fluctuation of the output voltage can be suppressed, and the short circuit can be suppressed. Further, by generating one output voltage pulse corresponding to one electrical angle cycle, it is possible to reduce the number of times of switching in one electrical angle cycle, so that it is possible to reduce switching loss.

第1の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図Explanatory drawing which shows typically the whole structure of the control system containing the power converter device concerning 1st Embodiment. 電力変換器30を中心としたシステム構成を模式的に示す説明図Explanatory drawing which shows the system configuration centering on the power converter 30 typically 出力電圧パルスの説明図Illustration of output voltage pulse U相に関する各スイッチ31(31a,31b),34,37のオンオフ状態の説明図Explanatory drawing of the on / off state of each switch 31 (31a, 31b), 34, 37 regarding the U phase 第2の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図Explanatory drawing which shows typically the whole structure of the control system containing the power converter device concerning 2nd Embodiment. 第2の実施形態にかかる電力変換器30を中心としたシステム構成を模式的に示す説明図Explanatory drawing which shows typically the system configuration centering on the power converter 30 concerning 2nd Embodiment. U相の出力電圧パルスの波形を示す説明図Explanatory diagram showing the waveform of the U-phase output voltage pulse U相に関する各スイッチ61(61a,61b),64(64a,64b),57のオンオフ状態の説明図Explanatory drawing of the ON / OFF state of each switch 61 (61a, 61b), 64 (64a, 64b), 57 regarding the U phase U相に関する各スイッチ61(61a,61b),64(64a,64b),57のオンオフ状態の説明図Explanatory drawing of the ON / OFF state of each switch 61 (61a, 61b), 64 (64a, 64b), 57 regarding the U phase 規定の相電圧振幅指令V*および各電源電圧Vdc_a,Vdc_bの場合におけるパルス幅p1に対するパルス幅p2と電気角2次高調波成分の振幅V2とを示す説明図Explanatory drawing which shows pulse width p2 with respect to pulse width p1 and amplitude V2 of the electrical angle second harmonic component in the case of the prescribed phase voltage amplitude command V * and the respective power supply voltages Vdc_a and Vdc_b 第4の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図Explanatory drawing which shows typically the whole structure of the control system containing the power converter device concerning 4th Embodiment. 第4の実施形態のパルス指令生成部52の構成を示すブロック図The block diagram which shows the structure of the pulse command production | generation part 52 of 4th Embodiment. 第5の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図Explanatory drawing which shows typically the whole structure of the control system containing the power converter device concerning 5th Embodiment. スイッチ温度Tsw_ab,Tsw_cdと配分補正係数rto_thとの説明図Explanatory drawing of switch temperature Tsw_ab, Tsw_cd and distribution correction coefficient rto_th 第5の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図Explanatory drawing which shows typically the whole structure of the control system containing the power converter device concerning 5th Embodiment. 同一の相電圧振幅指令V*に対して電力配分比rto_paを変えたときの出力電圧パルスとU相の出力電流との波形を示す説明図Explanatory drawing which shows the waveform of the output voltage pulse and the U-phase output current when the power distribution ratio rto_pa is changed for the same phase voltage amplitude command V *

(第1の実施形態)
図1は、本発明の第1の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図である。本実施形態では、電気自動車の駆動用モータに適用された制御システムについて説明を行う。この制御システムは、モータ10、電力変換器30および制御ユニット50を主体に構成されており、電力変換器30および制御ユニット50が本実施形態にかかる電力変換装置を構成している。
(First embodiment)
FIG. 1 is an explanatory diagram schematically showing an overall configuration of a control system including a power conversion device according to the first embodiment of the present invention. In the present embodiment, a control system applied to a drive motor for an electric vehicle will be described. This control system is mainly configured by the motor 10, the power converter 30, and the control unit 50, and the power converter 30 and the control unit 50 constitute the power conversion device according to the present embodiment.

モータ10は、例えば、中性点を中心に星形結線された複数の相巻線(本実施形態では、U相巻線、V相巻線、W相巻線からなる3つの相巻線)を有する3相交流同期モータである。このモータ10は、後述する電力変換器30から、3相の交流電力が各相巻線にそれぞれ供給されることにより生じる磁界と、回転子の永久磁石が作る磁界との相互作用により駆動する。モータ10のロータは、自動変速機の入力軸に連結されている。   The motor 10 includes, for example, a plurality of phase windings star-connected around a neutral point (in this embodiment, three phase windings including a U-phase winding, a V-phase winding, and a W-phase winding) Is a three-phase AC synchronous motor. The motor 10 is driven by an interaction between a magnetic field generated by supplying three-phase AC power to each phase winding from a power converter 30 described later and a magnetic field generated by a permanent magnet of the rotor. The rotor of the motor 10 is connected to the input shaft of the automatic transmission.

図2は、電力変換器30を中心としたシステム構成を模式的に示す説明図である。電力変換器30は、互いに直列接続された複数の電源(本実施形態では、第1および第2の電源20,21)に接続されている。電力変換器30は、後述する各スイッチ31〜39の導通状態に応じた各電源20,21の出力電圧から、出力電圧パルスを合成・生成する(電力変換手段)。この出力電圧パルスは各相に対応して生成され、電力変換器30は各相の出力電圧パルスを負荷である3相交流同期モータ10にそれぞれ出力し、これにより、モータ10を駆動する。   FIG. 2 is an explanatory diagram schematically showing a system configuration centered on the power converter 30. The power converter 30 is connected to a plurality of power sources connected in series (first and second power sources 20 and 21 in this embodiment). The power converter 30 synthesizes and generates output voltage pulses from the output voltages of the power supplies 20 and 21 corresponding to the conduction states of the switches 31 to 39 described later (power conversion means). The output voltage pulse is generated corresponding to each phase, and the power converter 30 outputs the output voltage pulse of each phase to the three-phase AC synchronous motor 10 that is a load, thereby driving the motor 10.

ここで、第1および第2の電源20,21は、それぞれが独立した直流電源であり、第1の電源20の正極と、第2の電源21の負極とが接続されることにより直列接続されている。個々の電源20,21としては、例えば、ニッケル水素電池あるいはリチウムイオン電池といったバッテリを用いることができる。第1の電源20の正極および第2の電源の負極は、共通母線41が接続されている。また、第2の電源21の正極は、正極母線42が接続され、第1の電源20の負極は、負極母線43が接続される。共通母線41と負極母線43との間には、平滑コンデンサ44が設けられており、共通母線41と正極母線42との間には、平滑コンデンサ45が設けられている。   Here, the first and second power supplies 20 and 21 are independent DC power supplies, and are connected in series by connecting the positive electrode of the first power supply 20 and the negative electrode of the second power supply 21. ing. As each power supply 20, 21, for example, a battery such as a nickel metal hydride battery or a lithium ion battery can be used. A common bus 41 is connected to the positive electrode of the first power supply 20 and the negative electrode of the second power supply. Further, a positive electrode bus 42 is connected to the positive electrode of the second power source 21, and a negative electrode bus 43 is connected to the negative electrode of the first power source 20. A smoothing capacitor 44 is provided between the common bus 41 and the negative electrode bus 43, and a smoothing capacitor 45 is provided between the common bus 41 and the positive electrode bus 42.

電力変換器30において、共通母線41と、3相に対応する各出力端子との間には、双方向の導通を制御可能な双方向スイッチ(スイッチ手段)31〜33がそれぞれ接続されている。個々の双方向スイッチ31〜33は、それぞれが一方向への導通を制御可能な一対の単方向スイッチ31a/31b〜33a/33bを、互いの導通方向が逆向きの状態で並列接続することによって構成されている。個々のスイッチ31a/31b〜33a/33bは、半導体スイッチ(例えば、IGBT等のトランジスタといったスイッチング素子)を主体に構成されており、個々の半導体スイッチは、耐圧を持たせるためにダイオード(図示せず)が直列接続されている。 In the power converter 30, bidirectional switches (switch means) 31 to 33 capable of controlling bidirectional conduction are connected between the common bus 41 and the output terminals corresponding to the three phases. The individual bidirectional switches 31 to 33 are connected in parallel with a pair of unidirectional switches 31a / 31b to 33a / 33b, each of which can control conduction in one direction, with their conduction directions being opposite to each other. It is configured. Each of the switches 31a / 31b to 33a / 33b is mainly composed of a semiconductor switch (for example, a switching element such as a transistor such as an IGBT), and each semiconductor switch has a diode (not shown) to have a withstand voltage. ) are series connected.

本構成の電力変換器30では、正極母線42の電位は逆転することはなく、正極母線42の電位は共通母線41の電位よりも大きくなる。このため、第2の電源21の正極に接続された正極母線42と、3相に対応する各出力端子との間には、一般的な3相インバータの上アームと同様に、一方向の導通を制御可能な単方向スイッチ34〜36がそれぞれ接続されている。また、第1の電源20の負極に接続された負極母線43と、3相に対応する各出力端子との間にも、一般的な3相インバータの下アームと同様に、単方向スイッチ37〜39がそれぞれ接続されている。個々の単方向スイッチ34〜39は、半導体スイッチ(例えば、IGBT等のトランジスタといったスイッチング素子)を主体に構成されており、個々の半導体スイッチは、還流用ダイオードが逆並列接続されている。   In the power converter 30 of this configuration, the potential of the positive bus 42 is not reversed, and the potential of the positive bus 42 is higher than the potential of the common bus 41. For this reason, unidirectional conduction is established between the positive bus 42 connected to the positive electrode of the second power supply 21 and the output terminals corresponding to the three phases, like the upper arm of a general three-phase inverter. Are connected to the unidirectional switches 34 to 36, respectively. Further, between the negative bus 43 connected to the negative electrode of the first power supply 20 and the output terminals corresponding to the three phases, the unidirectional switches 37 to 39 are connected to each other. Each of the unidirectional switches 34 to 39 is mainly composed of a semiconductor switch (for example, a switching element such as a transistor such as an IGBT), and each of the semiconductor switches has a reflux diode connected in reverse parallel.

各スイッチ31〜39のオンオフ状態、すなわち、導通および遮断の切り替え(スイッチング動作)は、制御ユニット50から出力されるゲート駆動信号を通じて制御される。個々のスイッチ31〜39は、制御ユニット50によってオンされることにより導通状態となり、オフされることにより非導通状態(遮断状態)となる。 The on / off state of each of the switches 31 to 39 , that is, switching between conduction and interruption (switching operation) is controlled through a gate drive signal output from the control unit 50. The individual switches 31 to 39 are turned on by being turned on by the control unit 50, and are turned off (cut off) by being turned off.

再び図1を参照するに、制御ユニット50は、電力変換器30を制御する制御手段であり、この電力変換器30を介して負荷であるモータ10の出力トルクを制御する(制御手段)。制御ユニット50としては、CPU、ROM、RAM、I/Oインターフェースを主体に構成されたマイクロコンピュータを用いることができる。制御ユニット50は、ROMに記憶された制御プログラムに従い、電力変換器30を制御するための演算を行う。そして、制御ユニット50は、この演算によって算出された制御信号(ゲート駆動信号)を電力変換器30に対して出力する。   Referring again to FIG. 1, the control unit 50 is a control unit that controls the power converter 30, and controls the output torque of the motor 10 that is a load through the power converter 30 (control unit). As the control unit 50, a microcomputer mainly composed of a CPU, a ROM, a RAM, and an I / O interface can be used. The control unit 50 performs a calculation for controlling the power converter 30 according to a control program stored in the ROM. Then, the control unit 50 outputs a control signal (gate drive signal) calculated by this calculation to the power converter 30.

制御ユニット50は、これを機能的に捉えた場合、トルク制御部51と、パルス指令生成部52と、ゲート駆動信号生成部53とを有しており、外部から供給されるモータ10のトルク指令値Te*に基づいて、矩形波駆動により、電力変換器30が備える各スイッチ31〜39の導通状態を制御する。ここで、矩形波駆動は、モータ10の電気的な回転位相である電気角1周期に対して電力変換器30が出力する出力電圧パルスの位相を可変とすることで、電力変換器30を制御する駆動方式である。   The control unit 50 has a torque control unit 51, a pulse command generation unit 52, and a gate drive signal generation unit 53, when this is viewed functionally, and a torque command for the motor 10 supplied from the outside. Based on the value Te *, the conduction state of each of the switches 31 to 39 provided in the power converter 30 is controlled by rectangular wave driving. Here, the rectangular wave drive controls the power converter 30 by making the phase of the output voltage pulse output from the power converter 30 variable with respect to one cycle of the electrical angle that is the electrical rotation phase of the motor 10. This is a driving method.

トルク制御部51は、トルク指令値Te*と、モータ回転数ωとに基づいて、モータ10の相電圧振幅指令V*と、相電圧位相指令δ*を出力する。ここで、相電圧振幅指令V*は、トルク指令値Te*とモータ回転数ωとに応じて電力変換器30から出力する3相の出力電圧指令に関する振幅である。また、相電圧位相指令δ*は、電力変換器30から出力する3相の出力電圧指令の位相を操作するための指令値である。   The torque control unit 51 outputs a phase voltage amplitude command V * and a phase voltage phase command δ * of the motor 10 based on the torque command value Te * and the motor rotation speed ω. Here, the phase voltage amplitude command V * is an amplitude related to a three-phase output voltage command output from the power converter 30 in accordance with the torque command value Te * and the motor rotation speed ω. The phase voltage phase command δ * is a command value for manipulating the phase of the three-phase output voltage command output from the power converter 30.

モータ10が同期モータである場合、モータトルクは、モータに印加される電圧の振幅と当該電圧の位相との関係で表すことができる。したがって、モータ10に関する各種のパラメータが既知である場合、トルク指令値T*に基づいて、相電圧振幅指令V*と、相電圧位相指令δ*とを関係式から求めることができる。本実施形態では、トルク指令値Te*およびモータ回転数ωと、相電圧振幅指令V*および相電圧位相指令δ*との対応関係を実験やシミュレーションを通じて予め取得し、この対応関係を規定したマップをトルク制御部51が保持している。そして、トルク制御部51は、当該マップを参照して、トルク指令値Te*およびモータ回転数ωから、相電圧振幅指令V*および相電圧位相指令δ*をそれぞれ演算する。演算された相電圧振幅指令V*は、パルス指令生成部52に出力され、演算された相電圧位相指令δ*は、ゲート駆動信号生成部53に出力される。   When the motor 10 is a synchronous motor, the motor torque can be expressed by the relationship between the amplitude of the voltage applied to the motor and the phase of the voltage. Therefore, when various parameters relating to the motor 10 are known, the phase voltage amplitude command V * and the phase voltage phase command δ * can be obtained from the relational expression based on the torque command value T *. In the present embodiment, a correspondence relationship between the torque command value Te * and the motor rotational speed ω, the phase voltage amplitude command V * and the phase voltage phase command δ * is acquired in advance through experiments and simulations, and a map defining the correspondence relationship. Is held by the torque control unit 51. Then, the torque control unit 51 calculates the phase voltage amplitude command V * and the phase voltage phase command δ * from the torque command value Te * and the motor rotation speed ω with reference to the map. The calculated phase voltage amplitude command V * is output to the pulse command generation unit 52, and the calculated phase voltage phase command δ * is output to the gate drive signal generation unit 53.

パルス指令生成部52には、相電圧振幅指令V*と、第1の電源20の電圧(以下「第1の電源電圧」という)Vdc_aと、第2の電源21の電圧(以下「第2の電源電圧」という)Vdc_bと、電力配分比rto_paとが入力される。第1および第2の電源電圧Vdc_a,Vdc_bは、図示しない電圧センサによって検出される。また、電力配分比rto_paは、図示しない外部システムより供給される。ここで、電力配分比rto_paは、第1の電源20の出力割合を示すパラメータである。第1の電源20のみで電力を出力する場合、「1」が電力配分比rto_paとして入力され、第2の電源21のみで電力を出力する場合、「0」が電力配分比rto_paとして入力される。また、第1の電源20と第2の電源21とで均等に電力を配分する場合、「0.5」が電力配分比rto_paとして入力される。   The pulse command generator 52 includes a phase voltage amplitude command V *, a voltage of the first power supply 20 (hereinafter referred to as “first power supply voltage”) Vdc_a, and a voltage of the second power supply 21 (hereinafter referred to as “second power supply”). Vdc_b) and power distribution ratio rto_pa are input. The first and second power supply voltages Vdc_a and Vdc_b are detected by a voltage sensor (not shown). The power distribution ratio rto_pa is supplied from an external system (not shown). Here, the power distribution ratio rto_pa is a parameter indicating the output ratio of the first power supply 20. When power is output only from the first power supply 20, “1” is input as the power distribution ratio rto_pa, and when power is output only from the second power supply 21, “0” is input as the power distribution ratio rto_pa. . Further, when power is evenly distributed between the first power supply 20 and the second power supply 21, “0.5” is input as the power distribution ratio rto_pa.

パルス指令生成部52は、相電圧振幅指令V*と、電力配分比rto_paとに基づいて、第1および第2の配分電圧指令Va*,Vb*を演算する(数式1参照)。

Figure 0005707028
The pulse command generator 52 calculates the first and second distribution voltage commands Va * and Vb * based on the phase voltage amplitude command V * and the power distribution ratio rto_pa (see Formula 1).
Figure 0005707028

ここで、第1の配分電圧指令Va*は、電力配分比rto_paに応じて第1の電源20から出力する出力電圧指令の振幅を示しており、相電圧振幅指令V*と、電力配分比rto_paとを積算した積算値として算出される。第2の配分電圧指令Vb*は、電力配分比rto_paに応じて第2の電源21から出力する出力電圧指令の振幅を示しており、相電圧振幅指令V*から第1の配分電圧指令Va*を減算した減算値として算出される。出力電流は、負荷のインダクタンス成分により急には変化しないため、それぞれの電源20,21からの出力電圧の振幅比率を操作することによって、各電源20,21から供給する電力比率を操作することができる。   Here, the first distribution voltage command Va * indicates the amplitude of the output voltage command output from the first power supply 20 according to the power distribution ratio rto_pa, and the phase voltage amplitude command V * and the power distribution ratio rto_pa. Is calculated as an integrated value. The second distribution voltage command Vb * indicates the amplitude of the output voltage command output from the second power supply 21 according to the power distribution ratio rto_pa, and the first distribution voltage command Va * is changed from the phase voltage amplitude command V *. Is calculated as a subtraction value obtained by subtracting. Since the output current does not change abruptly due to the inductance component of the load, the power ratio supplied from each power source 20, 21 can be manipulated by manipulating the amplitude ratio of the output voltage from each power source 20, 21. it can.

図3は、出力電圧パルスの説明図である。パルス指令生成部52は、第1および第2の配分電圧指令Va*,Vb*と、第1および第2の電源電圧Vdc_a,Vdc_bとに基づいて、第1および第2の電源20,21に対応するパルス幅p1,p2を演算する。このパルス幅は、出力電圧パルスを構成する各電源20,21の出力電圧のパルスの幅を設定するためのパラメータである。   FIG. 3 is an explanatory diagram of the output voltage pulse. Based on the first and second distribution voltage commands Va * and Vb * and the first and second power supply voltages Vdc_a and Vdc_b, the pulse command generation unit 52 supplies the first and second power supplies 20 and 21 to each other. Corresponding pulse widths p1 and p2 are calculated. This pulse width is a parameter for setting the pulse width of the output voltage of each of the power supplies 20 and 21 constituting the output voltage pulse.

同図(a)は、電気角1周期に関して、例えば、U相出力端子から出力される出力電圧パルスの波形を示す説明図である。ここでは、負極母線43の電位が基準に設定されている。第1の電源20の出力電圧によって生成される出力電圧パルスは、「0」から「π」までを範囲として「π/2」を中心とする対称波形である。具体的には、電気角において「p1」のタイミングにおいて出力電圧が第1の電源電圧Vdc_aから0へ立ち下がり、その後、「π−p1」のタイミングにおいて出力電圧が0から第1の電源電圧Vdc_aへ立ち上がる。すなわち、この第1の電源20のパルス幅p1が、出力電圧パルスを構成する第1の電源20の出力電圧に関するパルスの幅を設定することとなり、このパルス幅p1を操作することで、第1の電源20からの電圧振幅を制御することができる。   FIG. 4A is an explanatory diagram showing, for example, the waveform of an output voltage pulse output from the U-phase output terminal for one electrical angle cycle. Here, the potential of the negative electrode bus 43 is set as a reference. The output voltage pulse generated by the output voltage of the first power supply 20 has a symmetrical waveform centered on “π / 2” with “0” to “π” as a range. Specifically, in the electrical angle, the output voltage falls from the first power supply voltage Vdc_a to 0 at the timing of “p1”, and then the output voltage changes from 0 to the first power supply voltage Vdc_a at the timing of “π−p1”. Get up to. That is, the pulse width p1 of the first power supply 20 sets the width of the pulse relating to the output voltage of the first power supply 20 constituting the output voltage pulse. By operating this pulse width p1, the first The voltage amplitude from the power source 20 can be controlled.

また、第2の電源21は、第1の電源20の正極電圧出力期間であることを条件に、その正極電圧を出力する。この第2の電源20の出力電圧によって生成される出力電圧パルスは、「π」から「2π」までを範囲として「3π/2」を中心とする対称波形である。具体的には、電気角において「π+p2」のタイミングにおいて出力電圧が第1の電源電圧Vdc_aから第1および第2の電源電圧Vdc_a,Vdc_bの和に相当する電圧まで立ち上がり、その後、「2π−p2」のタイミングで第1の電源電圧Vdc_aに相当する出力電圧まで立ち上がる。すなわち、この第2の電源20のパルス幅p2が、出力電圧パルスを構成する第2の電源20の出力電圧に関するパルスの幅(具体的には、第2の電源20の非出力期間に対応するパルスの幅)を設定することとなり、第2の電源21のパルス幅p2を操作することで、第2の電源21からの電圧振幅を制御することができる。   The second power supply 21 outputs the positive voltage on the condition that it is the positive voltage output period of the first power supply 20. The output voltage pulse generated by the output voltage of the second power supply 20 has a symmetrical waveform centered on “3π / 2” with “π” to “2π” as a range. Specifically, the output voltage rises from the first power supply voltage Vdc_a to a voltage corresponding to the sum of the first and second power supply voltages Vdc_a and Vdc_b at the timing of “π + p2” in the electrical angle, and thereafter “2π−p2 The output voltage corresponding to the first power supply voltage Vdc_a rises at the timing "." That is, the pulse width p2 of the second power supply 20 corresponds to the pulse width related to the output voltage of the second power supply 20 constituting the output voltage pulse (specifically, it corresponds to the non-output period of the second power supply 20). The pulse amplitude) is set, and the voltage amplitude from the second power source 21 can be controlled by manipulating the pulse width p2 of the second power source 21.

これらパルス幅p1,p2と、電源電圧Vdc_a,Vdc_bから作られる出力電圧パルスの電気角基本波成分の振幅V1は、次式に示す関係を満たす。

Figure 0005707028
These pulse widths p1 and p2 and the amplitude V1 of the fundamental electrical wave component of the output voltage pulse generated from the power supply voltages Vdc_a and Vdc_b satisfy the relationship shown in the following equation.
Figure 0005707028

同数式において、右辺第一項は、第1の電源20の電圧振幅(第1の配分電圧指令Va*)と第1のパルス幅p1とで表され、右辺第二項は、第2の電源21の電圧振幅(第2の配分電圧指令Vb*)と第2のパルス幅p2とで表される。これらの関係と、上述の電力配分比rto_paとを用いると、第1の配分電圧指令Va*と、第2の配分電圧指令Vb*は、下式で表される。

Figure 0005707028
In the formula, the first term on the right side is represented by the voltage amplitude (first distributed voltage command Va *) of the first power source 20 and the first pulse width p1, and the second term on the right side is the second power source. This is expressed by a voltage amplitude of 21 (second distributed voltage command Vb *) and a second pulse width p2. Using these relationships and the above-described power distribution ratio rto_pa, the first distribution voltage command Va * and the second distribution voltage command Vb * are expressed by the following equations.
Figure 0005707028

パルス指令生成部52は、各電源20,21のパルス幅p1,p2を下式に基づいて演算することができる。

Figure 0005707028
The pulse command generator 52 can calculate the pulse widths p1 and p2 of the power supplies 20 and 21 based on the following equation.
Figure 0005707028

なお、制御ユニット50の負荷を軽減するために、逆余弦の演算については、逆余弦の演算部分のみをテーブル化しておき、入力の数値をもとにテーブルを参照し、各パルス幅p1,p2を演算してもよい。演算された各パルス幅p1,p2は、ゲート駆動信号生成部53に出力される。   In order to reduce the load on the control unit 50, for the calculation of the inverse cosine, only the calculation part of the inverse cosine is tabulated, the table is referred to based on the input numerical values, and each pulse width p1, p2 is calculated. May be calculated. The calculated pulse widths p1 and p2 are output to the gate drive signal generator 53.

図3(b)は、U相の出力電圧パルスの波形を示す説明図である。ゲート駆動信号生成部53は、各パルス幅p1,p2と、相電圧位相指令δ*とに基づいて、各相の出力電圧パルスを得るために、電力変換器30の各スイッチ31〜39を駆動するゲート駆動信号を生成する。   FIG. 3B is an explanatory diagram showing a waveform of a U-phase output voltage pulse. The gate drive signal generation unit 53 drives the switches 31 to 39 of the power converter 30 to obtain the output voltage pulse of each phase based on the pulse widths p1 and p2 and the phase voltage phase command δ *. A gate drive signal is generated.

ゲート駆動信号生成部53は、相電圧位相指令δ*に基づいて、各パルス幅p1,p2で生成される出力電圧パルスの位相を、電気角を基準として操作する。この操作により、各パルス幅p1,p2で生成される出力電圧パルスは、図3(a)の基本波形をベースとして、相電圧位相指令δ*だけ位相が遅れる方向へとオフセットした状態となる(図3(b)参照)。これにより、出力電圧パルスの電気角基本波成分の電圧位相は、出力電圧指令の電気角基本波成分の電圧位相と対応した状態となる。   Based on the phase voltage phase command δ *, the gate drive signal generation unit 53 operates the phase of the output voltage pulse generated with the pulse widths p1 and p2 based on the electrical angle. With this operation, the output voltage pulses generated with the pulse widths p1 and p2 are offset in a direction in which the phase is delayed by the phase voltage phase command δ * based on the basic waveform of FIG. (Refer FIG.3 (b)). Thereby, the voltage phase of the electrical angle fundamental wave component of the output voltage pulse is in a state corresponding to the voltage phase of the electrical angle fundamental wave component of the output voltage command.

なお、V相の出力電圧パルスの波形は、各パルス幅p1,p2で生成される出力電圧パルスをベースとして、U相の出力電圧パルスの波形に対して、2π/3だけ位相が遅れた波形となる。また、W相の出力電圧パルスの波形は、各パルス幅p1,p2で生成される出力電圧パルスをベースとして、V相の出力電圧パルスの波形に対して、2π/3だけ位相が遅れた波形となる。 The waveform of the V-phase output voltage pulse is a waveform whose phase is delayed by 2π / 3 with respect to the waveform of the U-phase output voltage pulse based on the output voltage pulse generated with each pulse width p1, p2. It becomes. The waveform of the W-phase output voltage pulse is a waveform whose phase is delayed by 2π / 3 with respect to the waveform of the V-phase output voltage pulse based on the output voltage pulse generated with each pulse width p1, p2. It becomes.

このように、ゲート駆動信号生成部53は、各パルス幅p1,p2と、相電圧位相指令δ*とから、各相の出力電圧パルスに関する立ち上がりの位相(オン位相)および立ち下がりの位相(オフ位相)を求めることができる。ゲート駆動信号生成部53は、このオンオフ位相から、各スイッチ31〜39に関するゲート駆動信号を生成する。   As described above, the gate drive signal generation unit 53 determines the rising phase (ON phase) and the falling phase (OFF) for the output voltage pulse of each phase from the pulse widths p1 and p2 and the phase voltage phase command δ *. Phase). The gate drive signal generation unit 53 generates gate drive signals for the switches 31 to 39 from the on / off phase.

図4は、U相に関する各スイッチ31(31a,31b),34,37のオンオフ状態の説明図である。以下、U相に着目して説明を行うが、他の相についても同様である。この図4において、各スイッチ31a,31b,34,37に関するゲート駆動信号S31a,S31b,S34,S37bがHighレベルのときに、各スイッチ31a,31b,34,37がオンとなる。ゲート駆動信号生成部53は、モータ10の電気角θと、下式に示す各位相θ31a,θ37,θ31b,θ34との比較を行う。ここで、位相θ31aは、スイッチ31aのオフ位相であり、位相θ37は、スイッチ37のオフ位相であり、位相θ31bは、スイッチ31bのオフ位相であり、位相θ34は、スイッチ34のオフ位相である。

Figure 0005707028
FIG. 4 is an explanatory diagram of on / off states of the switches 31 (31a, 31b), 34, and 37 related to the U phase. Hereinafter, the description will be given focusing on the U phase, but the same applies to the other phases. In FIG. 4, when the gate drive signals S31a, S31b, S34, and S37b related to the switches 31a, 31b, 34, and 37 are at a high level, the switches 31a, 31b, 34, and 37 are turned on. The gate drive signal generator 53 compares the electrical angle θ of the motor 10 with the phases θ31a, θ37, θ31b, and θ34 shown in the following equations. Here, the phase θ31a is the off phase of the switch 31a, the phase θ37 is the off phase of the switch 37, the phase θ31b is the off phase of the switch 31b, and the phase θ34 is the off phase of the switch 34. .
Figure 0005707028

ゲート駆動信号生成部53は、電気角θが各オフ位相θ31a,θ37,θ31b,θ34よりも大なる条件が成立した場合に、パルスの立ち下げ、すなわち、該当するスイッチ31a,31b,34,37をオフするようにゲート駆動信号S31a,S31b,S34,S37bを生成する。例えば、電気角θが、パルス位相θ31aよりも大きくなったこと条件として、スイッチ31aをオフするようにゲート駆動信号S31aを生成するといった如くである。ここで、ゲート駆動信号生成部53は、スイッチ31aとスイッチ37とを組として、反転信号としてゲート駆動信号S31a,S37を生成し、また、スイッチ31bとスイッチ34とを組として、反転信号としてゲート駆動信号S31b,S34生成する。また、各組について、それぞれ同時にオフする駆動信号の時間を付加してゲート駆動信号S31a〜S37bを生成する。すなわち、位相θ31aは、スイッチ37のオン位相でもあり、位相θ37は、スイッチ31aのオン位相でもあり、位相θ31bは、スイッチ34のオン位相でもあり、位相θ34は、スイッチ31bのオン位相でもある。   When the condition that the electrical angle θ is larger than each of the off phases θ31a, θ37, θ31b, and θ34 is satisfied, the gate drive signal generation unit 53 falls the pulse, that is, the corresponding switches 31a, 31b, 34, and 37. Gate drive signals S31a, S31b, S34, and S37b are generated so as to turn off. For example, as a condition that the electrical angle θ is larger than the pulse phase θ31a, the gate drive signal S31a is generated so as to turn off the switch 31a. Here, the gate drive signal generation unit 53 generates the gate drive signals S31a and S37 as an inverted signal by setting the switch 31a and the switch 37 as a set, and sets the switch 31b and the switch 34 as a set and sets the gate as the inverted signal. Drive signals S31b and S34 are generated. For each set, gate drive signals S31a to S37b are generated by adding drive signal times that are simultaneously turned off. That is, the phase θ31a is also the on phase of the switch 37, the phase θ37 is also the on phase of the switch 31a, the phase θ31b is also the on phase of the switch 34, and the phase θ34 is also the on phase of the switch 31b.

ここで、スイッチ37のオフ位相θ37と、スイッチ31bのオフ位相θ31bとの関係を、スイッチ31bのオフ位相θ31bがスイッチ37のオフ位相θ37より大とすることで、各相の出力電圧パルスは、凸型形状の波形となる。なお、各パルス幅p1,p2がゼロとなる場合、すなわち、スイッチ37のオフ位相θ37と、スイッチ31bのオフ位相θ31とが一致する場合には、各相の出力電圧パルスは、単純な矩形波となる。そのため、本明細書では、「低電位側の電源に対応するスイッチ手段の導通期間中」とは、期間の始点から終点までの全範囲を含むこととする。   Here, the relationship between the off phase θ37 of the switch 37 and the off phase θ31b of the switch 31b is such that the off phase θ31b of the switch 31b is larger than the off phase θ37 of the switch 37, so that the output voltage pulse of each phase is It has a convex waveform. When the pulse widths p1 and p2 are zero, that is, when the off phase θ37 of the switch 37 and the off phase θ31 of the switch 31b coincide, the output voltage pulse of each phase is a simple rectangular wave. It becomes. Therefore, in this specification, “during the conduction period of the switch means corresponding to the power source on the low potential side” includes the entire range from the start point to the end point of the period.

このように本実施形態において、制御ユニット50は、電気角1周期における各スイッチ(例えば、U相の各スイッチ31(31a,31b),34,37)に対する制御として、低電位側の電源(本実施形態では、第1の電源20)に対応するスイッチ31aを導通させるとともに、低電位側の電源20に対応するスイッチ31aの導通期間中に高電位側の電源(本実施形態では、第2の電源21)に対応するスイッチ34を導通させる。これにより、制御ユニット50は、電力変換器30を通じて、電気角1周期に対応する1つの出力電圧パルスを生成する。   As described above, in the present embodiment, the control unit 50 controls the low-potential-side power supply (mains) as control for each switch (for example, each U-phase switch 31 (31a, 31b), 34, 37) in one electrical angle cycle. In the embodiment, the switch 31a corresponding to the first power supply 20) is turned on, and the high-potential-side power supply (in this embodiment, the second power supply is turned on during the conduction period of the switch 31a corresponding to the low-potential-side power supply 20). The switch 34 corresponding to the power source 21) is turned on. Thereby, the control unit 50 generates one output voltage pulse corresponding to one cycle of the electrical angle through the power converter 30.

この場合、制御ユニット50は、出力電圧指令と、各電源20,21の電圧Vdc_a,Vdc_bとに基づいて、出力電圧パルスを構成する各電源20,21の出力電圧のパルスp1,p2幅と、出力電圧パルスの位相を操作するためのパルス位相δ*とをそれぞれ演算する。そして、制御ユニット50は、この演算結果に基づいて、電気角1周期に対応する1つの出力電圧パルスを生成する。   In this case, the control unit 50, based on the output voltage command and the voltages Vdc_a and Vdc_b of the power supplies 20 and 21, respectively, the pulse p1 and p2 width of the output voltage of the power supplies 20 and 21 constituting the output voltage pulse, The pulse phase δ * for manipulating the phase of the output voltage pulse is calculated. Then, the control unit 50 generates one output voltage pulse corresponding to one electrical angle cycle based on the calculation result.

かかる構成によれば、電気角1周期内に個々の電源20,21が1パルスを出力して、出力電圧パルスが合成され、電気角1周期における各相の出力電圧の変化は、電源20,21の直列電圧分の上下のみとなる。これにより、電気角1周期内の出力電圧の変化が最小となり、出力電圧の変動を抑制することができる。また、電気角1周期に対応した1つの出力電圧パルスとすることで、電気角1周期におけるスイッチ31〜39のスイッチング回数の低減を図ることができるので、スイッチング損失の低減を図ることができる。また、低電位側および高電位側の電源に対応するスイッチ31〜39の導通が順序が規定されるので、短絡の発生を抑制することができる。これにより、2電源20,21の電力を配分して電源電力を制御することができる。また、パルス幅p1,p2を電源電圧Vdc_a,Vdc_bと、出力電圧指令とから演算することにより、電源電圧Vdc_a,Vdc_bの変化が生じる場合であっても、電力変換器30の出力電圧指令を、パルス幅p1,p2とパルス位相δ*との操作によって実現することができる。   According to such a configuration, the individual power sources 20 and 21 output one pulse within one electrical angle cycle, and the output voltage pulse is synthesized. The change in the output voltage of each phase in one electrical angle cycle is as follows. Only up and down for 21 series voltages. Thereby, the change of the output voltage within one cycle of the electrical angle is minimized, and the fluctuation of the output voltage can be suppressed. In addition, since one output voltage pulse corresponding to one electrical angle cycle can reduce the number of times the switches 31 to 39 are switched in one electrical angle cycle, it is possible to reduce switching loss. In addition, since the order of conduction of the switches 31 to 39 corresponding to the low-potential side and high-potential side power supplies is regulated, occurrence of a short circuit can be suppressed. As a result, the power of the two power sources 20 and 21 can be distributed to control the power source power. Further, by calculating the pulse widths p1 and p2 from the power supply voltages Vdc_a and Vdc_b and the output voltage command, the output voltage command of the power converter 30 can be changed even when the power supply voltages Vdc_a and Vdc_b change. This can be realized by manipulating the pulse widths p1 and p2 and the pulse phase δ *.

また、本実施形態において、制御ユニット50は、さらに各電源20,21からの電力の配分比を規定する電力配分比rto_paに基づいて、各電源20,21に対応するパルス幅p1,p2をそれぞれ演算する。かかる構成によれば、
電力配分比rto_paを考慮することにより、各電源20,21の電力を配分することができる。これによって、複数の電源電力を調整するコンバータを設けずとも、合成する電圧のパルス幅の操作によって、少ない電圧変化および少ない損失によって電力配分を行うことができる。
In the present embodiment, the control unit 50 further sets the pulse widths p1 and p2 corresponding to the power sources 20 and 21 based on the power distribution ratio rto_pa that defines the distribution ratio of the power from the power sources 20 and 21, respectively. Calculate. According to such a configuration,
By considering the power distribution ratio rto_pa, the power of each of the power supplies 20 and 21 can be distributed. Thus, power can be distributed with a small voltage change and a small loss by manipulating the pulse width of the voltage to be synthesized without providing a converter for adjusting a plurality of power supply powers.

具体的には、制御ユニット50は、出力電圧指令の振幅である相電圧振幅指令V*と、電力配分比rto_paとに基づいて、電源毎に、電力配分比rto_paに応じた電源に対する出力電圧指令の振幅を配分電圧指令Va*,Vb*として演算するとともに、各電源の電圧Vdc_a,Vdc_bと、各電源20,21の配分電圧指令Va*,Vb*とに基づいて、各電源20,21に対応するパルス幅p1,p2をそれぞれ演算する。かかる構成によれば、電源電力の配分を相電圧振幅指令V*の配分によって実現し、その振幅に相当するパルス幅p1,p2を求めることで、出力電圧指令に相当する出力電圧パルスを出力することができる。 また、本実施形態において、制御ユニット50は、出力電圧パルスの電気角基本波成分の電圧位相と、出力電圧指令の電気角基本波成分の電圧位相とが対応するように、各電源20,21に対応するパルス幅p1,p2に応じて生成される出力電圧パルスの位相を操作する。   Specifically, the control unit 50 outputs the output voltage command for the power supply corresponding to the power distribution ratio rto_pa for each power supply based on the phase voltage amplitude command V * which is the amplitude of the output voltage command and the power distribution ratio rto_pa. Is calculated as distributed voltage commands Va * and Vb *, and the power sources 20 and 21 are assigned to the power sources 20 and 21 based on the voltage Vdc_a and Vdc_b of each power source and the distributed voltage commands Va * and Vb * of the power sources 20 and 21, respectively. Corresponding pulse widths p1 and p2 are respectively calculated. According to this configuration, the distribution of the power supply is realized by the distribution of the phase voltage amplitude command V *, and the output voltage pulse corresponding to the output voltage command is output by obtaining the pulse widths p1 and p2 corresponding to the amplitude. be able to. In the present embodiment, the control unit 50 controls the power supplies 20 and 21 so that the voltage phase of the electrical angle fundamental wave component of the output voltage pulse corresponds to the voltage phase of the electrical angle fundamental wave component of the output voltage command. The phase of the output voltage pulse generated according to the pulse widths p1 and p2 corresponding to is controlled.

かかる構成によれば、パルス幅p1,p2を演算した後に、このパルス幅p1,p2に応じた出力電圧パルスの位相が操作される。これにより、出力電圧指令の振幅をパルス幅p1,p2によって実現することができるとともに、出力電圧パルスの位相を出力電圧指令の位相として出力することが可能になる。これにより、任意の位相で電圧を操作することができるようになり、電圧位相制御が可能になる。 According to this configuration, after calculating the pulse widths p1 and p2, the phase of the output voltage pulse corresponding to the pulse widths p1 and p2 is manipulated. As a result, the amplitude of the output voltage command can be realized by the pulse widths p1 and p2, and the phase of the output voltage pulse can be output as the phase of the output voltage command. As a result, the voltage can be manipulated at an arbitrary phase, and voltage phase control becomes possible.

また、本実施形態において、複数の電源20,21は、それぞれ直列接続されている。複数の電源20,21が直列に接続されることによって、各入力電位の大小関係は一意に決まるため、低電圧または高電圧といった電源(電位)の選択が容易になる。これにより、制御に必要な演算の簡素化を図ることができる。その結果、装置のコスト低減と、動作信頼性の向上を図ることができる。なお、電源の個数は、3つ以上であってもよい。   In the present embodiment, the plurality of power supplies 20 and 21 are connected in series. Since the plurality of power supplies 20 and 21 are connected in series, the magnitude relationship between the input potentials is uniquely determined, so that it is easy to select a power supply (potential) such as a low voltage or a high voltage. Thereby, simplification of a calculation required for control can be achieved. As a result, the cost of the apparatus can be reduced and the operational reliability can be improved. Note that the number of power supplies may be three or more.

なお、電気角1周期内の出力電圧パルスの電圧変化は、最小電位から最大電位までの電圧値の2倍以下とすることがこのましい。これにより、1周期内の電圧変化を最小限にとどめ、電圧変化によって生じる損失低減することができる。そのため、電力変換器30と、その負荷とについて、効率の向上を図ることができる。   It is preferable that the voltage change of the output voltage pulse within one cycle of the electrical angle is not more than twice the voltage value from the minimum potential to the maximum potential. Thereby, the voltage change within one cycle can be minimized, and the loss caused by the voltage change can be reduced. Therefore, the efficiency of the power converter 30 and its load can be improved.

なお、本明細書では、検出という用語を、センサなどを利用して該当するパラメータを直接的に検出する場合のみならず、該当するパラメータに影響を与える因子などから、当該パラータを推定するといったように、間接的な検出手法を含む意味で用いる。   In this specification, the term “detection” is used not only to directly detect a corresponding parameter using a sensor or the like, but also to estimate the parameter from factors that affect the corresponding parameter. In addition, the term includes indirect detection methods.

(第2の実施形態)
以下、本発明の第2の実施形態にかかる制御システムについて説明する。第2の実施形態にかかる制御システムが、第1の実施形態のそれと相違する点は、電力変換器30の構成である。第1の実施形態と共通する構成については説明を省略することとし、以下、相違点を中心に説明を行う。
(Second Embodiment)
Hereinafter, a control system according to the second embodiment of the present invention will be described. The control system according to the second embodiment is different from that of the first embodiment in the configuration of the power converter 30. The description of the configuration common to the first embodiment will be omitted, and the following description will focus on the differences.

図5は、第2の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図であり、図6は、第2の実施形態にかかる電力変換器30を中心としたシステム構成を模式的に示す説明図である。電力変換器30は、互いに並列接続された複数の電源(本実施形態では、第1および第2の電源20,21)に接続されている。電力変換器30は、後述する各スイッチ61〜69の導通状態に応じた各電源20,21の出力電圧から、出力電圧パルスを合成・生成する。この出力電圧パルスは各相に対応して生成され、電力変換器30は各相の出力電圧パルスを負荷である3相交流同期モータ10にそれぞれ出力し、これにより、モータ10を駆動する。   FIG. 5 is an explanatory diagram schematically showing the overall configuration of a control system including the power conversion device according to the second embodiment, and FIG. 6 focuses on the power converter 30 according to the second embodiment. It is explanatory drawing which shows a system structure typically. The power converter 30 is connected to a plurality of power supplies (first and second power supplies 20 and 21 in this embodiment) connected in parallel to each other. The power converter 30 synthesizes and generates output voltage pulses from the output voltages of the power supplies 20 and 21 corresponding to the conduction states of switches 61 to 69 described later. The output voltage pulse is generated corresponding to each phase, and the power converter 30 outputs the output voltage pulse of each phase to the three-phase AC synchronous motor 10 that is a load, thereby driving the motor 10.

ここで、第1および第2の電源20,21は、それぞれが独立した直流電源である。個々の電源20,21としては、例えば、ニッケル水素電池あるいはリチウムイオン電池といったバッテリを用いることができる。第1および第2の電源20,21の負極のそれぞれは、負極母線(共通母線)43が接続される。第1の電源20の正極は、第1の正極母線42aが接続され、第2の電源21の正極は、第2の正極母線42bが接続さる。負極母線43と第1の正極母線42aとの間には、平滑コンデンサ44が設けられており、負極母線43と第2の正極母線42bとの間には、平滑コンデンサ45が設けられている。
本実施形態の電力変換器30において、第1の正極母線42aと、3相に対応する各出力端子との間には、双方向の導通を制御可能な双方向スイッチ(スイッチ手段)61〜63がそれぞれ接続されている。また、第2の正極母線42bと、3相に対応する各出力端子との間にも、同様に、双方向スイッチ(スイッチ手段)64〜66がそれぞれ接続されている。個々の双方向スイッチ61〜66は、それぞれが一方向への導通を制御可能な一対の単方向スイッチ61a/61b〜66a/66bを、互いの導通方向が逆向きの状態で並列接続することによって構成されている。また、負極母線43と、3相に対応する各出力端子との間には、一般的な3相インバータの下アームと同様に、一方向の導通を制御可能な単方向スイッチ(スイッチ手段)67〜69がそれぞれ接続されている。
Here, the first and second power sources 20 and 21 are independent DC power sources. As each power supply 20, 21, for example, a battery such as a nickel metal hydride battery or a lithium ion battery can be used. A negative electrode bus (common bus) 43 is connected to each of the negative electrodes of the first and second power supplies 20 and 21. The positive electrode of the first power source 20 is connected to the first positive electrode bus 42a, and the positive electrode of the second power source 21 is connected to the second positive electrode bus 42b. A smoothing capacitor 44 is provided between the negative electrode bus 43 and the first positive electrode bus 42a, and a smoothing capacitor 45 is provided between the negative electrode bus 43 and the second positive electrode bus 42b.
In the power converter 30 of this embodiment, bidirectional switches (switch means) 61 to 63 capable of controlling bidirectional conduction between the first positive electrode bus 42a and the output terminals corresponding to the three phases. Are connected to each other. Similarly, bidirectional switches (switch means) 64 to 66 are connected between the second positive electrode bus 42b and the output terminals corresponding to the three phases. The individual bidirectional switches 61 to 66 are connected in parallel with a pair of unidirectional switches 61a / 61b to 66a / 66b, each of which can control conduction in one direction, with their conduction directions being opposite to each other. It is configured. Further, a unidirectional switch (switch means) 67 capable of controlling unidirectional conduction is provided between the negative electrode bus 43 and the output terminals corresponding to the three phases, similarly to the lower arm of a general three-phase inverter. To 69 are connected to each other.

このような電力変換器30の構成に起因して、制御ユニット50は、以下に示す形態により電力変換器30を駆動する。なお、本実施形態では、ゲート駆動信号生成部53には、第1の電源電圧Vdc_aおよび第2の電源電圧Vdc_bがそれぞれ入力されている。   Due to such a configuration of the power converter 30, the control unit 50 drives the power converter 30 in the following form. In the present embodiment, the first power supply voltage Vdc_a and the second power supply voltage Vdc_b are input to the gate drive signal generation unit 53, respectively.

制御ユニット50のパルス指令生成部52は、まず、各電源電圧Vdc_a,Vdc_bの比較を行い、高電圧VHと低電圧VLとを設定する。具体的には、第1の電源電圧Vdc_aが第2の電源電圧Vdc_bよりも大きい場合には、高電圧VHとして第1の電源電圧Vdc_aが設定され、低電圧VLとして第2の電源電圧Vdc_bが設定される。これに対して、第1の電源電圧Vdc_aが第2の電源電圧Vdc_b以下の場合には、高電圧VHとして第2の電源電圧Vdc_bが設定され、低電圧VLとして第1の電源電圧Vdc_aが設定される。   First, the pulse command generator 52 of the control unit 50 compares the power supply voltages Vdc_a and Vdc_b to set the high voltage VH and the low voltage VL. Specifically, when the first power supply voltage Vdc_a is larger than the second power supply voltage Vdc_b, the first power supply voltage Vdc_a is set as the high voltage VH, and the second power supply voltage Vdc_b is set as the low voltage VL. Is set. In contrast, when the first power supply voltage Vdc_a is equal to or lower than the second power supply voltage Vdc_b, the second power supply voltage Vdc_b is set as the high voltage VH, and the first power supply voltage Vdc_a is set as the low voltage VL. Is done.

また、パルス指令生成部52は、各電源電圧Vdc_a,Vdc_bの比較を行い、この比較結果と、電力配分比rto_paとに基づいて、高電圧側の電源20,21に関する配分電圧指令VH*と、低電圧側の電源20,21に関する配分電圧指令VL*を演算する。具体的には、第1の電源電圧Vdc_aが第2の電源電圧Vdc_bよりも大きい場合には、数式6で示すように、配分電圧指令VH*,VL*が演算され、第1の電源電圧Vdc_aが第2の電源電圧Vdc_b以下の場合には、数式7で示すように、配分電圧指令VH*,VL*が演算される。

Figure 0005707028
Figure 0005707028
Further, the pulse command generation unit 52 compares the power supply voltages Vdc_a and Vdc_b, and based on the comparison result and the power distribution ratio rto_pa, the distribution voltage command VH * related to the high voltage side power supplies 20 and 21; The distributed voltage command VL * related to the low-voltage power sources 20 and 21 is calculated. Specifically, when the first power supply voltage Vdc_a is larger than the second power supply voltage Vdc_b, the distribution voltage commands VH * and VL * are calculated as shown in Equation 6, and the first power supply voltage Vdc_a is calculated. Is less than or equal to the second power supply voltage Vdc_b, the distribution voltage commands VH * and VL * are calculated as shown in Equation 7.
Figure 0005707028
Figure 0005707028

そして、パルス指令生成部52は、高電圧側および低電圧側の電源20,21に関するパルス幅p1,p2を下式に基づいて演算する。

Figure 0005707028
Then, the pulse command generator 52 calculates the pulse widths p1 and p2 related to the high voltage side and low voltage side power supplies 20 and 21 based on the following equations.
Figure 0005707028

図7は、U相の出力電圧パルスの波形を示す説明図である。ゲート駆動信号生成部53は、パルス指令生成部52において演算された各パルス幅p1,p2と、トルク制御部51において演算された相電圧位相指令δ*とに基づいて、各相の出力電圧パルスを得るために、電力変換器30の各スイッチ61〜69を駆動するゲート駆動信号を生成する。 FIG. 7 is an explanatory diagram showing a waveform of a U-phase output voltage pulse. Based on the pulse widths p1 and p2 calculated in the pulse command generation unit 52 and the phase voltage phase command δ * calculated in the torque control unit 51, the gate drive signal generation unit 53 outputs the output voltage pulse of each phase. Therefore, a gate drive signal for driving each of the switches 61 to 69 of the power converter 30 is generated.

ゲート駆動信号生成部53は、相電圧位相指令δ*に基づいて、各パルス幅p1,p2で生成される出力電圧パルスの位相を、電気角を基準として操作する。この操作により、各パルス幅p1,p2で生成される出力電圧パルスは、図7(a)の基本波形をベースとして、相電圧位相指令δ*だけ位相が遅れる方向へとオフセットした状態となる(図7(b)参照)。   Based on the phase voltage phase command δ *, the gate drive signal generation unit 53 operates the phase of the output voltage pulse generated with the pulse widths p1 and p2 based on the electrical angle. By this operation, the output voltage pulses generated with the respective pulse widths p1 and p2 are offset in a direction in which the phase is delayed by the phase voltage phase command δ * based on the basic waveform of FIG. (Refer FIG.7 (b)).

なお、V相の出力電圧パルスの波形は、各パルス幅p1,p2で生成される出力電圧パルスをベースとして、U相の出力電圧パルスの波形に対して、2π/3だけ位相が送れた波形となる。また、W相の出力電圧パルスの波形は、各パルス幅p1,p2で生成される出力電圧パルスをベースとして、V相の出力電圧パルスの波形に対して、2π/3だけ位相が送れた波形となる。     The waveform of the V-phase output voltage pulse is a waveform whose phase is sent by 2π / 3 with respect to the waveform of the U-phase output voltage pulse based on the output voltage pulse generated with each pulse width p1, p2. It becomes. The waveform of the W-phase output voltage pulse is a waveform whose phase is sent by 2π / 3 with respect to the waveform of the V-phase output voltage pulse based on the output voltage pulse generated with each pulse width p1, p2. It becomes.

以下、U相に着目して説明を行うが、他の相についても同様である。まず、ゲート駆動信号生成部53は、各パルス幅p1,p2と、相電圧位相指令δ*とに基づいて、基本オンオフ位相θa,θb,θc,θdを演算する。基本オンオフ位相θa〜θdは、下式の関係を満足する。

Figure 0005707028
Hereinafter, the description will be given focusing on the U phase, but the same applies to the other phases. First, the gate drive signal generation unit 53 calculates basic on / off phases θa, θb, θc, and θd based on the pulse widths p1 and p2 and the phase voltage phase command δ *. The basic on / off phases θa to θd satisfy the following relationship.
Figure 0005707028

ゲート駆動信号生成部53は、各電源電圧Vdc_a,Vdc_bの大小を比較して、この比較結果に基づいて、基本オンオフ位相θa〜θdを各スイッチのオフ位相として割り当てる。   The gate drive signal generation unit 53 compares the power supply voltages Vdc_a and Vdc_b and assigns the basic on / off phases θa to θd as the off phases of the switches based on the comparison result.

図8は、U相に関する各スイッチ61(61a,61b),64(64a,64b),67のオンオフ状態の説明図である。第1の電源電圧Vdc_aが第2の電源電圧Vdc_bよりも大きい場合(Vdc_a>Vdc_a)、すなわち、高電圧VHが第1の電源電圧Vdc_aである場合、各基本オンオフ位相は、次の通り設定される。   FIG. 8 is an explanatory diagram of the on / off states of the switches 61 (61a, 61b), 64 (64a, 64b), 67 related to the U phase. When the first power supply voltage Vdc_a is larger than the second power supply voltage Vdc_b (Vdc_a> Vdc_a), that is, when the high voltage VH is the first power supply voltage Vdc_a, each basic on / off phase is set as follows. The

θa:スイッチ64aのオフ位相(スイッチ67のオン位相)
θb:スイッチ67のオフ位相(スイッチ64aのオン位相)
θc:スイッチ64bのオフ位相(スイッチ61aのオン位相)
θd:スイッチ61aのオフ位相(スイッチ64bのオン位相)
ゲート駆動信号生成部53は、電気角θが各オフ位相θa〜θdよりも大なる条件が成立した場合に、パルスの立ち下げ、すなわち、該当するスイッチ64a,67,64b,61aをオフするようにゲート駆動信号S64a,S67,S64b,S61aを生成する。また、ゲート駆動信号生成部53は、スイッチ64aおよびスイッチ67、スイッチ61aおよびスイッチ64bをそれぞれ組として、それぞれの組で反転信号をゲート駆動信号S54a,S57,S54b,S51aとして生成する。なお、スイッチ61bは、電気角1周期では常時オンとなるゲート駆動信号を生成する。
θa: OFF phase of switch 64a (ON phase of switch 67)
θb: OFF phase of switch 67 (ON phase of switch 64a)
θc: OFF phase of switch 64b (ON phase of switch 61a)
θd: OFF phase of switch 61a (ON phase of switch 64b)
When the condition that the electrical angle θ is larger than each of the off phases θa to θd is satisfied, the gate drive signal generation unit 53 causes the pulse to fall, that is, turns off the corresponding switches 64a, 67, 64b, 61a. The gate drive signals S64a, S67, S64b and S61a are generated. In addition, the gate drive signal generation unit 53 sets the switch 64a and the switch 67, the switch 61a and the switch 64b as a set, and generates an inverted signal as the gate drive signals S54a, S57, S54b and S51a in each set. Note that the switch 61b generates a gate drive signal that is always on in one electrical angle cycle.

図9は、U相に関する各スイッチ61(61a,61b),64(64a,64b),67のオンオフ状態の説明図である。また、第1の電源電圧Vdc_aが第2の電源電圧Vdc_b以下の場合(Vdc_a≦Vdc_a)、すなわち、高電圧VHが第2の電源電圧Vdc_bである場合、各基本オンオフ位相は、次の通り設定される。   FIG. 9 is an explanatory diagram of the on / off states of the switches 61 (61a, 61b), 64 (64a, 64b), 67 related to the U phase. When the first power supply voltage Vdc_a is equal to or lower than the second power supply voltage Vdc_b (Vdc_a ≦ Vdc_a), that is, when the high voltage VH is the second power supply voltage Vdc_b, each basic on / off phase is set as follows: Is done.

θa:スイッチ61aのオフ位相(スイッチ67のオン位相)
θb:スイッチ67のオフ位相(スイッチ61aのオン位相)
θc:スイッチ61bのオフ位相(スイッチ64aのオン位相)
θd:スイッチ64aのオフ位相(スイッチ61bのオン位相)
ゲート駆動信号生成部53は、電気角θが各オフ位相θa〜θdよりも大なる条件が成立した場合に、パルスの立ち下げ、すなわち、該当するスイッチ61a,67,61b,64aをオフするようにゲート駆動信号S61a,S67,S61b,S64aを生成する。また、ゲート駆動信号生成部53は、スイッチ61aおよびスイッチ67、スイッチ61bおよびスイッチ64aをそれぞれ組として、それぞれの組で反転信号をゲート駆動信号S61a,S67,S61b,S64aとして生成する。なお、スイッチ64bは、電気角1周期では常時オンとなるゲート駆動信号を生成する。
θa: OFF phase of switch 61a (ON phase of switch 67)
θb: OFF phase of switch 67 (ON phase of switch 61a)
θc: OFF phase of switch 61b (ON phase of switch 64a)
θd: OFF phase of switch 64a (ON phase of switch 61b)
When the condition that the electrical angle θ is larger than each of the off phases θa to θd is satisfied, the gate drive signal generation unit 53 causes the pulse to fall, that is, turns off the corresponding switches 61a, 67, 61b, and 64a. The gate drive signals S61a, S67, S61b, and S64a are generated. In addition, the gate drive signal generation unit 53 generates the inverted signals as the gate drive signals S61a, S67, S61b, and S64a for each set of the switch 61a and the switch 67, the switch 61b, and the switch 64a. The switch 64b generates a gate drive signal that is always on in one electrical angle cycle.

このように本実施形態によれば、電源20,21を並列構成としているが、電気角1周期における出力電圧の変化は、各電源20,21の電圧差のみである。また、スイッチ61〜59のスイッチング回数の低減を図りつつ、2電源20,21の電力を配分して電源電力を制御することができる。   As described above, according to the present embodiment, the power supplies 20 and 21 are configured in parallel, but the change in the output voltage in one cycle of the electrical angle is only the voltage difference between the power supplies 20 and 21. Further, the power of the two power sources 20 and 21 can be distributed and the power source power can be controlled while reducing the number of times the switches 61 to 59 are switched.

なお、第2の実施形態では、電圧の大小を判別をしてスイッチ61〜69のオフ位相の割り当てを変更するステップが必要となるため、第1の実施形態よりも煩雑な処理が必要となるが、電源20,21の並列接続化を可能とする。   In the second embodiment, a step of determining the magnitude of the voltage and changing the off-phase assignment of the switches 61 to 69 is necessary, so that more complicated processing than that of the first embodiment is required. However, the power supplies 20 and 21 can be connected in parallel.

(第3の実施形態)
以下、本発明の第3の実施形態にかかる制御システムについて説明する。第3の実施形態にかかる制御システムが、第1の実施形態のそれと相違する点は、制御ユニット50のパルス指令生成部52による演算処理である。本実施形態にかかるパルス指令生成部52は、電力配分比rto_paを用いて各パルス幅p1,p2を生成するのではなく、各電源電圧Vdc_a,Vdc_bと、相電圧振幅指令V*とから、各パルス幅p1,p2を生成する。第1の実施形態と共通する構成については説明を省略することとし、以下、相違点を中心に説明を行う。
(Third embodiment)
Hereinafter, a control system according to a third embodiment of the present invention will be described. The control system according to the third embodiment is different from that of the first embodiment in the arithmetic processing by the pulse command generation unit 52 of the control unit 50. The pulse command generation unit 52 according to the present embodiment does not generate the pulse widths p1 and p2 using the power distribution ratio rto_pa, but from the power supply voltages Vdc_a and Vdc_b and the phase voltage amplitude command V *. Pulse widths p1 and p2 are generated. The description of the configuration common to the first embodiment will be omitted, and the following description will focus on the differences.

第1の実施形態で述べたように、各パルス幅p1,p2と、各電源電圧Vdc_a,Vdc_bから作られる出力電圧パルスの電気角基本波成分の振幅は、数式2で表される。数式2において、右辺第一項は、第1の電源20の電圧振幅(第1の配分電圧指令Va*)と第1のパルス幅p1とで表され、右辺第二項は、第2の電源21の電圧振幅(第2の配分電圧指令Vb*)と第2のパルス幅p2とで表される。本実施形態では、これらの関係と各配分電圧指令Va*,Vb*とを用いて各パルス幅p1,p2を演算する。   As described in the first embodiment, the amplitude of the fundamental electric wave component of the output voltage pulse generated from the pulse widths p1 and p2 and the power supply voltages Vdc_a and Vdc_b is expressed by Equation 2. In Equation 2, the first term on the right side is represented by the voltage amplitude (first distribution voltage command Va *) of the first power source 20 and the first pulse width p1, and the second term on the right side is the second power source. This is expressed by a voltage amplitude of 21 (second distributed voltage command Vb *) and a second pulse width p2. In the present embodiment, the pulse widths p1 and p2 are calculated using these relationships and the distribution voltage commands Va * and Vb *.

まず、パルス指令生成部52に入力される相電圧振幅指令V*は、出力電圧パルスの基本波成分の振幅V1として与える。   First, the phase voltage amplitude command V * input to the pulse command generation unit 52 is given as the amplitude V1 of the fundamental wave component of the output voltage pulse.

一方、出力電圧パルスに含まれる電気角2次高調波成分の振幅V2は、次式で表される。

Figure 0005707028
On the other hand, the amplitude V2 of the electrical angle second harmonic component included in the output voltage pulse is expressed by the following equation.
Figure 0005707028

ここで、第1の電源20のパルス幅p1にある値を選択した場合、相電圧振幅指令V*を、出力電圧パルスの基本波成分の振幅V1で実現するためには、第2の電源21のパルス幅p2が下式の関係を具備する。

Figure 0005707028
Here, when a value within the pulse width p1 of the first power supply 20 is selected, the second power supply 21 is used in order to realize the phase voltage amplitude command V * with the amplitude V1 of the fundamental wave component of the output voltage pulse. The pulse width p2 of the above has the following relationship.
Figure 0005707028

このようにして演算した各パルス幅p1,p2から、これに対応する電気角2次高調波成分の振幅V2を評価すると、その値が最小となるパルス幅p1,p2の組が存在する。そこで、相電圧振幅指令V*に対応するパルス幅p1,p2の組を、電気角2次高調波成分の振幅V2を最小とするように予め選択し、これをマップ化しておく。パルス指令生成部52は、相電圧振幅指令V*と入力して、マップを参照した上で、相電圧振幅指令V*に対応する各パルス幅p1,p2を特定する。   When the amplitude V2 of the electrical angle second harmonic component corresponding to the pulse widths p1 and p2 calculated in this way is evaluated, there is a set of pulse widths p1 and p2 having the minimum value. Therefore, a set of pulse widths p1 and p2 corresponding to the phase voltage amplitude command V * is selected in advance so as to minimize the amplitude V2 of the electrical angle second-order harmonic component, and is mapped. The pulse command generation unit 52 inputs the phase voltage amplitude command V *, refers to the map, and specifies each pulse width p1, p2 corresponding to the phase voltage amplitude command V *.

なお、各電源電圧Vdc_a,Vdc_bが変動する場合には、これらの値も入力として使用し、相電圧振幅指令V*、電源電圧Vdc_a,Vdc_bに対応する各パルス幅p1,p2の組を、電気角2次高調波成分の振幅V2を最小とするように予め選択し、これをマップ化しておけばよい。この場合、相電圧振幅指令V*および第1の電源電圧Vdc_aを、第2の電源電圧Vdc_bで規格化することにより(V*/Vdc_b,Vdc_a/Vdc_b)、三次元マップを用いずに、二次元マップから各パルス幅p1,p2を特定してもよい。特定された各パルス幅p1,p2は、ゲート駆動信号生成部53に出力される。   When the power supply voltages Vdc_a and Vdc_b fluctuate, these values are also used as inputs, and a set of the pulse widths p1 and p2 corresponding to the phase voltage amplitude command V * and the power supply voltages Vdc_a and Vdc_b It is only necessary to select in advance so as to minimize the amplitude V2 of the angular second-order harmonic component and map this. In this case, by normalizing the phase voltage amplitude command V * and the first power supply voltage Vdc_a with the second power supply voltage Vdc_b (V * / Vdc_b, Vdc_a / Vdc_b), the two-dimensional map is not used. The pulse widths p1 and p2 may be specified from the dimension map. The identified pulse widths p1 and p2 are output to the gate drive signal generator 53.

図10は、規定の相電圧振幅指令V*および各電源電圧Vdc_a,Vdc_bの場合におけるパルス幅p1に対するパルス幅p2と電気角2次高調波成分の振幅V2とを示す説明図である。同図に示すように、第1の電源20のパルス幅p1が「p1x」のとき、第2の電源21のパルス幅p2を「p2x」に設定すると、出力電圧パルスに含まれる2次高調波成分の振幅V2を0に抑制することができる。   FIG. 10 is an explanatory diagram showing the pulse width p2 with respect to the pulse width p1 and the amplitude V2 of the electrical second-order harmonic component in the case of the prescribed phase voltage amplitude command V * and the power supply voltages Vdc_a and Vdc_b. As shown in the figure, when the pulse width p1 of the first power supply 20 is “p1x”, the second harmonic included in the output voltage pulse is set when the pulse width p2 of the second power supply 21 is set to “p2x”. The component amplitude V2 can be suppressed to zero.

このように本実施形態において、制御ユニット50は、相電圧振幅指令V*を出力電圧パルスの基本波成分の振幅で実現するパルス幅p1,p2の組うち、出力電圧パルスに含まれる2次高調波成分の振幅が最もゼロに近い組を、各電源20,21に対応するパルス幅としてそれぞれ生成する。かかる構成によれば、出力電圧の歪みを小さくし、高調波電流の低減を図ることができる。これにより、負荷から外界へのノイズも低減できるだけでなく、高調波電流による損失も低減することができる。負荷がモータであれば、トルクリプルの発生を抑えることもでき、制御性能の向上を図ることができる。   As described above, in the present embodiment, the control unit 50 includes the second harmonic included in the output voltage pulse among the combinations of the pulse widths p1 and p2 that realize the phase voltage amplitude command V * with the amplitude of the fundamental wave component of the output voltage pulse. A pair whose wave component amplitude is closest to zero is generated as a pulse width corresponding to each of the power supplies 20 and 21. According to such a configuration, distortion of the output voltage can be reduced and the harmonic current can be reduced. Thereby, not only the noise from the load to the outside world can be reduced, but also the loss due to the harmonic current can be reduced. If the load is a motor, the generation of torque ripple can be suppressed, and the control performance can be improved.

(第4の実施形態)
以下、本発明の第4の実施形態にかかる制御システムについて説明する。第4の実施形態にかかる制御システムが、第3の実施形態のそれと相違する点は、電力変換器30からモータ10に出力される電流を検出し、これにより、高調波電流を検出することである。第3の実施形態と共通する構成については説明を省略することとし、以下、相違点を中心に説明を行う。
(Fourth embodiment)
Hereinafter, a control system according to a fourth embodiment of the present invention will be described. The control system according to the fourth embodiment is different from that of the third embodiment in that the current output from the power converter 30 to the motor 10 is detected, thereby detecting the harmonic current. is there. The description of the configuration common to the third embodiment will be omitted, and the following description will be focused on the differences.

図11は、第4の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図である。本実施形態にかかる制御ユニット50のパルス指令生成部52には、電流センサによって検出されたモータ10におけるU相の電流IuおよびW相の電流Iwが入力されている。また、図12に示すように、本実施形態のパルス指令生成部52は、2次高調波検出部52aと、PI制御部52bと、p2演算部52cとを有している。   FIG. 11 is an explanatory diagram schematically illustrating an overall configuration of a control system including the power conversion device according to the fourth embodiment. A U-phase current Iu and a W-phase current Iw detected by the current sensor are input to the pulse command generation unit 52 of the control unit 50 according to the present embodiment. As shown in FIG. 12, the pulse command generation unit 52 of the present embodiment includes a second harmonic detection unit 52a, a PI control unit 52b, and a p2 calculation unit 52c.

2次高調波検出部52aは、U相およびW相の電流Iu,Iwに基づいて、2次高調波電流を検出し、そして、この2次高調波電流の振幅を出力する(高調波検出手段)。特定次数の高調波電流を検出する手法としては、例えば、高調波に同期した回転座標に座標変換を行い、座標変換後の電流値をローパスフィルタに入力するといった手法が挙げられる。かかる高調波電流の検出手法の詳細については、特許第3809783号公報に開示されているので、必要ならば参照されたい。また、この手法以外にも、バンドパスフィルタを用いて、2次高調波電流を検出してもよい。   The second harmonic detection unit 52a detects the second harmonic current based on the U-phase and W-phase currents Iu and Iw, and outputs the amplitude of the second harmonic current (harmonic detection means). ). As a method of detecting a harmonic current of a specific order, for example, a method of performing coordinate conversion on rotating coordinates synchronized with the harmonic and inputting the current value after coordinate conversion to a low-pass filter can be mentioned. The details of such a harmonic current detection method are disclosed in Japanese Patent No. 3809978, so refer to them if necessary. In addition to this method, the second harmonic current may be detected using a band pass filter.

PI制御部52bは、検出された2次高調波電流の振幅をPI制御によって、指令値0に追従させるように、第1の電源20に対応するパルス幅p1を設定する。PI制御部52bは、この設定したパルス幅p1をp2演算部52cに出力する。p2演算部52cは、PI制御部52bからのパルス幅p1に基づいて、第3の実施形態に示す数式11を用いて、パルス幅p2を演算する。演算された各パルス幅p1,p2は、ゲート駆動信号生成部53に対してそれぞれ出力される。   The PI control unit 52b sets the pulse width p1 corresponding to the first power supply 20 so that the amplitude of the detected second harmonic current follows the command value 0 by PI control. The PI control unit 52b outputs the set pulse width p1 to the p2 calculation unit 52c. The p2 calculation unit 52c calculates the pulse width p2 using Formula 11 shown in the third embodiment based on the pulse width p1 from the PI control unit 52b. The calculated pulse widths p1 and p2 are output to the gate drive signal generator 53, respectively.

このように本実施形態において、制御ユニット50は、出力電圧指令の基本波成分の振幅と、高調波電流の振幅とに基づいて、各電源20,21に対応するパルス幅をそれぞれ演算する。かかる構成によれば、出力電圧指令の基本波成分の振幅を出力しつつ、高調波電流値を操作することが可能になる。これにより、電力変換器30の負荷の効率を向上させることができ、また、負荷がモータ10であれば、高調波電流を制御することによって、トルクリプルの低減を図ることができる。   Thus, in the present embodiment, the control unit 50 calculates the pulse width corresponding to each of the power supplies 20 and 21 based on the amplitude of the fundamental wave component of the output voltage command and the amplitude of the harmonic current. According to this configuration, it is possible to manipulate the harmonic current value while outputting the amplitude of the fundamental wave component of the output voltage command. Thereby, the efficiency of the load of the power converter 30 can be improved, and if the load is the motor 10, the torque ripple can be reduced by controlling the harmonic current.

また、本実施形態によれば、第3の実施形態とは異なり、パルス幅p1,p2を演算したデータを持つ必要はなく、制御ユニット50のメモリの小型化を図ることができる。   Further, according to the present embodiment, unlike the third embodiment, it is not necessary to have data obtained by calculating the pulse widths p1 and p2, and the memory of the control unit 50 can be reduced in size.

なお、出力電流の高調波電流は、出力電圧パルス幅に含まれる基本波電圧成分と高調波電圧成分を演算することによって推定することも可能である。   Note that the harmonic current of the output current can be estimated by calculating the fundamental voltage component and the harmonic voltage component included in the output voltage pulse width.

(第5の実施形態)
以下、本発明の第5の実施形態にかかる制御システムについて説明する。第5の実施形態にかかる制御システムが、第1の実施形態のそれと相違する点は、スイッチ31〜39の温度を検出して、これにより、各パルス幅p1,p2を演算することである。第1の実施形態と共通する構成については説明を省略することとし、以下、相違点を中心に説明を行う。
(Fifth embodiment)
Hereinafter, a control system according to a fifth embodiment of the present invention will be described. The control system according to the fifth embodiment is different from that of the first embodiment in that the temperature of the switches 31 to 39 is detected and thereby the respective pulse widths p1 and p2 are calculated. The description of the configuration common to the first embodiment will be omitted, and the following description will focus on the differences.

図13は、第5の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図である。本実施形態にかかる制御ユニット50のパルス指令生成部52には、温度検出手段である温度センサによって検出される各スイッチ31〜39の温度に関する情報が温度情報Tswとして入力されている。以下、パルス指令生成部52の演算処理について、U相に着目して説明を行うが、他の相についても同様である。   FIG. 13 is an explanatory diagram schematically illustrating an overall configuration of a control system including the power conversion device according to the fifth embodiment. In the pulse command generation unit 52 of the control unit 50 according to the present embodiment, information regarding the temperature of each of the switches 31 to 39 detected by the temperature sensor that is the temperature detection unit is input as temperature information Tsw. Hereinafter, the calculation processing of the pulse command generation unit 52 will be described by focusing on the U phase, but the same applies to the other phases.

図14は、スイッチ温度Tsw_ab,Tsw_cdと配分補正係数rto_thとの説明図である。まず、パルス指令生成部52は、温度情報Tswに基づいて、第1の電源20の正極から出力端子への導通を制御するスイッチ31aの温度、および、出力端子から第1の電源20の負極への導通を制御するスイッチ37の温度のうち、高い方の温度を第1の電源用温度Tsw_abとして設定する。また、パルス指令生成部52は、温度情報Tswに基づいて、出力端子から第1の電源20側への導通を制御するスイッチ31bの温度、および、第2の電源21の正極から出力端子への導通を制御するスイッチ34の温度のうち、高い方の温度を第2の電源用温度Tsw_cdとして設定する。   FIG. 14 is an explanatory diagram of the switch temperatures Tsw_ab and Tsw_cd and the distribution correction coefficient rto_th. First, the pulse command generation unit 52, based on the temperature information Tsw, the temperature of the switch 31a that controls conduction from the positive electrode of the first power supply 20 to the output terminal, and from the output terminal to the negative electrode of the first power supply 20. The higher one of the temperatures of the switch 37 that controls the conduction of the power is set as the first power supply temperature Tsw_ab. Further, the pulse command generation unit 52 determines the temperature of the switch 31b that controls conduction from the output terminal to the first power supply 20 side based on the temperature information Tsw, and the positive electrode of the second power supply 21 to the output terminal. The higher one of the temperatures of the switch 34 that controls conduction is set as the second power supply temperature Tsw_cd.

パルス指令生成部52は、図14に示すように、各電源用温度Tsw_ab,Tsw_cdのうちいずれか一方が予め設定した判定温度Tsw_thを超過する場合には、その超過度合いに応じて、配分補正係数rto_thが1から0へと近づくように配分補正係数rto_thを設定する。得られた配分補正係数rto_thは、電力配分比rto_paを用いて配分した第1または第2の配分電圧指令Va*,Vb*と乗算される。   As shown in FIG. 14, when one of the power supply temperatures Tsw_ab and Tsw_cd exceeds a preset determination temperature Tsw_th, the pulse command generator 52 distributes a distribution correction coefficient according to the degree of excess. The distribution correction coefficient rto_th is set so that rto_th approaches 1 to 0. The obtained distribution correction coefficient rto_th is multiplied by the first or second distribution voltage command Va *, Vb * distributed using the power distribution ratio rto_pa.

本実施形態では、第1の電源用温度Tsw_abが判定温度(動作限界を基準に設定される温度)Tsw_thを超過したとする。この場合、パルス指令生成部52は、第1の配分電圧指令Va*に配分補正係数rto_thを乗算し、この乗算値により、第1の配分電圧指令Va*を更新する。   In the present embodiment, it is assumed that the first power supply temperature Tsw_ab exceeds the determination temperature (temperature set based on the operation limit) Tsw_th. In this case, the pulse command generation unit 52 multiplies the first distribution voltage command Va * by the distribution correction coefficient rto_th, and updates the first distribution voltage command Va * with this multiplication value.

一方、パルス指令生成部52は、第1の配分電圧指令Va*と、配分補正係数rto_thとに基づいて、下式に示すような差分ΔVa*を演算する。

Figure 0005707028
On the other hand, the pulse command generator 52 calculates a difference ΔVa * as shown in the following equation based on the first distribution voltage command Va * and the distribution correction coefficient rto_th.
Figure 0005707028

パルス指令生成部52は、差分ΔVa*を第2の配分電圧指令Vb*に加算し、この加算値により、第2の配分電圧指令Vb*を更新する。   The pulse command generator 52 adds the difference ΔVa * to the second distribution voltage command Vb *, and updates the second distribution voltage command Vb * with this added value.

このように、パルス指令生成部52は、演算された第1および第2の配分電圧指令Va*,Vb*を用いて、各パルス幅p1,p2を演算する。   As described above, the pulse command generation unit 52 calculates the pulse widths p1 and p2 using the calculated first and second distribution voltage commands Va * and Vb *.

なお、電源aに配分補正係数を乗じる場合についてのみ示したが、電源bに補正する場合についても、同様な観点から第1および第2の配分電圧指令Va*,Vb*を演算(更新)する。   Although only the case where the power supply a is multiplied by the distribution correction coefficient is shown, the first and second distribution voltage commands Va * and Vb * are calculated (updated) from the same viewpoint also when the power supply b is corrected. .

このように本実施形態において、制御ユニット50は、スイッチ31〜39のそれぞれの温度と、各電源20,21の電圧Vdc_a,Vdc_bと、出力電圧指令とに基づいて、各電源20,21に対応するパルス幅p1,p2をそれぞれ演算する。かかる構成によれば、
、いずれかのスイッチ31〜39の温度が上昇し、動作限界を超過するようなおそれがある場合には、配分補正を行うことで、そのスイッチ31〜39のオン時間、すなわち、パルス幅を短くする。また、出力電圧指令を実現するために、他の電源20,21からのパルス幅、すなわち、スイッチ31〜39のオン時間を増加させる。これによって、特定のスイッチ31〜39の温度上昇を未然に抑制することできるので、電力変換器30の安定した動作を提供することができる。
Thus, in this embodiment, the control unit 50 corresponds to each power source 20, 21 based on the temperature of each of the switches 31-39, the voltages Vdc_a, Vdc_b of the power sources 20, 21, and the output voltage command. The pulse widths p1 and p2 to be calculated are calculated. According to such a configuration,
When there is a possibility that the temperature of any of the switches 31 to 39 rises and exceeds the operation limit, the on-time of the switches 31 to 39, that is, the pulse width is shortened by performing distribution correction. To do. Further, in order to realize the output voltage command, the pulse width from the other power sources 20 and 21, that is, the ON time of the switches 31 to 39 is increased. Thereby, since the temperature rise of the specific switches 31 to 39 can be suppressed in advance, the stable operation of the power converter 30 can be provided.

(第6の実施形態)
以下、本発明の第6の実施形態にかかる制御システムについて説明する。第6の実施形態にかかる制御システムが、第1の実施形態のそれと相違する点は、スイッチング損失の低減の観点から、各パルス幅p1,p2を演算することである。第1の実施形態と共通する構成については説明を省略することとし、以下、相違点を中心に説明を行う。
(Sixth embodiment)
Hereinafter, a control system according to a sixth embodiment of the present invention will be described. The control system according to the sixth embodiment is different from that of the first embodiment in that each pulse width p1, p2 is calculated from the viewpoint of reducing the switching loss. The description of the configuration common to the first embodiment will be omitted, and the following description will focus on the differences.

図15は、第5の実施形態にかかる電力変換装置を含む制御システムの全体構成を模式的に示す説明図である。以下、パルス指令生成部52の演算処理について、U相に着目して説明を行うが、他の相についても同様である。   FIG. 15 is an explanatory diagram schematically illustrating an overall configuration of a control system including the power conversion device according to the fifth embodiment. Hereinafter, the calculation processing of the pulse command generation unit 52 will be described by focusing on the U phase, but the same applies to the other phases.

図16は、同一の相電圧振幅指令V*に対して電力配分比rto_paを変えたときの出力電圧パルスとU相の出力電流との波形を示す説明図である。同図では、第1の電源電圧Vdc_aを「1」とした場合に、第2の電源電圧Vdc_bは、「5」となる関係を有している。   FIG. 16 is an explanatory diagram showing waveforms of the output voltage pulse and the U-phase output current when the power distribution ratio rto_pa is changed with respect to the same phase voltage amplitude command V *. In the drawing, when the first power supply voltage Vdc_a is “1”, the second power supply voltage Vdc_b has a relationship of “5”.

スイッチング損失Wswは、電圧と電流との積算値に比例することから、スイッチング時の電圧変化とそのときのU相の出力電流とから、スイッチング損失を求めることができる。 図16(a)に示すスイッチング損失Wsw_aは、次式で表される。

Figure 0005707028
Since the switching loss Wsw is proportional to the integrated value of the voltage and current, the switching loss can be obtained from the voltage change during switching and the U-phase output current at that time. The switching loss Wsw_a shown in FIG. 16A is expressed by the following equation.
Figure 0005707028

ここで、Aは、スイッチング損失を求めるための定数である。I0を「0」、I1を「1」とした場合、スイッチング損失Wsw_aは、「5×A」となる。   Here, A is a constant for obtaining the switching loss. When I0 is “0” and I1 is “1”, the switching loss Wsw_a is “5 × A”.

同図(b)は、同図(a)と出力電圧パルスの基本波成分が等しい出力波形であるが、スイッチング損失Wsw_bは、同図(a)に示すケートと相違する。ここで、I0は「2」、I1は「0.5」であり、スイッチング損失Wsw_bは、「4.5×A」となる。このように、出力電圧パルスの基本波成分が等しい出力波形であっても、スイッチング損失の大きさは異なっていることがわかる。   FIG. 6B shows an output waveform in which the fundamental component of the output voltage pulse is the same as that in FIG. 6A, but the switching loss Wsw_b is different from the karate shown in FIG. Here, I0 is “2”, I1 is “0.5”, and the switching loss Wsw_b is “4.5 × A”. Thus, it can be seen that the magnitudes of the switching losses are different even when the output voltage pulse has the same fundamental wave component.

そこで、本実施形態では、各スイッチ31〜39のスイッチング損失を上述の演算を行うことで見積もり、各スイッチ31〜39の損失を推定する。そして、損失の推定値を最小とするように、各パルス幅p1,p2と、出力電流および出力電圧との関係を予め演算し、これをデータベースとしてパルス指令生成部52が保持する。トルク制御部51は、トルク指令値Te*と、回転数ω(出力周波数)から相電圧振幅指令V*と相電圧位相指令δ*とのほかに、出力電流の推定値Iをパルス指令生成部52に出力する。これにより、パルス指令生成部52は、データベースを参照した上で、出力電流の推定値Iと、相電圧振幅指令V*とに基づいて、各パルス幅p1,p2を演算する。   Therefore, in the present embodiment, the switching loss of each switch 31 to 39 is estimated by performing the above-described calculation, and the loss of each switch 31 to 39 is estimated. Then, the relationship between each pulse width p1, p2 and the output current and output voltage is calculated in advance so as to minimize the estimated value of loss, and this is stored in the pulse command generation unit 52 as a database. In addition to the torque command value Te * and the rotational speed ω (output frequency), the torque control unit 51 outputs an estimated output current value I in addition to the phase voltage amplitude command V * and the phase voltage phase command δ *. To 52. Thereby, the pulse command generation unit 52 calculates the pulse widths p1 and p2 based on the estimated value I of the output current and the phase voltage amplitude command V * after referring to the database.

このように本実施形態において、制御ユニット50は、スイッチ31〜39のそれぞれの損失と、各電源20,21の電圧Vdc_a,Vdc_bと、出力電圧指令とに基づいて、各電源20,21に対応するパルス幅p1,p2をそれぞれ生成する。かかる構成によれば、特定のスイッチ31〜39での損失の集中、すなわち発熱の増加、温度上昇を未然に抑制することができる。また、電力変換器30の損失を最小としつつ、モータ10を駆動する出力電圧を実現することができ、電力変換器30の効率の向上を図るころができる。   Thus, in this embodiment, the control unit 50 corresponds to each power source 20, 21 based on the loss of each of the switches 31-39, the voltages Vdc_a, Vdc_b of the power sources 20, 21, and the output voltage command. The pulse widths p1 and p2 to be generated are respectively generated. According to such a configuration, concentration of loss in specific switches 31 to 39, that is, increase in heat generation and temperature rise can be suppressed in advance. In addition, the output voltage for driving the motor 10 can be realized while minimizing the loss of the power converter 30, and the efficiency of the power converter 30 can be improved.

また、各スイッチ31〜39の損失は、出力電流Iと出力電圧パルスの電圧変化とに基づいて行われる。かかる構成によれば、スイッチ31〜39のスイッチングにともなう過渡損失を見積もることができる。そして、出力電圧指令を実現するいくつものパルス幅p1,p2の中から、パルス幅p1,p2を操作することによって、スイッチング損失を小さくするパルス幅p1,p2で駆動することができる。これによって、高効率な電力変換を実現することができる。   Moreover, the loss of each switch 31-39 is performed based on the output current I and the voltage change of an output voltage pulse. According to this configuration, it is possible to estimate the transient loss due to the switching of the switches 31 to 39. Then, by operating the pulse widths p1 and p2 from among the pulse widths p1 and p2 that realize the output voltage command, it is possible to drive with the pulse widths p1 and p2 that reduce the switching loss. Thereby, highly efficient power conversion can be realized.

なお、本実施形態では、制御ユニット50のパルス指令生成部52が、スイッチ31〜39のそれぞれの損失を推定する損失推定手段としての機能を担い、また、制御ユニット50のトルク制御部51が、出力電流を検出する電流検出手段としての機能を担っている。   In the present embodiment, the pulse command generation unit 52 of the control unit 50 functions as loss estimation means for estimating the losses of the switches 31 to 39, and the torque control unit 51 of the control unit 50 It functions as current detection means for detecting the output current.

以上、本発明の実施形態を説明したが、本発明は、上述した各実施形態に限定されるものではなく、本発明の範囲内において適宜の変更は可能である。たとえば、上述した各実施形態に示すパルス幅p1,p2の決定手法をそれぞれ用意しておき、その決定手法を切り替え可能としてもよい。   As mentioned above, although embodiment of this invention was described, this invention is not limited to each embodiment mentioned above, A suitable change is possible within the scope of the present invention. For example, the determination methods of the pulse widths p1 and p2 shown in the above-described embodiments may be prepared, and the determination methods may be switched.

10…モータ
20…第1の電源
21…第2の電源
30…電力変換器
31〜33…双方向スイッチ
34〜39…単方向スイッチ
50…制御ユニット
51…トルク制御部
52…パルス指令生成部
53…ゲート駆動信号生成部
DESCRIPTION OF SYMBOLS 10 ... Motor 20 ... 1st power supply 21 ... 2nd power supply 30 ... Power converter 31-33 ... Bidirectional switch 34-39 ... Unidirectional switch 50 ... Control unit 51 ... Torque control part 52 ... Pulse command generation part 53 ... Gate drive signal generator

Claims (10)

直列接続された2個の電源またはそれぞれの負極が共通に接続された2個の電源に接続され、前記2個の電源から生成合成された出力電圧パルスにより負荷であるモータの駆動電圧を生成する電力変換装置であって、
前記電源の正極と前記モータとの間を接続するスイッチ手段を各前記電源に対応して備えるとともに、前記2個の電源の最も電位の低い負極または前記共通に接続された負極と前記モータとを接続する負極側スイッチ手段を備え、前記負極側スイッチ手段および前記スイッチ手段のそれぞれの導通状態に応じて、前記電源のそれぞれの出力電圧から出力電圧パルスを生成する電力変換手段と、
前記負極側スイッチ手段および前記スイッチ手段のそれぞれの導通状態を制御する制御手段とを有し、
前記スイッチ手段は、低電位側の電源に対応する第1スイッチ手段と、高電位側の電源に対応する第2スイッチ手段とを含み、
前記制御手段は、前記モータの電気角1周期における各スイッチ手段に対する制御として、前記第1スイッチ手段を1回だけ導通させるとともに、前記第1スイッチ手段を1回だけ導通させた後、前記第1スイッチ手段の導通期間中に前記第2スイッチ手段を1回だけ導通させたのち非導通とすることにより、前記電気角1周期に対応する各相毎の唯1つの出力電圧パルスを生成することを特徴とする電力変換装置。
Connected in series two power or each anode was connected to the two power source commonly connected to generate a driving voltage of the motor which is the load by the output voltage pulses generated synthesized from the two power A power converter,
Switch means for connecting between the positive electrode of the power source and the motor is provided corresponding to each power source, and the negative electrode having the lowest potential of the two power sources or the commonly connected negative electrode and the motor Power conversion means for generating an output voltage pulse from each output voltage of the power source, according to the conduction state of each of the negative electrode side switch means and the switch means, comprising a negative electrode side switch means to be connected,
Control means for controlling the conduction state of each of the negative electrode side switch means and the switch means,
The switch means includes first switch means corresponding to a low-potential side power supply, and second switch means corresponding to a high-potential side power supply,
As the control for each switch means in one cycle of the electrical angle of the motor, the control means conducts the first switch means only once , and after conducting the first switch means once, the first switch means Only one output voltage pulse for each phase corresponding to one cycle of the electrical angle is generated by conducting the second switch means once during the conduction period of the switch means and then turning it off. A power conversion device.
前記制御手段は、出力電圧指令と、各電源の電圧とに基づいて、前記出力電圧パルスを構成する各電源の出力電圧のパルス幅と、前記出力電圧パルスの位相を操作するためのパルス位相とをそれぞれ演算し、当該演算結果に基づいて、前記出力電圧パルスを生成することを特徴とする請求項1に記載された電力変換装置。   The control means, based on the output voltage command and the voltage of each power supply, a pulse width for manipulating the pulse width of the output voltage of each power supply constituting the output voltage pulse, and the phase of the output voltage pulse, The power conversion device according to claim 1, wherein the output voltage pulse is generated based on the calculation result. 前記制御手段は、さらに各電源からの電力の配分比を規定する電力配分比に基づいて、各電源に対応するパルス幅をそれぞれ演算することを特徴とする請求項2に記載された電力変換装置。 3. The power conversion device according to claim 2, wherein the control unit further calculates a pulse width corresponding to each power source based on a power distribution ratio that defines a distribution ratio of power from each power source. 4. . 前記制御手段は、前記出力電圧指令の振幅と、前記電力配分比とに基づいて、電源毎に、前記電力配分比に応じた当該電源に対する出力電圧指令の振幅を配分電圧指令として演算するとともに、各電源の電圧と、各電源の配分電圧指令とに基づいて、各電源に対応するパルス幅をそれぞれ演算することを特徴とする請求項に記載された電力変換装置。 The control means, for each power supply, based on the amplitude of the output voltage command and the power distribution ratio, calculates the output voltage command amplitude for the power supply according to the power distribution ratio as a distribution voltage command, The power converter according to claim 3 , wherein a pulse width corresponding to each power source is calculated based on a voltage of each power source and a distributed voltage command of each power source. 前記制御手段は、各電源に対応するパルス幅に応じて生成される前記出力電圧パルスの位相を、前記出力電圧パルスの電気角基本波成分の電圧位相と、前記出力電圧指令の電気角基本波成分の電圧位相とが対応するように、前記演算されたパルス位相に基づいて操作することを特徴とする請求項3または4に記載された電力変換装置。 The control means includes a phase of the output voltage pulse generated according to a pulse width corresponding to each power supply, a voltage phase of an electrical angle fundamental wave component of the output voltage pulse, and an electrical angle fundamental wave of the output voltage command. 5. The power conversion device according to claim 3 , wherein the power conversion device is operated based on the calculated pulse phase so that the voltage phase of the component corresponds. 6. 前記制御手段は、
第1の電源の電圧と、第2の電源の電圧と、出力電圧指令の振幅を出力電圧パルスの基本波成分で実現するための各電源に対応するパルス幅との関係に基づいて、出力電圧指令に対応する出力電圧パルスに含まれる2次高調波成分が最も小さい各電源のパルス幅の組を予め計算した結果を記憶した記憶手段を備え、
前記出力電圧指令の振幅を前記出力電圧パルスの基本波成分の振幅で実現する各電源に対応するパルス幅の組うち、前記出力電圧パルスに含まれる2次高調波成分の振幅が最もゼロに近いパルス幅の組を、前記記憶手段から読み出すことにより、各電源に対応するパルス幅としてそれぞれ生成することを特徴とする請求項2に記載された電力変換装置。
The control means includes
Based on the relationship between the voltage of the first power supply, the voltage of the second power supply, and the pulse width corresponding to each power supply for realizing the amplitude of the output voltage command with the fundamental wave component of the output voltage pulse, Storage means for storing a result of calculating in advance a set of pulse widths of each power source having the smallest second harmonic component contained in the output voltage pulse corresponding to the command;
Of the set of pulse widths corresponding to each power source that realizes the amplitude of the output voltage command with the amplitude of the fundamental wave component of the output voltage pulse, the amplitude of the second harmonic component contained in the output voltage pulse is the smallest. 3. The power conversion device according to claim 2 , wherein a set of near pulse widths is generated as a pulse width corresponding to each power source by reading from the storage means.
前記電力変換手段からの出力電流の高調波電流を検出する高調波検出手段をさらに有し、
前記制御手段は、前記出力電圧指令の基本波成分の振幅と、前記高調波電流の振幅とに基づいて、前記高調波電流が最も小さくなるように各電源に対応するパルス幅をそれぞれ演算することを特徴とする請求項2に記載された電力変換装置。
Further comprising harmonic detection means for detecting a harmonic current of the output current from the power conversion means,
The control means calculates a pulse width corresponding to each power source so that the harmonic current is minimized based on the amplitude of the fundamental component of the output voltage command and the amplitude of the harmonic current. The power conversion device according to claim 2 characterized by things.
前記スイッチ手段のそれぞれの温度を検出する温度検出手段をさらに有し、
前記制御手段は、前記スイッチ手段のそれぞれの温度と、各電源の電圧と、前記出力電圧指令とに基づいて、第1スイッチ手段と第2スイッチ手段のうち前記検出した温度が判定温度を超過する度合いが大きい方のスイッチ手段を介する電力配分比が小さくなるように前記電力配分比を変更して、各電源に対応するパルス幅をそれぞれ演算することを特徴とする請求項2に記載された電力変換装置。
Temperature detecting means for detecting the temperature of each of the switch means;
The control means is configured such that the detected temperature of the first switch means and the second switch means exceeds the determination temperature based on the temperature of each of the switch means, the voltage of each power source, and the output voltage command. The power distribution ratio according to claim 2, wherein the power distribution ratio is changed so that the power distribution ratio through the switch means having the larger degree becomes smaller, and the pulse width corresponding to each power source is calculated. Conversion device.
前記スイッチ手段のそれぞれの損失を推定する損失推定手段をさらに有し、
前記制御手段は、前記スイッチ手段のそれぞれの損失と、各電源の電圧と、前記出力電圧指令とに基づいて、第1スイッチ手段と第2スイッチ手段の損失の合計が最小となるように各電源からの電力配分比を変えて各電源に対応するパルス幅をそれぞれ生成することを特徴とする請求項2に記載された電力変換装置。
Loss estimation means for estimating the respective losses of the switch means;
Based on the respective losses of the switch means, the voltages of the respective power supplies, and the output voltage command, the control means is configured so that the total loss of the first switch means and the second switch means is minimized. The power conversion apparatus according to claim 2, wherein a pulse width corresponding to each power source is generated by changing a power distribution ratio from the power supply.
前記電力変換手段からの出力電流を検出する電流検出手段をさらに有し、
前記損失推定手段は、前記出力電流と前記出力電圧パルスの電圧変化との積に基づいて、前記スイッチ手段のそれぞれの損失の推定を行うことを特徴とする請求項に記載された電力変換装置。
Current detection means for detecting an output current from the power conversion means;
The power converter according to claim 9 , wherein the loss estimation unit estimates each loss of the switch unit based on a product of the output current and a voltage change of the output voltage pulse. .
JP2009052571A 2009-03-05 2009-03-05 Power converter Active JP5707028B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009052571A JP5707028B2 (en) 2009-03-05 2009-03-05 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009052571A JP5707028B2 (en) 2009-03-05 2009-03-05 Power converter

Publications (2)

Publication Number Publication Date
JP2010207041A JP2010207041A (en) 2010-09-16
JP5707028B2 true JP5707028B2 (en) 2015-04-22

Family

ID=42967955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009052571A Active JP5707028B2 (en) 2009-03-05 2009-03-05 Power converter

Country Status (1)

Country Link
JP (1) JP5707028B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016059708A1 (en) * 2014-10-16 2016-04-21 日産自動車株式会社 Power supply system and control method for power supply system
JP6433392B2 (en) * 2015-08-27 2018-12-05 株式会社日立製作所 Power converter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996876A (en) * 1982-11-25 1984-06-04 Daihen Corp Inverter device
JP4572610B2 (en) * 2004-07-14 2010-11-04 日産自動車株式会社 Control device for motor drive system
JP4426433B2 (en) * 2004-12-17 2010-03-03 株式会社エクォス・リサーチ Motor control device
JP5017911B2 (en) * 2006-04-07 2012-09-05 日産自動車株式会社 Power converter
JP2009038891A (en) * 2007-08-01 2009-02-19 Nissan Motor Co Ltd Power conversion apparatus and its control method

Also Published As

Publication number Publication date
JP2010207041A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
US8278865B2 (en) Control device
JP4582168B2 (en) Rotating machine control device and rotating machine control system
JP5831444B2 (en) Rotating machine control device
JP4329855B2 (en) AC motor control device and AC motor control method
JP6503277B2 (en) Controller and AC motor drive
JP2011120322A (en) Control unit of motor drive unit
JP5549751B1 (en) Inverter device, control method for inverter device, and motor drive system
JP6657418B2 (en) Optimal torque ripple reduction by current shaping
JP2007252143A (en) Power converter
JPWO2017064756A1 (en) AC rotating machine control device and electric power steering device including the same
WO2010110013A1 (en) Device and method for power-saving driving of device having same load pattern
JP2015109777A (en) Motor control device
JP6119585B2 (en) Electric motor drive
JP2017055552A (en) Motor controller
JP5707028B2 (en) Power converter
JP6024245B2 (en) Inverter control device
JP5402094B2 (en) Power converter
JP5577714B2 (en) AC motor control device
WO2016189671A1 (en) Motor control device and method for stopping same
JP6354806B2 (en) Synchronous motor controller
JP2009213287A (en) Rotary electric machine controller
JP5402093B2 (en) Power converter
JP2010226921A (en) Control device for electric motor
JP2007068296A (en) Power conversion apparatus
Li et al. Analysis and design of IPMSM drive system based on visualization technique in discrete time domain

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140108

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150302

R150 Certificate of patent or registration of utility model

Ref document number: 5707028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150