JP5701149B2 - High frequency oscillation source - Google Patents
High frequency oscillation source Download PDFInfo
- Publication number
- JP5701149B2 JP5701149B2 JP2011116027A JP2011116027A JP5701149B2 JP 5701149 B2 JP5701149 B2 JP 5701149B2 JP 2011116027 A JP2011116027 A JP 2011116027A JP 2011116027 A JP2011116027 A JP 2011116027A JP 5701149 B2 JP5701149 B2 JP 5701149B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- injection
- frequency
- reference oscillator
- phase noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
この発明は、位相雑音が低い電波を出力する高周波発振源に関するものである。 The present invention relates to a high-frequency oscillation source that outputs radio waves with low phase noise.
通常、フリーラン状態の高周波数帯の発振器は、安定度が低く、位相雑音が高い。
安定度を高めて、位相雑音を低減することが可能な高周波発振源として、位相同期発振器がある。
以下に、位相同期発振器の動作を簡単に説明する。
Usually, a high-frequency oscillator in a free-run state has low stability and high phase noise.
There is a phase-locked oscillator as a high-frequency oscillation source that can increase the stability and reduce the phase noise.
The operation of the phase locked oscillator will be briefly described below.
位相同期発振器を構成する電圧制御発振器(以下、「VCO」と称する)の出力波が、緩衝増幅器を介して負荷に供給される一方、その出力波の一部が分周器に入力され、その分周器で1/Nの低周波数に変換される。
その分周器の出力波は、位相比較器によって、安定度の高い水晶発振器の出力波と比較され、それらの出力波の位相差に応じた直流近傍の電圧がループフィルタ(ローパスフィルタ)に入力される。
そのループフィルタにより平滑化された直流電圧は、上記VCOの制御端子に入力され、そのVCOの発振周波数が水晶発振器の発振周波数のN倍に等しい周波数となるように制御される。
これにより、VCOの発振周波数の安定度は水晶発振器の安定度と等しくなる。
また、ループフィルタで決定される帯域により、VCOの低離調周波数の位相雑音が、水晶発振器、位相比較器及び分周器の位相雑音で決定され、高離調周波数の位相雑音が、フリーラン時のVCOの位相雑音となる(例えば、非特許文献1を参照)。
While an output wave of a voltage controlled oscillator (hereinafter referred to as “VCO”) constituting a phase-locked oscillator is supplied to a load via a buffer amplifier, a part of the output wave is input to a frequency divider, The frequency is converted to a low frequency of 1 / N by a frequency divider.
The output wave of the frequency divider is compared with the output wave of the crystal oscillator with high stability by the phase comparator, and the voltage near the DC according to the phase difference of these output waves is input to the loop filter (low-pass filter). Is done.
The DC voltage smoothed by the loop filter is input to the control terminal of the VCO and controlled so that the oscillation frequency of the VCO is equal to N times the oscillation frequency of the crystal oscillator.
Thereby, the stability of the oscillation frequency of the VCO becomes equal to the stability of the crystal oscillator.
Also, depending on the band determined by the loop filter, the phase noise of the low detuning frequency of the VCO is determined by the phase noise of the crystal oscillator, phase comparator and frequency divider, and the phase noise of the high detuning frequency is free running. It becomes the phase noise of the VCO at the time (for example, refer nonpatent literature 1).
他の高周波発振源としては、注入同期発振器を用いている発振源がある。
この発振器の動作を簡単に説明する。
安定度が高い低周波数帯の周波数シンセサイザを基準源とし、基準源の2倍の周波数で発振するVCOを注入同期発振器として、その周波数シンセサイザの出力波をVCOに注入する。
周波数シンセサイザの出力波をVCOに注入することで、そのVCOの出力波が、注入された周波数シンセサイザの出力波と同期するため、周波数安定度が周波数シンセサイザの安定度と等しくなる。
このとき、VCOの位相雑音は周波数シンセサイザの位相雑音と同等になる(例えば、非特許文献2を参照)。
As another high-frequency oscillation source, there is an oscillation source using an injection locked oscillator.
The operation of this oscillator will be briefly described.
A frequency synthesizer in a low frequency band with high stability is used as a reference source, and a VCO oscillating at twice the frequency of the reference source is used as an injection-locked oscillator, and an output wave of the frequency synthesizer is injected into the VCO.
By injecting the output wave of the frequency synthesizer into the VCO, the output wave of the VCO is synchronized with the output wave of the injected frequency synthesizer, so that the frequency stability becomes equal to the stability of the frequency synthesizer.
At this time, the phase noise of the VCO is equivalent to the phase noise of the frequency synthesizer (see, for example, Non-Patent Document 2).
従来の高周波発振源は以上のように構成されているので、位相同期を用いる場合、低離調周波数の位相雑音が、水晶発振器、位相比較器及び分周器の位相雑音で決定される。このため、その位相比較器と分周器の位相雑音によって、位相雑音が劣化してしまう課題があった。
また、注入同期を用いる場合、注入電力がないときの注入同期発振器の発振周波数が基準発振器の出力周波数のN倍(N=1,2,3・・・)と異なるため、注入同期を確立するには高い注入電力が必要であり、注入同期発振器の位相雑音が全離調周波数帯域に渡って、基準発振器と同じとなる。このため、基準発振器として水晶発振器を用いると高離調周波数の位相雑音が高くなり、基準発振器として周波数シンセサイザを用いると、周波数シンセサイザ自体が位相同期を用いているために、低離調周波数の位相雑音が位相比較器及び分周器によって高くなり、位相雑音が劣化してしまう課題があった。
Since the conventional high-frequency oscillation source is configured as described above, when phase synchronization is used, the phase noise of the low detuning frequency is determined by the phase noise of the crystal oscillator, the phase comparator, and the frequency divider. Therefore, there is a problem that the phase noise is deteriorated by the phase noise of the phase comparator and the frequency divider.
When injection locking is used, the injection locking is established because the oscillation frequency of the injection locking oscillator when there is no injection power is different from N times the output frequency of the reference oscillator (N = 1, 2, 3,...). Requires a high injection power, and the phase noise of the injection-locked oscillator is the same as that of the reference oscillator over the entire detuning frequency band. For this reason, if a crystal oscillator is used as the reference oscillator, the phase noise of the high detuning frequency becomes high.If the frequency synthesizer is used as the reference oscillator, the phase synthesizer itself uses phase synchronization, so the phase of the low detuning frequency is high. There is a problem that the noise is increased by the phase comparator and the frequency divider and the phase noise is deteriorated.
この発明は上記のような課題を解決するためになされたもので、位相雑音の劣化を抑制することができる高周波発振源を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to obtain a high-frequency oscillation source capable of suppressing deterioration of phase noise.
この発明に係る高周波発振源は、所定の周波数で発振する基準発振器と、その基準発振器の出力波が注入されていない場合の発振周波数が、その基準発振器の出力波の周波数の整数倍に設定されている(または設定される)注入同期発振器とを備え、その基準発振器の出力波が注入されていない場合の注入同期発振器の位相雑音と基準発振器の位相雑音とが同じ周波数で比較して一致する離調周波数を境にして、離調周波数より低い低離調周波数では、注入同期発振器の位相雑音が基準発振器の位相雑音と同じ周波数で比較して等しくなるように、かつ、離調周波数より高い高離調周波数では、注入同期発振器の位相雑音が、基準発振器の出力波が注入されていない場合の注入同期発振器の位相雑音と等しくなるように、基準発振器から注入同期発振器への注入電力を制御する電力調整手段を備えたものである。 In the high frequency oscillation source according to the present invention, the reference oscillator that oscillates at a predetermined frequency and the oscillation frequency when the output wave of the reference oscillator is not injected are set to an integral multiple of the frequency of the output wave of the reference oscillator. The phase noise of the injection locked oscillator when the output wave of the reference oscillator is not injected and the phase noise of the reference oscillator match at the same frequency. At a low detuning frequency that is lower than the detuning frequency, the phase noise of the injection locked oscillator is equal to that of the reference oscillator at the same frequency and higher than the detuning frequency. At high detuning frequencies, the injection oscillator is injected from the reference oscillator so that the phase noise of the injection locked oscillator is equal to the phase noise of the injection locked oscillator when the output wave of the reference oscillator is not injected. Those having a power adjusting means for controlling the injection power to the period oscillator.
この発明によれば、所定の周波数で発振する基準発振器と、その基準発振器の出力波が注入されてない場合の発振周波数が、その基準発振器の出力波の周波数の整数倍に設定されている(または設定される)注入同期発振器とを備え、その基準発振器の出力波が注入されていない場合の注入同期発振器の位相雑音と基準発振器の位相雑音とが同じ周波数で比較して一致する離調周波数を境にして、離調周波数より低い低離調周波数では、注入同期発振器の位相雑音が基準発振器の位相雑音と同じ周波数で比較して等しくなるように、かつ、離調周波数より高い高離調周波数では、注入同期発振器の位相雑音が、基準発振器の出力波が注入されていない場合の注入同期発振器の位相雑音と等しくなるように、基準発振器から注入同期発振器への注入電力を制御する電力調整手段を備えた構成としたので、同じ周波数で比較して、注入同期発振器の低離調周波数の位相雑音を基準発振器の位相雑音と等しくし、かつ高離調周波数の位相雑音を注入電力がない時の注入同期発振器の位相雑音と等しくすることが可能となり、位相雑音の劣化を抑制することができる効果がある。 According to the present invention, the reference oscillator that oscillates at a predetermined frequency and the oscillation frequency when the output wave of the reference oscillator is not injected are set to an integral multiple of the frequency of the output wave of the reference oscillator ( (Or set) an injection-locked oscillator, and the detuning frequency at which the phase noise of the injection-locked oscillator and the reference oscillator match at the same frequency when the output wave of the reference oscillator is not injected With a low detuning frequency lower than the detuning frequency, the phase noise of the injection-locked oscillator is equal to that of the reference oscillator at the same frequency, and the detuning frequency is higher than the detuning frequency. At frequency, the phase noise of the injection locked oscillator to the injection locked oscillator is equal to the phase noise of the injection locked oscillator when the reference oscillator output wave is not injected. Because a configuration having a power adjusting means for controlling the input power, compared with the same frequency, the phase noise of the low detuning frequency of the injection locking oscillator is equal to the phase noise of the reference oscillator, and the KoHanare tone frequency The phase noise can be made equal to the phase noise of the injection-locked oscillator when there is no injection power, and there is an effect that deterioration of the phase noise can be suppressed.
実施の形態1.
図1はこの発明の実施の形態1による高周波発振源を示す構成図である。
図1において、基準発振器1は周波数frの電波を出力する発振器であり、出力波の周波数(または発振周波数)が固定の発振器でもよいし、出力波の周波数(または発振周波数)が可変可能な電圧制御発振器や電流制御発振器などであってもよい。
また、基準発振器1は、水晶発振器、SAW発振器、あるいは、周波数シンセサイザなどで構成されていてもよい。
なお、基準発振器1の出力周波数frは発振周波数でもよいし、発振周波数の高調波であってもよい。
1 is a block diagram showing a high-frequency oscillation source according to
In Figure 1, the
The
Incidentally, the output frequency f r of the
注入同期発振器2は、基準発振器1の出力波が注入されていない場合の発振周波数f0が、基準発振器1の出力波の周波数frのN倍(N=1,2,3・・・)に設定されている。基準発振器1の出力波が電力調整器3を介して注入同期発振器2に注入され、注入同期発振器2はその注入された電波に同期して発振する発振器である。
なお、注入同期発振器2は、発振周波数が固定の発振器でもよいし、発振周波数が可変可能な電圧制御発振器や電流制御発振器などであってもよい。
Injection locked
Injection-locked
電力調整器3は例えば可変アッテネータ、可変抵抗、トランジスタ、ダイオード、共振回路、結合線路などで構成されており、基準発振器1から注入同期発振器2に注入される電波の電力を調整する電力調整手段である。
電力調整器3は、基準発振器1の出力波が注入されていない場合の注入同期発振器2の位相雑音と基準発振器1の位相雑音とが(同じ周波数で比較した場合において)一致する離調周波数を境にして、その離調周波数より低い低離調周波数では、注入同期発振器2の位相雑音が基準発振器1の位相雑音と等しくなるように、かつ、その離調周波数より高い高離調周波数では、注入同期発振器2の位相雑音が、基準発振器1の出力波が注入されていない場合の注入同期発振器2の位相雑音と等しくなるように、注入同期発振器2への注入電力を制御する。
The
The
なお、電力調整器3は、図1(b)に示すように、逓倍機能を備えていてもよく、例えば、基準発振器1の出力波の周波数frの逓倍数をM(M=1,2,3・・・)にすることで、周波数M・frの電波を注入同期発振器2に注入し、その周波数M・frのL倍(L=1,2,3・・・)の周波数L・M・frの電波が注入同期発振器2から出力されるようにしてもよい。
この場合も、注入同期発振器2の発振周波数(または出力周波数)は、基準発振器1の出力周波数のN倍(N=1,2,3・・・)になる。
The
Also in this case, the oscillation frequency (or output frequency) of the injection locked
次に動作について説明する。
基準発振器1は、安定度が高い発振器であり、周波数frで発振する。
注入同期発振器2は、基準発振器1の出力波が電力調整器3を介して注入され、その注入された電波に同期して発振する。
このとき、注入同期発振器2は、基準発振器1の出力波が注入されていない場合の発振周波数f0が、基準発振器1の出力波の周波数frのN倍(N=1,2,3・・・)に設定されており、基準発振器1の出力波が注入された場合、発振周波数f0は、基準発振器1の出力波の周波数frのN倍(N=1,2,3・・・)を維持する。
Next, the operation will be described.
The injection-locked
At this time, the
ここで、図2は同じ周波数で比較した場合の注入同期発振器2の位相雑音と基準発振器1の位相雑音を示す説明図である。
電力調整器3は、基準発振器1の出力波が注入されていない場合の注入同期発振器2の位相雑音と基準発振器1の位相雑音とが一致する離調周波数(図2では、注入同期発振器2の位相雑音と基準発振器1の位相雑音とが交わっている点に対応する離調周波数)より低い低離調周波数では、注入同期発振器2の位相雑音が基準発振器1の位相雑音と等しくなるように、かつ、その離調周波数より高い高離調周波数では、注入同期発振器2の位相雑音が、基準発振器1の出力波が注入されていない場合の注入同期発振器2の位相雑音と等しくなるように、基準発振器1から注入同期発振器2への注入電力を制御する。
基本的には低い注入電力とすることで、低離調周波数では、注入同期発振器2の位相雑音が基準発振器1の位相雑音と等しくなり、かつ高離調周波数では、注入同期発振器2の位相雑音が、基準発振器1の出力波が注入されていない場合の注入同期発振器2の位相雑音と等しくすることが可能となる。これは、注入同期発振器2におけるアドラー(Adler)の式から分かるように、注入電力が低いときの同調帯域幅が狭いためである。
これにより、図2に示すように、低離調周波数では、基準発振器1の低位相雑音特性が得られ、高離調周波数では、注入同期発振器2の低位相雑音特性が得られるため、全離調周波数にわたって低位相雑音特性が得られる。
Here, FIG. 2 is an explanatory diagram showing the phase noise of the injection locked
The
Basically, by setting the injection power to be low, the phase noise of the
As a result, as shown in FIG. 2, the low phase noise characteristic of the
なお、電力調整器3による注入電力の制御は、手動で行なってもよいし、電圧又は電流などで電子的に行なってもよい。
例えば、電力調整器3が可変抵抗であれば、軸を回すことで抵抗値を変化させることができ、電力調整器3が可変アッテネータであれば、電圧によって減衰量を変化させることができる。
また、電力調整器3がトランジスタであれば、バイアス電圧または電流によって利得を変化させることができ、電力調整器3がダイオードであれば、端子間電圧によって容量を変化させることで結合量(通過量)を変えることができる。
これらにより、注入電力を調整することが可能である。
Note that the control of the injection power by the
For example, if the
If the
With these, it is possible to adjust the injection power.
以上で明らかなように、この実施の形態1によれば、所定の周波数で発振する基準発振器1と、その基準発振器1の出力波が注入されていない場合の発振周波数が、その基準発振器1の出力波の周波数の整数倍に設定されており、基準発振器1の出力波が注入されることで、その注入された電波に同期して発振する注入同期発振器2とを備え、その基準発振器から注入同期発振器に注入される電力を、注入同期発振器の低離調周波数の位相雑音が基準発振器の位相雑音と(同じ周波数で比較した場合に)等しくなるように、かつ高離調周波数の位相雑音が注入電力がない時の注入同期発振器の位相雑音と(同じ周波数で比較した場合に)等しくなるように適切な注入電力とする電力調整手段を備えるように構成したので、位相雑音の劣化を抑制することができる効果を奏する。
As apparent from the above, according to the first embodiment, the
実施の形態2.
図3はこの発明の実施の形態2による高周波発振源を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
位相雑音モニタ4は注入同期発振器2の位相雑音及び基準発振器1の位相雑音を監視し、所定の離調周波数において、注入同期発振器2の位相雑音と基準発振器1の位相雑音との差分が所定の閾値より低ければ、基準発振器1から注入同期発振器2への注入電力を低くする指令を電力調整器3に出力し、その差分が所定の閾値より高ければ、基準発振器1から注入同期発振器2への注入電力を高くする指令を電力調整器3に出力する処理を実施する。なお、位相雑音モニタ4は位相雑音モニタ手段を構成している。
3 is a block diagram showing a high-frequency oscillation source according to
The phase noise monitor 4 monitors the phase noise of the injection locked
上記実施の形態1では、電力調整器3が、低離調周波数では、注入同期発振器2の位相雑音が基準発振器1の位相雑音と等しくなるように、かつ、高離調周波数では、注入同期発振器2の位相雑音が、基準発振器1の出力波が注入されていない場合の注入同期発振器2の位相雑音と等しくなるように、基準発振器1から注入同期発振器2への注入電力を制御するものを示したが、位相雑音モニタ4の指令の下で、電力調整器3が注入電力を制御するようにしてもよい。
In the first embodiment, the
以下、位相雑音モニタ4の処理内容を説明する。
位相雑音モニタ4は、例えば、位相雑音のレベルを測定する測定器などから構成されている場合、その測定器によって、注入同期発振器2の位相雑音のレベルを測定するとともに、基準発振器1の位相雑音のレベルを測定する。
注入同期発振器2の位相雑音レベルと基準発振器1の位相雑音レベルが所定の離調周波数において、差分が小さい場合は注入電力が低くなるように電力調整器3を制御し、差分が大きい場合は注入電力が高くなるように電力調整器3を制御する。
Hereinafter, processing contents of the phase noise monitor 4 will be described.
For example, when the phase noise monitor 4 includes a measuring device that measures the level of the phase noise, the phase noise monitor 4 measures the level of the phase noise of the injection locked
When the difference between the phase noise level of the injection locked
これにより、注入同期発振器2における所定の離調周波数未満の位相雑音が基準発振器1の位相雑音と等しくなるように電力調整器3が制御され、所定の離調周波数以上の位相雑音が、基準発振器1の出力波が注入されていない場合の注入同期発振器2の位相雑音と等しくなるように電力調整器3が制御される。
電力調整器3の制御は、位相雑音モニタ4の結果を見ながら、手動または自動で行っても良い。
As a result, the
The
ここでは、位相雑音モニタ4が、位相雑音のレベルを測定する測定器などから構成されている例を示したが、注入同期発振器2及び基準発振器1の出力波を比較し、その差分に応じた直流の出力電圧を検出し、その出力電圧によって電力調整器3を電子的に制御する位相雑音検出回路などから構成されていてもよい。
注入同期発振器2と基準発振器1は低離調周波数では同期しているため位相雑音はコヒーレントであり、その差分はキャンセルされる。
一方、高離調周波数では同期していないため位相雑音はコヒーレントではなく、位相雑音のレベル差に応じた電力が存在し、どの離調周波数帯まで同期しているかが検出可能である。
Here, an example is shown in which the phase noise monitor 4 is composed of a measuring instrument that measures the level of phase noise, but the output waves of the injection locked
Since the injection locked
On the other hand, phase noise is not coherent because it is not synchronized at a high detuning frequency, and power corresponding to the level difference of the phase noise exists, and it is possible to detect which detuning frequency band is synchronized.
具体的には、位相雑音モニタ4は、図4に示すように、分周器11(図では「÷N」と表記)、ミクサ12、増幅器13、アナログ−ディジタル変換器14(図では「ADC」と表記)、信号処理部15、電圧比較器16、ディジタル−アナログ変換器17(図では「DAC」と表記)及び積分回路18で構成されていてもよい。
なお、ミクサ12、増幅器13、アナログ−ディジタル変換器14及び信号処理部15から雑音差分検出手段が構成されており、電圧比較器16、ディジタル−アナログ変換器17及び積分回路18から指令出力手段が構成されている。
Specifically, as shown in FIG. 4, the phase noise monitor 4 includes a frequency divider 11 (indicated as “÷ N” in the figure), a
The
位相雑音モニタ4の分周器11は、注入同期発振器2の出力波をN分周し、N分周後の出力波をミクサ12に入力する。
ミクサ12は、分周器11から出力されたN分周後の出力波と基準発振器1の出力波が入力され、それらの位相雑音の差分に応じた電圧値を増幅器13に入力する。
ミクサ12から出力される電圧値は非常に小さい値であるため、増幅器13は、ミクサ12の出力電圧値を増幅し、増幅後の電圧値をアナログ−ディジタル変換器14に入力する。
アナログ−ディジタル変換器14は、増幅器13から出力された増幅後の電圧値をアナログ値からディジタル値に変換し、そのディジタル値を信号処理部15に入力する。
The
The
Since the voltage value output from the
The analog-
信号処理部15は、アナログ−ディジタル変換器14からディジタル値を受けると、そのディジタル値に対する信号処理(例えば、フーリエ変換処理など)を実施することで、離調周波数に対する位相雑音の差分(注入同期発振器2の位相雑音と、基準発振器1の位相雑音との差分)のレベルを検出する。
電圧比較器16は、信号処理部15が位相雑音の差分レベルを検出すると、その差分レベルと所定の閾値を比較し、その差分レベルが閾値より低ければ、基準発振器1から注入同期発振器2への注入電力を低くするために、その差分レベルと閾値の差に相当する電圧値をディジタル−アナログ変換器17に入力する。
一方、その差分レベルが閾値より高ければ、基準発振器1から注入同期発振器2への注入電力を高くするために、その差分レベルと閾値の差に相当する電圧値をディジタル−アナログ変換器17に入力する。
When the
When the
On the other hand, if the difference level is higher than the threshold value, a voltage value corresponding to the difference between the difference level and the threshold value is input to the digital-
ディジタル−アナログ変換器17は、電圧比較器16から出力された電圧値をディジタル値からアナログ値に変換し、そのアナログ値を積分回路18に入力する。
積分回路18は、ディジタル−アナログ変換器17から出力されたアナログ値を積分し、その積分値を注入電力の上げ指令又は下げ指令として電力調整器3に入力する。
The digital-
The integrating
以上で明らかなように、この実施の形態2によれば、位相雑音モニタ4が、注入同期発振器2の位相雑音及び基準発振器1の位相雑音を監視し、注入同期発振器2の位相雑音と基準発振器1の位相雑音との差分が所定の閾値より低ければ、基準発振器1から注入同期発振器2への注入電力を低くする指令を電力調整器3に入力し、その差分が所定の閾値より高ければ、基準発振器1から注入同期発振器2への注入電力を高くする指令を電力調整器3に入力するように構成したので、注入同期発振器2における所望の離調周波数未満の位相雑音が基準発振器1の位相雑音と等しくなるように、かつ、所望の離調周波数以上の位相雑音が、基準発振器1の出力波が注入されていない場合の注入同期発振器2の位相雑音と等しくなるように電力調整器3が制御され、その結果、位相雑音の劣化を抑制することができる効果を奏する。
As apparent from the above, according to the second embodiment, the phase noise monitor 4 monitors the phase noise of the injection locked
実施の形態3.
図5はこの発明の実施の形態3による高周波発振源を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
周波数設定器5は注入同期発振器2の出力波の周波数f0を監視し、基準発振器1の出力波が注入同期発振器2へ注入されていないとき、その周波数f0が基準発振器1の出力波の周波数frのN倍(N=1,2,3・・・)になるように注入同期発振器2を制御する処理を実施する。なお、周波数設定器5は周波数設定手段を構成している。
FIG. 5 is a block diagram showing a high-frequency oscillation source according to
The
図6はこの発明の実施の形態3による高周波発振源の周波数設定器5の詳細を示す構成図である。
図6(a)は位相同期確立前の状態を示し、図6(b)は位相同期確立後の状態を示している。
図6において、位相同期回路21は注入同期発振器2の出力波を分周して、分周後の出力波と基準発振器23の出力波との位相を比較し、その位相差に応じた制御電圧を出力して、注入同期発振器2に対して位相同期を確立する処理を実施する。
FIG. 6 is a block diagram showing details of the
FIG. 6A shows a state before phase synchronization is established, and FIG. 6B shows a state after phase synchronization is established.
In FIG. 6, the phase locked
位相同期回路21の分周器22(図では「÷N」と表記)は注入同期発振器2の出力波をN分周し、N分周後の出力波を位相比較器24に入力する処理を実施する。
基準発振器23は周波数frの信号を出力する発振器であり、周波数frの出力波を位相比較器24に入力する。
図6の例では、位相同期回路21が基準発振器23を実装しているが、図7に示すように、基準発振器1の出力波を分配し、その一部の出力波を位相比較器24に入力するようにしてもよい。
A frequency divider 22 (denoted as “÷ N” in the figure) of the phase locked
In the example of FIG. 6, the
位相比較器24は分周器22から出力されたN分周後の出力波と基準発振器23(または、基準発振器1)の出力波との位相を比較し、その位相差に応じた電圧値をループフィルタ25(図では「LF」と表記)に入力する処理を実施する。
ループフィルタ25は位相比較器24から出力された電圧値を平滑化し、平滑化後の電圧値(制御電圧)を出力する処理を実施する。
The
The
電圧源26は位相同期回路21から位相同期の確立時に出力されていた制御電圧と等しい制御電圧を出力する電源である。
スイッチ27は図示せぬ制御回路又は位相同期回路21の制御の下、位相同期が確立するまでの期間中はオン状態であり、位相同期の確立後にオフ状態になる開閉器である。
スイッチ28は図示せぬ制御回路又は位相同期回路21の制御の下、位相同期が確立するまでの期間中はオフ状態であり、位相同期の確立後にオン状態になる開閉器である。
スイッチ27,28によって、位相同期が確立するまでの期間は、位相同期回路21から出力された制御電圧が注入同期発振器2の制御端子に与えられ、位相同期の確立後は電圧源26から出力された制御電圧が注入同期発振器2の制御端子に与えられる。
The
The
The
During the period until phase locking is established by the
上記実施の形態1では、基準発振器1の出力波が注入されていない場合の注入同期発振器2の出力波の周波数f0が、基準発振器1の出力波の周波数frのN倍(N=1,2,3・・・)に設定されているものを示したが、周波数設定器5が、注入同期発振器2の出力波の周波数f0を監視し、その出力波の周波数f0が基準発振器1の出力波の周波数frのN倍(N=1,2,3・・・)になるように注入同期発振器2を制御するようにしてもよい。
In the first embodiment, the frequency f 0 of the output wave of the injection locked
以下、周波数設定器5の処理内容を説明する。
周波数設定器5の位相同期回路21による位相同期が確立する前は、スイッチ27がオン状態で、スイッチ28がオフ状態である。
位相同期回路21の分周器22は、注入同期発振器2の出力波をN分周し、N分周後の出力波を位相比較器24に入力する。
Hereinafter, the processing content of the
Before the phase synchronization by the
The
位相比較器24は、分周器22が注入同期発振器2の出力波をN分周すると、N分周後の出力波と基準発振器23(または、基準発振器1)の出力波との位相を比較し、その位相差に応じた電圧値をループフィルタ25に出力する。
ループフィルタ25は、位相比較器24から電圧値を受けると、その電圧値を平滑化して、平滑化後の電圧値を制御電圧として注入同期発振器2の制御端子に与える。
When the
When the
位相同期回路21による位相同期が確立すると、スイッチ27がオン状態からオフ状態になり、スイッチ28がオフ状態からオン状態になる。
電圧源26は、位相同期回路21から位相同期の確立時に出力されていた制御電圧と等しい制御電圧を注入同期発振器2の制御端子に与える。
これにより、注入同期発振器2の出力波の周波数f0が、図8に示すように、基準発振器23の出力波の周波数frのN倍(N=1,2,3・・・)に設定されるようになる。
When the phase synchronization by the
The
As a result, the frequency f 0 of the output wave of the injection locked
一般的に、位相同期よりも注入同期の方が同期速度は速いが、図6に示すように、位相同期回路21を用いることで、同期速度が制限される。しかし、位相同期のみの場合と比較して、同期速度を高めるためにループ帯域を広げても最終的な位相雑音特性に影響を及ぼさないため高速化が可能である。
In general, the injection locking is faster than the phase locking, but the synchronization speed is limited by using the
以上で明らかなように、この実施の形態3によれば、周波数設定器5が、注入同期発振器2の出力波の周波数f0を監視し、その出力波の周波数f0が基準発振器1の出力波の周波数frのN倍(N=1,2,3・・・)になるように注入同期発振器2を制御する構成にしたので、基準発振器1の出力波が注入されていない場合の注入同期発振器2の出力波の周波数f0が、確実に、基準発振器1の出力波の周波数frのN倍(N=1,2,3・・・)に設定され、その結果、電力調整器3の制御により位相雑音の劣化を抑制することができる効果を奏する。
As can be seen from the above description, according to the third embodiment, the
実施の形態4.
図9はこの発明の実施の形態4による高周波発振源を示す構成図であり、図において、図3及び図5と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態2では、位相雑音モニタ4が実装され、上記実施の形態3では、周波数設定器5が実装されている高周波発振源を示したが、図9に示すように、位相雑音モニタ4と周波数設定器5が高周波発振源に実装されていてもよい。
なお、位相雑音モニタ4の処理内容は上記実施の形態2と同様であり、周波数設定器5の処理内容は上記実施の形態3と同様である。
図10〜図12は高周波発振源の位相雑音モニタ4及び周波数設定器5の詳細を示す構成図である。
FIG. 9 is a block diagram showing a high-frequency oscillation source according to
In the second embodiment, the phase noise monitor 4 is mounted. In the third embodiment, the high frequency oscillation source in which the
The processing content of the phase noise monitor 4 is the same as that of the second embodiment, and the processing content of the
10 to 12 are configuration diagrams showing details of the
この実施の形態4によれば、低離調周波数では、基準発振器1の低位相雑音特性が得られ、高離調周波数では、注入同期発振器2の低位相雑音特性が得られるため、全離調周波数にわたって低位相雑音特性が得られる。
According to the fourth embodiment, the low phase noise characteristic of the
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .
1 基準発振器、2 注入同期発振器、3 電力調整器、4 位相雑音モニタ(位相雑音モニタ手段)、5 周波数設定器(周波数設定手段)、11 分周器、12 ミクサ(雑音差分検出手段)、13 増幅器(雑音差分検出手段)、14 アナログ−ディジタル変換器(雑音差分検出手段)、15 信号処理部(雑音差分検出手段)、16 電圧比較器(指令出力手段)、17 ディジタル−アナログ変換器(指令出力手段)、18 積分回路(指令出力手段)、21 位相同期回路、22 分周器、23 基準発振器、24 位相比較器、25 ループフィルタ、26 電圧源、27,28 スイッチ。 1 reference oscillator, 2 injection locking oscillator, 3 power regulator, 4 phase noise monitor (phase noise monitor means), 5 frequency setter (frequency setting means), 11 frequency divider, 12 mixer (noise difference detection means), 13 Amplifier (noise difference detection means), 14 analog-digital converter (noise difference detection means), 15 signal processing unit (noise difference detection means), 16 voltage comparator (command output means), 17 digital-analog converter (command) Output means), 18 integrating circuit (command output means), 21 phase synchronization circuit, 22 frequency divider, 23 reference oscillator, 24 phase comparator, 25 loop filter, 26 voltage source, 27, 28 switch.
Claims (8)
上記基準発振器の出力波が注入されていない場合の上記注入同期発振器の出力波の周波数が、上記基準発振器の出力波の周波数の整数倍に設定され、
上記基準発振器の出力波が注入されていない場合の上記注入同期発振器の位相雑音と上記基準発振器の位相雑音とが同じ周波数で比較して一致する離調周波数を境にして、上記離調周波数より低い低離調周波数では、上記注入同期発振器の位相雑音が上記基準発振器の位相雑音と同じ周波数で比較して等しくなるように、かつ、上記離調周波数より高い高離調周波数では、上記注入同期発振器の位相雑音が、上記基準発振器の出力波が注入されていない場合の上記注入同期発振器の位相雑音と等しくなるように、上記基準発振器から上記注入同期発振器への注入電力を制御する電力調整手段を設けたことを特徴とする高周波発振源。 In a high-frequency oscillation source comprising a reference oscillator that oscillates at a predetermined frequency, and an injection-locked oscillator that is injected with an output wave of the reference oscillator and oscillates in synchronization with the output wave,
The frequency of the output wave of the injection-locked oscillator when the output wave of the reference oscillator is not injected is set to an integer multiple of the frequency of the output wave of the reference oscillator,
When the output wave of the reference oscillator is not injected, the phase noise of the injection-locked oscillator and the phase noise of the reference oscillator are compared at the same frequency, and the detuned frequency coincides with the detuned frequency. At low low detuning frequencies, the phase noise of the injection-locked oscillator is equal compared to the phase noise of the reference oscillator at the same frequency, and at high detuning frequencies higher than the detuning frequency, the injection-locked oscillator Power adjusting means for controlling the injection power from the reference oscillator to the injection-locked oscillator so that the phase noise of the oscillator is equal to the phase noise of the injection-locked oscillator when the output wave of the reference oscillator is not injected A high frequency oscillation source characterized by comprising:
上記基準発振器の出力波が注入されていない場合の上記注入同期発振器の出力波の周波数が、上記基準発振器の出力波の周波数の整数倍に設定され、
上記基準発振器から上記注入同期発振器への注入電力を調整する電力調整手段と、
上記注入同期発振器の位相雑音及び上記基準発振器の位相雑音を監視し、上記注入同期発振器の位相雑音と上記基準発振器の位相雑音の同じ周波数における差分が所定の閾値より低ければ、上記基準発振器から上記注入同期発振器への注入電力を低くする指令を上記電力調整手段に入力し、上記差分が所定の閾値より高ければ、上記基準発振器から上記注入同期発振器への注入電力を高くする指令を上記電力調整手段に入力する位相雑音モニタ手段とを設けたことを特徴とする高周波発振源。 In a high-frequency oscillation source comprising a reference oscillator that oscillates at a predetermined frequency, and an injection-locked oscillator that is injected with an output wave of the reference oscillator and oscillates in synchronization with the output wave,
The frequency of the output wave of the injection-locked oscillator when the output wave of the reference oscillator is not injected is set to an integer multiple of the frequency of the output wave of the reference oscillator,
Power adjusting means for adjusting the injection power from the reference oscillator to the injection locking oscillator ;
The phase noise of the injection locked oscillator and the phase noise of the reference oscillator are monitored, and if the difference at the same frequency between the phase noise of the injection locked oscillator and the phase noise of the reference oscillator is lower than a predetermined threshold, the reference oscillator A command to lower the injection power to the injection locking oscillator is input to the power adjustment means, and if the difference is higher than a predetermined threshold, a command to increase the injection power from the reference oscillator to the injection locking oscillator is adjusted to the power adjustment. A high-frequency oscillation source comprising phase noise monitoring means for inputting to the means .
上記基準発振器の出力波が注入されていない場合の上記注入同期発振器の出力波の周波数が、上記基準発振器の出力波の周波数の整数倍に設定され、
上記基準発振器の出力波が注入されていない場合の上記注入同期発振器の位相雑音と上記基準発振器の位相雑音とが同じ周波数で比較して一致する離調周波数を境にして、上記離調周波数より低い低離調周波数では、上記注入同期発振器の位相雑音が上記基準発振器の位相雑音と同じ周波数で比較して等しくなるように、かつ、上記離調周波数より高い高離調周波数では、上記注入同期発振器の位相雑音が、上記基準発振器の出力波が注入されていない場合の上記注入同期発振器の位相雑音と等しくなるように、上記基準発振器から上記注入同期発振器への注入電力を制御する電力調整手段と、
上記注入同期発振器の位相雑音及び上記基準発振器の位相雑音を監視し、上記注入同期発振器の位相雑音と上記基準発振器の位相雑音の同じ周波数における差分が所定の閾値より低ければ、上記基準発振器から上記注入同期発振器への注入電力を低くする指令を上記電力調整手段に入力し、上記差分が所定の閾値より高ければ、上記基準発振器から上記注入同期発振器への注入電力を高くする指令を上記電力調整手段に入力する位相雑音モニタ手段とを設けたことを特徴とする高周波発振源。 In a high-frequency oscillation source comprising a reference oscillator that oscillates at a predetermined frequency, and an injection-locked oscillator that is injected with an output wave of the reference oscillator and oscillates in synchronization with the output wave,
The frequency of the output wave of the injection-locked oscillator when the output wave of the reference oscillator is not injected is set to an integer multiple of the frequency of the output wave of the reference oscillator,
When the output wave of the reference oscillator is not injected, the phase noise of the injection-locked oscillator and the phase noise of the reference oscillator are compared at the same frequency, and the detuned frequency coincides with the detuned frequency. At low low detuning frequencies, the phase noise of the injection-locked oscillator is equal compared to the phase noise of the reference oscillator at the same frequency, and at high detuning frequencies higher than the detuning frequency, the injection-locked oscillator Power adjusting means for controlling the injection power from the reference oscillator to the injection-locked oscillator so that the phase noise of the oscillator is equal to the phase noise of the injection-locked oscillator when the output wave of the reference oscillator is not injected When,
The phase noise of the injection locked oscillator and the phase noise of the reference oscillator are monitored, and if the difference at the same frequency between the phase noise of the injection locked oscillator and the phase noise of the reference oscillator is lower than a predetermined threshold, the reference oscillator A command to lower the injection power to the injection locking oscillator is input to the power adjustment means, and if the difference is higher than a predetermined threshold, a command to increase the injection power from the reference oscillator to the injection locking oscillator is adjusted to the power adjustment. A high-frequency oscillation source comprising phase noise monitoring means for inputting to the means .
上記指令出力手段は、電圧比較器と、ディジタル−アナログ変換器と、積分回路とから構成されており、
上記ミクサの第1の入力端子に上記基準発振器の出力の一部が入力され、
上記ミクサの第2の入力端子に上記分周器の出力が入力され、
上記ミクサの出力端子は上記増幅器の入力端子に接続され、
上記増幅器の出力端子は上記アナログ−ディジタル変換器の入力端子に接続され、
上記アナログ−ディジタル変換器の出力端子は上記信号処理部の入力端子に接続され、
上記信号処理部の出力端子は上記電圧比較器の入力端子に接続され、
上記電圧比較器の出力端子は上記ディジタル−アナログ変換器の入力端子に接続され、
上記ディジタル−アナログ変換器の出力端子は上記積分回路の入力端子に接続され、
上記積分回路の出力により、
上記電力調整手段が制御されることを特徴とする請求項4記載の高周波発振源。 The noise difference detection means includes a mixer, an amplifier, an analog-digital converter, and a signal processing unit.
The command output means includes a voltage comparator, a digital-analog converter, and an integration circuit.
Some of the output of the reference oscillator to the first input terminal of the mixer is input,
The output of the divider to the second input terminal of the mixer is input,
The output terminal of the mixer is connected to the input terminal of the amplifier,
The output terminal of the amplifier is connected to the input terminal of the analog-digital converter,
The output terminal of the analog-digital converter is connected to the input terminal of the signal processing unit,
The output terminal of the signal processing unit is connected to the input terminal of the voltage comparator,
The output terminal of the voltage comparator is connected to the input terminal of the digital-analog converter,
The output terminal of the digital-analog converter is connected to the input terminal of the integrating circuit,
By the output of the integration circuit,
Frequency oscillation source according to claim 4, wherein the said power adjusting means is controlled.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011116027A JP5701149B2 (en) | 2011-05-24 | 2011-05-24 | High frequency oscillation source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011116027A JP5701149B2 (en) | 2011-05-24 | 2011-05-24 | High frequency oscillation source |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012244586A JP2012244586A (en) | 2012-12-10 |
JP5701149B2 true JP5701149B2 (en) | 2015-04-15 |
Family
ID=47465773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011116027A Active JP5701149B2 (en) | 2011-05-24 | 2011-05-24 | High frequency oscillation source |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5701149B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9024696B2 (en) * | 2013-03-15 | 2015-05-05 | Innophase Inc. | Digitally controlled injection locked oscillator |
WO2014106899A1 (en) * | 2013-01-07 | 2014-07-10 | 三菱電機株式会社 | High frequency oscillation source |
US9106234B2 (en) * | 2013-03-15 | 2015-08-11 | Qualcomm Incorporated | Programmable frequency divider for local oscillator generation |
JP6273871B2 (en) * | 2014-02-03 | 2018-02-07 | 国立大学法人電気通信大学 | Optimal waveform calculation method, program, and optimal waveform calculation device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3878474A (en) * | 1974-06-17 | 1975-04-15 | Bell Telephone Labor Inc | Phase locked loop |
US4737737A (en) * | 1986-07-22 | 1988-04-12 | Avantek, Inc. | Transmission injection-locked dielectric resonator oscillator |
JP3422915B2 (en) * | 1997-10-08 | 2003-07-07 | シャープ株式会社 | Microwave and millimeter-wave injection-locked oscillator |
CA2395891A1 (en) * | 2002-08-12 | 2004-02-12 | Ralph Dickson Mason | Injection locking using direct digital tuning |
JP2005102115A (en) * | 2003-08-19 | 2005-04-14 | Seiko Epson Corp | Synchronous oscillator, pll circuit, oscillation circuit and electronic device using the same |
US9374100B2 (en) * | 2009-07-01 | 2016-06-21 | Qualcomm Incorporated | Low power LO distribution using a frequency-multiplying subharmonically injection-locked oscillator |
-
2011
- 2011-05-24 JP JP2011116027A patent/JP5701149B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012244586A (en) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6888413B1 (en) | Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof | |
US8610508B2 (en) | Injection-locked oscillator | |
US7701299B2 (en) | Low phase noise PLL synthesizer | |
JP5844795B2 (en) | Oscillation frequency adjusting device, oscillation frequency adjusting method, and wireless communication device | |
US8816777B2 (en) | Microwave synthesizer | |
JP5701149B2 (en) | High frequency oscillation source | |
JP5213789B2 (en) | High frequency oscillation source | |
US7459946B2 (en) | Circuit arrangement for generating a reference signal | |
US20140016727A1 (en) | Low phase-noise indirect frequency synthesizer | |
KR20200052183A (en) | Low noise local oscillator for millimeter wave communication system | |
CN111835347B (en) | Phase-locked loop device | |
US10461758B2 (en) | Ring oscillator having a flat frequency characteristic curve | |
JP2013017067A (en) | Injection-locked oscillation device | |
WO2014106899A1 (en) | High frequency oscillation source | |
JP5984637B2 (en) | High frequency oscillation source | |
JP6556383B2 (en) | PLL circuit | |
JP2010233078A (en) | Pll circuit | |
KR100738334B1 (en) | Loop Filter adjusting bandwidth and Phase Locked Loop frequency synthesizer using it | |
JP6062841B2 (en) | Injection type phase locked loop | |
JP2024048453A (en) | PLL circuit | |
JP2006186576A (en) | Phase-locked loop type frequency synthesizer | |
JP2011199339A (en) | Pll circuit | |
JP2009094714A (en) | Local oscillator controller | |
JP2010045504A (en) | Pll frequency synthesizer circuit and control method thereof | |
Zabihi et al. | Novel nonlinear fast locking PLLs based on mathematical models |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5701149 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |