JP5697154B2

JP5697154B2 - Oscillator deterioration detection device and oscillator deterioration detection method

Info

Publication number: JP5697154B2
Application number: JP2011177553A
Authority: JP
Inventors: 裕照山川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2011-08-15
Filing date: 2011-08-15
Publication date: 2015-04-08
Anticipated expiration: 2031-08-15
Also published as: JP2013040840A

Description

本発明は、オシレータ劣化検出装置及びオシレータ劣化検出方法に関し、特にオシレータから出力されたクロック信号を補正しつつ、補正後のクロック信号に基づいて現在時刻を計時する装置において、オシレータの劣化を検出する技術に関する。 The present invention relates to an oscillator deterioration detection apparatus and an oscillator deterioration detection method, and more particularly, to detect deterioration of an oscillator in an apparatus that measures the current time based on the corrected clock signal while correcting the clock signal output from the oscillator. Regarding technology.

特許文献１には、計時回路を内蔵する複数の情報処理装置の時刻を同期化する時刻同期化装置が開示されている。時刻同期化装置は、発信器、分周回路、時刻修正回路、時計回路、時刻情報変換回路、及び時刻差分記憶回路を有する。時計情報変換回路は、時計回路によって生成された実時刻と、時刻差分記憶回路に記憶された情報処理装置毎の時刻差分とを取得する。時計情報変換回路は、取得した実時間に、取得した情報処理装置毎の時刻差分を加算して、情報処理装置毎の時刻情報に変換して時刻情報送出回路に渡す。時刻情報送出回路は、時刻情報変換回路から取得した情報処理装置毎に異なる時刻情報を、情報処理装置のそれぞれに送出する。これによって、１台の時刻同期化装置に接続された情報処理装置毎に異なる時刻情報で同期化できるようにしている。 Patent Document 1 discloses a time synchronization device that synchronizes the time of a plurality of information processing devices having a built-in timing circuit. The time synchronization apparatus includes a transmitter, a frequency divider circuit, a time correction circuit, a clock circuit, a time information conversion circuit, and a time difference storage circuit. The clock information conversion circuit acquires the actual time generated by the clock circuit and the time difference for each information processing device stored in the time difference storage circuit. The clock information conversion circuit adds the time difference for each acquired information processing device to the acquired real time, converts it to time information for each information processing device, and passes it to the time information transmission circuit. The time information sending circuit sends different time information for each information processing device acquired from the time information conversion circuit to each of the information processing devices. As a result, synchronization is possible with different time information for each information processing device connected to one time synchronization device.

また、発信器は、クロックパルスを生成する。分周回路は、発信器により生成されたクロックパルスを分周する。時刻修正回路は、外部時計から取得した外部時刻に同期化させるために分周回路に指示を行う。時計回路は、分周回路により分周されたクロックパルスに基づいて実時刻を生成する。 The oscillator also generates clock pulses. The divider circuit divides the clock pulse generated by the transmitter. The time adjustment circuit instructs the frequency dividing circuit to synchronize with the external time acquired from the external clock. The timepiece circuit generates the actual time based on the clock pulse divided by the frequency divider circuit.

特許文献２には、情報処理装置の内蔵時計が開示されている。内蔵時計は、受信回路、処理部、保持回路、分周回路、及び計時部を有する。受信回路は、通信路を介して基準時刻データを受信すると、受信通知信号を出力する。処理部は、受信通知信号が入力されると、保持回路に保持された計数値を読み出して、基準時刻データと内部時刻データとの誤差を判定する。処理部は、判定結果に応じて分周比を分周比設定回路に設定する。保持回路は、受信通知信号が入力されると、その時の分周回路の計測値を保持する。分周回路は、発信器からのクロック信号を分周比設定回路に設定された分周比で分周し、計測値が分周比設定回路に設定された値になると、カウントアップ信号を計時部に出力する。計時部は、カウントアップ信号が入力される毎に計数動作を行い、内部時刻を計時する。 Patent Document 2 discloses a built-in timepiece of an information processing apparatus. The built-in timepiece has a receiving circuit, a processing unit, a holding circuit, a frequency dividing circuit, and a time measuring unit. When receiving the reference time data via the communication path, the receiving circuit outputs a reception notification signal. When the reception notification signal is input, the processing unit reads the count value held in the holding circuit and determines an error between the reference time data and the internal time data. The processing unit sets the frequency division ratio in the frequency division ratio setting circuit according to the determination result. When the reception notification signal is input, the holding circuit holds the measured value of the frequency dividing circuit at that time. The divider circuit divides the clock signal from the transmitter by the division ratio set in the division ratio setting circuit, and when the measured value reaches the value set in the division ratio setting circuit, it counts the count-up signal. To the output. The time measuring unit performs a counting operation every time a count-up signal is input, and measures the internal time.

しかしながら、上述したような装置に使用されるオシレータは、一般的に、経年によって発振周波数の誤差が拡大していく。そのため、発振周波数の誤差が許容される範囲内であるか否かを確認する必要があった。しかしながら、発振周波数の誤差が許容される範囲内であるか否かを確認するためには、定期的な保守によって、わざわざ装置を停止してオシレータの発振周波数を、人手を介して測定する必要があった。 However, the oscillation frequency error of an oscillator used in the above-described device generally increases with time. Therefore, it is necessary to confirm whether or not the error of the oscillation frequency is within an allowable range. However, in order to confirm whether or not the error in the oscillation frequency is within the allowable range, it is necessary to manually stop the device and measure the oscillation frequency of the oscillator manually by periodic maintenance. there were.

特開２００４−０５４８１５号公報JP 2004-054815 A 特開平０８−３２０７３４号公報Japanese Patent Laid-Open No. 08-320734

上述したように、オシレータの劣化を検出するためには非常に手間がかかってしまっているという問題がある。その一方で、そのような問題を低コストで解消することができれば、非常に有益である。 As described above, there is a problem that it takes much time to detect the deterioration of the oscillator. On the other hand, it would be very beneficial if such a problem could be solved at low cost.

本発明の目的は、上述した課題を解決するために、低いコストで、オシレータの劣化を手間なく検出することが可能となるオシレータ劣化検出装置及びオシレータ劣化検出方法を提供することにある。 An object of the present invention is to provide an oscillator deterioration detection device and an oscillator deterioration detection method capable of detecting the deterioration of an oscillator without trouble at a low cost in order to solve the above-described problems.

本発明の第１の態様にかかるオシレータ劣化検出装置は、クロック信号を生成して出力するオシレータと、前記オシレータから出力されたクロック信号を分周して出力する分周回路と、前記分周回路から出力されたクロック信号に応じて現在時刻を計時するとともに、前記現在時刻の計時に応じて前記現在時刻を示す現在時刻情報を出力する時計回路と、外部基準時計部から所定の時刻に出力される所定時信号の出力を検出したときに前記時計回路から出力されている現在時刻情報を取得して、取得した現在時刻情報が示す現在時刻と前記所定の時刻との差に応じて前記分周回路の分周比を補正する補正回路と、前記外部基準時計部から前記補正回路への所定時信号の出力を検出したときに前記時計回路から前記補正回路に出力されている現在時刻情報を取得して、取得した現在時刻情報が示す現在時刻と前記所定の時刻とを比較して、それらの時刻の差が所定の閾値を超えていることを検出する検出部と、を備えたものである。 An oscillator deterioration detection device according to a first aspect of the present invention includes an oscillator that generates and outputs a clock signal, a frequency divider that divides and outputs a clock signal output from the oscillator, and the frequency divider A clock circuit that counts the current time according to the clock signal output from the clock circuit, and outputs the current time information indicating the current time according to the clock of the current time, and is output at a predetermined time from an external reference clock unit. The current time information output from the clock circuit when the output of the predetermined time signal is detected, and the frequency division according to the difference between the current time indicated by the acquired current time information and the predetermined time A correction circuit for correcting a frequency division ratio of the circuit, and a current output from the timepiece circuit to the correction circuit when detecting an output of a signal at a predetermined time from the external reference timepiece unit to the correction circuit. A detection unit that acquires time information, compares the current time indicated by the acquired current time information with the predetermined time, and detects that a difference between the times exceeds a predetermined threshold; It is a thing.

本発明の第２の態様にかかるオシレータ劣化検出方法は、オシレータが、クロック信号を生成して出力するステップと、前記オシレータから出力されたクロック信号を分周して出力するステップと、前記分周されたクロック信号に応じて現在時刻を計時するステップと、前記現在時刻の計時に応じて前記現在時刻を示す現在時刻情報を出力するステップと、外部基準時計部から所定の時刻に出力される所定時信号の出力を検出したときに出力されている現在時刻情報を取得して、取得した現在時刻情報が示す現在時刻と前記所定の時刻との差に応じて前記分周における分周比を補正するステップと、前記外部基準時計部からの所定時信号の出力を検出したときに出力されている現在時刻情報を取得して、取得した現在時刻情報が示す現在時刻と前記所定の時刻とを比較して、それらの時刻の差が所定の閾値を超えていることを検出するステップと、を備えたものである。 The oscillator deterioration detection method according to the second aspect of the present invention includes a step in which an oscillator generates and outputs a clock signal, a step of dividing and outputting a clock signal output from the oscillator, and the frequency division A step of counting the current time according to the clock signal, a step of outputting current time information indicating the current time according to the time of the current time, and a predetermined time output from the external reference clock unit at a predetermined time The current time information output when the output of the time signal is detected is acquired, and the division ratio in the frequency division is corrected according to the difference between the current time indicated by the acquired current time information and the predetermined time. And acquiring current time information output when detecting output of a predetermined time signal from the external reference clock unit, and indicating the current time indicated by the acquired current time information By comparing the predetermined time, in which the difference of their time with the steps of: detecting that exceeds a predetermined threshold.

上述した本発明の各態様によれば、低いコストで、オシレータの劣化を容易に検出することが可能となるオシレータ劣化検出装置及びオシレータ劣化検出方法を提供することができる。 According to each aspect of the present invention described above, it is possible to provide an oscillator deterioration detection device and an oscillator deterioration detection method that can easily detect deterioration of an oscillator at low cost.

本発明の実施の形態にかかるオシレータ劣化検出システムの構成図である。1 is a configuration diagram of an oscillator deterioration detection system according to an embodiment of the present invention. 本発明の実施の形態にかかる時刻同期化システムの構成図である。It is a block diagram of the time synchronization system concerning embodiment of this invention. 本発明の実施の形態にかかる時刻同期化装置の時刻同期化処理を示すフローチャートである。It is a flowchart which shows the time synchronization process of the time synchronization apparatus concerning embodiment of this invention. 本発明の実施の形態にかかる時刻同期化装置の時刻補正処理を示すフローチャートである。It is a flowchart which shows the time correction process of the time synchronization apparatus concerning embodiment of this invention. 本発明の実施の形態にかかる時刻同期化装置のオシレータ劣化検出処理を示すフローチャートである。It is a flowchart which shows the oscillator degradation detection process of the time synchronizer concerning embodiment of this invention. 本発明の他の実施の形態にかかる時刻同期化システムの構成図である。It is a block diagram of the time synchronization system concerning other embodiment of this invention.

本発明の実施の形態．
まず、図１を参照して、本発明の実施の形態にかかる時刻同期化システムの概要となるオシレータ劣化検出システム９について説明する。図２は、本発明の実施の形態にかかるオシレータ劣化検出システム９の構成図である。 Embodiment of the present invention.
First, an oscillator deterioration detection system 9 which is an outline of a time synchronization system according to an embodiment of the present invention will be described with reference to FIG. FIG. 2 is a configuration diagram of the oscillator deterioration detection system 9 according to the embodiment of the present invention.

オシレータ劣化検出システム９は、オシレータ劣化検出装置９０及び外部基準時計部９９を有する。オシレータ劣化検出装置９０は、オシレータ９１、分周回路９２、時計回路９３、補正回路９４、及び検出部９５を有する。 The oscillator deterioration detection system 9 includes an oscillator deterioration detection device 90 and an external reference clock unit 99. The oscillator deterioration detection device 90 includes an oscillator 91, a frequency divider circuit 92, a clock circuit 93, a correction circuit 94, and a detection unit 95.

オシレータ９１は、クロック信号を生成して、生成したクロック信号を分周回路９２に出力する。分周回路９２は、オシレータ９１から出力されたクロック信号を分周して、分周したクロック信号を時計回路９３に出力する。時計回路９３は、分周回路９２から出力されたクロック信号に応じて現在時刻を計時する。時計回路９３は、現在時刻の計時に応じて現在時刻を示す現在時刻情報を補正回路９４及び検出部９５に出力する。 The oscillator 91 generates a clock signal and outputs the generated clock signal to the frequency dividing circuit 92. The frequency dividing circuit 92 divides the clock signal output from the oscillator 91 and outputs the divided clock signal to the clock circuit 93. The clock circuit 93 counts the current time according to the clock signal output from the frequency dividing circuit 92. The clock circuit 93 outputs current time information indicating the current time to the correction circuit 94 and the detection unit 95 according to the current time.

補正回路９４は、外部基準時計部９９から所定の時刻に出力される所定時信号の出力を検出したときに時計回路９３から出力されている現在時刻情報を取得する。補正回路９４は、取得した現在時刻情報が示す現在時刻と、所定の時刻との差に応じて分周回路９２の分周比を補正する。 The correction circuit 94 acquires the current time information output from the clock circuit 93 when detecting the output of a predetermined time signal output from the external reference clock unit 99 at a predetermined time. The correction circuit 94 corrects the frequency dividing ratio of the frequency dividing circuit 92 according to the difference between the current time indicated by the acquired current time information and a predetermined time.

検出部９５は、外部基準時計部９９から補正回路９４への所定時信号の出力を検出したときに時計回路９３から補正回路９４に出力されている現在時刻情報を取得する。検出部９５は、取得した現在時刻情報が示す現在時刻と、所定の時刻とを比較して、それらの時刻の差が所定の閾値を超えていることを検出する。 The detection unit 95 acquires the current time information output from the clock circuit 93 to the correction circuit 94 when detecting an output of a signal at a predetermined time from the external reference clock unit 99 to the correction circuit 94. The detection unit 95 compares the current time indicated by the acquired current time information with a predetermined time, and detects that the difference between these times exceeds a predetermined threshold.

このように、オシレータ劣化検出装置９は、オシレータ９１が生成したクロック信号に基づいて計時されている現在時刻を、外部基準時計部９９から通知される所定の時刻に取得して、取得した現在時刻と所定の時刻との差が大きくなっているか否かを自動で検出することができる。そのため、人手を介する必要がなくなり、手間なくオシレータの劣化を検出することが可能となる。 As described above, the oscillator deterioration detection device 9 acquires the current time measured based on the clock signal generated by the oscillator 91 at the predetermined time notified from the external reference clock unit 99, and acquires the acquired current time. And whether or not the difference between the predetermined time and the predetermined time is large can be automatically detected. This eliminates the need for human intervention and makes it possible to detect the deterioration of the oscillator without trouble.

このとき、オシレータ劣化検出装置９は、外部基準時計部９９から補正回路９４に出力される所定時信号を、現在時刻を取得するトリガとして利用するとともに、時計回路９３から補正回路９４に出力されている現在時刻情報から、現在時刻を取得するようにしている。つまり、本実施の形態によれば、補正回路９４によって現在時刻の補正に使用される信号及び情報を流用して、オシレータの劣化を検出することができる。そのため、時刻補正にかかる構成の変更や、新たな構成の追加を極力抑えてオシレータの劣化を検出することが可能となる。したがって、本実施の形態によれば、オシレータの劣化を検出する機構を、低コストで実装することができる。 At this time, the oscillator deterioration detection device 9 uses a predetermined time signal output from the external reference clock unit 99 to the correction circuit 94 as a trigger for acquiring the current time, and is output from the clock circuit 93 to the correction circuit 94. The current time is obtained from the current time information. That is, according to the present embodiment, it is possible to detect the deterioration of the oscillator by using the signal and information used for correcting the current time by the correction circuit 94. Therefore, it is possible to detect the deterioration of the oscillator while minimizing the change of the configuration related to time correction and the addition of a new configuration. Therefore, according to the present embodiment, a mechanism for detecting the deterioration of the oscillator can be implemented at a low cost.

続いて、図２を参照して、本発明の実施の形態にかかる時刻同期化システム１の構成について説明する。図２は、本発明の実施の形態にかかる時刻同期化システム１の構成図である。 Then, with reference to FIG. 2, the structure of the time synchronization system 1 concerning embodiment of this invention is demonstrated. FIG. 2 is a configuration diagram of the time synchronization system 1 according to the embodiment of the present invention.

時刻同期化システム１は、時刻同期化装置１０、外部基準時計２０、ＲＡＳ（Reliability, Availability, Serviceability）プロセッサ３０、及び情報処理装置４０ａ、４０ｂを有する。時刻同期化装置１０は、オシレータ１１、分周回路１２、時計回路１３、時刻補正回路１４、時刻情報送信部１５、正時受信時刻記憶部１６、制御プロセッサ１７を有する。時刻同期化装置１０は、外部基準時計２０、ＲＡＳプロセッサ３０、及び情報処理装置４０ａ、４０ｂのそれぞれと任意の通信路を介して接続される。ここで、通信路には、必要な情報及び信号を送受信することができるものであれば、電線及び光ファイバ等の有線通信路又は無線通信路、もしくは、それらの組み合わせを任意に利用してよい。 The time synchronization system 1 includes a time synchronization device 10, an external reference clock 20, a RAS (Reliability, Availability, Serviceability) processor 30, and information processing devices 40a and 40b. The time synchronization apparatus 10 includes an oscillator 11, a frequency dividing circuit 12, a clock circuit 13, a time correction circuit 14, a time information transmission unit 15, an hourly reception time storage unit 16, and a control processor 17. The time synchronization apparatus 10 is connected to each of the external reference clock 20, the RAS processor 30, and the information processing apparatuses 40a and 40b via arbitrary communication paths. Here, as long as the communication path can transmit and receive necessary information and signals, a wired communication path such as an electric wire and an optical fiber, a wireless communication path, or a combination thereof may be arbitrarily used. .

オシレータ１１は、高精度なクロックパルスを所定の周波数で生成する。オシレータ１１は、生成したクロックパルスを分周回路１２に出力する。なお、オシレータ１１として、例えば、水晶発振器やセラミック発振器等の任意の種類のオシレータを用いてもよい。なお、オシレータ１１は、オシレータ９１に対応する。 The oscillator 11 generates a highly accurate clock pulse at a predetermined frequency. The oscillator 11 outputs the generated clock pulse to the frequency divider circuit 12. As the oscillator 11, for example, any type of oscillator such as a crystal oscillator or a ceramic oscillator may be used. The oscillator 11 corresponds to the oscillator 91.

分周回路１２は、時刻補正回路１４から出力された分周切り替え制御信号に応じた分周比で、オシレータ１１から出力されたクロックパルスを分周する。ここで、分周切り替え制御信号は、分周回路１２の分周比を制御することができる信号であれば、どのような形式の信号であってもよい。分周切り替え制御信号は、例えば、分周比を上げる又は下げることのみを指示する信号であってもよく、分周比をその値で指定する信号であってもよい。分周回路１２は、分周したクロックパルスを時計回路１３に出力する。なお、分周回路１２は、分周回路９２に対応する。 The frequency dividing circuit 12 divides the clock pulse output from the oscillator 11 by a frequency dividing ratio according to the frequency division switching control signal output from the time correction circuit 14. Here, the frequency division switching control signal may be any type of signal as long as the signal can control the frequency division ratio of the frequency dividing circuit 12. The frequency division switching control signal may be, for example, a signal that instructs only to increase or decrease the frequency division ratio, or may be a signal that designates the frequency division ratio by its value. The frequency dividing circuit 12 outputs the divided clock pulse to the clock circuit 13. The frequency divider 12 corresponds to the frequency divider 92.

時計回路１３は、分周回路１２から出力されたクロックパルスに応じて、現在時刻を計時する。時計回路１３は、クロックパルスが入力される毎に所定の単位ずつ時刻を進めることで現在時刻を計時する。また、時計回路１３は、現在時刻を示す時刻情報を生成して、時刻補正回路１４、時刻情報送信部１５、及び正常受信時刻記憶部１６に出力する。つまり、時計回路１３から出力される時刻情報は、現在時刻の計時に応じて、その内容が現在時刻を示すように更新されていくことになる。なお、時計回路１３は、時計回路９３に対応する。 The clock circuit 13 measures the current time according to the clock pulse output from the frequency dividing circuit 12. The clock circuit 13 measures the current time by advancing the time by a predetermined unit every time a clock pulse is input. In addition, the clock circuit 13 generates time information indicating the current time, and outputs the time information to the time correction circuit 14, the time information transmission unit 15, and the normal reception time storage unit 16. That is, the time information output from the clock circuit 13 is updated so that the content indicates the current time according to the current time. The clock circuit 13 corresponds to the clock circuit 93.

時刻補正回路１４は、外部基準時計２０から正時パルスが出力されたことを検出したときに時計回路１３から出力されている時刻情報を取得する。よって、時刻補正回路１４によって取得される時刻情報は、外部基準時計２０の現在時刻を基準とした正時のタイミングにおける時計回路１３の現在時刻を示す情報となる。ここで、正時パルスは、外部基準時計２０における現在時刻が正時になったときに、外部基準時計２０から出力されるようにする。なお、正時パルスを出力する正時として、任意の時刻を予め定めるようにする。例えば、１日（２４時間）のうち、午前７時に正時パルスを出力するようにしてよい。 The time correction circuit 14 acquires the time information output from the clock circuit 13 when detecting that the hourly pulse is output from the external reference clock 20. Therefore, the time information acquired by the time correction circuit 14 is information indicating the current time of the clock circuit 13 at the correct time based on the current time of the external reference clock 20. Here, the hourly pulse is output from the external reference clock 20 when the current time in the external reference clock 20 becomes the hour. It should be noted that an arbitrary time is determined in advance as the hour when the hour pulse is output. For example, the hourly pulse may be output at 7 am in one day (24 hours).

時刻補正回路１４は、取得した時刻情報が示す現在時刻と、正時パルスが出力される正時とを比較する。例えば、正時パルスが出力される正時を示す情報が予め格納された記憶装置を時刻同期化装置１０に有するようにすることで、時刻補正回路１４が、その情報を参照して、現在時刻と正時とを比較可能とする。記憶装置には、レジスタ及びメモリ等の任意の記憶装置を用いてよい。なお、時刻補正回路１４は、補正回路９４に対応する。 The time correction circuit 14 compares the current time indicated by the acquired time information with the correct time when the correct time pulse is output. For example, by providing the time synchronization device 10 with a storage device in which information indicating the current time at which the current time pulse is output is stored in advance, the time correction circuit 14 refers to the information to determine the current time. Can be compared with the hour. Any storage device such as a register and a memory may be used as the storage device. The time correction circuit 14 corresponds to the correction circuit 94.

そして、時刻補正回路１４は、比較結果に基づいて、時計回路１３の時刻を外部基準時計２０の時刻に合わせるように分周回路１２の分周比を制御する。時刻補正回路１４は、分周切り替え制御信号を分周回路１２に出力することによって、分周回路１２の分周比を制御する。例えば、現在時刻が正時よりも遅れている場合、分周回路１２における分周比を、標準の分周比よりも上げるように制御する。時刻補正回路１４は、現在時刻が正時よりも進んでいる場合、分周回路１２における分周比を、標準の分周比よりも下げるように制御する。現在時刻と正時との差が無い場合、分周回路１２における分周比を、標準の分周比となるように制御する。このとき、現在時刻と正時との差が、一定の誤差の範囲内であれば、それらの時刻の差が無いと見なして、標準の分周比を適用するようにしてもよい。 Then, the time correction circuit 14 controls the frequency dividing ratio of the frequency dividing circuit 12 so that the time of the timepiece circuit 13 matches the time of the external reference timepiece 20 based on the comparison result. The time correction circuit 14 controls the frequency dividing ratio of the frequency dividing circuit 12 by outputting a frequency division switching control signal to the frequency dividing circuit 12. For example, when the current time is later than the normal time, the frequency dividing ratio in the frequency dividing circuit 12 is controlled to be higher than the standard frequency dividing ratio. The time correction circuit 14 controls the frequency dividing ratio in the frequency dividing circuit 12 to be lower than the standard frequency dividing ratio when the current time is ahead of the hour. When there is no difference between the current time and the current time, the frequency dividing ratio in the frequency dividing circuit 12 is controlled to be a standard frequency dividing ratio. At this time, if the difference between the current time and the hour is within a certain error range, it may be considered that there is no difference between the times, and the standard frequency division ratio may be applied.

時刻情報送信部１５は、情報処理装置４０ａ、４０ｂの現在時刻を、時計回路１３によって計時される時刻同期化装置１０の現在時刻と同期するために、時計回路１３から出力された時刻情報を情報処理装置４０ａ、４０ｂに送信する。ここで、時刻情報送信部１５が時刻情報を送信するタイミングは、任意のタイミングとしてよい。そのタイミングは、例えば、常時としてもよく、１時間毎又は１日毎等の所定の時間間隔毎としてもよい。 The time information transmission unit 15 receives the time information output from the clock circuit 13 in order to synchronize the current time of the information processing devices 40a and 40b with the current time of the time synchronization device 10 timed by the clock circuit 13. It transmits to processing device 40a, 40b. Here, the timing at which the time information transmission unit 15 transmits the time information may be any timing. The timing may be always, for example, or may be every predetermined time interval such as every hour or every day.

正時受信時刻記憶部１６は、外部基準時計２０から正時パルスが出力されたことを検出したときに時計回路１３から出力されている時刻情報を取得して保持する。よって、正時受信時刻記憶部１６によって取得される時刻情報は、時刻補正回路１４によって取得される時刻情報と同様に、外部基準時計２０の現在時刻を基準とした正時のタイミングにおける時計回路１３の現在時刻を示す情報となる。正時受信時刻記憶部１６は、例えば、正時パルスの出力に応じて、時計回路１３から出力されている時刻情報をラッチする回路で構成される。 The time reception time storage unit 16 acquires and holds time information output from the clock circuit 13 when it is detected that a time pulse is output from the external reference clock 20. Therefore, the time information acquired by the correct time reception time storage unit 16 is the same as the time information acquired by the time correction circuit 14, and the clock circuit 13 at the correct time based on the current time of the external reference clock 20. Is the information indicating the current time. The normal time reception time storage unit 16 is configured by, for example, a circuit that latches the time information output from the clock circuit 13 in accordance with the output of the normal time pulse.

制御プロセッサ１７は、正常受信時刻記憶部１６が保持する時刻情報を読み出し、読み出した時刻情報が示す時刻と、正時パルスが出力される正時とを比較する。例えば、時刻補正回路１４が、時刻同期化装置１０が有する記憶装置に格納された正時を示す情報を参照することによって、現在時刻と正時とを比較可能とする。制御プロセッサ１７は、比較した時刻の差が、所定の閾値よりも大きいと判断した場合、ＲＡＳプロセッサ３０にアラームを通知する。この閾値は、オシレータ１１によってクロックパルスが生成される周波数の誤差が、許容される誤差よりも大きくなったときに、時刻の差がその値よりも大きくなるように予め設定される。正時受信時刻記憶部１６及び制御プロセッサ１７は、検出部９５に対応する。 The control processor 17 reads the time information held by the normal reception time storage unit 16 and compares the time indicated by the read time information with the normal time when the normal time pulse is output. For example, the time correction circuit 14 can compare the current time with the current time by referring to information indicating the current time stored in the storage device included in the time synchronization device 10. If the control processor 17 determines that the compared time difference is greater than a predetermined threshold, the control processor 17 notifies the RAS processor 30 of an alarm. This threshold value is set in advance so that when the error in the frequency at which the clock pulse is generated by the oscillator 11 becomes larger than the allowable error, the time difference becomes larger than that value. The correct reception time storage unit 16 and the control processor 17 correspond to the detection unit 95.

外部基準時計２０は、正確な現在時刻を計時する。外部基準時計２０は、自身が計時する現在時刻が正時になったときに正時パルスを時刻同期化装置１０に出力する。外部基準時計２０は、自身で現在時刻を計時しない構成とすることも可能である。具体的には、正確な時刻情報を受信して、受信した時刻情報が正時を示すときに、正時パルスを時刻同期化装置１０に出力するようにしてもよい。具体的には、ＮＨＫ−ＦＭ放送の正時の時報や、テレフォンＪＪＹの正時の時刻情報等を受信したときに、正時パルスを出力するようにしてもよい。例えば、ＮＨＫ−ＦＭ放送の午前７時の時報や、テレフォンＪＪＹのある正時の時刻情報を正時パルスの出力タイミングとすることで、２４時間に１回、正時パルスを出力するようにする。外部基準時計２０は、外部基準時計部９９に対応する。 The external reference clock 20 measures an accurate current time. The external reference clock 20 outputs the hourly pulse to the time synchronizer 10 when the current time counted by itself becomes the hour. The external reference clock 20 may be configured not to measure the current time by itself. Specifically, the correct time information may be received, and when the received time information indicates the correct time, the correct time pulse may be output to the time synchronization apparatus 10. Specifically, the hourly pulse may be output when the hourly time signal of NHK-FM broadcast, the time information of the telephone JJY, etc. are received. For example, by setting the hourly time information of the NHK-FM broadcast at 7:00 am or the time of the hour of the telephone JJY as the hourly pulse output timing, the hourly pulse is output once every 24 hours. . The external reference clock 20 corresponds to the external reference clock unit 99.

ＲＡＳプロセッサ３０は、制御プロセッサ１７から通知されたアラームに応じた処理を行う。 The RAS processor 30 performs processing according to the alarm notified from the control processor 17.

情報処理装置４０ａ、４０ｂのそれぞれは、現在時刻を計時する。情報処理装置４０ａ、４０ｂのそれぞれは、情報処理装置４０ａ、４０ｂのそれぞれは、それぞれが計時する現在時刻に基づいて動作する。時刻情報送信部１５から送信された時刻情報が示す現在時刻で、それぞれが計時する現在時刻を同期する。 Each of the information processing devices 40a and 40b measures the current time. Each of the information processing devices 40a and 40b operates based on the current time that each of the information processing devices 40a and 40b measures. The current time indicated by the time information transmitted from the time information transmission unit 15 is synchronized with the current time measured by each.

続いて、図３〜５を参照して、本発明の実施の形態にかかる時刻同期化装置１０の処理について説明する。まず、図３を参照して、本発明の実施の形態にかかる時刻同期化装置１０の時刻同期化処理について説明する。図３は、本発明の実施の形態にかかる時刻同期化装置１０の時刻同期化処理を示すフローチャートである。 Then, with reference to FIGS. 3-5, the process of the time synchronizer 10 concerning embodiment of this invention is demonstrated. First, with reference to FIG. 3, the time synchronization processing of the time synchronization apparatus 10 according to the embodiment of the present invention will be described. FIG. 3 is a flowchart showing time synchronization processing of the time synchronization apparatus 10 according to the embodiment of the present invention.

オシレータ１１は、クロックパルスを生成して、生成したクロックパルスを分周回路１２に出力する（Ｓ１）。分周回路１２は、オシレータ１１から出力されたクロックパルスを分周して、分周したクロックパルスを時計回路１３に出力する（Ｓ２）。時計回路１３は、分周回路１２から出力されたクロックパルスに応じて、現在時刻を計時する（Ｓ３）。また、時計回路１３は、現在時刻情報を時刻補正回路１４、時刻情報送信部１５、及び正常受信時刻記憶部１６に出力する。 The oscillator 11 generates a clock pulse and outputs the generated clock pulse to the frequency divider circuit 12 (S1). The frequency divider circuit 12 divides the clock pulse output from the oscillator 11 and outputs the divided clock pulse to the clock circuit 13 (S2). The clock circuit 13 measures the current time according to the clock pulse output from the frequency divider circuit 12 (S3). The clock circuit 13 also outputs the current time information to the time correction circuit 14, the time information transmission unit 15, and the normal reception time storage unit 16.

時刻情報送信部１５は、現在時刻が時刻同期タイミングとなったか否かを判定する（Ｓ４）。現在時刻が時刻同期タイミングとなっていない場合（Ｓ４：Ｎｏ）、時刻情報送信部１５は、時計回路１３から送信された時刻情報を情報処理装置４０ａ、４０ｂに送信しない。一方、現在時刻が時刻同期タイミングとなった場合（Ｓ４：Ｙｅｓ）、時計回路１３から送信された時刻情報を情報処理装置４０ａ、４０ｂに送信する。ここで、時刻情報を常時送信するようにしている場合、ここでの判定は行わないようにしてもよい。一方、時刻情報を所定の間隔毎に送信するようにしている場合、時刻情報送信部１５は、例えば、時計回路１３から送信された時刻情報が時刻同期タイミングとなる時刻を示しているときに時刻情報を送信するようにする。 The time information transmitting unit 15 determines whether or not the current time has reached the time synchronization timing (S4). When the current time is not the time synchronization timing (S4: No), the time information transmission unit 15 does not transmit the time information transmitted from the clock circuit 13 to the information processing devices 40a and 40b. On the other hand, when the current time becomes the time synchronization timing (S4: Yes), the time information transmitted from the clock circuit 13 is transmitted to the information processing devices 40a and 40b. Here, when time information is constantly transmitted, the determination here may not be performed. On the other hand, when the time information is transmitted at predetermined intervals, the time information transmission unit 15 performs the time when the time information transmitted from the clock circuit 13 indicates the time that is the time synchronization timing, for example. Send information.

情報処理装置４０ａ、４０ｂのそれぞれは、時刻情報送信部１５から送信された時刻情報が示す時刻で、それぞれの現在時刻を同期する（Ｓ５）。これによって、情報処理装置４０ａ、４０ｂの現在時刻が、時刻同期化装置１の現在時刻と同期される。なお、図１では、情報処理装置４０ａ、４０ｂの２つのみを例示しているが、情報処理装置の数は、これに限られない。情報処理装置は、１つ以上であれば、任意の数を時刻同期化装置１０と接続され、その現在時刻が同期されるようにしてよい。 Each of the information processing devices 40a and 40b synchronizes their current times with the time indicated by the time information transmitted from the time information transmission unit 15 (S5). Thereby, the current time of the information processing devices 40a and 40b is synchronized with the current time of the time synchronization device 1. In FIG. 1, only two of the information processing apparatuses 40a and 40b are illustrated, but the number of information processing apparatuses is not limited to this. An arbitrary number of information processing apparatuses may be connected to the time synchronization apparatus 10 so that their current times are synchronized.

続いて、図４を参照して、本発明の実施の形態にかかる時刻同期化装置の時刻補正処理について説明する。図４は、本発明の実施の形態にかかる時刻同期化装置の時刻補正処理を示すフローチャートである。 Then, with reference to FIG. 4, the time correction process of the time synchronizer concerning embodiment of this invention is demonstrated. FIG. 4 is a flowchart showing time correction processing of the time synchronization apparatus according to the embodiment of the present invention.

時刻補正回路１４は、外部基準時計２０からの正時パルスの出力をチェックする（Ｓ６）。正時パルスの出力を検出していない場合（Ｓ６：Ｎｏ）、時刻補正回路１４は、正時パルスのチェックを繰り返す（Ｓ６）。正時パルスが出力されたことを検出した場合（Ｓ６：Ｙｅｓ）、時刻補正回路１４は、そのときに時計回路１３から出力されている時刻情報を取得する（Ｓ７）。時刻補正回路１４は、取得した時刻情報が示す現在時刻と、正時パルスが出力される正時とを比較する（Ｓ８）。時刻補正回路１４は、比較結果に基づいて、分周回路１２の分周比を調整する（Ｓ９）。そして、時刻補正回路１４は、ステップＳ６に戻る。 The time correction circuit 14 checks the output of the hourly pulse from the external reference clock 20 (S6). When the output of the hourly pulse is not detected (S6: No), the time correction circuit 14 repeats the check of the hourly pulse (S6). When it is detected that the hourly pulse is output (S6: Yes), the time correction circuit 14 acquires the time information output from the clock circuit 13 at that time (S7). The time correction circuit 14 compares the current time indicated by the acquired time information with the hour on which the hour pulse is output (S8). The time correction circuit 14 adjusts the frequency dividing ratio of the frequency dividing circuit 12 based on the comparison result (S9). Then, the time correction circuit 14 returns to step S6.

続いて、図５を参照して、本発明の実施の形態にかかる時刻同期化装置のオシレータ劣化検出処理について説明する。図５は、本発明の実施の形態にかかる時刻同期化装置のオシレータ劣化検出処理を示すフローチャートである。 Subsequently, the oscillator deterioration detection process of the time synchronization apparatus according to the embodiment of the present invention will be described with reference to FIG. FIG. 5 is a flowchart showing an oscillator deterioration detection process of the time synchronization apparatus according to the embodiment of the present invention.

正常受信時刻記憶部１６は、外部基準時計２０からの正時パルスの出力をチェックする（Ｓ１０）。正時パルスが出力されていない場合（Ｓ１０：Ｎｏ）、正常受信時刻記憶部１６は、正時パルスのチェックを繰り返す（Ｓ１０）。正時パルスが出力されたことを検出した場合（Ｓ１０：Ｙｅｓ）、正常受信時刻記憶部１６は、そのときに時計回路１３から出力されている時刻情報を取得して保持する（Ｓ１１）。 The normal reception time storage unit 16 checks the output of the hourly pulse from the external reference clock 20 (S10). When the hourly pulse is not output (S10: No), the normal reception time storage unit 16 repeats the check of the hourly pulse (S10). When it is detected that the hourly pulse is output (S10: Yes), the normal reception time storage unit 16 acquires and holds the time information output from the clock circuit 13 at that time (S11).

制御プロセッサ１７は、正常受信時刻記憶部１６に保持されている時刻情報を取得する。ここでの時刻情報の取得タイミングは、任意のタイミングとしてよい。例えば、正時パルスの検出に応じて正常受信時刻記憶部１６に時刻情報が保持されたときに、制御プロセッサ１７が即時取得するようにしてもよい。また、時刻補正回路１４から分周比の調整（Ｓ９）の終了時に割り込み信号を制御プロセッサ１７に出力するようにして、制御プロセッサ１７がその割り込み信号に応じて取得するようにしてもよい。 The control processor 17 acquires time information held in the normal reception time storage unit 16. The time information acquisition timing here may be any timing. For example, when the time information is held in the normal reception time storage unit 16 in response to detection of the hourly pulse, the control processor 17 may acquire the information immediately. Alternatively, an interrupt signal may be output to the control processor 17 at the end of the division ratio adjustment (S9) from the time correction circuit 14, and the control processor 17 may acquire the interrupt signal in response to the interrupt signal.

制御プロセッサ１７は、取得した時刻情報が示す現在時刻と、正時パルスが出力される正時とを比較して（Ｓ１２）、それらの時刻の差が所定の閾値よりも大きいか否かを判定する（Ｓ１３）。時刻の差が所定の閾値よりも大きい場合（Ｓ１３：Ｙｅｓ）、制御プロセッサ１７は、アラームをＲＡＳプロセッサ３０に通知する（Ｓ１４）。時刻の差が所定の閾値よりも大きい場合（Ｓ１３：Ｎｏ）、制御プロセッサ１７は、アラームは通知しない。一方、正常受信時刻記憶部１６は、再びステップＳ１０を繰り返す。 The control processor 17 compares the current time indicated by the acquired time information with the hour on which the hourly pulse is output (S12), and determines whether or not the difference between these times is greater than a predetermined threshold value. (S13). When the time difference is larger than the predetermined threshold (S13: Yes), the control processor 17 notifies the RAS processor 30 of an alarm (S14). When the time difference is larger than the predetermined threshold (S13: No), the control processor 17 does not notify the alarm. On the other hand, the normal reception time storage unit 16 repeats Step S10 again.

以上に説明した処理によれば、制御プロセッサ１７によって、正時から正時までの間に、現在時刻の誤差がどの位発生したかを容易に計算し、オシレータ１１の劣化を検出することができる。ここで、正時受信時刻記憶部１６が正時パルスを検出してから時刻情報を保持するまでに遅延が発生する場合は、誤差を計算する際にその遅延時間を考慮するようにしてもよい。例えば、正時受信時刻記憶部１６によって正時パルスが検出されてからある時間経過後の時刻情報が保持される場合には、時刻情報が示す現在時刻をその経過時間分さかのぼった時刻に補正して計算をするようにしてもよい。 According to the processing described above, the control processor 17 can easily calculate how much current time error has occurred between the hour and the hour and detect the deterioration of the oscillator 11. . Here, in the case where a delay occurs between the time when the hour reception time storage unit 16 detects the hour pulse and the time information is held, the delay time may be taken into account when calculating the error. . For example, when the time information after a certain period of time has elapsed since the detection of the hourly pulse by the hourly reception time storage unit 16, the current time indicated by the time information is corrected to a time that goes back by the elapsed time. You may make it calculate.

ここで、通常、高精度と言われているオシレータは、±１０〜±３０ｐｐｍの精度を有している。さらに高精度なオシレータも製品化されており、そのオシレータは、±３〜±５ｐｐｍの精度を有している。これらのオシレータの経年変化は、およそ±１ｐｐｍ／年である。時刻同期化装置のように高精度が要求される装置では、高精度なオシレータが使用されている。±３ｐｐｍのオシレータを使用した場合、２４時間での誤差は、およそ±２５０ｍｓ以内となる。そのため、この場合には、制御プロセッサ１７によって計算した誤差が±２５０ｍｓを越えているときは、オシレータ１１の精度が期待値よりも劣化していることになるため、ＲＡＳプロセッサ３０にアラームを通知するようにする。 Here, the oscillator, which is usually said to have high accuracy, has an accuracy of ± 10 to ± 30 ppm. Furthermore, a highly accurate oscillator has been commercialized, and the oscillator has an accuracy of ± 3 to ± 5 ppm. The aging of these oscillators is approximately ± 1 ppm / year. In a device that requires high accuracy such as a time synchronization device, a high-accuracy oscillator is used. When a ± 3 ppm oscillator is used, the error at 24 hours is approximately within ± 250 ms. Therefore, in this case, when the error calculated by the control processor 17 exceeds ± 250 ms, the accuracy of the oscillator 11 is deteriorated from the expected value, so the RAS processor 30 is notified of an alarm. Like that.

また、本実施の形態では、時刻補正回路１４による現在時刻の補正に利用される正時パルスと時刻情報をそのまま、オシレータ１１の劣化の検出に利用するようにしている。つまり、本実施の形態によれば、時刻補正機能を利用して、多くの機能追加無しにオシレータ１１の劣化を検出することが可能となる。よって、低いコストで、オシレータの劣化を容易に検出することが可能となる。 In the present embodiment, the hourly pulse and time information used for correcting the current time by the time correction circuit 14 are used as they are for detecting the deterioration of the oscillator 11. That is, according to the present embodiment, it is possible to detect deterioration of the oscillator 11 without adding many functions by using the time correction function. Therefore, it is possible to easily detect the deterioration of the oscillator at a low cost.

本発明の他の実施の形態．
本発明の他の実施の形態として、ＲＡＳプロセッサ３０を管理端末３１が有するプロセッサとし、情報処理装置４０ａ、４０ｂを運用系のサーバ４１ａ及びその待機系のサーバ４１ｂとして構成することも可能である。 Another embodiment of the present invention.
As another embodiment of the present invention, the RAS processor 30 may be a processor included in the management terminal 31, and the information processing devices 40a and 40b may be configured as an active server 41a and a standby server 41b.

管理端末３１は、ＲＡＳプロセッサ３０の他に、任意の情報を表示する表示装置（図示せず）を有する。そして、ＲＡＳプロセッサ３０は、制御プロセッサ１７から送信されたアラームに応じて、オシレータ１１が劣化している旨を通知する表示を表示装置に表示する。ここで、アラームの内容及び表示装置に表示される内容は、制御プロセッサ１７で比較した時刻の差が閾値を超えていると検出した結果を示すものであれば、どのような情報であってもよい。例えば、単純に、比較した時刻の差が閾値を超えたことのみを通知する内容であってもよく、さらに時刻の差の値も含まれていてもよい。 In addition to the RAS processor 30, the management terminal 31 has a display device (not shown) that displays arbitrary information. In response to the alarm transmitted from the control processor 17, the RAS processor 30 displays a display for notifying that the oscillator 11 has deteriorated on the display device. Here, the content of the alarm and the content displayed on the display device may be any information as long as it indicates a result of detecting that the time difference compared by the control processor 17 exceeds the threshold value. Good. For example, the content may simply be notified that the difference in the compared time exceeds the threshold, and the value of the time difference may also be included.

サーバ４１ａ、４１ｂのそれぞれは、少なくとも１つの情報処理装置と接続される。それらの情報処理装置は、例えば、ＰＣ（Personal Computer）である。それらの情報処理装置は、サーバ４１ａ、４１ｂのクライアントとして機能し、サーバ４１ａ、４１ｂから任意のサービスの提供を受ける。なお、厳密には、情報処理装置は、運用系のサーバ４１ａのみからサービスの提供を受ける。運用系のサーバ４１ａに異常が発生した場合、待機系のサーバ４１ｂが、運用系のサーバ４１ａに代わって、運用系としてサーバ４１ａの動作を引き継ぎ、情報処理装置へのサービスの提供を継続する。時刻同期化装置１０は、このようにサーバ４１ａ、４１ｂの運用系と待機系が切り替わったときにも、現在時刻に基づいた処理の整合性が保たれるように、サーバ４１ａ、４１ｂの現在時刻を同一の時刻に同期するように動作している。 Each of the servers 41a and 41b is connected to at least one information processing apparatus. These information processing apparatuses are, for example, PCs (Personal Computers). These information processing apparatuses function as clients of the servers 41a and 41b and receive provision of arbitrary services from the servers 41a and 41b. Strictly speaking, the information processing apparatus receives a service from only the active server 41a. When an abnormality occurs in the active server 41a, the standby server 41b takes over the operation of the server 41a as the active system in place of the active server 41a, and continues to provide services to the information processing apparatus. The time synchronizer 10 is configured so that the current time of the servers 41a and 41b is maintained so that the consistency of processing based on the current time is maintained even when the active system and the standby system of the servers 41a and 41b are switched in this way. Are synchronized to the same time.

上述したように、本実施の形態では、オシレータの誤差を検出する手段を実装することにより、オシレータの経年変化を自動で検出することができる。そして、検出した経年変化をアラームとして通知して、オシレータ１１の交換を要求することで時刻同期化装置１０の現在時刻の精度を維持することができる。 As described above, in the present embodiment, it is possible to automatically detect the secular change of the oscillator by mounting the means for detecting the error of the oscillator. The accuracy of the current time of the time synchronizer 10 can be maintained by notifying the detected secular change as an alarm and requesting replacement of the oscillator 11.

これによれば、サーバ４１ａ、４１ｂが現在時刻のズレにシビアなサービスを提供するサーバであったとしても、オシレータ１１が許容範囲を上回る程度に劣化した時点で、それを検出して通知することができる。そのため、オシレータ１１の劣化に気付かないまま運用を継続するような事態を防止することができ、サーバ４１ａ、４１ｂが提供するサービスの品質を向上することができる。 According to this, even if the servers 41a and 41b are servers that provide services that are severe with respect to the current time difference, when the oscillator 11 deteriorates to an extent that exceeds the allowable range, it is detected and notified. Can do. Therefore, it is possible to prevent a situation where the operation is continued without noticing the deterioration of the oscillator 11, and it is possible to improve the quality of service provided by the servers 41a and 41b.

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。 Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention.

本実施の形態では、本発明を、情報処理装置の時刻を同期化する時刻同期化装置に適用した場合について例示したが、本発明の適用対象は、オシレータが生成したクロックパルスに基づいて現在時刻を計時する装置であれば、これに限られない。つまり、本発明の適用対象は、他装置に現在時刻を同期する装置でなくてもよい。例えば、オシレータ及び時計回路を有し、その時計回路が計時する現在時刻に基づいて動作する装置に適用するようにしてもよい。 In the present embodiment, the case where the present invention is applied to a time synchronization apparatus that synchronizes the time of an information processing apparatus has been exemplified. However, the application target of the present invention is the current time based on a clock pulse generated by an oscillator. If it is a device which measures time, it will not be restricted to this. That is, the application target of the present invention may not be a device that synchronizes the current time with another device. For example, the present invention may be applied to an apparatus having an oscillator and a clock circuit and operating based on the current time measured by the clock circuit.

本実施の形態では、正時に出力される正時パルスの出力を検出したときに、時刻補正回路１４及び正時受信時刻記憶部１６のそれぞれが、分周比の調整及び時刻情報の保持のそれぞれを行うようにしているが、それぞれの動作を行うタイミングは、これに限られない。つまり、正時ではなく、所定の時刻に出力されるパルスの出力を検出したときに、それぞれの動作を行うようにしてもよい。例えば、午前７時といった正時ではなく、午後７時７分７秒といった正時以外の時刻を動作タイミングとしてもよい。 In the present embodiment, when the output of the hourly pulse output at the hour is detected, the time correction circuit 14 and the hourly reception time storage unit 16 respectively adjust the division ratio and hold the time information. However, the timing of performing each operation is not limited to this. That is, each operation may be performed when an output of a pulse output at a predetermined time is detected instead of at the normal time. For example, the operation timing may be a time other than the normal time such as 7: 7: 7 instead of the normal time such as 7 am.

本実施の形態では、正時パルスの出力を検出したときに、時刻補正回路１４及び正時受信時刻記憶部１６のそれぞれが、分周比の調整及び時刻情報の保持のそれぞれを行うようにしているが、それぞれの動作のトリガとするものは、これに限られない。例えば、外部基準時計２０から正確な現在時刻を示す時刻情報を出力するようにし、時刻補正回路１４及び正時受信時刻記憶部１６のそれぞれが、その時刻情報が示す現在時刻が正時であることを検出したときに、分周比の調整及び時刻情報の保持のそれぞれを行うようにしてもよい。 In this embodiment, when the output of the hourly pulse is detected, each of the time correction circuit 14 and the hourly reception time storage unit 16 adjusts the division ratio and holds the time information, respectively. However, the trigger for each operation is not limited to this. For example, the time information indicating the accurate current time is output from the external reference clock 20, and each of the time correction circuit 14 and the correct time reception time storage unit 16 indicates that the current time indicated by the time information is the correct time. When this is detected, the division ratio may be adjusted and the time information may be held.

１、２時刻同期化システム
９オシレータ劣化検出システム
１０時刻同期化装置
１１、９１オシレータ
１２、９２分周回路
１３、９３時計回路
１４時刻補正回路
１５時刻情報送信部
１６正時受信時刻記憶部
１７制御プロセッサ
２０外部基準時計
３０ＲＡＳプロセッサ
３１管理端末
４０ａ、４０ｂ情報処理装置
４１ａ、４１ｂサーバ
９０オシレータ劣化検出装置
９４補正回路
９５検出部
９９外部基準時計部 DESCRIPTION OF SYMBOLS 1, 2 Time synchronization system 9 Oscillator deterioration detection system 10 Time synchronization apparatus 11, 91 Oscillator 12, 92 Frequency dividing circuit 13, 93 Clock circuit 14 Time correction circuit 15 Time information transmission part 16 Time reception reception time memory part 17 Control Processor 20 External reference clock 30 RAS processor 31 Management terminals 40a and 40b Information processing devices 41a and 41b Server 90 Oscillator deterioration detection device 94 Correction circuit 95 Detection unit 99 External reference clock unit

Claims

An oscillator that generates and outputs a clock signal;
A frequency dividing circuit that divides and outputs the clock signal output from the oscillator;
A clock circuit that counts the current time according to the clock signal output from the frequency divider, and outputs current time information indicating the current time according to the clock of the current time;
When the output of a predetermined time signal output at a predetermined time from the external reference clock unit is detected, the current time information output from the clock circuit is acquired, and the current time indicated by the acquired current time information and the predetermined time by comparing the time, a correction circuit for correcting the frequency division ratio of the frequency divider according to their difference,
The current time information output from the timepiece circuit to the correction circuit when the output of the signal at a predetermined time from the external reference timepiece unit to the correction circuit is detected, and the current time indicated by the acquired current time information And the predetermined time, and detecting that the difference between the times exceeds a predetermined threshold as deterioration of the oscillator ,
Oscillator deterioration detection device.

The oscillator deterioration detection apparatus according to claim 1, wherein when the detection unit detects that the time difference exceeds a predetermined threshold value, the detection unit notifies the detection result to the outside.

The oscillator deterioration detection device is a time synchronization device that transmits the current time information to the at least one information processing device in order to synchronize the current time of at least one information processing device with the current time of the clock circuit. The oscillator deterioration detection device according to claim 1 or 2.

The oscillator deterioration detection device according to claim 2, wherein the detection unit transmits the detection result information to a detection result display device that displays the detection result in response to reception of detection result information indicating the detection result.

The oscillator deterioration detection apparatus according to claim 3, wherein the information processing apparatus is a server.

The oscillator deterioration detection device synchronizes the current time of two or more servers with the current time of the clock circuit,
The two or more servers include an active server and a standby server,
The oscillator deterioration detection device according to claim 5.

The oscillator deterioration detection device according to claim 1, wherein the predetermined time signal is a normal time pulse output at a predetermined normal time.

An oscillator generates and outputs a clock signal;
Dividing and outputting the clock signal output from the oscillator;
Measuring the current time according to the divided clock signal;
Outputting current time information indicating the current time according to the time of the current time;
The current time information output when the output of the predetermined time signal output at a predetermined time is detected from the external reference clock unit is acquired, and the current time indicated by the acquired current time information and the predetermined time are obtained. In comparison , correcting the division ratio in the division according to the difference between them ,
The current time information output when the output of the predetermined time signal from the external reference clock unit is detected is acquired, the current time indicated by the acquired current time information is compared with the predetermined time, Detecting that the difference in time exceeds a predetermined threshold as deterioration of the oscillator ;
An oscillator deterioration detection method comprising: