JP5691551B2 - Magnetoresistive element, manufacturing method thereof, and semiconductor memory device - Google Patents

Magnetoresistive element, manufacturing method thereof, and semiconductor memory device Download PDF

Info

Publication number
JP5691551B2
JP5691551B2 JP2011011546A JP2011011546A JP5691551B2 JP 5691551 B2 JP5691551 B2 JP 5691551B2 JP 2011011546 A JP2011011546 A JP 2011011546A JP 2011011546 A JP2011011546 A JP 2011011546A JP 5691551 B2 JP5691551 B2 JP 5691551B2
Authority
JP
Japan
Prior art keywords
insulating film
film
layer
free layer
etching stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011011546A
Other languages
Japanese (ja)
Other versions
JP2012156172A (en
Inventor
射場 義久
義久 射場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2011011546A priority Critical patent/JP5691551B2/en
Publication of JP2012156172A publication Critical patent/JP2012156172A/en
Application granted granted Critical
Publication of JP5691551B2 publication Critical patent/JP5691551B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気抵抗素子、その製造方法、及び、半導体記憶装置に関するものであり、例えば、熱安定性指標Δを大きくするための手段に関するものである。   The present invention relates to a magnetoresistive element, a method for manufacturing the same, and a semiconductor memory device. For example, the present invention relates to a means for increasing a thermal stability index Δ.

従来、強磁性トンネル接合(MTJ;Magnetic Tunnel Junction)素子は、再生用磁気ヘッドを構成する磁気センサ部として、或いは、磁気ランダムアクセスメモリ装置(MRAM;MagneticRandom Access Memory)の情報記憶部として用いられている。   2. Description of the Related Art Conventionally, a ferromagnetic tunnel junction (MTJ) element is used as a magnetic sensor unit constituting a reproducing magnetic head or as an information storage unit of a magnetic random access memory device (MRAM; Magnetic Random Access Memory). Yes.

強磁性トンネル接合素子は、反強磁性層からなるピンニング層、強磁性層からなるピンド層、MgO等のトンネル絶縁膜、及び、強磁性層からなるフリー層を順次積層した構造からなり、膜厚方向に電流が流れるように構成されている。   A ferromagnetic tunnel junction element has a structure in which a pinning layer composed of an antiferromagnetic layer, a pinned layer composed of a ferromagnetic layer, a tunnel insulating film such as MgO, and a free layer composed of a ferromagnetic layer are sequentially laminated. It is comprised so that an electric current may flow in a direction.

この強磁性トンネル接合素子において、フリー層の磁化方向がピンド層の磁化方向と平行の時にトンネル電流が流れやすくなるため低抵抗状態となり、両者が反平行の時にトンネル電流が流れにくくなるため高抵抗状態となる。この抵抗状態の差により磁気記録媒体に書き込まれた磁気情報を読み取ったり、或いは、「0」または「1」の情報を記憶する。   In this ferromagnetic tunnel junction device, when the magnetization direction of the free layer is parallel to the magnetization direction of the pinned layer, the tunnel current easily flows, so that the resistance state is low, and when both are antiparallel, the tunnel current does not easily flow. It becomes a state. The magnetic information written on the magnetic recording medium is read or the information “0” or “1” is stored due to the difference in resistance state.

近年、MTJ素子に直接に書き込み電流を供給し、この書き込み電流の向きによってMTJ素子に情報を記録する所謂スピン注入型MRAMが注目を集めている(例えば、特許文献1参照)。近年の大記憶容量化の要請に伴ってスピン注入型MRAM素子においても、メモリサイズの縮小化が進んでおり、縮小化に伴って書き込み電流の低減化が図られている。   In recent years, a so-called spin-injection MRAM that supplies a write current directly to an MTJ element and records information in the MTJ element according to the direction of the write current has attracted attention (for example, see Patent Document 1). With the recent demand for a large storage capacity, the memory size of a spin-injection MRAM device is also being reduced, and the write current is being reduced along with the reduction.

特開2009−212156号公報JP 2009-212156 A

しかし、縮小化に伴って書き込み電流は小さくなるものの、熱により磁化反転が生じやすくなるという熱的安定性の低下が問題となる。磁気抵抗素子としての特性を維持するためには、熱による磁化の反転が起こらないように、熱安定性指標Δを一定以上に確保する必要がある。   However, although the write current is reduced with the reduction in size, there is a problem of a decrease in thermal stability in which magnetization reversal is likely to occur due to heat. In order to maintain the characteristics as a magnetoresistive element, it is necessary to ensure the thermal stability index Δ at a certain level or more so that magnetization reversal due to heat does not occur.

なお、熱安定性指標Δは、Mをフリー層の飽和磁化、Vをフリー層の体積、Hをフリー層の異方性磁界、Tを絶対温度、kをボルツマン定数とすると、
Δ=(M・V・H)/(2kT) ・・・(1)
で表わされる。したがって、熱安定性指標Δは、素子の縮小化に伴うフリー層の体積Vの減少とともに低下するので、素子特性が不安定化することになる。
Incidentally, the thermal stability index delta, saturation magnetization of the free layer M s, the volume of the free layer V, anisotropy field of the H k free layer, absolute temperature T, when the k b is Boltzmann constant,
Δ = (M s · V · H k) / (2k b T) ··· (1)
It is represented by Therefore, since the thermal stability index Δ decreases with a decrease in the volume V of the free layer accompanying the reduction of the element, the element characteristics become unstable.

また、式(1)から明らかなように、熱安定性指標Δは温度Tに反比例するために、素子の温度上昇によって、熱安定性指標Δが低下し、素子特性が不安定化するという問題もある。   Further, as apparent from the equation (1), since the thermal stability index Δ is inversely proportional to the temperature T, the thermal stability index Δ decreases due to the temperature rise of the element, and the element characteristics become unstable. There is also.

したがって、本発明は、スピン注入型磁気抵抗素子の熱安定性指標Δを応力制御により大きくすることを目的とする。   Accordingly, an object of the present invention is to increase the thermal stability index Δ of the spin-injection magnetoresistive element by stress control.

開示する一観点からは、下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、前記少なくともフリー層の側面を被覆する絶縁膜と、前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、前記エッチングストッパー膜の応力と前記フリー層の磁歪定数との積が負になることを特徴とする磁気抵抗素子が提供される。 From one aspect to be disclosed, an antiferromagnetic layer, a pinned layer, a tunnel insulating film, a free layer, a cap layer, an etching stopper film, a hard mask, and an upper electrode provided in this order on the lower electrode from the lower electrode side, and at least the above An insulating film that covers all sides of the free layer, and an interlayer insulating film that covers the side of the insulating film and has a composition different from that of the insulating film, the stress of the etching stopper film and the magnetostriction constant of the free layer There is provided a magnetoresistive element characterized in that the product of

また、開示する別の観点からは、下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、前記少なくともフリー層の側面を被覆する絶縁膜と、前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、前記絶縁膜の応力が、前記フリー層の磁歪定数との積が正で且つ絶対値が1GPa以上であることを特徴とする磁気抵抗素子が提供される。 Further, from another viewpoint to be disclosed, an antiferromagnetic layer, a pinned layer, a tunnel insulating film, a free layer, a cap layer, an etching stopper film, a hard mask, and an upper electrode provided in order from the lower electrode side on the lower electrode; An insulating film that covers at least the entire side surface of the free layer; and an interlayer insulating film that covers the side surface of the insulating film and has a composition different from that of the insulating film. There is provided a magnetoresistive element characterized by having a positive product of the magnetostriction constant and an absolute value of 1 GPa or more.

また、開示する別の観点からは、下部電極上に、順に反強磁性層、ピンド層、トンネル絶縁膜、フリー層及びキャップ層を成膜する工程と、前記キャップ層上に、前記フリー層の磁歪定数との積が負になる応力を有する条件でエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜上にハードマスクを成膜する工程と、前記下部電極、反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜及びハードマスクを覆うように絶縁膜を堆積する工程と、前記絶縁膜の側面を覆うように、前記絶縁膜とは組成の異なる層間絶縁膜を形成する工程と、前記ハードマスク上に上部電極を形成する工程とを有することを特徴とする磁気抵抗素子の製造方法が提供される。 From another viewpoint disclosed, an antiferromagnetic layer, a pinned layer, a tunnel insulating film, a free layer, and a cap layer are sequentially formed on the lower electrode, and the free layer is formed on the cap layer. A step of forming an etching stopper film under a condition having a stress that makes the product of the magnetostriction constant negative, a step of forming a hard mask on the etching stopper film, the lower electrode, the antiferromagnetic layer, the pinned layer, A step of depositing an insulating film so as to cover the tunnel insulating film, the free layer, the cap layer, the etching stopper film and the hard mask; and an interlayer insulating film having a composition different from that of the insulating film so as to cover a side surface of the insulating film. There is provided a method for manufacturing a magnetoresistive element , comprising a step of forming and a step of forming an upper electrode on the hard mask.

また、開示するさらに別の観点からは、上述の磁気抵抗素子を、メモリセルの情報記憶部として用いたことを特徴とする半導体記憶装置が提供される。   From another viewpoint to be disclosed, a semiconductor memory device using the above-described magnetoresistive element as an information storage portion of a memory cell is provided.

開示の磁気抵抗素子、その製造方法及び半導体記憶装置によれば、磁気抵抗素子の熱安定性指標Δを応力制御により大きくすることが可能になる。   According to the disclosed magnetoresistive element, manufacturing method thereof, and semiconductor memory device, the thermal stability index Δ of the magnetoresistive element can be increased by stress control.

フリー層における磁化容易軸及び磁化困難軸とスピンの向きの関係の説明図である。It is explanatory drawing of the relationship between the magnetization easy axis | shaft in a free layer, a magnetization difficult axis | shaft, and the direction of a spin. 保磁力Hcを大きくする場合の磁歪定数λと印加する応力の関係の説明図である。It is explanatory drawing of the relationship between the magnetostriction constant (lambda) and the applied stress in the case of making the coercive force Hc large. 本発明の実施の形態の磁気抵抗素子の概念的斜視図である。It is a notional perspective view of the magnetoresistive element of an embodiment of the invention. 本発明の実施の形態の磁気抵抗素子の作用効果の説明図である。It is explanatory drawing of the effect of the magnetoresistive element of embodiment of this invention. 本発明の実施の形態の磁気抵抗素子の途中までの製造プロセスの説明図である。It is explanatory drawing of the manufacturing process to the middle of the magnetoresistive element of embodiment of this invention. 本発明の実施の形態の磁気抵抗素子の図5以降の途中までの製造プロセスの説明図である。It is explanatory drawing of the manufacturing process until the middle of FIG. 5 or subsequent of the magnetoresistive element of embodiment of this invention. 本発明の実施の形態の磁気抵抗素子の図6以降の途中までの製造プロセスの説明図である。It is explanatory drawing of the manufacturing process to the middle after FIG. 6 of the magnetoresistive element of embodiment of this invention. 本発明の実施の形態の磁気抵抗素子の図7以降の製造プロセスの説明図である。It is explanatory drawing of the manufacturing process after FIG. 7 of the magnetoresistive element of embodiment of this invention. 本発明の実施の形態の他の磁気抵抗素子の概念的斜視図である。It is a conceptual perspective view of the other magnetoresistive element of embodiment of this invention. 本発明の実施の形態の他の磁気抵抗素子の作用効果の説明図である。It is explanatory drawing of the effect of the other magnetoresistive element of embodiment of this invention. 本発明の実施の形態の他の磁気抵抗素子の途中までの製造プロセスの説明図である。It is explanatory drawing of the manufacturing process to the middle of the other magnetoresistive element of embodiment of this invention. 本発明の実施の形態の他の磁気抵抗素子の図11以降の途中までの製造プロセスの説明図である。It is explanatory drawing of the manufacturing process to the middle after FIG. 11 of the other magnetoresistive element of embodiment of this invention. 本発明の実施の形態の他の磁気抵抗素子の図12以降の製造プロセスの説明図である。It is explanatory drawing of the manufacturing process after FIG. 12 of the other magnetoresistive element of embodiment of this invention. 本発明の実施例1の半導体記憶装置の途中までの製造プロセスの説明図である。It is explanatory drawing of the manufacturing process to the middle of the semiconductor memory device of Example 1 of this invention. 本発明の実施例1の半導体記憶装置の図14以降の途中までの製造プロセスの説明図である。It is explanatory drawing of the manufacturing process until the middle of FIG. 14 or subsequent of the semiconductor memory device of Example 1 of this invention. 本発明の実施例1の半導体記憶装置の図15以降の途中までの製造プロセスの説明図である。FIG. 16 is an explanatory diagram of the manufacturing process up to the middle of FIG. 15 and subsequent drawings of the semiconductor memory device according to Example 1 of the present invention; 本発明の実施例1の半導体記憶装置の図16以降の途中までの製造プロセスの説明図である。FIG. 17 is an explanatory diagram of the manufacturing process up to the middle of FIG. 16 and subsequent drawings of the semiconductor memory device according to Example 1 of the present invention; 本発明の実施例1の半導体記憶装置の図17以降の途中までの製造プロセスの説明図である。FIG. 18 is an explanatory diagram of the manufacturing process up to the middle of FIG. 17 and subsequent drawings of the semiconductor memory device according to Example 1 of the present invention; 本発明の実施例1の半導体記憶装置の図18以降の途中までの製造プロセスの説明図である。FIG. 19 is an explanatory diagram of the manufacturing process up to the middle of FIG. 18 and subsequent drawings of the semiconductor memory device according to Example 1 of the present invention; 本発明の実施例1の半導体記憶装置の図19以降の製造プロセスの説明図である。FIG. 20 is an explanatory diagram of the manufacturing process of FIG. 19 and subsequent drawings of the semiconductor memory device according to Example 1 of the present invention;

ここで、熱安定性指標Δについて検討する。上述のように、熱安定性指標Δは、Mをフリー層の飽和磁化、Vをフリー層の体積、Hをフリー層の異方性磁界、Tを絶対温度、kをボルツマン定数とすると、
Δ=(M・V・H)/(2kT) ・・・(1)
で表わされる。
Here, the thermal stability index Δ is examined. As described above, the thermal stability index Δ is expressed as follows: M s is the saturation magnetization of the free layer, V is the volume of the free layer, H k is the anisotropic magnetic field of the free layer, T is the absolute temperature, and k b is the Boltzmann constant. Then
Δ = (M s · V · H k) / (2k b T) ··· (1)
It is represented by

一方、磁性体に着磁した方向とは逆方向の磁場を加えて、種々の磁化過程を取りながらも磁化が0になる時の磁場を持って、磁化反転の容易性を見積もる値として保磁力(抗磁力)Hがある。この保磁力Hは、異方性磁界Hとの間に下記の関係がある。
∝H ・・・(2)
したがって、保磁力Hを増大させると異方性磁界Hを増大させることができ、その結果、熱安定性指標Δを向上することができる。
On the other hand, by applying a magnetic field in the direction opposite to the direction magnetized on the magnetic material, the magnetic field at the time when the magnetization becomes 0 while taking various magnetization processes is used, and the coercive force is a value for estimating the ease of magnetization reversal. there are (coercivity) H c. The coercivity H c is related below between the anisotropy field H k.
H c ∝H k (2)
Thus, increasing the coercivity H c can be increased anisotropy field H k, as a result, it is possible to improve the thermal stability index delta.

この保磁力Hは、Hc1を磁性材料が有する固有値、Hc2を磁性体の形状に起因する値、λをフリー層の磁歪定数、σをフリー層の応力値、A及びBを定数とすると、
Hc=Hc1+Hc2+A・λ・σ/Ms+B ・・・(3)
で表わされる。
The coercive force H c is the eigenvalue with H c1 is a magnetic material, the value resulting from the shape of the magnetic and H c2 body, the magnetostriction constant of the free and λ layer, stress value of σ free layer, and the constants A and B Then
Hc = H c1 + H c2 + A · λ · σ / Ms + B (3)
It is represented by

したがって、第1項では材料的に制限が加わり、第2項では形状的に制限が加わるため、鋭意検討の結果、保磁力Hcの値を増大させるためには、第3項の値を増加させることが最も有効であるとの結論に至った。   Therefore, the first term is limited in terms of material and the second term is limited in terms of shape. As a result of intensive studies, in order to increase the value of the coercive force Hc, the value of the third term is increased. It was concluded that this is the most effective.

図1は、フリー層における磁化容易軸及び磁化困難軸とスピンの向きの関係の説明図である。フリー層はその形状により磁化容易軸と、それと直交する磁化困難軸を有しており、磁化容易軸の方が磁化困難軸よりも長い。即ち、フリー層の長手方向が磁化容易軸となる。   FIG. 1 is an explanatory diagram of the relationship between the easy and hard magnetization axes and the spin direction in the free layer. The free layer has an easy magnetization axis and a hard magnetization axis orthogonal to the free layer, and the easy magnetization axis is longer than the hard magnetization axis. That is, the longitudinal direction of the free layer is the easy axis of magnetization.

図2は、保磁力Hcを大きくする場合の磁歪定数λと印加する応力の関係の説明図である。図2(a)に示すように、フリー層の磁歪定数λが正の時には、フリー層の磁化容易軸方向に引っ張り応力を印加することで上記の式(3)における第3項を大きくすることができる。一方、図2(b)に示すように、フリー層の磁歪定数λが負の時には、フリー層の磁化容易軸方向に圧縮応力を印加することで上記の式(3)における第3項を大きくすることができる。   FIG. 2 is an explanatory diagram of the relationship between the magnetostriction constant λ and the applied stress when the coercive force Hc is increased. As shown in FIG. 2A, when the magnetostriction constant λ of the free layer is positive, the third term in the above formula (3) is increased by applying a tensile stress in the direction of the easy axis of the free layer. Can do. On the other hand, as shown in FIG. 2B, when the magnetostriction constant λ of the free layer is negative, the third term in the above equation (3) is increased by applying a compressive stress in the direction of the easy axis of the free layer. can do.

したがって、フリー層の磁歪定数λが正負のいずれの場合にも、フリー層の磁化容易軸方向に印加される応力の絶対値を大きくすることによって保磁力Hcを大きくすることができ、最終的にフリー層の熱安定性を向上することができる。   Therefore, in both cases where the magnetostriction constant λ of the free layer is positive or negative, the coercive force Hc can be increased by increasing the absolute value of the stress applied in the direction of the easy axis of the free layer. The thermal stability of the free layer can be improved.

図3は、本発明の実施の形態の磁気抵抗素子の概念的斜視図である。図3に示すように、本発明の実施の形態の磁気抵抗素子の素子部は、下地絶縁層11上に設けた下部電極12、反強磁性層13、ピンド層14、トンネル絶縁膜15、フリー層16、キャップ層17、エッチングストッパー膜18及びハードマスク19からなる。この素子部をその平坦部がフリー層16の位置より高くなるように絶縁膜20により被覆すると共に、その上に層間絶縁膜21を設け、その上に上部電極22を形成する。   FIG. 3 is a conceptual perspective view of the magnetoresistive element according to the embodiment of the present invention. As shown in FIG. 3, the element portion of the magnetoresistive element according to the embodiment of the present invention includes a lower electrode 12, an antiferromagnetic layer 13, a pinned layer 14, a tunnel insulating film 15, a free electrode provided on the base insulating layer 11. A layer 16, a cap layer 17, an etching stopper film 18, and a hard mask 19 are formed. The element portion is covered with an insulating film 20 so that the flat portion is higher than the position of the free layer 16, an interlayer insulating film 21 is provided thereon, and an upper electrode 22 is formed thereon.

この場合、下部電極12は、例えば、Ta膜とAl膜の積層構造で構成し、反強磁性層13としてはPtMnやIrMn等を用い、ピンド層14としては、CoFeBやNiFeの単層構造、或いは、CoFeB/Ru/CoFeB等の多層構造で形成する。また、トンネル絶縁膜15はMgOやAl−Oで構成する。   In this case, the lower electrode 12 is composed of, for example, a laminated structure of a Ta film and an Al film, PtMn, IrMn, or the like is used as the antiferromagnetic layer 13, and a single layer structure of CoFeB or NiFe is used as the pinned layer 14. Alternatively, a multilayer structure such as CoFeB / Ru / CoFeB is formed. The tunnel insulating film 15 is made of MgO or Al—O.

フリー層16は、CoFeBやNiFe等で構成するが、CoFeBの場合の磁歪定数λは負の値となる。キャップ層17としては、例えば、Taを用いる。また、エッチングストッパー膜18としては、フリー層16にフリー層16の磁歪定数λとの積が負になる応力を印加する応力調整層を兼ねるものである。したがって、磁歪定数λが負の場合には、引っ張り応力を有する膜になるようにRuやCrを用いて成膜条件により応力の値を制御する。成膜条件としては、ガス圧を高くするほど、また、印加電力を下げるほど引っ張り応力を大きくすることができる。応力の絶対値は200MPa以上が望ましく、上限はないものの、実用的には600MPa以下にする。   The free layer 16 is made of CoFeB, NiFe, or the like, but the magnetostriction constant λ in the case of CoFeB has a negative value. As the cap layer 17, for example, Ta is used. The etching stopper film 18 also serves as a stress adjustment layer that applies a stress that makes the product of the magnetostriction constant λ of the free layer 16 negative to the free layer 16. Therefore, when the magnetostriction constant λ is negative, the stress value is controlled by the film forming conditions using Ru or Cr so as to form a film having a tensile stress. As film forming conditions, the tensile stress can be increased as the gas pressure is increased and the applied power is decreased. The absolute value of stress is desirably 200 MPa or more, and although there is no upper limit, it is practically 600 MPa or less.

応力調整層を兼ねるエッチングストッパー膜18の応力が引っ張り応力であれば、それとは逆に縮もうとする力が働き、直下のフリー層16に圧縮応力を印加することになる。なお、キャップ層17は応力調整層に比べて非常に薄いので、フリー層16に与える応力の影響は限定的なものとなる。   If the stress of the etching stopper film 18 that also serves as the stress adjusting layer is a tensile stress, a force for contracting acts on the contrary, and a compressive stress is applied to the free layer 16 immediately below. Since the cap layer 17 is very thin compared to the stress adjustment layer, the influence of the stress on the free layer 16 is limited.

また、ハードマスク19としては、例えば、Taを用いる。カバー膜となる絶縁膜20は、SiC、SiN或いはSiCNをCVD法により成膜し、ここでも、成膜条件を振ることによって、フリー層16の磁歪定数λとの積が正になり且つ応力の絶対値が1GPa以上になるように調整する。なお、CoFeBの磁歪定数λは負であるので、CoFeBをフリー層として用いる場合には、圧縮応力になるようにする。また、成膜後にArイオンを注入することによっても圧縮応力を発生させることが可能であり、例えば、100keVの加速エネルギーで、1×1014cm−2のドーズ量で注入すれば良い。 As the hard mask 19, for example, Ta is used. The insulating film 20 serving as the cover film is formed by depositing SiC, SiN, or SiCN by the CVD method. Again, by changing the film forming conditions, the product of the free layer 16 and the magnetostriction constant λ becomes positive and the stress is increased. Adjust so that the absolute value is 1 GPa or more. Since the magnetostriction constant λ of CoFeB is negative, when CoFeB is used as the free layer, it is set to a compressive stress. Further, it is possible to generate a compressive stress by implanting Ar ions after film formation. For example, it may be implanted at a dose of 1 × 10 14 cm −2 with an acceleration energy of 100 keV.

層間絶縁膜21としては、SiO、SiOC、或いは、Low−k膜を用い、ここでも、フリー層16の磁歪定数λが負の場合には、−500MPa以上の圧縮応力を持つようにCVD法或いは塗布法により成膜する。なお、上部電極22としては、例えば、Cuを用い、ダマシン法を用いて形成する。 As the interlayer insulating film 21, a SiO 2 , SiOC, or Low-k film is used. Again, when the magnetostriction constant λ of the free layer 16 is negative, the CVD method is used so as to have a compressive stress of −500 MPa or more. Alternatively, the film is formed by a coating method. The upper electrode 22 is formed using, for example, Cu and a damascene method.

図4は、本発明の実施の形態の磁気抵抗素子の作用効果の説明図であり、図4(a)は応力印加状態の説明図であり、図4(b)は熱安定性指標Δの応力依存性の説明図である。図4(b)に示すように、熱安定性指標Δは応力調整層の応力が大きいほど、即ち、大きな引っ張り応力であるほど高くなり、また、絶縁膜20の応力が高圧縮応力である場合に、大きくなる。なお、応力調整層となるエッチングストッパー層18はフリー層16の直上にあるので、絶縁膜20より大きな影響を与える。   FIG. 4 is an explanatory diagram of the operation and effect of the magnetoresistive element according to the embodiment of the present invention, FIG. 4 (a) is an explanatory diagram of a stress application state, and FIG. It is explanatory drawing of stress dependence. As shown in FIG. 4B, the thermal stability index Δ increases as the stress of the stress adjustment layer increases, that is, as the tensile stress increases, and when the stress of the insulating film 20 is high compressive stress. It gets bigger. Note that the etching stopper layer 18 serving as a stress adjustment layer is directly above the free layer 16, and therefore has a greater influence than the insulating film 20.

次に、図5乃至図8を参照して、本発明の実施の形態の磁気抵抗素子の製造プロセスを説明する。まず、図5(a)に示すように、下地絶縁膜11上に下部電極12、反強磁性層13、ピンド層14、トンネル絶縁膜15、フリー層16、キャップ層17、エッチングストッパー膜18、ハードマスク19及びSiO等の絶縁膜ハードマスク23を順次積層する。ここでは、上述のように、エッチングストッパー膜18が応力調整層を兼ねるように、フリー層16の磁歪定数λとの積が負になり且つ絶対値が200MPa以上になるように成膜する。 Next, with reference to FIGS. 5 to 8, the manufacturing process of the magnetoresistive element according to the embodiment of the present invention will be described. First, as shown in FIG. 5A, on the base insulating film 11, the lower electrode 12, the antiferromagnetic layer 13, the pinned layer 14, the tunnel insulating film 15, the free layer 16, the cap layer 17, the etching stopper film 18, A hard mask 19 and an insulating film hard mask 23 such as SiO 2 are sequentially stacked. Here, as described above, the film is formed so that the product of the free layer 16 and the magnetostriction constant λ is negative and the absolute value is 200 MPa or more so that the etching stopper film 18 also serves as a stress adjusting layer.

次いで、図5(b)に示すように、レジストパターン24をマスクとして絶縁膜ハードマスク23をエッチングする。次いで、図5(c)に示すように、絶縁膜ハードマスク23をマスクとして、ハードマスク19をエッチングする。この時、アッシング工程で磁気抵抗素子部が酸化しないように、エッチングストッパー膜18の上でエッチングを停止する。   Next, as shown in FIG. 5B, the insulating film hard mask 23 is etched using the resist pattern 24 as a mask. Next, as shown in FIG. 5C, the hard mask 19 is etched using the insulating film hard mask 23 as a mask. At this time, the etching is stopped on the etching stopper film 18 so that the magnetoresistive element portion is not oxidized in the ashing process.

次いで、図6(d)に示すように、ハードマスク19をマスクとしてエッチングストッパー膜18乃至反強磁性層13をエッチングして下部電極12を露出させる。次いで、図6(e)に示すように、カバー膜となる絶縁膜20を下部電極12上の膜厚がフリー層16の高さを超えるように成膜する。また、この時、上述のように、フリー層16の磁歪定数λとの積が正になり且つ応力の絶対値が1GPa以上になるよう条件で成膜する。   Next, as shown in FIG. 6D, the etching stopper film 18 to the antiferromagnetic layer 13 are etched using the hard mask 19 as a mask to expose the lower electrode 12. Next, as shown in FIG. 6E, an insulating film 20 serving as a cover film is formed so that the film thickness on the lower electrode 12 exceeds the height of the free layer 16. At this time, as described above, the film is formed under the condition that the product of the free layer 16 and the magnetostriction constant λ is positive and the absolute value of the stress is 1 GPa or more.

次いで、図6(f)に示すように、下層レジスト25、SOG(Spin on Glass)膜26、レジスト27からなるトリレベル構造のレジストを設けてArF露光する。なお、SOG膜は膜厚を調整することによって反射防止膜を兼ねる。なお、KrF露光を用いても良い。   Next, as shown in FIG. 6F, a trilevel resist composed of a lower layer resist 25, an SOG (Spin on Glass) film 26, and a resist 27 is provided, and ArF exposure is performed. Note that the SOG film also serves as an antireflection film by adjusting the film thickness. KrF exposure may be used.

次いで、図7(g)に示すように、トリレベル構造のレジストパターンをマスクとして絶縁膜20をエッチングする。次いで、図7(h)に示すように、下部電極12をエッチングする。   Next, as shown in FIG. 7G, the insulating film 20 is etched using the trilevel structure resist pattern as a mask. Next, as shown in FIG. 7H, the lower electrode 12 is etched.

次いで、図7(i)に示すように、厚さが100nm〜500nmの層間絶縁膜21を堆積させた後、CMP法により平坦化してハードマスク19の頂面を露出させる。なお、この時も、上述のように、フリー層16の磁歪定数λとの積が正で且つ絶対値で500MPa以上の応力を持つように成膜する。   Next, as shown in FIG. 7I, an interlayer insulating film 21 having a thickness of 100 nm to 500 nm is deposited and then planarized by CMP to expose the top surface of the hard mask 19. At this time, as described above, the film is formed so that the product of the free layer 16 and the magnetostriction constant λ is positive and has an absolute value of 500 MPa or more.

次いで、図8(j)に示すように、全面に厚さが100nm〜200nmの第2層間絶縁膜28を堆積させる。なお、この第2層間絶縁膜28は、SiO、SiC或いはLow−k膜を用い、CVD法或いは塗布法により成膜する。 Next, as shown in FIG. 8J, a second interlayer insulating film 28 having a thickness of 100 nm to 200 nm is deposited on the entire surface. The second interlayer insulating film 28 is formed by a CVD method or a coating method using a SiO 2 , SiC or Low-k film.

次いで、図8(k)に示すように、第2層間絶縁膜に上部電極形成用の凹部29を形成する。次いで、図8(l)に示すように、例えば、Cu電解めっき法により凹部29をCuめっき膜で埋め込んだのち、CMP法により平坦化して上部電極22を形成することにより基本的プロセスフローは終了する。   Next, as shown in FIG. 8K, a recess 29 for forming an upper electrode is formed in the second interlayer insulating film. Next, as shown in FIG. 8L, for example, the recess 29 is filled with a Cu plating film by Cu electrolytic plating, and then the upper electrode 22 is formed by planarization by CMP, thereby completing the basic process flow. To do.

このように、本発明の実施の形態においては、フリー層の直上に設けるエッチングストッパー膜が応力調整層を兼ねるように成膜しているので、フリー層の保磁力の第3項を大きくすることができ、それによって、熱安定性指標Δを大きくすることができる。   As described above, in the embodiment of the present invention, the etching stopper film provided immediately above the free layer is formed so as to also serve as the stress adjustment layer. Therefore, the third term of the coercive force of the free layer should be increased. As a result, the thermal stability index Δ can be increased.

また、磁気抵抗素子部を覆う絶縁膜も、フリー層の保磁力の第3項が大きくなるような応力を有するように成膜しているので、熱安定性指標Δを大きくすることができる。なお、上述の実施の形態においては、エッチングストッパー膜及び絶縁膜の両方に熱安定性指標Δを大きくする応力を持たせているが、どちらか一方にそのような応力を持たせるようにしても良い。   Further, since the insulating film covering the magnetoresistive element portion is also formed so as to have a stress that increases the third term of the coercive force of the free layer, the thermal stability index Δ can be increased. In the above-described embodiment, both the etching stopper film and the insulating film are given a stress that increases the thermal stability index Δ, but either one of them may be given such a stress. good.

図9は、本発明の実施の形態の他の磁気抵抗素子の概念的斜視図である。図9に示すように、本発明の実施の形態の他の磁気抵抗素子の素子部は、下地絶縁層11上に設けた下部電極12、反強磁性層13、ピンド層14、トンネル絶縁膜15、フリー層16、キャップ層17、エッチングストッパー膜18及びハードマスク19からなる。この素子部をその平坦部が絶縁膜20によりフリー層16の位置より高くなるように被覆すると共に、その上に金属膜30及び層間絶縁膜21を順次設け、その上に上部電極22を形成する。   FIG. 9 is a conceptual perspective view of another magnetoresistive element according to the embodiment of the present invention. As shown in FIG. 9, the element portion of another magnetoresistive element according to the embodiment of the present invention includes a lower electrode 12, an antiferromagnetic layer 13, a pinned layer 14, and a tunnel insulating film 15 provided on the base insulating layer 11. , A free layer 16, a cap layer 17, an etching stopper film 18, and a hard mask 19. The element portion is covered with the insulating film 20 so that the flat portion is higher than the position of the free layer 16, and the metal film 30 and the interlayer insulating film 21 are sequentially provided thereon, and the upper electrode 22 is formed thereon. .

この場合の各部材の構成は図3に示した本発明の実施の形態の磁気抵抗素子と全く同様であるが、金属膜30としては、高線熱膨張係数及び高ヤング率を有し且つドライエッチ軍が容易な材料を用いる。このような材料としては、表1に示すようにRu、Al、Cr或いはTaが好適である。

Figure 0005691551
The structure of each member in this case is exactly the same as that of the magnetoresistive element according to the embodiment of the present invention shown in FIG. 3, but the metal film 30 has a high linear thermal expansion coefficient and a high Young's modulus and is dry. Use materials that are easy to etch. As such a material, Ru, Al, Cr or Ta is suitable as shown in Table 1.
Figure 0005691551

図10は、本発明の実施の形態の他の磁気抵抗素子の作用効果の説明図であり、図10(a)は素子温度上昇時の応力の印加状態の説明図であり、図10(b)は熱安定性指標Δの素子温度依存性の説明図である。   FIG. 10 is an explanatory view of the action and effect of another magnetoresistive element according to the embodiment of the present invention. FIG. 10 (a) is an explanatory view of a state of application of stress when the element temperature rises. ) Is an explanatory diagram of the element temperature dependence of the thermal stability index Δ.

図10(a)に示すように、素子温度が上昇すると線熱膨張係数の大きな金属膜30が膨張してフリー層16に圧縮応力を印加することになる。図10(b)に示すように、熱安定性指標Δは素子温度の上昇とともに低下する。この時、金属膜30を設けていると熱安定性指標Δの低下は金属膜30を設けない場合に比べて抑制される。   As shown in FIG. 10A, when the element temperature rises, the metal film 30 having a large linear thermal expansion coefficient expands and compressive stress is applied to the free layer 16. As shown in FIG. 10B, the thermal stability index Δ decreases as the element temperature increases. At this time, when the metal film 30 is provided, a decrease in the thermal stability index Δ is suppressed as compared with the case where the metal film 30 is not provided.

次に、図11乃至図13を参照して、本発明の実施の形態の他の磁気抵抗素子の製造プロセスを説明する。まず、図11(a)に示すように、絶縁膜20の形成工程までは図5(a)乃至図6(e)の工程と全く同様である。   Next, with reference to FIG. 11 to FIG. 13, another manufacturing process of the magnetoresistive element according to the embodiment of the present invention will be described. First, as shown in FIG. 11A, the process up to the step of forming the insulating film 20 is exactly the same as the process of FIGS. 5A to 6E.

次いで、図11(b)に示すように、絶縁膜20上に金属膜30を成膜する。この時、フリー層16の磁歪定数λとの積が正になり且つ応力の絶対値が1GPa以上になるよう条件で成膜する。例えば、フリー層16の磁歪定数λが負の場合、低ガス圧或いは高印加電力の成膜条件で成膜することにより、圧縮応力を持つようにすることができる。   Next, as shown in FIG. 11B, a metal film 30 is formed on the insulating film 20. At this time, the film is formed under the condition that the product of the free layer 16 and the magnetostriction constant λ is positive and the absolute value of the stress is 1 GPa or more. For example, when the magnetostriction constant λ of the free layer 16 is negative, it can be made to have a compressive stress by forming a film under conditions of low gas pressure or high applied power.

次いで、図11(c)に示すように、下層レジスト25、SOG膜26、レジスト27からなるトリレベル構造のレジストを設けてArF露光する。なお、SOG膜は膜厚を調整することによって反射防止膜を兼ねる。なお、KrF露光を用いても良い。   Next, as shown in FIG. 11C, a trilevel resist composed of the lower layer resist 25, the SOG film 26, and the resist 27 is provided, and ArF exposure is performed. Note that the SOG film also serves as an antireflection film by adjusting the film thickness. KrF exposure may be used.

次いで、図12(d)に示すように、トリレベル構造のレジストパターンをマスクとして金属膜30をエッチングする。引き続いて、図12(e)に示すように絶縁膜20をエッチングする。次いで、図12(f)に示すように、下部電極12をエッチングする。   Next, as shown in FIG. 12D, the metal film 30 is etched using the resist pattern having a trilevel structure as a mask. Subsequently, the insulating film 20 is etched as shown in FIG. Next, as shown in FIG. 12F, the lower electrode 12 is etched.

次いで、図13(g)に示すように、厚さが100nm〜500nmの層間絶縁膜21を堆積させた後、CMP法により平坦化してハードマスク19の頂面を露出させる。なお、この時も、上述のように、フリー層16の磁歪定数λとの積が正で且つ絶対値で500MPa以上の応力を持つように成膜する。   Next, as shown in FIG. 13G, an interlayer insulating film 21 having a thickness of 100 nm to 500 nm is deposited and then planarized by CMP to expose the top surface of the hard mask 19. At this time, as described above, the film is formed so that the product of the free layer 16 and the magnetostriction constant λ is positive and has an absolute value of 500 MPa or more.

次いで、図13(h)に示すように、全面に厚さが100nm〜200nmの第2層間絶縁膜28を堆積させたのち、第2層間絶縁膜28に上部電極形成用の凹部29を形成する。次いで、図13(i)に示すように、例えば、Cu電解めっき法により凹部29をCuめっき膜で埋め込んだのち、CMP法により平坦化して上部電極22を形成することにより基本的プロセスフローは終了する。   Next, as shown in FIG. 13H, after depositing a second interlayer insulating film 28 having a thickness of 100 nm to 200 nm on the entire surface, a recess 29 for forming an upper electrode is formed in the second interlayer insulating film 28. . Next, as shown in FIG. 13I, for example, the recess 29 is filled with a Cu plating film by Cu electrolytic plating, and then planarized by CMP to form the upper electrode 22 to complete the basic process flow. To do.

このように、本発明の実施の形態の他の磁気抵抗素子においては、エッチングストッパー膜及び絶縁膜の両方に熱安定性指標Δを大きくする応力を持たせるとともに、線熱膨張係数の大きな金属膜を設けているので、素子温度の変動に対する安定性が向上する。   As described above, in another magnetoresistive element according to the embodiment of the present invention, both the etching stopper film and the insulating film have a stress that increases the thermal stability index Δ, and the metal film has a large linear thermal expansion coefficient. Therefore, stability against fluctuations in element temperature is improved.

以上を前提として、次に、図14乃至図19を参照して、本発明の実施例1の半導体記憶装置の製造プロセスを説明する。まず、図14(a)に示すように、シリコン基板31の表面に、シャロートレンチアイソレーション(STI)による素子分離絶縁膜32を形成し、この素子分離絶縁膜32で囲まれた活性領域内に、MOSFET33を形成する。   Based on the above, next, a manufacturing process of the semiconductor memory device according to the first embodiment of the present invention will be described with reference to FIGS. First, as shown in FIG. 14A, an element isolation insulating film 32 by shallow trench isolation (STI) is formed on the surface of a silicon substrate 31, and the active region surrounded by the element isolation insulating film 32 is formed. Then, the MOSFET 33 is formed.

このMOSFET33は、ゲート絶縁膜34、ゲート電極35、ソース領域36、及び、ドレイン領域37で構成され、ゲート電極35の両側にはサイドウォール38が設けられている。なお、ソース領域36及びドレイン領域37のゲート電極寄りにはエクステンション領域が形成されている。   The MOSFET 33 includes a gate insulating film 34, a gate electrode 35, a source region 36, and a drain region 37, and side walls 38 are provided on both sides of the gate electrode 35. An extension region is formed near the gate electrode of the source region 36 and the drain region 37.

次いで、全面にリンガラス(PSG)からなる厚さが、1.5μmの層間絶縁膜39を堆積させたのち、層間絶縁膜39を貫通するとともにソース領域36及びドレイン領域37に達する2本のビアホールを形成する。次いで、このビアホール内をCMP法を用いてタングステン(W)からなる導電性プラグ40,41で充填する。   Next, after depositing an interlayer insulating film 39 having a thickness of 1.5 μm made of phosphor glass (PSG) on the entire surface, two via holes that penetrate the interlayer insulating film 39 and reach the source region 36 and the drain region 37 are formed. Form. Next, the via hole is filled with conductive plugs 40 and 41 made of tungsten (W) using a CMP method.

次いで、例えば、原料ガスとしてテトラメチルシランならびに炭酸ガスを用いたCVD法により、層間絶縁膜39上に比誘電率3.6のシリコンオキシカーバイド膜からなる厚さが30nmのエッチングストッパー膜42を形成する。   Next, an etching stopper film 42 having a thickness of 30 nm made of a silicon oxycarbide film having a relative dielectric constant of 3.6 is formed on the interlayer insulating film 39 by, for example, a CVD method using tetramethylsilane and carbon dioxide as source gases. To do.

次いで、エッチングストッパー膜42の上に、塗布法により、水を含む液状シリカ系組成物を塗布し、塗布後に、400℃で60分のキュアを行うことによって、MSQを主成分とするk値が2.4以下のポーラスシリカからなる層間絶縁膜43を形成する。   Next, a liquid silica-based composition containing water is applied onto the etching stopper film 42 by a coating method, and after coating, curing is performed at 400 ° C. for 60 minutes, so that the k value mainly composed of MSQ is obtained. An interlayer insulating film 43 made of 2.4 or less porous silica is formed.

次いで、キャップ膜44を形成したのち、キャップ膜44、層間絶縁膜43及びエッチングストッパー膜42に、複数の配線用トレンチ或いは接続導体用凹部を形成する。次いで、Taからなるバリアメタル層及びCu膜で埋め込んだのち、CMP法で研磨することによって接続導体45を形成する。   Next, after forming the cap film 44, a plurality of wiring trenches or connection conductor recesses are formed in the cap film 44, the interlayer insulating film 43, and the etching stopper film 42. Next, after burying with a barrier metal layer made of Ta and a Cu film, the connection conductor 45 is formed by polishing by a CMP method.

次いで、再び、エッチングストッパー層42、層間絶縁膜43及びキャップ膜44を形成したのち、デュアルダマシン法を用いてプラグ46及びプラグ46に接続する接続導体47を形成する。なお、他の領域においてはプラグとプラグに接続する配線が形成される。この工程を適宜(図においては、3回)繰り返すことによって多層配線構造を形成する。   Next, an etching stopper layer 42, an interlayer insulating film 43, and a cap film 44 are formed again, and then a plug 46 and a connection conductor 47 connected to the plug 46 are formed using a dual damascene method. In other regions, plugs and wirings connected to the plugs are formed. By repeating this process as appropriate (three times in the figure), a multilayer wiring structure is formed.

次いで、図14(b)に示すように、スパッタ法を用いてキャップ膜44上に膜厚が10nmのTa膜と40nmのAl膜からなる下部電極48を形成する。引き続いて、膜厚が15nmのPtMn膜からなる反強磁性層49と、2nmのCoFeB/1nmのRu/3nmのCoFeBからなるピンド層50を形成する。引き続いて、膜厚が1nmのMgOからなるトンネル絶縁膜51、膜厚が2nmのCoFeBからなるフリー層52、及び、膜厚が1nmのTaからなるキャップ層53を形成する。これらの成膜条件としては、Arガスのガス圧を0.2Paとし、パワーを500Wとする。   Next, as shown in FIG. 14B, a lower electrode 48 made of a Ta film having a thickness of 10 nm and an Al film having a thickness of 40 nm is formed on the cap film 44 by sputtering. Subsequently, an antiferromagnetic layer 49 made of a PtMn film having a thickness of 15 nm and a pinned layer 50 made of 2 nm CoFeB / 1 nm Ru / 3 nm CoFeB are formed. Subsequently, a tunnel insulating film 51 made of MgO having a thickness of 1 nm, a free layer 52 made of CoFeB having a thickness of 2 nm, and a cap layer 53 made of Ta having a thickness of 1 nm are formed. As these film forming conditions, the gas pressure of Ar gas is 0.2 Pa, and the power is 500 W.

次いで、Arガス圧を0.5Paに上昇させた状態で、膜厚が10nmのRuからなるエッチングストッパー膜54を成膜する。この時、ガス圧を高めているので、エッチングストッパー膜54の応力は+200MPa以上の引っ張り応力を有し、応力調整層としても機能することになる。   Next, an etching stopper film 54 made of Ru having a film thickness of 10 nm is formed with the Ar gas pressure raised to 0.5 Pa. At this time, since the gas pressure is increased, the etching stopper film 54 has a tensile stress of +200 MPa or more, and functions as a stress adjustment layer.

次いで、Arガス圧を0.2Paに戻して、膜厚が80nmのTaからなるハードマスク55を成膜したのち、CVD法を用いて膜厚が50nmのSiO膜を形成して絶縁性ハードマスク56とする。 Next, the Ar gas pressure is returned to 0.2 Pa and a hard mask 55 made of Ta having a film thickness of 80 nm is formed, and then a SiO 2 film having a film thickness of 50 nm is formed by CVD to form an insulating hard The mask 56 is used.

次いで、図15(c)に示すように、膜厚が200nmのレジストを塗布したのち、ArF露光を行うことによって、50nm×150nmの矩形のレジストパターン57を形成する。次いで、このレジストパターン57をマスクとして絶縁膜ハードマスク56をエッチングする。この時のエッチング条件としては、CFを100sccm流して10Paの圧力下で800WのRF電力を印加する。 Next, as shown in FIG. 15C, a resist having a thickness of 200 nm is applied, and ArF exposure is performed to form a rectangular resist pattern 57 of 50 nm × 150 nm. Next, the insulating film hard mask 56 is etched using the resist pattern 57 as a mask. As an etching condition at this time, an RF power of 800 W is applied under a pressure of 10 Pa with CF 4 flowing at 100 sccm.

次いで、図15(d)に示すように、レジストパターン57をアッシングにより除去したのち、絶縁膜ハードマスク56をマスクとして、ハードマスク55をエッチングする。この時のアッシング条件は、Oガスを100sccm流して10Paの圧力下で200WのRF電力を印加して行う。また、ハードマスク55のエッチング条件は、Clガスを20sccm及びBClガスを60sccm流して2Paの圧力下で500WのRF電力を印加して行う。なお、ハードマスク55のエッチングにおいては、後述する第2のアッシング工程で磁気抵抗素子部が酸化しないように、エッチングストッパー膜54の上でエッチングを停止する。 Next, as shown in FIG. 15D, after the resist pattern 57 is removed by ashing, the hard mask 55 is etched using the insulating film hard mask 56 as a mask. The ashing condition at this time is performed by flowing O 2 gas at 100 sccm and applying RF power of 200 W under a pressure of 10 Pa. Etching conditions for the hard mask 55 are performed by applying an RF power of 500 W under a pressure of 2 Pa with a Cl 2 gas flow of 20 sccm and a BCl 3 gas of 60 sccm. In the etching of the hard mask 55, the etching is stopped on the etching stopper film 54 so that the magnetoresistive element portion is not oxidized in a second ashing process described later.

次いで、Oガスを100sccm流して10Paの圧力下で300WのRF電力を印加して第2のアッシング工程を行う。この時、エッチングストッパー膜54は5nm程度エッチングされる。 Next, a second ashing process is performed by flowing 300 sccm of O 2 gas and applying RF power of 300 W under a pressure of 10 Pa. At this time, the etching stopper film 54 is etched by about 5 nm.

次いで、図15(e)に示すように、ハードマスク55をマスクとしてエッチングストッパー膜54乃至反強磁性層49をエッチングして下部電極48を露出させる。この時のエッチング条件としては、CHOHガスを100sccm流して2Paの圧力下で800WのRF電力を印加して行う。 Next, as shown in FIG. 15E, the etching stopper film 54 to the antiferromagnetic layer 49 are etched using the hard mask 55 as a mask to expose the lower electrode 48. Etching conditions at this time are performed by flowing CH 3 OH gas at 100 sccm and applying RF power of 800 W under a pressure of 2 Pa.

次いで、図16(f)に示すように、CVD法を用いて膜厚が24nmのSiCからなるカバー膜となる絶縁膜58を成膜して、下部電極48上の膜厚がフリー層52の高さを超えるように成膜する。また、この時、1GPa以上の圧縮応力になる条件で成膜する。   Next, as shown in FIG. 16F, an insulating film 58 serving as a cover film made of SiC having a film thickness of 24 nm is formed by using the CVD method, and the film thickness on the lower electrode 48 is reduced to that of the free layer 52. The film is formed to exceed the height. At this time, the film is formed under the condition of a compressive stress of 1 GPa or more.

次いで、図16(g)に示すように、下層レジスト59、SOG膜60、厚さが200nmのレジスト61からなるトリレベル構造のレジストを設けてAr露光により200nm×300nmのサイズの矩形パターンを形成する。   Next, as shown in FIG. 16G, a tri-level resist composed of a lower layer resist 59, an SOG film 60, and a resist 61 having a thickness of 200 nm is provided, and a rectangular pattern having a size of 200 nm × 300 nm is formed by Ar exposure. .

次いで、図17(h)に示すように、トリレベル構造のレジストパターンをマスクとして絶縁膜58をエッチングする。この時のエッチング条件としては、CFガスを100sccm流して5Paの圧力下で800WのRF電力を印加して行う。 Next, as shown in FIG. 17H, the insulating film 58 is etched using the resist pattern having the trilevel structure as a mask. As etching conditions at this time, CF 4 gas is allowed to flow at 100 sccm, and RF power of 800 W is applied under a pressure of 5 Pa.

次いで、図17(i)に示すように、下部電極48をエッチングしたのち、レジストパターンをアッシングにより除去する。この時のエッチング条件は、Clガスを20sccm及びBClガスを60sccm流して2Paの圧力下で500WのRF電力を印加して行う。また、アッシング条件は、Oガスを100sccm流して10Paの圧力下で200WのRF電力を印加して行う。 Next, as shown in FIG. 17I, after the lower electrode 48 is etched, the resist pattern is removed by ashing. Etching conditions at this time are performed by applying an RF power of 500 W under a pressure of 2 Pa with a flow of 20 sccm of Cl 2 gas and 60 sccm of BCl 3 gas. The ashing condition is performed by flowing O 2 gas at 100 sccm and applying RF power of 200 W under a pressure of 10 Pa.

次いで、図18(j)に示すように、CVD法を用いて厚さが20nmのSiCからなるバリア絶縁膜62を成膜する。   Next, as shown in FIG. 18J, a barrier insulating film 62 made of SiC having a thickness of 20 nm is formed by CVD.

次いで、図18(k)に示すように、厚さが400nmのSiOからなる層間絶縁膜63を堆積させた後、CMP法により平坦化してハードマスク55の頂面を露出させる。この時、500MPa以上の圧縮応力を持つ条件で成膜する。 Next, as shown in FIG. 18K, an interlayer insulating film 63 made of SiO 2 having a thickness of 400 nm is deposited, and then planarized by CMP to expose the top surface of the hard mask 55. At this time, the film is formed under a condition having a compressive stress of 500 MPa or more.

次いで、図19(l)に示すように、CVD法を用いて全面に厚さが200nmのSiOからなる層間絶縁膜64を堆積させる。 Next, as shown in FIG. 19L, an interlayer insulating film 64 made of SiO 2 having a thickness of 200 nm is deposited on the entire surface by CVD.

次いで、図19(m)に示すように、層間絶縁膜64に凹部66を設けたレジストパターン65を形成し、このレジストパターン65をマスクとしてエッチングすることによって、ビア67を形成する。   Next, as shown in FIG. 19M, a resist pattern 65 having a recess 66 is formed in the interlayer insulating film 64, and a via 67 is formed by etching using the resist pattern 65 as a mask.

次いで、図20(n)に示すように、レジストパターン65を除去したのち、新たなレジストを塗布して、凹部69,70を有するレジストパターン68を形成し、エッチングにより層間絶縁膜64に凹部71,72を形成する。   Next, as shown in FIG. 20 (n), after removing the resist pattern 65, a new resist is applied to form a resist pattern 68 having recesses 69 and 70, and a recess 71 is formed in the interlayer insulating film 64 by etching. , 72 are formed.

次いで、図20(o)に示すように、レジストパターン68を除去したのち、Cu電解めっき法によりビア67及び凹部71,72をCuめっき膜で埋め込んだのち、CMP法により平坦化して上部電極73を形成することにより基本的プロセスフローは終了する。なお、ビア67と凹部71には、プラグ74とプラグ74に接続する配線75が形成される。以降は、上部電極73に接続するビット線等を形成し、必要とする多層配線構造を形成する。   Next, as shown in FIG. 20 (o), after the resist pattern 68 is removed, the via 67 and the recesses 71 and 72 are filled with a Cu plating film by a Cu electrolytic plating method, and then planarized by a CMP method to form the upper electrode 73. To complete the basic process flow. In the via 67 and the recess 71, a plug 74 and a wiring 75 connected to the plug 74 are formed. Thereafter, a bit line and the like connected to the upper electrode 73 are formed, and a necessary multilayer wiring structure is formed.

この本発明の実施例1においては、応力調整層を兼ねるエッチングストッパー膜とカバー絶縁膜によってフリー層に圧縮応力を印加しているが、図9に示したように、線熱膨張係数の大きい金属膜を介在させても良い。なお、金属膜をエッチングする場合には、例えば、Clを100sccm及びOを10sccm流し、5Paの圧力下で400WのRF電力を印加して行う。 In Example 1 of the present invention, compressive stress is applied to the free layer by the etching stopper film that also serves as the stress adjustment layer and the cover insulating film. As shown in FIG. 9, a metal having a large linear thermal expansion coefficient is used. A film may be interposed. In the case of etching the metal film, for example, 100 sccm of Cl 2 and 10 sccm of O 2 are supplied and 400 W RF power is applied under a pressure of 5 Pa.

また、実施例1においては、フリー層として磁歪定数λが負のCoFeBを用いているため、エッチングストッパー膜とカバー絶縁膜によってフリー層に圧縮応力を印加しているが、フリー層の磁歪定数λが正の材料を用いた場合には、逆の応力を持たせる。即ち、エッチングストッパー膜には圧縮応力を持たせることによって、フリー層に引っ張り応力を印加し、カバー絶縁膜には引っ張り応力を持つように成膜すれば良い。   In Example 1, since CoFeB having a negative magnetostriction constant λ is used as the free layer, compressive stress is applied to the free layer by the etching stopper film and the cover insulating film, but the magnetostriction constant λ of the free layer is applied. When a positive material is used, reverse stress is applied. That is, the etching stopper film may be formed to have a compressive stress so that a tensile stress is applied to the free layer and the cover insulating film has a tensile stress.

ここで、実施例1を含む本発明の実施の形態に関して、以下の付記を付す。
(付記1)下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、前記少なくともフリー層の側面を被覆する絶縁膜と、前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、前記エッチングストッパー膜の応力と前記フリー層の磁歪定数との積が負になることを特徴とする磁気抵抗素子。
(付記2)前記エッチングストッパー膜の応力の絶対値が、200MPa以上であることを特徴とする付記1に記載の磁気抵抗素子。
(付記3)下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、前記少なくともフリー層の側面を被覆する絶縁膜と、前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、絶縁膜の応力が、前記フリー層の磁歪定数との積が正で且つ絶対値が1GPa以上であることを特徴とする磁気抵抗素子。
(付記)前記絶縁膜の平坦部の厚さが、前記エッチングストッパー膜の位置を超えない厚さであり、前記絶縁膜の平坦部に、前記フリー層の磁歪定数との積が正になる応力を有する金属膜を有することを特徴とする付記1乃至付記3のいずれか1に記載の磁気抵抗素子。
(付記5)下部電極上に、順に反強磁性層、ピンド層、トンネル絶縁膜、フリー層及びキャップ層を成膜する工程と、前記キャップ層上に、前記フリー層の磁歪定数との積が負になる応力を有する条件でエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜上にハードマスクを成膜する工程と、前記下部電極、反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜及びハードマスクを覆うように絶縁膜を堆積する工程と、前記絶縁膜の側面を覆うように、前記絶縁膜とは組成の異なる層間絶縁膜を形成する工程と、前記ハードマスク上に上部電極を形成する工程とを有することを特徴とする磁気抵抗素子の製造方法。
(付記6)下部電極上に、順に反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜及びハードマスクを成膜する工程と、前記エッチングストッパー膜上にハードマスクを成膜する工程と、前記フリー層の磁歪定数との積が正で且つ絶対値が1GPa以上になる応力を有する条件で前記下部電極、反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜及びハードマスクを覆うように絶縁膜を堆積する工程と、前記絶縁膜の側面を覆うように、前記絶縁膜とは組成の異なる層間絶縁膜を形成する工程と、前記ハードマスク上に上部電極を形成する工程とを有することを特徴とする磁気抵抗素子の製造方法。
(付記7)前記絶縁膜を堆積する工程が、前記絶縁膜の平坦部の厚さが、前記エッチングストッパー膜の位置を超えない厚さになるように堆積する工程であり、少なくとも前記絶縁膜の平坦部に、前記フリー層の磁歪定数との積が正になる応力を有する条件で金属膜を堆積する工程を有することを特徴とする付記5または付記6に記載の磁気抵抗素子の製造方法。
(付記8)付記1乃至付記4のいずれか1に記載の磁気抵抗素子を、メモリセルの情報記憶部として用いたことを特徴とする半導体記憶装置。
Here, the following supplementary notes are attached to the embodiment of the present invention including the first embodiment.
(Supplementary Note 1) An antiferromagnetic layer, a pinned layer, a tunnel insulating film, a free layer, a cap layer, an etching stopper film, a hard mask, and an upper electrode provided in this order on the lower electrode from the lower electrode side, and at least the free layer An insulating film covering all side surfaces; and an interlayer insulating film covering the side surfaces of the insulating film , the composition of which is different from that of the insulating film. The product of the stress of the etching stopper film and the magnetostriction constant of the free layer A magnetoresistive element characterized in that becomes negative.
(Additional remark 2) The absolute value of the stress of the said etching stopper film | membrane is 200 Mpa or more, The magnetoresistive element of Additional remark 1 characterized by the above-mentioned.
(Supplementary Note 3) An antiferromagnetic layer, a pinned layer, a tunnel insulating film, a free layer, a cap layer, an etching stopper film, a hard mask, and an upper electrode provided in this order on the lower electrode from the lower electrode side, and at least the free layer An insulating film that covers all side surfaces, and an interlayer insulating film that covers the side surfaces of the insulating film and has a different composition from the insulating film, and the product of the stress of the insulating film and the magnetostriction constant of the free layer is A magnetoresistive element having a positive value and an absolute value of 1 GPa or more.
(Additional remark 4 ) The thickness of the flat part of the said insulating film is the thickness which does not exceed the position of the said etching stopper film | membrane, and the product with the magnetostriction constant of the said free layer becomes positive in the flat part of the said insulating film 4. The magnetoresistive element according to any one of appendix 1 to appendix 3, wherein the magnetoresistive element includes a metal film having stress.
(Additional remark 5) The product of the process which forms an antiferromagnetic layer, a pinned layer, a tunnel insulating film, a free layer, and a cap layer in order on a lower electrode, and the magnetostriction constant of the said free layer on the said cap layer A step of forming an etching stopper film under a condition having a negative stress, a step of forming a hard mask on the etching stopper film, the lower electrode, an antiferromagnetic layer, a pinned layer, a tunnel insulating film, and a free layer Depositing an insulating film so as to cover the cap layer, the etching stopper film and the hard mask ; forming an interlayer insulating film having a composition different from that of the insulating film so as to cover a side surface of the insulating film; And a step of forming an upper electrode on the hard mask.
(Appendix 6) A step of forming an antiferromagnetic layer, a pinned layer, a tunnel insulating film, a free layer, a cap layer, an etching stopper film, and a hard mask in this order on the lower electrode, and a hard mask on the etching stopper film The lower electrode, the antiferromagnetic layer, the pinned layer, the tunnel insulating film, the free layer, under the condition that the product of the film forming step and the magnetostriction constant of the free layer is positive and the stress has an absolute value of 1 GPa or more, Depositing an insulating film so as to cover the cap layer, the etching stopper film, and the hard mask ; forming an interlayer insulating film having a composition different from that of the insulating film so as to cover a side surface of the insulating film; And a step of forming an upper electrode on the mask.
(Appendix 7) The step of depositing the insulating film is a step of depositing so that the thickness of the flat portion of the insulating film does not exceed the position of the etching stopper film, and at least the insulating film 7. The method of manufacturing a magnetoresistive element according to appendix 5 or appendix 6, characterized in that it includes a step of depositing a metal film on a flat portion under a condition having a stress that makes a product of the magnetostriction constant of the free layer positive.
(Appendix 8) A semiconductor memory device using the magnetoresistive element according to any one of appendices 1 to 4 as an information storage unit of a memory cell.

11 下地絶縁膜
12,48 下部電極
13,49 反強磁性層
14,50 ピンド層
15,51 トンネル絶縁膜
16,52 フリー層
17,53 キャップ層
18,54 エッチングストッパー膜
19,55 ハードマスク
20,58 絶縁膜
21,63,64 層間絶縁膜
22,73 上部電極
23,56 絶縁膜ハードマスク
24,57 レジストパターン
25,59 下層レジスト
26,60 SOG膜
27,61 レジスト
28 第2層間絶縁膜
29 凹部
30 金属膜
31 シリコン基板
32 素子分離絶縁膜
33 MOSFET
34 ゲート絶縁膜
35 ゲート電極
36 ソース領域
37 ドレイン領域
38 サイドウォール
39 層間絶縁膜
40,41 導電性プラグ
42 エッチングストッパー膜
43 層間絶縁膜
44 キャップ膜
45 接続導体
46 プラグ
47 接続導体
62 バリア絶縁膜
65,68 レジストパターン
66,69,70,71,72 凹部
67 ビア
74 プラグ
75 配線
11 Underlying insulating film 12, 48 Lower electrode 13, 49 Antiferromagnetic layer 14, 50 Pinned layer 15, 51 Tunnel insulating film 16, 52 Free layer 17, 53 Cap layer 18, 54 Etching stopper film 19, 55 Hard mask 20, 58 Insulating film 21, 63, 64 Interlayer insulating film 22, 73 Upper electrode 23, 56 Insulating film hard mask 24, 57 Resist pattern 25, 59 Lower resist 26, 60 SOG film 27, 61 Resist 28 Second interlayer insulating film 29 Recess 30 Metal film 31 Silicon substrate 32 Element isolation insulating film 33 MOSFET
34 Gate insulating film 35 Gate electrode 36 Source region 37 Drain region 38 Side wall 39 Interlayer insulating films 40 and 41 Conductive plug 42 Etching stopper film 43 Interlayer insulating film 44 Cap film 45 Connecting conductor 46 Plug 47 Connecting conductor 62 Barrier insulating film 65 , 68 Resist pattern 66, 69, 70, 71, 72 Recess 67 Via 74 Plug 75 Wiring

Claims (5)

下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、
前記少なくともフリー層の側面を被覆する絶縁膜と、
前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、
前記エッチングストッパー膜の応力と前記フリー層の磁歪定数との積が負になることを特徴とする磁気抵抗素子。
An antiferromagnetic layer, a pinned layer, a tunnel insulating film, a free layer, a cap layer, an etching stopper film, a hard mask, and an upper electrode provided in order from the lower electrode side on the lower electrode;
An insulating film covering all sides of the free layer ;
Covering the side surface of the insulating film, and having an interlayer insulating film having a different composition from the insulating film ,
A magnetoresistive element characterized in that a product of a stress of the etching stopper film and a magnetostriction constant of the free layer becomes negative.
下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、
前記少なくともフリー層の側面を被覆する絶縁膜と、
前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、
前記絶縁膜の応力が、前記フリー層の磁歪定数との積が正で且つ絶対値が1GPa以上であることを特徴とする磁気抵抗素子。
An antiferromagnetic layer, a pinned layer, a tunnel insulating film, a free layer, a cap layer, an etching stopper film, a hard mask, and an upper electrode provided in order from the lower electrode side on the lower electrode;
An insulating film covering all sides of the free layer ;
Covering the side surface of the insulating film, and having an interlayer insulating film having a different composition from the insulating film ,
The magnetoresistive element characterized in that the stress of the insulating film has a positive product with the magnetostriction constant of the free layer and an absolute value of 1 GPa or more.
前記絶縁膜の平坦部の厚さが、前記エッチングストッパー膜の位置を超えない厚さであり、
前記絶縁膜の平坦部に、前記フリー層の磁歪定数との積が正になる応力を有する金属膜を有することを特徴とする請求項1または請求項2に記載の磁気抵抗素子。
The thickness of the flat portion of the insulating film is a thickness that does not exceed the position of the etching stopper film,
3. The magnetoresistive element according to claim 1, wherein a metal film having a stress that makes a product of a magnetostriction constant of the free layer positive is provided on a flat portion of the insulating film.
下部電極上に、順に反強磁性層、ピンド層、トンネル絶縁膜、フリー層及びキャップ層を成膜する工程と、
前記キャップ層上に、前記フリー層の磁歪定数との積が負になる応力を有する条件でエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上にハードマスクを成膜する工程と、
前記下部電極、反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜及びハードマスクを覆うように絶縁膜を堆積する工程と、
前記絶縁膜の側面を覆うように、前記絶縁膜とは組成の異なる層間絶縁膜を形成する工程と、
前記ハードマスク上に上部電極を形成する工程と
を有することを特徴とする磁気抵抗素子の製造方法。
Forming an antiferromagnetic layer, a pinned layer, a tunnel insulating film, a free layer and a cap layer in order on the lower electrode;
Forming an etching stopper film on the cap layer under a condition having a stress that makes a product of the magnetostriction constant of the free layer negative;
Forming a hard mask on the etching stopper film;
Depositing an insulating film to cover the lower electrode, antiferromagnetic layer, pinned layer, tunnel insulating film, free layer, cap layer, etching stopper film and hard mask;
Forming an interlayer insulating film having a composition different from that of the insulating film so as to cover a side surface of the insulating film;
And a step of forming an upper electrode on the hard mask.
請求項1乃至請求項3のいずれか1項に記載の磁気抵抗素子を、メモリセルの情報記憶部として用いたことを特徴とする半導体記憶装置。   4. A semiconductor memory device, wherein the magnetoresistive element according to claim 1 is used as an information storage unit of a memory cell.
JP2011011546A 2011-01-24 2011-01-24 Magnetoresistive element, manufacturing method thereof, and semiconductor memory device Expired - Fee Related JP5691551B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011011546A JP5691551B2 (en) 2011-01-24 2011-01-24 Magnetoresistive element, manufacturing method thereof, and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011011546A JP5691551B2 (en) 2011-01-24 2011-01-24 Magnetoresistive element, manufacturing method thereof, and semiconductor memory device

Publications (2)

Publication Number Publication Date
JP2012156172A JP2012156172A (en) 2012-08-16
JP5691551B2 true JP5691551B2 (en) 2015-04-01

Family

ID=46837644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011011546A Expired - Fee Related JP5691551B2 (en) 2011-01-24 2011-01-24 Magnetoresistive element, manufacturing method thereof, and semiconductor memory device

Country Status (1)

Country Link
JP (1) JP5691551B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027582A (en) * 2017-09-07 2019-03-15 에스케이하이닉스 주식회사 Electronic device and method for fabricating the same
CN116784012A (en) * 2022-01-13 2023-09-19 华为技术有限公司 Magnetic memory cell, memory and method of manufacture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158369A (en) * 2002-11-01 2007-06-21 Nec Corp Magnetoresistive device and method of manufacturing the same
JP2006128453A (en) * 2004-10-29 2006-05-18 Tdk Corp Magnetoresistance effect element, thin film magnetic head having the magnetoresistance effect element, head gimbal assembly having the thin film magnetic head, and magnetic disc device having the head gimbals assembly
JP5093747B2 (en) * 2004-11-16 2012-12-12 日本電気株式会社 Magnetic memory
JP4835614B2 (en) * 2008-03-05 2011-12-14 ソニー株式会社 Nonvolatile magnetic memory device

Also Published As

Publication number Publication date
JP2012156172A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5695453B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9525126B1 (en) Magnetic tunnel junction and 3-D magnetic tunnel junction array
TWI575788B (en) Magnetic memory and method of manufacturing magnetic memory
JP5710743B2 (en) Manufacture of magnetic tunnel junction memory elements
TWI584506B (en) Magnetic memory and manufacturing method thereof
US20160293837A1 (en) Multilayer hard mask patterning for fabricating integrated circuits
JP2017510995A (en) Replacement conductive hardmask for multi-step magnetic tunnel junction (MTJ) etching
JP5585212B2 (en) Magnetic random access memory using magnetic tunnel junction element and manufacturing method thereof
TW201742278A (en) Approaches for strain engineering of perpendicular magnetic tunnel junctions (pMTJs) and the resulting structures
KR101159240B1 (en) Method for fabricating semiconductor device
US9412935B1 (en) Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array
US9812497B2 (en) Method for manufacturing magnetic storage device, and magnetic storage device
CN110678995A (en) Method of integrating a magnetoresistive device
US8917531B2 (en) Cell design for embedded thermally-assisted MRAM
US10170692B2 (en) Semiconductor device with integrated magnetic tunnel junction
JP2020013921A (en) Magnetic tunnel junction device, magnetic memory using the same, and manufacturing method of magnetic tunnel junction device
CN109713121B (en) Method for manufacturing magnetic random access memory cell array and peripheral circuit thereof
JP6155673B2 (en) Magnetoresistive element, manufacturing method thereof, and magnetic storage device
JP2024518876A (en) Spin-Orbit Torque (SOT) Magnetoresistive Random Access Memory (MRAM) with Low Resistivity Spin Hall Effect (SHE) Write Lines
TW201724370A (en) Method of forming a memory device structure and memory device structure
JP5691551B2 (en) Magnetoresistive element, manufacturing method thereof, and semiconductor memory device
JP2004319725A (en) Magnetic random access memory device
CN109994600B (en) Method for manufacturing magnetic random access memory
CN109994601B (en) Method for manufacturing magnetic random access memory circuit connection
JP2009224477A (en) Semiconductor storage device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5691551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees