JP5688741B2

JP5688741B2 - 電圧レギュレータ回路

Info

Publication number: JP5688741B2
Application number: JP2011124964A
Authority: JP
Inventors: 賢一松永
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2011-06-03
Filing date: 2011-06-03
Publication date: 2015-03-25
Anticipated expiration: 2031-06-03
Also published as: JP2012252549A

Description

本発明は、各種電子回路に対して電源電圧を供給する電圧レギュレータ回路に関する。

現在、ＣＭＯＳ型集積回路の微細化が進み、供給される電源電圧が低下してきている。その中でＣＭＯＳ型集積回路における製造ロット間、ウエハー間、ウエハー内の閾値電圧バラツキは相対的に大きくなり、動作速度や消費電力に大きな影響を持つようになってきた。これに対して、例えば特許文献１には、ＭＯＳトランジスタの基板に適切な電圧を与える制御方法が提案されている。また、例えば非特許文献１には、ＮＭＯＳとＰＭＯＳの閾値電圧差に着目したインバータの補償方法が提案されている。

特開２００７−０３６９３４号公報

"Robust Subthreshold CMOS Digital Circuit Design with On-Chip Adaptive Supply Voltage Scaling Technique", IEICE TRANS. on Electron. Vol.E94-C, No.1, pp.80-88, 2011/01/01.

しかし、基板電圧を制御する方法は、制御に基づいた補償法であるため幅広い条件変化には対応できるが、バラツキの観測から基板電圧の制御に至る複雑な制御を外部から必要とする課題がある。また、ＮＭＯＳとＰＭＯＳの閾値電圧差に着目した補償方法では、インバータの反転閾値は補償できるが、動作速度の変化については補償ができない課題がある。

本発明は、上記の課題に対応し、複雑な制御を必要とせず、集積回路のトランジスタの閾値電圧バラツキに応じて所望の動作速度に適した電源電圧を提供することができる電圧レギュレータ回路を提供することを目的とする。

本発明の電圧レギュレータ回路は、被安定電圧が入力される入力端子と、安定化された電圧が出力される出力端子と、入力端子および出力端子と電位差を有する一定電圧に設定される共通端子と、正入力端子および負入力端子を有する差動増幅器と、差動増幅器の出力に基づいて入力端子から出力端子に流れる電流を制御する電流制御素子と、出力端子と共通端子との間の電位差を分圧し、差動増幅器の正入力端子に帰還させる分圧回路と、出力端子から電力を供給されるが出力端子の電圧に対して依存性が低く、共通端子の電圧を基準とする当該集積回路のトランジスタの閾値電圧に正の相関がある電圧を差動増幅器の負入力端子に出力する閾値参照電圧源とを備え、出力端子の電圧の変化を打ち消す方向に制御しながらトランジスタの閾値電圧のバラツキ方向に応じた出力を得る構成である。

また、分圧回路と共通端子との間に、出力端子の電圧が閾値より小さいならば開き、閾値より大きいならば閉じるスイッチを備え、起動時に閾値参照電圧源のみを駆動する構成である。

本発明の電圧レギュレータ回路は、出力端子を電源とする電源電圧非依存の閾値参照電圧源を備え、この閾値参照電圧源出力を制御する差動増幅器に帰還させる経路を設ける。
これにより、外部からの制御を必要とせずに出力電圧が閾値電圧のバラツキに合わせて定まるため、複雑な回路を設けることによる面積の増大を避けつつ動作速度の補償が可能となる。さらに、電源電圧の変動が大きな環境においては、閾値参照電圧に本電圧レギュレータおよび閾値参照電圧源による変動抑圧効果が重畳されるため、より効果が得られる。また、リングオシレータをはじめとする、閾値電圧がクリティカルになる回路においてはさらに大きな効果を発揮する。

本発明の実施例１における電圧レギュレータ回路の構成例を示す図である。ＰＭＯＳトランジスタを用いた閾値参照電圧源７の構成例を示す図である。ＮＭＯＳトランジスタを用いた閾値参照電圧源７の構成例を示す図である。本発明の実施例２における電圧レギュレータ回路の構成例を示す図である。

図１は、本発明の実施例１における電圧レギュレータ回路の構成例を示す。
図１において、実施例１の電圧レギュレータは、被安定電圧が入力される入力端子１と、安定化された電圧が出力される出力端子２と、入力端子１および出力端子２と電位差を有する一定電圧に設定される共通端子３と、正入力端子および負入力端子を有する差動増幅器４と、差動増幅器４の出力に基づいて入力端子１から出力端子２に流れる電流を制御する電流制御素子５と、出力端子２と共通端子３との間の電位差を分圧し、差動増幅器４の正入力端子に帰還させる分圧回路６と、出力端子２から電力を供給されるが出力端子２の電圧に依存せず、共通端子３の電圧を基準とする当該集積回路のトランジスタの閾値電圧に比例した電圧を差動増幅器４の負入力端子に出力する閾値参照電圧源７とにより構成される。

次に、動作について説明する。入力端子１には安定化されていない電圧が供給され、電流制御素子５を介して出力端子２に流入する電流が制御される。一方、出力端子２と共通端子３の電圧は分圧回路６によって分割され、差動増幅器４の正入力端子に帰還される。また、閾値参照電圧源７は出力端子２を電源として、その電圧に依存しない動作をする。閾値参照電圧源７の出力は差動増幅器４の負入力端子に接続される。この構成により、出力端子２の電圧が変化しても、その変化を打ち消す方向に帰還が働くため、出力端子２の電圧が安定化される。

また、差動増幅器４はその正負入力端子の電位差が０になるように動作するため、例えば閾値参照電圧源７から出力される閾値電圧が高くなる方向にバラついたプロセスにおいては、出力端子２の電圧は閾値参照電圧源７の増加した閾値電圧に従い、高い電圧を出力する。逆に、閾値電圧が低くなる方向にバラついたプロセスでは出力端子２の電圧は低くなる。

なお、分圧回路６の出力は出力端子２の電圧に対して比例の関係にあるが、閾値参照電圧源７の出力が分圧回路６の出力と同程度に出力端子２に依存している場合は、正帰還がかかってしまい、発振を起こす。または系の安定性が損なわれる。よって、閾値参照電圧源７の出力は、電源としている出力端子２の電圧に対して依存性が低い構成である必要がある。

図２は、ＰＭＯＳトランジスタを用いた閾値参照電圧源７の構成例を示す。
図２において、１１は電流源、１２はＰＭＯＳトランジスタ、１３は差動増幅器、１４は出力端子である。本構成例の差動増幅器１３は、ドレインを接地された２つのＰＭＯＳトランジスタ１２の閾値電圧差が出力端子１４に出力されるように動作する。ここで、ＰＭＯＳトランジスタ１２の閾値電圧差は、閾値電圧が高いプロセスの場合は大きくなり、逆に低いプロセスの場合は小さくなる。すなわち、閾値電圧に正の相関がある出力を得ることができる。

また、閾値参照電圧源７はＮＭＯＳトランジスタ１５を用いて構成することも可能である。その構成例を図３に示すが、動作原理は図２のＰＭＯＳトランジスタ１２を用いた閾値参照電圧源７と同様である。

このように、実施例１によれば、集積回路のトランジスタの閾値電圧のバラツキ方向に応じた出力が得られる電圧レギュレータ回路を構成することができる。これにより、閾値電圧が高くなっても速度が劣化せず、かつ閾値電圧が低くなっても無駄な消費電力を発生させない電源電圧を、外部からの調整なしに出力端子２に接続される従属回路に提供することができる。

図４は、本発明の実施例２における電圧レギュレータ回路の構成例を示す。
図４において、実施例２の電圧レギュレータ回路は、図１に示す実施例１の電圧レギュレータ回路の構成に加えて、分圧回路６と共通端子３の間に、出力端子２の電圧によって開閉されるスイッチ８が挿入される。

このスイッチ８は一定の閾値を持ち、出力端子２の電圧が当該閾値より大きいならばスイッチ８を閉じて電流を流し、逆に小さいならばスイッチ８が開いて電流が流れない。この仕組みを利用することで、電圧レギュレータ回路の出力が接地電位から立ち上がる際にはスイッチ８が開き、分圧回路６に電流が流れない。

すなわち、電流を分圧回路６に流さないことで、立ち上がりのタイミングにおいて閾値参照電圧源７にすべての電流を流すことができる。これにより、閾値参照電圧源７が安定動作点に達するまでの時間を削減することができる。

なお、閾値参照電圧源７は安定動作点に達するまでは電源電圧に依存しやすいため、システムに正帰還がかかってしまう可能性があるが、この構成を採用することによって安定動作点到達を高速化すれば、立ち上がりにおける不安定性を排除することができる。

１入力端子
２出力端子
３共通端子
４差動増幅器
５電流制御素子
６分圧回路
７閾値参照電圧源
８スイッチ
１１電流源
１２ＰＭＯＳトランジスタ
１３差動増幅器
１４出力端子
１５ＮＭＯＳトランジスタ

Claims

被安定電圧が入力される入力端子と、
安定化された電圧が出力される出力端子と、
前記入力端子および前記出力端子と電位差を有する一定電圧に設定される共通端子と、
正入力端子および負入力端子を有する差動増幅器と、
前記差動増幅器の出力に基づいて前記入力端子から前記出力端子に流れる電流を制御する電流制御素子と、
前記出力端子と前記共通端子との間の電位差を分圧し、前記差動増幅器の正入力端子に帰還させる分圧回路と、
前記出力端子から電力を供給されるが前記出力端子の電圧に対して依存性が低く、前記共通端子の電圧を基準とする当該集積回路のトランジスタの閾値電圧に正の相関がある電圧を前記差動増幅器の負入力端子に出力する閾値参照電圧源と
を備え、前記出力端子の電圧の変化を打ち消す方向に制御しながら前記トランジスタの閾値電圧のバラツキ方向に応じた出力を得る構成である
ことを特徴とする電圧レギュレータ回路。
請求項１に記載の電圧レギュレータ回路において、
前記分圧回路と前記共通端子との間に、前記出力端子の電圧が閾値より小さいならば開き、閾値より大きいならば閉じるスイッチを備え、起動時に前記閾値参照電圧源のみを駆動する構成である
ことを特徴とする電圧レギュレータ回路。