JP5686033B2

JP5686033B2 - Manufacturing method of semiconductor device

Info

Publication number: JP5686033B2
Application number: JP2011100013A
Authority: JP
Inventors: 勤博戸川
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2011-04-27
Filing date: 2011-04-27
Publication date: 2015-03-18
Anticipated expiration: 2031-04-27
Also published as: JP2012231092A

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。 The technology disclosed in this specification relates to a method for manufacturing a semiconductor device.

特許文献１には、ＩＧＢＴとダイオードを有する半導体装置が開示されている。この半導体装置では、ＩＧＢＴのボディ領域が、ダイオードのアノード領域よりも深い位置まで形成されている。 Patent Document 1 discloses a semiconductor device having an IGBT and a diode. In this semiconductor device, the body region of the IGBT is formed to a position deeper than the anode region of the diode.

特開２０１０−０６７９０１号JP 2010-067901 特開平８−３４００５５号JP-A-8-340055

特許文献１のように、ダイオード側の半導体基板に深い拡散層を形成しないで、ＩＧＢＴ側の半導体基板に深い拡散層（すなわち、ボディ領域）を形成するためには、従来は、半導体基板のうちのダイオードとなる領域（以下、ダイオード領域という）の上面を樹脂製のマスクで覆った状態で半導体基板にイオンを照射する必要がある。これによって、半導体基板のうちのＩＧＢＴとなる領域（以下、ＩＧＢＴ領域という）にイオンが注入されるとともに、ダイオード領域へのイオンの注入がマスクによってブロックされる。ＩＧＢＴ領域に深い拡散層を形成するためには、イオンを高い加速電圧で加速して照射する必要がある。一方、高い加速電圧で加速されたイオンのダイオード領域への注入をブロックするためには、マスクを厚く形成する必要がある。しかしながら、マスクを厚く形成する場合には、マスクを精度良く形成することが困難となる。すなわち、半導体装置を量産するときに、マスクの端部の位置のばらつきが大きくなり、イオンが注入される範囲がばらつくことになる。このばらつきによってダイオード領域に高い加速電圧で加速されたイオンが注入されると、順電圧の上昇等のダイオード特性の低下に繋がる。この問題を解消するために、ＩＧＢＴ領域とダイオード領域の間（すなわち、マスクの端部の位置がばらつく範囲）に無効領域（素子として機能しない領域）を設けることも考えられる。このように無効領域を設けることで、半導体装置の量産時にダイオードの特性を安定させることができる。しかしながら、この方法では、半導体基板内において素子として機能しない領域が増えるため、半導体装置が大型化してしまう。 In order to form a deep diffusion layer (that is, a body region) in a semiconductor substrate on the IGBT side without forming a deep diffusion layer in the semiconductor substrate on the diode side as in Patent Document 1, conventionally, It is necessary to irradiate the semiconductor substrate with ions in a state where the upper surface of a region to be a diode (hereinafter referred to as a diode region) is covered with a resin mask. As a result, ions are implanted into a region of the semiconductor substrate that becomes an IGBT (hereinafter referred to as an IGBT region), and the implantation of ions into the diode region is blocked by the mask. In order to form a deep diffusion layer in the IGBT region, it is necessary to irradiate ions with high acceleration voltage. On the other hand, in order to block the implantation of ions accelerated by a high acceleration voltage into the diode region, it is necessary to form a thick mask. However, when the mask is formed thick, it is difficult to form the mask with high accuracy. That is, when the semiconductor device is mass-produced, the variation in the position of the edge of the mask becomes large, and the range in which ions are implanted varies. If ions accelerated by a high acceleration voltage are implanted into the diode region due to this variation, this leads to a decrease in diode characteristics such as an increase in forward voltage. In order to solve this problem, it is conceivable to provide an invalid region (a region that does not function as an element) between the IGBT region and the diode region (that is, a range in which the position of the end of the mask varies). By providing the invalid region in this way, the characteristics of the diode can be stabilized when the semiconductor device is mass-produced. However, this method increases the size of the semiconductor device because a region that does not function as an element increases in the semiconductor substrate.

したがって、本明細書では、高い位置精度でＩＧＢＴ領域にイオンを注入することができる技術を提供する。 Therefore, the present specification provides a technique capable of implanting ions into the IGBT region with high positional accuracy.

本明細書が開示する製造方法では、ＩＧＢＴとダイオードを有する半導体装置を製造する。この製造方法は、半導体基板のうちのＩＧＢＴが形成される半導体領域であるＩＧＢＴ領域の上面を覆わず、かつ、半導体基板のうちのダイオードが形成される半導体領域であるダイオード領域の上面を覆うように半導体基板の上面に金属層を形成する金属層形成工程と、金属層形成工程後に半導体基板の上面側から半導体基板に向けてイオンを照射するイオン照射工程を有している。この製造方法で製造される半導体装置において、前記金属層はダイオードの電極となる。
本発明の製造方法では、ダイオードと、半導体基板の上面にエミッタ領域に接する上部電極を有するとともに半導体基板の下面にコレクタ領域に接する下部電極を有する縦型のＩＧＢＴを有する半導体装置を製造する。この製造方法は、半導体基板のうちのＩＧＢＴが形成される半導体領域であるＩＧＢＴ領域の上面を覆わず、かつ、半導体基板のうちのダイオードが形成される半導体領域であるダイオード領域の上面を覆うように半導体基板の上面に金属層を形成する金属層形成工程と、金属層形成工程後に、金属層をマスクとして半導体基板の上面側から半導体基板に向けてイオンを照射するイオン照射工程を有している。製造される半導体装置において、前記金属層がダイオードの電極となる。 In the manufacturing method disclosed in this specification, a semiconductor device including an IGBT and a diode is manufactured. This manufacturing method does not cover the upper surface of the IGBT region which is a semiconductor region in which the IGBT is formed in the semiconductor substrate, and covers the upper surface of the diode region in which the diode is formed in the semiconductor substrate. A metal layer forming step of forming a metal layer on the upper surface of the semiconductor substrate, and an ion irradiation step of irradiating ions from the upper surface side of the semiconductor substrate toward the semiconductor substrate after the metal layer forming step. In the semiconductor device manufactured by this manufacturing method, the metal layer serves as an electrode of a diode.
In the manufacturing method of the present invention, a semiconductor device having a diode and a vertical IGBT having an upper electrode in contact with the emitter region on the upper surface of the semiconductor substrate and a lower electrode in contact with the collector region on the lower surface of the semiconductor substrate is manufactured. This manufacturing method does not cover the upper surface of the IGBT region which is a semiconductor region in which the IGBT is formed in the semiconductor substrate, and covers the upper surface of the diode region in which the diode is formed in the semiconductor substrate. A metal layer forming step of forming a metal layer on the upper surface of the semiconductor substrate, and an ion irradiation step of irradiating ions from the upper surface side of the semiconductor substrate toward the semiconductor substrate using the metal layer as a mask after the metal layer forming step. Yes. In the manufactured semiconductor device, the metal layer serves as an electrode of a diode.

この製造方法では、イオン照射工程において、金属層がダイオード領域のマスクとなる。金属層は、照射されたイオンを遮蔽する能力が高い。したがって、薄い金属層でも、イオンのダイオード領域への注入をブロックすることができる。また、薄い金属層は、高い位置精度で形成することができる。したがって、この製造方法によれば、ＩＧＢＴ領域に高い位置精度でイオンを注入することができる。これにより、無効領域を設けることなく、イオン照射工程においてダイオード領域へのイオンの注入を防止することができる。なお、金属層は半導体基板への汚染を引き起こすが、この製造方法では金属層がダイオードの電極として用いられる。すなわち、金属層が形成される領域は、そもそも、電極が形成されるべき領域であるため、金属汚染の問題は生じない。 In this manufacturing method, the metal layer serves as a mask for the diode region in the ion irradiation step. The metal layer has a high ability to shield irradiated ions. Therefore, even a thin metal layer can block the implantation of ions into the diode region. A thin metal layer can be formed with high positional accuracy. Therefore, according to this manufacturing method, ions can be implanted into the IGBT region with high positional accuracy. Thereby, it is possible to prevent ion implantation into the diode region in the ion irradiation step without providing an ineffective region. Although the metal layer causes contamination of the semiconductor substrate, the metal layer is used as an electrode of the diode in this manufacturing method. That is, since the region where the metal layer is formed is the region where the electrode is to be formed, the problem of metal contamination does not occur.

なお、特許文献２には、半導体基板上の金属層をマスクとして半導体基板にイオンを注入する技術が開示されている。しかしながら、この技術で用いる金属層は、半導体基板上に独立して設けられている配線であり、本明細書に開示の技術とは異なる。すなわち、一般的には、ＩＧＢＴとダイオードを有する半導体装置の製造工程においては、ＩＧＢＴの上面側の電極とダイオードの上面側の電極は一度に形成される。これは、これらの電極は互いに導通する電極であり、実質的に１つの電極であるためである。本明細書に開示の技術は、あえて、ダイオード側の電極をＩＧＢＴ側の電極よりも先に形成することで、これをマスクとして用いることを可能としており、この点が引用文献２に開示の技術とは大きく異なる。 Patent Document 2 discloses a technique for implanting ions into a semiconductor substrate using a metal layer on the semiconductor substrate as a mask. However, the metal layer used in this technique is a wiring provided independently on the semiconductor substrate, and is different from the technique disclosed in this specification. That is, generally, in the manufacturing process of a semiconductor device having an IGBT and a diode, the electrode on the upper surface side of the IGBT and the electrode on the upper surface side of the diode are formed at a time. This is because these electrodes are conductive with each other and are substantially one electrode. The technology disclosed in the present specification dares to form the diode-side electrode before the IGBT-side electrode, and this can be used as a mask. This is the technology disclosed in the cited document 2. Is very different.

上述した製造方法は、金属層形成工程前において、半導体基板の上面のうちのＩＧＢＴ領域とダイオード領域の境界にトレンチが形成されており、そのトレンチ内に半導体基板から絶縁されているゲート電極が形成されていることが好ましい。また、金属層形成工程では、ダイオード領域上からトレンチ上に跨るように金属層を形成し、イオン照射工程では、半導体基板の上面の垂線に対してその垂線からＩＧＢＴ領域側に角度θだけ傾いた方向に沿ってイオンを照射することが好ましい。また、半導体基板を平面視したときにトレンチが伸びる方向に対して直交する断面においてダイオード領域上からトレンチ上に伸びる金属層の幅ＯＬと、金属層の厚さＴと、角度θとが、ＯＬ≧Ｔｔａｎθの関係を満たすことが好ましい。 In the manufacturing method described above, a trench is formed at the boundary between the IGBT region and the diode region on the upper surface of the semiconductor substrate before the metal layer forming step, and a gate electrode insulated from the semiconductor substrate is formed in the trench. It is preferable that Further, in the metal layer forming process, a metal layer is formed so as to straddle the diode region to the trench, and in the ion irradiation process, an angle θ is inclined from the perpendicular to the IGBT region side with respect to the perpendicular on the upper surface of the semiconductor substrate. It is preferable to irradiate ions along the direction. Further, the width OL of the metal layer extending from the diode region to the trench, the thickness T of the metal layer, and the angle θ in a cross section orthogonal to the direction in which the trench extends when the semiconductor substrate is viewed in plan are OL It is preferable to satisfy the relationship of ≧ Ttanθ.

このように、イオンの照射方向を半導体基板の上面の垂線に対して傾けることで、ＩＧＢＴ領域へのイオン注入時にチャネリングが生じることを抑制することができる。また、上記の関係を満たすようにダイオード領域上からトレンチ上に伸びる金属層の幅ＯＬが設定されていることで、イオン注入方向の傾斜によるダイオード領域へのイオンの注入を防止することができる。 In this manner, by tilting the ion irradiation direction with respect to the vertical line on the upper surface of the semiconductor substrate, it is possible to suppress the occurrence of channeling during ion implantation into the IGBT region. Further, since the width OL of the metal layer extending from the diode region to the trench is set so as to satisfy the above relationship, ion implantation into the diode region due to the inclination in the ion implantation direction can be prevented.

実施形態の製造方法により製造される半導体装置１０の拡大上面図。The enlarged top view of the semiconductor device 10 manufactured by the manufacturing method of embodiment. 図１のＩＩ−ＩＩ線における半導体装置１０の縦断面図。FIG. 2 is a longitudinal sectional view of a semiconductor device 10 taken along line II-II in FIG. 1. 半導体装置１０の製造方法を示すフローチャート。4 is a flowchart showing a method for manufacturing the semiconductor device 10. ステップＳ８実施後の半導体基板１２の図２に対応する箇所の縦断面図。The longitudinal cross-sectional view of the location corresponding to FIG. 2 of the semiconductor substrate 12 after step S8 implementation. ステップＳ１０実施中の半導体基板１２の図２に対応する箇所の縦断面図。The longitudinal cross-sectional view of the location corresponding to FIG. 2 of the semiconductor substrate 12 in step S10 implementation. ステップＳ１４実施中の半導体基板１２の図２に対応する箇所の縦断面図。The longitudinal cross-sectional view of the location corresponding to FIG. 2 of the semiconductor substrate 12 in step S14 implementation. ＯＬ≧Ｔｔａｎθが満たされる構造の説明図。Explanatory drawing of the structure where OL> = Ttanθ is satisfied. ＯＬ≧Ｔｔａｎθが満たされない構造の説明図。Explanatory drawing of the structure where OL> = Ttanθ is not satisfied. ステップＳ１８実施後の半導体基板１２の図２に対応する箇所の縦断面図。The longitudinal cross-sectional view of the location corresponding to FIG. 2 of the semiconductor substrate 12 after step S18 implementation. ステップＳ２０実施後の半導体基板１２の図２に対応する箇所の縦断面図。The longitudinal cross-sectional view of the location corresponding to FIG. 2 of the semiconductor substrate 12 after step S20 implementation. 変形例の半導体装置の図２に対応する箇所の縦断面図。The longitudinal cross-sectional view of the location corresponding to FIG. 2 of the semiconductor device of a modification. 変形例の半導体装置の図２に対応する箇所の縦断面図。The longitudinal cross-sectional view of the location corresponding to FIG. 2 of the semiconductor device of a modification. 変形例の半導体装置の図２に対応する箇所の縦断面図。The longitudinal cross-sectional view of the location corresponding to FIG. 2 of the semiconductor device of a modification.

実施形態の製造方法では、図１、２に示す半導体装置１０を製造する。図２に示すように、半導体装置１０は、主にシリコンからなる半導体基板１２と、半導体基板１２の上面及び下面に形成されている電極、絶縁膜等により構成されている。なお、図１においては、半導体基板１２上に形成されている電極、絶縁膜の図示を省略している。また、図１、２において、Ｚ方向は半導体基板１２の厚み方向であり、Ｘ方向はＺ方向に直交する方向であり、Ｙ方向はＸ方向及びＺ方向に直交する方向である。 In the manufacturing method of the embodiment, the semiconductor device 10 shown in FIGS. As shown in FIG. 2, the semiconductor device 10 includes a semiconductor substrate 12 mainly made of silicon, electrodes formed on the upper surface and the lower surface of the semiconductor substrate 12, an insulating film, and the like. In FIG. 1, illustration of electrodes and insulating films formed on the semiconductor substrate 12 is omitted. 1 and 2, the Z direction is the thickness direction of the semiconductor substrate 12, the X direction is a direction orthogonal to the Z direction, and the Y direction is a direction orthogonal to the X direction and the Z direction.

図１、２に示すように、半導体基板１２には、ＩＧＢＴが形成されているＩＧＢＴ領域２０とダイオードが形成されているダイオード領域４０が隣接するようにして形成されている。半導体基板１２の上面には、複数のトレンチ５０が形成されている。各トレンチ５０は、図２に示すようにＺ方向（半導体基板１２の厚み方向）に沿って伸びるとともに、図１に示すように半導体基板１２を平面視したときにＹ方向に沿って伸びている。本実施形態では、トレンチ５０の幅（Ｘ方向の幅）が約１μｍであり、トレンチ５０の深さが約４．５μｍである。トレンチ５０の内面は、絶縁膜５２に覆われている。トレンチ５０内には、電極５４、５６が充填されている。ＩＧＢＴ領域２０内のトレンチ５０内の電極５４は、ＩＧＢＴのゲート電極である。ゲート電極５４は、絶縁膜５２によってＩＧＢＴ領域２０内の半導体領域から絶縁されている。ダイオード領域４０内のトレンチ５０内の電極５６は、ダイオード領域４０内の電位を制御するための電極である。電極５６は、絶縁膜５２によって、ダイオード領域４０内の半導体領域から絶縁されている。また、電極５６は、ゲート電極５４から絶縁されている。 As shown in FIGS. 1 and 2, an IGBT region 20 in which an IGBT is formed and a diode region 40 in which a diode is formed are formed on the semiconductor substrate 12 so as to be adjacent to each other. A plurality of trenches 50 are formed on the upper surface of the semiconductor substrate 12. Each trench 50 extends along the Z direction (thickness direction of the semiconductor substrate 12) as shown in FIG. 2, and also extends along the Y direction when the semiconductor substrate 12 is viewed in plan view as shown in FIG. . In the present embodiment, the width of the trench 50 (width in the X direction) is about 1 μm, and the depth of the trench 50 is about 4.5 μm. The inner surface of the trench 50 is covered with an insulating film 52. The trench 50 is filled with electrodes 54 and 56. The electrode 54 in the trench 50 in the IGBT region 20 is an IGBT gate electrode. The gate electrode 54 is insulated from the semiconductor region in the IGBT region 20 by the insulating film 52. The electrode 56 in the trench 50 in the diode region 40 is an electrode for controlling the potential in the diode region 40. The electrode 56 is insulated from the semiconductor region in the diode region 40 by the insulating film 52. The electrode 56 is insulated from the gate electrode 54.

半導体基板１２の上面には、層間絶縁膜６２と、上部電極６４が形成されている。層間絶縁膜６２は、電極５４、５６の上面と、その周囲の半導体領域の上面を覆うように形成されている。上部電極６４は、半導体基板１２の上面と層間絶縁膜６２上を覆うように形成されている。上部電極６４は、層間絶縁膜６２によって、電極５４、５６から絶縁されている。上部電極６４は、層間絶縁膜６２が形成されていない範囲において、半導体基板１２と導通している。半導体基板１２の下面全域には、下部電極６０が形成されている。下部電極６０は、半導体基板１２と導通している。 An interlayer insulating film 62 and an upper electrode 64 are formed on the upper surface of the semiconductor substrate 12. The interlayer insulating film 62 is formed so as to cover the upper surfaces of the electrodes 54 and 56 and the upper surface of the surrounding semiconductor region. The upper electrode 64 is formed so as to cover the upper surface of the semiconductor substrate 12 and the interlayer insulating film 62. The upper electrode 64 is insulated from the electrodes 54 and 56 by the interlayer insulating film 62. The upper electrode 64 is electrically connected to the semiconductor substrate 12 in a range where the interlayer insulating film 62 is not formed. A lower electrode 60 is formed on the entire lower surface of the semiconductor substrate 12. The lower electrode 60 is electrically connected to the semiconductor substrate 12.

ＩＧＢＴ領域２０内の半導体領域には、エミッタ領域２２、ボディコンタクト領域２４、上部ボディ領域２６、ストッパ領域２８、下部ボディ領域３０、ドリフト領域３２、及び、コレクタ領域３４が形成されている。エミッタ領域２２は、高濃度にｎ型不純物を含有するｎ型領域であり、半導体基板１２の上面に臨む領域に形成されている。ボディコンタクト領域２４は、高濃度にｐ型不純物を含有するｐ型領域であり、半導体基板１２の上面に臨む領域に形成されている。図１に示すように、エミッタ領域２２とボディコンタクト領域２４は、Ｙ方向に沿って交互に繰り返すように形成されている。エミッタ領域２２とボディコンタクト領域２４は、上部電極６４とオーミック接続されている。エミッタ領域２２とボディコンタクト領域２４は、トレンチ５０内の絶縁膜５２と接している。図２に示すように、上部ボディ領域２６は、エミッタ領域２２の下側に形成されている。図示していないが、上部ボディ領域２６は、ボディコンタクト領域２４の下側にも形成されている。上部ボディ領域２６は、低濃度にｐ型不純物を含有するｐ型領域である。上部ボディ領域２６は、トレンチ５０内の絶縁膜５２と接している。ストッパ領域２８は、低濃度にｎ型不純物を含有するｎ型領域であり、上部ボディ領域２６の下側に形成されている。ストッパ領域２８は、トレンチ５０内の絶縁膜５２と接している。ストッパ領域２８は、上部ボディ領域２６によって、エミッタ領域２２から分離されている。下部ボディ領域３０は、低濃度にｐ型不純物を含有するｐ型領域であり、ストッパ領域２８の下側に形成されている。下部ボディ領域３０は、トレンチ５０内の絶縁膜５２と接している。下部ボディ領域３０は、ストッパ領域２８によって、上部ボディ領域２６から分離されている。ドリフト領域３２は、低濃度にｎ型不純物を含有するｎ型領域であり、ストッパ領域２８の下側に形成されている。ドリフト領域３２は、トレンチ５０の下端部の絶縁膜５２と接しているとともに、トレンチ５０よりも深い位置まで形成されている（言い換えると、トレンチ５０は、ドリフト領域３２に達する深さまで形成されている）。ドリフト領域３２は、下部ボディ領域３０によって、ストッパ領域２８から分離されている。コレクタ領域３４は、ドリフト領域３２の下側の、半導体基板１２の下面に臨む領域に形成されている。コレクタ領域３４は、高濃度にｐ型不純物を含有するｐ型領域である。コレクタ領域３４は、ドリフト領域３２によって下部ボディ領域３０から分離されている。コレクタ領域３４は、下部電極６０とオーミック接続されている。ＩＧＢＴ領域２０内には、上部電極６４、下部電極６０、ゲート電極５４、エミッタ領域２２、ボディコンタクト領域２４、上部ボディ領域２６、ストッパ領域２８、下部ボディ領域３０、ドリフト領域３２、及び、コレクタ領域３４によってＩＧＢＴ（以下、ＩＧＢＴ２０という）が形成されている。 In the semiconductor region in the IGBT region 20, an emitter region 22, a body contact region 24, an upper body region 26, a stopper region 28, a lower body region 30, a drift region 32, and a collector region 34 are formed. The emitter region 22 is an n-type region containing an n-type impurity at a high concentration, and is formed in a region facing the upper surface of the semiconductor substrate 12. The body contact region 24 is a p-type region containing a p-type impurity at a high concentration, and is formed in a region facing the upper surface of the semiconductor substrate 12. As shown in FIG. 1, the emitter regions 22 and the body contact regions 24 are formed so as to be alternately repeated along the Y direction. The emitter region 22 and the body contact region 24 are ohmically connected to the upper electrode 64. The emitter region 22 and the body contact region 24 are in contact with the insulating film 52 in the trench 50. As shown in FIG. 2, the upper body region 26 is formed below the emitter region 22. Although not shown, the upper body region 26 is also formed below the body contact region 24. The upper body region 26 is a p-type region containing p-type impurities at a low concentration. Upper body region 26 is in contact with insulating film 52 in trench 50. The stopper region 28 is an n-type region containing n-type impurities at a low concentration, and is formed below the upper body region 26. The stopper region 28 is in contact with the insulating film 52 in the trench 50. Stopper region 28 is separated from emitter region 22 by upper body region 26. The lower body region 30 is a p-type region containing a p-type impurity at a low concentration, and is formed below the stopper region 28. Lower body region 30 is in contact with insulating film 52 in trench 50. Lower body region 30 is separated from upper body region 26 by stopper region 28. The drift region 32 is an n-type region containing an n-type impurity at a low concentration, and is formed below the stopper region 28. The drift region 32 is in contact with the insulating film 52 at the lower end of the trench 50 and is formed to a position deeper than the trench 50 (in other words, the trench 50 is formed to a depth reaching the drift region 32. ). The drift region 32 is separated from the stopper region 28 by the lower body region 30. The collector region 34 is formed in a region facing the lower surface of the semiconductor substrate 12 below the drift region 32. The collector region 34 is a p-type region containing p-type impurities at a high concentration. Collector region 34 is separated from lower body region 30 by drift region 32. The collector region 34 is ohmically connected to the lower electrode 60. In the IGBT region 20, there are an upper electrode 64, a lower electrode 60, a gate electrode 54, an emitter region 22, a body contact region 24, an upper body region 26, a stopper region 28, a lower body region 30, a drift region 32, and a collector region. 34 forms an IGBT (hereinafter referred to as IGBT 20).

ダイオード領域４０内の半導体領域には、アノードコンタクト領域４２、アノード領域４４、ドリフト領域４６、及び、カソード領域４８が形成されている。アノードコンタクト領域４２は、高濃度にｐ型不純物を含有するｐ型領域であり、半導体基板１２の上面に臨む領域に形成されている。アノードコンタクト領域４２は、上部電極６４とオーミック接続されている。アノード領域４４は、低濃度にｐ型不純物を含有するｐ型領域であり、アノードコンタクト領域４２の下側に形成されている。アノードコンタクト領域４２とアノード領域４４は、上部ボディ領域２６の下端部よりも浅い領域内（上側の領域内）に形成されている。ドリフト領域４６は、低濃度にｎ型不純物を含有するｎ型領域であり、アノード領域４４の下側に形成されている。ドリフト領域４６は、ＩＧＢＴ領域２０内のドリフト領域３２と連続する領域である。カソード領域４８は、高濃度にｎ型不純物を含有するｎ型領域であり、ドリフト領域４６の下側の、半導体基板１２の下面に臨む領域に形成されている。カソード領域４８は、下部電極６０とオーミック接続されている。ダイオード領域４０内には、上部電極６４、下部電極６０、アノードコンタクト領域４２、アノード領域４４、ドリフト領域４６、及び、カソード領域４８によってダイオード（以下、ダイオード４０という）が形成されている。 In the semiconductor region in the diode region 40, an anode contact region 42, an anode region 44, a drift region 46, and a cathode region 48 are formed. The anode contact region 42 is a p-type region containing a p-type impurity at a high concentration, and is formed in a region facing the upper surface of the semiconductor substrate 12. The anode contact region 42 is ohmically connected to the upper electrode 64. The anode region 44 is a p-type region containing a p-type impurity at a low concentration, and is formed below the anode contact region 42. The anode contact region 42 and the anode region 44 are formed in a region shallower than the lower end portion of the upper body region 26 (in an upper region). The drift region 46 is an n-type region containing an n-type impurity at a low concentration, and is formed below the anode region 44. The drift region 46 is a region continuous with the drift region 32 in the IGBT region 20. The cathode region 48 is an n-type region containing an n-type impurity at a high concentration, and is formed in a region facing the lower surface of the semiconductor substrate 12 below the drift region 46. The cathode region 48 is ohmically connected to the lower electrode 60. In the diode region 40, a diode (hereinafter referred to as a diode 40) is formed by the upper electrode 64, the lower electrode 60, the anode contact region 42, the anode region 44, the drift region 46, and the cathode region 48.

上部電極６４が下部電極６０より高電圧になると、ダイオード４０に電流が流れる。すなわち、上部電極６４から、アノードコンタクト領域４２、アノード領域４４、ドリフト領域４６、及び、カソード領域４８を経由して、下部電極６０に電流が流れる。一方、ＩＧＢＴ２０においてはドリフト領域３２とコレクタ領域３４の境界のｐｎ接合が障壁となるので、ＩＧＢＴ２０には電流は流れない。下部電極６０が上部電極６４より高電圧になると、ダイオード４０には電流は流れない。一方、この状態において、ゲート電極５４に所定の電圧を印加すると、絶縁膜５２に接している範囲の上部ボディ領域２６と下部ボディ領域３０にチャネルが形成される。これによって、電子が、上部電極６４から、エミッタ領域２２、上部ボディ領域２６内のチャネル、ストッパ領域２８、下部ボディ領域３０内のチャネル、ドリフト領域３２、コレクタ領域３４を経由して、下部電極６０に流れる。また、ホールが、下部電極６０から、コレクタ領域３４を経由して、ドリフト領域３２に流入する。これによって、ドリフト領域３２が伝導度変調現象により低抵抗化するので、電子が低損失でＩＧＢＴ２０内を流れることができる。ドリフト領域３２に流入したホールは、下部ボディ領域３０、ストッパ領域２８、上部ボディ領域２６、及び、ボディコンタクト領域２４を経由して、上部電極６４へ流れる。但し、ストッパ領域２８がｎ型であるので、ストッパ領域２８へのホールの流入が抑制される。このため、ＩＧＢＴ２０では、ドリフト領域３２に多くのホールが蓄積され、ドリフト領域３２がより低抵抗化される。このため、ＩＧＢＴ２０で生じる損失は極めて小さい。 When the upper electrode 64 has a higher voltage than the lower electrode 60, a current flows through the diode 40. That is, a current flows from the upper electrode 64 to the lower electrode 60 through the anode contact region 42, the anode region 44, the drift region 46, and the cathode region 48. On the other hand, in the IGBT 20, no current flows through the IGBT 20 because the pn junction at the boundary between the drift region 32 and the collector region 34 serves as a barrier. When the lower electrode 60 has a higher voltage than the upper electrode 64, no current flows through the diode 40. On the other hand, when a predetermined voltage is applied to the gate electrode 54 in this state, a channel is formed in the upper body region 26 and the lower body region 30 in the range in contact with the insulating film 52. As a result, electrons flow from the upper electrode 64 through the emitter region 22, the channel in the upper body region 26, the stopper region 28, the channel in the lower body region 30, the drift region 32, and the collector region 34. Flowing into. Further, holes flow from the lower electrode 60 into the drift region 32 via the collector region 34. As a result, the drift region 32 has a low resistance due to the conductivity modulation phenomenon, so that electrons can flow through the IGBT 20 with low loss. The holes flowing into the drift region 32 flow to the upper electrode 64 via the lower body region 30, the stopper region 28, the upper body region 26, and the body contact region 24. However, since the stopper region 28 is n-type, the inflow of holes into the stopper region 28 is suppressed. For this reason, in the IGBT 20, many holes are accumulated in the drift region 32, and the resistance of the drift region 32 is further reduced. For this reason, the loss which arises in IGBT20 is very small.

次に、半導体装置１０の製造方法について説明する。半導体装置１０は、図３に示す製造工程により製造される。半導体装置１０は、ドリフト領域３２、４６と同じ濃度のｎ型不純物を含有するｎ型半導体基板から製造される。なお、この半導体基板の上面は、（１００）面である。 Next, a method for manufacturing the semiconductor device 10 will be described. The semiconductor device 10 is manufactured by the manufacturing process shown in FIG. The semiconductor device 10 is manufactured from an n-type semiconductor substrate containing n-type impurities having the same concentration as the drift regions 32 and 46. The upper surface of this semiconductor substrate is the (100) plane.

ステップＳ２〜Ｓ８では、上述したトレンチ構造を形成する。なお、ステップＳ２〜Ｓ８は、従来公知の方法により実施できるので、簡単に説明する。ステップＳ２では、半導体基板の上面にトレンチ５０を形成する。ステップＳ４では、トレンチ５０の内面に絶縁膜５２を形成する。ステップＳ６では、トレンチ５０内に電極５４、５６を形成する。ステップＳ８では、半導体基板の上面に層間絶縁膜６２を形成する。また、ステップＳ８では、ダイオード領域４０（上述したダイオード４０が形成される領域）内の層間絶縁膜６２に、コンタクト用の開口を形成する。これによって、図４に示すように半導体基板１２が加工される。 In steps S2 to S8, the above-described trench structure is formed. Steps S2 to S8 can be performed by a conventionally known method and will be briefly described. In step S2, a trench 50 is formed on the upper surface of the semiconductor substrate. In step S <b> 4, an insulating film 52 is formed on the inner surface of the trench 50. In step S <b> 6, electrodes 54 and 56 are formed in the trench 50. In step S8, an interlayer insulating film 62 is formed on the upper surface of the semiconductor substrate. In step S8, a contact opening is formed in the interlayer insulating film 62 in the diode region 40 (region where the above-described diode 40 is formed). As a result, the semiconductor substrate 12 is processed as shown in FIG.

ステップＳ１０では、最初に、図５に示すように、半導体基板１２の上面のうちのＩＧＢＴ領域２０（上述したＩＧＢＴ２０が形成される領域）の上面全体を覆うようにして樹脂のマスク９０を形成する。ここでは、マスク９０のダイオード領域４０側の端部９０ａが、ＩＧＢＴ領域２０とダイオード領域４０の境界に形成されているゲート電極５４ａ上に位置するように、マスク９０を形成する。なお、マスク９０は厚みが薄いため、高い位置精度で形成することができる。したがって、端部９０ａの位置が最大にずれた場合でも、端部９０ａがゲート電極５４ａ上から外れることはない。次に、図５の矢印に示すように、半導体基板１２の上面に向けてイオンを照射する。すると、ＩＧＢＴ領域２０へのイオンの注入はマスク９０によってブロックされるので、ダイオード領域４０にのみイオンが注入される。なお、ステップＳ１０では、イオンを照射する方向を、Ｙ軸（半導体基板１２を平面視したときにトレンチ５０が伸びる軸）の回りに半導体基板１２の上面の垂線１２ａに対してその垂線１２ａからＩＧＢＴ領域２０側に角度θ（本実施形態では、約７度）だけ傾けて、イオンを照射する。これによって、ダイオード領域４０内におけるチャネリングを抑制することができる。また、ここでは、最初に、イオンの注入深さがアノードコンタクト領域４２の深さＤ２となるように加速電圧を調節して、少量のｐ型不純物イオンを照射する。次に、イオンの注入深さがアノード領域４４に対応する深さＤ１となるように加速電圧を調節して、多量のｐ型不純物イオンを照射する。なお、ステップＳ１０では、イオンの注入深さＤ１、Ｄ２が浅い（すなわち、イオンの加速電圧が小さい）ので、薄いマスク９０でもＩＧＢＴ領域２０へのイオンの注入をブロックすることができる。ダイオード領域４０へのイオン注入が終了したら、マスク９０をエッチングにより除去する。 In step S10, first, as shown in FIG. 5, a resin mask 90 is formed so as to cover the entire upper surface of the IGBT region 20 (region where the IGBT 20 described above is formed) in the upper surface of the semiconductor substrate 12. . Here, the mask 90 is formed so that the end 90 a of the mask 90 on the diode region 40 side is positioned on the gate electrode 54 a formed at the boundary between the IGBT region 20 and the diode region 40. Since the mask 90 is thin, it can be formed with high positional accuracy. Therefore, even when the position of the end portion 90a is shifted to the maximum, the end portion 90a does not come off from the gate electrode 54a. Next, as shown by the arrows in FIG. 5, ions are irradiated toward the upper surface of the semiconductor substrate 12. Then, since the ion implantation into the IGBT region 20 is blocked by the mask 90, the ions are implanted only into the diode region 40. In step S10, the direction of ion irradiation is changed from the perpendicular line 12a to the IGBT with respect to the perpendicular line 12a on the upper surface of the semiconductor substrate 12 around the Y axis (the axis along which the trench 50 extends when the semiconductor substrate 12 is viewed in plan). Ions are irradiated at an angle θ (about 7 degrees in this embodiment) toward the region 20 side. Thereby, channeling in the diode region 40 can be suppressed. Here, first, the acceleration voltage is adjusted so that the ion implantation depth becomes the depth D2 of the anode contact region 42, and a small amount of p-type impurity ions are irradiated. Next, the acceleration voltage is adjusted so that the ion implantation depth becomes a depth D1 corresponding to the anode region 44, and a large amount of p-type impurity ions are irradiated. In step S10, since the ion implantation depths D1 and D2 are shallow (that is, the ion acceleration voltage is small), ion implantation into the IGBT region 20 can be blocked even with the thin mask 90. When the ion implantation into the diode region 40 is completed, the mask 90 is removed by etching.

ステップＳ１２では、図６に示すように、半導体基板１２上に、アルミニウムからなる金属層７０を形成する。より詳細には、最初に、半導体基板１２上全体に、スパッタリング等によって金属層７０を形成する。次に、金属層７０上にＩＧＢＴ領域２０内の金属層７０が露出するようにマスクを形成し、その後、ＩＧＢＴ領域２０内の金属層７０をエッチングにより除去する。エッチング後に、マスクを除去することで、図６に示す構造が得られる。なお、本実施形態では、図７に示すように、約４μｍの厚みＴを有する金属層７０を形成する。また、金属層７０のＩＧＢＴ領域２０側の端部７０ａが、ＩＧＢＴ領域２０とダイオード領域４０の境界に形成されているゲート電極５４ａ上に位置するように、金属層７０を形成する。より詳細には、図７に示すように、金属層７０のうち、境界部のトレンチ５０上に存在している部分のＸ方向に沿った長さＯＬが、所定値ＯＬ_ｍｉｎより大きくなるように金属層７０を形成する。所定値ＯＬ_ｍｉｎについては後に詳述する。金属層７０は厚みＴが薄いため、高い位置精度で形成することができる。したがって、端部７０ａの位置が最大にずれた場合でも、端部７０ａがゲート電極５４ａ上から外れることはなく、かつ、上記の長さＯＬが所定値ＯＬ_ｍｉｎより小さくなることはない。なお、半導体基板１２上に金属層７０を形成すると、金属層７０の構成金属が半導体基板１２中に拡散する。したがって、図６に示す半導体基板１２においては、ＩＧＢＴ領域２０とダイオード領域４０の何れにおいても、上面近傍の半導体領域中に、金属層７０から拡散した金属原子が存在している。しかしながら、ＩＧＢＴ領域２０の上面は、後に電極が形成される領域であり、金属汚染を受けることが想定されている領域である。したがって、ＩＧＢＴ領域２０の上面近傍に金属が拡散しても特に問題はない。また、金属層７０は、後にダイオード４０の電極となる。すなわち、金属層７０そのものが電極である。したがって、ダイオード領域４０の上面への金属汚染も想定されていることであり、ダイオード領域４０の上面近傍に金属が拡散しても特に問題はない。 In step S12, a metal layer 70 made of aluminum is formed on the semiconductor substrate 12 as shown in FIG. More specifically, first, the metal layer 70 is formed on the entire semiconductor substrate 12 by sputtering or the like. Next, a mask is formed on the metal layer 70 so that the metal layer 70 in the IGBT region 20 is exposed, and then the metal layer 70 in the IGBT region 20 is removed by etching. After etching, the structure shown in FIG. 6 is obtained by removing the mask. In the present embodiment, as shown in FIG. 7, a metal layer 70 having a thickness T of about 4 μm is formed. Further, the metal layer 70 is formed so that the end portion 70 a on the IGBT region 20 side of the metal layer 70 is positioned on the gate electrode 54 a formed at the boundary between the IGBT region 20 and the diode region 40. More specifically, as shown in FIG. 7, the length OL along the X direction of the portion of the metal layer 70 existing on the trench 50 at the boundary is set to be larger than a predetermined value OL _min. A metal layer 70 is formed. The predetermined value OL _min will be described in detail later. Since the metal layer 70 has a small thickness T, it can be formed with high positional accuracy. Therefore, even when the position of the end portion 70a is shifted to the maximum, the end portion 70a is not detached from the gate electrode 54a, and the length OL is not smaller than the predetermined value OL _min . When the metal layer 70 is formed on the semiconductor substrate 12, the constituent metal of the metal layer 70 diffuses into the semiconductor substrate 12. Therefore, in the semiconductor substrate 12 shown in FIG. 6, in both the IGBT region 20 and the diode region 40, metal atoms diffused from the metal layer 70 exist in the semiconductor region near the upper surface. However, the upper surface of the IGBT region 20 is a region where an electrode will be formed later, and is a region assumed to be subjected to metal contamination. Therefore, there is no particular problem even if the metal diffuses near the upper surface of the IGBT region 20. The metal layer 70 will later become an electrode of the diode 40. That is, the metal layer 70 itself is an electrode. Therefore, metal contamination on the upper surface of the diode region 40 is also assumed, and there is no particular problem even if metal diffuses in the vicinity of the upper surface of the diode region 40.

ステップＳ１４では、図６の矢印に示すように、半導体基板１２の上面に向けてイオンを照射する。すると、ダイオード領域４０へのイオンの注入は金属層７０によってブロックされるので、ＩＧＢＴ領域２０にのみイオンが注入される。なお、ステップＳ１４では、イオンを照射する方向をＹ軸回りに半導体基板１２の上面の垂線１２ａに対してその垂線１２ａからＩＧＢＴ領域２０側に角度θ（本実施形態では、約７度）だけ傾けて、イオンを照射する。なお、図６に示す角度θは、図５に示す角度θと等しい。このように角度θを設けてイオンを注入することで、ＩＧＢＴ領域２０内におけるチャネリングを抑制することができる。また、ここでは、最初に、イオンの注入深さが下部ボディ領域３０の深さＤ５（本実施形態では、約２．４μｍ）となるように加速電圧を調節して少量のｐ型不純物イオンを照射する。次に、イオンの注入深さがストッパ領域２８の深さＤ４（本実施形態では、約１．９μｍ）となるように加速電圧を調節して、少量のｎ型不純物イオンを照射する。次に、イオンの注入深さが上部ボディ領域２６の深さＤ３（本実施形態では、約１μｍ）となるように加速電圧を調節して、少量のｐ型不純物イオンを照射する。なお、ステップＳ１４では、ステップＳ１０のイオン注入に比べて、イオンの注入深さＤ３〜Ｄ５が深い（すなわち、イオンの加速電圧が大きい）が、金属層７０はイオンをブロックする能力が高いので、薄い金属層７０でもダイオード領域４０へのイオンの注入をブロックすることができる。 In step S14, ions are irradiated toward the upper surface of the semiconductor substrate 12 as shown by the arrow in FIG. Then, since the ion implantation into the diode region 40 is blocked by the metal layer 70, the ions are implanted only into the IGBT region 20. In step S14, the ion irradiation direction is inclined about the Y axis by an angle θ (about 7 degrees in this embodiment) from the perpendicular 12a to the IGBT region 20 side with respect to the perpendicular 12a on the upper surface of the semiconductor substrate 12. And irradiate with ions. The angle θ shown in FIG. 6 is equal to the angle θ shown in FIG. By thus implanting ions with an angle θ, channeling in the IGBT region 20 can be suppressed. Here, first, a small amount of p-type impurity ions are formed by adjusting the acceleration voltage so that the ion implantation depth becomes the depth D5 of the lower body region 30 (in the present embodiment, about 2.4 μm). Irradiate. Next, the acceleration voltage is adjusted so that the ion implantation depth becomes the depth D4 of the stopper region 28 (in this embodiment, about 1.9 μm), and a small amount of n-type impurity ions are irradiated. Next, the acceleration voltage is adjusted so that the ion implantation depth becomes the depth D3 of the upper body region 26 (about 1 μm in this embodiment), and a small amount of p-type impurity ions are irradiated. In step S14, compared to the ion implantation in step S10, the ion implantation depths D3 to D5 are deep (that is, the ion acceleration voltage is large), but the metal layer 70 has a high ability to block ions. Even a thin metal layer 70 can block the implantation of ions into the diode region 40.

なお、図６に示すように角度θを設けてイオンを照射する場合において、上述した長さＯＬ（境界部のトレンチ５０上の金属層７０のＸ方向に沿った長さ）が短いと、図８の矢印１１０に示すように金属層７０の側面に入射したイオンがダイオード領域４０に注入されてしまう。これは、矢印１１０に示す経路においては金属層７０の厚みが十分でなく、金属層７０がイオンをブロックできないためである。しかしながら、本実施形態では、上述したように、長さＯＬが最小値ＯＬ_ｍｉｎ未満とならないように金属層７０が形成される。また、最小値ＯＬ_ｍｉｎは、ＯＬ_ｍｉｎ＝Ｔｔａｎθの数式により定められている。すなわち、ＯＬ≧Ｔｔａｎθの関係が満たされる。なお、本実施形態では、最小値ＯＬ_ｍｉｎが約０．４９μｍであるので、長さＯＬが約０．８μｍとなるように金属層７０が形成される。ＯＬ≧Ｔｔａｎθの関係が満たされていると、図７の矢印１００に示すように、ダイオード領域４０の上面の端に向かうイオンが金属層７０の上面に当たる。すなわち、この場合には、ダイオード領域４０の上面に向かう全てのイオンが金属層７０の上面に当たる。したがって、ダイオード領域４０の上面に向かう全てのイオンが十分な厚みを有する金属層７０によりブロックされ、ダイオード領域４０へのイオンの注入が確実に防止される。 As shown in FIG. 6, when the ion is irradiated with an angle θ, if the above-described length OL (the length along the X direction of the metal layer 70 on the trench 50 at the boundary portion) is short, As indicated by an arrow 110 in FIG. 8, ions incident on the side surface of the metal layer 70 are implanted into the diode region 40. This is because the metal layer 70 is not thick enough in the path indicated by the arrow 110, and the metal layer 70 cannot block ions. However, in the present embodiment, as described above, the metal layer 70 is formed so that the length OL does not become less than the minimum value OL _min . Further, the minimum value OL _min is determined by a mathematical formula of OL _min = Ttanθ. That is, the relationship of OL ≧ Ttanθ is satisfied. In the present embodiment, since the minimum value OL _min is about 0.49 μm, the metal layer 70 is formed so that the length OL is about 0.8 μm. When the relationship of OL ≧ Ttanθ is satisfied, ions directed toward the upper end of the diode region 40 strike the upper surface of the metal layer 70 as indicated by an arrow 100 in FIG. That is, in this case, all ions directed toward the upper surface of the diode region 40 strike the upper surface of the metal layer 70. Therefore, all the ions toward the upper surface of the diode region 40 are blocked by the metal layer 70 having a sufficient thickness, and ion implantation into the diode region 40 is reliably prevented.

ステップＳ１６では、エミッタ領域２２とボディコンタクト領域２４に対するイオン注入を行う。すなわち、エミッタ領域２２となる領域をマスクした状態で半導体基板１２の上面に向けてｐ型イオンを照射して、ボディコンタクト領域２４に相当する深さに多量のｐ型イオンを注入する。次に、ボディコンタクト領域２４となる領域をマスクした状態で半導体基板１２の上面に向けてｎ型イオンを照射して、エミッタ領域２２に相当する深さに多量のｎ型イオンを注入する。なお、ステップＳ１６でも、金属層７０によってダイオード領域４０へのイオンの注入がブロックされる。 In step S <b> 16, ion implantation is performed on the emitter region 22 and the body contact region 24. That is, a large amount of p-type ions are implanted to a depth corresponding to the body contact region 24 by irradiating the upper surface of the semiconductor substrate 12 with p-type ions in a state where the region to be the emitter region 22 is masked. Next, n-type ions are irradiated toward the upper surface of the semiconductor substrate 12 in a state where the region to be the body contact region 24 is masked, and a large amount of n-type ions are implanted to a depth corresponding to the emitter region 22. In step S16 as well, ion implantation into the diode region 40 is blocked by the metal layer 70.

ステップＳ１８では、半導体基板１２を加熱することで、ステップＳ１０、Ｓ１４、及び、Ｓ１６で注入したイオンを拡散、活性化させる。これによって、図９に示すように、エミッタ領域２２、ボディコンタクト領域２４、上部ボディ領域２６、ストッパ領域２８、下部ボディ領域３０、アノードコンタクト領域４２、及び、アノード領域４４が形成される。 In step S18, the semiconductor substrate 12 is heated to diffuse and activate the ions implanted in steps S10, S14, and S16. As a result, as shown in FIG. 9, the emitter region 22, the body contact region 24, the upper body region 26, the stopper region 28, the lower body region 30, the anode contact region 42, and the anode region 44 are formed.

ステップＳ２０では、エッチング等によって、ＩＧＢＴ領域２０内の層間絶縁膜６２にコンタクト用の開口を形成する。次に、スパッタリング等によって、図１０に示すように半導体基板１２上にアルミニウムからなる金属層８０を形成する。本実施形態では、約４μｍの厚みを有する金属層８０を形成する。金属層８０は、ＩＧＢＴ領域２０上と金属層７０上を覆うように形成する。このように形成された金属層８０と、ステップＳ１２で形成された金属層７０によって、上部電極６４が形成される。 In step S20, a contact opening is formed in the interlayer insulating film 62 in the IGBT region 20 by etching or the like. Next, a metal layer 80 made of aluminum is formed on the semiconductor substrate 12 by sputtering or the like, as shown in FIG. In the present embodiment, the metal layer 80 having a thickness of about 4 μm is formed. The metal layer 80 is formed so as to cover the IGBT region 20 and the metal layer 70. The upper electrode 64 is formed by the metal layer 80 thus formed and the metal layer 70 formed in step S12.

ステップＳ２２では、半導体基板１２の下面側の加工を行う。すなわち、イオン注入等によってコレクタ領域３４とカソード領域４８を形成する。そして、スパッタリング等によって下部電極６０を形成する。ステップＳ２２は、従来公知の方法によって実施することができる。これによって、図１、２に示す構造が完成する。その後、ステップＳ２４で半導体基板１２をダイシングすることで、半導体装置１０が完成する。 In step S22, the lower surface side of the semiconductor substrate 12 is processed. That is, the collector region 34 and the cathode region 48 are formed by ion implantation or the like. Then, the lower electrode 60 is formed by sputtering or the like. Step S22 can be performed by a conventionally known method. Thereby, the structure shown in FIGS. 1 and 2 is completed. Thereafter, the semiconductor device 10 is completed by dicing the semiconductor substrate 12 in step S24.

以上に説明したように、この製造方法では、薄い金属層７０をマスクとしてＩＧＢＴ領域２０へのイオン注入を行う。薄い金属層７０は高い位置精度で形成することができるので、ＩＧＢＴ領域２０へ精度よくイオンを注入することができる。これによって、ＩＧＢＴ領域２０へのイオン注入の際に、ダイオード領域４０へのイオンの注入を防止することができる。特に、ＯＬ≧Ｔｔａｎθの関係が満たされているので、ダイオード領域４０へのイオンの注入をより確実に防止することができる。これにより、ダイオード４０の特性を向上させることができるとともに、量産時におけるダイオード４０の特性のばらつきを抑制することができる。また、金属層７０の形成によってＩＧＢＴ領域２０の上面及びダイオード領域４０の上面に金属原子が拡散するが、これらの領域は電極が形成されることが前提とされている領域であるので、金属原子の拡散による問題は生じない。また、この方法では、ＩＧＢＴ領域２０とダイオード領域４０の間に無効領域を形成する必要がない。したがって、この製造方法によれば、無効領域を有する半導体装置よりも小型な半導体装置を製造することができる。 As described above, in this manufacturing method, ions are implanted into the IGBT region 20 using the thin metal layer 70 as a mask. Since the thin metal layer 70 can be formed with high positional accuracy, ions can be implanted into the IGBT region 20 with high accuracy. This can prevent ions from being implanted into the diode region 40 during ion implantation into the IGBT region 20. In particular, since the relationship of OL ≧ Ttanθ is satisfied, ion implantation into the diode region 40 can be more reliably prevented. Thereby, the characteristics of the diode 40 can be improved, and variations in the characteristics of the diode 40 during mass production can be suppressed. Further, the formation of the metal layer 70 diffuses metal atoms into the upper surface of the IGBT region 20 and the upper surface of the diode region 40. Since these regions are regions on which electrodes are formed, the metal atoms There is no problem due to diffusion. In this method, it is not necessary to form an ineffective region between the IGBT region 20 and the diode region 40. Therefore, according to this manufacturing method, a semiconductor device that is smaller than a semiconductor device having an ineffective region can be manufactured.

また、上述した実施形態では、金属層８０を基板の上面全域に形成したが、図１１に示すように、金属層８０を金属層７０から分離させてＩＧＢＴ領域２０上に形成してもよい。また、図１２に示すように、金属層８０が金属層７０と部分的にオーバーラップするように形成してもよい。また、図１０または図１２に示すように金属層７０、８０を形成した後に、図１３に示すように、基板の上面を研磨やＣＭＰにより平坦化してもよい。 In the above-described embodiment, the metal layer 80 is formed over the entire upper surface of the substrate. However, as shown in FIG. 11, the metal layer 80 may be separated from the metal layer 70 and formed on the IGBT region 20. Further, as shown in FIG. 12, the metal layer 80 may be formed so as to partially overlap the metal layer 70. Further, after forming the metal layers 70 and 80 as shown in FIG. 10 or FIG. 12, as shown in FIG. 13, the upper surface of the substrate may be planarized by polishing or CMP.

なお、上述した実施形態では、金属層７０と金属層８０にアルミニウムを用いたが、銅やタングステン等の他の金属を金属層７０、８０に用いてもよい。また、上述した実施形態では、金属層７０と金属層８０が同じ材料により構成されていたが、これらを異なる材料で構成してもよい。 In the embodiment described above, aluminum is used for the metal layer 70 and the metal layer 80, but other metals such as copper and tungsten may be used for the metal layers 70 and 80. In the above-described embodiment, the metal layer 70 and the metal layer 80 are made of the same material, but they may be made of different materials.

また、上述した実施例では、ステップＳ１０において、ＩＧＢＴ領域２０の上面を覆うマスク９０を形成してからダイオード領域４０へのイオン注入を行った。しかしながら、ダイオード領域４０へ注入するイオンがＩＧＢＴ領域２０へ注入されても問題ない場合には、マスク９０を形成せずにステップ１０を行ってもよい。 In the above-described embodiment, the ion implantation into the diode region 40 is performed after the mask 90 covering the upper surface of the IGBT region 20 is formed in step S10. However, if there is no problem even if ions to be implanted into the diode region 40 are implanted into the IGBT region 20, step 10 may be performed without forming the mask 90.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１０：半導体装置
１２：半導体基板
２０：ＩＧＢＴ領域
２２：エミッタ領域
２４：ボディコンタクト領域
２６：上部ボディ領域
２８：ストッパ領域
３０：下部ボディ領域
３２：ドリフト領域
３４：コレクタ領域
４０：ダイオード領域
４２：アノードコンタクト領域
４４：アノード領域
４６：ドリフト領域
４８：カソード領域
５０：トレンチ
５２：絶縁膜
５４：ゲート電極
５６：電極
６０：下部電極
６２：層間絶縁膜
６４：上部電極
７０：金属層
７０ａ：端部
８０：金属層
９０：マスク 10: Semiconductor device 12: Semiconductor substrate 20: IGBT region 22: Emitter region 24: Body contact region 26: Upper body region 28: Stopper region 30: Lower body region 32: Drift region 34: Collector region 40: Diode region 42: Anode Contact region 44: anode region 46: drift region 48: cathode region 50: trench 52: insulating film 54: gate electrode 56: electrode 60: lower electrode 62: interlayer insulating film 64: upper electrode 70: metal layer 70a: end 80 : Metal layer 90: Mask

Claims

Diode and a method of manufacturing a semiconductor device having a IGB T vertical with the lower electrode in contact with the collector region on the lower surface of the semiconductor substrate and having an upper electrode in contact with the emitter region on the upper surface of the semiconductor substrate,
The upper surface of the semiconductor substrate so as not to cover the upper surface of the IGBT region, which is a semiconductor region of the semiconductor substrate in which the IGBT is formed, and to cover the upper surface of the diode region of the semiconductor substrate, in which the diode is formed. Forming a metal layer on the metal layer,
An ion irradiation step of irradiating ions from the upper surface side of the semiconductor substrate toward the semiconductor substrate using the metal layer as a mask after the metal layer forming step;
Have
In the manufactured semiconductor device, the metal layer serves as an electrode of a diode.

Before the metal layer forming step, a trench is formed at the boundary between the IGBT region and the diode region in the upper surface of the semiconductor substrate, and a gate electrode insulated from the semiconductor substrate is formed in the trench,
In the metal layer forming step, a metal layer is formed so as to straddle the diode region and the trench,
In the ion irradiation step, ions are irradiated along a direction inclined by an angle θ from the perpendicular to the IGBT region side with respect to the perpendicular on the upper surface of the semiconductor substrate,
The width OL of the metal layer extending from the diode region to the trench in the cross section orthogonal to the direction in which the trench extends when the semiconductor substrate is viewed in plan, the thickness T of the metal layer, and the angle θ
OL ≧ Ttanθ
The manufacturing method according to claim 1, wherein: